TWI413262B - 二極體 - Google Patents

二極體 Download PDF

Info

Publication number
TWI413262B
TWI413262B TW099122641A TW99122641A TWI413262B TW I413262 B TWI413262 B TW I413262B TW 099122641 A TW099122641 A TW 099122641A TW 99122641 A TW99122641 A TW 99122641A TW I413262 B TWI413262 B TW I413262B
Authority
TW
Taiwan
Prior art keywords
diode
region
diode region
substrate
active
Prior art date
Application number
TW099122641A
Other languages
English (en)
Other versions
TW201125128A (en
Inventor
Anthony J Lochtefeld
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW201125128A publication Critical patent/TW201125128A/zh
Application granted granted Critical
Publication of TWI413262B publication Critical patent/TWI413262B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035209—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions comprising a quantum structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035236—Superlattices; Multiple quantum well structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System including only AIVBIV alloys, e.g. SiGe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1836—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising a growth substrate not being an AIIBVI compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

二極體
本發明係關於由位於矽晶圓之上由化合物半導體(compound semiconductors)或其他之晶格不相稱半導體材料(lattice-mismatched semiconductors)所製成之半導體二極體及其製造方法，且特別是關於如發光二極體(light emitting diode)、雷射、光電壓(photovoltaics)及其他光電子(optoelectronic)用途之光電應用。
本節中提供了背景資料並介紹了於下文中所描述及/或所主張之權利範圍所相關之不同觀點的相關資訊。此些背景資料的陳述並非承認其為習知技術。
大部分的晶片製作皆應用了具有高品質、大區域、低成本等優點之矽晶圓的矽製程。採用如砷化鎵(gallium arsenide)與磷化銦(indium phosphide)等化合物半導體之裝置的商業製作則通常無法具有前述之矽製程的優點。其通常於由如藍寶石(sapphire)、鍺(germanium)、砷化鎵(gallium arsenide)或碳化矽(silicon carbide)等材料所製成之小且昂貴的晶圓上進行如發光二極體(light emitting diode，LED)、多接面太陽能電池(multi-junction solar cell)及其他化合物半導體裝置之製作。
於便宜之基板上製造半導體化合物裝置的挑戰牽涉到極大的經濟因素。由於可發射與偵測光線，化合物半導體於通訊基礎建設中係為重要的元件。其為適用於如透過光纖傳輸訊號之雷射中、用於接受上述訊號之感測器、行動電話內之放大器(amplifier)、行動電話基地台內之放大器、以及與傳輸與接收微波訊號之電路等應用中的材料。
發光二極體通常由設置於藍寶石(sapphire)或碳化矽(silicon carbide)材質之晶圓上的多個氮化鎵(gallium nitride)膜層所組成。此些獨特基板造成了發光二極體之高成本。直徑4英吋之藍寶石晶圓之通常價值約130美元，而兩英吋之碳化矽晶圓則價值約2000美元。作為比較之用，具有四倍於四英吋晶圓之使用面積或16倍於兩英吋晶圓之使用面積之八英吋矽晶圓的成本則通常低於100美元。
高效多接面太陽能電池(high-efficiency multi-junction solar cells)通常包括設置於鍺晶圓上之如鍺、砷化鎵及磷化銦之膜層。於發光二極體所用之晶圓中，所使用之鍺晶圓通常較矽晶圓為較小且明顯為較昂貴。
於矽晶圓上製作化合物半導體裝置之能力有助於加速其於多種主要工業中的市場成長。
目前限制了半導體晶圓上之化合物半導體裝置的實際製作之兩種主要技術障礙分別為晶格常數之不匹配(mismatch of lattice constants)與熱膨脹係數之不匹配(mismatch of thermal expansion coefficients)之情形。
晶格不匹配：於結晶物中，原子係依照規則性週期陣列物而設置(即習知之晶格)。介於原子之間的距離，即習知之晶格常數，通常約為數埃(1埃=10-10 米)。矽具有較化合物半導體為小之晶格常數。當於矽上成長化合物半導體時，於介面處出現了如習知之錯配差排(misfit dislocation)之結晶瑕疵(crystalline imperfections)。如此之錯配差排造成了如習知貫穿差排(threading dislocation)之其他結晶缺陷，其自介面處向上傳播。貫穿差排縮減了如雷射、太陽能電池、發光二極體等化合物半導體裝置之表現與可靠度。
熱收縮之不匹配：化合物半導體通常於如超過1000℃之高溫下成長。當晶圓冷卻之後，化合物半導體之薄膜較矽晶圓的收縮程度為大。其結果為，晶圓將彎曲成為內凹狀，且施加應力與最終地使得薄膜產生破裂。
直到最近，發展出了包括下述三種方法之於矽基板上成長高品質之化合物半導體之最穩固之先前技術，例如漸變緩衝層(graded buffer layers)法、晶圓連結(wafer bonding)法或於島狀物上之選擇性成長(selective growth on mesas)法等技術。然而，上述技術則尚未達成商業上之成功。
於漸變緩衝層法中，材料的組成由大體純矽(pure silicon)逐漸地變化成化合物半導體。由於晶格常數亦逐漸地隨著變化，故晶格缺陷較少形成於介面處。不幸地，此些漸變緩衝層具有相對厚之厚度(每4%之晶格不相稱情形具有約10微米)。如此厚之緩衝層增加了製程成本及破裂之可能性。
晶圓連結法則牽涉到於昂貴基板上成長一裝置、接著剝離上述裝置並將之接合(bonding)於矽晶圓上。上述方法並不考慮採用當今矽製程以作為降低成本之方法。此外，接合通常需要高於300℃之溫度。當材料冷卻之後，由於相較矽晶圓具有更大之收縮情形，故化合物半導體可能破裂。
島狀物上之選擇性成長法則利用了特定差排之遷移率。此方法係於小區域(長度約為10-100微米)內沈積化合物半導體材料，進而形成了一短通道，其之可供位於此處之移動差排(mobile dislocation)可滑動至此區域之邊緣並自此裝置處而移除。然而，藉由上述技術所形成之結構通常具有高密度之貫穿差排(高於1億/每平方公分)。上述技術並無法移除固定差排(immobile dislocation)，於當晶格不匹配超過了2%時其將成為佔大多數。
近年來已發展出了深寬比捕捉(aspect ratio trapping)技術(由Park等人於APL 90,0521113(2007)所揭露，於此以提及方式併入於本文中)，其可於矽晶圓上沈積高品質之化合物半導體材料、鍺或其他之晶格不匹配材料。第1圖顯示了此深寬比捕捉技術之原理。於一矽晶圓10之上沈積如二氧化矽(SiO2 )或氮化矽(SiNx )之一介電材料20之薄膜層。熟悉此技藝者亦可選擇如SiOx Ny 及如鉿(Hf)與鋯(Zr)之矽化物或氧化物等之多種介電材料。
於上述介電材料內蝕刻形成一溝槽，接著沈積如鍺或化合物半導體之晶格不匹配半導體30於溝槽內。如虛線所表示之貫穿差排40將向上傳播，其通常依照相對於介面呈大體45度之一角度向上傳播。貫穿差排40並不會朝溝槽長度方向而向下傳播，其係依照垂直於結晶之成長晶面(faceted growth face)之一方向而傳播，此些晶面引導了差排朝向側壁，並於此些側壁處終止。位於溝槽內其側壁捕捉了貫穿差排之區域可稱之為”捕捉區”50。晶格不相稱半導體30之上方區域，且高於捕捉區50之一區域則為一相對無缺陷區60。
深寬比捕捉技術基於下述原因而解決了起因於熱膨脹係數的不匹配所造成之破裂問題：(1)由於磊晶膜層為薄，故應力為小；(2)由於深寬比捕捉開口的尺寸為小，故材料可為彈性地調和起因於熱膨脹不匹配所造成之應力；以及(3)較半導體材料為佳之二氧化矽基座可產生形變以調和上述應力。
本發明提供了一種二極體，以解決上述習知問題。
依據一實施例，本發明提供了一種二極體，包括：一基板；一第一介電材料，包括露出該基板之一部之至少一開口；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至該開口之上之一上方區，該底二極體材料包括晶格不匹配於該基板之一化合物半導體材料；一主動二極體區，鄰近於該底二極體材料；以及一頂二極體材料，鄰近該主動二極體區。
依據另一實施例，本發明提供了一種二極體，包括：一第一介電材料，包括至少一開口；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至該開口之上之一上方區；一主動二極體區，鄰近於該底二極體材料；一頂二極體材料，鄰近該主動二極體區；一第二介電材料，鄰近該頂二極體材料，其中該第一介電材料鄰近該底二極體材料之該下方區，而該第二介電材料鄰近該底二極體材料之該上方區；以及一握持基板，鄰近該頂二極體材料。
為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉一較佳實施例，並配合所附的圖式，作詳細說明如下：
於以下描述中，通常採用單一之二極體方式以討論示範之二極體結構，半導體工程師及其他熟悉此技藝者當能理解於多數應用中需使用複數個二極體，且其通常整合於單一晶片之上。
一般來說，於下文中討論之半導體二極體具有如第2圖所示之一般結構，其包括：一基板101、一底二極體區102、一主動二極體區103、一頂二極體區104、位於裝置之頂部之導電接觸物105以及位於裝置底部之一導電接觸物106。上述二極體區102、103與104內則分別由多重膜層所製成。
底二極體區102與頂二極體區104具有相反之摻雜類型(doping types)。舉例來說，當底二極體區102係顯著地為n型摻雜時(具有如磷、砷或銻之電子施體)，而頂二極體區104將顯著地為p型摻雜(具有如硼或鋁之電子受體)，反之亦然。於底二極體區102與頂二極體104內之重度摻雜形成了適用於電流進入與離開裝置之低電阻值通道。此頂部區與底部區之一般摻雜程度約介於1017 -1020 cm-3 。而主動區之一般摻雜程度則低於1017 cm-3 。值得注意的是，為了描述方便而採用了”頂(top)”與”底(bottom)”以指定區域，而於某些情況中頂區可位於底區之上。舉例來說，考量到形成於基板上之二極體，其具有高於其底部區之一頂部區。當此二極體經覆晶接合(flip-chip bonded)於一握持晶圓後並於移除上述基板之後，上述用於檢視二極體之情形通常也隨之相反。於此例中，頂區通常將視為位於底區之下方。
基底101通常為一矽晶圓，雖然於不同實施例中，包括藍寶石與碳化矽之其他基板亦適用。至少於基板101之部份中通常具有相同之摻雜種類(為n型或p型)，而底二極體區102有助於底二極體區102與基板101之間的良好電性接觸關係。
主動二極體區103之詳細結構可依照包括期望應用之多種參數而決定，於一情形中，主動二極體區103係由頂二極體區102與底二極體區104之接面(junction)所形成。於此情形中，較佳地改變接近接面之頂部區與底部區的摻雜濃度。於發光二極體(LED)內，主動區103則可包括經摻雜之膜層與可使得電子與電洞再結合並產生光子之未經摻雜量子井(undoped quantum wells)之多個膜層。於太陽能電池之另一範例中，主動二極體區103可包括適度之n型摻雜或適度之p型摻雜之半導體材料，以吸收入射光子並產生電子-電洞對。
對於熟悉此技藝者而言，形成二極體區之材料為習知的。典型的有用半導體材料係為：如矽、碳或鍺之IV族材料，或其合金，如碳化矽或矽鍺；II-VI族化合物(包括二元、三元與四元形態)，例如由鋅、鎂、鈹或鎘之II族材料與如碲、硒或硫之VI族材料所形成之化合物，例如為ZnSe、ZnSTe或ZnMgSTe；以及III-V族化合物(包括二元、三元與四元形態)，如由如銦、鋁或鎵之III族材料與如砷、磷、銻或氮之V族材料所組成之化合物，例如InP、GaAs、GaN、InAlAs、AlGaN、InAlGaAs等。熟悉此技藝者可以瞭解，可參照如能隙、晶格常數、摻質程度等期望條件而適度選擇與處理此些材料。
第3圖顯示了依據第一實施例之一半導體二極體。第4圖顯示了用於第3圖之一基礎結構，此基礎結構包括了如矽晶圓之一基板155，如發光二極體(LED)或太陽能電池等光電應用中基板155之表面較佳地具有(111)之結晶方向(crystal orientation)，雖然其亦可選擇(100)之其他結晶方向。基板155可視其應用之二極體基裝置(diode-based device)的形態而經過n型摻雜或p型摻雜。其他之適當基板可包括藍寶石與碳化矽。
為了製備如第3圖所示之二極體，第一步驟為藉由化學氣相沈積(CVD)或其他之適當技術沈積如二氧化矽(SiO2 )或氮化矽(SiNx )之一層介電材料160於矽基板155之上。於裝置中當來自介電層的光線反射會形成問題時，則較佳地使用氮化矽，由於其折射率較為接近於常用之半導體材料。上述介電材料之膜層通常為200-400奈米，但其厚度可為更厚或更薄。
接著藉由圖案化程序以於介電材料160之膜層內形成具有大體垂直之側壁之一或多個溝槽165，進而露出了矽基板155之表面的一部，如第4圖所示。依據期望應用的選擇，溝槽的數量可為1或1以上，例如是2、3、4、5、6或更多。可藉由習知微影技術或反應性離子蝕刻(reactive ion etch)技術之示範方法以圖案化形成一溝槽。為熟悉此技藝者所瞭解，基於此處的揭示情形，溝槽可為另一形狀之開口，例如為一孔洞(hole)、一凹口(recess)或一環狀物(ring)。溝槽165之寬度較佳地相同於或少於介電材料之厚度。如此條件係基於深寬比捕捉(aspect ration trapping，ART)技術之原理，即溝槽165之高度與溝槽165之寬度之比例可大體大於或等於1以大體捕捉所有的貫穿差排(threading dislocations)。關於上述技術之細節則揭露於屬於本案相同受讓人之早期專利申請案(例如申請中之第11/436,198號US專利申請案(2006年5月17日申請，標題為”LATTICE-MISMATCHED SEMICONDUCTOR STRUCTURE WITH REDUCED DISLOCATION DEFECT DENSITIES AND RELATED METHODS FOR DEVICE FABRICATION”)；第12/180,254號US專利申請案(2008年6月25日申請，標題為”LATTICE-MISMATCHED SEMICONDUCTOR STRUCTURE WITH REDUCED DISLOCATION DEFECT DENSITIES AND RELATED METHODS FOR DEVICE FABRICATION”)；第11/436,062號US專利申請案(2006年5月17日申請，標題為”LATTICE-MISMATCHED SEMICONDUCTOR STRUCTURE WITH REDUCED DISLOCATION DEFECT DENSITIES AND RELATED METHODS FOR DEVICE FABRICATION”)；第60/842,771號US專利臨時申請案(2006年9月7日申請，標題為”DEFECT REDUCTION OF SELECTIVE Ge EPITAXY IN TRENCHES ON Si(001) SUBSTRATES USING ASPECT RATIO TRAPPING”)；第11/852,078號US專利申請案(2007年9月7日申請，標題為”DEFECT REDUCTION USING ASPECT RATIO TRAPPING”)，在此以提及方式將之併入於本文中。以及揭露於Park等人於Appl. Phys. Lett. 90,052113(2007)之文獻中，在此以提及方式將之併入於本文中。
於某些情形中，較佳地藉由標準技術以潔淨位於溝槽165底部之矽基板155的表面，以準備用於底二極體區的磊晶成長。請參照Park等人於Appl. Phys. Lett. 90,052113(2007)之文獻內的揭示。
接著施行另一步驟，成長底二極體區170，進而形成如第5圖所示結構。底二極體區170所應用之半導體材料則依照裝置形態而決定。當於太陽能電池(solar cell)之應用時，底二極體區170可為如InGaP之材料。而當於發光二極體(light emitting diode，LED)之應用時，底二極體區170可為如GaN、AlN、InN等材料，或包括上述材料之二元(binary)、三元(ternary)或四元(quaternary)化合物。底二極體區170亦可包括化合物半導體(compound semiconductor)材料之其他多種半導體材料，例如由擇自由Ga、In或Al之至少一III族元素加上擇自由As、P或Sb之一V族元素所形成之二元、三元或四元組成物，其具有適用於如雷射(laser)或共振穿隧二極體(resonant tunneling diodes)之有用特性。
於本發明中，可以於磊晶成長時臨場地(in-situ)摻雜底二極體區170，或藉由一離子佈植而離場地(ex-situ)摻雜底二極體區170(一般來說，較佳地可摻雜底二極體區、主動二極體區與頂二極體區，且可於磊晶成長時臨場地摻雜之或藉由離子佈植而離場地摻雜之)。
於第5圖中，底二極體區170具有自立鰭狀物(free-standing fin)之形態。Jinichiro Noborisaka及其於北海道大學之同事已揭示了成長自立垂直結構之方法，例如藉由金屬有機氣相磊晶(metal-organic vapor phase epitaxy)法所形成之奈米線(詳見Noborisaka等人之Appl. Phys. Lett. 86,213102[2005]之文獻；Noborisaka等人之Appl. Phys. Lett. 87,093109[2005])之文獻)，在此以提及方式將之併入於本文中。上述之北海道團隊已發現於結構之頂面之結晶相的累積可快於位於結構之側壁處之結晶相的累積之成長條件。換句話說，如此之成長條件有利於垂直於基板平面的成長，且同時抑制了平行於基板平面的成長。為了建立此些成長條件，上述之北海道團隊調整了如氣體前驅物之分壓(partial pressure)、氣體前驅物內之元素比例以及基板溫度等變數。此些方法適用於將底二極體區170形成如第5圖所示之自立鰭狀物。較佳地，溝槽之介電側壁可具有{110}之結晶方向以使得後續之磊晶鰭狀物具有{110}側壁，且於前述之Noborisaka等人描述之成長條件下，其較為穩定與較為緩慢地成長或不再成長。
鰭狀物之下方部，即為介電材料160之垂直側壁所環繞之部份，由於其捕捉了如貫穿差排180之差排(dislocations)，故可稱之為捕捉區(trapping region)175。貫穿差排180產生於鰭狀底二極體區170與基板150間之介面，且依照約45度之角度向上傳播。第5圖內採用虛線顯示了貫穿差排180。位於捕捉區175上方之底二極體區170的部分則相對沒有缺陷(defects)。基於如此之低缺陷區，因而可於高品質、大區域、低成本之矽晶圓上製造出高品質之化合物半導體裝置。對於某些材料而言，例如GaN、InN、AlN或上述材料之三元或四元組成物，差排密度需少於或等於108 /cm2 以利裝置之應用。而對於如GaAs與InP之其他材料，通常需要如少於或等於106 /cm2 之更低的差排密度以利裝置之應用。
第6圖顯示了成長主動二極體區185之步驟。主動二極體區185之期望結構則依據所應用之裝置而定。舉例來說，主動二極體區185可包括多重量子井(multiple quantum wells)或經適度摻雜半導體之單一膜層。於成長主動二極體區185前，可調整成長條件，使得於底二極體區170之側面累積之結晶相的成長速率於近似相同於底二極體區170之頂部累積之結晶相的成長速率。其結果為，可順應地成長主動二極體區185並環繞於底二極體區170之外側。Noborisaka及其同事已描述了此成長條件(詳見Noborisaka等人之Appl. Phys. Lett. 87,093109[2005])之文獻)。
於本實施例與其他實施例中，主動二極體區185與頂二極體區190較佳地具有近似相同於底二極體區之晶格常數(lattice constants)。雖然此些晶格常數間並非需要近似相同的。當此些晶格常數具有近似相同之結果為，於此些二極體區間的介面處可形成較少之缺陷。
於第6圖內更顯示了頂二極體區190的成長。頂二極體區190所使用之半導體材料則視裝置之形態而定。頂二極體區190之摻雜形態則可相反於底二極體區170之摻雜形態，即當其中之一為p型摻雜時，另一將為n型摻雜，反之亦然。
於第6圖中，頂二極體區190之寬度係經過限制，使得於相鄰的鰭狀物之間仍保有一開口。如此之結構適用於太陽能電池的應用，於此情形中較重要地降低或減少頂二極體區190吸收入射光(incoming light)之可能性。於頂二極體區190內所產生之電子-電洞對(electron-hole pairs)於其抵達主動二極體區185之前便再次結合而並不會產生任何之有效電力。可降低或減少頂二極體區190內之材料，以於鰭狀物之間留下自由空間，並儘量使得頂二極體區190可越薄越好。於此情形中，頂二極體區可具有介於如10-500奈米之一厚度。
當於設計太陽能電池時採用如第6圖所示結構時，可藉由保持相鄰之主動二極體區185之一距離使之少於入射光波長而增加其效率。此策略可避免了入射光進入於主動二極體區185之間的自由空間並抵達矽基板155處，上述情形將會降低太陽能電池的效率。
第3圖中顯示了另一方法，即更進一步成長頂二極體區195以填滿相鄰鰭狀物之間的整個空間。於此結構中，如接合缺陷(coalescence defects)之結晶缺陷可於成長前線(growth fronts)的交界處197形成，其於第3圖中係採用虛線繪示。由於此些缺陷係遠離於二極體之主動區，因而可降低或減少對於元件表現之損傷。當繼續成長頂二極體區195時，較佳地選擇有利於平行於基板155平面的成長條件並抑制了垂直於矽基板155平面的成長。
第3圖中亦顯示了藉由標準技術製造頂電性接觸物200與底電性接觸物203後之結構。熟悉此技藝者可理解任何適當材料可用於此些電性接觸物的製備，例如銅、銀、或鋁之導電金屬之條狀物，或如銦錫氧化物(indium tin oxide)之相對透明導電氧化物之一膜層。於發光二極體應用中，底電性接觸物203較佳地為如銀之一高反射性導電材料，藉以反射內部產生之光線並使之自發光二極體內之另一表面出離開。熟悉此技藝者可以理解仍具有許多其他方法以穿透基板155而耦接底電性接觸物203與底二極體區170，例如形成接觸介層物(contact vias)以形成電性連接。單一底電性接觸物203可作為多重二極體之元件。
如第3圖內所示結構之一特徵為單一頂二極體區195實體接觸(並因而電性接觸)了位於多個二極體內之主動二極體區185。如此之結構特別有利於發光二極體之用，由於其可減少或最小化頂電性接觸物200之區域，頂電性接觸物200之區域會阻檔主動二極體區185內產生之光線的射出。藉由共用之頂二極體區195的使用，各二極體元件並不需要其專屬之一頂電性接觸物200，單一頂電性接觸物200則可作為多重二極體之元件。
相較於第6圖，第3圖內共用之頂二極體區195內之額外半導體材料並不會劣化發光二極體之表現。頂二極體區195通常並不會吸收顯著數量之發射光子，於頂二極體區內之半導體材料之能隙(band gaps)係較寬於主動二極體區內之半導體材料之能隙。
如第3圖與第6圖所示結構相較於習知發光二極體提供了多個表現上之優點。舉例來說，於如單晶矽基板之基板上製造藍光發光二極體之較佳材料為氮化鎵(gallium nitride)。氮化鎵具有一纖維鋅礦(wurtzite)結晶結構，其自然地成長有平行於矽基板155之c-平面(c-plane)以及垂直於矽基板155之m-平面(m-plane)與a-平面(a-plane)。於習知發光二極體中，限制內部量子效率之因素之一為氮化鎵之極化c-平面係面向半導體二極體。如第3圖與第6圖所示結構則可傳送更高之內部量子效率，基於氮化鎵之非極化之m-平面或a-平面係面向二極體。於較佳之發光二極體結構內，底二極體區170、主動二極體區185及頂二極體區195係由氮化鎵(gallium nitride)與氮銦化鎵(indium gallium nitride)所形成，氮化鎵之m-平面或-a平面之結晶表面形成了底二極體區170與主動二極體區185間之一介面，而氮化鎵之m-平面或a-平面之結晶表面形成了主動二極體區185與頂二極體區195間之一介面。
再者，如第3圖與第6圖所示結構亦適用於採用如GaAs與AlGaAs之立方材料所製成之發光二極體的應用。
以下為依據本發明之實施例之形成底二極體區、主動二極體區與頂二極體區之製程參數的範例。首先，提供如習知之基板與經圖案化之介電層。採用下述之依據本發明之第一實施例之製程參數以形成GaAs或AlGaAs基之二極體之底二極體區、主動二極體區與頂二極體區。
於本範例中，底二極體區可為GaAs材質之一柱狀物(pillar)或一鰭狀物(fin)，其具有大於寬或直徑尺寸之一高度(例如高度為1微米，而寬度為100奈米)。前驅物(precursors)之成長條件(例如採用化學氣相沈積法，CVD)如下，包括了(i)壓力：0.1 atm；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)與20%的砷化氫(arsine AsH3 )；(iii)溫度：750℃；以及(iv)摻質類型：N型摻雜。為了製備N型摻雜之底二極體區，摻質之一為矽。為了增快垂直之成長情形，相較於熟悉此技藝者所知悉之GaAs成長情形，於此步驟中之砷化氫的分壓(partial pressure)可相對較低。舉例來說，砷化氫的分壓可低於一般成長情形中之5-10倍。由於上述數值為與反應器相關之數值，故在此並不描述其絕對數值。
再者，於本範例中，主動二極體區可包括位於底二極體區上之數個膜層，其分別為第一限制膜層(first confinement layer)、量子井膜層(quantum well layer)與第二限制膜層(second confinement layer)。
用於載子限制之一AlGaAs膜層(如15奈米厚)之成長條件如下，包括：(i)壓力：0.1 atm；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)、三甲基鋁(trimethylaluminium，TMA)與20%的砷化氫(arsine AsH3 )；(iii)溫度：850℃；(iv)摻質類型：如矽之N型摻質。
用於發射光線之GaAs量子井膜層(如10奈米厚)之成長條件如下，包括：(i)壓力：0.1 atm；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)與20%的砷化氫(arsine AsH3 )；(iii)溫度：720℃；以及(iv)摻質類型：未摻雜。
用於載子限制之一AlGaAs膜層(如15奈米厚)之成長條件如下，包括：(i)壓力：0.1 atm；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)、三甲基鋁(trimethylaluminium，TMA)與20%的砷化氫(arsine AsH3 )；(iii)溫度：850℃；(iv)摻質類型：如鋅(zinc)之P型摻質。
於本範例中，頂二極體區(例如0.5微米厚)係位於主動二極體區上或之上。GaAs膜層之成長條件如下，包括(i)壓力：0.1 atm；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)與20%的砷化氫(arsine AsH3 )；(iii)溫度：720℃；以及(iv)摻質類型：如鋅之P型摻質。
如第3圖所示之實施例中包括了位於矽基板上由化合物半導體或其他晶格不匹配材料所形成之一半導體二極體，包括：一矽基板155；一層介電材料160，覆蓋了矽基板155，此層介電材料內包含了一溝槽165，其露出了矽基板155之表面，此溝槽具有大體垂直之側壁，且溝槽之高度與寬度間的比例可大於或等於1；半導體材料之一底二極體區170，填入於溝槽內且依照一鰭狀物之形狀而向上延伸；一捕捉區175，位於底二極體區170之最下方部，於該處貫穿差排180可為介電材料160之側壁所攔截並終止(例如於經降低之缺陷區處)；半導體材料之一主動二極體區185，順應地成長並環繞主動二極體區；以及一頂電性接觸物200；以及一底電性接觸物203。
第7圖摘要了形成如第3圖所示實施例之一方法。特別地，其為於矽基板藉由化合物半導體或其他晶格不匹配材料形成二極體之製造方法，包括下述步驟。步驟900包括了沈積如介電材料160之一層介電材料於如矽基板155之一矽基板的表面上。步驟905包括了形成一溝槽於此層介電材料內以露出矽基板之表面，例如位於介電材料165內之溝槽165，此溝槽具有大體垂直側壁，且溝槽之高度與寬度的比例可大於或等於1。步驟910包括了選擇成長條件，其利於垂直於矽基板平面的成長與抑制平行於矽基板平面的成長。步驟915包括了成長一半導體材料以形成底二極體區，例如底二極體區170，其填滿了溝槽並依照鰭狀物之形狀向上延伸。步驟920包括了選擇成長條件，使得用於主動二極體區之半導體材料，例如主動二極體區185，可於接近相等之速率下形成於底二極體區之頂部與側面上。步驟925包括了成長一半導體材料，順應地環繞底二極體區之頂部與側面以形成一主動二極體區，例如主動二極體區185。步驟930包括了成長一半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區195。步驟935包括了形成一頂電性接觸物，例如頂電性接觸物200，於頂二極體區之表面。步驟940包括了形成一底電性接觸物，例如底電性接觸物203，於矽基板之底部上。
如第8圖所示之另一實施例中，步驟950包括了繼續成長頂二極體區，使得形成於相鄰之二極體上之頂二極體區相接合，進而形成了單一頂二極體區，其連結了多重二極體。
於又一實施例中，考量到如Noborisaks及其同事所描述之用於成長自立垂直結構的技術之依方法恐無法適用於所有條件。舉例來說，當矽基板具有(100)結晶表面時，上述方法通常無法成長形成一自立垂直結構。
如第9圖所示，上述方法適用於採用經摻雜矽基板155。形成介電材料210之第一膜層於矽基板155之表面上。於部份實施例中，第一介電層210之較佳材料為氮化矽。此第一介電層210需足夠厚，以於其內形成溝槽後可捕捉缺陷，如第一介電層210之厚度可等於或大於溝槽之寬度。
於第一介電層210上可成長一第二介電層215。於部份實施例中，此第二介電層適用之較佳材料為二氧化矽。
經過圖案化所形成之溝槽220具有穿透第一介電層210與第二介電層215之大體垂直之側壁，進而露出了矽基板155表面之一部。可施行一選擇性之步驟，以潔淨化位於溝槽220底部之矽基板155的表面，例如為藉由前述之潔淨方法。
如第10圖所示，可成長一半導體材料以填入溝槽內而形成一底部二極體區170。由於矽與底二極體區之半導體材料間之晶格不匹配情形，於介於矽基板155與底二極體區170之介面處可能形成錯配差排(misfit dislocation)。貫穿差排可依照一角度而向上傳播並為第一介電層210之側壁所攔截以及於捕捉區175內終止。高於捕捉區175之底二極體區170的片段可相對地不具有缺陷，因而適用於高效裝置。於此方法中，可於矽基板上之製作出化合物半導體裝置。
採用使用氫氟酸與水之濕蝕刻之一製程以移除第二介電層215。上述製程可選擇性地移除第二介電層215之二氧化矽材料而不會攻擊第一介電層210之氮化矽材質或底二極體區所可能包括之任何半導體材料。所得到之結構如第5圖所示。因此，上述方法描述了製造了具有鰭狀物之形狀之底二極體區之一不同方式。
上述方法繼續如第3圖與第6圖所示與所述製程：形成主動二極體區185、頂二極體區190、頂電性接觸物200與底電性接觸物203。
第11圖摘要了上述方法，其至少部份顯示於第9圖與第10圖之所示情形內，包括下列步驟。步驟1000包括了沈積如第一介電層210之第一層介電材料於如矽基板155之一矽基板的表面上。步驟1005包括了沈積如第二介電層215之一第二層介電材料於第一層介電材料之表面上，第二層介電材料與第一層介電材料之間具有不同特性。步驟1010包括了形成如溝槽220之一溝槽於第一層介電材料與第二層介電材料之內，以露出矽基板表面，此溝槽具有大體垂直側壁，且溝槽之高度與寬度的比例可大於或等於1(如位於第一層介電材料內)。步驟1015包括成長一半導體材料於溝槽內以形成底二極體區，例如底二極體區170。步驟1020包括了選擇性地移除第二層介電材料之剩餘部份。步驟1025包括成長一半導體材料，順應地環繞底二極體區之頂部與側面以形成主動二極體區，例如主動二極體區185。步驟1030包括了成長一半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區195。步驟1035包括形成一頂電性接觸物於頂二極體區之表面，例如頂電性接觸物200。步驟1040包括形成一底電性接觸物於矽基板之底部上，例如底電性接觸物203。
第12圖顯示了另一實施例，其中半導體二極體係設置為一圓柱物(column)之形狀而非一鰭狀物之形狀。如二氧化矽或氮化矽之一層介電材料160則形成於經適當摻雜矽基板155之表面上。
藉由標準微影或蝕刻技術於介電材料160內形成具有大體垂直之側壁之多個孔洞250。為了確保孔洞250可大體捕捉所有的貫穿差排，孔洞250之深度與直徑的比例較佳地大於或等於1。此些孔洞露出了矽基板155表面。
成長條件(例如壓力、前驅物氣體組成與基板溫度等)係經過選擇，如於先前Noborisaka文獻所記載般，其利於垂直於矽基板155平面的成長並抑制平行於矽基板155平面的成長。可成長經適當摻雜半導體材料並使之填滿孔洞而形成高於孔洞之自立圓柱物，進而製造出底二極體區260，如第13圖所示。
再次地，由於矽與半導體二極體材料間之晶格不匹配情形，可能於底二極體區260與矽基板155之介面處產生錯配差排(misfit dislocation)。貫穿差排可依照一角度向上傳播，因而為介電層160內之孔洞的圓滑側壁所攔截並終止。捕捉區可仍大體位於介電層之孔洞250內，而貫穿差排可於其內起使與終止，故於第13圖內並看不到捕捉區。於第13圖內看的到之底二極體區260之整個區域係位於高於捕捉區之上。此底二極體區260之上方區域可相對地不具有結晶缺陷，因而適用於高效裝置的製作。
對於特殊因素，底二極體區260之圓柱物具有非常小之直徑，其較佳地低於100奈米，底二極體區260內之半導體材料可經歷了完整之彈性放鬆(elastic relaxation)而不會形成有任何之晶格不匹配缺陷。於此情形中，便不會有為介電層側壁所捕捉之任何貫穿差排，且二極體內並不會包含一”捕捉區”。
上述成長條件可經過調整，使得用於主動二極體區265之材料可依照大體相同之速率而成長於底二極體區260之頂部與側面之上。半導體材料係順應地成長於底二極體區260之頂部與側面之上，以形成如第14圖所示之主動二極體區265。
如第15圖所示，半導體材料順應地成長於主動二極體區265之頂部與側面之上，以形成頂二極體區270。可成長不連續之頂二極體區270，使得半導體二極體具有如第15圖所示之自立圓柱物之形態，形成如第16圖所示之具有連續形態之頂二極體區275。
於頂二極體區275之露出表面上成長一頂電性接觸物280，以及於矽基板155之下方成長一底電性接觸物285，如第16圖所示。
如第16圖所示之二極體可包括：一矽基板155；一介電層160，其包括露出了矽基板表面之一孔洞250，孔洞250具有大體垂直之側壁，且孔洞250之深度與直徑的比例可大於1；半導體材料之底二極體區260，填入於孔洞內並依照一圓柱物之形狀向上延伸；一捕捉區，位於底二極體區260之最下方片段內之，於該處貫穿差排可為位於介電材料160內孔洞之圓滑側壁所攔截並終止；半導體材料之主動二極體區265，順應地成長並環繞底二極體區260；頂二極體區275，順應地成長並環繞主動二極體區265；頂電性接觸物280；及底電性接觸物285。
以下方法為解說方法用於製造如第16圖所示之實施例之兩種方法。
第17圖摘要了一方法，其包括了下述步驟。於步驟1100包括沈積如介電材料160之一層介電材料於如矽基板155之一矽基板表面之上。步驟1105包括了形成如孔洞250之一孔洞於介電材料之膜層內，以露出矽基板之表面，孔洞具有大體垂直之側壁且孔洞之深度與直徑的比例可大於或等於1。步驟1110包括了選擇成長條件，其利於垂直於矽基板平面的成長並抑制水平於矽基板平面的成長。步驟1115包括了成長一半導體材料以形成底二極體區，例如底二極體區260，其填滿了孔洞並依照圓柱物之形狀向上延伸。步驟1120包括選擇成長條件，使得半導體材料用於主動二極體區，例如主動二極體區265，可於接近相同之速率下成長於底二極體區之頂部與側面之上。步驟1125包括成長一半導體材料，順應地環繞底二極體區之頂部與側面，以形成一主動二極體區，如主動二極體區265。步驟1130包括成長一半導體材料，順應地環繞主動二極體區之頂部與側面，以形成一頂二極體區，如頂二極體區275。步驟1135包括了形成一頂電性接觸物，例如頂電性接觸物280，於頂二極體區之表面。步驟1140包括形成一底電性接觸物，例如底電性接觸物285，於矽基板之底部上。
另一方法則並不依靠成長具有圓柱物之形狀之自立底二極體區之能力。其起使於使用經適當摻雜之矽基板155，例如第18圖所示。於矽基板155表面之上成長如氮化矽之一第一介電層210。
成長一第二介電層215於第一介電層210上。於部份實施例中，用於第二介電層215之較佳材料為二氧化矽。
形成具有大體垂直之側壁之孔洞300，其穿透必一介電層210與第二介電層215，進而露出矽基板155之表面。可以如標準微影或反應性離子蝕刻製程之不同技術以形成孔洞300。
第一介電層210之厚度可大於或等於孔洞300之直徑。於如此之情形下，第一介電層210之圓滑側壁(curved side walls)可大體捕捉所有的差排缺陷。
位於孔洞300底部之矽基板155的表面可經過前述潔淨方法的清潔。
如第19圖所示，利用一半導體材料以填入於孔洞300以得到底二極體區260。
錯配差排(misfit dislocation)可能發生於底二極體區260與矽基板155之介面處。貫穿差排可依照一角度而向上傳播，進而為第一介電層210之圓滑側壁所攔截並終止於捕捉區內，其仍大體位於經填滿孔洞300的底部，故因此於第19圖內為看不到的。高於捕捉區之上的底二極體區310之整個區域相對地不具有結晶缺陷，因而適用於高效裝置的製作。
藉由如採用氫氟酸與水之濕蝕刻之一程序以移除第二介電材料215之剩餘部份(如二氧化矽層)。上述程序可選擇性地移除第二介電層215(如二氧化矽材料)而不會攻擊其他之第一介電層210(例如氮化矽材料)或包括底二極體區260之其他半導體材料。
最終結構如第13圖所示。上述程序可繼續相對於第14-16圖所示情形之前述方法：如第14圖所示，形成一主動二極體區265；如第15圖或第16圖所示，形成頂二極體區270或275；以及如第16圖所示，形成頂電性接觸物280與底電性接觸物285。
第20圖摘要了前述方法，其包括下述步驟。步驟1200中包括了沈積如第一介電層210之一第一層介電材料，於如矽基板155之矽基板的表面上。步驟1205包括沈積如第二介電層215之一第二層介電材料於第一介電層之表面上。步驟1210包括形成如孔洞300之一孔洞於第一層介電材料與第二層介電材料內以露出矽基板之表面，此孔洞具有大體垂直側壁，孔洞(300)之深度與直徑的比例可大於或等於1。步驟1215包括成長一半導體材料於孔洞內以形成底二極體區，如底二極體區260。步驟1220包括選擇性移除了第二層介電材料之剩餘部分。步驟1225包括成長一半導體材料，順應地環繞底二極體區之頂部與側面以形成一主動二極體區，例如主動二極體區265。步驟1230包括成長一半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區270或275。步驟1235包括形成如頂電性接觸物280之一頂電性接觸物頂二極體區之表面上。步驟1240包括形成如底電性接觸物285之一底電性接觸物於矽基板之底部上。
於圓形孔洞250內沈積部份半導體材料並接著形成自立之底二極體區260時，其表現出獨特行為。特別地，自立圓柱物可成長至圓形孔洞之外，以形成六角柱狀物，例如具有六邊形之剖面情形而非圓形之剖面情形(如第13圖所示之元件260、如第14圖所示之元件265與如第15圖所示之元件270)。在此，半導體二極體內元件之標號係與第12圖至第16圖所示情形為相同的，除了此些柱狀物將如前所述般具有六邊形之剖面。
可較佳地使用六角柱狀物以增加半導體二極體之集結密度(packing density)，其藉由將六角柱狀物依照六邊形陣列設置而非依照方形陣列設置。第21圖顯示了數個二極體，在此僅顯示了其內之頂二極體區270，且此些頂二極體區270依照一六邊形陣列設置而非依照一方形陣列設置(請注意第21圖，其內柱狀物仍具有一圓形剖面而非一六邊形剖面)。由孔洞250所形成之六邊形陣列係形成於介電材料160內，其並非依照一方形陣列形成。
請參照第22圖，顯示了一六邊形陣列之上視情形，顯示了半導體二極體按照六邊形陣列設置之緊密集結情形。於第22圖內之六邊形構件係為具有六邊形剖面之頂二極體區270。介於六邊形構件間之此些區域係為介電材料160之露出部份。另一實施例包括了如前述之數個二極體，與其他二極體係依照六邊形陣列設置且具有六邊形剖面，以達成緊密之集結情形。
如第3圖所示之二極體結構適用於發光二極體以及其他光電裝置。然而，於多重接面太陽能電池(multi-junction solar cells)中，來自於介電層160之光線反射將降低轉換效率(conversion efficiency)。舉例來說，假設基板155包括了為了捕捉相對低能量之光子(photons)的一p-n接面。此些相對低能量之光子將會入射於結構之頂面，穿透頂二極體區並(依照其路徑)可能亦穿透了主動二極體區185與底二極體區170，接著抵達了介電層160處。此些光子之部份將為介電層160所反射，並穿透了此些構件170、185與195並自裝置之頂面離開。由於太陽能電池並不會吸收上述部分之光子，故其於程序中將造成損失。
第25圖顯示了裝置結構之一實施例。此結構可提供具有一縮減厚度(如少於20奈米之厚度)之一介電層，其夠薄而使得光子可穿透之而非為之反射。為了建造此結構，首先提供如第23圖內所示之矽基板。當製作包括矽層內此些接面之一多重接面太陽能電池時，矽基板155可經過適當摻雜。介電層350可成長於矽基板155之上並夠薄，以大體使得所有入射光可穿透。溝槽335係形成於介電層之內。
於反應器中之沈積條件係經過調整，以如前所述般利於垂直之成長並抑制水平之成長。如第24圖所示，底二極體區365係依照自立之鰭狀物的形狀而形成。
於反應器中之沈積條件係經過調整，以使得垂直成長與水平成長之速率為近似相同的。如第25圖所示，半導體材料可順應地形成並環繞底二極體區365之頂部與側面，以形成主動二極體區。
由於介電層為極薄，溝槽335之深寬比(高度與寬度間之比例)將少於1。其結果為，介電層350之側壁並無法大體捕捉所有的貫穿差排375。此些貫穿差排375可繼續延伸進入主動二極體區380內。值得注意的是，當電子-電洞對接觸了貫穿差排375時，其將再結合並因而降低了太陽能電池的效率。然而，上述結構並不考慮上述不良效應，此係於光子可於其抵達貫穿差排375處之前穿透了位於二極體之上方部內之主要的光吸收區390。相較於貫穿差排375所佔區域，由於主要之光吸收區390相對為大，故可吸收大多數光子。於貫穿差排375處之電子電洞對的再結合可因而視為次要效應(secondary effect)而不會顯著降低太陽能電池之效率。
半導體材料順應地成長於主動二極體區380之頂部與側面以形成頂二極體區395。同樣地，接合缺陷400可出現於頂二極體區395內且位於相鄰鰭狀物接合處之成長前線處。
形成頂電性接觸物410於頂二極體區395之頂面，以及形成底電性接觸物415於矽基底155之底部。於一太陽能電池中，接合缺陷400的影響可藉由於其上覆蓋頂電性接觸物400而得到緩合。
如第25圖所示實施例為由形成於矽基板上之化合物半導體或其他之晶格不匹配半導體材料所形成之二極體，其包括：一矽基板155；一層介電材料350覆蓋了矽基板，此層介電層包含露出矽基板155表面之一溝槽355且具有少於20奈米之一厚度；半導體材料之一底二極體區365，填入於溝槽355內並依照一鰭狀物之形狀向上延伸；半導體材料之一主動二極體區380，順應地成長並環繞底二極體區365；半導體材料之一頂二極體區395，順應地成長並環繞主動二極體區380；一頂電性接觸物410；與一底電性接觸物415。
第26圖繪示了製造如第25圖所示之實施例之一方法。此方法包括了下述步驟。步驟1300包括了沈積如介電材料350之一層介電材料於如矽基板155之一矽基板之表面上，其具有少於或等於20奈米之厚度。步驟1305包括形成如溝槽355之一溝槽於此層介電材料內，以露出矽基板155之表面，此溝槽具有大體垂直側壁。步驟1310包括選擇成長條件，其利於垂直於基板平面的成長與抑制平行於基板平面之成長。步驟1315包括成長半導體材料以形成一底二極體區，例如底二極體區365，其填滿了上述溝槽並依照鰭狀物之形狀向上延伸。步驟1320包括選擇成長條件，使得如主動二極體區380之主動二極體區的半導體材料可於接近相同速率下成長於底二極體區之頂部與側面上。步驟1325包括成長一半導體材料，順應地環繞底二極體區之頂部與側面以形成一主動二極體區。步驟1330包括形成一半導體材料，順應地環繞主動區之頂部與側面以形成一頂二極體區，例如頂二極體區395。步驟1335包括形成如頂電性接觸物410之一頂電性接觸物於頂二極體區之表面上。步驟1340包括形成如底電性接觸物415之一底電性接觸物於矽基底之底部上。
於部份應用中，矽基板的存在將劣化了裝置表現。舉例來說，對於發光二極體所發出之特定波長範圍內之光線而言，矽可能會吸收此光線。於一解說用之裝置結構中，可如第28圖所示般移除矽基底。如第27圖內所示，於此製程中用於製造如此裝置之步驟係相同如第3圖所示結構，僅簡單地於形成電性接觸物200與203之前將第3圖所示結構反置。
如第28圖所示，結合一握持基板或表面430與頂二極體區195。握持基板430可為發光二極體之封裝夾具(packaging fixture)之一部。在此，可能需要藉由如化學機械研磨之適當技術以平坦化頂二極體區190、195之表面，藉以牢靠地接合於握持晶圓430。
握持基板430可為導電的，或者其內包含了用於頂二極體區195之導電元件以作為接觸物之用。接合方法為習知的，其包括了覆晶接合方法的使用，即將發光二極體之頂部係接合於發光二極體封裝物之一部的表面上。
接著藉由如研磨、採用如氫氧化四甲銨(Tetramethyl ammonium Hydroxide，TMAH)之化學品之蝕刻或雷射剝落之一或多個方法，以移除此起使之矽基板155，上述所有的移除方法對於習知技藝者為習知的。
接觸物435與440使用反射性材料亦有助於光線於依照最期望之方向而遠離發光二極體。
如第28圖所示之實施例為由化合物半導體或其他之晶格不匹配半導體材料所製成之二極體，其包括：包括一溝槽165之一層介電材料160，此溝槽具有大體垂直側壁，且溝槽之高度與寬度的比例可大於或等於1；半導體材料之鰭狀底二極體區170，填入於溝槽內；一捕捉區175，位於底二極體區170內，其中貫穿差排180可為溝槽165之側壁所攔截並終止；半導體材料之主動二極體區185，順應地成長並環繞底二極體區170；半導體材料之頂二極體區195，順應地成長並覆蓋主動二極體區；一握持基板430；一頂電性接觸物435；以及一底電性接觸物440。
第29圖顯示了製造如第28圖之實施例之一方法。此方法包括了下述步驟。步驟1400包括沈積如介電材料160之一層介電材料於如矽基底155之一矽基底的表面上。步驟1405包括了形成了如溝槽165之一溝槽於介電材料之膜層內以露出矽基底的表面，此溝槽具有大體垂直側壁，且溝槽之高度與寬度的比例可大於或等於1。步驟1410包括了選擇成長條件，其利於垂直於矽基板平面的成長與抑制水平於矽基板平面的成長。步驟1415包括了成長一半導體材料以形成一底二極體區，例如底二極體區170，其填入於溝槽內並按照一鰭狀物形狀向上延伸。步驟1420包括了選擇成長條件，以使得用於如主動二極體185之主動區的半導體材料可於接近相等速率下成長於底二極體區之頂部與側面之上。步驟1425包括了成長一半導體材料，順應地環繞底二極體區之頂部與側面以形成一主動二極體區。步驟1430包括了成長一半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區190。步驟1435包括接合如握持基板430之一握持基板與頂二極體區的表面。步驟1440包括了藉由一化學或機械程序以移除矽基板。步驟1445包括了形成一頂電性接觸物於介電層之露出表面上，例如頂電性接觸物435。步驟1450包括了形成一底電性接觸物於握持基板之露出表面上，例如底電性接觸物440。
形成如第28圖所示之實施例之另一方法為藉由如第11圖所述方法而非如第7圖所示方法以形成如第9圖所示之鰭狀物結構。
降低或減少矽基板之光線吸收之另一方法為藉由為於矽基板之上形成一反射物(reflector)。如第32圖所示實施例中顯示了一種方法，其顯示了具有亦可作為頂電性接觸物之一反射物之一發光二極體。
為了建造此結構，提供如具(111)結晶表面之矽所形成之一基板500，其依照二極體之形態而經p型或n型摻雜，如第30圖所示。接著可沈積或成長如氮化矽之第一層介電材料510，如鎢之一層耐火金屬520，以及一第二層介電材料530。可選擇如鎢之一耐火層/材料或耐火金屬520，由於此膜層520可承受後續膜層之成長溫度而不會融化。
藉由微影及或反應性離子蝕刻以於此結構內形成一溝槽。
可藉由習知方法於溝槽側壁之上形成介電間隔物550。於間隔物製程中，所有露出表面(第二層介電材料530之側壁、耐火金屬520、第一層介電材料510及位於溝槽底部之矽基板500露出表面)係順應地塗佈有一層介電材料，例如二氧化矽。接著將上述介電材料置於一快速之非等向性離子蝕刻中，其選擇性地移除了塗佈水平表面上二氧化矽但留下了塗佈於垂直表面上之未反應的二氧化矽。如此可形成了介電間隔物550。其並不會露出金屬。
選擇性地，位於溝槽底部之矽基板500的露出表面可藉由前述方法而經過潔淨。
接著選擇成長條件，其有利於垂直於矽基板500平面的成長與抑制平行於矽基板500平面的成長，如前述之Noborisaka及其同事之文獻中所記載。半導體材料成長並填入於溝槽內，以形成按照鰭狀物之形狀向上延伸之一自立底二極體區570。半導體材料之成長可採用金屬有機化學氣相沈積(MOCVD)所施行。由於半導體材料用於底二極體區並不允許於介電間隔物550或第二介電材料層530之處聚集(nucleate)，故此成長步驟之製程裕度(例如溫度與壓力的條件)為狹窄的。
貫穿差排560可依照相對於介於底二極體區570與矽基板500之介面如45度之一角度向上傳播，因而為介電間隔物550所攔截並於一捕捉區555內終止。為了大體捕捉所有之貫穿差排，捕捉區之深寬比(介電間隔物550之高度與溝槽之寬度介於間隔物之間的之比例)較佳地需大於或等於1。
接著選擇成長條件，使得用於主動二極體區580之半導體材料可按照大體相同之速率成長於鰭狀物之頂部與側面。可順應地成長此半導體材料並環繞底二極體區之頂部與側面，以形成一主動二極體區580。
當使用金屬有機化學氣相沈積法時，接著自如金屬有機化學氣相沈積反應器之反應器內移出上述試樣，並接著藉由一濕蝕刻法以移除結構中之第二層介電材料530。舉例來說，當介電材料為氮化矽時，接著可採用熱磷酸作為一良好的蝕刻劑。
接著將此結構置回反應器中，並選擇成長條件，使得用於頂二極體區590之半導體材料可如第31圖所示般不僅依照大體相同速率成長於底二極體區之頂部與側面之上，亦可同時將之塗佈於耐火金屬520的表面上。接著藉由成長一半導體材料，以形成順應地塗佈並環繞主動二極體區580之頂部與側面(並不需要繼續成長頂二極體區590使得頂二極體區鄰近二極體之接合如第3圖所示，由於耐火金屬520之膜層可作為一電性接觸至頂二極體區590)上之頂二極體區590。同時地，上述半導體材料之水平膜層亦形成並塗佈於耐火金屬520表面之上。
選擇性地，可利用如二氧化矽之一第三層介電材料600以覆蓋頂二極體區590與半導體材料595之水平膜層。
可採用標準技術，以形成穿透第三層介電材料600及穿透半導體材料595之水平膜層，如第31圖所示。為了得到最佳結果，介層開口605可選擇性地遠離此些二極體之元件膜層570、580與590。
最後，藉由沈積如鎢插拴或其他適當之習知材料之一適當材料620以填滿介層開口605填滿，並作為一頂電性接觸物630，如第32圖所示。此外，亦形成一底電性接觸物640。
於圖式之實施例中，第32圖所示結構係作為發光二極體，耐火金屬層520不僅作為一頂電性接觸物，且亦作為反射物。二極體內所產生之部份光線會向下傳播而朝向矽基板500。此些光線之大部分將入射至耐火金屬層520處。舉例來說，當耐火金屬層520使用如鎢之材料時，其可反射所有的光線並使之向上。反射光線可離開結構並貢獻於發光二極體的亮度。於二極體內僅小部份之產生光線可能通過位於矽基板500內之捕捉區555，其可被吸收並於製程中形成損失。
如第32圖所示之實施例之另一範例為形成一孔洞以取代前述之第一溝槽內，並於其內依照圓柱物而非鰭狀物的形狀成長二極體。
第32圖所示實施例係為由化合物半導體或其他之晶格不匹配半導體材料所形成之二極體，可包括：一矽基板500；一層介電材料510，覆蓋了矽基板500；一層耐火金屬520，覆蓋了介電材料；半導體材料之一水平膜層595，覆蓋了耐火金屬520；一第一溝槽，穿透了半導體材料595、耐火金屬520與介電材料510並露出了矽基板500之表面，第一溝槽具有大體垂直側壁，且第一溝槽之高度與寬度的比例大於或等於1；介電間隔物550，覆蓋了第一溝槽之側壁；半導體材料之底二極體區570填入於第一溝槽內，並依照鰭狀物之形狀向上延伸；一捕捉區555，位於底二極體區570之最底片段，於該處貫穿差排可為介電間隔物550所攔截並終止；半導體落之一主動二極體區580，順應地成長並環繞底二極體區570；半導體材料之一頂二極體區590，順應地成長並環繞主動二極體區580並接觸了半導體材料595之水平膜層；一厚層介電材料600，覆蓋了頂二極體區590與半導體材料595之水平膜層；一第二溝槽，穿透了此厚層介電材料600與半導體材料595之水平膜層，進而露出了耐火金屬520之表面；一金屬插拴或導電物620，填入了第二溝槽內並實體接觸了耐火金屬520之膜層；頂電性接觸物630，實體接觸了金屬插拴620；以及底電性接觸物640，實體接觸了矽基板500。
第33圖顯示了第32圖所示實施例之一製造方法。此方法包括了下列步驟。步驟1500包括了沈積如介電材料510之一層介電材料於矽基板500之矽基板之表面上。步驟1505包括了沈積如耐火金屬520之一層耐火金屬於第一層介電材料上。步驟1510包括了沈積如介電材料530之一第二層介電材料於耐火金屬之上。步驟1515包括了形成一第一溝槽，其穿透第二層介電材料、耐火金屬與第一介電材料，以露出矽基板之表面，第一溝槽具有大體垂直側壁，且第一溝槽之高度與寬度的比例大於或等於1。步驟1520包括形成一第三層介電材料以塗佈所有露出表面(第二層介電材料、第一溝槽之側壁、與位於第一溝槽底部之矽基板的表面)。步驟1525包括了蝕刻去除第三層介電材料之水平表面，進而留下了如間隔物550之介電間隔物於第一溝槽之側壁上。步驟1530包括了選擇成長條件，其(i)有利於垂直於矽基板之表面上的成長；(ii)抑制平行於第二基板之平面的成長；(iii)不允許半導體材料集結於第一介電材料或介電間隔物之上。步驟1535包括成長一半導體材料以形成一底二極體區，如底二極體區570，其填入第一溝槽內並依照一鰭狀物之形狀向上延伸。步驟1540包括藉由一選擇性濕蝕刻以移除第二層介電材料。步驟1545包括選擇成長條件，使得用於主動二極體區之半導體材料可依照大體相同之速率而成長於底二極體區之頂部與側面之上。步驟1550包括成長一半導體材料，順應地環繞底二極體區之頂部與側面，以形成一主動二極體區，例如主動二極體區580。步驟1555包括了選擇成長條件，用於頂二極體區之使得半導體材料，例如頂二極體區590之，可(i)依照近似相同之速率成長於主動二極體區之頂部與側面之上，以及(ii)塗佈於耐火金屬之表面上。步驟1560包括了成長一半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，且同時成長一半導體材料之水平膜層，如半導體材料595之水平膜層，其塗佈於耐火金屬的表面上。步驟1565包括使用了如介電材料600之一第三層介電材料以塗佈於頂二極體區與半導體材料之水平膜層之上。步驟1570包括形成如介層開口605之一介層開口，其穿透了第三層介電材料與半導體材料之水平膜層。步驟1575包括了藉由沈積如金屬插拴或導體620之一金屬插拴以填滿介層開口，其接觸了耐火金屬膜層並形成一頂電性接觸物，如頂電性接觸物630。步驟1580中包括了成長一底電性接觸物於矽基板之底部上，例如底電性接觸物640。
第35圖顯示了用於發光二極體之未來可能的主流但不一定之另一實施例，其利用了當於介電層內之孔洞或溝槽內成長氮化鎵之優點，其可自然地具有如六邊形金字塔(six-sided pyramid)形狀之結晶表面的結果。為了製作此實施例，如第34圖所示，首先提供一矽基板700。沈積一層介電材料710。於介電材料內藉由一微影製程及或一蝕刻製程以形成一孔洞720，進而露出矽基板表面之一部。在此建議，位於孔洞底部之矽基板700之表面可藉由前述方法之經過潔淨。
如第35圖所示，接著成長一半導體材料以形成底二極體區730。(於此實施例中，所有半導體材料可為III-氮化物材料，例如氮化鎵)。底二極體區730之半導體材料填滿了孔洞720並依照六邊形金字塔形狀自然地向上成長至孔洞之上。
於其他實施例中，孔洞720之深度與直徑的比例較佳地大於或等於1以使得此結構可捕捉差排缺陷。差排缺陷740可形成於底二極體區730與矽基板700之介面處。此些差排缺陷可依照一角度向上傳播，而為介電層710之側壁所攔截並於捕捉區750內終止，使得於底二極體區730之上方部內形成了相對無缺陷之氮化鎵材料。
接著順應地形成一半導體材料於金字塔形狀之底二極體區730之上以形成一主動二極體區760。
接著順應地形成一半導體材料於金字塔形狀之主動二極體區760之上以形成一頂二極體區770。在此建議，可依照位於相鄰二極體上之頂二極體區770相結合之一方式成長頂二極體區770之半導體材料。此方法之優點在於可使用單一條狀之金屬以作為提供電流用於多重二極體之頂電性接觸物780，而電流可透過頂二極體區770而自一二極體流通至另一二極體。
最後，形成頂電性接觸物780與底電性接觸物790。頂電性接觸物可為如金屬之條狀物或如銦錫氧化物之透明導電物之單一膜層。由於頂電性接觸物阻擋了由裝置所發出之光線，故較佳地可降低或減少頂電性接觸物780所使用之區域面積。即使為”透明接觸物”，其通常並非為100%透光的。
如第35圖所示之結構提供了不同優點。相較於本發明中所討論之其他實施例，由於氮化鎵可按照六邊型金字塔形狀自然地成長，故其成長情形為較為簡單。p-n二極體之表面區域可大於矽基板700之表面區域。上述優點極為重要，由於其增加了裝置所佔據區域內之每單位面積之光子輸出量(photon output)。底二極體區並不限定為如前述實施例所示之窄的柱狀物或鰭狀物。於當窄的底二極體區於高電流操作下可能導致了不良之串聯電組之情形時，上述實施情形將成為不同於其他實施例之一優點。位於介於底二極體區730與主動二極體區760間介面處以及位於主動二極體區760與頂二極體區770間介面處之氮化鎵之結晶表面為半極化平面(semi-polar planes)，其意味著發光二極體之內部量子效率可大於當其結晶表面係位於極化c-平面之介面處之表現。
於另一結構中，如第35圖所示之實施例可藉由於介電層內之深寬比捕捉開口而非如圖所示之孔洞或溝槽而形成。
接下了為依據本發明之實施例之用於形成底二極體區、主動二極體區與頂二極體區之製程參數的範例。首先基板與圖案化之介電層提供。依據如第35圖所示實施例之用於形成GaN與InGaN-基發光二極體之底二極體區、主動二極體區與頂二極體區之成長條件之製程參數(如採用化學氣相沈積法)如下文所述。於本範例中，底二極體區可包括兩個膜層。第一GaN膜層之成長條件作為一低溫緩衝物(如30 nm厚)包括(i)壓力：100 Torr；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)與氨氣(NH3 )；(iii)溫度：530℃(iv)摻雜種類：如矽之N型摻雜。而一第二GaN膜層之成長條件作為一高溫緩衝物(如500 nm厚)包括：(i)壓力：100 Torr；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)與氨氣(NH3 )；(iii)溫度：1030℃；及(iv)摻雜種類：如矽之N型摻雜。於本範例中，主動二極體區可具有兩個膜層。成長條件用於第一InGaN膜層作為一量子井用於發射(如2 nm厚)，包括：(i)壓力：100 Torr；(ii)前驅物：稀釋於氮氣中之三甲基鎵(trimethylgallium，TMG)、三甲基鋁(trimethyindium，TMI)、氨氣；(iii)溫度：740℃；以及(iv)摻雜種類：未經摻雜。一第二層之GaN作為阻障層用於載子限制之(如15 nm厚)的成長條件包括：(i)壓力：100 Torr；(ii)前驅物：稀釋於氫氣中之三甲基鎵(trimethylgallium，TMG)、NH3 ；(iii)溫度：860℃；及(iv)摻雜種類：如矽之N型摻雜。於本範例中，頂二極體係位於主動二極體之上。成長條件用於一層GaN(如100nm厚)，包括：(i)壓力：100 Torr；(ii)前驅物：稀釋於氮氣中之三甲基鎵(trimethylgallium，TMG)與氨氣；(iii)溫度：950℃；以及(iv)摻雜類型：如鎂之P型摻雜。頂二極體區可作為一p接觸層。
第35圖所示之實施例為使用III-氮化物(III-nitride)半導體材料之一半導體二極體，例如為位於矽基板上之氮化鎵，其包括：一矽基板700；一介電層710，包括露出了矽基板表面之一孔洞720，孔洞720具有大體垂直側壁，且孔洞720之深度與直徑之比例可大於1；半導體材料之底二極體區730，填入於孔洞內並依照六邊型金字塔形狀向上延伸；捕捉區750，位於底二極體區730之最底片段內，而貫穿差排740可為介電材料710之彎曲側壁所攔截並終止；半導體材料之主動二極體區760，順應地成長環繞底二極體區730；半導體材料之頂二極體區770，順應地成長於主動二極體區760；底電性接觸物780；以及底電性接觸物790。
第36圖顯示了如第35圖所示實施例之一製造方法。其關於於一矽基板上形成由III-氮化物半導體所製成之一發光二極體，包括下列步驟。步驟1600包括沈積如半導體材料710之一層半導體材料於如矽基板700之一矽基板的表面上。步驟1605包括形成如孔洞720之一孔洞於此層介電材料內以露出矽基板之表面，此孔洞具有大體垂直側壁，而孔洞的深度與直徑的比例可大於或等於1。步驟1610包括成長III-氮化物半導體材料，以形成一底二極體區，例如底二極體區730，其填滿了孔洞並依照六邊型金字塔形狀向上延伸。步驟1615包括形成一III-族半導體材料，順應地環繞底二極體區之頂部與側面以形成主動二極體區，如主動二極體區760。步驟1620包括成長一III-氮化物半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區770。步驟1625包括形成一頂電性接觸物於頂二極體區770之上，例如頂電性接觸物780。步驟1630包括了形成一底電性接觸物位於矽基板之底部上，例如底電性接觸物790。
如第38圖所示實施例為第35圖所示實施例之一變化情形，其移除了矽基板以消除吸收由發光二極體所產生之光線的可能性。首先提供如第34圖所示結構。接著成長半導體材料以形成底二極體區，如第37圖所示。底二極體區730之半導體材料填滿了孔洞710並依照六邊形金字塔形狀成長。
III-氮化物半導體材料可順應地形成於底二極體區730之頂部與側面，以形成主動二極體區760。
III-氮化物半導體材料可順應地形成於主動二極體760之頂部與側面以形成頂二極體區780。於此情形中，頂二極體區將持續成長直至來自於相鄰二極體之成長前線相接合。選擇性步驟為平坦化頂二極體區800之表面，其較佳地依照結晶表面品質而決定。
將上述結構反置，並結合一握持晶圓810於頂二極體區800之表面(其中現在位於結構之底部)，如第38圖所示。握持基板810可為發光二極體封裝夾具之一部。於部份實施例中，握持基板810為導電的，而於其他實施情形中，其內包含了用於頂二極體區800之導電元件以作為接觸物之用。
接著藉由如研磨、採用如氫氧化四甲銨(Tetramethyl ammonium Hydroxide，TMAH)之化學品之蝕刻或雷射剝落之一或多個方法，以移除此起使之矽基板700。
接著形成頂電性接觸物820與底電性接觸物830，以形成如第38圖所示之完整結構。
第38圖之實施可具有相同於第35圖所示實施例之優點，且由於其並不包括可吸收內部產生光線之矽基板700，故其額外地具有較佳汲光效率(extraction efficiency)。
第38圖所示實施例可包括由III-氮化物半導體材料所製成之一半導體二極體，例如位於一矽基板上之氮化鎵材料，其包括：一層介電材料710，包括一孔洞720，此孔洞720具有大體垂直側壁，而孔洞720之深度與直徑的比例可大於或等於1；半導體材料之底二極體區730，填入於孔洞720內並依照六邊型金字塔形狀形成；捕捉區750，位於底二極體區730之內，其中貫穿差排740可為孔洞之側壁所攔截並終止；半導體材料之主動二極體區760，順應地成長環繞底二極體區730；半導體材料之頂二極體區800，順應地成長環繞主動二極體區；握持基板810；頂電性接觸物820以及底電性接觸物830。
第39圖顯示了如第38圖所示實施例之一製造方法。其為於矽基板上由III-氮化物半導體所製成之發光二極體之方法，包括下述步驟：步驟1700包括沈積如半導體材料710之一層半導體材料於如矽基板700之一矽基板之表面上。步驟1705包括了形成如孔洞720之一孔洞於此層介電材料內，以露出矽基板之表面，此孔洞具有大體垂直側壁，而孔洞的深度與直徑的比例可大於或等於1。步驟1710包括成長III-氮化物半導體材料以形成一底二極體區，例如底二極體區730，其填滿了孔洞並依照六邊型金字塔形狀向上延伸。步驟1715包括形成一III-族半導體材料，順應地環繞底二極體區之頂部與側面以形成主動二極體區，如主動二極體區760。步驟1720包括了成長一III-氮化物半導體材料，順應地環繞主動二極體區之頂部與側面以形成一頂二極體區，例如頂二極體區800。步驟1725包括持續成長頂二極體區直至相鄰二極體上之成長前線相接合。步驟1730包括平坦化頂二極體區之表面。步驟1735包括連結如握持基板810之一握持基板與頂二極體區之表面。步驟1740包括藉由一化學或機械製程以移除矽基板。步驟1745包括了形成一頂電性接觸物於介電材料之露出表面之上，例如頂電性接觸物820。步驟1750包括形成一底電性接觸物於矽基板之底部上，例如底電性接觸物830。
本發明之實施例提供了藉由深寬比捕捉技術而沈積於矽基板上之化合物半導體或其他晶格不匹配半導體所製成之新穎且有用之二極體結構。上述半導體二極體適用於於太陽能電池、發光二極體、共振穿隧二極體、半導體雷射與其他裝置之為基礎結構。
本發明之一目的在於降低太陽能電池、發光二極體以及其他化合物半導體裝置之成本，其藉由將之形成於高品質、大面積、低成本之矽晶圓上而非較小較貴之基板上所達成。
本發明之另一目的在於改善發光二極體之汲出效率與內部量子效率，其藉由採用III-氮化物半導體之非極化平面所達成。
因此，本發明之一實施例係關於一種二極體，包括：一基板；一介電材料，包括露出該基板之一部之一開口，該開口具有至少為1之深寬比；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至高於該開口上之一上方區，該底二極體材料包括晶格不匹配於該基板之一化合物半導體材料；一頂二極體材料，鄰近於該底二極體材料之該上方區；以及一主動二極體區，位於該頂二極體材料與該底二極體材料之間，該主動二極體區包括了延伸遠離該基板之該頂面之一表面。
上述基板係擇自由矽、藍寶石與碳化矽所組成之族群。上述基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。上述介電材料包括二氧化矽或氮化矽。上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
上述二極體包括由上述頂二極體材料與上述底二極體材料之接面所形成之一p-n接面。上述主動二極體區包括不同於上述頂二極體材料與上述底二極體材料之一材料，而上述主動二極體材料構成了位於上述頂二極體材料與上述底二極體材料間之一p-i-n接面之一本徵區。上述主動二極體區包括多重量子井，形成於上述頂二極體材料與上述底二極體材料之間。
上述開口具有位於兩軸向上至少為1之深寬比之一溝槽或一孔洞。
上述底二極體材料包括一n型摻質，而上述頂二極體材料包括一p型摻質。
上述底二極體材料之上方區可為高於開口之一鰭狀物。上述底二極體材料之上方區可為高於開口之一柱狀物。
上述二極體更包括形成於頂二極體區上之一接觸物。上述接觸物可包括一透明導體。此二極體可更包括鄰近於基板之一第二接觸物。
本發明之另一實施例係關於一種二極體，包括：一基板；一介電材料，包括露出該基板之一部之一開口，該開口具有至少為1之深寬比；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至高於該開口上之一上方區，該下方區包括了複數個錯配差排其終止於該上方區內，該底二極體材料包括晶格不匹配於該基板之一化合物半導體材料；一頂二極體材料，鄰近於該底二極體材料之該上方區；以及一主動二極體區，位於該頂二極體材料與該底二極體材料之間，該主動二極體區包括了延伸遠離該基板之該頂面之一表面
上述主動二極體區包括由該頂二極體材料與該底二極體材料之接面所形成之一p-n接面。上述主動二極體區包括不同於該頂二極體材料與該底二極體材料之一材料，而上述主動二極體區構成了位於上述頂二極體材料與上述底二極體材料間之一p-i-n接面之一本徵區。上述主動二極體區包括多重量子井，形成於上述頂二極體材料與上述底二極體材料之間。
此基板係擇自由矽、藍寶石與碳化矽所組成之族群。此基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。此介電材料包括二氧化矽或氮化矽。上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
上述開口為位於兩軸向上之具有至少為1之深寬比一溝槽或一孔洞。
上述底二極體材料包括一n型摻質，而上述頂二極體材料包括一p型摻質。上述底二極體材料之上方區可為高於開口之一鰭狀物。上述底二極體材料之上方區可為高於開口之一柱狀物。
上述二極體更包括形成於頂二極體區上之一接觸物。此接觸物可包括一透明導體。此二極體可更包括鄰近於基板之一第二接觸物。
本發明之另一實施例係關於一種二極體，包括：一基板；具有不超過20奈米厚度之一介電材料，位於該基板上，包括露出該基板之一部之一開口，該開口具有至少為1之深寬比；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至高於該開口之一上方區，該底二極體材料包括晶格不匹配於該基板之一化合物半導體材料；一頂二極體材料，鄰近於該底二極體材料之該上方區；以及一主動二極體區，位於該頂二極體材料與該底二極體材料之間，該主動二極體區包括了延伸遠離該基板之該頂面之一表面。
上述主動二極體區包括由上述頂二極體材料與上述底二極體材料之接面所形成之一p-n接面。上述主動二極體區包括不同於上述頂二極體材料與上述底二極體材料之一材料，而上述主動二極體區構成了位於上述頂二極體材料與上述底二極體材料間之一p-i-n接面之一本徵區。上述主動二極體區包括多重量子井，形成於上述頂二極體材料與上述底二極體材料之間。
上述基板係擇自由矽、藍寶石與碳化矽所組成之族群。上述基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。上述介電材料包括二氧化矽或氮化矽。上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
上述開口為位於兩軸向上具有至少為1之深寬比之一溝槽或一孔洞。
上述底二極體材料包括一n型摻質，而上述頂二極體材料包括一p型摻質。底二極體材料之上方區可為高於開口之一鰭狀物。底二極體材料之上方區可為高於開口之一柱狀物。
上述二極體更包括形成於頂二極體區上之一接觸物。此接觸物可包括一透明導體。此二極體可更包括鄰近於基板之一第二接觸物。
本發明之另一實施例係關於一種二極體，包括：一基板；一介電材料，包括分別露出該基板之一部之複數個開口；複數個底二極體片段，分別包括至少部份地設置於該些開口之一內之一下方區以及延伸至高於該些開口之一上之一上方區，該些底二極體片段包括晶格不匹配於該基板之一化合物半導體材料；連續之一頂二極體片段，鄰近於該些底二極體片段之該些上方區；以及複數個主動二極體區，分別位於該些頂二極體片段與該底二極體片段之間，該些主動二極體區分別包括了延伸遠離該基板之該頂面之一表面。
上述主動二極體區包括由上述頂二極體片段與上述底二極體電段之接面所形成之一p-n接面。上述主動二極體區包括不同於上述頂二極體片段與上述底二極體電段之一材料，而該主動二極體區構成了位於上述頂二極體片段與上述底二極體電段間之一p-i-n接面之一本徵區。上述主動二極體區包括多重量子井，形成於上述頂二極體片段與上述底二極體片段之間。
上述基板係擇自由矽、藍寶石與碳化矽所組成之族群。上述基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。上述介電材料包括二氧化矽或氮化矽。上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
上述開口為位於兩軸向上具有至少為1之深寬比之一溝槽或一孔洞。
上述底二極體材料包括一n型摻質，而上述頂二極體材料包括一p型摻質。上述底二極體材料之上方區可為高於開口之一鰭狀物。上述底二極體材料之上方區可為高於開口之一柱狀物。
上述二極體更包括形成於頂二極體區上之一接觸物。此接觸物可包括一透明導體。此二極體可更包括鄰近於基板之一第二接觸物。
本發明之另一實施例係關於一種二極體，包括：一基板；一底二極體材料，晶格不匹配於該基板，延伸於該頂面之上且包括具有橫跨該頂面之一寬度與高於該頂面之一高度之一底二極體片段；一頂二極體材料，鄰近於該底二極體材料；以及一主動二極體區，位於該頂二極體材料與該底二極體材料之間，該主動二極體區包括了延伸遠離該基板之該頂面之一表面。
上述主動二極體區包括由上述頂二極體材料與上述底二極體材料之接面所形成之一p-n接面。上述主動二極體區包括不同於上述頂二極體材料與上述底二極體材料之一材料，而上述主動二極體區構成了位於上述頂二極體材料與上述底二極體材料間之一p-i-n接面之一本徵區。上述主動二極體區包括多重量子井，形成於上述頂二極體材料與上述底二極體材料之間。
上述基板係擇自由矽、藍寶石與碳化矽所組成之族群。上述基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。上述介電材料包括二氧化矽或氮化矽。上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
上述開口為位於兩軸向上之具有至少為1之深寬比之一溝槽或一孔洞。
上述底二極體材料包括一n型摻質，而上述頂二極體材料包括一p型摻質。底二極體材料之上方區可為高於開口之一鰭狀物。底二極體材料之上方區可為高於開口之一柱狀物。
上述二極體更包括形成於頂二極體區上之一接觸物。此接觸物可包括一透明導體。此二極體可更包括鄰近於基板之一第二接觸物。
本發明之另一實施例係關於一種二極體之製造方法，包括：沈積一層介電材料於一基板之上；形成第一與第二開口於該介電材料內以露出該基板之一部，該些開口分別具有至少為1之一深寬比；成長晶格不匹配於該基板之化合物半導體材料於該第一開口內並高於該第一開口，以形成一第一底二極體區；成長晶格不匹配於該基板之化合物半導體材料於該第二開口內並高於該第二開口，以形成一第二底二極體區；形成一第一主動二極體區，鄰近該第一底二極體區；形成一第二主動二極體區，鄰近該第二底二極體區；形成一第一頂二極體區，鄰近該第一主動二極體區；以及形成一第二頂二極體區，鄰近該第二主動二極體區。
上述第一與第二主動二極體區包括多重量子井。
上述基板係擇自由矽、藍寶石與碳化矽所組成之族群。上述基板為具有一結晶方向為(111)或(100)之一單晶矽晶圓。上述介電材料包括二氧化矽或氮化矽。
上述半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
本發明之另一實施例係關於一種二極體，包括：一基板、一介電材料位於該基板上，介電材料包括數個開口之陣列；複數個底二極體片段形成於該些開口之陣列之上與其內，各底二極體片段包括至少自該介電材料延伸遠離之一側壁，該些底二極體片段包括晶格不匹配於基板之一半導體材料；複數個頂二極體片段鄰近於該些底二極體片段；以及複數個主動二極體區，位於該些頂二極體片段與該些底二極體片段之間，該些主動二極體區分別包括自該基板之該頂面延伸遠離一表面。
上述開口具有至少為0.5、1、2、或比3大之一深寬比。上述底二極體片段可包括延伸大體垂直向上且高於介電材料之至少一側壁。上述底二極體區可具有一六邊形剖面。上述開口可依照六邊形陣列排列。頂二極體片段可形成為一單一連續材料膜層。二極體可為一發光二極體。
本發明之另一實施例係關於一種二極體，包括：一基板；一第一介電層，位於該基板之上；一層耐火金屬，位於該第一介電層之上；一開口，穿透該第一介電層與該層耐火金屬，該開口具有介電側壁；一底二極體區，包括晶格不匹配於基板之化合物半導體，該底二極體區設置於開口內並高出該開口；一頂二極體區，鄰近該底二極體區；以及一主動二極體區。設置於該頂二極體區與該底二極體區之一部之間。
該開口具有至少為1之一深寬比，且可為一溝槽。上述二極體可更包括一第二介電層，覆蓋至少該頂二極體區之一部。上述二極體可更包括一第二開口，延伸穿透該第二介電層與一第一接觸物，與包括一金屬插拴之第一接觸物，該金屬插拴填滿了該第二開口並接觸了耐火金屬膜層。二極體可更包括一第二接觸物，位於該基板之底部。
本發明之另一實施例係關於一種二極體之製造方法，包括：沈積第一層介電材料於一基板上；沈積一層耐火金屬於第一層介電材料之上；沈積一第二層介電材料於該層耐火金屬之上；形成由延伸穿透第一層介電材料、該層耐火金屬與該第二層介電材料之側壁所定義而成之一開口，以露出該基板之一表面；形成一層介電材料於開口之側壁上；藉由成長晶格不匹配於基板之一化合物半導體於開口內並高出開口以形成一底二極體區；形成一主動二極體區鄰近該底二極體區之一部；以及形成一頂二極體區鄰近該主動二極體區。
此方法更包括：沈積一第三層介電材料於頂二極體區上，其順應地覆蓋主動二極體區與該耐火金屬；形成一介層開口，其穿透第三層介電材料與覆蓋耐火金屬之該頂二極體區之一部；於介層開口內填入一金屬插拴，使得金屬插拴接觸耐火金屬之膜層；以及形成一頂電性接觸物。
本發明之另一實施例係關於一種二極體，包括：一基板；一介電層，位於該基板之上；該介電層包括具有至少為1之深寬比之一開口；一底二極體區，設置於該開口內及其上，該底二極體區包括具有六邊行結晶晶格之一化合物材料；該底二極體區包括由化合半導體材料之非極化平面所定義形成之側壁；一頂二極體區，鄰近於底二極體區；以及一主動二極體區，位於該頂二極體區與該底二極體區之間。
上述基板可為具有一立方晶格(cubic lattice)之結晶基板。上述非極化平面可為一a-平面或為一m-平面。上述開口可為一溝槽或一孔洞。
本發明之另一實施例係關於一種二極體，包括：一基板；一介電層，位於該基板之上，包括一開口、不匹配於基板之一半導體材料晶格，設置於該開口內；以及包括金字塔形p-n接面之一金字塔二極體，設置於該開口之上。
上述金字塔二極體可更包括一頂二極體材料、一主動二極體材料與一底二極體材料。上述金字塔二極體可具有大於約3微米之一高度，或可具有大於約5微米之一高度。上述金字塔二極體可包括具有一厚度少於約2微米之一頂電性接觸物，或具有一厚度少於約0.5微米之一頂接觸膜層。上述金字塔二極體可包括一底接觸膜層。
上述二極體可更包括多重金字塔二極體，具有相接合之各別頂二極體材料。此二極體可更包括一透明頂接觸層。此二極體可更包括一握持基板。
此基板係擇自由矽、藍寶石與碳化矽所組成之族群。該半導體材料包括了擇自實質上由一III-V族化合物、一II-VI族化合物、一IV族合金所組成族群之一材料。
本發明之另一實施例係關於一種二極體之製造方法，包括：提供一基板；提供一介電材料具有一開口具有一深寬比大於1之位於該基板上；形成晶格不匹配於該基板之一化合物半導體材料於該開口內；形成包括一p-n接面之二極體於該開口之上；形成於該二極體之上具有大體平坦表面之一介電材料；接合一握持基板與該大體平坦表面；以及移除該基板。
上述開口可為一溝槽或一孔洞。上述二極體可包括一頂二極體區、一底二極體區與一主動二極體區。上述二極體可包括數個頂二極體區、數個底二極體區與數個主動二極體區。此些頂二極體區可接合在一起。
本發明之另一實施例係關於一種二極體，包括：一基板；一介電層，位於該基板之上，包括數個開口之陣列物，此些開口具有少於100奈米之一寬度；包括晶格不匹配於該基板之一半導體材料之數個奈米結構，設置於此些開口之陣列內與其上；此些奈米結構具有至少延伸高於介電層上之100奈米之一大體均勻高度；以及數個二極體接合物，形成於此些奈米結構之上，此些二極體接合包括使用奈米結構之側壁之主動區。
上述奈米結構可為鰭狀物或柱狀物之形態。奈米結構之寬度可擇自由5奈米、10奈米、20奈米或50奈米所組成之族群。奈米結構之高度可擇自由100奈米、200奈米、500奈米與1000奈米所組成之族群。
本發明之另一實施例係關於一種二極體，包括：一第一二極體材料，包括一大體平坦底面與具有數個凹穴之一頂面；一第二二極體材料，包括複數個平坦頂面與延伸進入於位於第一二極體材料內之該些凹穴內之一底面；以及一主動二極體區，位於該第一二極體材料與該第二二極體材料之間。
此二極體更包括一基板，其具有鄰近該第一二極體材料之底面或該第二二極體材料之頂面之一大體平坦表面。
上述主動二極體區可包括藉由第一二極體材料與第二二極體材料之介面所形成之一p-n介面。主動二極體區可包括不同於該第一二極體材料與第二二極體材料之材料，而該主動二極體區構成了位於該頂二極體材料與該底二極體材料間之一p-i-n接面之一本徵區。該主動二極體區包括多重量子井，形成於該頂二極體材料與該底二極體材料之間。該主動發光二極體區包括多重量子井。
第一二極體材料可包括一III-V族材料。第一二極體材料可包括氮化鎵。此些凹穴可包括一極化氮化鎵(polar GaN)表面。
此些凹穴可定義為具有至少為1之深寬比之溝槽或定義孔洞。此些凹穴之表面區域可超過第一二極體材料之底面之表面區域。此些凹穴之表面區域可至少為第一二極體材料之底面的表面區域的150%，或可為至少為第一二極體材料之底面的表面區域的200%。
本發明之實施例提供了基於控制來自於溝槽方向之成長所形成之”鰭狀物”設置形態之方法、結構或裝置。可以理解的是熟悉此技藝者基於此處之解說，溝槽可為另一形狀之開口，例如為孔洞(hole)、凹口(recess)、正方物(square)或環狀物(ring)，舉例來說，其可形成其他之三維(3-D)半導體結構或裝置。
本發明之應用提供了可用於或藉由磊晶成長或相似情形所形成之多個方法、結構或裝置。舉例來說示範之適當磊晶成長系統可為單一晶圓或多晶圓之批次反應器。亦可使用不同化學氣相沈積技術。於製造應用中之常用於體積磊晶(volume epitaxy)之適當的化學氣相沈積系統包括如由德國Aixtron提供之Aixtron 2600多晶圓系統；由應用材料所產製之EPI CENTURA單晶片磊晶反應器；或由荷蘭ASM國際所產製之EPSILON單晶圓多重腔體系統。
於說明書中關於”一實施例”、”一實施例”、”示範性之實施例”、”另一實施例”等描述意謂著於本發明之至少一實施例中所包括之一特定構件、結構或特性。於說明書內不同處之上述描述的出現並非指同一實施例。再者，當於任一實施例描述了相關之一特殊構件、結構、特性時，可以理解的是熟悉此技藝者可瞭解如此之特徵、結構或特性亦可用於其他之實施例。再者，為了方便瞭解，特定方法步驟可採用分隔步驟表現，然而此些分隔步驟依照其表現並不會限制其順序。此即為部分步驟可依照其他順序、或同時的施行。此外，示範性圖表顯示了依據本發明之實施例不同方法。可於此描述如此之示範性方法的實施例並提供了對應之裝置實施例，然而此些方法實施例並未用於限制本發明。
雖然本發明繪示了並描述了之部分實施例，可以理解的是熟悉此技藝者可依照本發明之精神與原則而針對此些實施例進行變更。前述之實施例便視為所有方面之圖示情形而非於此用於限制本發明。本發明之範疇因此依照申請中專利範圍所限定，而非前述之描述。於本說明書中，”較佳地”之描述係意謂著”較佳地，但非用以加以限制”。申請專利範圍內之描述依照本發明之概念而採用其最大解釋範圍。舉例來說，”耦接於”及”連接”等描述係採用以解說直接與非直接連接與耦合情形。於另一範例中，”具有”與”包括”，其相似描述可與”包括”相同(即上述描述皆視為開放性描述)，僅”由...組成”與”實質上由...組成”可視為”封閉型”描述。
10．．．矽晶圓
20．．．介電材料
30．．．晶格不匹配半導體
40．．．貫穿差排
50．．．捕捉區
60．．．無缺陷區
101．．．基板
102．．．底二極體區
103．．．主動二極體區
104．．．頂二極體區
105、106．．．導電接觸物
155．．．基板/矽基板
160．．．介電材料
165．．．溝槽
170．．．底二極體區
175．．．捕捉區
180．．．貫穿差排
185．．．主動二極體區
190、195．．．頂二極體區
197．．．成長前線的交界
200．．．頂電性接觸物
203．．．底電性接觸物
210．．．介電材料/第一介電層
215．．．第二介電層
220．．．溝槽
250．．．孔洞
260．．．底二極體區
265．．．主動二極體區
270．．．主動二極體區
275．．．連續形態之頂二極體區
280．．．頂電性接觸物
285．．．底電性接觸物
300．．．孔洞
350．．．介電層
355．．．溝槽
365．．．底二極體區
375．．．貫穿差排
380．．．主動二極體區
390．．．光吸收區
395．．．光吸收區
400．．．接合缺陷
410．．．頂電性接觸物
415．．．底電性接觸物
430．．．握持基板
435、440．．．接觸物
500．．．基板
510．．．第一層介電材料
520．．．耐火金屬
530．．．第二層介電材料
550．．．介電間隔物
555．．．捕捉區
560．．．貫穿差排
570．．．底二極體區
580．．．主動二極體區
590．．．頂二極體區
600．．．貫穿差排
605．．．介層開口
620．．．適當材料
630．．．頂電性接觸物
640．．．底電性接觸物
700．．．矽基板
710．．．介電材料
720．．．孔洞
730．．．底二極體區
740．．．差排缺陷
750．．．捕捉區
760．．．主動二極體區
770．．．頂二極體區
780．．．頂電性接觸物
790．．．底電性接觸物
800．．．頂二極體區
810．．．握持晶圓
820．．．頂電性接觸物
830．．．底電性接觸物
900、905、910、915、920、925、930、935、940、950、1000、1005、1010、1015、1020、1025、1030、1035、1040、1100、1105、1110、1115、1120、1125、1130、1135、1140、1200、1205、1210、1215、1220、1225、1230、1235、1240、1300、1305、1310、1315、1320、1325、1330、1335、1340、1400、1405、1410、1415、1420、1425、1430、1435、1440、1445、1450、1500、1505、1510、1515、1520、1525、1530、1535、1540、1545、1550、1555、1560、1565、1570、1575、1580、1600、1605、1610、1615、1620、1625、1630、1700、1705、1710、1715、1720、1725、1730、1735、1740、1745、1750‧‧‧步驟
第1圖顯示了深寬比捕捉技術之原理；
第2圖顯示了依據實施例之半導體二極體之一般結構；
第3圖顯示了依據第一實施例之二極體，其具有一鰭狀物之形狀；
第4圖與第5圖顯示了第3圖所示實施例於製作中之不同階段；
第6圖顯示了第3圖所示實施例之一另一實施例；
第7圖總結了依據本發明之一實施例之形成第3圖所示實施例之一第一方法；
第8圖總結了形成如第3圖所示實施例之一實施例之一第二方法；
第9圖與第10圖顯示了製造第3圖所示實施例之其他步驟；
第11圖總結了形成第3圖所示實施例之一實施例之一第三方法；
第12-15圖顯示了形成如第16圖所示之實施例之不同階段；
第16圖顯示了二極體之一實施例，其具有一圓柱物之形狀；
第17圖總結了形成第16圖所示實施例之一實施例之一第一方法；
第18圖與第19圖顯示了形成第16圖所示實施例之另一方法之步驟；
第20圖總結了形成第16圖所示實施例之一實施例之另一方法；
第21圖顯示了第16圖所示實施例之一變化情形，其中具有圓形剖面之圓柱狀二極體之陣列於另一實施例中係按照六角形陣列設置；
第22圖顯示了第21圖所示實施例之一上視圖；
第23圖與第24圖顯示了於製作第25圖所示實施例中之不同階段；
第25圖為二極體之一實施例，其中介電層為透光的而非反光的；
第26圖總結了形成第25圖所示實施例之一實施例之一方法；
第27圖顯示了形成第28圖所示另一實施例之步驟；
第28圖為二極體之一實施例，其中矽基板係經過移除；
第29圖總結了形成第28圖所示實施例之一方法；
第30圖與第31圖顯示了形成第32圖所示實施例之步驟；
第32圖為二極體之一實施例，其中頂電性接觸物亦作為一反射物之用；
第33圖總結了形成第32圖所示實施例之步驟；
第34圖顯示了形成第35圖所示實施例之步驟；
第35圖為二極體之一實施例，其利用了當自一介電層內之一孔洞或溝槽內自然地成長形且具有六角金字塔狀之氮化鎵與其他III-氮化物半導體材料；
第36圖總結了形成第35圖所示實施例之步驟；
第37圖顯示了形成第38圖所示實施例之步驟；
第38圖顯示了第35圖所示實施例之一變化實施例，其中矽基板係經過移除；以及
第39圖總結了形成第38圖所示實施例之一實施例之一方法。
155．．．基板/矽基板
160．．．介電材料
170．．．底二極體區
175．．．捕捉區
180．．．貫穿差排
185．．．主動二極體區
195．．．頂二極體區
197．．．成長前線的交界
200．．．頂電性接觸物
203．．．底電性接觸物

Claims (10)

  1. 一種二極體，包括：一基板；一第一介電材料，包括露出該基板之一部之至少一開口；一底二極體材料，包括至少部份地設置於該開口內之一下方區以及延伸至該開口之上之一上方區，該底二極體材料包括晶格不匹配於該基板之一化合物半導體材料；一主動二極體區，鄰近於該底二極體材料；一頂二極體材料，鄰近該主動二極體區；一耐火金屬，鄰近該第一介電材料；一間隔物，位於該第一介電材料與該耐火金屬之側壁上；一半導體材料，鄰近該耐火金屬與該頂二極體材料；以及一電性接觸物，穿透該半導體材料，其中該電性接觸物電性耦接於該耐火金屬。
  2. 如申請專利範圍第1項所述之二極體，更包括：一第二介電材料，鄰近該頂二極體材料，其中該第一介電材料鄰近該底二極體材料之該下方區，而該第二介電材料鄰近於該底二極體材料之該上方區之側壁。
  3. 一種二極體，包括：一第一介電材料，包括至少一開口；一底二極體材料，包括至少部份地設置於該開口內 之一下方區以及延伸至該開口之上之一上方區；一主動二極體區，鄰近於該底二極體材料；一頂二極體材料，鄰近該主動二極體區；一第二介電材料，鄰近該頂二極體材料，其中該第一介電材料鄰近該底二極體材料之該下方區，而該第二介電材料鄰近該底二極體材料之該上方區；一耐火金屬，鄰近該第一介電材料與該第二介電材料；一間隔物，位於該第一介電材料與該耐火金屬之側壁上；一電性接觸物，穿透該第二介電材料，其中該電性接觸物電性耦接於該耐火金屬；以及一握持基板，鄰近該頂二極體材料。
  4. 如申請專利範圍第1項或第3項所述之二極體，其中該主動發光二極體區包括由該頂二極體材料與該底二極體材料之接面所形成之一p-n接面。
  5. 如申請專利範圍第1項或第3項所述之二極體，其中該主動發光二極體區包括不同於該頂二極體材料與該底二極體材料之一材料，而該主動發光二極體區構成了位於該頂二極體材料與該底二極體材料間之一p-i-n接面之一本徵區。
  6. 如申請專利範圍第1項或第3項所述之二極體，其中該主動發光二極體區包括多重量子井，形成於該頂二極體材料與該底二極體材料之間。
  7. 如申請專利範圍第1項或第3項所述之二極體， 其中該至少一開口具有約為1或更多之高度比上寬度之一深寬比，且該底二極體材料之下方區包括了貫穿差排。
  8. 如申請專利範圍第1項或第3項所述之二極體，其中該至少一開口具有少於1之高度比上寬度之一深寬比，且該底二極體材料之下方區包括了延伸至該開口之上之貫穿差排。
  9. 如申請專利範圍第1項或第3項所述之二極體，其中該底二極體具有一鰭狀結構、一圓柱狀結構、一六角柱狀結構或一金字塔狀結構。
  10. 如申請專利範圍第1項或第2項所述之二極體，更包括一握持基板，鄰近該頂二極體材料。
TW099122641A 2010-01-08 2010-07-09 二極體 TWI413262B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/684,797 US8237151B2 (en) 2009-01-09 2010-01-08 Diode-based devices and methods for making the same

Publications (2)

Publication Number Publication Date
TW201125128A TW201125128A (en) 2011-07-16
TWI413262B true TWI413262B (zh) 2013-10-21

Family

ID=43798333

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099122641A TWI413262B (zh) 2010-01-08 2010-07-09 二極體

Country Status (7)

Country Link
US (5) US8237151B2 (zh)
EP (1) EP2343731B1 (zh)
JP (1) JP2011142293A (zh)
KR (1) KR101141195B1 (zh)
CN (1) CN102122693B (zh)
SG (1) SG173244A1 (zh)
TW (1) TWI413262B (zh)

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
EP2478572A4 (en) * 2009-09-18 2013-11-13 Hewlett Packard Development Co LUMINAIRE DIODE WITH METAL DIELECTRIC METAL AFUBAU
TWI425666B (zh) * 2011-04-27 2014-02-01 Univ Nat Central Growth of semi - polarized nitrides
JP5846398B2 (ja) * 2011-10-20 2016-01-20 株式会社村田製作所 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
TWI427832B (zh) * 2011-10-24 2014-02-21 Opto Tech Corp 具鰭狀電極的發光二極體及其製造方法
KR20160134872A (ko) * 2011-12-19 2016-11-23 인텔 코포레이션 비평면 iii-n 트랜지스터
US9911886B2 (en) * 2012-01-10 2018-03-06 The Boeing Company Lateral solar cell structure
US10453996B2 (en) * 2012-05-04 2019-10-22 Stc.Unm Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure
GB201211038D0 (en) * 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
KR101891777B1 (ko) * 2012-06-25 2018-08-24 삼성전자주식회사 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US8716751B2 (en) 2012-09-28 2014-05-06 Intel Corporation Methods of containing defects for non-silicon device engineering
CN103779210A (zh) * 2012-10-18 2014-05-07 中国科学院微电子研究所 FinFET鳍状结构的制造方法
TWI565094B (zh) * 2012-11-15 2017-01-01 財團法人工業技術研究院 氮化物半導體結構
WO2014083558A1 (en) * 2012-11-30 2014-06-05 Planxwell Ltd. A monolithic optical receiver and a method for manufacturing same
CN103151393B (zh) * 2013-02-28 2015-04-15 溧阳市宏达电机有限公司 一种pin二极管的封装结构
CN103165682B (zh) * 2013-02-28 2015-08-05 溧阳市宏达电机有限公司 一种pin二极管的电极结构
CN103236436B (zh) * 2013-02-28 2016-02-17 溧阳市宏达电机有限公司 一种pin二极管的电极的制造方法
EP2775528B1 (en) * 2013-03-05 2019-07-17 IMEC vzw Passivated III-V or Ge fin-shaped field effect transistor
US20140265998A1 (en) * 2013-03-15 2014-09-18 Sandia Corporation Power transfer for mobile electronic devices
US9293534B2 (en) * 2014-03-21 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Formation of dislocations in source and drain regions of FinFET devices
DE112013007072T5 (de) * 2013-06-28 2016-01-28 Intel Corporation Nano-Strukturen und Nano-Merkmale mit Si (111)-Ebenen auf Si (100)-Wafer für III-N Epitaxie
FR3011383B1 (fr) * 2013-09-30 2017-05-26 Commissariat Energie Atomique Procede de fabrication de dispositifs optoelectroniques a diodes electroluminescentes
US9299587B2 (en) 2014-04-10 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microwave anneal (MWA) for defect recovery
US9559238B2 (en) * 2014-05-08 2017-01-31 Infineon Technologies Dresden Gmbh Arrangement and method for determining the spatial direction of radiation incidence
EP2947693B1 (en) 2014-05-22 2022-07-13 IMEC vzw Method of Producing a III-V Fin Structure
JP6330486B2 (ja) * 2014-05-29 2018-05-30 富士通株式会社 半導体ナノワイヤ光装置及びその製造方法
GB2526880A (en) * 2014-06-06 2015-12-09 Univ Southampton Melt-growth of single-crystal alloy semiconductor structures and semiconductor assemblies incorporating such structures
US9391140B2 (en) * 2014-06-20 2016-07-12 Globalfoundries Inc. Raised fin structures and methods of fabrication
US9876143B2 (en) * 2014-10-01 2018-01-23 Rayvio Corporation Ultraviolet light emitting device doped with boron
CN107004706B (zh) * 2014-12-17 2021-03-09 英特尔公司 具有缺陷减少的ⅲ族氮化物结构的集成电路管芯以及与其相关联的方法
KR102351550B1 (ko) * 2014-12-23 2022-01-17 인텔 코포레이션 측벽 라이너를 갖는 핀 구조를 형성하는 장치 및 방법
US9634185B2 (en) * 2015-03-26 2017-04-25 Imec Vzw Optical semiconductor device and method for making the device
US10319838B2 (en) 2015-10-07 2019-06-11 International Business Machines Corporation III-V fin generation by lateral growth on silicon sidewall
US9653288B1 (en) * 2015-11-16 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming ultra-thin nanowires
WO2017139317A1 (en) 2016-02-09 2017-08-17 Lumeova, Inc Ultra-wideband, wireless optical high speed communication devices and systems
DE102016104616B4 (de) * 2016-03-14 2021-09-23 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlichtquelle
FR3050322B1 (fr) * 2016-04-18 2019-01-25 Centre National De La Recherche Scientifique (Cnrs) Dispositif photorecepteur multicouche, a parametres de maille differents
WO2018063191A1 (en) * 2016-09-28 2018-04-05 Intel Corporation Techniques for forming schottky diodes on semipolar planes of group iii-n material structures
US10186676B2 (en) 2017-03-13 2019-01-22 Intel Corporation Emissive devices for displays
DE102017105943A1 (de) * 2017-03-20 2018-09-20 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
US20190058082A1 (en) * 2017-08-16 2019-02-21 Globalfoundries Inc. Uniform semiconductor nanowire and nanosheet light emitting diodes
US20190058084A1 (en) * 2017-08-18 2019-02-21 Jie Piao Laser Diodes, LEDs, and Silicon Integrated sensors on Patterned Substrates
US10593672B2 (en) 2018-01-08 2020-03-17 International Business Machines Corporation Method and structure of forming strained channels for CMOS device fabrication
US20190378952A1 (en) * 2018-06-08 2019-12-12 Alliance For Sustainable Energy, Llc Enabling low-cost iii-v/si integration through nucleation of gap on v-grooved si substrates
US11342469B2 (en) * 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
JP7312997B2 (ja) * 2018-11-09 2023-07-24 学校法人 名城大学 半導体発光素子
US11719960B1 (en) 2019-05-16 2023-08-08 Meta Platforms Technologies, Llc Gravity sag compensation in fluid-filled lenses
US11561415B1 (en) 2019-05-16 2023-01-24 Meta Platforms Technologies, Llc Moving guide actuation of fluid lenses
US11333803B2 (en) 2019-05-16 2022-05-17 Facebook Technologies, Llc Fluid lens with low energy membrane adjustment
US11867927B1 (en) 2019-05-16 2024-01-09 Meta Platforms Technologies, Llc Modified membranes for fluid lenses
US11635637B1 (en) 2019-05-16 2023-04-25 Meta Platforms Technologies, Llc Fluid lens with low energy membrane adjustment
US11506825B1 (en) 2019-10-24 2022-11-22 Meta Platforms, Inc. Elastomer based flexures for fluid lenses
US11703616B2 (en) 2019-11-05 2023-07-18 Meta Platforms Technologies, Llc Fluid lens with low gas content fluid
CN112331748A (zh) * 2020-11-27 2021-02-05 安徽中医药大学 一种发光二极管的外延结构及其制备方法
US11740391B1 (en) 2020-12-31 2023-08-29 Meta Platforms Technologies, Llc Fluid lens operational feedback using sensor signal
US11862668B2 (en) * 2021-07-02 2024-01-02 Micron Technology, Inc. Single-crystal transistors for memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW560119B (en) * 2001-08-22 2003-11-01 Sony Corp Nitride semiconductor element and production method for nitride semiconductor element
TW200717875A (en) * 2005-09-23 2007-05-01 Samsung Electro Mech Method for manufacturing vertical structure light emitting diode
US20070105274A1 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
TW200924031A (en) * 2007-11-27 2009-06-01 Sophia School Corp Group-III nitride structure, method for manufacturing same
US20090169828A1 (en) * 2006-03-10 2009-07-02 Hersee Stephen D PULSED GROWTH OF CATALYST-FREE GROWTH OF GaN NANOWIRES AND APPLICATION IN GROUP III NITRIDE SEMICONDUCTOR BULK MATERIAL

Family Cites Families (400)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4307510A (en) 1980-03-12 1981-12-29 The United States Of America As Represented By The Administrator Of The National Aeronautics & Space Administration Computer circuit card puller
EP0192280A3 (en) * 1980-04-10 1986-09-10 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4322253A (en) * 1980-04-30 1982-03-30 Rca Corporation Method of making selective crystalline silicon regions containing entrapped hydrogen by laser treatment
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
US4545109A (en) 1983-01-21 1985-10-08 Rca Corporation Method of making a gallium arsenide field effect transistor
US4651179A (en) * 1983-01-21 1987-03-17 Rca Corporation Low resistance gallium arsenide field effect transistor
US5091333A (en) * 1983-09-12 1992-02-25 Massachusetts Institute Of Technology Reducing dislocations in semiconductors utilizing repeated thermal cycling during multistage epitaxial growth
US4860081A (en) 1984-06-28 1989-08-22 Gte Laboratories Incorporated Semiconductor integrated circuit structure with insulative partitions
US4551394A (en) 1984-11-26 1985-11-05 Honeywell Inc. Integrated three-dimensional localized epitaxial growth of Si with localized overgrowth of GaAs
CA1292550C (en) 1985-09-03 1991-11-26 Masayoshi Umeno Epitaxial gallium arsenide semiconductor wafer and method of producing the same
US4774205A (en) 1986-06-13 1988-09-27 Massachusetts Institute Of Technology Monolithic integration of silicon and gallium arsenide devices
JPS6381855A (ja) 1986-09-25 1988-04-12 Mitsubishi Electric Corp ヘテロ接合バイポ−ラトランジスタの製造方法
US5269876A (en) 1987-01-26 1993-12-14 Canon Kabushiki Kaisha Process for producing crystal article
US5236546A (en) 1987-01-26 1993-08-17 Canon Kabushiki Kaisha Process for producing crystal article
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US5166767A (en) 1987-04-14 1992-11-24 National Semiconductor Corporation Sidewall contact bipolar transistor with controlled lateral spread of selectively grown epitaxial layer
US4876210A (en) 1987-04-30 1989-10-24 The University Of Delaware Solution growth of lattice mismatched and solubility mismatched heterostructures
US4826784A (en) 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US5079616A (en) * 1988-02-11 1992-01-07 Gte Laboratories Incorporated Semiconductor structure
US5272105A (en) 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
GB2215514A (en) 1988-03-04 1989-09-20 Plessey Co Plc Terminating dislocations in semiconductor epitaxial layers
US5032893A (en) 1988-04-01 1991-07-16 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
US5156995A (en) 1988-04-01 1992-10-20 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor epilayers
US5238869A (en) 1988-07-25 1993-08-24 Texas Instruments Incorporated Method of forming an epitaxial layer on a heterointerface
EP0352472A3 (en) 1988-07-25 1991-02-06 Texas Instruments Incorporated Heteroepitaxy of lattice-mismatched semiconductor materials
JPH0262090A (ja) 1988-08-29 1990-03-01 Matsushita Electric Ind Co Ltd 光半導体装置の製造方法
US5061644A (en) 1988-12-22 1991-10-29 Honeywell Inc. Method for fabricating self-aligned semiconductor devices
DE68915529T2 (de) 1989-01-31 1994-12-01 Agfa Gevaert Nv Integration von GaAs auf Si-Unterlage.
US5034337A (en) 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US4948456A (en) 1989-06-09 1990-08-14 Delco Electronics Corporation Confined lateral selective epitaxial growth
US5098850A (en) * 1989-06-16 1992-03-24 Canon Kabushiki Kaisha Process for producing substrate for selective crystal growth, selective crystal growth process and process for producing solar battery by use of them
US5256594A (en) 1989-06-16 1993-10-26 Intel Corporation Masking technique for depositing gallium arsenide on silicon
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5164359A (en) 1990-04-20 1992-11-17 Eaton Corporation Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5105247A (en) 1990-08-03 1992-04-14 Cavanaugh Marion E Quantum field effect device with source extension region formed under a gate and between the source and drain regions
JP3202223B2 (ja) 1990-11-27 2001-08-27 日本電気株式会社 トランジスタの製造方法
US5403751A (en) 1990-11-29 1995-04-04 Canon Kabushiki Kaisha Process for producing a thin silicon solar cell
US5223043A (en) 1991-02-11 1993-06-29 The United States Of America As Represented By The United States Department Of Energy Current-matched high-efficiency, multijunction monolithic solar cells
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JPH04299569A (ja) 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
JPH04315419A (ja) * 1991-04-12 1992-11-06 Nec Corp 元素半導体基板上の絶縁膜／化合物半導体積層構造
US5269852A (en) 1991-05-27 1993-12-14 Canon Kabushiki Kaisha Crystalline solar cell and method for producing the same
JP3058954B2 (ja) 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
JP2773487B2 (ja) 1991-10-15 1998-07-09 日本電気株式会社 トンネルトランジスタ
JPH05121317A (ja) 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
JP3286920B2 (ja) 1992-07-10 2002-05-27 富士通株式会社 半導体装置の製造方法
ATE169350T1 (de) 1992-12-04 1998-08-15 Siemens Ag Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors
JP3319472B2 (ja) 1992-12-07 2002-09-03 富士通株式会社 半導体装置とその製造方法
US5295150A (en) * 1992-12-11 1994-03-15 Eastman Kodak Company Distributed feedback-channeled substrate planar semiconductor laser
US5407491A (en) 1993-04-08 1995-04-18 University Of Houston Tandem solar cell with improved tunnel junction
DE69406049T2 (de) * 1993-06-04 1998-04-16 Sharp Kk Lichtmittierende Halbleitervorrichtung mit einer dritten Begrenzungsschicht
JP3748905B2 (ja) 1993-08-27 2006-02-22 三洋電機株式会社 量子効果デバイス
US5792679A (en) 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
US5461243A (en) 1993-10-29 1995-10-24 International Business Machines Corporation Substrate for tensilely strained semiconductor
US5405453A (en) 1993-11-08 1995-04-11 Applied Solar Energy Corporation High efficiency multi-junction solar cell
US5489539A (en) 1994-01-10 1996-02-06 Hughes Aircraft Company Method of making quantum well structure with self-aligned gate
JPH0851109A (ja) 1994-04-11 1996-02-20 Texas Instr Inc <Ti> 酸化物でパターン化されたウェーハの窓内にエピタキシャルシリコンを成長させる方法
US6011271A (en) 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
US5825240A (en) 1994-11-30 1998-10-20 Massachusetts Institute Of Technology Resonant-tunneling transmission line technology
JP3835225B2 (ja) 1995-02-23 2006-10-18 日亜化学工業株式会社 窒化物半導体発光素子
US5528209A (en) 1995-04-27 1996-06-18 Hughes Aircraft Company Monolithic microwave integrated circuit and method
JPH08306700A (ja) 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
TW304310B (zh) 1995-05-31 1997-05-01 Siemens Ag
US5621227A (en) 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
KR100473901B1 (ko) 1995-12-15 2005-08-29 코닌클리케 필립스 일렉트로닉스 엔.브이. SiGe층을포함하는반도체전계효과디바이스
TW314621B (zh) 1995-12-20 1997-09-01 Toshiba Co Ltd
US5987590A (en) 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
DE69736151T2 (de) 1996-05-17 2007-05-10 Canon K.K. Photovoltaische Anordnung und Herstellungsverfahren
JP3719618B2 (ja) 1996-06-17 2005-11-24 松下電器産業株式会社 半導体装置及びその製造方法
US6229153B1 (en) * 1996-06-21 2001-05-08 Wisconsin Alumni Research Corporation High peak current density resonant tunneling diode
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP3449516B2 (ja) 1996-08-30 2003-09-22 株式会社リコー 半導体多層膜反射鏡および半導体多層膜反射防止膜および面発光型半導体レーザおよび受光素子
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
US5825049A (en) 1996-10-09 1998-10-20 Sandia Corporation Resonant tunneling device with two-dimensional quantum well emitter and base layers
JPH10126010A (ja) 1996-10-23 1998-05-15 Ricoh Co Ltd 半導体レーザ装置の製造方法
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US5853497A (en) 1996-12-12 1998-12-29 Hughes Electronics Corporation High efficiency multi-junction solar cells
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3853905B2 (ja) 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
EP0874405A3 (en) 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP3047852B2 (ja) 1997-04-04 2000-06-05 松下電器産業株式会社 半導体装置
CN1131548C (zh) 1997-04-04 2003-12-17 松下电器产业株式会社 半导体装置
CA2258080C (en) 1997-04-11 2007-06-05 Nichia Chemical Industries, Ltd. Nitride semiconductor growth method, nitride semiconductor substrate, and nitride semiconductor device
US5998781A (en) 1997-04-30 1999-12-07 Sandia Corporation Apparatus for millimeter-wave signal generation
US5903170A (en) 1997-06-03 1999-05-11 The Regents Of The University Of Michigan Digital logic design using negative differential resistance diodes and field-effect transistors
US5883549A (en) * 1997-06-20 1999-03-16 Hughes Electronics Corporation Bipolar junction transistor (BJT)--resonant tunneling diode (RTD) oscillator circuit and method
DE69827824T3 (de) 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
US5869845A (en) * 1997-06-26 1999-02-09 Texas Instruments Incorporated Resonant tunneling memory
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JP3930161B2 (ja) 1997-08-29 2007-06-13 株式会社東芝 窒化物系半導体素子、発光素子及びその製造方法
WO1999014804A1 (en) 1997-09-16 1999-03-25 Massachusetts Institute Of Technology CO-PLANAR Si AND Ge COMPOSITE SUBSTRATE AND METHOD OF PRODUCING SAME
FR2769924B1 (fr) 1997-10-20 2000-03-10 Centre Nat Rech Scient Procede de realisation d'une couche epitaxiale de nitrure de gallium, couche epitaxiale de nitrure de gallium et composant optoelectronique muni d'une telle couche
CN1175473C (zh) 1997-10-30 2004-11-10 住友电气工业株式会社 GaN单晶衬底及其制造方法
JP3180743B2 (ja) 1997-11-17 2001-06-25 日本電気株式会社 窒化化合物半導体発光素子およびその製法
JP3468082B2 (ja) 1998-02-26 2003-11-17 日亜化学工業株式会社 窒化物半導体素子
US6150242A (en) 1998-03-25 2000-11-21 Texas Instruments Incorporated Method of growing crystalline silicon overlayers on thin amorphous silicon oxide layers and forming by method a resonant tunneling diode
JPH11274467A (ja) 1998-03-26 1999-10-08 Murata Mfg Co Ltd 光電子集積回路素子
US6500257B1 (en) 1998-04-17 2002-12-31 Agilent Technologies, Inc. Epitaxial material grown laterally within a trench and method for producing same
JP3338778B2 (ja) 1998-04-24 2002-10-28 日本電気株式会社 窒化物系化合物半導体レーザ素子
US6265289B1 (en) * 1998-06-10 2001-07-24 North Carolina State University Methods of fabricating gallium nitride semiconductor layers by lateral growth from sidewalls into trenches, and gallium nitride semiconductor structures fabricated thereby
JP4005701B2 (ja) 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
WO2000004615A1 (en) 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
EP1115163A4 (en) 1998-09-10 2001-12-05 Rohm Co Ltd SEMICONDUCTOR LEDS AND MANUFACTURING METHOD THEREOF
US6252261B1 (en) 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3868136B2 (ja) 1999-01-20 2007-01-17 日亜化学工業株式会社 窒化ガリウム系化合物半導体発光素子
JP3372226B2 (ja) 1999-02-10 2003-01-27 日亜化学工業株式会社 窒化物半導体レーザ素子
US7145167B1 (en) 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
JP3760663B2 (ja) 1999-03-31 2006-03-29 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
DE10017137A1 (de) 1999-04-14 2000-10-26 Siemens Ag Silizium-Aufbau und Verfahren zu dessen Herstellung
US6803598B1 (en) 1999-05-07 2004-10-12 University Of Delaware Si-based resonant interband tunneling diodes and method of making interband tunneling diodes
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
TW461096B (en) * 1999-05-13 2001-10-21 Hitachi Ltd Semiconductor memory
US6252287B1 (en) 1999-05-19 2001-06-26 Sandia Corporation InGaAsN/GaAs heterojunction for multi-junction solar cells
JP3555500B2 (ja) 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
GB9912178D0 (en) 1999-05-25 1999-07-28 Univ Court Of The University O Improved optical modulator
US6214653B1 (en) 1999-06-04 2001-04-10 International Business Machines Corporation Method for fabricating complementary metal oxide semiconductor (CMOS) devices on a mixed bulk and silicon-on-insulator (SOI) substrate
JP2001007447A (ja) 1999-06-18 2001-01-12 Nichia Chem Ind Ltd 窒化物半導体レーザ素子
US6635110B1 (en) 1999-06-25 2003-10-21 Massachusetts Institute Of Technology Cyclic thermal anneal for dislocation reduction
US6228691B1 (en) 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
GB9919479D0 (en) 1999-08-17 1999-10-20 Imperial College Island arrays
US6339232B1 (en) * 1999-09-20 2002-01-15 Kabushika Kaisha Toshiba Semiconductor device
JP2001102678A (ja) 1999-09-29 2001-04-13 Toshiba Corp 窒化ガリウム系化合物半導体素子
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6812053B1 (en) 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
JP2001189483A (ja) 1999-10-18 2001-07-10 Sharp Corp バイパス機能付太陽電池セルおよびバイパス機能付き多接合積層型太陽電池セルおよびそれらの製造方法
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP2001176805A (ja) 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6403451B1 (en) 2000-02-09 2002-06-11 Noerh Carolina State University Methods of fabricating gallium nitride semiconductor layers on substrates including non-gallium nitride posts
AU2001233526A1 (en) * 2000-02-11 2001-08-20 Novo Rps Ulc Stent delivery system and method of use
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
JP3512701B2 (ja) 2000-03-10 2004-03-31 株式会社東芝 半導体装置及びその製造方法
TW504754B (en) * 2000-03-24 2002-10-01 Sumitomo Chemical Co Group III-V compound semiconductor and method of producing the same
US20050184302A1 (en) 2000-04-04 2005-08-25 Toshimasa Kobayashi Nitride semiconductor device and method of manufacturing the same
US6362071B1 (en) * 2000-04-05 2002-03-26 Motorola, Inc. Method for forming a semiconductor device with an opening in a dielectric layer
JP2001338988A (ja) 2000-05-25 2001-12-07 Hitachi Ltd 半導体装置及びその製造方法
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US20020008234A1 (en) 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US6586762B2 (en) * 2000-07-07 2003-07-01 Nichia Corporation Nitride semiconductor device with improved lifetime and high output power
WO2002009187A2 (en) 2000-07-24 2002-01-31 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
JP2002118255A (ja) 2000-07-31 2002-04-19 Toshiba Corp 半導体装置およびその製造方法
US20020011612A1 (en) * 2000-07-31 2002-01-31 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP4269541B2 (ja) * 2000-08-01 2009-05-27 株式会社Ｓｕｍｃｏ 半導体基板と電界効果型トランジスタ並びにＳｉＧｅ層の形成方法及びこれを用いた歪みＳｉ層の形成方法と電界効果型トランジスタの製造方法
US6579463B1 (en) 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
US20060175601A1 (en) 2000-08-22 2006-08-10 President And Fellows Of Harvard College Nanoscale wires and related devices
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6407425B1 (en) 2000-09-21 2002-06-18 Texas Instruments Incorporated Programmable neuron MOSFET on SOI
US6456214B1 (en) 2000-09-27 2002-09-24 Raytheon Company High-speed comparator utilizing resonant tunneling diodes and associated method
JP4044276B2 (ja) * 2000-09-28 2008-02-06 株式会社東芝 半導体装置及びその製造方法
US7163864B1 (en) * 2000-10-18 2007-01-16 International Business Machines Corporation Method of fabricating semiconductor side wall fin
US6720090B2 (en) 2001-01-02 2004-04-13 Eastman Kodak Company Organic light emitting diode devices with improved luminance efficiency
WO2002064864A1 (fr) 2001-02-14 2002-08-22 Toyoda Gosei Co., Ltd. Procede de production de cristal semi-conducteur et element lumineux semi-conducteur
JP4084541B2 (ja) 2001-02-14 2008-04-30 豊田合成株式会社 半導体結晶及び半導体発光素子の製造方法
JP4084544B2 (ja) 2001-03-30 2008-04-30 豊田合成株式会社 半導体基板及び半導体素子の製造方法
US6380590B1 (en) 2001-02-22 2002-04-30 Advanced Micro Devices, Inc. SOI chip having multiple threshold voltage MOSFETs by using multiple channel materials and method of fabricating same
US6475869B1 (en) 2001-02-26 2002-11-05 Advanced Micro Devices, Inc. Method of forming a double gate transistor having an epitaxial silicon/germanium channel region
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002270516A (ja) 2001-03-07 2002-09-20 Nec Corp Ｉｉｉ族窒化物半導体の成長方法、ｉｉｉ族窒化物半導体膜およびそれを用いた半導体素子
US7205604B2 (en) 2001-03-13 2007-04-17 International Business Machines Corporation Ultra scalable high speed heterojunction vertical n-channel MISFETs and methods thereof
JP3705142B2 (ja) 2001-03-27 2005-10-12 ソニー株式会社 窒化物半導体素子及びその作製方法
EP1374309A1 (en) 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
JP3956637B2 (ja) 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
GB0110112D0 (en) 2001-04-25 2001-06-20 Univ Glasgow Improved optoelectronic device
GB0111207D0 (en) 2001-05-08 2001-06-27 Btg Int Ltd A method to produce germanium layers
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
JP3819730B2 (ja) 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
US20020168802A1 (en) 2001-05-14 2002-11-14 Hsu Sheng Teng SiGe/SOI CMOS and method of making the same
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
JP3515974B2 (ja) 2001-06-13 2004-04-05 松下電器産業株式会社 窒化物半導体、その製造方法及び窒化物半導体素子
WO2002103812A1 (en) 2001-06-13 2002-12-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, production method therefor and nitride semiconductor element
US6566284B2 (en) 2001-08-07 2003-05-20 Hrl Laboratories, Llc Method of manufacture for 80 nanometer diameter resonant tunneling diode with improved peak-to-valley ratio and resonant tunneling diode therefrom
JP3785970B2 (ja) 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
TW544930B (en) 2001-09-11 2003-08-01 Toyoda Gosei Kk Method for producing semiconductor crystal
JP2003163370A (ja) 2001-09-11 2003-06-06 Toyoda Gosei Co Ltd 半導体結晶の製造方法
US7105865B2 (en) * 2001-09-19 2006-09-12 Sumitomo Electric Industries, Ltd. AlxInyGa1−x−yN mixture crystal substrate
US6689650B2 (en) 2001-09-27 2004-02-10 International Business Machines Corporation Fin field effect transistor with self-aligned gate
US20030064535A1 (en) 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6710368B2 (en) * 2001-10-01 2004-03-23 Ken Scott Fisher Quantum tunneling transistor
US20030070707A1 (en) 2001-10-12 2003-04-17 King Richard Roland Wide-bandgap, lattice-mismatched window layer for a solar energy conversion device
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003152220A (ja) * 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
US6835246B2 (en) 2001-11-16 2004-12-28 Saleem H. Zaidi Nanostructures for hetero-expitaxial growth on silicon substrates
US6576532B1 (en) 2001-11-30 2003-06-10 Motorola Inc. Semiconductor device and method therefor
AU2002354254A1 (en) 2001-12-20 2003-07-09 Matsushita Electric Industrial Co., Ltd. Method for making nitride semiconductor substrate and method for making nitride semiconductor device
AU2003207287B2 (en) 2002-01-28 2007-12-13 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100458288B1 (ko) 2002-01-30 2004-11-26 한국과학기술원 이중-게이트 ＦｉｎＦＥＴ 소자 및 그 제조방법
US7411233B2 (en) * 2002-08-27 2008-08-12 E-Phocus, Inc Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure
US6492216B1 (en) 2002-02-07 2002-12-10 Taiwan Semiconductor Manufacturing Company Method of forming a transistor with a strained channel
JP3782021B2 (ja) 2002-02-22 2006-06-07 株式会社東芝 半導体装置、半導体装置の製造方法、半導体基板の製造方法
WO2003073517A1 (en) 2002-02-27 2003-09-04 Midwest Research Institute Monolithic photovoltaic energy conversion device
JP4092927B2 (ja) 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
US6635909B2 (en) 2002-03-19 2003-10-21 International Business Machines Corporation Strained fin FETs structure and method
US20030198837A1 (en) 2002-04-15 2003-10-23 Craven Michael D. Non-polar a-plane gallium nitride thin films grown by metalorganic chemical vapor deposition
US7208393B2 (en) 2002-04-15 2007-04-24 The Regents Of The University Of California Growth of planar reduced dislocation density m-plane gallium nitride by hydride vapor phase epitaxy
US8067687B2 (en) 2002-05-21 2011-11-29 Alliance For Sustainable Energy, Llc High-efficiency, monolithic, multi-bandgap, tandem photovoltaic energy converters
US20060162768A1 (en) 2002-05-21 2006-07-27 Wanlass Mark W Low bandgap, monolithic, multi-bandgap, optoelectronic devices
US7217882B2 (en) 2002-05-24 2007-05-15 Cornell Research Foundation, Inc. Broad spectrum solar cell
CN2550906Y (zh) 2002-05-27 2003-05-14 李映华 立体光双面结光电池
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
TWI271877B (en) 2002-06-04 2007-01-21 Nitride Semiconductors Co Ltd Gallium nitride compound semiconductor device and manufacturing method
US6995430B2 (en) 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
JP2004014856A (ja) 2002-06-07 2004-01-15 Sharp Corp 半導体基板の製造方法及び半導体装置の製造方法
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6812495B2 (en) 2002-06-19 2004-11-02 Massachusetts Institute Of Technology Ge photodetectors
US6887773B2 (en) 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US7012298B1 (en) * 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
US6617643B1 (en) 2002-06-28 2003-09-09 Mcnc Low power tunneling metal-oxide-semiconductor (MOS) device
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
EP1530800B1 (en) 2002-08-23 2016-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7015497B1 (en) 2002-08-27 2006-03-21 The Ohio State University Self-aligned and self-limited quantum dot nanoswitches and methods for making same
US20040043584A1 (en) * 2002-08-27 2004-03-04 Thomas Shawn G. Semiconductor device and method of making same
GB0220438D0 (en) 2002-09-03 2002-10-09 Univ Warwick Formation of lattice-turning semiconductor substrates
US7122733B2 (en) 2002-09-06 2006-10-17 The Boeing Company Multi-junction photovoltaic cell having buffer layers for the growth of single crystal boron compounds
US6830953B1 (en) 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
US6815241B2 (en) 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
US6800910B2 (en) 2002-09-30 2004-10-05 Advanced Micro Devices, Inc. FinFET device incorporating strained silicon in the channel region
US6787864B2 (en) 2002-09-30 2004-09-07 Advanced Micro Devices, Inc. Mosfets incorporating nickel germanosilicided gate and methods for their formation
JP4546021B2 (ja) 2002-10-02 2010-09-15 ルネサスエレクトロニクス株式会社 絶縁ゲート型電界効果型トランジスタ及び半導体装置
US6902991B2 (en) 2002-10-24 2005-06-07 Advanced Micro Devices, Inc. Semiconductor device having a thick strained silicon layer and method of its formation
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
US6709982B1 (en) * 2002-11-26 2004-03-23 Advanced Micro Devices, Inc. Double spacer FinFET formation
US6920159B2 (en) 2002-11-29 2005-07-19 Optitune Plc Tunable optical source
AU2003297649A1 (en) 2002-12-05 2004-06-30 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US6645797B1 (en) 2002-12-06 2003-11-11 Advanced Micro Devices, Inc. Method for forming fins in a FinFET device using sacrificial carbon layer
KR101372698B1 (ko) 2002-12-16 2014-03-11 독립행정법인 과학기술진흥기구 수소화합물 기상 성장법에 의한 평면, 비극성 질화 갈륨의 성장
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7453129B2 (en) 2002-12-18 2008-11-18 Noble Peak Vision Corp. Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry
JP2004200375A (ja) 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd 半導体レーザ装置およびその製造方法
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US6794718B2 (en) 2002-12-19 2004-09-21 International Business Machines Corporation High mobility crystalline planes in double-gate CMOS technology
US6686245B1 (en) * 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
US7098487B2 (en) 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
KR100513316B1 (ko) * 2003-01-21 2005-09-09 삼성전기주식회사 고효율 반도체 소자 제조방법
US6762483B1 (en) 2003-01-23 2004-07-13 Advanced Micro Devices, Inc. Narrow fin FinFET
JP2004235190A (ja) 2003-01-28 2004-08-19 Sony Corp 光半導体装置
WO2004073044A2 (en) 2003-02-13 2004-08-26 Massachusetts Institute Of Technology Finfet device and method to make same
DE10320160A1 (de) 2003-02-14 2004-08-26 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörper und elektronischer Halbleiterkörper
US6815738B2 (en) 2003-02-28 2004-11-09 International Business Machines Corporation Multiple gate MOSFET structure with strained Si Fin body
WO2004081982A2 (en) 2003-03-07 2004-09-23 Amberwave Systems Corporation Shallow trench isolation process
JP4695824B2 (ja) 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
US6936851B2 (en) 2003-03-21 2005-08-30 Tien Yang Wang Semiconductor light-emitting device and method for manufacturing the same
EP1609177A2 (en) * 2003-03-21 2005-12-28 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
US7061065B2 (en) 2003-03-31 2006-06-13 National Chung-Hsing University Light emitting diode and method for producing the same
US6900502B2 (en) 2003-04-03 2005-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel on insulator device
TWI231994B (en) 2003-04-04 2005-05-01 Univ Nat Taiwan Strained Si FinFET
US20050212051A1 (en) 2003-04-16 2005-09-29 Sarnoff Corporation Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6838322B2 (en) * 2003-05-01 2005-01-04 Freescale Semiconductor, Inc. Method for forming a double-gated semiconductor device
US6909186B2 (en) 2003-05-01 2005-06-21 International Business Machines Corporation High performance FET devices and methods therefor
US7088143B2 (en) 2003-05-22 2006-08-08 The Regents Of The University Of Michigan Dynamic circuits having improved noise tolerance and method for designing same
US6849487B2 (en) * 2003-05-27 2005-02-01 Motorola, Inc. Method for forming an electronic structure using etch
TWI242232B (en) * 2003-06-09 2005-10-21 Canon Kk Semiconductor substrate, semiconductor device, and method of manufacturing the same
US7262117B1 (en) 2003-06-10 2007-08-28 Luxtera, Inc. Germanium integrated CMOS wafer and method for manufacturing the same
JP4105044B2 (ja) 2003-06-13 2008-06-18 株式会社東芝 電界効果トランジスタ
US6974733B2 (en) 2003-06-16 2005-12-13 Intel Corporation Double-gate transistor with enhanced carrier mobility
US6943407B2 (en) 2003-06-17 2005-09-13 International Business Machines Corporation Low leakage heterojunction vertical transistors and high performance devices thereof
JP2005011915A (ja) 2003-06-18 2005-01-13 Hitachi Ltd 半導体装置、半導体回路モジュールおよびその製造方法
US7045401B2 (en) 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
KR100631832B1 (ko) 2003-06-24 2006-10-09 삼성전기주식회사 백색 발광소자 및 그 제조방법
US7122392B2 (en) 2003-06-30 2006-10-17 Intel Corporation Methods of forming a high germanium concentration silicon germanium alloy by epitaxial lateral overgrowth and structures formed thereby
US20050017351A1 (en) * 2003-06-30 2005-01-27 Ravi Kramadhati V. Silicon on diamond wafers and devices
US6921982B2 (en) 2003-07-21 2005-07-26 International Business Machines Corporation FET channel having a strained lattice structure along multiple surfaces
EP1519420A2 (en) 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Multiple gate semiconductor device and method for forming same
JP2005051022A (ja) * 2003-07-28 2005-02-24 Seiko Epson Corp 半導体装置およびその製造方法
US6855583B1 (en) * 2003-08-05 2005-02-15 Advanced Micro Devices, Inc. Method for forming tri-gate FinFET with mesa isolation
US6835618B1 (en) 2003-08-05 2004-12-28 Advanced Micro Devices, Inc. Epitaxially grown fin for FinFET
CN100536167C (zh) 2003-08-05 2009-09-02 富士通微电子株式会社 半导体装置及其制造方法
US7101742B2 (en) 2003-08-12 2006-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel complementary field-effect transistors and methods of manufacture
US20050035410A1 (en) * 2003-08-15 2005-02-17 Yee-Chia Yeo Semiconductor diode with reduced leakage
US7355253B2 (en) 2003-08-22 2008-04-08 International Business Machines Corporation Strained-channel Fin field effect transistor (FET) with a uniform channel thickness and separate gates
US6815278B1 (en) 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations
US7078299B2 (en) 2003-09-03 2006-07-18 Advanced Micro Devices, Inc. Formation of finFET using a sidewall epitaxial layer
US6955969B2 (en) 2003-09-03 2005-10-18 Advanced Micro Devices, Inc. Method of growing as a channel region to reduce source/drain junction capacitance
JP4439358B2 (ja) 2003-09-05 2010-03-24 株式会社東芝 電界効果トランジスタ及びその製造方法
US7579263B2 (en) * 2003-09-09 2009-08-25 Stc.Unm Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US20050054164A1 (en) * 2003-09-09 2005-03-10 Advanced Micro Devices, Inc. Strained silicon MOSFETs having reduced diffusion of n-type dopants
US7138292B2 (en) 2003-09-10 2006-11-21 Lsi Logic Corporation Apparatus and method of manufacture for integrated circuit and CMOS device including epitaxially grown dielectric on silicon carbide
US7211864B2 (en) * 2003-09-15 2007-05-01 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US20050056827A1 (en) * 2003-09-15 2005-03-17 Agency For Science, Technology And Research CMOS compatible low band offset double barrier resonant tunneling diode
WO2005029583A2 (en) 2003-09-19 2005-03-31 Spinnaker Semiconductor, Inc. Schottky barrier integrated circuit
US6831350B1 (en) 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6919258B2 (en) 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
EP1676305A1 (en) 2003-10-03 2006-07-05 Spinnaker Semiconductor, Inc. Schottky-barrier mosfet manufacturing method using isotropic etch process
US6900491B2 (en) 2003-10-06 2005-05-31 Hewlett-Packard Development Company, L.P. Magnetic memory
US20050139860A1 (en) 2003-10-22 2005-06-30 Snyder John P. Dynamic schottky barrier MOSFET device and method of manufacture
US7009215B2 (en) 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates
US6977194B2 (en) 2003-10-30 2005-12-20 International Business Machines Corporation Structure and method to improve channel mobility by gate electrode stress modification
US7057216B2 (en) 2003-10-31 2006-06-06 International Business Machines Corporation High mobility heterojunction complementary field effect transistors and methods thereof
US6902965B2 (en) 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
GB0326321D0 (en) 2003-11-12 2003-12-17 Univ Warwick Formation of lattice-tuning semiconductor substrates
US20050104156A1 (en) 2003-11-13 2005-05-19 Texas Instruments Incorporated Forming a semiconductor structure in manufacturing a semiconductor device using one or more epitaxial growth processes
US7247534B2 (en) 2003-11-19 2007-07-24 International Business Machines Corporation Silicon device on Si:C-OI and SGOI and method of manufacture
US7176522B2 (en) * 2003-11-25 2007-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having high drive current and method of manufacturing thereof
JP2005191530A (ja) 2003-12-03 2005-07-14 Sumitomo Electric Ind Ltd 発光装置
JP4473710B2 (ja) 2003-12-05 2010-06-02 株式会社東芝 半導体装置
US7198995B2 (en) 2003-12-12 2007-04-03 International Business Machines Corporation Strained finFETs and method of manufacture
US6958286B2 (en) 2004-01-02 2005-10-25 International Business Machines Corporation Method of preventing surface roughening during hydrogen prebake of SiGe substrates
US7247912B2 (en) 2004-01-05 2007-07-24 International Business Machines Corporation Structures and methods for making strained MOSFETs
US7705345B2 (en) 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7138302B2 (en) 2004-01-12 2006-11-21 Advanced Micro Devices, Inc. Method of fabricating an integrated circuit channel region
US7268058B2 (en) 2004-01-16 2007-09-11 Intel Corporation Tri-gate transistors and methods to fabricate same
US7385247B2 (en) 2004-01-17 2008-06-10 Samsung Electronics Co., Ltd. At least penta-sided-channel type of FinFET transistor
US7198970B2 (en) 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
US7118987B2 (en) 2004-01-29 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of achieving improved STI gap fill with reduced stress
US7180134B2 (en) * 2004-01-30 2007-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and structures for planar and multiple-gate transistors formed on SOI
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
US6855982B1 (en) * 2004-02-02 2005-02-15 Advanced Micro Devices, Inc. Self aligned double gate transistor having a strained channel region and process therefor
US7205210B2 (en) 2004-02-17 2007-04-17 Freescale Semiconductor, Inc. Semiconductor structure having strained semiconductor and method therefor
US7492022B2 (en) 2004-02-27 2009-02-17 University Of Iowa Research Foundation Non-magnetic semiconductor spin transistor
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US6888181B1 (en) 2004-03-18 2005-05-03 United Microelectronics Corp. Triple gate device having strained-silicon channel
US20050211291A1 (en) 2004-03-23 2005-09-29 The Boeing Company Solar cell assembly
US7154118B2 (en) 2004-03-31 2006-12-26 Intel Corporation Bulk non-planar transistor having strained enhanced mobility and methods of fabrication
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
US7087965B2 (en) 2004-04-22 2006-08-08 International Business Machines Corporation Strained silicon CMOS on hybrid crystal orientations
US7445673B2 (en) 2004-05-18 2008-11-04 Lumilog Manufacturing gallium nitride substrates by lateral overgrowth through masks and devices fabricated thereof
US7084441B2 (en) 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
KR101332391B1 (ko) 2004-06-03 2013-11-22 재팬 사이언스 앤드 테크놀로지 에이젼시 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가감소된 ｍ-면 질화갈륨의 성장
US7125785B2 (en) 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7807921B2 (en) 2004-06-15 2010-10-05 The Boeing Company Multijunction solar cell having a lattice mismatched GrIII-GrV-X layer and a composition-graded buffer layer
US7244958B2 (en) 2004-06-24 2007-07-17 International Business Machines Corporation Integration of strained Ge into advanced CMOS technology
US6991998B2 (en) * 2004-07-02 2006-01-31 International Business Machines Corporation Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US20060211210A1 (en) 2004-08-27 2006-09-21 Rensselaer Polytechnic Institute Material for selective deposition and etching
TWI442456B (zh) 2004-08-31 2014-06-21 Sophia School Corp 發光元件
US20060073681A1 (en) 2004-09-08 2006-04-06 Han Sang M Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US7002175B1 (en) * 2004-10-08 2006-02-21 Agency For Science, Technology And Research Method of making resonant tunneling diodes and CMOS backend-process-compatible three dimensional (3-D) integration
US7846759B2 (en) 2004-10-21 2010-12-07 Aonex Technologies, Inc. Multi-junction solar cells and methods of making same using layer transfer and bonding techniques
US20060105533A1 (en) 2004-11-16 2006-05-18 Chong Yung F Method for engineering hybrid orientation/material semiconductor substrate
US20060113603A1 (en) 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20060131606A1 (en) 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
US7405436B2 (en) 2005-01-05 2008-07-29 International Business Machines Corporation Stressed field effect transistors on hybrid orientation substrate
JP2006196631A (ja) 2005-01-13 2006-07-27 Hitachi Ltd 半導体装置及びその製造方法
US7138309B2 (en) 2005-01-19 2006-11-21 Sharp Laboratories Of America, Inc. Integration of biaxial tensile strained NMOS and uniaxial compressive strained PMOS on the same wafer
US7344942B2 (en) 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7224033B2 (en) 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
JP2006253181A (ja) 2005-03-08 2006-09-21 Seiko Epson Corp 半導体装置および半導体装置の製造方法
KR100712753B1 (ko) 2005-03-09 2007-04-30 주식회사 실트론 화합물 반도체 장치 및 그 제조방법
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) 2006-05-17 2007-11-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9153645B2 (en) * 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP2006332295A (ja) 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd ヘテロ接合バイポーラトランジスタ及びヘテロ接合バイポーラトランジスタの製造方法
TW200703463A (en) 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
JP5481067B2 (ja) 2005-07-26 2014-04-23 台湾積體電路製造股▲ふん▼有限公司 代替活性エリア材料の集積回路への組み込みのための解決策
US7801406B2 (en) * 2005-08-01 2010-09-21 Massachusetts Institute Of Technology Method of fabricating Ge or SiGe/Si waveguide or photonic crystal structures by selective growth
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
US20070054467A1 (en) 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
KR100619549B1 (ko) * 2005-09-13 2006-09-01 (주)한비젼 다층 기판을 이용한 이미지 센서의 포토 다이오드 제조방법및 그 콘택방법 및 그 구조
US7358107B2 (en) 2005-10-27 2008-04-15 Sharp Laboratories Of America, Inc. Method of fabricating a germanium photo detector on a high quality germanium epitaxial overgrowth layer
WO2007056354A2 (en) 2005-11-04 2007-05-18 The Regents Of The University Of California High light extraction efficiency light emitting diode (led)
US7629661B2 (en) 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
KR100790869B1 (ko) 2006-02-16 2008-01-03 삼성전자주식회사 단결정 기판 및 그 제조방법
US7691698B2 (en) 2006-02-21 2010-04-06 International Business Machines Corporation Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
EP2062290B1 (en) 2006-09-07 2019-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Defect reduction using aspect ratio trapping
EP2064745A1 (en) * 2006-09-18 2009-06-03 QuNano AB Method of producing precision vertical and horizontal layers in a vertical semiconductor structure
WO2008036256A1 (en) 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US8502263B2 (en) * 2006-10-19 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitter-based devices with lattice-mismatched semiconductor structures
US20080154197A1 (en) 2006-12-20 2008-06-26 Joel Brian Derrico System and method for regulating the temperature of a fluid injected into a patient
JP2008198656A (ja) 2007-02-08 2008-08-28 Shin Etsu Chem Co Ltd 半導体基板の製造方法
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
KR20080102065A (ko) 2007-05-18 2008-11-24 삼성전자주식회사 에피택시얼 실리콘 구조물 형성 방법 및 이를 이용한 반도체 소자의 형성 방법
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
JP5112761B2 (ja) * 2007-06-26 2013-01-09 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
KR20090010284A (ko) 2007-07-23 2009-01-30 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US7781853B2 (en) * 2007-07-26 2010-08-24 Hewlett-Packard Development Company, L.P. Plasmon-enhanced electromagnetic-radiation-emitting devices and methods for fabricating the same
US8053810B2 (en) * 2007-09-07 2011-11-08 International Business Machines Corporation Structures having lattice-mismatched single-crystalline semiconductor layers on the same lithographic level and methods of manufacturing the same
DE112008002387B4 (de) 2007-09-07 2022-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung,
US7883990B2 (en) 2007-10-31 2011-02-08 International Business Machines Corporation High resistivity SOI base wafer using thermally annealed substrate
CN103367115A (zh) 2007-12-28 2013-10-23 住友化学株式会社 半导体基板、半导体基板的制造方法及电子器件
DE102008018038A1 (de) * 2008-02-22 2009-08-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines optoelektronischen Halbleiterkörpers
KR20090010284U (ko) 2008-04-05 2009-10-08 이학진 지구인력회전기(地球引力廻轉機)
JP5145120B2 (ja) * 2008-05-26 2013-02-13 パナソニック株式会社 化合物半導体発光素子およびそれを用いる照明装置ならびに化合物半導体発光素子の製造方法
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) * 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8134169B2 (en) * 2008-07-01 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned substrate for hetero-epitaxial growth of group-III nitride film
US8779445B2 (en) * 2008-07-02 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Stress-alleviation layer for LED structures
US8981427B2 (en) * 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
JP5416212B2 (ja) 2008-09-19 2014-02-12 台湾積體電路製造股▲ふん▼有限公司 エピタキシャル層の成長によるデバイス形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102379046B (zh) 2009-04-02 2015-06-17 台湾积体电路制造股份有限公司 从晶体材料的非极性平面形成的器件及其制作方法
JP5066164B2 (ja) * 2009-12-07 2012-11-07 シャープ株式会社 半導体素子の製造方法
JP3202223U (ja) 2015-11-09 2016-01-28 株式会社千葉武道具 剣道用小手

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW560119B (en) * 2001-08-22 2003-11-01 Sony Corp Nitride semiconductor element and production method for nitride semiconductor element
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
TW200717875A (en) * 2005-09-23 2007-05-01 Samsung Electro Mech Method for manufacturing vertical structure light emitting diode
US20070105274A1 (en) * 2005-11-01 2007-05-10 Massachusetts Institute Of Technology Monolithically integrated semiconductor materials and devices
US20090169828A1 (en) * 2006-03-10 2009-07-02 Hersee Stephen D PULSED GROWTH OF CATALYST-FREE GROWTH OF GaN NANOWIRES AND APPLICATION IN GROUP III NITRIDE SEMICONDUCTOR BULK MATERIAL
TW200924031A (en) * 2007-11-27 2009-06-01 Sophia School Corp Group-III nitride structure, method for manufacturing same

Also Published As

Publication number Publication date
EP2343731A2 (en) 2011-07-13
JP2011142293A (ja) 2011-07-21
US20160133787A1 (en) 2016-05-12
KR101141195B1 (ko) 2012-05-04
CN102122693A (zh) 2011-07-13
US9040331B2 (en) 2015-05-26
US20120282718A1 (en) 2012-11-08
CN102122693B (zh) 2015-01-07
SG173244A1 (en) 2011-08-29
US9853118B2 (en) 2017-12-26
TW201125128A (en) 2011-07-16
EP2343731A3 (en) 2014-03-26
EP2343731B1 (en) 2016-11-16
US8237151B2 (en) 2012-08-07
US20150255566A1 (en) 2015-09-10
US9231073B2 (en) 2016-01-05
US9543472B2 (en) 2017-01-10
US20170092734A1 (en) 2017-03-30
KR20110081741A (ko) 2011-07-14
US20100176375A1 (en) 2010-07-15

Similar Documents

Publication Publication Date Title
TWI413262B (zh) 二極體
TWI427830B (zh) 光電裝置之製造方法
US9576951B2 (en) Devices formed from a non-polar plane of a crystalline material and method of making the same