TW202118008A - 驅動電路、半導體裝置和用於製造半導體裝置的方法 - Google Patents

驅動電路、半導體裝置和用於製造半導體裝置的方法 Download PDF

Info

Publication number
TW202118008A
TW202118008A TW109134372A TW109134372A TW202118008A TW 202118008 A TW202118008 A TW 202118008A TW 109134372 A TW109134372 A TW 109134372A TW 109134372 A TW109134372 A TW 109134372A TW 202118008 A TW202118008 A TW 202118008A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
thin film
film transistor
layer
Prior art date
Application number
TW109134372A
Other languages
English (en)
Other versions
TWI754402B (zh
Inventor
小山潤
坂田淳一郎
丸山哲紀
井本裕己
淺野裕治
肥塚純一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202118008A publication Critical patent/TW202118008A/zh
Application granted granted Critical
Publication of TWI754402B publication Critical patent/TWI754402B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electronic Switches (AREA)

Abstract

在用作電阻器(354)的氧化物半導體層(905)上直接接觸地設置利用使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法而形成的氮化矽層(910)，並且在用作薄膜電晶體(355)的氧化物半導體層(906)上隔著用作緩衝層的氧化矽層(909)地設置氮化矽層(910)。因此，對氧化物半導體層(905)引入比氧化物半導體層(906)更高濃度的氫。其結果，用作電阻器(354)的氧化物半導體層(905)的電阻值低於用作薄膜電晶體(355)的氧化物半導體層(906)的電阻值。

Description

驅動電路、半導體裝置和用於製造半導體裝置的方法
本發明係關於一種由使用呈現半導體特性的金屬氧化物形成的元件構成的驅動電路、以及利用該驅動電路的半導體裝置。注意，半導體裝置指的是能夠藉由利用半導體特性而工作的所有裝置，因此顯示裝置、半導體電路以及電子設備都是半導體裝置。
金屬氧化物的種類繁多且用途廣。氧化銦作為較普遍的材料被用於液晶顯示器等中所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。呈現半導體特性的金屬氧化物是化合物半導體的一種。化合物半導體是指兩種以上的原子結合而形成的半導體。通常，金屬氧化物成為絕緣體。但是，也存在根據金屬氧化物的構成元素的組合而成為半導體的情況。
例如，已知在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅等呈現半導體特性。並且，將由這種金屬氧化 物構成的透明半導體層用作通道形成區的薄膜電晶體已被公開(專利文獻1至4、非專利文獻1)。
但是，已知金屬氧化物不僅有一元氧化物而且還有多元氧化物。例如，屬於同系物(homologous series)的InGaO3(ZnO)m(m：自然數)為公知的材料(非專利文獻2至4)。
並且，已經確認可以將上述那樣的In-Ga-Zn類氧化物用於薄膜電晶體的通道形成區(專利文獻5、非專利文獻5以及6)。
[專利文獻1]日本專利申請公開昭60-198861號公報
[專利文獻2]日本專利申請公開平8-264794號公報
[專利文獻3]日本PCT國際申請翻譯平11-505377號公報
[專利文獻4]日本專利申請公開2000-150900號公報
[專利文獻5]日本專利申請公開2004-103957號公報
[非專利文獻1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin-film transistor」、Appl. Phys. Lett.、17 June 1996、Vol.68 p.3650-3652
[非專利文獻2]M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93,p.298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16)in the In2O3-ZnGa2O4-ZnO System」、J. Solid State Chem.、1995、Vol.116, p.170-178
[非專利文獻4]M. Nakamura, N. Kimizuka, T. Mohri, andM.Isobe, “Homologous Series, Synthesis and Crystal Structure of InFeO3(ZnO)m(m：natural number) and its Isostructural Compound” (KOTAI BUTSURI (SOLID STATE PHYSICS), 1993、Vol.28、No.5、p.317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269-1272
[非專利文獻6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488-492
正在研討將利用呈現半導體特性的金屬氧化物(以下，也稱為氧化物半導體)的薄膜電晶體應用於主動矩陣型顯示裝置(液晶顯示器、電致發光顯示器或電子紙等)。主動矩陣型顯示裝置包括被配置為矩陣狀的數十萬 至數百萬的像素以及向像素輸入脈衝信號的驅動電路。
在主動矩陣型顯示裝置中，薄膜電晶體被設置在各個像素中，並用作根據從驅動電路的脈衝信號的輸入進行導通、截止的切換的開關元件，從而實現圖像的顯示。另外，薄膜電晶體還用作構成驅動電路的元件。
用來驅動像素部的驅動電路包括如薄膜電晶體、電容器、電阻器等元件。
本發明的一個實施例的目的之一在於提供一種由使用氧化物半導體製造的主動元件及被動元件構成的驅動電路以及具有該驅動電路的半導體裝置。
本發明的一個實施例包括增強型薄膜電晶體以及電阻器。薄膜電晶體以及電阻器使用氧化物半導體層形成。並且，將用於薄膜電晶體的氧化物半導體層的氫濃度設定為低於用於電阻器的氧化物半導體層的氫濃度。由此，用於電阻器的氧化物半導體層的電阻值低於用於薄膜電晶體的氧化物半導體層的電阻值。
本發明的一個實施例包括使用氧化物半導體層形成的薄膜電晶體以及電阻器，並且在用於電阻器的氧化物半導體層上直接接觸地設置藉由使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法而形成的氮化矽層，並且在用於薄膜電晶體的氧化物半導體層上隔著用作阻擋層的氧化矽層地設置所述氮化矽層。因此，對用於 電阻器的氧化物半導體層中引入比用於薄膜電晶體的氧化物半導體層更高濃度的氫。其結果，用於電阻器的氧化物半導體層的電阻值低於用於薄膜電晶體的氧化物半導體層的電阻值。
即，本發明的一個實施例為驅動電路，該驅動電路包括：將第一氧化物半導體層用作電阻元件的電阻器；將其濃度比第一氧化物半導體層的氫濃度低的第二氧化物半導體層用作通道形成區的薄膜電晶體；設置在第二氧化物半導體層上的氧化矽層；以及設置在第一氧化物半導體層以及所述氧化矽層上的氮化矽層。
再者，本發明的一個實施例採用如下結構：在用作電阻器元件的電阻元件以及薄膜電晶體的通道形成區的氧化物半導體層與作為導電體的佈線之間設置被低電阻化了的氧化物半導體層。
即，本發明的一個實施例為驅動電路，該驅動電路在上述結構中包括：接觸於電阻器的一方的端子或另一方的端子以及所述第一氧化物半導體層的第三氧化物半導體層；接觸於薄膜電晶體的第一端子以及第二氧化物半導體層的第四氧化物半導體層；以及接觸於薄膜電晶體的第二端子以及第二氧化物半導體層的第五氧化物半導體層，其中第三氧化物半導體層至第五氧化物半導體層的電阻值比第二氧化物半導體層的電阻值低。
另外，本發明的一個實施例包括使用含有高濃度的氮的氧化物半導體層形成的電阻器以及薄膜電晶體。另外， 在薄膜電晶體上設置用作阻擋層的氧化矽層。在該步驟中，在包含成為氫原子的供給源的物質的氣氛下進行200℃至600℃的熱處理，典型的是250℃至500℃的熱處理。由於氧化物半導體層中的氮可以在防止構成氧化物半導體層的原子在膜中被填充得過密的同時促進氫向膜中的擴散、固溶(solid dissolution)，所以藉由該熱處理，對用於電阻器的含有高濃度的氮的氧化物半導體層中引入比用於薄膜電晶體的氧化物半導體層更高濃度的氫。其結果，用於電阻器的含有高濃度的氮的氧化物半導體層的電阻值低於用於薄膜電晶體的含有高濃度的氮的氧化物半導體層的電阻值。
即，本發明的一個實施例為驅動電路，該驅動電路包括：將含有高濃度的氮的第一氧化物半導體層用於電阻元件的電阻器；以及將比第一氧化物半導體層氫濃度低並含有高濃度的氮的第二氧化物半導體層用於通道形成區的薄膜電晶體。
另外，含有高濃度的氮的氧化物半導體層是指氮(N)與氧(O)的比率(N/O)為0.05以上且0.8以下的範圍，較佳的為0.1以上0.5以下的氧化物半導體層。
再者，本發明的一個實施例採用如下結構：在用於電阻器的含有高濃度的氮的氧化物半導體層上直接接觸地設置藉由使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法而形成的氮化矽層。
即，本發明的一個實施例為驅動電路，該驅動電路在 上述結構中包括：設置在第二氧化物半導體層上的氧化矽層；以及設置在第一氧化物半導體層以及氧化矽層上的氮化矽層。
另外，在本說明書(說明書、申請專利範圍或附圖等)中，“膜”是指形成在整個基板表面上的物體，雖然其根據之後進行的光微影製程等被加工為所希望的形狀，但這裏指的是加工前的狀態。並且，“層”是指從“膜”藉由光微影製程等加工形成為所希望的形狀的物體，或者以形成在整個基板表面為目的的物體。
另外，在本說明書(說明書、申請專利範圍或附圖等)中，A與B連接，除了指A與B直接連接的情況外，也指電連接的情況。這裏，A與B電連接是指當A與B之間存在具有某種電作用的物件物時，藉由該對象物，A與B大致成為同一節點的情況。
具體是指，當考慮到電路工作時A與B可以被認為是同一節點的情況，例如，藉由電晶體之類的開關元件A與B連接，而藉由該開關元件的導通A與B大致成為同電位的情況；藉由電阻器A與B連接，該電阻器的兩端所產生的電位差為不影響包括A和B的電路的工作的程度的情況；等等。
另外，由於薄膜電晶體的源極端子及汲極電極端子根據薄膜電晶體的結構或工作條件等而改變，所以很難特定哪個端子為源極端子或汲極電極端子。藉此，在本說明書(說明書、申請專利範圍或附圖等)中，將源極端子及汲 極電極端子的一方記為第一端子，而將源極端子及汲極電極端子的另一方記為第二端子來進行區分。
根據本發明的一個實施例，可以使用作電阻器的電阻元件的氧化物半導體層的氫濃度高於用作薄膜電晶體的通道形成區的氧化物半導體層的氫濃度。因此，可以選擇性地降低氧化物半導體層的電阻值。由此，不需要另行進行薄膜電晶體的製造製程以及電阻器的製造製程，從而可以提供製造步驟得到縮減的驅動電路以及具有該驅動電路的半導體裝置。
100:基板
101:源極線驅動電路
102A:閘極線驅動電路
102B:閘極線驅動電路
103:像素部
104A:FPC
104B:FPC
201:時鐘信號用位準轉移器
202:起始脈衝用位準轉移器
203:脈衝輸出電路
204:NAND電路
205:緩衝
206:取樣開關
251:移位暫存器
300:脈衝輸出電路
301:開關
302:反相電路
303:反相電路
304:開關
305:反相電路
331:脈衝輸出電路
332:脈衝輸出電路
350:脈衝輸出電路
351:薄膜電晶體
352:電阻器
353:薄膜電晶體
354:電阻器
355:薄膜電晶體
356:薄膜電晶體
357:電阻器
358:薄膜電晶體
359:佈線
360:佈線
500:基板
501:源極線驅動電路
502A:閘極線驅動電路
502B:閘極線驅動電路
503:像素部
504A:FPC
504B:FPC
550:保護電路
551:保護電路
560:薄膜電晶體
561:薄膜電晶體
562:薄膜電晶體
563:薄膜電晶體
564:薄膜電晶體
565:薄膜電晶體
566:薄膜電晶體
567:薄膜電晶體
568:電阻器
569:佈線
570:電阻器
571:電阻器
572:薄膜電晶體
573:佈線
580:基板
581:薄膜電晶體
585:絕緣層
587:電極層
588:電極層
589:球形粒子
590a:黑色區
590b:白色區
594:空洞
595:填料
596:基板
601:電阻器
602:薄膜電晶體
603:電阻器
604:薄膜電晶體
605:電阻器
606:薄膜電晶體
607:電阻器
608:薄膜電晶體
701:電阻器
702:薄膜電晶體
703:薄膜電晶體
730:電容器
731:薄膜電晶體
721:薄膜電晶體
751:時鐘信號用位準轉移器
752:起始脈衝用位準轉移器
753:脈衝輸出電路
754:NAND電路
755:緩衝
781:移位暫存器
801:電源線
802:電源線
803:控制信號線
804:控制信號線
805:控制信號線
806:氧化物半導體層
807:佈線層
808:佈線層
809:接觸孔
900:基板
901:第一佈線
902:閘極端子
903:絕緣層
904:接觸孔
905:氧化物半導體層
906:氧化物半導體層
907:佈線
908:佈線
909:氧化矽層
910:氮化矽層
911a:緩衝層
911b:緩衝層
911c:緩衝層
911d:緩衝層
911e:緩衝層
912:佈線
950:氧化物半導體膜
951:氧化物半導體膜
960:氧化物半導體層
961:氧化物半導體層
962:氧化物半導體層
963:氧化物半導體層
964:氧化物半導體層
965:氧化物半導體層
966:氧化物半導體層
967:氧化物半導體層
968:氧化物半導體層
1001:通道保護層
1010a:緩衝層
1010b:緩衝層
1400:脈衝輸出電路
1401:反相電路
1402:開關
1403:電容器
1411:薄膜電晶體
1412:電阻器
1413:薄膜電晶體
1414:電容器
1415:佈線
1416:佈線
2001:氧化物半導體層
2002:氧化物半導體層
4501:基板
4502:像素部
4503a:源極線驅動電路
4503b:源極線驅動電路
4504a:閘極線驅動電路
4504b:閘極線驅動電路
4505:密封材料
4506:基板
4507:填料
4509:薄膜電晶體
4510:薄膜電晶體
4511:發光元件
4512:電場發光層
4513:電極層
4515:連接端子電極
4516:端子電極
4517:電極層
4518a:FPC
4518b:FPC
4519:各向異性導電膜
4520:隔壁
6400:像素
6401:薄膜電晶體
6402:薄膜電晶體
6403:發光元件
6405:源極線
6406:閘極線
6407:電源線
6408:共同電極
7001:薄膜電晶體
7002:發光元件
7003:陰極
7004:發光層
7005:陽極
7011:薄膜電晶體
7012:發光元件
7013:陰極
7014:發光層
7015:陽極
7016:遮光層
7017:導電層
7021:薄膜電晶體
7022:發光元件
7023:陰極
7024:發光層
7025:陽極
7027:導電層
9630:框體
9631:顯示部
9632:揚聲器
9633:操作鍵
9634:連接端子
9635:記錄媒體讀取部
9640:框體
9641:顯示部
9642:揚聲器
9643:操作鍵
9644:連接端子
9645:快門按鈕
9646:圖像接收部
9650:框體
9651:顯示部
9652:揚聲器
9653:操作鍵
9654:連接端子
9660:框體
9661:顯示部
9662:揚聲器
9663:操作鍵
9664:連接端子
9665:定位裝置
9666:外部連接埠
9670:框體
9671:顯示部
9672:揚聲器
9673:操作鍵
9674:麥克風
在附圖中：
圖1是示出半導體裝置的一個結構例的圖；
圖2是示出驅動電路的一個結構例的方塊圖；
圖3A和3B是示出驅動電路的一個結構例的電路圖；
圖4是示出驅動電路的時序圖的一個例子的圖；
圖5A至5C是示出驅動電路的一個結構例的電路圖；
圖6A至6C是示出驅動電路的一個結構例的電路圖；
圖7是示出驅動電路的一個結構例的方塊圖；
圖8是示出驅動電路的一個結構例的佈局圖；
圖9是示出驅動電路的一個結構例的佈局圖；
圖10是示出驅動電路的一個結構例的佈局圖；
圖11A至11C是示出驅動電路的一個結構例的圖；
圖12A和12B是示出驅動電路的一個結構例的圖；
圖13A和13B是示出驅動電路的一個結構例的圖；
圖14A和14B是示出驅動電路的一個結構例的圖；
圖15A至15C是示出驅動電路的製造製程的一個例子的圖；
圖16A至16C是示出驅動電路的製造製程的一個例子的圖；
圖17是示出驅動電路的一個結構例的圖；
圖18A至18C是示出驅動電路的製造製程的一個例子的圖；
圖19A和19B是示出驅動電路的製造製程的一個例子的圖；
圖20A和20B是示出驅動電路的一個結構例的電路圖並且圖20C是示出驅動電路的時序圖的一個例子的圖；
圖21是示出半導體裝置的一個結構例的圖；
圖22A和22B是示出保護電路的一個結構例的電路圖；
圖23是示出半導體裝置的像素的一個結構例的電路圖；
圖24A至24C是示出半導體裝置的一個結構例的圖；
圖25A和25B是示出半導體裝置的一個結構例的 圖；
圖26是示出半導體裝置的一個結構例的圖；
圖27A至27C是示出半導體裝置的一個例子的圖；以及
圖28A和28B是示出半導體裝置的一個例子的圖。
本發明的選擇圖為圖11A至11C。
以下使用附圖對所公開的發明的實施例模式進行例示。但是，所公開的發明不應該限定於以下的實施例模式中，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是其方式及詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，所公開的發明不應該被解釋為僅限定在本實施例模式所記載的內容中。在下面所例示的實施例模式中，有時在不同附圖中使用相同的附圖標記來表示相同的部分。
實施例模式1
在本實施例模式中，使用圖1至圖16C對具有使用氧化物半導體製造的驅動電路的顯示裝置的一個例子進行說明。具體地，作為用於驅動顯示裝置的像素部的驅動電路的源極線驅動電路以及閘極線驅動電路的一個例子，對具有組合增強型薄膜電晶體和電阻器而形成的反相器(以下，稱為ERMOS電路)的驅動電路進行說明。另外，在 本實施例模式中，對將n通道型薄膜電晶體用作構成單極性驅動電路的薄膜電晶體的例子進行說明。
另外，顯示裝置是指具有發光元件或液晶元件等的顯示元件的裝置。顯示裝置也可以包括驅動多個像素的周邊驅動電路。另外，驅動多個像素的周邊驅動電路與多個像素形成在同一基板上。另外，顯示裝置也可以包括撓性印刷電路(Flexible Printed Circuit：FPC)。再者，顯示裝置還可以包括藉由撓性印刷電路(FPC)等連接並安裝有IC晶片、電阻器、電容器、電感器、電晶體等的印刷線路板(PWB)。再者，顯示裝置還可以包括偏光板或相位差板等的光學片、照明裝置、框體、聲音輸出入裝置、光感測器等。
在圖1中示出顯示裝置的整體圖。在基板100上，一體形成有源極線驅動電路101、第一閘極線驅動電路102A、第二閘極線驅動電路102B以及像素部103。在像素部103中，由虛線框110包圍的部分為一個像素。在圖1所示的例子中，雖然示出使用第一閘極線驅動電路102A、第二閘極線驅動電路102B作為閘極線驅動電路，也可以僅使用其中一方。另外，在顯示裝置的像素中，利用薄膜電晶體進行顯示元件的控制。對源極線驅動電路101、第一閘極線驅動電路102A、第二閘極線驅動電路102B進行驅動的信號(時鐘信號、起始脈衝信號等)藉由撓性印刷電路(Flexible Printed Circuit：FPC)104A、104B從外部輸入。
用來驅動像素部的源極線驅動電路、閘極線驅動電路具有由薄膜電晶體、電容器、電阻器等構成的反相電路。當使用單極性薄膜電晶體形成反相電路時，有組合增強型薄膜電晶體及空乏型薄膜電晶體而形成的電路(以下，稱為EDMOS電路)、由增強型薄膜電晶體和增強型薄膜電晶體而形成的電路(以下，稱為EEMOS電路)以及ERMOS電路。另外，當n通道型薄膜電晶體的臨界值電壓為正時將其定義為增強型薄膜電晶體，而當n通道型薄膜電晶體的臨界值電壓為負時將其定義為空乏型電晶體，並且在本說明書中通用該定義。
當將臨界值電壓為正的增強型薄膜電晶體用於設置在像素部的薄膜電晶體時，可以使根據對閘極端子與源極端子之間施加的電壓而流過的電流小於空乏型電晶體，從而謀求實現低耗電量化。另外，較佳的使用與像素部相同的增強型薄膜電晶體作為用來驅動像素部的驅動電路所使用的薄膜電晶體。藉由使用增強型薄膜電晶體作為反相電路的薄膜電晶體，製造像素部以及驅動電路時的電晶體的種類為一種，所以可以減少製造製程。另外，由於增強型電晶體使用氧化物半導體並且具有當閘極電壓為-20V至20V時導通截止比為109以上的電特性，所以源極端子及汲極電極端子間的漏電流少，從而實現低耗電量驅動。
另外，在本說明書(說明書、申請專利範圍或附圖等)中使用的氧化物半導體形成表示為InMO3(ZnO)m(m>0)的薄膜，並利用該薄膜製造半導體元件。另外， M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一種金屬元素或多種金屬元素。例如，除了有作為M而包含鎵(Ga)的情況以外，還有作為M而包含鎵(Ga)和鎳(Ni)或鎵(Ga)和鐵(Fe)等包含鎵(Ga)以外的上述金屬元素的情況。另外，在上述氧化物半導體中，除了包含作為M的金屬元素之外，有時還包含作為雜質元素的鐵(Fe)、鎳(Ni)、以及其他過渡金屬元素或該過渡金屬的氧化物。此外，上述氧化物半導體所含有的鈉(Na)為5×1018原子/cm3以下，較佳的為1×1018原子/cm3以下。在本說明書(說明書、申請專利範圍或附圖等)中，也將該薄膜稱為In-Ga-Zn-O類非單晶膜。
表1示出利用感應耦合電漿質量分析法(Inductively Coupled Plasma Mass Spectrometry：ICP-MS分析法)的典型測量例子。在使用摩爾數之比為In2O3：Ga2O3：ZnO=1：1：1的靶材(In：Ga：Zn=1：1：0.5)，並且壓力為0.4Pa，直流(DC)電源為500W，氬氣體流量為10sccm，氧為5sccm的條件1下得到的氧化物半導體膜是InGa0.94Zn0.40O3.31。另外，在上述條件的基礎上僅將成膜氣氛條件改變為氬氣體流量為40sccm，氧為0sccm的條件2下得到的氧化物半導體膜是InGa0.95Zn0.41O3.33。
Figure 109134372-A0202-12-0014-1
此外，表2示出將測量方法變為盧瑟福背散射光譜學法(Rutherford Backscattering Spectrometry：RBS分析法)進行定量化而得到的結果。
Figure 109134372-A0202-12-0014-2
利用RBS分析測量條件1的樣品。其結果是，氧化物半導體膜為InGa0.92Zn0.45O3.86。此外，利用RBS分析測量條件2的樣品。其結果是，氧化物半導體膜為InGa0.93Zn0.44O3.49。
In-Ga-Zn-O類非單晶膜的結晶結構即使在利用濺射法進行成膜後，以200℃至500℃，典型的是300℃至400℃進行10分至100分的加熱處理，在XRD(X射線衍射)的分析中也觀察到非晶結構。此外，可以製造具有如下電特性的薄膜電晶體：當閘極電壓為-20V至20V時，導通截止比是109以上且遷移率是10以上。具有這種電特性 的使用氧化物半導體層製造的薄膜電晶體具有比使用非晶矽製造的薄膜電晶體更高的遷移率，並且可以使由移位暫存器構成的驅動電路高速驅動。
接下來，示出使用ERMOS電路的閘極線驅動電路以及源極線驅動電路的電路圖的一個例子並對其進行說明。
首先，對使用ERMOS電路作為反相電路的源極線驅動電路的結構進行說明。
圖2是示出圖1所示的顯示裝置中的源極線驅動電路101的結構的圖。源極線驅動電路包括時鐘信號用位準轉移器201、起始脈衝用位準轉移器202以及構成移位暫存器251的脈衝輸出電路203、NAND電路204、緩衝器205以及取樣開關206，並且從外部輸入的信號為第一時鐘信號(CLK1)、第二時鐘信號(CLK2)、起始脈衝(SP)以及模擬視頻信號(Video)。其中，第一時鐘信號(CLK1)、第二時鐘信號(CLK2)以及起始脈衝(SP)作為低電壓振幅的信號從外部輸入之後，藉由位準轉移器201或202進行振幅轉換而作為高電壓振幅的信號被輸入到驅動電路。
另外，以下說明在本實施例模式的顯示裝置中的源極線驅動電路中，藉由由移位暫存器中的一級的脈衝輸出電路輸出的取樣脈衝驅動取樣開關206，來同時對十二列的源極電極信號線的類比視頻信號進行取樣。另外，還可以輸入用來切換掃描方向的掃描方向切換信號等。此外，雖然在本實施例模式中示出使用第一時鐘信號(CLK1)、 第二時鐘信號(CLK2)的兩相時鐘信號進行驅動的例子，但是也可以採用藉由兩相之外的時鐘信號的輸入來進行驅動電路的驅動的結構。
在圖3A和3B中示出移位暫存器251所具有的多個脈衝輸出電路203的結構。脈衝輸出電路300由與輸入起始脈衝SP的端子連接的第一開關301、將藉由第一開關301輸入的信號反相並將其輸出的第一反相電路302、將從第一反相電路302輸出的信號反相並將其輸出的第二反相電路303及第三反相電路305、以及與輸入從第二反相電路303輸出的信號的端子連接的第二開關304構成。
在圖3A所示的電路圖中，由虛線表示的框為輸出一級取樣脈衝的脈衝輸出電路350，並且圖3A的移位暫存器由N級(N為自然數)脈衝輸出電路構成。從N級脈衝輸出電路由各自的第三反相電路305的輸出端子輸出輸出信號out1至outN。另外，在上面說明的第一級的下一級的脈衝輸出電路中，在第一開關301與第二開關304之間，輸入第一時鐘信號和輸入第二時鐘信號的佈線切換地連接。以下，在第三級以後，輸入第一時鐘信號和輸入第二時鐘信號的佈線在第一開關301和第二開關304之間交替地切換而連接。
圖3B對脈衝輸出電路的電路結構進行詳細表示。脈衝輸出電路主體包括薄膜電晶體351、353、355、356、358以及電阻器352、354、357。另外，奇數級的脈衝輸出電路331以及偶數級的脈衝輸出電路332與用來提供第 一時鐘信號(CLK1)的佈線359以及用來提供第二時鐘信號(CLK2)的佈線360連接。下面，以第一級脈衝輸出電路331為例，對半導體元件的具體連接關係進行說明。
薄膜電晶體351的第一端子與輸入起始脈衝SP的端子連接，並且閘極端子與佈線359連接。
電阻器352的一方的端子與被提供高電源電位VDD的佈線(也稱為高電源電位線)連接。
薄膜電晶體353的第一端子與電阻器352的另一方的端子連接，且閘極端子與薄膜電晶體351的第二端子連接，並且第二端子與被提供低電源電位VSS的佈線(也稱為低電源電壓線)連接。
電阻器354的一方的端子與高電源電位線連接。
薄膜電晶體355的第一端子與電阻器354的另一方的端子連接，且閘極端子與電阻器352的另一方的端子以及薄膜電晶體353的第一端子連接，並且第二端子與低電源電壓線連接。
薄膜電晶體356的第一端子與電阻器354的另一方的端子以及薄膜電晶體355的第一端子連接，且閘極端子與佈線360連接，並且第二端子與薄膜電晶體351的第二端子以及薄膜電晶體353的閘極端子連接。
電阻器357的一方的端子與高電源電位線連接，並且另一方的端子與第二級的脈衝輸出電路332中的薄膜電晶體351的第一端子連接。
薄膜電晶體358的第一端子與電阻器357的另一方的端子以及第二級的脈衝輸出電路332中的薄膜電晶體351的第一端子連接，且閘極端子與電阻器352的另一方的端子、薄膜電晶體353的第一端子以及薄膜電晶體355的閘極端子連接，並且第二端子與低電源電位線連接。
第二級脈衝輸出電路與第一級脈衝輸出電路除了在佈線359和佈線360的連接上相反這一點之外，其結構相同。第三級以後的奇數級脈衝輸出電路331以及偶數級脈衝輸出電路332也以此為基準依次連接。
在圖3B中，薄膜電晶體351相當於圖3A所示的第一開關301。電阻器352以及薄膜電晶體353相當於圖3A所示的第一反相電路302，並且第一反相電路302為ERMOS電路。電阻器354以及薄膜電晶體355相當於圖3A所示的第二反相電路303，並且第二反相電路303為ERMOS電路。薄膜電晶體356相當於圖3A所示的第二開關304。電阻器357以及薄膜電晶體358相當於圖3A所示的第三反相電路305，並且第三反相電路305為ERMOS電路。
另外，薄膜電晶體351、356與薄膜電晶體353、355、358同樣地優選由增強型電晶體構成。藉由使用增強型電晶體作為開關，可以降低電晶體的截止電流，所以可以在實現謀求低耗電量化的同時減少製造製程。
這裏，參照圖4所示的時序圖對圖3A和3B所示的電路的電路工作進行說明。另外，在圖4中，為了方便說 明，作為圖3B所示的電路中的節點，在第一級的脈衝輸出電路中，將薄膜電晶體351的第二端子示為節點A(在圖3B以及圖4中示為A)，將電阻器352的另一方的端子示為節點B(在圖3B以及圖4中示為B)，將電阻器354的另一方的端子示為節點C(在圖3B以及圖4中示為C)，並將電阻器357的另一方的端子示為節點out1(在圖3B以及圖4中示為out1)。
另外，作為圖3B所示的電路中的節點，在第二級脈衝輸出電路中，將薄膜電晶體351的第二端子示為節點D(在圖3B以及圖4中示為D)，將電阻器352的另一方的端子示為節點E(在圖3B以及圖4中示為E)，將電阻器354的另一方的端子示為節點F(在圖3B以及圖4中示為F)，並將電阻器357的另一方的端子示為節點out2(在圖3B以及圖4中示為out2)。另外，作為圖3B所示的電路中的節點，在第三級脈衝輸出電路中，將薄膜電晶體351的第二端子示為節點G(在圖3B以及圖4中示為G)。
在圖4中說明在期間T1中，當起始脈衝SP為H位準，第一時鐘信號(CLK1)為H位準，並且第二時鐘信號(CLK2)為L位準時的工作。
由於第一時鐘信號(CLK1)變為H位準，所以第一級的脈衝輸出電路的薄膜電晶體351變為導通狀態。
並且，起始脈衝的電壓位準的H位準使節點A的電壓位準上升至H位準。
並且，由於節點A的電壓位準上升至H位準，所以第一級脈衝輸出電路的薄膜電晶體353變為導通狀態。
並且，低電源電位的電壓位準的L位準使節點B的電壓位準下降到L位準。
並且，由於節點B的電壓位準下降到L位準，第一級脈衝輸出電路的薄膜電晶體355以及薄膜電晶體358變為截止狀態。
並且，由於第一級脈衝輸出電路的薄膜電晶體355變為截止狀態，所以高電源電位的電壓位準的H位準使節點C的電壓位準上升至H位準。另外，由於第一級脈衝輸出電路的薄膜電晶體358變為截止狀態，所以高電源電位的電壓位準的H位準使節點out1的電壓位準上升至H位準。
另外，由於第二時鐘信號(CLK2)為L位準，所以第一級脈衝輸出電路的薄膜電晶體356以及第二脈衝輸出電路的薄膜電晶體351成為截止狀態。
接著，在圖4中說明在期間T2中，當起始脈衝SP為L位準，第一時鐘信號(CLK1)為L位準，並且第二時鐘信號(CLK2)為H位準時的工作。
由於第一時鐘信號(CLK1)變為L位準，所以第一級的脈衝輸出電路的薄膜電晶體351變為截止狀態。另一方面，由於第二時鐘信號(CLK2)為H位準，所以第一級的脈衝輸出電路的薄膜電晶體356變為導通狀態。由此，因在期間T1中為H位準的節點C的電壓位準，而節 點A的電壓位準保持H位準。
並且，第一級脈衝輸出電路的各節點保持與期間T1相同的位準。
另一方面，由於第二時鐘信號(CLK2)變為H位準，所以第二級的脈衝輸出電路的薄膜電晶體351變為導通狀態。
並且，節點out1的電壓位準的H位準使節點D的電壓位準上升至H位準。
並且，由於節點D的電壓位準上升至H位準，所以第二級脈衝輸出電路的薄膜電晶體353變為導通狀態。
並且，低電源電位的電壓位準的L位準使節點E的電壓位準下降到L位準。
並且，由於節點E的電壓位準下降到L位準，所以第二級脈衝輸出電路的薄膜電晶體355以及第二級脈衝輸出電路的薄膜電晶體358變為截止狀態。
並且，由於第二級脈衝輸出電路的薄膜電晶體355變為截止狀態，所以高電源電位的電壓位準的H位準使節點F的電壓位準上升至H位準。另外，由於第二級脈衝輸出電路的薄膜電晶體358變為截止狀態，所以高電源電位的電壓位準的H位準使節點out2的電壓位準上升至H位準。
另外，由於第一時鐘信號(CLK1)為L位準，所以第二級脈衝輸出電路的薄膜電晶體356以及第三脈衝輸出電路的薄膜電晶體351成為截止狀態。
接著，在圖4中說明在期間T3中，當起始脈衝SP為L位準，第一時鐘信號(CLK1)為H位準，並且第二時鐘信號(CLK2)為L位準時的工作。
由於第一時鐘信號(CLK1)變為H位準，所以第一級的脈衝輸出電路的薄膜電晶體351變為導通狀態。另一方面，由於第二時鐘信號(CLK2)為L位準，所以第一級脈衝輸出電路的薄膜電晶體356變為截止狀態。由此，節點A的電壓位準下降到L位準。
並且，由於節點A的電壓位準下降到L位準，所以第一級脈衝輸出電路的薄膜電晶體353變為截止狀態。
並且，高電源電位的電壓位準的H位準使節點B的電壓位準上升至H位準。
並且，由於節點B的電壓位準上升至H位準，第一級脈衝輸出電路的薄膜電晶體355以及第一級脈衝輸出電路的薄膜電晶體358變為導通狀態。
並且，由於第一級脈衝輸出電路的薄膜電晶體355變為導通狀態，所以低電源電位的電壓位準的L位準使節點C的電壓位準下降到L位準，並且由於第一級脈衝輸出電路的薄膜電晶體358變為導通狀態，所以低電壓電位的電源位準的L位準使節點out1的電壓位準下降到L位準。
另外，由於第二時鐘信號(CLK2)為L位準，所以第一級的脈衝輸出電路的薄膜電晶體356變為截止狀態。
另外，與期間T2中的第一級脈衝輸出電路同樣，由於第二時鐘信號(CLK2)變為L位準，所以第二級脈衝 輸出電路的薄膜電晶體351變為截止狀態。另一方面，由於第一時鐘信號(CLK1)為H位準，所以第二級脈衝輸出電路的薄膜電晶體356變為導通狀態。由此，因在期間T2中為H位準的節點F的電壓位準，而節點D的電壓位準保持H位準。
並且，第二級脈衝輸出電路的各節點保持與期間T2相同的位準。
另一方面，由於第一時鐘信號(CLK1)變為H位準，所以第三級的脈衝輸出電路的薄膜電晶體351變為導通狀態。
並且，節點out2的電壓位準的H位準使節點G的電壓位準上升至H位準。
並且，由於節點G的電壓位準上升至H位準，所以第三級脈衝輸出電路的薄膜電晶體353變為導通狀態。
下面，藉由依次控制電晶體的導通、截止，可以作為移位暫存器而驅動。
另外，在使用圖3A和圖3B說明的脈衝輸出電路中，示出了在節點A與節點C之間設置有薄膜電晶體356(第二開關304)的結構。這是因為考慮到由於電阻器354而節點C的電壓位準從高電壓電位VDD進行電壓下降的緣故。藉由利用薄膜電晶體356(第二開關304)切斷節點A與節點C的連接地進行驅動，可以提高根據節點A的電位的薄膜電晶體353的驅動能力，所以是較佳的。另外，即使不設置薄膜電晶體356(第二開關 304)，本實施例模式的電路也可以進行驅動。
另外，在源極線驅動電路的結構中，藉由得到從各脈衝輸出電路輸出的信號的NAND(非邏輯積)，來生成用來驅動各源極線的信號。因此，較佳的在源極線驅動電路中設置比源極線的數多的脈衝輸出電路以生成用來輸出到源極線的信號。
圖5A示出圖2所示的時鐘信號用位準轉移器201的結構例。另外，由於圖5A中的第一時鐘信號(CLK1)用位準轉移器以及第二時鐘信號(CLK2)用位準轉移器的結構相同，所以僅示出第一時鐘信號(CLK1)用位準轉移器。在圖5A中，第一時鐘信號(CLK1)由ERMOS電路振幅轉換(Stage1)，之後設置緩衝級(buffer stage)(Stage2、Stage3)。
接著，對圖5A所示的電路的工作進行說明。注意，這裏所使用的電源電位是VSS、VDD0、VDD這三種電位，並設定為VSS<VDD0<VDD。藉由在源極線驅動電路輸入部對第一時鐘信號(CLK1)的振幅進行位準轉換，可以謀求實現低耗電量化以及雜波的減少。
從信號輸入部(CLK in1)輸入具有L位準/H位準=VSS/VDD0的振幅的第一輸入時鐘信號(CLK1)。
當第一輸入時鐘信號為H位準時，薄膜電晶體602變為導通狀態。這裏，將薄膜電晶體602的導通電阻設計為充分地低於電阻器601的電阻值。所以，節點α變為L位準。
當節點α為L位準時，薄膜電晶體604變為截止狀態。這裏，將薄膜電晶體604的截止電阻設計為充分地高於電阻器603的電阻值。所以，節點β變為H位準並且H位準成為與VDD同等程度。藉由上述方式完成振幅轉換。
在使用圖5A說明的位準轉移器中考慮到對振幅轉換後的脈衝的負荷，而在位準轉移電路(Stage1)之後設置緩衝級(Stage2、Stage3)。由於在Stage2、Stage3中進行同樣的工作，最終脈衝被輸出到信號輸出部。
另外，雖然在圖5A中示出第一時鐘信號(CLK1)用位準轉移器，但是起始脈衝(SP)用位準轉移器的構成與其相同。
圖5B示出時鐘信號的振幅轉換的情況。輸入信號的振幅為L位準/H位準=VSS/VDD0，並且輸出信號的振幅為L位準/H位準=VSS/VDD。
圖5C示出起始脈衝(SP)的振幅轉換的情況。輸入信號的振幅與時鐘信號同樣，L位準/H位準=VSS/VDD0，並且輸出信號的振幅為L位準/H位準=VSS/VDD。
圖6A示出圖2所示的2輸入型的NAND電路204。NAND電路204的結構與ERMOS電路相似。具體來說其不同點僅在於：ERMOS電路中的信號輸入部為2輸入，並且薄膜電晶體702、703串聯配置。
由於當對信號輸入部(In1)及信號輸入部(In2)同 時輸入H位準時，薄膜電晶體702、703變為導通狀態，而信號輸出部(Out)顯現L位準。
另一方面，當對信號輸入部(In1)及信號輸入部(In2)的任一方或雙方輸入L位準時，信號輸出部(Out)顯現電位VDD的H位準。
圖6B示出圖2所示的緩衝器205。緩衝器205由ERMOS電路(Stage1至4)構成。因為關於ERMOS電路的工作已在位準轉移電路一項中進行了說明，所以這裏引用上述說明。
圖6C示出圖2所示的取樣開關206。取樣開關206由信號輸入部(25)輸入取樣脈衝，並且同時控制串聯配置的十二個薄膜電晶體731。對十二個薄膜電晶體731的輸入電極(1)至(12)輸入模擬視頻信號，並將取樣脈衝被輸入時的視頻信號的電位寫入到源極電極信號線。
圖7是示出圖1所示的顯示裝置中的閘極線驅動電路的電路結構的圖。其包括時鐘信號用位準轉移器751、起始脈衝用位準轉移器752以及構成移位暫存器781的脈衝輸出電路753、NAND電路754以及緩衝器755。
閘極線驅動電路被輸入第一時鐘信號(CLK1)、第二時鐘信號(CLK2)以及起始脈衝(SP)。這些輸入信號作為低電壓振幅的信號從外部被輸入之後，藉由時鐘信號用位準轉移器751、起始脈衝用位準轉移器752進行振幅轉換而作為高電壓振幅的信號被輸入到驅動電路。
另外，由於時鐘信號用位準轉移器751、起始脈衝用 位準轉移器752、脈衝輸出電路753、NAND電路754以及緩衝器755的結構及工作與用於源極線驅動電路相同，所以這裏引用上述的說明。
接著，在圖8至圖10中示出圖3B所示的脈衝輸出電路的佈局圖的例子。注意，在圖8至圖10中示出形成有多個級的脈衝輸出電路中的相當於第一級的脈衝輸出電路。
圖8至圖10中的脈衝輸出電路由電源線801、電源線802、控制信號線803、控制信號線804、控制信號線805、薄膜電晶體351、353、355、356、358以及電阻器352、354、357構成。
在圖8至圖10中對氧化物半導體層806、第一佈線層807、第二佈線層808、接觸孔809進行表示。另外，第一佈線層807是包括薄膜電晶體的閘極端子的層，並且第二佈線層808是包括薄膜電晶體的源極端子以及汲極電極端子(第一端子以及第二端子)的層。
另外，在圖8至圖10中的各電路元件的連接關係與圖3B相同。即，電源線801為被提供高電源電位VDD的佈線(也稱為高電源電位線)，電源線802為被提供低電源電位VSS的佈線(也稱為低電源電位線)，控制信號線803為被提供起始脈衝(SP)的佈線，控制信號線804為被提供第一時鐘信號的佈線，並且控制信號線805為被提供第二時鐘信號的佈線。
圖8所示的ERMOS電路的電阻器352、354、357使 用長方形形狀的氧化物半導體層。因此，圖8所示的電阻器352、354、357是電流路徑寬且具有高電流驅動能力的電阻器。圖9、圖10所示的ERMOS電路的電阻器352、354、357使用彎曲形狀(蛇行形狀)的氧化物半導體層。藉由利用彎曲形狀，可以增大電阻器352、354、357的電阻值。
另外，在圖8至圖10的脈衝輸出電路的佈局圖中，也可以將薄膜電晶體351、353、355、356、358的通道區的形狀形成為U字型。另外，雖然在圖8中將各薄膜電晶體的尺寸表示為相同尺寸，但是也可以根據後續級的負荷的大小而適當地改變薄膜電晶體的尺寸。
接著，參照圖11A至11C對在圖8至圖10中說明的佈局圖中的由電阻器354以及薄膜電晶體355構成的反相電路的結構進行說明。另外，圖11A至11C所示的電阻器354以及薄膜電晶體355分別示出對應於圖8至圖10中的虛線A-B以及C-D的截面圖。
圖11A是對應於圖8中的虛線A-B以及C-D的截面圖。在圖11A中，電阻器354將第一氧化物半導體層905用作電阻元件。另外，第一氧化物半導體層905的一端與包含在第一佈線層807中的第一佈線901藉由設置在絕緣層903中的接觸孔904連接，另一端與包含在第二佈線層808中的第二佈線907連接。
在圖11A中，薄膜電晶體355包括基板上的閘極端子902、用作閘極絕緣層的閘極端子902上的絕緣層903、 成為通道形成區的絕緣層903上的第二氧化物半導體層906、用作源極端子以及汲極電極端子(第一端子以及第二端子)的第二氧化物半導體層906上的第二佈線907以及第三佈線908。
另外，第一佈線901是電阻器354的一方的端子。另外，第二佈線907既是電阻器354的另一方的端子，又是薄膜電晶體355的第一端子，並且還是連接兩者的佈線。同樣地，第三佈線908既是薄膜電晶體355的第二端子，又是被提供低電源電位VSS的佈線(也稱為低電壓電位線)。換句話說，連接佈線以及低(高)電源電位線的一部分被用作各薄膜電晶體的第一端子或第二端子。
另外，在圖11A中，第一氧化物半導體層905以及第二氧化物半導體層906的厚度不同。具體地，與第二佈線907及第三佈線908重疊的區域的第一氧化物半導體層905以及第二氧化物半導體層906的厚度比上述區域之外的第一氧化物半導體層905以及第二氧化物半導體層906的厚度厚。這是由於在形成第二佈線907以及第三佈線908的蝕刻中，第一氧化物半導體層905以及第二氧化物半導體層906的一部分也被蝕刻的緣故。
圖11B是對應於圖9中的虛線A-B以及C-D的截面圖。在圖11B中，電阻器354將形成為彎曲形狀的第一氧化物半導體層905用作電阻元件。另外，第一氧化物半導體層905的一端與第一佈線901藉由設置在絕緣層903中的接觸孔904連接，另一端與第二佈線907連接。由於薄 膜電晶體的結構與圖11A中所說明的薄膜電晶體相同，所以引用上述說明。
圖11C是對應於圖10中的虛線A-B以及C-D的截面圖。在圖11C中，電阻器354將形成為彎曲形狀的第一氧化物半導體層905用作電阻元件。另外，第一氧化物半導體層905的一端與第二佈線層808所包含的第四佈線912連接，另一端與第二佈線層808所包含的第二佈線907連接。由於薄膜電晶體的結構與圖11A中所說明的薄膜電晶體相同，所以引用上述說明。由於圖11C所示的電阻器354在第一氧化物半導體層905上直接形成第四佈線912，所以可以在第一氧化物半導體層與第四佈線之間形成良好的接合。
接下來，對圖11A至11C所示的ERMOS電路的具體的材料結構進行說明。
在圖11A至11C中，可以使用硼矽酸鋇玻璃或硼矽酸鋁玻璃等玻璃基板等作為基板900。第一佈線901以及閘極端子902可以使用鋁(Al)或銅(Cu)等的低電阻導電材料形成。另外，也可以將鋁(Al)與耐熱性導電材料組合來形成。作為耐熱性導電材料，可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、或以上述元素為成分的合金、組合上述元素的合金膜、或以上述元素為成分的氮化物。
絕緣層903可以使用氧化矽膜、氮化矽膜、氧氮化矽 膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜等的絕緣膜形成。另外，也可以採用由這些絕緣膜構成的疊層結構。此外，氧氮化矽膜指的是如下膜：在組成方面上氧的含量比氮的含量多，並且在濃度範圍上，在包含55原子%至65原子%的氧、1原子%至20原子%的氮、25原子%至35原子%的矽、0.1原子%至10原子%的氫的範圍中，以總和成為100原子%的方式以任意濃度包含各元素。另外，氮氧化矽膜指的是如下膜：在組成方面上氮的含量比氧的含量多，並且在濃度範圍上，在包含15原子%至30原子%的氧、20原子%至35原子%的氮、25原子%至35原子%的矽、15原子%至25原子%的氫的範圍中，以總和成為100原子%的方式以任意濃度包含各元素。
第一氧化物半導體層905以及第二氧化物半導體層906由表示為InMO3(ZnO)m(m>0)的薄膜形成。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)或鈷(Co)中的一種金屬元素或多種金屬元素。例如，除了有作為M而包含鎵(Ga)的情況以外，還有作為M而包含鎵(Ga)和鎳(Ni)或鎵(Ga)和鐵(Fe)等包含鎵(Ga)以外的上述金屬元素的情況。另外，在上述氧化物半導體層中，除了包含作為M的金屬元素之外，有時還包含作為雜質元素的鐵(Fe)、鎳(Ni)、以及其他過渡金屬元素或該過渡金屬的氧化物。此外，上述氧化物半導體層所含有的鈉(Na)為5×1018原子/cm3以下，較佳的為1×1018原子/cm3以下。
作為第二佈線907以及第三佈線908的材料，例如可以使用選自鋁(Al)、鉻(Cr)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素、以上述元素為成分的合金、或組合上述元素的合金膜等。此外，還可以採用由這些材料構成的疊層結構。
氧化矽層909由利用濺射法形成的氧化矽膜形成。形成在整個基板表面上的氮化矽層910利用使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法而形成。因此，氮化矽層910含有高濃度的氫。
另外，如圖12A所示，也可以在第一氧化物半導體層905與第二佈線907之間設置緩衝層911a，在第二氧化物半導體層906與第二佈線907之間設置緩衝層911b，並且在第二氧化物半導體層906與第三佈線908之間設置緩衝層911c。
另外，上述緩衝層911a至911c以由與形成第一氧化物半導體層905以及第二氧化物半導體層906的條件不同的條件形成的In-Ga-Zn-O類非單晶膜為基礎而形成，並且為低電阻的氧化物半導體層。另外，在以下的文章中為了方便起見，將之後形成第一氧化物半導體層905以及第二氧化物半導體層906的氧化物半導體膜稱作第一氧化物半導體膜，並將之後形成緩衝層911a至911c的氧化物半導體膜稱作第二氧化物半導體膜。
例如，當利用濺射法進行氧化物半導體膜的成膜時，藉由改變成膜所使用的濺射氣體的氧濃度，可以使氧化物 半導體膜的電阻值改變。具體地，可以藉由提高濺射氣體的氧濃度來增大氧化物半導體膜的電阻值。作為利用濺射法的第一氧化物半導體膜以及第二氧化物半導體膜的一個成膜條件，將第一氧化物半導體膜的成膜所使用的濺射氣體的氬氣體流量設定為10sccm，將氧氣體流量設定為5sccm，並將第二氧化物半導體膜的成膜所使用的濺射氣體的氬氣體流量設定為40sccm。另外，緩衝層911a至911c具有n型導電型並且活化能(ΔE)為0.1eV以下。另外，以In-Ga-Zn-O類非單晶膜為基礎而形成的緩衝層911a至911c至少包含非晶成分。緩衝層911a至911c有時在非晶結構中包含晶粒(奈米晶體)。該緩衝層911a至911c中的晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
藉由設置比第一氧化物半導體層905以及第二氧化物半導體層906電阻低的緩衝層911a至911c，可以在導電體的第二佈線907與第一氧化物半導體層905、導電體的第二佈線907以及第三佈線908與第二氧化物半導體層906之間形成與肖特基接合相比更良好的接合，並且在熱方面上也穩定工作。另外，在薄膜電晶體355中藉由設置緩衝層911b、911c，即使在高汲極電極電壓下也可以保持良好的遷移率。
另外，還可以如圖12B所示在第一氧化物半導體層905以及第二氧化物半導體層906的上下設置緩衝層911a、911b、911c、911d、911e。
藉由設置緩衝層911d，可以在導電體的第一佈線901與第一氧化物半導體層905之間形成與肖特基接合相比更良好的接合，並且在熱方面上也穩定工作。
接著，使用圖13A和13B示出與圖11A至11C、圖12A和12B所示的薄膜電晶體結構不同的薄膜電晶體而進行說明。另外，在圖13A和13B中，示出對應於圖8的A-B線以及C-D線的電阻器以及薄膜電晶體的截面結構，並且與圖11A、11B和11C相同之處使用相同的附圖標記。
在圖13A中，在第二氧化物半導體層906上設置有氧化矽層的通道保護層1001，並且在通道保護層1001以及第二氧化物半導體層906上設置有第二佈線907以及第三佈線908。再者，在第二佈線907、第三佈線908以及通道保護層1001上設置有氮化矽層910。另外，如圖13B所示，分別在第一氧化物半導體層905與第二佈線907之間設置緩衝層911a，在第二氧化物半導體層906與第二佈線907之間設置緩衝層911b，並且在第二氧化物半導體層906與第三佈線908之間設置緩衝層911c。
雖然在圖11A至11C、圖12A和12B以及圖13A和13B中對反交錯型薄膜電晶體進行了說明，但是本實施例模式的薄膜電晶體不局限於反交錯型。作為一個例子，共面型薄膜電晶體也具有同樣的作用。圖14A和14B示出截面結構的一個例子並對其進行說明。另外，在圖14A和14B中示出對應於圖8的A-B線以及C-D線的電阻器以 及薄膜電晶體的截面結構，並且與圖11A、11B和11C相同之處使用相同的附圖標記。
在圖14A中，第一氧化物半導體層905的一端設置在第一佈線901上，第一氧化物半導體層905的另一端以及第二氧化物半導體層906的一端設置在第二佈線907上，第二氧化物半導體層906的另一端設置在第三佈線908上。再者，在第二氧化物半導體層906上設置有氧化矽層909以及氮化矽層910的疊層，並且在第一氧化物半導體層905上僅設置有氮化矽層910。另外，如圖14B所示，也可以在第二佈線907及第三佈線908與絕緣層903之間分別設置緩衝層1010a、1010b。
在圖11A至11C、圖12A和12B、圖13A和13B以及圖14A和14B中，以與第一氧化物半導體層905直接接觸的方式設置利用使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法而形成的氮化矽層910。
具有上述結構的ERMOS電路包括將氮化矽層910直接接觸的第一氧化物半導體層905用作電阻元件的電阻器、以及將隔著氧化矽層909(通道保護層1001)設置有氮化矽層910的第二氧化物半導體層906用作通道形成區的薄膜電晶體。所以，第一氧化物半導體層905可以引入比第二氧化物半導體層906更高濃度的氫。其結果，可以使第一氧化物半導體層905的電阻值低於第二氧化物半導體層906的電阻值。
接著，使用圖15A至15C的截面圖對ERMOS電路的製造製程進行說明。另外，這裏示出圖14B所示的ERMOS電路的製造製程。
在基板900上形成第一導電膜。使用以濺射法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法等為代表的薄膜沉積法進行第一導電膜的成膜。第一導電膜可以使用鋁(Al)或銅(Cu)等的低電阻導電性材料來形成。另外，也可以將鋁(Al)與耐熱性導電材料組合來形成。作為耐熱性導電材料，可以使用選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素、以上述元素為成分的合金、組合上述元素的合金膜、或以上述元素為成分的氮化物。接著，進行第一光微影製程，在第一導電膜上形成抗蝕劑。再者，將該抗蝕劑作為掩模，對第一導電膜進行選擇性地蝕刻，以形成第一佈線901以及閘極端子902。
接著，形成覆蓋第一佈線901以及閘極端子902的絕緣膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法、電漿CVD法等為代表的薄膜沉積法進行絕緣膜的成膜。可以使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜等的絕緣膜作為絕緣膜。另外，也可以採用這些絕緣膜的疊層結構。接著，進行第二光微影製程，在絕緣膜上形成抗蝕劑。並且，使用該抗蝕劑作為掩模，對絕緣膜進行選擇性地蝕刻，以形成設置有到達第一佈線的接觸孔904的絕緣層 903。圖15A相當於至此為止的製程完成步驟的截面圖。
接下來，形成第二氧化物半導體膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法、電漿CVD法等為代表的薄膜沉積法進行第二氧化物半導體膜的成膜。當使用濺射法進行成膜時，優選使用燒結In2O3、Ga2O3、ZnO而形成的靶材。濺射氣體使用以氬為代表的稀有氣體。作為利用濺射法的成膜條件之一，使用以In2O3：Ga2O3：ZnO=1：1：1的比例進行混合並藉由燒結而形成的靶材，並將壓力設定為0.4Pa，將直流(DC)電源設定為500W，將氬氣體流量設定為40sccm。
接下來，形成第二導電膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法為代表的薄膜沉積法進行第二導電膜的成膜。另外，作為第二導電膜的材料，例如可以使用選自鋁(Al)、鉻(Cr)、鉭(Ta)、鈦(Ti)、鉬(Mo)、鎢(W)中的元素、以上述元素為成分的合金、或組合上述元素的合金膜等。此外，還可以採用由這些材料構成的疊層結構。
接著，進行第三光微影製程，在第二導電膜上形成抗蝕劑。並且，將該抗蝕劑作用掩模，對第二氧化物半導體膜以及第二導電膜進行選擇性地蝕刻，以形成第二佈線907、第三佈線908以及緩衝層1010a、1010b。此時的蝕刻方法採用濕蝕刻或乾蝕刻。例如，當使用鋁(Al)膜或鋁合金膜作為第二導電膜時，可以進行使用混合了磷酸、醋酸和硝酸的溶液的濕蝕刻。同樣地，當使用鈦(Ti)膜 或鈦合金膜作為第二導電膜時，可以進行使用過氧化氫氨水(過氧化氫：氨：水=5：2：2)的濕蝕刻。
接下來，形成第一氧化物半導體膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射蒸鍍法、離子電鍍法等為代表的薄膜沉積法進行第一氧化物半導體膜的成膜。第一氧化物半導體膜以濺射氣體所含有的氧濃度高於第二氧化物半導體膜的條件進行成膜。作為利用濺射法的成膜條件之一，使用以In2O3：Ga2O3：ZnO=1：1：1的比例進行混合並藉由燒結而形成的靶材，並將壓力設定為0.4Pa，將直流(DC)電源設定為500W，將氬氣體流量設定為10sccm，並將氧氣體流量設定為5sccm。
另外，在進行第一氧化物半導體膜的成膜之前，較佳的進行藉由引入氬氣體生成電漿的反濺射處理來去除附著在絕緣層903、第一佈線901、第二佈線907以及第三佈線908上的塵屑。並且，藉由在對氬添加氧的氣氛下進行反濺射處理，導電體的第一佈線901、第二佈線907以及第三佈線908的表面被氧化，而可以使其與第二氧化物半導體膜接觸的介面附近高電阻化。由此，可以降低之後形成的薄膜電晶體的截止電流的值。另外，反濺射處理是指不向靶材一側施加電壓，而在氬氣氛下對基板一側使用RF電源施加電壓在基板上生成電漿來對表面進行改性的處理方法。
接著，進行第四光微影製程，在第一氧化物半導體膜上形成抗蝕劑。並且，將該抗蝕劑用作掩模對第一氧化物 半導體膜進行選擇性地蝕刻，以形成第一氧化物半導體層905以及第二氧化物半導體層906。圖15B相當於至此為止的製程完成步驟的截面圖。
接著，利用濺射法進行氧化矽膜的成膜。例如，可以以矽為靶材使用含有氬及氧的濺射氣體進行氧化矽膜的成膜。另外，還可以以氧化矽為靶材，並將氬作為濺射氣體進行氧化矽膜的成膜。接著，進行第五光微影製程，以在氧化矽膜上形成抗蝕劑。並且將該抗蝕劑作為掩模，對氧化矽膜進行選擇性地蝕刻，以在第二氧化物半導體層906上形成氧化矽層909。
接著，在整個基板表面上形成用作鈍化膜的氮化矽層910。該氮化矽層910藉由使用含有矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法形成，並含有高濃度的氫。
接著，進行200℃至600℃，典型的是250℃至500℃的熱處理。例如，在爐中在氮氣氛下以350℃進行一個小時的熱處理。圖15C相當於至此為止的製程完成步驟的截面圖。
根據上述製程，可以使用氧化物半導體層製造電阻器354以及薄膜電晶體355。
另外，以上所述的製程順序只是一個例子並沒有特別的限制。在圖16A至16C中示出與圖15A至15C不同的製造製程的例子並對其進行說明。
在基板900上形成第一導電膜。接著，進行第一光微 影製程，以在第一導電膜上形成抗蝕劑。並且，以該抗蝕劑為掩模，對第一導電膜進行選擇性地蝕刻，以形成第一佈線901以及閘極端子902。
接著，形成覆蓋第一佈線901以及閘極端子902的絕緣膜。接著，形成第二氧化物半導體膜。接下來，形成第二導電膜。接著，進行第二光微影製程，以在第二導電膜上形成抗蝕劑。並以該抗蝕劑為掩模，對第二導電膜以及第二氧化物半導體膜進行選擇性地蝕刻，以形成第二佈線907、第三佈線908以及緩衝層1010a、1010b。圖16A相當於至此為止的製程完成步驟的截面圖。
接著，進行第三光微影製程以在絕緣膜上形成抗蝕劑。並以該抗蝕劑為掩模對絕緣膜進行選擇性地蝕刻，以形成設置有到達第一佈線901的接觸孔904的絕緣層903。
接著，形成第一氧化物半導體膜。接著，進行第四光微影製程，以在第一氧化物半導體膜上形成抗蝕劑。並以該抗蝕劑為掩模，對第一氧化物半導體膜進行選擇性地蝕刻，以形成第一氧化物半導體層905以及第二氧化物半導體層906。圖16B相當於至此為止的製程完成步驟的截面圖。
接著，利用濺射法進行氧化矽膜的成膜。接著，進行第五光微影製程以在氧化矽膜上形成抗蝕劑。並以該抗蝕劑為掩模，對氧化矽膜進行選擇性地蝕刻，以形成覆蓋第二氧化物半導體層906的氧化矽層909。
接著，利用使用包含矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法在整個基板表面上形成用作鈍化膜的氮化矽層910。
接著，在氮氣氛下進行200℃至600℃的熱處理。圖16C相當於至此為止的製程完成步驟的截面圖。
根據上述製程，可以製造使用氧化物半導體層形成的電阻器354以及薄膜電晶體355。並且，在圖16A至16C所說明的製程中，在形成接觸孔904之後，可以形成第一氧化物半導體膜。由此，可以減少接觸孔的底面暴露的製程數，從而第一佈線901的材料選擇的自由度變寬。
在本實施例模式中說明的電阻器以及薄膜電晶體使用氧化物半導體層形成。因此，具有該電阻器以及薄膜電晶體的驅動電路具有良好的動態特性。另外，在用作電阻器的第一氧化物半導體層上直接接觸地設置有利用使用包含矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法形成的氮化矽層，並且在用作薄膜電晶體的第二氧化物半導體層上隔著成為阻擋層的氧化矽層地設置氮化矽層。由此，對與含有高濃度的氫的氮化矽層直接接觸的第一氧化物半導體層引入比第二氧化物半導體層更高濃度的氫。其結果，可以使第一氧化物半導體層的電阻值低於第二氧化物半導體層的電阻值。由此，不需要另行進行薄膜電晶體的製造製程以及電阻器的製造製程，從而可以提供製造製程得到縮減的驅動電路。
實施例模式2
在本實施例模式中，使用圖17對與實施例模式1不同的電阻器以及薄膜電晶體的一個例子進行說明。另外，圖17示出對應於實施例模式1所說明的圖8的A-B線以及C-D線的電阻器以及薄膜電晶體的截面結構。
在基板900上設置第一佈線901以及閘極端子902。並且，在第一佈線901以及閘極端子902上設置絕緣層903。另外，由於基板900、第一佈線901、閘極端子902以及絕緣層903可以使用在實施例模式1中說明的材料，所以在本實施例模式中引用實施例模式1的說明。
在絕緣層903上設置與第一佈線901重疊的含有高濃度的氮的第一氧化物半導體層2001以及與閘極端子902重疊的含有高濃度的氮的第二氧化物半導體層2002。另外，第一佈線901在形成在絕緣層903中的接觸孔904中與含有高濃度的氮的第一氧化物半導體層2001接觸。
另外，含有高濃度的氮的第一氧化物半導體層2001以及含有高濃度的氮的第二氧化物半導體層2002是使用由與形成實施例模式1所示的第一氧化物半導體膜以及第二氧化物半導體膜不同的條件形成的氧化物半導體膜形成的氮濃度高的氧化物半導體層。具體地，它們是在氧化物半導體層中的相對於氧(O)的氮(N)的比率(N/O)為0.05以上且0.8以下的範圍，較佳的為0.1以上且0.5以下的範圍的氧化物半導體層。
例如，當利用濺射法進行含有高濃度的氮的氧化物半 導體膜的成膜時，使用含有氮的濺射氣體進行成膜即可。作為利用濺射法的成膜條件之一，使用In2O3：Ga2O3：ZnO=1：1：1的靶材(In：Ga：Zn=1：1：0.5)，並且將壓力設定為0.4Pa，將直流(DC)電源設定為500W，並將氬氣體流量設定為35sccm，將氮氣體流量設定為5sccm。另外，當使用脈衝直流(DC)電源時，可以減少塵屑並使膜厚度均勻，所以是優選的。接著，利用光微影製程由含有高濃度的氮的氧化物半導體膜形成含有高濃度的氮的第一氧化物半導體層2001以及含有高濃度的氮的第二氧化物半導體層2002。
接著，設置第二佈線907以及第三佈線908。第二佈線907覆蓋含有高濃度的氮的第一氧化物半導體層2001的一端以及含有高濃度的氮的第二氧化物半導體層2002的一端，第三佈線908覆蓋含有高濃度的氮的第二氧化物半導體層2002的另一端。另外，由於第二佈線907以及第三佈線908可以使用實施例模式1所說明的材料，所以本實施例模式引用實施例模式1的說明。
接著，在含有高濃度的氮的第二氧化物半導體層2002上設置氧化矽層909。藉由對利用濺射法而形成的氧化矽膜進行選擇性地蝕刻來形成氧化矽層。該氧化矽層可以藉由以下方法形成，即：以矽為靶材，並使用含有氬及氧的濺射氣體；或者，以氧化矽為靶材，並使用氬作為濺射氣體。
在該步驟中，在包含成為氫原子的供給源的物質的氣 氛下進行200℃至600℃，典型的是250℃至500℃的熱處理。作為該熱處理條件之一，在350℃下進行一個小時的熱處理。另外，作為包含成為氫原子的供給源的物質的氣氛，可以使用氫與氬等的稀有氣體的混合氣氛等。
氧化物半導體層中的氮可以在防止構成氧化物半導體層的原子在膜中被填充得過密的同時促進氫向膜中的擴散、固溶(solid dissolution)。所以藉由該熱處理，對含有高濃度的氮的第一氧化物半導體層2001引入氫。其結果，含有高濃度的氮的第一氧化物半導體層2001的氫濃度高於含有高濃度的氮的第二氧化物半導體層2002的氫濃度。即，可以使含有高濃度的氮的第一氧化物半導體層2001的電阻值低於含有高濃度的氮的第二氧化物半導體層2002的電阻值。
並且，在整個基板表面上形成利用使用包含矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法形成的氮化矽層910。該氮化矽層910是含有高濃度的氫的氮化矽。所以，可以進一步提高與該氮化矽層910直接接觸的含有高濃度的氮的第一氧化物半導體層2001的氫濃度，並謀求實現低電阻化。
根據上述方法，可以形成使用有低電阻化了的含有高濃度的氮的第一氧化物半導體層2001的電阻器354、以及使用有維持有高電阻值的含有高濃度的氮的第二氧化物半導體層2002的薄膜電晶體355。
另外，在本實施例模式中，雖然示出對應於圖8的 A-B線的電阻器的截面結構，但是也可以如圖9以及圖10所示地將含有高濃度的氮的第一氧化物半導體層形成為彎曲形狀(蛇行形狀)。另外，還可以如圖10所示地在含有高濃度的氮的氧化物半導體層的兩端上形成佈線層。
另外，在本實施例模式中，雖然示出通道蝕刻型的薄膜電晶體的截面結構，但也可以採用通道停止型的薄膜電晶體。另外，在本實施例模式中，雖然示出反交錯型的薄膜電晶體，但也可以採用共面型的薄膜電晶體。
本實施例模式所說明的電阻器以及薄膜電晶體使用含有高濃度的氮的氧化物半導體層形成。由此，具有該電阻器以及薄膜電晶體的驅動電路具有良好的動態特性。另外，藉由在包含成為氫原子的供給源的物質的氣氛下進行200℃至600℃，典型的是250℃至500℃的熱處理，對用作電阻器的含有高濃度的氮的第一氧化物半導體層引入氫。由此，對含有高濃度的氮的第一氧化物半導體層引入比第二氧化物半導體層更高濃度的氫。其結果，可以使含有高濃度的氮的第一氧化物半導體層的電阻值低於含有高濃度的氮的第二氧化物半導體層的電阻值。由此，不需要另行進行薄膜電晶體的製造製程以及電阻器的製造製程，從而可以提供製造製程得到縮減的驅動電路。
實施例模式3
在本實施例模式中，使用圖18A至18C以及圖19A和19B對使用實施例模式1所說明的氧化物半導體層以及 實施例模式2所說明的含有高濃度的氮的氧化物半導體層而製造的電阻器以及薄膜電晶體進行說明。另外，圖18A至18C以及圖19A和19B示出對應於圖8的A-B線以及C-D線的電阻器以及薄膜電晶體的截面結構。
具體地，在本實施例模式中，使用圖18A至18C以及圖19A和19B對使用實施例模式2所述的含有高濃度的氮的氧化物半導體層來替代實施例模式1所述的緩衝層的結構進行說明。
首先，在基板900上形成第一導電膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射蒸鍍法、離子電鍍法等為代表的薄膜沉積法進行第一導電膜的成膜。接著，進行第一光微影製程，以在第一導電膜上形成抗蝕劑。並且，以該抗蝕劑為掩模，對第一導電膜進行選擇性地蝕刻，以形成第一佈線901以及閘極端子902。接著，形成覆蓋第一佈線901以及閘極端子902的絕緣膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法、電漿CVD法等為代表的薄膜沉積法進行絕緣膜的成膜。接著，進行第二光微影製程，以在絕緣膜上形成抗蝕劑。並且，以該抗蝕劑為掩模，對絕緣膜進行選擇性地蝕刻，以形成設置有接觸孔904的絕緣層903。另外，由於第一佈線901、閘極端子902以及絕緣層903可以使用實施例模式1所說明的材料，所以在本實施例模式中引用實施例模式1的說明。圖18A相當於至此為止的製程完成步驟的截面圖。
接著，形成氧化物半導體膜950。可以使用以濺射 法、真空蒸鍍法、脈衝雷射沉積法、離子電鍍法、電漿CVD法等為代表的薄膜沉積法進行氧化物半導體膜950的成膜。當進行利用濺射法的成膜時，優選使用燒結In2O3、Ga2O3、ZnO而形成的靶材。作為利用濺射法的成膜條件之一，使用以In2O3：Ga2O3：ZnO=1：1：1的比例進行混合並藉由燒結而形成的靶材，並將壓力設定為0.4Pa，將直流(DC)電源設定為500W，將氬氣體流量設定為10sccm，並將氧氣體流量設定為5sccm。
接著，形成含有高濃度的氮的氧化物半導體膜951。可以使用以濺射法、真空蒸鍍法、脈衝雷射蒸鍍法、離子電鍍法等為代表的薄膜沉積法進行含有高濃度的氮的氧化物半導體膜951的成膜。當進行利用濺射法的成膜時，較佳的使用燒結In2O3、Ga2O3、ZnO而形成的靶材。作為利用濺射法的含有高濃度的氮的氧化物半導體膜951的成膜條件之一，使用以In2O3：Ga2O3：ZnO=1：1：1的比例進行混合並藉由燒結而形成的靶材，並將壓力設定為0.4Pa，將直流(DC)電源設定為500W，將氬氣體流量設定為35sccm，並將氮氣體流量設定為5sccm。圖18B相當於至此為止的製程完成步驟的截面圖。
接著，進行第三光微影製程，以在含有高濃度的氮的氧化物半導體膜951上形成抗蝕劑。並且，以該抗蝕劑為掩模對氧化物半導體膜950以及含有高濃度的氮的氧化物半導體膜951進行選擇性地蝕刻，而形成第一氧化物半導體層960及含有高濃度的氮的第一氧化物半導體層961的 疊層、以及第二氧化物半導體層962及含有高濃度的氮的第二氧化物半導體層963的疊層。圖18C相當於至此為止的製程完成步驟的截面圖。
在該步驟中，在包含成為氫原子的供給源的物質的氣氛中進行200℃至600℃，典型的是250℃至500℃的熱處理。作為該熱處理條件之一，在350℃下進行一個小時的熱處理。另外，作為包含成為氫原子的供給源的物質的氣氛，可以使用氫與氬等的稀有氣體的混合氣氛等。
氧化物半導體層中的氮可以在防止構成氧化物半導體層的原子在膜中被填充得過密的同時促進氫向膜中的擴散、固溶。所以藉由該熱處理，對含有高濃度的氮的第一氧化物半導體層961以及含有高濃度的氮的第二氧化物半導體層963引入氫。其結果，可以使含有高濃度的氮的第一氧化物半導體層961以及含有高濃度的氮的第二氧化物半導體層963的電阻值減小。
接著，形成第二導電膜。可以使用以濺射法、真空蒸鍍法、脈衝雷射蒸鍍法、離子電鍍法等為代表的薄膜沉積法進行第二導電膜的成膜。接著，進行第四光微影製程，以在第二導電膜上形成抗蝕劑。並且，以該抗蝕劑為掩模，對第二導電膜進行選擇性地蝕刻，以形成第二佈線907以及第三佈線908。另外，由於第二佈線907、第三佈線908可以使用實施例模式1所說明的材料，所以在本實施例模式中引用實施例模式1的說明。另外，在該蝕刻製程中，不與第二佈線907以及第三佈線908重疊的區域 的含有高濃度的氮的氧化物半導體層被蝕刻而被去除。另外，該區域的氧化物半導體層也被部分地蝕刻，而形成氧化物半導體層964、966以及含有高濃度的氮的氧化物半導體層965、967、968。圖19A相當於至此為止的製程完成步驟的截面圖。
接著，利用濺射法進行氧化矽膜的成膜。例如，可以以矽為靶材使用含有氬及氧的濺射氣體進行氧化矽膜的成膜。另外，還可以以氧化矽為靶材，並將氬作為濺射氣體進行氧化矽膜的成膜。接著，藉由第五光微影製程，以在氧化矽膜上形成抗蝕劑。並且，將該抗蝕劑作為掩模，對氧化矽膜進行選擇性地蝕刻，以形成氧化矽層909。
接著，形成用作鈍化膜的氮化矽層910。利用使用包含矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法形成該氮化矽層910。根據上述製程，可以形成電阻器354以及薄膜電晶體355。圖19B相當於至此為止的製程完成步驟的截面圖。
本實施例模式所示的電阻器354以及薄膜電晶體355在氧化物半導體層與導電體的佈線層之間形成引入有氫且被低電阻化的含有高濃度的氮的氧化物半導體層965、967、968。由此，氧化物半導體層與佈線層的接合成為比肖特基接合更良好的接合，並且在熱方面上也穩定工作。另外，在薄膜電晶體355中，藉由形成含有高濃度的氮的氧化物半導體層967、968，即使在高汲極電極電壓下也能保持良好的遷移率。
另外，在上述製造製程中，雖然示出在氧化物半導體層的蝕刻製程之後進行對含有高濃度的氮的氧化物半導體層引入氫的熱處理的例子，但是只要是在形成含有高濃度的氮的氧化物半導體膜之後至形成第二導電膜之前，就可以在任一製程中進行該熱處理。例如，可以將該熱處理作為形成含有高濃度的氮的氧化物半導體膜之後的下一製程。
另外，在本實施例模式中，雖然示出對應於圖8的A-B線的電阻器的截面結構，但是也可以如圖9和圖10所示地將氧化物半導體層形成為彎曲形狀(蛇行形狀)。另外，還可以如圖10所示地在含有高濃度的氮的氧化物半導體層的兩端上形成佈線層。
另外，在本實施例模式中，雖然示出通道蝕刻型的薄膜電晶體的截面結構，但也可以採用通道停止型的薄膜電晶體。另外，在本實施例模式中，雖然示出反交錯型的薄膜電晶體，但也可以採用共面型的薄膜電晶體。
本實施例模式所說明的電阻器以及薄膜電晶體使用氧化物半導體層以及含有高濃度的氮的氧化物半導體層形成。由此，具有該電阻器以及薄膜電晶體的驅動電路具有良好的動態特性。另外，在用作電阻器的第一氧化物半導體層上直接接觸地設置有利用使用包含矽烷(SiH4)以及氨(NH3)等的氫化合物的氣體的電漿CVD法形成的氮化矽層，並且在用作薄膜電晶體的第二氧化物半導體層上隔著成為阻擋層的氧化矽層地設置有氮化矽層。由此，對與 含有高濃度的氫的氮化矽層直接接觸的第一氧化物半導體層引入比第二氧化物半導體層更高濃度的氫。其結果，可以使第一氧化物半導體層的電阻值低於第二氧化物半導體層的電阻值。由此，不需要另行進行薄膜電晶體的製造製程以及電阻器的製造製程，從而可以提供製造製程得到縮減的驅動電路。
實施例模式4
在本實施例模式中，使用圖20A至20C對具有由動態電路構成的移位暫存器的驅動電路的結構例進行說明。
圖20A所示的脈衝輸出電路1400由起始脈衝(SP)從輸入端子輸入的反相電路1401、一方的端子與反相電路1401的輸出端子連接的開關1402、以及與開關1402的另一方的端子連接的電容器1403構成。另外，奇數級的脈衝輸出電路的開關1402根據第一時鐘信號(CLK1)被控制為導通、截止。另外，偶數級的脈衝輸出電路的開關1402根據第二時鐘信號(CLK2)被控制為導通、截止。
圖20B對脈衝輸出電路的電路結構進行詳細地表示。脈衝輸出電路1400包括薄膜電晶體1411、1413、電阻器1412、電容器1414。另外，奇數級的脈衝輸出電路與用於供給第一時鐘信號(CLK1)的佈線1415連接，偶數級的脈衝輸出電路與用於供給第二時鐘信號(CLK2)的佈線1416連接。在脈衝輸出電路1400中，薄膜電晶體 1411以及電阻器1412相當於圖20A所示的反相電路1401，且為ERMOS電路。另外，薄膜電晶體1413相當於圖20A所示的開關1402，電容器1414相當於圖20A所示的電容器1403。另外，薄膜電晶體1413優選與薄膜電晶體1411同樣地由增強型薄膜電晶體構成。藉由使用增強型薄膜電晶體作為開關，可以降低電晶體的截止電流，所以可以謀求實現低耗電量化並縮減製造製程。
這裏，在圖20C中示出圖20A和20B所示的電路的電路工作的時序圖。另外，在圖20C中，為了便於說明，使用A至E的附圖標記對圖20B中的電路的節點進行說明。
首先，對第一時鐘信號(CLK1)為H位準且第二時鐘信號(CLK2)為L位準的狀態進行說明。
根據起始脈衝(SP)而反相信號出現在節點A。由於第一時鐘信號(CLK1)為H位準，所以節點B的信號與節點A相等。並且，節點B的信號被下一級的反相電路反相，節點C出現節點B的信號反相了的信號。由於第二時鐘信號(CLK2)為L位準且開關關閉，所以節點C的信號不出現在節點D。
接著，對第一時鐘信號(CLK1)為L位準且第二時鐘信號(CLK2)為H位準的狀態進行說明。
節點C的信號轉移到節點D，節點D反映並出現節點C的信號。並且，節點D的信號被反相電路反相，並且節點E出現節點D的信號反相了的信號。並且，藉由 使第一時鐘信號(CLK1)以及第二時鐘信號(CLK2)交替地成為H位準，可以作為移位暫存器而工作。
另外，具有本實施例模式所示的脈衝輸出電路的移位暫存器可以用於源極線驅動電路以及閘極線驅動電路。另外，還可以採用從移位暫存器輸出的信號藉由邏輯電路等輸出而得到所希望的信號的結構。
本實施例模式所說明的動態電路具有ERMOS電路。該ERMOS電路由實施例模式1至3所述的電阻器以及薄膜電晶體構成。因此，該動態電路具有良好的動態特性。
實施例模式5
在本實施例模式中，使用圖21及圖22A和22B對設置有保護電路的顯示裝置的一個例子進行說明。
圖21示出顯示裝置的整體圖。在基板500上一體形成有源極線驅動電路501、第一閘極線驅動電路502A、第二閘極線驅動電路502B以及像素部503。在像素部503中，以虛線框510圍繞的部分為一個像素。在圖21的例中，作為閘極線驅動電路示出第一閘極線驅動電路502A以及第二閘極線驅動電路502B，但是也可以僅有任一方。另外，在顯示裝置的像素中，根據薄膜電晶體進行顯示元件的控制。對源極線驅動電路501、第一閘極線驅動電路502A以及第二閘極線驅動電路502B進行驅動的信號(時鐘信號、起始脈衝等)藉由撓性印刷電路(Flexible Print Circuit：FPC)504A、504B從外部輸 入。
並且，在源極線驅動電路501及第一閘極線驅動電路502A與像素部之間分別設置有保護電路550、551。另外，保護電路550、551與從源極線驅動電路501以及第一閘極線驅動電路502A延伸至像素部503的佈線連接。保護電路550、551即使在與信號或電源電壓一起輸入有雜波的情況下，也能夠防止因雜波的後續級的電路的錯誤工作、或半導體元件的劣化或損壞。因此，可以提高可靠性及成品率。
接著，參照圖22A和22B對圖21所示的保護電路550、551的具體的電路結構的例子進行說明。
圖22A所示的保護電路包括用作保護二極體的二極體連接的n型薄膜電晶體560至567、以及電阻器568。另外，二極體連接的n型薄膜電晶體的閘極端子以及第一端子一側為陽極，第二端子一側為陰極。
二極體連接的n型薄膜電晶體560的陽極與被供給低電源電位VSS的佈線連接。二極體連接的n型薄膜電晶體561的陽極與二極體連接的n型薄膜電晶體560的陰極連接。另外，二極體連接的n型薄膜電晶體562的陽極與佈線569連接。二極體連接的n型薄膜電晶體563的陽極與二極體連接的n型薄膜電晶體562的陰極連接，並且陰極與高電源電位VDD連接。二極體連接的n型薄膜電晶體564至二極體連接的n型薄膜電晶體567與二極體連接的n型薄膜電晶體560至二極體連接的n型薄膜電晶體 563同樣地連接。電阻器568與輸入輸入電位Vin的端子以及輸出輸出電位Vout的端子串聯連接。
以下對圖22A所示的保護電路的工作進行說明。
當來自驅動電路的輸入電位Vin非常高時，具體地，當輸入電位Vin為高電源電位VDD以及二極體連接的n型薄膜電晶體562、563的正方向電壓下降之和以上時，二極體連接的n型薄膜電晶體562、563導通，而佈線569的電位顯示對應於高電壓電位VDD及二極體連接的n型薄膜電晶體562、563的正方向電壓下降的和的電位。
另一方面，當來自驅動電路的輸入電位Vin非常低時，具體地，當輸入電位Vin為低電源電位VSS與二極體連接的n型薄膜電晶體560、561的正方向電壓下降的差以下時，二極體連接的n型薄膜電晶體560、561導通，佈線569的電位顯示對應於低電壓電位VSS與二極體連接的n型薄膜電晶體560、561的正方向電壓下降的差的電位。
由此，保護電路的輸出電位Vout可以維持在某一定的範圍內。
另外，在本實施例模式中示出與二極體連接的n型薄膜電晶體560至二極體連接的n型薄膜電晶體563同樣地設置二極體連接的n型薄膜電晶體564至二極體連接的n型薄膜電晶體567的結構。藉由設置二極體連接的n型薄膜電晶體564至二極體連接的n型薄膜電晶體567，可以增加當來自驅動電路的輸入電位Vin非常高或低時的電流 的路徑。由此，可以進一步提高顯示裝置的可靠性。
另外，電阻器568可以緩和佈線569的電位的急劇變化，從而防止像素部的半導體元件的劣化或損壞。
圖22B所示的保護電路包括電阻器570、電阻器571以及二極體連接的n型薄膜電晶體572。電阻器570、電阻器571以及二極體連接的n型薄膜電晶體572串聯連接到佈線573上。
利用電阻器570及電阻器571可以緩和佈線573的電位的急劇變化，從而防止像素部的半導體元件的劣化或損壞。另外，利用二極體連接的n型薄膜電晶體572，可以防止因電位的變化而引起的向佈線573流過反方向偏壓的電流。
另外，當僅將電阻器串聯連接到佈線上時，可以緩和佈線的電位的急劇變化，從而防止像素部的半導體元件的劣化或損壞。另外，當僅將二極體連接的n型薄膜電晶體串聯連接到佈線時，可以防止因電位的變化而引起的向佈線流過反方向偏壓的電流。
另外，本實施例模式的保護電路不局限於圖22A和22B所示的結構。只要是具有同樣功能的電路結構，就可以適當地進行設計變更。
在本實施例模式中說明的保護電路具有實施例模式1至3所述的電阻器以及薄膜電晶體。因此，該保護電路具有良好的動態特性。
實施例模式6
在本實施例模式中，示出發光顯示裝置的例子作為具有實施例模式1至3所示的電阻器以及薄膜電晶體的半導體裝置。在此，示出具有利用電致發光的發光元件的發光顯示裝置。利用電致發光的發光元件根據其發光材料是有機化合物還是無機化合物來進行區別，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別注入到包含發光有機化合物的層，以產生電流。然後，由於這些載流子(電子和電洞)重新結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，得到發光。根據這種機理，該發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，且其發光機理是利用供體能級和受體能級的供體-受體重新結合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並還利用電極夾住該發光層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。在此，使用有機EL元件作為發光元件而進行說明。
下面對可以使用的像素的結構以及像素的工作進行說明。這裏示出具有將氧化物半導體層用作通道形成區的n通道型薄膜電晶體的像素。
圖23是示出像素結構的一個例子的圖。圖23中的像素6400具有薄膜電晶體6401、6402以及發光元件6403。薄膜電晶體6401的閘極端子連接到閘極線6406，第一端子連接到源極線6405。薄膜電晶體6402的閘極端子連接到薄膜電晶體6401的第二端子，第一端子連接到電源線6407，第二端子連接到發光元件6403的第一電極(像素電極)。另外，電源線6407設定有高電源電位VDD。
發光元件6403的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。另外，發光元件6403的第二電極(共同電極6408)設定有低電源電位VSS。例如，作為低電源電位VSS可以設定為GND、0V等。另外，將電源線6407所設定的高電源電位VDD與第二電極所設定的低電源電位VSS的電位差施加到發光元件6403上而使電流流過從而使發光元件6403發光，所以以高電源電位VDD與低電源電位VSS的電位差成為發光元件6403的正方向臨界值電壓以上的方式分別設定各電位。
接著，參照圖24A至24C說明發光元件的結構。另外，在本實施例模式中，雖然示出將圖12A所示的薄膜電晶體用作發光顯示裝置的薄膜電晶體的例子，但是本實施例模式所示的發光顯示裝置的薄膜電晶體也可以使用任何其他的實施例模式1至3所示的薄膜電晶體。
發光元件的陽極及陰極中之至少一方是透明以取出發 光，即可。而且，有如下結構的發光元件，即在基板上形成薄膜電晶體及發光元件，並從與基板相反的面取出發光的頂部發射、從基板一側取出發光的底部發射、以及從基板一側及與基板相反一側的面取出發光的雙面發射。圖23所述的像素結構可以應用於任何發射結構的發光元件。
參照圖24A說明頂部發射結構的發光元件。
在圖24A中示出當薄膜電晶體7001是n型並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖24A中，發光元件7002的陰極7003和薄膜電晶體7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的導電層，就可以使用各種材料。例如，較佳的採用Ca、Al、CaF、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。在由多個層構成時，在陰極7003上按順序層疊電子注入層、電子傳輸層、發光層、電洞傳輸層、電洞注入層。注意，不需要設置上述的所有層。使用透過光的具有透光性的導電材料形成陽極7005，也可以使用具有透光性的導電性氧化物，例如，包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖24A所示的像素中，從發光 元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖24B說明底部發射結構的發光元件。圖24B示出在薄膜電晶體7011是n型並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖24B中，在與薄膜電晶體7011電連接的具有透光性的導電層7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。另外，在陽極7015具有透光性的情況下，也可以覆蓋陽極上地形成有用於反射光或進行遮光的遮罩層7016。與圖24A的情況同樣地，陰極7013只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳的為5nm至30nm左右)。例如，也可以將厚度為20nm的鋁膜用作陰極7013。而且，與圖24A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖24A同樣地使用具有透光性的導電材料形成。並且，雖然遮罩層7016例如可以使用反射光的金屬等，但是不局限於金屬。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖24B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖24C說明雙面發射結構的發光元件。在圖24C中，在與薄膜電晶體7021電連接的具有透光性的 導電層7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖24A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將厚度為20nm的Al膜用作陰極7023。而且，與圖24A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖24A同樣地使用具有透過光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖24C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側雙方。
此外，雖然這裏說明了使用有機EL元件作為發光元件的情況，但是也可以使用無機EL元件作為發光元件。
接著，參照圖25A和25B說明相當於顯示裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖25A是一種面板的俯視圖，其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的薄膜電晶體及發光元件。圖25B相當於沿著圖25A的E-F的截面圖。
以圍繞設置在第一基板4501上的像素部4502、源極線驅動電路4503a、4503b及閘極線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、源極線驅動電路4503a、4503b及閘極線驅動電路 4504a、4504b上設置有第二基板4506。因此，像素部4502、源極線驅動電路4503a、4503b以及閘極線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，為了不暴露於外部空氣，較佳的使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502與源極線驅動電路4503a、4503b及閘極線驅動電路4504a、4504b同樣地包括使用氧化物半導體製造的薄膜電晶體。在圖25B中，例示包括在像素部4502中的薄膜電晶體4510和包括在源極線驅動電路4503a中的薄膜電晶體4509。
另外，雖然示出使用具有圖12A所示的結構的薄膜電晶體用作薄膜電晶體4509、4510的例子，但是本實施例模式所示的發光顯示裝置的薄膜電晶體也可以使用任何其他的實施例模式1至3所示的薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不局限於本實施例模式所示的結構。可以根據從發光元件4511取出發光的方向等而適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別佳的是，使用感光材料，在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續的曲率而成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽層、氮氧化矽層、DLC層等。
另外，供給到源極線驅動電路4503a、4503b、閘極線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511取出發光的方向上的第二基板4506需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮或氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用 PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的發射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的處理。
源極線驅動電路4503a、4503b及閘極線驅動電路4504a、4504b也可以作為在另行準備的基板上形成的驅動電路安裝。此外，也可以另行僅形成源極線驅動電路或其一部分、或者閘極線驅動電路或其一部分安裝。本實施例模式不局限於圖25A和25B的結構。
本實施例模式所示的發光顯示裝置具有實施例模式1至3所示的電阻器以及薄膜電晶體。所以，該發光顯示裝置具有良好的動態特性。
實施例模式7
在本實施例模式中，作為具有實施例模式1至3所示的電阻器以及薄膜電晶體的半導體裝置，示出電子紙的例子。
圖26示出主動矩陣型電子紙。圖26的電子紙採用旋轉球顯示方式。旋轉球顯示方式是指一種方法，其中將分 別著色為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
設置在第一基板580上的薄膜電晶體581是底閘結構的薄膜電晶體，並藉由第一端子或第二端子與第一電極層587在形成在絕緣層585中的開口互相接觸而電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，且其周圍包括充滿了液體的空洞594，並且設置在第一基板580及第二基板596之間的該球形粒子589的周圍填充有有樹脂等的填料595(參照圖26)。在本實施例模式中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。
此外，還可以使用電泳元件代替旋轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒移動到相反方向，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的 圖像。從而，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)從電波發射源離開，也能夠儲存顯示過的圖像。
本實施例模式所示的電子紙具有實施例模式1至3所示的電阻器及薄膜電晶體。因此，電子紙具有良好的動態特性。
實施例模式8
在本實施例模式中，作為具有實施例模式1至3所示的電阻器及薄膜電晶體的半導體裝置，對電子設備的例子進行說明。
圖27A是可攜式遊戲機，其可以包括框體9630、顯示部9631、揚聲器9632、操作鍵9633、連接端子9634、記錄媒體讀取部9635等。圖27A所示的可攜式遊戲機有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；藉由與其他可攜式遊戲機進行無線通信而實現資訊共用；等等。另外，圖27A所示的可攜式遊戲機可以具有各種功能，而不局限於這些功能。
圖27B是數位相機，其可以包括框體9640、顯示部9641、揚聲器9642、操作鍵9643、連接端子9644、快門按鈕9645、圖像接收部9646等。圖27B所示的具有電視圖像接收功能的數位相機可以具有如下功能：拍攝靜止圖像；拍攝動態圖像；對所拍攝的圖像進行自動或手動校正；由天線接收各種資訊；對所拍攝的圖像或由天線接收 到的資訊進行儲存；將所拍攝的圖像或由天線接收到的資訊顯示在顯示部上；等等。另外，圖27B所示的具有電視圖像接收功能的數位相機可以具有各種功能，而不局限於這些功能。
圖27C是電視圖像接收機，其可以包括框體9650、顯示部9651、揚聲器9652、操作鍵9653、連接端子9654等。圖27C所示的電視圖像接收機可以具有如下功能：對電視電波進行處理而將其轉換為視頻信號；對視頻信號進行處理並將其轉換為適於顯示的信號；對視頻信號的幀頻率進行轉換；等等。另外，圖27C所示的電視圖像接收機可以具有各種功能，而不局限於這些功能。
圖28A是電腦，其可以包括框體9660、顯示部9661、揚聲器9662、操作鍵9663、連接端子9664、定位裝置9665、外部連接埠9666等。圖28A所示的電腦可以具有如下功能：將各種資訊(靜止圖像、動態圖像、文字圖像等)顯示在顯示部上；利用各種軟體(程式)控制處理；無線通信或有線通信等的通信功能；利用通信功能而連接到各種電腦網路的功能；根據通信功能進行各種資料的發送或接收；等等。另外，圖28A所示的電腦可以具有各種功能，而不局限於這些功能。
圖28B是手機，其可以包括框體9670、顯示部9671、揚聲器9672、操作鍵9673、麥克風9674等。圖28B所示的手機可以具有如下功能：顯示各種資訊(靜止圖像、動態圖像、文字圖像等)；將日曆、日期或時刻等 顯示在顯示部上；對顯示在顯示部上的資訊進行操作或編輯；利用各種軟體(程式)控制處理；等等。另外，圖28B所示的手機可以具有各種功能，而不局限於這些功能。
本實施例模式所示的電子設備具有實施例模式1至3所示的電阻器以及薄膜電晶體。因此，電子設備具有良好的動態特性。
354:電阻器
355:薄膜電晶體
900:基板
901:第一佈線
902:閘極端子
903:絕緣層
904:接觸孔
905:氧化物半導體層
906:氧化物半導體層
907:佈線
908:佈線
909:氧化矽層
910:氮化矽層
912:佈線

Claims (10)

  1. 一種半導體裝置，包含：
    包含銦和鋅的第一氧化物半導體層；以及
    包含通道形成區的電晶體，
    其中該通道形成區包含第二氧化物半導體層，該第二氧化物半導體層包含銦和鋅，
    其中該第一氧化物半導體層電連接到該電晶體，並且
    其中該第一氧化物半導體層的氫濃度高於該第二氧化物半導體層的氫濃度。
  2. 一種半導體裝置，包含：
    包含銦和鋅的第一氧化物半導體層；以及
    包含通道形成區的電晶體，
    其中該通道形成區包含第二氧化物半導體層，該第二氧化物半導體層包含銦和鋅，
    其中該第一氧化物半導體層電連接到該電晶體，
    其中該第一氧化物半導體層和該第二氧化物半導體層在同一表面上，並且
    其中該第一氧化物半導體層的氫濃度高於該第二氧化物半導體層的氫濃度。
  3. 一種半導體裝置，包含：
    包含銦和鋅的第一氧化物半導體層；以及
    包含通道形成區的電晶體，
    其中該通道形成區包含第二氧化物半導體層，該第二氧化物半導體層包含銦和鋅；以及
    導電層，
    其中該第一氧化物半導體層和該第二氧化物半導體層在同一表面上，
    其中該第一氧化物半導體層透過該導電層電連接到該電晶體，
    其中該導電層具有與該第一氧化物半導體層重疊的區域，並且
    其中該第一氧化物半導體層的電阻低於該第二氧化物半導體層的電阻。
  4. 一種半導體裝置，包含：
    包含銦和鋅的第一氧化物半導體層；以及
    包含通道形成區的電晶體，
    其中該通道形成區包含第二氧化物半導體層，該第二氧化物半導體層包含銦和鋅，
    其中該第一氧化物半導體層電連接到該電晶體，
    其中該第一氧化物半導體層和該第二氧化物半導體層在同一表面上，並且
    其中該第一氧化物半導體層的電阻低於該第二氧化物半導體層的電阻。
  5. 根據請求項1、2、3和4中的任一項之半導體裝置，
    其中該第一氧化物半導體層更包含鎵、鐵、鎳、錳和鈷中的任何一個，並且
    其中該第二氧化物半導體層更包含鎵、鐵、鎳、錳和 鈷中的任何一個。
  6. 根據請求項1、2、3和4中的任一項之半導體裝置，更包含在該第一氧化物半導體層上含有氫的氮化物絕緣層。
  7. 根據請求項1、2、3和4中的任一項之半導體裝置，其中該第一氧化物半導體層與該第二氧化物半導體層隔開。
  8. 根據請求項1、2、3和4中的任一項之半導體裝置，更包含發光元件。
  9. 根據請求項1、2、3和4中的任一項之半導體裝置，更包含液晶元件。
  10. 根據請求項1、2、3和4中的任一項之半導體裝置，
    其中該電晶體更包含閘極電極和閘極絕緣層，並且
    其中該閘極絕緣層被設置入該第二氧化物半導體層和該閘極電極之間。
TW109134372A 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法 TWI754402B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-327998 2008-12-24
JP2008327998 2008-12-24

Publications (2)

Publication Number Publication Date
TW202118008A true TW202118008A (zh) 2021-05-01
TWI754402B TWI754402B (zh) 2022-02-01

Family

ID=41558101

Family Applications (10)

Application Number Title Priority Date Filing Date
TW111105140A TWI835070B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW105119954A TWI600138B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW104124065A TWI550826B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW109134372A TWI754402B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW110126105A TWI779720B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW098143361A TWI476899B (zh) 2008-12-24 2009-12-17 驅動電路和半導體裝置
TW107143278A TWI727231B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW106122257A TWI704695B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW102115027A TWI503955B (zh) 2008-12-24 2009-12-17 驅動電路和半導體裝置
TW112138896A TW202427762A (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW111105140A TWI835070B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW105119954A TWI600138B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW104124065A TWI550826B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW110126105A TWI779720B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW098143361A TWI476899B (zh) 2008-12-24 2009-12-17 驅動電路和半導體裝置
TW107143278A TWI727231B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW106122257A TWI704695B (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法
TW102115027A TWI503955B (zh) 2008-12-24 2009-12-17 驅動電路和半導體裝置
TW112138896A TW202427762A (zh) 2008-12-24 2009-12-17 驅動電路、半導體裝置和用於製造半導體裝置的方法

Country Status (6)

Country Link
US (4) US9202827B2 (zh)
EP (2) EP2202802B1 (zh)
JP (13) JP5568294B2 (zh)
KR (12) KR101620517B1 (zh)
CN (4) CN104064473B (zh)
TW (10) TWI835070B (zh)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102474256B (zh) 2009-09-24 2016-03-02 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
KR101721285B1 (ko) 2009-10-09 2017-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 표시 장치
CN107180608B (zh) 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
DE112011106185B3 (de) 2010-03-02 2023-05-04 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101798645B1 (ko) 2010-03-02 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR102190686B1 (ko) 2010-05-21 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101793047B1 (ko) 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
KR101981808B1 (ko) * 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP6001900B2 (ja) * 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
WO2012157532A1 (en) * 2011-05-16 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9007972B2 (en) 2011-07-01 2015-04-14 Intel Corporation Communication state transitioning control
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5819138B2 (ja) * 2011-08-23 2015-11-18 株式会社日立製作所 半導体装置
JP2013149648A (ja) * 2012-01-17 2013-08-01 Renesas Electronics Corp 半導体装置とその製造方法
US9526091B2 (en) * 2012-03-16 2016-12-20 Intel Corporation Method and apparatus for coordination of self-optimization functions in a wireless network
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6243136B2 (ja) 2012-05-02 2017-12-06 株式会社半導体エネルギー研究所 スイッチングコンバータ
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102014197B1 (ko) * 2012-10-25 2019-08-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI820614B (zh) * 2012-11-28 2023-11-01 日商半導體能源研究所股份有限公司 顯示裝置
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
TWI635613B (zh) * 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20140312341A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Transistor, the Preparation Method Therefore, and Display Panel
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2014188750A1 (ja) * 2013-05-22 2014-11-27 シャープ株式会社 表示装置および表示制御回路
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102050447B1 (ko) * 2013-06-28 2019-12-02 엘지디스플레이 주식회사 인버터, 그를 가지는 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US9214127B2 (en) * 2013-07-09 2015-12-15 Apple Inc. Liquid crystal display using depletion-mode transistors
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6306343B2 (ja) * 2013-12-25 2018-04-04 株式会社半導体エネルギー研究所 ソースフォロワ
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
WO2015166376A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and input/output device
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6864456B2 (ja) * 2015-10-15 2021-04-28 株式会社半導体エネルギー研究所 半導体装置
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法
US20200295053A1 (en) * 2017-04-12 2020-09-17 Mitsubishi Electric Corporation Thin-film transistor substrate and method for manufacturing same
CN107623041B (zh) * 2017-09-08 2021-05-28 河南大学 一种基于氧化物薄膜晶体管的反相器及其制造方法
CN107644880B (zh) * 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
KR101926069B1 (ko) 2017-10-26 2018-12-07 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
US11508760B2 (en) 2018-03-15 2022-11-22 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN109117546B (zh) * 2018-08-08 2023-03-14 北方电子研究院安徽有限公司 一种显示互连线寄生电阻的方法
CN110890428B (zh) * 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
KR102148429B1 (ko) * 2018-11-29 2020-08-27 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
JP6703169B2 (ja) * 2019-05-24 2020-06-03 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN110828579B (zh) 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
KR102227484B1 (ko) * 2020-08-19 2021-03-15 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
CN118202473A (zh) * 2021-11-17 2024-06-14 株式会社村田制作所 电子元件和电路装置
US12101966B2 (en) 2022-04-28 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599959A (ja) 1982-07-07 1984-01-19 Seiko Epson Corp マトリツクスアレ−基板
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2959077B2 (ja) 1990-08-18 1999-10-06 セイコーエプソン株式会社 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2587754B2 (ja) 1992-06-29 1997-03-05 セイコーエプソン株式会社 マトリックスアレー基板
JP3231410B2 (ja) * 1992-08-13 2001-11-19 カシオ計算機株式会社 薄膜トランジスタアレイ及びその製造方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3241515B2 (ja) 1992-12-04 2001-12-25 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH09162408A (ja) * 1995-12-06 1997-06-20 Toshiba Corp 半導体集積回路装置
DE19622646B4 (de) * 1995-06-06 2005-03-03 Kabushiki Kaisha Toshiba, Kawasaki Integrierte Halbleiterschaltungsvorrichtung
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6758552B1 (en) * 1995-12-06 2004-07-06 Hewlett-Packard Development Company Integrated thin-film drive head for thermal ink-jet printer
JP3490203B2 (ja) 1995-12-28 2004-01-26 エルジー フィリップス エルシーディー カンパニー リミテッド 電界効果トランジスタおよびその駆動方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3777706B2 (ja) 1997-02-21 2006-05-24 ソニー株式会社 表示装置
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3459560B2 (ja) * 1998-02-10 2003-10-20 三洋電機株式会社 半導体装置及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) * 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002158304A (ja) 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4877866B2 (ja) 2003-10-28 2012-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1890698B (zh) 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4801407B2 (ja) 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP2006156921A (ja) * 2004-11-30 2006-06-15 Rikogaku Shinkokai 半導体装置およびその製造方法
JP2006163507A (ja) * 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP4648081B2 (ja) * 2005-05-16 2011-03-09 リンテック株式会社 貼合装置及び貼合方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI444731B (zh) * 2006-05-16 2014-07-11 Semiconductor Energy Lab 液晶顯示裝置和半導體裝置
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP2008004256A (ja) 2006-05-25 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR101446191B1 (ko) 2006-05-25 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7824943B2 (en) * 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4710779B2 (ja) * 2006-09-28 2011-06-29 株式会社日立製作所 力学量計測装置
TWI749346B (zh) * 2006-09-29 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
KR20080047179A (ko) 2006-11-24 2008-05-28 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8816484B2 (en) * 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US20080213927A1 (en) * 2007-03-02 2008-09-04 Texas Instruments Incorporated Method for manufacturing an improved resistive structure
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN100498447C (zh) * 2007-09-11 2009-06-10 华映视讯（吴江）有限公司 液晶显示器模组的组装方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
CN102265405B (zh) * 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
US9443888B2 (en) 2016-09-13
KR20210064148A (ko) 2021-06-02
KR20100075407A (ko) 2010-07-02
US20140357019A1 (en) 2014-12-04
KR102111262B1 (ko) 2020-05-15
KR20150018479A (ko) 2015-02-23
KR20160121475A (ko) 2016-10-19
KR20240149833A (ko) 2024-10-15
JP2019012274A (ja) 2019-01-24
US20170025448A1 (en) 2017-01-26
JP2014197678A (ja) 2014-10-16
KR102426819B1 (ko) 2022-08-01
CN104064473A (zh) 2014-09-24
KR102005256B1 (ko) 2019-07-31
US9941310B2 (en) 2018-04-10
JP2014039041A (ja) 2014-02-27
JP2016096346A (ja) 2016-05-26
TW202224143A (zh) 2022-06-16
JP2022070959A (ja) 2022-05-13
TW201635485A (zh) 2016-10-01
KR101903353B1 (ko) 2018-10-04
KR101610018B1 (ko) 2016-04-07
JP2017152704A (ja) 2017-08-31
TWI476899B (zh) 2015-03-11
US20160358950A1 (en) 2016-12-08
JP6681952B2 (ja) 2020-04-15
EP2515337B1 (en) 2016-02-24
JP5352719B2 (ja) 2013-11-27
KR20200053455A (ko) 2020-05-18
KR102650248B1 (ko) 2024-03-25
KR102712927B1 (ko) 2024-10-07
TWI835070B (zh) 2024-03-11
KR101665960B1 (ko) 2016-10-13
KR102258562B1 (ko) 2021-05-31
TW201913955A (zh) 2019-04-01
CN103219394B (zh) 2016-04-06
JP2013042143A (ja) 2013-02-28
TWI754402B (zh) 2022-02-01
JP5470434B2 (ja) 2014-04-16
CN104078471B (zh) 2017-04-05
CN101794791B (zh) 2014-08-13
TW201334157A (zh) 2013-08-16
EP2202802B1 (en) 2012-09-26
EP2515337A1 (en) 2012-10-24
KR20230119081A (ko) 2023-08-16
CN101794791A (zh) 2010-08-04
CN104064473B (zh) 2017-04-12
TW201541609A (zh) 2015-11-01
TW202427762A (zh) 2024-07-01
TW201739058A (zh) 2017-11-01
KR20130047725A (ko) 2013-05-08
JP2010171394A (ja) 2010-08-05
JP2014123742A (ja) 2014-07-03
EP2202802A1 (en) 2010-06-30
JP2023134532A (ja) 2023-09-27
TWI550826B (zh) 2016-09-21
JP2020123727A (ja) 2020-08-13
US20100163874A1 (en) 2010-07-01
TWI727231B (zh) 2021-05-11
CN104078471A (zh) 2014-10-01
TWI503955B (zh) 2015-10-11
KR20160056318A (ko) 2016-05-19
US9202827B2 (en) 2015-12-01
JP5452758B2 (ja) 2014-03-26
JP5568294B2 (ja) 2014-08-06
TWI600138B (zh) 2017-09-21
JP6114808B2 (ja) 2017-04-12
KR20170110056A (ko) 2017-10-10
JP6386608B2 (ja) 2018-09-05
JP5857085B2 (ja) 2016-02-10
JP2013062517A (ja) 2013-04-04
KR20180103789A (ko) 2018-09-19
TW202143441A (zh) 2021-11-16
CN103219394A (zh) 2013-07-24
TWI779720B (zh) 2022-10-01
JP6636582B2 (ja) 2020-01-29
KR101620517B1 (ko) 2016-05-12
JP5679491B2 (ja) 2015-03-04
TW201112394A (en) 2011-04-01
TWI704695B (zh) 2020-09-11
JP2014143420A (ja) 2014-08-07
KR20220110146A (ko) 2022-08-05
KR101460016B1 (ko) 2014-11-11
JP2019016796A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
KR102712927B1 (ko) 반도체 장치
JP7578764B2 (ja) 半導体装置