KR102227484B1 - 플렉서블 디스플레이 및 이의 제조 방법 - Google Patents

플렉서블 디스플레이 및 이의 제조 방법 Download PDF

Info

Publication number
KR102227484B1
KR102227484B1 KR1020200104153A KR20200104153A KR102227484B1 KR 102227484 B1 KR102227484 B1 KR 102227484B1 KR 1020200104153 A KR1020200104153 A KR 1020200104153A KR 20200104153 A KR20200104153 A KR 20200104153A KR 102227484 B1 KR102227484 B1 KR 102227484B1
Authority
KR
South Korea
Prior art keywords
layer
silicon nitride
film
nitride layer
silicon oxide
Prior art date
Application number
KR1020200104153A
Other languages
English (en)
Other versions
KR20200102395A (ko
Inventor
안성국
서상준
민훈기
진동언
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200104153A priority Critical patent/KR102227484B1/ko
Publication of KR20200102395A publication Critical patent/KR20200102395A/ko
Application granted granted Critical
Publication of KR102227484B1 publication Critical patent/KR102227484B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Abstract

본 발명은 두께가 얇으면서도, 박막 트랜지스터와 같은 전자 소자에 영향을 주지 않는 막스트레스 범위를 갖고, 산소 및 수분 차단 특성이 좋은 배리어막을 포함하는 플렉서블 디스플레이용 기판 및 이의 제조 방법을 제공하기 위하여 , 유리전이온도가 350°C 이상 500°C 이하인 플라스틱 기판; 및 상기 플라스틱 기판 상에 하나 이상의 산화실리콘층 및 하나 이상의 질화실리콘층이 교대로 적층된 다층구조이며, 상기 산화실리콘층과 상기 질화실리콘층에 의한 막스트레스가 -200 내지 200 MPa 인 배리어막; 을 포함하는 플렉서블 디스플레이용 기판을 개시한다.

Description

플렉서블 디스플레이 및 이의 제조 방법{flexible display and Method for manufacturing the same}
본 발명은 플렉서블 디스플레이용 기판 및 이의 제조 방법에 관한 것이다.
액정 디스플레이 장치(liquid crystal display device) 및 유기 발광 디스플레이 장치(organic light emitting display device) 등은 현재 디지털 카메라나 비디오 카메라 또는 휴대정보단말기(PDA)나 휴대전화 등의 모바일 기기용 디스플레이로 그 시장을 확대하고 있다. 이러한 모바일 기기용으로는 얇고, 가볍고 더 나아가 깨지지 않는 특성이 요구된다. 얇고 가볍게 제작하기 위해, 제조 시 얇은 글라스재 기판을 사용하는 방법 외에, 기존의 글라스재 기판을 사용해 제작한 후 이 글라스재 기판을 기계적 또는 화학적 방법으로 얇게 만드는 방법이 도입되었다. 그러나 이러한 공정은 복잡할 뿐만 아니라 잘 깨질 수 있어 실사용이 어렵다는 문제점이 있었다. 또한 이러한 모바일 기기들은 휴대하기 쉽고, 다양한 형상의 디스플레이 장치에 적용되기 위해, 곡면 구현이 가능한 플렉서블한 특성이 요구된다. 그러나 기존의 글라스재 기판은 플렉서블 특성을 구현하기가 어려운 문제점이 있었다.
이에 따라 플라스틱 기판을 사용하여 디스플레이 장치를 제조하려는 시도가 있었으나, 수분 및 산소의 투과율이 높다는 단점과 고온 공정에 적합하지 않다는 문제가 있다.
본 발명은 두께가 얇으면서도, 박막 트랜지스터와 같은 전자 소자에 영향을 주지 않는 막스트레스 범위를 갖고, 산소 및 수분 차단 특성이 좋은 배리어막을 포함하는 플렉서블 디스플레이용 기판 및 이의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따르면 유리전이온도가 350°C 이상 500°C 이하인 플라스틱 기판; 및 상기 플라스틱 기판 상에 하나 이상의 산화실리콘층(SiOx) 및 하나 이상의 질화실리콘층(SiNx)이 교대로 적층된 다층구조이며, 상기 산화실리콘층과 상기 질화실리콘층에 의한 막스트레스의 평균이 -200 내지 200 MPa 인 배리어막; 을 포함하는 플렉서블 디스플레이용 기판을 제공한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx/SiNx/SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막에 포함된 상기 산화실리콘층은 컴프레시브(compressive) 형태의 막스트레스를 가지며, 상기 질화실리콘층은 텐사일(tensile) 형태의 막스트레스를 가진다.
여기서 상기 질화실리콘층은 막밀도가 2.5 내지 2.7g/cm3을 갖는다.
여기서 상기 질화실리콘층은 막내 수소 함유량이 13 내지 17%이다.
여기서 상기 배리어막에 포함된 상기 질화실리콘층 각각의 두께는 200 Å내지 1000Å이다.
여기서 상기 배리어막에 포함된 상기 산화실리콘층 각각의 두께는 1000 Å내지 3000Å이다.
여기서 상기 플리스틱 기판은 폴리이미드, 폴리카보네이트, 폴리페닐렌설파이드, 폴리아릴린에테르술폰 중 적어도 하나를 포함하는 것을 특징으로 한다.
본 발명의 다른 측면에 의하면, 유리전이온도가 350°C 이상 500°C 이하인 플라스틱 기판을 제공하는 단계; 및 상기 플라스틱 기판 상에 하나 이상의 산화실리콘층 및 하나 이상의 질화실리콘층을 교대로 적층하여, 상기 산화실리콘층과 상기 질화실리콘층에 의한 막스트레스의 평균이 -200 내지 200 MPa 인 배리어막 을 형성하는 단계; 를 포함하는 플렉서블 디스플레이용 기판의 제조 방법을 제공한다.
여기서 상기 배리어막은 350°C 이상 400°C 이하 범위의 온도에서 고온 증착을 통해 형성한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막은 SiOx/SiNx/SiOx/SiNx/SiOx/SiNx/SiOx로 이루어진 것을 특징으로 한다.
여기서 상기 배리어막에 포함된 산화실리콘층은 컴프레시브(compressive) 형태의 막스트레스를 가지며, 상기 질화실리콘층은 텐사일(tensile) 형태의 막스트레스를 갖는다.
여기서 상기 질화실리콘층은 막밀도가 2.5 내지 2.7g/cm3을 갖는다.
여기서 상기 질화실리콘층은 막내 수소 함유량이 13 내지 17%이다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이상과 같은 본 발명의 일 실시 예에 의한 플렉서블 디스플레이용 기판 및 이의 제조 방법에 따르면, 고온에서 플라스틱 기판 상에 배리어막을 형성함으로써, 두께가 얇고, 박막 트랜지스터 및 전자소자에 영향을 주지 않는 스트레스 범위를 갖는 플렉서블 디스플레이용 기판을 제공할 수 있다.
또한, 본 발명의 일 실시 예에 의한 배리어막은 질화실리콘층을 포함하며, 상기 질화실리콘층은 막내 수소원자의 함유량이 낮아 막밀도가 높아, 높은 효율로 수분 및 산소의 투과를 방지하는 장점이 있다.
도 1 은 본 발명의 제1 실시예에 관한 플렉서블 디스플레이용 기판(1000)을 도시한 단면도이다.
도 2 는 본 발명의 제2 실시예에 관한 플렉서블 디스플레이용 기판(1000a)을 도시한 단면도이다.
도 3 은 본 발명의 제3 실시예에 관한 플렉서블 디스플레이용 기판(1000b)을 도시한 단면도이다.
도 4 내지 도 6은 도 1의 플렉서블 디스플레이용 기판(1000)을 사용하여 디스플레이 장치를 제조하는 방법을 나타낸 것이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1 은 본 발명의 제1 실시예에 관한 플렉서블 디스플레이용 기판(1000)을 도시한 단면도이다.
본 실시예에 관한 플렉서블 디스플레이용 기판(1000)은 플라스틱 기판(50), 플라스틱 기판(50) 상에 형성된 배리어막(100)을 포함한다.
플라스틱 기판(50)은 플렉서블 디스플레이를 구현할 수 있도록, 곡면 구현이 가능한 플렉서블(flexible)한 특성을 가진다. 또한 플라스틱 기판(50)은 플렉서블한 특성을 구현하도록 박막의 형태로 형성되는 것이 바람직하다.
본 발명에 의한 플라스틱 기판(50)은 약 350°C 이상 500°C 이하의 유리전이온도(transition temperature; TG)를 갖는 것이 바람직하다. 왜냐하면, 플라스틱 기판(50)상에 배리어막(100), 박막 트랜지스터 및 전자 소자를 형성하는 과정이 고온에서 진행되더라도 변형되지 않고 기판의 역할을 안정적으로 수행해야 하기 때문이다. 구체적으로 배리어막(100)을 형성하는 과정은 약 350°C 이상 400°C 이하의 고온에서 진행된다. 따라서 만약 플라스틱 기판(50)의 유리전이온도가 약 350°C 미만인 경우, 약 350°C의 고온 공정 중 플라스틱 기판(50)이 탄성을 가진 고무처럼 변하여 디스플레이용 기판의 역할을 수행할 수 없다. 또한 유리전이온도가 약 500°C 를 초과하는 플라스틱 기판(50)은 플라스틱 기판(50) 자체의 가공성이 나쁘기 때문에 사용하지 않는다.
플라스틱 기판(50)은 고내열성을 가진 고분자로 이루어질 수 있다. 예를 들어 엔지니어링 플라스틱(engineering plastics)의 일종으로 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide: PI), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP), 폴리아릴렌에테르술폰(poly(aryleneether sulfone)) 으로 이루어진 그룹으로부터 선택되는 하나 이상의 물질을 포함할 수 있다. 특히, 폴리이미드(PI)는 기계적 강도가 우수하며 유리전이온도가 약 450℃로 다른 고분자에 비하여 내열성이 우수하다. 따라서 폴리이미드를 포함하는 플라스틱 기판(50)상에 배리어막(100)을 형성하는 공정 과정이 고온에서 진행되더라도 배리어막(100)의 하중에 의해 처지지 않고 기판의 역할을 안정적으로 수행할 수 있다. 한편, 폴리이미드를 비롯하여 상술한 고분자를 포함하는 플라스틱 기판(50)은 산소 및 수분에 대한 투과성이 높다. 따라서 플라스틱 기판(50)상에 직접 박막 트랜지스터 및 전자 소자를 제작할 경우, 플라스틱 기판(50)을 투과한 산소 및 수분에 노출되어 디스플레이의 수명이 급격히 감소하는 문제가 있다. 따라서, 플라스틱 기판(50)상에 산소 및 수분 투과를 저지하는 배리어막(100)이 필수적으로 형성되어야 한다.
배리어막(100)은 플라스틱 기판(50) 상에 형성되며, 하나 이상의 산화실리콘(SiOx)층 및 하나 이상의 질화실리콘(SiNx)층이 교대로 적층된 다층구조이다. 배리어막(100)은 플라스틱 기판(50)의 상부에 평활한 면을 형성하고 플라스틱 기판(50)의 상부로 산소 및 수분을 비롯한 불순 원소가 침투하는 것을 차단한다. 배리어(100)막은 플라즈마를 사용한 PECVD(plasma enhanced chemical vapor deosition)법에 의해 증착될 수 있다. 그러나 이에 한정하지 않고 APCVD(atmospheric pressure CVD)법, LPCVD(low pressure CVD)법 등 다양한 증착 방법에 의해 증착될 수 있다. 본 발명에 의하면, 막을 박막화하고, 일정한 스트레스를 가지며, 막밀도를 높이기 위하여 배리어막(100)을 고온에서 형성하는 것을 특징으로 한다. 특히, 본 발명에 의하면 유리전이온도가 매우 높은 플라스틱 기판(50)을 사용하기 때문에 고온 공정을 수행할 수 있다.
본 발명에서 배리어막(100)은 약 350°C 이상 400°C 이하 범위의 고온에서 형성된다. 따라서, 배리어막(100)은 일정한 막 스트레스를 가지며, 두께가 얇으면서도 막밀도가 높아 수분 및 산소 투과를 효과적으로 저지할 수 있도록 형성할 수 있다. 이하에서는 본 발명에 의한 배리어막(100)의 특성을 알아본다.
도 1을 참조하면, 본 발명의 제1실시예 의한 배리어막(100)은 플라스틱 기판(50)상에 형성된 제1산화실리콘층(SiOx)(101), 제1산화실리콘층(101)상에 형성된 질화실리콘층(SiNx)(201) 및 질화실리콘층(201) 상에 형성된 제2산화실리콘층(SiOx)(102)으로 이루어진 것을 특징으로 한다. 여기서 산화실리콘층(101, 102) 각각은 약 -100 내지 -300 MPa 의 막스트레스를 가지며, 질화실리콘층(201)은 약 -50 내지 200 MPa 의 막스트레스를 가질 수 있다. 여기서 막 스트레스란, 박막층이 가지는 단위면적당 힘의 크기를 나타내며, 그 종류로 압축(compressive) 스트레스 또는 인장(tensile) 스트레스가 있다. 본 발명에서는 압축 스트레스는 음의 정수로 표현하며, 인장 스트레스는 양의 정수로 표현한다. 또한 압축 스트레스는 박막을 미는 방향의 힘이며 박막이 아래로 구부러지는 방향의 힘일 수 있다. 반면, 인장 스트레스는 박막을 당기는 방향의 힘이며 박막이 위로 구부러지는 방향의 힘일 수 있다.
한편 본 발명에 의하면, 산화실리콘층(101, 102) 각각은 압축 형태의 스트레스를 가지며, 질화실리콘층(201)은 인장 형태의 스트레스를 가지는 것이 바람직하다. 그래야만, 서로 다른 형태의 스트레스를 가지면서 교대로 적층된 막이 외부의 충격이나 휘어짐에 강인해진다. 또한, 배리어막(100) 상에 형성된 박막 트랜지스터 및 전자 소자에 스트레스 면에서 영향을 주지않는 플렉서블 디스플레이용 기판(1000)을 실현할 수 있다.
본 발명에 의한 배리어막(100)은 약 -200 내지 200MPa의 막 스트레스를 가지는 것을 특징으로 한다. 배리어막(100)의 막스트레스가 약 -200MPa 미만이거나 약 200 MPa 초과인 경우, 배리어막(100)을 포함하는 플렉서블 디스플레이용 기판(1000)이 아래쪽 또는 위쪽으로 휠 수 있다. 이 경우, 플렉서블 디스플레이용 기판(1000)의 이송 및 공정 투입시 장비에 걸리는 문제가 발생한다. 한편, 배리어막(100)의 막스트레스가 -200MPa 미만이거나 200 MPa 초과인 경우, 배리어막(100) 상부와 그 위에 형성된 다른 박막의 경계면에서 과도한 스트레스에 의한 단층 현상(dislocation)이 발생할 수 있다. 이러한 단층 현상은 배리어막(100) 상에 형성된 박막 트랜지스터 및 전자소자의 특성을 저하시키는 문제가 있다. 이외에도 해당 수치범위 외에서는 배리어막(100) 상에 형성된 다른 박막의 막질이 저하되어 전자 소자의 전기적 특성을 저하시키거나 불량이 발생될 수 있다. 또한 배리어막이 약 0 MPa의 막스트레스를 가지는 경우가 포함될 수 있다. 왜냐하면, 배리어막에 포함된 산화실리콘층(101, 102) 각각과 질화실리콘층(201)이 서로 다른 종류의 막스트레스를 가져 배리어막 전체의 막스트레스가 상쇄되어 약 0 MPa이 되는 경우가 발생할 수 있기 때문이다. 따라서 이 경우 배리어막에 포함된 각 층의 막스트레스가 없는 것은 아니다.
한편, 질화실리콘층(201)의 두께는 약 200Å 내지 1000 Å일 수 있다. 여기서 질화실리콘층(201)의 두께가 약 200Å 이상인 것은 상술한 두께가 박막이 형성되기 위한 최소 두께이기 때문이다. 또한, 질화실리콘층(201)의 두께가 약 1000Å 이하인 것으로 한정한 이유는 다음과 같다. 고온 공정에서 질화실리콘층(201)을 형성하면, 실리콘원자와 수소원자의 결합력이 약해지면서 수소원자가 분리되어 빠져나가고, 막내 수소원자의 함유량이 줄어들면서 막의 스트레스 형태가 압축스트레스에서 인장스트레스로 변화하게 된다. 이 과정에서 질화실리콘층(201)의 두께가 1000Å 를 초과하는 경우 질화실리콘층(201)이 깨지거나 박리되는 문제가 발생한다.
산화실리콘층(101, 102)각각의 두께는 약 1000Å 내지 3000 Å일 수 있다. 산화실리콘층(101, 102) 각각의 두께가 약 1000 Å미만이면 막을 형성하기 어렵고, 약 3000 Å 초과이면 막을 형성하기 위한 공정시간이 급격히 증가하기 때문이다.
본 발명에 있어서, 특히 배리어막(100)에 포함된 질화실리콘층(201)의 수소원자 함유량에 의해 수분 및 산소의 투과율에 제어될 수 있다. 이하에서는 질화실리콘층(201)의 형성 방법 및 특징을 자세히 설명한다.
PECVD법에 의해 약 350°C 이상 400°C 이하의 고온에서 질화실리콘층(201)을 형성하는 메커니즘은 다음과 같다. 피증착체인 플라스틱 기판(50)을 챔버에 넣고 플라즈마 분위기 하에 약 350°C 이상 400°C 이하의 공정온도를 세팅한다. 질화실리콘층(201)은 실란(SiH4) 및 암모니아(NH3)에 의해 형성된다. 플라즈마에 의해 실란(SiH4)은 실리콘원자(Si)와 수소원자(H)로 분해된다. 또한 암모니아(NH3)는 질소원자(N)와 수소원자(H)로 분해된다. 이렇게 분해된 각각의 원자는 플라스틱 기판(50)에 떨어지고, 떨어진 각각의 원자가 플라스틱 기판(50)의 표면온도에 의해 반응한다. 이 때, 실리콘원자(Si)와 질소원자(N) 및 수소원자(H)가 주로 결합하는데, 실리콘원자(Si)와 질소원자(N)의 결합에 비하여 실리콘원자(Si)와 수소원자(H)의 결합력이 약하기 때문에, 고온에서 실리콘원자(Si)와 질소원자(N)는 결합을 유지하더라도 실리콘원자(Si)와 수소원자(H)는 분리된다. 결국, 실리콘원자(Si)와 분리된 수소원자(H)는 수소분자(H2)가 되어 날아가게 된다. 따라서, 본 발명과 같이 고온에서 질화실리콘층(201)을 형성하는 경우, 질화실리콘층(201) 내의 수소원자(H)의 함유량이 낮아진다. 또한, 질화실리콘층(201)의 수소원자(H) 함유량이 낮아질수록 다른 의미로 질소와 실리콘의 결합이 많아질수록 질화실리콘층(201)의 스트레스 형태는 인장 (tensile) 스트레스가 된다. 한편, 질화실리콘층(201)의 수소원자(H) 함유량이 낮아질수록 막밀도는 증가한다.
본 발명에 의한 질화실리콘층(201)의 막내 수소원자 함유량은 약 13% 내지 17% 인 것이 바람직하다. 왜냐하면, 상술한 바와 같이 질화실리콘층(201)의 막내 수소원자 함유량은 질화실리콘을 형성하는 온도에 의존한다. 실험적으로, 질화실리콘층을 약 350°C 이상 400°C 이하의 고온에서 증착할 경우 막내 수소원자 함유량은 약 13% 내지 17%이 된다. 한편, 질화실리콘층(201)의 막내 수소원자 함유량이 약 13% 미만인 경우, 질화실리콘층(201)의 막밀도가 증가하는 장점이 있으나, 질화실리콘층(201)이 인장 형태의 막스트레스가 임계치 이상으로 커져 배리어막의 스트레스의 균형이 깨지는 문제가 있다. 반면, 질화실리콘층(201)의 막내 수소원자 함유량이 약 17% 초과인 경우, 질화실리콘층(201)의 막밀도가 급격히 떨어져 박막 트랜지스터 및 전자 소자를 향해 산소 및 수분을 비롯한 불순 원소가 침투하는 것을 막을 수 없는 문제가 있다.
본 발명에 의한 질화실리콘층(201)의 막밀도는 약 2.5 내지 2.7g/cm3 인 것이 바람직하다. 질화실리콘층(201)의 막밀도는 질화실리콘층(201) 막내 수소원자 함유량에 의존한다. 질화실리콘층(201)의 막내 수소원자 함유량은 약 13% 내지 17%인 경우, 질화실리콘층의 막밀도가 약 2.5 내지 2.7g/cm3 를 나타낼 수 있다. 한편, 질화실리콘층(201)의 막밀도가 약 2.5 g/ cm3 미만인 경우, 질화시리콘층(201)은 박막 트랜지스터 및 전자 소자를 향해 산소 및 수분을 비롯한 불순 원소가 침투하는 것을 막는 기능이 급격히 감소한다. 반면, 질화실리콘층(201)의 막밀도가 약 2.7g/ cm3 초과인 경우는 막내 수소원자 함유량이 약 13 내지 17% 인 경우 도출되기 힘들다.
도 2 는 본 발명의 제2 실시예에 관한 플렉서블 디스플레이용 기판(1000a)을 도시한 단면도이다. 도 2를 참조하면, 본 발명의 제2 실시예에 관한 플렉서블 디스플레이용 기판(1000a)은 플라스틱 기판(50)상에 하나 이상의 산화실리콘층 및 질화실리콘층이 교대로 적층된 점이 제1실시예와 유사하다. 다만, 제1실시예와 달리 제2 실시예에 의한 배리어막(100a)은 제1산화실리콘층(101), 제1산화실리콘층(101) 상에 적층된 제1질화실리콘층(201), 제1질화실리콘층(201)상에 적층된 제2산화실리콘층(102), 제2산화실리콘층(102) 상에 적층된 제2질화실리콘층(202) 및 제2질화실리콘층(202) 상에 적층된 제3산화실리콘층(103)으로 이루어진 것이 상이하다. 그러나, 배리어막의 특징, 산화실리콘층 및 질화실리콘 각각의 두께, 막 스트레스 형태, 막내 수소원자 함유량, 막밀도, 형성 조건 등의 특징은 제1실시예와 모두 동일하므로, 중복되는 설명은 생략한다.
도 3 은 본 발명의 제3 실시예에 관한 플렉서블 디스플레이용 기판(1000b)을 도시한 단면도이다. 도 3을 참조하면, 본 발명의 제3 실시예에 관한 플렉서블 디스플레이용 기판(1000b)은 플라스틱 기판(50)상에 하나 이상의 산화실리콘층 및 질화실리콘층이 교대로 적층된 점이 본 발명의 제1실시예 및 제2실시예와 유사하다. 다만, 제1실시예 및 제2실시예와 달리 제3실시예에 의한 배리어막(100b)은 제1산화실리콘층(101), 제1산화실리콘층(101) 상에 적층된 제1질화실리콘층(201), 제1질화실리콘층(201)상에 적층된 제2산화실리콘층(102), 제2산화실리콘층(102) 상에 적층된 제2질화실리콘층(202), 제2질화실리콘층(202) 상에 적층된 제3산화실리콘층(103), 제3산화실리콘층(103) 상에 적층된 제3질화실리콘층(203) 및 제3질화실리콘층(203) 상에 적층된 제4산화실리콘층(104)으로 이루어진 것이 상이하다. 그러나, 배리어막(100)의 특징, 산화실리콘층 및 질화실리콘 각각의 두께, 막 스트레스 형태, 막내 수소원자 함유량, 막밀도, 형성 조건 등의 특징은 제1실시예와 모두 동일하므로, 중복되는 설명은 생략한다.
도 4 내지 도 6은 도 1의 플렉서블 디스플레이용 기판(1000)을 사용하여 디스플레이 장치를 제조하는 방법을 나타낸 것이다. 특히 도 4 및 도 5는 도 1의 플렉서블 디스플레이용 기판(1000)의 제조 방법을 나타낸 것이다. 설명의 편의를 위하여 본 발명의 제1 실시예에 의한 플렉서블 디스플레이용 기판(1000)을 사용하는 내용만 설명하겠으나, 이에 한정되지 않고 제2 실시예 및 제3 실시예에 의한 플렉서블 디스플레이용 기판(1000a, 1000b)을 사용할 수 있다.
도 4를 참조하면, 먼저 플라스틱 기판(50)을 준비한다. 상기 플라스틱 기판(50)은 고온 공정을 견딜 수 있도록 유리전이온도가 약 350°C 이상 500°C이하인 것이 바람직하다.
도 5를 참조하면, 플라스틱 기판(50) 상에 배리어막(100)을 형성한다. 여기서 배리어막(100)은 약 350°C 이상 400°C 이하 범위의 고온에서 PECVD 법에 의해 형성한다. 구체적으로 배리어막(100)은 제1산화실리콘층(101), 제1산화실리콘층상에 형성되 질화실리콘층(201) 및 질화실리콘층(201)상에 형성된 제2산화실리콘층(102)로 이루어진다. 여기서 각 산화실리콘층(101, 102) 각각은 약 1000Å 내지 3000Å 두께로 형성하며, 질화실리콘층(201)은 약 200Å 내지 1000Å 두께로 형성한다. 산화실리콘층(101, 102) 각각은 압축 형태의 막 스트레스를 가지며, 질화실리콘층(201)은 인장 형태의 막 스트레스를 가진다. 또한 배리어막(100)의 막 스트레스는 약 -200MPa 내지 200MPa 이다. 여기서 배리어막(100)의 막 스트레스가 상기 범위 밖일 때, 기판이 휘거나 배리어막(100)과 그 위에 적층될 소자 간의 경계면에서 스트레스로 인한 단층 현상이 일어나는 문제가 있다.
특히 배리어막(100)에 포함된 질화실리콘층(201)은 약 350°C 이상 400°C 이하 범위의 고온에서 실란(SiH4)과 암모니아(NH3)를 사용하여 PECVD 법에 의해 형성될 수 있다. 이렇게 형성된 질화실리콘층(201)의 막내 수소원자 함유량은 약 13 내지 17% 이며, 막밀도는 약 2.5 내지 2.7g/ cm3 일 수 있다. 질화실리콘층(201)이 막내 수소원자 함유량을 약 13 내지 17% 가질 때, 막밀도가 약 2.5 내지 2.7g/ cm3 로 형성될 수 있고 디스플레이 장치 제조에 적합한 정도로 수분 및 산소의 투과를 저지할 수 있다.
도 6을 참조하면, 배리어막(100) 상에 형성되어 패터닝된 소스영역(10s) 및 드레인 영역(10d), 채널 영역(10c)을 포함하는 반도체층(10)을 형성하고, 반도체층(10) 상에 형성되는 제1절연층(11)을 형성한다. 또한, 제1절연층(11) 상에 형성되며 반도체층(10)과 대응되도록 형성되는 게이트 전극(20g)을 형성하고 게이트 전극(20g) 상에 형성되는 제2절연층(12)을 형성한다. 다음으로, 제1절연층(11) 및 제2절연층(12)에 컨택홀을 형성하고, 컨택홀을 통해 상기 반도체층(10)과 전기적으로 연결되는 소스전극(20s) 및 드레인 전극(20d)을 형성함으로써 박막 트랜지스터의 제조할 수 있다. 이외에도 도 6에는 도시되지 않았지만, 커패시터, 유기 발광 소자(OLED)를 비롯한 전자소자를 더 형성하여 플렉서블 디스플레이를 제조할 수 있다.
고온에서 배리어막을 형성하지 않는 경우, 수분 및 산소의 차단 특성을 향상하기 위하여 산화실리콘층 및 질화실리콘의 두께를 두껍게 증착해야 한다. 또한 저온에서 형성된 배리어막은 입자가 성긴 구조이므로 막 스트레스가 매우 크며, 수소원자의 함유량이 높아 막밀도도 낮다. 결국, 저온에서 형성된 배리어막은 막 스트레스가 커서 박막 트랜지스터 및 전자 소자에 영향을 주며, 수분 및 산소 차단 특성이 나쁘고, 막의 두께가 얇지 않은 단점이 있었다. 그러나 본 발명에 의하면, 고온에서 배리어막을 형성함으로써, 이와 같은 문제를 해소할 수 있다. 또한 고온 공정이 가능하도록 플라스틱 기판은 유리전이온도가 높은 것을 사용하였다.
한편, 도 6에서는 박막 트랜지스터의 일 예로서 탑 게이트(top gate) 방식의 박막 트랜지스터가 구비된 경우를 도시하고 있다. 그러나 바텀 게이트(bottom gate) 방식 등 다른 구조의 박막 트랜지스터가 구비될 수 있음은 물론이다. 또한 도 6에는 하나의 박막 트랜지스터만 도시되어 있으나, 이는 설명의 편의를 위한 것일 뿐, 본 발명은 이에 한정되지 않으며, 복수 개의 박막 트랜지스터와 복수 개의 커패시터 및 복수 개의 유기 발광 소자(OLED)가 포함될 수 있음은 물론이다.
또한, 도 6에서는 박막 트랜지스터 및 전자 소자가 형성되는 하부 기판에 본 발명에 의한 플렉서블 디스플레이용 기판(1000)이 사용되는 경우를 도시하였으나, 이에 한정되지 않고 본 발명에 의한 플렉서블 디스플레이용 기판(1000)은 봉지 부재에 사용될 수 있다. 즉, 본 발명에 의한 플렉서블 디스플레이용 기판(1000)을 포함하는 봉지 부재를 별도로 형성하고, 봉지 부재를 유기 발광 소자(OLED)에 결합함으로써, 유기 발광 소자(OLED)의 봉지(encapsulation)를 용이하게 한다.
또한, 본 발명에 의한 플렉서블 디스플레이용 기판은 평판 표시 장치로서 유기 발광 표시 장치 및 액정 표시 장치를 비롯한 다양한 표시 소자에 사용할 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1000: 플렉서블 디스플레이용 기판
50: 플라스틱 기판
101, 102, 103, 104: 산화실리콘층
201, 202, 203: 질화실리콘층
100: 배리어막
10: 반도체층
10s, c, d: 소스영역, 채널영역, 드레인영역
11, 12: 절연층
20g, s, d: 게이트전극, 소스전극, 드레인전극

Claims (11)

  1. 플렉서블 기판;
    상기 플렉서블 기판 상에 배치된 박막트랜지스터 및 발광소자; 및
    상기 발광소자 상부에 배치되는 봉지 부재;를 포함하며,
    상기 봉지 부재는,
    상기 플렉서블 기판 상에 하나 이상의 산화실리콘층 및 하나 이상의 질화실리콘층이 교대로 적층된 다층구조인 배리어막;을 포함하며,
    상기 질화실리콘층 한 층의 두께는 200Å 내지 1000 Å, 상기 산화실리콘층 한 층의 두께는 1000Å 내지 3000Å 으로 구비되고,
    상기 산화실리콘층은 압축(compressive) 또는 인장(tensile) 형태의 막 스트레스를 가지고, 상기 질화실리콘층은 상기 산화실리콘층과 다른 형태의 막 스트레스를 가지며,
    상기 질화실리콘층의 막밀도는 2.5 내지 2.7g/ cm3 인, 플렉서블 디스플레이.
  2. 제1항에 있어서,
    상기 질화실리콘층은 막내 수소함유량이 13% 내지 17%인, 플렉서블 디스플레이.
  3. 제1항에 있어서,
    상기 배리어막의 막스트레스는 -200 내지 200MPa인, 플렉서블 디스플레이.
  4. 제1항에 있어서,
    상기 플렉서블 기판은 유리전이온도가 350°C 이상 500°C 이하인 물질을 포함하는, 플렉서블 디스플레이.
  5. 제1항에 있어서,
    상기 플렉서블 기판은 폴리이미드를 포함하는, 플렉서블 디스플레이.
  6. 제1항에 있어서,
    상기 플렉서블 기판은,
    고분자 화합물을 포함하는 플라스틱 기판, 및
    상기 플라스틱 기판 상에 하나 이상의 하부 산화실리콘층 및 하나 이상의 하부 질화실리콘층이 교대로 적층된 다층구조인 하부 배리어막을 포함하는, 플렉서블 디스플레이.
  7. 제6항에 있어서,
    상기 하부 질화실리콘층 한 층의 두께는 200Å 내지 1000Å으로, 상기 하부 산화실리콘층 한 층의 두께보다 얇게 구비되는, 플렉서블 디스플레이.
  8. 제7항에 있어서,
    상기 하부 산화실리콘층 한 층의 두께는 1000Å 내지 3000Å인, 플렉서블 디스플레이.
  9. 제6항에 있어서,
    상기 하부 산화실리콘층은 압축(compressive) 형태의 막 스트레스를 가지며, 상기 하부 질화실리콘층은 인장(tensile) 형태의 막 스트레스를 가짐에 따라, 상기 하부 배리어막의 막스트레스는 -200 내지 200MPa인, 플렉서블 디스플레이.
  10. 제6항에 있어서,
    상기 하부 질화실리콘층은 막밀도가 2.5 내지 2.7g/ cm3 인, 플렉서블 디스플레이.
  11. 제6항에 있어서,
    상기 하부 질화실리콘층은 막내 수소함유량이 13% 내지 17%인, 플렉서블 디스플레이.
KR1020200104153A 2020-08-19 2020-08-19 플렉서블 디스플레이 및 이의 제조 방법 KR102227484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200104153A KR102227484B1 (ko) 2020-08-19 2020-08-19 플렉서블 디스플레이 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200104153A KR102227484B1 (ko) 2020-08-19 2020-08-19 플렉서블 디스플레이 및 이의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020180151230A Division KR102148429B1 (ko) 2018-11-29 2018-11-29 플렉서블 디스플레이 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20200102395A KR20200102395A (ko) 2020-08-31
KR102227484B1 true KR102227484B1 (ko) 2021-03-15

Family

ID=72234515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200104153A KR102227484B1 (ko) 2020-08-19 2020-08-19 플렉서블 디스플레이 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102227484B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4120378A1 (en) * 2021-07-12 2023-01-18 Samsung Display Co., Ltd. Display device and method of manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3048754B2 (ja) * 1992-06-25 2000-06-05 日本電気株式会社 半導体基板
JP4631683B2 (ja) * 2005-01-17 2011-02-16 セイコーエプソン株式会社 発光装置、及び電子機器
JP4946860B2 (ja) * 2005-02-17 2012-06-06 コニカミノルタホールディングス株式会社 ガスバリアフィルム及びその製造方法、並びに該ガスバリアフィルムを用いた、有機ｅｌ素子用樹脂基材、有機ｅｌ素子
KR20090054538A (ko) * 2007-11-27 2009-06-01 주식회사 동부하이텍 반도체 장치의 소자 분리막 및 이의 형성 방법
TWI388078B (zh) * 2008-01-30 2013-03-01 Osram Opto Semiconductors Gmbh 電子組件之製造方法及電子組件
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
국제공개특허공보 WO2009/095005호(2009.08.06.) 1부.*
미국공개특허공보 US2006/0158111호(2006.07.20.) 1부.*
미국공개특허공보 US2010/0163874호(2010.07.01.) 1부.*
유럽공개특허공보 EP1849593호(2007.10.31.) 1부.*
일본공개특허공보 특개평06-013593호(1994.01.21.) 1부.*
한국공개특허공보 제10-2009-0054538호(2009.06.01.) 1부.*

Also Published As

Publication number Publication date
KR20200102395A (ko) 2020-08-31

Similar Documents

Publication Publication Date Title
US20210288173A1 (en) Flexible display and method of manufacturing the same
US9685630B2 (en) Organic light emitting diode display and method of manufacturing the same
US9306071B2 (en) Organic light-emitting display device including a flexible TFT substrate and stacked barrier layers
KR101207209B1 (ko) 다층 봉지막의 제조방법 및 이를 이용한 플렉시블 유기 반도체 소자의 제조방법
KR102057176B1 (ko) 박막 캡슐화를 위한 ｎ2ｏ 희석 프로세스에 의한 배리어 막 성능의 개선
CN110970578B (zh) 一种显示面板及其制作方法、显示装置
KR102227484B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
WO2017032131A1 (en) Display panel, fabricating method thereof, and display apparatus
US9543543B2 (en) Substrate for display apparatus, and display apparatus using the same
KR102148429B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
KR101926069B1 (ko) 플렉서블 디스플레이 및 이의 제조 방법
US9399336B2 (en) Gas barrier substrate
KR102631535B1 (ko) 유기 발광 표시 장치
EP1468327A1 (en) Method of fabricating a plastic substrate
US20240023421A1 (en) Display panel and manufacturing method thereof
KR102396457B1 (ko) 플렉서블 기판, 이를 이용한 플렉서블 표시 장치 및 이의 제조 방법
TWI666767B (zh) 主動元件基板
KR100839430B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR100765521B1 (ko) 플렉시블 표시장치 및 이의 제조방법
US20240023409A1 (en) Display panel and method of manufacturing the same
US10644167B2 (en) Thin film transistor and manufacturing method thereof

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant