JP5857085B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5857085B2
JP5857085B2 JP2014082518A JP2014082518A JP5857085B2 JP 5857085 B2 JP5857085 B2 JP 5857085B2 JP 2014082518 A JP2014082518 A JP 2014082518A JP 2014082518 A JP2014082518 A JP 2014082518A JP 5857085 B2 JP5857085 B2 JP 5857085B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
film transistor
semiconductor layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014082518A
Other languages
English (en)
Other versions
JP2014197678A (ja
Inventor
小山　潤
潤 小山
坂田　淳一郎
淳一郎 坂田
哲紀 丸山
哲紀 丸山
裕己 井本
裕己 井本
裕治 淺野
裕治 淺野
純一 肥塚
純一 肥塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014082518A priority Critical patent/JP5857085B2/ja
Publication of JP2014197678A publication Critical patent/JP2014197678A/ja
Application granted granted Critical
Publication of JP5857085B2 publication Critical patent/JP5857085B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Liquid Crystal (AREA)
  • Shift Register Type Memory (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electronic Switches (AREA)

Description

本発明は半導体特性を示す金属酸化物を用いて形成される素子で構成される駆動回路、
及び該駆動回路を利用した半導体装置に関する。なお、半導体装置とは半導体特性を利用
することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導
体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知
られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられて
いる。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合
物半導体の一種である。化合物半導体とは、２種以上の原子がイオン結合により結合して
できる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成
する元素の組み合わせによっては、静電引力が弱く半導体となることが知られている。
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛な
どは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導
体層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、
非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば
、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（
非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタのチャネル形成領
域として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
半導体特性を示す金属酸化物（以下、酸化物半導体ともいう）を利用した薄膜トランジ
スタを、アクティブマトリクス型表示装置（液晶ディスプレイ、エレクトロルミネセンス
ディスプレイ、または電子ペーパー等）へ適用することが検討されている。アクティブマ
トリクス型表示装置は、マトリクス状に配置された数十万から数百万の画素と、画素にパ
ルス信号を入力する駆動回路と、を有する。
アクティブマトリクス型表示装置において、薄膜トランジスタは各画素に設けられ、駆
動回路からのパルス信号が入力されることによってオン、オフの切り換えを行うスイッチ
ング素子として機能し、映像の表示を可能にしている。また、薄膜トランジスタは駆動回
路を構成する素子としても用いられている。
画素部を駆動するための駆動回路は、薄膜トランジスタ、容量素子、抵抗素子といった
素子を含んで構成される。
本発明の一態様は、酸化物半導体を用いて作製される能動素子及び受動素子によって構
成される論理回路及び当該論理回路を有する半導体装置を提供することを目的の一とする
。
本発明の一態様は、エンハンスメント型薄膜トランジスタ及び抵抗素子を有する。薄膜
トランジスタ及び抵抗素子は、酸化物半導体層を用いて形成される。さらに、薄膜トラン
ジスタに適用される酸化物半導体層の水素濃度を、抵抗素子に適用される酸化物半導体層
の水素濃度よりも低くする。これにより、抵抗素子に適用される酸化物半導体層の抵抗値
が、薄膜トランジスタに適用される酸化物半導体層の抵抗値よりも低くなることを特徴と
する。
本発明の一態様は、酸化物半導体層を用いて形成された薄膜トランジスタ及び抵抗素子
を有し、抵抗素子に適用される酸化物半導体層上には、シラン（ＳｉＨ４）及びアンモニ
ア（ＮＨ３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された
窒化シリコン層が直接接するように設けられ、且つ薄膜トランジスタに適用される酸化物
半導体層上には、バリア層として機能する酸化シリコン層を介して、前述した窒化シリコ
ン層が設けられる。そのため、抵抗素子に適用される酸化物半導体層中には、薄膜トラン
ジスタに適用される酸化物半導体層よりも高濃度に水素が導入される。結果として、抵抗
素子に適用される酸化物半導体層の抵抗値が、薄膜トランジスタに適用される酸化物半導
体層の抵抗値よりも低くなることを特徴とする。
すなわち、本発明の一態様は、第１の酸化物半導体層を抵抗成分に適用した抵抗素子と
、第１の酸化物半導体層よりも水素濃度が低い第２の酸化物半導体層をチャネル形成領域
に適用した薄膜トランジスタと、第２の酸化物半導体層上に設けられた酸化シリコン層と
、第１の酸化物半導体層及び前記酸化シリコン層上に設けられた窒化シリコン層と、を有
する論理回路である。
さらに、抵抗素子の抵抗成分及び薄膜トランジスタのチャネル形成領域に適用される酸
化物半導体層と、導電体である配線との間に低抵抗化された酸化物半導体層を設ける構成
も本発明の一態様である。
すなわち、本発明の一態様は、上記の構成において、抵抗素子の一方の端子又は他方の
端子及び前記第１の酸化物半導体層に接する第３の酸化物半導体層と、薄膜トランジスタ
の第１端子及び第２の酸化物半導体層に接する第４の酸化物半導体層と、薄膜トランジス
タの第２端子及び第２の酸化物半導体層に接する第５の酸化物半導体層と、を有し、第３
の酸化物半導体層乃至第５の酸化物半導体層が、第２の酸化物半導体層よりも抵抗値が低
い論理回路である。
また、本発明の一態様は、高濃度に窒素を含有する酸化物半導体層を用いて形成された
抵抗素子及び薄膜トランジスタを有する。さらに、薄膜トランジスタ上には、バリア層と
して機能する酸化シリコン層が設けられる。この段階で、水素原子の供給源となる物質を
含む雰囲気下において２００℃〜６００℃の熱処理、代表的には２５０℃〜５００℃の熱
処理を行う。酸化物半導体層中の窒素は、酸化物半導体層を構成する原子が膜中で密に充
填するのを阻害すると共に、水素の膜中への拡散、固溶を促進する効果を有するため、該
熱処理により、抵抗素子に適用される高濃度に窒素を含有する酸化物半導体層に、薄膜ト
ランジスタに適用される酸化物半導体層よりも高濃度に水素が導入される。結果として、
抵抗素子に適用される高濃度に窒素を含有する酸化物半導体層の抵抗値が、薄膜トランジ
スタに適用される高濃度に窒素を含有する酸化物半導体層の抵抗値よりも低くなる。
すなわち、本発明の一態様は、高濃度に窒素を含有する第１の酸化物半導体層を抵抗成
分に適用した抵抗素子と、第１の酸化物半導体層よりも水素濃度が低い、高濃度に窒素を
含有した第２の酸化物半導体層をチャネル形成領域に適用した薄膜トランジスタと、を有
する論理回路である。
なお、高濃度に窒素を含有する酸化物半導体層とは、酸素（Ｏ）に対する窒素（Ｎ）の
割合（Ｎ／Ｏ）が０．０５以上０．８以下の範囲、好ましくは、０．１以上０．５以下と
なる酸化物半導体層のことをいう。
さらに、抵抗素子に適用される高濃度に窒素を含有する酸化物半導体層上に、シラン（
ＳｉＨ４）及びアンモニア（ＮＨ３）などの水素化合物を含むガスを用いたプラズマＣＶ
Ｄ法によって形成された窒化シリコン層を、直接接するように設ける構成も本発明の一形
態である。
すなわち、本発明の一態様は、上記の構成において、第２の酸化物半導体層上に設けら
れた酸化シリコン層と、第１の酸化物半導体層及び酸化シリコン層上に設けられた窒化シ
リコン層と、を有する論理回路である。
なお、本書類（明細書、特許請求の範囲又は図面など）において、「膜」とは、基板全
面に形成されたものであって、後にフォトリソグラフィ工程等によって所望の形状に加工
されるものが、加工前の状態にあるものをいう。そして、「層」とは、「膜」からフォト
リソグラフィ工程等により所望の形状に加工、形成されたもの、及び基板全面に形成する
ことを目的としたもののことをいう。
また、本書類（明細書、特許請求の範囲又は図面など）において、ＡとＢとが接続され
ている、とは、ＡとＢとが直接接続されているものの他、電気的に接続されているものを
含むものとする。ここで、ＡとＢとが電気的に接続されているとは、ＡとＢとの間に何ら
かの電気的作用を有する対象物が存在するとき、対象物を介してＡとＢとが概ね同一ノー
ドとなる場合を表すものとする。
具体的には、トランジスタのようなスイッチング素子を介してＡとＢとが接続され、該
スイッチング素子の導通によって、ＡとＢとが概ね同電位となる場合や、抵抗素子を介し
てＡとＢとが接続され、該抵抗素子の両端に発生する電位差が、ＡとＢとを含む回路の動
作に影響しない程度となっている場合など、回路動作を考えた場合、ＡとＢとが同一ノー
ドとして捉えて差し支えない状態である場合を表す。
なお、薄膜トランジスタのソース端子及びドレイン端子は、薄膜トランジスタの構造や
動作条件等によって替わるため、いずれがソース端子又はドレイン端子であるかを特定す
ることが困難である。そこで、本書類（明細書、特許請求の範囲又は図面など）において
は、ソース端子及びドレイン端子の一方を第１端子、ソース端子及びドレイン端子の他方
を第２端子と表記し、区別することとする。
本発明の一態様によれば、抵抗素子の抵抗成分に適用される酸化物半導体層の水素濃度
を、薄膜トランジスタのチャネル形成領域に適用される酸化物半導体層の水素濃度よりも
高くすることができる。そのため、酸化物半導体層の抵抗値を選択的に低下させることが
できる。これにより、薄膜トランジスタの作製工程及び抵抗素子の作製工程を別個に設け
る必要がなく、作製プロセスが低減された論理回路、及び該論理回路を具備する半導体装
置を提供することができる。
半導体装置の一構成例を示す図である。 駆動回路の一構成例を示すブロック図である。 （Ａ）、（Ｂ）駆動回路の一構成例を示す回路図である。 駆動回路のタイミングチャートの一例を示す図である。 駆動回路の一構成例を示す回路図である。 駆動回路の一構成例を示す回路図である。 駆動回路の一構成例を示すブロック図である。 駆動回路の一構成例を示すレイアウト図である。 駆動回路の一構成例を示すレイアウト図である。 駆動回路の一構成例を示すレイアウト図である。 （Ａ）〜（Ｃ）駆動回路の一構成例を示す図である。 （Ａ）、（Ｂ）駆動回路の一構成例を示す図である。 （Ａ）、（Ｂ）駆動回路の一構成例を示す図である。 （Ａ）、（Ｂ）駆動回路の一構成例を示す図である。 （Ａ）〜（Ｃ）駆動回路の作製工程の一例を示す図である。 （Ａ）〜（Ｃ）駆動回路の作製工程の一例を示す図である。 駆動回路の一構成例を示す図である。 （Ａ）〜（Ｃ）駆動回路の作製工程の一例を示す図である。 （Ａ）、（Ｂ）駆動回路の作製工程の一例を示す図である。 （Ａ）、（Ｂ）駆動回路の一構成例を示す回路図、（Ｃ）駆動回路のタイミングチャートの一例を示す図である。 半導体装置の一構成例を示す図である。 保護回路の一構成例を示す回路図である。 半導体装置の画素の一構成例を示す回路図である。 半導体装置の一構成例を示す図である。 半導体装置の一構成例を示す図である。 半導体装置の一構成例を示す図である。 半導体装置の一例を示す図である。 半導体装置の一例を示す図である。
以下に開示される発明の実施の形態について図面を用いて例示する。但し、開示される
発明は以下の実施の形態に限定されず、その発明の趣旨及びその範囲から逸脱することな
くその形態及び詳細をさまざまに変更し得ることは当業者であれば容易に理解される。し
たがって、開示される発明は以下に示す実施の形態の記載内容に限定して解釈されるもの
ではない。以下に例示する実施の形態において、同じものを指す符号は異なる図面間で共
通して用いる場合がある。
（実施の形態１）
本実施の形態では、図１乃至図１６を用いて、酸化物半導体を用いて作製した駆動回路
を具備する表示装置の一例について説明する。具体的には、表示装置の画素部を駆動する
ための駆動回路であるソース線駆動回路及びゲート線駆動回路の一例として、エンハンス
メント型薄膜トランジスタと抵抗素子を組み合わせて形成されるインバータ（以下、ＥＲ
ＭＯＳ回路という）を有する駆動回路について説明する。なお、本実施の形態では単極性
の駆動回路を構成する薄膜トランジスタとして、ｎチャネル型の薄膜トランジスタを適用
した例について示す。
なお、表示装置とは、発光素子または液晶素子等の表示素子を有する装置のことを言う
。表示装置は、複数の画素を駆動させる周辺駆動回路を含んでいても良い。また、複数の
画素を駆動させる周辺駆動回路は、複数の画素と同一基板上に形成される。また、表示装
置は、フレキシブルプリント基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ：Ｆ
ＰＣ）を含んでもよい。さらに、表示装置は、フレキシブルプリント基板（ＦＰＣ）など
を介して接続され、ＩＣチップ、抵抗素子、容量素子、インダクタ、トランジスタなどが
取り付けられたプリント配線基板（ＰＷＢ）を含んでいても良い。さらに、表示装置は、
偏光板または位相差板などの光学シート、照明装置、筐体、音声入出力装置、又は光セン
サなどを含んでいても良い。
図１には、表示装置の全体図について示している。基板１００上に、ソース線駆動回路
１０１、第１のゲート線駆動回路１０２Ａ、第２のゲート線駆動回路１０２Ｂ、および画
素部１０３を一体形成している。画素部１０３において、点線枠１１０で囲まれた部分が
１画素である。図１の例では、ゲート線駆動回路として、第１のゲート線駆動回路１０２
Ａ、第２のゲート線駆動回路１０２Ｂを示したが、いずれか一方のみであってもよい。ま
た、表示装置の画素では、薄膜トランジスタによって表示素子の制御を行っている。ソー
ス線駆動回路１０１、第１のゲート線駆動回路１０２Ａ、第２のゲート線駆動回路１０２
Ｂを駆動する信号（クロック信号、スタートパルス等）は、フレキシブルプリント基板（
Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）１０４Ａ、１０４Ｂを介して
、外部より入力される。
画素部を駆動するためのソース線駆動回路、ゲート線駆動回路は、薄膜トランジスタ、
容量素子、抵抗素子などによって構成されるインバータ回路などの論理回路を有する。を
用いて構成する。単極性の薄膜トランジスタを用いてインバータ回路を形成する場合、エ
ンハンスメント型薄膜トランジスタ及びデプレッション型薄膜トランジスタを組み合わせ
て形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型薄膜トランジス
タ同士で形成する場合（以下、ＥＥＭＯＳ回路という）と、ＥＲＭＯＳ回路と、がある。
なお、ｎチャネル型薄膜トランジスタのしきい値電圧が正の場合は、エンハンスメント型
トランジスタと定義し、ｎチャネル型薄膜トランジスタのしきい値電圧が負の場合は、デ
プレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
画素部に設ける薄膜トランジスタとして、しきい値電圧が正であるエンハンスメント型
トランジスタを適用すると、ゲート端子とソース端子の間にかかる電圧によって流れる電
流を、デプレッション型トランジスタより小さくすることができ、低消費電力化を図るこ
とができる。また、画素部を駆動するための駆動回路に利用される薄膜トランジスタとし
て、画素部と同じエンハンスメント型の薄膜トランジスタを用いることが好ましい。イン
バータ回路の薄膜トランジスタとしてエンハンスメント型の薄膜トランジスタを用いるこ
とにより、画素部及び駆動回路を作製する際のトランジスタの種類が一種類となるため、
作製工程を低減することができる。なお、エンハンスメント型トランジスタは、酸化物半
導体を用いており、その電気特性は、ゲート電圧が−２０Ｖから２０Ｖにおいて、オンオ
フ比が１０９以上であるため、ソース端子及びドレイン端子間のリーク電流が少なく、低
消費電力駆動を実現することができる。
なお、本書類（明細書、特許請求の範囲又は図面など）中で用いる酸化物半導体は、Ｉ
ｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を形成し、その薄膜を利用して半導体
素子を作製する。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マン
ガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す
。例えばＭとして、ガリウム（Ｇａ）の場合があることの他、ガリウム（Ｇａ）とニッケ
ル（Ｎｉ）又はガリウム（Ｇａ）と鉄（Ｆｅ）など、ガリウム（Ｇａ）以外の上記金属元
素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素
の他に、不純物元素として鉄（Ｆｅ）、ニッケル（Ｎｉ）その他の遷移金属元素、又は該
遷移金属の酸化物が含まれているものがある。加えて、上記酸化物半導体中に含まれるナ
トリウム（Ｎａ）は、５×１０１８（ａｔｏｍｓ／ｃｍ３）以下、好ましくは１×１０１
８（ａｔｏｍｓ／ｃｍ３）以下であるものとする。本書類（明細書、特許請求の範囲又は
図面など）中においてはこの薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。
誘導結合プラズマ質量分析法（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍ
ａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＩＣＰ−ＭＳ分析法）による代表的な測定例
を表１に示す。モル数比をＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲッ
ト（Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５）を用い、圧力０．４Ｐａ、直流（ＤＣ）電源５
００Ｗ、アルゴンガス流量を１０ｓｃｃｍ、酸素を５ｓｃｃｍとした条件１で得られる酸
化物半導体膜は、ＩｎＧａ０．９４Ｚｎ０．４０Ｏ３．３１である。また、前述の条件か
ら成膜雰囲気条件のみをアルゴンガス流量４０ｓｃｃｍ、酸素を０ｓｃｃｍと変更した条
件２で得られる酸化物半導体膜は、ＩｎＧａ０．９５Ｚｎ０．４１Ｏ３．３３である。
Figure 0005857085
また、測定方法をラザフォード後方散乱分析法（Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃ
ａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ：ＲＢＳ分析法）に変えて定量化した結果
を表２に示す。
Figure 0005857085
条件１の試料をＲＢＳ分析で測定した結果、酸化物半導体膜は、ＩｎＧａ０．９２Ｚｎ
０．４５Ｏ３．８６である。また、条件２の試料をＲＢＳ分析で測定した結果、酸化物半
導体膜は、ＩｎＧａ０．９３Ｚｎ０．４４Ｏ３．４９である。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の結晶構造は、スパッタ法で成膜した後、２００℃
〜５００℃、代表的には３００〜４００℃で１０分〜１００分の熱処理を行っても、アモ
ルファス構造がＸＲＤ（Ｘ線回折）の分析では観察される。また、薄膜トランジスタの電
気特性もゲート電圧が−２０Ｖから２０Ｖにおいて、オンオフ比が１０９以上、移動度が
１０以上のものを作製することができる。このような電気特性を有する酸化物半導体層を
用いて作製した薄膜トランジスタは、アモルファスシリコンを用いて作製した薄膜トラン
ジスタに比べ高い移動度を有し、シフトレジスタで構成される駆動回路を高速駆動させる
ことができる。
次にＥＲＭＯＳ回路を用いたゲート線駆動回路及びソース線駆動回路の回路図について
一例を示し、説明する。
まず、インバータ回路としてＥＲＭＯＳ回路を用いたソース線駆動回路の構成について
説明を行う。
図２は、図１に示した表示装置におけるソース線駆動回路１０１の構成を示した図であ
る。ソース線駆動回路は、クロック信号用レベルシフタ２０１、スタートパルス用レベル
シフタ２０２、シフトレジスタ２５１を構成するパルス出力回路２０３、ＮＡＮＤ回路２
０４、バッファ２０５、サンプリングスイッチ２０６を有しており、外部より入力される
信号は、第１のクロック信号（ＣＬＫ１）、第２のクロック信号（ＣＬＫ２）、スタート
パルス（ＳＰ）、アナログ映像信号（Ｖｉｄｅｏ）である。この中で、第１のクロック信
号（ＣＬＫ１）、第２のクロック信号（ＣＬＫ２）、およびスタートパルス（ＳＰ）に関
しては、外部から低電圧振幅の信号として入力された直後、レベルシフタ２０１または２
０２によって振幅変換を受け、高電圧振幅の信号として駆動回路に入力される。
また、本実施の形態の表示装置におけるソース線駆動回路は、シフトレジスタ中の１段
のパルス出力回路より出力されるサンプリングパルスが、サンプリングスイッチ２０６を
駆動することによって、ソース信号線１２列分のアナログ映像信号を同時にサンプリング
しているものを説明する。なお、他にも走査方向を切り替えるための走査方向切り替え信
号等を入力する構成としても良い。また本実施の形態では、クロック信号として第１のク
ロック信号（ＣＬＫ１）、第２のクロック信号（ＣＬＫ２）の２相のクロック信号により
駆動する例を示すが、２相以外のクロック信号の入力により駆動回路を駆動する構成とし
てもよい。
図３（Ａ）、（Ｂ）に、シフトレジスタ２５１が有する複数のパルス出力回路２０３の
構成を示す。パルス出力回路３００は、スタートパルスＳＰが入力される端子に接続され
た第１のスイッチ３０１と、第１のスイッチ３０１を介して入力される信号を反転して出
力する第１のインバータ回路３０２と、第１のインバータ回路３０２から出力された信号
を反転して出力する第２のインバータ回路３０３及び第３のインバータ回路３０５と、第
２のインバータ回路３０３から出力された信号が入力される端子に接続された第２のスイ
ッチ３０４と、で構成される。
図３（Ａ）に示した回路図において、点線で示したブロックが１段分のサンプリングパ
ルスを出力するパルス出力回路３５０であり、図３（Ａ）のシフトレジスタは、Ｎ段（Ｎ
は自然数）のパルス出力回路によって構成されている。Ｎ段のパルス出力回路からは、そ
れぞれの第３のインバータ回路３０５の出力端子より、出力信号ｏｕｔ１乃至ｏｕｔＮが
出力される。なお、上記説明した１段目の次段のパルス出力回路では、第１のスイッチ３
０１と第２のスイッチ３０４との間で、入力される第１のクロック信号と第２のクロック
信号とを入力する配線が切り替わって接続される。以下３段目以降、交互に第１のクロッ
ク信号と第２のクロック信号とを入力する配線が、第１のスイッチ３０１と第２のスイッ
チ３０４との間に交互に切り替わって接続される。
図３（Ｂ）は、パルス出力回路の回路構成を詳細に示したものである。パルス出力回路
本体は、薄膜トランジスタ３５１、３５３、３５５、３５６、３５８、及び抵抗素子３５
２、３５４、３５７を有する。また奇数段目のパルス出力回路３３１及び偶数段目のパル
ス出力回路３３２は、第１のクロック信号（ＣＬＫ１）を供給するための配線３５９、及
び第２のクロック信号（ＣＬＫ２）を供給するための配線３６０に接続されている。以下
に、１段目のパルス出力回路３３１を例に挙げ、半導体素子の具体的な接続関係について
述べる。
薄膜トランジスタ３５１の第１端子は、スタートパルスＳＰが入力される端子に接続さ
れ、ゲート端子は、配線３５９に接続される。
抵抗素子３５２の一方の端子は、高電源電位ＶＤＤが供給される配線（高電源電位線と
もいう）に接続される。
薄膜トランジスタ３５３の第１端子は、抵抗素子３５２の他方の端子に接続され、ゲー
ト端子は、薄膜トランジスタ３５１の第２端子に接続され、第２端子は、低電源電位ＶＳ
Ｓが供給される配線（低電源電位線ともいう）に接続される。
抵抗素子３５４の一方の端子は、高電源電位線に接続される。
薄膜トランジスタ３５５の第１端子は、抵抗素子３５４の他方の端子に接続され、ゲー
ト端子は抵抗素子３５２の他方の端子及び薄膜トランジスタ３５３の第１端子に接続され
、第２端子は、低電源電位線に接続される。
薄膜トランジスタ３５６の第１端子は、抵抗素子３５４の他方の端子及び薄膜トランジ
スタ３５５の第１端子に接続され、ゲート端子は、配線３６０に接続され、第２端子は、
薄膜トランジスタ３５１の第２端子及び薄膜トランジスタ３５３のゲート端子に接続され
る。
抵抗素子３５７の一方の端子は、高電源電位線に接続され、他方の端子は、２段目のパ
ルス出力回路３３２における薄膜トランジスタ３５１の第１端子に接続される。
薄膜トランジスタ３５８の第１端子は、抵抗素子３５７の他方の端子及び２段目のパル
ス出力回路３３２における薄膜トランジスタ３５１の第１端子に接続され、ゲート端子は
、抵抗素子３５２の他方の端子、薄膜トランジスタ３５３の第１端子、及び薄膜トランジ
スタ３５５のゲート端子に接続され、第２端子は低電源電位線に接続される。
２段目のパルス出力回路も１段目のパルス出力回路と配線３５９と配線３６０の接続が
逆になる点を除いて同じ構成となる。３段目以降の奇数段目のパルス出力回路３３１及び
偶数段目のパルス出力回路３３２もこれに準じて順次接続される。
図３（Ｂ）において、薄膜トランジスタ３５１は、図３（Ａ）で示した第１のスイッチ
３０１に相当する。抵抗素子３５２及び薄膜トランジスタ３５３は、図３（Ａ）で示した
第１のインバータ回路３０２に相当し、第１のインバータ回路３０２はＥＲＭＯＳ回路で
ある。抵抗素子３５４及び薄膜トランジスタ３５５は、図３（Ａ）で示した第２のインバ
ータ回路３０３に相当し、第２のインバータ回路３０３はＥＲＭＯＳ回路である。薄膜ト
ランジスタ３５６は、図３（Ａ）で示した第２のスイッチ３０４に相当する。抵抗素子３
５７及び薄膜トランジスタ３５８は、図３（Ａ）で示した第３のインバータ回路３０５に
相当し、第３のインバータ回路３０５はＥＲＭＯＳ回路である。
なお、薄膜トランジスタ３５１、３５６は、薄膜トランジスタ３５３、３５５、３５８
と同様に、エンハンスメント型トランジスタで構成することが好ましい。スイッチとして
エンハンスメント型トランジスタを用いることにより、トランジスタのオフ電流を低減す
ることができるため、低消費電力化が図れるとともに、作製工程を低減させることができ
る。
ここで、図４に示すタイミングチャートを参照し、図３（Ａ）、（Ｂ）で示した回路の
回路動作について説明する。なお、図４では説明のため、図３（Ｂ）で示す回路でのノー
ドとして１段目のパルス出力回路において、薄膜トランジスタ３５１の第２端子をノード
Ａ（図３（Ｂ）及び図４中、Ａと示す）、抵抗素子３５２の他方の端子をノードＢ（図３
（Ｂ）及び図４中、Ｂと示す）、抵抗素子３５４の他方の端子をノードＣ（図３（Ｂ）及
び図４中、Ｃと示す）、抵抗素子３５７の他方の端子をノードｏｕｔ１（図３（Ｂ）及び
図４中、ｏｕｔ１と示す）とする。
また、図３（Ｂ）で示す回路でのノードとして２段目のパルス出力回路において、薄膜
トランジスタ３５１の第２端子をノードＤ（図３（Ｂ）及び図４中、Ｄと示す）、抵抗素
子３５２の他方の端子をノードＥ（図３（Ｂ）及び図４中、Ｅと示す）、抵抗素子３５４
の他方の端子をノードＦ（図３（Ｂ）及び図４中、Ｆと示す）、抵抗素子３５７の他方の
端子をノードｏｕｔ２（図３（Ｂ）及び図４中、ｏｕｔ２と示す）とする。また図３（Ｂ
）で示す回路でのノードとして３段目のパルス出力回路において、薄膜トランジスタ３５
１の第２端子をノードＧ（図３（Ｂ）及び図４中、Ｇと示す）とする。
図４中、期間Ｔ１で、スタートパルスＳＰがＨレベル、第１のクロック信号（ＣＬＫ１
）がＨレベル、第２のクロック信号（ＣＬＫ２）がＬレベルの際の動作について説明する
。
第１のクロック信号（ＣＬＫ１）がＨレベルになることで、１段目のパルス出力回路の
薄膜トランジスタ３５１がオン状態となる。
そして、スタートパルスの電圧レベルであるＨレベルが、ノードＡの電圧レベルをＨレ
ベルに上昇させる。
そして、ノードＡの電圧レベルがＨレベルに上昇することにより、１段目のパルス出力
回路の薄膜トランジスタ３５３がオン状態になる。
そして、低電源電位の電圧レベルであるＬレベルが、ノードＢの電圧レベルをＬレベル
に下降させる。
そして、ノードＢの電圧レベルがＬレベルに下降することにより、１段目のパルス出力
回路の薄膜トランジスタ３５５及び薄膜トランジスタ３５８がオフ状態となる。
そして、１段目のパルス出力回路の薄膜トランジスタ３５５がオフ状態になることによ
り、高電源電位の電圧レベルであるＨレベルが、ノードＣの電圧レベルをＨレベルに上昇
させる。また、１段目のパルス出力回路の薄膜トランジスタ３５８がオフ状態になること
により、高電源電位の電圧レベルであるＨレベルが、ノードｏｕｔ１の電圧レベルをＨレ
ベルに上昇させる。
なお、第２のクロック信号（ＣＬＫ２）は、Ｌレベルであるため、１段目のパルス出力
回路の薄膜トランジスタ３５６及び２段目のパルス出力回路の薄膜トランジスタ３５１は
オフ状態となる。
次に図４中、期間Ｔ２で、スタートパルスＳＰがＬレベル、第１のクロック信号（ＣＬ
Ｋ１）がＬレベル、第２のクロック信号がＨレベルの際の動作について説明する。
第１のクロック信号がＬレベルになることで、１段目のパルス出力回路の薄膜トランジ
スタ３５１がオフ状態となる。一方、第２のクロック信号（ＣＬＫ２）は、Ｈレベルであ
るため、１段目のパルス出力回路の薄膜トランジスタ３５６はオン状態となる。そのため
、期間Ｔ１でＨレベルにあったノードＣの電圧レベルにより、ノードＡの電圧レベルがＨ
レベルを保持することとなる。
そして、１段目のパルス出力回路の各ノードは、期間Ｔ１と同じレベルを保持すること
となる。
一方、第２のクロック信号（ＣＬＫ２）がＨレベルになることで、２段目のパルス出力
回路の薄膜トランジスタ３５１がオン状態となる。
そして、ノードｏｕｔ１の電圧レベルであるＨレベルが、ノードＤの電圧レベルをＨレ
ベルに上昇させる。
そして、ノードＤの電圧レベルがＨレベルに上昇することにより、２段目のパルス出力
回路の薄膜トランジスタ３５３がオン状態になる。
そして、低電源電位の電圧レベルであるＬレベルが、ノードＥの電圧レベルをＬレベル
に下降させる。
そして、ノードＥの電圧レベルがＬレベルに下降することにより、２段目のパルス出力
回路の薄膜トランジスタ３５５及び２段目のパルス出力回路の薄膜トランジスタ３５８が
オフ状態となる。
そして、２段目のパルス出力回路の薄膜トランジスタ３５５がオフ状態になることによ
り、高電源電位の電圧レベルであるＨレベルが、ノードＦの電圧レベルをＨレベルに上昇
させる。また、２段目のパルス出力回路の薄膜トランジスタ３５８がオフ状態となること
により、高電源電位の電圧レベルであるＨレベルが、ノードｏｕｔ２の電圧レベルをＨレ
ベルに上昇させる。
なお、第１のクロック信号（ＣＬＫ１）は、Ｌレベルであるため、２段目のパルス出力
回路の薄膜トランジスタ３５６及び３段目のパルス出力回路の薄膜トランジスタ３５１は
オフ状態となる。
次に図４中、期間Ｔ３で、スタートパルスＳＰがＬレベル、第１のクロック信号（ＣＬ
Ｋ１）がＨレベル、第２のクロック信号がＬレベルの際の動作について説明する。
第１のクロック信号がＨレベルになることで、１段目のパルス出力回路の薄膜トランジ
スタ３５１がオン状態となる。一方、第２のクロック信号（ＣＬＫ２）は、Ｌレベルであ
るため、１段目のパルス出力回路の薄膜トランジスタ３５６はオフ状態となる。そのため
、ノードＡの電圧レベルがＬレベルに下降することとなる。
そして、ノードＡの電圧レベルがＬレベルに下降することにより、１段目のパルス出力
回路の薄膜トランジスタ３５３がオフ状態になる。
そして、高電源電位の電圧レベルであるＨレベルが、ノードＢの電圧レベルをＨレベル
に上昇させる。
そして、ノードＢの電圧レベルがＨレベルに上昇することにより、１段目のパルス出力
回路の薄膜トランジスタ３５５及び１段目のパルス出力回路の薄膜トランジスタ３５８が
オン状態となる。
そして、１段目のパルス出力回路の薄膜トランジスタ３５５がオン状態になることによ
り、低電源電位の電圧レベルであるＬレベルが、ノードＣの電圧レベルをＬレベルに下降
させ、１段目のパルス出力回路の薄膜トランジスタ３５８がオン状態になることにより、
低電源電位の電圧レベルであるＬレベルが、ノードｏｕｔ１の電圧レベルをＬレベルに下
降させる。
なお、第２のクロック信号（ＣＬＫ２）は、Ｌレベルであるため、１段目のパルス出力
回路の薄膜トランジスタ３５６はオフ状態となる。
また、期間Ｔ２での１段目のパルス出力回路と同様に、第２のクロック信号がＬレベル
になることで、２段目のパルス出力回路の薄膜トランジスタ３５１がオフ状態となる。一
方、第１のクロック信号（ＣＬＫ１）は、Ｈレベルであるため、２段目のパルス出力回路
の薄膜トランジスタ３５６はオン状態となる。そのため、期間Ｔ２でＨレベルにあったノ
ードＦの電圧レベルにより、ノードＤの電圧レベルがＨレベルを保持することとなる。
そして、２段目のパルス出力回路の各ノードは、期間Ｔ２と同じレベルを保持すること
となる。
一方、第１のクロック信号（ＣＬＫ１）がＨレベルになることで、３段目のパルス出力
回路の薄膜トランジスタ３５１がオン状態となる。
そして、ノードｏｕｔ２の電圧レベルであるＨレベルが、ノードＧの電圧レベルをＨレ
ベルに上昇させる。
そして、ノードＧの電圧レベルがＨレベルに上昇することにより、３段目のパルス出力
回路の薄膜トランジスタ３５３がオン状態になる。
以下、順次トランジスタのオン、オフが制御されることにより、シフトレジスタとして
駆動することができる。
なお、図３（Ａ）、（Ｂ）で説明したパルス出力回路において、ノードＡとノードＣと
の間に薄膜トランジスタ３５６（第２のスイッチ３０４）が設けられた構成について示し
ている。これは、抵抗素子３５４によりノードＣの電圧レベルが高電圧電位ＶＤＤから電
圧降下することを考慮したためである。薄膜トランジスタ３５６（第２のスイッチ３０４
）によって、ノードＡとノードＣとの接続を切り離して駆動することによって、ノードＡ
の電位による薄膜トランジスタ３５３の駆動能力を高めることができるため好適である。
なお、薄膜トランジスタ３５６（第２のスイッチ３０４）を設けない構成としても、本実
施の形態の回路は駆動し得る。
また、ソース線駆動回路の構成では、各パルス出力回路から出力される信号の否定論理
積（ＮＡＮＤ）をとって、各ソース線を駆動するための信号を生成している。そのため、
ソース線駆動回路においては、ソース線の数より多いパルス出力回路を設けておいて、ソ
ース線に出力するための信号を生成する構成とすることが好ましい。
図５（Ａ）は、図２で示したクロック信号用レベルシフタ２０１の構成例を示している
。なお、図５（Ａ）には第１のクロック信号（ＣＬＫ１）用レベルシフタ及び第２のクロ
ック信号（ＣＬＫ２）用レベルシフタの構成は同じであるため、第１のクロック信号（Ｃ
ＬＫ１）用レベルシフタのみを示している。図５（Ａ）では、第１のクロック信号（ＣＬ
Ｋ１）がＥＲＭＯＳ回路によって振幅変換され（Ｓｔａｇｅ１）、以後にバッファ段（Ｓ
ｔａｇｅ２、Ｓｔａｇｅ３）を設ける構成をとっている。
図５（Ａ）に示した回路の動作について説明する。なお、ここで用いている電源の電位
は、ＶＳＳ、ＶＤＤ０、ＶＤＤの３電位であり、ＶＳＳ＜ＶＤＤ０＜ＶＤＤとする。第１
のクロック信号（ＣＬＫ１）の振幅をソース線駆動回路入力部でレベルシフトする構成と
することで、低消費電力化及びノイズの減少を図ることができる。
信号入力部（ＣＬＫ ｉｎ１）より、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ０の振幅を
有する第１の入力クロック信号（ＣＬＫ１）が入力される。
第１の入力クロック信号がＨレベルのとき、薄膜トランジスタ６０２がオン状態になる
。ここで、薄膜トランジスタ６０２のオン抵抗は、抵抗素子６０１の抵抗値よりも十分に
低く設計しておく。よってノードαは、Ｌレベルとなる。
ノードαがＬレベルのとき、薄膜トランジスタ６０４がオフ状態になる。ここで、薄膜
トランジスタ６０４のオフ抵抗は、抵抗素子６０３の抵抗値よりも十分に高く設計してお
く。よってノードβは、Ｈレベルとなり、且つＨレベルはＶＤＤと同程度になる。以上に
より、振幅変換が完了する。
図５（Ａ）で説明するレベルシフタは、振幅変換後のパルスに対する負荷を考慮して、
レベルシフタ回路（Ｓｔａｇｅ１）の後に、バッファ段を設けている（Ｓｔａｇｅ２、Ｓ
ｔａｇｅ３）。Ｓｔａｇｅ２、Ｓｔａｇｅ３においても同様の動作によって、最終的に信
号出力部にパルスが出力される。
なお、図５（Ａ）には、第１のクロック信号（ＣＬＫ１）用のレベルシフタについて示
したが、スタートパルス（ＳＰ）用のレベルシフタも構成は同じである。
図５（Ｂ）は、クロック信号の振幅変換の様子を示したものである。入力信号の振幅は
、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ０であり、出力信号の振幅は、Ｌレベル／Ｈレベ
ル＝ＶＳＳ／ＶＤＤとなっている。
図５（Ｃ）は、スタートパルス（ＳＰ）の振幅変換の様子を示したものである。入力信
号の振幅は、クロック信号と同様、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤ０、出力信号の
振幅は、Ｌレベル／Ｈレベル＝ＶＳＳ／ＶＤＤとなっている。
図６（Ａ）は、図２で示した２入力型のＮＡＮＤ回路２０４を示している。ＮＡＮＤ回
路２０４の構成は、ＥＲＭＯＳ回路と類似である。具体的には、ＥＲＭＯＳ回路における
信号入力部が２入力となり、薄膜トランジスタ７０２、７０３が直列配置されている点の
みが異なる。
信号入力部（Ｉｎ１）および信号入力部（Ｉｎ２）に、ともにＨレベルが入力されると
、薄膜トランジスタ７０２、７０３がオン状態となるため、信号出力部（Ｏｕｔ）にはＬ
レベルが現れる。
一方、信号入力部（Ｉｎ１）および信号入力部（Ｉｎ２）のいずれか一方あるいは両方
にＬレベルが入力されると、信号出力部（Ｏｕｔ）には電位ＶＤＤのＨレベルが現れる。
図６（Ｂ）は、図２で示したバッファ２０５を示している。バッファ２０５はＥＲＭＯ
Ｓ回路（Ｓｔａｇｅ１〜４）によって構成されている。ＥＲＭＯＳ回路の動作に関しては
レベルシフタ回路の項で説明したので、ここでは前述の説明を援用する。
図６（Ｃ）は、図２で示したサンプリングスイッチ２０６を示している。サンプリング
スイッチ２０６は、信号入力部（２５）より、サンプリングパルスが入力され、並列配置
された１２個の薄膜トランジスタ７３１が同時に制御される。１２個の薄膜トランジスタ
７３１の入力電極（１）〜（１２）に、アナログ映像信号が入力され、サンプリングパル
スが入力されたときの映像信号の電位を、ソース信号線に書き込む働きをする。
図７は図１で示した表示装置における、ゲート線駆動回路の回路構成を示した図である
。クロック信号用レベルシフタ７５１、スタートパルス用レベルシフタ７５２、シフトレ
ジスタ７８１を構成するパルス出力回路７５３、ＮＡＮＤ回路７５４、バッファ７５５を
有する。
ゲート線駆動回路には、第１のクロック信号（ＣＬＫ１）、第２のクロック信号（ＣＬ
Ｋ２）、スタートパルス（ＳＰ）が入力される。これらの入力信号は、外部から低電圧振
幅の信号として入力された直後、クロック信号用レベルシフタ７５１、スタートパルス用
レベルシフタ７５２によって振幅変換を受け、高電圧振幅の信号として駆動回路に入力さ
れる。
なお、クロック信号用レベルシフタ７５１、スタートパルス用レベルシフタ７５２、パ
ルス出力回路７５３、ＮＡＮＤ回路７５４、及びバッファ７５５の構成および動作に関し
ては、ソース線駆動回路に用いたものと同様であるので、ここでは前述の説明を援用する
。
次に、図３（Ｂ）に示したパルス出力回路のレイアウト図の例を図８乃至図１０に示す
。なお、図８乃至図１０では、複数段形成されるパルス出力回路のうち、１段目にあたる
パルス出力回路について示すものである。
図８乃至図１０のパルス出力回路は、電源線８０１、電源線８０２、制御信号線８０３
、制御信号線８０４、制御信号線８０５、薄膜トランジスタ３５１、３５３、３５５、３
５６、３５８、及び抵抗素子３５２、３５４、３５７で構成される。
図８乃至図１０中では、酸化物半導体層８０６、第１の配線層８０７、第２の配線層８
０８、コンタクトホール８０９について示している。なお、第１の配線層８０７は、薄膜
トランジスタのゲート端子を含む層であり、第２の配線層８０８は、薄膜トランジスタの
ソース端子及びドレイン端子（第１端子及び第２端子）を含む層である。
また、図８乃至図１０中での各回路素子の接続関係については、図３（Ｂ）と同様であ
る。つまり、電源線８０１は高電源電位ＶＤＤが供給される配線（高電源電位線ともいう
）であり、電源線８０２は、低電源電位ＶＳＳが供給される配線（低電源電位線ともいう
）であり、制御信号線８０３は、スタートパルス（ＳＰ）が供給される配線であり、制御
信号線８０４は、第１のクロック信号が供給される配線であり、制御信号線８０５は、第
２のクロック信号が供給される配線である。
図８に示したＥＲＭＯＳ回路の抵抗素子３５２、３５４、３５７には、長方形形状の酸
化物半導体層を適用している。そのため、図８に示した抵抗素子３５２、３５４、３５７
は、電流経路の幅が広く、高い電流駆動能力を示す抵抗素子である。図９、図１０に示し
たＥＲＭＯＳ回路の抵抗素子３５２、３５４、３５７には、メアンダ形状（蛇行形状）の
酸化物半導体層を適用している。メアンダ形状にすることによって、抵抗素子３５２、３
５４、３５７の抵抗値を増加させることが可能である。
なお、図８乃至図１０のパルス出力回路のレイアウト図において、薄膜トランジスタ３
５１、３５３、３５５、３５６、３５８のチャネル領域の形状をＵ字型にしてもよい。ま
た、図８中では各薄膜トランジスタのサイズを同サイズとして示しているが、後段の負荷
の大きさに応じて薄膜トランジスタの大きさを適宜変更しても良い。
次に、図８乃至図１０で説明したレイアウト図における抵抗素子３５４及び薄膜トラン
ジスタ３５５によって構成されるインバータ回路の構造について図１１（Ａ）〜（Ｃ）を
用いて説明する。なお、図１１（Ａ）〜（Ｃ）に示される抵抗素子３５４及び薄膜トラン
ジスタ３５５は、それぞれ図８乃至図１０中の点線Ａ−Ｂ、及びＣ−Ｄに対応する断面図
について示すものである。
図１１（Ａ）は、図８中の点線Ａ−Ｂ、及びＣ−Ｄに対応する断面図である。図１１（
Ａ）において、抵抗素子３５４は、第１の酸化物半導体層９０５を抵抗成分として利用し
ている。また、第１の酸化物半導体層９０５の一端が第１の配線層８０７に含まれる第１
の配線９０１と絶縁層９０３に設けられたコンタクトホール９０４を介して接続され、他
端が第２の配線層８０８に含まれる第２の配線９０７と接続されている。
図１１（Ａ）において、薄膜トランジスタ３５５は基板上のゲート端子９０２、ゲート
絶縁層として機能するゲート端子９０２上の絶縁層９０３、チャネル形成領域となる絶縁
層９０３上の第２の酸化物半導体層９０６、ソース端子及びドレイン端子（第１端子及び
第２端子）として機能する第２の酸化物半導体層９０６上の第２の配線９０７及び第３の
配線９０８を有する。
なお、第１の配線９０１は、抵抗素子３５４にとっては一方の端子である。また、第２
の配線９０７は、抵抗素子３５４にとっては他方の端子であり、薄膜トランジスタ３５５
にとっては第１端子であり、且つ両者を接続する配線でもある。同様に、第３の配線９０
８は、薄膜トランジスタ３５５にとっては第２端子であり、且つ低電源電位ＶＳＳが供給
される配線（低電圧電位線ともいう）でもある。別言すると、接続配線および低（高）電
源電位線の一部が、各薄膜トランジスタの第１端子または第２端子として利用されている
。
また、図１１（Ａ）において、第１の酸化物半導体層９０５及び第２の酸化物半導体層
９０６の膜厚は一様ではない。具体的には、第２の配線９０７及び第３の配線９０８と重
畳する領域に該当する第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６の膜
厚が、該領域に該当しない第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６
の膜厚よりも厚い。これは、第２の配線９０７及び第３の配線９０８を形成する際のエッ
チングにおいて、第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６の一部も
エッチングされるためである。
図１１（Ｂ）は、図９中の点線Ａ−Ｂ、及びＣ−Ｄに対応する断面図である。図１１（
Ｂ）において、抵抗素子３５４は、メアンダ形状に形成された第１の酸化物半導体層９０
５を抵抗成分として利用している。また、第１の酸化物半導体層９０５の一端が第１の配
線９０１と絶縁層９０３に設けられたコンタクトホール９０４を介して接続され、他端が
第２の配線９０７と接続されている。薄膜トランジスタの構造は、図１１（Ａ）で説明し
た薄膜トランジスタと同一であるため、前述の説明を援用する。
図１１（Ｃ）は、図１０中の点線Ａ−Ｂ、及びＣ−Ｄに対応する断面図である。図１１
（Ｃ）において、抵抗素子３５４は、メアンダ形状に形成された第１の酸化物半導体層９
０５を抵抗成分として利用している。また、第１の酸化物半導体層９０５の一端が第２の
配線層８０８に含まれる第４の配線９１２と接続され、他端が第２の配線層８０８に含ま
れる第２の配線９０７と接続されている。薄膜トランジスタの構造は、図１１（Ａ）で説
明した薄膜トランジスタと同一であるため、前述の説明を援用する。図１１（Ｃ）に示し
た抵抗素子３５４は、第１の酸化物半導体層９０５上に直接第４の配線９１２が形成され
るため、第１の酸化物半導体層と第４の配線の間に良好な接合を形成することができる。
次に、図１１（Ａ）〜（Ｃ）に示したＥＲＭＯＳ回路の具体的な材料構成について説明
する。
図１１（Ａ）〜（Ｃ）において、基板９００にはバリウムホウケイ酸ガラスやアルミノ
ホウケイ酸ガラスなどのガラス基板等を用いることができる。第１の配線９０１及びゲー
ト端子９０２の材料は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形
成することができる。また、アルミニウム（Ａｌ）を耐熱性導電性材料と組み合わせて形
成することもできる。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、
タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカン
ジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元
素を組み合わせた合金膜、または上述した元素を成分とする窒化物を適用することができ
る。
絶縁層９０３は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シ
リコン膜、酸化アルミニウム膜、酸化タンタル膜などの絶縁膜で形成することができる。
また、これらの絶縁膜からなる積層構造として形成しても良い。なお、酸化窒化シリコン
膜とは、その組成として、窒素よりも酸素の含有量が多いものであり、濃度範囲として酸
素が５５〜６５原子％、窒素が１〜２０原子％、シリコンが２５〜３５原子％、水素が０
．１〜１０原子％の範囲において、合計１００原子％となるように各元素を任意の濃度で
含むものをいう。また、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含
有量が多いものであり、濃度範囲として酸素が１５〜３０原子％、窒素が２０〜３５原子
％、Ｓｉが２５〜３５原子％、水素が１５〜２５原子％の範囲において、合計１００原子
％となるように各元素を任意の濃度で含むものをいう。
第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６は、ＩｎＭＯ３（ＺｎＯ
）ｍ（ｍ＞０）で表記される薄膜から形成する。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆ
ｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、またはコバルト（Ｃｏ）から選ばれた一の
金属元素又は複数の金属元素を示す。例えばＭとして、ガリウム（Ｇａ）の場合があるこ
との他、ガリウム（Ｇａ）およびニッケル（Ｎｉ）、またはガリウム（Ｇａ）および鉄（
Ｆｅ）など、ガリウム（Ｇａ）以外の上記金属元素が含まれる場合がある。また、上記酸
化物半導体層において、Ｍとして含まれる金属元素の他に、不純物元素として鉄（Ｆｅ）
、ニッケル（Ｎｉ）その他の遷移金属元素、又は該遷移金属の酸化物が含まれているもの
がある。加えて、上記酸化物半導体層に含まれるナトリウム（Ｎａ）は、５×１０１８（
ａｔｏｍｓ／ｃｍ３）以下、好ましくは１×１０１８（ａｔｏｍｓ／ｃｍ３）以下である
ものとする。
第２の配線９０７及び第３の配線９０８の材料としては、アルミニウム（Ａｌ）、クロ
ム（Ｃｒ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（
Ｗ）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合
わせた合金膜等が挙げられる。また、これらの材料からなる積層構造として形成してもよ
い。
酸化シリコン層９０９は、スパッタ法により成膜された酸化シリコン膜から形成される
。基板全面に成膜される窒化シリコン層９１０は、シラン（ＳｉＨ４）及びアンモニア（
ＮＨ３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成される。そ
のため、窒化シリコン層９１０は高濃度に水素を含有する。
また、図１２（Ａ）に示すように、第１の酸化物半導体層９０５及び第２の酸化物半導
体層９０６と、第２の配線９０７及び第３の配線９０８との間にバッファ層９１１ａ〜９
１１ｃを設けることもできる。
なお、上述したバッファ層９１１ａ〜９１１ｃとは、第１の酸化物半導体層９０５及び
第２の酸化物半導体層９０６を形成する成膜条件とは異なる成膜条件で成膜されるＩｎ−
Ｇａ−Ｚｎ−Ｏ系非単結晶膜を基に形成され、低抵抗な酸化物半導体層である。また、以
下の文章では便宜上、後に第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６
が形成される酸化物半導体膜を第１の酸化物半導体膜と表記し、後にバッファ層９１１ａ
〜９１１ｃが形成される酸化物半導体膜を第２の酸化物半導体膜と表記する。
例えば、スパッタ法によって酸化物半導体膜の成膜を行う場合、成膜に用いられるスパ
ッタガスの酸素濃度を変化させることによって、酸化物半導体膜の抵抗値を変化させるこ
とができる。具体的には、スパッタガスの酸素濃度を高くすることによって、酸化物半導
体膜の抵抗値を高くすることができる。スパッタ法による第１の酸化物半導体膜及び第２
の酸化物半導体膜の成膜条件の一は、第１の酸化物半導体膜の成膜に用いられるスパッタ
ガスとしてアルゴンガス流量を１０ｓｃｃｍ、酸素ガス流量を５ｓｃｃｍとし、第２の酸
化物半導体膜の成膜に用いられるスパッタガスとしてアルゴンガス流量を４０ｓｃｃｍと
した条件である。なお、バッファ層９１１ａ〜９１１ｃは、ｎ型の導電型を有し、活性化
エネルギー（ΔＥ）が０．１ｅＶ以下である。なお、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜
を基に形成されるバッファ層９１１ａ〜９１１ｃは、少なくともアモルファス成分を含ん
でいるものとする。バッファ層９１１ａ〜９１１ｃは非晶質構造の中に結晶粒（ナノクリ
スタル）を含む場合がある。このバッファ層９１１ａ〜９１１ｃ中の結晶粒（ナノクリス
タル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜４ｎｍ程度である。
第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６よりも低抵抗なバッファ
層９１１ａ〜９１１ｃを設けることにより、導電体である第２の配線９０７と第１の酸化
物半導体層９０５、導電体である第２の配線９０７及び第３の配線９０８と第２の酸化物
半導体層９０６との間に、ショットキー接合と比べて良好な接合を形成し、熱的にも安定
動作を示すことができる。また、薄膜トランジスタ３５５ではバッファ層９１１ｂ、９１
１ｃを設けることにより、高いドレイン電圧でも良好な移動度を保持することができる。
また、図１２（Ｂ）に示すように第１の酸化物半導体層９０５および第２の酸化物半導
体層９０６の上下にバッファ層９１１ａ、９１１ｂ、９１１ｃ、９１１ｄ、９１１ｅを設
けることも出来る。
バッファ層９１１ｄを設けることにより、導電体である第１の配線９０１と第１の酸化
物半導体層９０５との間に、ショットキー接合と比べて良好な接合を形成し、熱的にも安
定動作をさせることができる。
次に、図１１（Ａ）〜（Ｃ）、図１２（Ａ）、（Ｂ）で示した薄膜トランジスタとは異
なる構造の薄膜トランジスタを図１３（Ａ）、（Ｂ）に示し、説明する。なお、図１３（
Ａ）、（Ｂ）では、図８のＡ−Ｂ線及びＣ−Ｄ線に対応する抵抗素子及び薄膜トランジス
タの断面構造を示し、図１１（Ａ）、（Ｂ）、（Ｃ）と同じものについては、同じ符号を
付している。
図１３（Ａ）において、第２の酸化物半導体層９０６上には、酸化シリコン層であるチ
ャネル保護層１００１が設けられ、チャネル保護層１００１及び第２の酸化物半導体層９
０６上に第２の配線９０７及び第３の配線９０８が設けられた構造になっている。さらに
、第２の配線９０７、第３の配線９０８、及びチャネル保護層１００１上に窒化シリコン
層９１０が設けられている。また、図１３（Ｂ）で示すように、第１の酸化物半導体層９
０５及び第２の酸化物半導体層９０６と、第２の配線９０７及び第３の配線９０８のそれ
ぞれの間にバッファ層９１１ａ、９１１ｂ、９１１ｃを設ける構成とすることもできる。
図１１（Ａ）〜（Ｃ）、図１２（Ａ）、（Ｂ）、図１３（Ａ）、（Ｂ）では、逆スタガ
型の薄膜トランジスタについて説明したが、本実施の形態の薄膜トランジスタの構成は逆
スタガ型に限らない。一例としては、コプラナー型の薄膜トランジスタにおいても同様の
効果を奏するものである。図１４（Ａ）、（Ｂ）に断面構造の一例について示し、説明す
る。なお、図１４（Ａ）、（Ｂ）では、図８のＡ−Ｂ線及びＣ−Ｄ線に対応する抵抗素子
及び薄膜トランジスタの断面構造を示し、図１１（Ａ）、（Ｂ）、（Ｃ）と同じ構成のも
のについては、同じ符号を付している。
図１４（Ａ）において、第１の酸化物半導体層９０５の一端は、第１の配線９０１上に
設けられ、第１の酸化物半導体層９０５の他端及び第２の酸化物半導体層９０６の一端は
、第２の配線９０７上に設けられ、第２の酸化物半導体層９０６の他端は、第３の配線９
０８上に設けられた構造になっている。さらに、第２の酸化物半導体層９０６上には、酸
化シリコン層９０９及び窒化シリコン層９１０の積層が設けられ、第１の酸化物半導体層
９０５上には、窒化シリコン層９１０のみが設けられている。また、図１４（Ｂ）で示す
ように、第２の配線９０７及び第３の配線９０８と、絶縁層９０３との間にバッファ層１
０１０ａ、１０１０ｂを設ける構成とすることもできる。
図１１（Ａ）〜（Ｃ）、図１２（Ａ）、（Ｂ）、図１３（Ａ）、（Ｂ）、図１４（Ａ）
、（Ｂ）では、第１の酸化物半導体層９０５に直接接するように、シラン（ＳｉＨ４）及
びアンモニア（ＮＨ３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって
形成された窒化シリコン層９１０を設ける。
上述した構造を有するＥＲＭＯＳ回路は、窒化シリコン層９１０が直接接する第１の酸
化物半導体層９０５を抵抗成分とする抵抗素子と、酸化シリコン層９０９（チャネル保護
層１００１）を介して窒化シリコン層９１０が設けられた第２の酸化物半導体層９０６を
チャネル形成領域とする薄膜トランジスタと、を有する。そのため、第１の酸化物半導体
層９０５には、第２の酸化物半導体層９０６よりも高濃度に水素を導入することができる
。その結果、第１の酸化物半導体層９０５の抵抗値を第２の酸化物半導体層９０６の抵抗
値よりも低くすることができる。
次に、ＥＲＭＯＳ回路の作製工程について、図１５（Ａ）〜（Ｃ）の断面図を用いて説
明する。なお、ここでは、図１４（Ｂ）に示すＥＲＭＯＳ回路の作製工程について示す。
基板９００上に、第１の導電膜を成膜する。第１の導電膜の成膜には、スパッタ法、真
空蒸着法、パルスレーザ堆積法、イオンプレーティング法などに代表される薄膜堆積法を
用いる。第１の導電膜の材料は、アルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性
材料で形成することできる。また、アルミニウム（Ａｌ）を耐熱性導電性材料と組み合わ
せて形成することもできる。耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、
スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述
した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物を適用すること
ができる。次いで、第１のフォトリソグラフィ工程を行い、第１の導電膜上にレジストを
形成する。さらに、該レジストをマスクとして、第１の導電膜を選択的にエッチングし、
第１の配線９０１及びゲート端子９０２を形成する。
次いで、第１の配線９０１及びゲート端子９０２を覆う絶縁膜を形成する。絶縁膜の成
膜には、スパッタ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、プラ
ズマＣＶＤ法などに代表される薄膜堆積法を用いる。絶縁膜として、酸化シリコン膜、窒
化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化タ
ンタル膜などの絶縁膜を用いることができる。また、これらの絶縁膜の積層構造として形
成しても良い。次いで、第２のフォトリソグラフィ工程を行い、絶縁膜上にレジストを形
成する。さらに、該レジストをマスクとして、絶縁膜を選択的にエッチングし、第１の配
線に達するコンタクトホール９０４が設けられた絶縁層９０３を形成する。ここまでの工
程を終えた段階の断面図が図１５（Ａ）に相当する。
次いで、第２の酸化物半導体膜を成膜する。第２の酸化物半導体膜の成膜には、スパッ
タ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、プラズマＣＶＤ法な
どに代表される薄膜堆積法を用いる。スパッタ法による成膜を行う場合、Ｉｎ２Ｏ３、Ｇ
ａ２Ｏ３、ＺｎＯを焼結したターゲットを用いることが好ましい。スパッタガスにはアル
ゴンに代表される希ガスを用いる。スパッタ法による成膜条件の一は、Ｉｎ２Ｏ３：Ｇａ
２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、圧力０．４Ｐａ、直流
（ＤＣ）電源５００Ｗ、アルゴンガス流量を４０ｓｃｃｍとするものである。
次いで、第２の導電膜を成膜する。第２の導電膜の成膜には、スパッタ法、真空蒸着法
、パルスレーザ堆積法、イオンプレーティング法に代表される薄膜堆積法を用いる。なお
、第２の導電膜の材料としては、アルミニウム（Ａｌ）、クロム（Ｃｒ）、タンタル（Ｔ
ａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられ
る。また、これらの材料からなる積層構造として形成してもよい。
次いで、第３のフォトリソグラフィ工程を行い、第２の導電膜上にレジストを形成する
。さらに、該レジストをマスクとして、第２の酸化物半導体膜及び第２の導電膜を選択的
にエッチングし、第２の配線９０７及び第３の配線９０８並びにバッファ層１０１０ａ、
１０１０ｂを形成する。この際のエッチング方法としてウェットエッチングまたはドライ
エッチングを用いる。例えば、第２の導電膜としてアルミニウム（Ａｌ）膜、又はアルミ
ニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチン
グを行うことができる。同様に、第２の導電膜としてチタン（Ｔｉ）膜、又はチタン合金
膜を用いる場合には、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用
いたウェットエッチングを行うことができる。
次いで、第１の酸化物半導体膜を成膜する。第１の酸化物半導体膜の成膜には、スパッ
タ法、真空蒸着法、パルスレーザ蒸着法、イオンプレーティング法などに代表される薄膜
堆積法を用いる。第１の酸化物半導体膜は、第２の酸化物半導体膜と比べてスパッタガス
に含まれる酸素濃度が高い条件で成膜する、スパッタ法による成膜条件の一は、Ｉｎ２Ｏ
３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、圧力０．４Ｐ
ａ、直流（ＤＣ）電源５００Ｗ、アルゴンガス流量を１０ｓｃｃｍ、酸素ガス流量を５ｓ
ｃｃｍである。
また、第１の酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生
させる逆スパッタ処理を行い、絶縁層９０３、第１の配線９０１、第２の配線９０７、及
び第３の配線９０８に付着しているゴミを除去することが好ましい。さらに、逆スパッタ
処理をアルゴンに酸素を加えた雰囲気下で行うことにより、導電体である第１の配線９０
１、第２の配線９０７、及び第３の配線９０８の表面が酸化され、第２の酸化物半導体膜
との接触界面近傍を高抵抗化することができる。そのため、後に形成される薄膜トランジ
スタのオフ電流の値を低下させることができる。なお、逆スパッタ処理とは、ターゲット
側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基
板にプラズマを形成して表面を改質する処理方法である。
次いで、第４のフォトリソグラフィ工程を行い、第１の酸化物半導体膜上にレジストを
形成する。さらに、該レジストをマスクとして、第１の酸化物半導体膜を選択的にエッチ
ングし、第１の酸化物半導体層９０５及び第２の酸化物半導体層９０６を形成する。ここ
までの工程を終えた段階の断面図が図１５（Ｂ）に相当する。
次いで、酸化シリコン膜をスパッタ法により成膜する。例えば、酸化シリコン膜は、シ
リコンをターゲットとしアルゴン及び酸素を含有するスパッタガスを用いて成膜すること
ができる。また、酸化シリコンをターゲットとし、アルゴンをスパッタガスとして用いて
酸化シリコン膜を成膜することもできる。次いで、第５のフォトリソグラフィ工程を行い
、酸化シリコン膜上にレジストを形成する。さらに、該レジストをマスクとして、酸化シ
リコン膜を選択的にエッチングし、第２の酸化物半導体層９０６上に酸化シリコン層９０
９を形成する。
次いで、基板全面にパッシベーション膜としての機能を有する窒化シリコン層９１０を
成膜する。該窒化シリコン層９１０は、シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）な
どの水素化合物を含むガスを用いたプラズマＣＶＤ法で形成され、高濃度に水素を含有す
る窒化シリコン層である。
次いで、２００℃〜６００℃、代表的には２５０℃〜５００℃の熱処理を行う。例えば
、炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。ここまでの工程を終えた
段階の断面図が図１５（Ｃ）に相当する。
以上により、酸化物半導体層を用いて抵抗素子３５４及び薄膜トランジスタ３５５を作
製することができる。
なお、上述した工程順序は一例であって特に限定されない。図１６に、図１５とは異な
る作製工程の例を示し、説明する。
基板９００上に、第１の導電膜を成膜する。次いで、第１のフォトリソグラフィ工程を
行い、第１の導電膜上にレジストを形成する。さらに、該レジストをマスクとして、第１
の導電膜を選択的にエッチングし、第１の配線９０１及びゲート端子９０２を形成する。
次いで、第１の配線９０１及びゲート端子９０２を覆う絶縁膜を成膜する。次いで、第
２の酸化物半導体膜を成膜する。次いで、第２の導電膜を成膜する。次いで、第２のフォ
トリソグラフィ工程を行い、第２の導電膜上にレジストを形成する。さらに、該レジスト
をマスクとして、第２の導電膜及び第２の酸化物半導体膜を選択的にエッチングし、第２
の配線９０７及び第３の配線９０８並びにバッファ層１０１０ａ、１０１０ｂを形成する
。ここまでの工程を終えた段階の断面図が図１６（Ａ）に相当する。
次いで、第３のフォトリソグラフィ工程を行い、絶縁膜上にレジストを形成する。さら
に、該レジストをマスクとして、絶縁膜を選択的にエッチングし、第１の配線９０１に達
するコンタクトホール９０４が設けられた絶縁層９０３を形成する。
次いで、第１の酸化物半導体膜を成膜する。次いで、第４のフォトリソグラフィ工程を
行い、第１の酸化物半導体膜上にレジストを形成する。さらに該レジストをマスクとして
、第１の酸化物半導体膜を選択的にエッチングし、第１の酸化物半導体層９０５及び第２
の酸化物半導体層９０６を形成する。ここまでの工程を終えた段階の断面図が図１６（Ｂ
）に相当する。
次いで、スパッタ法を用いて、酸化シリコン膜を成膜する。次いで、第５のフォトリソ
グラフィ工程を行い、酸化シリコン膜上にレジストを形成する。さらに、該レジストをマ
スクとして、酸化シリコン膜を選択的にエッチングし、第２の酸化物半導体層９０６を覆
う酸化シリコン層９０９を形成する。
次いで、シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）などの水素化合物を含むガスを
用いたプラズマＣＶＤ法を用いて、基板全面にパッシベーション膜としての機能を有する
窒化シリコン層９１０を成膜する。
次いで、窒素雰囲気下で２００℃〜６００℃の熱処理を行う。ここまでの工程を終えた
段階の断面図が図１６（Ｃ）に相当する。
以上により、酸化物半導体層を用いて形成された抵抗素子３５４及び薄膜トランジスタ
３５５を作製することができる。加えて、図１６（Ａ）〜（Ｃ）で説明する工程において
は、コンタクトホール９０４を形成した後、第１の酸化物半導体膜を成膜することができ
る。そのため、コンタクトホールの底面が曝される工程数を少なくすることができ、第１
の配線９０１の材料選択の自由度を広げることができる。
本実施の形態で説明した抵抗素子及び薄膜トランジスタは、酸化物半導体層を用いて形
成される。そのため、当該抵抗素子及び薄膜トランジスタを有する駆動回路は良好な動特
性を有する。また、抵抗素子に適用される第１の酸化物半導体層上には、シラン（ＳｉＨ
４）及びアンモニア（ＮＨ３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法に
より形成される窒化シリコン層が、第１の酸化物半導体層に直接接するように設けられ、
且つ薄膜トランジスタに適用される第２の酸化物半導体層上には、バリア層となる酸化シ
リコン層を介して、窒化シリコン層が設けられる。そのため、高濃度に水素を含有する窒
化シリコン層と直接接する第１の酸化物半導体層には、第２の酸化物半導体層よりも高濃
度に水素が導入される。その結果、第１の酸化物半導体層の抵抗値を第２の酸化物半導体
層の抵抗値よりも低くすることができる。これにより、薄膜トランジスタの作製工程及び
抵抗素子の作製工程を別個に設ける必要がなく、作製工程が低減された駆動回路を提供す
ることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる抵抗素子及び薄膜トランジスタの一例につ
いて図１７を用いて説明する。なお、図１７は、実施の形態１で説明した図８のＡ−Ｂ線
及びＣ−Ｄ線に対応する抵抗素子及び薄膜トランジスタの断面構造を示している。
基板９００上に第１の配線９０１、及びゲート端子９０２を設ける。さらに、第１の配
線９０１及びゲート端子９０２上に絶縁層９０３を設ける。なお、基板９００、第１の配
線９０１、ゲート端子９０２、及び絶縁層９０３の材料は、実施の形態１で説明した材料
を適用することができるため、本実施の形態では実施の形態１の説明を援用する。
絶縁層９０３上に、第１の配線９０１と重なる高濃度に窒素を含有する第１の酸化物半
導体層２００１、及びゲート端子９０２と重なる高濃度に窒素を含有する第２の酸化物半
導体層２００２を設ける。なお、第１の配線９０１は絶縁層９０３に形成されたコンタク
トホール９０４において高濃度に窒素を含有する第１の酸化物半導体層２００１と接して
いる。
なお、高濃度に窒素を含有する第１の酸化物半導体層２００１及び高濃度に窒素を含有
する第２の酸化物半導体層２００２は、実施の形態１で示した第１の酸化物半導体膜及び
第２の酸化物半導体膜とは異なる成膜条件で形成される酸化物半導体膜から形成される窒
素濃度の高い酸化物半導体層である。具体的には、酸化物半導体層中の酸素（Ｏ）に対す
る窒素（Ｎ）の割合（Ｎ／Ｏ）が０．０５以上０．８以下の範囲、好ましくは、０．１以
上０．５以下の範囲となる酸化物半導体層である。
例えば、高濃度に窒素を含有する酸化物半導体膜をスパッタ法によって成膜する場合、
窒素ガスを含むスパッタガスを用いて成膜すればよい。スパッタ法による成膜条件の一は
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲット（Ｉｎ：Ｇａ：Ｚｎ＝
１：１：０．５）を用い、圧力０．４Ｐａ、直流（ＤＣ）電源５００Ｗ、アルゴンガス流
量を３５ｓｃｃｍ、窒素ガス流量を５ｓｃｃｍとするものである。なお、パルス直流（Ｄ
Ｃ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。次いで、
高濃度に窒素を含有する酸化物半導体膜からフォトリソグラフィ工程によって、高濃度に
窒素を含有する第１の酸化物半導体層２００１及び高濃度に窒素を含有する第２の酸化物
半導体層２００２を形成する。
次いで、第２の配線９０７及び第３の配線９０８を設ける。第２の配線９０７は、高濃
度に窒素を含有する第１の酸化物半導体層２００１の一端及び高濃度に窒素を含有する第
２の酸化物半導体層２００２の一端を覆い、第３の配線９０８は、高濃度に窒素を含有す
る第２の酸化物半導体層２００２の他端を覆っている。なお、第２の配線９０７及び第３
の配線９０８は、実施の形態１で説明した材料を適用することができるため、本実施の形
態では実施の形態１の説明を援用する。
次いで、高濃度に窒素を含有する第２の酸化物半導体層２００２上に、酸化シリコン層
９０９を設ける。酸化シリコン層は、スパッタ法により成膜された酸化シリコン膜を選択
的にエッチングすることにより形成される。該酸化シリコン膜は、シリコンをターゲット
とし、アルゴン及び酸素を含有するスパッタガスを用いて成膜する、あるいは、酸化シリ
コンをターゲットとし、アルゴンをスパッタガスとして用いることによって成膜すること
ができる。
この段階で、水素原子の供給源となる物質を含む雰囲気下において、２００℃〜６００
℃、代表的には２５０℃〜５００℃の熱処理を行う。該熱処理条件の一は、３５０℃、１
時間の熱処理である。なお、水素原子の供給源となる物質を含む雰囲気としては、水素と
、アルゴン等の希ガスとの混合雰囲気などを適用することができる。
酸化物半導体層中の窒素は、酸化物半導体層を構成する原子が膜中で密に充填するのを
阻害すると共に、水素の膜中への拡散、固溶を促進する効果を有する。そのため、当該熱
処理によって、高濃度に窒素を含有する第１の酸化物半導体層２００１に水素が導入され
る。その結果、高濃度に窒素を含有する第１の酸化物半導体層２００１の水素濃度が、高
濃度に窒素を含有する第２の酸化物半導体層２００２の水素濃度よりも高くなる。つまり
、高濃度に窒素を含有する第１の酸化物半導体層２００１の抵抗値を、高濃度に窒素を含
有する第２の酸化物半導体層２００２の抵抗値よりも低くすることが出来る。
さらに、基板全面にシラン（ＳｉＨ４）及びアンモニア（ＮＨ３）などの水素化合物を
含むガスを用いたプラズマＣＶＤ法によって形成される窒化シリコン層９１０を形成する
。該窒化シリコン層９１０は高濃度に水素を含有する窒化シリコンである。そのため、該
窒化シリコン層９１０と直接接する高濃度に窒素を含有する第１の酸化物半導体層２００
１の水素濃度をさらに高め、低抵抗化を計ることができる。
以上により、低抵抗化された高濃度に窒素を含有する第１の酸化物半導体層２００１を
用いた抵抗素子３５４、及び高抵抗値を維持する高濃度に窒素を含有する第２の酸化物半
導体層２００２を用いた薄膜トランジスタ３５５を形成することができる。
なお、本実施の形態では、図８のＡ−Ｂ線に対応する抵抗素子の断面構造について示し
たが、図９及び図１０に示したように、高濃度に窒素を含有する第１の酸化物半導体層を
メアンダ形状（蛇行形状）とすることも可能である。また、図１０に示したように、高濃
度に窒素を含有する酸化物半導体層の両端上に配線層を形成することも可能である。
また、本実施の形態では、チャネルエッチ型の薄膜トランジスタの断面構造について示
したが、チャネルストップ型の薄膜トランジスタとすることも可能である。また、本実施
の形態では、逆スタガ型の薄膜トランジスタについて示したが、コプラナー型の薄膜トラ
ンジスタとすることも可能である。
本実施の形態で説明した抵抗素子及び薄膜トランジスタは、高濃度に窒素を含有する酸
化物半導体層を用いて形成される。そのため、当該抵抗素子及び当該薄膜トランジスタを
有する駆動回路は良好な動特性を有する。また、水素原子の供給源となる物質を含む雰囲
気下において、２００℃〜６００℃、代表的には２５０℃〜５００℃の熱処理を行うこと
によって、抵抗素子に適用される高濃度に窒素を含有する第１の酸化物半導体層に水素が
導入される。そのため、高濃度に窒素を含有する第１の酸化物半導体層には、高濃度に窒
素を含有する第２の酸化物半導体層よりも高濃度に水素が導入される。その結果、高濃度
に窒素を含有する第１の酸化物半導体層の抵抗値を、高濃度に窒素を含有する第２の酸化
物半導体層の抵抗値よりも低くすることができる。これにより、薄膜トランジスタの作製
工程及び抵抗素子の作製工程を別個に設ける必要がなく、作製工程が低減された駆動回路
を提供することができる。
（実施の形態３）
本実施の形態では、実施の形態１で説明した酸化物半導体層及び実施の形態２で説明し
た高濃度に窒素を含有する酸化物半導体層を用いて作製される抵抗素子及び薄膜トランジ
スタについて、図１８（Ａ）〜（Ｃ）及び図１９（Ａ）、（Ｂ）を用いて説明する。なお
、図１８（Ａ）〜（Ｃ）及び図１９（Ａ）、（Ｂ）は、図８のＡ−Ｂ線及びＣ−Ｄ線に対
応する抵抗素子及び薄膜トランジスタの断面構造を示している。
具体的には、本実施の形態では、実施の形態２で述べた高濃度に窒素を含有する酸化物
半導体層を、実施の形態１で述べたバッファ層の代わりに適用する構成について、図１８
（Ａ）〜（Ｃ）及び図１９（Ａ）、（Ｂ）を用いて説明する。
まず、基板９００上に第１の導電膜を成膜する。第１の導電膜の成膜方法には、スパッ
タ法、真空蒸着法、パルスレーザ蒸着法、イオンプレーティング法に代表される薄膜堆積
法を用いる。次いで、第１のフォトリソグラフィ工程を行い、第１の導電膜上にレジスト
を形成する。さらに、該レジストをマスクとして、第１の導電膜を選択的にエッチングし
、第１の配線９０１及びゲート端子９０２を形成する。次いで、第１の配線９０１及びゲ
ート端子９０２を覆う絶縁膜を形成する。絶縁膜の成膜には、スパッタ法、真空蒸着法、
パルスレーザ堆積法、イオンプレーティング法、プラズマＣＶＤ法などに代表される薄膜
堆積法を用いる。次いで、第２のフォトリソグラフィ工程を行い、絶縁膜上のレジストを
形成する。さらに、該レジストをマスクとして、絶縁膜を選択的にエッチングし、コンタ
クトホール９０４が設けられた絶縁層９０３を形成する。なお、第１の配線９０１、ゲー
ト端子９０２、及び絶縁層９０３の材料は、実施の形態１で説明した材料を適用すること
ができるため、本実施の形態では実施の形態１の説明を援用する。ここまでの工程を終え
た段階の断面図が図１８（Ａ）に対応する。
次いで、酸化物半導体膜９５０を成膜する。酸化物半導体膜９５０の成膜には、スパッ
タ法、真空蒸着法、パルスレーザ堆積法、イオンプレーティング法、プラズマＣＶＤ法な
どに代表される薄膜堆積法を用いる。スパッタ法による成膜を行う場合、Ｉｎ２Ｏ３、Ｇ
ａ２Ｏ３、ＺｎＯを焼結したターゲットを用いることが好ましい。スパッタ法による成膜
条件の一は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲット
を用い、圧力０．４Ｐａ、直流（ＤＣ）電源５００Ｗ、アルゴンガス流量を１０ｓｃｃｍ
、酸素ガス流量を５ｓｃｃｍである。
次いで、高濃度に窒素を含有する酸化物半導体膜９５１を成膜する。高濃度に窒素を含
有する酸化物半導体膜９５１の成膜には、スパッタ法、真空蒸着法、パルスレーザ蒸着法
、イオンプレーティング法などに代表される薄膜堆積法を用いる。スパッタ法による成膜
を行う場合、Ｉｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯを焼結したターゲットを用いることが好ま
しい。スパッタ法による高濃度に窒素を含有する酸化物半導体膜９５１の成膜条件の一は
、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１を混合、焼結したターゲットを用い、圧
力０．４Ｐａ、直流（ＤＣ）電源５００Ｗ、アルゴンガス流量を３５ｓｃｃｍ、窒素ガス
流量を５ｓｃｃｍである。ここまでの工程を終えた段階の断面図が図１８（Ｂ）に対応す
る。
次いで、第３のフォトリソグラフィ工程を行い、高濃度に窒素を含有する酸化物半導体
膜９５１上にレジストを形成する。さらに、該レジストをマスクとして、酸化物半導体膜
９５０及び高濃度に窒素を含有する酸化物半導体膜９５１を選択的にエッチングし、第１
の酸化物半導体層９６０及び高濃度に窒素を含有する第１の酸化物半導体層９６１の積層
、並びに第２の酸化物半導体層９６２及び高濃度に窒素を含有する第２の酸化物半導体層
９６３の積層を形成する。ここまでの工程を終えた段階の断面図が図１８（Ｃ）に対応す
る。
この段階で、水素原子の供給源となる物質を含む雰囲気中において、２００℃〜６００
℃、代表的には２５０℃〜５００℃の熱処理を行う。該熱処理条件の一は、３５０℃、１
時間の熱処理である。なお、水素原子の供給源となる物質を含む雰囲気としては、水素と
、アルゴン等の希ガスとの混合雰囲気などを適用することができる。
酸化物半導体層中の窒素は、酸化物半導体層を構成する原子が膜中で密に充填するのを
阻害すると共に、水素の膜中への拡散、固溶を促進する効果を有する。そのため、当該熱
処理によって、高濃度に窒素を含有する第１の酸化物半導体層９６１及び高濃度に窒素を
含有する第２の酸化物半導体層９６３に水素が導入される。その結果、高濃度に窒素を含
有する第１の酸化物半導体層９６１及び高濃度に窒素を含有する第２の酸化物半導体層９
６３の抵抗値を低下させることが出来る。
次いで、第２の導電膜を成膜する。第２の導電膜の成膜には、スパッタ法、真空蒸着法
パルスレーザ蒸着法、イオンプレーティング法などに代表される薄膜堆積法を用いる。次
いで、第４のフォトリソグラフィ工程を行い、第２の導電膜上にレジストを形成する。さ
らに、該レジストをマスクとして、第２の導電膜を選択的にエッチングし、第２の配線９
０７及び第３の配線９０８を形成する。なお、第２の配線９０７、第３の配線９０８の材
料は、実施の形態１で説明した材料を適用することができるため、本実施の形態では実施
の形態１の説明を援用する。また、当該エッチング工程において、第２の配線９０７及び
第３の配線９０８と重畳しない領域の高濃度に窒素を含有する酸化物半導体層は、エッチ
ングされ、除去される。また、当該領域の酸化物半導体層も一部エッチングされ、酸化物
半導体層９６４、９６６及び高濃度に窒素を含有する酸化物半導体層９６５、９６７、９
６８が形成される。ここまでの工程を終えた段階の断面図が図１９（Ａ）に相当する。
次いで、酸化シリコン膜をスパッタ法により成膜する。例えば、酸化シリコン膜は、シ
リコンをターゲットとしアルゴン及び酸素を含有するスパッタガスを用いて成膜すること
ができる。また、酸化シリコンをターゲットとし、アルゴンをスパッタガスとして用いて
酸化シリコン膜を成膜することもできる。次いで、第５のフォトリソグラフィ工程によっ
て、酸化シリコン膜上にレジストを形成する。さらに、該レジストをマスクとして、酸化
シリコン膜を選択的にエッチングし、酸化シリコン層９０９を形成する。
次いで、パッシベーション膜としての機能を有する窒化シリコン層９１０を成膜する。
該窒化シリコン層９１０は、シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）などの水素化
合物を含むガスを用いたプラズマＣＶＤ法で形成する。以上の工程により抵抗素子３５４
及び薄膜トランジスタ３５５が形成される。ここまでの工程を終えた段階の断面図が図１
９（Ｂ）に相当する。
本実施の形態で示した抵抗素子３５４及び薄膜トランジスタ３５５は、酸化物半導体層
と導電体である配線層との間に、水素が導入され低抵抗化した高濃度に窒素を含有する酸
化物半導体層９６５、９６７、９６８が形成される。そのため、酸化物半導体層と配線層
との接合が、ショットキー接合に比べて良好な接合となり、熱的にも安定動作を示すこと
ができる。また、薄膜トランジスタ３５５では、高濃度に窒素を含有する酸化物半導体層
９６７、９６８が形成されることにより、高いドレイン電圧でも良好な移動度を保持する
ことができる。
なお、上述した作製工程では、酸化物半導体層のエッチング工程後に高濃度に窒素を含
有する酸化物半導体層に水素を導入する熱処理を行う例を示したが、該熱処理は、高濃度
に窒素を含有する酸化物半導体膜の成膜後で、第２の導電膜の成膜前であれば、いつ行っ
ても構わない。例えば、高濃度に窒素を含有する酸化物半導体膜の成膜後に次工程として
当該熱処理を行うことも可能である。
なお、本実施の形態では、図８のＡ−Ｂ線に対応する抵抗素子の断面構造について示し
たが、図９及び図１０に示したように、酸化物半導体層をメアンダ形状（蛇行形状）とす
ることも可能である。また、図１０に示したように、高濃度に窒素を含有する酸化物半導
体層の両端上に配線層を形成することも可能である。
また、本実施の形態では、チャネルエッチ型の薄膜トランジスタの断面構造について示
したが、チャネルストップ型の薄膜トランジスタとすることも可能である。また、本実施
の形態では、逆スタガ型の薄膜トランジスタについて示したが、コプラナー型の薄膜トラ
ンジスタとすることも可能である。
本実施の形態で説明した抵抗素子及び薄膜トランジスタは、酸化物半導体層及び高濃度
に窒素を含有する酸化物半導体層を用いて形成される。そのため、当該抵抗素子及び当該
薄膜トランジスタを有する駆動回路は良好な動特性を有する。また、抵抗素子に適用され
る第１の酸化物半導体層上には、シラン（ＳｉＨ４）及びアンモニア（ＮＨ３）などの水
素化合物を含むガスを用いたプラズマＣＶＤ法により形成される窒化シリコン層が、第１
の酸化物半導体層に直接接するように設けられ、且つ薄膜トランジスタに適用される第２
の酸化物半導体層上には、バリア層となる酸化シリコン層を介して、窒化シリコン層が設
けられる。そのため、高濃度に水素を含有する窒化シリコン層と直接接する第１の酸化物
半導体層には、第２の酸化物半導体層よりも高濃度に水素が導入される。その結果、第１
の酸化物半導体層の抵抗値を第２の酸化物半導体層の抵抗値よりも低くすることができる
。これにより、薄膜トランジスタの作製工程及び抵抗素子の作製工程を別個に設ける必要
がなく、作製工程が低減された駆動回路を提供することができる。
（実施の形態４）
本実施の形態では、ダイナミック回路によって構成されるシフトレジスタを有する駆動
回路の構成例について、図２０（Ａ）〜（Ｃ）を用いて説明する。
図２０（Ａ）に示すパルス出力回路１４００は、スタートパルス（ＳＰ）が入力端子よ
り入力されるインバータ回路１４０１と、インバータ回路１４０１の出力端子に一方の端
子が接続されたスイッチ１４０２と、スイッチ１４０２の他方の端子に接続された容量素
子１４０３と、で構成される。なお、奇数段目のパルス出力回路のスイッチ１４０２は、
第１のクロック信号（ＣＬＫ１）によってオン、オフが制御される。また、偶数段目のパ
ルス出力回路のスイッチ１４０２は、第２のクロック信号（ＣＬＫ２）によってオン、オ
フが制御される。
図２０（Ｂ）は、パルス出力回路の回路構成を詳細に示したものである。パルス出力回
路１４００は、薄膜トランジスタ１４１１、１４１３、抵抗素子１４１２、容量素子１４
１４を有する。また、奇数段目のパルス出力回路は、第１のクロック信号（ＣＬＫ１）を
供給するための配線１４１５に接続され、偶数段目のパルス出力回路は、第２のクロック
信号（ＣＬＫ２）を供給するための配線１４１６に接続されている。パルス出力回路１４
００において、薄膜トランジスタ１４１１及び抵抗素子１４１２は、図２０（Ａ）で示し
たインバータ回路１４０１に相当し、ＥＲＭＯＳ回路である。また、薄膜トランジスタ１
４１３は、図１７（Ａ）で示したスイッチ１４０２に相当し、容量素子１４１４は、図２
０（Ａ）で示した容量素子１４０３に相当する。なお、薄膜トランジスタ１４１３は、薄
膜トランジスタ１４１１と同様に、エンハンスメント型トランジスタで構成することが好
ましい。スイッチとしてエンハンスメント型トランジスタを用いることにより、トランジ
スタのオフ電流を低減することができるため、低消費電力化が図れるとともに、作製工程
を低減することができる。
ここで、図２０（Ａ）、（Ｂ）で示した回路の回路動作について、図２０（Ｃ）にタイ
ミングチャートを示す。なお、図２０（Ｃ）では、説明のため、図２０（Ｂ）中の回路の
ノードについてＡ乃至Ｅの符号を付して説明するものとする。
まず、第１のクロック信号（ＣＬＫ１）がＨレベルにあって第２のクロック信号（ＣＬ
Ｋ２）がＬレベルの状態について説明する。
スタートパルス（ＳＰ）に応じて、反転した信号がノードＡに現れる。ノードＢの信号
は、第１のクロック信号（ＣＬＫ１）がＨレベルであるためノードＡと等しくなる。そし
て、ノードＢの信号は、次段のインバータ回路によって反転され、ノードＣにはノードＢ
の信号が反転した信号が現れる。ノードＣの信号は、第２のクロック信号（ＣＬＫ２）が
Ｌレベルにあってスイッチが閉じているため、ノードＤには現れない。
次に、第１のクロック信号（ＣＬＫ１）がＬレベルにあって第２のクロック信号（ＣＬ
Ｋ２）がＨレベルの状態について説明する。
ノードＣの信号はノードＤに移り、ノードＤにノードＣの信号が反映されて現れる。そ
して、ノードＤの信号は、インバータ回路によって反転され、ノードＥにはノードＤの信
号が反転した信号が現れる。そして第１のクロック信号（ＣＬＫ１）及び第２のクロック
信号（ＣＬＫ２）を交互にＨレベルとすることで、シフトレジスタとして機能させること
ができる。
なお、本実施の形態で示すパルス出力回路を具備するシフトレジスタは、ソース線駆動
回路、及びゲート線駆動回路に用いることができる。なおシフトレジスタより出力される
信号は、論理回路等を介して出力し、所望の信号を得る構成としても良い。
本実施の形態で説明したダイナミック回路は、ＥＲＭＯＳ回路を有する。該ＥＲＭＯＳ
回路は、実施の形態１乃至３で述べた抵抗素子及び薄膜トランジスタによって構成される
。そのため、当該ダイナミック回路は良好な動特性を有する。
（実施の形態５）
本実施の形態では、保護回路が設けられた表示装置の一例について図２１及び図２２を
用いて説明する。
図２１には、表示装置の全体図について示している。基板５００上に、ソース線駆動回
路５０１、第１のゲート線駆動回路５０２Ａ、第２のゲート線駆動回路５０２Ｂ、および
画素部５０３を一体形成している。画素部５０３において、点線枠５１０で囲まれた部分
が１画素である。図２１の例では、ゲート線駆動回路として、第１のゲート線駆動回路５
０２Ａ及び第２のゲート線駆動回路５０２Ｂを示したが、いずれか一方のみであってもよ
い。また、表示装置の画素では、薄膜トランジスタによって表示素子の制御を行っている
。ソース線駆動回路５０１、第１のゲート線駆動回路５０２Ａ、第２のゲート線駆動回路
５０２Ｂを駆動する信号（クロック信号、スタートパルス等）は、フレキシブルプリント
基板（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ：ＦＰＣ）５０４Ａ、５０４Ｂを
介して、外部より入力される。
さらに、ソース線駆動回路５０１及び第１のゲート線駆動回路５０２Ａと画素部のそれ
ぞれの間には保護回路５５０、５５１が設けられている。また、保護回路５５０、５５１
は、ソース線駆動回路５０１及び第１のゲート線駆動回路５０２Ａから画素部５０３に延
びた配線と接続している。保護回路５５０、５５１は、信号や電源電圧と共にノイズが入
力された場合であっても、ノイズによる後段の回路の誤動作、又は半導体素子の劣化若し
くは破壊の防止が可能である。そのため、信頼性及び歩留まりを向上させることができる
。
次に、図２１に示した保護回路５５０、５５１の具体的な回路構成の例について、図２
２（Ａ）、（Ｂ）を参照して説明する。
図２２（Ａ）に示す保護回路は、保護ダイオードとして機能するダイオード接続された
ｎ型薄膜トランジスタ５６０〜５６７と、抵抗素子５６８と、を有する。なお、ダイオー
ド接続されたｎ型薄膜トランジスタは、ゲート端子及び第１端子側がアノードであり、第
２端子側がカソードである。
ダイオード接続されたｎ型薄膜トランジスタ５６０のアノードは、低電源電位ＶＳＳが
供給される配線に接続されている。ダイオード接続されたｎ型薄膜トランジスタ５６１の
アノードは、ダイオード接続されたｎ型薄膜トランジスタ５６０のカソードに接続され、
カソードは、配線５６９に接続されている。また、ダイオード接続されたｎ型薄膜トラン
ジスタ５６２のアノードは配線５６９に接続されている。ダイオード接続されたｎ型薄膜
トランジスタ５６３のアノードは、ダイオード接続されたｎ型薄膜トランジスタ５６２の
カソードに接続され、カソードは、高電源電位ＶＤＤに接続されている。ダイオード接続
されたｎ型薄膜トランジスタ５６４乃至ダイオード接続されたｎ型薄膜トランジスタ５６
７は、ダイオード接続されたｎ型薄膜トランジスタ５６０乃至ダイオード接続されたｎ型
薄膜トランジスタ５６３と同様に接続されている。抵抗素子５６８は、入力電位Ｖｉｎが
入力される端子及び出力電位Ｖｏｕｔが出力される端子に直列に接続されている。
図２２（Ａ）に示した保護回路の動作について以下に説明する。
駆動回路からの入力電位Ｖｉｎが異常に高い場合、具体的には、入力電位Ｖｉｎが高電
源電位ＶＤＤ及びダイオード接続されたｎ型薄膜トランジスタ５６２、５６３の順方向電
圧降下の和以上に高い場合、ダイオード接続されたｎ型薄膜トランジスタ５６２、５６３
が導通し、配線５６９の電位は、高電圧電位ＶＤＤ及びダイオード接続されたｎ型薄膜ト
ランジスタ５６２、５６３の順方向電圧降下の和に準じる電位を示すことになる。
一方、駆動回路からの入力電位Ｖｉｎが異常に低い場合、具体的には、低電源電位ＶＳ
Ｓからダイオード接続されたｎ型薄膜トランジスタ５６０、５６１の順方向電圧降下分以
下に低い場合、ダイオード接続されたｎ型薄膜トランジスタ５６０、５６１が導通し、配
線５６９の電位は、低電圧電位ＶＳＳからダイオード接続されたｎ型薄膜トランジスタ５
６０、５６１の順方向電圧降下分低下した電位に準じる電位を示すことになる。
そのため、保護回路は、出力電位Ｖｏｕｔをある一定範囲内に収めることができる。
なお、本実施の形態ではダイオード接続されたｎ型薄膜トランジスタ５６０乃至ダイオ
ード接続されたｎ型薄膜トランジスタ５６３と同様に接続されたダイオード接続されたｎ
型薄膜トランジスタ５６４乃至ダイオード接続されたｎ型薄膜トランジスタ５６７を設け
る構成を示している。ダイオード接続されたｎ型薄膜トランジスタ５６４乃至ダイオード
接続されたｎ型薄膜トランジスタ５６７を設けることにより、駆動回路からの入力電位Ｖ
ｉｎが異常に高い又は低い場合の電流の経路を増加させることができる。したがって、表
示装置の信頼性をさらに向上させることができる。
また、抵抗素子５６８は、配線５６９の電位の急激な変動を緩和し、画素部の半導体素
子の劣化又は破壊を防止することができる。
図２２（Ｂ）に示す保護回路は、抵抗素子５７０と、抵抗素子５７１と、ダイオード接
続されたｎ型薄膜トランジスタ５７２と、を有する。抵抗素子５７０、抵抗素子５７１、
及びダイオード接続されたｎ型薄膜トランジスタ５７２は、配線５７３に直列に接続され
ている。
抵抗素子５７０及び抵抗素子５７１によって、配線５７３の電位の急激な変動を緩和し
、画素部の半導体素子の劣化又は破壊を防止することができる。また、ダイオード接続さ
れたｎ型薄膜トランジスタ５７２によって、電位の変動により配線５７３に逆方向バイア
スの電流が流れることを防止することができる。
なお、抵抗素子のみを配線に直列に接続する場合、配線の電位の急激な変動を緩和し、
画素部の半導体素子の劣化又は破壊を防止することができる。また、ダイオード接続され
たｎ型薄膜トランジスタのみを配線に直列に接続する場合、電位の変動により配線に逆方
向バイアスの電流が流れるのを防ぐことができる。
なお、本実施の形態の保護回路は図２２（Ａ）、（Ｂ）に示す構成に限定されるもので
はない。同様の働きをする回路構成であれば、適宜設計変更が可能である。
本実施の形態で説明した保護回路は、実施の形態１乃至３で述べた抵抗素子及び薄膜ト
ランジスタを有する。そのため、当該保護回路は良好な動特性を有する。
（実施の形態６）
本実施の形態では、実施の形態１乃至３で示した抵抗素子及び薄膜トランジスタを有す
る半導体装置として、発光表示装置の例を示す。ここではエレクトロルミネッセンスを利
用する発光素子を有する発光表示装置について示す。エレクトロルミネッセンスを利用す
る発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、
一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正
孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキ
ャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形
成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよ
うな発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに
分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を
有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−
アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み
、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を
利用する局在型発光である。ここでは、発光素子として有機ＥＬ素子を用いて説明する。
適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層をチ
ャネル形成領域に適用したｎチャネル型の薄膜トランジスタを含む画素について示す。
図２３は、画素構成の一例を示す図である。図２３における画素６４００は、薄膜トラ
ンジスタ６４０１、６４０２、発光素子６４０３を有している。薄膜トランジスタ６４０
１はゲート端子がゲート線６４０６に接続され、第１端子がソース線６４０５に接続され
ている。薄膜トランジスタ６４０２は、ゲート端子が薄膜トランジスタ６４０１の第２端
子に接続され、第１端子が電源線６４０７に接続され、第２端子が発光素子６４０３の第
１電極（画素電極）に接続されている。なお、電源線６４０７には、高電源電位ＶＤＤが
設定されている。
発光素子６４０３の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同
一基板上に形成される共通電位線と電気的に接続される。なお、発光素子６４０３の第２
電極（共通電極６４０８）には低電源電位ＶＳＳが設定されている。例えば、低電源電位
ＶＳＳとして、ＧＮＤ、０Ｖなどが設定することができる。また、電源線６４０７に設定
される高電源電位ＶＤＤと、第２電極に設定される低電源電位ＶＳＳとの電位差を発光素
子６４０３に印加して、電流を流して発光素子６４０３を発光させるため、高電源電位Ｖ
ＤＤと低電源電位ＶＳＳとの電位差が発光素子６４０３の順方向しきい値電圧以上となる
ようにそれぞれの電位を設定する。
次に、発光素子の構成について、図２４を用いて説明する。なお、本実施の形態では、
発光表示装置の薄膜トランジスタとして図１２（Ａ）で示した薄膜トランジスタを適用す
る例を示すが、本実施の形態で示す発光表示装置の薄膜トランジスタには、実施の形態１
乃至３で示した薄膜トランジスタのいずれも適用可能である。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。
そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を
取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反
対側の面から発光を取り出す両面射出構造の発光素子があり、図２３で述べた画素構成は
どの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
図２４（Ａ）に、薄膜トランジスタ７００１がｎ型で、発光素子７００２から発せられ
る光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ａ）では、発光素
子７００２の陰極７００３と薄膜トランジスタ７００１が電気的に接続されており、陰極
７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事
関数が小さく、なおかつ光を反射する導電層であれば様々な材料を用いることができる。
例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４
は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちら
でも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、
発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必
要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例え
ば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸
化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、イン
ジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物な
どの透光性を有する導電性酸化物を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２
に相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、
矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。薄膜トランジ
スタ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する
場合の、画素の断面図を示す。図２４（Ｂ）では、薄膜トランジスタ７０１１と電気的に
接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が成膜
されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。な
お、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽する
ための遮蔽層７０１６が成膜されていてもよい。陰極７０１３は、図２４（Ａ）の場合と
同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただし
その膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２
０ｎｍの膜厚を有するアルミニウムを、陰極７０１３として用いることができる。そして
発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数の層が積
層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はな
いが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる
。そして遮蔽層７０１６は、例えば光を反射する金属等を用いることができるが、金属に
限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１
２に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は
、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ
）では、薄膜トランジスタ７０２１と電気的に接続された透光性を有する導電層７０２７
上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０
２４、陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同様
に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその
膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３
として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様に、単数の層
で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽
極７０２５は、図２４（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて
形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７
０２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる
光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機
ＥＬ素子を設けることも可能である。
次に、表示装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２５を用いて説明する。図２５（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の上面図であり、図２５（Ｂ）は、図２５（Ａ）のＥ−Ｆにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、ソース線駆動回路４５０３ａ、４
５０３ｂ及びゲート線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５
０５が設けられている。また画素部４５０２、ソース線駆動回路４５０３ａ、４５０３ｂ
、及びゲート線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられて
いる。よって画素部４５０２、ソース線駆動回路４５０３ａ、４５０３ｂ、及びゲート線
駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基
板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝され
ないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬
化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２は、ソース線駆動回路４５０
３ａ、４５０３ｂ及びゲート線駆動回路４５０４ａ、４５０４ｂと同様に、酸化物半導体
を用いて作製した薄膜トランジスタを有しており、図２５（Ｂ）では、画素部４５０２に
含まれる薄膜トランジスタ４５１０と、ソース線駆動回路４５０３ａに含まれる薄膜トラ
ンジスタ４５０９とを例示している。
なお、薄膜トランジスタ４５０９、４５１０には、図１２（Ａ）に示した構造を有する
薄膜トランジスタを適用する例を示すが、本実施の形態で示す発光表示装置の薄膜トラン
ジスタには、実施の形態１乃至３で示した薄膜トランジスタのいずれも適用可能である。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電
極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気
的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光
層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限
定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１
の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する
。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側
壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構
成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極
層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコ
ン層、窒化酸化シリコン層、ＤＬＣ層等を形成することができる。
また、ソース線駆動回路４５０３ａ、４５０３ｂ、ゲート線駆動回路４５０４ａ、４５
０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４
５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層
４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、
４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を
介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性で
なければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムま
たはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化
樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル
、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として
窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸によ
り反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
ソース線駆動回路４５０３ａ、４５０３ｂ及びゲート線駆動回路４５０４ａ、４５０４
ｂは、別途用意された基板上に形成された駆動回路で実装されていてもよい。また、ソー
ス線駆動回路のみ、或いは一部、又はゲート線駆動回路のみ、或いは一部のみを別途形成
して実装しても良く、本実施の形態は図２５の構成に限定されない。
本実施の形態で示した発光表示装置は、実施の形態１乃至３で示した抵抗素子及び薄膜
トランジスタを有する。そのため、当該発光表示装置は良好な動特性を有する。
（実施の形態７）
本実施の形態では、実施の形態１乃至３で示した抵抗素子及び薄膜トランジスタを有す
る半導体装置として、電子ペーパーの例を示す。
図２６には、アクティブマトリクス型の電子ペーパーを示す。図２６の電子ペーパーは
、ツイストボール表示方式を用いている。ツイストボール表示方式とは、白と黒に塗り分
けられた球形粒子を表示素子に用い、電極層である第１の電極層及び第２の電極層の間に
配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御す
ることにより、表示を行う方法である。
第１の基板５８０に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トラ
ンジスタであり、第１端子又は第２端子によって第１の電極層５８７と、絶縁層５８５に
形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５
８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされて
いるキャビティ５９４を含む球形粒子５８９が第１の基板５８０及び第２の基板５９６の
間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（
図２６参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第
２の電極層５８８が共通電極に相当する。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液
体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２
００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けら
れるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、
白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。こ
の原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれて
いる。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要
であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。ま
た、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能
であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具
備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこ
とが可能となる。
本実施の形態で示した電子ペーパーは、実施の形態１乃至３に示した抵抗素子及び薄膜
トランジスタを有する。そのため、電子ペーパーは良好な動特性を有する。
（実施の形態８）
本実施の形態においては、実施の形態１乃至３で示した抵抗素子及び薄膜トランジスタ
を有する半導体装置として、電子機器の例について説明する。
図２７（Ａ）は携帯型遊技機であり、筐体９６３０、表示部９６３１、スピーカ９６３
２、操作キー９６３３、接続端子９６３４、記録媒体読込部９６３５、等を有することが
できる。図２７（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又は
データを読み出して表示部に表示する機能、他の携帯型遊技機と無線通信を行って情報を
共有する機能、等を有することができる。なお、図２７（Ａ）に示す携帯型遊技機が有す
る機能はこれに限定されず、様々な機能を有することができる。
図２７（Ｂ）はデジタルカメラであり、筐体９６４０、表示部９６４１、スピーカ９６
４２、操作キー９６４３、接続端子９６４４、シャッターボタン９６４５、受像部９６４
６等を有することができる。図２７（Ｂ）に示すテレビ受像機能付きデジタルカメラは、
静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する
機能、アンテナから様々な情報を取得する機能、撮影した画像、又はアンテナから取得し
た情報を保存する機能、撮影した画像、又はアンテナから取得した情報を表示部に表示す
る機能、等を有することができる。なお、図２７（Ｂ）に示すテレビ受像機能付きデジタ
ルカメラが有する機能はこれに限定されず、様々な機能を有することができる。
図２７（Ｃ）はテレビ受像器であり、筐体９６５０、表示部９６５１、スピーカ９６５
２、操作キー９６５３、接続端子９６５４等を有することができる。図２７（Ｃ）に示す
テレビ受像機は、テレビ用電波を処理して画像信号に変換する機能、画像信号を処理して
表示に適した信号に変換する機能、画像信号のフレーム周波数を変換する機能、等を有す
ることができる。なお、図２７（Ｃ）に示すテレビ受像機が有する機能はこれに限定され
ず、様々な機能を有することができる。
図２８（Ａ）はコンピュータであり、筐体９６６０、表示部９６６１、スピーカ９６６
２、操作キー９６６３、接続端子９６６４、ポインティングデバイス９６６５、外部接続
ポート９６６６等を有することができる。図２８（Ａ）に示すコンピュータは、様々な情
報（静止画、動画、テキスト画像など）を表示部に表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信又は有線通信などの通信機能、通信
機能を用いて様々なコンピュータネットワークに接続する機能、通信機能を用いて様々な
データの送信又は受信を行う機能、等を有することができる。なお、図２８（Ａ）に示す
コンピュータが有する機能はこれに限定されず、様々な機能を有することができる。
次に、図２８（Ｂ）は携帯電話であり、筐体９６７０、表示部９６７１、スピーカ９６
７２、操作キー９６７３、マイクロフォン９６７４等を有することができる。図２８（Ｂ
）に示した携帯電話は、様々な情報（静止画、動画、テキスト画像など）を表示する機能
、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作
又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等
を有することができる。なお、図２８（Ｂ）に示した携帯電話が有する機能はこれに限定
されず、様々な機能を有することができる。
本実施の形態で示した電子機器は、実施の形態１乃至３に示した抵抗素子及び薄膜トラ
ンジスタを有する。そのため、電子機器は良好な動特性を有する。
１００ 基板
１０１ ソース線駆動回路
１０２Ａ ゲート線駆動回路
１０２Ｂ ゲート線駆動回路
１０３ 画素部
１０４Ａ ＦＰＣ
１０４Ｂ ＦＰＣ
２０１ クロック信号用レベルシフタ
２０２ スタートパルス用レベルシフタ
２０３ パルス出力回路
２０４ ＮＡＮＤ回路
２０５ バッファ
２０６ サンプリングスイッチ
２５１ シフトレジスタ
３００ パルス出力回路
３０１ スイッチ
３０２ インバータ回路
３０３ インバータ回路
３０４ スイッチ
３０５ インバータ回路
３３１ パルス出力回路
３３２ パルス出力回路
３５０ パルス出力回路
３５１ 薄膜トランジスタ
３５２ 抵抗素子
３５３ 薄膜トランジスタ
３５４ 抵抗素子
３５５ 薄膜トランジスタ
３５６ 薄膜トランジスタ
３５７ 抵抗素子
３５８ 薄膜トランジスタ
３５９ 配線
３６０ 配線
５００ 基板
５０１ ソース線駆動回路
５０２Ａ ゲート線駆動回路
５０２Ｂ ゲート線駆動回路
５０３ 画素部
５０４Ａ ＦＰＣ
５０４Ｂ ＦＰＣ
５５０ 保護回路
５５１ 保護回路
５６０ 薄膜トランジスタ
５６１ 薄膜トランジスタ
５６２ 薄膜トランジスタ
５６３ 薄膜トランジスタ
５６４ 薄膜トランジスタ
５６５ 薄膜トランジスタ
５６６ 薄膜トランジスタ
５６７ 薄膜トランジスタ
５６８ 抵抗素子
５６９ 配線
５７０ 抵抗素子
５７１ 抵抗素子
５７２ 薄膜トランジスタ
５７３ 配線
５８０ 基板
５８１ 薄膜トランジスタ
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
６０１ 抵抗素子
６０２ 薄膜トランジスタ
６０３ 抵抗素子
６０４ 薄膜トランジスタ
６０５ 抵抗素子
６０６ 薄膜トランジスタ
６０７ 抵抗素子
６０８ 薄膜トランジスタ
７０１ 抵抗素子
７０２ 薄膜トランジスタ
７０３ 薄膜トランジスタ
７３０ 容量素子
７３１ 薄膜トランジスタ
７２１ 薄膜トランジスタ
７５１ クロック信号用レベルシフタ
７５２ スタートパルス用レベルシフタ
７５３ パルス出力回路
７５４ ＮＡＮＤ回路
７５５ バッファ
７８１ シフトレジスタ
８０１ 電源線
８０２ 電源線
８０３ 制御信号線
８０４ 制御信号線
８０５ 制御信号線
８０６ 酸化物半導体層
８０７ 配線層
８０８ 配線層
８０９ コンタクトホール
９００ 基板
９０１ 第１の配線
９０２ ゲート端子
９０３ 絶縁層
９０４ コンタクトホール
９０５ 酸化物半導体層
９０６ 酸化物半導体層
９０７ 配線
９０８ 配線
９０９ 酸化シリコン層
９１０ 窒化シリコン層
９１１ａ バッファ層
９１１ｂ バッファ層
９１１ｃ バッファ層
９１１ｄ バッファ層
９１１ｅ バッファ層
９１２ 配線
９５０ 酸化物半導体膜
９５１ 酸化物半導体膜
９６０ 酸化物半導体層
９６１ 酸化物半導体層
９６２ 酸化物半導体層
９６３ 酸化物半導体層
９６４ 酸化物半導体層
９６５ 酸化物半導体層
９６６ 酸化物半導体層
９６７ 酸化物半導体層
９６８ 酸化物半導体層
１００１ チャネル保護層
１０１０ａ バッファ層
１０１０ｂ バッファ層
１４００ パルス出力回路
１４０１ インバータ回路
１４０２ スイッチ
１４０３ 容量素子
１４１１ 薄膜トランジスタ
１４１２ 抵抗素子
１４１３ 薄膜トランジスタ
１４１４ 容量素子
１４１５ 配線
１４１６ 配線
２００１ 酸化物半導体層
２００２ 酸化物半導体層
４５０１ 基板
４５０２ 画素部
４５０３ａ ソース線駆動回路
４５０３ｂ ソース線駆動回路
４５０４ａ ゲート線駆動回路
４５０４ｂ ゲート線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
６４００ 画素
６４０１ 薄膜トランジスタ
６４０２ 薄膜トランジスタ
６４０３ 発光素子
６４０５ ソース線
６４０６ ゲート線
６４０７ 電源線
６４０８ 共通電極
７００１ 薄膜トランジスタ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 薄膜トランジスタ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽層
７０１７ 導電層
７０２１ 薄膜トランジスタ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
９６３０ 筐体
９６３１ 表示部
９６３２ スピーカ
９６３３ 操作キー
９６３４ 接続端子
９６３５ 記録媒体読込部
９６４０ 筐体
９６４１ 表示部
９６４２ スピーカ
９６４３ 操作キー
９６４４ 接続端子
９６４５ シャッターボタン
９６４６ 受像部
９６５０ 筐体
９６５１ 表示部
９６５２ スピーカ
９６５３ 操作キー
９６５４ 接続端子
９６６０ 筐体
９６６１ 表示部
９６６２ スピーカ
９６６３ 操作キー
９６６４ 接続端子
９６６５ ポインティングデバイス
９６６６ 外部接続ポート
９６７０ 筐体
９６７１ 表示部
９６７２ スピーカ
９６７３ 操作キー
９６７４ マイクロフォン

Claims (2)

  1. 表示装置の保護回路を有し、
    前記保護回路は、
    第１の酸化物半導体を有する抵抗素子と、
    前記第１の酸化物半導体よりも水素濃度が低い第２の酸化物半導体をチャネル形成領域に有するトランジスタと、
    第１の配線と、第２の配線と、を有し、
    前記第１の配線は、前記抵抗素子と、前記トランジスタとを順に介して、前記第２の配線と電気的に接続され、
    前記第１の酸化物半導体は、前記第２の酸化物半導体と電気的に接続され、
    且つ、前記第１の酸化物半導体と、前記第２の酸化物半導体とは、分離して設けられ、
    前記第１の酸化物半導体は、窒化シリコンを含む第１の絶縁層と接し、
    前記第１の酸化物半導体は、窒素を含み、
    前記第２の酸化物半導体と前記第１の絶縁層の間には、酸化シリコンを含む第２の絶縁層が設けられる半導体装置の作製方法であって、
    前記第１の絶縁層中の水素が前記第１の酸化物半導体に導入されることを特徴とする半導体装置の作製方法。
  2. 第１の酸化物半導体を有する抵抗素子と、
    前記第１の酸化物半導体よりも水素濃度が低い第２の酸化物半導体をチャネル形成領域に有するトランジスタと、を有し、
    前記第１の酸化物半導体は、窒化シリコンを含む第１の絶縁層と接し、
    前記第１の酸化物半導体は、窒素を含み、
    前記第２の酸化物半導体と前記第１の絶縁層の間には、酸化シリコンを含む第２の絶縁層が設けられる半導体装置の作製方法であって、
    前記第１の絶縁層中の水素が前記第１の酸化物半導体に導入されることを特徴とする半導体装置の作製方法。
JP2014082518A 2008-12-24 2014-04-14 半導体装置の作製方法 Active JP5857085B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014082518A JP5857085B2 (ja) 2008-12-24 2014-04-14 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008327998 2008-12-24
JP2008327998 2008-12-24
JP2014082518A JP5857085B2 (ja) 2008-12-24 2014-04-14 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009284307A Division JP5568294B2 (ja) 2008-12-24 2009-12-15 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015241317A Division JP6114808B2 (ja) 2008-12-24 2015-12-10 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2014197678A JP2014197678A (ja) 2014-10-16
JP5857085B2 true JP5857085B2 (ja) 2016-02-10

Family

ID=41558101

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2009284307A Active JP5568294B2 (ja) 2008-12-24 2009-12-15 半導体装置
JP2012182276A Active JP5352719B2 (ja) 2008-12-24 2012-08-21 半導体装置
JP2012232501A Active JP5470434B2 (ja) 2008-12-24 2012-10-22 半導体装置の作製方法
JP2013174529A Active JP5452758B2 (ja) 2008-12-24 2013-08-26 半導体装置
JP2013271167A Active JP5679491B2 (ja) 2008-12-24 2013-12-27 半導体装置
JP2014018210A Withdrawn JP2014143420A (ja) 2008-12-24 2014-02-03 半導体装置の作製方法
JP2014082518A Active JP5857085B2 (ja) 2008-12-24 2014-04-14 半導体装置の作製方法
JP2015241317A Active JP6114808B2 (ja) 2008-12-24 2015-12-10 半導体装置の作製方法
JP2017052788A Expired - Fee Related JP6386608B2 (ja) 2008-12-24 2017-03-17 半導体装置
JP2018150440A Active JP6636582B2 (ja) 2008-12-24 2018-08-09 表示装置
JP2018150437A Active JP6681952B2 (ja) 2008-12-24 2018-08-09 表示装置
JP2020052442A Withdrawn JP2020123727A (ja) 2008-12-24 2020-03-24 半導体装置
JP2022020129A Withdrawn JP2022070959A (ja) 2008-12-24 2022-02-14 保護回路

Family Applications Before (6)

Application Number Title Priority Date Filing Date
JP2009284307A Active JP5568294B2 (ja) 2008-12-24 2009-12-15 半導体装置
JP2012182276A Active JP5352719B2 (ja) 2008-12-24 2012-08-21 半導体装置
JP2012232501A Active JP5470434B2 (ja) 2008-12-24 2012-10-22 半導体装置の作製方法
JP2013174529A Active JP5452758B2 (ja) 2008-12-24 2013-08-26 半導体装置
JP2013271167A Active JP5679491B2 (ja) 2008-12-24 2013-12-27 半導体装置
JP2014018210A Withdrawn JP2014143420A (ja) 2008-12-24 2014-02-03 半導体装置の作製方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2015241317A Active JP6114808B2 (ja) 2008-12-24 2015-12-10 半導体装置の作製方法
JP2017052788A Expired - Fee Related JP6386608B2 (ja) 2008-12-24 2017-03-17 半導体装置
JP2018150440A Active JP6636582B2 (ja) 2008-12-24 2018-08-09 表示装置
JP2018150437A Active JP6681952B2 (ja) 2008-12-24 2018-08-09 表示装置
JP2020052442A Withdrawn JP2020123727A (ja) 2008-12-24 2020-03-24 半導体装置
JP2022020129A Withdrawn JP2022070959A (ja) 2008-12-24 2022-02-14 保護回路

Country Status (6)

Country Link
US (4) US9202827B2 (ja)
EP (2) EP2202802B1 (ja)
JP (13) JP5568294B2 (ja)
KR (12) KR101620517B1 (ja)
CN (4) CN104064473B (ja)
TW (10) TWI835070B (ja)

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383470B2 (en) 2008-12-25 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor (TFT) having a protective layer and manufacturing method thereof
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102474256B (zh) 2009-09-24 2016-03-02 株式会社半导体能源研究所 驱动器电路、包括驱动器电路的显示设备以及包括显示设备的电子电器
KR101721285B1 (ko) 2009-10-09 2017-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 표시 장치
CN107180608B (zh) 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
DE112011106185B3 (de) 2010-03-02 2023-05-04 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101798645B1 (ko) 2010-03-02 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
KR102190686B1 (ko) 2010-05-21 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101793047B1 (ko) 2010-08-03 2017-11-03 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
US8766253B2 (en) * 2010-09-10 2014-07-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8803143B2 (en) * 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8823092B2 (en) 2010-11-30 2014-09-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8809852B2 (en) 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
US8629496B2 (en) 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI423449B (zh) * 2010-12-09 2014-01-11 Au Optronics Corp 氧化物半導體薄膜電晶體及其製作方法
KR101981808B1 (ko) * 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP6001900B2 (ja) * 2011-04-21 2016-10-05 株式会社半導体エネルギー研究所 信号処理回路
WO2012157532A1 (en) * 2011-05-16 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US8581625B2 (en) * 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
US9007972B2 (en) 2011-07-01 2015-04-14 Intel Corporation Communication state transitioning control
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
JP5819138B2 (ja) * 2011-08-23 2015-11-18 株式会社日立製作所 半導体装置
JP2013149648A (ja) * 2012-01-17 2013-08-01 Renesas Electronics Corp 半導体装置とその製造方法
US9526091B2 (en) * 2012-03-16 2016-12-20 Intel Corporation Method and apparatus for coordination of self-optimization functions in a wireless network
US9324449B2 (en) * 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6243136B2 (ja) 2012-05-02 2017-12-06 株式会社半導体エネルギー研究所 スイッチングコンバータ
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014199899A (ja) 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE102013216824B4 (de) 2012-08-28 2024-10-17 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR102331652B1 (ko) 2012-09-13 2021-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8927985B2 (en) 2012-09-20 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102014197B1 (ko) * 2012-10-25 2019-08-26 삼성전자주식회사 반도체 장치 및 이의 형성 방법
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
TWI820614B (zh) * 2012-11-28 2023-11-01 日商半導體能源研究所股份有限公司 顯示裝置
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
KR102241249B1 (ko) 2012-12-25 2021-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 저항 소자, 표시 장치, 및 전자기기
WO2014103900A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN104904018B (zh) 2012-12-28 2019-04-09 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
JP6083089B2 (ja) * 2013-03-27 2017-02-22 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
TWI635613B (zh) * 2013-04-03 2018-09-11 半導體能源研究所股份有限公司 半導體裝置
US20140306219A1 (en) * 2013-04-10 2014-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9915848B2 (en) 2013-04-19 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20140312341A1 (en) * 2013-04-22 2014-10-23 Shenzhen China Star Optoelectronics Technology Co., Ltd. Transistor, the Preparation Method Therefore, and Display Panel
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
TWI809225B (zh) 2013-05-16 2023-07-21 日商半導體能源研究所股份有限公司 半導體裝置
WO2014188750A1 (ja) * 2013-05-22 2014-11-27 シャープ株式会社 表示装置および表示制御回路
TWI687748B (zh) 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102050447B1 (ko) * 2013-06-28 2019-12-02 엘지디스플레이 주식회사 인버터, 그를 가지는 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US9214127B2 (en) * 2013-07-09 2015-12-15 Apple Inc. Liquid crystal display using depletion-mode transistors
US9293480B2 (en) 2013-07-10 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9818763B2 (en) 2013-07-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing display device
KR102244553B1 (ko) 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US10008513B2 (en) 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016001712A (ja) 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016027597A (ja) * 2013-12-06 2016-02-18 株式会社半導体エネルギー研究所 半導体装置
JP6306343B2 (ja) * 2013-12-25 2018-04-04 株式会社半導体エネルギー研究所 ソースフォロワ
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
US9397149B2 (en) 2013-12-27 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP2015187852A (ja) 2014-03-13 2015-10-29 株式会社半導体エネルギー研究所 タッチパネル
WO2015166376A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and input/output device
JP6596224B2 (ja) 2014-05-02 2019-10-23 株式会社半導体エネルギー研究所 発光装置及び入出力装置
US10073571B2 (en) 2014-05-02 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor and touch panel including capacitor
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
US20170288062A1 (en) * 2014-09-02 2017-10-05 Sharp Kabushiki Kaisha Semiconductor device and method of producing semiconductor device
US9766517B2 (en) 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
WO2016063169A1 (en) 2014-10-23 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element
US10680017B2 (en) 2014-11-07 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element including EL layer, electrode which has high reflectance and a high work function, display device, electronic device, and lighting device
JP6758844B2 (ja) 2015-02-13 2020-09-23 株式会社半導体エネルギー研究所 表示装置
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP6662665B2 (ja) 2015-03-19 2020-03-11 株式会社半導体エネルギー研究所 液晶表示装置及び該液晶表示装置を用いた電子機器
US9842938B2 (en) 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
WO2016189414A1 (en) 2015-05-22 2016-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6864456B2 (ja) * 2015-10-15 2021-04-28 株式会社半導体エネルギー研究所 半導体装置
CN105514122A (zh) * 2016-01-28 2016-04-20 深圳市华星光电技术有限公司 Tft阵列基板及其制造方法
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR102490188B1 (ko) 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
US10790318B2 (en) 2016-11-22 2020-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same, and electronic device
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法
US20200295053A1 (en) * 2017-04-12 2020-09-17 Mitsubishi Electric Corporation Thin-film transistor substrate and method for manufacturing same
CN107623041B (zh) * 2017-09-08 2021-05-28 河南大学 一种基于氧化物薄膜晶体管的反相器及其制造方法
CN107644880B (zh) * 2017-10-19 2020-04-14 京东方科技集团股份有限公司 氧化物薄膜晶体管显示基板及其制作方法、显示装置
KR101926069B1 (ko) 2017-10-26 2018-12-07 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
US11508760B2 (en) 2018-03-15 2022-11-22 Sharp Kabushiki Kaisha Active-matrix substrate and display device
CN109117546B (zh) * 2018-08-08 2023-03-14 北方电子研究院安徽有限公司 一种显示互连线寄生电阻的方法
CN110890428B (zh) * 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
KR102148429B1 (ko) * 2018-11-29 2020-08-27 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
JP6703169B2 (ja) * 2019-05-24 2020-06-03 三菱電機株式会社 表示用パネル基板、表示パネル、および表示装置
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor
CN110828579B (zh) 2019-10-29 2021-08-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型结构有源层为igzo的tft器件及其制作方法
CN110828486B (zh) * 2019-11-19 2023-05-12 云谷（固安）科技有限公司 显示面板的制作方法和显示面板
KR102227484B1 (ko) * 2020-08-19 2021-03-15 삼성디스플레이 주식회사 플렉서블 디스플레이 및 이의 제조 방법
CN118202473A (zh) * 2021-11-17 2024-06-14 株式会社村田制作所 电子元件和电路装置
US12101966B2 (en) 2022-04-28 2024-09-24 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS599959A (ja) 1982-07-07 1984-01-19 Seiko Epson Corp マトリツクスアレ−基板
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH07104312B2 (ja) 1986-03-25 1995-11-13 株式会社東芝 攪拌電極装置
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2959077B2 (ja) 1990-08-18 1999-10-06 セイコーエプソン株式会社 半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2587754B2 (ja) 1992-06-29 1997-03-05 セイコーエプソン株式会社 マトリックスアレー基板
JP3231410B2 (ja) * 1992-08-13 2001-11-19 カシオ計算機株式会社 薄膜トランジスタアレイ及びその製造方法
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
JP3241515B2 (ja) 1992-12-04 2001-12-25 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US6875628B1 (en) 1993-05-26 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method of the same
JPH07104312A (ja) 1993-09-30 1995-04-21 Sanyo Electric Co Ltd 液晶表示装置の製造方法
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH09162408A (ja) * 1995-12-06 1997-06-20 Toshiba Corp 半導体集積回路装置
DE19622646B4 (de) * 1995-06-06 2005-03-03 Kabushiki Kaisha Toshiba, Kawasaki Integrierte Halbleiterschaltungsvorrichtung
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6758552B1 (en) * 1995-12-06 2004-07-06 Hewlett-Packard Development Company Integrated thin-film drive head for thermal ink-jet printer
JP3490203B2 (ja) 1995-12-28 2004-01-26 エルジー フィリップス エルシーディー カンパニー リミテッド 電界効果トランジスタおよびその駆動方法
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3777706B2 (ja) 1997-02-21 2006-05-24 ソニー株式会社 表示装置
JPH11111994A (ja) 1997-10-03 1999-04-23 Sanyo Electric Co Ltd 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP3459560B2 (ja) * 1998-02-10 2003-10-20 三洋電機株式会社 半導体装置及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6140198A (en) * 1998-11-06 2000-10-31 United Microelectronics Corp. Method of fabricating load resistor
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP2002158304A (ja) 2000-11-17 2002-05-31 Sanyo Electric Co Ltd 半導体集積回路装置およびその製造方法
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
JP4671600B2 (ja) 2002-12-27 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4483235B2 (ja) 2003-09-01 2010-06-16 カシオ計算機株式会社 トランジスタアレイ基板の製造方法及びトランジスタアレイ基板
JP4877866B2 (ja) 2003-10-28 2012-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1890698B (zh) 2003-12-02 2011-07-13 株式会社半导体能源研究所 显示器件及其制造方法和电视装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4744109B2 (ja) * 2004-07-20 2011-08-10 トヨタ自動車株式会社 半導体装置とその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4801407B2 (ja) 2004-09-30 2011-10-26 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7872259B2 (en) 2004-11-10 2011-01-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP2006156921A (ja) * 2004-11-30 2006-06-15 Rikogaku Shinkokai 半導体装置およびその製造方法
JP2006163507A (ja) * 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
GB2425401A (en) * 2005-04-21 2006-10-25 Stuart Philip Speakman Manufacture of microstructures using peelable mask
TW200642268A (en) * 2005-04-28 2006-12-01 Sanyo Electric Co Compound semiconductor switching circuit device
JP4648081B2 (ja) * 2005-05-16 2011-03-09 リンテック株式会社 貼合装置及び貼合方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US20090255995A1 (en) * 2005-06-24 2009-10-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and wireless communication system
JP2007036216A (ja) * 2005-06-24 2007-02-08 Semiconductor Energy Lab Co Ltd 半導体装置及び無線通信システム
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) * 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
TWI444731B (zh) * 2006-05-16 2014-07-11 Semiconductor Energy Lab 液晶顯示裝置和半導體裝置
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP2008004256A (ja) 2006-05-25 2008-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR101446191B1 (ko) 2006-05-25 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US7824943B2 (en) * 2006-06-04 2010-11-02 Akustica, Inc. Methods for trapping charge in a microelectromechanical system and microelectromechanical system employing same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
KR20080017965A (ko) * 2006-08-23 2008-02-27 삼성전자주식회사 가요성 표시 장치용 표시판의 제조 방법
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP4710779B2 (ja) * 2006-09-28 2011-06-29 株式会社日立製作所 力学量計測装置
TWI749346B (zh) * 2006-09-29 2021-12-11 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5090708B2 (ja) 2006-10-20 2012-12-05 株式会社ジャパンディスプレイイースト 画像表示装置とその製造方法
TWI442368B (zh) 2006-10-26 2014-06-21 Semiconductor Energy Lab 電子裝置，顯示裝置，和半導體裝置，以及其驅動方法
JP2008134625A (ja) 2006-10-26 2008-06-12 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
KR20080047179A (ko) 2006-11-24 2008-05-28 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US20080158217A1 (en) 2006-12-28 2008-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
US8816484B2 (en) * 2007-02-09 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
US20080213927A1 (en) * 2007-03-02 2008-09-04 Texas Instruments Incorporated Method for manufacturing an improved resistive structure
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5466939B2 (ja) 2007-03-23 2014-04-09 出光興産株式会社 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US7897482B2 (en) * 2007-05-31 2011-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN100498447C (zh) * 2007-09-11 2009-06-10 华映视讯（吴江）有限公司 液晶显示器模组的组装方法
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101375831B1 (ko) * 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
CN102265405B (zh) * 2008-12-24 2015-09-23 3M创新有限公司 金属氧化物半导体薄膜晶体管中的稳定性增强
KR101229712B1 (ko) 2010-05-24 2013-02-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 그 제조방법

Also Published As

Publication number Publication date
US9443888B2 (en) 2016-09-13
KR20210064148A (ko) 2021-06-02
KR20100075407A (ko) 2010-07-02
US20140357019A1 (en) 2014-12-04
KR102111262B1 (ko) 2020-05-15
KR20150018479A (ko) 2015-02-23
KR20160121475A (ko) 2016-10-19
KR20240149833A (ko) 2024-10-15
JP2019012274A (ja) 2019-01-24
TW202118008A (zh) 2021-05-01
US20170025448A1 (en) 2017-01-26
JP2014197678A (ja) 2014-10-16
KR102426819B1 (ko) 2022-08-01
CN104064473A (zh) 2014-09-24
KR102005256B1 (ko) 2019-07-31
US9941310B2 (en) 2018-04-10
JP2014039041A (ja) 2014-02-27
JP2016096346A (ja) 2016-05-26
TW202224143A (zh) 2022-06-16
JP2022070959A (ja) 2022-05-13
TW201635485A (zh) 2016-10-01
KR101903353B1 (ko) 2018-10-04
KR101610018B1 (ko) 2016-04-07
JP2017152704A (ja) 2017-08-31
TWI476899B (zh) 2015-03-11
US20160358950A1 (en) 2016-12-08
JP6681952B2 (ja) 2020-04-15
EP2515337B1 (en) 2016-02-24
JP5352719B2 (ja) 2013-11-27
KR20200053455A (ko) 2020-05-18
KR102650248B1 (ko) 2024-03-25
KR102712927B1 (ko) 2024-10-07
TWI835070B (zh) 2024-03-11
KR101665960B1 (ko) 2016-10-13
KR102258562B1 (ko) 2021-05-31
TW201913955A (zh) 2019-04-01
CN103219394B (zh) 2016-04-06
JP2013042143A (ja) 2013-02-28
TWI754402B (zh) 2022-02-01
JP5470434B2 (ja) 2014-04-16
CN104078471B (zh) 2017-04-05
CN101794791B (zh) 2014-08-13
TW201334157A (zh) 2013-08-16
EP2202802B1 (en) 2012-09-26
EP2515337A1 (en) 2012-10-24
KR20230119081A (ko) 2023-08-16
CN101794791A (zh) 2010-08-04
CN104064473B (zh) 2017-04-12
TW201541609A (zh) 2015-11-01
TW202427762A (zh) 2024-07-01
TW201739058A (zh) 2017-11-01
KR20130047725A (ko) 2013-05-08
JP2010171394A (ja) 2010-08-05
JP2014123742A (ja) 2014-07-03
EP2202802A1 (en) 2010-06-30
JP2023134532A (ja) 2023-09-27
TWI550826B (zh) 2016-09-21
JP2020123727A (ja) 2020-08-13
US20100163874A1 (en) 2010-07-01
TWI727231B (zh) 2021-05-11
CN104078471A (zh) 2014-10-01
TWI503955B (zh) 2015-10-11
KR20160056318A (ko) 2016-05-19
US9202827B2 (en) 2015-12-01
JP5452758B2 (ja) 2014-03-26
JP5568294B2 (ja) 2014-08-06
TWI600138B (zh) 2017-09-21
JP6114808B2 (ja) 2017-04-12
KR20170110056A (ko) 2017-10-10
JP6386608B2 (ja) 2018-09-05
JP2013062517A (ja) 2013-04-04
KR20180103789A (ko) 2018-09-19
TW202143441A (zh) 2021-11-16
CN103219394A (zh) 2013-07-24
TWI779720B (zh) 2022-10-01
JP6636582B2 (ja) 2020-01-29
KR101620517B1 (ko) 2016-05-12
JP5679491B2 (ja) 2015-03-04
TW201112394A (en) 2011-04-01
TWI704695B (zh) 2020-09-11
JP2014143420A (ja) 2014-08-07
KR20220110146A (ko) 2022-08-05
KR101460016B1 (ko) 2014-11-11
JP2019016796A (ja) 2019-01-31

Similar Documents

Publication Publication Date Title
JP6681952B2 (ja) 表示装置
JP7578764B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151214

R150 Certificate of patent or registration of utility model

Ref document number: 5857085

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250