KR101798645B1 - 펄스 신호 출력 회로 및 시프트 레지스터 - Google Patents

펄스 신호 출력 회로 및 시프트 레지스터 Download PDF

Info

Publication number
KR101798645B1
KR101798645B1 KR1020127025118A KR20127025118A KR101798645B1 KR 101798645 B1 KR101798645 B1 KR 101798645B1 KR 1020127025118 A KR1020127025118 A KR 1020127025118A KR 20127025118 A KR20127025118 A KR 20127025118A KR 101798645 B1 KR101798645 B1 KR 101798645B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal
input
pulse signal
potential
Prior art date
Application number
KR1020127025118A
Other languages
English (en)
Other versions
KR20130027474A (ko
Inventor
히로유키 미야케
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2010044965 priority Critical
Priority to JPJP-P-2010-044965 priority
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority to PCT/JP2011/052964 priority patent/WO2011108345A1/en
Publication of KR20130027474A publication Critical patent/KR20130027474A/ko
Application granted granted Critical
Publication of KR101798645B1 publication Critical patent/KR101798645B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C19/00Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores
    • G11C19/28Digital stores in which the information is moved stepwise, e.g. shift register stack stores, push-down stores using semiconductor elements
    • HELECTRICITY
    • H03BASIC ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096Synchronous circuits, i.e. using clock signals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • G09G2300/0408Integration of the drivers onto the display substrate
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0286Details of a shift registers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation
    • G09G2330/021Power management, e.g. power saving

Abstract

본 발명은, 안정적으로 동작할 수 있는 펄스 신호 출력 회로 및 그것을 포함하는 시프트 레지스터를 제공하는 것을 과제의 하나로 한다.
제 1 출력 단자에 접속되는 트랜지스터의 하나에는 클록 신호를 부여하고, 제 2 출력 단자에 접속되는 트랜지스터의 하나에는 전원 전위를 부여한다. 이것에 의해, 제 2 출력 단자를 구성하는 트랜지스터의 충방전에 의한 소비 전력을 억제하는 것이 가능하다. 또한, 제 2 출력 단자에는 전원으로부터의 전위가 공급되게 되기 때문에, 충분한 충전 능력을 확보할 수 있다.

Description

펄스 신호 출력 회로 및 시프트 레지스터{PULSE SIGNAL OUTPUT CIRCUIT AND SHIFT REGISTER}

개시하는 발명은, 펄스 신호 출력 회로 및 시프트 레지스터에 관한 것이다.

액정 표시 장치 등에 이용되는 유리 기판 등이 평판에 형성되는 트랜지스터는, 주로 아몰퍼스(amorphous) 실리콘 또는 다결정 실리콘 등의 반도체 재료를 이용하여 제작된다. 아몰퍼스 실리콘을 이용한 트랜지스터는 전계 효과 이동도가 낮은 유리 기판의 대면적화에 대응할 수 있다. 한편, 다결정 실리콘을 이용한 트랜지스터는 전계 효과 이동도가 높은 레이저 어닐 등의 결정화 공정이 필요하고, 유리 기판의 대면적화에는 반드시 적응하지 않는다는 특성을 가진다.

이것에 대하여, 반도체 재료로서 산화물 반도체를 이용하는 트랜지스터가 주목받고 있다. 예를 들면, 반도체 재료로서 산화 아연 또는 In-Ga-Zn-O계 산화물 반도체를 이용하여 트랜지스터를 제작하여, 화상 표시 장치의 스위칭 소자로서 이용하는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다.

산화물 반도체를 채널 형성 영역에 이용한 트랜지스터는 아몰퍼스 실리콘을 이용한 트랜지스터보다 높은 전계 효과 이동도를 얻어진다. 또한, 산화물 반도체막은 스퍼터링법 등에 의해 300℃ 이하의 온도에서의 막 형성이 가능하고, 다결정 실리콘을 이용한 트랜지스터보다 제작이 용이하다.

이러한 산화물 반도체를 이용하여 제작된 트랜지스터는 액정 디스플레이, 일렉트로루미네선스 디스플레이 또는 전자 페이퍼 등의 표시 장치의 화소부 및 구동 회로를 구성하는 스위칭 소자에 적용되는 것이 기대되고 있다. 예를 들면, 상기의 산화물 반도체를 이용하여 제작된 트랜지스터에 의해 표시 장치의 화소부 및 구동 회로를 구성하는 기술이 비특허문헌 1에 개시되어 있다.

단, 상기의 산화물 반도체를 이용하여 제작된 트랜지스터는 모두 n 채널형 트랜지스터이다. 따라서, 산화물 반도체를 이용하여 제작한 트랜지스터를 이용하여 구동 회로를 구성하는 경우, 이 구동 회로는 n 채널형 트랜지스터에 의해서만 구성되게 된다.

일본국 특개 2007-123861호 공보 일본국 특개 2007-96055호 공보

T. Osada 외 8명, SID'09 DIGEST, pp. 184-187(2009)

구동 회로는 펄스 신호 출력 회로를 포함하는 시프트 레지스터 등에 의해 구성된다. 이 시프트 레지스터가 단극성의 트랜지스터에 의해 구성되는 경우, 동작이 불안정하게 되는 등의 문제가 생기는 일이 있다.

상술한 문제를 감안하여, 본 발명의 일 양태는 안정적으로 동작할 수 있는 펄스 신호 출력 회로 및 그것을 포함하는 시프트 레지스터를 제공하는 것을 과제의 하나로 한다.

개시하는 발명에서는, 제 1 출력 단자에 접속되는 트랜지스터의 하나에는 클록 신호를 부여하고, 제 2 출력 단자에 접속되는 트랜지스터의 하나에는 전원 전위를 부여한다. 이것에 의해, 제 2 출력 단자를 구성하는 트랜지스터의 충방전에 의한 소비 전력을 억제하는 것이 가능하다. 또한, 제 2 출력 단자에는 전원으로부터의 전위가 공급되게 되기 때문에, 충분한 충전 능력을 확보할 수 있다.

보다 구체적으로는, 예를 들면 다음과 같은 구성을 채용할 수 있다.

본 발명의 일 양태는, 제 1 내지 제 4 트랜지스터와 제 1 입력 신호 생성 회로와 제 2 입력 신호 생성 회로를 가지고, 제 1 트랜지스터의 제 1 단자와 제 2 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 1 출력 단자로서 기능하고, 제 3 트랜지스터의 제 1 단자와 제 4 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 2 출력 단자로서 기능하고, 제 1 트랜지스터의 게이트 단자와 제 3 트랜지스터의 게이트 단자와 제 1 입력 신호 생성 회로의 출력 단자는 전기적으로 접속되고, 제 2 트랜지스터의 게이트 단자와 제 4 트랜지스터의 게이트 단자와 제 2 입력 신호 생성 회로의 출력 단자는 전기적으로 접속되고, 제 1 트랜지스터의 제 2 단자에는 제 1 클록 신호가 입력되고, 제 2 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 3 트랜지스터의 제 2 단자에는 제 1 전위보다 높은 제 2 전위가 부여되고, 제 4 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 1 입력 신호 생성 회로에는, 적어도 제 1 펄스 신호가 입력되고, 제 2 입력 신호 생성 회로에는 적어도 제 2 클록 신호가 입력되고, 제 1 출력 단자 또는 제 2 출력 단자로부터 제 2 펄스 신호를 출력하는 펄스 신호 출력 회로이다.

상기에 있어서, 제 2 출력 단자에 접속되는 부하는, 제 1 출력 단자에 접속되는 부하보다 큰 것으로 할 수 있다.

또한, 상기에 있어서, 제 1 입력 신호 생성 회로에는 제 1 펄스 신호에 더하여, 제 2 입력 신호 생성 회로의 출력 신호가 입력되는 경우가 있다. 또한, 상기에 있어서, 제 1 입력 신호 생성 회로는 제 5 트랜지스터와 제 6 트랜지스터를 가지고, 제 5 트랜지스터의 제 1 단자와 제 6 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 1 입력 신호 생성 회로의 출력 단자로서 기능하고, 제 5 트랜지스터의 제 2 단자에는 제 2 전위가 부여되고, 제 6 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 5 트랜지스터의 게이트 단자에는 제 1 펄스 신호가 입력되고, 제 6 트랜지스터의 게이트 단자에는 제 2 입력 신호 생성 회로의 출력 신호가 입력되는 구성으로 할 수 있다. 또는, 제 1 입력 신호 생성 회로는 제 5 내지 제 7 트랜지스터를 가지고, 제 5 트랜지스터의 제 1 단자와 제 6 트랜지스터의 제 1 단자와 제 7 트랜지스터의 제 1 단자는 전기적으로 접속되고, 제 7 트랜지스터의 제 2 단자는 제 1 입력 신호 생성 회로의 출력 단자로서 기능하고, 제 5 트랜지스터의 제 2 단자에는 제 2 전위가 부여되고, 제 6 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 5 트랜지스터의 게이트 단자에는 제 1 펄스 신호가 입력되고, 제 6 트랜지스터의 게이트 단자에는 제 2 입력 신호 생성 회로의 출력 신호가 입력되고, 제 7 트랜지스터의 게이트 단자에는 제 2 전위가 부여되는 구성으로 할 수 있다.

또한, 상기에 있어서, 제 2 입력 신호 생성 회로에는 제 2 클록 신호에 더하여, 제 1 펄스 신호, 및 제 3 펄스 신호가 입력되는 경우가 있다. 또한, 제 2 입력 신호 생성 회로는 제 8 내지 제 10 트랜지스터를 가지고, 제 8 트랜지스터의 제 2 단자와, 제 9 트랜지스터의 제 2 단자와, 제 10 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 2 입력 신호 생성 회로의 출력 단자로서 기능하고, 제 8 트랜지스터의 제 1 단자와 제 9 트랜지스터의 제 1 단자에는 제 2 전위가 부여되고, 제 10 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 8 트랜지스터의 게이트 단자에는 제 3 펄스 신호가 입력되고, 제 9 트랜지스터의 게이트 단자에는 제 2 클록 신호가 입력되고, 제 10 트랜지스터의 게이트 단자에는 제 1 펄스 신호가 입력되는 구성으로 할 수 있다.

또한, 상기에 있어서, 제 2 입력 신호 생성 회로에는, 제 2 클록 신호에 더하여, 제 3 클록 신호, 제 1 펄스 신호, 및 제 3 펄스 신호가 입력되는 경우가 있다. 또한, 제 2 입력 신호 생성 회로는 제 8 내지 제 11 트랜지스터를 가지고, 제 11 트랜지스터의 제 2 단자와 제 9 트랜지스터의 제 1 단자는 전기적으로 접속되고, 제 9 트랜지스터의 제 2 단자와 제 8 트랜지스터의 제 2 단자와 제 10 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 2 입력 신호 생성 회로의 출력 단자로서 기능하고, 제 8 트랜지스터의 제 1 단자와 제 11 트랜지스터의 제 1 단자에는, 제 2 전위가 부여되고, 제 10 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고, 제 8 트랜지스터의 게이트 단자에는 제 3 펄스 신호가 입력되고, 제 9 트랜지스터의 게이트 단자에는 제 2 클록 신호가 입력되고, 제 10 트랜지스터의 게이트 단자에는 제 1 펄스 신호가 입력되고, 제 11 트랜지스터의 게이트 단자에는 제 3 클록 신호가 입력되는 구성으로 할 수 있다.

또한, 상기에 있어서, 복수의 트랜지스터의 어느 쪽인가에 산화물 반도체를 이용하는 것이 적합하다. 또한, 상기의 펄스 신호 출력 회로를 복수 이용하여, 시프트 레지스터를 구성할 수 있다.

또한, 상기에 있어서, 산화물 반도체를 이용하여 트랜지스터를 구성하는 경우가 있지만, 개시하는 발명은 이것에 한정되지 않는다. 산화물 반도체와 동등한 오프 전류 특성을 실현할 수 있는 재료, 예를 들면, 탄화 실리콘을 비롯한 와이드 갭 재료(보다 구체적으로는, 예를 들면, 에너지 갭(Eg)이 3 eV보다 큰 반도체 재료) 등을 적용해도 좋다.

또한, 본 명세서 등에 있어서 「위」나 「아래」라는 용어는, 구성 요소의 위치 관계가 「바로 위」또는 「바로 아래」인 것을 한정하는 것은 아니다. 예를 들면, 「게이트 절연층 위의 게이트 전극」이라는 표현이라면, 게이트 절연층과 게이트 전극과의 사이에 다른 구성 요소를 포함하는 것을 제외하지 않는다.

또한, 본 명세서 등에 있어서 「전극」이나 「배선」이라는 용어는, 이러한 구성 요소를 기능적으로 한정하는 것은 아니다. 예를 들면, 「전극」은 「배선」의 일부로서 이용되는 경우가 있고, 그 반대 또한 마찬가지이다. 또한, 「전극」이나 「배선」이라는 용어는, 복수의 「전극」이나 「배선」이 일체로 형성되어 있는 경우 등도 포함한다.

또한, 「소스」나 「드레인」의 기능은, 다른 극성의 트랜지스터를 채용하는 경우나, 회로 동작에 있어서 전류의 방향이 변화하는 경우 등에는 바뀌는 일이 있다. 따라서, 본 명세서에서는, 「소스」나 「드레인」이라는 용어는 서로 바꾸어 이용할 수 있는 것으로 한다.

또한, 본 명세서 등에 있어서, 「전기적으로 접속」에는 「어떠한 전기적 작용을 가지는 것」을 통하여 접속되어 있는 경우가 포함된다. 여기서, 「어떠한 전기적 작용을 가지는 것」은 접속 대상 간에서의 전기 신호의 수수를 가능하게 하는 것이라면, 특별히 제한을 받지 않는다.

예를 들면, 「어떠한 전기적 작용을 가지는 것」에는 전극이나 배선을 비롯하여, 트랜지스터 등의 스위칭 소자, 저항 소자, 인덕터, 커패시터, 그 외의 각종 기능을 가지는 소자 등이 포함된다.

개시하는 발명에서는, 제 1 출력 단자에 접속되는 트랜지스터의 하나에는 클록 신호를 부여하고, 제 2 출력 단자에 접속되는 트랜지스터의 하나에는 VDD를 부여한다. 이것에 의해, 제 2 출력 단자를 구성하는 트랜지스터의 충방전에 의한 소비 전력을 억제하는 것이 가능하다. 클록 신호 대신에 고정 전위를 부여함으로써, 클록 신호의 입력에 의한 트랜지스터의 충방전을 행하지 않아도 되기 때문이다.

또한, 이것에 의해, 제 2 출력 단자에는 전원으로부터의 전위가 공급되게 되므로, 충분한 충전 능력을 확보할 수 있다. 즉, 큰 부하가 걸리는 경우에도 고속 동작을 실현할 수 있다. 또한, 부하에 기인하는 동작의 오작동을 저감하여, 동작의 안정화를 도모할 수 있다.


도 1은 펄스 신호 출력 회로, 및 시프트 레지스터의 구성예를 나타낸 도면.
도 2는 시프트 레지스터의 타이밍 차트.
도 3은 펄스 신호 출력 회로의 동작을 설명한 도면.
도 4는 펄스 신호 출력 회로의 동작을 설명한 도면.
도 5는 펄스 신호 출력 회로, 및 시프트 레지스터의 구성예를 나타낸 도면.
도 6은 시프트 레지스터의 타이밍 차트.
도 7은 펄스 신호 출력 회로의 동작을 설명한 도면.
도 8은 펄스 신호 출력 회로의 동작을 설명한 도면.
도 9는 트랜지스터의 구성예를 나타낸 도면.
도 10은 트랜지스터의 제작 방법의 예를 나타낸 도면.
도 11은 반도체 장치의 일 형태를 설명한 도면.
도 12는 전자기기를 나타낸 도면.

본 발명의 실시형태의 일례에 대하여, 도면을 이용하여 이하에 설명한다. 단, 본 발명은 이하의 설명에 한정되는 것은 아니고, 본 발명의 취지 및 그 범위로부터 벗어나지 않고 그 형태 및 상세한 사항을 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.

또한, 도면 등에서 나타내는 각 구성의 위치, 크기, 범위 등은 이해를 쉽게 하기 위해, 실제의 위치, 크기, 범위 등을 나타내지 않는 경우가 있다. 따라서, 개시하는 발명은 반드시 도면 등에 개시된 위치, 크기, 범위 등에 한정되지는 것은 아니다.

또한, 본 명세서 등에 있어서의 「제 1」, 「제 2」, 「제 3」 등의 서수사는, 구성 요소의 혼동을 피하기 위해 붙인 것이며, 수적으로 한정하는 것이 아니라는 것을 부기한다.

(실시형태 1)

본 실시형태에서는, 펄스 신호 출력 회로, 및 펄스 신호 출력 회로를 포함하는 시프트 레지스터의 구성예 및 그 동작에 관하여 도 1 내지 도 4를 참조하여 설명한다.

<회로 구성>

먼저, 펄스 신호 출력 회로, 및 펄스 신호 출력 회로를 포함하는 시프트 레지스터의 회로 구성예에 대하여 도 1을 참조하여 설명한다.

본 실시형태에 나타내는 시프트 레지스터는 제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n)(n≥2:n은 자연수)와, 클록 신호를 전달하는 제 1 신호선(11)∼제 4 신호선(14)을 가진다(도 1(A) 참조). 제 1 신호선(11)에는 제 1 클록 신호(CLK1)가 부여되고, 제 2 신호선(12)에는 제 2 클록 신호(CLK2)가 부여되고, 제 3 신호선(13)에는 제 3 클록 신호(CLK3)가 부여되고, 제 4 신호선(14)에 제 4 클록 신호(CLK4)가 부여된다.

클록 신호는 일정한 간격으로 H 신호(고전위)와 L 신호(저전위)를 반복하는 신호이다. 여기에서는, 제 1 클록 신호(CLK1)∼제 4 클록 신호(CLK4)는 1/4 주기씩 지연한 신호로 한다. 본 실시형태에서는 상기 클록 신호를 이용하여, 펄스 신호 출력 회로의 제어 등을 행한다.

제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n)는 각각 제 1 입력 단자(21), 제 2 입력 단자(22), 제 3 입력 단자(23), 제 4 입력 단자(24), 제 5 입력 단자(25), 제 1 출력 단자(26), 제 2 출력 단자(27)를 가진다(도 1(B) 참조).

제 1 입력 단자(21), 제 2 입력 단자(22) 및 제 3 입력 단자(23)는 제 1 신호선(11)∼제 4 신호선(14)의 어느 것인가에 전기적으로 접속된다. 예를 들면, 제 1 펄스 신호 출력 회로(10_1)는 제 1 입력 단자(21)가 제 1 신호선(11)과 전기적으로 접속되고, 제 2 입력 단자(22)가 제 2 신호선(12)과 전기적으로 접속되고, 제 3 입력 단자(23)가 제 3 신호선(13)과 전기적으로 접속된다. 또한, 제 2 펄스 신호 출력 회로(10_2)는 제 1 입력 단자(21)가 제 2 신호선(12)과 전기적으로 접속되고, 제 2 입력 단자(22)가 제 3 신호선(13)과 전기적으로 접속되고, 제 3 입력 단자(23)가 제 4 신호선(14)과 전기적으로 접속되어 있다. 또한, 여기에서는, 제 n 펄스 신호 출력 회로(10_n)와 접속되는 신호선이 제 2 신호선(12), 제 3 신호선(13), 제 4 신호선(14)인 경우를 나타내고 있지만, 접속되는 신호선은 n의 값에 따라 다른 것이 된다. 따라서, 여기서 나타내는 구성은 어디까지나 일례에 지나지 않는다는 것을 부기한다.

또한, 본 실시형태에 나타내는 시프트 레지스터의 제 m 펄스 신호 출력 회로(m은 2 이상 n 이하:m, n은 자연수)에 있어서, 제 4 입력 단자(24)는 제 (m-1) 펄스 신호 출력 회로의 제 1 출력 단자(26)와 전기적으로 접속되고, 제 5 입력 단자(25)는 제 (m+2) 펄스 신호 출력 회로의 제 1 출력 단자(26)와 전기적으로 접속되고, 제 1 출력 단자(26)는 제 (m+1) 펄스 신호 출력 회로의 제 4 입력 단자(24)와 전기적으로 접속되고, 제 2 출력 단자(27)는 OUT(m)으로 신호를 출력한다.

예를 들면, 제 3 펄스 신호 출력 회로(10_3)에서는, 제 4 입력 단자(24)는 제 2 펄스 신호 출력 회로(10_2)의 제 1 출력 단자(26)와 전기적으로 접속되고, 제 5 입력 단자(25)는 제 5 펄스 신호 출력 회로(10_5)의 제 1 출력 단자(26)와 전기적으로 접속되고, 제 1 출력 단자(26)는 제 4 펄스 신호 출력 회로(10_4)의 제 4 입력 단자(24) 및 제 1 펄스 신호 출력 회로(10_1)의 제 5 입력 단자(25)와 전기적으로 접속된다.

또한, 제 1 펄스 신호 출력 회로(10_1)에서는, 제 4 입력 단자(24)에 제 5 배선(15)으로부터의 제 1 스타트 펄스(SP1)가 입력된다. 또한, 제 k 펄스 신호 출력 회로(10_k)(k는 2 이상 n 이하의 자연수)에서는, 제 4 입력 단자(24)에 전단(前段)의 출력 펄스가 입력된다. 또한, 제 (n―1) 펄스 신호 출력 회로(10(n―1))에서는 제 5 입력 단자(25)에 제 2 스타트 펄스(SP2)가 입력된다. 또한, 제 n 펄스 신호 출력 회로(10_n)에서는, 제 5 입력 단자(25)에 제 3 스타트 펄스(SP3)가 입력된다. 또한, 제 2 스타트 펄스(SP2) 및 제 3 스타트 펄스(SP3)는, 외부에서 입력되는 신호로 해도 좋고, 회로 내부에서 생성되는 신호로 해도 좋다.

다음에, 펄스 신호 출력 회로(10)(제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n) 중 하나)의 구체적인 구성에 관하여 설명한다.

제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n)의 각각은, 제 1 트랜지스터(101)∼제 4 트랜지스터(104)로 구성되는 펄스 신호 생성 회로와, 제 5 트랜지스터(105)∼제 7 트랜지스터(107)로 구성되는 제 1 입력 신호 생성 회로와, 제 8 트랜지스터(108)∼제 11 트랜지스터(111)로 구성되는 제 2 입력 신호 생성 회로를 포함한다(도 1(C) 참조). 또한, 상술한 제 1 입력 단자(21)∼제 5 입력 단자(25)에 더하여, 제 1 전원선(31) 및 제 2 전원선(32)으로부터, 제 1 트랜지스터(101)∼제 11 트랜지스터(111)에 신호가 공급된다.

펄스 신호 생성 회로의 구체적인 구성예는 다음과 같다.

제 1 트랜지스터(101)의 제 1 단자(소스 단자와 드레인 단자의 한쪽, 이하 동일)와 제 2 트랜지스터(102)의 제 1 단자는 제 1 출력 단자(26)와 전기적으로 접속된다. 마찬가지로 제 3 트랜지스터(103)의 제 1 단자와 제 4 트랜지스터(104)의 제 1 단자는 제 2 출력 단자(27)와 전기적으로 접속된다. 그리고, 제 1 트랜지스터(101)의 게이트 단자와 제 3 트랜지스터(103)의 게이트 단자와 제 1 입력 신호 생성 회로의 출력 단자는 전기적으로 접속된다. 또한, 제 2 트랜지스터(102)의 게이트 단자와 제 4 트랜지스터(104)의 게이트 단자와 제 2 입력 신호 생성 회로의 출력 단자는 전기적으로 접속된다.

제 1 트랜지스터(101)의 제 2 단자(소스 단자와 드레인 단자의 다른 한쪽, 이하 동일)에는, 제 1 클록 신호가 입력된다. 또한, 제 1 트랜지스터(101)의 제 2 단자는 펄스 신호 출력 회로의 제 1 입력 단자(21)로서도 기능한다. 제 2 트랜지스터(102)의 제 2 단자에는 제 1 전원선(31)을 통하여 제 1 전위(예를 들면, 저전위(VSS))가 부여되고, 제 3 트랜지스터(103)의 제 2 단자에는, 제 2 전원선(32)을 통하여 제 1 전위보다 높은 제 2 전위(예를 들면, 전원 전위(VDD))가 부여되고, 제 4 트랜지스터(104)의 제 2 단자에는, 제 1 전원선(31)을 통하여 제 1 전위가 부여된다.

제 1 입력 신호 생성 회로의 구체적인 구성예는 다음과 같다.

제 5 트랜지스터(105)의 제 1 단자와 제 6 트랜지스터(106)의 제 1 단자와 제 7 트랜지스터(107)의 제 1 단자는 전기적으로 접속된다. 또한, 제 7 트랜지스터(107)의 제 2 단자는 제 1 입력 신호 생성 회로의 출력 단자로서 기능한다.

제 5 트랜지스터(105)의 제 2 단자에는 제 2 전원선(32)을 통하여 제 2 전위가 부여되고, 제 6 트랜지스터(106)의 제 2 단자에는 제 1 전원선(31)을 통하여 제 1 전위가 부여되고, 제 5 트랜지스터(105)의 게이트 단자에는 전단으로부터의 펄스 신호(제 1 펄스 신호 출력 회로에서는 스타트 펄스 신호)가 입력된다. 또한, 제 5 트랜지스터(105)의 게이트 단자는 제 1 입력 신호 생성 회로의 제 1 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 4 입력 단자(24)로서도 기능한다. 제 6 트랜지스터(106)의 게이트 단자에는 제 2 입력 신호 생성 회로의 출력 신호가 입력된다. 또한, 제 6 트랜지스터(106)의 게이트 단자는 제 1 입력 신호 생성 회로의 제 2 입력 단자로서 기능한다. 제 7 트랜지스터(107)의 게이트 단자에는 제 2 전원선(32)을 통하여 제 2 전위가 부여된다.

또한, 본 실시형태에서는 제 7 트랜지스터(107)를 제공하고 있지만, 제 7 트랜지스터(107)를 형성하지 않는 구성으로 해도 좋다. 제 7 트랜지스터(107)를 형성하는 경우에는, 부트스트랩 동작에 기인하여 생길 수 있는 제 5 트랜지스터(105)의 제 1 단자의 전위 상승을 억제할 수 있다. 즉, 제 5 트랜지스터(105)의 게이트와 소스의 사이(또는 게이트와 드레인의 사이)에 큰 바이어스 전압이 가해지는 것을 방지할 수 있기 때문에, 제 5 트랜지스터(105)의 열화를 억제할 수 있다.

제 2 입력 신호 생성 회로의 구체적인 구성예는 다음과 같다.

제 11 트랜지스터(111)의 제 2 단자와 제 9 트랜지스터(109)의 제 1 단자는 전기적으로 접속된다. 또한, 제 9 트랜지스터의 제 2 단자와 제 8 트랜지스터의 제 2 단자와 제 10 트랜지스터의 제 1 단자는 전기적으로 접속되어 제 2 입력 신호 생성 회로의 출력 단자로서 기능한다.

제 8 트랜지스터(108)의 제 1 단자와 제 11 트랜지스터(111)의 제 1 단자에는 제 2 전원선(32)을 통하여 제 2 전위가 부여된다. 제 10 트랜지스터(110)의 제 2 단자에는 제 1 전원선(31)을 통하여 제 1 전위가 부여된다. 제 8 트랜지스터(108)의 게이트 단자에는 2단 뒤로부터의 펄스 신호가 입력된다. 또한, 제 8 트랜지스터(108)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 1 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 5 입력 단자(25)로서도 기능한다. 제 9 트랜지스터(109)의 게이트 단자에는 제 2 클록 신호가 입력된다. 또한, 제 9 트랜지스터(109)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 2 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 2 입력 단자(22)로서도 기능한다. 제 10 트랜지스터(110)의 게이트 단자에는 전단으로부터의 펄스 신호(제 1 펄스 신호 출력 회로에서는 스타트 펄스 신호)가 입력된다. 또한, 제 10 트랜지스터(110)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 3 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 4 입력 단자(24)로서도 기능한다. 제 11 트랜지스터(111)의 게이트 단자에는 제 3 클록 신호가 입력된다. 또한, 제 11 트랜지스터(111)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 4 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 3 입력 단자(23)로서도 기능한다.

또한, 상술한 펄스 신호 출력 회로의 각 구성(펄스 신호 생성 회로, 제 1 입력 신호 생성 회로, 및, 제 2 입력 신호 생성 회로의 구성예 등)은 일례에 지나지 않고, 개시하는 발명이 이것에 한정되는 것은 아니다.

본 실시형태의 이하의 설명에서는, 도 1(C)에 나타낸 펄스 신호 출력 회로에 있어서 제 1 트랜지스터(101)의 게이트 단자와 제 3 트랜지스터(103)의 게이트 단자와 제 1 입력 신호 생성 회로의 출력 단자의 접속에 의해 구성되는 노드를 노드(A)라고 한다. 또한, 제 2 트랜지스터(102)의 게이트 단자와 제 4 트랜지스터(104)의 게이트 단자와 제 2 입력 신호 생성 회로의 출력 단자의 접속에 의해 구성되는 노드를 노드(B)라고 한다.

상기 노드(A)와 제 1 출력 단자(26)와의 사이에는, 부트스트랩 동작을 적합하게 행하기 위한 용량 소자를 형성해도 좋다. 또한, 상기 노드(B)의 전위를 보유하기 위해, 노드(B)에 전기적으로 접속된 용량 소자를 형성해도 좋다.

또한, 제 1 트랜지스터(101)∼제 11 트랜지스터(111)에는 산화물 반도체를 이용하는 것이 적합하다. 산화물 반도체를 이용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 또한, 비정질 실리콘 등과 비교하여, 온 전류 및 전계 효과 이동도를 높일 수 있다. 또한, 트랜지스터의 열화를 억제할 수 있다. 이것에 의해, 소비 전력이 작고, 고속 동작이 가능하고, 동작의 정확성이 높여진 전자 회로가 실현된다. 또한, 산화물 반도체를 이용한 트랜지스터에 대해서는 후의 실시형태에서 상세하게 설명하므로, 여기에서는 생략한다.

<동작>

다음에, 도 1에 나타낸 시프트 레지스터의 동작에 대하여 도 2 내지 도 4를 참조하여 설명한다. 구체적으로는, 도 2에 나타낸 타이밍 차트 중의, 제 1 기간(51)∼제 6 기간(56)의 각 기간에 있어서의 동작을, 도 3 및 도 4를 이용하여 설명한다. 타이밍 차트 중, CLK1∼CLK4는 각각 클록 신호를 나타내고, SP1은 제 1 스타트 펄스를 나타내고, OUT1∼OUT4는 제 1 펄스 신호 출력 회로(10_1)∼제 4 펄스 신호 출력 회로(10_4)의 제 2 출력 단자로부터의 출력을 나타내고, 노드(A) 및 노드(B)는 각각 노드(A) 및 노드(B)의 전위를 나타내고, SROUT1∼SROUT4는 제 1 펄스 신호 출력 회로(10_1)∼제 4 펄스 신호 출력 회로(10_4)의 제 1 출력 단자로부터의 출력을 나타낸다.

또한, 이하의 설명에 있어서, 제 1 트랜지스터(101)∼제 11 트랜지스터(111)는 모두 n 채널형의 트랜지스터인 것으로 한다. 또한, 도 3 및 도 4에서, 트랜지스터가 실선으로 표현되고 있는 경우에는, 이 트랜지스터가 도통 상태(온 상태)에 있는 것을 나타내고, 파선으로 표현되고 있는 경우에는, 이 트랜지스터가 비도통 상태(오프 상태)에 있는 것을 나타내는 것으로 한다.

대표적으로, 제 1 펄스 신호 출력 회로(10_1)의 동작에 대하여 설명한다. 제 1 펄스 신호 출력 회로(10_1)의 구성은 상술한 바와 같다. 또한, 입력되는 각 신호, 공급되는 각 전위의 관계도 상술한 바와 같다. 또한, 이하의 설명에서는 각 입력 단자 및 각 전원선에 부여되는 고전위(H 레벨, H 신호 등이라고도 부름)는 모두 VDD로 하고, 저전위(L 레벨, L 신호 등이라고도 부름)는 모두 VSS로 한다.

제 1 기간(51)에서, SP1이 H 레벨이기 때문에, 제 1 펄스 신호 출력 회로(10_1)의 제 4 입력 단자(24)로서 기능하는 제 5 트랜지스터(105)의 게이트 단자와 제 10 트랜지스터(110)의 게이트 단자에 고전위가 부여되고, 제 5 트랜지스터(105)와 제 10 트랜지스터(110)는 도통 상태가 된다. 제 1 기간(51)에서는 CLK3도 H 레벨이기 때문에, 제 11 트랜지스터(111)도 온 상태가 된다. 또한, 제 7 트랜지스터(107)의 게이트 단자에는 고전위가 부여되어 있기 때문에, 제 7 트랜지스터(107)도 온 상태가 된다(도 3(A) 참조).

제 5 트랜지스터(105)와 제 7 트랜지스터(107)가 온 상태가 됨으로써, 노드(A)의 전위는 상승한다. 또한, 제 10 트랜지스터(110)가 온 상태가 됨으로써, 노드(B)의 전위는 하강한다. 제 5 트랜지스터(105)의 제 2 단자의 전위는 VDD이기 때문에, 제 5 트랜지스터(105)의 제 1 단자의 전위는 제 2 단자의 전위로부터 제 5 트랜지스터(105)의 스레숄드 전압분 저하한 값(VDD-Vth105)이 된다. 그리고, 제 7 트랜지스터(107)의 게이트 단자의 전위가 VDD이기 때문에, 제 7 트랜지스터(107)의 스레숄드 전압(Vth107)이 Vth105 이상인 경우에는, 노드(A)의 전위는 (VDD-Vth107)이 되어 제 7 트랜지스터(107)가 오프 상태가 된다. 한편, Vth107이 Vth105 미만인 경우에는, 제 7 트랜지스터(107)는 온 상태를 유지한 채로, 노드(A)의 전위는 (VDD-Vth105)까지 상승한다. 이하, 제 1 기간(51)에서의 노드(A)의 전위의 도달점을 VAH로 한다.

노드(A)의 전위가 VAH가 되면, 제 1 트랜지스터(101) 및 제 3 트랜지스터(103)가 온 상태가 된다. 여기서, CLK1은 L 레벨이기 때문에, 제 1 출력 단자(26)로부터는 L 레벨이 출력된다. 한편, 제 2 출력 단자(27)로부터는, VAH에 응한 신호(H')가 출력된다.

제 2 기간(52)에는, CLK1이 L 레벨에서 H 레벨로 전환된다. 여기서, 제 1 트랜지스터(101)는 온 상태이기 때문에, 제 1 출력 단자(26)의 전위가 상승한다. 제 1 트랜지스터(101)의 게이트 단자와 소스 단자(또는 드레인 단자)와의 사이에는 용량이 존재하고, 이것에 의해 게이트 단자와 소스 단자(또는 드레인 단자)가 용량 결합되어 있기 때문에, 제 1 출력 단자(26)의 전위의 상승과 함께, 부유 상태인 노드(A)의 전위가 상승하게 된다(부트스트랩 동작). 노드(A)의 전위는 최종적으로 VDD+Vth101보다 높아져, 제 1 출력 단자(26)의 전위 및 제 2 출력 단자(27)의 전위는 VDD(H 레벨)가 된다(도 2 및 도 3(B) 참조).

또한, 제 2 기간(52)에는, 제 10 트랜지스터(110)가 온 상태이기 때문에, 노드(B)도 L 레벨로 유지되고 있다. 따라서, 제 1 출력 단자(26)가 L 레벨에서 H 레벨로 변화할 때의, 용량 결합에 기인하는 노드(B)의 전위 변동을 억제하고, 이에 따른 문제의 발생을 방지할 수 있다.

제 3 기간(53)에는, SP1이 L 레벨이 되어, 제 5 트랜지스터(105)와 제 10 트랜지스터(110)가 오프 상태가 된다. 또한, CLK1이 H 레벨로 유지되고, 노드(A)의 전위도 변화하지 않기 때문에, 제 1 출력 단자(26) 및 제 2 출력 단자(27)로부터는 VDD(H 레벨)가 출력된다(도 3(C) 참조). 또한, 제 3 기간(53)에는 노드(B)가 부유 상태가 되지만, 제 1 출력 단자(26)의 전위도 변화하지 않기 때문에, 용량 결합에 의한 문제는 무시할 수 있는 정도이다.

제 4 기간(54)에는, CLK1이L 레벨이 되어, 제 1 출력 단자(26)의 전위가 하강한다. 또한, CLK2 및 CLK3이 H 레벨, 또한, 제 5 입력 단자(25)(즉 SROUT3)가 H 레벨이 되기 때문에 노드(B)의 전위가 단시간에 상승한다. 그 결과, 제 2 트랜지스터(102) 및 제 4 트랜지스터(104)가 온 상태가 되어, 제 1 출력 단자(26) 및 제 2 출력 단자(27)의 전위가 단시간에 하강한다(도 4(A) 참조). 또한, 제 6 트랜지스터(106)가 온 상태가 되므로, 노드(A)의 전위가 L 레벨이 된다. 이것에 의해, 제 1 트랜지스터(101) 및 제 3 트랜지스터(103)가 오프 상태가 되므로, 제 1 출력 단자(26) 및 제 2 출력 단자(27)의 전위는 L 레벨이 된다.

제 5 기간(55)에는, CLK2가 L 레벨이 되어, 제 9 트랜지스터(109)가 오프 상태가 된다. 동시에 제 5 입력 단자(25)(즉 SROUT3)가 H 레벨을 보유함으로써, 노드(B)의 전위가 보유된다. 따라서, 제 2 트랜지스터(102), 제 4 트랜지스터(104) 및 제 6 트랜지스터(106)의 온 상태가 보유되고, 제 1 출력 단자(26) 및 제 2 출력 단자(27)의 전위가 L 레벨로 보유된다(도 4(B) 참조).

제 6 기간(56)에는, 제 5 입력 단자(25)(즉 SROUT3)가 L 레벨이 되어, 제 8 트랜지스터(108)가 오프 상태가 된다. 이때, 노드(B)는 상술한 전위를 보유한 채로 부유 상태가 된다. 이것에 의해, 제 2 트랜지스터(102), 제 4 트랜지스터(104) 및 제 6 트랜지스터(106)의 온 상태가 계속된다(도 4(C) 참조). 또한, 노드(B)의 전위는, 통상, 트랜지스터의 오프 전류 등에 기인하여 하강하지만, 충분히 오프 전류가 작은 트랜지스터(예를 들면, 산화물 반도체를 이용한 트랜지스터)를 적용하는 경우에는, 이러한 문제는 생기지 않는다. 또한, 노드(B)의 전위의 하강을 완화하기 위해, 용량 소자를 형성해도 좋다.

또한, 그 후의 기간에서, CLK2와 CLK3이 모두 H 레벨이 되는 경우에는, 제 9 트랜지스터(109)와 제 11 트랜지스터(111)가 온 상태가 되어, 정기적으로 노드(B)에 전위가 부여된다. 따라서, 오프 전류가 비교적 큰 트랜지스터를 이용하는 경우에도, 펄스 신호 출력 회로의 오동작을 방지할 수 있다.

본 실시형태에 나타내는 시프트 레지스터 및 펄스 신호 출력 회로에서는, 제 1 트랜지스터(101)에는 클록 신호를 부여하고, 제 3 트랜지스터(103)에는 VDD를 부여하고 있다. 이것에 의해, 제 2 출력 단자(27)를 구성하는 트랜지스터의 충방전에 의한 소비 전력을 억제하는 것이 가능하다. 제 2 출력 단자(27)는 예를 들면 표시 장치 등에서는, 각 화소에 신호를 출력하는 단자가 된다. 즉, 제 2 출력 단자(27)에는 전기 소자가 다수 부가되는 일이 있어, 충분한 전류 구동 능력이 필요하게 된다. 따라서, 제 2 출력 단자(27)를 구성하는 트랜지스터(여기에서는, 제 3 트랜지스터(103))의 사이즈(구체적으로는 채널 폭(W), 또는, 채널 폭(W)과 채널 길이(L)와의 비(W/L))를 크게 할 필요가 생기지만, 이러한 상황에서는, 클록 신호의 입력에 의한 소비 전력은 무시할 수 없는 크기가 되어 버린다. 따라서, 제 2 출력 단자(27)를 구성하는 트랜지스터에는, 클록 신호 대신에 고정 전위를 부여함으로써, 클록 신호의 입력에 의한 트랜지스터의 충방전을 행하지 않는 구성으로 한다. 이것에 의해, 소비 전력을 충분히 억제할 수 있다.

또한, 제 3 트랜지스터(103)에 VDD를 부여함으로써, 제 2 출력 단자에는 전원으로부터의 전위가 공급되게 되기 때문에, 충분한 충전 능력을 확보할 수 있다. 이러한 효과는, 펄스 신호 출력 회로의 출력 단자에 전기 소자가 다수 부가되는 상황이나, 구동 주파수가 높아지는 상황에 있어서, 특히 유효하다. 이것에 의해, 큰 부하가 걸리는 경우에도 고속 동작이 실현 가능하다. 또한, 부하에 기인하는 동작의 문제를 저감하여, 동작의 안정화를 도모할 수 있다.

또한, 본 실시형태에서 나타내는 시프트 레지스터는 제 m 펄스 신호 출력 회로로부터 출력되는 펄스와 제 (m+1) 펄스 신호 출력 회로로부터 출력되는 펄스가 절반 중첩되는 구동 방법을 채용하고 있다. 따라서, 이 구동 방법을 채용하지 않는 경우와 비교하여, 배선의 충전에 사용할 수 있는 시간을 길게 할 수 있다. 즉, 이 구동 방법에 의해, 큰 부하에 견디고, 높은 주파수에서 동작하는 펄스 신호 출력 회로가 제공된다.

(실시형태 2)

본 실시형태에서는, 앞의 실시형태에서 나타낸 펄스 신호 출력 회로, 및 시프트 레지스터와는 다른 양태의 구성예 및 그 동작에 관하여 도 5 내지 도 8을 참조하여 설명한다.

<회로 구성>

먼저, 펄스 신호 출력 회로, 및 펄스 신호 출력 회로를 포함하는 시프트 레지스터의 회로 구성예에 대하여 도 5를 참조하여 설명한다.

본 실시형태에 나타내는 시프트 레지스터의 구성은, 앞의 실시형태에서 나타낸 시프트 레지스터의 구성에 가깝다. 상이점의 하나는, 제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n)는 제 3 입력 단자(23)를 가지지 않는 점이다(도 5(A) 내지 도 5(C) 참조). 즉, 하나의 펄스 신호 출력 회로에는, 2 종류의 클록 신호가 입력된다. 그 외의 구성에 대해서는 앞의 실시형태와 마찬가지이다.

제 1 펄스 신호 출력 회로(10_1)∼제 n 펄스 신호 출력 회로(10_n)는, 제 3 입력 단자(23)를 가지지 않기 때문에, 이것과 접속되는 제 11 트랜지스터를 가지지 않는다(도 5(C) 참조). 그리고, 이에 따라, 제 2 입력 신호 생성 회로 내의 접속 관계가 일부 변경되고 있다.

제 2 입력 신호 생성 회로의 구체적인 구성예는 다음과 같다.

제 9 트랜지스터(109)의 제 2 단자와, 제 8 트랜지스터(108)의 제 2 단자와, 제 10 트랜지스터(110)의 제 1 단자는 전기적으로 접속되어 제 2 입력 신호 생성 회로의 출력 단자로서 기능한다.

제 8 트랜지스터(108)의 제 1 단자와, 제 9 트랜지스터(109)의 제 1 단자에는 제 2 전원선(32)을 통하여 제 2 전위가 부여된다. 제 10 트랜지스터(110)의 제 2 단자에는 제 1 전원선(31)을 통하여 제 1 전위가 부여된다. 제 8 트랜지스터(108)의 게이트 단자에는 펄스 신호가 입력된다. 또한, 제 8 트랜지스터(108)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 1 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 5 입력 단자(25)로서도 기능한다. 제 9 트랜지스터(109)의 게이트 단자에는 제 2 클록 신호가 입력된다. 또한, 제 9 트랜지스터(109)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 2 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 2 입력 단자(22)로서도 기능한다. 제 10 트랜지스터(110)의 게이트 단자에는 펄스 신호가 입력된다. 또한, 제 10 트랜지스터(110)의 게이트 단자는 제 2 입력 신호 생성 회로의 제 3 입력 단자로서 기능함과 동시에, 펄스 신호 출력 회로의 제 4 입력 단자(24)로서도 기능한다.

또한, 상술한 구성은 일례에 지나지 않고, 개시하는 발명이 이것에 한정되는 것은 아니다.

본 실시형태의 이하의 설명에서는, 앞의 실시형태와 마찬가지로, 도 5(C)에 나타낸 펄스 신호 출력 회로에 있어서 제 1 트랜지스터(101)의 게이트 단자와 제 3 트랜지스터(103)의 게이트 단자와 제 1 입력 신호 생성 회로의 출력 단자와의 접속에 의해 구성되는 노드를 노드(A)라고 한다. 또한, 제 9 트랜지스터(109)의 제 2 단자와 제 8 트랜지스터(108)의 제 2 단자와 제 10 트랜지스터(110)의 제 1 단자와의 접속에 의해 구성되는 노드를 노드(B)라고 한다.

상기 노드(A)와 제 1 출력 단자(26)와의 사이에는, 부트스트랩 동작을 적합하게 행하기 위한 용량 소자를 형성해도 좋다. 또한, 상기 노드(B)의 전위를 보유하기 위해, 노드(B)에 전기적으로 접속된 용량 소자를 형성해도 좋다.

또한, 제 1 트랜지스터(101)∼제 10 트랜지스터(110)에는 산화물 반도체를 이용하는 것이 적합하다. 산화물 반도체를 이용함으로써, 트랜지스터의 오프 전류를 저감할 수 있다. 또한, 비정질 실리콘 등과 비교하여, 온 전류 및 전계 효과 이동도를 높일 수 있다. 또한, 트랜지스터의 열화를 억제할 수 있다. 이것에 의해, 소비 전력이 작고, 고속 동작이 가능하고, 동작의 정확성이 높여진 전자 회로가 실현된다. 또한, 산화물 반도체를 이용한 트랜지스터에 대해서는 후의 실시형태에서 상세하게 설명하기 때문에, 여기에서는 생략한다.

<동작>

다음에, 도 5에 나타낸 시프트 레지스터의 동작에 대하여 도 6 내지 도 8을 참조하여 설명한다. 구체적으로는, 도 6에 나타낸 타이밍 차트 중의 제 1 기간(51)∼제 5 기간(55)의 각 기간에서의 동작을, 도 7 및 도 8을 이용하여 설명한다. 타이밍 차트 중, CLK1∼CLK4는 각각 클록 신호를 나타내고, SP1은 제 1 스타트 펄스를 나타내고, OUT1∼OUT4는 제 1 펄스 신호 출력 회로(10_1)∼제 4 펄스 신호 출력 회로(10_4)의 제 2 출력 단자로부터의 출력을 나타내고, 노드(A) 및 노드(B)는 각각 노드(A) 및 노드(B)의 전위를 나타내고, SROUT1∼SROUT4는 제 1 펄스 신호 출력 회로(10_1)∼제 4 펄스 신호 출력 회로(10_4)의 제 1 출력 단자로부터의 출력을 나타낸다.

또한, 이하의 설명에 있어서, 제 1 트랜지스터(101)∼제 10 트랜지스터(110)는 모두 n 채널형의 트랜지스터인 것으로 한다. 또한, 도 7 및 도 8에서, 트랜지스터가 실선으로 표현되고 있는 경우에는, 이 트랜지스터가 도통 상태(온 상태)에 있는 것을 나타내고, 파선으로 표현되고 있는 경우에는 이 트랜지스터가 비도통 상태(오프 상태)에 있는 것을 나타내는 것으로 한다.

대표적으로, 제 1 펄스 신호 출력 회로(10_1)의 동작에 대하여 설명한다. 제 1 펄스 신호 출력 회로(10_1)의 구성은 상술한 바와 같다. 또한, 입력되는 각 신호, 공급되는 각 전위의 관계도 상술한 바와 같다. 또한, 이하의 설명에서는, 각 입력 단자 및 각 전원선에 부여되는 고전위(H 레벨, H 신호 등이라고도 부름)는 모두 VDD로 하고, 저전위(L 레벨, L 신호 등이라고도 부름)는 모두 VSS로 한다.

제 1 기간(51)에 있어서, SP1이 H 레벨이기 때문에, 제 1 펄스 신호 출력 회로(10_1)의 제 4 입력 단자(24)로서 기능하는 제 5 트랜지스터(105)의 게이트 단자와 제 10 트랜지스터(110)의 게이트 단자에 고전위가 부여되고, 제 5 트랜지스터(105)와 제 10 트랜지스터(110)는 도통 상태가 된다. 또한, 제 7 트랜지스터(107)의 게이트 단자에는 고전위가 부여되어 있기 때문에, 제 7 트랜지스터(107)도 온 상태가 된다(도 7(A) 참조).

제 5 트랜지스터(105)와 제 7 트랜지스터(107)가 온 상태가 됨으로써, 노드(A)의 전위는 상승한다. 또한, 제 10 트랜지스터(110)가 온 상태가 됨으로써, 노드(B)의 전위는 하강한다. 노드(A)의 전위가 VAH( = VDD-Vth105-Vth107)까지 달하면, 제 5 트랜지스터(105) 및 제 7 트랜지스터(107)가 오프 상태가 되고, 노드(A)는 VAH를 유지한 채로 부유 상태가 된다.

노드(A)의 전위가 VAH가 되면, 제 1 트랜지스터(101) 및 제 3 트랜지스터(103)가 온 상태가 된다. 여기서, CLK1은 L 레벨이기 때문에, 제 1 출력 단자(26)로부터는 L 레벨이 출력된다. 한편, 제 2 출력 단자(27)로부터는 VAH에 따른 신호(H')가 출력된다.

제 2 기간(52)에는, CLK1이 L 레벨로부터 H 레벨로 전환된다. 여기서, 제 1 트랜지스터(101)는 온 상태이기 때문에, 제 1 출력 단자(26)의 전위가 상승한다. 제 1 트랜지스터(101)의 게이트 단자와 소스 단자(또는 드레인 단자)와의 사이에는 용량이 존재하고, 이것에 의해 게이트 단자와 소스 단자(또는 드레인 단자)가 용량 결합되어 있기 때문에, 제 1 출력 단자(26)의 전위의 상승과 함께, 부유 상태인 노드(A)의 전위가 상승하게 된다(부트스트랩 동작). 노드(A)의 전위는 최종적으로 VDD+Vth101보다 높아져, 제 1 출력 단자(26)의 전위 및 제 2 출력 단자(27)의 전위는 VDD(H 레벨)가 된다(도 6 및 도 7(B) 참조).

제 3 기간(53)에는 CLK2가 H 레벨이 되어, 제 9 트랜지스터(109)가 온 상태가 된다. 이것에 의해, 노드(B)의 전위가 상승한다. 노드(B)의 전위의 상승에 의해, 제 2 트랜지스터(102), 제 4 트랜지스터(104), 및 제 6 트랜지스터(106)가 온 상태가 되어, 노드(A)의 전위가 하강한다. 따라서, 제 1 출력 단자(26)의 전위 및 제 2 출력 단자(27)의 전위는 L 레벨이 된다(도 7(C) 참조).

제 4 기간(54)에는 CLK2가 L 레벨이 되어, 제 9 트랜지스터(109)가 오프 상태가 되지만, 제 5 입력 단자(25)(즉 SROUT3)가 H 레벨이 되기 때문에, 제 8 트랜지스터(108)가 온 상태가 된다. 따라서, 노드(A)의 전위와 노드(B)의 전위는 보유되고, 제 1 출력 단자(26)의 전위 및 제 2 출력 단자(27)의 전위는 L 레벨로 보유된다(도 8(A) 참조).

제 5 기간(55)에는 제 5 입력 단자(25)(즉 SROUT3)가 L 레벨이 되어, 노드(B)의 전위가 보유된다. 따라서, 제 2 트랜지스터(102), 제 4 트랜지스터(104) 및 제 6 트랜지스터(106)의 온 상태가 보유되어, 제 1 출력 단자(26) 및 제 2 출력 단자(27)의 전위가 L 레벨로 보유된다(도 8(B) 참조).

또한, 노드(B)의 전위는 통상, 트랜지스터의 오프 전류 등에 기인하여 하강하지만, 충분히 오프 전류가 작은 트랜지스터(예를 들면, 산화물 반도체를 이용한 트랜지스터)를 적용하는 경우에는, 이러한 문제는 생기지 않는다. 또한, 노드(B)의 전위의 하강을 완화하기 위해, 용량 소자를 형성해도 좋다.

또한, 그 후의 기간에 있어서, CLK2가 H 레벨이 되는 경우에는, 제 9 트랜지스터(109)가 온 상태가 되어, 정기적으로 노드(B)에 전위가 부여된다. 따라서, 오프 전류가 비교적 큰 트랜지스터를 이용하는 경우에도, 펄스 신호 출력 회로의 오동작을 방지할 수 있다.

본 실시형태에서 나타내는 시프트 레지스터 및 펄스 신호 출력 회로에서는, 제 1 트랜지스터(101)에는 클록 신호를 부여하고, 제 3 트랜지스터(103)에는 VDD를 부여하고 있다. 이것에 의해, 제 2 출력 단자에는 전원으로부터의 전위가 공급되게 되기 때문에, 충분한 충전 능력을 확보할 수 있다. 이것은, 펄스 신호 출력 회로의 출력 단자에 전기 소자가 다수 부가되는 상황에 있어서, 특히 유효하다. 이것에 의해, 큰 부하가 가해지는 경우에도 고속 동작을 실현할 수 있다. 또한, 부하에 기인하는 동작의 문제를 저감하여, 동작의 안정화를 도모할 수 있다.

이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.

삭제

(실시형태 3)

본 실시형태에서는, 상기 실시형태에 설명한 펄스 신호 출력 회로나 시프트 레지스터에 적용할 수 있는 트랜지스터의 예에 대하여, 도 9를 참조하여 설명한다. 또한, 트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면, 탑 게이트 구조 또는 보텀 게이트 구조, 스태거형 또는 플래너형 등, 적당한 구조를 채용할 수 있다. 또한, 트랜지스터는 채널 형성 영역을 하나 가지는 싱글 게이트 구조이어도, 채널 형성 영역을 2개 이상 가지는 멀티 게이트 구조이어도 좋다. 또한, 채널 영역의 상하에 게이트 절연층을 통하여 배치된 2개의 게이트 전극층을 가지는 구조이어도 좋다.

도 9(A) 내지 도 9(D)에는, 트랜지스터의 단면 구조의 예를 나타낸다. 도 9(A) 내지 도 9(D)에 나타낸 트랜지스터는, 반도체로서 산화물 반도체를 이용하는 것이다. 산화물 반도체를 이용하는 것의 메리트는 간단한 프로세스, 저온의 프로세스로, 높은 이동도와 낮은 오프 전류를 실현할 수 있는 것이라고 할 수 있다.

도 9(A)에 나타낸 트랜지스터(410)는 보텀 게이트 구조의 트랜지스터의 일례이며, 역스태거형 트랜지스터라고도 한다.

트랜지스터(410)는 절연 표면을 가지는 기판(400) 위의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 보호 절연층(409)이 더 형성되어 있다.

도 9(B)에 나타낸 트랜지스터(420)는 채널 보호형(채널 스톱형이라고도 함)이라고 불리는 보텀 게이트 구조의 트랜지스터의 일례이며, 역스태거형 트랜지스터라고도 한다.

트랜지스터(420)는 절연 표면을 가지는 기판(400) 위의 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체층(403), 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a), 및 드레인 전극층(405b)을 포함한다. 또한, 보호 절연층(409)이 형성되어 있다.

도 9(C)에 나타낸 트랜지스터(430)는 보텀 게이트형의 트랜지스터의 일례이다. 트랜지스터(430)는 절연 표면을 가지는 기판(400) 위의 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b), 및 산화물 반도체층(403)을 포함한다. 또한, 산화물 반도체층(403)에 접하는 절연층(407)이 형성되어 있다. 절연층(407) 위에는 보호 절연층(409)이 더 형성되어 있다.

트랜지스터(430)에서는, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 위에 접하여 형성되고, 또한, 게이트 절연층(402) 위에는, 소스 전극층(405a), 드레인 전극층(405b)이 접하여 형성되어 있다. 그리고, 게이트 절연층(402), 및 소스 전극층(405a), 드레인 전극층(405b) 위에 산화물 반도체층(403)이 형성되어 있다.

도 9(D)에 나타낸 트랜지스터(440)는 탑 게이트 구조의 트랜지스터의 일례이다. 트랜지스터(440)는 절연 표면을 가지는 기판(400) 위의 절연층(437), 산화물 반도체층(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 및 게이트 전극층(401)을 포함한다. 그리고, 소스 전극층(405a), 드레인 전극층(405b)에 각각 배선층(436a), 배선층(436b)이 접하여 형성되어 있다.

산화물 반도체로서는, 적어도 In, Ga, Sn 및 Zn으로부터 선택된 일종 이상의 원소를 함유한다. 예를 들면, 4원계 금속의 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속의 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속의 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체나, In-Ga-O계의 재료, 1원계 금속의 산화물인 In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 이용할 수 있다. 또한, 상기 산화물 반도체에 SiO2를 첨가해도 좋다. 예를 들면, In-Ga-Zn-O계 산화물 반도체란, 인듐(In), 갈륨(Ga), 아연(Zn)을 포함하는 산화물 반도체라는 의미이며, 그 조성비는 묻지 않는다.

또한, 산화물 반도체층은 화학식 InMO3(ZnO)m(m>0)으로 표기되는 박막을 이용할 수 있다. 여기서, M은, Zn, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면, M으로서는, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.

또한, 산화물 반도체로서 In-Zn-O계의 재료를 이용하는 경우, 이용하는 타겟의 조성비는 원자수비로 In:Zn = 50:1∼1:2(몰비로 환산하면 In2O3:ZnO = 25:1∼1:4), 바람직하게는 In:Zn = 20:1∼1:1(몰비로 환산하면 In2O3:ZnO = 10:1∼1:2), 더욱 바람직하게는 In:Zn = 15:1∼1.5:1(몰비로 환산하면 In2O3:ZnO = 15:2∼3:4)로 한다. 예를 들면, In-Zn-O계 산화물 반도체의 형성에 이용하는 타겟은 원자수비가 In:Zn:O = X:Y:Z일 때, Z>1.5X+Y로 한다.

산화물 반도체층(403)을 이용한 트랜지스터(410), 트랜지스터(420), 트랜지스터(430), 트랜지스터(440)는 오프 전류를 매우 작게 하는 것이 가능하다. 따라서, 이것을 펄스 신호 출력 회로나 시프트 레지스터에 이용함으로써, 각 노드의 전위 보유가 용이하게 되어, 펄스 신호 출력 회로나 시프트 레지스터의 오동작의 확률을 매우 낮게 억제할 수 있다.

절연 표면을 가지는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없다. 예를 들면, 액정 표시 장치 등에 이용되는 유리 기판이나, 석영 기판 등을 이용할 수 있다. 또한, 실리콘 웨이퍼 위에 절연층을 형성한 기판 등을 이용해도 좋다.

보텀 게이트 구조의 트랜지스터(410), 트랜지스터(420), 트랜지스터(430)에 있어서, 베이스가 되는 절연층을 기판과 게이트 전극층의 사이에 형성해도 좋다. 이 절연층은 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.

게이트 전극층(401)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 형성할 수 있다. 또한, 그 구조는 단층 구조로 해도 좋고, 적층 구조로 해도 좋다.

게이트 절연층(402)은 플라즈마 CVD법이나 스퍼터링법 등을 이용하여, 산화 실리콘막, 질화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막, 산화 질화 알루미늄막, 질화 산화 알루미늄막, 산화 하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다. 예를 들면, 제 1 게이트 절연층으로서 플라즈마 CVD법에 의해 막두께 50 nm 이상 200 nm 이하의 질화 실리콘막(SiNy(y>0))를 형성하고, 제 1 게이트 절연층 위에 제 2 게이트 절연층으로서 스퍼터링법에 의해 막두께 5 nm 이상 300 nm 이하의 산화 실리콘막(SiOx(x>0))를 형성하고, 합계 막두께 300 nm 정도의 게이트 절연층으로 할 수 있다.

소스 전극층(405a), 드레인 전극층(405b)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 형성할 수 있다. 예를 들면, 알루미늄이나 구리 등의 금속층과, 티탄, 몰리브덴, 텅스텐 등의 고융점 금속층과의 적층 구조로 할 수 있다. 힐록이나 위스커의 발생을 방지하는 원소(실리콘, 네오디뮴, 스칸듐 등)가 첨가된 알루미늄 재료를 이용함으로써 내열성을 향상시켜도 좋다.

또한, 소스 전극층(405a), 드레인 전극층(405b)(이것과 같은 층에서 형성되는 배선층을 포함함)이 되는 도전막으로서, 도전성의 금속 산화물막을 이용해도 좋다. 도전성의 금속 산화물로서는 산화 인듐(In2O3), 산화 주석(SnO2), 산화 아연(ZnO), 산화 인듐 산화 주석 합금(In2O3―SnO2, ITO라고 약기하는 경우가 있음), 산화 인듐 산화 아연 합금(In2O3―ZnO) 또는 이들 금속 산화물 재료에 산화 실리콘을 포함시킨 것 등을 이용할 수 있다.

소스 전극층(405a), 드레인 전극층(405b)에 접하는 배선층(436a), 배선층(436b)에 대해서는, 소스 전극층(405a), 드레인 전극층(405b)과 같은 재료를 이용하여 형성할 수 있다.

절연층(407), 절연층(427), 절연층(437)으로서는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등의 무기 절연막을 이용할 수 있다.

보호 절연층(409)으로서는, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등의 무기 절연막을 이용할 수 있다.

또한, 보호 절연층(409) 위에는, 트랜지스터에 기인한 표면 요철을 저감하기 위한 평탄화 절연막을 형성해도 좋다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조시클로부텐 등의 유기 재료를 이용할 수 있다. 또한, 상기 유기 재료 외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 또한, 이들 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 좋다.

이상, 본 실시형태에 나타내는 구성, 방법 등은 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.

삭제

(실시형태 4)

본 실시형태에서는, 산화물 반도체층을 포함하는 트랜지스터, 및 그 제작 방법의 일례를, 도 10을 이용하여 상세하게 설명한다.

도 10(A) 내지 도 10(E)은 트랜지스터의 제작 공정에 관한 단면도이다. 또한, 여기서 나타내는 트랜지스터(510)는 도 9(A)에 나타낸 트랜지스터(410)와 같은 역스태거형 트랜지스터이다.

본 실시형태의 반도체층에 이용하는 산화물 반도체는, n형 불순물인 수소를 산화물 반도체로부터 제거하고, 산화물 반도체의 주성분 이외에 불순물이 극력 포함되지 않도록 고순도화함으로써 i형(진성)의 산화물 반도체, 또는 i형(진성)에 한없이 가까운 산화물 반도체로 한 것이다.

또한, 고순도화된 산화물 반도체 중에서는 캐리어가 매우 적고, 캐리어 농도는 1×1014/cm3 미만, 바람직하게는 1×1012/cm3 미만, 더욱 바람직하게는 1×1011/cm3 미만이 된다. 또한, 이와 같이 캐리어가 적음으로써, 오프 상태에서의 전류(오프 전류)는 충분히 작아진다.

구체적으로는, 상술한 산화물 반도체층을 구비하는 트랜지스터에서는, 실온(25℃)에서의 채널 폭 1μm당의 오프 전류 밀도를 트랜지스터의 채널 길이(L)가 10μm, 트랜지스터의 소스―드레인간의 전압이 3 V의 조건에서, 100 zA/μm(1×10-19 A/μm) 이하, 또한, 10 zA/μm(1×10-20 A/μm) 이하로 하는 것이 가능하다.

또한, 고순도화된 산화물 반도체층을 구비하는 트랜지스터(510)는 온 전류의 온도 의존성이 거의 보이지 않고, 오프 전류도 매우 작은 채이다.

이하, 도 10(A) 내지 도 10(E)을 이용하여 기판(505) 위에 트랜지스터(510)를 제작하는 공정을 설명한다.

먼저, 절연 표면을 가지는 기판(505) 위에 도전막을 형성한 후, 제 1 포토리소그래피 공정에 의해 게이트 전극층(511)을 형성한다. 또한, 이 포토리소그래피 공정에 이용하는 레지스트 마스크는 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.

절연 표면을 가지는 기판(505)에는, 상기 실시형태에서의 기판(400)과 같은 기판을 이용할 수 있다. 본 실시형태에서는 기판(505)으로서 유리 기판을 이용한다.

또한, 베이스가 되는 절연층을 기판(505)과 게이트 전극층(511)과의 사이에 형성해도 좋다. 이 절연층에는 기판(505)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 산화 질화 실리콘막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.

또한, 게이트 전극층(511)은 몰리브덴, 티탄, 크롬, 탄탈, 텅스텐, 알루미늄, 구리, 네오디뮴, 스칸듐 등의 금속 재료 또는 이것들을 주성분으로 하는 합금 재료를 이용하여 형성할 수 있다. 또한, 그 구조는, 단층 구조로 해도 좋고, 적층 구조로 해도 좋다.

다음에, 게이트 전극층(511) 위에 게이트 절연층(507)을 형성한다. 게이트 절연층(507)은 플라즈마 CVD법이나 스퍼터링법 등을 이용하여 형성할 수 있다. 또한, 산화 실리콘막, 질화 실리콘막, 산화 질화 실리콘막, 질화 산화 실리콘막, 산화 알루미늄막, 질화 알루미늄막, 산화 질화 알루미늄막, 질화 산화 알루미늄막, 산화 하프늄막 등에서 선택된 하나 또는 복수의 막에 의해 형성할 수 있다.

또한, 게이트 절연층(507), 산화물 반도체막(530)에 수소, 수산기 및 수분이 가능한 한 포함되지 않게 하기 위해, 산화물 반도체막(530)의 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(511)이 형성된 기판(505), 또는 게이트 절연층(507)까지가 형성된 기판(505)을 예비 가열하여, 기판(505)에 흡착되어 있는 수소, 수분 등의 불순물을 이탈시키는 것이 바람직하다. 또한, 예비 가열실에 형성하는 배기 수단은 크라이오 펌프를 이용하는 것이 바람직하다. 또한, 이 예비 가열은 소스 전극층(515a) 및 드레인 전극층(515b)까지 형성한 기판(505)에 대하여 행하여도 좋다. 또한, 이 예비 가열의 처리는 생략할 수도 있다.

다음에, 게이트 절연층(507) 위에, 막두께 2 nm 이상 200 nm 이하, 바람직하게는 5 nm 이상 30 nm 이하의 산화물 반도체막(530)을 형성한다(도 10(A) 참조).

산화물 반도체막(530)에는, 상기 실시형태에 나타낸 4원계 금속 산화물, 3원계 금속 산화물, 2원계 금속 산화물, 단원계 금속 산화물을 이용할 수 있다.

산화물 반도체막(530)을 스퍼터링법으로 제작하기 위한 타겟으로서는, 특히, In:Ga:Zn = 1:x:y(x는 0 이상, y는 0.5 이상 5 이하)의 조성비로 나타내어지는 것을 이용하는 것이 적합하다. 예를 들면, In2O3:Ga2O3:ZnO = 1:1:2[mol비](x = 1, y = 1)의 조성비를 가지는 타겟 등을 이용할 수 있다. 또한, In2O3:Ga2O3:ZnO = 1:1:1[mol비](x = 1, y = 0.5)의 조성비를 가지는 타겟이나, In2O3:Ga2O3:ZnO = 1:1:4 mol비](x = 1, y = 2)의 조성비를 가지는 타겟이나, In2O3:Ga2O3:ZnO = 1:0:2[mol비](x = 0, y = 1)의 조성비를 가지는 타겟을 이용할 수도 있다.

본 실시형태에서는, 비정질 구조의 산화물 반도체층을 In-Ga-Zn-O계의 산화물 반도체 성막용 타겟을 이용하는 스퍼터링법에 의해 형성하는 것으로 한다.

산화물 반도체 성막용 타겟 중의 금속 산화물의 상대 밀도는 80% 이상, 바람직하게는 95% 이상, 더욱 바람직하게는 99.9% 이상으로 한다. 상대 밀도가 높은 산화물 반도체 성막용 타겟을 이용함으로써, 치밀한 구조의 산화물 반도체층을 형성하는 것이 가능하다.

산화물 반도체막(530)의 형성 분위기는, 희가스(대표적으로는 아르곤) 분위기, 산소 분위기, 또는, 희가스(대표적으로는 아르곤)와 산소와의 혼합 분위기로 하는 것이 적합하다. 구체적으로는, 예를 들면, 수소, 물, 수산기, 수소화물 등의 불순물이 농도 1 ppm 이하(바람직하게는 농도 10 ppb 이하)까지 제거된 고순도 가스 분위기를 이용하는 것이 적합하다.

산화물 반도체막(530)의 형성 시에는, 예를 들면, 감압 상태로 보유된 처리실 내에 피처리물을 보유하여, 피처리물의 온도가 100℃ 이상 550℃ 미만, 바람직하게는 200℃ 이상 400℃ 이하가 되도록 피처리물을 가열한다. 또는, 산화물 반도체막(530)의 형성 시의 피처리물의 온도는, 실온(25℃±10℃)으로 해도 좋다. 그리고, 처리실 내의 수분을 제거하면서, 수소나 물 등이 제거된 스퍼터링 가스를 도입하여, 상기 타겟을 이용하여 산화물 반도체막(530)을 형성한다. 피처리물을 가열하면서 산화물 반도체막(530)을 형성함으로써, 산화물 반도체층에 포함되는 불순물을 저감할 수 있다. 또한, 스퍼터링에 의한 산화물 반도체막(530)의 손상을 경감할 수 있다. 처리실 내의 수분을 제거하기 위해서는, 흡착형의 진공 펌프를 이용하는 것이 바람직하다. 예를 들면, 크라이오 펌프, 이온 펌프, 티탄 서블리메이션 펌프 등을 이용할 수 있다. 또한, 터보 펌프에 콜드 트랩을 더한 것을 이용해도 좋다. 크라이오 펌프 등을 이용하여 배기함으로써, 처리실로부터 수소나 물 등을 제거할 수 있기 때문에, 산화물 반도체막(530) 중의 불순물 농도를 저감할 수 있다.

산화물 반도체막(530)의 형성 조건으로서는, 예를 들면, 피처리물과 타겟 사이의 거리가 170 mm, 압력이 0.4 Pa, 직류(DC) 전력이 0.5 kW, 분위기가 산소(산소 100%) 분위기, 또는 아르곤(아르곤 100%) 분위기, 또는 산소와 아르곤의 혼합 분위기와 같은 조건을 적용할 수 있다. 또한, 펄스 직류(DC) 전원을 이용하면, 성막시에 발생하는 분상 물질(파티클, 먼지라고도 함)을 경감할 수 있어, 막두께의 편차도 작아지기 때문에 바람직하다. 산화물 반도체막(530)의 두께는 1 nm 이상 50 nm 이하, 바람직하게는 1 nm 이상 30 nm 이하, 보다 바람직하게는 1 nm 이상 10 nm 이하로 한다. 이러한 두께의 산화물 반도체막(530)을 이용함으로써, 미세화에 따른 단채널 효과를 억제하는 것이 가능하다. 단, 적용하는 산화물 반도체 재료나, 반도체 장치의 용도 등에 의해 적절한 두께는 다르기 때문에, 그 두께는 이용하는 재료나 용도 등에 따라 선택할 수도 있다.

또한, 산화물 반도체막(530)을 스퍼터링법에 의해 형성하기 전에는, 아르곤 가스를 도입하여 플라즈마를 발생시키는 역스퍼터링을 행하고, 형성 표면(예를 들면 게이트 절연층(507)의 표면)의 부착물을 제거하는 것이 적합하다. 여기서, 역스퍼터링이란, 통상의 스퍼터링에서는, 스퍼터링 타겟으로 이온을 충돌시키는 것을, 반대로, 처리 표면에 이온을 충돌시킴으로써 그 표면을 개질하는 방법을 말한다. 처리 표면에 이온을 충돌시키는 방법으로서는, 아르곤 분위기 하에서 처리 표면 측에 고주파 전압을 인가하여, 피처리물 부근에 플라즈마를 생성하는 방법 등이 있다. 또한, 아르곤 분위기 대신에 질소 분위기, 헬륨 분위기, 산소 분위기 등에 의한 분위기를 적용해도 좋다.

다음에, 산화물 반도체막(530)을 제 2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체층으로 가공한다. 또한, 이 포토리소그래피 공정에 이용하는 레지스트 마스크는 잉크젯법으로 형성해도 좋다. 레지스트 마스크를 잉크젯법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 비용을 저감할 수 있다.

또한, 게이트 절연층(507)에 콘택트홀을 형성하는 경우, 그 공정은 산화물 반도체막(530)의 가공과 동시에 행할 수 있다.

산화물 반도체막(530)의 에칭은, 드라이 에칭이어도 웨트 에칭이어도 좋고, 양쪽 모두를 이용해도 좋다. 예를 들면, 산화물 반도체막(530)의 웨트 에칭에 이용하는 에칭액으로서는, 인산과 초산과 질산을 혼합시킨 용액 등을 이용할 수 있다. 또한, ITO07N(칸토 화학사제(KANTO CHEMICAL CO., INC.))을 이용해도 좋다.

그 후, 산화물 반도체층에 대하여, 열처리(제 1 열처리)를 행하고, 산화물 반도체층(531)을 얻는다(도 10(B) 참조). 이 제 1 열처리에 의해 산화물 반도체층 중의 과잉의 수소(물이나 수산기를 포함함)를 제거하고, 산화물 반도체층의 구조를 정돈하여, 에너지 갭 중의 결함 준위를 저감할 수 있다. 제 1 열처리의 온도는, 예를 들면, 300℃ 이상 550℃ 미만, 또는 400℃ 이상 500℃ 이하로 한다.

제 1 열처리는 예를 들면, 저항 발열체 등을 이용한 전기로에 피처리물을 도입하여, 질소 분위기 하, 450℃, 1시간의 조건에서 행할 수 있다. 이전, 산화물 반도체층은 대기에 접하지 않게 하여, 물이나 수소의 혼입이 생기지 않도록 한다.

열처리 장치는 전기로에 한정되지 않고, 가열된 가스 등의 매체로부터의 열전도, 또는 열복사에 의해, 피처리물을 가열하는 장치를 이용해도 좋다. 예를 들면, LRTA(Lamp Rapid Thermal Annealing) 장치, GRTA(Gas Rapid Thermal Annealing) 장치 등의 RTA(Rapid Thermal Annealing) 장치를 이용할 수 있다. LRTA 장치란, 할로겐 램프, 메탈 핼라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용하여 열처리를 행하는 장치이다. 가스로서는, 아르곤 등의 희가스, 또는 질소와 같은, 열처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.

예를 들면, 제 1 열처리로서 가열된 불활성 가스 분위기 중에 피처리물을 투입하여, 수분간 가열한 후, 이 불활성 가스 분위기로부터 피처리물을 취출하는 GRTA 처리를 행하여도 좋다. GRTA 처리를 이용하면 단시간에서의 고온 열처리가 가능하게 된다. 또한, 피처리물의 내열 온도를 넘는 온도 조건이어도 적용이 가능하게 된다. 또한, 처리 중에, 불활성 가스를, 산소를 포함하는 가스로 전환해도 좋다. 산소를 포함하는 분위기에서 제 1 열처리를 행함으로써, 산소 결손에 기인하는 에너지 갭 중의 결함 준위를 저감할 수 있기 때문이다.

또한, 불활성 가스 분위기로서는, 질소, 또는 희가스(헬륨, 네온, 아르곤 등)를 주성분으로 하는 분위기이며, 물, 수소 등이 포함되지 않는 분위기를 적용하는 것이 바람직하다. 예를 들면, 열처리 장치에 도입하는 질소나, 헬륨, 네온, 아르곤 등의 희가스의 순도를, 6N(99.9999%) 이상, 바람직하게는 7N(99.99999%) 이상(즉, 불순물 농도가 1 ppm 이하, 바람직하게는 0.1 ppm 이하)로 한다.

어쨌든, 제 1 열처리에 의해 불순물을 저감하여, i형(진성) 반도체 또는 i형에 한없이 가까운 산화물 반도체층을 형성함으로써, 매우 우수한 특성의 트랜지스터를 실현할 수 있다.

그런데, 상술한 열처리(제 1 열처리)에는 수소나 물 등을 제거하는 효과가 있기 때문에, 이 열처리를 탈수화 처리나, 탈수소화 처리 등이라고 부를 수도 있다. 이 탈수화 처리나, 탈수소화 처리는 산화물 반도체막(530)의 형성 후, 섬 형상의 산화물 반도체층으로 가공하기 전에 행하는 것도 가능하다. 또한, 이러한 탈수화 처리, 탈수소화 처리는, 1회에 한정하지 않고 다수회 행하여도 좋다.

또한, 제 1 가열 처리는 상기 이외에, 소스 전극층 및 드레인 전극층을 형성한 후, 소스 전극층 및 드레인 전극층 위에 절연층을 형성한 후, 등의 타이밍에서 행할 수 있다.

다음에, 게이트 절연층(507), 및 산화물 반도체층(531) 위에, 소스 전극층 및 드레인 전극층(이것과 같은 층에서 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 소스 전극층, 및 드레인 전극층에 이용하는 도전막으로서는, 상기 실시형태에서 나타낸 재료를 이용할 수 있다.

제 3 포토리소그래피 공정에 의해 도전막 위에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(515a), 드레인 전극층(515b)을 형성한 후, 레지스트 마스크를 제거한다(도 10(C) 참조).

제 3 포토리소그래피 공정에서의 레지스트 마스크 형성시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 좋다. 또한, 트랜지스터의 채널 길이(L)는, 소스 전극층과 드레인 전극층의 간격에 따라 결정된다. 따라서, 채널 길이(L)가 25 nm 미만의 트랜지스터의 제작에 이용하는 마스크 형성시의 노광에는, 수 nm∼수 10 nm와 파장이 짧은 초자외선(Extreme Ultraviolet)을 이용하는 것이 바람직하다. 초자외선에 의한 노광은 해상도가 높고 초점심도도 크다. 따라서, 후에 형성되는 트랜지스터의 채널 길이(L)를 10 nm 이상 1000 nm(1μm) 이하로 하는 것도 가능하고, 회로의 동작 속도를 높이는 것이 가능하다. 또한, 미세화에 의해, 반도체 장치의 소비 전력을 저감하는 것도 가능하다.

또한, 포토리소그래피 공정에서 이용하는 포토마스크수 및 공정수를 삭감하기 때문에, 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행하여도 좋다. 다계조 마스크를 이용하여 형성된 레지스트 마스크는 다른 두께의 영역을 가지고, 에칭을 행함으로써 더욱 형상을 변형할 수 있기 때문에, 다른 패턴으로 가공하기 위한 복수의 에칭 공정에 이용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 이것에 의해, 노광 마스크수를 삭감할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.

또한, 도전막의 에칭 시에는, 산화물 반도체층(531)이 에칭에 의해 분단되지 않도록, 에칭 조건을 최적화하는 것이 바람직하다. 그러나, 도전막만을 에칭하고, 산화물 반도체층(531)을 전혀 에칭하지 않는다는 조건을 얻기는 어렵고, 도전막의 에칭 시에, 산화물 반도체층(531)의 일부가 에칭되어 홈부(오목부)가 형성되는 경우도 있다.

도전막의 에칭에는, 웨트 에칭, 드라이 에칭의 어느 것을 이용해도 좋다. 또한, 소자의 미세화라는 관점으로부터는 드라이 에칭을 이용하는 것이 적합하다. 에칭 가스나 에칭액에 대해서는 피에칭 재료에 따라 적절히 선택할 수 있다. 본 실시형태에서는, 도전막으로서 티탄막을 이용하고, 산화물 반도체층(531)에는 In-Ga-Zn-O계의 재료를 이용하고 있기 때문에, 예를 들면 웨트 에칭을 적용하는 경우에는, 에천트로서 암모니아과수(암모니아, 물, 과산화 수소수의 혼합액)를 이용할 수 있다.

다음에, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하여, 노출되어 있는 산화물 반도체층의 표면에 부착된 수소나 물 등을 제거하는 것이 바람직하다. 이 플라즈마 처리를 행하는 경우는, 처리 후, 대기에 접하지 않는 조건에서, 보호 절연막이 되는 절연층(516)을 형성한다.

절연층(516)은 적어도 1 nm 이상의 막두께로 하고, 스퍼터링법 등, 절연층(516)에 물이나 수소 등의 불순물을 혼입시키지 않는 방법을 이용하여 형성하는 것이 바람직하다. 절연층(516)에 수소가 포함되면, 그 수소의 산화물 반도체층으로의 침입이나, 수소에 의한 산화물 반도체층 중의 산소의 추출 등이 생기고, 산화물 반도체층의 백 채널이 저저항화(n형화)하여 기생 채널이 형성될 우려가 있기 때문이다. 또한, 절연층(516)에는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 또는 산화 질화 알루미늄막 등을 이용하는 것이 바람직하다.

본 실시형태에서는, 절연층(516)으로서 막두께 200 nm의 산화 실리콘막을, 스퍼터링법을 이용하여 성막한다. 성막시의 기판 온도는 실온(25℃) 이상 300℃ 이하로 하면 좋고, 본 실시형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터링법에 의한 성막은 희가스(대표적으로는 아르곤) 분위기 하, 산소 분위기 하, 또는 희가스와 산소의 혼합 분위기 하에서 행할 수 있다. 또한, 타겟으로서 산화 실리콘 타겟 또는 실리콘 타겟을 이용할 수 있다.

산화물 반도체막(530)의 성막시와 마찬가지로, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(크라이오 펌프 등)를 이용하는 것이 바람직하다. 크라이오 펌프를 이용하여 배기한 성막실에서 성막함으로써, 절연층(516)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(516)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서, 터보 펌프에 콜드 트랩을 더한 것을 이용해도 좋다.

절연층(516)의 성막에 이용하는 스퍼터링 가스는, 수소나 물 등의 불순물이 제거된 고순도 가스인 것이 바람직하다.

다음에, 불활성 가스 분위기 하, 또는 산소 분위기 하에서 제 2 열처리를 행한다. 제 2 열처리의 온도는 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하로 한다. 예를 들면, 질소 분위기 하에서 250℃, 1시간의 열처리를 행하면 좋다. 제 2 열처리를 행함으로써, 트랜지스터의 전기적 특성의 편차를 경감할 수 있다. 또한, 절연층(516)으로부터 산화물 반도체층(531)으로의 산소의 공급에 의해, 이 산화물 반도체층(531)의 산소 결손을 보충하고, i형(진성) 반도체 또는 i형 반도체에 한없이 가까운 산화물 반도체층을 형성할 수도 있다.

또한, 본 실시형태에서는, 절연층(516)의 형성 후에 제 2 열처리를 행하고 있지만, 제 2 열처리의 타이밍은 이것에 한정되지 않는다. 예를 들면, 제 1 열처리에 이어 제 2 열처리를 행하여도 좋고, 제 1 열처리에 제 2 열처리를 겸하게 해도 좋다.

상술한 바와 같이, 제 1 열처리 및 제 2 열처리에 의해, 산화물 반도체층(531)을 그 주성분 이외에 불순물이 극력 포함되지 않도록 고순도화하여, i형(진성)화할 수 있다.

이상의 공정으로 트랜지스터(510)가 형성된다(도 10(D) 참조).

또한, 절연층(516) 위에는, 보호 절연층(506)을 더 형성하는 것이 바람직하다(도 10(E) 참조). 보호 절연층(506)은 수소나 물 등의 외부로부터의 침입을 방지한다. 보호 절연층(506)으로서는, 예를 들면, 질화 실리콘막, 질화 알루미늄막 등을 이용할 수 있다. 성막 방법은 특별히 한정되지 않지만, RF 스퍼터링법은 양산성이 좋기 때문에, 보호 절연층(506)의 성막 방법으로서 적합하다.

또한, 보호 절연층(506)의 형성 후에는, 또한, 대기중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하의 조건에서 열처리를 행하여도 좋다.

이와 같이, 본 실시형태를 이용하여 제작한, 고순도화된 산화물 반도체층을 포함하는 트랜지스터는 오프 전류가 매우 작다는 특징을 가지고 있다. 따라서, 이것을 이용함으로써, 노드의 전위 보유가 용이하게 된다. 따라서, 이것을 펄스 신호 출력 회로나 시프트 레지스터에 이용함으로써, 펄스 신호 출력 회로나 시프트 레지스터의 오동작의 확률을 매우 낮게 억제할 수 있다.

이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.

삭제

(실시형태 5)

상기 실시형태 1 또는 실시형태 2에 일례를 나타낸 시프트 레지스터를 이용하여, 표시 기능을 가지는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 구동 회로의 일부 또는 전체를, 화소부와 같은 기판 위에 일체 형성하여, 시스템 온 패널을 형성할 수 있다.

표시 장치에 이용하는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 적용할 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.

도 11(A)에서, 제 1 기판(4001) 위에 형성된 화소부(4002)를 둘러싸도록 하여, 시일재(4005)가 제공되고, 제 2 기판(4006)에 의해 봉지되어 있다. 도 11(A)에서는, 제 1 기판(4001) 상의 시일재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또한, 별도 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(Flexible printed circuit)(4018a), FPC(4018b)로부터 공급되고 있다.

도 11(B) 및 도 11(C)에서, 제 1 기판(4001) 위에 형성된 화소부(4002)와 주사선 구동 회로(4004)를 둘러싸도록 하여, 시일재(4005)가 제공되어 있다. 또한, 화소부(4002)와 주사선 구동 회로(4004) 위에 제 2 기판(4006)이 설치되어 있다. 따라서 화소부(4002)와 주사선 구동 회로(4004)는, 제 1 기판(4001)과 시일재(4005)와 제 2 기판(4006)에 의해, 표시 소자와 함께 봉지되어 있다. 도 11(B) 및 도 11(C)에서는, 제 1 기판(4001) 위의 시일재(4005)에 의해 둘러싸여 있는 영역과는 다른 영역에, 별도 준비된 기판 위에 신호선 구동 회로(4003)가 실장되어 있다. 도 11(B) 및 도 11(C)에서는, 별도 형성된 신호선 구동 회로(4003)와 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는 FPC(4018)로부터 공급되고 있다.

또한, 도 11(B) 및 도 11(C)에 있어서는, 신호선 구동 회로(4003)를 별도 형성하여, 제 1 기판(4001)에 실장하고 있는 예를 나타내고 있지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성하여 실장해도 좋은 것으로 하고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성하여 실장해도 좋다.

또한, 별도 형성한 구동 회로의 접속 방법은 특별히 한정되는 것은 아니고, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 11(A)은 COG 방법에 의해 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이며, 도 11(B)은 COG 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이며, 도 11(C)은 TAB 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다.

또한, 표시 장치는 표시 소자가 봉지된 상태에 있는 패널과, 이 패널에 콘트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.

또한, 본 명세서 중에 있어서의 표시 장치는, 화상 표시 디바이스, 표시 디바이스, 혹은 광원(조명 장치 포함함)을 가리킨다. 또한, 커넥터, 예를 들면 FPC 혹은 TAB 테이프 혹은 TCP가 장착된 모듈, TAB 테이프나 TCP의 끝에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.

또한, 제 1 기판 위에 형성된 화소부는 트랜지스터를 복수 가지고 있고, 이 트랜지스터로서 앞의 실시형태에 예시한 트랜지스터를 적용해도 좋다.

표시 소자로서 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등을 이용한다. 이러한 액정 재료는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 카이럴 네마틱상, 등방상 등을 나타낸다.

또한, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 좋다. 블루상은 액정상의 하나이며, 콜레스테릭 액정을 승온해 가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현하는 상이다. 블루상은 좁은 온도 범위에서밖에 발현하지 않기 때문에, 온도 범위를 개선하기 위해 5 중량% 이상의 카이럴제를 혼합시킨 액정 조성물을 액정층에 이용하면 좋다. 블루상을 나타내는 액정과 카이럴제를 포함하는 액정 조성물은 응답 속도가 1 msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하고, 시야각 의존성이 작다. 또한, 배향막을 형성하지 않아도 좋기 때문에 러빙 처리가 불필요해진다. 따라서, 러빙 처리에 의해 발생되는 정전 파괴를 방지할 수 있어, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능하게 된다.

삭제

또한, 액정 재료의 고유 저항은 1×109 Ω·cm 이상, 바람직하게는 1×1011 Ω·cm 이상이며, 더욱 바람직하게는 1×1012 Ω·cm 이상이다. 또한, 본 명세서에서의 고유 저항의 값은 20℃에서 측정한 값으로 한다.

삭제

액정 표시 장치에 형성되는 보유 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정 기간 동안 전하를 보유할 수 있도록 설정된다. 보유 용량의 크기는 트랜지스터의 오프 전류 등을 고려하여 설정하면 좋다.

액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Symmetric aligned Micro-cell) 모드, OCB(Optically Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용한다.

또한, 노멀리 블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 좋다. 수직 배향 모드로서는 몇 개의 예를 들고 있는데, 예를 들면, MVA(Multi-Domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment) 모드, ASV 모드 등을 이용할 수 있다.

또한, VA형의 액정 표시 장치에도 적용할 수 있다. VA형의 액정 표시 장치는 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형의 액정 표시 장치는, 전압이 인가되어 있지 않을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누어, 각각 다른 방향으로 분자를 넘어뜨리도록 고안되어 있는 멀티 도메인화 혹은 멀티 도메인 설계라고 불리는 방법을 이용할 수 있다.

또한, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 형성한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원 편광을 이용해도 좋다. 또한, 광원으로서 백 라이트, 사이드 라이트 등을 이용해도 좋다.

또한, 화소부에서의 표시 방식은 프로그래시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소에서 제어하는 색 요소로서는, RGB(R은 적, G는 녹, B는 청을 나타냄)의 삼색에 한정되지 않는다. 예를 들면, RGBW(W는 백을 나타냄), 또는 RGB에, 옐로우, 시안, 마젠타 등을 일색 이상 추가한 것이 있다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이하여도 좋다. 단, 개시하는 발명은 컬러 표시의 표시 장치에 한정되는 것은 아니고, 흑백 표시의 표시 장치에 적용할 수도 있다.

또한, 표시 장치에 포함되는 표시 소자로서 일렉트로 루미네선스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로 루미네선스를 이용하는 발광 소자는 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불린다.

유기 EL 소자에서는, 발광 소자에 전압을 인가함으로써, 한쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되어 전류가 흐른다. 그리고, 그것들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 복귀할 때에 발광한다. 이 메카니즘으로부터, 이러한 발광 소자는 전류 여기형의 발광 소자라고 불린다.

무기 EL 소자는 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 가지는 것으로, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너―억셉터 재결합형 발광이다. 박막형 무기 EL 소자는 발광층을 유전체층으로 끼워넣고, 또한 그것을 전극으로 끼운 구조이며, 발광 메카니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형 발광이다.

또한, 표시 장치로서 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리며, 종이와 같이 읽기 편하고, 다른 표시 장치에 비해 저소비 전력이며, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 가지고 있다.

전기 영동 표시 장치는, 다양한 형태를 생각할 수 있지만, 플러스 전하를 가지는 제 1 입자와 마이너스의 전하를 가지는 제 2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것으로, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽에 집합한 입자의 색만을 표시하는 것이다. 또한, 제 1 입자 또는 제 2 입자는 염료를 포함하여, 전계가 없는 경우에 이동하지 않는 것이다. 또한, 제 1 입자의 색과 제 2 입자의 색은 다른 것(무색을 포함함)으로 한다.

이와 같이, 전기 영동 표시 장치는 유전 정수가 높은 물질이 높은 전계 영역으로 이동하는 소위 유전 영동적 효과를 이용한 디스플레이이다.

상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이고, 이 전자 잉크는 유리, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 가지는 입자를 이용함으로써 컬러 표시도 가능하다.

또한, 마이크로 캡슐 중 제 1 입자 및 제 2 입자에는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로 루미네센트 재료, 일렉트로크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료, 또는 이들의 복합 재료를 이용하면 좋다.

또한, 전자 페이퍼로서 트위스트 볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 백과 흑으로 나누어 도포한 구형 입자를 표시 소자에 이용하는 전극층인 제 1 전극층 및 제 2 전극층의 사이에 배치하고, 제 1 전극층 및 제 2 전극층에 전위차를 발생시킨 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.

이상으로 예시하는 표시 장치에, 실시형태 1 또는 실시형태 2에 나타낸 펄스 신호 출력 회로를 적용함으로써, 다양한 기능을 가지는 표시 장치를 제공할 수 있다.

이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.

(실시형태 6)

삭제

본 명세서에 개시하는 반도체 장치는, 다양한 전자기기(유기기도 포함함)에 적용할 수 있다. 전자기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대전화기(휴대전화, 휴대전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말, 음향 재생 장치, 파칭코기 등의 대형 게임기 등을 들 수 있다.

도 12(A)는 본 명세서에 개시하는 반도체 장치를 적어도 일부품으로서 실장하여 제작한 노트형의 퍼스널 컴퓨터이며, 본체(3001), 하우징(3002), 표시부(3003), 키보드(3004) 등에 의해 구성되어 있다.

도 12(B)는 본 명세서에 개시하는 반도체 장치를 적어도 일부품으로서 실장하여 제작한 휴대 정보 단말(PDA)이며, 본체(3021)에는 표시부(3023)와 외부 인터페이스(3025)와 조작 버튼(3024) 등이 설치되어 있다. 또한, 조작용의 부속품으로서 스타일러스(3022)가 있다.

또한, 본 명세서에 개시하는 반도체 장치는, 전자 페이퍼로서 적용할 수 있다. 도 12(C)는 이 전자 페이퍼를 일부품으로서 실장하여 제작한 전자 서적이다. 도 12(C)는 전자 서적의 일례를 나타내고 있다. 예를 들면, 전자 서적(2700)은, 하우징(2701) 및 하우징(2703)의 2개의 하우징으로 구성되어 있다. 하우징(2701) 및 하우징(2703)은 축부(2711)에 의해 일체로 되어 있고 이 축부(2711)를 축으로 하여 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능하게 된다.

하우징(2701)에는 표시부(2705)가 조립되고, 하우징(2703)에는 표시부(2707)가 조립되어 있다. 표시부(2705) 및 표시부(2707)는, 연속된 화면을 표시하는 구성으로 해도 좋고, 다른 화면을 표시하는 구성으로 해도 좋다. 다른 화면을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 12(C)에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 12(C)에서는 표시부(2707))에 화상을 표시할 수 있다.

또한, 도 12(C)에서는 하우징(2701)에 조작부 등을 구비한 예를 나타낸다. 예를 들면, 하우징(2701)에서, 전원(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해 페이지를 보낼 수 있다. 또한, 하우징의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 좋다. 또한, 하우징의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 좋다. 또한, 전자 서적(2700)은 전자 사전으로서의 기능을 갖게 한 구성으로 해도 좋다.

또한, 전자 서적(2700)은 무선으로 정보를 송수신할 수 있는 구성으로 해도 좋다. 무선에 의해, 전자 서적 서버로부터, 소망의 서적 데이터 등을 구입하여, 다운로드하는 구성으로 하는 것도 가능하다.

도 12(D)는 본 명세서에 개시하는 반도체 장치를 적어도 일부품으로서 실장하여 제작한 휴대전화이며, 하우징(2800) 및 하우징(2801)의 2개의 하우징으로 구성되어 있다. 하우징(2801)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비하고 있다. 또한, 하우징(2800)에는, 휴대형 정보단말기의 충전을 행하는 태양전지 셀(2810), 외부 메모리 슬롯(2811) 등을 구비하고 있다. 또한, 안테나는 하우징(2801) 내부에 내장되어 있다.

또한, 표시 패널(2802)은 터치 패널을 구비하고 있고, 도 12(D)에는 영상 표시되어 있는 복수의 조작 키(2805)를 점선으로 나타내고 있다. 또한, 태양전지 셀(2810)로 출력되는 전압을 각 회로에 필요한 전압에 승압하기 위한 승압 회로도 실장하고 있다.

표시 패널(2802)은 사용 형태에 따라 표시의 방향이 적절히 변화한다. 또한, 표시 패널(2802)과 동일면에 카메라용 렌즈(2807)를 구비하고 있기 때문에 화상 전화가 가능하다. 스피커(2803) 및 마이크로폰(2804)은 음성 통화에 한정하지 않고, 화상 전화, 녹음, 재생 등이 가능하다. 또한, 하우징(2800)과 하우징(2801)은 슬라이드하여, 도 12(D)와 같이 전개하고 있는 상태로부터 서로 겹친 상태로 할 수 있어 휴대폰에 적절한 소형화가 가능하다.

외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하고, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 기록 매체를 삽입함으로써, 보다 대량의 데이터 보존 및 이동에 대응할 수 있다.

또한, 상기 기능에 더하여, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것이어도 좋다.

도 12(E)는 본 명세서에 개시하는 반도체 장치를 적어도 일부품으로서 실장하여 제작한 디지털 비디오 카메라이며, 본체(3051), 제 1 표시부(3057), 접안부(3053), 조작 스위치(3054), 제 2 표시부(3055), 배터리(3056) 등에 의해 구성되어 있다.

도 12(F)는 본 명세서에 개시하는 반도체 장치를 적어도 일부품으로서 실장한 텔레비전 장치의 일례를 나타내고 있다. 텔레비전 장치(9600)에서는, 하우징(9601)에 표시부(9603)가 조립되어 있다. 표시부(9603)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기에서는, 스탠드(9605에 의해 하우징(9601)을 지지한 구성을 나타내고 있다.

텔레비전 장치(9600)의 조작은 하우징(9601)이 구비하는 조작 스위치나, 별체의 리모콘 조작기에 의해 행할 수 있다. 또한, 리모콘 조작기에, 이 리모콘 조작기로부터 출력하는 정보를 표시하는 표시부를 형성하는 구성으로 해도 좋다.

또한, 텔레비전 장치(9600)는 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송의 수신을 행할 수 있고, 모뎀을 통하여 유선 또는 무선에 의한 통신 네트워크에 더 접속함으로써, 한방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자들간 등)의 정보통신을 행하는 것도 가능하다.

이상, 본 실시형태에 나타내는 구성, 방법 등은, 다른 실시형태에 나타내는 구성, 방법 등과 적절히 조합하여 이용할 수 있다.

본 출원은 전문이 참조로서 본 명세서에 통합되고, 2010년 3월 2일 일본 특허청에 출원된, 일련 번호가 2010-044965인 일본 특허 출원에 기초한다.

10:펄스 신호 출력 회로 11:신호선
12:신호선 13:신호선
14:신호선 15:배선
21:입력 단자 22:입력 단자
23:입력 단자 24:입력 단자
25:입력 단자 26:출력 단자
27:출력 단자 31:전원선
32:전원선 51:기간
52:기간 53:기간
54:기간 55:기간
56:기간 101:트랜지스터
102:트랜지스터 103:트랜지스터
104:트랜지스터 105:트랜지스터
106:트랜지스터 107:트랜지스터
108:트랜지스터 109:트랜지스터
110:트랜지스터 111:트랜지스터
400:기판 401:게이트 전극층
402:게이트 절연층 403:산화물 반도체층
405a:소스 전극층 405b:드레인 전극층
407:절연층 409:보호 절연층
410:트랜지스터 420:트랜지스터
427:절연층 430:트랜지스터
436a:배선층 436b:배선층
437:절연층 440:트랜지스터
505:기판 506:보호 절연층
507:게이트 절연층 510:트랜지스터
511:게이트 전극층 515a:소스 전극층
515b:드레인 전극층 516:절연층
530:산화물 반도체막 531:산화물 반도체층
2700:전자 서적 2701:하우징
2703:하우징 2705:표시부
2707:표시부 2711:축부
2721:전원 2723:조작 키
2725:스피커 2800:하우징
2801:하우징 2802:표시 패널
2803:스피커 2804:마이크로폰
2805:조작 키 2806:포인팅 디바이스
2807:카메라용 렌즈 2808:외부 접속 단자
2810:태양전지 셀 2811:외부 메모리 슬롯
3001:본체 3002:하우징
3003:표시부 3004:키보드
3021:본체 3022:스타일러스
3023:표시부 3024:조작 버튼
3025:외부 인터페이스 3051:본체
3053:접안부 3054:조작 스위치
3055:표시부 3056:배터리
3057:표시부 4001:기판
4002:화소부 4003:신호선 구동 회로
4004:주사선 구동 회로 4005:시일재
4006:기판 4018:FPC
4018a:FPC 4018b:FPC
9600:텔레비전 장치 9601:하우징
9603:표시부 9605:스탠드

Claims (28)

  1. 펄스 신호 출력 회로로서,
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    제 4 트랜지스터;
    제 1 입력 신호 생성 회로; 및
    제 2 입력 신호 생성 회로를 포함하고,
    상기 제 1 트랜지스터의 제 1 단자와 상기 제 2 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 제 1 출력 단자로서 기능하고,
    상기 제 3 트랜지스터의 제 1 단자와 상기 제 4 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 제 2 출력 단자로서 기능하고,
    상기 제 1 트랜지스터의 게이트 단자, 상기 제 3 트랜지스터의 게이트 단자, 및 상기 제 1 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트 단자, 상기 제 4 트랜지스터의 게이트 단자, 및 상기 제 2 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되고,
    상기 제 1 트랜지스터의 제 2 단자에는 제 1 클록 신호가 입력되고,
    상기 제 2 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고,
    상기 제 3 트랜지스터의 제 2 단자에는 상기 제 1 전위보다 높은 제 2 전위가 부여되고,
    상기 제 4 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 1 입력 신호 생성 회로에는 적어도 제 1 펄스 신호가 입력되고,
    상기 제 2 입력 신호 생성 회로에는 적어도 제 2 클록 신호가 입력되고,
    상기 제 1 출력 단자 및 상기 제 2 출력 단자 중 하나로부터 제 2 펄스 신호가 출력되는, 펄스 신호 출력 회로.
  2. 제 1 항에 있어서,
    상기 제 2 출력 단자에 접속된 부하가 상기 제 1 출력 단자에 접속된 부하보다 큰, 펄스 신호 출력 회로.
  3. 제 1 항에 있어서,
    상기 제 1 입력 신호 생성 회로에는, 상기 제 1 펄스 신호에 더하여 상기 제 2 입력 신호 생성 회로의 출력 신호가 입력되는, 펄스 신호 출력 회로.
  4. 제 3 항에 있어서,
    상기 제 1 입력 신호 생성 회로는 제 5 트랜지스터와 제 6 트랜지스터를 포함하고,
    상기 제 5 트랜지스터의 제 1 단자와 상기 제 6 트랜지스터의 제 1 단자는 서로 전기적으로 접속되어 상기 제 1 입력 신호 생성 회로의 상기 출력 단자로서 기능하고,
    상기 제 5 트랜지스터의 제 2 단자에는 상기 제 2 전위가 부여되고,
    상기 제 6 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 5 트랜지스터의 게이트 단자에는 상기 제 1 펄스 신호가 입력되고,
    상기 제 6 트랜지스터의 게이트 단자에는 상기 제 2 입력 신호 생성 회로의 상기 출력 신호가 입력되는, 펄스 신호 출력 회로.
  5. 제 3 항에 있어서,
    상기 제 1 입력 신호 생성 회로는 제 5 트랜지스터, 제 6 트랜지스터, 및 제 7 트랜지스터를 포함하고,
    상기 제 5 트랜지스터의 제 1 단자, 상기 제 6 트랜지스터의 제 1 단자, 및 상기 제 7 트랜지스터의 제 1 단자가 서로 전기적으로 접속되고,
    상기 제 7 트랜지스터의 제 2 단자가 상기 제 1 입력 신호 생성 회로의 상기 출력 단자로서 기능하고,
    상기 제 5 트랜지스터의 제 2 단자에는 상기 제 2 전위가 부여되고,
    상기 제 6 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 5 트랜지스터의 게이트 단자에는 상기 제 1 펄스 신호가 입력되고,
    상기 제 6 트랜지스터의 게이트 단자에는 상기 제 2 입력 신호 생성 회로의 상기 출력 신호가 입력되고,
    상기 제 7 트랜지스터의 게이트 단자에는 상기 제 2 전위가 부여되는, 펄스 신호 출력 회로.
  6. 제 1 항에 있어서,
    상기 제 2 입력 신호 생성 회로에는, 상기 제 2 클록 신호에 더하여 상기 제 1 펄스 신호와 제 3 펄스 신호가 입력되는, 펄스 신호 출력 회로.
  7. 제 6 항에 있어서,
    상기 제 2 입력 신호 생성 회로는 제 8 트랜지스터, 제 9 트랜지스터, 및 제 10 트랜지스터를 포함하고,
    상기 제 8 트랜지스터의 제 2 단자, 상기 제 9 트랜지스터의 제 2 단자, 및 상기 제 10 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 상기 제 2 입력 신호 생성 회로의 상기 출력 단자로서 기능하고,
    상기 제 8 트랜지스터의 제 1 단자와 상기 제 9 트랜지스터의 제 1 단자에는, 상기 제 2 전위가 부여되고,
    상기 제 10 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 8 트랜지스터의 게이트 단자에는 상기 제 3 펄스 신호가 입력되고,
    상기 제 9 트랜지스터의 게이트 단자에는 상기 제 2 클록 신호가 입력되고,
    상기 제 10 트랜지스터의 게이트 단자에는 상기 제 1 펄스 신호가 입력되는, 펄스 신호 출력 회로.
  8. 제 1 항에 있어서,
    상기 제 2 입력 신호 생성 회로에는, 상기 제 2 클록 신호에 더하여 제 3 클록 신호, 상기 제 1 펄스 신호, 및 제 3 펄스 신호가 입력되는, 펄스 신호 출력 회로.
  9. 제 8 항에 있어서,
    상기 제 2 입력 신호 생성 회로는, 제 8 트랜지스터, 제 9 트랜지스터, 제 10 트랜지스터, 및 제 11 트랜지스터를 포함하고,
    상기 제 11 트랜지스터의 제 2 단자와 상기 제 9 트랜지스터의 제 1 단자는 서로 전기적으로 접속되고,
    상기 제 9 트랜지스터의 제 2 단자, 상기 제 8 트랜지스터의 제 2 단자, 및 상기 제 10 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 상기 제 2 입력 신호 생성 회로의 상기 출력 단자로서 기능하고,
    상기 제 8 트랜지스터의 제 1 단자와 상기 제 11 트랜지스터의 제 1 단자에는, 상기 제 2 전위가 부여되고,
    상기 제 10 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 8 트랜지스터의 게이트 단자에는 상기 제 3 펄스 신호가 입력되고,
    상기 제 9 트랜지스터의 게이트 단자에는 상기 제 2 클록 신호가 입력되고,
    상기 제 10 트랜지스터의 게이트 단자에는 상기 제 1 펄스 신호가 입력되고,
    상기 제 11 트랜지스터의 게이트 단자에는 상기 제 3 클록 신호가 입력되는, 펄스 신호 출력 회로.
  10. 제 1 항, 제 2 항, 제 3 항, 제 6 항, 및 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는, 펄스 신호 출력 회로.
  11. 제 4 항에 있어서,
    상기 제 1 트랜지스터 내지 상기 제 6 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는, 펄스 신호 출력 회로.
  12. 제 5 항에 있어서,
    상기 제 1 트랜지스터 내지 상기 제 7 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는, 펄스 신호 출력 회로.
  13. 제 7 항에 있어서,
    상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터 및 상기 제 8 트랜지스터 내지 상기 제 10 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는, 펄스 신호 출력 회로.
  14. 제 9 항에 있어서,
    상기 제 1 트랜지스터 내지 상기 제 4 트랜지스터 및 상기 제 8 트랜지스터 내지 상기 제 11 트랜지스터 중 적어도 하나는 산화물 반도체를 포함하는, 펄스 신호 출력 회로.
  15. 각각이 제 1 항에 따른 펄스 신호 출력 회로인 복수의 펄스 신호 출력 회로를 포함하는 시프트 레지스터.
  16. 펄스 신호 출력 회로로서,
    제 1 출력 펄스 신호의 제 1 출력 단자로서 제 1 단자와 제 1 클록 신호의 제 2 단자를 포함하는 제 1 트랜지스터;
    상기 제 1 출력 펄스 신호의 상기 제 1 출력 단자로서 제 1 단자와, 제 1 전위의 제 2 단자를 포함하는 제 2 트랜지스터;
    제 2 출력 펄스 신호의 제 2 출력 단자로서 제 1 단자와 상기 제 1 전위보다 높은 제 2 전위의 제 2 단자를 포함하는 제 3 트랜지스터;
    상기 제 2 출력 펄스 신호의 상기 제 2 출력 단자로서 제 1 단자와, 상기 제 1 전위의 제 2 단자를 포함하는 제 4 트랜지스터;
    입력 펄스 신호의 입력 단자를 포함하는 제 1 입력 신호 생성 회로; 및
    제 2 클록 신호의 입력 단자를 포함하는 제 2 입력 신호 생성 회로를 포함하고,
    상기 제 1 트랜지스터의 게이트 단자, 상기 제 3 트랜지스터의 게이트 단자, 및 상기 제 1 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트 단자, 상기 제 4 트랜지스터의 게이트 단자, 및 상기 제 2 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되는, 펄스 신호 출력 회로.
  17. 시프트 레지스터로서,
    제 1 배선;
    제 2 배선;
    제 3 배선; 및
    상기 제 1 배선, 상기 제 2 배선, 및 상기 제 3 배선에 전기적으로 접속된 펄스 신호 출력 회로를 포함하고,
    상기 펄스 신호 출력 회로는,
    제 1 트랜지스터;
    제 2 트랜지스터;
    제 3 트랜지스터;
    제 4 트랜지스터;
    제 1 입력 신호 생성 회로; 및
    제 2 입력 신호 생성 회로를 포함하고,
    상기 제 1 트랜지스터의 제 1 단자와 상기 제 2 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 제 1 출력 단자로서 기능하고,
    상기 제 3 트랜지스터의 제 1 단자와 상기 제 4 트랜지스터의 제 1 단자가 서로 전기적으로 접속되어 제 2 출력 단자로서 기능하고,
    상기 제 1 트랜지스터의 게이트 단자, 상기 제 3 트랜지스터의 게이트 단자, 및 상기 제 1 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되고,
    상기 제 2 트랜지스터의 게이트 단자, 상기 제 4 트랜지스터의 게이트 단자, 및 상기 제 2 입력 신호 생성 회로의 출력 단자가 서로 전기적으로 접속되고,
    상기 제 1 트랜지스터의 제 2 단자에는 제 1 클록 신호가 입력되고,
    상기 제 2 트랜지스터의 제 2 단자에는 제 1 전위가 부여되고,
    상기 제 3 트랜지스터의 제 2 단자에는 상기 제 1 전위보다 높은 제 2 전위가 부여되고,
    상기 제 4 트랜지스터의 제 2 단자에는 상기 제 1 전위가 부여되고,
    상기 제 1 입력 신호 생성 회로에는 적어도 제 1 펄스 신호가 입력되고,
    상기 제 2 입력 신호 생성 회로에는 적어도 제 2 클록 신호가 입력되고,
    상기 제 1 출력 단자 및 상기 제 2 출력 단자 중 하나로부터 제 2 펄스 신호가 출력되는, 시프트 레지스터.
  18. 제 17 항에 따른 시프트 레지스터를 포함하는 모듈.
  19. 제 17 항에 따른 시프트 레지스터를 포함하는 표시 장치.
  20. 제 17 항에 따른 시프트 레지스터를 포함하는 전자기기.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020127025118A 2010-03-02 2011-02-04 펄스 신호 출력 회로 및 시프트 레지스터 KR101798645B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010044965 2010-03-02
JPJP-P-2010-044965 2010-03-02
PCT/JP2011/052964 WO2011108345A1 (en) 2010-03-02 2011-02-04 Pulse signal output circuit and shift register

Publications (2)

Publication Number Publication Date
KR20130027474A KR20130027474A (ko) 2013-03-15
KR101798645B1 true KR101798645B1 (ko) 2017-11-16

Family

ID=44531346

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020177032501A KR101838628B1 (ko) 2010-03-02 2011-02-04 펄스 신호 출력 회로 및 시프트 레지스터
KR1020127025118A KR101798645B1 (ko) 2010-03-02 2011-02-04 펄스 신호 출력 회로 및 시프트 레지스터

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020177032501A KR101838628B1 (ko) 2010-03-02 2011-02-04 펄스 신호 출력 회로 및 시프트 레지스터

Country Status (5)

Country Link
US (2) US8369478B2 (ko)
JP (2) JP5638423B2 (ko)
KR (2) KR101838628B1 (ko)
TW (1) TWI578705B (ko)
WO (1) WO2011108345A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011100749B4 (de) * 2010-03-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
DE112011100756B4 (de) 2010-03-02 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101840181B1 (ko) 2010-05-21 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
KR101952570B1 (ko) 2011-05-13 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8718224B2 (en) 2011-08-05 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US8995607B2 (en) 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9742378B2 (en) 2012-06-29 2017-08-22 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit and semiconductor device
US9412764B2 (en) 2012-11-28 2016-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
JP6475424B2 (ja) 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP6097653B2 (ja) * 2013-08-05 2017-03-15 株式会社ジャパンディスプレイ 薄膜トランジスタ回路およびそれを用いた表示装置
CN105632561B (zh) * 2016-01-05 2018-09-07 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路以及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7792237B2 (en) 2008-01-09 2010-09-07 Au Optronics Corp. Shift register
US8116424B2 (en) 2007-09-14 2012-02-14 Chimei Innolux Corporation Shift register and liquid crystal display using same

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244259B2 (ko) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63242020A (en) 1987-03-30 1988-10-07 Toshiba Corp Bootstrap circuit
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3317841B2 (ja) * 1996-03-25 2002-08-26 株式会社日立カーエンジニアリング 内燃機関の点火時期制御装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Hiroshi Kawazoe 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4090716B2 (ja) 2001-09-10 2008-05-28 シャープ株式会社 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 裕道 太田 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 三菱重工業株式会社 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6845140B2 (en) 2002-06-15 2005-01-18 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4164562B2 (ja) 2002-09-11 2008-10-15 Hoya株式会社 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4425547B2 (ja) 2003-01-17 2010-03-03 株式会社半導体エネルギー研究所 パルス出力回路、シフトレジスタ、および電子機器
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Masashi Kawasaki アクティブマトリクス基板およびその製造方法
US7369111B2 (en) * 2003-04-29 2008-05-06 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) * 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社;国立大学法人东京工业大学 采用无定形氧化物的场效应晶体管
EP2453481B1 (en) * 2004-11-10 2017-01-11 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
EP2264690A1 (en) 2005-05-02 2010-12-22 Semiconductor Energy Laboratory Co, Ltd. Display device and gray scale driving method with subframes thereof
CN100538794C (zh) 2005-05-02 2009-09-09 株式会社半导体能源研究所 发光器件及其驱动方法、显示模块以及电子器具
JP5190722B2 (ja) 2005-05-20 2013-04-24 Nltテクノロジー株式会社 ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置
CN100592358C (zh) 2005-05-20 2010-02-24 株式会社半导体能源研究所 显示装置和电子设备
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
KR101192777B1 (ko) * 2005-12-02 2012-10-18 엘지디스플레이 주식회사 쉬프트 레지스터
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社Samsung Electronics Co.,Ltd. ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
TWI325132B (en) 2006-02-10 2010-05-21 Au Optronics Corp Shift register capable of self feedback
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7443202B2 (en) 2006-06-02 2008-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic apparatus having the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7832647B2 (en) 2006-06-30 2010-11-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101272337B1 (ko) 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TWI612509B (zh) 2006-09-29 2018-01-21 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5525685B2 (ja) 2006-10-17 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び電子機器
TWI427602B (zh) * 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140490A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
TWI373019B (en) * 2007-05-09 2012-09-21 Chunghwa Picture Tubes Ltd Shift register and shift register apparatus therein
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
GB2452279A (en) * 2007-08-30 2009-03-04 Sharp Kk An LCD scan pulse shift register stage with a gate line driver and a separate logic output buffer
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5163145B2 (ja) 2008-01-22 2013-03-13 セイコーエプソン株式会社 出力回路および電子機器
JP2010033690A (ja) * 2008-06-30 2010-02-12 Mitsubishi Electric Corp シフトレジスタ回路
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2202802B1 (en) 2008-12-24 2012-09-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
US9281077B2 (en) * 2009-02-25 2016-03-08 Sharp Kabushiki Kaisha Shift register and display device
WO2010134486A1 (ja) * 2009-05-20 2010-11-25 シャープ株式会社 シフトレジスタ
JP5405570B2 (ja) * 2009-06-15 2014-02-05 シャープ株式会社 シフトレジスタおよび表示装置
BRPI1013283A2 (pt) * 2009-06-15 2019-04-09 Sharp Kk registro de deslocamento e dispositivo de exibicao
WO2010147032A1 (ja) * 2009-06-18 2010-12-23 シャープ株式会社 半導体装置
KR101721285B1 (ko) * 2009-10-09 2017-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 시프트 레지스터 및 표시 장치
KR101763660B1 (ko) * 2009-12-18 2017-08-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
DE112011100756B4 (de) * 2010-03-02 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
DE112011100749B4 (de) * 2010-03-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101840181B1 (ko) * 2010-05-21 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP5766012B2 (ja) * 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8116424B2 (en) 2007-09-14 2012-02-14 Chimei Innolux Corporation Shift register and liquid crystal display using same
US7792237B2 (en) 2008-01-09 2010-09-07 Au Optronics Corp. Shift register

Also Published As

Publication number Publication date
US8923471B2 (en) 2014-12-30
JP5806376B2 (ja) 2015-11-10
WO2011108345A1 (en) 2011-09-09
KR20130027474A (ko) 2013-03-15
US20130135023A1 (en) 2013-05-30
JP2011205627A (ja) 2011-10-13
KR20170126520A (ko) 2017-11-17
US20110216875A1 (en) 2011-09-08
TWI578705B (zh) 2017-04-11
KR101838628B1 (ko) 2018-03-14
TW201203863A (en) 2012-01-16
US8369478B2 (en) 2013-02-05
JP2015080215A (ja) 2015-04-23
JP5638423B2 (ja) 2014-12-10

Similar Documents

Publication Publication Date Title
US9959822B2 (en) Liquid crystal display device and electronic device including the liquid crystal display device
JP5913658B2 (ja) 半導体装置の作製方法
KR102005736B1 (ko) 반도체 장치의 제작 방법
TWI646380B (zh) 半導體裝置和其製造方法
KR101391964B1 (ko) 반도체 장치
JP6268244B2 (ja) 半導体装置の作製方法
JP6420391B2 (ja) 半導体装置
JP6113888B2 (ja) 半導体装置の作製方法
US9293601B2 (en) Display device
TWI559552B (zh) 半導體裝置和其製造方法
CN101997007B (zh) 半导体装置及制造半导体装置的方法
JP6075926B2 (ja) 半導体装置の作製方法
US8994889B2 (en) Display device and method for manufacturing the same
JP6553763B2 (ja) 表示装置
KR101938726B1 (ko) 반도체 장치 및 그 제조 방법
JP5723215B2 (ja) 半導体装置の作製方法
JP6250907B2 (ja) 半導体装置の作製方法
JP2019080083A (ja) 半導体装置の作製方法
JP5138747B2 (ja) アクティブマトリクス型表示装置
JP6122977B2 (ja) 半導体装置の作製方法
KR102011614B1 (ko) 반도체 장치 및 그 제조 방법
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
TWI567935B (zh) 半導體裝置及其製造方法
JP6200468B2 (ja) 半導体装置
US8975115B2 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant