KR20080108369A - 다층 프린트 배선판 - Google Patents

다층 프린트 배선판 Download PDF

Info

Publication number
KR20080108369A
KR20080108369A KR1020087028948A KR20087028948A KR20080108369A KR 20080108369 A KR20080108369 A KR 20080108369A KR 1020087028948 A KR1020087028948 A KR 1020087028948A KR 20087028948 A KR20087028948 A KR 20087028948A KR 20080108369 A KR20080108369 A KR 20080108369A
Authority
KR
South Korea
Prior art keywords
layer
via holes
printed wiring
wiring board
multilayer printed
Prior art date
Application number
KR1020087028948A
Other languages
English (en)
Other versions
KR100917081B1 (ko
Inventor
유키히코 도요다
요이치로 가와무라
도모유키 이케다
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001073066A external-priority patent/JP4817516B2/ja
Priority claimed from JP2001075856A external-priority patent/JP4817517B2/ja
Priority claimed from JP2001209954A external-priority patent/JP2003023252A/ja
Priority claimed from JP2001209955A external-priority patent/JP5191074B2/ja
Priority claimed from JP2001209953A external-priority patent/JP2003023251A/ja
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20080108369A publication Critical patent/KR20080108369A/ko
Application granted granted Critical
Publication of KR100917081B1 publication Critical patent/KR100917081B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0133Elastomeric or compliant polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0209Inorganic, non-metallic particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0212Resin particles
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09627Special connections between adjacent vias, not for grounding vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09745Recess in conductor, e.g. in pad or in metallic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명의 목적은 도체 회로들의 배선 거리가 짧고, 도체 회로의 설계의 자유도가 높고, 부가하여 비아 홀 근방의 층간 수지 절연층에 크랙이 거의 발생하지 않으므로 신뢰성이 우수한 다층 프린트 배선판을 제공하는 것이다. 본 발명은 기판 상에 일련으로 형성된 도체 회로와 층간 수지 절연층이 교대로 반복적으로 구비하는 다층 프린트 배선판으로서, 층간 수지 절연층을 통한 도체 회로들의 접속이 비아 홀에 의하여 수행되고, 비아 홀들 중에서 계층들이 다른 비아 홀들이 스택 비아 구조를 형성하도록 형성되고, 스택 비아 구조를 가지는 계층들이 다른 상술된 비아 홀들의 랜드 직경들 중 적어도 하나의 랜드 직경은 다른 비아 홀들의 랜드 직경들과는 다른 것을 특징으로 한다.

Description

다층 프린트 배선판{MULTILAYER PRINTED WIRING BOARD}
본 발명은 다층 프린트 배선판에 관한 것이다.
소위 다층 빌트-업 회로 기판으로 칭하는 다층 프린트 배선판은 세미 애디티브 방법 등으로 제조되고, 소위 코어로 불리는 0.5 mm 내지 1.5mm 두께의 글래스 클로스(cloth)로 보강된 수지 기판 상에 구리 등의 도체 회로와 층간 수지 절연층들을 상호 적층시킴으로써 제작된다. 다층 프린트 배선판의 층간 수지 절연층들을 개재시킨 도체 회로들의 층간 접속은 비아 홀에 의하여 수행된다.
통상적으로, 빌트-업 다층 프린트 배선판은, 예컨대 JP H09-130050 A에 개시된 방법으로 제조되어 왔다.
즉, 우선 구리박이 점착된 구리가 덮힌 적층판에 스루홀을 형성하고, 이어서 무전해 구리 도금 처리에 의하여 상기 기판을 도금하여 도금된 스루홀을 형성한다. 다음, 포토리소그래피 기술을 채용하여 도체 패턴으로 기판의 표면을 에칭하여 도체 회로가 형성된다. 다음, 도체 회로의 표면이 무전해 도금 또는 에칭 등으로 조화(粗化)된다. 계속해서, 조화면을 가지는 도체 회로 상에 수지 절연층을 형성한 후, 노광 및 현상 처리되어 비아 홀용 개구부를 형성하고, 그 후 층간 수지 절연층 이 UV 경화 및 본 경화에 의하여 형성된다.
또한, 층간 수지 절연층이 산 또는 산화제에 의하여 조화 처리로 조화된 후, 무전해 도금 박막이 형성되고, 도금 레지스트가 상기 무전해 도금막 상에 형성된 후, 상기 무전해 도금막을 전해도금에 의하여 두껍게 하고, 도금 레지스트를 박리시킨 후에, 에칭이 수행되어 비아 홀을 통하여 하층 도체 회로와 접속된 도체 회로를 형성한다.
이들 단계를 반복한 후, 최종적으로 도체 회로를 보호하기 위한 솔더 레지스트층이 형성되고, IC 칩, 또는 마더보드 등과 같은 전자 부품들과의 접속을 위한 개구를 노출시키는 부분이 도금되어 솔더 범프 형성용 패드를 형성한 후, 솔더 범프는 IC 칩과 같은 전자 부품측에 솔더 페이스트를 인쇄하여 형성되어 빌드-업 다층 프린트 배선판을 제조한다. 또한, 필요하다면, 솔더 범프는 또한 마더보드측에 형성된다.
최근, IC 칩의 고주파수화의 도입과 더불어, 다층 프린트 배선판의 고속화, 고밀도화가 요구되고, 상기 요구에 대응한 다층 프린트 배선판으로서, 스택 비아 구조(비아 홀이 비아 홀 바로 위에 형성된 구조)를 가지는 다층 프린트 배선판이 제안되었다(도 19 참조).
이러한 스택 비아 구조의 비아 홀을 가지는 다층 프린트 배선판에서, 신호 전송 시간이 단축될 수 있으므로, 다층 프린트 배선판의 고속 성능에 대한 요구가 만족될 수 있고, 또한 도체 회로의 설계의 자유도가 향상되므로, 다층 프린트 배선판의 고밀도화의 요구가 만족될 수 있다.
그러나, 이러한 스택 비아 구조를 가지는 비아 홀을 가지는 다층 프린트 배선판에서, 비아 홀 부근에 층간 수지 절연층에 크랙 발생이 일어난다. 특히, 다층 프린트 배선판이 히트 사이클 조건 하에 일정 시간 방치되는 경우, 크랙이 빈번하게 발생된다. 또한, 크랙으로 인하여, 비아 홀의 근처의 도체 회로에 분리 및 단선이 발생된다.
즉, 스택 비아 구조의 비아 홀을 가지는 종래의 다층 프린트 배선판(600)(도 19(a) 및 19(b) 참조)에서, 비아 홀(1071~1073)의 랜드 직경은 일반적으로 거의 동일하고, 최외층의 비아 홀(1071)과 상기 비아 홀(1071)에 이웃하는 도체 회로(105a) 사이의 비도체 회로 영역의 하부 영역(도 19의 영역 A 참조)에는 어떠한 도체 회로도 존재하지 않고, 단지 층간 수지 절연층(102)이 상기 하부 영역에 형성 되며, 또한 유리 섬유 등과 같은 어떠한 보강재도 층간 수지 절연층에 혼합되지 않아서, 영역 A에서의 기계적 강도가 충분하지 않고, 따라서 크랙 등이 발생하기가 쉬울 것으로 생각된다.
특히, 3층 이상의 비아 홀이 스택되는 스택 비아 구조가 형성되는 경우, 크랙은 최외층에서 층간 수지 절연층에 생성되기 쉽고, 또한 크랙으로 인하여, 분리 및 단선이 최외층의 층간 수지 절연층 부근의 도체 회로에 빈번하게 발생되었다.
본 발명자들은 예의 연구하여, 비아 홀 부근의 층간 수지 절연층에서의 크랙 등이 발생하는 문제점은, 스택 비아 구조를 가지는 비아 홀들 중에서 적어도 하나의 비아 홀의 랜드 직경을 다른 랜드 직경들과는 다르도록 제조함으로써 제거될 수 있어서, 다음의 내용을 요약한 본 발명을 달성하게 된다.
즉, 본 발명의 제 1 태양의 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고, 계층이 다른 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 계층이 다른 다른 비아 홀들의 랜드 직경들과는 다른 것을 특징으로 한다.
또한, 본 발명의 제 2 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하 고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고, 상술된 기판을 통한 상술된 도체 회로의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다른 것을 특징으로 한다.
또한, 본 발명의 제 3 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고, 상술된 기판과 상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다른 것을 특징으로 한다.
본 발명의 제 1 내지 제 3 태양의 다층 프린트 배선판에서, 비아 홀들의 적어도 하나는 필드(filled) 비아 형상을 가지는 것이 바람직하다.
또한, 본 발명자들은 예의 연구하여, 비아 홀의 근처의 층간 수지 절연층에 크랙 등이 생성된다는 문제점은, 스택 비아 구조의 비아 홀들의 외주에 형성된 비도체 회로 영역으로 확대하면서, 상기 스택 비아 구조를 가지는 비아 홀들 중 적어도 하나의 비아 홀의 랜드를 형성시킴으로써 해소될 수 있으며, 즉 도체 회로 비형 성 영역은 금속 재료로 제조된 비아 홀들의 확대된 랜드에 의하여 보강될 수 있고, 또는 상술된 문제점은 도체 회로 비형성 영역을 비아 홀들 및 비아 홀들의 랜드로 매입함으로써 해소될 수 있어서, 다음 내용의 본 발명에 도달하였다.
즉, 본 발명의 제 4 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중의 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고, 계층이 다른 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드가 스택 비아 구조를 가진 비아 홀의 외주에 형성된 도체 회로 비형성 영역에 확대하여 형성되는 것을 특징으로 한다.
또한, 본 발명의 제 5 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고, 상술된 기판을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 비아 홀의 외주에 형성된 도체 회로 비형성 영역에서 확대하여 형성되는 것을 특징으로 한다.
또한, 본 발명의 제 6 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하 고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고, 상술된 기판과 상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 상술된 비아 홀의 외주에 형성된 도체 회로 비형성 영역에서 확대되도록 형성되는 것을 특징으로 한다.
본 발명의 제 4 내지 제 6 태양의 다층 프린트 배선판에서, 확대하여 형성된 비아 홀의 일부는 도체 회로 비형성 영역의 평면도에서, 스택 비아 구조를 가진 비아 홀들의 주위 부분에 형성된 도체 회로 비형성 영역의 너비의 1/2 이상의 영역에 존재하는 것이 바람직하다.
또한, 본 발명의 제 4 내지 제 6 태양의 다층 프린트 배선판에서, 적어도 하나의 비아 홀은 필드 비아 형상을 가지는 것이 바람직하다. 또한, 상면의 요철은 바람직하게는 5㎛ 이하인 것이 바람직하다.
또한, 본 발명자들은 스택 비아 구조의 비아 홀들이 형성되는 경우, 비아 홀들의 근처에서, 층간 수지 절연층들(특히, 최외각 층에서의 층간 수지 절연층)에서의 크랙의 발생 원인을 연구하였다.
그 결과, 스택 비아 구조의 비아 홀들에서, 비아 홀들이 서로 선형으로 배열된 구조를 가지므로, 층간 수지 절연층들과 비아 홀들 간에 선팽창 계수의 차이로 인하여 응력이 발생될 때, 응력이 완화되기가 어렵고, 또한 최외각 레벨에서의 비 아 홀의 상부는 일반적으로 땜납 범프 등과 같은 외부 단말을 가지므로, 응력이 완화되기가 특히 어렵고, 비아 홀들의 주위부에서 층간 수지 절연층(특히, 최외층에서의 층간 수지 절연층)에서 크랙이 쉽게 발생되는 원인이 되는 것으로 발견되었다.
본 발명자들은 층간 수지 절연층의 선팽창 계수, 특히 최외층에서의 층간 수지 절연층의 선팽창 계수를 보다 작게 함으로써, 그리고 스택 비아 구조의 비아 홀들, 특히 최외각층에서의 비아 홀에서의 응력을 유발하기 힘들게 함으로써 상술된 문제점들을 제거할 수 있다고 고찰하여, 다음과 같은 내용의 본 발명을 달성하였다.
즉, 본 발명의 제 7 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고, 상술된 층간 수지 절연층들 중에서 최외층에서의 층간 수지 절연층의 선팽창 계수는 다른 층들에서의 층간 수지 절연층의 선팽창 계수와 같거나, 다른 층들에서의 층간 수지 절연층들의 선팽창 계수보다 작은 것을 특징으로 한다.
또한, 본 발명의 제 8 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고, 상술된 층간 수지 절연층 을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고, 상술된 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층이 100 ppm/℃ 이하의 선팽창 계수를 가지는 것을 특징으로 한다.
또한, 본 발명의 제 9 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고, 상술된 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층이 입자 및 고무 성분을 함유하고, 100 ppm/℃ 이하의 선팽창 계수를 가지는 것을 특징으로 한다.
또한, 본 발명의 제 9 태양의 다층 프린트 배선판에서, 상기 입자는 무기 입자, 수지 입자 및 금속 입자 중 적어도 하나의 종류인 것이 바람직하다.
또한, 본 발명의 제 7 내지 제 9 태양의 다층 프린트 배선판에 있어서, 상기 최외층에서의 층간 수지 절연층은 열경화성 수지, 감광성 수지, 열경화성 수지와 열가소성 수지와의 수지 복합체, 및 열경화성 수지와 감광성 수지와의 수지 복합체 중 적어도 한 종류를 포함하는 수지 조성물로 형성되는 것이 바람직하다.
또한, 본 발명자들은 스택 비아 구조에 비아 홀들이 형성되는 경우, 비아 홀들의 근처에 층간 수지 절연층(특히 최외층에서의 층간 수지 절연층)에서의 크랙 발생의 원인을 연구하였다.
그 결과, 스택 비아 구조의 비아 홀들이 서로 선형으로 배열되므로, 응력이 층간 수지 절연층과 비아 홀들 간의 선팽창 계수의 차이로 인하여 발생할 때, 상기 응력은 특히 완화되기 어려우며, 또한 땜납 범프 등과 같은 외부 단말이 일반적으로 그 위에 형성되므로, 최상위 레벨에서의 비아 홀에 상기 응력이 집중되기 쉬우며, 이것이 비아 홀들의 근처에서 층간 수지 절연층들(특히, 최외층에서의 층간 수지 절연층)에서의 크랙의 발생 원인이 된다라는 것이 발견되었다.
따라서, 본 발명자들은, 계층이 다른 비아 홀들이 쌓아 올려지는, 즉 중심이 서로 시프트되어 비아 홀들이 쌓아 올려지는 다층 프린트 배선판에서 비아 홀들이 선형으로 배열되지 않는다면, 응력은 몇몇 비아 홀들에서 거의 집중되지 않고, 상술된 문제점들이 해소될 수 있다는 것을 발견하여, 다음과 같은 내용의 발명을 달성하였다.
즉, 본 발명의 제 10 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 서로 쌓아 올려지고, 상술된 쌓아 올린 비아 홀들 중에서 적어도 하나의 비아 홀이 그 중심이 다른 비아 홀들에서 벗어나서 다른 비아 홀들 상에 쌓아 올려지고, 다른 비아 홀들이 그들의 중심이 대략 서로 중첩되어 서로 쌓아 올려진 것을 특징으로 한다.
또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층은 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 바람직하다.
또한, 상술된 다층 프린트 배선판에서, 층간 수지 절연층 중에서, 최외층에서의 적어도 층간 수지 절연층은 입자 및 고무 성분을 함유하는 것이 바람직하다.
또한, 상기 입자는 무기 입자, 수지 입자 및 금속 입자 중 적어도 하나의 종류인 것이 바람직하다.
또한, 상술된 다층 프린트 배선판에서, 층간 수지 절연층들 중에서 최외층에서 적어도 층간 수지 절연층은 열경화성 수지, 감광성 수지, 열경화성 수지와 열가소성 수지와의 수지 복합체, 및 열경화성 수지와 감광성 수지와의 수지 복합체 중 적어도 한 종류를 포함하는 수지 조성물로 형성되는 것이 바람직하다.
또한, 본 발명자들은 스택 비아 구조에 비아 홀들이 형성되는 경우, 비아 홀들의 근처에 층간 수지 절연층(특히 최외층에서의 층간 수지 절연층)에서의 크랙 발생의 원인을 연구하였다.
그 결과, 스택 비아 구조의 비아 홀들에 관하여, 일반적으로, 각 비아 홀들의 형태는 그들 바로 위에 비아 홀을 형성하는 데 적합한 필드 비아 홀 형상을 가지도록 형성되고, 비아 홀들은 서로 선형으로 배열된 구조를 가지며, 따라서 층간 수지 절연층들과 비아 홀들 간에 선팽창의 계수의 차로 인하여 응력이 생성될 때, 응력은 완화되기 어려우며, 상기 응력은 특히 완화되기 어려우며, 또한 상기 응력은 땜납 범프 등과 같은 외부 단자가 일반적으로 그 위에 형성되므로, 최상위층에 서의 비아 홀에 응력이 집중되기 쉬우며, 이는 비아 홀들의 근처의 층간 수지 절연층들에서의(특히 최외층에서의 층간 수지 절연층에서의) 크랙 발생의 원인이 되는 것으로 발견되었다.
본 발명자들은 또한, 계층이 다른 비아 홀들이 서로 쌓이는 다층 프린트 배선판에서의 최외층에서의 비아 홀의 상면 상에 오목부가 형성될 때, 상술된 문제점들이 제거될 수 있다는 것을 발견하였고, 따라서 다음과 같은 내용의 발명을 달성하였다.
즉, 본 발명의 제 11 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고, 상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서, 상술된 비아 홀들 중 계층이 다른 비아 홀들이 서로 쌓아 올려지고, 상술된 쌓아 올린 비아 홀들 중에서 최상층에서의 비아 홀은 그 위에 형성된 오목부를 가지는 것을 특징으로 한다.
또한, 본 발명의 다층 프린트 배선판에서, 상기 쌓아 올려진 비아 홀들은 그 비아 홀들의 중심이 서로 거의 중첩되어 서로 쌓아 올려진 것이 바람직하다.
또한, 다층 프린트 배선판에서, 상기 쌓아 올려진 비아 홀들 중에서, 적어도 하나의 비아 홀이 다른 비아 홀들 상에 그 중심이 벗어나서 쌓아올려져 있으며, 다른 비아 홀들은 서로 그 중심들이 대략 서로 중첩되어 쌓아올려진 것이 또한 바람직하다.
다층 프린트 배선판에서, 상기 오목부의 깊이는 5㎛ 내지 25㎛인 것이 바람직하다.
또한, 다층 프린트 배선판에서, 층간 수지 절연층들 중에서, 최외층에서의 적어도 층간 수지 절연층은 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 바람직하다.
또한, 다층 프린트 배선판에서, 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층은 입자 및 고무 성분을 함유하는 것이 바람직하고, 또한 상기 입자는 무기 입자, 수지 입자, 및 금속 입자 중 적어도 하나의 종류인 것이 바람직하다.
또한, 다층 프린트 배선판에서, 층간 수지 절연층들 중에서, 최외층에서의 적어도 층간 수지 절연층은 열경화성 수지, 감광성 수지, 열경화성 수지와 열가소성 수지의 수지 복합체, 및 열경화성 수지와 감광성 수지의 수지 복합체 중 적어도 한 종류를 포함하는 수지 조성물로 형성되는 것이 바람직하다.
본 발명에 따르면, 도체 회로들의 배선 거리가 짧아지고, 신호 전송 시간이 단축됨과 동시에, 도체 회로들의 설계의 자유도가 향상되어, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족시킬 수 있다.
우선, 본 발명의 제 1 태양의 다층 프린트 배선판을 설명한다.
본 발명의 제 1 태양의 다층 프린트 배선판은, 기판과, 그 위에 일련으로 설 치되고, 교대로 반복되는 도체 회로와 층간 수지 절연층을 구비하는 다층 프린트 배선판으로서,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속은 비아 홀에 의하여 수행되고,
상기 상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어, 스택 비아 구조를 형성하고,
계층이 다른 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 계층이 다른 다른 비아 홀들의 랜드 직경과는 다른 것을 특징으로 한다.
본 발명의 제 1 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들이 서로 배열되어 스택 비아 구조를 형성한다.
상술된 바와 같이, 비아 홀들이 스택 비아 구조에 형성된 경우, 배선 거리가 짧아져서, 신호 전송 시간이 단축될 수 있고, 도체 회로의 설계의 자유도가 증가될 수 있어서, 고밀도 배선에 대한 처리가 용이하게 된다.
또한, 상술된 다층 프린트 배선판에서, 계층이 다른 비아 홀들에서 랜드 직경들 중 적어도 하나는 계층이 다른 다른 비아 홀들의 랜드 직경들과는 다르다.
비아 홀들이 이러한 구성을 가질 때, 보다 큰 랜드 직경을 가지는 비아 홀은 층간 수지 절연층들의 보강재로서 기능하고, 따라서 층간 수지 절연층들의 기계적 강도가 증가하고, 특히 비아 홀들 근처의 층간 수지 절연층들에서 크랙이 거의 발생하지 않는다.
이에 대하여 이하의 도면을 참조하여 설명할 것이다.
도 1 내지 도 3 각각에서, (a)로 나타낸 부분은 본 발명의 제 1 태양의 다층 프린트 배선판의 일실시예의 일부를 개략적으로 도시하는 부분 단면도이고, (b)로서 표시된 부분은 (a)에 도시된 다층 프린트 배선판의 비아 홀 만을 개략적으로 도시하는 사시도이다.
본 발명의 제 1 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들의 랜드 직경들 중 적어도 하나는 계층이 다른 다른 비아 홀들의 랜드 직경들과는 다르다. 특히, 예컨대, 도 1(a) 및 (b)에 도시된 바와 같이, 내층의 비아 홀들(1072)의 랜드 직경은 최외층의 비아 홀(1071)의 랜드 직경보다 크도록 제조된다. 이 경우, 각 계층의 비아 홀들은 평면에서 볼 때 원형이고 동심원이 되도록 형성된다.
또한, 예컨대, 도 2(a) 및 (b)에 도시된 바와 같이, 최하층의 비아 홀(1073)의 랜드 직경은 최외층의 비아 홀(1071)의 랜드 직경보다 크도록 형성될 수도 있다. 이 경우, 각 계층의 각 비아 홀들은 또한 평면에서 볼 때, 원형이고 동심원이도록 형성된다.
또한, 도 3(a) 및 (b)에 도시된 바와 같이, 내층의 비아 홀(1072)의 랜드 직경들의 일부와 최하층의 비아 홀(1073)의 랜드 직경의 일부는, 최외층의 비아 홀(1071)과 상기 비아 홀(1071)에 이웃하는 도체 회로(105a) 사이의 도체 회로 비형성 영역의 하부 영역(도면에서 A 영역)의 다른 부분에서의 최외층의 비아 홀(1071)의 랜드 직경보다 크도록 형성될 수도 있다. 이 경우, 각 계층의 각 비아 홀들은 평면에서 볼 때 원형이도록 형성되나, 그 외연의 중심들(즉, 평면에서 볼 때 원들의 중심들)은 상이한 위치에 있으며, 즉 내층의 비아 홀의 외연의 중심과 최하층의 비아 홀의 외연의 중심은 최외층에서의 비아 홀의 외연의 중심을 가로질러 서로 대향하는 위치에 있다. 또한, 내층들에서의 비아 홀의 외연의 중심과 최내층에서의 비아 홀의 외연의 중심은, 평면에서 볼 때 최외층의 비아 홀의 외연의 중심을 가로질러 서로 대향측인 위치와 다르게 위치될 수도 있다.
이러한 구성을 가지는 스택 비아 구조를 가지는 비아 홀들이 형성되는 경우, 층간 수지 절연층(102) 뿐만 아니라, 비아 홀들의 랜드 부분(1072a, 1073a)이 최외층의 비아 홀과 상기 비아 홀에 이웃하는 도체 회로들 사이의 도체 회로 비형성 영역 하부의 영역들(A 영역들)의 일부에 존재한다. 이 경우, 상기 랜드 부분은 층간 수지 절연층들의 보강재로서 기능하여, A 영역들의 기계적 강도가 향상되고, 결국 크랙의 형성과 층간 수지 절연층들로부터 도체 회로들과 비아 홀들의 분리가 방지될 수 있다.
또한, 도 1 내지 도 3에서, 101은 기판을, 114는 솔더 레지스트층을, 117은 땜납 범프를 나타낸다.
비아 홀들의 형상은 도 1 내지 도 3에 도시된 바와 같은 형상에 필수적으로 제한되는 것이 아니고, 도시되지 않았지만, 예컨대 내층의 비이 홀(1072)의 랜드 직경과 최하층의 비아 홀(1073)의 랜드 직경 모두는 최외층의 비아 홀의 랜드 직경보다 크도록 제조된다.
각 계층의 비아 홀들의 랜드 직경들은 서로 상이할 수도 있다.
상술된 예에서, 평면도에서의 각 계층들의 비아 홀들의 형태는 원형으로 설 명되나, 그 형상은 원형으로 제한되지 않고, 예컨대 타원형, 직사각형 등일 수도 있다.
본 발명의 제 1 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는, 2 이상이라면 특히 한정되지 않고, 도시된 다층 프린트 배선판으로서 3층일 수도 있거나, 또는 2층이나 4층 이상일 수도 있다.
또, 본 명세서에 있어서, "비아 홀의 랜드 직경"은 비아 홀용 개구의 외연으로부터 비아 홀의 외연까지의 거리를 의미하고, 예컨대 도 1(a)에 도시된 거리 L을 의미한다.
비아 홀의 상술된 랜드 직경은, 적어도 하나의 랜드부가 A 영역의 비아 홀측의 절반 영역에 존재하는 길이인 것이 바람직하고, 또한 적어도 하나의 랜드부가 A 영역을 관통하는 길이인 것이 더욱 바람직하다.
상술된 바와 같이, 상술된 다층 프린트 배선판에서, 비아 홀들 중 계층이 다른 비아 홀들은 스택 비아 구조를 가지도록 형성된다.
따라서, 비아 홀을 상당히 신뢰성있도록 제조하기 위하여, 하층들에서의 비아 홀들(그 바로 위에 다른 비아 홀이 형성되어 있는 비아 홀)의 형상들은 필드 비아 형상인 것이 바람직하다. 이것은, 필드 비아 형상인 경우, 비아 홀의 상면이 대략 편평하므로, 그 위에 바로 다른 비아 홀을 적층시키는 것이 쉽다.
또한, 비아 홀은 일반적으로 후술하는 바와 같이 도금 처리에 의하여 형성되고, 비아 홀이 필드 비아 형상을 가지도록 제조되는 경우에, 도금 처리에 의하여 필드 비아 형상이 형성될 수도 있고, 또는 상면에 오목부를 가지는 형상을 가지는 비아 홀의 형성 후에, 도전성 페이스트 등에 의하여 오목부가 충전될 수도 있어서, 비아 홀의 형상이 필드 비아가 된다.
필드 비아 형상을 가지는 비아 홀이 도금에 의하여 형성되는 경우에 채용된 도금 방법은 이후에 설명할 것이다.
또한, 첫째로 비아 홀은 필드 비아로서 형성되지 않으나, 상면 상에 오목부를 가지는 비아 홀이도록 형성된 뒤, 오목부는 수지 충전재 등으로 충전되고, 그 후 커버 도금층이 형성되어 필드 수지를 덮고, 비아 홀의 상면을 편평하게 만든다.
상술된 비아 홀에서, 형상이 필드 비아 형상으로 제조되거나, 커버 도금층이 비아 홀 상에 형성되는 경우, 상면의 평균 조도 Ra은 바람직하게는 5㎛ 이하인 것이 바람직하다.
이는 스택 비아 구조를 가지는 비아 홀들의 형성에 적합하고, 스택 비아 구조를 가지는 비아 홀들의 양호한 접속 신뢰성을 제공할 수 있기 때문이다.
본 발명의 제 1 태양의 다층 프린트 배선판에서, 모든 계층이 다른 비아 홀들은 스택 비아 구조를 가지도록 필수적으로 형성되지 않으며, 그 위에 다른 비아 홀이 형성되지 않은 몇몇 비아 홀들이 존재할 수도 있다.
본 발명의 제 1 태양의 다층 프린트 배선판을 제조하는 방법이 각 공정 순으로 설명될 것이다.
(1) 우선, 유리 에폭시 기판, 폴리이미드 기판, 비스마레이미드-트리아진 수지(BT 수지) 기판, 플루오로수지 기판 또는 구리 점착 적층판과 같은 수지 기판을 개시 재료로서 사용하는 기판 상에 도체 회로가 형성된다.
구체적으로는, 예컨대 기판의 양면 상에 무전해 도금 등에 의하여 스프레드 상태에서의 도체층을 형성한 후, 도체 회로 패턴에 대응하는 에칭 레지스트가 도체층 상에 형성되고, 그 후 에칭이 수행되어 도체 회로를 형성한다.
또한, 구리 점착 적층판이 도체층이 스프레드 상태에 형성된 기판으로서 사용될 수도 있다.
또한, 상술된 무전해 도금 처리의 실행시, 스루홀이 절연 기판에 이미 형성되어, 스루홀의 벽면에서 무전해 도금 처리를 받아 기판을 사이에 끼운 도체 회로들을 전기적으로 접속시키기 위한 도금 스루홀을 형성한다.
또한, 도금 스루홀의 형성후, 상기 도금 스루홀을 수지 충전재로 충전시키는 것이 바람직하다. 이 때, 수지 충전재는 도체 회로 비형성 영역에서 패킹되는 것이 바람직하다.
상술된 수지 충전재의 예는 에폭시 수지, 경화제, 및 무지 입자를 함유하는 수지 조성물 등을 포함한다.
(2) 다음, 필요에 따라, 도체 회로의 표면 조화 처리가 수행된다. 요철 처리는, 예컨대 흑화(산화)- 환원 처리, 유기산과 제 2 구리 복합물을 함유하는 혼합 용액을 사용하는 에칭 처리, Cu-Ni-P 침상 합금 도금등의 처리일 수도 있다.
(3) 다음, 열경화성 수지 또는 수지 복합체를 구비하는 미경화 수지층 또는 열가소성 수지를 함유하는 수지층이 도체 회로들 상에 형성된다.
상술된 미경화 수지층은 미경화 수지를 롤 코터, 커튼 코터 등으로 도포하여 형성될 수도 있고, 미경화(반경화) 수지막을 열적으로 부착시켜 형성될 수도 있다. 또한, 미경화 수지막의 일면에 구리박과 같은 금속층을 형성함으로써 획득된 수지막이 부착될 수도 있다.
열가소성 수지를 함유하는 수지층은 그 위에 필름 형상으로 형성된 수지 형성체를 열적으로 부착시킴으로써 형성되는 것이 바람직하다.
수지가 도포된 후 상술된 미경화 수지를 도포하는 경우에서, 열처리가 수행된다.
상술된 열 처리의 실행은 미경화 수지를 열적으로 경화시키는 것을 가능하게 한다.
또한, 상술된 열경화는 후술할 것인 비아 홀용 개구의 형성 후 수행될 수도 있다.
이러한 수지층의 형성을 위하여 사용되는 열경화성 수지의 구체예로서는, 예컨대 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스테르 수지, 비스마레이미드 수지, 폴리오레핀형 수지, 폴리페닐렌 에테르 수지 등을 포함한다.
상술된 에폭시 수지의 예들은 크레솔-노보락형 에폭시 수지, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 페놀-노보락형 에폭시 수지, 알킬페놀-노보락형 에폭시 수지, 비페놀 F형 에폭시 수지, 나프탈렌형 에폭시 수지, 디사이클로펜타디엔형 에폭시 수지, 페놀과 페놀릭 하이드록실 그룹을 함유하는 방향족 알데히드의 응축액의 에폭시 화물, 트리글리시딜 이소시안뉴레이트, 알리사이클릭크릭 에폭시 수지 등을 포함한다. 이들은 단독으로 사용되거나, 이들 중 2 이상의 복합물로서도 사용될 수도 있다. 따라서, 양호한 내열성이 제공될 수 있다.
상술된 폴리오레핀형 수지의 예는, 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리이소부틸렌, 폴리부타디엔, 폴리이소프렌, 시클로올레핀형 수지, 이들 수지 재료들의 코폴리머들 등을 포함한다.
또한, 상술된 열가소성 수지의 예는, 페녹시 수지, 폴리에티르술폰, 폴리술폰 등을 포함한다.
또한, 열경화성 수지와 열가소성 수지의 복합체(수지 복합체)는 이들이 열경화성 수지와 열가소성 수지를 포함한다면, 특히 한정되지 않고, 이들의 구체예는 조화면 형성용 수지 조성물들을 포함한다.
상술된 조화면 형성용 수지 조성물들은 예컨대, 산, 알칼리, 및 산화제에서 선택된 적어도 한 종류를 함유하는 조화액에 용해가능한 물질이, 산, 알칼리, 및 산화제에서 선택된 적어도 하나의 종류를 함유하는 조화액에 거의 용해되지 않는 미경화 내열 수지 매트릭스인 매트릭스에 분산된 것을 포함한다.
또한, "거의 용해되지 않는" 및 "용해가능한" 이라는 용어는, 동일한 조화액에 대하여 동일한 기간 동안 함침되는 경우에, 상대적으로 높은 용해속도를 편의상 "용해가능" 이라고 칭하고, 상대적으로 느린 용해속도를 편의상 "거의 용해가능하지 않은" 으로 칭한다는 것을 의미한다.
상술된 내열 수지 매트릭스는 상술된 조화액을 사용하는 층간 수지 절연층 상에 조화면 형성시 조화면의 형상을 유지할 수 있는 것이 바람직하고, 상기 수지 매트릭스의 예는 열경화성 수지, 열가소성 수지, 및 이들의 복합물 등을 포함한다. 또한, 감광성 수지일 수도 있다. 비아 홀용 개구를 형성하는 과정에서 노광 및 현 상 처리에 의하여 개구가 형성될 수 있으므로, 이 과정은 후술할 것이다.
상술된 열경화성 수지의 예는, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리올레핀 수지, 플루오로수지 등을 포함한다. 또한, 감광성을 이들 열경화성 수지 재료들에게 제공함으로써 획득된 수지, 즉 메타아크릴산, 아크릴산 등을 이용하는 열경화성 그룹의 (메타)아크릴에 의하여 획득된 수지가 사용될 수도 있다. 구체적으로는, 에폭시 수지의 (메타)아크릴레이트가 바람직하며, 또한 1분자 중에 2 이상의 에폭시기를 함유하는 에폭시 수지가 보다 바람직하다.
상술된 열가소성 수지의 예는, 페녹시 수지, 폴리에테르술폰, 폴리술폰, 폴리페닐렌술폰, 폴리페닐렌 설파이드, 폴리페닐 에테르, 폴리에테르이미드 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 용해가능한 물질의 예는, 무기 입자, 수지 입자, 금속 입자, 고무 입자, 액상 수지, 액상 고무 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 무기 입자의 예는, 알루미나, 수산화알루미늄 등의 알루미늄 화합물; 탄산칼슘, 수산화칼슘 등의 칼슘 화합물; 탄산칼륨 등의 칼륨 화합물; 마그네시아, 돌로마이트, 염기성 탄산마그네슘, 탤크 등의 마그네슘 화합물; 실리카, 제올라이트 등의 실리콘 화합물을 포함한다.
상술된 알루미나 입자는 플루오르화수소산에 용해되어 이에 의하여 제거될 수 있고, 탄산칼슘은 염산에 용해되어 제거될 수 있다. 나트륨 함유 실리카와 돌로마이트는 알칼리 수용액에 용해되어 제거될 수 있다.
상술된 수지 입자의 예는, 열경화성 수지와 열가소성 수지를 구비하는 것과, 산, 알칼리, 및 산화제로부터 선택된 적어도 한 종류의 화합물을 함유하는 조화액에 함침하는 경우, 상술된 내열 수지 매트릭스의 용해도 보다 높은 용해 속도를 가진다면, 특히 어떠한 특정 제한없이 사용될 수 있으며, 구체적으로는 예로서, 아미노 수지(멜라민 수지, 유레아 수지, 구아나민 수지 등), 에폭시 수지, 페놀 수지, 페녹시 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오로 수지, 비스마레이미드-트리아진 수지 등을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 수지 입자는 미리 경화 처리를 받는 것이 요구된다. 이것은, 경화가 수행되지 않는다면, 상술된 수지 입자는 수지 매트릭스 용해용 용매에 용해되어 균일하게 혼합되고, 따라서 수지 입자는 선택적으로 단독으로 용해제거될 수 없다.
상술된 금속 입자의 예는, 금, 은, 구리, 주석, 아연, 스테인레스스틸, 알루미늄, 니켈, 철, 납 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
또한, 상술된 금속 입자는 표면층 상에 수지로 코팅될 수도 있어서, 절연 특성을 보증한다.
(4) 다음, 층간 수지 절연층이 그 재료로서 열경화성 수지 또는 수지 복합체를 사용하여 형성되는 경우, 미경화 수지층은 경화 처리에 의하여 경화되고, 동시에 비아 홀용 개구가 형성되어 층간 수지 절연층을 획득한다.
상술된 비아 홀용 개구는 레이저 처리에 의하여 형성되는 것이 바람직하다. 상술된 레이저 처리는 상술된 경화 처리전 또는 경화 처리 후에 수행될 수도 있다.
또한, 감광성 수지로 제조된 층간 수지 절연층의 형성의 경우, 비아 홀용 개구는 노광 및 현상 처리에 의하여 형성될 수도 있다. 또한, 이 경우, 노광 및 현상 처리는 상술된 경화 처리 전에 수행된다.
또한, 층에 대한 재료로서 열가소성 수지를 사용하는 층간 수지 절연층의 형성의 경우, 비아 홀용 개구는 레이저 처리에 의하여 열가소성 수지를 구비하는 수지층에 형성되어 층간 수지 절연층을 획득한다.
이 때 채용된 레이저는, 예컨대 탄산가스 레이저, 엑시머 레이저, UV 레이저, YAG 레이저 등을 포함한다. 이들은 형성될 비아 홀용 개구의 형상 등을 고려하여 적절히 채용될 수도 있다.
상술된 비아 홀용 개구를 형성하는 경우, 마스크를 통한 홀로그램법의 엑시머 레이저에 의한 레이저 빔 방사는 한번에 비아 홀들용 다수의 개구들을 형성할 수 있도록 한다.
또한, 탄산가스 레이저의 단펄스를 이용하여 비아 홀용 개구를 형성하는 경우, 개구부의 잔존하는 수지가 적을 수 있고, 개구 주변부의 수지로의 데미지가 작다.
광학계 렌즈와 마스크를 통하여 레이저 빔을 방사하는 경우, 비아 홀들용 다수의 개구들이 한번에 형성될 수 있다.
이는, 광학계 렌즈들과 마스크의 사용이 동일한 방사 각도에서 동일한 강도의 레이저 빔을 동시에 복수의 부분으로 방사할 수 있도록 하기 때문이다.
또한, 상술된 층간 수지 절연층의 두께가 구체적으로 한정되지 않아도, 일반적으로 5㎛ 내지 50㎛ 인 것이 바람직하다. 또한, 비아 홀용 개구의 개구 직경이 구체적으로 제한되지 않아도, 40㎛ 내지 200㎛인 것이 바람직하다.
(5) 다음, 비아 홀용 개구의 내벽을 포함하는 층간 수지 절연층의 표면은 필요에 따라 산 또는 산화제를 사용하여 표면 조화 처리에 의하여 조화된다.
또한, 조화면은 그 위에 형성될 박막 도체층으로의 층간 수지 절연층의 부착 특성을 향상시키기 위하여 형성되고, 따라서 부착력이 층간 수지 절연층과 박막 도체층 사이에 충분하다면, 조화면은 형성될 필요가 없다.
상술된 산의 예는 황산, 질산, 염산, 인산, 포름산 등을 포함하고, 상술된 산화제의 예는 크롬산, 크롬산 혼합물, 과망간산 나트륨 등의 과망간산염을 포함한다.
조화면이 형성된 후, 알칼리 수용액 또는 중화액 등을 사용하여 층간 수지 절연층의 표면을 중화시키는 것이 바람직하다.
이는, 산과 산화제가 다음 단계에 영향을 미치는 것을 방지하기 위해서이다.
또한, 상술된 조화면의 형성을 위하여, 플라즈마 처리등이 채용될 수도 있다.
(6) 다음, 박막 도체층이 비아 홀용 개구가 형성된 층간 수지 절연층의 표면 상에 형성된다.
상술된 박막 도체층은 무전체 도금, 스퍼터링, 또는 증착법에 의하여 형성될 수 있다. 또한, 층간 수지 절연층의 표면이 표면 조화를 하지 않는 경우에, 상술 된 박막 도체층은 스퍼터링에 의하여 형성되는 것이 바람직하다.
또한, 박막 도체층이 무전해 도금으로 형성되는 경우, 촉매가 도금될 대상 표면에 미리 공급된다. 상술된 촉매의 예는 팔라디움클로라이드 등을 포함한다.
상술된 박막 도체층의 두께가 특히 한정되지 않아도, 박막 도체층이 무전해 도금에 의하여 형성되는 경우, 바람직하게는 0.6㎛ 내지 1.2㎛이고, 스퍼터링에 의한 형성의 경우, 바람직하게는 0.1㎛ 내지 1.0㎛이다.
또하, 상술된 박막 도체층용 재료는 Cu, Ni, P, Pd, Co, W 등을 포함한다. Cu와 Ni는 이들 중에서 바람직하다.
(7) 다음, 도금 레지스트는 드라이막을 이용하여 상술된 박막 도체층의 부분 상에 형성되고, 그 후 전해 도금이 도금 레지스트 비형성 영역에 전해도금층을 형성하기 위하여 도금 납으로서 상술된 박막 도체층을 이용하여 수행된다.
여기서, 도금 레지스트는 요구되는 랜드 직경을 가지는 비아 홀을 형성하도록 형성된다. 즉, 특정 계층에서, 큰 랜드 직경을 가지는 비아 홀이 형성된다면, 도금 레지스트 비형성 영역의 너비는 넓게 제조되어야 한다.
또한, 이 공정에서, 비아 홀용 개구는 전해도금에 의하여 충전될 수도 있어서 필드 비아 구조가 되거나, 상면상에 오목부를 가지는 비아 홀이 형성된 후, 상기 오목부가 도체 함유 페이스트로 충전되어 필드 비아 구조를 형성할 수도 있다. 또한, 상면상에 오목부를 가지는 비아 홀이 형성된 후, 오목부는 수지 충전재 등으로 충전될 수도 있고, 또한 커버 도금층이 그 위에 형성되어 편평한 상면을 가지는 비아 홀을 형성할 수도 있다.
전해도금시에 필드 비아 구조를 가지는 비아 홀을 형성하는 경우, 예컨대 다음의 조성을 가지는 전해도금액이 전해도금 처리를 수행하기 위하여 채용된다.
즉, 50 g/l 내지 300 g/l의 황산구리, 30g/l 내지 200g/l의 황산, 25mg/l 내지 90mg/l의 염소 이온, 및 적어도 레벨링제와 광택제를 구비하는 1mg/l 내지 1000mg/l의 첨가제가 채용되어 전해도금 처리를 수행한다.
이러한 조성의 전해도금액으로, 필드 비아 구조를 가지는 비아 홀은, 비아 홀의 개구 직경, 수지 절연층의 재료 및 두께, 및 층간 수지 절연층의 조화면의 존재에 상관없이 형성될 수 있다.
부가적으로, 전해도금액은 고농도의 구리 이온을 함유하므로, 구리 이온은 비아 홀용 개구에 충분히 제공될 수 있으며, 비아 홀용 개구의 도금은 40㎛/hour 내지 100㎛/hour 의 도금 속도로 수행될 수 있어서, 고속 전해도금 공정이 가능하다.
상술된 전해도금액은 100 g/l 내지 250 g/l 의 황산 구리, 50 g/l 내지 150 g/l의 황산, 30 mg/l 내지 70 mg/l의 염소이온, 및 적어도 레벨링제와 광택제를 구비하는 1mg/l 내지 600mg/l의 첨가제를 함유하는 조성물을 가지는 것이 바람직하다.
또한, 상술된 전해도금액에서, 상술된 첨가제는 적어도 레벨링제와 광택제를 구비할 수도 있고, 다른 성분을 포함할 수도 있다.
상술된 레벨링제는, 예컨대 폴리에틸렌, 젤라틴, 및 그 유도체 등을 포함한다.
또한, 상술된 광택제는, 예컨대 산화황과 그 관련 화합물, 황화수소와 그 관련 화합물, 및 다른 황 화합물등을 포함한다.
상술된 레벨링제의 배합량은 바람직하게는 1mg/l 내지 1000mg/l이고, 상술된 광택제의 배합량은 바람직하게는 0.1mg/l 내지 100mg/l이고, 양자의 배합비율은 바람직하게는 (2:1) 내지 (10:1) 이다.
(8) 다음, 도금 레지스트는 분리되고, 도금 레지스트 하에 존재하는 박막 도체층이 에칭에 의하여 제거되어, 독립적인 도체 회로를 형성한다. 에칭 용액의 예들은, 황산-과산화수소수용액, 과황산암모늄 등의 과황산염수용액, 염화제2철, 염화제2구리, 염산 등을 포함한다. 또한, 에칭 용액으로서, 상술된 제2구리화합물과 유기산을 함유하는 혼합액이 사용될 수도 있다.
또한, (7), (8)에 설명된 상술된 방법에 대신하여, 다음의 방법이 도체 회로를 형성하기 위하여 채용될 수도 있다.
즉, 상술된 박막 도체층의 전체 표면 상에 전해도금층의 형성후, 에칭 레지스트가 드라이막을 이용하여 전해도금층의 부분상에 형성된 뒤, 에칭 레지스트 비형성 영역 하의 박막 도체층과 전해도금층이 에칭에 의하여 제거되고, 그 후 에칭 레지스트가 또한 분리되어 독립적인 도체 회로를 형성한다.
(9) 그 후, 상술된 (3) 내지 (8)의 공정은 1회 또는 2회 이상 반복되어, 최상층상에 도체 회로가 형성된 층간 수지 절연층이 형성된 기판을 제작한다. 덧붙혀, 상술된 공정 (3) 내지 (8)의 반복회수는 다층 프린트 배선판의 설계에 따라 적절히 선택될 수도 있다.
이 경우, 각 비아 홀들은 상기 존재하는 비아 홀들 바로 위에 형성되어, 스택 비아 구조를 가지는 비아 홀들을 형성한다. 비아 홀들의 랜드 직경의 조정은 도금 레지스트 형성시 비도체 레지스트 형성 영역의 크기를 조정함으로써 상술된 바와 같이 수행될 수 있다.
(10) 다음, 최상층의 도체 회로를 포함하는 기판 상에, 땜납 범프용 복수의 개구들을 가지는 솔더 레지스트층이 형성된다.
구체적으로는, 미경화 솔더 레지스트 조성물이 롤 코터, 커튼 코터 등에 의하여 도포되거나, 막처럼 형성된 솔더 레지스트 조성물이 압착된 후, 땜납 범프용 개구들이 레이저 처리와 노광 현상 처리에 형성되고, 필요에 따라 경화 처리가 수행되어 솔더 레지스트층을 형성한다.
상술된 솔더 레지스트층은, 예컨대 폴리페닐렌 에테르 수지, 폴리올레핀 수지, 플루오로 수지, 열가소성 엘라스토머, 에폭시 수지, 폴리이미드 수지 등을 함유하는 솔더 레지스트 조성물을 이용하여 형성될 수도 있다.
또한, 상술된 것 이외의 솔더 레지스트 조성물은, 예컨대 노보락형 에폭시 수지의 (메타)아크릴레이트, 이미다졸 경화제, 2작용기성 (메타)아크릴산 에스테르모노머, 분자량 500 내지 5000 정도의 (메타)아크릴산 에스테르 중합체, 비스페놀형 에폭시 수지 등을 구비하는 열경화성 수지, 다가 아크릴 모노머등의 감광성 모노머, 글리콜 에테르형 용제등을 함유하는 페이스트형 플로이드를 포함하고, 그 점도는 25℃에서 1~10Paㆍs로 조정되는 것이 바람직하다.
상술된 솔더 레지스트 조성물은 엘라스토머와 무기 필러를 함유할 수도 있 다.
또한, 솔더 레지스트 조성물로서, 상업적으로 유용한 솔더 레지스트 조성물이 사용될 수도 있다.
또한, 땜납 범프용 상술된 개구들을 형성하기 위하여 채용된 레이저는 비아 홀들용 상술된 개구들의 형성시 채용된 것과 동일한 레이저일 수도 있다.
다음, 필요에 따라, 땜납 패드가 땜납 범프용 상술된 개구들의 하면에 노출된 도체 회로의 표면상에 형성된다.
상술된 땜납 패드는, 니켈, 팔라디움, 금, 은, 플래티넘 등과 같은 내부식성 금속으로 상술된 도체 회로 표면을 피복함으로써 형성될 수도 있다.
구체적으로는, 니켈-금, 니켈-은, 니켈-팔라디움, 니켈-팔라디움-금 등과 같은 금속 재료를 이용하여 형성하는 것이 바람직하다.
또한, 상술된 땜납 패드는, 예컨대 도금, 증착, 전착(electrodeposition) 등에 의하여 형성될 수 있으며, 이들 중에서 피복층의 균일성이 우수하다는 관점에서 도금이 바람직하다.
(11) 다음, 땜납 페이스트는 땜납 범프용 상술된 개구들에서 충전되어, 리플로우 처리를 하거나, 땜납 페이스트 충전후, 도전성 핀이 설치된 후 리플로우 처리를 하여 땜납 범프 또는 BGA(Ball Grid Array) 또는 PGA(Pin Grid Array)를 형성한다.
제품 인식 문자를 형성하기 위한 문자 인쇄 공정과 솔더 레지스트층 변형을 위한 산소, 테트라클로로카본 등의 플라즈마 처리가 수행될 수도 있다.
이러한 공정을 통하여, 본 발명의 제 1 태양의 다층 프린트 배선판이 제조될 수 있다.
다음, 본 발명의 제 2 태양의 다층 프린트 배선판이 설명될 것이다.
본 발명의 제 2 태양의 다층 프린트 배선판은, 기판과, 그 위에 일련으로 설치되고 교대로 반복되는 도체 회로와 층간 수지 절연층을 구비하며,
상술된 층간 수지 절연층을 통한 상술된 도체 회로의 접속은 비아 홀에 의하여 수행되고,
상술된 기판을 통한 상술된 도체 회로의 접속은 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
스택 비아 구조를 가지는 비아 홀은 상술된 도금 스루홀의 바로 위에 형성되고,
스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나의 랜드 직경은 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다른 것을 특징으로 한다.
따라서, 본 발명의 제 2 태양의 다층 프린트 배선판은, 스택 비아 구조를 가지는 비아 홀들이 상기 도금 스루홀들 바로 위에 형성된다는 점에서 본 발명의 제 1 태양의 다층 프린트 배선판과는 다르다.
도 4는 본 발명의 제 2 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이다.
다층 프린트 배선판(400)에서, 기판을 사이에 끼운 도체 회로들을 접속하는 도금 스루홀(109)이 형성되고, 스택 비아 구조를 가지는 비아 홀들(1071~1073)이 도금 스루홀 바로 위에 형성된다. 또한, 스택 비아 구조를 가지는 비아 홀들을 형성하기 위하여, 커버 도금층(118)이 도금 스루홀(109) 상에 형성된다. 또한, 도금 스루홀(109)의 내에 수지 충전재층(110)이 충전되어 있다.
이러한 구조를 가지는 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들이 도금 스루홀 바로 위에 형성되므로, 기판을 사이에 끼운 도체 회로들의 배선 거리는 짧아지고, 신호 전송 시간이 단축될 수 있고, 동시에 도체 회로들의 설계의 자유도가 향상되어, 다층 프린트 배선판이 고밀도 배선 요구를 쉽게 만족할 수 있다.
또한, 본 발명의 제 2 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나의 랜드 직경은 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다르다. 구체적으로는, 예컨대, 본 발명의 제 1 태양의 다층 프린트 배선판의 구성과 동일한 구성을 가진다. 즉, 도 4에 도시된 다층 프린트 배선판(400)과 같이, 허용가능한 구성은, 내층의 비아 홀(1072)의 랜드 직경은 최외층의 비아 홀(1071)의 랜드 직경보다 폭이 넓고, 비아 홀(1072)의 랜드 부분(1072a)은 A 영역에 존재하고, 최하층의 비아 홀의 랜드 직경은 최외층의 비아 홀의 랜드 직경보다 크고, 비아 홀의 랜드 부분은 A 영역에 존재하고, 내층의 비아 홀의 랜드 직경과 최외층의 비아 홀의 랜드 직경의 일부는 각각 다른 A 영역 등에서 최외층에서의 비아 홀의 랜드 직경보다 큰 구성이다.
또한, 내층의 비아 홀의 랜드 직경과 최하층의 비아 홀의 랜드 직경은 최외 층의 비아 홀의 랜드 직경 보다 클 수도 있다.
또한, 상술된 A 영역은 비아 홀들의 근처의 층간 수지 절연층들로만 구성된 영역이고, 본 발명의 제 2 태양에서 A 영역은, 1) 최외층의 비아 홀과 상술된 비아 홀에 이웃하는 도체 회로 사이의 영역 하의 영역, 또는 2) 최외층의 도체 회로를 도금 스루홀과 동일 계층까지 평행이동된다라고 가정할 때, 상기 도체 회로와 도금 스루홀 간의 상방 영역 중 보다 협소한 영역을 의미한다. 도 4에 도시된 다층 프린트 배선판의 경우, 상술된 2)의 영역이 A 영역이 된다.
비아 홀이 이러한 구성을 가지는 경우, 본 발명의 제 1 태양의 다층 프린트 배선판과 유사하게, 큰 랜드 직경을 가지는 비아 홀은 층간 수지 절연층의 보강재로서 작용하고, 층간 수지 절연층의 기계적 강도는 향상되고, 특히 비아 홀의 근처의 층간 수지 절연층에 크랙이 거의 발생하기 않는다. 이것은, 비아 홀의 랜드 부분이 최외층의 비아 홀과 상기 비아 홀에 이웃하는 도체 회로들의 사이의 도체 회로 비형성 영역 하의 영역(도 4에서 A 영역)의 일부에 존재하여, 랜드 부분의 영역이 층간 수지 절연층의 보강재로서 작용하기 때문이다.
또한, 본 발명의 제 2 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는 2층 이상이라면 제한되지 않고, 도시된 다층 프린트 배선판에 도시된 3층일 수 있고, 또는 2층 또는 4층 이상일 수도 있다.
또한, 본 발명의 제 1 태양의 다층 프린트 배선판과 유사하게, 상술된 비아 홀의 랜드 직경은, 적어도 하나의 랜드부가 A 영역의 비아 홀측의 절반 또는 보다 넓은 영역에 존재하는 길이인 것이 바람직하고, 적어도 하나의 랜드부가 A 영역의 전체 영역을 관통하도록 하는 길이인 것이 더욱 바람직하다.
또한, 본 발명의 제 2 태양의 다층 프린트 배선판에서, 비아 홀들이 스택 비아 구조를 가지므로, 하층 비아 홀의 형상은 필드 비아 형상인 것이 바람직하다.
본 발명의 제 2 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 도금 스루홀 바로 위에 형성되고, 다층 프린트 배선판의 접속 신뢰성이 우수하도록 하기 위하여, 커버 도금층은 도금 스루홀 상에 형성되는 것이 바람직하다. 이것은, 커버 도금층이 편평한 표면을 가져서 그 위에 비아 홀들을 형성하는 것이 적합하기 때문이다. 또한, 상술된 커버 도금층은 1층 또는 2층 이상으로 구성될 수도 있다.
또한, 도금 스루홀의 내에 수지 충전재층을 형성하는 것이 바람직하다. 이것은, 수지 충전재로 도금 스루홀을 충전시키기 위하여 상술된 커버 도금층의 형성에 적합하기 때문이다.
본 발명의 제 2 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가진 비아 홀들이 모든 도금 스루홀 바로 위에 형성되는 것은 필수적이지 않고, 임의의 다른 비아 홀들이 그 위에 바로 쌓이지 않은 도금 스루홀들이 존재하거나, 어떠한 비아 홀도 그 바로 위에 형성되지 않은 상기 스루홀이 존재한다는 것도 허용가능하다.
다음, 본 발명의 제 2 태양의 다층 프린트 배선판의 제조 방법이 설명된다. 상술된 바와 같이, 본 발명의 제 2 태양의 다층 프린트 배선판은, 스택 비아 구조를 가지는 비아 홀들이 도금 스루홀 바로 위에 형성된다는 점에서, 본 발명의 제 1 태양의 다층 프린트 배선판과 다르다.
따라서, 본 발명의 제 2 태양의 다층 프린트 배선판은, 비아 홀들이 도금 스루홀 바로 위에 형성된다는 것을 제외하고, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법과 유사한 방법으로 제조될 수 있다.
구체적으로는, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (1), (2)에서, 기판을 사이에 끼운 도체 회로를 접속하는 도금 스루홀이 형성되고, 또한 필요에 따라 수지 충전재층의 형성과 도체 회로 표면 조화 처리후, 커버 도금층은 도금 스루홀 상에 형성된다는 점을 제외하고, 또한 본 발명의 제 1 태양의 다층 프린트 배선판의 공정(4)에서, 비아 홀의 개구의 형성시, 비아 홀용 개구가 상술된 커버 도금층 상에 형성된다는 점을 제외하고, 본 발명의 제 2 태양의 다층 프린트 배선판은 본 발명의 제 1 태양의 다층 프린트 배선판을 제조하는 방법과 유사한 방법에 의하여 제조될 수 있다.
또한, 상술된 커버 도금층은 다음의 공정 (a) 내지 (c)를 통하여 형성될 수 있다.
즉, (a) 도금 스루홀이 기판에 형성되고, 수지 충전재층이 도금 스루홀에 형성된 후, 박막 도체층이 무전해 도금 처리 또는 스퍼터링 처리에 의하여 수지 충전재층의 노출면을 포함하는 기판의 표면상에 형성된다. 무전해 도금처리가 수행되는 경우, 촉매가 피복될 대상 표면에 미리 공급된다.
(b) 다음, 도금 레지스트가 도금 스루홀(수지 충전재층 포함) 이외의 부분에 형성되고, 전해도금이 도금 납으로서 상술된 박막 도체층을 이용하여 수행된다.
(c) 다음, 전해도금 완료시, 도금 레지스트와 상기 도금 레지스트 하의 박막 도체층이 제거되어 박막 도체층과 전해도금층을 구비하는 커버 도금층을 형성한다.
촉매 공급에서 박막 도체층의 제거까지의 공정 (a) 내지 (c) 대신에, 본 발명의 제 1 태양의 다층 프린트 배선판의 방법 (6) 내지 (8)과 유사한 방법이 채용되어 수행될 수도 있다.
1층을 구비하는 커버 도금층의 형성의 경우, 예컨대 수지 충전재층의 노출면을 포함하는 기판의 표면에 촉매가 공급된 후, 도금 레지스트가 도금 스루홀 이외의 부분에 형성되어, 무전해 도금 처리와 도금 레지스트의 제거가 수행될 수도 있다.
다음, 본 발명의 제 3 태양의 다층 프린트 배선판이 설명될 것이다.
본 발명의 제 3 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고,
상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고,
상술된 기판과 상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고,
스택 비아 구조를 가지는 계층이 다른 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 스택 비아 구조를 가지는 계층이 다른 다른 비아 홀들의 랜드 직경 들과는 다른 것을 특징으로 한다.
본 발명의 제 3 태양의 다층 프린트 배선판은, 스택 비아 구조를 가지는 비아 홀들이 상기 기판과 상기 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키는 도금 스루홀 바로 위에 형성된다는 점에서 본 발명의 제 1 태양의 다층 프린트 배선판과는 다르다.
도 5는 본 발명의 제 3 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이다.
다층 프린트 배선판(500)에서, 기판과 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키기 위한 도금 스루홀(109)이 형성되고, 스택 비아 구조를 가지는 비아 홀들(1071 내지 1072)은 도금 스루홀의 바로 위에 형성된다. 스택 비아 구조를 가진 비아 홀들을 형성하기 위하여, 커버 도금층(118)이 도금 스루홀(109) 상에 형성된다. 또한, 수지 충전재층(110)이 도금 스루홀(109) 내에 형성된다.
이러한 구성을 가지는 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 도금 스루홀 바로 위에 형성되므로, 기판과 층간 수지 절연층을 사이에 끼운 도체 회로들의 배선 거리는 단축되고, 신호 전송 시간이 단축됨과 동시에, 도체 회로들의 설계의 자유도가 향상되어, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족시킬 수 있다.
또한, 본 발명의 제 3 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나의 랜드 직경은 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다르다. 구체적으로는, 예컨대, 도 5에 도시된 다층 프린트 배선판(500)에서, 내층의 비아 홀(1072)의 랜드 직경은 최외층의 비아 홀(1071)의 랜드 직경 보다 폭이 넓고, 비아 홀(1072)의 랜드부(1072a)는 A 영역에 존재한다.
또한, 도 5에 도시된 다층 프린트 배선판(500)에 2층의 비아 홀들이 형성되어도, 3층 이상의 비아 홀들이 형성되어 본 발명의 제 3 태양의 다층 프린트 배선판에서 스택 비아 구조를 가질 수도 있고, 스택 비아 구조를 가진 3층 비아 홀들의 경우, 구성은 본 발명의 제 1 태양의 다층 프린트 배선판의 구성과 유사할 수도 있다. 즉, 다음의 구성이 모두 허용가능하다: 내층의 비아 홀의 랜드 직경은 최외층의 비아 홀의 랜드 직경보다 크고, 비아 홀의 랜드 직경은 A 영역에 존재하며; 최하층의 비아 홀의 랜드 직경은 최외층의 비아 홀의 랜드 직경보다 크며; 내층의 바아 홀과 최외층의 비아 홀의 랜드 직경의 일부는 각각 A 영역의 다른 부분에서 최외층의 비아 홀의 랜드 직경보다 크다.
또한, 내층의 비아 홀들의 랜드 직경들과 최하층의 비아 홀의 랜드 직경 모두는 최외층의 비아 홀의 랜드 직경 보다 클 수도 있다.
또한, A 영역은 비아 홀들의 근처의 층간 수지 절연층들로만 구성되고, 이것은 본 발명의 제 2 태양의 다층 프린트 배선판의 A 영역과 동일하다는 것을 의미한다.
비아 홀들이 이러한 구성을 가지는 경우, 본 발명의 제 1 태양의 다층 프린트 배선판과 유사하게, 보다 큰 랜드 직경들을 가지는 비아 홀들은 층간 수지 절연층에 대한 보강재로서 기능하고, 층간 수지 절연층의 기계적 강도가 향상되며, 특 히 비아 홀의 근처의 층간 수지 절연층에서 크랙이 거의 유발되지 않는다. 즉, 비아 홀들의 랜드부들이 최외층의 비아 홀과 상기 비아 홀에 이웃하는 도체 회로들 사이의 도체 형성 비영역 하의 영역(도 5에서 A 영역)의 일부에 존재하여, 상기 일부분은 층간 수지 절연층의 보강재로서 작용한다.
본 발명의 제 3 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는 2층 이상이라면 한정되지 않고, 도시된 다층 프린트 배선판과 같이, 층들은 2층 일수도 있고, 3층 이상일 수도 있다.
본 발명의 제 1 태양의 다층 프린트 배선판과 유사하게, 상술된 비아 홀들의 랜드 직경들은, 적어도 하나의 랜드부가 A 영역의 비아 홀 측의 적어도 절반 영역에 존재하는 길이인 것이 바람직하고, 적어도 하나의 랜드부가 A 영역을 관통하는 길이인 것이 더욱 바람직하다.
본 발명의 제 3 태양의 다층 프린트 배선판에서 또한, 비아 홀들이 스택 비아 구조를 가지도록 형성되므로, 하층의 비아 홀들의 형상은 필드 비아 형상인 것이 바람직하다.
본 발명의 제 3 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 도금 스루홀 바로 위에 형성되고, 다층 프린트 배선판의 접속 신뢰성을 양호하게 하기 위하여, 커버 도금층이 도금 스루홀 상에 형성되는 것이 바람직하다. 이는, 커버 도금층이 편평한 표면을 가지기 때문이고, 따라서 그 위에 비아 홀들을 형성하는 것이 적합하다.
또한, 도금 스루홀 내에 수지 충전재층을 형성하는 것이 바람직하다. 이는, 도금 스루홀을 수지 충전재로 충전하기 위한 상술된 도금층의 형성에 적합하기 때문이다.
본 발명의 제 3 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 도금 스루홀들 모두의 바로 위에 필수적으로 형성되지 않고, 그 위에 어떠한 다른 비아 홀도 쌓아 올려지지 않은 비아 홀이 바로 위에 형성된 도금 스루홀, 또는 바로 위에 어떠한 비아 홀도 형성되지 않은 도금 스루홀이 존재할 수도 있다.
본 발명의 제 3 태양의 다층 프린트 배선판의 제조 방법은 다음의 공정 순으로 설명될 것이다.
(1) 우선, 도체 회로가 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (1)과 유사한 기판 상에 형성된다.
본 발명의 제 1 태양의 다층 프린트 배선판을 제조하는 방법과는 다르게, 본 발명의 제 3 태양의 다층 프린트 배선판은 기판과 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키기 위한 도금 스루홀을 가지므로, 어떠한 도금 스루홀도 형성되도록 요구되지 않는다.
그러나, 본 발명의 제 3 태양의 다층 프린트 배선판이 기판 만을 사이에 끼운 도체 회로들의 접속 구조를 배제하지 않으므로, 기판을 사이에 끼운 도체 회로들을 전기적으로 접속시키는 도금 스루홀들은 필요에 따라 형성될 수도 있다.
또한, 도체 회로들이 형성된 후, 필요에 따라, 도체 회로들의 표면들이 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (2)에서와 동일한 방 법으로 조화될 수도 있다.
(2) 다음, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 동일한 공정 (3), (4)을 채용함으로써, 열경화 수지와 수지 복합체의 미경화의 수지층 또는 열가소성 수지의 수지층이 도체 회로 상에 형성되고, 비아 홀들의 개구들이 형성되어 층간 수지 절연층을 획득한다.
층간 수지 절연층 형성후, 층간 수지 절연층들과 기판을 관통하는 스루홀들이 형성된다. 스루홀들은 드릴 공정 및 레이저 처리에 의하여 형성될 수도 있다.
(3) 다음, 비아 홀들용 개구의 내벽들과 스루홀들의 내벽들을 포함하는 층간 수지 절연층의 표면에 대하여, 필요에 따라 산 또는 산화제를 이용하여 조화면을 형성한다.
조화면은 층간 수지 절연층과 후 공정에서 형성되는 박막 도체층의 부착성을 높이기 위하여 형성되며, 따라서 층간 수지 절연층과 박막 도체층의 부착성이 충분하다면 이 공정을 수행할 필요는 없다.
또는, 상술된 산과 산화제로서, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (5)에서 사용된 것이 채용될 수도 있다.
(4) 다음, 비아 홀들용 개구가 형성된 층간 수지 절연층의 표면과 스루홀들의 내벽면 상에 박막 도체층이 형성된다.
상술된 박막 도체층의 형성은 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (6)에서 채용된 방법과 동일한 방법, 즉 무전해 도금, 스퍼터링, 및 증착법등으로 수행될 수도 있다.
또한, 박막 도체층이 스루홀들 상에 형성되어 도금 스루홀들을 형성하고, 그 후 도금 스루홀 내에 수지 충전재로 충전되는 것이 바람직하고, 또한 수지 충전재를 덮은 커버 도금층이 그 후 도금 스루홀들 상에 형성되는 것이 더욱 바람직하다.
이것은, 스택 비아 구조를 가지는 비아 홀들이 바로 그 위에 형성되기 위해 적합하기 때문이다.
또한, 이 공정에서 형성될 도금 스루홀들은 기판과 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키기 위한 것만이 아니라, 이들 2개의 도체 회로층들과 상기 기판의 양면 상에 각각 형성된 2개의 도체 회로층들을 포함하여 전체 4층들의 도체 회로층들을 접속시키기 위한 것일 수도 있다.
(5) 다음, 도금 레지스트가 드라이막을 사용하여 상술된 박막 도체층의 일부에 형성되고, 그 후 전해 도금이 도금 납으로서 상술된 박막 도체층을 사용하여 수행되어 레지스트 비형성 영역에 전해도금층을 형성한다.
여기서, 전해도금층은 스루홀의 벽면에 형성된 박막 도체층 상에 또한 형성될 수 있어서, 도금 스루홀의 두께를 두껍게 한다.
(6) 전해도금층 형성후, 도금 레지스트가 박리되고, 그 후 상기 도금 레지스트 하에 존재하는 금속의 박막 도체층이 에칭에 의하여 제거될 수도 있어서 독립적인 도체 회로를 형성한다.
에칭액으로서는, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (8)에 채용된 것과 동일한 에칭액이 채용될 수도 있다.
기판과 층간 수지 절연층을 사이에 끼운, 상기 형성된 도체 회로들은 도금 스루홀들을 통하여 접속된다.
(5), (6)에 설명된 상술된 공정들을 대신하여, 도체 회로들은 다음의 방법들을 채용함으로써 형성될 수도 있다.
즉, 전해도금층이 상술된 박막 도체층의 전체 표면상에 형성된 후, 에칭 레지스트가 드라이막을 이용하여 전해도금층의 일부 상에 형성되고, 그 후 에칭 레지스트 비형성 영역 하의 전해도금층 및 박막 도체층이 에칭에 의하여 제거된 후, 에칭 레지스트가 또한 박리되어 독립적인 도체 회로들을 형성한다.
또한, 상술된 바와 같이, 도체 회로 형성후, 도금 스루홀들의 내부를 수지 충전재로 충전시키는 것이 바람직하고, 그 후 커버 도금층이 도금 스루홀들(수지 충전재층을 포함하여) 상에 형성된다.
상술된 커버 도금층은 다음의 공정 (a) 내지 (c)를 통하여 형성될 수 있다.
즉, (a) 기판과 층간 수지 절연층들을 관통하는 도금 스루홀의 형성 후에, 그리고 도금 스루홀들의 내부에 수지 충전재층을 형성한 후, 박막 도체층은 무전해 도금 처리 또는 스퍼터링 등에 의하여 수지 충전재층의 노출면을 포함하는 회로 기판의 표면 상에 형성된다. 또는, 무전해 도금 처리를 채용하는 경우, 촉매가 도금될 대상 표면에 미리 공급된다.
(b) 다음, 도금 레지스트가 도금 스루홀들(수지 충전재층을 포함하여) 이외의 부분 상에 형성되고, 또한 도금 납으로서 상술된 박막 도체층을 이용하여 전해도금이 전해도금이 수행된다.
(c) 연속하여, 전해도금의 완료시, 도금 레지스트가 분리되고, 도금 레지스 트 하의 박막 도체층이 제거되어 박막 도체층과 전해도금층을 구비하는 커버 도금층을 형성한다.
또한, 촉매 공급에서 박막 도체층 제거까지의 이들 공정 (a) 내지 (c)는 본 발명의 제 1 태양의 다층 프린트 배선판의 공정 (6) 내지 (8)과 동일한 공정에 의하여 수행될 수도 있다.
상술된 커버 도금층은, 본 발명의 제 2 태양의 다층 프린트 배선판과 유사하게, 1층일 수도 있다.
(7) 그 후, 상술된 공정 (2) 내지 (6)이 1회 또는 2회 이상 반복되어, 최외층의 도체 회로들이 층간 수지 절연층 상에 형성되는 기판을 생성한다. 상술된 공정 (2) 내지 (6)을 반복하는 회수는 다층 프린트 배선판의 설계에 따라 적절히 선택될 수도 있다.
여기서, 도금 레지스트 형성의 경우, 도금 레지스트는 스루홀들 바로 위에 비아 홀들을 형성할 수 있도록 형성된다. 또한, 도금 레지스트는 요구되는 랜드 직경을 가지는 비아 홀들을 형성할 수 있도록 형성된다. 즉, 특정 계층에서, 큰 랜드 직경을 가지는 비아 홀들이 형성된다면, 도금 레지스트 비형성 영역의 너비는 넓게 제조되어야 한다.
비아 홀 형성시, 비아 홀이 필드 비아 구조를 가지도록 제조되는 것이 바람직하다. 구체적으로는, 비아 홀들용 개구는 필드 비아 구조를 가지기 위하여 전해도금에 의하여 충전될 수도 있거나, 상면상에 덴트(dent)를 가지는 비아 홀들이 형성되면, 상기 덴트는 필드 비아 구조를 가지기 위하여 도체 함유 페이스트로 충전 될 수도 있다.
또한, 상면에 덴트를 가지는 비아 홀들이 형성된 후, 상기 덴트는 수지 충전재로 충전될 수도 있고, 커버 도금층이 그 위에 형성되어 편평한 상면을 가지는 비아 홀들을 형성할 수도 있다.
전해도금에 의하여 필드 비아 구조를 가지는 비아 홀들을 형성하는 경우, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (7)에서 채용된 전해도금액과 유사한 전해도금액을 사용하는 것이 바람직하다.
(8) 다음, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 동일한 공정 (10), (11)을 채용하여, 솔더 레지스트층이 형성되고, 또한 땜납 범프, BGA, PGA 등이 형성되어 다층 프린트 배선판을 획득한다.
다음, 본 발명의 제 4 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 4 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고,
상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중의 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고,
계층이 다른 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드가 스택 비아 구조를 가진 비아 홀의 외주에 형성된 도체 회로 비형성 영역에 확대하여 형성되는 것을 특징으로 한다.
즉, 본 발명의 제 4 태양의 다층 프린트 배선판에서, 비아 홀들이 형성되어, 비아 홀들의 확대된 랜드들에 의하여 도체 회로 비형성 영역을 보강하거나, 비아 홀들이 형성되어 비아 홀들과 비아 홀들의 랜드들을 가지는 도체 회로 비형성 영역을 차지한다.
본 발명의 제 4 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들은 스택 비아 구조를 가지도록 제조된다.
비아 홀들이 이러한 방식으로 스택 비아 구조를 가지도록 형성되는 경우, 배선 길이가 단축되어, 신호 전송 시간이 단축될 수 있고, 도체 회로의 설계의 자유도가 향상될 수 있고, 따라서 고밀도 배선 처리가 쉬워 진다.
또한, 상술된 다층 프린트 배선판에서, 계층이 다른 비아 홀들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 도체 회로 비형성 영역을 보강하도록 또는 도체 회로 비형성 영역을 차지하도록 확대된다.
이러한 구성을 가지는 비아 홀의 경우에서, 비아 홀과 그 랜드는 층간 수지 절연층용 보강재로서 작용하고, 따라서 층간 수지 절연층의 기계적 강도가 향상되고, 특히 비아 홀 부근의 층간 수지 절연층에 크랙이 거의 발생하지 않는다.
다음, 본 발명의 제 4 태양의 다층 프린트 배선판은 도면을 참조하여 설명될 것이다. 본 발명의 제 4 태양의 다층 프린트 배선판의 실시예의 예들은 본 발명의 제 1 태양의 다층 프린트 배선판의 설명을 참조한 도 1 내지 도 3의 부분 단면도에 도시된 것이다. 따라서, 여기서 본 발명의 제 4 태양의 다층 프린트 배선판은 도 1 내지 도 3을 참조하여 설명될 것이다.
본 발명의 제 4 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들 중 적어도 하나의 랜드는, 스택 비아 구조를 가지는 비아 홀의 외주에 형성된 도체 회로 비형성 영역에 확대되면서 형성된다.
특히, 예컨대, 도 1(a) 및 도 1(b)에 도시된 바와 같이, 내층의 비아 홀(1072)의 랜드는 최외층의 비아 홀(1071)의 랜드 보다 크도록 확대되어 형성된다. 이 경우, 각 계층의 각 비아 홀들은 평면에서 볼 때 원형이고 동심원적인 원형이도록 형성된다.
또한, 예컨대, 도 2(a) 및 도 2(b)에 도시된 바와 같이, 최하층의 비아 홀(1073)의 랜드는 최외층의 비아 홀(1071)의 랜드 보다 크도록 형성될 수도 있다. 이 경우, 각 계층의 각 비아 홀들은 평면에서 볼 때 원형이고 동심원적인 원형이도록 형성된다.
또한, 도 3(a) 및 도 3(b)에 도시된 바와 같이, 내층의 비아 홀(1072)의 랜드와 최하층의 비아 홀(1073)의 랜드의 일부분은 비아 홀(1071)에 이웃하는 도체 회로(105a)와 최외층의 비아 홀(1071)의 사이의 도체 회로 비형성 영역 하의 영역(도면에서 A 영역)의 서로 다른 부분에 최외층의 비아 홀(1071)의 랜드 보다 크도록 확대될 수도 있다. 이 경우, 각 계층의 각 비아 홀들은 평면에서 볼 때, 원형을 가지나, 그 중심은 서로 다른 지점에 위치되며, 즉 내층의 비아 홀의 외연의 중심과 최하층의 비아 홀의 외연의 중심은, 이들간의 최외층의 비아 홀의 외연의 중심을 가지면서 서로 대향하는 위치에 형성된다. 또한, 내층의 비아 홀의 외연의 중심과 최하층의 비아 홀의 외연의 중심인 이들간의 최외층의 비아 홀의 외연의 중 심을 가지면서 서로 대향하는 위치 이외의 위치에 존재할 수도 있다.
이러한 방식으로, 스택 비아 구조를 가지는 비아 홀들 중 적어도 하나의 랜드가 확대되는 경우, 층간 수지 절연층(102) 뿐만 아니라, 비아 홀들의 랜드부(1072a, 1093b) 또한 최외층의 비아 홀과 상기 비아 홀에 이웃하는 도체 회로 간의 도체 회로 비형성 영역 하의 영역(A 영역)의 일부에 존재한다. 이 경우, 스택 비아 구조를 가지는 전체 비아 홀들은 상술된 바와 같은 작용과 효과를 제공할 수 있다. 즉, 비아 홀들과 그 랜드부들이 층간 수지 절연층들에 대한 보강재로서 작용하므로, A 영역의 기계적 강도가 향상되고, 크랙 발생과 층간 수지 절연층들로부터의 도체 회로와 비아 홀들의 분리가 방지될 수 있다.
또한, 도 1 내지 도 3에서, 101은 기판을, 114는 솔더 레지스트층을, 117은 땜납 범프를 나타낸다.
비아 홀들의 형상은 도 1 내지 도 3에 도시된 것에 한정되지 않고, 도시되지 않았으나, 내층의 비아 홀(1072)의 랜드와 최하층의 비아 홀(1073)의 랜드 모두는 최외층의 비아 홀의 랜드 보다 크도록 확대될 수도 있다.
각 계층의 비아 홀들의 랜드 직경들은 서로 유사하거나 상이할 수도 있다.
상술된 예에서 또한, 각 계층이 다른 비아 홀들의 형상은 평면에서 볼 때 원형이나, 평면에서 볼때의 비아 홀들의 형상인 원형에 한정되지 않고, 타원형이나 직사각형일 수도 있다.
본 발명의 제 4 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는 2층 이상이라면 한정되지 않고, 도시된 다층 프린트 배선판과 같은 3층 일수도 있으며, 2층 또는 4층 이상일 수도 있다.
또한, 확대된 비아 홀들의 일부는 스택 비아 구조를 가지는 비아 홀들의 외주의 일부에 형성된 도체 회로 비형성 영역의 평면도에서 도체 회로 비형성 영역의 너비의 절반 또는 보다 넓은 영역에 존재하는 것이 바람직하고, 상술된 도체 회로 비형성 영역의 전체 영역에 존재하는 것이 더 바람직하다.
이는, 랜드의 일부를 이러한 영역에 존재하도록 하기 위한 비아 홀들의 확대는 상술된 도체 회로 비형성 영역의 보강을 보증하기 때문이고, 상술된 도체 회로 비형성 영역은 확실하게 비아 홀들과 그 랜드들에 의하여 차지되기 때문이다.
도 1 내지 도 3에 도시된 다층 프린트 배선판의 상술된 부분의 구성 이외의 구성은 본 발명의 제 1 태양의 다층 프린트 배선판의 구성과 동일하므로, 그 설명은 생략한다.
또한, 본 발명의 제 4 태양의 다층 프린트 배선판에서, 모든 계층의 모든 다른 비아 홀들이 스택 비아 구조를 가지도록 제조되는 것은 아니나, 다른 비아 홀들이 쌓여지지 않은 몇몇 비아 홀들이 존재할 수도 있다.
다음, 본 발명의 제 4 태양의 다층 프린트 배선판의 제조 방법이 설명된다.
본 발명의 제 4 태양의 다층 프린트 배선판은, 상술된 바와 같이, 계층이 다른 비아 홀들 중 적어도 하나의 랜드가 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 도체 회로 비형성 영역에 확대되면서 형성된다는 점에서, 본 발명의 제 1 태양의 다층 프린트 배선판과는 다르다.
따라서, 본 발명의 제 4 태양의 다층 프린트 배선판은, 계층이 다른 비아 홀 들 중 적어도 하나의 랜드가 도체 회로 비형성 영역에 확대되면서 형성된다는 점을 제외하고, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법과 유사한 제조 방법에 의하여 제조될 수 있다.
구체적으로는, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 공정 (7) 내지 (9)에서, 비아 홀의 랜드가 확대되는 동안 형성되는 경우, 도금 레지스트 비형성 영역이 도금 레지스트 형성시 보다 넓게 제조된다는 것을 제외하고, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법이 채용될 수 있다.
또한, 본 발명의 제 1 태양의 다층 프린트 배선판의 제조 방법의 표면 조화 공정(2)에서, 형성될 조화면 또는 조화층의 요철은 0.1㎛ 내지 5㎛인 것이 바람직하다.
다음, 본 발명의 제 5 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 5 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고,
상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고,
상술된 기판을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고,
스택 비아 구조를 가지는 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 비아 홀의 외주에 형성된 도체 회로 비형성 영역에서 확대되도록 형성되는 것을 특징으로 한다.
따라서, 본 발명의 제 5 태양의 다층 프린트 배선판은, 스택 비아 구조를 가지는 비아 홀들이 도금 스루홀의 바로 위에 형성된다는 점에서, 본 발명의 제 4 태양의 다층 프린트 배선판과는 다르다.
다음, 본 발명의 제 5 태양의 다층 프린트 배선판은 도면을 참조하여 설명될 것이다. 본 발명의 제 5 태양의 다층 프린트 배선판의 실시예들의 예는 본 발명의 제 2 태양의 다층 프린트 배선판의 설명을 참조한 도 4의 부분 단면도에 도시된 실시예를 포함한다. 따라서, 여기서, 본 발명의 제 5 태양의 다층 프린트 배선판은 도 4를 참조하여 설명될 것이다.
본 발명의 제 5 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 도체 회로 비형성 영역에 확대되면서 형성된다. 즉, 비아 홀들은 비아 홀의 확대된 랜드에 의하여 도체 회로 비형성 영역을 보강하도록, 또는 비아 홀과 비아 홀의 랜드를 가진 도체 회로 비형성 영역을 차지하도록 형성된다.
구체적으로는, 예컨대, 본 발명의 제 5 태양의 다층 프린트 배선판은 본 발명의 제 4 태양의 다층 프린트 배선판의 구성과 동일한 구성을 가질 수도 있다. 즉, 도 4에 도시된 다층 프린트 배선판(40)과 같이, 구성은: 내층의 비아 홀(1072)의 랜드는 확대되면서 형성되어 비아 홀(1072)의 랜드부(1072a)가 A 영역에 존재하 도록 하고; 최하층의 비아 홀의 랜드는 확대되는 동안 형성되어 비아 홀의 랜드부가 A 영역에 존재하도록 하고; 내층의 비아 홀의 랜드와 최외층의 비아 홀의 랜드의 일부분이 A 영역의 각 서로 다른 영역에서 최외층의 비아 홀의 랜드보다 더 크도록 확대되면서 형성되는 구조일 수도 있다.
또는, 상술된 A 영역은 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 층간 수지 절연층들 만으로 구성된 도체 회로 비형성 영역을 의미하고, 그 의미는 본 발명의 제 2 태양의 다층 프린트 배선판의 A 영역의 의미와 동일하다.
또한, 최하층의 비아 홀의 랜드와 내층의 비아 홀의 랜드 모두는 최외층의 비아 홀들의 랜드 보다 크도록 확대되면서 형성되는 구성일 수도 있다.
비아 홀의 랜드가 확대되면서 형성되는 경우, 본 발명의 제 4 태양의 다층 프린트 배선판과 유사하게, 비아 홀과 비아 홀의 랜드는 층간 수지 절연층에 대한 보강재로서 기능하고, 층간 수지 절연층의 기계적 강도가 증가하며, 특히 비아 홀들 근처의 층간 수지 절연층에서 크랙이 거의 발생하지 않는다. 이것은, 비아 홀의 랜드부가 최외층의 비아 홀과 비아 홀에 이웃하는 도체 회로 간의 도체 회로 비형성 영역 하의 영역(도 4에서 A 영역)의 일부에 존재하고, 상기 일부분은 층간 수지 절연층들의 보강재로서 작용하기 때문이다.
또한, 본 발명의 제 5 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는 2층 이상이면 특히 제한되지 않고, 도시된 다층 프린트 배선판와 같은 3층일 수도 있고, 2층 또는 4층 이상일 수도 있다.
또한, 본 발명의 제 5 태양의 다층 프린트 배선판에서, 확대된 비아 홀들의 일부는 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 도체 회로 비형성 영역의 평면도에서 도체 회로 비형성 영역의 너비에서 절반의 또는 보다 넓은 영역에 존재하는 것이 바람직하고, 상술된 도체 회로 비형성 영역의 전체 영역에 존재하는 것이 더 바람직하다.
또한, 도 4에 도시된 다층 프린트 배선판의 상술된 부분 이외의 구성은 본 발명의 제 2 태양의 다층 프린트 배선판과 동일하여, 그 설명은 생략한다.
또한, 본 발명의 제 5 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 모든 도금 스루홀의 바로 위에 필수적으로 형성되지 않으며, 다른 어떠한 비아 홀도 그 위에 쌓이지 않은 비아 홀이 바로 위에 형성되는 도금 스루홀 또는 그 바로 위에 어떠한 비아 홀도 형성되지 않은 도금 스루홀이 존재할 수도 있다.
다음, 본 발명의 제 5 태양의 다층 프린트 배선판의 제조 방법이 설명된다.
본 발명의 제 5 태양의 다층 프린트 배선판은, 상술된 바와 같이, 스택 비아 구조를 가지는 비아 홀이 도금 스루홀 바로 위에 형성된다는 점에서, 본 발명의 제 4 태양의 다층 프린트 배선판과 다르다.
따라서, 본 발명의 제 5 태양의 다층 프린트 배선판은, 비아 홀이 도금 스루홀 바로 위에 형성된다는 점을 제외하고, 본 발명의 제 4 태양의 다층 프린트 배선판의 제조 방법과 동일한 제조 방법으로 제조될 수 있다.
구체적으로는, 본 발명의 제 4 태양의 다층 프린트 배선판의 제조 방법에서, 기판을 사이에 끼운 도체 회로를 접속하는 도금 스루홀이 형성되고, 또한 필요에 따라 수지 충전재층이 형성되고 도체 회로 표면의 표면 조화가 수행된 후, 커버 보금층이 도금 스루홀 상에 형성되고, 또한 기판 상에 형성된 수지층에 비아 홀들용 개구의 형성시 비아 홀들용 개구가 상술된 커버 도츰층 상에 형성된다는 점 외에, 다층 프린트 배선판은 본 발명의 제 4 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
커버 도금층은 본 발명의 제 2 태양의 다층 프린트 배선판의 제조 방법에서 커버 도금층 형성의 공정과 동일한 공정을 통하여 형성될 수 있다.
다음, 본 발명의 제 6 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 6 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층을 구비하고,
상술된 층간 수지 절연층을 통하여 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되고,
상술된 기판과 상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 도금 스루홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
스택 비아 구조를 가지는 비아 홀이 상술된 도금 스루홀의 바로 위에 형성되고,
스택 비아 구조를 가지는 상술된 비아 홀들의 랜드들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 상술된 비아 홀의 외주에 형성된 도체 회로 비형성 영역에서 확대되도록 형성되는 것을 특징으로 한다.
따라서, 본 발명의 제 6 태양의 다층 프린트 배선판은, 스택 비아 구조를 가 지는 비아 홀들이 기판과 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키는 도금 스루홀의 바로 위에 형성된다는 점에서, 본 발명의 제 4 태양의 다층 프린트 배선판과는 다르다.
다음, 본 발명의 제 6 태양의 다층 프린트 배선판은 도면을 참조하여 설명될 것이다. 본 발명의 제 6 태양의 다층 프린트 배선판의 실시예들의 예는 본 발명의 제 3 태양의 다층 프린트 배선판의 설명을 참조한 도 5의 부분 단면도에 도시된 실시예를 포함한다. 따라서, 여기서, 본 발명의 제 6 태양의 다층 프린트 배선판은 도 5를 참조하여 설명될 것이다.
본 발명의 제 6 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들 중 적어도 하나의 랜드는 스택 비아 구조를 가지는 비아 홀들의 외주에 형성된 도체 회로 비형성 영역에 확대되면서 형성된다. 즉, 비아 홀들은 비아 홀의 확대된 랜드에 의하여 도체 회로 비형성 영역을 보강하도록, 또는 비아 홀과 비아 홀의 랜드를 가진 도체 회로 비형성 영역을 차지하도록 형성된다.
구체적으로는, 예컨대 도 5의 다층 프린트 배선판(500)에 도시된 바와 같이, 비아 홀(1072)의 랜드는 최외층의 비아 홀(1071)의 랜드보다 크도록 확대되면서 형성되고, A 영역에 비아 홀(1072)의 랜드부(1072a)가 존재한다.
또한, 도 5에 도시된 다층 프린트 배선판(500)에서, 2층의 비아 홀들이 형성되고, 본 발명의 제 5 태양의 다층 프린트 배선판은 스택 비아 구조를 가진 3층 이상의 비아 홀들을 가지도록 형성될 수도 있고, 3층의 비아 홀들이 스택 비아 구조를 가지도록 형성되는 경우의 구성은 본 발명의 제 4 태양의 다층 프린트 배선판의 구성과 동일한 구성일 수도 있다. 즉, 구성은: 내층의 비아 홀의 랜드는 최외층의 비아 홀의 랜드 보다 크도록 확대되면서 형성되어, 비아 홀의 랜드부가 A 영역에 존재하고; 최하층의 비아 홀의 랜드는 최외층의 비아 홀의 랜드 보다 크도록 확대되면서 형성되고; 내층의 비아 홀의 랜드와 최외층의 비아 홀의 랜드의 일부분이 A 영역 등의 각 서로 다른 영역에서 최외층의 비아 홀의 랜드보다 더 큰 구성이다.
또한, 내층의 비아 홀의 랜드와 최하층의 비아 홀의 랜드 모두는 최외층의 비아 홀의 랜드 보다 크다.
또는, 상술된 A 영역은 스택 비아 구조를 가지는 비아 홀들 근처의 층간 수지 절연층들 만으로 구성된 도체 회로 비형성 영역이고, 이는 본 발명의 제 5 태양의 다층 프린트 배선판의 A 영역과 동일하다는 것을 의미한다.
비아 홀의 랜드가 확대되도록 형성되는 경우, 본 발명의 제 3 태양의 다층 프린트 배선판과 유사하게, 비아 홀과 비아 홀의 랜드는 층간 수지 절연층에 대한 보강재로서 기능하고, 층간 수지 절연층의 기계적 강도가 증가하며, 특히 비아 홀들 근처의 층간 수지 절연층에 크랙이 거의 발생하지 않는다. 이것은, 비아 홀의 랜드부가 최외층의 비아 홀과 비아 홀에 이웃하는 도체 회로 간의 도체 회로 비형성 영역 하의 영역(도 5에서 A 영역)의 일부에 존재하고, 상기 일부분은 층간 수지 절연층들의 보강재로서 작용하기 때문이다.
또한, 본 발명의 제 6 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들의 층수는 2층 이상이면 특히 제한되지 않고, 도시된 다층 프린트 배선판와 같은 2층일 수도 있고, 3층 이상일 수도 있다.
또한, 본 발명의 제 6 태양의 다층 프린트 배선판에서, 확대된 비아 홀들의 랜드부의 일부는 스택 비아 구조를 가지는 비아 홀들의 외부에 형성된 도체 회로 비형성 영역의 평면도에서 도체 회로 비형성 영역의 너비에서 절반의 또는 보다 넓은 영역에 존재하는 것이 바람직하고, 상술된 도체 회로 비형성 영역의 전체 영역에 존재하는 것이 더 바람직하다.
도 5에 도시된 다층 프린트 배선판의 상술된 부분 이외의 구성은 본 발명의 제 3 태양의 다층 프린트 배선판과 동일하여, 그 설명은 생략한다.
또한, 본 발명의 제 6 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들은 모든 도금 스루홀의 바로 위에 필수적으로 형성되지 않으며, 다른 어떠한 비아 홀도 그 위에 쌓이지 않은 비아 홀이 바로 위에 형성되는 도금 스루홀, 또는 그 바로 위에 어떠한 비아 홀도 형성되지 않은 도금 스루홀이 존재할 수도 있다는 것이 허용된다.
다음, 본 발명의 제 6 태양의 다층 프린트 배선판의 제조 방법이 설명된다.
본 발명의 제 6 태양의 다층 프린트 배선판은, 계층이 다른 비아 홀들 중에서 적어도 하나의 비아 홀의 랜드가 도체 회로 비형성 영역에 확대되면서 형성된다는 점을 제외하고, 본 발명의 제 3 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
구체적으로는, 본 발명의 제 3 태양의 다층 프린트 배선판의 제조 방법의 공정 (7)에서, 도금 레지스트 형성시, 도금 레지스트가 도금 스루홀 바로 위에 비아 홀들을 형성할 수 있도록 형성되고; 비아 홀들의 랜드들이 넓게 되도록 형성될 때, 도금 레지스트 형성시, 도금 레지스트 비형성 영역이 넓게 제조된다는 점을 제외하고, 본 발명의 제 3 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법이 다층 프린트 배선판을 제조하는 데 채용된다.
다음, 본 발명의 제 7 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 7 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하도록 형성되고,
상술된 층간 수지 절연층들 중에서 최외층에서의 층간 수지 절연층의 선팽창 계수는 다른 층들에서의 층간 수지 절연층의 선팽창 계수 보다 작거나, 다른 층들에서의 층간 수지 절연층들의 선팽창 계수와 동일한 것을 특징으로 한다.
본 발명의 제 7 태양의 다층 프린트 배선판에서, 최외층의 층간 수지 절연층의 선팽창 계수는 다른 층간 수지 절연층의 선팽창 계수보다 작다. 따라서, 스택 비아 구조를 가지도록 형성된 비아 홀들 중에서 최상층의 비아 홀에서, 층간 수지 절연층들 중에서 선팽창 계수의 차이로 인하여 발생된 응력이 작고, 따라서 최외층의 층간 수지 절연층에서 크랙이 거의 발생하지 않는다.
또한, 본 발명의 제 7 태양의 다층 프린트 배선판에서, 계층이 다른 층들의 비아 홀은 스택 비아 구조를 가지도록 형성된다. 따라서, 상술된 바와 같이, 배선 길이가 짧아져서, 신호 전송 시간이 단축되고, 도체 회로의 설계의 자유도가 증가할 수 있으며, 따라서 고밀도 배선 처리가 쉬워진다.
또한, 본 발명의 제 7 태양의 다층 프린트 배선판에서, 최외층 이외의 층간 수지 절연층(상술된 다른 층간 수지 절연층)의 선팽창 계수가 작은 경우, 상술된 최외층의, 그리고 상술된 다른 층간 수지 절연층의 층간 수지 절연층의 선팽창 계수는 동일할 수도 있다.
이는, 이 경우에서 최외층의 층간 수지 절연층을 포함하여 층간 수지 절연층 모두에서 크랙이 거의 발생하지 않기 때문이다.
본 발명의 제 7 태양의 다층 프린트 배선판에서, 도체 회로들과 층간 수지 절연층들이 연속하여 기판상에 적층되고, 상술된 층간 수지 절연층들을 사이에 끼운 도체 회로들이 비아 홀들을 통하여 접속되고, 솔더 레지스트층이 최외층에 형성된다.
상술된 기판의 예들은, 유리 에폭시 기판, 폴리이미드 기판, 비스말레이미드-트리아진 수지 기판, 플루오로수지 기판 등과 같은 절연 기판을 포함한다.
상술된 도체 회로들은 금속, 예컨대 Cu, Ni, P, Pd, Co, W 및 이들의 합금으로 제조되고, 도금 처리 등에 의하여 형성된다. 도체 회로들의 실제 형성 방법은 후술한다.
상술된 기판의 양면 상에 적층된 도체 회로들을 접속시키는 도금 스루홀들은 기판 상에 형성될 수도 있고, 도금 스루홀들의 내부는 수지 충전재층으로 충전되는 것이 바람직하다.
상술된 다층 프린트 배선판에서, 후술할 것인 스택 비아 구조를 가지는 비아 홀들은 도금 스루홀들의 바로 위에 형성될 수도 있고, 이 경우, 수지 충전재층으로 도금 스루홀의 내부를 충전시키고, 도금 스루홀 상에 커버 도금층을 형성하는 것이 바람직하다. 이는, 커버 도금층의 형성이 비아 홀들과 도금 스루홀들의 접속 신뢰성을 우수하도록 하기 때문이다.
상술된 층간 수지 절연층들은, 예컨대 열경화성 수지, 감광성 수지, 열가소성 수지, 열경화성 수지와 열가소성 수지와의 수지 복합체, 및 열경화성 수지와 감광성 수지와의 수지 복합체로 형성될 수도 있다.
상술된 열경화성 수지의 구체예는 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리에스테르 수지, 비스말레이미드 수지, 폴리올레핀형 수지, 폴리페닐렌 에테르 수지 등을 포함한다.
상술된 에폭시 수지의 구체예로서는, 예컨대 크레솔-노보락형 에폭시 수지, 비스페놀 A-형 에폭시 수지, 비스페놀 F-형 에폭시 수지, 페놀-노보락형 에폭시 수지, 알킬페놀-노보락형 에폭시 수지, 비스페놀 F-형 에폭시 수지, 나프탈렌형 에폭시 수지, 디사이클로펜타디엔형 에폭시 수지, 페놀과 페놀릭 하이드록실기를 함유하는 방향족 알데히드의 응축액의 에폭시 화물, 트리글리시딜이소시안뉴레이트, 알리사이클릭 에폭시 수지 등을 포함한다. 이들은 단독으로 사용되거나, 이들 중 2 이상의 복합물로서도 사용될 수도 있다. 따라서, 그 내열성이 우수하다.
상술된 폴리오레핀 수지는, 예컨대 폴리에틸렌, 폴리스티렌, 폴리프로필렌, 폴리이소부틸렌, 폴리부타디엔, 폴리이소프렌, 시클로올레핀형 수지, 이들 수지 재료들의 코폴리머들 등을 포함한다.
상술된 감광성 수지는, 예컨대 아크릴 수지 등을 포함한다.
또한, 감광성을 상술된 열경화성 수지에 제공함으로써 획득된 것은 감광성 수지로서 채용될 수 있다. 구체예들은 열경화성 수지의 열경화기(예컨대, 에폭시 수지의 에폭시기)와 메타아크릴산 또는 아크릴산을 반응시켜 아크릴기를 도입함으로써 획득된 것을 포함한다.
상술된 열가소성 수지는, 예컨대 페녹시 수지, 폴리에테르술폰, 폴리술폰 등을 포함한다.
열경화성 수지와 열가소성 수지의 수지 복합체는, 예컨대 상술된 열경화성 수지와 상술된 열가소성 수지를 포함하는 것을 포함한다. 그 중에서도, 열경화성 수지로서 에폭시 수지 및/또는 페놀 수지를 포함하고, 열가소성 수지로서 페녹시 수지 및/또는 폴리에테르술폰(PES)을 포함하는 것이 바람직하다.
또한, 감광성 수지와 열경화성 수지의 상술된 복합체는, 예컨대 상술된 감광성 수지와 상술된 열가소성 수지를 포함하는 것을 포함한다.
상술된 수지 조성물들의 일예는 조화면 형성용 수지 조성물을 포함한다. 조화면 형성용 상술된 수지 조성물들은, 예컨대, 산, 알칼리, 및 산화제에서 선택된 적어도 한 종류를 함유하는 조화액에 용해가능한 물질이 산, 알칼리, 및 산화제에서 선택된 적어도 하나의 종류를 함유하는 조화액에 거의 용해되지 않는 미경화 내열 수지 매트릭스에 분산된 것을 포함한다.
또한, "거의 용해되지 않는" 및 "용해가능한" 이라는 용어는, 동일한 조화액에 대하여 동일한 기간 동안 함침되는 경우에, 상대적으로 높은 용해속도를 편의상 "용해가능" 이라고 칭하고, 상대적으로 느린 용해속도를 편의상 "거의 용해가능하지 않은"으로 칭한다는 것을 의미한다.
상술된 내열 수지 매트릭스는 상술된 조화액을 사용하는 층간 수지 절연층 상에 조화면 형성시 조화면의 형상을 유지할 수 있는 것이 바람직하고, 상기 수지 매트릭스의 예는 열경화성 수지, 열가소성 수지, 및 이들의 복합물 등을 포함한다. 또한, 감광성 수지일 수도 있다. 이는, 비아 홀용 개구를 형성하는 공정에서 노광 및 현상 처리에 의하여 개구가 형성될 수 있기 때문이다.
상술된 열경화성 수지의 예는, 에폭시 수지, 페놀 수지, 폴리이미드 수지, 폴리올레핀 수지, 플루오로수지 등을 포함한다. 또한, 감광성을 이들 열경화성 수지 재료들에게 제공함으로써 획득된 수지, 즉 메타아크릴산, 아크릴산 등을 이용하는 열경화성기의 (메타)아크릴화에 의하여 획득된 수지가 사용될 수도 있다. 구체적으로는, 에폭시 수지의 (메타)아크릴레이트가 바람직하며, 또한 1분자 중에 2 이상의 에폭시기를 함유하는 에폭시 수지가 보다 바람직하다.
상술된 열가소성 수지의 예는, 페녹시 수지, 폴리에테르술폰, 폴리술폰, 폴리페닐렌술폰, 폴리페닐렌설파이드, 폴리페닐에테르, 폴리에테르이미드 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 용해가능한 물질의 예는, 무기 입자, 수지 입자, 금속 입자, 고무 입자, 액상 수지, 액상 고무 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상 의 조합으로 사용될 수도 있다.
상술된 무기 입자의 예는, 알루미나, 수산화알루미늄 등의 알루미늄 화합물; 탄산칼슘, 수산화칼슘 등의 칼슘 화합물; 탄산칼륨 등의 칼륨 화합물; 마그네시아, 돌로마이트, 염기성 탄산마그네슘, 탤크 등의 마그네슘 화합물; 실리카, 제올라이트 등의 실리콘 화합물을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 알루미나 입자는 플루오르화수소산에 용해되어 이에 의하여 제거될 수 있고, 탄산칼슘은 염산에 용해되어 제거될 수 있다. 나트륨 함유 실리카와 돌로마이트는 알칼리 수용액에 용해되어 제거될 수 있다.
상술된 수지 입자의 예는, 열경화성 수지와 열가소성 수지 등을 구비하는 것과, 산, 알칼리, 및 산화제로부터 선택된 적어도 한 종류의 화합물을 함유하는 조화액에 함침하는 경우 상술된 내열 수지 매트릭스의 용해도 보다 높은 용해 속도를 가진다면, 특히 어떠한 특정 제한없이 사용될 수 있으며, 구체적으로는 예로서, 아미노 수지(멜라민 수지, 유레아 수지, 구아나민 수지 등), 에폭시 수지, 페놀 수지, 페녹시 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오로 수지, 비스마레이미드-트리아진 수지 등을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 수지 입자는 미리 경화 처리를 받는 것이 요구된다. 이것은, 경화가 수행되지 않는다면, 상술된 수지 입자는 수지 매트릭스 용해용 용매에 용해되어 균일하게 혼합되고, 따라서 수지 입자는 선택적으로 단독으로 용해제거될 수 없다.
상술된 금속 입자의 예는, 금, 은, 구리, 주석, 아연, 스테인레스스틸, 알루미늄, 니켈, 철, 납 등을 포함한다. 이들은 단독으로, 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
또한, 상술된 금속 입자는 표면층 상에 수지 등으로 코팅될 수도 있어서, 절연 특성을 보증한다.
열경화성 수지를 포함하는 수지 조성물이 이러한 수지 조성물로서 사용되는 경우, 180℃ 보다 높지 않은 유리 전이 온도를 가지는 것을 사용하는 것이 바람직하다.
이는, 180℃를 초과하는 유리 전이 온도를 가지는 수지 조성물의 경우, 열경화를 위한 온도가 200℃를 초과하므로, 기판이 가열시 때때로 뒤틀리거나, 용해시 난감한 문제점이 발생한다.
또한, 상술된 다층 프린트 배선판에서, 최외층의 층간 수지 절연층의 선팽창 계수는 다른 층간 수지 절연층의 선팽창 계수보다 작거나, 다른 층간 수지 절연층의 선팽창 계수와 동일하다.
그러므로, 본 발명의 제 7 태양의 다층 프린트 배선판에서, 최외층의 층간 수지 절연층의 선팽창 계수과 다른 층간 수지 절연층의 선팽창 계수는 상술된 관계를 가지는 층간 수지 절연층을 형성할 수 있는 수지 조성물을 선택한다.
스택 비아 구조를 가지는 비아 홀에서 응력이 거의 발생하지 않으므로, 특히 이러한 층간 수지 절연층들이 형성된 다층 프린트 배선판에서의 최상층의 비아 홀에서 층간 수지 절연층에 크랙이 거의 발생하지 않고, 우수한 접속 신뢰성이 제공 될 수 있다.
또한, 상술된 다층 프린트 배선판에서, 계층이 다른 비아 홀들은 스택 비아 구조를 가지도록 형성된다.
스택 비아 구조를 가지는 비아 홀들에서, 신호 전송 시간이 단축될 수 있고, 도체 회로의 설계 자유도가 향상되고, 따라서 고밀도 배선 처리가 쉬워진다.
또한, 상술된 스택 비아 구조를 가지는 상술된 비아 홀들에서, 스택 비아 구조를 가지는 상술된 비아 홀들의 랜드 직경들 중 적어도 하나는 스택 비아 구조를 가지는 다른 비아 홀들의 랜드 직경들과는 다르다.
이는, 비아 홀들이 이러한 구성을 가질 때, 큰 랜드 직경을 가지는 비아 홀은 층간 수지 절연층들의 보강재로서 기능하고, 따라서 층간 수지 절연층들의 기계적 강도가 증가하고, 특히 비아 홀들 근처의 층간 수지 절연층들에 크랙이 거의 발생하지 않는다.
상술된 다층 프린트 배선판의 비아 홀들의 형상은 바람직하게는 필드 비아 형상이다. 이는, 필드 비아 형상을 가지는 비아 홀들이 평편한 상면을 가지고, 따라서 이들은 스택 비아 구조를 가지는 비아 홀들을 형성하는 데 적합하기 때문이다.
또한, 상술된 비아 홀들은 상술된 도체 회로들과 유사하게, 금속, 예컨대 Cu, Ni, P, Pd, Co, W 및 이들의 합금으로 제조되고, 도금 등에 의하여 형성된다. 비아 홀들의 실제 형성 방법은 후술한다.
또한, 본 발명의 제 7 태양의 다층 프린트 배선판에서, 모든 계층에서의 다 른 비아 홀들이 스택 비아 구조를 가지는 것은 필수적이지 않고, 다른 비아 홀들이 쌓이지 않은 비아 홀들이 존재할 수도 있다는 것이 허용된다.
다음, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법은 다음의 공정 순으로 설명된다.
(1) 우선, 상술된 수지 기판 또는 그 양면에 구리박이 형성된 구리 점착 적층판이 개시 재료로서 사용되고, 도체 회로들이 상기 기판 상에 형성된다.
구체적으로는, 예컨대 기판의 양면 전체 상에 무전해 도금 등에 의하여 스프레드 상태에서의 도체층을 형성한 후, 도체 회로 패턴에 대응하는 에칭 레지스트가 도체층 상에 형성되고, 그 후 에칭이 수행된다.
또한, 구리 점착 적층판이 스프레드 상태의 도체층이 형성된 기판으로서 사용될 수 있다.
또한, 도금 스루홀이 기판의 양면 상에 형성된 도체 회로들을 접속시키도록 형성되는 경우, 스루홀들은 이미 형성되고, 그 후 전해 도금이 또한 스루홀들의 벽면들에 대하여 실행되어, 기판을 사이에 끼운 도체 회로들을 접속시키기 위한 도금 스루홀을 형성한다.
도금 스루홀의 형성후, 상기 도금 스루홀의 내부를 수지 충전재로 충전시키는 것이 바람직하다. 이 때, 도체 회로 비형성 영역 내부를 수지 충전재로 충전시키는 것이 또한 바람직하다.
상술된 수지 충전재의 예는 에폭시 수지, 경화제, 및 무지 입자를 함유하는 수지 조성물 등을 포함한다.
또한, 도금 스루홀들과 도체 회로 비형성 영역의 내부가 수지 충전재로 충전되는 경우, 도금 스루홀의 내벽들과 도체 회로들의 측면들은 표면 조화 처리를 받는다. 이는, 수지 충전재와 도금 스루홀 등 간의 부착력이 향상되기 때문이다.
또한, 표면 조화 처리는 공정 (2)에서 채용된 방법과 유사한 방법으로 수행될 수도 있으며, 후술한다.
커버 도금층이 도금 스루홀 상에 형성되는 경우, 커버 도금층이 예컨대 다음의 공정 (a) 내지 (c)에 의하여 형성될 수 있다.
즉, (a) 내부에 수지 충전재층을 포함하는 도금 스루홀 형성의 상술된 공정후, 박막 도체층이 무전해 도금, 스퍼터링 등에 의하여 수지 충전재층의 노출면을 포함하는 기판의 표면상에 형성된다. 또한, 무전해 도금이 채용될 때, 촉매가 도금될 대상 표면에 미리 공급된다.
(b) 다음, 도금 레지스트가 도금 스루홀(수지 충전재층 포함) 이외의 부분에 형성되고, 전해도금이 도금 납으로서 상술된 박막 도체층을 이용하여 수행된다.
(c) 연속하여, 전해도금 완료시, 도금 레지스트 분리와 상기 도금 레지스트 하의 박막 도체층의 제거가 수행된다.
이러한 공정 (a) 내지 (c)를 통하여, 2층, 박막 도체층 및 전해도금층을 구비하는 커버 도금층이 형성될 수 있다.
촉매 공급에서 박막 도체층의 제거까지의 공정 (a) 내지 (c) 은, 공정 (6) 내지 (8)에 채용된 방법과 동일한 방법으로 수행될 수 도 있고, 후술할 것이다.
또한, 1층을 구비하는 커버 도금층의 형성의 경우, 예컨대 수지 충전재층의 노출면을 포함하는 기판의 표면에 촉매가 공급된 후, 도금 레지스트가 도금 스루홀 이외의 부분에 형성되어, 무전해 도금과 도금 레지스트의 제거가 수행될 수도 있다.
(2) 다음, 필요에 따라, 도체 회로의 표면 조화 처리가 수행된다. 요철 처리 방법은, 예컨대 흑화(산화)- 환원 처리, 유기산과 제 2 구리 복합물 등을 함유하는 혼합 용액을 사용하는 에칭 처리, Cu-Ni-P 침상 합금 도금등의 처리를 포함한다. 표면 조화 처리가 수행되어 후공정에서 형성되는 층간 수지 절연층에 부착력을 보장하고, 따라서, 도체 회로와 층간 수지 절연층 간의 부착력이 충분하다면, 이 공정을 수행할 필요가 없다.
(3) 다음, 열경화성 수지 또는 수지 복합체를 구비하는 미경화 수지층 또는 열가소성 수지를 함유하는 수지층이 도체 회로 상에 형성된다.
상술된 미경화 수지층은 미경화 수지를 롤 코터, 커튼 코터 등으로 도포하여 형성될 수도 있고, 또는 미경화(반경화) 수지막을 열적으로 부착시켜 형성될 수도 있다. 또한, 미경화 수지막의 일면에 구리박과 같은 금속층을 형성함으로써 획득된 수지막이 부착될 수도 있다.
열가소성 수지를 함유하는 수지층은 그 위에 막 형상으로 형성된 수지 형성체를 열적으로 부착시킴으로써 형성되는 것이 바람직하다.
(4) 다음, 열경화성 수지 또는 열경화성 수지를 함유하는 수지 복합체를 사용하여 층간 수지 절연층이 형성되는 경우, 미경화 수지층은 경화 처리에 의하여 경화되고, 동시에 비아 홀용 개구가 형성되어 층간 수지 절연층들을 획득한다.
상술된 비아 홀용 개구는 레이저 처리에 의하여 형성되는 것이 바람직하다. 상술된 레이저 처리는 경화 처리전 또는 경화 처리 후에 수행될 수도 있다.
또한, 감광성 수지와 감광성 수지를 함유하는 수지 복합체의 층간 수지 절연층의 형성의 경우, 비아 홀용 개구는 노광 및 현상 처리를 수행하여 형성될 수도 있다. 또한, 이 경우, 노광 및 현상 처리는 상술된 경화 처리 전에 수행된다.
또한, 재료로서 열가소성 수지를 사용하는 층간 수지 절연층의 형성의 경우, 비아 홀용 개구는 레이저 처리에 의하여 열가소성 수지를 구비하는 수지층에 대하여 형성될 수도 있어서 층간 수지 절연층을 획득한다.
이 때 채용된 레이저는, 예컨대 탄산 가스 레이저, 엑시머 레이저, UV 레이저, YAG 레이저 등을 포함한다. 이들은 형성될 비아 홀용 개구의 형상 등을 고려하여 적절히 채용될 수도 있다.
상술된 비아 홀용 개구를 형성하는 경우, 마스크를 통한 홀로그램법의 엑시머 레이저에 의한 레이저 빔 방사는 한번에 비아 홀들용 다수의 개구들을 형성할 수 있도록 한다.
또한, 탄산 가스 레이저의 단펄스를 이용하여 비아 홀용 개구를 형성하는 경우, 개구부의 잔존하는 수지가 적을 수 있고, 개구 주변부의 수지로의 데미지가 작다.
광학계 렌즈와 마스크를 통하여 레이저 빔을 방사하는 경우, 비아 홀들용 다수의 개구들이 한번에 형성될 수 있다.
이는, 광학계 렌즈들과 마스크의 사용이 동일한 방사 각도에서 동일한 강도 의 레이저 빔을 동시에 복수의 부분으로 방사할 수 있도록 하기 때문이다.
또한, 상술된 층간 수지 절연층의 두께가 구체적으로 한정되지 않아도, 일반적으로 5㎛ 내지 50㎛ 인 것이 바람직하다. 또한, 비아 홀용 개구의 개구 직경이 구체적으로 제한되지 않아도, 일반적으로 40㎛ 내지 200㎛인 것이 바람직하다.
기판과 층간 수지 절연층을 사이에 끼운 도체 회로들을 접속시키는 도금 스루홀의 형성의 경우, 층간 수지 절연층과 기판을 관통하는 스루홀들이 이 공정에서 형성된다. 스루홀들은 드릴 공정, 레이저 처리 등에 의하여 형성될 수 있다.
(5) 다음, 비아 홀용 개구의 내벽을 포함하는 층간 수지 절연층의 표면은 필요에 따라 산 또는 산화제를 사용하여 표면 조화 처리에 의하여 조화된다.
또한, 조화면은 그 위에 형성될 박막 도체층으로의 층간 수지 절연층의 부착 특성을 향상시키기 위하여 형성되고, 따라서 부착력이 층간 수지 절연층과 박막 도체층 사이에 충분하다면, 조화면은 형성될 필요가 없다. 또한, 기판과 층간 수지 절연층을 관통하는 스루홀들이 형성되는 경우, 그 벽면들은 표면 조화 처리를 받을 수도 있다.
상술된 산의 예는 황산, 질산, 염산, 인산, 포름산 등을 포함하고, 상술된 산화제의 예는 크롬산, 크롬산 혼합물, 과망간산 나트륨 등의 과망간산염을 포함한다.
조화면이 형성된 후, 알칼리 수용액, 중화액 등을 사용하여 층간 수지 절연층의 표면을 중화시키는 것이 바람직하다. 이는, 산과 산화제가 다음 단계에 영향을 미치는 것을 방지하기 위해서이다.
또한, 상술된 조화면의 형성을 위하여, 플라즈마 처리등이 채용될 수도 있다.
(6) 다음, 박막 도체층이 비아 홀용 개구가 형성된 층간 수지 절연층의 표면 상에 형성된다.
상술된 박막 도체층은 무전체 도금, 스퍼터링, 또는 증착법 등에 의하여 형성될 수 있다. 또한, 층간 수지 절연층의 표면이 표면 조화를 하지 않는 경우에, 상술된 박막 도체층은 스퍼터링에 의하여 형성되는 것이 바람직하다.
또한, 박막 도체층이 무전해 도금으로 형성되는 경우, 촉매가 도금될 표면에 미리 공급된다. 상술된 촉매의 예는 팔라디움클로라이드 등을 포함한다.
상술된 박막 도체층의 두께가 특히 한정되지 않아도, 박막 도체층이 무전해 도금에 의하여 형성되는 경우, 그 두께는 바람직하게는 0.6㎛ 내지 1.2㎛이고, 스퍼터링에 의한 형성의 경우, 그 두께는 바람직하게는 0.1㎛ 내지 1.0㎛이다.
또한, 기판과 층간 수지 절연층을 관통하는 스루홀들이 상술된 공정 (4)에서 형성되는 경우, 박막 도체층은 스루홀 상에 형성되어 도금 스루홀을 형성한다. 또한, 이 경우, 도금 스루홀 내에 수지 충전재층을 형성하는 것이 바람직하고, 그 후 커버 도금층이 도금 스루홀 상에 형성될 수도 있다.
또한, 이러한 방식으로 형성된 도금 스루홀들은 기판과 층간 수지 절연층들을 사이에 끼운 도체 회로들을 접속시킬 뿐만 아니라, 도체 회로들의 전체 4층, 즉 이들 도체 회로들의 2층들과 기판의 양면 상에 형성된 도체 회로들의 2층의 4층을 또한 접속시킨다.
(7) 다음, 도금 레지스트는 드라이막을 이용하여 상술된 박막 도체층의 부분 상에 형성되고, 그 후 전해 도금이 도금 레지스트 비형성 영역에 전해도금층을 형성하기 위하여 도금 납으로서 상술된 박막 도체층을 이용하여 수행된다.
여기서, 도금 레지스트는 요구되는 랜드 직경을 가지는 비아 홀들을 형성하도록 형성된다. 즉, 특정 계층에서, 큰 랜드 직경을 가지는 비아 홀이 형성된다면, 도금 레지스트 비형성 영역의 너비는 넓게 제조되어야 한다.
또한, 이 공정에서, 비아 홀용 개구는 전해도금에 의하여 충전될 수도 있어서 필드 비아 구조가 되어 후공정에서 형성되는 비아 홀들의 형상이 필드 비아 형상이 되도록 한다. 이는, 필드 비아 형상을 가지는 비아 홀들이 스택 비아 구조의 형성에 적합하기 때문이다.
또한, 이 공정에서, 상면상의 오목부를 가지는 전해도금층이 형성된 후, 상기 오목부가 도체 함유 페이스트로 충전되어 상면을 편평하게 하거나, 상면상에 오목부를 가지는 전해도금층이 일단 형성된 후, 오목부는 수지 충전재 등으로 충전될 수도 있고, 또한 커버 도금층이 형성되어 상면을 편평하게 할 수도 있다.
전해도금이 충전을 위하여 수행되는 경우, 예컨대 다음의 조성을 가지는 전해도금액이 전해도금 처리를 수행하기 위하여 채용된다.
즉, 50 g/l 내지 300 g/l의 황산구리, 30g/l 내지 200g/l의 황산, 25mg/l 내지 90mg/l의 염소 이온, 및 적어도 레벨링제와 광택제를 구비하는 1 mg/l 내지 1000mg/l의 첨가제를 함유하는 전해도금액이 채용되어 전해도금 처리를 수행한다.
이러한 조성의 전해도금액으로, 비아 홀용 개구는, 비아 홀의 개구 직경, 수 지 절연층의 재료 및 두께, 및 층간 수지 절연층의 조화면의 존재에 상관없이 충전될 수 있다.
부가적으로, 상술된 전해도금액은 고농도의 구리 이온을 함유하므로, 구리 이온은 비아 홀용 개구에 충분히 제공될 수 있으며, 비아 홀용 개구의 도금은 40㎛/hour 내지 100㎛/hour 의 도금 속도로 수행될 수 있어서, 고속 전해도금 공정이 가능하다.
상술된 전해도금액은 100 g/l 내지 250 g/l 의 황산 구리, 50 g/l 내지 150 g/l의 황산, 30 mg/l 내지 70 mg/l의 염소이온, 및 적어도 레벨링제와 광택제를 구비하는 1mg/l 내지 600mg/l의 첨가제를 함유하는 조성물을 가지는 것이 바람직하다.
또한, 상술된 전해도금액에서, 상술된 첨가제는 적어도 레벨링제와 광택제를 구비할 수도 있고, 다른 성분을 포함할 수도 있다.
상술된 레벨링제는, 예컨대 폴리에틸렌, 젤라틴, 및 그 유도체 등을 포함한다.
또한, 상술된 광택제는, 예컨대 산화황과 그 관련 화합물, 황화수소와 그 관련 화합물, 및 다른 황 화합물등을 포함한다.
상술된 레벨링제의 배합량은 바람직하게는 1mg/l 내지 1000mg/l이고, 상술된 광택제의 배합량은 바람직하게는 0.1mg/l 내지 100mg/l이고, 양자의 배합비율은 바람직하게는 (2:1) 내지 (10:1) 이다.
(8) 다음, 도금 레지스트는 분리되고, 도금 레지스트 하에 존재하는 박막 도 체층이 에칭에 의하여 제거되어, 독립적인 도체 회로를 형성한다. 에칭 용액의 예들은, 황산-과산화수소수용액, 과황산암모늄 등의 과황산염수용액, 염화제2철, 염화제2구리, 염산 등을 포함한다. 또한, 에칭 용액으로서, 상술된 제2구리화합물과 유기산을 함유하는 혼합액이 사용될 수도 있다.
또한, (7), (8)에 설명된 상술된 방법에 대신하여, 다음의 방법이 도체 회로를 형성하기 위하여 채용될 수도 있다.
즉, 상술된 박막 도체층의 전체 표면 상에 전해도금층을 형성한 후, 에칭 레지스트가 드라이막을 이용하여 전해도금층의 부분상에 형성된 뒤, 비에칭 레지스트 형성 영역 하의 박막 도체층과 전해도금층이 에칭에 의하여 제거되고, 그 후 에칭 레지스트가 또한 분리되어 독립적인 도체 회로를 형성한다.
(9) 그 후, 상술된 (3) 내지 (8)의 공정은 1회 또는 2회 이상 반복되어, 최상층상에 도체 회로가 형성된 층간 수지 절연층이 형성된 기판을 제작한다. 덧붙혀, 상술된 공정 (3) 내지 (8)의 반복회수는 다층 프린트 배선판의 설계에 따라 적절히 선택될 수도 있다.
이 경우, 각 비아 홀들은 다른 비아 홀들 바로 위에 형성되어, 스택 비아 구조를 가지는 비아 홀들을 형성한다. 또한, 상술된 공정 (7), (8)에서, 기판과 층간 수지 절연층들을 관통하는 도금 스루홀이 형성되는 경우, 스택 비아 구조를 가지는 비아 홀들이 도금 스루홀들 상에 형성될 수도 있다.
또한, 스택 비아 구조를 가지는 비아 홀들이 형성될 때, 그리고 이들 중 적어도 하나의 랜드 직경이 다른 비아 홀들의 랜드 직경과는 다르도록 제조되는 경 우, 도금 레지스트 비형성 영역의 크기는 도금 레지스트 형성시 조정될 수도 있다.
또한, 반복 공정에서, 최외층에 층간 수지 절연층을 형성할 때, 최외층의 층간 수지 절연층이 형성되어, 다른 층간 수지 절연층의 선팽창 계수보다 작은 선팽창 계수를 가진다. 또한, 다른 층간 수지 절연층들의 선팽창 계수를 고려하여, 층간 수지 절연층용 재료가 선택된다.
또한, 상술된 다른 층간 수지 절연층의 선팽창 계수가 충분히 낮을 경우, 최외층의 층간 수지 절연층과 다른 층간 수지 절연층은 동일한 재료로 제조될 수도 있다.
(10) 다음, 최상층의 도체 회로를 포함하는 기판 상에, 땜납 범프용 복수의 개구들을 가지는 솔더 레지스트층이 형성된다.
구체적으로는, 미경화 솔더 레지스트 조성물이 롤 코터, 커튼 코터 등에 의하여 도포되거나, 막처럼 형성된 솔더 레지스트 조성물이 압착된 후, 땜납 범프용 개구들이 레이저 처리와 노광 현상 처리에 형성되고, 필요에 따라 경화 처리가 수행되어 솔더 레지스트층을 형성한다.
상술된 솔더 레지스트층은, 예컨대 폴리페닐렌에테르 수지, 폴리올레핀 수지, 플루오로 수지, 열가소성 엘라스토머, 에폭시 수지, 폴리이미드 수지 등을 함유하는 솔더 레지스트 조성물을 이용하여 형성될 수도 있다.
또한, 상술된 것 이외의 솔더 레지스트 조성물은, 예컨대 노보락형 에폭시 수지의 (메타)아크릴레이트, 이미다졸 경화제, 2작용기성 (메타)아크릴산에스테르모노머, 분자량 500 내지 5000 정도의 (메타)아크릴산에스테르 중합체, 비스페놀형 에폭시 수지 등을 구비하는 열경화성 수지, 다가 아크릴 모노머등의 감광성 모노머, 글리콜 에테르형 용제등을 함유하는 페이스트형 플로이드를 포함하고, 그 점도는 25℃에서 1~10Paㆍs로 조정되는 것이 바람직하다.
상술된 솔더 레지스트 조성물은 엘라스토머와 무기 필러를 함유할 수도 있다.
또한, 솔더 레지스트 조성물로서, 상업적으로 유용한 솔더 레지스트 조성물이 사용될 수도 있다.
또한, 땜납 범프용 상술된 개구들을 형성하기 위하여 채용된 레이저는 비아 홀들용 상술된 개구들의 형성시 채용된 것과 동일한 레이저일 수도 있다.
다음, 필요에 따라, 땜납 패드가 땜납 범프용 개구들의 하면에 노출된 도체 회로의 표면상에 형성된다.
상술된 땜납 패드는, 니켈, 팔라디움, 금, 은, 플래티넘 등과 같은 내부식성 금속으로 상술된 도체 회로 표면을 피복함으로써 형성될 수도 있다.
구체적으로는, 니켈-금, 니켈-은, 니켈-팔라디움, 니켈-팔라디움-금 등과 같은 금속 재료를 이용하여 형성하는 것이 바람직하다.
또한, 상술된 땜납 패드는, 예컨대 도금, 증착, 전착 등에 의하여 형성될 수 있으며, 이들 중에서 피복층의 균일성이 우수하다는 관점에서 도금이 바람직하다.
(11) 다음, 땜납 페이스트는 땜납 범프용 상술된 개구들에서 충전되어, 리플로우 처리를 하거나, 땜납 페이스트 충전후, 도전성 핀이 설치된 후 리플로우 처리를 하여 땜납 범프 또는 BGA(Ball Grid Array) 또는 PGA(Pin Grid Array)를 형성한 다.
제품 인식 문자를 형성하기 위한 문자 인쇄 공정과 솔더 레지스트층 변형을 위한 산소, 테트라클로로카본 등의 플라즈마 처리가 수행될 수도 있다.
이러한 공정을 통하여, 본 발명의 제 7 태양의 다층 프린트 배선판이 제조될 수 있다.
다음, 본 발명의 제 8 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 8 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고,
상술된 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층이 100 ppm/℃ 이하의 선팽창 계수를 가지는 것을 특징으로 한다.
본 발명의 제 8 태양의 상술된 다층 프린트 배선판에서, 최외층의 적어도 층간 수지 절연층의 선팽창 계수는 낮으며 100ppm/℃이하이다. 따라서, 스택 비아 구조를 가지도록 형성된 비아 홀들 중에서 최상층의 비아 홀들에서, 층간 수지 절연층의 선팽창 계수의 차로 발생된 응력은 작고, 최외층의 층간 수지 절연층에 크랙이 거의 발생되지 않는다.
본 발명의 제 8 태양의 다층 프린트 배선판은 또한, 계층이 다른 비아 홀들이 스택 비아 구조를 가지는 방식으로 형성된다. 따라서, 상술된 바와 같이, 배선 길이가 단축되어, 신호 전송 시간이 단축될 수 있다. 따라서, 고속 성능을 가지는 다층 프린트 배선판에 대한 요구를 만족할 수 가 있고, 도체 회로의 설계의 자유도가 향상될 수 있고, 따라서 고밀도 배선에 대한 요구를 만족할 수 있다.
본 발명의 제 8 태양의 다층 프린트 배선판은, 최외층의 층간 수지 절연층의 선팽창 계수가 100 ppm/℃ 보다 크지 않다는 점에서만, 본 발명의 제 7 태양의 다층 프린트 배선판과 다르고, 상술된 특성들 외의 전체 구조는 본 발명의 제 7 태양의 다층 프린트 배선판의 구조와 동일하다. 따라서, 여기서 다층 프린트 배선판의 최외층의 층간 수지 절연층만을 상세히 설명하고, 다른 구성부재와 전체 구조의 설명은 생략한다.
최외층의 상술된 층간 수지 절연층용 재료는 상술된 범위 내의 선팽창 계수를 가지는 층간 수지 절연층을 형성할 수 있으면 제한되지 않고, 예컨대 100ppm/℃ 이하의 선팽창 계수를 제공하기 위한 수지 조성물은 본 발명의 제 7 태양의 다층 프린트 배선판의 층간 수지 절연층을 형성하기 위하여 채용된 것과 유사한 수지 조성물들 중에서 적절히 선택될 수도 있다.
구체적으로는, 예들은 크레솔-노보락형 에폭시 수지, 감광성 모노머를 함유하는 혼합 조성물과, 폴리에테르술폰(PES), 수지 입자(폴리메르폴, Sanyo Chemical Industries, Ltd. 제조)등을 함유하는 혼합 조성물과, 경화제 등의 다른 첨가제를 함유하는 혼합 조성물을 혼합함으로써 획득된 수지 조성물을 포함한다.
상술된 선팽창 계수는 30 ppm/℃ 내지 90 ppm/℃인 것이 바람직하다.
선팽창 계수가 30 ppm/℃ 미만이면, 강성이 높고, 예컨대 면이 조화되어 조화면이 되는 경우, 조화면의 요철은 유지될 수 없다. 한편, 상기 계수가 상술된 범위 이내에 있다면, 크랙 저항이 우수하고, 조화면의 형상 유지 특성이 우수하다.
또한, 본 발명의 제 8 태양의 다층 프린트 배선판에서, 최외층 이외의 층간 수지 절연층들의 선팽창 계수는 또한 100 ppm/℃ 이하인 것이 바람직하다.
이는, 층간 수지 절연층과 비아 홀들 간에 응력이 거의 발생되지 않고, 다층 프린트 배선판에 보다 우수한 신뢰성이 제공될 수 있기 때문이다.
또한, 이러한 층간 수지 절연층들을 구비하는 본 발명의 제 8 태양의 다층 프린트 배선판은, 최외층의 층간 수지 절연층이 상술된 바와 같은 선팽창 계수를 가지는 층간 수지 절연층을 형성할 수 있는 수지 조성물을 사용하여 형성된다는 점을 제외하고,본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
다음, 본 발명의 제 9 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 9 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중 계층이 다른 비아 홀들이 형성되어 스택 비아 구조를 형성하고,
상술된 층간 수지 절연층들 중에서 최외층에서의 적어도 층간 수지 절연층이 입자 및 고무 성분을 함유하고, 100 ppm/℃ 이하의 선팽창 계수를 가지는 것을 특징으로 한다.
본 발명의 제 9 태양의 다층 프린트 배선판에서, 최외층의 적어도 층간 수지 절연층의 선팽창 계수는 100ppm/℃이하로 낮고, 따라서, 스택 비아 구조를 가지도록 형성된 비아 홀들 중에서 최상층의 비아 홀들에서, 층간 수지 절연층의 선팽창 계수의 차로 발생된 응력은 작고, 최외층의 층간 수지 절연층에 크랙이 거의 발생되지 않는다.
또한, 입자가 상술된 다층 프린트 배선판의 층간 수지 절연층에 첨가되므로, 형상 유지 특성은 우수하고, 고무 성분이 첨가되므로, 고무 성분의 유연성과 반발 탄성으로, 응력이 층간 수지 절연층에 영향을 주어도, 응력은 흡수되거나 완화될 수 있다.
상술된 다층 프린트 배선판은 또한, 계층이 다른 비아 홀들이 스택 비아 구조를 가지는 방식으로 형성된다. 따라서, 상술된 바와 같이, 배선 길이가 단축된다. 그러므로, 신호 전송 시간이 단축될 수 있어서, 고속 성능을 가지는 다층 프린트 배선판에 대한 요구를 만족할 수 가 있고, 도체 회로의 설계의 자유도가 향상될 수 있고, 따라서 고밀도 배선을 만족할 수 있다.
본 발명의 제 9 태양의 다층 프린트 배선판은, 입자와 고무 성분이 최외층의 층간 수지 절연층에 첨가되고, 최외층의 층간 수지 절연층의 선팽창 계수가 100 ppm/℃ 보다 크지 않다는 점에서만, 본 발명의 제 7 태양의 다층 프린트 배선판과 다르고, 상술된 특성들 외의 전체 구조는 본 발명의 제 7 태양의 다층 프린트 배선판의 구조와 동일하다. 따라서, 여기서 다층 프린트 배선판의 최외층의 층간 수지 절연층만을 상세히 설명하고, 다른 구성부재와 전체 구성의 설명은 생략한다.
최외층의 상술된 층간 수지 절연층용 재료는, 입자와 고무 성분을 함유하고, 상술된 범위 내의 선팽창 계수를 가지는 층간 수지 절연층을 형성할 수 있으면 제한되지 않고, 예컨대 본 발명의 제 7 태양의 다층 프린트 배선판의 층간 수지 절연층을 형성하기 위하여 채용된 것과 유사한 수지 조성물에 입자와 고무 성분을 함유하고, 100ppm/℃ 이하의 선팽창 계수를 제공할 수 있는 수지 조성물이 적절히 선택될 수도 있다.
상술된 층간 수지 절연층에 첨가된 입자는 무기입자, 수지입자, 및 금속입자들 중에서 적어도 한 종류가 선택되는 것이 바람직하다.
상술된 무기 입자들은, 예컨대 알루미나, 수산화알루미늄 등의 알루미늄 화합물; 탄산칼슘, 수산화칼슘 등의 칼슘 화합물; 탄산칼륨 등의 칼륨 화합물; 마그네시아, 돌로마이트, 염기성 탄산마그네슘, 탤크 등의 마그네슘 화합물; 실리카, 제오라이트 등의 실리콘 화합물을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 수지 입자들은, 예컨대 아미노 수지(멜라닌 수지, 유레아 수지, 구아나민 수지 등), 에폭시 수지, 페놀 수지, 페녹시 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오로 수지, 비스마레이미드-트리아진 수지 등을 포 함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 금속 입자들은, 예컨대 금, 은, 구리, 주석, 아연, 스테인레스스틸, 알루미늄, 니켈, 철 납 등을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 금속 입자들은 표면 상에 수지 등으로 코팅될 수도 있어서, 절연 특성을 보장한다.
층간 수지 절연층이 본 발명의 제 7 태양의 다층 프린트 배선판에 설명된 표면 조화를 위하여 수지 조성물을 사용하여 형성되는 경우, 표면 조화용 수지 조성물이 입자를 포함하므로, 부가적인 입자의 첨가가 이 때에는 필요하지 않다.
상술된 층간 수지 절연층에 첨가된 고무 성분은, 예컨대 아크리온니트릴-부타디엔 고무, 폴리클로로프렌 고무, 폴리이소프렌 고무, 아크릴 고무, 폴리설파이드형 합성고무, 플루오로 고무, 우레탄 고무, 실리콘 고무, ABS 수지 등을 포함한다.
또한, 폴리부타디엔 고무; 에폭시 변성, 우레탄 변성, (메타)아크리온니트릴 변성 등의 다양한 변성 폴리부타디엔 고무; 카르복실기를 가지는 (메타)아크리온니트릴-부타디엔 고무 등이 또한 사용될 수도 있다.
이러한 입자 및 고무 성분을 함유하는 층간 수지 절연층용 재료의 구체예는, 예컨대 폴리부타디엔 고무와 실리카 입자등을, 예컨대 비스페놀 A형 에폭시 수지, 크레솔-노보락형 에폭시 수지, 및 페놀노보락 수지를 함유하는 수지 성분과 혼합함으로써 획득된 수지 조성물을 포함한다.
상술된 입자와 고무 성분의 혼합비는 구체적으로 제한되지 않으나, 층간 수지 절연층의 형성후 혼합량에 기초하여, 입자는 1 중량% 내지 25 중량%인 것이 바람직하고, 고무 성분은 5 중량% 내지 20 중량% 인 것이 바람직하다. 이는, 이 범위 내에서 상술된 특성을 획득할 수 있고, 열팽창 계수가 기판과 솔더 레지스트층 간에 조정될 수 있고, 층간 수지 절연층 형성시 경화 수축에 의한 응력이 완화될 수 있기 때문이다. 보다 바람직한 혼합량은 입자에 대하여 3 중량% 내지 18 중량%, 고무 성분에 대하여 7 중량% 내지 18 중량%이다.
또한, 본 발명의 제 9 태양의 다층 프린트 배선판에서, 본 발명의 제 8 태양과 유사하게, 최외층의 층간 수지 절연층의 선팽창 계수는 바람직하게는 30 ppm/℃ 내지 90 ppm/℃이다.
또한, 본 발명의 제 9 태양의 다층 프린트 배선판에서, 최외층의 선팽창 계수 이외의 층간 수지 절연층의 선팽창 계수는 또한 100 ppm/℃ 이하인 것이 바람직하다. 이는 층간 수지 절연층과 비아 홀들 간에 응력이 거의 발생하지 않기 때문이다.
또한, 상술된 다층 프린트 배선판에서, 최외층 이외의 층간 수지 절연층은 입자와 고무 성분을 함유하는 것이 바람직하다. 이는 상술된 효과가 최외층 이외의 층간 수지 절연층에 획득될 수 있기 때문이다.
이러한 층간 수지 절연층들을 구비하는 본 발명의 제 9 태양의 다층 프린트 배선판은, 최외층의 층간 수지 절연층이 입자와 고무 성분을 함유하는 수지 조성물을 사용하여 형성되어 상술된 범위내의 선팽창 계수를 가지는 층간 수지 절연층을 형성할 수 있다는 점을 제외하고, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
또한, 본 발명의 제 8 및 제 9 태양의 다층 프린트 배선판에서, 계층이 다른 모든 비아 홀들이 스택 비아 구조를 가질 필요는 없고, 다른 비아 홀들이 쌓이지 않는 비아 홀들이 존재할 수도 있다는 것이 허용된다.
다음, 본 발명의 제 10 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 10 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중 계층이 다른 비아 홀들이 서로 쌓아 올려지고,
상술된 쌓아 올린 비아 홀들 중에서 적어도 하나의 비아 홀이 그 중심이 다른 비아 홀들에서 벗어나서 다른 비아 홀들 상에 쌓아 올려지고, 다른 비아 홀들이 그들의 중심이 대략 서로 중첩되어 서로 쌓아 올려진 것을 특징으로 한다.
본 발명의 제 10 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들 중에서 적어도 하나는 그 중심이 다른 비아 홀들의 중심으로부터 시프트되어 쌓아 올려서, 비아 홀들과 층간 수지 절연층들의 선팽창 계수의 차이로 인하여 발생된 응력이 분산될 수 있고, 특히 최상층의 비아 홀 상에 쌓아 올린 비아 홀들의 일부 상에 고응력의 집중이 방지될 수 있고, 따라서, 응력 집중에 기인하는 층간 수지 절 연층의 크랙은 거의 발생하지 않고, 다층 프린트 배선판에 우수한 신뢰성이 제공된다.
또한, 상술된 다층 프린트 배선판에서, 그 중심이 시프트되면서 쌓아 올려진 비아 홀 이외의 비아 홀들이 쌓이는 동안, 그 중심들은 서로 대략 중첩되고, 이러한 방식으로 쌓아 올려진 비아 홀로, 배선 거리가 단축되어 신호 전송 시간이 단축될 수 있고, 도체 회로의 설계 자유도가 증가할 수 있으며, 따라서 고밀도 배선 처리가 쉬워진다.
이하, 본 발명의 제 10 태양의 다층 프린트 배선판을 도면을 참조하여 설명한다.
도 32 및 도 33은 각각 (a) 본 발명의 제 10 태양의 다층 프린트 배선판의 일실시예의 일부를 개략적으로 도시하는 부분 단면도이고, (b)는 (a)에 도시된 다층 프린트 배선판의 비아 홀만을 개략적으로 도시하는 사시도를 나타낸다.
도 32에 도시된 바와 같이, 다층 프린트 배선판(700)에서, 도체 회로(205)와 층간 수지 절연층(202)이 기판(201) 상에 연속 적층되고, 층간 수지 절연층(202)을 사이에 끼운 도체 회로(205)가 비아 홀들을 통하여 각각 접속되어 있다. 또한, 최외층에 땜납 범프(217)를 가지는 솔더 레지스트층(214)이 형성된다.
또한, 다층 프린트 배선판(700)에서, 서로 쌓아 올려짐으로써 형성된 비아 홀들(207a 내지 207d)은, 최상층의 비아 홀(207d)(제 4 층의 비아 홀)이 형성되고, 그 중심이 이전 비아 홀 하의 층에서의 비아 홀(207c)(제 3 층의 비아 홀)의 중심으로부터 시프트되고, 계층이 다른 내층에서의 비아 홀들(207a 내지 207c)(제 1 층 내지 제 3 층의 비아 홀들)이 그 중심들이 서로 대략 중첩되어 적층되어 있는 방식으로 형성된다.
이러한 방식으로, 최상층의 비아 홀이 그 중심이 최상층하의 층의 비아 홀의 중심에서 시프트되어 쌓이므로, 쌓인 비아 홀들의 일부에서 고응력 집중이 억제될 수 있다.
또한, 비아 홀들(207)(207a 내지 207d)은 필드 비아 형상을 가진다. 필드 비아 형상을 가지는 비아 홀들은 편평한 상면을 가지고, 따라서 서로 쌓이기에 적합하다.
또한, 도 33에 도시된 바와 같이, 본 발명의 다층 프린트 배선판(800)에서, 최상층의 비아 홀(307d)(제 4 층의 비아 홀)이 최상층 하의 층에서의 비아 홀(307a)(제 3 층의 비아 홀) 상에 쌓이고, 그 중심이 대략 중첩되며, 비아 홀(307c)이 비아 홀(307b)(제 2 층에서의 비아 홀) 상에 쌓이고, 그 중심들이 서로 시프트되며, 내층의 비아 홀들(제 1 및 제 2 층에서의 비아 홀들)이 서로 쌓이고, 그 중심들이 대략 중첩되는 방식으로, 쌓아올려진 비아 홀들(307a 내지 307d)이 형성되는 것이 허용된다. 이러한 구조의 다층 프린트 배선판(800)에서, 응력의 집중을 억제하기 위한 상술된 효과가 획득될 수 있다.
또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 쌓인 비아 홀들의 형상은 상술된 형상에 제한되지 않고, 비아 홀들이 4층들에서 쌓일 경우, 다음의 배열이 허용가능하다: 예컨대, 제 2 내지 제 4 층의 비아 홀들의 중심들은 대략 중첩되고, 제 1 층의 중심만이 시프트되고; 또는 제 2 내지 제 4 층의 각 비아 홀들 의 중심들이 그들의 하층들에서 비아 홀들의 중심들로부터 시프트된다. 물론, 쌓일 비아 홀들의 층수는 한정되지 않고, 2층 또는 3층, 5층 이상일 수도 있다.
본 발명의 제 10 태양의 다층 프린트 배선판에서, 비아 홀들이, 하층 비아 홀의 비랜드부의 외연(도 32에서 A1으로 도시된)과 상층 비아 홀의 바닥면(도 32에서 B1으로 도시된)이 중첩되지 않는 방식으로 그 중심들이 시프트되면서 쌓이는 것이 바람직하다.
하층 비아 홀의 비랜드부의 외연과 상층 비아 홀의 바닥면이 중첩되는 경우, 각 비아 홀들에 형성된 응력은 중첩된 비아 홀들의 부분(예컨대 상층의 비아 홀) 상에 집중될 가능성이 있으나, 하층 비아 홀의 비랜드부의 외연과 상층 비아 홀의 바닥면이 중첩되지 않는 경우, 각 비아 홀에서의 응력이 분산되어, 쌓인 비아 홀들의 일부 상에 거의 응력이 집중되지 않으며, 따라서 응력의 집중에 기인한 문제점들이 거의 발생되지 않는다.
또한, 하층 비아 홀의 비랜드부의 외연과 상층 비아 홀의 바닥면의 외연 간의 거리(도 32에서, L3로 도시된)는, 예컨대 하층 비아 홀들의 비랜드부들의 직경이 대략 40㎛ 내지 200㎛인 경우, 구체적으로는 5㎛ 내지 70㎛ 인 것이 바람직하다.
이는, 상기 거리가 상술된 범위내에 있으면, 상술된 바와 같이 쌓인 비아 홀들의 일부 상에 응력이 거의 집중되지 않고, 따라서 설계의 자유도가 보장될 수 있기 때문이다.
다음, 본 발명의 제 10 태양의 다층 프린트 배선판의 구성 부재가 설명된다.
본 발명의 제 10 태양의 다층 프린트 배선판에서, 도체 회로와 층간 수지 절연층이 기판 상에 연속 적층되고, 상술된 층간 수지 절연층을 사이에 끼운 상술된 도체 회로가 비아 홀들을 통하여 접속되고, 또한, 최외층에 솔더 레지스트층이 형성된다.
상술된 기판과 상술된 도체 회로들의 재료들의 예들은, 본 발명의 제 7 태양의 다층 프린트 배선판의 기판과 도체 회로들용 재료들과 유사한 재료들을 포함한다. 또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 본 발명의 제 7 태양의 다층 프린트 배선판의 구조와 유사한 구조를 가지는 도금 스루홀이 기판을 사이에 끼운 도체 회로들을 접속시키도록 형성될 수도 있다.
또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 상술된 기판과 상술된 층간 수지 절연층을 관통하는 도금 스루홀이 형성될 수도 있다. 이러한 도금 스루홀들의 형성은 기판과 층간 수지 절연층들을 사이에 끼운 도체 회로들을 전기적으로 접속가능하게 한다.
또한, 상술된 층간 수지 절연층은 본 발명의 제 7 태양의 다층 프린트 배선판의 층간 수지 절연층들과 유사한 것을 포함할 수도 있다. 여기서, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 최외층의 적어도 층간 수지 절연층은 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 바람직하고, 모든 층간 수지 절연층들이 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 더욱 바람직하다.
층간 수지 절연층의 선팽창 계수가 낮은 경우, 층간 수지 절연층, 비아 홀들, 기판과 도체 회로들 간의 선팽창 계수의 차이에 기인한 응력은 거의 발생하지 않으며, 따라서 층간 수지 절연층과 비아 홀들간의 분리, 층간 수지 절연층들에서의 크랙은 거의 발생하지 않는다. 따라서, 상술된 범위 내의 선팽창 계수를 가지는 층간 수지 절연층을 구비하는 다층 프린트 배선판에 우수한 신뢰성이 제공된다.
상술된 층간 수지 절연층의 선팽창 계수는 30 ppm/℃ 내지 90 ppm/℃인 것이 더 바람직하다. 선팽창 계수가 30 ppm/℃ 미만일 경우, 강성은 높고, 예컨대 표면이 조화되는 경우, 조화면의 요철은 유지될 수 없는 반면, 상술된 범위 내에 있으면, 크랙 저항이 우수하고, 조화면 형상 유지 특성이 우수하다.
또한, 입자 및 고무 성분은 상술된 층간 수지 절연층들에 첨가되는 것이 바람직하다.
입자가 첨가되면, 층간 수지 절연층의 형상 유지 특성이 향상되고, 고무 성문이 첨가되면, 고무 성분의 유연성 및 반발 탄성으로 인하여, 응력이 층간 수지 절연층들에 영향을 주어도, 응력은 흡수되거나 완화될 수 있다.
상술된 입자는 무기 입자, 수지 입자, 및 금속 입자들 중 적어도 한 종류인 것이 바람직하다.
상술된 무기 입자들은, 예컨대 알루미나, 수산화알루미늄 등의 알루미늄 화합물; 탄산칼슘, 수산화칼슘 등의 칼슘 화합물; 탄산칼륨 등의 칼륨 화합물; 마그네시아, 돌로마이트, 염기성 탄산마그네슘, 탤크 등의 마그네슘 화합물; 실리카, 제오라이트 등의 실리콘 화합물을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 수지 입자들은, 예컨대 아미노 수지(멜라닌 수지, 유레아 수지, 구아 나민 수지 등), 에폭시 수지, 페놀 수지, 페녹시 수지, 폴리이미드 수지, 폴리페닐렌 수지, 폴리올레핀 수지, 플루오로 수지, 비스마레이미드-트리아진 수지 등을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
상술된 금속 입자들은, 예컨대 금, 은, 구리, 주석, 아연, 스테인레스스틸, 알루미늄, 니켈, 철 납 등을 포함한다. 이들은 단독으로 또는 이들 중 2 이상의 조합으로 사용될 수도 있다.
또한, 상술된 금속 입자들은 표면층 상에 수지로 코팅될 수도 있어서, 절연 특성을 보장한다.
또한, 상술된 고무 성분은, 예컨대 아크리온니트릴-부타디엔 고무, 폴리클로로프렌 고무, 폴리이소프렌 고무, 아크릴 고무, 폴리설파이드형 합성고무, 플루오로 고무, 우레탄 고무, 실리콘 고무, ABS 수지 등을 포함한다.
또한, 폴리부타디엔 고무; 에폭시 변성, 우레탄 변성, (메타)아크리온니트릴 변성 등의 다양한 변성 폴리부타디엔 고무; 카르복실기를 가지는 (메타)아크리온니트릴-부타디엔 고무 등이 또한 사용될 수도 있다.
상술된 입자와 고무 성분의 혼합비는 구체적으로 제한되지 않으나, 층간 수지 절연층의 형성후 혼합량에 기초하여 혼합비를 고려하여, 입자는 1 중량% 내지 25 중량%인 것이 바람직하고, 고무 성분은 5 중량% 내지 20 중량% 인 것이 바람직하다. 이는, 이들 범위들은 기판과 솔더 레지스트층의 열팽창 계수를 조정하는 데 적합하고, 층간 수지 절연층 형성시 경화 수축에 의한 응력이 완화될 수 있기 때문이다. 보다 바람직한 혼합량은 입자에 대하여 3 중량% 내지 18 중량%, 고무 성분 에 대하여 7 중량% 내지 18 중량%이다.
상술된 비아 홀들은, 상술된 도체 회로들과 유사하게, 예컨대 Cu, Ni, Pd, Co, W 및 이들의 합금으로 형성되고, 도금 등으로 형성된다. 또한, 비아 홀들의 구체 형성 방법은 이하에 자세히 후술할 것이다.
상술된 쌓인 비아 홀들에서, 이들 중 적어도 하나의 비아 홀은 다른 것들과는 다른 랜드 직경을 가지는 것이 바람직하다. 쌓인 비아 홀들이 이러한 구성을 가진다면, 큰 랜드 직경을 가지는 비아 홀들은 층간 수지 절연층용 보강재로서 작용하고, 층간 수지 절연층의 기계적 강도는 향상되며, 비아 홀들 근처의 층간 수지 절연층에서 크랙이 거의 발생하지 않는다.
상술된 다층 프린트 배선판의 비아 홀들의 형상은 필드 비아 형상인 것이 바람직하다. 이는, 필드 비아 형상을 가지는 비아 홀들이 평편한 상면을 가지고, 따라서 서로 상에 비아 홀들을 쌓기에 적합하기 때문이다.
또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 계층이 다른 모든 비아 홀들이 필수적으로는 쌓이지 않고, 다른 비아 홀들이 쌓이지 않는 비아 홀들이 존재할 수도 있다.
상술된 솔더 레지스트층은, 예컨대 폴리페닐렌에테르 수지, 폴리올레핀 수지, 플루오로 수지, 열가소성 엘라스토머, 에폭시 수지, 폴리이미드 수지 등을 함유하는 솔더 레지스트 조성물을 사용하여 형성될 수도 있다.
또한, 상술된 것 이외의 솔더 레지스트 조성물은, 예컨대 노보락형 에폭시 수지의 수지의 (메타)아크릴레이트, 이미다졸 경화제, 2작용기성 (메타)아크릴산에 스테르 모노머, 분자량 500 내지 5000 정도의 (메타)아크릴산 에스테르 중합체, 비스페놀형 에폭시 수지 등을 함유하는 열경화성 수지, 다가 아크릴 모노머등의 감광성 모노머, 및 글리콜 에테르형 용제등을 함유하는 페이스트형 플로이드를 포함하고, 그 점도는 25℃에서 1~10Paㆍs로 조정되는 것이 바람직하다.
상술된 솔더 레지스트 조성물은 엘라스토머와 무기 필러를 함유할 수도 있다.
또한, 솔더 레지스트 조성물로서, 상업적으로 유용한 솔더 레지스트 조성물이 사용될 수도 있다.
다음, 본 발명의 제 10 태양의 다층 프린트 배선판의 제조 방법이 설명된다.
본 발명의 제 10 태양의 다층 프린트 배선판은, 상술된 쌓인 비아 홀들 중 적어도 하나의 비아 홀이 그 중심이 다른 비아 홀들의 중심으로부터 시프트되어 중첩되고, 나머지 비아 홀들이 그 중심들이 서로 대략 중첩되어 쌓인다는 점을 제외하고, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
구체적으로는, 이는, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (9)에서 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (3) 내지 (8)의 공정을 반복함으로써, 비아 홀들의 형성시 적어도 한번의 반복 공정에서 하층의 비아 홀의 중심으로부터 그 중심이 시프트되도록 비아 홀이 형성된다는 점을 제외하고, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조될 수 있다.
이러한 방법으로, 예컨대 비아 홀의 개구 형성시, 개구의 형성 위치는 하층의 비아 홀의 중심으로부터 시프트될 수 있다.
본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (7),(8)에서, 기판과 층간 수지 절연층을 관통하는 도금 스루홀이 형성되는 경우, 비아 홀은 도금 스루홀 바로 위에 형성될 수도 있다.
또한, 비아 홀들이 후공정에서 스루홀들 바로 위에 형성되는 경우, 커버 도금층을 형성하는 것이 바람직하다.
또한, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (7)에서, 비아 홀용 개구는 후공정에서 형성될 비아 홀의 형상이 필드 비아 형상이도록 전해도금에 의하여 충전될 수도 있다.
이는, 비아 홀이 필드 비아 형상을 가진다면, 비아 홀들이 그 위에 쌓이기 쉽기 때문이다.
다음, 본 발명의 제 11 태양의 다층 프린트 배선판이 설명된다.
본 발명의 제 11 태양의 다층 프린트 배선판은, 기판과, 상기 기판 상에 일련으로 설치되고 교대로 반복되는 도체 회로 및 층간 수지 절연층과, 최외층으로서 그 위에 더 형성된 솔더 레지스트층을 구비하고,
상술된 층간 수지 절연층을 통한 상술된 도체 회로들의 접속이 비아 홀에 의하여 수행되는 것인 다층 프린트 배선판으로서,
상술된 비아 홀들 중 계층이 다른 비아 홀들이 서로 쌓아 올려지고,
상술된 쌓아 올린 비아 홀들 중에서 최상층에서의 비아 홀은 그 위에 형성된 오목부를 가지는 것을 특징으로 한다.
본 발명의 제 11 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들이 쌓이고, 상기 쌓인 비아 홀들 중에서, 최상층에서의 비아 홀은 상면에 오목부를 가지고, 따라서 비아 홀은 상면이 평편한 필드 비아 형상을 가진 비아 홀과 비교하여 변형되기 쉽고, 그 내부가 완전히 충전되어 비아 홀들과 층간 수지 절연층들 간의 선팽창 계수의 차로 인하여 발생되는 응력을 완화시키기 쉽다. 따라서, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 최상층의 비아 홀상에 고응력이 집중되는 것을 방지하고, 응력 집중으로 인한 크랙이 층간 수지 절연층들 상에 거의 발생하지 않으며, 따라서 신뢰성이 우수해진다.
또한, 배선 거리가 계층이 다른 비아 홀들을 쌓음으로써 단축되므로, 신호 전송 시간이 단축되고, 도체 회로의 설계 자유도가 증가할 수 있으며, 따라서 고밀도 배선 처리가 쉬워진다.
이하, 본 발명의 제 11 태양의 다층 프린트 배선판은 도면을 참조하여 설명된다.
도 46 및 도 47은 각각 본 발명의 제 11 태양의 다층 프린트 배선판의 예를 개략적으로 도시하는 부분 단면도이다.
도 46에 도시된 바와 같이, 다층 프린트 배선판(900)에서, 도체 회로(405)와 층간 수지 절연층(402)이 기판(401) 상에 연속 적층되고, 층간 수지 절연층(402)을 사이에 끼운 도체 회로(405)가 비아 홀들을 통하여 각각 접속되어 있다. 또한, 최외층에 땜납 범프(417)를 가지는 솔더 레지스트층(414)이 형성된다.
또한, 다층 프린트 배선판(900)에서, 상기 쌓인 비아 홀들(407a 내지 408d) 중에서 최상층의 비아 홀(407d)(제 4 층에서의 비아 홀)은 오목부가 상면 상에 형성되는 방식으로 형성된다.
이러한 오목부를 가지는 최상층의 비아 홀은 응력을 완화시키기 쉽고, 따라서 최상층의 비아 홀 상이 고응력이 집중되는 것이 방지된다. 따라서, 상술된 집중으로 인한 문제점, 즉 최상층의 비아 홀의 근처의 층간 수지 절연층의 크랙 발생, 또는 크랙으로 인한 층간 수지 절연층의 근처의 도체 회로의 분리 또는 단락이 거의 유발되지 않는다.
상술된 최상층의 비아 홀의 상면상에 형성된 오목부의 깊이는 구체적으로 한정되지 않으나, 바람직하게는 5㎛ 내지 25㎛이다.
오목부의 상술된 깊이가 5㎛ 미만이면, 상기 응력을 완화시키는 효과가 몇몇 경우에서 충분할 수 없고, 한편 25㎛를 초과하면 비아 홀에 단락이 발생하거나, 비아 홀과 층간 수지 절연층이 서로 분리되어 몇몇 경우에서 신뢰성 열화를 유발한다.
또한, 다층 프린트 배선판(900)에서, 비아 홀들(407a 내지 407d)이 그 중심들이 서로 대략 중첩되도록 쌓인다.
본 발명의 제 11 태양의 다층 프린트 배선판에서, 각 계층의 비아 홀들이 그들의 중심들이 중첩되면서 서로 쌓이는 것이 바람직하고, 이러한 경우 배선 길이가 단축되고, 신호 전송 시간이 단축될 수 있고, 도체 회로의 설계 자유도가 증가할 수 있고, 따라서 고밀도 배선 처리가 쉬워진다.
또한, 도 47에 도시된 바와 같이, 본 발명의 제 11 태양의 다층 프린트 배선판(1000)에서, 최상위층의 비아 홀(507d)이 그 중심이 하층의 비아 홀들의 중심들로부터 시프트되면서 최상층 하의 층에서의 비아 홀들 상에 쌓이는 방식으로 상기 쌓인 비아 홀들(507a 내지 507d)이 형성된다.
따라서, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 상기 쌓인 비아 홀들 중 적어도 하나의 비아 홀이, 그 중심이 다른 비아 홀들의 중심들로부터 시프트되면서 쌓이고, 나머지 비아 홀들은 그 중심들이 서로 대략 중첩되면서 쌓이는 것이 또한 바람직하다.
이러한 방식으로, 적어도 하나의 비아 홀이 그 중심이 시프트되면서 쌓이는 경우, 비아 홀들과 층간 수지 절연층 간의 선팽창 계수의 차이로 인하여 생성된 응력이 분산되고, 고응력이 쌓인 비아홀들의 일부 상에 거의 집중되지 않고, 따라서 응력의 집중에 기인하는 층간 수지 절연층에서의 크랙이 거의 발생하지 않는다.
또한, 적어도 하나의 비아 홀이 그 중심이 다른 것들의 중심들로부터 시프트되면서 쌓이는 경우, 구성은, 최상층의 비아 홀만이 그 중심이 하층의 비아 홀들의 중심들로부터 시프트면서 하층의 비아 홀들 상에 쌓이고, 다른 비아 홀들은 그 중심들이 서로 대략 중첩되면서 서로 쌓이는 다층 프린트 배선판(1000)의 경우에 한정되지 않으며, 비아 홀들이 4층에 쌓일 경우, 예컨대 최상층의 비아 홀과 제 3 층의 비아 홀이 그 중심들이 서로 대략 중첩되면서 서로 쌓이고, 또한 그 중심들이 제 2 층의 비아 홀의 중심으로부터 시프트되면서 상기 비아 홀들이 하층의 비아 홀(제 2 층의 비아 홀) 상에 쌓이고, 또한 제 1 및 제 2 층의 비아 홀들이 그들의 중심들이 대략 서로 중첩되면서 서로 쌓이는 경우 또한 허용가능하다. 또한, 다음의 경우 또한 허용가능하다: 제 2 내지 제 4 층의 비아 홀들은 그들의 중심들이 서로 대략 중첩되면서 서로 쌓이고, 상기 비아 홀들은 이들의 중심들이 제 1 층의 비아 홀의 중심으로부터 시프트되면서 제 1 층의 비아 홀 상에 쌓이고; 또는 제 2 내지 제 4 비아 홀들의 각 비아 홀들은 그들의 중심들이 각 하층에서의 비아 홀들의 중심들로부터 시프트되면서 쌓인다.
또한, 쌓일 비아 홀들의 층수는 한정되지 않고, 2층 또는 3층, 및 5층 이상일 수도 있다.
또한, 본 발명의 제 10 및 제 11 태양의 다층 프린트 배선판에서, 비아 홀의 중심은 비아 홀을 평면에서 볼 대 비아 홀의 비 랜드부의 중심을 의미한다.
또한, 비아 홀들이 그 중심들이 본 발명의 제 10 및 제 11 태양의 다층 프린트 배선판에서 대략 중첩되면서 쌓일 경우는, 상층 및 하층에서 비아 홀들의 중심들이 바로 중첩되면서 쌓이는 경우 뿐만 아니라, 상층 및 하층의 비아 홀들은 그들의 중심들 간의 거리가 5㎛ 이하이도록 쌓이는 경우를 포함한다.
따라서, 본 발명의 제 10 및 제 11 태양의 다층 프린트 배선판에서, 비아 홀들이 그 중심들이 시프트되면서 쌓이는 구조는 쌓인 비아 홀들의 중심점들 간의 거리가 5㎛를 초과하는 경우를 의미한다.
또한, 본 명세서에서, 비아 홀들이 서로 쌓이는 구조는 상층 및 하층에서 쌓인 비아 홀들에 관하여, 하층에서의 비아 홀의 상면(랜드 부분 또는 비랜드 부분에 상관없이)과 상층에서의 비아 홀의 바닥면이 전기적으로 접속되는 상태를 의미한 다.
본 발명의 제 11 태양의 다층 프린트 배선판에서, 그들의 중심들이 시프트되면서 쌓인 비아 홀들은, 하층에서의 비아 홀의 비랜드 부분의 외연(도 47에서 A2로 도시된)과 상층에서의 비아 홀의 바닥면(도 47에서 B2로 도시된)이 중첩되지 않는 방식으로 쌓이는 것이 바람직하다.
상층에서의 비아 홀의 바닥면과 하층에서의 비아 홀의 비랜드 부분의 외연이 중첩되도록 쌓이는 경우, 각 비아 홀들에 발생된 응력은 쌓인 비아 홀들의 부분(예컨대 상층에서의 비아 홀) 상에 집중될 가능성이 있는 반면, 하층의 비아 홀의 비랜드 부분의 외연과 상층의 비아 홀의 바닥면이 중첩되지 않는 경우, 응력은 각 비아 홀들에 분산되어, 응력이 쌓인 비아 홀들 일부 상에 거의 집중되지 않고, 응력 집중에 기인한 문제점들이 거의 유발되지 않는다.
또한, 하층의 비아 홀의 비랜드 부분의 외연과 상층의 비아 홀의 바닥면의 외연 간의 거리(도 47에서 L4로 도시된)는, 비아 홀의 비랜드 부분의 직경이 약 40㎛ 내지 200㎛인 경우에, 구체적으로는 5㎛ 내지 70㎛ 인 것이 바람직하다.
이는, 상기 범위 내에서 상술된 바와 같이, 응력은 쌓인 비아 홀들의 부분 상에 거의 집중되지 않고, 설계의 자유도가 보장될 수 있기 때문이다.
다음, 본 발명의 제 11 태양의 다층 프린트 배선판을 구비하는 구성 부재들을 설명한다.
본 발명의 제 11 태양의 다층 프린트 배선판에서, 도체 회로들과 층간 수지 절연층들이 기판 상에 연속 적층되고, 각 층간 수지 절연층들을 사이에 끼운 상술된 도체 회로가 비아 홀들을 통하여 접속되어 있고, 최외층에 솔더 레지스트층이 형성된다.
상술된 기판과 상술된 도체 회로들용 재료들은, 본 발명의 제 7 태양의 다층 프린트 배선판의 기판과 도체 회로들의 재료용으로 예시된 유사한 재료들을 포함한다. 또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 본 발명의 제 7 태양의 다층 프린트 배선판의 구성과 유사한 구성을 가지는 도금 스루홀이 형성될 수 있어서, 기판을 사이에 끼운 도체 회로들을 접속시킨다.
또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 상술된 기판과 층간 수지 절연층들을 관통하는 도금 스루홀들이 형성될 수도 있다. 이러한 도금 스루홀들의 형성은 기판과 층간 수지 절연층들을 사이에 끼운 도체 회로들을 전기적으로 접속가능하게 한다.
또한, 상술된 층간 수지 절연층들로서, 본 발명의 제 7 태양의 다층 프린트 배선판의 층간 수지 절연층과 유사한 것이 예시화될 수 있다. 본 발명의 제 11 태양의 다층 프린트 배선판에서, 최외층의 적어도 층간 수지 절연층은 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 바람직하고, 모든 층간 수지 절연층들이 100 ppm/℃ 이하의 선팽창 계수를 가지는 것이 더욱 바람직하다.
층간 수지 절연층들의 선팽창 계수가 상술된 바와 같이 낮은 경우, 선팽창 계수의 차이에 기인하는 응력이 층간 수지 절연층들, 비아 홀들, 기판, 및 도체 회로들 간에 거의 발생되지 않고, 따라서 층간 수지 절연층들과 비아 홀들 간의 분리 와 층간 수지 절연층들에서의 크랙이 거의 발생하지 않는다. 따라서, 상술된 범위 내의 선팽창 계수를 가지는 층간 수지 절연층을 구비하는 다층 프린트 배선판에는 더욱 양호한 신뢰성이 제공된다.
또한, 상술된 선팽창 계수은 30 ppm/℃ 내지 90 ppm/℃ 인 것이 더욱 바람직하다. 선팽창 계수가 30 ppm/℃ 미만이면, 강성은 너무 높고, 예컨대 조화면이 그 위에 형성되는 경우, 조화면의 요철은 유지될 수 없는 반면, 상술된 범위 내에 있다면, 크랙 저항이 우수하고, 조화면의 형상 유지 특성이 또한 우수하다.
또한, 상술된 층간 수지 절연층들에게 입자 및 고무 성분을 첨가하는 것이 바람직하다.
입자가 첨가되는 경우, 층간 수지 절연층들의 형상 유지 특성이 또한 향상되고, 고무 성문이 첨가되는 경우, 고무 성분의 유연성 및 반발 탄성으로 인하여, 응력이 층간 수지 절연층들에 영향을 주어도, 응력은 흡수되거나 완화될 수 있다.
상술된 입자로서는, 무기 입자, 수지 입자, 및 금속 입자들 중 적어도 한 종류인 것이 바람직하다.
상술된 무기 입자로서는, 수지 입자, 금속 입자, 예컨대 본 발명의 제 10 태양의 다층 프린트 배선판용으로 예시된 것이 채용될 수 있다.
또한, 상술된 도체 회로들과 유사하게, 상술된 비아 홀들은 Cu, Ni, P, Pd, Co, W 및 이들의 합금과 같은 재료들로 형성되고, 도금 등에 의하여 형성된다.
또한, 오목부가 중첩된 비아 홀들 중에서 최상층의 비아 홀의 상면 상에 형성되나, 다른 비아 홀들의 형상은 구체적으로는 제한되지 않고, 오목부가 상면 상 에 형성된 형상 또는 필드 비아 형상일 수도 있다.
여기서, 최상층의 비아 홀 이외의 비아 홀들의 형상이 필드 비아 형상인 경우, 상면들이 편평하므로, 이들은 그 위에 비아 홀들을 쌓기에 적합하다.
또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 모든 계층들에서의 다른 비아 홀들 모두가 스택 비아 구조를 가지도록 형성되는 것은 아니나, 다른 비아 홀들이 쌓이지 않은 몇몇 비아 홀들이 존재할 수도 있다.
또는, 상면 상에 오목부를 가지는 비아 홀과 필드 비아 형상을 가지는 비아 홀의 각 형성 방법은 후술할 것이다.
상술된 쌓인 비아 홀들에서, 상술된 쌓인 비아 홀들 중 랜드 직경들 중 적어도 하나는 다른 쌓인 비아 홀들의 랜드 직경들과는 다른 것이 바람직하다. 이는, 쌓인 비아 홀들이 이러한 구성을 가진다면, 큰 랜드 직경을 가지는 비아 홀은 층간 수지 절연층들의 보강재로서 기능하고, 따라서 층간 수지 절연층들의 기계적 강도가 증가하고, 크랙이 비아 홀들 근처의 층간 수지 절연층들에 거의 발생되지 않기 때문이다.
또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 계층이 다른 모든 비아 홀들이 쌓이는 것은 아니고, 다른 비아 홀들이 쌓이지 않은 비아 홀들이 존재할 수도 있다.
다음, 본 발명의 제 11 태양의 다층 프린트 배선판의 제조 방법을 설명한다.
본 발명의 제 11 태양의 다층 프린트 배선판은, 오목부가 최상층의 비아 홀의 상면 상에 형성된다는 점을 제외하고, 본 발명의 제 7 태양의 다층 프린트 배선 판의 제조 방법과 유사한 방법으로 제조될 수 있다.
구체적으로는, 예컨대, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (7)에서, 전해도금액의 성분이 상면상에 오목부를 가지는 전해도금층을 형성하도록 적절히 선택된다는 점을 제외하고, 또는 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법의 공정 (9)에서, 즉 최외층의 층간 수지 절연층과 최상층의 비아 홀의 형성 공정에서 전해도금층의 형성시(상술된 공정 (7)), 상면 상에 오목부를 가지는 전해도금층이 형성된다는 점을 제외하고, 본 발명의 제 7 태양의 다층 프린트 배선판의 제조 방법과 동일한 방법으로 제조가 수행될 수 있다.
예컨대, 전해구리도금층이 전해구리도금액을 이용하여 형성되는 경우, 상술된 전해도금층의 형성은 황산, 황산구리, 및 첨가제를 함유하는 전해구리도금액을 이용하여 수행될 수도 있다.
이러한 특정 레벨링제와 광택제의 첨가제를 함유하는 전해구리도금액이 상술된 전해 구리 도금액들 중에서 사용되는 경우, 편평한 상면을 가지는 전해 구리 도금층이 형성될 수 있다. 즉, 50 g/l 내지 300 g/l의 황산구리, 30 g/l 내지 200 g/l의 황산, 25 mg/l 내지 90 mg/l의 염소 이온, 및 적어도 레벨링제와 광택제를 함유하는 1 mg/l 내지 1000 mg/l의 첨가제를 함유하는 전해구리도금액의 사용은 편평한 상면을 가지는 전해구리도금층을 형성하는 것을 가능하게 한다.
이러한 조성을 가지는 전해구리도금액은, 비아 홀들의 개구 직경, 수지 절연층들의 재료 및 두께, 및 층간 수지 절연층들의 조화면의 존재에 완전히 상관없이 비아 홀들용 개구를 충전시킬 수 있다.
부가적으로, 상술된 전해구리도금액은 고농도의 구리 이온을 함유하므로, 구리 이온은 비아 홀들용 개구들에 충분히 제공될 수 있으며, 비아 홀들용 개구들은 40㎛/hour 내지 100㎛/hour 의 도금 속도로 도금될 수 있어서, 고속 전해도금 공정이 가능하다.
또한, 상술된 전해구리도금액은 100 g/l 내지 250 g/l 의 황산구리, 50 g/l 내지 150 g/l의 황산, 30 mg/l 내지 70 mg/l의 염소이온, 및 적어도 레벨링제와 광택제를 구비하는 1mg/l 내지 600mg/l의 첨가제를 함유하는 것이 바람직하다.
또한, 상술된 전해도금액에서, 상술된 첨가제는 적어도 레벨링제와 광택제를 구비할 수도 있고, 다른 성분을 포함할 수도 있다.
상술된 레벨링제는, 예컨대 폴리에틸렌, 젤라틴, 및 그 유도체 등을 포함한다.
또한, 상술된 광택제는, 예컨대 산화황과 그 관련 화합물, 황화수소와 그 관련 화합물, 및 다른 황 화합물등을 포함한다.
상술된 레벨링제의 배합량은 바람직하게는 1mg/l 내지 1000mg/l이고, 상술된 광택제의 배합량은 바람직하게는 0.1mg/l 내지 100mg/l이고, 양자의 배합비율은 바람직하게는 (2:1) 내지 (10:1) 이다.
편평한 상면을 가지는 전해도금층이 이러한 전해구리도금액을 사용하여 형성되는 경우, 후공정들을 통하여 형성될 비아 홀들의 형상은 필드 비아 형상이 된다.
또는, 상면 상에 오목부를 가지는 전해도금층이 형성되는 경우, 예컨대 120g/l 내지 250g/l의 황산, 30g/l 내지 100g/l의 황산구리, 및 다양한 첨가제 등 을 함유하는 전해구리도금액인 종래의 공지된 전해구리도금액이 채용될 수 있다.
또한, 이 공정에서, 상면 상에 오목부를 가지는 전해도금층이 일단 형성된 후, 오목부는 페이스트를 함유하는 도체로 충전될 수도 있어서 편평한 상면을 가지는 전해도금층을 형성하거나, 상면 상에 오목부를 가지는 전해도금층이 일단 형성된 후, 오목부가 수지 충전재 등으로 충전될 수도 있고, 또한 커버 도금층이 그 위에 형성되어 편평한 상면을 가지는 전해도금층을 형성시킨다.
또한, 본 발명의 제 7 태양의 다층 프린트 배선판을 제조하는 공정 (7), (8)에서, 기판과 층간 수지 절연층을 관통하는 도금 스루홀이 형성된다면, 비아 홀들은 도금 스루홀 바로 위에 형성될 수도 있다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명이 또한 상세히 설명될 것이다.
(실시예 1)
A. 층간 수지 절연층용 수지막의 제조
30 중량부의 비스페놀 A형 에폭시 수지(에폭시 당량 469, Yuka Shell Epoxy Co. 제조의 에피코테 1001), 40 중량부의 크레솔 노보락형 에폭시 수지(에폭시 당량 215, Dainippon Ink and Chemicals, Inc.제조의 에피클론 N-673), 및 트리아진 구조를 함유하는 페놀노보락 수지(페놀릭 하이드록시 당량 120, Dainippon Ink and Chemicals, Inc. 제조의 페놀라이트 KA-7052)의 30 중량부를, 에틸디글리콜아세테이트의 20 중량부와 용제 나프타의 20 중량부를 교반 상태하에서 용해 가열시키고, 말단 에폭시화 폴리부타디엔 고무(Nagase Chemicals Ltd.제조; Denalex R-45EPT)의 15 중량부, 2-페닐-4, 5-비스(하이드록시메틸) 이미다졸의 분쇄품의 1.5 중량부, 미분쇄 실리카의 2중량부, 및 실리콘형 소포제의 0.5 중량부를 첨가하여 에폭시 수지 조성물을 제조한다.
획득된 에폭시 수지 조성물이 38㎛ 두께의 PET 막에 인가되어 건조후에 두께가 롤 코터에 의하여 50㎛ 이도록 조정한 후, 결과적인 막이 10 분간 80℃ 내지 120℃에서 건조되어 층간 수지 절연층용 수지막을 생성한다.
B. 수지 충전재의 제조
비스페놀 F형 에폭시 모노머(Yuka Shell Epoxy Co. 제조 YL 938 U; 분자량: 310) 100 중량부, 실란 커플링제가 코팅된, 평균입경이 1.6㎛이고 최대입자의 직경이 15㎛이하의 SiO2 구상 입자(Admatechs Co.,Ltd. 제조: CRS 1101-CE) 72중량부, 및 레벨링제(San Nopco Ltd. 제조, 페레놀 S4) 1.5중량부를 용기에 넣고, 이들을 교반 혼합하여 그 점도가 25 ±1℃에서 30∼80 Paㆍs의 수지충전재를 조제하였다.
또, 경화제로서, 이미다졸 경화제(Shikoku Chemicals Corp. 제조: 2E4 MZ-CN) 6.5중량부를 이용하였다.
C.프린트 배선판의 제조방법
(1) 두께 0.8mm의 유리 에폭시 수지 또는 BT(비스마레이미드 트리아진) 수지로 이루어지는 기판(1)의 양면에 적층된 18㎛ 구리박(8)을 가지는 구리 점착 적층판이 개시 재료로서 사용된다(도 6(a) 참조). 우선, 상기 구리 점착 적층판이 드릴링되어 홀을 뚫고, 무전해 도금 처리를 실시하여, 패턴 에칭이 수행되어 기판(1) 의 양면에 하층 도체 회로(4)와 도금 스루홀(9)을 형성한다(도 6(b) 참조).
(2) 도금 스루홀(9) 및 하층 도체 회로(4)가 형성된 기판을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/1), Na3PO4(6 g/1)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리 및 NaOH(10 g/1), NaBH4(6 g/l)을 함유하는 수용액을 환원욕으로 하는 환원 처리를 하여, 그 도금 스루홀(9)을 포함하는 하층 도체 회로들(4)의 전 표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 설명 B에 기재한 수지 충전재를 조제한 후, 하기의 방법에 의해 조제 후 24시간 이내에, 도금 스루홀(9)내 및 기판(1)의 도체 회로 비형성 영역과 하층 도체 회로(4)의 외주부에 수지 충전재의 층(10')을 형성하였다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀내에 수지 충전재를 넣은 후, 100℃에서 20분 동안의 조건으로 건조시키었다. 다음에, 도체 회로 비형성 영역에 상당하는 개구를 가지는 마시크를 기판 상에 탑재하여, 스퀴지를 이용하여 오목부인 도체 회로 비형성 영역에 수지 충전재의 층(10')을 형성하여, 100℃, 20분의 조건으로 건조시킨다(도 6(c)참조).
(4) 상술된 처리(3)를 바로 끝낸 기판의 한 면을, # 600 벨트 연마지(Sankyo Chemical Engineering Co. 제조)를 이용한 벨트 샌더 연마에 의해, 하층 도체 회로들(4)의 표면과 도금 스루홀(9)의 랜드 표면에 수지 충전재가 남지 않도록 연마하여, 이어서, 상술된 벨트 샌더 연마에 의한 스크래치를 제거하기 위하여 버핑이 수행된다. 이러한 일련의 연마를 기판의 다른 면에 관해서도 마찬가지로 수행된다.
다음, 100℃에서 1시간, 150℃ 에서 1시간의 가열처리를 하여 수지 충전재층(10)을 형성한다.
이러한 방식으로, 도금 스루홀(9)과 도체 회로 비형성 영역에 형성된 수지 충전재층(10)의 표층부 및 하층 도체 회로(4)의 표면을 평탄화하여, 수지 충전재층(10)과 하층 도체 회로(4)의 측면들(4a)이 조화면을 통하여 서로 견고하게 밀착되고, 또한 도금 스루홀(9)의 내벽면(9a)과 수지 충전재층(10)이 조화면을 통하여 서로 견고히 밀착되어 절연 기판을 획득한다(도 6(d)참조). 즉, 이 공정에 의해, 수지 충전재층(10)의 표면과 하층 도체 회로(4)의 표면은 단일 평면에 있다.
(5) 상술된 기판을 물로 세척하고 산성탈지한 후, 소프트 에칭을 수행하고, 다음 에칭액을 기판의 양면에 스프레이하여 하층 도체 회로(4)의 표면과 도금 스루홀(9)의 랜드 표면을 에칭하는 것에 의해, 하층 도체 회로(4)의 전표면에 조화면(미도시)을 형성한다. 또한, 에칭액으로서, 이미다졸 구리(II) 복합물 10 중량부, 글리코산 7중량부, 및 염화칼륨 5중량부를 함유하는 에칭액(Meck Co. 제조; 멕 에치 본드)을 사용한다.
(6) 다음에, 기판의 양면에 상술된 A에 의하여 생성된 기판보다 조금 큰 층간 수지 절연층용 수지막을 탑재하고, 압력 0.4 MPa, 온도 80℃, 압착시간 10초의 조건으로 가압착하여 재단한 후, 이하 방법에 의해 진공 적층 장치를 이용하여 적층되어 연속하여 열경화 처리를 받아서 층간 수지 절연층(2)을 형성한다(도 6(e) 참조). 즉, 층간 수지 절연층용 수지막이 기판상에, 진공도 67 Pa, 압력 0.4 MPa, 온도 80℃, 압착시간 60초의 조건으로 본 압착하여 적층되고, 그 후, 170℃에서 30 분간 열경화된다.
(7) 다음에, 층간 수지 절연층(2)에, 스루홀을 가지는 두께 1.2 mm의 마스크를 통하여 파장 10.4㎛의 CO2가스 레이저를, 빔 직경 4.0 mm, 탑 해트 모드, 펄스폭 8.0㎛, mask의 스루홀들의 1.0 mm 직경, 및 1 샷의 조건으로 방사시킴으로써 직경 80㎛의 비아 홀들용 개구부들(6)을 형성한다(도 7(a) 참조).
(8) 또한, 비아 홀들용 개구들(6)를 형성한 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10분간 함침시켜, 층간 수지 절연층(2)의 표면에 존재하는 에폭시 수지 입자를 용해제거하여, 비아 홀들용 개구들(6)의 내벽들을 포함하는 층간 수지 절연층(2) 상에 조화면(미도시)을 형성한다.
(9) 다음에, 상술된 처리를 받은 기판을, 중화 용액(Shiplay Co., Inc.제조)에 함침시켜 물로 세척한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 기판의 표면에, 팔리디움 촉매(Atotech Co. 제조)를 공급하여, 층간 수지 절연층(2)의 표면과 비아 홀들용 개구들(6)의 내벽면들에 촉매핵을 부착시킨다.
(10) 다음에, 이하의 조성의 무전해 구리 도금 수용액에 기판을 함침시켜, 조화면 전체 상에 두께 0.6∼3.0㎛의 박막 도체층(12)을 형성한다(도 7(b) 참조).
〔무전해 도금 용액〕
NiSO4 0.003 mol/l
주석산 0.200 mol/l
황산구리 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α,α'-비피리질 40 mg/l
폴리에틸렌 글리콜(PEG) 0.1O g/l
[무전해 도금 조건]
35℃ 액온도로 40분
(11) 다음에, 시판의 감광성 드라이막을 박막 도체층(12)에 붙여, 마스크를 그 위에 탑재하고 10O mJ/cm2로 노광하고, O.8% 탄산나트륨수용액으로 현상처리하는 것에 의해, 도금 레지스트(3)를 마련하였다. 또, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상은, 평면시 원형으로, 그 직경 Ll이 150㎛이다(도 7(c) 참조).
(12) 다음, 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 세정하여 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 구리 도금을 실시하여, 전해 구리 도금층들(13)을 형성한다(도 7(d) 참조).
[전해 도금 용액]
CuSO4 ㆍ5H2O 210 g/l
황산 150 g/l
Cl- 40 mg/l
폴리에틸렌 글리콜 300 mg/l
비스디설파이드 1OO mg/l
[전해 도금 조건]
전류밀도 1.0 A/dm2
시간 60분
온도 25℃
(13) 계속해서, 50℃에서 40 g/l NaOH 수용액에서 도금 레지스트(3)를 분리 제거한다. 그 후, 기판에 150℃에서 1시간 동안 가열처리를 실시하고, 황산-과산화수소수용액을 포함하는 에칭액을 이용하여, 도금 레지스트 하에 있는 박막 도체층이 제거되어 독립적인 도체 회로와 필드 비아 형상의 비아 홀들을 형성한다(도면 8(a)참조). 또, 형성된 비아 홀들의 랜드 직경은 35㎛이다.
(14) 상술된 (5)∼(l1)의 공정을 반복하여 또한 상층의 층간 수지 절연층들(2)과 박막 도체층(12)을 형성하여, 그 후, 박막 도체층들(12)상에 도금 레지스트(3)를 마련한다. 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상은 평면시 형상이 원형으로, 그 직경 L2이 250㎛ 이다(도 8(b) 참조).
(15) 다음에, 상술된 (12) 및 (13)의 공정과 동일한 방식으로, 전해 구리 도금 처리 및 도금 레지스트의 박리제거 및 박막 도체층들의 에칭을 하여, 독립적인 도체 회로와 필드 비아 형상의 비아 홀들을 형성한다(도 8(c) 내지 도 9(a) 참조). 형성된 비아 홀들의 랜드 직경은 이 경우에서 85㎛이다.
(16) 또한, 상술된 공정 (5)∼(11)을 반복하여 또한 상층들에서 층간 수지 절연층들(2)과 박막 도체층들(12)을 형성하여, 그 후, 박막 도체층들(12)상에 도금 레지스트(3)를 형성한다. 또, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상은, 평면시 형상이 원형으로, 그 직경이 150㎛이다. 계속해서, 기판을 50℃의 물로 세정하여 탈지시켜, 25℃의 물로 세정하고, 또한 황산으로 세정하고 나서, 이하의 조건으로 상기 기판에 전해 도금을 실시하여, 도금 레지스트(3)가 형성되지 않은 영역 상에 전해 구리 도금층들(13)을 형성한다(도 9(b)∼(c) 참조).
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan Co., 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1 A/dm2
시간 65분
온도 22±2℃
(17) 다음, 상술된 공정(13)과 동일한 방법으로, 도금 레지스트(3)의 박리제거 및 박막 도체층들의 에칭이 수행되어, 독립적인 도체 회로들과 비아 홀들을 형 성한다. 또, 이 공정에서 형성된 비아 홀들은 랜드 직경이 35㎛이고, 그 상면에 오목부를 가지는 형상을 갖고 있다. 또한, 이 공정에서 형성된 비아 홀과 인접하는 도체 회로와의 거리는 50㎛이다(도 10(a) 참조).
(18) 다음, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되도록 용해시킨, 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조)의 에폭시기 50%를 아클릴화하여 획득된 감광성이 제공된 올리고머(분자량: 4000)의 46.67 중량부; 메틸에틸케톤에 용해시킨 80중량% 농도의 비스페놀 A형 에폭시 수지(상품명: 에피코트 1001, Yuka Shell Epoxy Co. 제조)의 15.0중량부; 이미다졸 경화제(상품명 : 2E4MZ-CN, Shikoku Chemicals Corp. 제조)의 1.6중량부; 감광성 모너머인 다가 아클릴 모노머(상품명: R604, Nippon Kayaku Co., Ltd.)의 3.0중량부, 유사하게 다가 아크릴 모노머(상품명:DPE 6 A, Kyoei Chemical Co., Ltd.)의 1.5중량부; 및 분산형 소포제(San Nopco Ltd., 제조, S-65)의 0.71중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제한다. 다음, 이 혼합 조성물에 광중합개시제로서 벤조페논(Kanto Chemical Co.,제조)의 2.0중량부와 광감성제로서 미히러의 케톤(Kanto Chemical Co., Inc.제조)의 0.2중량부를 첨가하여 점도를 25℃에서 2.0 Paㆍs에 조정한 솔더 레지스트 조성물을 획득한다.
또, 점도 측정은, B형 점도계(Tokyo Instruments Co., Ltd., DVL-B형)를 사용하여 60/min-1(rpm)의 경우는 로터 No.4를, 6/min-1(rpm)의 경우는 로터 No.3을 이용하여 수행된다.
(19) 다음, 다층배선기판의 양면에, 상술된 솔더 레지스트 조성물이 20㎛의 두께로 도포되어, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조된 후, 땜납 패드에 대응하는 패턴이 묘화된 두께 5mm의 포토마스크를 솔더 레지스트층들에 밀착시켜, 100O mJ/cm2의 UV 선에 노광하여, DMTG 용액으로 현상하여, 직경 80㎛의 개구를 형성한다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건하에 각각 가열처리를 하여 솔더 레지스트층들을 경화시켜, 땜납 범프용 개구를 가지는 20㎛ 두께의 솔더 레지스트층들(14)을 형성한다.
(20) 다음, 과황산나트륨을 주성분으로 하는 에칭액에 솔더 레지스트층들(14)이 형성된 기판을 1분간 함침하여, 도체 회로 표면에 평균 요철(Ra)이 1㎛ 이하인 조화면(미도시)을 형성한다.
또한, 상기 결과적인 기판을, 염화니켈(2.3 x 10-1mol/l), 하이포아인산나트륨(2.8 x 10- lmol/l), 구연산나트륨(1.6 x 10-1 mol/l)을 포함하는 ph= 4.5의 무전해 니켈 도금액에 20분간 함침하여, 개구부에 두께 5㎛의 니켈 도금층(15)을 형성한다. 또한, 상기 획득된 기판을 시안화금칼륨(7.6 x 10-3 mol/l), 염화암모늄(1.9 x 10-lmol/l), 구연산나트륨(1.2 x 10- lmol/l), 및 하이포아인산나트륨(1.7 x 10-lmol/l)을 포함하는 무전해 금 도금액에 80℃, 7.5분의 조건하에 함침시켜, 니켈 도 금층(15)상에, 두께 0.03㎛의 금 도금층(16)을 형성하여 땜납 패드를 획득한다.
(21) 다음, 솔더 레지스트층(14)상에, 마스크를 탑재하여, 피스톤형 압입형 인쇄기를 이용하여, 땜납 범프용 개구에 솔더 페이스트를 인쇄한다. 그 후, 솔더 페이스트는 250℃에서 리플로우되어, 또한 플럭스 세정하여 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 10(b) 참조).
(실시예 2)
실시예 (1)∼(4)의 공정을 거친 뒤, 도금 스루홀(수지 충전재층을 포함)상에 다음의 방법에 의하여 커버 도금층이 형성되고, (7)의 공정에서 커버 도금층에 비아 홀들용 개구들이 형성된다는 점을 제외하고, 실시예 1과 동일한 방식으로 다층 프린트 배선판이 제조된다.
[커버 도금층의 형성]
도금 스루홀내 및 도체 회로 비형성 영역에 수지 충전재층을 형성하여, 각 도체 회로(도금 스루홀들의 랜드 부분을 포함) 표면과 각 수지 충전재층의 표면을 동일 평면으로 한 뒤, 기판의 표면에 팔리다움 촉매(Atotech Japan Co. 제조)가 공급되어, 도체 회로 표면 및 수지 충전재층의 표면에 촉매핵을 부착시킨다.
다음에, 실시예 1의 (10)의 공정에서 이용한 무전해 도금액과 같은 조성의 무전해 구리 도금 수용액 중에 기판을 함침하고, 표면전체에 두께 0.6∼3.0㎛의 박막 도체층을 형성한다.
다음에, 시판의 감광성 드라이막을 이용하여, 도금 스루홀들상 이외의 부분에 도금 레지스트를 형성한다.
상기 결과적인 기판을 50℃에서 물로 세정하고 탈지하여, 25℃의 물로 세정한 후 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 구리 도금을 실시하여, 도금 스루홀들 상에 전해 구리 도금층들을 형성한다.
[전해도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan CO.제조, 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1A/dm2
시간 65분
온도 22 + 2℃
또한, 50℃의 40 g/l NaOH 수용액속에서 도금 레지스트를 박리 제거하여, 그 후, 황산-과산화수소수용액을 포함하는 에칭액을 이용하여, 도금 레지스트 하에 있는 박막 도체층을 제거하여 커버 도금층을 형성한다.
(실시예 3)
실시예 1의 (6) 및 (7)의 공정에서, 이하 방법을 이용하여, 비아 홀들용 개구들을 가지는 층간 수지 절연층들이 형성된다는 점을 제외하고, 실시예 1과 동일한 방법으로 다층 프린트 배선판이 제조된다.
즉, 실시예 1의 (1)∼(5)의 공정을 거친 뒤, 감광성 수지 조성물 B(점도: 1.5 Paㆍs)을 조제 후 24시간 이내에 롤 코터를 이용하여 도포하여, 수평 상태로 20분간 방치하고 나서, 60℃에서 30분간 건조(프리베이킹)한다. 이어서, 감광성 수지 조성물 A(점도: 7 Paㆍs)를 조제후 24시간 이내에 롤 코터를 이용하여 도포하여, 수평상태로 20분간 방치하고 나서, 60℃에서 30분간의 건조(프리 베이킹)되어 2층으로 이루어지는 반경화 상태의 수지층을 형성한다.
다음에, 반경화 상태의 수지층을 형성한 기판의 양면에, 직경 80㎛의 흑색 원이 인쇄된 포토마스크막을 밀착시켜, 초고압수은램프를 사용하여 50OmJ/cm2의 강도로 노광한 뒤, DMDG 용액으로 스프레이 현상을 수행한다. 다음, 이 결과적인 기판이 또한 초고압수은램프를 사용하여 300OmJ/cm2의 강도로 노광되어, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 가열처리를 실시하여, 포토마스크막에 상당하는 치수정밀도에 우수한 직경 80㎛를 가지는 비아 홀들용 개구들을 가지는 층간 수지 절연층들을 형성한다.
감광성 수지 조성물 A 및 B는 하기의 방법에 의해 조제한다.
[감광성 수지 조성물 A의 조제]
(i) 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조; 분자량:2500)의 25% 아크릴화 화합물을 80중량%의 농도로 디에틸렌글리콜디메틸에테르(DMDG)에 용해시킨 수지액의 35중량부, 감광성 모노머(Toagosei Chemical Industry Co., Ltd. 제조, 아로닉스 M 315)의 3.15중량부, 소포제(San Nopco Ltd., S - 65)의 0.5중량부 및 N-메틸피르로리돈(NMP)의 3.6중량부를 용기에 넣고, 이들을 교반 혼합하여 혼합 조성물을 조제한다.
(ii) 폴리에테르술폰(PES) 12중량부, 에폭시 수지입자(Sanyo Chemical Industries, Ltd 제조, 폴리머폴)의 평균입경 1.0㎛의 것 7.2중량부, 및 평균 입경0.5㎛의 것 3.09중량부를 별도의 용기에 넣고, 교반 혼합한다. 이후, NMP 30중량부를 첨가하여, 비드 밀에 의하여 교반 혼합되어 별도의 혼합 조성물을 조제한다.
(iii)또한, 이미다졸 경화제(Shikoku Chemicals Corp. : 2E4MZ-CN) 2중량부, 광중합개시제(Chiba Specialty Chemicals Corp., 일가큐어 I-907) 2중량부, 광감제(Nippon Kayaku Co., Ltd. 제조, DETX-S) 0.2중량부, 및 NMP 1.5중량부를 또한 별도의 용기에 넣고 교반 혼합하여 혼합 조성물을 제조한다.
(i),(ii) 및 (iii)으로 조제한 혼합 조성물을 혼합하는 것에 의해 감광성 수지 조성물을 획득한다.
[감광성 수지 조성물 B의 조제]
(i) 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조; 분자량:2500)의 25% 아크릴화 화합물을 80중량%의 농도로 디에틸렌글리콜디메틸에테르(DMDG)에 용해시킨 수지액의 35중량부, 감광성 모노머(Toagosei Chemical Industry Co., Ltd. 제조, 아로닉스 M 315)의 4중량부, 소포제(San Nopco Ltd., S - 65)의 0.5중량부 및 N-메틸피르로리돈(NMP)의 3.6중량부를 용기에 넣고, 이들을 교반 혼합하여 혼합 조성물을 조제한다.
(ii) 폴리에테르술폰(PES) 12중량부, 에폭시 수지입자(Sanyo Chemical Industries, Ltd 제조, 폴리머폴)의 평균입경 0.5㎛의 것 14.49중량부를 별도의 용기에 넣고, 교반 혼합한다. 이후, NMP 30중량부를 상기 획득된 용액에 또한 첨가하여, 비드 밀에 의하여 교반 혼합되어 별도의 혼합 조성물을 조제한다.
(iii) 또한, 이미다졸 경화제(Shikoku Chemicals Corp.: 2E4MZ-CN) 2중량부, 광중합개시제(Chiba Specialty Chemicals Corp., 일가큐어 I-907) 2중량부, 광감제(Nippon Kayaku Co., Ltd. 제조, DETX-S) 0.2중량부, 및 NMP 1.5중량부를 또한 별도의 용기에 넣고 교반 혼합하여 혼합 조성물을 제조한다.
(i),(ii) 및 (iii)으로 조제한 혼합 조성물을 혼합하는 것에 의해 감광성 수지 조성물B를 획득한다.
(실시예 4)
A. 층간 수지 절연층용 수지막의 제작 및 수지 충전재의 조제
실시예 1와 동일한 방법으로 층간 수지 절연층용 수지막의 제작 및 수지 충전재의 제조가 수행된다.
B. 다층 프린트 배선판의 제조
(1) 두께 0.8mm의 유리 에폭시 수지 또는 BT 수지로 이루어지는 절연성 기판(21)의 양면에 적층된 18㎛ 구리박(28)을 가지는 구리 점착 적층판이 개시 재료로서 사용된다(도면 11(a) 참조). 우선, 상기 구리 점착 적층판이 하층 도체층 회로 패턴에서 에칭되어 기판의 양면 상에 하층 도체 회로들(24)을 형성한다(도 11(b) 참조).
(2) 하층 도체 회로들(24)이 형성된 기판(21)을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/1), Na3PO4(6 g/1)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리, 및 NaOH(10 g/1), NaBH4(6 g/l)을 함유하는 수용액을 환원 욕으로 하는 환원 처리를 하여, 하층 도체 회로들(24)의 전표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 상술된 A에서 생성된 층간 수지 절연층들용 수지막을 온도 50∼150℃ 까지 증온하면서, 0.5 MPa에서 진공압착 적층으로 적층시켜 층간 수지 절연층들(22)을 형성한다(도 11(c) 참조).
또한, 층간 수지 절연층들(22)을 형성한 기판(21)에, 드릴가공에 의해 직경300㎛의 스루홀(39)을 형성한다.
(4) 다음, 층간 수지 절연층(22)상에, 스루홀을 가지는 두께 1.2 mm의 마스크를 탑재하고, 파장 10.4㎛의 CO2 가스 레이저로써, 빔 직경 4.0 mm, 탑 햇 모드, 펄스 폭 8.0μ초, 마스크의 관통구멍의 직경 1.0 mm, 및 1 샷의 조건으로 층간 수지 절연층(22)에, 직경 80㎛의 비아 홀들용 개구 부분들(26)을 형성한다(도 11(d) 참조).
(5) 다음에, 비아 홀들용 개구 부분들(26)을 형성한 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10 분간 함침하여, 스루홀들(39)의 벽면에 데스미어(desmear) 처리를 수행하여, 층간 수지 절연층(22)의 표면에 존재하는 에폭시 수지 입자들을 용해 제거하여, 비아 홀들용 개구들(26)의 내벽면들을 포함하는 조화면(미도시)을 형성한다.
(6) 다음에, 상술된 처리를 끝낸 상기 기판을, 중화 용액(Shiplay Co., Ltd.제조)에 함침하고 물로 세정한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 이 기판의 표면에, 팔라디움 촉매를 제공하여, 층간 수지 절연층(22)의 표면(비아 홀들용 개구 부분들(26)의 내벽면들을 포함하는) 및 스루홀들(39)의 내벽면에 촉매핵을 부착시킨다(미도시). 즉, 상기 기판을 염화팔리다움(PdCl2)과 염화제1주석(SnCl2)을 함유하는 촉매액에 함침시켜 팔라디움금속을 석출시켜 촉매를 제공한다.
(7) 다음, 34℃의 무전해 구리 도금 수용액에 상기 기판을 40분간 함침하여 층간 수지 절연층(22)의 표면(비아 홀들용 개구들(26)의 내벽면들을 포함), 및 스루홀들(39)의 벽면에 두께 0.6∼3.0㎛의 박막 도체층(32)을 형성한다(도 11(e) 참조). 또, 무전해 구리 도금 수용액으로서는, 실시예 1의 (1O)의 공정에서 이용한 무전해 구리 도금 수용액과 같은 동일한 수용액을 채용한다.
(8) 다음, 박막 도체층(32)이 형성된 기판에 시판의 감광성 드라이막을 붙여, 마스크를 그 위에 탑재하여, 10O mJ/cm2로 노광하고, O.8% 탄산나트륨 수용액으로 현상하여 도금 레지스트(23)를 마련한다(도 12(a) 참조).
(9) 이어서, 기판을 50℃의 물로 세정하여 탈지하여, 25℃의 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 1의 (12)의 공정과 같은 조건으로 전해도금을 상기 기판에 실시하여, 도금 레지스트(23) 비형성 영역에, 전해 구리 도금막(33)을 형성한다(도 12(b) 참조).
(10) 연속하여, 도금 레지스트(23)를 5% KOH에 의하여 박리 제거한 뒤, 그 도금 레지스트(23)하의 무전해 도금막들을 황산과 과산화수소를 함유하는 에칭액을 이용하여 에칭하여, 도금 스루홀(29) 및 도체 회로들(25)을 형성한다(비아 홀들(27)을 포함).
(11) 다음에, 도금 스루홀(29)을 형성한 기판(30)을 에칭액에 함침시켜 도금 스루홀(29) 및 도체 회로들(25)(비아 홀들(27)을 포함)의 표면에 조화면(미도시)을 형성한다. 또, 에칭액으로서는, Meck Co. 제조의 멕 에치 본드를 사용한다.
(12) 다음에, 상기 A에 기재한 수지 충전재를 조제한 뒤, 하기의 방법에 의해 조제후 24시간 이내에, 도금 스루홀(29)내 및 층간 수지 절연층들(22)상의 도체회로 비형성 영역부와 도체 회로들(25)의 외주부에 수지 충전재의 층을 형성한다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀들 내에 수지 충전재를 넣은 뒤, 100℃, 20분의 조건으로 건조시킨다. 다음, 도체 회로 비형성 영역에 상당하는 개구를 가지는 마스크를 이용하여, 오목부인 도체 회로 비형성 영역에 수지 충전재층을 형성하여, 100℃, 20분의 조건으로 건조시킨다.
계속해서, 실시예 1의 (4)의 공정과 동일한 방식으로, 도금 스루홀(29)과 도체 회로 비형성 영역에 형성된 수지 충전재층(30)의 표층부 및 도체 회로들(25)의 표면을 평탄화하여, 각 수지 충전재층(30)의 표면과 각 도체 회로(25)의 표면을 동일 평면에 있도록 한다(도 12(c) 참조).
(13) 다음, 층간 수지 절연층들(22)의 표면 및 수지 충전재층들(30)의 노출면에, 상술된 (6)와 같은 동일한 처리에 의하여 팔라디움 촉매(미도시)를 제공한 다. 다음에, 상기 (7)에 상술된 조건과 동일한 조건으로 무전해 도금 처리를 실시하여, 수지 충전재층들(30)의 노출면들 및 도체 회로들(25)의 상면에 박막 도체층들(32)을 형성한다.
(14) 다음, 상술된 공정 (8)와 같은 방법을 이용하여, 박막 도체층들(32)상에, 도금 레지스트(23)가 형성된다(도 12(d) 참조). 계속해서, 상기 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 세정하고 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 상기 기판에 실시하여, 도금 레지스트(23) 비형성 영역에, 전해 구리 도금막들(33)을 형성한다(도 13(a) 참조).
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan CO.제조, 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1A/dm2
시간 65분
온도 22 + 2℃
(15) 다음, 도금 레지스트(33)를 5% KOH로 박리 제거한 뒤, 상기 도금 레지스트(33)하의 무전해 도금막을 황산과 과산화수소와의 혼합액으로 에칭에 의하여 용해 제거하여, 커버 도금층(31)을 형성한다(도 13(b) 참조).
(16) 다음, 커버 도금층(31)의 표면에 에칭액(멕 에치 본드)을 이용하여 조화된다(미도시).
(17) 다음, 상술된 (3)∼(11)의 공정을 2회 반복하여 상층에 층간 수지 절연층들(22)과 도체 회로들(25)(비아 홀들(27)을 포함)을 형성한다(도 13(c) 내지 도 16(a) 참조). 또, 이 공정에서는, 도금 스루홀을 형성하지 않는다.
상기 공정에서 형성된 도금 레지스트에 관하여, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상은, 평면시 형상이 원형으로, 그 직경이 250㎛이다. 또한, 형성된 비아 홀들은 랜드 직경이 85㎛이고, 필드 비아 형상을 가진다.
(18) 또한, 전해 도금을 하기의 조건으로 한 것 이외에는 상술된 공정들 (3) 내지 (11)을 반복하여, 또한 상층에 층간 수지 절연층들(22), 도체 회로들(25)(비아 홀들(27)을 포함한다)을 형성하여, 다층 배선판을 획득한다(도 16(b) 참조). 또, 이 공정에서는, 도금 스루홀이 형성되지 않는다.
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan CO. 제조, 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1 A/dm2
시간 65분
온도 22 ±2℃
또, 상기 공정에서 형성된 도금 레지스트에 있어서, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상은, 평면시 형상이 원형으로, 그 직경이 150㎛이다. 또한, 형성된 비아 홀들은 그 랜드 직경이 35㎛이고, 덴트를 가지는 상면을 가진다. 또한, 형성된 비아 홀과 인접하는 도체 회로와의 거리는 50㎛이다.
(19) 다음, 실시예 1의 (18)∼(21)의 상술된 공정과 동일한 방식으로, 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 17 참조).
(실시예 5)
다층 프린트 배선판은, 실시예 4의 공정 (17)에서 공정들 (3) 내지 (11)이 2회 반복될 때의 2번째 반복 공정에 있어서, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역의 형상을, 평면시 형상이 원형으로, 그 직경이 150㎛를 가지는 것 이외에는, 실시예 4와 동일한 방식으로 제조된다. 그 결과, 스택 비아 구조를 가지도록 형성된 비아 홀들 중에서 최하층의 비아 홀의 랜드 직경이 85㎛이고, 최내층과 최외층의 비아 홀의 랜드 직경이 35㎛인 다층 프린트 배선판이 획득된다(도 18(a) 참조).
(실시예 6)
다층 프린트 배선판은, 실시예 4 의 (17)의 공정의 (3)∼(11)의 공정들을 2회 반복할 때의 1회째의 반복 공정에서, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역을, 평면시 형상이 직경 200㎛의 원형으로, 최대 랜드 직경이 85㎛이 되는 형상으로 형성하고, 2회째의 반복 공정에서, 비아 홀들을 형성하기 위한 도금 레지스트 비형성 영역을, 평면시 형상이 직경 200㎛의 원형으로, 최대 랜드 직경이 85㎛를 가지고, 최대 랜드 직경의 방향이, 1회째의 반복 공정에서 형성한 최대 랜드 직경을 갖는 방향과 반대 방향이 되는 형상을 형성한 이외는, 실시예 4와 동일한 방식으로 제조된다.
그 결과, 스택 비아 구조를 가지도록 형성된 비아 홀들중의 최하층과 내층과의 비아 홀 랜드 직경이, 최대 랜드 직경 85㎛과 최소 랜드 직경 35㎛이고, 또한, 최하층의 비아 홀들과 내층들의 비아 홀들간의 최대 랜드 직경의 방향이 서로 대향하고 있는 다층 프린트 배선판을 획득한다(도 18(b) 참조).
(비교예 1)
스택 비아 구조를 갖는 비아 홀에 있어서, 랜드 직경이 모두 35㎛이도록 한 것 이외는, 실시예 2와 동일한 방식으로 다층 프린트 배선판을 제조한다.
(비교예 2)
스택 비아 구조를 갖는 비아 홀들에 있어서, 그 랜드 직경이 모두 35㎛이도록 한 것 이외에는, 실시예 4와 동일한 방식으로 다층 프린트 배선판을 제조한다. 실시예 1∼6 및 비교예 1, 2에서 획득된 다층 프린트 배선판용 히트 사이클 시험 전후에 스택 비아 구조를 갖는 비아 홀들의 단면의 형상 관찰 및 도통 시험을 수행 한다.
평가 방법
(1) 히트 사이클 시험
-65℃에서 3분간 및 130℃에서 3분간 방치하는 단계를 구비하는 사이클이 1000번 반복된다.
(2) 도통 시험
다층 프린트 배선판을 제조한 뒤, 상술된 히트 사이클 시험 전후에 체커를 이용하여 도통 시험을 하여, 모니터 상에 표시된 결과로부터 도통 상태를 평가한다.
(3) 형상 관찰
다층 프린트 배선판을 제조한 뒤, 상기 히트 사이클 시험 전후에, 스택 비아 구조를 갖는 비아 홀들을 가로지르도록 다층 프린트 배선판을 절단하여, 그 단면을 배율 100∼400배의 광학 현미경을 이용하여 관찰하였다.
그 결과, 실시예 1∼6의 다층 프린트 배선판에서, 히트 사이클 시험 전후로, 단락이나 단선은 발생하지 않아서 양호한 도통 상태를 나타낸다. 또한, 단면의 형상 관찰에서, 층간 수지 절연층들에서의 크랙의 발생이나, 층간 수지 절연층들과 비아 홀들 간의 분리 발생이 관찰되지 않는다.
한편, 비교예 1 및 2의 다층 프린트 배선판으로서는, 히트 사이클 시험 전후에 단락이나 단선에 기인하는 도통불량이 발생된다. 단면의 형상관찰에 있어서는, 최외층의 비아 홀과 이것에 인접하는 도체 회로와의 사이의 도체 회로 비형성 영역 의 하부 영역에 크랙이 발생하고, 층간 수지 절연층들과 비아 홀들 간에 분리가 발생된다.
(실시예 7)
A. 감광성 수지 조성물 A의 조제
(i) 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조; 분자량:2500)의 25% 아크릴화 화합물을 80중량%의 농도로 디에틸렌글리콜디메틸에테르(DMDG)에 용해시켜 획득된 수지액의 35중량부, 감광성 모노머(Toagosei Chemical Industry Co., Ltd. 제조, 아로닉스 M 315)의 3.15중량부, 소포제(San Nopco Ltd., S-65)의 0.5중량부 및 N-메틸피르로리돈의 3.6중량부를 용기에 넣고, 이들을 교반 혼합하여 혼합 조성물을 조제한다.
(ii) 폴리에테르술폰(PES) 12중량부, 에폭시 수지입자(Sanyo Chemical Industries, Ltd 제조, 폴리머폴)의 평균입경 1.0㎛의 것 7.2중량부, 및 평균 입경0.5㎛의 에폭시 수지 입자의 3.09중량부를 별도의 용기에 넣고, 교반 혼합한다. 이후, NMP 30중량부를 또한 상기 획득된 용액에 첨가하여, 비드 밀에 의하여 교반 혼합되어 별도의 혼합 조성물을 조제한다.
(iii)또한, 이미다졸 경화제(Shikoku Chemicals Corp.제조 : 2E4MZ-CN) 2중량부, 광중합개시제(Chiba Specialty Chemicals Corp., 제조, 일가큐어 I-907) 2중량부, 광감제(Nippon Kayaku Co., Ltd. 제조, DETX-S) 0.2중량부, 및 NMP 1.5중량부를 또한 별도의 용기에 넣고, 교반 혼합하여 혼합 조성물을 제조한다.
(i),(ii) 및 (iii)으로 조제한 혼합 조성물을 혼합하여 감광성 수지 조성물 을 획득한다.
B. 감광성 수지 조성물 B의 조제
(i) 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조; 분자량:2500)의 25% 아크릴화 화합물을 80중량% 농도로 디에틸렌글리콜디메틸에테르(DMDG)에 용해시켜 획득된 수지액의 35중량부, 감광성 모노머(Toagosei Chemical Industry Co., Ltd. 제조, 아로닉스 M 315)의 4중량부, 소포제(San Nopco Ltd., 제조, S-65)의 0.5중량부, 및 N-메틸피르로리돈(NMP)의 3.6중량부를 용기에 넣고, 이들을 교반 혼합하여 혼합 조성물을 조제한다.
(ii) 폴리에테르술폰(PES) 12중량부, 에폭시 수지입자(Sanyo Chemical Industries, Ltd 제조, 폴리머폴)의 평균입경 0.5㎛의 것 14.49중량부를 별도의 용기에 넣고, 교반 혼합한다. 이후, NMP 30중량부를 상기 획득된 용액에 또한 첨가하여, 비드 밀에 의하여 교반 혼합되어 별도의 혼합 조성물을 조제한다.
(iii) 또한, 이미다졸 경화제(Shikoku Chemicals Corp.제조의 2E4MZ-CN) 2중량부, 광중합개시제(Chiba Specialty Chemicals Corp., 제조, 일가큐어 I-907) 2중량부, 광감제(Nippon Kayaku Co., Ltd. 제조, DETX-S) 0.2중량부, 및 NMP 1.5중량부를 또한 별도의 용기에 넣고 교반 혼합하여 혼합 조성물을 제조한다.
(i),(ii) 및 (iii)으로 조제한 혼합 조성물을 혼합하여 감광성 수지 조성물 B를 을 획득한다.
C. 수지 충전재의 제조
비스페놀 F형 에폭시 모노머(Yuka Shell Epoxy K.K. 제조, YL 938 U; 분자 량: 310) 100 중량부, 표면 상에 실란 커플링제가 코팅된, 평균입경이 1.6㎛이고 최대입자의 직경이 15㎛이하의 SiO2 구상 입자(Adotex Co. 제조, CRS 1101-CE) 72중량부, 및 레벨링제(San Nopco Ltd. 제조, 페레놀 S4) 1.5중량부를 용기에 넣고, 이들을 교반 혼합하여 그 점도가 25 ±1℃에서 30∼80 Paㆍs의 수지충전재를 조제하였다.
또, 경화제로서, 이미다졸 경화제(Shikoku Chemicals Corp. 제조: 2E4 MZ-CN) 6.5중량부를 이용한다.
D.프린트 배선판의 제조방법
(1) 두께 0.8mm의 유리 에폭시 수지 또는 BT(비스마레이미드 트리아진) 수지로 이루어지는 기판(41)의 양면에 적층된 18㎛ 구리박(48)을 가지는 구리 점착 적층판이 개시 재료로서 사용된다(도 20(a) 참조). 우선, 상기 구리 점착 적층판이 드릴링되어 홀을 뚫고, 무전해 도금 처리를 실시하여, 패턴 에칭이 수행되어 기판(41)의 양면에 하층 도체층들(44)과 도금 스루홀(49)을 형성한다(도 20(b) 참조).
(2) 도금 스루홀(49) 및 하층 도체층들(44)이 형성된 기판을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/1), Na3PO4(6 g/1)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리, 및 NaOH(10 g/1), NaBH4(6 g/l)을 함유하는 수용액을 환원욕으로 하는 환원 처리를 하여, 그 도금 스루홀(49)을 포함하는 하층 도체층들(44)의 전 표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 설명 C에 기재한 수지 충전재를 조제한 후, 하기의 방법에 의해 조제 후, 도금 스루홀(49)내 및 도체 회로 비형성 영역과 하층 도체층들(44)의 외주부에 수지 충전재의 층(50')을 형성한다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀내에 수지 충전재를 넣은 후, 100℃에서 20분 동안의 조건으로 건조시킨다. 다음에, 도체 회로 비형성 영역에 상당하는 개구를 가지는 마스크를 기판 상에 탑재하여, 스퀴지를 이용하여 오목부인 도체 회로 비형성 영역에 수지 충전재의 층(50')을 형성하여, 100℃, 20분의 조건으로 건조시킨다(도 20(c)참조).
(4) 상술된 처리(3)를 끝낸 기판의 한 면을, # 600 벨트 연마지(Sankyo Rikagaku Co., Ltd. 제조)를 이용한 벨트 샌더 연마에 의해, 하층 도체층들(44)의 표면과 도금 스루홀(49)의 랜드 표면에 수지 충전재가 남지 않도록 연마하여, 이어서, 상술된 벨트 샌더 연마에 의한 스크래치를 제거하기 위하여 버핑이 수행된다. 이러한 일련의 연마를 기판의 다른 면에 관해서도 마찬가지로 수행된다.
다음, 100℃에서 1시간, 150℃ 에서 1시간의 가열처리를 하여 수지 충전재층(50)을 형성한다.
이러한 방식으로, 도금 스루홀(49)과 도체 회로 비형성 영역에 형성된 수지 충전재층(50)의 표층부 및 하층 도체층들(40)의 표면을 평탄화하여, 수지 충전재층(50)과 하층 도체층들(44)의 측면들(44a)이 조화면을 통하여 서로 견고하게 밀착되고, 또한 도금 스루홀(49)의 내벽면들(49a)과 수지 충전재층(50)이 조화면을 통하여 서로 견고히 밀착되어 절연 기판을 획득한다(도 20(d) 참조). 즉, 이 공정에 의해, 수지 충전재층(50)의 표면과 하층 도체층들(40)의 표면은 단일 평면에 있다.
(5)상기 기판을 물로 세정하고, 산성탈지한 뒤, 소프트 에칭이 수행되고, 이어서, 에칭액을 기판의 양면에 스프레이하여, 하층 도체층들(44)의 표면과 도금 스루홀(49)의 랜드 표면을 에칭하여 하층 도체층들(44)의 전표면 상에 조화면(미도시)을 형성한다. 또, 에칭액으로서는, 이미다졸 구리(Ⅱ) 복합물의 10중량부, 글리코릭산 7중량부, 염화칼륨 5중량부로 이루어지는 에칭액(Meck Co., 제조; 멕 에치 본드)을 사용한다.
(6) 다음에, 기판의 양면에, 상기 B에서 조제한 감광성 수지 조성물 B(점도: 1.5 Paㆍs)를 조제후 24시간 이내에 롤 코터를 이용하여 도포하여, 수평 상태로 20분간 방치하고 나서, 60℃에서 30분간에서 건조(프리 베이킹)한다. 이어서, 상기 A에서 조제한 감광성 수지 조성물 A(점도: 7 Paㆍs)를 조제후 24시간 이내에 롤 코터로 도포하여, 수평상태로 20분간 방치하고 나서, 60℃에서 30분간의 건조(프리 베이킹)하여, 2층들로 이루어지는 반경화 상태의 수지층들(42a, 42b)을 형성한다(도 20(e) 참조).
(7) 다음에, 반경화 상태의 수지층들(42a, 42b)을 형성한 기판의 양면에, 지름 80㎛의 흑원이 인쇄된 포토마스크막을 밀착시켜, 초고압 수은 램프에 의해 500 mJ/cm2의 강도로 노광한 뒤, DMDG 용액으로 스프레이 현상한다. 이다음, 또한, 이 기판을 초고압 수은 램프에 의해 300OmJ/cm2의 강도로 노광하여, 100℃에서 1시간, 120℃에서 1시간, 150℃으로 3시간의 가열처리를 실시하여, 포토마스크막에 상당하 는 치수정밀도가 우수한 직경 80㎛의 비아 홀들의 개구부(46)를 가지고, 2층으로 각각 이루어지는 층간 수지 절연층들(42)을 형성한다(도 21(a) 참조).
또, 이 공정에서 형성된 각 층간 수지 절연층(42)의 선팽창계 수는, 70ppm/℃이다.
(8) 연속하여, 비아 홀들용 개구부(46)를 형성한 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10분간 함침시켜, 층간 수지 절연층(42)의 표면에 존재하는 에폭시 수지 입자를 용해제거하여, 비아 홀들용 개구부(46)의 내벽들을 포함하는 층간 수지 절연층(42) 상에 조화면(미도시)을 형성한다.
(9) 다음에, 상술된 처리를 받은 기판을, 중화 용액(Shiplay Co., Inc.제조)에 함침시켜 물로 세척한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 기판의 표면에, 팔리디움 촉매(Atotech Co. 제조)를 공급하여, 층간 수지 절연층들(42)의 표면과 비아 홀들용 개구들(46)의 내벽면들에 촉매핵을 부착시킨다.
(10) 다음, 이하의 조성의 무전해 구리 도금 수용액에 기판을 함침시켜, 조화면 전체 상에 두께 0.6∼3.0㎛의 박막 도체층들(52)을 형성한다(도 21(b) 참조). [무전해 도금 용액]
NiSO4 0.003 mol/l
주석산 0.200 mol/l
황산구리 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α,α'-비피리질 40 mg/l
폴리에틸렌 글리콜(PEG) 0.1O g/l
[무전해 도금 조건]
35℃ 액온도로 40분
(11) 다음에, 시판의 감광성 드라이막을 박막 도체층들(52)에 붙여, 마스크를 그 위에 탑재하고 10O mJ/cm2로 노광하고, O.8% 탄산나트륨수용액으로 현상처리하는 것에 의해, 도금 레지스트(43)를 마련한다(도 21(c) 참조).
(12) 다음, 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 세정하여 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 구리 도금을 실시하여, 전해 구리 도금층들(53)을 형성한다(도 21(d) 참조).
[전해도금 용액]
CuSO4 ㆍ5H2O 210 g/l
황산 150 g/l
Cl- 40 mg/l
폴리에틸렌 글리콜 300 mg/l
비스디설파이드 1OO mg/l
[전해 도금 조건]
전류밀도 1.0 A/dm2
시간 60분
온도 25℃
(13) 계속해서, 50℃에서 40 g/l NaOH 수용액에서 도금 레지스트(43)를 분리 제거한다. 그 후, 기판에 150℃에서 1시간 동안 가열처리를 실시하고, 황산-과산화수소수용액을 포함하는 에칭액을 이용하여, 도금 레지스트 하에 있는 박막 도체층들이 제거되어 독립적인 도체 회로들(45)과 필드 비아 형상의 비아 홀들(47)을 형성한다(도 22(a) 참조).
(14) 상술된 (5)∼(l1)의 공정을 반복하여 또한 상층의 층간 수지 절연층들(42)과 박막 도체층들(52)을 형성하여, 그 후, 박막 도체층들(52)상에 도금 레지스트(43)를 마련한다(도 22(b) 참조). 또한, 이 공정에서 형성된 층간 수지 절연층들(42)의 선팽창 계수는 70ppm/℃ 이다.
(15) 다음에, 상술된 (12) 및 (13)의 공정과 동일한 방식으로, 전해 구리 도금 처리 및 도금 레지스트의 박리제거 및 박막 도체층들의 에칭을 하여, 독립적인 도체 회로들과 필드 비아 형상의 비아 홀들을 형성한다(도 22(c) 내지 도 23(a) 참조).
(16) 또한, 상술된 공정 (5)∼(11)을 반복하여 또한 상층들에서 층간 수지 절연층들(42)과 박막 도체층들(52)을 형성하여, 그 후, 박막 도체층들(52)상에 도금 레지스트(43)를 형성한다. 또, 이 공정에서 형성된 층간 수지 절연층들(42)의 선팽창 계수는 70 ppm/℃이다(도 23(b) 참조).
(17) 다음, 상술된 공정(12), (13)과 동일한 방법으로, 전해 구리 도금 처리, 도금 레지스트(43)의 박리제거 및 박막 도체층들의 에칭이 수행되어, 독립적인 도체 회로들과 필드 비아 형상을 가지는 비아 홀들을 형성한다(도 23(c) 내지 도 24(a) 참조).
(18) 다음, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되도록 용해시킨, 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조)의 에폭시기 50%를 아클릴화하여 획득된 감광성이 제공된 올리고머(분자량: 4000)의 46.67 중량부; 메틸에틸케톤에 용해시킨 80중량% 농도의 비스페놀 A형 에폭시 수지(상품명: 에피코트 1001, Yuka Shell Epoxy Co. 제조)의 15.0중량부; 이미다졸 경화제(상품명 : 2E4MZ-CN, Shikoku Chemicals Corp. 제조)의 1.6중량부; 감광성 모너머인 다가 아클릴 모노머(상품명: R604, Nippon Kayaku Co., Ltd.제조)의 3.0중량부, 유사하게 다가 아크릴 모노머(상품명:DPE 6 A, Kyoei Chemical Co., Ltd.제조)의 1.5중량부; 및 분산형 소포제(San Nopco Ltd., 제조, S-65)의 0.71중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제한다. 다음, 이 혼합 조성물에 광중합개시제로서 벤조페논(Kanto Chemical Co.,제조)의 2.0중량부와 광감성제로서 미히러의 케톤(Kanto Chemical Co., Inc.제조)의 0.2중량부를 첨가하여 점도를 25℃에서 2.0 Paㆍs의 솔더 레지스트 조성물을 획득한다. 점도 측정은, B형 점도계(Tokyo Instruments Co., Ltd.제조, DVL-B형)를 사용하여 60/min-1(rpm)의 경우는 로터 No.4를, 4.6/min-1(rpm)의 경우는 로터 No.3을 이용하여 수행된다.
(19) 다음, 다층배선기판의 양면에, 상술된 솔더 레지스트 조성물이 20㎛의 두께로 도포되어, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조된 후, 땜납 패드에 대응하는 패턴이 묘화된 두께 5mm의 포토마스크를 솔더 레지스트층들에 밀착시켜, 솔더 레지스트층들을 100O mJ/cm2의 UV 선에 노광하여, DMTG 용액으로 현상하여, 직경 80㎛의 개구를 형성한다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건하에 각각 가열처리를 하여 솔더 레지스트층들을 경화시켜, 땜납 범프의 형성용 개구를 가지는 20㎛ 두께의 솔더 레지스트층들(54)을 형성한다.
(20) 다음, 과황산나트륨을 주성분으로 하는 에칭액에 솔더 레지스트층들(54)이 형성된 기판을 1분간 함침하여, 도체 회로 표면에 평균 요철(Ra)이 1㎛ 이하인 조화면(미도시)을 형성한다.
또한, 상기 기판을, 염화니켈(2.3 x 10-1mol/l), 하이포아인산나트륨(2.8 x 10-lmol/l), 구연산나트륨(1.6 x 10-1 mol/l)을 포함하는 ph= 4.5의 무전해 니켈 도금액에 20분간 함침하여, 개구부에 두께 5㎛의 니켈 도금층(55)을 형성한다. 또한, 상기 기판을 시안화금칼륨(7.6 x 10-3 mol/l), 염화암모늄(1.9 x 10- lmol/l),구연산나트륨(1.2 x 10- lmol/l), 및 하이포아인산나트륨(1.7 x 10-lmol/l)을 포함하는 무전해 금 도금액에 80℃, 7.5분의 조건하에 함침시켜, 니켈 도금층(55)상에, 두께 0.03㎛의 금 도금층(56)을 형성하여 땜납 패드를 획득한다.
(21) 다음, 솔더 레지스트층들(54)상에, 마스크를 탑재하여, 피스톤형 압입형 인쇄기를 이용하여, 땜납 범프 형성용 개구에 솔더 페이스트를 인쇄한다. 그 후, 솔더 페이스트는 250℃에서 리플로우되어, 또한 플럭스 세정하여 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 24(b)참조).
(실시예 8).
A.층간 수지 절연층용 수지막 a(내층용)의 제작
30 중량부의 비스페놀 A형 에폭시 수지(에폭시 당량 469, Yuka Shell Epoxy K.K 제조의 에피코테 1001), 40 중량부의 크레솔 노보락형 에폭시 수지(에폭시 당량 215, Dainippon Ink and Chemicals, Inc.제조의 에피클론 N-673), 및 트리아진 구조를 함유하는 페놀노보락 수지(페놀릭 하이드록시 당량 120, Dainippon Ink and Chemicals, Inc. 제조의 페놀라이트 KA-7052)의 30 중량부를, 에틸디글리콜아세테이트의 20 중량부와 용제 나프타의 20 중량부를 교반 상태하에서 용해 가열시키고, 말단 에폭시화 폴리부타디엔 고무(Nagase Chemicals Ltd.제조; Denalex R-45EPT)의 15 중량부, 2-페닐-4, 5-비스(하이드록시메틸) 이미다졸의 분쇄품의 1.5 중량부, 미분쇄 실리카의 2중량부, 및 실리콘형 소포제의 0.5 중량부를 첨가하여 에폭시 수지 조성물을 제조한다.
획득된 에폭시 수지 조성물이 38㎛ 두께의 PET 막에 인가되어 건조후에 두께가 롤 코터에 의하여 50㎛ 이도록 조정한 후, 10 분간 80℃ 내지 120℃에서 건조되 어 층간 수지 절연층용 수지막을 생성한다.
B. 층간 수지 절연층용 수지막 b(외층용)의 제조
층간 수지 절연층용 수지막 b(외층용)은, 말단 에폭시기 폴리부타디엔의 첨가량이 12 중량부로 변경되고, 미분쇄 실리카의 첨가량이 4중량부로 변경된다는 점을 제외하고, 상술된 A와 동일한 방식으로 제조된다.
C. 수지 충전재의 제조
수지 충전재는 실시예 7과 동일한 방식으로 제조된다.
D. 프린트 배선판의 제조
(1) 두께 0.8mm의 유리 에폭시 수지 또는 BT 수지로 이루어지는 절연 기판(61)의 양면에 적층된 18㎛ 구리박(68)을 가지는 구리 점착 적층판이 개시 재료로서 사용된다(도 25(a) 참조). 우선, 상기 구리 점착 적층판이 하층 도체 회로 패턴들에서 에칭되어 기판의 양면들에 하층 도체층들(64)을 형성한다(도 25(b) 참조).
(2) 하층 도체 회로들(64)가 형성된 기판(61)을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/1), Na3PO4(6 g/1)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리 및 NaOH(10 g/l) 및 NaBH4(6 g/l)을 함유하는 수용액을 환원욕으로 하는 환원 처리를 하여, 하층 도체 회로들(64)의 표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 설명 A에 기재한 층간 수지 절연층들용 수지막을 50℃ 내지 150℃ 로 온도를 증가시키면서, 0.5 MPa에서 진공 압력 적층에 의하여 부착시켜 층간 수지 절연층들(62)을 형성한다(도 25(c) 참조). 부가하여, 이 공정에서 생성된 층간 수지 절연층(62)의 선팽창 계수는 112 ppm/℃이다.
또한, 층간 수지 절연층들(62)을 형성한 기판(61)에, 드릴 가공에 의해 지름300㎛의 스루홀(79)을 형성한다.
(4) 또한, 비아 홀들을 가지는 1.2mm 두께의 마스크를 층간 수지 절연층들(62) 상에 탑재하고, 직경 80㎛의 비아 홀들용 개구들(66)을 4.0 mm 빔직경, 톱 햇 모드, 8.0㎲ 펄스폭, 1.0mm 마스크의 스루홀들의 직경, 1 샷의 조건으로 10.4㎛의 파장을 가지는 CO2 가스에 의하여 층간 수지 절연층들(62) 상에 형성한다.
(5) 또한, 비아 홀들용 개구들(66)이 형성된 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10분간 함침하여, 스루홀들(79)의 벽면에 데스미어 처리를 수항해여, 층간 수지 절연층들(62)의 표면에 존재하는 에폭시 수지입자를 용해제거하는 것에 의해, 비아 홀들용 개구들(66)의 내벽면들을 포함하는 조화면(미도시)을 표면에 형성한다.
(6) 다음에, 상술된 처리를 끝낸 상기 기판을, 중화 용액(Shiplay Co., Ltd.제조)에 함침하고 물로 세정한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 이 기판의 표면에, 팔라디움 촉매를 제공하여, 층간 수지 절연층들(62)의 표면(비아 홀들용 개구들(66)의 내벽면들을 포함하는) 및 스루홀들(79)의 내벽면에 촉매핵을 부착시킨다(미도시). 즉, 상기 기판을 염화팔리다움(PdCl2)과 염화제1주석(SnCl2)을 함유하는 촉매액에 함침하여 팔라디움금속을 석출시켜 촉매를 제공한다.
(7) 다음, 34℃의 무전해 구리 도금 수용액에 상기 기판을 함침시켜, 층간 수지 절연층들(62)의 표면(비아 홀들용 개구들(66)의 내벽면들을 포함), 및 스루홀들(79)의 벽면에 두께 0.6∼3.0㎛의 박막 도체층(72)을 형성한다(도 25(e) 참조). 또, 무전해 구리 도금 수용액으로서는, 실시예 7의 (1O)의 공정에서 이용한 무전해 구리 도금 수용액과 같은 동일한 수용액을 채용한다.
(8) 다음, 박막 도체층들(72)이 형성된 기판에 시판의 감광성 드라이막을 붙여, 마스크를 그 위에 탑재하여, 10O mJ/cm2로 노광하고, O.8% 탄산나트륨 수용액으로 현상하여 도금 레지스트(63)를 마련한다(도 26(a) 참조).
(9) 이어서, 기판을 50℃의 물로 세정하여 탈지하여, 25℃의 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 7의 (12)의 공정과 같은 조건으로 전해도금을 상기 기판에 실시하여, 도금 레지스트(63) 비형성 영역에, 전해 구리 도금막들(73)을 형성한다(도 26(b) 참조).
(10) 연속하여, 도금 레지스트(63)를 5% KOH 용액에 의하여 박리 제거한 뒤, 그 도금 레지스트(63)하의 무전해 도금막들을 황산과 과산화수소를 함유하는 에칭액을 이용하여 에칭하여, 도금 스루홀(69) 및 도체 회로들(65)을 형성한다(비아 홀들(67)을 포함하여).
(11) 다음에, 도금 스루홀(69)을 형성한 기판(70)을 에칭액에 함침시켜 도금 스루홀(69) 및 도체 회로들(65)(비아 홀들(67)을 포함)의 표면에 조화면(미도시)을 형성한다. 또, 에칭액으로서는, Meck Co. 제조의 멕 에치 본드를 사용한다.
(12) 다음에, 상기 C에 기재한 수지 충전재를 조제한 뒤, 하기의 방법에 의해 조제후 24시간 이내에, 도금 스루홀(69)내 및 층간 수지 절연층들(62)상의 도체회로 비형성 영역부와 도체 회로들(65)의 외주부에 수지 충전재의 층을 형성한다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀들 내에 수지 충전재를 넣은 뒤, 100℃, 20분의 조건으로 건조시킨다. 다음, 도체 회로 비형성 영역에 상당하는 개구를 가지는 마스크를 이용하여, 오목부인 도체 회로 비형성 영역에 수지 충전재층을 형성하여, 100℃, 20분의 조건으로 건조시킨다.
계속해서, 실시예 7의 (4)의 공정과 동일한 방식으로, 도금 스루홀과 도체 회로 비형성 영역에 형성된 수지 충전재층의 표층부 및 도체 회로들(65)의 표면을 평탄화하여, 각 수지 충전재층(70)의 표면과 각 도체 회로(65)의 표면을 가열 처리에 의하여 동일 평면에 있도록 한다(도 26(c) 참조).
(13) 다음, 층간 수지 절연층들(62)의 표면 및 수지 충전재층들(70)의 노출면에, 상술된 (6)와 같은 동일한 처리에 의하여 팔라디움 촉매(미도시)를 제공한다. 다음에, 상기 (7)에 상술된 조건과 동일한 조건으로 무전해 도금 처리를 실시하여, 수지 충전재층들(70)의 노출면들 및 도체 회로들(65)의 상면에 박막 도체층들(72)을 형성한다.
(14) 다음, 상술된 공정 (8)와 같은 방법을 이용하여, 박막 도체층들(72)상에, 도금 레지스트(63)가 제공된다(도 26(d) 참조). 계속해서, 상기 기판을 50℃ 의 물로 세정하여 탈지하고, 25℃의 물로 세정하고 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 상기 기판에 실시하여, 도금 레지스트(63) 비형성 영역에, 전해 구리 도금막들(73)을 형성한다(도 27(a) 참조).
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan CO.제조, 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1A/dm2
시간 65분
온도 22 + 2℃
(15) 다음, 도금 레지스트(73)를 5% KOH로 박리 제거한 뒤, 상기 도금 레지스트(73)하의 무전해 도금막을 황산과 과산화수소와의 혼합액으로 에칭에 의하여 용해 제거하여, 커버 도금층(71)을 형성한다(도 27(b) 참조).
(16) 다음, 커버 도금층(71)의 표면에 에칭액(멕 에치 본드)을 이용하여 조화면을 형성한다(멕 에치 본드).
(17) 다음, 상술된 (3)∼(11)의 공정을 2회 반복하여 상층에 층간 수지 절연층들(62)과 도체 회로들(65)(비아 홀들(67)을 포함)을 형성한다(도 27(c) 내지 도 30(a) 참조). 또, 이 공정에서 형성된 층간 수지 절연층들(62)의 선팽창 계수는 112 ppm/℃이다.
또한, 이 공정에서, 도금 스루홀은 형성되지 않는다.
(18) 또한, 상술된 공정들 (3) 내지 (11)을 다시 반복하여, 또한 최상층에 층간 수지 절연층들(62a)과 도체 회로들(65)(비아 홀들(67)을 포함한다)을 형성하여, 다층 배선판을 획득한다(도 30(b) 참조). 또한, 여기서 층간 수지 절연층용 수지막을 대신하여, 상술된 B에서 생성된 층간 수지 절연층용 수지막 b이 사용되고, 이 공정에서 형성된 최외층의 층간 수지 절연층(62a)의 선팽창 계수는 60 ppm/℃이다.
(19) 다음, 실시예 7의 (18)∼(21)의 상술된 공정과 동일한 방식으로, 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 31 참조).
(실시예 9)
다층 프린트 배선판은, 실시예 8의 B에서 생성된 층간 수지 절연층용 수지막 b가 공정들 (3), (17)에서 수지막 부착시 실시예 8의 A에서 생성된 층간 수지 절연층용 수지막 대신에 사용된다는 점을 제외하고, 실시예 8과 동일한 방식으로 제조된다.
따라서, 모든 층간 수지 절연층들의 선팽창 계수는 본 실시예에서 생성된 다층 프린트 배선판에서 60 ppm/℃이다.
(실시예 10)
실시예 8의 (18)의 공정에서, 다층 프린트 배선판용 수지막 b 대신에, 하기 의 방법으로 제작한 층간 수지 절연층용 수지막 c을 이용한 것 이외는, 실시예 8와 동일한 방식으로 다층 프린트 배선판을 제조한다. 본 실시예에서 생성된 다층 프린트 배선판에 있어서, 최외층에서 층간 수지 절연층의 선팽창계수는, 10O ppm/℃이다.
층간 수지 절연층용 수지막 c(최외층용)의 제작
실시예 8의 A(수지막 a의 제작)에 있어서, 미분쇄 실리카 2중량부에 대신하여 입자 직경 0.5㎛의 에폭시 수지 입자 10중량부를 배합한 것 이외는, 실시예 8의 A와 같이 하여 층간 수지 절연층용 수지막 c를 제작한다.
(실시예 11)
실시예 8의 (18)의 공정에서, 층간 수지 절연층용 수지막 b에 대신하여, 하기의 방법으로 제작한 층간 수지 절연층용 수지막 d를 이용한 이외는, 실시예 8와 같이 하여 다층 프린트 배선판을 제조한다. 또한, 본 실시예로 제조된 다층 프린트 배선판에 있어서, 최외층의 층간 수지 절연층의 선팽창계수는 30 ppm/℃이다.
층간 수지 절연층용 수지막 d(최외층용)의 제작
실시예 8의 A(층간 수지 절연층용 수지막 a의 제작)에 있어서, 미분쇄 실리카의 첨가량을 8중량부로 한 이외는, 실시예 8의 A와 같이 하여 층간 수지 절연층용 수지막 d를 제작한다.
(실시예 12)
실시예 8의 (18)의 공정에서, 층간 수지 절연층용 수지막 b에 대신하여, 하기의 방법으로 제작한 층간 수지 절연층용 수지막 e를 이용한 것 이외는, 실시예 2 과 같이 하여 다층 프린트 배선판을 제조한다. 또, 본 실시예로 제조한 다층 프린트 배선판에 있어서, 최외층의 층간 수지 절연층의 선팽창계수는, 90 ppm/℃이다.
층간 수지 절연층용 수지막 e(최외층용)의 제작
실시예 8의 A(층간 수지 절연층용 수지막 a의 제작)에 있어서, 미분쇄 실리카의 첨가량을 3중량부로 한 것 이외는, 실시예 8의 A와 같이 하여 층간 수지 절연층용 수지막 e를 제작한다.
실시예 7∼12로 얻은 다층 프린트 배선판에 관해, 히트 사이클 시험 전후의 층간 수지 절연층 및 스택 비아 구조를 갖는 비아 홀들의 단면의 형상관찰, 및 도통시험을 하였다.
그 결과, 실시예 7∼12의 다층 프린트 배선판으로서는, 히트 사이클 시험 수행 전후로, 단락이나 단선은 발생하고 있지 않고, 도통상태는 양호하였다. 또한, 단면의 형상관찰에 있어서는, 최외층의 층간 수지 절연층을 포함하는 모든 층간 수지 절연층들에 크랙의 발생이나, 층간 수지 절연층들과 비아 홀들과의 분리의 발생이 관찰되지 않았다.
(실시예 13)
A. 감광성 수지 조성물 A의 조제
실시예 7와 같이 하여, 감광성 수지 조성물 A를 조제한다.
B. 감광성 수지 조성물 B의 조제
실시예 7와 같이 하여, 감광성 수지 조성물 B를 조제한다.
C.수지 충전재의 조제
실시예 7와 같이 하여, 수지 충전재를 조제한다.
D. 프린트 배선판의 제조방법
(1) 두께 0.8 mm의 유리 에폭시 수지 또는 BT(비스마레이미드트리아진)수지로 이루어지는 기판(81)의 양면에 18㎛ 두께의 구리박(88)이 적층된 구리 점착 적층판을 개시 재료로 사용한다(도 34(a) 참조). 우선, 상기 구리 점착 적층판이 드릴링되어 홀들을 뚫고, 무전해 도금 처리를 실시하여, 패턴 에칭이 수행되어 기판(81)의 양면에 하층 도체 회로들(84)과 도금 스루홀(89)을 형성한다(도 34(b) 참조).
(2) 도금 스루홀(89) 및 하층 도체층들(84)이 형성된 기판을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/l), Na3PO4(6 g/l)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리, 및 NaOH(10 g/l), NaBH4(6 g/l)을 함유하는 수용액을 환원욕으로 하는 환원 처리를 하여, 그 도금 스루홀(89)을 포함하는 하층 도체층들(84)의 전 표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 설명 C에 기재한 수지 충전재를 조제한 후, 하기의 방법에 의해 조제 후 24 시간 이내에, 도금 스루홀(89)내 및 도체 회로 비형성 영역과 하층 도체층들(44)의 외주부에 수지 충전재의 층(90')을 형성한다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀내에 수지 충전재를 넣은 후, 100℃에서 20분 동안의 조건으로 건조시킨다. 다음, 도체 회로 비형성 영역에 상당하 는 개구를 가지는 마스크를 기판 상에 탑재하여, 스퀴지를 이용하여 오목부인 도체 회로 비형성 영역에 수지 충전재의 층(90')을 형성하여, 100℃, 20분의 조건으로 건조시킨다(도 34(c)참조).
(4) 상술된 처리(3)를 끝낸 기판의 한 면을, # 600 벨트 연마지(Sankyo Rikagaku Co., Ltd. 제조)를 이용한 벨트 샌더 연마에 의해, 하층 도체층들(44)의 표면과 도금 스루홀(89)의 랜드 표면에 수지 충전재가 남지 않도록 연마하여, 이어서, 상술된 벨트 샌더 연마에 의한 스크래치를 제거하기 위하여 버핑이 수행된다. 이러한 일련의 연마를 기판의 다른 면에 관해서도 마찬가지로 수행된다.
다음, 100℃에서 1시간, 150℃ 에서 1시간의 가열처리를 하여 수지 충전재층(90)을 형성한다.
이러한 방식으로, 도금 스루홀(9)과 도체 회로 비형성 영역에 형성된 수지 충전재층(90)의 표층부 및 하층 도체층들(84)의 표면을 평탄화하여, 수지 충전재층(90)과 하층 도체층들(84)의 측면들(84a)이 조화면을 통하여 서로 견고하게 밀착되고, 또한 도금 스루홀(89)의 내벽면들(89a)과 수지 충전재층(90)이 조화면을 통하여 서로 견고히 밀착되어 절연 기판을 획득한다(도 34(d) 참조). 즉, 이 공정에 의해, 수지 충전재층(90)의 표면과 하층 도체층들(84)의 표면은 동일 평면에 있다.
(5)상기 기판을 물로 세정하고, 산성탈지한 뒤, 소프트 에칭이 수행되고, 이어서, 에칭액을 기판의 양면에 스프레이하여, 하층 도체층들(84)의 표면과 도금 스루홀(89)의 랜드 표면을 에칭하여 하층 도체층들(84)의 전표면 상에 조화면(미도시)을 형성한다. 또, 에칭액으로서는, 이미다졸 구리(Ⅱ) 복합물의 10중량부, 글 리코릭산 7중량부, 염화칼륨 5중량부로 이루어지는 에칭액(Meck Co., 제조; 멕 에치 본드)을 사용한다.
(6) 다음에, 기판의 양면에, 상기 B에서 조제한 감광성 수지 조성물 B(점도: 1.5 Paㆍs)를 조제후 24시간 이내에 롤 코터를 이용하여 도포하여, 수평 상태로 20분간 방치하고 나서, 60℃에서 30분간에서 건조(프리 베이킹)한다. 이어서, 상기 A에서 조제한 감광성 수지 조성물 A(점도: 7 Paㆍs)를 조제후 24시간 이내에 롤 코터에 의하여 도포하여, 수평상태로 20분간 방치하고 나서, 60℃에서 30분간의 건조(프리 베이킹)하여, 2층들로 이루어지는 반경화 상태의 수지층들(82a, 82b)을 형성한다(도 34(e) 참조).
(7) 다음에, 반경화 상태의 수지층들(82a, 82b)을 형성한 기판의 양면에, 직경 80㎛의 흑원이 인쇄된 포토마스크막을 밀착시켜, 초고압 수은 램프에 의해 500 mJ/cm2의 강도로 노광한 뒤, DMDG 용액으로 스프레이 현상한다. 이 다음, 또한, 이 기판을 초고압 수은 램프에 의해 300OmJ/cm2의 강도로 노광하여, 100℃에서 1시간, 120℃에서 1시간, 150℃으로 3시간의 가열처리를 실시하여, 포토마스크막에 상당하는 치수정밀도가 우수한 직경 80㎛의 비아 홀들의 개구부(86)를 가지고, 2층으로 이루어지는 층간 수지 절연층들(82)을 형성한다(도 35(a) 참조).
(8) 연속하여, 비아 홀들용 개구부(86)를 형성한 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10분간 함침시켜, 층간 수지 절연층(82)의 표면에 존재하는 에폭시 수지 입자를 용해제거하여, 비아 홀들용 개구부(86)의 내벽들을 포함 하는 층간 수지 절연층들(82)의 조화면(미도시)이 된다.
(9) 다음에, 상술된 처리를 받은 기판을, 중화 용액(Shiplay Co., Inc.제조)에 함침시켜 물로 세정한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 기판의 표면에, 팔리디움 촉매(Atotech Co. 제조)를 공급하여, 층간 수지 절연층들(82)의 표면과 비아 홀들용 개구들(86)의 내벽면들에 촉매핵을 부착시킨다.
(10) 다음, 이하의 조성의 무전해 구리 도금 수용액에 기판을 함침시켜, 조화면 전체 상에 두께 0.6∼3.0㎛의 박막 도체층들(52)을 형성한다(도 35(b) 참조).
[무전해 도금 용액]
NiSO4 0.003 mol/l
주석산 0.200 mol/l
황산구리 0.030 mol/l
HCHO 0.050 mol/l
NaOH 0.100 mol/l
α,α'-비피리질 40 mg/l
폴리에틸렌 글리콜(PEG) 0.1O g/l
[무전해 도금 조건]
35℃ 액온도로 40분
(11) 다음에, 시판의 감광성 드라이막을 박막 도체층들(92)에 붙여, 마스크 를 그 위에 탑재하고 10O mJ/cm2로 노광하고, O.8% 탄산나트륨수용액으로 현상처리하는 것에 의해, 도금 레지스트(83)를 마련한다(도 35(c) 참조).
(12) 다음, 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 세정하여 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 구리 도금을 실시하여, 전해 구리 도금층들(93)을 형성한다(도 35(d) 참조).
[전해도금 용액]
CuSO4 ㆍ5H2O 210 g/l
황산 150 g/l
Cl- 40 mg/l
폴리에틸렌 글리콜 300 mg/l
비스디설파이드 1OO mg/l
[전해 도금 조건]
전류밀도 1.0 A/dm2
시간 60분
온도 25℃
(13) 계속해서, 50℃에서 40 g/l NaOH 수용액에서 도금 레지스트(83)를 분리 제거한다. 그 후, 기판에 150℃에서 1시간 동안 가열처리를 실시하고, 황산-과산화수소수용액을 포함하는 에칭액을 이용하여, 도금 레지스트 하에 있는 박막 도체 층들이 제거되어 독립적인 도체 회로들(85)과 필드 비아 형상의 비아 홀들(87)을 형성한다(도 36(a) 참조). 또한, 이 공정에서 형성된 비아 홀들(87)의 비랜드 부분의 직경(도 36(a)에서 d로 도시된)은 80㎛이다.
(14) 상술된 (5)∼(13)의 공정을 반복하여 또한 상층의 층간 수지 절연층들(82)과 층간 수지 절연층들(82)을 형성하여, 독립 도체 회로들(85) 및 필드 비아 형상을 가지는 비아 홀들(87)이 형성된다(도 36(b) 내지 도 37(a) 참조).
이 공정에서, 비아 홀들용 개구들의 형성 위치는 그들의 중심들이 서로 대략 중첩되면서 쌓이도록 조정된다.
(15) 또한, 상술된 공정 (5)∼(13)을 반복하여, 또한 상층에 층간 수지 절연층들(82), 독립적인 도체 회로들(85), 및 필드 비아 형상을 가지는 비아 홀들(87)을 형성한다(도 37(b) 내지 도 37(c) 참조)
이 공정에서, 비아 홀들용 개구들의 형성 위치들은, 그들의 중심들이 하층들에서의 중심들에서 시프트되면서 비아 홀들을 쌓도록 조정된다. 또한, 이 공정에서 형성된 비아 홀(제 3 층의 비아 홀)의 바닥면의 외연과, 하층(제 2 층의 비아 홀)의 비아 홀의 비랜드 부분의 외연 간의 거리는 5㎛이다.
(16) 또한, 상술된 공정 (5) 내지 (13)이 다시 반복되어, 또한 상층에 층간 수지 절연층들(82), 독립 도체 회로들(85), 및 필드 비아 형상을 가지는 비아 홀들(87)을 형성한다(도 38(a) 참조).
이 공정에서, 비아 홀들용 개구들의 형성 위치는 그 중심이 하층에서 비아 홀들과 대략 중첩되면서 비아 홀들을 쌓도록 조정된다.
(17) 다음, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되도록 용해시킨, 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조)의 에폭시기 50%를 아클릴화하여 획득된 감광성이 제공된 올리고머(분자량: 4000)의 46.67 중량부; 메틸에틸케톤에 용해시킨 80중량% 농도의 비스페놀 A형 에폭시 수지(상품명: 에피코트 1001, Yuka Shell Epoxy Co. 제조)의 15.0중량부; 이미다졸 경화제(상품명 : 2E4MZ-CN, Shikoku Chemicals Corp. 제조)의 1.6중량부; 감광성 모너머인 다가 아클릴 모노머(상품명: R604, Nippon Kayaku Co., Ltd.제조)의 3.0중량부; 유사하게 다가 아크릴 모노머(상품명:DPE 6 A, Kyoei Chemical Co., Ltd.제조)의 1.5중량부; 및 분산형 소포제(San Nopco Ltd., 제조, S-65)의 0.71중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제한다. 다음, 이 혼합 조성물에 광중합개시제로서 벤조페논(Kanto Chemical Co.,제조)의 2.0중량부와 광감성제로서 미히러의 케톤(Kanto Chemical Co., Inc.제조)의 0.2중량부를 첨가하여, 점도를 25℃에서 2.0 Paㆍs의 솔더 레지스트 조성물을 획득한다. 또한, 점도 측정은, B형 점도계(Tokyo Instruments Co., Ltd.제조, DVL-B형)를 사용하여 60/min-1(rpm)의 경우는 로터 No.4를, 4.6/min-1(rpm)의 경우는 로터 No.3을 이용하여 수행된다.
(18) 다음, 다층 프린트 배선판의 양면에, 상술된 솔더 레지스트 조성물이 20㎛의 두께로 도포되어, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조된 후, 땜납 패드에 대응하는 패턴이 묘화된 두께 5mm의 포토마스크를 솔더 레지스트층들에 밀착시켜, 100O mJ/cm2의 UV 선에 노광하여, DMTG 용액으로 현상하여, 직경 80㎛의 개구를 형성한다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건하에 각각 가열처리를 하여 솔더 레지스트층들을 경화시켜, 땜납 범프의 형성용 개구를 가지는 20㎛ 두께의 솔더 레지스트층들(94)을 형성한다.
(19) 다음, 과황산나트륨을 주성분으로 하는 에칭액에 솔더 레지스트층들(94)이 형성된 기판을 1분간 함침하여, 도체 회로 표면에 평균 요철(Ra)이 1㎛ 이하인 조화면(미도시)을 형성한다.
또한, 상기 기판을, 염화니켈(2.3 x 10-1mol/l), 하이포아인산나트륨(2.8 x 10-lmol/l), 구연산나트륨(1.6 x 10-1 mol/l)을 포함하는 ph= 4.5의 무전해 니켈 도금액에 20분간 함침하여, 개구부에 두께 5㎛의 니켈 도금층(95)을 형성한다. 또한, 상기 획득된 기판을 시안화금칼륨(7.6 x 10-3 mol/l), 염화암모늄(1.9 x 10-lmol/l),구연산나트륨(1.2 x 10- lmol/l), 및 하이포아인산나트륨(1.7 x 10-lmol/l)을 포함하는 무전해 금 도금액에 80℃, 7.5분의 조건하에 함침시켜, 니켈 도금층(95)상에, 두께 0.03㎛의 금 도금층(96)을 형성하여 땜납 패드를 획득한다.
(20) 다음, 솔더 레지스트층들(94)상에 마스크를 탑재하여, 피스톤형 압입형 인쇄기를 이용하여, 땜납 범프 형성용 개구에 솔더 페이스트를 인쇄한다. 그 후, 솔더 페이스트는 250℃에서 리플로우되어, 또한 플럭스 세정하여 땜납 범프(97)를 구비한 다층 프린트 배선판을 획득한다(도 38(b) 참조).
또한, 본 실시예에서 생성된 다층 프린트 배선판의 층간 수지 절연층들의 선팽창 계수는 70ppm/℃이다.
(실시예 14)
A. 층간 수지 절연층의 수지막의 제조
30 중량부의 비스페놀 A형 에폭시 수지(에폭시 당량 469, Yuka Shell Epoxy K.K 제조의 에피코테 1001), 40 중량부의 크레솔 노보락형 에폭시 수지(에폭시 당량 215, Dainippon Ink and Chemicals, Inc.제조의 에피클론 N-673), 및 트리아진 구조를 함유하는 페놀 노보락 수지(페놀릭 하이드록시 당량 120, Dainippon Ink and Chemicals, Inc. 제조의 페놀라이트 KA-7052)의 30 중량부를, 에틸디글리콜아세테이트의 20 중량부와 용제 나프타의 20 중량부를 교반 상태하에서 용해 가열시키고, 말단 에폭시화 폴리부타디엔 고무(Nagase Chemicals Ltd.제조; Denalex R-45EPT)의 12 중량부, 2-페닐-4, 5-비스(하이드록시메틸) 이미다졸의 분쇄품의 1.5 중량부, 미분쇄 실리카의 4중량부, 및 실리콘형 소포제의 0.5 중량부를 첨가하여 에폭시 수지 조성물을 제조한다.
획득된 에폭시 수지 조성물이 38㎛ 두께의 PET 막에 도포되어 건조후에 두께가 롤 코터에 의하여 50㎛ 이도록 조정한 후, 상기 결과적인 막이 10 분간 80℃ 내지 120℃에서 건조되어 층간 수지 절연층용 수지막을 생성한다.
B. 수지 충전재의 제조
수지 충전재는 실시예 7과 동일한 방식으로 제조된다.
C. 다층 프린트 배선판의 제조
(1) 두께 0.8mm의 유리 에폭시 수지 또는 BT 수지로 이루어지는 절연 기판(121)의 양면에 적층된 18㎛ 구리박(128)을 가지는 구리 점착 적층판이 개시 재료로서 사용된다(도 39(a) 참조). 우선, 상기 구리 점착 적층판이 패턴 에칭되어 기판의 양면들 상에 하층 도체층들(124)을 형성한다(도 39(b) 참조).
(2) 하층 도체층들(124)이 형성된 기판(121)을 물로 세척하여 건조하고, 그 후 NaOH(1O g/l), NaC1O2(40 g/1), Na3PO4(6 g/1)를 함유하는 수용액을 흑화욕(산화욕)으로 하는 흑화처리 및 NaOH(10 g/l) 및 NaBH4(6 g/l)을 함유하는 수용액을 환원욕으로 하는 환원 처리를 하여, 하층 도체 회로들(124)의 표면 상에 조화면(미도시)을 형성한다.
(3) 다음, 설명 A에 기재한 층간 수지 절연층들용 수지막을 50℃ 내지 150℃로 온도를 증가시키면서, 0.5 MPa에서 진공 압력 적층에 의하여 적층시켜 층간 수지 절연층들(122)을 형성한다(도 39(c) 참조).
부가하여, 300㎛의 직경을 가지는 스루홀은 드릴에 의하여 층간 수지 절연층들(122)이 형성된 기판(121) 상에 형성된다.
(4) 또한, 스루홀들을 가지는 1.2mm 두께의 마스크를 층간 수지 절연층들(122) 상에 탑재하고, 층간 수지 절연층들(122)을 4.0 mm 빔직경, 톱 햇 모드, 8.0㎲ 펄스폭, 마스크의 스루홀들의 1.0mm 직경, 및 1 샷의 조건으로 10.4㎛의 파장을 가지는 CO2 가스에 의하여 처리하여, 80㎛의 직경을 가지는 비아 홀들용 개구들(126)을 형성한다.
(5) 또한, 비아 홀들용 개구들(126)이 형성된 기판을, 60 g/l의 과망간산을 포함하는 80℃의 용액에 10분간 함침하여, 스루홀들(139)의 벽면에 데스미어 처리를 수행하여, 층간 수지 절연층들(122)의 표면에 존재하는 에폭시 수지입자를 용해제거하는 것에 의해, 비아 홀들용 개구들(126)의 내벽면들을 포함하는 조화면(미도시)을 형성한다.
(6) 다음에, 상술된 처리를 끝낸 상기 기판을, 중화 용액(Shiplay Co., Ltd.제조)에 함침하고 물로 세정한다.
또한, 표면 조화 처리(조화 깊이 3㎛)한 이 기판의 표면에, 팔라디움 촉매를 제공하여, 층간 수지 절연층들(122)의 표면(비아 홀들용 개구들(126)의 내벽면들을 포함하는) 및 스루홀들(139)의 내벽면에 촉매핵을 부착시킨다(미도시). 즉, 상기 기판을 염화팔리다움(PdCl2)과 염화제1주석(SnCl2)을 함유하는 촉매액에 함침하여 팔라디움금속을 석출시켜 촉매를 제공한다.
(7) 다음, 34℃의 무전해 구리 도금 수용액에 상기 기판을 함침하여, 층간 수지 절연층들(122)의 표면(비아 홀들용 개구들(126)의 내벽면들을 포함), 및 스루홀들(139)의 벽면에 두께 0.6∼3.0㎛의 박막 도체층(132)을 형성한다(도 39(e) 참조).
(8) 다음, 박막 도체층들(132)이 형성된 기판에 시판의 감광성 드라이막을 붙여, 마스크를 그 위에 탑재시킨다. 다음, 10O mJ/cm2로 노광하고, O.8% 탄산나트륨 수용액으로 현상하여 도금 레지스트(123)를 형성한다(도 40(a) 참조).
(9) 이어서, 기판을 50℃의 물로 세정하여 탈지하여, 25℃의 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 13의 (12)의 공정과 같은 조건으로 전해도금을 상기 기판에 실시하여, 도금 레지스트(123) 비형성 영역에, 전해 구리 도금막들(133)을 형성한다(도 40(b) 참조).
(10) 연속하여, 도금 레지스트(123)를 5% KOH 용액에 의하여 박리 제거한 뒤, 그 도금 레지스트(123)하의 무전해 도금막들을 황산과 과산화수소를 함유하는 에칭액을 이용하여 에칭하여, 도금 스루홀(129) 및 도체 회로들(125)을 형성한다(비아 홀들(127)을 포함하여).
(11) 다음에, 도금 스루홀(129) 등이 형성된 기판을 에칭액에 함침시켜 도금 스루홀(129) 및 도체 회로들(125)(비아 홀들(127)을 포함)의 표면에 조화면(미도시)을 형성한다. 또, 에칭액으로서는, Meck Co. 제조의 멕 에치 본드를 사용한다.
(12) 다음에, 상기 B에 기재한 수지 충전재를 조제한 뒤, 하기의 방법에 의해 조제후 24시간 이내에, 도금 스루홀(129)내 및 층간 수지 절연층들(122)상의 도체회로 비형성 영역부와 도체 회로들(125)의 외주부에 수지 충전재의 층을 형성한다.
즉, 우선, 스퀴지를 이용하여 도금 스루홀들 내에 수지 충전재를 넣은 뒤, 100℃, 20분의 조건으로 건조시킨다. 다음, 도체 회로 비형성 영역에 상당하는 개구를 가지는 마스크와 스퀴지를 이용하여, 오목부인 도체 회로 비형성 영역에 수지 충전재층을 형성하여, 100℃, 20분의 조건으로 건조시킨다.
계속해서, 실시예 13의 (4)의 공정과 동일한 방식으로, 도금 스루홀과 도체 회로 비형성 영역에 형성된 수지 충전재층의 표층부 및 도체 회로들(125)의 표면을 평탄화하고 가열 처리되어, 표면이 도체 회로(125)의 표면과 동일 평면에 있는 수지 충전재층(130)을 형성한다(도 40(c) 참조).
(13) 다음, 층간 수지 절연층들(122)의 표면 및 수지 충전재층들(130)의 노출면에, 상술된 (6)와 같은 동일한 처리에 의하여 팔라디움 촉매(미도시)를 제공한다. 다음에, 상기 (7)에 상술된 조건과 동일한 조건으로 무전해 도금 처리를 실시하여, 수지 충전재층들(130)의 노출면들 및 도체 회로들(125)의 상면에 박막 도체층들(132)을 형성한다.
(14) 다음, 상술된 공정 (8)와 같은 방법을 이용하여, 박막 도체층들(132)상에, 도금 레지스트(123)가 형성된다(도 40(d) 참조). 계속해서, 상기 기판을 50℃의 물로 세정하여 탈지하고, 25℃의 물로 세정하고 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 도금을 상기 기판에 실시하여, 도금 레지스트(123) 비형성 영역에, 전해 구리 도금막들(133)을 형성한다(도 41(a) 참조).
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 ml/l
(Atotech Japan CO.제조, 쿠프라시드 GL)
[전해 도금 조건]
전류밀도 1A/dm2
시간 65분
온도 22 ±2℃
(15) 다음, 도금 레지스트(133)를 5% KOH로 박리 제거한 뒤, 상기 도금 레지스트(133)하의 무전해 도금막을 황산과 과산화수소와의 혼합액으로 에칭 처리로 용해 제거하여, 커버 도금층(131)을 형성한다(도 41(b) 참조).
(16) 다음, 커버 도금층(131)의 표면에 에칭액(멕 에치 본드)을 이용하여 조화면(미도시)을 형성한다(멕 에치 본드).
(17) 다음, 상술된 (3)∼(11)의 공정을 반복하여 또한 상층에 층간 수지 절연층들(122)과 도체 회로들(125)(비아 홀들(127)을 포함)을 형성한다(도 41(c) 내지 도 42(c) 참조). 또, 비아 홀들(127)의 비랜드 부분의 직경은 80㎛이다. 또한, 이 공정에서 비아 홀들은 커버 도금층(131) 바로 위에 형성된다.
(18) 또한, 상술된 공정들 (3) 내지 (11)을 2회 반복하여, 상층에 층간 수지 절연층(122)과 도체 회로들(125)(비아 홀들(127)을 포함한다)을 형성한다. 또한, 비아 홀들(127)의 비랜드 부분의 직경은 80㎛이다.
또한, 이 공정에서, 비아 홀들용 개구들의 형성 위치는, 그들의 중심들이 하층들에서의 중심점들 상에 대략 중첩하면서 비아 홀들을 쌓도록 조정된다.
이 공정에서, 도금 스루홀은 형성되지 않는다.
(19) 또한, 상술된 공정들 (3) 내지 (11)은 다시 반복되어, 최외층에 층간 수지 절연층(122a)과 도체 회로들(125)(비아 홀들(127)을 포함)을 형성한다. 또한, 비아 홀들(127)의 비랜드 부분의 직경은 80㎛이다.
또한, 이 공정에서, 비아 홀들용 개구들의 형성 위치는, 그들의 중심들이 하층들에서의 중심점에서 시프트되면서 비아 홀들을 쌓도록 조정된다. 또한, 이 공정에서 형성된 비아 홀(제 4 층의 비아 홀)의 바닥면의 외연과, 하층에서의 비아 홀(제 3 층에서의 비아 홀)의 비랜드 부분의 외연 간의 거리는 8㎛이다.
이 공정에서, 도금 스루홀은 형성되지 않는다
(20) 다음, 실시예 13의 (17)∼(20)의 상술된 공정과 동일한 방식으로, 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 45(a) 참조).
또한, 본 실시예에서 생성된 다층 프린트 배선판에서의 층간 수지 절연층들의 선팽창 계수는 60ppm/℃이다.
(실시예 15)
다층 프린트 배선판은, 실시예 13의 공정 (15)에서 제 3 층의 비아 홀의 바닥면의 외연과 하층에서의 비아 홀(제 2 층에서의 비아 홀)의 비랜드 부분의 외연과의 거리를 20㎛로 조정하도록 비아 홀들을 쌓는 것을 제외하고, 실시예 13과 동일한 방식으로 제조된다.
(실시예 16)
다층 프린트 배선판은, 실시예 14의 공정 (19)에서 제 4 층의 비아 홀의 바닥면의 외연과 하층에서의 비아 홀(제 3 층에서의 비아 홀)의 비랜드 부분의 외연과의 거리를 40㎛로 조정하도록 비아 홀들을 쌓는 것을 제외하고, 실시예 14과 동 일한 방식으로 제조된다.
(실시예 17)
다층 프린트 배선판은, 실시예 13의 공정 (15)에서 제 3 층의 비아 홀의 바닥면의 외연과 하층에서의 비아 홀(제 2 층에서의 비아 홀)의 비랜드 부분의 외연과의 거리를 70㎛로 조정하도록 비아 홀들을 쌓는 것을 제외하고, 실시예 13과 동일한 방식으로 제조된다.
실시예 13∼17로 제조한 다층 프린트 배선판에 대하여, 히트 사이클 시험이 수행되고, 그 히트 사이클 시험 전후에 층간 수지 절연층들 및 비아 홀들의 형상 관찰 및 도통시험을 수행한다.
실시예 13∼17에서 획득된 다층 프린트 배선판에 관하여, 히트 사이클 테스트 전후의 단면의 형상관찰에 있어서, 최외층의 층간 수지 절연층을 포함하는 모든 층간 수지 절연층에서, 크랙의 발생이나, 층간 수지 절연층들과 비아 홀들의 분리 발생이 관찰되지 않았다. 또한, 히트 사이클 시험 전후로, 단락이나 단선은 유발되지 않고, 도통상태는 양호하였다.
(실시예 18)
A. 감광성 수지 조성물 A의 조제
실시예 7와 같이 하여, 감광성 수지 조성물 A를 조제한다.
B. 감광성 수지 조성물 B의 조제
실시예 7와 같이 하여, 감광성 수지 조성물 B를 조제한다.
C. 수지 충전재의 조제
실시예 7와 같이 하여, 수지 충전재를 조제한다.
D. 다층 프린트 배선판의 제조방법
(1) 실시예 7의 (1)∼(13)와 같은 공정을 수행함으로써 독립적인 도체 회로들(45)과 필드 비아 형상을 가지는 비아 홀들(47) 등을 형성한다(도 20(a)∼도 22(a) 참조).
(2) 다음에, 실시예 7의 (5)∼(13)의 공정을 반복하여 또한 상층의 층간 수지 절연층들(42)과 독립적인 도체 회로(45)와 필드 비아 형상을 가지는 비아 홀들(47)을 형성한다(도 22(b)∼도 23(a) 참조).
또, 여기서는 비아 홀들용 개구의 형성위치는 제 1 층의 비아 홀들상에 제 2 층의 비아 홀들을 쌓고, 그 중심들이 제 1 층에서의 비아 홀들의 중심들 상에 대략 중첩되어 쌓도록 조정된다.
(3) 또한, 실시예 7의 (5)∼(11)의 공정을 반복하여, 또한 상층에서 층간 수지 절연층들(42)과 박막 도체층(52)을 형성하여, 그 후, 박막 도체층들(52)상에 도금 레지스트(43)가 제공된다(도 48(a) 참조).
(4) 다음에, 도금 레지스트(43)가 형성된 기판이 50℃의 물로 세정하여 탈지하여, 25℃의 물로 수세후, 또한 황산으로 세정하고 나서, 이하의 조건으로 전해 구리 도금을 실시하여, 전해 구리 도금층들(53)을 형성한다(도 48(b) 참조). 또, 비아 홀들용 개구들에는 상면 상에 오목부를 가지는 전해 구리 도금층들(53a)을 형성한다.
[전해 도금액]
황산 2.24 mol/l
황산구리 0.26 mol/l
첨가제 19.5 m l/l
(Atotech Japan CO., 쿠프라시드 GL 제조)
[전해 도금 조건]
전류밀도 1.0 A/dm2
시간 65분
온도 22±2℃
(5) 다음에, 실시예 7의 (13)의 공정과 같이 하여, 도금 레지스터(43)의 분리 제거 및 박막 도체층(52)이 에칭되어 그 상면 상에 오목부를 가지는 비아 홀(47a)와 독립적인 도체 회로들을 형성한다(도 49(a) 참조). 또, 여기서는, 비아 홀들용 개구들의 형성위치를 조정하는 것에 의해, 제 2 층의 비아 홀들의 중심들 상에 그 중심들이 대략 중첩되는 방식으로 제 2 층의 비아 홀들 상에 최상층의 비아 홀들을 쌓는다.
(6) 다음에, 디에틸렌글리콜디메틸에테르(DMDG)에 60중량%의 농도가 되도록 용해시킨, 크레졸노보락형 에폭시 수지(Nippon Kayaku Co., Ltd. 제조)의 에폭시기 50%를 아클릴화하여 획득된 감광성이 제공된 올리고머(분자량: 4000)의 46.67 중량부; 메틸에틸케톤에 용해시킨 80중량% 농도의 비스페놀 A형 에폭시 수지(상품명: 에피코트 1001, Yuka Shell Epoxy Co. 제조)의 15.0중량부; 이미다졸 경화제(상품 명 : 2E4MZ-CN, Shikoku Chemicals Corp. 제조)의 1.6중량부; 감광성 모너머인 다가 아클릴 모노머(상품명: R604, Nippon Kayaku Co., Ltd.제조)의 3.0중량부; 유사하게 다가 아크릴 모노머(상품명:DPE 6 A, Kyoei Chemical Co., Ltd.제조)의 1.5중량부; 및 분산형 소포제(San Nopco Ltd., 제조, S-65)의 0.71중량부를 용기에 넣고, 교반 혼합하여 혼합 조성물을 조제한다. 다음, 이 혼합 조성물에 광중합개시제로서 벤조페논(Kanto Chemical Co.,제조)의 2.0중량부와 광감성제로서 미히러의 케톤(Kanto Chemical Co., Inc.제조)의 0.2중량부를 첨가하여 25℃에서 2.0 Paㆍs의 점도를 가지는 솔더 레지스트 조성물을 획득한다. 점도 측정은, B형 점도계(Tokyo Instruments Co., Ltd.제조, DVL-B형)를 사용하여 60/min-1(rpm)의 경우는 로터 No.4를, 4.6/min-1(rpm)의 경우는 로터 No.3을 이용하여 수행된다.
(7) 다음, 다층배선기판의 양면에, 상술된 솔더 레지스트 조성물이 20㎛의 두께로 도포되어, 70℃에서 20분간, 70℃에서 30분간의 조건으로 건조된 후, 땜납 패드에 대응하는 패턴이 묘화된 두께 5mm의 포토마스크를 솔더 레지스트층들에 밀착시켜, 상기 솔더 레지스트층들이 100O mJ/cm2의 UV 선에 노광되어, DMTG 용액으로 현상하여, 직경 80㎛의 개구를 형성한다.
또한, 80℃에서 1시간, 100℃에서 1시간, 120℃에서 1시간, 150℃에서 3시간의 조건하에 각각 가열처리를 하여 솔더 레지스트층들을 경화시켜, 20㎛ 두께의 솔더 레지스트층들(14)을 형성한다.
(8) 다음, 과황산나트륨을 주성분으로 하는 에칭액에 솔더 레지스트층들(54) 이 형성된 기판을 1분간 함침하여, 도체 회로 표면에 평균 요철(Ra)이 1㎛ 이하인 조화면(미도시)을 형성한다.
또한, 상기 결과적인 기판을, 염화니켈(2.3 x 10-1mol/l), 하이포아인산나트륨(2.8 x 10- lmol/l), 구연산나트륨(1.6 x 10-1 mol/l)을 포함하는 ph= 4.5의 무전해 니켈 도금액에 20분간 함침하여, 개구부에 두께 5㎛의 니켈 도금층(55)을 형성한다. 또한, 상기 획득된 기판을 시안화금칼륨(7.6 x 10-3 mol/l), 염화암모늄(1.9 x 10-lmol/l),구연산나트륨(1.2 x 10- lmol/l), 및 하이포아인산나트륨(1.7 x 10-lmol/l)을 포함하는 무전해 금 도금액에 80℃, 7.5분의 조건하에 함침시켜, 니켈 도금층(55)상에, 두께 0.03㎛의 금 도금층(56)을 형성하여 땜납 패드를 획득한다.
(9) 다음, 솔더 레지스트층들(54)상에, 마스크를 탑재하여, 피스톤형 압입형 인쇄기를 이용하여, 땜납 범프용 개구에 솔더 페이스트를 인쇄한다. 그 후, 솔더 페이스트는 250℃에서 리플로우되어, 또한 플럭스 세정하여 땜납 범프를 구비한 다층 프린트 배선판을 획득한다(도 49(b) 참조).
본 실시예에서 형성된 층간 수지 절연층들의 선팽창 계수는 70 ppm/℃이다.
(실시예 19)
A. 층간 수지 절연층들의 수지막 제조
층간 수지 절연층용 수지막은 실시예 14와 동일한 방식으로 제조된다.
B. 수지 충전재의 제조
수지 충전재는 실시예 7과 동일한 방식으로 제조된다.
C. 다층 프린트 배선판의 제조
(1) 실시예 8의 (1)∼(16)와 같은 공정을 하는 것에 의해, 독립적인 도체 회로들(65), 필드 비아 형상을 가지는 비아 홀들(67), 커버 도금 층들(71)등을 형성한다(도 25(a)∼도 27(b)참조).
(2) 다음, 실시예 8의 (3)∼(11)의 공정을 2회 반복하여 또한 상층들의 층간 수지 절연층들(62), 도체 회로들(65) 및 필드 비아 형상을 가지는 비아 홀들(67)을 형성한다(도 27(c)∼도 30(a)참조). 또, 여기서는, 비아 홀들용 개구들의 형성위치를 조정하여, 1회째의 반복 공정에서는, 커버 도금 층들(71)의 바로 위에 비아 홀들이 형성되고, 2회째의 반복 공정에서는 그들의 중심들이 대략 중첩되는 방식으로 하층의 비아 홀들 상에 제 2 층의 비아 홀들을 형성한다. 이 공정에서는, 도금 스루홀이 형성되지 않는다.
(3) 또한, 실시예 8의 (3)∼(8)의 공정을 반복하여, 또한 상층들의 층간 수지 절연층들(62)과 박막 도체층들(72)을 형성하여, 그 후, 박막 도체층들(72)상에 도금 레지스트(63)를 형성한다(도 50(a) 참조).
(4) 다음에, 도금 레지스트(63)가 형성된 기판을 50℃의 물로 세정하여 탈지하여, 25 ℃ 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 18의 (4)의 공정과 같은 조건으로, 전해 도금을 실시하여, 전해 구리 도금층들을 형성한다. 또, 상면 상에 오목부를 가지는 전해 구리 도금층들이 비아 홀들용 개구들 내에 형성된다.
(5) 다음, 실시예 8의 (10)의 공정과 같이 하여, 도금 레지스트(63)의 분리 제거 및 박막 도체층들(72)을 에칭하여 독립적인 도체 회로들(65)과 상면에 오목부를 가지는 비아 홀들(67a)을 형성한다(도 50(b) 참조). 또한, 실시예 8의 (11)의 공정과 같이 하여, 도체 회로들(65) 및 비아 홀들(67a)의 표면에 조화면(미도시)를 형성한다.
(6) 다음, 실시예 18의 (6)∼(9)의 공정과 같이 하여, 땜납 범프(77)를 구비한 다층 프린트 배선판을 획득한다(도 51 참조).
또, 본 실시예에서 형성된 층간 수지 절연층의 선팽창 계수는, 60 ppm/℃이다.
(실시예 20)
A. 감광성 수지 조성물 A, B의 조제
실시예 7와 같이 하여 감광성 수지 조성물 A 및 B를 조제한다.
B. 수지 충전재의 조제
실시예 7와 같이 하여 수지 충전재를 조제한다.
C. 다층 프린트 배선판의 제조방법
(1) 실시예 13의 (1)∼(13)와 같은 공정을 하는 것에 의해, 기판에 독립적인 도체 회로들(85), 필드 비아 형상을 가지는 비아 홀들(87)등을 형성한다(도 34(a)∼도 36(a)참조).
(2) 다음, 실시예 13의 (5)∼(13)의 공정을 반복하여, 또한 상층에 층간 수지 절연층들(82) 및 독립적인 도체 회로들(85)과 필드 비아 형상을 가지는 비아 홀 들(87)을 형성한다(도 36(b)∼도 37(a) 참조). 또, 여기서는, 비아 홀들용 개구들의 형성 위치를 조정하여, 그들의 중심들이 대략 중첩되도록, 하층의 비아 홀들 상에 제 2 층의 비아 홀들을 형성한다.
(3) 또한, 실시예 13의 (5)∼(13)의 공정을 반복하여, 또한 상층에 층간 수지 절연층들(82) 및 독립적인 도체 회로들(85)과 필드 비아 형상을 가지는 비아 홀들(87)을 형성한다(도 52(a) 참조).
또, 여기서는, 비아 홀들용 개구들의 형성 위치를 조정하여, 제 2 층의 비아 홀들의 중심에서 시프트된 제 3 층의 비아 홀들을 쌓는다. 또한, 이 공정에서 형성된 비아 홀(제 3 층의 비아 홀)의 저면의 외연과 하층의 비아 홀의 비랜드 부분의 외연 간의 거리는 5㎛이다.
(4) 또한, 실시예 13의 (5)∼(11)의 공정을 다시 반복되어 또한 상층에 층간 수지 절연층들(82)과 박막 도체층들(92)을 형성하여, 그 후 박막 도체층들(92)상에 도금 레지스트(83)를 형성한다.
(5) 다음에, 도금 레지스트(83)가 형성된 기판을 50℃의 물로 세정하여 탈지하여, 25 ℃ 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 18의 (4)의 공정과 같은 조건으로, 상기 기판에 전해 구리 도금을 실시하여, 전해 구리 도금층들(93)을 형성한다(도 52(b) 참조) 또, 상면 상에 오목부를 가지는 전해 도금층들(93a)이 비아 홀들용 개구들 내에 형성된다.
이어서, 실시예 13의 (l3)의 공정과 같이 하여, 도금 레지스트(83)의 분리 제거 및 박막 도체층을 에칭하여 독립한 도체 회로들과 그 상면에 오목부를 가지는 비아 홀들(87a)을 형성한다. 또, 여기서는, 최상층의 비아 홀들이 하층의 비아 홀들의 중심들과 그 중심들이 대략 중첩되도록 형성된다.
(6) 다음에, 실시예 18의 (6)∼(9)의 공정과 같이 하여, 땜납 범프들(97)을 구비한 다층 프린트 배선판을 획득한다(도 53(b)참조). 본 실시예에서 형성된 층간 수지 절연층들의 선팽창 계수는 70 ppm/℃ 이다.
(실시예 21)
A. 층간 수지 절연층용 수지막의 제작
실시예 14와 같이 하여 층간 수지 절연층용 수지막을 제작한다.
B. 수지 충전재의 제작
실시예 7와 같이 하여 수지 충전재를 제작한다.
C. 다층 프린트 배선판의 제조
(1) 실시예 14의 (1)∼(16)와 같은 공정을 하는 것에 의해, 독립적인 도체 회로들(125), 필드 비아 형상을 가지는 비아 홀들(127), 커버 도금층들(131) 등을 형성한다(도 39(a)∼도 41(b)참조).
(2) 다음, 실시예 14의 (3)∼(11)의 공정을 반복하여, 또한 상층에 층간 수지 절연층들(122), 도체 회로들(125), 필드 비아 형상을 가지는 비아 홀들(127)을 형성한다(도 41(c)∼도 42(c) 참조). 또, 여기서는, 비아 홀들용 개구들의 형성 위치를 조정하여, 커버 도금층들(131) 바로 위에 비아 홀들을 형성한다. 이 공정에서, 도금 스루홀이 형성되지 않는다.
(3) 또한, 실시예 14의 (3)∼(11)의 공정을 2회 반복하여, 또한 상층에 층간 수지 절연층들(122), 도체 회로들(125), 필드 비아 형상을 가지는 비아 홀들(127)을 형성한다(도 43(a) 내지 (c) 참조). 또, 여기서는, 비아 홀들용 개구들의 형성 위치를 조정하여, 비아 홀이 하층의 비아 홀들 상에 쌓이고, 그들의 중심들이 대략 중첩된다.
이 단계에서, 도금 스루홀을 형성되지 않는다.
(4) 또한, 실시예 14의 (3)∼(8)의 공정을 다시 반복하여 또한 상층에 층간 수지 절연층들(122)과 박막 도체층들(132)을 형성하여, 그 후 박막 도체층들(132)상에 도금 레지스트(123)를 형성한다(도 54(a) 참조).
(5) 다음에, 도금 레지스트(123)가 형성된 기판을 50℃의 물로 세정하여 탈지하여, 25 ℃ 물로 세정한 후, 또한 황산으로 세정하고 나서, 실시예 18의 (4)의 공정과 같은 조건으로, 상기 기판에 전해 도금을 실시하여, 전해 구리 도금층들을 형성한다. 또, 상면 상에 오목부를 가지는 전해 도금층들이 비아 홀들용 개구들 내에 형성된다.
(6) 이어서, 실시예 14의 (l0)의 공정과 같이 하여, 도금 레지스트(123)의 분리 제거 및 박막 도체층들(123)을 에칭하여 독립적인 도체 회로들(125)과 그 상면에 오목부를 가지는 비아 홀들(127a)을 형성한다(도 54(b) 참조). 또한, 실시예 14의 공정 (11)에서와 동일한 방식으로, 조화면(미도시)이 도체 회로들(125)과 비아 홀들(127a)의 표면 상에 형성된다.
또한, 일련의 공정들 (4) 내지 (6)에서, 비아 홀들용 개구들의 형성 위치는 하층의 비아 홀들의 중심들에서 시프트되는 비아 홀들을 쌓도록 조정된다. 또는, 이 공정에서 형성된 상층의 비아 홀(제 4 층의 비아 홀)의 바닥면의 외연과, 하층의 비아 홀(제 3 층의 비아 홀)의 비랜드 부분의 외연과의 거리는 8㎛이다.
(7) 다음에, 실시예 18의 (6)∼(9)의 공정과 같이 하여, 땜납 범프들(77)을 구비한 다층 프린트 배선판을 획득한다(도 55 참조).
본 실시예에서 형성된 층간 수지 절연층들의 선팽창 계수는 60 ppm/℃ 이다.
(실시예 22)
실시예 20의 (3)의 공정에서, 제 3 층의 비아 홀의 바닥면의 외연과 하층의 비아 홀(제 2 층의 비아 홀)의 비랜드 부분의 외연과의 거리가 20㎛이 되도록 조정하여 비아 홀들이 쌓인 것을 제외하고, 다층 프린트 배선판은 실시예 20과 동일한 방식으로 제조된다.
(실시예 23)
실시예 21의 (6)의 공정에서, 제 4 층의 비아 홀의 바닥면의 외연과 하층의 비아 홀(제 3 층의 비아 홀)의 비랜드 부분의 거리가 40㎛이도록 조정하여 비아 홀들을 쌓는 것을 제외하고, 다층 프린트 배선판은 실시예 21과 동일한 방식으로 제조된다.
(실시예 24)
실시예 20의 (3)의 공정에서, 제 3 층의 비아 홀의 바닥면의 외연과 하층의 비아 홀(제 2 층의 비아 홀)의 비랜드 부분의 외연 간의 거리가 70㎛ 이도록 조정하여 비아 홀들을 쌓은 것을 제외하고, 다층 프린트 배선판은 실시예 20과 동일한 방식으로 제조된다.
(실시예 25)
실시예 20의 (3)의 공정에서, 제 3 층의 비아 홀의 중심과 하층의 비아 홀(제 2 층의 비아 홀)의 중심 간의 수평방향의 거리가 70㎛이도록 조정하여 비아 홀들이 쌓이는 것 이외에는, 다층 프린트 배선판은 실시예 20과 동일한 방식으로 제조된다.
(실시예 26)
실시예 21의 (6)의 공정에서, 최상층의 비아 홀(제 4 층의 비아 홀)의 중심과 하층의 비아 홀(제 3 층의 비아 홀)의 중심 간의 수평 방향의 거리가 70㎛이도록 조정하여 비아 홀들이 쌓이는 것을 제외하고, 실시예 21과 동일한 방식으로 다층 프린트 배선판이 제조된다.
실시예 18∼26로 제조한 다층 프린트 배선판에 관하여, 히트 사이클 시험이 수행되어, 그 히트 사이클 시험 전후에 있어서의 층간 수지 절연층들 및 비아 홀들의 형상관찰 및 도통시험을 한다.
그 결과, 실시예 18∼26에서 제조된 다층 프린트 배선판에서, 히트 사이클 시험 전후의 단면의 형상 관찰시 상층 비아 홀들 주변의 층간 수지 절연층을 포함하는 층간 수지 절연층들에서, 크랙의 발생이나, 층간 수지 절연층과 비아 홀들 간의 분리의 발생은 관찰되지 않는다. 또한, 히트 사이클 시험 전후로, 단락이나 단선은 발생하지 않고, 도통상태는 양호하다.
이상 설명한 바와 같이, 본 발명의 제 1 내지 제 6 태양의 다층 프린트 배선 판에서, 계층이 다른 비아 홀들은 스택 비아 구조를 가지도록 형성되므로, 도체 회로들의 배선 거리가 짧아지고, 신호 전송 시간이 단축됨과 동시에, 도체 회로들의 설계의 자유도가 향상되어, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족시킬 수 있다.
또한, 본 발명의 제 1 내지 제 3 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들 중 적어도 하나의 비아 홀은 다른 비아 홀들의 랜드 직경과는 다른 랜드 직경을 가지고, 큰 랜드 직경을 가지는 비아 홀들은 층간 수지 절연층들의 보강재로서 작용하고, 층간 수지 절연층들의 기계적 강도가 향상되고, 크랙의 발생이 비아 홀들 근처의 층간 수지 절연층에서 방지될 수 있다.
또한, 본 발명의 제 4 내지 제 6 태양의 다층 프린트 배선판에서, 스택 비아 구조를 가지는 비아 홀들 중에서 적어도 하나의 비아 홀의 랜드부가 스택 비아 구조를 가지는 비아 홀들 주위에 형성된 도체 회로 비형성 영역에 확대되면서 형성되고, 큰 랜드를 가지는 비아 홀은 층간 수지 절연층들의 보강재로서 기능하고, 따라서 층간 수지 절연층들의 기계적 강도가 향상되고, 크랙의 발생이 비아 홀들의 근처에서 층간 수지 절연층들에서 방지될 수 있다.
또한, 본 발명의 제 2, 제 3, 제 5, 및 제 6 태양의 다층 프린트 배선판에서, 도금 스루홀상에 스택 비아 구조를 갖는 비아 홀들이 형성되어, 신호 전송 시간을 또한 단축시킬 수 있고, 다층 프린트 배선판이 고밀도 배선 요구를 쉽게 만족할 수 있다.
또한, 본 발명의 제 7 내지 제 9 태양의 다층 프린트 배선판에서, 상술된 바 와 같이, 최외층의 층간 수지 절연층의 선팽창 계수가 작기 때문에, 스택 비아 구조에 형성된 비아 홀의 최상층의 비아 홀에서, 층간 수지 절연층들 간의 선팽창 계수의 차이에 기인하여 발생하는 응력이 작고, 따라서 최외층의 층간 수지 절연층들에서 크랙이 발생하기 어렵다. 따라서, 본 발명의 제 7 내지 ∼ 제 9 태양의 다층 프린트 배선판에서, 층간 수지 절연층에서의 크랙의 발생에 기인한 도체 회로들(비아 홀들 포함)과 층간 수지 절연층들과의 분리, 도통불량, 단락등이 발생하지 않고, 신뢰성이 뛰어나다.
또한, 본 발명의 제 9 태양의 다층 프린트 배선판에서, 최외층의 층간 수지 절연층에 입자 및 고무성분이 배합되어 있기 때문에, 다층 프린트 배선판은 형상 유지 특성이 뛰어나고, 발생된 응력을 완화하는 특성이 뛰어나다.
또한, 본 발명의 제 7 내지 제 9 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들이 스택 비아 구조를 형성하도록 형성되므로, 도체 회로들의 배선 거리가 짧게 되어, 신호 전송 시간이 단축될 수 있고, 동시에 도체 회로의 설계의 자유도가 향상하여, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족할 수 있다.
본 발명의 제 10 태양의 다층 프린트 배선판은, 계층이 다른 비아 홀들 중에서 적어도 하나가 다른 비아 홀에 그 중심이 시프트되어 쌓이므로, 비아 홀들과 층간 수지 절연층들 간의 선팽창 계수의 차에 기인하여 발생한 응력을 분산시킬 수 있고, 쌓인 비아 홀들의 일부 상에, 특히 최상층의 비아 홀에 큰 응력이 집중하는 것이 방지될 수 있고, 따라서 이 응력 집중에 기인하는 층간 수지 절연층의 크랙의 발생이 거의 일어나지 않고, 다층 프린트 배선판은 우수한 신뢰성을 가진다.
또한, 본 발명의 제 10 태양의 다층 프린트 배선판에서, 그 중심이 시프트되어 쌓인 비아 홀을 제외한 비아 홀들은 그들의 중심들이 다른 비아 홀들의 중심들과 대략 중첩되어 쌓이고, 이러한 방식으로 쌓인 비아 홀들에서, 배선 거리가 짧아지고, 신호 전송 시간을 단축할 수가 있음과 동시에, 도체 회로들의 설계의 자유도가 향상하여, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족할 수 있다.
또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들이 쌓이고, 이 쌓인 비아 홀들 중에서 최상층의 비아 홀은 그 상면상에 오목부를 가져서, 비아 홀들과 층간 수지 절연층들 간의 선팽창 계수의 차에 기인하여 발생된 응력을 완화할 수가 있고, 최상층의 비아 홀들 상에 고응력의 집중이 거의 발생하지 않고, 다층 프린트 배선판의 신뢰성이 우수하다.
또한, 본 발명의 제 11 태양의 다층 프린트 배선판에서, 계층이 다른 비아 홀들이 쌓이므로, 배선 거리가 단축되고, 신호 전송 시간이 단축됨과 동시에, 도체 회로들의 설계 자유도가 향상되어, 다층 프린트 배선판은 고밀도 배선 요구를 쉽게 만족시킬 수 있다.
도 1(a)는 본 발명의 제 1 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이고, 도 1(b)는 도 1(a)에 도시된 다층 프린트 배선판의 비아 홀을 개략적으로 도시하는 사시도이다.
도 2(a)는 본 발명의 제 1 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이고, 도 2(b)는 도 2(a)에 도시된 다층 프린트 배선판의 비아 홀을 개략적으로 도시하는 사시도이다.
도 3(a)는 본 발명의 제 1 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이고, 도 3(b)는 도 3(a)에 도시된 다층 프린트 배선판의 비아 홀을 개략적으로 도시하는 사시도이다.
도 4는 본 발명의 제 2 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이다.
도 5는 본 발명의 제 3 태양의 다층 프린트 배선판의 실시예의 일부를 개략적으로 도시하는 부분 단면도이다.
도 6(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 7(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 8(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 9(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 10(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 11(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 12(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 13(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 14(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 15(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 16(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 17은 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 18(a), (b)는 본 발명의 다층 프린트 배선판의 예를 개략적으로 도시하는 단면도이다.
도 19(a)는 종래의 다층 프린트 배선판의 예를 개략적으로 도시하는 단면도이고, 도 19(b)는 도 19(a)에 도시된 다층 프린트 배선판의 비아 홀을 개략적으로 도시하는 사시도이다.
도 20(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 21(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 22(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 23(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 24(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 25(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 26(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 27(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 28(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 29(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 30(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 31은 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 32(a)는 본 발명의 제 10 태양의 다층 프린트 배선판의 예를 개략적으로 도시하는 단면도이고, 도 32(b)는 도 32(a)에 도시된 다층 프린트 배선판의 비아 홀만을 개략적으로 도시하는 사시도이다.
도 33(a)는 본 발명의 제 10 태양의 다층 프린트 배선판의 다른 예를 개략적으로 도시하는 단면도이고, 도 33(b)는 도 33(a)에 도시된 다층 프린트 배선판의 비아 홀만을 개략적으로 도시하는 사시도이다.
도 34(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 35(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 36(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 37(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 38(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 39(a) 내지 (e)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 40(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 41(a) 내지 (d)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 42(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 43(a) 내지 (c)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 44(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 45(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 46은 본 발명의 제 11 태양의 다층 프린트 배선판의 예를 개략적으로 도시하는 부분 단면도이다.
도 47은 본 발명의 제 11 태양의 다층 프린트 배선판의 다른 예를 개략적으 로 도시하는 부분 단면도이다.
도 48(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 49(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 50(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 51은 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 52(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 53(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 54(a), (b)는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
도 55는 본 발명의 다층 프린트 배선판의 제조 공정의 일부를 개략적으로 도시하는 단면도이다.
부호의 설명
1, 21, 41, 61, 81, 121 기판
2, 22, 42, 62, 82, 122 층간 수지 절연층
3, 23, 43, 63, 83, 123 도금 레지스트
4, 24, 44, 64, 84, 124 하층 도체 회로
5, 25, 45, 65, 85, 125 도체 회로
6, 26, 46, 66, 86, 126 비아 홀용 개구
7, 27, 47, 67, 87, 127 비아 홀
8, 28, 48, 68, 88, 128 구리박
9, 29, 49, 69, 89, 129 도금 스루홀
10, 30, 50, 70, 90, 130 수지 충전재층
12, 32, 52, 72, 92, 132 박막 도체층
13, 33, 53, 73, 93, 133 전해 도금층
14, 34, 54, 74, 94, 134 솔더 레지스트층
17, 37, 57, 77, 97, 137 땜납 범프
31, 71, 131 커버 도금층

Claims (9)

  1. 기판상에, 도체 회로와 층간 수지 절연층이 순차적으로 적층되고, 상기 층간 수지 절연층을 사이에 둔 도체 회로간이 비아 홀을 통해 접속되며, 또한, 최외층에 솔더 레지스트층이 형성된 다층 프린트 배선판으로서,
    상기 비아 홀은, 상기 층간 수지 절연층에 형성된 비아 홀용 개구부에 충전된 도금으로 이루어짐과 함께, 상기 비아 홀 중 계층이 상이한 비아 홀끼리는 겹쳐 쌓아지고,
    상기 겹쳐 쌓아진 비아 홀 중 적어도 하나의 비아 홀은, 다른 비아 홀에 그 중심이 어긋나게 겹쳐 쌓아짐과 함께, 나머지 비아 홀은, 다른 비아 홀에 그 중심이 중첩되도록 겹쳐 쌓아지며, 최상단의 비아 홀 상에는, 땜납 범프가 형성되어 있는 것을 특징으로 하는 다층 프린트 배선판.
  2. 청구항 1에 있어서,
    상기 층간 수지 절연층 중 적어도 최외층의 층간 수지 절연층은, 그 선팽창 계수가 100 ppm/℃ 이하인 다층 프린트 배선판.
  3. 청구항 1 또는 2에 있어서,
    상기 층간 수지 절연층 중 적어도 최외층의 층간 수지 절연층은, 입자 및 고무 성분이 배합되어 있는 다층 프린트 배선판.
  4. 청구항 3에 있어서,
    상기 입자는 무기 입자, 수지 입자 및 금속 입자 중 적어도 한 종류인 다층 프린트 배선판.
  5. 청구항 1 또는 2에 있어서,
    상기 층간 수지 절연층 중 적어도 최외층의 층간 수지 절연층은, 열경화성 수지, 감광성 수지, 열경화성 수지와 열가소성 수지의 수지 복합체, 및 열경화성 수지와 감광성 수지의 수지 복합체 중 적어도 한 종류를 포함하는 수지 조성물로 형성되는 것을 특징으로 하는 다층 프린트 배선판.
  6. 청구항 1에 있어서,
    상기 비아 홀은 상기 비아 홀용 개구부의 표면에 형성된 무전해 도금막과, 상기 무전해 도금막 위에 형성되고 상기 비아 홀용 개구부에 충전된 전해 도금막으로 이루어지는 다층 프린트 배선판.
  7. 청구항 1에 있어서,
    상기 비아 홀 중 상기 다른 비아 홀에 그 중심이 중첩되도록 겹쳐 쌓아진 비아 홀의 상면은 평탄한 다층 프린트 배선판.
  8. 청구항 1에 있어서,
    상기 비아 홀의 상면은, 각각의 비아 홀과 동일 계층에 배치된 도체 회로의 상면과 동일 평면상에 위치해 있는 다층 프린트 배선판.
  9. 청구항 1에 있어서,
    상기 비아 홀 중, 최상단의 비아 홀은, 다른 비아 홀에 그 중심이 어긋나게 겹쳐 쌓아지고, 나머지 비아 홀은, 다른 비아 홀에 그 중심이 중첩되도록 겹쳐 쌓아지는 다층 프린트 배선판.
KR1020087028948A 2001-03-14 2002-03-13 다층 프린트 배선판 KR100917081B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JPJP-P-2001-073066 2001-03-14
JP2001073066A JP4817516B2 (ja) 2001-03-14 2001-03-14 多層プリント配線板
JP2001075856A JP4817517B2 (ja) 2001-03-16 2001-03-16 多層プリント配線板
JPJP-P-2001-075856 2001-03-16
JPJP-P-2001-209955 2001-07-10
JP2001209954A JP2003023252A (ja) 2001-07-10 2001-07-10 多層プリント配線板
JP2001209955A JP5191074B2 (ja) 2001-07-10 2001-07-10 多層プリント配線板
JP2001209953A JP2003023251A (ja) 2001-07-10 2001-07-10 多層プリント配線板
JPJP-P-2001-209953 2001-07-10
JPJP-P-2001-209954 2001-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077024251A Division KR100882663B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판

Publications (2)

Publication Number Publication Date
KR20080108369A true KR20080108369A (ko) 2008-12-12
KR100917081B1 KR100917081B1 (ko) 2009-09-15

Family

ID=27531832

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020087028948A KR100917081B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020077024250A KR100882664B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020077024251A KR100882663B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020027015299A KR100822542B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020077024252A KR100868611B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020077024250A KR100882664B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020077024251A KR100882663B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020027015299A KR100822542B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판
KR1020077024252A KR100868611B1 (ko) 2001-03-14 2002-03-13 다층 프린트 배선판

Country Status (6)

Country Link
US (4) US7371974B2 (ko)
EP (4) EP1791410B1 (ko)
KR (5) KR100917081B1 (ko)
CN (3) CN1330225C (ko)
DE (4) DE60234281D1 (ko)
WO (1) WO2002074029A1 (ko)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60234281D1 (de) 2001-03-14 2009-12-17 Ibiden Co Ltd Mehrschichtige Leiterplatte
EP1473977A3 (en) * 2003-04-28 2007-12-19 Endicott Interconnect Technologies, Inc. Electronic package with strengthened conductive pad
JP4203435B2 (ja) * 2003-05-16 2009-01-07 日本特殊陶業株式会社 多層樹脂配線基板
KR100547833B1 (ko) * 2003-07-03 2006-01-31 삼성전자주식회사 단위 플라즈마 소스 및 이를 이용한 플라즈마 발생 장치
JP4647241B2 (ja) * 2003-08-04 2011-03-09 シャープ株式会社 光記録媒体原盤の製造方法、光記録媒体スタンパの製造方法、及び光記録媒体の製造方法
US20050057906A1 (en) * 2003-09-12 2005-03-17 Seiichi Nakatani Connector sheet and wiring board, and production processes of the same
JP2005150553A (ja) * 2003-11-18 2005-06-09 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
TW200602427A (en) * 2004-03-30 2006-01-16 Taiyo Ink Mfg Co Ltd Thermosetting resin composition and multilayered printed wiring board comprising the same
JP4020891B2 (ja) * 2004-06-14 2007-12-12 三洋電機株式会社 素子搭載基板の製造方法
JP4359257B2 (ja) * 2004-07-06 2009-11-04 三星電機株式会社 Bgaパッケージおよびその製造方法
FI20045412A (fi) * 2004-11-01 2006-05-02 Aspocomp Technology Oy Piirilevy, menetelmä sen valmistamiseksi ja elektroniikkalaite
KR100645625B1 (ko) * 2004-12-01 2006-11-15 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
KR100601493B1 (ko) * 2004-12-30 2006-07-18 삼성전기주식회사 하프에칭된 본딩 패드 및 절단된 도금 라인을 구비한bga 패키지 및 그 제조 방법
CN101180727B (zh) * 2005-05-23 2010-06-16 揖斐电株式会社 印刷线路板及其制造方法
CN100562214C (zh) * 2005-07-02 2009-11-18 鸿富锦精密工业(深圳)有限公司 具有改良过孔的印刷电路板
US7312523B2 (en) * 2005-07-28 2007-12-25 International Business Machines Corporation Enhanced via structure for organic module performance
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
US8319111B2 (en) 2006-10-04 2012-11-27 Ngk Spark Plug Co., Ltd. Wiring board having wiring laminate portion with via conductors embedded in resin insulating layers
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
TWI353661B (en) * 2007-04-09 2011-12-01 Unimicron Technology Corp Circuit board structure capable of embedding semic
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US8309856B2 (en) * 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
JP4431628B1 (ja) * 2008-06-05 2010-03-17 新光電気工業株式会社 半導体装置及びその製造方法
JP5344394B2 (ja) * 2008-07-10 2013-11-20 山栄化学株式会社 硬化性樹脂組成物、並びにハロゲンフリー樹脂基板及びハロゲンフリービルドアッププリント配線板
CN101657072B (zh) * 2008-08-19 2011-12-21 富葵精密组件(深圳)有限公司 电路板制作方法
US8188380B2 (en) * 2008-12-29 2012-05-29 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
US8592691B2 (en) * 2009-02-27 2013-11-26 Ibiden Co., Ltd. Printed wiring board
CN101861049B (zh) * 2009-04-08 2012-03-07 昆山市华升电路板有限公司 厚铜线路板的线路蚀刻和阻焊制作方法
KR101067199B1 (ko) * 2009-07-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5428667B2 (ja) * 2009-09-07 2014-02-26 日立化成株式会社 半導体チップ搭載用基板の製造方法
JP2011060887A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
KR101153675B1 (ko) * 2009-09-14 2012-06-18 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8445329B2 (en) * 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via
TW201114347A (en) * 2009-10-09 2011-04-16 Kinsus Interconnect Tech Corp Method for fabricating high alignment interlayer conducting structure of embedded circuitry
JP5427632B2 (ja) * 2010-02-08 2014-02-26 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム
JP5422427B2 (ja) 2010-02-08 2014-02-19 太陽ホールディングス株式会社 積層構造体及びそれに用いる感光性ドライフィルム
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8624127B2 (en) * 2010-02-26 2014-01-07 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5479233B2 (ja) * 2010-06-04 2014-04-23 新光電気工業株式会社 配線基板及びその製造方法
US8946904B2 (en) * 2010-08-27 2015-02-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate vias for heat removal from semiconductor die
JP5389771B2 (ja) * 2010-11-19 2014-01-15 三菱電機株式会社 車両用交流発電機の整流装置
JP5646557B2 (ja) * 2011-11-16 2014-12-24 シャープ株式会社 光ポインティング装置および該装置を備える電子機器
JP5749353B2 (ja) * 2011-12-13 2015-07-15 エンパイア テクノロジー ディベロップメント エルエルシー エラストマーの接着
JP5977518B2 (ja) * 2011-12-28 2016-08-24 オリンパス株式会社 制御回路装置及び内視鏡装置
US9215805B2 (en) * 2012-04-27 2015-12-15 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
KR20140064522A (ko) * 2012-11-20 2014-05-28 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20140067380A (ko) * 2012-11-26 2014-06-05 삼성전기주식회사 인쇄회로기판 및 그 제조방법
CN103857211B (zh) * 2012-11-28 2017-03-01 富葵精密组件(深圳)有限公司 透明电路板及其制作方法
US9024208B2 (en) * 2013-02-27 2015-05-05 Dell Products L.P. Systems and methods for frequency shifting resonance of an unused via in a printed circuit board
JP6114577B2 (ja) * 2013-03-06 2017-04-12 ルネサスエレクトロニクス株式会社 半導体装置
CN105230135B (zh) * 2013-05-21 2018-04-20 株式会社村田制作所 模块
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
TWI491875B (zh) 2013-12-26 2015-07-11 Taiwan Green Point Entpr Co Electrochemical sensing test piece and its manufacturing method
US20150195912A1 (en) * 2014-01-08 2015-07-09 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Substrates With Ultra Fine Pitch Flip Chip Bumps
JP6324738B2 (ja) * 2014-01-27 2018-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2015141004A1 (ja) * 2014-03-20 2017-04-06 富士通株式会社 多層回路基板、半導体装置、及びその多層回路基板の製造方法
JP6341714B2 (ja) 2014-03-25 2018-06-13 新光電気工業株式会社 配線基板及びその製造方法
JP5897637B2 (ja) * 2014-04-30 2016-03-30 ファナック株式会社 耐食性を向上させたプリント基板およびその製造方法
GB2526150B (en) * 2014-05-16 2016-07-13 Xyratex Tech Ltd An optical printed circuit board and a method of mounting a component onto an optical printed circuit board
US9504152B2 (en) * 2014-07-02 2016-11-22 Samsung Electronics Co., Ltd. Printed circuit board for semiconductor package
JP6375159B2 (ja) 2014-07-07 2018-08-15 新光電気工業株式会社 配線基板、半導体パッケージ
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
US9832866B2 (en) * 2015-06-29 2017-11-28 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same
US10455708B2 (en) 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
JPWO2017130945A1 (ja) * 2016-01-26 2018-11-15 パナソニックIpマネジメント株式会社 多層プリント配線板及び多層金属張積層板
JP6497487B2 (ja) * 2016-12-02 2019-04-10 株式会社村田製作所 多層配線基板
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US10506712B1 (en) * 2018-07-31 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Printed circuit board
KR102597994B1 (ko) * 2018-12-06 2023-11-06 삼성전자주식회사 배선 구조체 및 이의 형성 방법
US20200211949A1 (en) * 2018-12-26 2020-07-02 Intel Corporation Microelectronic assemblies with via-trace-via structures
US20220361333A1 (en) * 2019-05-29 2022-11-10 Kyocera Corporation Electronic element mounting substrate, electronic device, and electronic module
CN113994768B (zh) * 2019-06-04 2023-07-14 Lg伊诺特有限公司 电路板
KR102615198B1 (ko) 2019-10-15 2023-12-18 삼성전자주식회사 반도체 패키지
CN112770495B (zh) * 2019-10-21 2022-05-27 宏启胜精密电子(秦皇岛)有限公司 全向内埋模组及制作方法、封装结构及制作方法
CN111063671B (zh) * 2019-12-05 2021-11-09 珠海格力电器股份有限公司 一种芯片
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
US11804440B2 (en) 2021-01-28 2023-10-31 Globalfoundries U.S. Inc. Chip module with robust in-package interconnects
KR20230040813A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
CN114199898A (zh) * 2021-12-01 2022-03-18 深圳市鑫达辉软性电路科技有限公司 多层板规避aoi扫描结构、配置方法和扫描方法
TWI800129B (zh) * 2021-12-01 2023-04-21 財團法人工業技術研究院 導體線路載板模組

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1153176B (it) * 1982-08-26 1987-01-14 Franco Zanardi Procedimento per la fabbricazione di ghisa sferoidale e macchina per l'applicazione del procedimento stesso
JPS61236192A (ja) * 1985-04-12 1986-10-21 株式会社日立製作所 セラミツク基板の電極形成方法
JP3435695B2 (ja) 1991-09-20 2003-08-11 株式会社日立製作所 質量分析装置
JPH05218645A (ja) 1992-02-05 1993-08-27 Ngk Insulators Ltd 薄膜多層配線基板の製造方法
JPH07235768A (ja) 1994-02-25 1995-09-05 Toshiba Corp 薄膜多層配線基板の製造方法
JPH07273455A (ja) 1994-03-30 1995-10-20 Oki Electric Ind Co Ltd 多層セラミック基板及びその製造方法
JP3101197B2 (ja) 1994-12-01 2000-10-23 イビデン株式会社 多層プリント配線板およびその製造方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH08264956A (ja) * 1995-03-23 1996-10-11 Internatl Business Mach Corp <Ibm> 電気的接続構造
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
JP3624967B2 (ja) * 1995-06-01 2005-03-02 日立化成工業株式会社 多層プリント配線板の製造方法
JP3112059B2 (ja) 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
DE19545641A1 (de) * 1995-12-07 1997-06-12 Hoechst Ag Verfahren zur Wiedergewinnung von bei der Herstellung von N-Acyl-alpha-aminosäurederivaten durch Amidocarbonylierung eingesetzten Cobaltcarbonylkatalysatoren
JPH09232760A (ja) 1996-02-26 1997-09-05 Nippon Avionics Co Ltd 多層プリント配線板およびその製造方法
JPH09237972A (ja) 1996-02-29 1997-09-09 Kyocera Corp 多層配線基板
JP3787889B2 (ja) * 1996-05-09 2006-06-21 日立化成工業株式会社 多層配線板及びその製造方法
JPH10294565A (ja) 1997-04-21 1998-11-04 Murata Mfg Co Ltd 多層回路基板
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
JPH1187924A (ja) 1997-09-12 1999-03-30 Hitachi Ltd 非貫通ビアホールを有する多層プリント配線板
USRE40947E1 (en) * 1997-10-14 2009-10-27 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
WO1999021224A1 (fr) * 1997-10-17 1999-04-29 Ibiden Co., Ltd. Substrat d'un boitier
JPH11251749A (ja) 1997-12-29 1999-09-17 Ibiden Co Ltd 多層プリント配線板
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6131279A (en) 1998-01-08 2000-10-17 International Business Machines Corporation Integrated manufacturing packaging process
JPH11289025A (ja) * 1998-04-01 1999-10-19 Ngk Spark Plug Co Ltd ビルドアップ多層配線基板
JPH11298153A (ja) 1998-04-13 1999-10-29 Shin Kobe Electric Mach Co Ltd 多層プリント回路板
US6085415A (en) * 1998-07-27 2000-07-11 Ormet Corporation Methods to produce insulated conductive through-features in core materials for electric packaging
JP2000101246A (ja) 1998-09-17 2000-04-07 Ibiden Co Ltd 多層ビルドアップ配線板及び多層ビルドアップ配線板の製造方法
JP2000165046A (ja) 1998-09-24 2000-06-16 Ibiden Co Ltd 多層ビルドアップ配線板
JP2000096022A (ja) 1998-09-22 2000-04-04 Hitachi Chem Co Ltd 放射線重合性絶縁樹脂組成物及び多層プリント配線板
JP4043115B2 (ja) * 1998-09-24 2008-02-06 イビデン株式会社 多数個取り多層プリント配線板
JP2000101245A (ja) * 1998-09-24 2000-04-07 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP3635219B2 (ja) * 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
JP2000323841A (ja) 1999-05-12 2000-11-24 Meiko:Kk 多層回路基板とその製造方法
MXPA01011671A (es) * 1999-05-13 2002-06-04 Monsanto Technologies Llc Genes de resistencia adquirida en plantas.
JP4180192B2 (ja) * 1999-05-28 2008-11-12 クローバー電子工業株式会社 多層プリント配線基板の製造方法
JP2000357873A (ja) * 1999-06-17 2000-12-26 Hitachi Ltd 多層配線基板及びその製造方法
JP2001007256A (ja) 1999-06-22 2001-01-12 Mitsubishi Electric Corp 半導体集積回路装置および半導体集積回路装置の製造方法
JP3213291B2 (ja) 1999-06-29 2001-10-02 ソニーケミカル株式会社 多層基板及び半導体装置
DE60044974D1 (de) 1999-08-12 2010-10-28 Ibiden Co Ltd Mehrschichtige leiterplatte und leiterplatten-herstellungsmethode
JP3219396B2 (ja) 1999-09-14 2001-10-15 イビデン株式会社 多層プリント配線板の製造方法
JP2001102758A (ja) 1999-10-01 2001-04-13 Hitachi Chem Co Ltd プリント配線板とそのプリント配線板に用いる絶縁樹脂シート並びにその絶縁樹脂シートの製造方法
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
DE60234281D1 (de) * 2001-03-14 2009-12-17 Ibiden Co Ltd Mehrschichtige Leiterplatte

Also Published As

Publication number Publication date
KR100882663B1 (ko) 2009-02-06
CN102523677B (zh) 2015-04-22
US20080190658A1 (en) 2008-08-14
DE60228030D1 (de) 2008-09-18
KR100868611B1 (ko) 2008-11-13
EP1286579A4 (en) 2005-03-23
KR20070106053A (ko) 2007-10-31
EP1809083A2 (en) 2007-07-18
EP1773105A3 (en) 2007-07-25
CN1462574A (zh) 2003-12-17
US8030579B2 (en) 2011-10-04
EP1791410A3 (en) 2007-06-13
US7371974B2 (en) 2008-05-13
KR100917081B1 (ko) 2009-09-15
KR20070106650A (ko) 2007-11-02
KR20070106052A (ko) 2007-10-31
CN101848602B (zh) 2012-04-04
WO2002074029A1 (en) 2002-09-19
KR20030007619A (ko) 2003-01-23
US9040843B2 (en) 2015-05-26
CN101848602A (zh) 2010-09-29
CN1330225C (zh) 2007-08-01
EP1286579A1 (en) 2003-02-26
EP1791410A2 (en) 2007-05-30
EP1809083A3 (en) 2007-07-25
EP1773105A2 (en) 2007-04-11
DE60232473D1 (de) 2009-07-09
KR100882664B1 (ko) 2009-02-06
CN102523677A (zh) 2012-06-27
EP1286579B1 (en) 2008-08-06
US20130008701A1 (en) 2013-01-10
US20030178229A1 (en) 2003-09-25
EP1773105B1 (en) 2009-05-27
US8324512B2 (en) 2012-12-04
EP1809083B1 (en) 2009-11-04
KR100822542B1 (ko) 2008-04-16
US20110108311A1 (en) 2011-05-12
DE60234281D1 (de) 2009-12-17
DE60232383D1 (de) 2009-06-25
EP1791410B1 (en) 2009-05-13

Similar Documents

Publication Publication Date Title
KR100868611B1 (ko) 다층 프린트 배선판
EP2111087B1 (en) Multilayer printed wiring board
WO2000018202A1 (fr) Tableau de connexions multicouche d&#39;accumulation
JP5191074B2 (ja) 多層プリント配線板
JP2003023252A (ja) 多層プリント配線板
JP2003023251A (ja) 多層プリント配線板
JP2013021374A (ja) 多層プリント配線板
JP2002271040A (ja) 多層プリント配線板の製造方法
JP3916946B2 (ja) 電解めっき液の評価方法および多層プリント配線板の製造方法
JP4698046B2 (ja) 多層プリント配線板
JP4817516B2 (ja) 多層プリント配線板
JP2002047594A (ja) 電解めっき液、その液を用いた多層プリント配線板の製造方法および多層プリント配線板
JP4817517B2 (ja) 多層プリント配線板
JP2002280737A (ja) 多層プリント配線板
JP2001060765A (ja) 多層プリント配線板の製造方法
JPH11340590A (ja) プリント配線板
JP2000353878A (ja) 充填材印刷用マスクおよびそれを用いたプリント配線板の製造方法
JP2002050868A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 10