KR101347608B1 - 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법 - Google Patents

배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법 Download PDF

Info

Publication number
KR101347608B1
KR101347608B1 KR1020060122187A KR20060122187A KR101347608B1 KR 101347608 B1 KR101347608 B1 KR 101347608B1 KR 1020060122187 A KR1020060122187 A KR 1020060122187A KR 20060122187 A KR20060122187 A KR 20060122187A KR 101347608 B1 KR101347608 B1 KR 101347608B1
Authority
KR
South Korea
Prior art keywords
metal foil
wiring
layer
wiring layer
temporary substrate
Prior art date
Application number
KR1020060122187A
Other languages
English (en)
Other versions
KR20070059996A (ko
Inventor
준이치 나카무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20070059996A publication Critical patent/KR20070059996A/ko
Application granted granted Critical
Publication of KR101347608B1 publication Critical patent/KR101347608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 임시 기판 위에 박리할 수 있는 상태에서 빌드업(build-up) 배선층을 형성하는 배선 기판의 제조 방법에 있어서, 아무런 결함이 발생되지 않고, 신뢰성 좋게 저비용으로 제조할 수 있는 방법을 제공하는 것을 과제로 한다.
프리프레그(prepreg)(10a) 위의 배선 형성 영역(A)에 하지층(12a)이 배치되고, 하지층(12a)보다 큰 금속박(金屬箔)(12b)이 배선 형성 영역(A)의 외주부(外周部)(B)에 접하도록 하지층(12a)을 통하여 금속박(12b)을 프리프레그(10a) 위에 배치하며, 가열·가압에 의해 프리프레그(10a)를 경화(硬化)시킴으로써, 임시 기판(10)을 얻는 동시에, 임시 기판(10)에 금속박(12b)을 접착시킨다. 그 후에, 금속박(12a) 위에 빌드업 배선층을 형성하고, 그 구조체의 하지층(12a) 가장자리 부분을 절단함으로써, 상기 임시 기판(10)으로부터 금속박(12b)을 분리하여 금속박(12b) 위에 빌드업 배선층이 형성된 배선 부재(30)를 얻는다.
프리프레그, 하지층, 임시 기판, 금속박, 빌드업 배선층, 배선 부재

Description

배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조 방법{METHOD OF MANUFACTURING WIRING SUBSTRATE AND METHOD OF MANUFACTURING ELECTRONIC COMPONENT MOUNTING STRUCTURE}
도 1의 (a) 내지 (c)는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 나타내는 제 1 단면도.
도 2의 (a) 내지 (c)는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 나타내는 제 2 단면도.
도 3의 (a) 및 (b)는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 나타내는 제 3 단면도.
도 4의 (a) 및 (b)는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 나타내는 제 4 단면도.
도 5의 (a) 및 (b)는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 나타내는 제 5 단면도.
도 6의 (a) 내지 (c)는 본 발명의 제 2 실시예의 전자 부품 실장 구조체의 제조 방법을 나타내는 제 1 단면도.
도 7의 (a) 내지 (c)는 본 발명의 제 2 실시예의 전자 부품 실장 구조체의 제조 방법을 나타내는 제 2 단면도.
도 8의 (a) 및 (b)는 본 발명의 제 2 실시예의 변형예의 전자 부품 실장 구조체의 제조 방법을 나타내는 제 1 단면도.
도 9의 (a) 및 (b)는 본 발명의 제 2 실시예의 변형예의 전자 부품 실장 구조체의 제조 방법을 나타내는 제 2 단면도.
도면의 주요 부분에 대한 부호의 설명
1 : 배선 기판 2 : 전자 부품 실장 구조체
10 : 임시 기판 10a : 프리프레그(prepreg)
12a : 하지층 12b : 구리박(銅箔)
16 : 도금 레지스트막
16x, 20z, 22x, 22y, 22z : 개구부
18, 28 : 제 1 배선층 18a, 28a : 제 2 배선층
18b, 28b : 제 3 배선층 20 : 제 1 절연층
20a : 제 2 절연층 20x, 20y : 비어(via) 홀
22, 22a, 22b : 솔더 레지스트막 30 : 배선 부재
39 : 언더필(underfill) 수지 A : 배선 형성 영역
B : 외주부(外周部) C1 : 내부 접속 패드
C2 : 외부 접속 패드
본 발명은 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조 방법에 관한 것으로서, 더욱 상세하게는, 전자 부품의 실장 기판에 적용할 수 있는 배선 기판 및 그 배선 기판에 전자 부품을 실장하기 위한 전자 부품 실장 구조체의 제조 방법에 관한 것이다.
종래 전자 부품이 실장되는 배선 기판으로서, 임시 기판 위에 박리할 수 있는 상태에서 소요의 배선층을 형성한 후에, 배선층을 임시 기판으로부터 분리하여 배선 기판을 얻는 방법이 있다. 특허문헌 1에는, 수지 기판 위에 구리박(銅箔)을 그 가장자리 측만을 접착층에 의해 접착시켜 형성하고, 그 위에 빌드업(build-up) 배선층을 형성한 후에, 배선 기판의 접착층의 내측 부분을 절단함으로써, 구리박 및 빌드업 배선층을 수지 기판으로부터 분리하여 배선 기판을 얻는 방법이 기재되어 있다.
또한, 특허문헌 2에는, 캐리어판(carrier plate) 위에 그보다 작은 박형(剝型) 필름과 캐리어판과 동일한 크기의 메탈 베이스를 접착층에 의해 점착(粘着)시키고, 메탈 베이스 위에 금속 패드(pad)를 형성한 후에, 배선 기판의 박형 필름의 가장자리 부분을 절단함으로써, 메탈 베이스를 박형 필름 및 캐리어판으로부터 분리하는 방법이 기재되어 있다.
또한, 특허문헌 3에는, 코어 기판 위에 제 1 금속층의 외측 가장자리의 위치가 제 2 금속층의 외측 가장자리의 위치보다도 내측으로 되도록 적층하여 양자(兩者)를 접착 필름으로 접착시키고, 제 2 금속층 위에 빌드업 배선층을 형성한 후에, 배선 기판의 제 1 금속층의 가장자리 부분을 절단함으로써, 제 2 금속층 및 빌드업 배선층을 제 1 금속층 및 코어 기판으로부터 분리하는 방법이 기재되어 있다.
또한, 특허문헌 4에는, 상측에 하지(下地) 유전체 시트가 설치된 기판 위에, 제 1 유전체 시트와 그것을 둘러싸도록 배치되는 제 2 유전체 시트를 형성하고, 그들 위에 배선층을 형성한 후에, 배선 기판의 제 1 유전체 시트의 외주(外周) 부분을 절단함으로써, 제 1 유전체 시트를 하지 유전체 시트가 설치된 기판으로부터 분리하는 방법이 기재되어 있다.
[특허문헌 1]일본국 공개특허 2005-236244호 공보
[특허문헌 2]일본국 공개특허 2004-87701호 공보
[특허문헌 3]일본국 공개특허 2004-235323호 공보
[특허문헌 4]일본국 공개특허 2005-63987호 공보
그러나, 상기한 특허문헌 1 내지 3에서는, 각종 임시 기판 위에 박리할 수 있는 상태에서 금속 박막이나 메탈 베이스를 접착층에 의해 접착시키는 공정이 필요하기 때문에, 공정이 번잡해지는 동시에 비용 상승을 초래할 우려가 있다.
본 발명은 이상의 과제를 감안하여 창작된 것으로서, 임시 기판 위에 박리할 수 있는 상태에서 소요의 배선층을 형성한 후에, 배선층을 임시 기판으로부터 분리하여 배선 기판을 얻는 제조 방법에 있어서, 아무런 결함이 발생되지 않고, 저비용으로 제조할 수 있는 배선 기판의 제조 방법 및 그 배선 기판에 전자 부품을 용이하게 실장하기 위한 전자 부품 실장 구조체의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명은 배선 기판의 제조 방법에 관한 것으로서, 프리프레그(prepreg) 위의 배선 형성 영역에 하지층이 배치되고, 상기 하지층의 크기보다 큰 금속박(金屬箔)이 상기 배선 형성 영역의 외주부에 접하도록 상기 하지층을 통하여 상기 금속박을 상기 프리프레그 위에 배치하며, 가열·가압에 의해 프리프레그를 경화(硬化)시킴으로써, 상기 프리프레그로부터 임시 기판을 얻는 동시에, 상기 임시 기판의 적어도 한쪽 면에 금속박을 부분적으로 접착시키는 공정과, 상기 금속박 위에 빌드업 배선층을 형성하는 공정과, 상기 임시 기판 위에 상기 하지층, 상기 금속박 및 상기 빌드업 배선층이 형성된 구조체의 상기 하지층의 가장자리에 대응하는 부분을 절단함으로써, 상기 임시 기판으로부터 상기 금속박을 분리하여 상기 금속박 위에 상기 빌드업 배선층이 형성된 배선 부재를 얻는 공정을 갖는 것을 특징으로 한다.
본 발명에서는, 우선 반경화 상태의 프리프레그를 준비하고, 프리프레그 위의 배선 형성 영역에 하지층(금속박, 이형(離型) 필름 또는 이형제)이 배치되며, 하지층보다 크기가 한 단계 더 큰 금속박이 프리프레그의 배선 형성 영역의 외주부에 접하도록 금속박이 하지층을 통하여 프리프레그 위에 배치된다.
그 후에, 프리프레그, 하지층 및 금속박을 가열·가압함으로써, 프리프레그를 경화시켜 임시 기판을 얻는 동시에, 임시 기판 위에 하지층을 통하여 금속박을 부분적으로 접착시킨다. 이 때, 하지층이 금속박일 경우에는, 금속박끼리 겹치는 영역에서는 양자가 단지 접촉된 상태로 되어 있다.
이어서, 금속박 위에 소요의 빌드업 배선층을 형성한다. 또한, 임시 기판 위에 하지층, 금속박 및 빌드업 배선층이 형성된 구조체의 하지층의 가장자리에 대응하는 부분을 절단한다. 이것에 의해, 하지층과 금속박이 겹치는 영역이 얻어지고, 하지층과 금속박을 용이하게 분리할 수 있다. 하지층으로서 이형제를 사용할 경우에는, 이형제가 설치된 금속박이 임시 기판으로부터 분리된다.
이와 같이 하여, 금속박 위에 빌드업 배선층이 형성된 배선 부재가 얻어진다. 본 발명에서는, 특별하게 접착층을 설치하지 않고, 접착 기능을 갖는 프리프레그를 경화시킴으로써, 임시 기판 위에 하지층과 금속박의 가장자리부가 접착된 구조를 용이하게 형성할 수 있다. 이 때문에, 하지층 및 금속박을 임시 기판에 접착시키는 공정을 용이하게 할 수 있으며, 코어 기판을 갖지 않는 배선 기판의 제조 비용의 저감을 도모할 수 있다.
본 발명의 하나의 적합한 형태에서는, 배선 부재를 얻은 후에, 금속박이 제거되어 빌드업 배선층의 최하의 배선층이 노출된다. 따라서, 빌드업 배선층의 최하 또는 최상의 배선층이 전자 부품을 실장하기 위한 내부 접속 패드로 되고, 그 반대 측의 배선층이 외부 접속 패드로 된다.
또한, 본 발명의 배선 기판에 전자 부품을 실장하는 적합한 형태에서는, 금속박 및 그 위의 빌드업 배선층을 하지층으로부터 분리하여 배선 부재를 얻은 후에, 하면 측에 금속박을 남긴 상태로 배선 부재의 상면 측에 전자 부품을 실장하고, 그 후에 배선 부재로부터 금속박을 제거하여 최하의 배선층을 노출시켜 외부 접속 패드로 한다. 금속박은 보강재로서 기능하기 때문에, 금속박을 제거한 후에 전자 부품을 실장하는 경우보다도, 휨의 영향을 받지 않게 되어 반송이나 취급이 용이해지기 때문에, 전자 부품을 신뢰성 좋게 실장할 수 있다.
또는, 임시 기판 위에 하지층, 금속박 및 빌드업 배선층을 형성한 후에, 전자 부품을 실장하고, 그 후에 구조체를 절단하여 하지층과 금속박을 분리할 수도 있다. 이 형태의 경우도 임시 기판이 존재하는 상태에서 전자 부품이 실장되기 때문에, 마찬가지로 휨의 영향을 받지 않고 전자 부품을 신뢰성 좋게 실장할 수 있다.
이하, 본 발명의 실시예에 대해서, 첨부된 도면을 참조하여 설명한다.
(제 1 실시예)
도 1 내지 도 4는 본 발명의 제 1 실시예의 배선 기판의 제조 방법을 차례로 나타내는 단면도이다.
도 1의 (a)에 나타낸 바와 같이, 우선 유리 직물(직포), 유리 부직포 또는 아라미드 섬유 등에 에폭시 수지 등의 수지를 함침(含侵)시켜 구성되는 프리프레그(prepreg)(1Oa)를 준비한다. 프리프레그(10a)는 B-스테이지(반경화 상태)의 것이 사용된다.
프리프레그(10a)의 양면 측에는 배선 형성 영역(A)과 그 외측의 외주부(B)가 각각 획정(劃定)되어 있다. 배선 형성 영역(A)은 프리프레그(10a)의 양면 측에서 1개씩 구획될 수도 있고, 복수로 구획되어 있을 수도 있다.
그 후에, 도 1의 (b)에 나타낸 바와 같이, 하지층(12a)과 두께가 12㎛∼18㎛의 구리박(12b)(금속박)을 준비한다. 하지층(12a)으로서는, 구리박 등의 금속박, 이형 필름 또는 이형제가 사용된다. 이형 필름으로서는, 폴리에스테르 또는 PET(폴리에틸렌테레프탈레이트)의 필름에 얇은 불소 수지(PTFE)층을 적층한 것, 또는 폴리에스테르 또는 PET의 필름 표면에 실리콘 이형 처리를 실시한 것이 사용된다. 또한, 이형제로서는, 실리콘계 이형제나 불소계 이형제가 사용된다.
하지층(12a)은 프리프레그(10a)의 배선 형성 영역(A)과 동등한 크기로 설정된다. 또한, 구리박(12b)은 프리프레그(10a)의 배선 형성 영역(A) 및 외주부(B)를 덮는 크기이며, 하지층(12a)보다도 한 단계 더 큰 크기로 설정된다.
그리고, 프리프레그(10a)의 양면 측에 아래로부터 차례로 하지층(12a)과 구리박(12b)을 각각 배치한다. 하지층(12a)은 프리프레그(10a) 위의 배선 형성 영역(A)에 대응하여 배치되고, 구리박(12b)은 하지층(12a) 위에 겹치는 동시에, 그 가장자리부가 프리프레그(10a)의 배선 형성 영역(A)의 외주부(B)에 접한 상태로 배치된다. 그리고, 프리프레그(10a), 하지층(12a) 및 구리박(12b)을 양면 측으로부터 진공 분위기에서 190℃∼200℃의 온도로 가열·가압한다. 이것에 의해, 도 1의 (c)에 나타낸 바와 같이, 프리프레그(10a)가 경화되어 유리 에폭시 수지 등으로 이루어지는 임시 기판(10)이 얻어지는 동시에, 프리프레그(10a)의 경화에 따라 임시 기판(10)의 양면에 하지층(12a) 및 구리박(12b)이 각각 접착된다. 하지층(12a)은 그 전체가 임시 기판(10)에 접착되고, 구리박(12b)은 그 가장자리부가 임시 기판(10)의 배선 형성 영역(A)의 외주부(B)에 부분적으로 접착된다. 하지층(12a)과 구리박(12b)이 겹치는 영역에서는, 양자가 단지 접촉된 상태로 되어 있고, 후술하는 바와 같이, 그 영역에서는 하지층(12a)과 구리박(12b)을 용이하게 분리할 수 있도 록 되어 있다.
또한, 하지층(12a)으로서 이형제를 사용할 경우에는, 구리박(12b)의 하면의 하지층(12a)이 배치되는 영역에 상기한 바와 같은 이형제를 도포나 분사에 의해 형성하고, 이형제를 통하여 구리박(12b)을 프리프레그(10a) 위에 배치하며, 가열·가압하여 접착시킨다. 이것에 의해, 이형제(하지층(12a))가 설치된 부분의 구리박(12b)과 임시 기판(10)이 용이하게 분리할 수 있게 된다.
이와 같이, 본 실시예에서는 접착층을 특별히 사용하지 않고, 프리프레그(10a) 위에 하지층(12a) 및 구리박(12b)을 배치하여 가열·가압함으로써, 임시 기판(10) 위에 하지층(12a) 및 구리박(12b)이 접착된 구조를 얻을 수 있다. 이 때문에, 접착 재료비를 저감할 수 있는 동시에, 하지층(12a) 및 구리박(12b)을 임시 기판(10)에 접착시키는 공정을 간이화함으로써 제조 시간을 단축할 수 있게 되고, 이것에 의해 제조 비용의 저감을 도모할 수 있다.
이어서, 도 2의 (a)에 나타낸 바와 같이, 임시 기판(10)의 양면 측에 소요부에 개구부(16x)가 설치된 도금 레지스트막(16)을 형성한다. 또한, 구리박(12b)을 도금 급전층(給電層)에 이용하는 전해 도금에 의해, 도금 레지스트막(16)의 개구부(16x)에 금(Au), 니켈(Ni), 또는 주석(Sn) 등으로 이루어지는 제 1 배선층(18)을 형성한다. 그 후에, 도 2의 (b)에 나타낸 바와 같이, 도금 레지스트막(16)이 제거된다. 제 1 배선층(18)은 후에 설명하는 바와 같이 내부 접속 패드(C1)로서 기능한다.
이어서, 도 2의 (c)에 나타낸 바와 같이, 임시 기판(10)의 양면 측에 제 1 배선층(18) 및 구리박(12b)을 피복하는 제 1 절연층(20)을 각각 형성한다. 제 1 절연층(20)의 재료로서는, 에폭시계 수지, 폴리이미드계 수지 등이 사용된다. 제 1 절연층(20) 형성 방법의 일례로서는, 임시 기판(10)의 양면 측에 수지 필름을 각각 래미네이트(laminate)한 후에, 수지 필름을 프레스(가압)하면서 130℃∼150℃의 온도로 열처리하여 경화시킴으로써 제 1 절연층(20)을 얻는다.
이어서, 마찬가지로 도 2의 (c)에 나타낸 바와 같이, 임시 기판(10)의 양면 측의 제 1 배선층(18)이 노출되도록 제 1 절연층(20)을 레이저 등으로 가공하여 제1 비어(via) 홀(20x)을 각각 형성한다.
또한, 제 1 절연층(20)은 감광성 수지막을 포토리소그래피에 의해 패터닝하여 형성할 수도 있고, 또는 스크린 인쇄에 의해 개구부가 설치된 수지막을 패터닝할 수도 있다.
이어서, 도 3의 (a)에 나타낸 바와 같이, 임시 기판(10)의 양면 측에 제 1 비어 홀(20x)을 통하여 제 1 배선층(18)에 접속되는 구리(Cu) 등으로 이루어지는 제 2 배선층(18a)을 제 1 절연층(20) 위에 각각 형성한다. 제 2 배선층(18a)은 예를 들어 세미애디티브법(semi-additive method)에 의해 형성된다. 상세하게 설명하면, 우선 무전해 도금 또는 스퍼터링법에 의해, 제 1 비어 홀(20x) 내 및 제 1 절연층(20) 위에 Cu 시드층(도시 생략)을 형성한 후에, 제 2 배선층(18a)에 대응하는 개구부를 구비한 레지스트막(도시 생략)을 형성한다. 이어서, Cu 시드층을 도금 급전층에 이용한 전해 도금에 의해, 레지스트막의 개구부에 Cu층 패턴(도시 생략)을 형성한다. 이어서, 레지스트막을 제거한 후에, Cu층 패턴을 마스크로 하여 Cu 시드층을 에칭함으로써, 제 2 배선층(18a)을 얻는다.
제 2 배선층(18a)의 형성 방법으로서는, 상기한 세미 애디티브법 이외에 서브트랙티브법(subtractive method) 등의 각종 배선 형성 방법을 채용할 수 있다.
이어서, 도 3의 (b)에 나타낸 바와 같이, 동일한 공정을 반복함으로써, 임시 기판(10)의 양면 측에 제 2 배선층(18a)을 피복하는 제 2 절연층(20a)을 각각 형성한 후에, 제 2 배선층(18a) 위의 제 2 절연층(20a) 부분에 제 2 비어 홀(20y)을 각각 형성한다. 또한, 제 2 비어 홀(20y)을 통하여 제 2 배선층(18a)에 접속되는 제 3 배선층(18b)을 임시 기판(10)의 양면 측의 제 2 절연층(20a) 위에 각각 형성한다.
이어서, 도 4의 (a)에 나타낸 바와 같이, 임시 기판(10)의 양면 측에 제 3 배선층(18b) 위에 개구부(22x)가 설치된 솔더 레지스트막(22)을 각각 형성한다. 이것에 의해, 솔더 레지스트막(22)의 개구부(22x) 내에 노출되는 제 3 배선층(18b) 부분이 외부 접속 패드(C2)로 된다. 또한, 필요에 따라 솔더 레지스트막(22)의 개구부(22x) 내의 제 3 배선층(18b)에 Ni/Au 도금층 등의 콘택트층을 형성할 수도 있다.
이와 같이 하여, 임시 기판(10) 위의 구리박(12b) 위에 소요의 빌드업 배선층이 형성된다. 상기한 예에서는, 3층의 빌드업 배선층(제 1 내지 제 3 배선층(18∼18b))을 형성했지만, n층(n은 1이상의 정수)의 빌드업 배선층을 형성할 수도 있다. 또한, 임시 기판(10)의 한쪽 면에만 빌드업 배선층을 형성할 수도 있다.
상술한 바와 같이, 본 실시예에서는 하지층(12a)과 구리박(12b)이 겹치는 영 역에서는, 양자가 단지 접촉되어 있는 상태로 되어 있다. 이 때문에, 구리박(12b) 위에 빌드업 배선층을 형성할 때, 임시 기판(10)과 빌드업 배선층의 각 열팽창 계수가 크게 상이한 경우, 양자에서 열팽창하는 정도가 상이하기 때문에 빌드업 배선층에 주름이 발생하는 경우가 있다. 이러한 관점으로부터, 임시 기판(10)으로서, 유리 부직포 에폭시 수지 기판 등의 유리 부직포에 수지를 함침시킨 기판을 사용하는 것이 바람직하다. 유리 부직포 에폭시 수지 기판의 열팽창 계수는 30ppm/℃∼50ppm/℃이며, 빌드업 배선층의 평균 열팽창 계수(20ppm/℃∼50ppm/℃)에 근사시킬 수 있다. 유리 부직포 이외에, 아라미드나 액정 폴리머 등의 부직포를 사용해도 동일한 특성이 얻어진다. 빌드업 배선층의 배선층(Cu)의 열팽창 계수는 18ppm/℃ 정도이며, 절연층(수지)의 열팽창 계수는 50ppm/℃∼60ppm/℃이다.
이와 같이 함으로써, 제조 공정에서 열이 가해진다고 해도 임시 기판(10)과 빌드업 배선층이 동일한 정도로 열팽창하기 때문에, 빌드업 배선층에 주름이 발생하는 것이 방지된다. 이 때문에, 빌드업 배선층의 제조 수율과 신뢰성을 향상시킬 수 있다.
이어서, 도 4의 (b)에 나타낸 바와 같이, 도 4의 (a)의 구조체의 하지층(12a) 가장자리에 대응하는 부분을 절단함으로써, 구리박(12b)의 가장자리부를 포함하는 외주부(B)를 폐기한다. 이것에 의해, 도 5의 (a)에 나타낸 바와 같이, 하지층(12a)과 구리박(12b)이 단지 접촉되는 배선 형성 영역(A)이 얻어지고, 구리박(12b)과 하지층(12a)을 용이하게 분리할 수 있다. 이와 같이 하여, 구리박(12b) 및 그 위에 형성된 빌드업 배선층을 임시 기판(10) 위의 하지층(12a)으로부터 분리 할 수 있다. 이것에 의해, 임시 기판(10)의 양면 측으로부터 구리박(12b)과 그 위에 형성된 빌드업 배선층으로 이루어지는 배선 부재(30)가 각각 얻어진다.
그 후에, 도 5의 (b)에 나타낸 바와 같이, 배선 부재(30)의 구리박(12b)을 제 1 배선층(18) 및 제 1 절연층(20)에 대하여 선택적으로 제거한다. 예를 들어, 염화제이철 수용액, 염화제이구리 수용액 또는 과황산암모늄 수용액 등을 이용한 습식 에칭에 의해, 제 1 배선층(18)(Au 등) 및 제 1 절연층(20)에 대하여 구리박(12b)을 선택적으로 에칭하여 제거할 수 있다.
이것에 의해, 도 5의 (b)에 나타낸 바와 같이, 제 1 배선층(18)의 하면이 노출되어 내부 접속 패드(C1)가 얻어진다. 이상에 의해, 제 1 실시예의 배선 기판(1)이 제조된다.
본 실시예의 적합한 형태에서는, 임시 기판(10)의 양면 측에 복수의 배선 형성 영역(A)이 각각 획정되고, 복수의 배선 형성 영역(A)으로 이루어지는 블록 영역에 하지층(12a)이 배치된 상태에서 그 최(最)외주부에 구리박(12b)의 가장자리 측이 선택적으로 접착된다. 따라서, 그들 각 배선 형성 영역(A)에 빌드업 배선층이 각각 형성된다. 그 후에, 그 구조체의 하지층(12a) 가장자리부를 절단하여 얻어지는 배선 부재(30)로부터 구리박(12b)을 제거한 후에, 개개의 배선 기판이 얻어지도록 분할한다.
또한, 구리박(12b)을 제거하지 않고 패터닝하여 제 1 배선층(18)에 접속되는 전극을 형성할 수도 있다.
또한, 본 실시예의 배선 기판(1)의 적합한 예에서는, 내부 접속 패드(C1)(제 1 배선층(18))에 반도체칩이 전기적으로 접속되어 실장되고, 외부 접속 패드(C2)(제 3 배선층(18b))에 외부 접속 단자가 설치된다.
이상 설명한 바와 같이, 본 실시예의 배선 기판의 제조 방법에서는, 프리프레그(10a)의 양면에 하지층(12a)과 그보다 큰 구리박(12b)을 겹쳐 각각 배치하고, 가열·가압에 의해 프리프레그(10a)를 경화시켜 임시 기판(10)을 얻는다. 이 때 동시에, 임시 기판(10)의 양면에 접착층을 사용하지 않고 하지층(12a) 및 구리박(12b)을 접착시킬 수 있다. 이어서, 구리박(12b) 위에 빌드업 배선층을 형성한다. 또한, 그 구조체의 하지층(12a) 가장자리에 대응하는 부분을 절단함으로써, 하지층(12a)과 구리박(12b)을 분리한다. 이것에 의해, 임시 기판(10)의 양면 측으로부터 구리박(12b) 및 그 위에 형성된 빌드업 배선층으로 이루어지는 배선 부재(30)가 각각 얻어진다.
본 실시예에서는, 임시 기판(10)의 재료로서 접착 기능을 갖는 프리프레그(10a)를 사용하기 때문에, 접착층을 사용하지 않고 임시 기판(10) 위에 하지층(12a) 및 구리박(12b)을 접착시킬 수 있다. 이 때문에, 하지층(12a) 및 구리박(12b)을 접착시키는 공정을 간단하게 할 수 있어, 제조 비용의 저감을 도모할 수 있다.
(제 2 실시예)
도 6 및 도 7은 본 발명의 제 2 실시예의 전자 부품 실장 구조체의 제조 방법을 나타내는 단면도이다. 제 2 실시예에서는, 본 발명의 배선 기판의 제조 방법의 기술 사상(思想)에 의거하여, 배선 기판 위에 전자 부품을 실장하는 적합한 방 법에 대해서 설명한다.
도 6의 (a)에 나타낸 바와 같이, 우선 제 1 실시예와 동일한 방법에 의해, 임시 기판(10)의 양면 측에 하지층(12a)과 그보다 큰 구리박(12b)이 접착된 구조체를 얻는다. 또한, 임시 기판(10)의 양면 측의 구리박(12b) 위에 개구부(22y)가 설치된 솔더 레지스트막(22a)을 형성한 후에, 그 개구부(22y)에 전해 도금에 의해 제 1 배선층(28)을 형성한다. 제 2 실시예에서는, 제 1 실시예의 내부 접속 패드(C1)와 외부 접속 패드(C2)가 상하 반전하여 배치되고, 제 1 배선층(28)이 외부 접속 패드(C2)로서 기능한다.
이어서, 도 6의 (b)에 나타낸 바와 같이, 제 1 실시예와 동일한 방법에 의해, 임시 기판(10)의 양면 측에 제 1 배선층(28)을 피복하는 제 1 절연층(20)을 형성한 후에, 제 1 절연층(20)에 설치한 제 1 비어 홀(20x)을 통하여 제 1 배선층(28)에 접속되는 제 2 배선층(28a)을 제 1 절연층(20) 위에 각각 형성한다.
이어서, 도 6의 (c)에 나타낸 바와 같이, 임시 기판(10)의 양면 측에 제 2 배선층(28a)을 피복하는 제 2 절연층(20a)을 형성한 후에, 제 2 배선층(28a) 위의 제 2 절연층(20a) 부분에 제 2 비어 홀(20y)을 형성한다. 또한, 제 2 비어 홀(20y)을 통하여 제 2 배선층(28a)에 접속되는 제 3 배선층(28b)을 임시 기판(10)의 양면 측의 제 2 절연층(20a) 위에 각각 형성한다.
이어서, 도 7의 (a)에 나타낸 바와 같이, 제 3 배선층(28b) 위에 개구부(22z)가 설치된 솔더 레지스트막(22b)을 형성한다. 따라서, 제 2 실시예에서는 제 3 배선층(28b)의 노출부가 내부 접속 패드(C1)로 된다.
이어서, 마찬가지로 도 7의 (a)에 나타낸 바와 같이, 제 1 실시예와 같이, 도 7의 (a)의 구조체의 하지층(12a) 가장자리에 대응하는 부분을 절단한다. 이것에 의해, 도 7의 (b)에 나타낸 바와 같이, 구리박(12b) 위에 빌드업 배선이 형성된 구조의 배선 부재(30)를 얻는다. 또한, 범프(bump)(40a)를 구비한 반도체칩(40)(전자 부품)을 준비하고, 배선 부재(30) 상측의 내부 접속 패드(C1)(제 3 배선층(28b))에 반도체칩(40)의 범프(40a)를 플립칩(flip-chip) 접속한다. 또한, 반도체칩(40)의 하측 간극(間隙)에 언더필(underfill) 수지(39)를 충전한다.
또한, 전자 부품으로서 반도체칩(40)을 예시했지만, 커패시터(capacitor) 부품 등의 각종 전자 부품을 실장할 수 있다. 또한, 전자 부품의 실장 방법은 플립 칩 실장 이외에 와이어 본딩법(wire bonding method) 등의 각종 실장 방법을 채용할 수도 있다.
본 실시예에서는, 반도체칩(40)을 실장할 때에, 배선 부재(30)에는 보강재로서 기능하는 구리박(12b)이 남아 있기 때문에, 휨 발생이 방지되어 반송이나 취급이 용이하게 되고, 반도체칩(40)을 신뢰성 좋게 실장할 수 있다.
그 후에, 도 7의 (c)에 나타낸 바와 같이, 배선 부재(30)로부터 구리박(12b)을 제거함으로써, 하측에 외부 접속 패드(C2)(제 1 배선층(28))를 노출시킨다. 또한, 반송이나 취급이 문제시되지 않는 경우에는, 구리박(12b)을 제거한 후에, 반도체칩(40)을 실장할 수도 있다.
이상에 의해, 제 2 실시예의 전자 부품 실장 구조체(2)(반도체 장치)가 얻어진다.
도 8 및 도 9에는, 제 2 실시예의 변형예의 전자 부품 실장 구조체의 제조 방법이 도시되어 있다. 도 8의 (a)에 나타낸 바와 같이, 상술한 도 7의 (a)에서 그 구조체를 절단하기 전에, 반도체칩(40)의 범프(40a)를 양면 측의 내부 접속 패드(C1)(제 3 배선층(28b))에 각각 플립칩 접속할 수도 있다.
그 후에, 도 8의 (b)에 나타낸 바와 같이, 도 8의 (a)의 구조체의 하지층(12a) 가장자리에 대응하는 부분을 절단한다. 이것에 의해, 도 9의 (a)에 나타낸 바와 같이, 구리박(12b)이 하지층(12a)으로부터 분리되고, 구리박(12b)과 그 위에 형성된 빌드업 배선층에 의해 구성되는 배선 부재(30)에 반도체칩(40)이 실장된 구조체가 임시 기판(10)의 양면 측으로부터 얻어진다. 또한, 도 9의 (b)에 나타낸 바와 같이, 배선 부재(30)로부터 구리박(12b)을 제거함으로써, 외부 접속 패드(C2)(제 1 배선층(28))를 노출시킨다. 이것에 의해, 도 7의 (c)와 동일한 전자 부품 실장 구조체(2)가 얻어진다.
변형예에서도, 임시 기판(10) 위에 설치된 배선 부재(30)에 반도체칩(40)을 실장하기 때문에, 휨 등의 영향을 받지 않고, 반도체칩(4O)을 신뢰성 좋게 실장할 수 있다.
도 7의 (c)나 도 9의 (b)에서는, 외부 접속 방식을 LGA(Land Grid Array)형으로서 사용하는 예가 도시되어 있고, 외부 접속 패드(C2)가 랜드(land)로서 사용된다. BGA(Ball Grid Array)형으로서 사용할 경우에는, 외부 접속 패드(C2)에 솔더 볼(solder ball) 등이 탑재되어 외부 접속 단자가 설치된다. 또한, PGA(Pin Grid Array)형으로서 사용할 경우에는, 외부 접속 패드(C2)에 리드 핀(lead pin)이 설치된다.
이상 설명한 바와 같이, 본 발명에서는 아무런 결함이 발생되지 않고 코어 기판을 갖지 않는 배선 기판을 제조할 수 있다.

Claims (15)

  1. 유리 직포 또는 유리 부직포에 수지를 함침(含侵)시켜 구성되는 반경화(半硬化) 상태의 프리프레그(prepreg) 위의 배선 형성 영역에 하지층(下地層)이 배치되고, 상기 하지층의 크기보다 큰 금속박(金屬箔)이 상기 배선 형성 영역의 외주부(外周部)에 접하도록 상기 하지층을 통하여 상기 금속박을 상기 프리프레그 위에 배치하며, 가열·가압에 의해 프리프레그를 경화시킴으로써, 상기 프리프레그로부터 임시 기판을 얻는 동시에, 접착층을 사용하지 않고 상기 임시 기판의 적어도 한쪽 면에 상기 금속박을 접착시키는 공정과,
    상기 금속박 위에 소요부에 개구부가 설치된 도금 레지스트막을 형성하는 공정과,
    상기 임시 기판에 접착된 상기 금속박을 도금 급전층에 이용하는 전해 도금에 의해, 상기 개구부 내에 노출하는 금속박 위에 접속 패드를 형성하는 공정과,
    상기 도금 레지스트막을 제거하는 공정과,
    상기 금속박 및 상기 접속 패드 위에, 수지로 이루어지는 절연층과 구리로 이루어지는 배선층을 적층해서, 상기 접속 패드를 포함하는 빌드업(build-up) 배선층을 형성하는 공정과,
    상기 임시 기판 위에 상기 하지층, 상기 금속박 및 상기 빌드업 배선층이 형성된 구조체의 상기 하지층의 가장자리에 대응하는 부분을 절단함으로써, 상기 임시 기판으로부터 상기 금속박을 분리하여 상기 금속박 위에 상기 빌드업 배선층이 형성된 배선 부재를 얻는 공정과,
    상기 접속 패드에 대해 선택적으로 상기 금속박을 에칭해서, 상기 배선 부재로부터 상기 금속박을 제거함으로써, 상기 접속 패드를 노출시키는 공정을 갖는 것을 특징으로 하는 배선 기판의 제조 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 접속 패드는, 금, 니켈, 또는 주석으로 이루어지는 것을 특징으로 하는 배선 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 프리프레그로 형성되는 상기 임시 기판의 열팽창 계수는 30ppm/℃ 내지 50ppm/℃이고, 또한, 상기 절연층 및 상기 배선층을 포함하는 상기 빌드업 배선층의 평균의 열팽창 계수는 20ppm/℃ 내지 50ppm/℃인 것을 특징으로 하는 배선 기판의 제조 방법.
  5. 제 1 항에 있어서,
    상기 금속박을 제거하는 공정에 의해 노출되는 상기 빌드업 배선층의 최하의 배선층이 전자 부품을 실장하기 위한 내부 접속 패드(pad)로 되고, 상기 빌드업 배선층의 최상의 배선층이 외부 접속 패드로 되는 것을 특징으로 하는 배선 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 금속박을 제거하는 공정에 의해 노출되는 상기 빌드업 배선층의 최하의 배선층이 외부 접속 패드로 되고, 상기 빌드업 배선층의 최상의 배선층이 전자 부품을 실장하기 위한 내부 접속 패드로 되는 것을 특징으로 하는 배선 기판의 제조 방법.
  7. 제 1 항에 있어서,
    상기 임시 기판의 양면 측에, 상기 하지층, 상기 금속박 및 상기 빌드업 배선층이 형성되고, 상기 임시 기판의 양면 측으로부터 상기 배선 부재가 각각 얻어지는 것을 특징으로 하는 배선 기판의 제조 방법.
  8. 제 1 항에 있어서,
    상기 하지층은 금속박, 이형(離型) 필름 또는 이형제로 이루어지는 것을 특징으로 하는 배선 기판의 제조 방법.
  9. 유리 직포 또는 유리 부직포에 수지를 함침(含侵)시켜 구성되는 반경화 상태의 프리프레그 위의 배선 형성 영역에 하지층이 배치되고, 상기 하지층의 크기보다 큰 금속박이 상기 배선 형성 영역의 외주부에 접하도록 상기 하지층을 통하여 상기 금속박을 상기 프리프레그 위에 배치하며, 가열·가압에 의해 프리프레그를 경화시킴으로써, 상기 프리프레그로부터 임시 기판을 얻는 동시에, 접착층을 사용하지 않고 상기 임시 기판의 적어도 한쪽 면에 상기 금속박을 접착시키는 공정과,
    상기 금속박 위에 소요부에 개구부가 설치된 도금 레지스트막을 형성하는 공정과,
    상기 임시 기판에 접착된 상기 금속박을 도금 급전층에 이용하는 전해 도금에 의해, 상기 개구부 내에 노출하는 금속박 위에 접속 패드를 형성하는 공정과,
    상기 도금 레지스트막을 제거하는 공정과,
    상기 금속박 및 상기 접속 패드 위에, 수지로 이루어지는 절연층과 구리로 이루어지는 배선층을 적층해서, 상기 접속 패드를 포함하는 빌드업 배선층을 형성하는 공정과,
    상기 임시 기판 위에 상기 하지층, 상기 금속박 및 상기 빌드업 배선층이 형성된 구조체의 상기 하지층의 가장자리에 대응하는 부분을 절단함으로써, 상기 임시 기판으로부터 상기 금속박을 분리하여 상기 금속박 위에 상기 빌드업 배선층이 형성된 배선 부재를 얻는 공정과,
    상기 배선 부재의 최상의 상기 배선층에 전자 부품을 전기적으로 접속하여 실장하는 공정과,
    상기 접속 패드에 대해 선택적으로 상기 금속박을 에칭해서, 상기 배선 부재로부터 상기 금속박을 제거함으로써, 상기 접속 패드를 노출시키는 공정을 갖는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  10. 유리 직포 또는 유리 부직포에 수지를 함침(含侵)시켜 구성되는 반경화 상태의 프리프레그 위의 배선 형성 영역에 하지층이 배치되고, 상기 하지층의 크기보다 큰 금속박이 상기 배선 형성 영역의 외주부에 접하도록 상기 하지층을 통하여 상기 금속박을 상기 프리프레그 위에 배치하며, 가열·가압에 의해 프리프레그를 경화시킴으로써, 상기 프리프레그로부터 임시 기판을 얻는 동시에, 접착층을 사용하지 않고 상기 임시 기판의 적어도 한쪽 면에 상기 금속박을 접착시키는 공정과,
    상기 금속박 위에 소요부에 개구부가 설치된 도금 레지스트막을 형성하는 공정과,
    상기 임시 기판에 접착된 상기 금속박을 도금 급전층에 이용하는 전해 도금에 의해, 상기 개구부 내에 노출하는 금속박 위에 접속 패드를 형성하는 공정과,
    상기 도금 레지스트막을 제거하는 공정과,
    상기 금속박 및 상기 접속 패드 위에, 수지로 이루어지는 절연층과 구리로 이루어지는 배선층을 적층해서, 상기 접속 패드를 포함하는 빌드업 배선층을 형성하는 공정과,
    상기 빌드업 배선층의 최상의 배선층에 전기적으로 접속되는 전자 부품을 실장하는 공정과,
    상기 임시 기판 위에 상기 하지층, 상기 금속박, 상기 빌드업 배선층 및 상기 전자 부품이 형성된 구조체의 상기 하지층의 가장자리에 대응하는 부분을 절단함으로써, 상기 하지층과 상기 금속박을 분리하여 상기 금속박 위에 형성된 상기 빌드업 배선층에 전자 부품이 실장된 배선 부재를 얻는 공정과,
    상기 접속 패드에 대해 선택적으로 상기 금속박을 에칭해서, 상기 배선 부재로부터 상기 금속박을 제거함으로써, 상기 접속 패드를 노출시키는 공정을 갖는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  11. 삭제
  12. 제 9 항 또는 제 10 항에 있어서,
    상기 접속 패드는 금, 니켈, 또는 주석으로 이루어지는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  13. 제 9 항 또는 제 10 항에 있어서,
    상기 임시 기판의 양면 측에, 상기 하지층, 금속박 및 상기 빌드업 배선층이 형성되고, 상기 임시 기판의 양면 측으로부터 상기 배선 부재가 각각 얻어지는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  14. 제 9 항 또는 제 10 항에 있어서,
    상기 프리프레그로 형성되는 상기 임시 기판의 열팽창 계수는 30ppm/℃ 내지 50ppm/℃이고, 또한, 상기 절연층 및 상기 배선층을 포함하는 상기 빌드업 배선층의 평균의 열팽창 계수는 20ppm/℃ 내지 50ppm/℃인 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
  15. 제 9 항 또는 제 10 항에 있어서,
    상기 하지층은 금속박, 이형 필름, 또는 이형제로 이루어지는 것을 특징으로 하는 전자 부품 실장 구조체의 제조 방법.
KR1020060122187A 2005-12-07 2006-12-05 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법 KR101347608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005353562A JP4334005B2 (ja) 2005-12-07 2005-12-07 配線基板の製造方法及び電子部品実装構造体の製造方法
JPJP-P-2005-00353562 2005-12-07

Publications (2)

Publication Number Publication Date
KR20070059996A KR20070059996A (ko) 2007-06-12
KR101347608B1 true KR101347608B1 (ko) 2014-01-06

Family

ID=38117271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122187A KR101347608B1 (ko) 2005-12-07 2006-12-05 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법

Country Status (5)

Country Link
US (1) US7594317B2 (ko)
JP (1) JP4334005B2 (ko)
KR (1) KR101347608B1 (ko)
CN (1) CN1980541B (ko)
TW (1) TWI386142B (ko)

Families Citing this family (106)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7545042B2 (en) * 2005-12-22 2009-06-09 Princo Corp. Structure combining an IC integrated substrate and a carrier, and method of manufacturing such structure
JP5410660B2 (ja) * 2007-07-27 2014-02-05 新光電気工業株式会社 配線基板及びその製造方法と電子部品装置及びその製造方法
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
JP5094323B2 (ja) 2007-10-15 2012-12-12 新光電気工業株式会社 配線基板の製造方法
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2009135162A (ja) 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5079475B2 (ja) 2007-12-05 2012-11-21 新光電気工業株式会社 電子部品実装用パッケージ
US8552570B2 (en) 2008-01-09 2013-10-08 Renesas Electronics Corporation Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
JP5029911B2 (ja) * 2008-04-02 2012-09-19 日立化成工業株式会社 回路形成用支持基板と、半導体素子搭載用パッケージ基板及び基板の製造方法
FI121909B (fi) * 2008-04-18 2011-05-31 Imbera Electronics Oy Piirilevy ja menetelmä sen valmistamiseksi
KR100956688B1 (ko) * 2008-05-13 2010-05-10 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5101451B2 (ja) * 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
JP5328281B2 (ja) * 2008-10-03 2013-10-30 三井金属鉱業株式会社 多層プリント配線板の製造方法及びその方法を用いて得られる多層プリント配線板
JP4533449B2 (ja) 2008-10-16 2010-09-01 新光電気工業株式会社 配線基板の製造方法
JP2010135418A (ja) 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
KR20100065691A (ko) * 2008-12-08 2010-06-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
JP5339928B2 (ja) 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP4760930B2 (ja) * 2009-02-27 2011-08-31 株式会社デンソー Ｉｃ搭載基板、多層プリント配線板、及び製造方法
TW201041469A (en) * 2009-05-12 2010-11-16 Phoenix Prec Technology Corp Coreless packaging substrate, carrier thereof, and method for manufacturing the same
KR101587254B1 (ko) * 2009-06-15 2016-01-27 엘지이노텍 주식회사 고집적 부품 내장 인쇄회로 기판 및 그 제조 방법
KR101015762B1 (ko) 2009-07-23 2011-02-22 삼성전기주식회사 반도체 패키지의 제조 방법
KR101058621B1 (ko) * 2009-07-23 2011-08-22 삼성전기주식회사 반도체 패키지 및 이의 제조 방법
TWI393233B (zh) * 2009-08-18 2013-04-11 Unimicron Technology Corp 無核心層封裝基板及其製法
KR101022873B1 (ko) * 2009-09-14 2011-03-16 삼성전기주식회사 인쇄회로기판의 제조방법
KR101077377B1 (ko) 2009-11-18 2011-10-26 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR101158494B1 (ko) * 2009-11-25 2012-06-21 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
KR101103301B1 (ko) * 2009-12-10 2012-01-11 엘지이노텍 주식회사 다층인쇄회로기판 및 그 제조방법
JP2011138869A (ja) 2009-12-28 2011-07-14 Ngk Spark Plug Co Ltd 多層配線基板の製造方法及び多層配線基板
US8581388B2 (en) 2009-12-28 2013-11-12 Ngk Spark Plug Co., Ltd Multilayered wiring substrate
KR101055462B1 (ko) * 2010-01-07 2011-08-08 삼성전기주식회사 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
JP5566720B2 (ja) 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP5623308B2 (ja) 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR101665302B1 (ko) * 2010-05-20 2016-10-24 에베 그룹 에. 탈너 게엠베하 칩 스택 제조 방법, 및 본 방법을 실시하기 위한 캐리어
JP5395745B2 (ja) 2010-05-28 2014-01-22 新光電気工業株式会社 仮基板の製造装置及び製造方法
JP5711472B2 (ja) * 2010-06-09 2015-04-30 新光電気工業株式会社 配線基板及びその製造方法並びに半導体装置
TWI393494B (zh) * 2010-06-11 2013-04-11 Unimicron Technology Corp 具有線路的基板條及其製造方法
CN102339761B (zh) * 2010-07-14 2014-05-07 欣兴电子股份有限公司 封装结构的制作方法
US8240031B2 (en) * 2010-07-16 2012-08-14 Endicott International Technologies, Inc. Method of joining a semiconductor device/chip to a printed wiring board
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
TWI411073B (zh) * 2010-08-13 2013-10-01 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
KR101167422B1 (ko) * 2010-09-15 2012-07-19 삼성전기주식회사 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR101282965B1 (ko) * 2010-11-05 2013-07-08 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
JP5462777B2 (ja) * 2010-12-09 2014-04-02 日本特殊陶業株式会社 多層配線基板の製造方法
KR101537837B1 (ko) * 2011-01-13 2015-07-17 주식회사 두산 신규 인쇄회로기판 및 이의 제조방법
JP2012186270A (ja) * 2011-03-04 2012-09-27 Toppan Printing Co Ltd 半導体パッケージの製造方法
JP2012216824A (ja) * 2011-03-31 2012-11-08 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板の製造方法
KR101216926B1 (ko) * 2011-07-12 2012-12-28 삼성전기주식회사 캐리어 부재와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법
JP2013069745A (ja) * 2011-09-21 2013-04-18 Panasonic Corp 支持体及びプリント配線板の製造方法
KR101234759B1 (ko) * 2011-09-28 2013-02-19 주식회사 심텍 단층 기판의 제조방법
TWI442482B (zh) * 2011-10-17 2014-06-21 Advance Materials Corp 封裝基板之製法
TWI560835B (en) * 2011-11-07 2016-12-01 Siliconware Precision Industries Co Ltd Package substrate and fabrication method thereof
JP2013110320A (ja) * 2011-11-22 2013-06-06 Sumitomo Bakelite Co Ltd 金属箔張基板製造用仮基板および金属箔張基板の製造方法
JP5902931B2 (ja) 2011-12-06 2016-04-13 新光電気工業株式会社 配線基板の製造方法、及び、配線基板製造用の支持体
KR101332049B1 (ko) * 2012-01-13 2013-11-22 삼성전기주식회사 인쇄회로기판의 제조방법
JP5413693B2 (ja) * 2012-02-06 2014-02-12 日立化成株式会社 回路形成用支持基板、及び半導体素子搭載用パッケージ基板の製造方法
JP2013187460A (ja) * 2012-03-09 2013-09-19 Sumitomo Bakelite Co Ltd 金属箔張基板製造用仮基板および金属箔張基板の製造方法
KR20170086691A (ko) * 2012-06-04 2017-07-26 제이엑스금속주식회사 캐리어 부착 금속박
WO2013183607A1 (ja) * 2012-06-04 2013-12-12 Jx日鉱日石金属株式会社 キャリア付金属箔
KR20190009427A (ko) * 2012-06-04 2019-01-28 제이엑스금속주식회사 캐리어 부착 금속박
CN104335688B (zh) * 2012-06-04 2018-02-09 Jx日矿日石金属株式会社 多层印刷配线板的制造方法
KR101877307B1 (ko) * 2012-07-09 2018-07-11 삼성전자주식회사 반도체 패키지 기판 및 이를 이용한 반도체 패키지 제조 방법
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
TWI458402B (zh) * 2012-08-01 2014-10-21 Zhen Ding Technology Co Ltd 封裝基板及其製作方法、封裝結構及晶片封裝體製作方法
CN103579009A (zh) * 2012-08-02 2014-02-12 富葵精密组件(深圳)有限公司 封装基板及其制作方法、芯片封装结构及芯片封装体制作方法
TWI463620B (zh) * 2012-08-22 2014-12-01 矽品精密工業股份有限公司 封裝基板之製法
KR102134933B1 (ko) * 2012-08-31 2020-07-16 소니 주식회사 배선 기판 및 배선 기판의 제조 방법
JP6063183B2 (ja) * 2012-08-31 2017-01-18 パナソニックＩｐマネジメント株式会社 剥離可能銅箔付き基板及び回路基板の製造方法
KR101321185B1 (ko) * 2012-09-13 2013-10-23 삼성전기주식회사 캐리어 부재
JP5479551B2 (ja) * 2012-09-14 2014-04-23 新光電気工業株式会社 配線基板の製造方法
CN103681559B (zh) * 2012-09-25 2016-11-09 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN103779233A (zh) * 2012-10-17 2014-05-07 宏启胜精密电子(秦皇岛)有限公司 承载板的制作方法
CN103857204B (zh) * 2012-11-28 2017-10-27 碁鼎科技秦皇岛有限公司 承载板及其制作方法
CN203072247U (zh) * 2012-12-18 2013-07-17 奥特斯(中国)有限公司 用于生产印制电路板的半成品
JP2014130856A (ja) * 2012-12-28 2014-07-10 Kyocer Slc Technologies Corp 配線基板の製造方法
FR3007403B1 (fr) * 2013-06-20 2016-08-05 Commissariat Energie Atomique Procede de realisation d'un dispositif microelectronique mecaniquement autonome
JP6335449B2 (ja) * 2013-07-24 2018-05-30 Ｊｘ金属株式会社 キャリア付銅箔、銅張積層板の製造方法及びプリント配線板の製造方法
JP5647310B2 (ja) * 2013-08-16 2014-12-24 Jx日鉱日石金属株式会社 多層コアレス回路基板の製造方法、多層プリント配線板用の積層体の製造方法、多層プリント配線板の製造に用いられる積層体の製造方法、およびプリント基板の製造方法
CN104576402B (zh) * 2013-10-18 2017-10-13 旭德科技股份有限公司 封装载板及其制作方法
TWI525769B (zh) * 2013-11-27 2016-03-11 矽品精密工業股份有限公司 封裝基板及其製法
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
JP2015133342A (ja) * 2014-01-09 2015-07-23 京セラサーキットソリューションズ株式会社 配線基板の製造方法
TWI543685B (zh) 2014-04-28 2016-07-21 旭德科技股份有限公司 基板結構及其製作方法
TWI576032B (zh) * 2014-05-26 2017-03-21 旭德科技股份有限公司 基板結構及其製作方法
US9842825B2 (en) 2014-09-05 2017-12-12 Taiwan Semiconductor Manufacturing Company, Ltd. Substrateless integrated circuit packages and methods of forming same
TWI570816B (zh) * 2014-09-26 2017-02-11 矽品精密工業股份有限公司 封裝結構及其製法
KR102253474B1 (ko) 2014-11-21 2021-05-18 삼성전기주식회사 디태치 코어기판, 그 제조 방법 및 회로기판 제조방법
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
CN106550542B (zh) 2015-09-17 2021-10-26 奥特斯(中国)有限公司 插入保护结构并且靠近保护结构具有纯介质层的部件载体
CN106550554B (zh) 2015-09-17 2020-08-25 奥特斯(中国)有限公司 用于制造部件载体的上面具有伪芯和不同材料的两个片的保护结构
CN106550532A (zh) * 2015-09-17 2017-03-29 奥特斯(中国)有限公司 用于制造部件载体的包括低流动性材料的保护结构
US9899239B2 (en) * 2015-11-06 2018-02-20 Apple Inc. Carrier ultra thin substrate
KR101842079B1 (ko) 2016-06-23 2018-05-15 (주)심텍 박형의 인쇄회로기판 및 이의 제조 방법
US10681778B2 (en) * 2017-11-21 2020-06-09 Watlow Electric Manufacturing Company Integrated heater and method of manufacture
US11083050B2 (en) 2017-11-21 2021-08-03 Watlow Electric Manufacturing Company Integrated heater and method of manufacture
CN108093561A (zh) * 2017-12-22 2018-05-29 珠海市航达科技有限公司 一种热电分离印制电路板的制作方法
JP7359531B2 (ja) * 2018-06-07 2023-10-11 新光電気工業株式会社 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
CN111315131A (zh) * 2018-12-11 2020-06-19 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN109587955A (zh) * 2018-12-13 2019-04-05 珠海精路电子有限公司 一种双侧线路基板的制作工艺
EP3897082A4 (en) * 2018-12-14 2022-01-26 Mitsubishi Gas Chemical Company, Inc. METHOD OF MANUFACTURING HOUSING SUBSTRATE FOR SEMICONDUCTOR ELEMENT INSTALLATION
JP7338991B2 (ja) * 2019-03-04 2023-09-05 リンクステック株式会社 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法
CN113286439A (zh) * 2021-07-22 2021-08-20 深圳市志金电子有限公司 一种内置引线电镀线路板制作方法
CN116744585B (zh) * 2023-08-15 2023-10-03 江苏普诺威电子股份有限公司 超薄介厚基板及其制作方法、音圈马达

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2004363536A (ja) * 2003-02-06 2004-12-24 Lg Electron Inc 多層印刷回路基板のインターコネクト方法
JP2005093979A (ja) 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2952440C2 (de) * 1978-12-27 1982-12-16 Mitsubishi Gas Chemical Co., Inc., Tokyo Quervernetzbare Harzzusammensetzung und deren Verwendung zur Herstellung eines Laminats
JPS60134496A (ja) * 1983-12-23 1985-07-17 株式会社日立製作所 多層印刷配線板の製造方法
US4702785A (en) * 1985-06-24 1987-10-27 President Engineering Corporation Process for manufacturing multilayer PC boards
US4875283A (en) * 1986-11-13 1989-10-24 Johnston James A Method for manufacturing printed circuit boards
US5505321A (en) * 1994-12-05 1996-04-09 Teledyne Industries, Inc. Fabrication multilayer combined rigid/flex printed circuit board
US5495665A (en) * 1994-11-04 1996-03-05 International Business Machines Corporation Process for providing a landless via connection
JP2003008201A (ja) * 2001-06-18 2003-01-10 Nitto Denko Corp 金属箔積層体の製造方法及び配線基板の製造方法
JP3591524B2 (ja) * 2002-05-27 2004-11-24 日本電気株式会社 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
JP2005063987A (ja) 2003-08-08 2005-03-10 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087701A (ja) 2002-08-26 2004-03-18 Nec Toppan Circuit Solutions Toyama Inc 多層配線構造の製造方法および半導体装置の搭載方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
JP2004363536A (ja) * 2003-02-06 2004-12-24 Lg Electron Inc 多層印刷回路基板のインターコネクト方法
JP2005093979A (ja) 2003-08-08 2005-04-07 Ngk Spark Plug Co Ltd 配線基板の製造方法、及び配線基板

Also Published As

Publication number Publication date
CN1980541A (zh) 2007-06-13
TW200746972A (en) 2007-12-16
JP2007158174A (ja) 2007-06-21
CN1980541B (zh) 2010-05-19
TWI386142B (zh) 2013-02-11
US7594317B2 (en) 2009-09-29
US20070124924A1 (en) 2007-06-07
KR20070059996A (ko) 2007-06-12
JP4334005B2 (ja) 2009-09-16

Similar Documents

Publication Publication Date Title
KR101347608B1 (ko) 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4897281B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
JP4866268B2 (ja) 配線基板の製造方法及び電子部品装置の製造方法
JP5410660B2 (ja) 配線基板及びその製造方法と電子部品装置及びその製造方法
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US8237056B2 (en) Printed wiring board having a stiffener
KR20160016631A (ko) 지지 부재, 배선 기판, 배선 기판의 제조 방법, 및 반도체 패키지의 제조 방법
US20200105651A1 (en) Wiring board
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2019145673A (ja) 配線基板及びその製造方法
JP7359531B2 (ja) 配線基板、配線基板の製造方法及び半導体パッケージの製造方法
JP2004119729A (ja) 回路装置の製造方法
JP5432354B2 (ja) 配線基板製造用の仮基板及びその製造方法
JP2010283300A (ja) 突起電極付き配線基板及び突起電極付き配線基板の製造方法
JP5340622B2 (ja) 多層配線基板
JP2012209322A (ja) 配線基板の製造方法
US20210136929A1 (en) Wiring board and method for manufacturing the same
KR101543031B1 (ko) 인쇄회로기판 및 그 제조 방법
US20230300990A1 (en) Component-containing substrate
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2022173930A (ja) 配線基板及びその製造方法
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 6