KR101234759B1 - 단층 기판의 제조방법 - Google Patents

단층 기판의 제조방법 Download PDF

Info

Publication number
KR101234759B1
KR101234759B1 KR1020110098481A KR20110098481A KR101234759B1 KR 101234759 B1 KR101234759 B1 KR 101234759B1 KR 1020110098481 A KR1020110098481 A KR 1020110098481A KR 20110098481 A KR20110098481 A KR 20110098481A KR 101234759 B1 KR101234759 B1 KR 101234759B1
Authority
KR
South Korea
Prior art keywords
copper
layer
nickel
solder resist
forming
Prior art date
Application number
KR1020110098481A
Other languages
English (en)
Inventor
장은주
유문상
정창보
오춘환
Original Assignee
주식회사 심텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 심텍 filed Critical 주식회사 심텍
Priority to KR1020110098481A priority Critical patent/KR101234759B1/ko
Application granted granted Critical
Publication of KR101234759B1 publication Critical patent/KR101234759B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

본 발명은 더미 기판을 사용하여, 단층 기판을 보다 효과적으로 제조할 수 있는 기판의 제조방법에 관한 것이다. 본 발명의 기판 제조방법은, (a) 양면에 제1 구리 도금층이 형성된 더미(dummy) 기판을 준비하는 단계; (b) 상기 제1 구리 도금층에 제1 패턴을 형성하는 단계; (c) 상기 더미 기판을 제거하여 상부 및 하부 기판을 분리하여 두 개의 기판을 얻는 단계 및 (d) 상기 분리된 상부 및 하부 기판을 라우터 및 유기 납땜 보호 피막 (organic solderability preservative, OSP) 처리하는 단계를 포함하는 것이다.

Description

단층 기판의 제조방법 {Fabrication method of single layer substrate}
본 발명은 IC 또는 전자부품들이 배치되는 기판의 제조방법에 관한 것으로서, 더욱 상세하게는 더미 기판을 사용하여, 단층 기판을 보다 효과적으로 제조할 수 있는 기판의 제조방법에 관한 것이다.
일반적으로, 인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동박으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들 간의 전기적 배선을 구현하여 절연체로 코팅한 것이다. 최근, 전자산업의 발달에 전자 부품의 고기능화, 경박단소화에 대한 요구가 급증하고 있고, 이에 따라 이러한 전자부품을 탑재하는 인쇄회로기판 또한 고밀도 배선화 및 박판화가 요구되고 있다. 특히, 인쇄회로기판 전체의 두께를 감소시킬 수 있고 이에 따라 신호처리시간을 단축시킬 수 있도록 박형 인쇄 회로기판 및 그 제조방법에 대한 연구가 활발히 진행되고 있다.
한편 인쇄회로 기판을 제조하는 방법에 있어서, 두께 감소에 따른 강도의 저하로 제조공정 중 불량 발생을 줄이는 동시에 생산성을 향상시키기 위한 제조방법에 관한 연구가 활발히 이루어지고 있다.
본 발명의 목적은 더미 기판을 사용하여 1회 공정으로 두 개의 기판을 제조하여 공정 비용이 줄고 생산성이 향상된 기판의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은, 제조 공정 중 양면 대칭 처리를 통하여 제조 공정 중의 기계적 압력 등의 불균형에 의한 불량을 줄이는 것이다.
본 발명의 기판 제조방법은, (a) 양면에 제1 구리 도금층이 형성된 더미(dummy) 기판을 준비하는 단계; (b) 상기 제1 구리 도금층에 제1 패턴을 형성하는 단계; (c) 상기 더미 기판을 제거하여 상부 및 하부 기판을 분리하여 두 개의 기판을 얻는 단계 및 (d) 상기 분리된 상부 및 하부 기판을 라우터 및 유기 납땜 보호 피막 (organic solderability preservative, OSP) 처리하는 단계를 포함하는 것이다.
상기 더미 기판은 상기 제1 구리 도금층 상에 형성된 캐리어 구리층을 더 포함할 수 있다.
상기 단계 (b)는 상기 제1 패턴 형성 후 하부 구리-니켈-상부 구리를 순차적으로 적층하는 단계를 더 포함할 수 있다.
본 발명의 기판 제조방법은, 상기 단계 (b) 이후에, (b') 상기 제1 구리 도금층 및 상기 하부 구리-니켈-상부 구리 적층 상에 제2 패턴을 형성하는 단계 및 (b'') 상기 제2 패턴 상에 패드부를 포함하는 솔더레지스트를 도포하고, 상기 패드부 상의 솔더레지스트를 오픈하는 단계를 더 포함할 수 있다.
상기 단계 (b')은, 상기 하부 구리-니켈-상부 구리 적층 상에 상기 빌드업층을 형성하는 단계; 프리프레그층을 형성하는 단계; 구리 포일층을 적층하는 단계; 마스킹하는 단계 및 상기 구리 포일층 및 상기 빌드업층을 제거하여 상기 하부 구리-니켈-상부 구리 적층 상에 블라인드 비아 홀을 형성하고 상기 제2 패턴을 형성하는 단계를 포함할 수 있다.
상기 단계 (b'')은, 상기 블라인드 비아 홀에 제2 구리 도금을 하는 단계; 패드부를 포함하는 솔더레지스트를 도포하는 단계; 상기 패드부 상의 솔더레지스트를 오픈하는 단계 및 상기 솔더레지스트가 오픈된 부분에 금을 도금하는 단계를 포함할 수 있다.
상기 단계 (c)는, 상기 더미 기판 및 상기 제1 구리 도금층을 분리 및 제거하는 단계; 상기 하부 구리-니켈-상부 구리 적층의 하부 구리를 제거하는 단계; 및 상기 하부 구리-니켈-상부 구리 적층의 니켈을 제거하는 단계를 포함할 수 있다.
상기 단계 (d)는, 상기 분리된 상부 및 하부 기판을 라우팅하는 단계 및 상기 금도금 부분을 제외하고 유기 납땜 보호 피막을 형성하는 단계를 포함할 수 있다.
본 발명의 기판 제조방법에 따르면, 1회 공정으로 상부 및 하부에 동일한 기판을 제조하여 생산성이 향상되고 더미 기판을 중심으로 양면에 대칭형으로 공정이 진행되어 제조 공정 중 기계적 압력 등의 부하의 불균형에 의한 불량이 감소된다.
도 1 내지 도 6은 본 발명의 기판 제조방법의 공정 흐름도이다.
도 7은 본 발명의 기판 제조방법에 의하여 제조된 기판의 개략적인 단면도이다.
본 발명의 기판 제조방법은, (a) 양면에 제1 구리 도금층이 형성된 더미(dummy) 기판을 준비하는 단계; (b) 상기 제1 구리 도금층에 제1 패턴을 형성하는 단계; (c) 상기 더미 기판을 제거하여 상부 및 하부 기판을 분리하여 두 개의 기판을 얻는 단계 및 (d) 상기 분리된 상부 및 하부 기판을 라우터 및 유기 납땜 보호 피막 (organic solderability preservative, OSP) 처리하는 단계를 포함하는 것이다. 상기 더미 기판의 양면에서 동시에 동일한 공정이 진행됨으로써, 1회 공정으로 2 개의 기판을 제조할 수 있는 것이다. 또한, 양면에서 동일한 공정이 동시에 진행됨으로써 기계적 부하가 균형을 이루게 되어 부하의 불균형에 의한 기계적 불량 등이 감소하게 된다.
상기 더미 기판은 상기 제1 구리 도금층 상에 형성된 캐리어 구리층을 더 포함할 수 있다. 캐리어 구리층을 형성함으로써, 더미 기판과의 분리가 용이해지는 효과를 얻을 수 있고, 또한, 캐리어 구리층은 하기의 하부 구리-니케-상부 구리 적층의 시드(seed) 역할을 할 수 있다. 상기 제1 구리 도금층 및 상기 캐리어 구리층은 각각 독립적으로 2 내지 70 ㎛로 형성할 수 있다.
상기 단계 (b)는 상기 제1 패턴 형성 후 하부 구리-니켈-상부 구리를 순차적으로 적층하는 단계를 더 포함할 수 있다.
본 발명의 기판 제조방법은, 상기 단계 (b) 이후에, (b') 상기 제1 구리 도금층 및 상기 하부 구리-니켈-상부 구리 적층 상에 제2 패턴을 형성하는 단계 및 (b'') 상기 제2 패턴 상에 패드부를 포함하는 솔더레지스트를 도포하고, 상기 패드부 상의 솔더레지스트를 오픈하는 단계를 더 포함할 수 있다. 상기 패턴 형성은 일반적인 패턴 형성 방법으로 수행할 수 있고, 특정한 방법에 한정되는 것은 아니다.
상기 단계 (b')은, 상기 하부 구리-니켈-상부 구리 적층 상에 상기 빌드업층을 형성하는 단계; 프리프레그 (Prepreg)층을 형성하는 단계; 구리 포일 (copper foil, C/F)층을 적층하는 단계; 마스킹하는 단계 및 상기 구리 포일층 및 상기 빌드업층을 제거하여 상기 하부 구리-니켈-상부 구리 적층 상에 블라인드 비아 홀 (blind via hole, BVH)을 형성하고 상기 제2 패턴을 형성하는 단계를 포함할 수 있다. 상기 빌드업층은 블라인드 비어 홀 형성을 위한 것이다. 상기 블라인드 비어 홀은 레이져 드릴을 사용하여 가공할 수 있다. 상기 프리프레그층은 상기 하부 구리-니켈-상부 구리 적층의 두께 이상으로 형성할 수 있다.
상기 단계 (b'')은, 상기 블라인드 비아 홀에 제2 구리 도금을 하는 단계; 패드부를 포함하는 솔더레지스트를 도포하는 단계; 상기 패드부 상의 솔더레지스트를 오픈하는 단계 및 상기 솔더레지스트가 오픈된 부분에 금을 도금하는 단계를 포함할 수 있다.
상기 단계 (c)는, 상기 더미 기판 및 상기 제1 구리 도금층을 분리 및 제거하는 단계; 상기 하부 구리-니켈-상부 구리 적층의 하부 구리를 제거하는 단계; 및 상기 하부 구리-니켈-상부 구리 적층의 니켈을 제거하는 단계를 포함할 수 있다.
상기 단계 (d)는, 상기 분리된 상부 및 하부 기판을 라우팅하는 단계 및 상기 금도금 부분을 제외하고 유기 납땜 보호 피막 (organic solderability preservative, OSP)을 형성하는 단계를 포함할 수 있다.
이하, 도면을 통하여 본 발명의 일 실시예에 따른 제조 공정을 더욱 상세히 설명한다. 다만, 이는 상세한 설명을 위한 것일 뿐, 본 발명이 이에 한정되는 것은 아니다.
도 1 내지 도 6은 본 발명의 기판 제조방법의 공정 흐름도이다.
도 1과 같이 제1 구리 도금층(2) 및 캐리어 구리층(3)이 형성된 더미 기판을 준비하였다. 본 발명은 더미 기판의 양면에서 동일한 공정이 동시에 적용되는 것이므로, 도 1과 같이 제1 구리 도금층 및 캐리어 구리층은 더미 기판의 양면에 대칭형으로 형성된 것을 준비하였다.
도 2와 같이 캐리어 구리층(3) 상에 하부 구리(41), 니켈(42) 및 상부 구리(43)이 순차적으로 적층된 하부 구리-니켈-상부 구리 적층(4)을 형성하였다.
하부 구리-니켈-상부 구리 적층(4) 상에 빌드업층을 형성하고, 상기 하부 구리-니켈-상부 구리 적층(4) 두께보다 두껍게 프리프레그층(5)을 형성하고 상기 프리프레그층(5) 상에 구리 포일층(6)을 형성하였다. 상기 빌드업층을 제거함으로써도 3과 같이 블라인드 비어 홀(7)을 형성하였다. 블라인드 비어 홀은 레이져 드릴로 가공하였다.
이후 도 4와 같이, 블라인드 비어 홀(7) 부분에 제2 구리 도금(8)을 형성하고, 프리프레그층(5) 및 제2 구리 도금층 상에 패드부(9)를 포함하는 솔더레지스트(10)를 형성하였다. 이후 패드부 (9) 상의 솔더레지스트(10)를 오픈하고 오픈된 부분에 금도금(11)을 형성하였다.
다음 단계로, 제1 구리 도금층(2)과 캐리어 구리층(3)의 경계를 분리함으로써, 더미 기판(1) 및 제1 구리 도금층(2)을 제거하여 동일한 상부 및 하부 기판을 제조하고, 각각에서 캐리어 구리층(3)을 제거하여 도 6과 같이 2 개의 기판을 얻었다.
이하 과정은 상부 및 하부 기판에서 동일하게 이루어졌다. 편의상 하나에 대하여만 설명하기로 한다.
이후, 도 6과 같이 구리-니켈-상부 구리 적층(4)의 하부 구리(41) 및 니켈(42)을 제거하였다.
이렇게 얻어진 2개의 기판을 라우터 및 유기 납땜 보호 피막 (organic solderability preservative, OSP) 처리하여 기판, 특히 인쇄 회로 기판을 얻었다.
도 7은 본 발명의 기판 제조방법에 의하여 제조된 기판의 개략적인 단면도이다. 도 7의 기판을 더미 기판의 양면에서 동시에 얻게 되므로 생상성이 향상되는 것이다. 또한, 더미 기판의 양면에서 공정이 동시에 진행됨으로 공정 중의 기계적 부하 등의 불균형에 의한 불량이 감소하는 것을 확인할 수 있다.
1: 더미 기판
2: 제1 구리 도금층
3: 캐리어 구리층
4: 하부 구리-니켈-상부 구리 적층
41:하부 구리
42: 니켈
43: 상부 구리
5: 프리프레그
6: 구리 포일층
7: 블라인드 비어 홀
8: 제2 구리 도금
9: 패드부
10: 솔더레지스트
11: 금도금

Claims (8)

  1. (a) 양면에 제1 구리 도금층이 형성된 더미(dummy) 기판을 준비하는 단계;
    (b) 상기 제1 구리 도금층에 제1 패턴을 형성 후 하부 구리-니켈-상부 구리를 순차적으로 적층하는 단계;
    (b') 상기 제1 구리 도금층 및 상기 하부 구리-니켈-상부 구리 적층 상에 제2 패턴을 형성하는 단계;
    (b'') 상기 제2 패턴 상에 패드부를 포함하는 솔더레지스트를 도포하고, 상기 패드부 상의 솔더레지스트를 오픈하는 단계;
    (c) 상기 더미 기판을 제거하여 상부 및 하부 기판을 분리하여 두 개의 기판을 얻는 단계; 및
    (d) 상기 분리된 상부 및 하부 기판을 라우터 및 유기 납땜 보호 피막 (organic solderability preservative, OSP) 처리하는 단계;
    를 포함하고,
    상기 단계 (b')은,
    상기 하부 구리-니켈-상부 구리 적층 상에 빌드업층을 형성하는 단계; 프리프레그층을 형성하는 단계; 구리 포일층을 적층하는 단계; 마스킹하는 단계; 및
    상기 구리 포일층 및 상기 빌드업층을 제거하여 상기 하부 구리-니켈-상부 구리 적층 상에 블라인드 비아 홀을 형성하고 상기 제2 패턴을 형성하는 단계;를 포함하고,
    상기 단계 (b'')은,
    상기 블라인드 비아 홀에 제2 구리 도금을 하는 단계; 패드부를 포함하는 솔더레지스트를 도포하는 단계; 상기 패드부 상의 솔더레지스트를 오픈하는 단계; 및
    상기 솔더레지스트가 오픈된 부분에 금을 도금하는 단계를 포함하며,
    상기 단계 (c)는,
    상기 더미 기판 및 상기 제1 구리 도금층을 분리 및 제거하는 단계;
    상기 하부 구리-니켈-상부 구리 적층의 하부 구리를 제거하는 단계; 및
    상기 하부 구리-니켈-상부 구리 적층의 니켈을 제거하는 단계를 포함하고,
    상기 단계 (d)는,
    상기 분리된 상부 및 하부 기판을 라우팅하는 단계; 및
    금도금 부분을 제외하고 솔더레지스트 상에 유기 납땜 보호 피막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 기판 제조방법.
  2. 제1항에 있어서, 상기 더미 기판은 상기 제1 구리 도금층 상에 형성된 캐리어 구리층을 더 포함하는 것을 특징으로 하는 기판 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
KR1020110098481A 2011-09-28 2011-09-28 단층 기판의 제조방법 KR101234759B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110098481A KR101234759B1 (ko) 2011-09-28 2011-09-28 단층 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110098481A KR101234759B1 (ko) 2011-09-28 2011-09-28 단층 기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101234759B1 true KR101234759B1 (ko) 2013-02-19

Family

ID=47899776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110098481A KR101234759B1 (ko) 2011-09-28 2011-09-28 단층 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101234759B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684265A (zh) * 2013-12-02 2015-06-03 深南电路有限公司 一种电路板表面电镀的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090086076A (ko) * 2007-09-20 2009-08-10 이비덴 가부시키가이샤 프린트 배선판 및 그 제조 방법
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4334005B2 (ja) * 2005-12-07 2009-09-16 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR20090086076A (ko) * 2007-09-20 2009-08-10 이비덴 가부시키가이샤 프린트 배선판 및 그 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104684265A (zh) * 2013-12-02 2015-06-03 深南电路有限公司 一种电路板表面电镀的方法
CN104684265B (zh) * 2013-12-02 2018-01-26 深南电路有限公司 一种电路板表面电镀的方法

Similar Documents

Publication Publication Date Title
KR101884430B1 (ko) 다층 인쇄회로기판 및 그 제조 방법
TWI659677B (zh) 佈線板及其製造方法
US10674615B2 (en) Method for manufacturing wiring board
KR20140013711A (ko) 적층형 코어리스 인쇄회로기판 및 그 제조 방법
US20140027167A1 (en) Printed circuit board and method of manufacturing printed circuit board
KR101044105B1 (ko) 휨 발생 방지를 위한 기판의 제조방법
KR20130057186A (ko) 인쇄 회로 기판 및 그 제조 방법
KR101234759B1 (ko) 단층 기판의 제조방법
US9578740B2 (en) Copper clad laminate, printed circuit board, and method of manufacturing the same
CN110785012A (zh) 一种超长多层板钻孔定位制作方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20130079118A (ko) 다층 회로 기판 제조방법 및 그 제조방법에 의해 제조된 다층 회로 기판
CN109479377A (zh) 电路板的制造方法
KR102172674B1 (ko) 인쇄회로기판 및 이의 제조 방법
KR102268392B1 (ko) 인쇄회로기판
KR101987043B1 (ko) 인쇄회로기판
JP5608262B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
TWI706704B (zh) 電路板製造方法
KR102093155B1 (ko) 인쇄회로기판
KR20120031775A (ko) 코어리스 기판의 제조방법
KR20110036362A (ko) 인쇄회로기판 제조용 캐리어 및 이를 이용한 인쇄회로기판의 제조방법
US20140174798A1 (en) Metal core substrate and method of manufacturing the same
KR101119420B1 (ko) 인쇄회로기판의 제조방법
US20130146337A1 (en) Multi-layered printed circuit board and manufacturing method thereof
CN117615513A (zh) 一种具有绑定焊盘的光模块pcb板的加工方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160203

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200122

Year of fee payment: 8