CN115705892A - 用于抵消存储器攻击的设备和方法 - Google Patents

用于抵消存储器攻击的设备和方法 Download PDF

Info

Publication number
CN115705892A
CN115705892A CN202210960584.1A CN202210960584A CN115705892A CN 115705892 A CN115705892 A CN 115705892A CN 202210960584 A CN202210960584 A CN 202210960584A CN 115705892 A CN115705892 A CN 115705892A
Authority
CN
China
Prior art keywords
refresh
threshold
row
address
random number
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202210960584.1A
Other languages
English (en)
Inventor
S·J·洛维特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN115705892A publication Critical patent/CN115705892A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4078—Safety or protection circuits, e.g. for preventing inadvertent or unauthorised reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/582—Pseudo-random number generators
    • G06F7/584—Pseudo-random number generators using finite field arithmetic, e.g. using a linear feedback shift register
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Software Systems (AREA)
  • Dram (AREA)

Abstract

本申请涉及用于抵消存储器攻击的设备和方法。可通过比较字线的存取计数值和阈值检测侵害者行。基于所述比较，可确定字线为侵害者行。可动态地产生所述阈值，例如随机数产生器产生的随机数。在一些实例中，可在每次接收到激活命令时产生随机数。响应于检测到侵害者行，可执行目标刷新操作。

Description

用于抵消存储器攻击的设备和方法
技术领域
总体上，本申请涉及存储器装置。更具体地，本申请涉及用于抵消存储器攻击的设备和方法。
背景技术
信息可作为物理信号(例如，电容性元件上的电荷)存储在存储器的个别存储器单元上。存储器可以是易失性存储器，且物理信号可随时间推移衰减(其可能使存储于存储器单元中的信息降级或毁坏)。可能需要通过例如重写信息以将物理信号恢复到初始值来周期性地刷新存储器单元中的信息。
随着存储器组件的大小减小，存储器单元的密度大大增加。重复存取一个特定的存储器单元或存储器单元群组(通常称为‘行锤(row hammer)’攻击)可能导致附近存储器单元中数据降级的速率增加。一些存储器可识别被反复存取的地址，使得附近存储器单元可以刷新以避免行锤攻击的损害。当存储器装置被开发成抵抗特定类型的攻击时，存储器装置可能仍然容易遭受新的和/或不同类型的攻击。相应地，存储器攻击管理的持续发展是合乎需要的。
发明内容
一方面，本申请提供一种设备，所述设备包括：计数器电路，所述计数器电路经配置以确定字线的存取计数值；阈值产生器电路，所述阈值产生器电路经配置以提供包括由阈值产生器电路的随机数产生器提供的随机数的阈值；和比较器电路，所述比较器电路经配置以比较存取计数值和阈值且基于比较，激活触发信号。
另一方面，本申请提供一种系统，所述系统包括：存储器装置，所述存储器装置包括：刷新控制电路，所述刷新控制电路经配置以至少部分地基于存取计数值和动态产生的阈值的比较而检测侵害者行；和外部引脚，其中刷新控制电路进一步经配置以在检测到侵害者行时，在外部引脚上断言忙碌信号；以及耦合到存储器装置的存储器控制器，所述存储器控制器经配置以：当未断言忙碌信号时，对存储器装置提供一或多个第一存取命令；并且当断言忙碌信号时，暂停对存储器装置提供一或多个第二存取命令。
另一方面，本申请提供一种方法，所述方法包括：至少部分地基于随机数，产生阈值；将存储器阵列的字线的存取计数值与阈值比较，其中存取计数值对应于字线已存取的次数；基于比较，激活触发信号；和当激活触发信号时，锁存字线的行地址。
附图说明
图1为根据本公开的实施例的半导体装置的框图。
图2为根据本公开的实施例的刷新地址控制电路的框图。
图3为根据本公开的实施例的阈值产生器电路的框图。
图4为根据本公开的实施例的方法的流程图。
图5为根据本公开的实施例的实例侵害者行检测器电路。
具体实施方式
以下对某些实施例的描述在本质上仅是示例性的，并且绝不意欲限制本公开的范围或其应用或用途。在对本发明的系统和方法的实施例的以下详细描述中，参考附图，所述附图形成本文的一部分并且借助于其中可实践所描述的系统和方法的图示特定的实施例来示出。足够详细地描述这些实施例，以使所属领域的技术人员能够实践当前公开的系统和方法，且应理解，可利用其它实施例，且在不脱离本公开的精神和范围的情况下可进行结构和逻辑改变。此外，为清晰起见，某些特征的详细描述在其对于所属领域的技术人员来说显而易见时将不予以论述，以免混淆对本公开的实施例的描述。因此，以下详细描述不应以限制性的意义来理解，且本公开的范围仅由所附权利要求书来限定。
对存储器存取的不同模式(通常被称作攻击)可能导致一或多个存储器单元中数据降级的速率增加，使得所述存储器单元会在它们进行刷新作为自动刷新操作的部分之前衰减。例如，对存储器的特定行(例如，侵害者行)的重复存取可能导致接近于侵害者行的行(例如，受害者行)的衰减速率增加。这些重复存取可以是针对存储器的有意攻击的部分和/或可能归因于存储器的‘自然’存取模式。受害者行的增加的衰减速率可能需要受害者行进行刷新，作为目标刷新操作的部分。目标刷新操作可作为自动刷新操作的补充。存储器装置可周期性地执行目标刷新操作。另外地或可替代地，存储器装置可“按需要”执行一或多个目标刷新操作。也就是说，目标刷新操作可能不是周期性的(例如，没有规律地安排)。目标刷新操作可与自动刷新操作进行互混。例如，存储器装置可执行包含多个自动刷新操作和多个目标刷新操作的一组刷新操作，随后重复此循环。存储器装置通常可以在持续执行存取操作一段时间、持续执行刷新操作一段时间、执行存取操作等之间循环。
在一些存储器装置中，存储器装置可以暂停对来自外部装置(例如存储器控制器)的命令作出响应的“正常”操作，以执行目标刷新操作。在存储器装置执行目标刷新操作的时段期间，存储器装置可以在引脚上激活(例如断言)信号(例如“忙碌”信号)，所述引脚可被称为就绪/等待引脚或警告引脚。提供到引脚的信号可由外部装置接收。响应于引脚上的激活信号，外部装置可以停止向存储器装置提供命令，有时被称作命令总线停止。在完成目标刷新操作之后，存储器装置可以去激活引脚上的信号，且外部装置可以恢复将命令提供到存储器装置。存储器装置实例可参见出于所有目的以引用的方式并入本文中的第17/102,266号美国申请，所述存储器装置具有用于警告外部装置存储器装置正忙于执行目标刷新操作的引脚。
存储器装置可包含用于检测侵害者行并确定要在目标刷新操作期间刷新的对应受害者行的电路系统。当电路系统确定行符合一或多个准则时，可确定所述行为侵害者行。侵害者行的受害者行可随后被确定且在目标刷新操作期间刷新。在一些应用中，行的存取次数可用于识别侵害者行。当某一行的存取次数在特定一段时间内达到阈值(threshold)(例如，阈值(threshold value))时，存储器装置可以确定所述行为侵害者行。但是，某些存储器攻击可能会利用阈值。存储器攻击可以存取一组字线，将存取次数增加到刚好在阈值以下。一旦若干字线已经存取刚好在阈值以下的次数，就可同时地、几乎同时地或快速连续地存取字线。这可导致目标刷新队列和/或存储器装置溢出，从而在不可接受的很长一段时间内断言就绪/等待引脚，因为它对众多受害者行全都进行刷新。在目标刷新操作期间存储器装置无法对外部命令响应可降低包含存储器装置的系统的性能和/或导致系统故障。
本公开涉及用于提供检测侵害者行的动态阈值的技术。在一些实施例中，动态阈值可至少部分地基于由随机数产生器提供的随机数。将行的存取次数和动态阈值比较可减少在很短一段时间中若干字线被检测为侵害者的发生次数。因此，存储器装置由于执行目标刷新操作而不可用的时间长度可保持在可接受的时段内。
虽然一般来说，本公开涉及确定侵害者和受害者字线和地址，但应理解，如本文所使用，侵害者字线未必需要导致相邻字线中的数据降级，且受害者字线未必需要经受这种降级。存储器可以使用一些准则来判断某一地址是否是侵害者地址，这可捕获潜在的侵害者地址而非决定性地确定哪些地址正导致附近受害者的数据降级。类似地，可以基于预期哪些字线将受到侵害者的影响来确定受害者地址，而不是决定性地确定哪些字线正经历增加的数据衰减速率。
图1为根据本公开的至少一个实施例的半导体装置的框图。半导体装置100可为半导体存储器装置，例如集成在单个半导体芯片上的DRAM装置。
半导体装置100包含存储器阵列118。存储器阵列118示出为包含多个存储器组。在图1的实施例中，存储器阵列118示出为包含N+1个存储器存储体BANK0-BANKN，其中N为整数。存储器阵列118可包含任何数目个组(例如1个、4个、8个、16个)。每一存储器组包含多个字线WL(行)、多个位线BL和/BL(列)，及布置在多个字线WL与多个位线BL和/BL的交叉点处的多个存储器单元MC。
在一些实施例中，例如图1中示出的实施例，沿字线的一些存储器单元MC可为计数器存储器单元126。计数器存储器单元126可位于计数器位线和字线的交叉点处。沿给定字线可存在多个计数器存储器单元126，且存储于计数器存储器单元126中的值可共同地表示字线的相应存取计数XCount(例如字线已激活的次数)。与计数器存储器单元126相关联的数据总线可耦合到刷新地址控制电路116。与计数器存储器单元126相关联的数据总线可与将其它存储器单元耦合到IO电路122的数据总线分开。
字线WL的选择由行解码器电路108执行，且位线BL的选择由列解码器110执行。在图1的实施例中，行解码器电路108包含用于每一存储器组的相应行解码器，且列解码器电路110包含用于每一存储器组的相应列解码器。位线BL耦合到相应的感测放大器(SAMP)。来自位线BL的读取数据由感测放大器SAMP放大，且通过互补局部数据线(LIOT/B)、传输门(TG)和互补主数据线(MIOT/B)传输到读取/写入放大器120。相反地，从读取/写入放大器120输出的写入数据通过互补主数据线MIOT/B、传输门TG和互补局部数据线LIOT/B传输到感测放大器SAMP，且写入在耦合到位线BL的存储器单元MC中。信息可大体上以类似方式从计数器存储器单元126读取和写入到所述计数器存储器单元，不同之处在于计数器存储器单元126中的数据是由刷新地址控制电路116读取和写入的。
半导体装置100可采用多个外部端子，包含：耦合到命令和地址总线以接收命令和地址及CS信号的命令和地址(C/A)端子；接收时钟CK_t和CK_c的时钟端子；提供数据的数据端子DQ；和接收电源电势VDD、VSS、VDDQ和VSSQ的电源端子。
为时钟端子供应外部时钟CK_t和CK_c，提供所述外部时钟到输入电路112。外部时钟可互补。输入电路112基于CK_t和CK_c时钟产生内部时钟ICLK。将ICLK时钟提供到命令解码器110且提供到内部时钟产生器114。内部时钟产生器114基于ICLK时钟提供不同内部时钟LCLK。LCLK时钟可用于不同内部电路的定时操作。将内部数据时钟LCLK提供到输入/输出电路122，以对包含在输入/输出电路122中的电路的操作进行定时，例如提供到数据接收器以对写入数据的接收进行定时。
可为C/A端子供应存储器地址。经由命令/地址输入电路102将供应到C/A端子的存储器地址传输到地址解码器电路104。地址解码器电路104接收地址，且将经解码行地址XADD供应到行解码器电路108并将经解码列地址YADD供应到列解码器电路110。地址解码器电路104还可供应经解码组地址BADD，其可指示含有经解码行地址XADD和列地址YADD的存储器阵列118的组。可为C/A端子供应命令。命令的实例包含用于控制不同操作定时的定时命令、用于存取存储器的存取命令(例如，用于执行读取操作的读取命令和用于执行写入操作的写入命令)，以及其它命令和操作。存取命令可与用以指示待存取存储器单元的一或多个行地址XADD、列地址YADD和组地址BADD相关联。在一些实施例中，命令和/或地址可由装置100外部的组件提供，所述组件例如图1中所示出的与装置100通信的存储器控制器101。
接收到的命令可作为内部命令信号经由命令/地址输入电路102提供到命令解码器电路106。命令解码器电路106包含用于对内部命令信号进行解码以产生用于执行操作的不同内部信号和命令的电路。例如，命令解码器电路106可提供用于选择字线的行命令信号和用于选择位线的列命令信号。
装置100可接收为行激活命令ACT的存取命令。当接收到行激活命令ACT时，随行激活命令ACT及时供应组地址BADD和行地址XADD。
装置100可接收用于执行读取操作的存取命令。当接收到命令且随所述命令及时地供应组地址、行地址及列地址时，从存储器阵列118中的对应于行地址和列地址的存储器单元读取读取数据。命令由命令解码器电路106接收，所述命令解码器电路提供内部命令，使得来自存储器阵列118的读取数据提供到读取/写入放大器120。读取数据经由输入/输出电路122从数据端子DQ向外输出。
装置100可接收用于执行写入操作的存取命令。当接收到命令且随所述命令及时地组地址、行地址及列地址供应时，供应到数据端子DQ的写入数据写入到存储器阵列118中的对应于行地址和列地址的存储器单元。命令由命令解码器电路106接收，所述命令解码器电路提供内部命令以使得写入数据由输入/输出电路122中的数据接收器接收。还可将写入时钟提供到外部时钟端子，以对输入/输出电路122的数据接收器对写入数据的接收进行定时。写入数据经由输入/输出电路122供应到读取/写入放大器120，且通过读取/写入放大器120供应到存储器阵列118以写入到存储器单元MC中。
作为自刷新模式的一部分，装置100还可接收使其执行一或多个刷新操作的命令。装置100可周期性地置于刷新模式中。因此，可以周期性地在每次存储器装置处于刷新模式时执行刷新操作。在一些实施例中，刷新模式命令可以在外部发到存储器装置100，例如通过存储器控制器101。在一些实施例中，刷新模式命令可以通过装置100的组件周期性地产生。在一些实施例中，当外部信号指示刷新模式进入命令(例如，外部刷新命令)时，还可激活刷新信号AREF。刷新信号AREF可以是当命令解码器电路106接收指示进入自刷新模式的信号时被激活的脉冲信号。刷新信号AREF可紧接在命令输入之后激活一次，此后可按所要内部定时循环激活。在一些实施例中，刷新信号AREF可导致执行多于一个刷新操作，这可以被称作“多泵”刷新。在一些实施例中，刷新信号AREF在刷新模式期间可为激活的。在一些实施例中，刷新信号AREF在多个刷新操作期间可为激活的。刷新信号AREF可用于在刷新模式期间控制刷新操作的定时。自刷新退出命令可使刷新信号AREF的自动激活停止并且可使装置100返回到空闲状态和/或恢复其它操作。
刷新信号AREF被供应到刷新控制电路116。刷新控制电路116将刷新行地址RXADD供应给行解码器电路108，所述行解码器电路可刷新由刷新行地址RXADD指示的一或多个字线WL。在一些实施例中，刷新地址RXADD可以表示单个字线。在一些实施例中，刷新地址RXADD可表示多个字线，所述字线可由行解码器电路108依序或同时刷新。在一些实施例中，由刷新地址RXADD表示的字线的数目针对不同刷新地址可为不同的。刷新控制电路116可控制刷新操作的定时，并且可产生和提供刷新地址RXADD。刷新控制电路116可经控制以改变刷新地址RXADD的细节(例如，如何计算刷新地址、刷新地址的定时、由地址表示的字线的数目)，或可以基于内部逻辑进行操作。
刷新控制电路116可选择性地输出目标刷新地址(例如，基于侵害者指定一或多个受害者地址的地址)或自动刷新地址(例如，来自一连串自动刷新地址)作为刷新地址RXADD。基于刷新地址RXADD的类型，行解码器电路108可执行目标刷新操作或自动刷新操作。自动刷新地址可来自一连串基于刷新信号AREF的激活和/或响应于AREF产生的泵提供的地址。刷新控制电路116可以按AREF确定的速率循环通过这一连串自动刷新地址。在一些实施例中，自动刷新操作通常可以这样的定时发生：循环所述一连串自动刷新地址，使得对于给定字线，预期在自动刷新操作之间的时间没有信息降级。换句话说，可执行自动刷新操作，使得每一字线的刷新速率快于预期信息衰减速率。
刷新地址控制电路116还可基于存储器阵列118中附近地址(例如，与侵害者行相关联的侵害者地址)的存取模式来确定目标刷新地址，所述目标刷新地址是需要刷新的地址(例如，对应于受害者行的受害者地址)。刷新地址控制电路116可监视对存储器组的不同字线WL的存取。如出于所有目的以引用的方式并入本文中的第10,770,127号美国专利中所描述，当行解码器电路108将存取命令发送到特定行时，可将沿所述行的计数器存储器单元126中的信息读取到刷新地址控制电路116作为存取计数Xcount。刷新地址控制电路116可基于存储于所存取行的计数器存储器单元126中的值确定行的存取计数。
刷新地址控制电路116可基于来自计数器存储器单元126的存取计数确定所存取行是否为侵害者行。在一些实施例中，刷新控制电路116可比较存取计数值XCount和阈值。基于比较，刷新控制电路116可确定当前行是否是侵害者行。例如，如果存取计数值XCount等于或高于阈值，那么当前行可确定是侵害者行。
根据本公开的实施例，阈值可为随机数(如本说明书中所使用，随机是“真正”随机、准随机和伪随机的统称)而非静态值。在一些实施例中，每当接收到激活ACT命令时，刷新地址控制电路116可产生一个随机数作为阈值。在一些实施例中，随机数是在定义范围(例如1,000到2,000)内产生的数字。在一些实施例中，阈值可为固定数和随机产生的偏移的组合。例如，固定数可为1,000而偏移为-50和+50之间的随机数，且阈值为固定数和偏移的总和。本文提供的数字和范围仅为示例性的，并且在其它实施例中可使用其它数字和范围。被选定用于阈值的数字和范围可基于一或多个因素，例如字线密度、系统关键度和/或用于存储器单元MC的材料。在一些实施例中，随机数的范围、偏移的范围和/或固定数可在装置100中硬接线。在一些实施例中，这些值可为存储于装置100中的可编程值。例如，随机数的范围、偏移的范围和/或固定数可存储于模式寄存器128中并以模式寄存器写入命令写入模式寄存器。随后，模式寄存器128可将经编程值提供到刷新控制电路116。
返回到由刷新地址控制电路116做出的确定，当前行不是侵害者行，存取计数的值可改变，随后刷新地址控制电路可将存取计数的新值写回所存取行的计数器存储器单元126。如果刷新地址控制电路116确定所存取行是侵害者，那么刷新地址控制电路116可使用所存取行的行地址XADD以确定一或多个受害者行地址且将其提供作为刷新地址RXADD，作为目标刷新操作的部分。当确定所存取行为侵害者时，可将与所述行相关联的存取计数Xcount重置(例如，重置为最小值，例如0)。在一些实施例中，刷新地址控制电路116可对经识别侵害者地址进行列队(例如，在寄存器中)以便目标刷新操作中的后续使用。可基于刷新信号AREF的定时为刷新地址RXADD提供定时。
刷新控制电路116可以使用多种方法来确定目标刷新操作的定时。在一些实施例中，刷新控制电路116可以在刷新模式期间具有周期性目标刷新操作，其中刷新控制电路116基于周期性安排执行自动刷新操作和目标刷新操作(例如，通过提供目标刷新地址作为刷新地址RXADD)。例如，在进入刷新模式之后，刷新控制电路116可以执行特定数目的自动刷新操作，且随后执行特定数目的目标刷新操作。
在一些实施例中，刷新控制电路116可响应于确定所存取行是侵害者行而执行目标刷新操作。响应于检测到的侵害者行而执行的目标刷新操作可为周期性目标刷新操作的补充或替代。在一些实施例中，可在规律安排的刷新模式外执行响应于侵害者行检测的目标刷新操作。在一些实施例中，刷新控制电路116可激活(例如断言)忙碌信号BUSY，所述信号可提供到装置100的外部引脚，例如警告引脚ALERT和/或就绪-等待引脚。忙碌信号BUSY可通过外部装置(例如存储器控制器101)经由外部引脚接收。忙碌信号BUSY可通知外部装置：装置100正在执行目标刷新操作，不可用于执行存取操作。在一些实施例中，响应于激活的忙碌信号BUSY，存储器控制器101可暂停(例如延迟)向装置100提供另外的存取命令和/或其它命令。在一些实施例中，存储器控制器101可响应于激活的忙碌信号BUSY而取消一或多个排队的命令。一旦完成目标刷新操作，刷新控制电路116就可去激活忙碌信号BUSY。存储器控制器101可响应于经去激活的忙碌信号BUSY恢复对装置100提供命令。
为电源端子供应电源电势VDD及VSS。将电源电势VDD和VSS供应到内部电压产生器电路124。内部电压产生器电路124基于供应到电源端子的电源电势VDD和VSS来产生不同内部电势VPP、VOD、VARY、VPERI等等。内部电势VPP主要用于行解码器108中，内部电势VOD和VARY主要用于包含于存储器阵列118中的感测放大器SAMP中，且内部电势VPERI用于许多外围电路块中。
还为电源端子供应电源电势VDDQ和VSSQ。将电源电势VDDQ和VSSQ供应到输入/输出电路122。在本公开的实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到电源端子的电源电势VDD和VSS相同的电势。在本公开的另一实施例中，供应到电源端子的电源电势VDDQ和VSSQ可以是与供应到电源端子的电源电势VDD和VSS不同的电势。供应到电源端子的电源电势VDDQ和VSSQ用于输入/输出电路122，使得由输入/输出电路122产生的电源噪声不会传播到其它电路块。
图2为根据本公开的实施例的刷新控制电路的框图。相比之下，还示出行解码器208、DRAM接口240和存储器阵列218。在一些实施例中，刷新控制电路216可用于实施图1的刷新地址控制电路116。类似地，行解码器208可用于实施行解码器电路108，且存储器阵列218可用于实施图1的存储器阵列118。示出刷新控制电路216的某些内部组件和信号以说明刷新控制电路216的操作。在刷新控制电路216、行解码器208和存储器阵列218周围示出点线以表示在某些实施例中，点线内的每一个组件可对应于存储器的特定组(例如存储器阵列118的存储器组BANK0-N)，且这些组件可针对存储器组中的每一个进行重复。在一些实施例中，点线内示出的组件可与存储器组中的每一个相关联。因此，可存在多个刷新控制电路216和行解码器208。出于简洁起见，将仅描述单个组的组件。
DRAM接口240可向地址刷新控制电路216和行解码器208提供一或多个信号，所述地址刷新控制电路和行解码器(连同列解码器，未示出)随后可在存储器阵列218上执行存取操作。DRAM接口240可表示向组的组件提供信号的一或多个组件。在一些实施例中，DRAM接口240可包含耦合到半导体存储器装置(例如，存储器控制器101)的存储器控制器。在一些实施例中，DRAM接口240可表示半导体装置(例如装置100)的一或多个组件，例如图1的命令地址输入电路102、地址解码器104和/或命令解码器电路106。DRAM接口240可提供行地址XADD、自动刷新信号AREF、激活信号ACT和预充电信号Pre。自动刷新信号AREF可以是周期性信号，其可指示自动刷新操作何时发生。可提供激活信号ACT以激活存储器的给定组。可提供预充电信号Pre以对存储器的给定组预充电。行地址XADD可为指定存储器阵列218的一或多个特定字线的信号，且可为包含多个位(可进行串行或并行传输)的信号。
在一些实施例中，刷新控制电路216可包含计数器电路228、阈值比较器电路230、阈值产生器电路232、RHR状态控制电路242、侵害者地址寄存器244和刷新地址产生器250。
计数器电路228可耦合到存储器阵列218，确切地说，耦合到存储器阵列218的计数值存储器单元226。在一些实施例中，计数值存储器单元226可用于实施计数值存储器单元126。当存取存储器阵列218的字线时，将沿所述字线的计数值存储器单元226的值XCount读取到计数器电路228。计数器电路228可基于从计数值存储器单元226读取的值确定所述行的存取计数的值。计数器电路228可将存取计数CNT提供到阈值比较器电路230。
阈值比较器电路230可比较存取计数CNT和阈值。基于比较，阈值比较器电路230可激活提供到计数器电路228、侵害者地址寄存器244和/或RHR状态控制电路342的触发信号TRIG。例如，阈值比较器电路230可确定字线的存取计数CNT的值是否超出阈值(例如，所述值大于阈值)或等于阈值。如果所述值不等于或不超出阈值(例如如果所述值低于阈值)，那么阈值比较器电路230可不激活触发信号TRIG。响应于未激活(例如未断言)TRIG，计数器电路228可更新(例如改变)存取计数CNT的值并将经更新计数XCount写回计数值存储器单元226。在一些实施例中，更新计数可包含增加或减少计数。
如果阈值比较器电路230确定计数值CNT等于或超出阈值，那么可确定当前地址XADD为侵害者地址。如果当前地址XADD为侵害者地址，那么可激活TRIG。响应于激活的TRIG，侵害者地址寄存器244可记录(例如锁存)行地址XADD的当前值。在一些实施例中，激活的TRIG可进一步使RHR状态控制电路342触发目标刷新操作。另外，响应于激活的TRIG，计数器电路228可通过例如将计数的初始值(例如0)写回计数值存储器单元226来重置计数值。
在一些实施例中，阈值比较器电路230可从阈值产生器电路232接收阈值TV。阈值产生器电路232可从DRAM接口240接收激活信号ACT。响应于ACT信号，阈值产生器电路232可产生提供到阈值比较器电路230的阈值TV。作为ACT信号的替代或补充，可使用其它信号来产生新随机数。例如，可使用刷新信号AREF、内部时钟信号ICLK和/或来自包含于存储器装置中的振荡器电路的信号。在一些实施例中，阈值TV可为在所要值范围(例如1,000-2,000)内的随机数。在一些实施例中，阈值TV可为与随机产生的偏移(例如-100到+100)组合的固定数(例如1,500)。
RHR状态控制电路242可从DRAM接口接收AREF信号，且从阈值比较器电路230接收TRIG信号。RHR状态控制电路242可提供激活信号RHR以指示应进行目标刷新操作，例如行锤刷新(例如对应于经识别侵害者行的受害者行的刷新)。在一些实施例中，RHR状态控制电路242可进一步将BUSY信号提供到DRAM接口240以指示执行目标刷新操作。RHR状态控制电路242还可提供激活的内部刷新信号IREF，以指示应进行自动刷新操作。自动刷新信号AREF可周期性地激活且可用于控制刷新操作的定时。在一些实施例中，可以激活信号RHR和IREF，使得它们不同时处于激活状态(例如，两者不同时处于高逻辑电平)。
存储器装置可执行一连串自动刷新操作，以便周期性地刷新存储器装置的行。可激活RHR信号，以便指示装置应刷新特定目标行(例如，受害者行)而非来自这一连串自动刷新地址的地址。RHR状态控制电路242可以使用内部逻辑以提供激活的RHR信号。例如，在一些实施例中，RHR状态控制电路242可以基于AREF的特定激活次数(例如，AREF的每4次激活)来提供RHR信号。另外地或可替代地，RHR状态控制电路242可响应于从阈值比较器电路230接收到激活的TRIG信号而激活RHR信号。在一些实施例中，激活的TRIG可触发刷新控制电路216以在规律安排的刷新操作时段外执行目标刷新操作。
在一些实施例中，RHR状态控制电路242可在目标刷新操作期间激活BUSY信号。在一些实施例中，当RHR信号激活时，可激活BUSY信号。在一些实施例中，仅当RHR信号在规律安排的刷新时段外激活时和/或当TRIG信号激活时，可激活BUSY信号。激活的BUSY信号可将以下通知给半导体装置的其它组件，包含刷新控制电路216或与装置(例如存储器控制器)通信的组件：存储器阵列218不可用于存取操作。在一些实施例中，可将BUSY信号提供给包含刷新控制电路216(例如警告引脚)的半导体装置的外部可用引脚。当目标刷新操作完成时，RHR状态控制电路242可去激活BUSY信号。
响应于RHR的激活，侵害者地址寄存器244可提供侵害者地址HitXADD，且刷新地址产生器250可提供刷新地址RXADD，所述刷新地址可为一或多个与HitXADD相关联的受害者地址(例如经识别侵害者行的受害者行的行地址)。响应于IREF，刷新地址产生器250可提供自动刷新地址作为刷新地址RXADD。行解码器208可响应于刷新地址RXADD和目标刷新信号RHR而执行刷新操作。行解码器208可基于刷新地址RXADD和内部刷新信号IREF而执行自动刷新操作。
侵害者地址寄存器244可通过阈值比较器电路230存储已经识别为侵害者地址的一或多个行地址。响应于来自阈值比较器电路230的激活TRIG，侵害者地址寄存器244可存储正被存取的当前行地址XADD。侵害者地址寄存器244可将所存储的地址作为匹配地址HitXADD提供到刷新地址产生器250，所述刷新地址产生器可计算与匹配地址HitXADD相关联的一或多个受害者地址。在一些实施例中，侵害者地址寄存器244可为存储单个地址的锁存电路。在一些实施例中，侵害者地址寄存器244可为存储多个地址和提供第一存储地址作为匹配地址HitXADD的缓冲器。侵害者地址寄存器244可在与第一地址相关联的受害者行刷新之后切换到寄存器中的下一地址。
刷新地址产生器250可接收目标刷新信号RHR和匹配地址HitXADD。匹配地址HitXADD可表示侵害者行。刷新地址产生器250可基于匹配地址HitXADD确定一或多个受害者行的位置，并提供所述位置作为刷新地址RXADD。在一些实施例中，受害者行可包含与侵害者行物理上相邻的行(例如HitXADD+1和HitXADD-1)。在其它实例中，可另外或替代地使用受害者行和经识别侵害者行之间的其它物理关系。
刷新地址产生器250可基于目标刷新信号RHR和内部自动刷新信号IREF确定刷新地址RXADD的值。在一些实施例中，如果信号IREF是激活的，那么刷新地址产生器250可提供一连串自动刷新地址中的一个。如果信号RHR是激活的，那么刷新地址产生器250可提供例如受害者地址的目标刷新地址作为刷新地址RXADD。在一些实施例中，可为刷新操作提供多个目标刷新地址。
行解码器208可基于接收到的信号和地址而在存储器阵列218上执行一或多个操作。例如，响应于激活信号ACT和行地址XADD(以及未激活的IREF和RHR)，行解码器208可命令指定行地址XADD上的一或多个存取操作(例如读取操作)。响应于RHR信号是激活的，行解码器208可以刷新刷新地址RXADD。在一些实施例中，计数器电路228可响应于给定行的刷新操作而增加存储在计数值存储器单元226中的存取计数。在一些实施例中，计数器电路228可不响应于刷新操作增加存取计数。
如果攻击导致计数器存储器单元226中的若干存取计数值XCount增加到类似值，那么若干字线在很短一段时间内不大可能触发阈值比较器230，因为阈值是动态的而非静态的。每次阈值变化时，基于存取计数值，一些字线有可能会更早触发阈值比较器230而其它字线会更迟触发阈值比较器230。在一些应用中，这可防止侵害者地址寄存器344“溢出”和/或要求RHR状态控制电路342在不可接受的很长一段时间内断言BUSY信号。
图3为根据本公开的实施例的阈值产生器电路的框图。在一些实施例中，阈值产生器电路332可用于实施图2的阈值产生器电路232。在一些实施例中，阈值产生器电路332可包含随机数产生器电路352。可选地，阈值产生器电路332可包含固定值存储电路354和组合电路356。
随机数产生器电路352可响应于激活信号ACT的激活而提供随机数。在一些实施例中，随机数产生器电路352可提供随机数作为阈值TV。阈值可由阈值比较器电路接收，例如图2中示出的阈值比较器电路230。在一些实施例中，随机数产生器电路352可提供在所要范围(例如-50到+50、2,00到3,000)内的随机数。在一些实施例中，作为固定范围的补充或替代，可至少部分地通过均值和/或标准差定义范围。范围可以被设定(例如硬接线、熔断器熔断、反熔断器)或为可编程的(例如可编程的锁存器或寄存器，例如模式寄存器128)。
可以使用任何如今已知或将来开发的合适的随机数产生器来实施随机数产生器电路352。实例包含但不限于：线性反馈移位寄存器、随机循环位产生器和平方随机数产生器。
在一些实施例中，可将随机数产生器电路352提供的随机数作为输出随机数RAN提供到组合电路356。组合电路356可进一步从固定值存储电路354接收固定值FIX。在一些实施例中，组合电路356可组合随机数RAN和固定值FIX以提供阈值TV。阈值TV可从组合电路356而非从随机数产生器电路352提供到阈值比较器电路。在一些实施例中，组合电路356可对RAN和FIX求和以提供TV。在一些实施例中，组合电路356可对RAN和FIX取平均以提供TV。在一些实施例中，组合电路356可将RAN和FIX相乘以提供TV。用于执行此类算术操作的电路系统在本领域中众所周知，将不在本文提供。
固定值存储电路354可以是用于存储具有所要量值的固定值的任何合适的存储电路。合适的电路包含但不限于锁存器和寄存器。固定值FIX在固定值存储电路354中可以被设定(例如硬接线、熔断器熔断、反熔断器)或为可编程的(例如可编程的锁存器或寄存器，例如模式寄存器128)。被选定用于随机数RAN和固定值FIX的数字和范围可基于一或多个因素，例如字线密度、系统关键度和/或存储器装置所用的材料。
图4为根据本公开的实施例的方法的流程图。在一些实施例中，方法400可完全或部分地由例如刷新控制电路116和/或216的刷新控制电路执行。虽然方法400将参考刷新控制电路216描述，但方法400不限于图2中示出的特定刷新控制电路。
在框402处，可执行“至少部分地基于随机数产生阈值”。在一些实施例中，可由阈值产生器电路232和/或332产生阈值。在一些实施例中，产生阈值可包含产生随机数和将随机数与固定值组合。可由例如随机数产生器电路352的随机数产生器电路产生随机数。在一些实施例中，固定值可存储在例如固定值存储电路354的存储电路中。但是，在一些实施例中，仅产生随机数，省略了固定值。在一些实施例中，随机数可至少部分地响应于激活命令ACT的接收而产生。可选地，在一些实施例中，方法400可进一步包含例如通过向模式寄存器写入来编程随机数的范围、标准差或均值中的至少一个。
在框404处，可执行“比较存储器阵列的字线的存取计数值和阈值”。存取计数值可对应于字线已存取的次数。可从计数器电路(例如计数器电路228)接收存取计数值，所述计数器电路可能已从沿存储器阵列(例如存储器阵列118)的字线定位的计数器存储器单元(例如计数器存储器单元126和/或226)接收信息。所述比较可由例如阈值比较器电路230的阈值比较器电路执行。
基于比较，在框406处，可执行“激活触发信号”。在一些实施例中，阈值比较器电路可激活例如TRIG的触发信号。在一些实施例中，触发信号可由计数器电路、侵害者行地址寄存器电路(例如侵害者地址寄存器电路244)和/或RHR状态控制电路(例如RHR状态控制电路342)接收。
在框408处，可执行“当触发信号激活时锁存字线的行地址”。在一些实施例中，此操作可由侵害者行地址寄存器电路执行。在一些实施例中，方法400可进一步包含至少部分地基于通过侵害者行地址寄存器电路锁存的行地址，计算至少一个受害者行地址。在一些实施例中，此操作可由例如刷新地址产生器350的刷新地址产生器执行。在一些实施例中，方法400可进一步包含在对应于所述至少一个受害者行地址的至少一个字线上执行目标刷新操作。刷新操作可至少部分地通过例如行解码器108和/或308的行解码器执行。
可选地，如框410中所示出，方法400可包含“当触发信号激活时在存储器装置的外部引脚上断言信号”。在一些实施例中，可通过RHR状态控制电路断言信号。在一些实施例中，外部引脚可为就绪-等待引脚和/或警告引脚。引脚上的信号可提供到存储器外部的装置，例如存储器控制器101。
虽然本文已参考存储器装置描述随机阈值的使用，所述存储器装置中出于确定侵害者字线的目的跟踪所有字线的存取，但是本文中所公开的随机阈值可与使用用于确定侵害者行的取样技术的存储器装置一起使用，例如出于所有目的以引用的方式并入本文中的美国专利11,043,254和美国专利申请案16/428,625中所描述的取样技术。
图5为根据本公开的实施例的实例侵害者行检测器电路。在一些实施例中，侵害者行检测器电路500可包含于存储器装置中，所述存储器装置使用取样技术确定侵害者行而非包含具有存储器阵列的字线的计数器存储器单元。在一些实施例中，侵害者行检测器电路500可替代图2中示出的侵害者地址寄存器244。
侵害者行检测器电路500可包含堆栈501。在一些实施例中，堆栈501可为内容可寻址存储器(CAM)。堆栈501可包含多个寄存器(例如文件)502，其中每个寄存器可具有对应的字段504、506。在图5中示出的实施例中，每个寄存器包含经配置以存储行地址(RowADD0-7)的字段504和经配置以存储对应计数值(ACntVal0-7)的字段506。在一些实施例中，字段506可替代计数器电路228。存储计数值的字段506可耦合到比较器508，所述比较器可通过计数器加扰器510耦合到指针512。在一些实施例中，存储行地址的字段504可耦合到一或多个刷新地址产生器，例如图2中的刷新地址产生器250，并将匹配地址HitXADD提供到刷新地址产生器。虽然图5中的实例在堆栈501中示出了八个寄存器502，但应理解堆栈可包含更少或更多的寄存器。例如，堆栈501可具有128个寄存器。在另一实例中，堆栈501可具有1,024个寄存器。
每次将行地址XADD提供到寄存器502时，可将行地址XADD与字段504比较。如果当前行地址XADD已经存储在其中一个寄存器502中，那么可调节(例如增加)字段506中与字段504中的匹配行地址相关联的计数值。如果当前行地址XADD尚未存储在其中一个寄存器502中，那么可将所述行地址添加到寄存器502。如果存在开放寄存器(例如，没有行地址的寄存器)，那么可将行地址XADD存储于开放寄存器中。如果不存在开放寄存器，那么与具有最低值(如由指针512所指示)的计数值相关联的寄存器502的行地址可被当前行地址XADD替代，且所述寄存器的计数值被重置。
比较器508可将字段506中的计数值和阈值比较，以确定行地址的计数值是否匹配或超出阈值。在一些实施例中，比较器508可替代阈值比较器电路230。根据本公开的实施例，可通过阈值产生器电路532提供阈值。在一些实施例中，阈值产生器电路532可通过阈值产生器电路232和/或332实施。在一些实施例中，比较器508可进一步比较计数值以确定哪一行地址与最低计数值相关联。可将对应于满足或超出阈值的最小计数值的字段506提供到计数器加扰器510，所述计数器加扰器可将以上阈值字段和最小计数值字段与其相应的相关联行地址字段504匹配。指针512可指向与处于或高于阈值的计数值相关联的字段504中的行地址，且可指向与字段506中的最小计数值相关联的字段504。阈值指针可用于重置确定为侵害者的行地址的计数。在一些实施例中，阈值指针可用于将对应行地址作为HitXADD提供到受害者地址产生器。当接收到新的行地址XADD且不存在用于将所述新的行地址存储在其中的开放寄存器502时，可以使用最小计数值指针来覆写寄存器502。
如果比较器508使用的阈值是静态的，那么攻击可能将所有字段506的计数值驱动向上到接近阈值，接着同时或接近同时地快速存取存储在字段504中的所有地址。这可导致比较器508同时或在很短一段时间中触发字段504中将作为HitXADD提供的所有地址。这可导致下游故障(例如刷新地址产生器250过载)。但是，通过每次用阈值产生器电路532随机产生阈值，风险可减小，原因与参考图2所描述的类似。
系统、方法和设备可提供用于检测侵害者行的动态阈值。将行的存取次数和动态阈值比较可减少在很短一段时间中若干字线被检测为侵害者的发生次数。因此，由于执行目标刷新操作使得存储器装置不可用的时间长度可保持在可接受的时段内，和/或由于存在大量的侵害者行而发生的存储器错误可减少。
应了解，本文中所描述的实例、实施例或过程中的任一个可与一或多个其它实例、实施例和/或过程组合或分开和/或在根据本发明系统、装置和方法的单独装置或装置部分当中执行。
最后，上文的论述意欲仅说明本发明系统且不应被解释为将所附权利要求书限制于任何特定实施例或实施例群组。因此，虽然已参考示例性实施例详细地描述了本发明系统，但还应了解，在不脱离如所附权利要求书中阐述的本发明系统的更广和既定精神和范围的情况下，所属领域的技术人员可设计许多修改和替代实施例。因此，说明书和图式应以说明性方式看待，并且不意欲限制所附权利要求书的范围。

Claims (20)

1.一种设备，所述设备包括：
计数器电路，所述计数器电路经配置以确定字线的存取计数值；
阈值产生器电路，所述阈值产生器电路经配置以提供包括由所述阈值产生器电路的随机数产生器提供的随机数的阈值；和
比较器电路，所述比较器电路经配置以比较所述存取计数值和所述阈值且基于所述比较，激活触发信号。
2.根据权利要求1所述的设备，所述设备进一步包含侵害者行地址寄存器，所述侵害者行地址寄存器经配置以接收所述触发信号，并在所述触发信号处于激活状态时，锁存所述字线的行地址。
3.根据权利要求1所述的设备，其中所述阈值产生器电路进一步包括：
存储电路，所述存储电路经配置以提供固定值；和
组合电路，所述组合电路经配置以组合所述固定值和所述随机数以提供所述阈值。
4.根据权利要求1所述的设备，其中所述随机数产生器包括线性反馈移位寄存器。
5.根据权利要求1所述的设备，其中所述随机数产生器经配置以产生处于某一范围内的所述随机数。
6.根据权利要求5所述的设备，所述设备进一步包括模式寄存器，其中所述范围存储在所述模式寄存器中。
7.根据权利要求1所述的设备，所述设备进一步包括经配置以接收所述触发信号的状态控制电路，其中所述状态控制电路经配置以在所述触发信号处于激活状态时在所述字线中的至少一个受害者字线上执行目标刷新操作。
8.根据权利要求7所述的设备，所述设备进一步包括外部引脚，其中所述状态控制电路进一步经配置以在所述触发信号处于所述激活状态时，在所述外部引脚上断言忙碌信号。
9.一种系统，所述系统包括：
存储器装置，所述存储器装置包括：
刷新控制电路，所述刷新控制电路经配置以至少部分地基于存取计数值和动态产生的阈值的比较而检测侵害者行；和
外部引脚，其中所述刷新控制电路进一步经配置以在检测到所述侵害者行时，在所述外部引脚上断言忙碌信号；和
耦合到所述存储器装置的存储器控制器，所述存储器控制器经配置以：
当未断言所述忙碌信号时，对所述存储器装置提供一或多个第一存取命令；和
当断言所述忙碌信号时，暂停对所述存储器装置提供一或多个第二存取命令。
10.根据权利要求9所述的系统，其中所述阈值包括随机数。
11.根据权利要求9所述的系统，其中所述阈值至少部分地基于存储在包含于所述存储器装置中的模式寄存器中的值。
12.根据权利要求11所述的系统，其中所述存储器控制器进一步经配置以提供将所述值写入所述模式寄存器的模式寄存器写入命令。
13.根据权利要求9所述的系统，其中所述刷新控制电路经配置以在断言所述忙碌信号时，在所述存储器装置的存储器阵列的一或多个字线上执行一或多个目标刷新操作。
14.一种方法，所述方法包括：
至少部分地基于随机数，产生阈值；
将存储器阵列的字线的存取计数值与所述阈值比较，其中所述存取计数值对应于所述字线已存取的次数；
基于所述比较，激活触发信号；和
当所述触发信号激活时，锁存所述字线的行地址。
15.根据权利要求14所述的方法，其中产生所述阈值包括：
产生所述随机数；和
组合所述随机数和固定值。
16.根据权利要求15所述的方法，其中组合所述随机数和所述固定值包括对所述随机数和所述固定值求和。
17.根据权利要求15所述的方法，所述方法进一步包括编程所述随机数的范围、标准差或均值中的至少一个。
18.根据权利要求15所述的方法，所述方法进一步包括接收激活命令，其中响应于所述激活命令，产生所述随机数。
19.根据权利要求14所述的方法，所述方法进一步包括：
至少部分地基于所述行地址，计算至少一个受害者行地址；和
在对应于所述至少一个受害者行地址的至少一个字线上执行目标刷新操作。
20.根据权利要求14所述的方法，所述方法进一步包括当所述触发信号激活时在存储器装置的外部引脚上断言信号。
CN202210960584.1A 2021-08-12 2022-08-11 用于抵消存储器攻击的设备和方法 Withdrawn CN115705892A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/444,925 US11664063B2 (en) 2021-08-12 2021-08-12 Apparatuses and methods for countering memory attacks
US17/444,925 2021-08-12

Publications (1)

Publication Number Publication Date
CN115705892A true CN115705892A (zh) 2023-02-17

Family

ID=85177910

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210960584.1A Withdrawn CN115705892A (zh) 2021-08-12 2022-08-11 用于抵消存储器攻击的设备和方法

Country Status (2)

Country Link
US (1) US11664063B2 (zh)
CN (1) CN115705892A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US20230205872A1 (en) * 2021-12-23 2023-06-29 Advanced Micro Devices, Inc. Method and apparatus to address row hammer attacks at a host processor
US20230385206A1 (en) * 2022-05-31 2023-11-30 Microsoft Technology Licensing, Llc Detecting and mitigating memory attacks
US20230418487A1 (en) * 2022-06-22 2023-12-28 Samsung Electronics Co., Ltd. Semiconductor memory devices and memory systems including the same

Family Cites Families (369)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1158364A (en) 1915-03-10 1915-10-26 Continental Process Corp Process of making cohering masses.
US3633175A (en) 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
GB9205727D0 (en) 1992-03-16 1992-04-29 Sarnoff David Res Center Averaging,flash analog to digital converter
US5299159A (en) 1992-06-29 1994-03-29 Texas Instruments Incorporated Serial register stage arranged for connection with a single bitline
JPH0773682A (ja) 1993-06-12 1995-03-17 Hitachi Ltd 半導体記憶装置
US5829007A (en) 1993-06-24 1998-10-27 Discovision Associates Technique for implementing a swing buffer in a memory array
US5422850A (en) 1993-07-12 1995-06-06 Texas Instruments Incorporated Semiconductor memory device and defective memory cell repair circuit
US5699297A (en) 1995-05-30 1997-12-16 Kabushiki Kaisha Toshiba Method of rewriting data in a microprocessor additionally provided with a flash memory
US5835436A (en) 1995-07-03 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Dynamic type semiconductor memory device capable of transferring data between array blocks at high speed
JPH09161478A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
US5768196A (en) 1996-03-01 1998-06-16 Cypress Semiconductor Corp. Shift-register based row select circuit with redundancy for a FIFO memory
KR100234365B1 (ko) 1997-01-30 1999-12-15 윤종용 반도체 메모리장치의 리프레쉬 방법 및 회로
JP3964491B2 (ja) 1997-03-25 2007-08-22 株式会社ルネサステクノロジ 半導体記憶装置及び半導体記憶装置の欠陥救済方法
US5859801A (en) 1997-03-28 1999-01-12 Siemens Aktiengesellschaft Flexible fuse placement in redundant semiconductor memory
US5883849A (en) 1997-06-30 1999-03-16 Micron Technology, Inc. Method and apparatus for simultaneous memory subarray testing
JP3184129B2 (ja) 1997-09-29 2001-07-09 甲府日本電気株式会社 記憶装置
US5943283A (en) 1997-12-05 1999-08-24 Invox Technology Address scrambling in a semiconductor memory
KR100276386B1 (ko) 1997-12-06 2001-01-15 윤종용 반도체메모리장치의리프레시방법및회로
JP3194368B2 (ja) 1997-12-12 2001-07-30 日本電気株式会社 半導体記憶装置及びその駆動方法
US6011734A (en) 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US6049505A (en) 1998-05-22 2000-04-11 Micron Technology, Inc. Method and apparatus for generating memory addresses for testing memory devices
JPH11339493A (ja) 1998-05-27 1999-12-10 Mitsubishi Electric Corp 同期型半導体記憶装置
US6567340B1 (en) 1999-09-23 2003-05-20 Netlogic Microsystems, Inc. Memory storage cell based array of counters
US6480931B1 (en) 1999-11-05 2002-11-12 International Business Machines Corporation Content addressable storage apparatus and register mapper architecture
JP3964584B2 (ja) 1999-11-26 2007-08-22 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
US6317381B1 (en) 1999-12-07 2001-11-13 Micron Technology, Inc. Method and system for adaptively adjusting control signal timing in a memory device
JP3376998B2 (ja) 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
JP3957469B2 (ja) 2000-04-11 2007-08-15 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2002015593A (ja) 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
CA2313954A1 (en) 2000-07-07 2002-01-07 Mosaid Technologies Incorporated High speed dram architecture with uniform latency
US6888776B2 (en) 2000-09-06 2005-05-03 Renesas Technology Corp. Semiconductor memory device
US6373738B1 (en) 2000-11-20 2002-04-16 International Business Machines Corporation Low power CAM match line circuit
JP4216457B2 (ja) 2000-11-30 2009-01-28 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及び半導体装置
DE60136574D1 (de) 2000-12-20 2008-12-24 Fujitsu Ltd Multiportspeicher auf Basis von DRAM
US6543286B2 (en) 2001-01-26 2003-04-08 Movaz Networks, Inc. High frequency pulse width modulation driver, particularly useful for electrostatically actuated MEMS array
US6392952B1 (en) 2001-05-15 2002-05-21 United Microelectronics Corp. Memory refresh circuit and memory refresh method
US7283380B1 (en) 2001-08-03 2007-10-16 Netlogic Microsystems, Inc. Content addressable memory with selective error logging
JP2003123470A (ja) 2001-10-05 2003-04-25 Mitsubishi Electric Corp 半導体記憶装置
US6570516B1 (en) 2001-11-09 2003-05-27 Texas Instruments Incorporated Multi-output DAC and method using single DAC and multiple s/h circuits
US6704228B2 (en) 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
US6618314B1 (en) 2002-03-04 2003-09-09 Cypress Semiconductor Corp. Method and architecture for reducing the power consumption for memory devices in refresh operations
US6751143B2 (en) 2002-04-11 2004-06-15 Micron Technology, Inc. Method and system for low power refresh of dynamic random access memories
US6741515B2 (en) 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
JP3821066B2 (ja) 2002-07-04 2006-09-13 日本電気株式会社 磁気ランダムアクセスメモリ
JP4246971B2 (ja) 2002-07-15 2009-04-02 富士通マイクロエレクトロニクス株式会社 半導体メモリ
KR100480607B1 (ko) 2002-08-02 2005-04-06 삼성전자주식회사 리던던시 워드라인에 의하여 결함 워드라인을 대체하는경우 대체효율을 향상시키는 반도체 메모리 장치
JP2004111643A (ja) 2002-09-18 2004-04-08 Toshiba Corp 半導体記憶装置、及び、その制御方法
JP2004199842A (ja) 2002-12-20 2004-07-15 Nec Micro Systems Ltd 半導体記憶装置及びその制御方法
FR2851074B1 (fr) 2003-02-10 2005-04-22 St Microelectronics Sa Memoire flash sectorisee comprenant des moyens de controle et de rafraichissement de cellules memoire
KR100474551B1 (ko) 2003-02-10 2005-03-10 주식회사 하이닉스반도체 셀프 리프레쉬 장치 및 방법
JP4381013B2 (ja) 2003-03-17 2009-12-09 富士通マイクロエレクトロニクス株式会社 半導体記憶装置
KR100497164B1 (ko) 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
KR100546347B1 (ko) 2003-07-23 2006-01-26 삼성전자주식회사 온도 검출 회로 및 온도 검출 방법
JP4664208B2 (ja) 2003-08-18 2011-04-06 富士通セミコンダクター株式会社 半導体メモリおよび半導体メモリの動作方法
DE10337855B4 (de) 2003-08-18 2005-09-29 Infineon Technologies Ag Schaltung und Verfahren zur Auswertung und Steuerung einer Auffrischungsrate von Speicherzellen eines dynamischen Speichers
US7027343B2 (en) 2003-09-22 2006-04-11 Micron Technology Method and apparatus for controlling refresh operations in a dynamic memory device
JP2005116106A (ja) 2003-10-09 2005-04-28 Elpida Memory Inc 半導体記憶装置とその製造方法
KR100518598B1 (ko) 2003-11-03 2005-10-04 삼성전자주식회사 캠 셀 어레이의 결함 여부 테스트가 가능한 캠 및 캠 셀어레이의 결함 여부 테스트 방법
US7304875B1 (en) 2003-12-17 2007-12-04 Integrated Device Technology. Inc. Content addressable memory (CAM) devices that support background BIST and BISR operations and methods of operating same
KR100582357B1 (ko) 2003-12-29 2006-05-22 주식회사 하이닉스반도체 로우디코딩을 효율적으로 할 수 있는 태그블럭을 구비하는반도체 메모리 장치
JP4478974B2 (ja) 2004-01-30 2010-06-09 エルピーダメモリ株式会社 半導体記憶装置及びそのリフレッシュ制御方法
JP2005285271A (ja) 2004-03-30 2005-10-13 Nec Electronics Corp 半導体記憶装置
KR100668822B1 (ko) 2004-04-28 2007-01-16 주식회사 하이닉스반도체 메모리 장치의 셀프 리프레쉬 주기 제어 장치
US7184350B2 (en) 2004-05-27 2007-02-27 Qualcomm Incorporated Method and system for providing independent bank refresh for volatile memories
WO2006001212A1 (ja) 2004-06-23 2006-01-05 Sanyo Electric Co., Ltd. メモリ
US7319602B1 (en) 2004-07-01 2008-01-15 Netlogic Microsystems, Inc Content addressable memory with twisted data lines
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7035152B1 (en) 2004-10-14 2006-04-25 Micron Technology, Inc. System and method for redundancy memory decoding
US7248528B2 (en) 2004-10-21 2007-07-24 Elpida Memory Inc. Refresh control method of a semiconductor memory device and semiconductor memory device
DE102004062150A1 (de) 2004-12-23 2006-07-13 Braun Gmbh Auswechselbares Zubehörteil für ein Elektrokleingerät und Verfahren zum Bestimmen der Benutzungsdauer des Zubehörteils
US7167401B2 (en) 2005-02-10 2007-01-23 Micron Technology, Inc. Low power chip select (CS) latency option
JP4609813B2 (ja) 2005-05-18 2011-01-12 エルピーダメモリ株式会社 半導体装置
US7212457B2 (en) 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
JP4524645B2 (ja) 2005-06-01 2010-08-18 エルピーダメモリ株式会社 半導体装置
JP2007012173A (ja) 2005-06-30 2007-01-18 Toshiba Corp 半導体記憶装置
US7694082B2 (en) 2005-07-29 2010-04-06 International Business Machines Corporation Computer program and method for managing resources in a distributed storage system
US7565479B2 (en) 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
US7444577B2 (en) 2005-08-04 2008-10-28 Rambus Inc. Memory device testing to support address-differentiated refresh rates
CN101331554A (zh) 2005-11-08 2008-12-24 桑迪士克股份有限公司 具有可重定目标的存储器单元冗余的存储器
US7894282B2 (en) 2005-11-29 2011-02-22 Samsung Electronics Co., Ltd. Dynamic random access memory device and method of determining refresh cycle thereof
JP2007157296A (ja) 2005-12-08 2007-06-21 Toshiba Corp 半導体記憶装置
KR100776737B1 (ko) 2006-02-10 2007-11-19 주식회사 하이닉스반도체 반도체 메모리의 액티브 싸이클 제어장치 및 방법
JP4912718B2 (ja) 2006-03-30 2012-04-11 富士通セミコンダクター株式会社 ダイナミック型半導体メモリ
US20070247885A1 (en) 2006-04-25 2007-10-25 Renesas Technology Corp. Content addressable memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
FR2903219A1 (fr) 2006-07-03 2008-01-04 St Microelectronics Sa Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire
JP2008033995A (ja) 2006-07-26 2008-02-14 Matsushita Electric Ind Co Ltd メモリシステム
US7522464B2 (en) 2006-07-26 2009-04-21 Zmos Technology, Inc. Dynamic memory refresh configurations and leakage control methods
US7461383B2 (en) 2006-08-21 2008-12-02 International Business Machines Corporation Method and apparatus for efficient performance monitoring of a large number of simultaneous events
US7586771B2 (en) 2006-09-11 2009-09-08 Jinn-Shyan Wang Tree-style and-type match circuit device applied to content addressable memory
JP4353331B2 (ja) 2006-12-05 2009-10-28 エルピーダメモリ株式会社 半導体記憶装置
KR100929155B1 (ko) 2007-01-25 2009-12-01 삼성전자주식회사 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법
US7577231B2 (en) 2007-03-16 2009-08-18 International Business Machines Corporation Clock multiplier structure for fixed speed testing of integrated circuits
JP2008262616A (ja) 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 半導体記憶装置、内部リフレッシュ停止方法、外部アクセスと内部リフレッシュとの競合処理方法、カウンタ初期化手法、外部リフレッシュのリフレッシュアドレス検出方法、及び外部リフレッシュ実行選択方法
JP4911510B2 (ja) 2007-04-16 2012-04-04 エルピーダメモリ株式会社 半導体記憶装置
CN101067972B (zh) 2007-04-23 2012-04-25 北京兆易创新科技有限公司 一种存储器检错纠错编码电路及利用其读写数据的方法
US20080266990A1 (en) 2007-04-30 2008-10-30 Infineon Technologies North America Corp. Flexible redundancy replacement scheme for semiconductor device
US20080288720A1 (en) 2007-05-18 2008-11-20 International Business Machines Corporation Multi-wafer 3d cam cell
US7760530B2 (en) 2007-06-04 2010-07-20 Hewlett-Packard Development Company, L.P. Content addressable memory address resolver
US7975170B2 (en) 2007-06-15 2011-07-05 Qimonda Ag Memory refresh system and method
TWI335035B (en) 2007-06-20 2010-12-21 Etron Technology Inc Memory row scheme having memory row redundancy repair function
WO2009008079A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
WO2009008078A1 (ja) 2007-07-11 2009-01-15 Fujitsu Microelectronics Limited 半導体記憶装置及びシステム
JP5405007B2 (ja) 2007-07-20 2014-02-05 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US7623365B2 (en) 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
US7679979B1 (en) 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
CN101458658B (zh) 2007-12-13 2011-07-06 中芯国际集成电路制造(上海)有限公司 用于闪存的数据存储方法及装置
JP5449670B2 (ja) 2007-12-25 2014-03-19 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置、および冗長領域のリフレッシュ方法
US7872907B2 (en) 2007-12-28 2011-01-18 Renesas Electronics Corporation Semiconductor device
JP5513730B2 (ja) 2008-02-08 2014-06-04 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置
JP2009205724A (ja) 2008-02-27 2009-09-10 Toshiba Corp 半導体記憶装置
JP4489127B2 (ja) 2008-02-29 2010-06-23 株式会社東芝 半導体記憶装置
JP2009252278A (ja) 2008-04-04 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びメモリシステム
US7768847B2 (en) 2008-04-09 2010-08-03 Rambus Inc. Programmable memory repair scheme
KR20090124506A (ko) 2008-05-30 2009-12-03 삼성전자주식회사 피크 전류를 감소시키기 위한 리프레쉬 회로를 가지는반도체 메모리 장치 및 그에 따른 워드라인 액티베이팅방법
US8756486B2 (en) 2008-07-02 2014-06-17 Micron Technology, Inc. Method and apparatus for repairing high capacity/high bandwidth memory devices
US8289760B2 (en) 2008-07-02 2012-10-16 Micron Technology, Inc. Multi-mode memory device and method having stacked memory dice, a logic die and a command processing circuit and operating in direct and indirect modes
JP4843655B2 (ja) 2008-09-24 2011-12-21 株式会社東芝 半導体記憶装置
WO2010038630A1 (en) 2008-09-30 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US8127184B2 (en) 2008-11-26 2012-02-28 Qualcomm Incorporated System and method including built-in self test (BIST) circuit to test cache memory
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
KR101596281B1 (ko) 2008-12-19 2016-02-22 삼성전자 주식회사 온도 관련 공유 제어회로를 갖는 반도체 메모리 장치
JP2010152962A (ja) 2008-12-24 2010-07-08 Toshiba Corp 半導体記憶装置
JP2010170596A (ja) 2009-01-20 2010-08-05 Elpida Memory Inc 半導体記憶装置
US8676725B1 (en) 2009-06-05 2014-03-18 Google Inc. Method and system for entropy-based semantic hashing
JP5343734B2 (ja) 2009-06-26 2013-11-13 富士通株式会社 半導体記憶装置
JP2011034645A (ja) 2009-08-03 2011-02-17 Elpida Memory Inc 半導体装置
JP4960413B2 (ja) 2009-08-26 2012-06-27 株式会社東芝 半導体記憶装置
US20110055495A1 (en) 2009-08-28 2011-03-03 Qualcomm Incorporated Memory Controller Page Management Devices, Systems, and Methods
KR20110030779A (ko) 2009-09-18 2011-03-24 삼성전자주식회사 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 제어 방법
JP5349256B2 (ja) 2009-11-06 2013-11-20 株式会社東芝 メモリシステム
US8862973B2 (en) 2009-12-09 2014-10-14 Intel Corporation Method and system for error management in a memory device
JP5538958B2 (ja) 2010-03-05 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
JP2011192343A (ja) 2010-03-12 2011-09-29 Elpida Memory Inc 半導体装置及びそのリフレッシュ制御方法並びにコンピュータシステム
WO2011115648A1 (en) 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
US20110286271A1 (en) 2010-05-21 2011-11-24 Mediatek Inc. Memory systems and methods for reading data stored in a memory cell of a memory device
JP2011258259A (ja) 2010-06-07 2011-12-22 Elpida Memory Inc 半導体装置
JP5731179B2 (ja) 2010-06-21 2015-06-10 ルネサスエレクトロニクス株式会社 半導体記憶装置
US8031503B1 (en) 2010-06-23 2011-10-04 Netlogic Microsystems, Inc. System for dynamically managing power consumption in a search engine
JP2012022751A (ja) 2010-07-15 2012-02-02 Elpida Memory Inc 半導体装置
KR101728067B1 (ko) 2010-09-03 2017-04-18 삼성전자 주식회사 반도체 메모리 장치
US9286965B2 (en) 2010-12-03 2016-03-15 Rambus Inc. Memory refresh method and devices
US8799566B2 (en) 2010-12-09 2014-08-05 International Business Machines Corporation Memory system with a programmable refresh cycle
JP5684590B2 (ja) 2011-01-28 2015-03-11 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
CN102364991B (zh) 2011-02-01 2012-10-24 杭州士兰微电子股份有限公司 一种原边控制led恒流驱动开关电源控制器及其方法
JP2012174297A (ja) 2011-02-18 2012-09-10 Elpida Memory Inc 半導体装置
JP2013004158A (ja) 2011-06-21 2013-01-07 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
KR20130003333A (ko) 2011-06-30 2013-01-09 삼성전자주식회사 스페어 안티퓨즈 어레이를 구비한 반도체 메모리 장치 및 그에 따른 안티퓨즈 리페어 방법
KR20130033017A (ko) 2011-09-26 2013-04-03 에스케이하이닉스 주식회사 불휘발성 메모리 장치의 동작 방법
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
JP5846664B2 (ja) 2011-12-28 2016-01-20 インテル・コーポレーション メモリ回路試験エンジン用の汎用アドレススクランブラ
US8645777B2 (en) 2011-12-29 2014-02-04 Intel Corporation Boundary scan chain for stacked memory
WO2013147840A1 (en) 2012-03-30 2013-10-03 Intel Corporation On chip redundancy repair for memory devices
DE112012006172B4 (de) 2012-03-30 2020-12-03 Intel Corporation Generischer Adressen-Scrambler für Speicherschaltungs-Testengine
KR20130117198A (ko) 2012-04-18 2013-10-25 삼성전자주식회사 메모리 셀의 리프레쉬 방법 및 이를 이용한 반도체 메모리 장치
US9257169B2 (en) 2012-05-14 2016-02-09 Samsung Electronics Co., Ltd. Memory device, memory system, and operating methods thereof
KR101975029B1 (ko) 2012-05-17 2019-08-23 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치, 메모리 시스템 및 그 동작방법
KR20140002928A (ko) 2012-06-28 2014-01-09 에스케이하이닉스 주식회사 셀 어레이 및 이를 포함하는 메모리 장치
US9117544B2 (en) 2012-06-30 2015-08-25 Intel Corporation Row hammer refresh command
US9236110B2 (en) 2012-06-30 2016-01-12 Intel Corporation Row hammer refresh command
US8938573B2 (en) 2012-06-30 2015-01-20 Intel Corporation Row hammer condition monitoring
JP2014038674A (ja) 2012-08-14 2014-02-27 Ps4 Luxco S A R L 半導体装置
US10102716B2 (en) 2012-09-06 2018-10-16 Diogenes Limited Wagering apparatus, methods and systems
US8988956B2 (en) 2012-09-18 2015-03-24 Mosys, Inc. Programmable memory built in self repair circuit
US9165679B2 (en) 2012-09-18 2015-10-20 Samsung Electronics Co., Ltd. Post package repairing method, method of preventing multiple activation of spare word lines, and semiconductor memory device including fuse programming circuit
KR102003894B1 (ko) 2012-09-20 2019-07-25 에스케이하이닉스 주식회사 셀 어레이, 메모리 및 이를 포함하는 메모리 시스템
KR102050473B1 (ko) 2012-09-24 2019-11-29 삼성전자주식회사 리프레쉬 주기를 조절하는 반도체 메모리 장치 및 메모리 시스템
US9030903B2 (en) 2012-09-24 2015-05-12 Intel Corporation Method, apparatus and system for providing a memory refresh
KR20140042546A (ko) 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9299400B2 (en) 2012-09-28 2016-03-29 Intel Corporation Distributed row hammer tracking
WO2014065774A1 (en) 2012-10-22 2014-05-01 Hewlett-Packard Development Company, L.P. Refreshing a group of memory cells in response to presence of potential disturbance
CN104488031B (zh) 2012-10-22 2018-05-25 慧与发展有限责任合伙企业 响应于数据访问执行存储装置的刷新
KR102048255B1 (ko) 2012-10-25 2019-11-25 삼성전자주식회사 비트 라인 감지 증폭기 및 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8773909B2 (en) 2012-11-09 2014-07-08 Sandisk Technologies Inc. CAM NAND with or function and full chip search capability
US8972652B2 (en) 2012-11-19 2015-03-03 Spansion Llc Data refresh in non-volatile memory
US9384821B2 (en) 2012-11-30 2016-07-05 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9032141B2 (en) 2012-11-30 2015-05-12 Intel Corporation Row hammer monitoring based on stored row hammer threshold value
US9190131B2 (en) 2012-12-20 2015-11-17 SK Hynix Inc. Memory and memory system including the same
US9286964B2 (en) 2012-12-21 2016-03-15 Intel Corporation Method, apparatus and system for responding to a row hammer event
US9171605B1 (en) 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same
KR102089665B1 (ko) 2012-12-28 2020-04-14 삼성전자주식회사 메모리 모듈 및 메모리 시스템
US9251885B2 (en) 2012-12-28 2016-02-02 Intel Corporation Throttling support for row-hammer counters
US9324398B2 (en) 2013-02-04 2016-04-26 Micron Technology, Inc. Apparatuses and methods for targeted refreshing of memory
KR102133573B1 (ko) 2013-02-26 2020-07-21 삼성전자주식회사 반도체 메모리 및 반도체 메모리를 포함하는 메모리 시스템
US9224449B2 (en) 2013-03-11 2015-12-29 Nvidia Corporation Variable dynamic memory refresh
US9269436B2 (en) 2013-03-12 2016-02-23 Intel Corporation Techniques for determining victim row addresses in a volatile memory
US9064604B2 (en) 2013-03-15 2015-06-23 Taiwan Semiconductor Manufacturing Company Limited Timing logic for memory array
US9449671B2 (en) 2013-03-15 2016-09-20 Intel Corporation Techniques for probabilistic dynamic random access memory row repair
WO2014142254A1 (ja) 2013-03-15 2014-09-18 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びこれを備えるシステム
US9235300B2 (en) 2013-03-29 2016-01-12 Stmicroelectronics Asia Pacific Pte Ltd Analog accumulator
KR101976452B1 (ko) 2013-04-22 2019-05-10 에스케이하이닉스 주식회사 반도체 장치
KR102105894B1 (ko) 2013-05-30 2020-05-06 삼성전자주식회사 휘발성 메모리 장치 및 그것의 리프레쉬 방법
KR102075665B1 (ko) 2013-06-17 2020-02-10 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법과 반도체 메모리 장치를 포함하는 반도체 시스템
US20140379978A1 (en) 2013-06-24 2014-12-25 Qualcomm Incorporated Refresh scheme for memory cells with weak retention time
JP2015008029A (ja) 2013-06-26 2015-01-15 マイクロン テクノロジー， インク． 半導体装置
KR102103873B1 (ko) 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102194791B1 (ko) 2013-08-09 2020-12-28 에스케이하이닉스 주식회사 메모리, 이를 포함하는 메모리 시스템 및 메모리의 동작방법
KR102124987B1 (ko) 2013-08-14 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
CN105684089A (zh) 2013-08-28 2016-06-15 慧与发展有限责任合伙企业 刷新速率调整
US9117546B2 (en) 2013-09-19 2015-08-25 Elite Semiconductor Memory Technology Inc. Method for auto-refreshing memory cells in semiconductor memory device and semiconductor memory device using the method
KR20150033950A (ko) 2013-09-25 2015-04-02 에스케이하이닉스 주식회사 어드레스 검출회로, 메모리 및 메모리 시스템
US9934143B2 (en) 2013-09-26 2018-04-03 Intel Corporation Mapping a physical address differently to different memory devices in a group
US9690505B2 (en) 2013-09-27 2017-06-27 Hewlett Packard Enterprise Development Lp Refresh row address
JP2015092423A (ja) 2013-11-08 2015-05-14 マイクロン テクノロジー， インク． 半導体装置
JP6142788B2 (ja) 2013-12-04 2017-06-07 富士通株式会社 半導体記憶装置
KR102124973B1 (ko) 2013-12-11 2020-06-22 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102157772B1 (ko) 2013-12-18 2020-09-18 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US9535831B2 (en) 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR102168115B1 (ko) 2014-01-21 2020-10-20 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
US10534686B2 (en) 2014-01-30 2020-01-14 Micron Technology, Inc. Apparatuses and methods for address detection
US9299457B2 (en) 2014-02-23 2016-03-29 Qualcomm Incorporated Kernel masking of DRAM defects
KR20150105054A (ko) 2014-03-07 2015-09-16 에스케이하이닉스 주식회사 반도체 메모리 장치
JP5983665B2 (ja) 2014-03-17 2016-09-06 日本電気株式会社 アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法
KR102116920B1 (ko) 2014-03-26 2020-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
US9431085B2 (en) 2014-03-28 2016-08-30 Synopsys, Inc. Most activated memory portion handling
JP2015207334A (ja) 2014-04-23 2015-11-19 マイクロン テクノロジー， インク． 半導体装置
JP2015219938A (ja) 2014-05-21 2015-12-07 マイクロン テクノロジー， インク． 半導体装置
US9684622B2 (en) 2014-06-09 2017-06-20 Micron Technology, Inc. Method and apparatus for controlling access to a common bus by multiple components
US10127964B2 (en) 2014-07-03 2018-11-13 Yale University Circuitry for ferroelectric FET-based dynamic random access memory and non-volatile memory
KR20160011021A (ko) 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20160011483A (ko) 2014-07-22 2016-02-01 에스케이하이닉스 주식회사 메모리 장치
US9490002B2 (en) 2014-07-24 2016-11-08 Rambus Inc. Reduced refresh power
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
TWI529695B (zh) 2014-09-15 2016-04-11 友達光電股份有限公司 顯示面板及其中之信號傳送方法
KR20160035444A (ko) 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 스마트 리프레쉬 장치
KR102194768B1 (ko) 2014-09-24 2020-12-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 시스템
US9799412B2 (en) 2014-09-30 2017-10-24 Sony Semiconductor Solutions Corporation Memory having a plurality of memory cells and a plurality of word lines
US9431086B2 (en) 2014-10-06 2016-08-30 Winbond Electronics Corp. Memory circuit and refresh method thereof
KR20160045461A (ko) 2014-10-17 2016-04-27 에스케이하이닉스 주식회사 반도체 장치 및 그의 구동방법
KR102315277B1 (ko) 2014-11-03 2021-10-20 삼성전자 주식회사 리프레쉬 특성이 개선된 반도체 메모리 장치
KR20160056056A (ko) 2014-11-11 2016-05-19 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10489455B2 (en) 2014-11-18 2019-11-26 Globalfoundries U.S. Inc. Scoped search engine
WO2016083865A1 (zh) 2014-11-25 2016-06-02 三星电子株式会社 基于概率信息检测半导体存储器的被最频繁存取的地址的方法
KR102261587B1 (ko) 2014-12-05 2021-06-04 삼성전자주식회사 로우 코드 영역의 비선형성을 개선할 수 있는 이미지 센서, 이의 작동 방법, 및 이를 포함하는 장치
KR20160069213A (ko) 2014-12-08 2016-06-16 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20160071948A (ko) 2014-12-12 2016-06-22 에스케이하이닉스 주식회사 반도체 장치
US9418723B2 (en) 2014-12-23 2016-08-16 Intel Corporation Techniques to reduce memory cell refreshes for a memory device
KR102250622B1 (ko) 2015-01-07 2021-05-11 삼성전자주식회사 메모리 장치의 동작 방법 및 이를 포함하는 메모리 시스템의 동작 방법
US10014060B2 (en) 2015-01-30 2018-07-03 Sandisk Technologies Llc Memory system and method for reducing read disturb errors
KR102285772B1 (ko) 2015-02-02 2021-08-05 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
JP6554533B2 (ja) 2015-03-02 2019-07-31 株式会社半導体エネルギー研究所 環境センサ
US9666257B2 (en) 2015-04-24 2017-05-30 Intel Corporation Bitcell state retention
KR20160132243A (ko) 2015-05-08 2016-11-17 에스케이하이닉스 주식회사 반도체 메모리 장치
US9685219B2 (en) 2015-05-13 2017-06-20 Samsung Electronics Co., Ltd. Semiconductor memory device for deconcentrating refresh commands and system including the same
US9570142B2 (en) 2015-05-18 2017-02-14 Micron Technology, Inc. Apparatus having dice to perorm refresh operations
US10147500B2 (en) 2015-05-22 2018-12-04 SK Hynix Inc. Hybrid read disturb count management
KR20170024307A (ko) 2015-08-25 2017-03-07 삼성전자주식회사 내장형 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
US9812185B2 (en) 2015-10-21 2017-11-07 Invensas Corporation DRAM adjacent row disturb mitigation
KR102373544B1 (ko) 2015-11-06 2022-03-11 삼성전자주식회사 요청 기반의 리프레쉬를 수행하는 메모리 장치, 메모리 시스템 및 메모리 장치의 동작방법
KR102434053B1 (ko) 2015-11-16 2022-08-19 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법
KR102432701B1 (ko) 2015-11-18 2022-08-16 에스케이하이닉스 주식회사 리프레시 액티브 제어회로 및 이를 포함하는 메모리 장치
US9754655B2 (en) 2015-11-24 2017-09-05 Qualcomm Incorporated Controlling a refresh mode of a dynamic random access memory (DRAM) die
US9860088B1 (en) 2015-12-04 2018-01-02 Intergrated Device Technology, Inc. Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10048877B2 (en) 2015-12-21 2018-08-14 Intel Corporation Predictive memory maintenance
KR102399475B1 (ko) 2015-12-28 2022-05-18 삼성전자주식회사 리프레쉬 콘트롤러 및 이를 포함하는 메모리 장치
KR102352557B1 (ko) 2015-12-29 2022-01-20 에스케이하이닉스 주식회사 반도체 메모리 장치
WO2017125922A1 (en) 2016-01-18 2017-07-27 Sckipio Technologies S.I Ltd Dynamic resource allocation (dra) for communication systems
KR102329673B1 (ko) 2016-01-25 2021-11-22 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 장치 및 이를 포함하는 메모리 시스템
US9928895B2 (en) 2016-02-03 2018-03-27 Samsung Electronics Co., Ltd. Volatile memory device and electronic device comprising refresh information generator, information providing method thereof, and refresh control method thereof
US10725677B2 (en) 2016-02-19 2020-07-28 Sandisk Technologies Llc Systems and methods for efficient power state transitions
KR102403341B1 (ko) 2016-03-17 2022-06-02 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 시스템
US9734887B1 (en) 2016-03-21 2017-08-15 International Business Machines Corporation Per-die based memory refresh control based on a master controller
JP2017182854A (ja) 2016-03-31 2017-10-05 マイクロン テクノロジー， インク． 半導体装置
KR102439671B1 (ko) 2016-04-25 2022-09-02 에스케이하이닉스 주식회사 메모리 장치
TWI604455B (zh) 2016-05-13 2017-11-01 Silicon Motion Inc 資料儲存裝置、記憶體控制器及其資料管理方法與資料區塊管理方法
KR102469065B1 (ko) 2016-06-03 2022-11-23 에스케이하이닉스 주식회사 메모리 장치
JP6640030B2 (ja) 2016-06-06 2020-02-05 ルネサスエレクトロニクス株式会社 メモリマクロおよび半導体集積回路装置
US9697913B1 (en) 2016-06-10 2017-07-04 Micron Technology, Inc. Ferroelectric memory cell recovery
KR102661936B1 (ko) 2016-06-27 2024-04-30 삼성전자주식회사 저장 장치
KR102468251B1 (ko) 2016-06-27 2022-11-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9911484B2 (en) 2016-06-29 2018-03-06 Micron Technology, Inc. Oscillator controlled random sampling method and circuit
KR102553181B1 (ko) 2016-07-12 2023-07-10 에스케이하이닉스 주식회사 메모리 장치 및 메모리 장치의 동작 방법
KR102550685B1 (ko) 2016-07-25 2023-07-04 에스케이하이닉스 주식회사 반도체장치
KR102468728B1 (ko) 2016-08-23 2022-11-21 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 동작 방법
US10354714B2 (en) 2016-08-23 2019-07-16 Micron Technology, Inc. Temperature-dependent refresh circuit configured to increase or decrease a count value of a refresh timer according to a self-refresh signal
KR102547713B1 (ko) 2016-09-01 2023-06-26 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102455027B1 (ko) 2016-09-05 2022-10-17 에스케이하이닉스 주식회사 리프레쉬 제어 장치 및 이를 포함하는 반도체 장치
KR102632534B1 (ko) 2016-09-20 2024-02-05 에스케이하이닉스 주식회사 어드레스 디코더, 액티브 제어 회로 및 이를 포함하는 반도체 메모리
KR102600320B1 (ko) 2016-09-26 2023-11-10 에스케이하이닉스 주식회사 리프레쉬 제어 장치
US20180096719A1 (en) 2016-09-30 2018-04-05 Intel Corporation Staggering initiation of refresh in a group of memory devices
US10950301B2 (en) 2016-09-30 2021-03-16 Intel Corporation Two transistor, one resistor non-volatile gain cell memory and storage element
US10381327B2 (en) 2016-10-06 2019-08-13 Sandisk Technologies Llc Non-volatile memory system with wide I/O memory die
US20180102776A1 (en) 2016-10-07 2018-04-12 Altera Corporation Methods and apparatus for managing application-specific power gating on multichip packages
US10062428B2 (en) 2016-10-20 2018-08-28 SK Hynix Inc. Refresh timing generation circuit, refresh control circuit and semiconductor apparatus with efficient current consumption
US9799391B1 (en) 2016-11-21 2017-10-24 Nanya Technology Corporation Dram circuit, redundant refresh circuit and refresh method
KR102699088B1 (ko) 2016-12-06 2024-08-26 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 메모리 시스템
KR20180075761A (ko) 2016-12-26 2018-07-05 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법
US9761297B1 (en) 2016-12-30 2017-09-12 Intel Corporation Hidden refresh control in dynamic random access memory
KR102693794B1 (ko) 2017-01-18 2024-08-13 에스케이하이닉스 주식회사 로우 해머링을 개선할 수 있는 메모리 모듈 및 이의 동작 방법
US10490251B2 (en) 2017-01-30 2019-11-26 Micron Technology, Inc. Apparatuses and methods for distributing row hammer refresh events across a memory device
US9805782B1 (en) 2017-02-02 2017-10-31 Elite Semiconductor Memory Technology Inc. Memory device capable of determining candidate wordline for refresh and control method thereof
KR20180102267A (ko) 2017-03-07 2018-09-17 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR20180114712A (ko) 2017-04-11 2018-10-19 에스케이하이닉스 주식회사 리프레쉬 컨트롤러 및 그를 포함하는 반도체 메모리 장치
US10452480B2 (en) 2017-05-25 2019-10-22 Micron Technology, Inc. Memory device with dynamic processing level calibration
KR20180136611A (ko) 2017-06-14 2018-12-26 에스케이하이닉스 주식회사 반도체장치
US10818337B2 (en) 2017-08-02 2020-10-27 Zentel Japan Corporation Semiconductor memory device for preventing occurrence of row hammer issue
US10332582B2 (en) 2017-08-02 2019-06-25 Qualcomm Incorporated Partial refresh technique to save memory refresh power
US10176860B1 (en) 2017-08-29 2019-01-08 Micron Technology, Inc. Refresh in non-volatile memory
US10790008B2 (en) 2017-08-29 2020-09-29 Micron Technology, Inc. Volatile memory device with 3-D structure including vertical pillars and memory cells vertically stacked one over anoher in multiple levels
JP2019054200A (ja) 2017-09-19 2019-04-04 東芝メモリ株式会社 抵抗変化型メモリ
US10319437B2 (en) 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
US10170174B1 (en) 2017-10-27 2019-01-01 Micron Technology, Inc. Apparatus and methods for refreshing memory
KR102312178B1 (ko) 2017-10-30 2021-10-14 에스케이하이닉스 주식회사 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
KR102341261B1 (ko) 2017-11-13 2021-12-20 삼성전자주식회사 매스비트 카운터를 포함하는 메모리 장치 및 그의 동작 방법
US10566048B2 (en) 2017-11-13 2020-02-18 Western Digital Technologies, Inc. Managing refresh operations for a memory device
KR102406868B1 (ko) 2017-11-23 2022-06-10 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
US20190161341A1 (en) 2017-11-28 2019-05-30 Micron Technology, Inc. Systems and methods for temperature sensor access in die stacks
US10497424B2 (en) 2017-12-06 2019-12-03 Micron Technology, Inc. Systems and methods for plate voltage regulation during memory array access
WO2019118981A1 (en) 2017-12-17 2019-06-20 Redpine Signals, Inc Fine-grained clock resolution using low and high frequency clock sources in a low-power system
US11262921B2 (en) 2017-12-21 2022-03-01 Qualcomm Incorporated Partial area self refresh mode
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10410710B2 (en) 2017-12-27 2019-09-10 Micron Technology, Inc. Systems and methods for performing row hammer refresh operations in redundant memory
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US20190237132A1 (en) 2018-01-30 2019-08-01 Micron Technology, Inc. Semiconductor device performing row hammer refresh operation
US10705900B2 (en) 2018-02-02 2020-07-07 Western Digital Technologies, Inc. Program verify adaptation for flash memory
KR102410566B1 (ko) 2018-02-05 2022-06-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR102425614B1 (ko) 2018-03-07 2022-07-28 에스케이하이닉스 주식회사 리프레쉬 제어 회로, 반도체 메모리 장치 및 그의 리프레쉬 방법
JP2019169208A (ja) 2018-03-22 2019-10-03 東芝メモリ株式会社 半導体装置
KR20190123875A (ko) 2018-04-25 2019-11-04 삼성전자주식회사 반도체 메모리 장치 및 이를 구비하는 메모리 시스템
US10497420B1 (en) 2018-05-08 2019-12-03 Micron Technology, Inc. Memory with internal refresh rate control
KR102534631B1 (ko) 2018-05-11 2023-05-19 에스케이하이닉스 주식회사 카운팅 회로 블록을 포함하는 반도체 시스템
KR102410924B1 (ko) 2018-05-14 2022-06-20 삼성전자주식회사 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법
JPWO2019220259A1 (ja) 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 記憶装置、半導体装置、および電子機器
US11017833B2 (en) 2018-05-24 2021-05-25 Micron Technology, Inc. Apparatuses and methods for pure-time, self adopt sampling for row hammer refresh sampling
KR102658230B1 (ko) 2018-06-01 2024-04-17 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US10536069B2 (en) 2018-06-15 2020-01-14 Ford Global Technologies, Llc Virtual resistance gate driver
KR102471414B1 (ko) 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
US11152050B2 (en) 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US10573370B2 (en) 2018-07-02 2020-02-25 Micron Technology, Inc. Apparatus and methods for triggering row hammer address sampling
JP2020035504A (ja) 2018-08-30 2020-03-05 キオクシア株式会社 メモリシステム
US10741256B2 (en) 2018-09-18 2020-08-11 Western Digital Technologies, Inc. Data storage systems and methods for improved recovery after a write abort event
US10685696B2 (en) 2018-10-31 2020-06-16 Micron Technology, Inc. Apparatuses and methods for access based refresh timing
US10636476B2 (en) 2018-11-01 2020-04-28 Intel Corporation Row hammer mitigation with randomization of target row selection
US10790004B2 (en) 2018-12-12 2020-09-29 Micron Technology, Inc. Apparatuses and methods for multi-bank and multi-pump refresh operations
US10943637B2 (en) 2018-12-27 2021-03-09 Micron Technology, Inc. Apparatus with a row-hammer address latch mechanism
US10803926B2 (en) 2018-12-31 2020-10-13 Micron Technology, Inc. Memory with on-die data transfer
US10762946B2 (en) 2018-12-31 2020-09-01 Micron Technology, Inc. Memory with partial array refresh
US10770127B2 (en) * 2019-02-06 2020-09-08 Micron Technology, Inc. Apparatuses and methods for managing row access counts
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US10950288B2 (en) 2019-03-29 2021-03-16 Intel Corporation Refresh command control for host assist of row hammer mitigation
US11227649B2 (en) 2019-04-04 2022-01-18 Micron Technology, Inc. Apparatuses and methods for staggered timing of targeted refresh operations
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US10937468B2 (en) 2019-07-03 2021-03-02 Micron Technology, Inc. Memory with configurable die powerup delay
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
KR20210013387A (ko) 2019-07-24 2021-02-04 삼성전자주식회사 메모리 시스템
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
US11200942B2 (en) 2019-08-23 2021-12-14 Micron Technology, Inc. Apparatuses and methods for lossy row access counting
US11501808B2 (en) 2019-09-02 2022-11-15 SK Hynix Inc. Memory controller and operating method thereof
US11315618B2 (en) 2019-09-04 2022-04-26 Winbond Electronics Corp. Memory storage device and operation method thereof
KR20210063561A (ko) 2019-11-25 2021-06-02 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11011215B1 (en) 2019-12-19 2021-05-18 Micron Technology, Inc. Apparatus with an internal-operation management mechanism
US11094370B2 (en) 2019-12-27 2021-08-17 Intel Corporation Enhanced auto-precharge memory scheduling policy
US11568913B2 (en) 2020-02-05 2023-01-31 Micron Technology, Inc. Voltage adjustment based on pending refresh operations
US11271735B1 (en) 2020-08-26 2022-03-08 Micron Technology, Inc. Apparatuses, systems, and methods for updating hash keys in a memory
US11222682B1 (en) 2020-08-31 2022-01-11 Micron Technology, Inc. Apparatuses and methods for providing refresh addresses
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning

Also Published As

Publication number Publication date
US11664063B2 (en) 2023-05-30
US20230047007A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
CN112420104B (zh) 用于模拟行存取速率确定的设备、系统及方法
CN112017712B (zh) 用于跟踪受害者行的设备和方法
US11798610B2 (en) Apparatuses and methods for controlling steal rates
US11386946B2 (en) Apparatuses and methods for tracking row accesses
US11302374B2 (en) Apparatuses and methods for dynamic refresh allocation
US11462291B2 (en) Apparatuses and methods for tracking word line accesses
CN112185443B (zh) 用于调整受害者数据的设备和方法
US12002501B2 (en) Apparatuses and methods for distributed targeted refresh operations
US11699476B2 (en) Apparatuses and methods for monitoring word line accesses
US11664063B2 (en) Apparatuses and methods for countering memory attacks
US11417384B2 (en) Apparatuses and methods for control of refresh operations
CN114078508A (zh) 用于刷新模式的设备、系统和方法
US11152078B1 (en) Apparatuses and methods for refreshing memories with redundancy
CN116189734A (zh) 用于行地址跟踪的主草图和精细草图电路的装置、系统和方法
US11996134B2 (en) Apparatuses, systems, and methods for direct refresh management sampling protection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20230217

WW01 Invention patent application withdrawn after publication