TWI615825B - 邏輯電路及半導體裝置 - Google Patents

邏輯電路及半導體裝置 Download PDF

Info

Publication number
TWI615825B
TWI615825B TW106116700A TW106116700A TWI615825B TW I615825 B TWI615825 B TW I615825B TW 106116700 A TW106116700 A TW 106116700A TW 106116700 A TW106116700 A TW 106116700A TW I615825 B TWI615825 B TW I615825B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
source
drain
oxide semiconductor
Prior art date
Application number
TW106116700A
Other languages
English (en)
Other versions
TW201732768A (zh
Inventor
山崎舜平
小山潤
津吹將志
野田耕生
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201732768A publication Critical patent/TW201732768A/zh
Application granted granted Critical
Publication of TWI615825B publication Critical patent/TWI615825B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/096—Synchronous circuits, i.e. using clock signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Abstract

降低電晶體的漏電流，使得邏輯電路的故障可受抑制。該邏輯電路包括電晶體，其包括氧化物半導體層，該氧化物半導體層具有通道形成層之功能且在其中截止電流為每微米通道寬度1×10-13A。將作為輸入訊號之第一訊號、第二訊號、以及係時脈訊號的第三訊號輸入。將作為輸出訊號之彼等的電壓狀態係依據已輸入之該等第一至第三訊號設定的第四及第五訊號輸出。

Description

邏輯電路及半導體裝置
本發明的實施例相關於邏輯電路。此外，本發明的實施例相關於包括使用邏輯電路形成之驅動器電路的半導體裝置。
須注意此說明書中的半導體裝置係指可藉由使用半導體特徵運作的通用裝置。電光裝置，諸如顯示裝置、半導體電路、以及電子裝置全部係半導體裝置。
形成在平板，諸如玻璃基材，上方的薄膜電晶體(在下文中也稱為TFT)，典型地使用在液晶顯示裝置中，通常係使用半導體材料形成，諸如非晶矽或多晶矽。雖然使用非晶矽形成的TFT具有低場效遷移率，彼等具有可使用較大玻璃基材的優點。同時，使用多晶矽形成的TFT具有高場效遷移率；然而，彼等必須受晶化步驟處理，諸如雷射退火，且因此不係始終適用於較大的玻璃基材。
另一方面，使用作為半導體材料之氧化物半導體形成的TFT已吸引關注。例如，專利文件1及2各者揭示使 用作為半導體材料之氧化鋅或In-Ga-Zn-O基氧化物半導體形成TFT並將TFT使用為影像顯示裝置中之切換元件的技術。
將通道形成區域(也稱為通道區域)設置在氧化物半導體中的TFT可比使用非晶矽形成之TFT具有更高的電場遷移率。氧化物半導體膜可用濺鍍法等形成，且因此使用氧化物半導體之TFT的製造比使用多晶矽之TFT的製造更容易。
期望將使用此種氧化物半導體形成的TFT施用至包括在顯示裝置之像素部及驅動器電路中的切換元件，諸如液晶顯示器、電致發光顯示器(在下文中也稱為EL顯示器)、以及電子紙。例如，專利文件3揭示將使用上述氧化物半導體形成的TFT各者用於形成顯示裝置之像素部及驅動器電路的技術。
[參考文件]
[專利文件1]日本已公告專利申請案案號第2006-165527號
[專利文件2]日本已公告專利申請案案號第2006-165529號
[專利文件3]日本已公告專利申請案案號第2006-165528號
驅動器電路包括移位暫存器、及緩衝器等，且該移位 暫存器或該緩衝器包括邏輯電路。該邏輯電路使用電晶體形成；然而，在習知電晶體中，漏電流在部分情形中產生，甚至在該電晶體已關閉時。當漏電流產生時，例如，甚至在該邏輯電路中待將輸出訊號之電壓值維持在特定範圍內的情形中，該輸出訊號的值變動且因此可能發生故障。
本發明之一實施例的目的係降低電晶體之漏電流，且另一目的係使電晶體之漏電流降低至使得邏輯電路的故障可受抑制。
在本發明的實施例中，將有小截止電流並包括具有通道形成層之功能的氧化物半導體層之電晶體使用為包括在邏輯電路中的電晶體。使用此實施例，該邏輯電路中的故障受抑制。
用於電晶體之通道形成層的該氧化物半導體層係藉由移除雜質而高度純化之本質或實質本質半導體，該雜質係來自氧化物半導體的電子施體(施體)並具有較矽半導體更大的能量間隙。在包括該氧化物半導體層的電晶體中，當該；電晶體關閉時，漏電流(截止電流)甚小。此外，包括作為該通道形成層之該氧化物半導體層的電晶體不會顯著地受臨界電壓之變化所影響。
本發明之實施例係包括電晶體的邏輯電路，該電晶體包括具有通道形成層之功能的氧化物半導體，且其中截止電流為每微米通道寬度1×10-13A或以下(1×10-17A或以下為佳)。將作為輸入訊號之第一訊號、第二訊號、以及係 時脈訊號的第三訊號輸入。將作為輸出訊號之彼等的電壓狀態係依據已輸入之該第一訊號、該第二訊號、以及該第三訊號而設定的第四訊號及第五訊號輸出。
在本發明的實施例中，邏輯電路可能包括第一單元邏輯電路，其將電壓狀態係依據已輸入之第一至第三訊號而設定的第四訊號輸出，以及第二單元邏輯電路，其將電壓狀態係依據已輸入之第一至第三訊號而設定的第五訊號輸出。
本發明之實施例係包括第一單元邏輯電路及第二單元邏輯電路的邏輯電路。將作為輸入訊號之第一訊號、第二訊號、以及係時脈訊號的第三訊號輸入至第一單元邏輯電路。此外，第一單元邏輯電路將電壓狀態係依據已輸入之該等第一至第三訊號而設定的第四訊號輸出。將作為輸入訊號之第一訊號、第二訊號、以及係時脈訊號的第三訊號輸入至第二單元邏輯電路。此外，第二單元邏輯電路將電壓狀態係依據已輸入之該等第一至第三訊號而設定的第五訊號輸出。第一單元邏輯電路及第二單元邏輯電路各者包括第一電晶體、第二電晶體、第一電容器、第三電晶體、第四電晶體、以及第二電容器。第一電晶體具有閘極、源極、以及汲極，其中將該第三訊號輸入至該閘極並將該第一訊號及該第二訊號之一者輸入至該源極及該汲極之一者。第二電晶體具有閘極、源極、以及汲極，其中將該閘極電性連接至該第一電晶體的該源極及該汲極之該另一者，將高電源供應電壓及低電源供應電壓之一者施加至該 源極及該汲極之一者，且該源極及該汲極之該另一者的電壓係該第四訊號或該第五訊號之電壓。第一電容器具有第一電極及第二電極，其中將該第一電極電性連接至該第二電晶體之該閘極並將該第二電極電性連接至該第二電晶體的該源極及該汲極之該另一者。第三電晶體具有閘極、源極、以及汲極，其中將該第三訊號輸入至該閘極並將該第一訊號及該第二訊號之該另一者輸入至該源極及該汲極之一者。第四電晶體具有閘極、源極、以及汲極，其中將該閘極電性連接至該第三電晶體的該源極及該汲極之該另一者，將該源極及該汲極之一者電性連接至該第二電晶體的該源極及該汲極之一者，並將該高電源供應電壓及該低電源供應電壓之該另一者輸入至該源極及該汲極之該另一者。第二電容器具有第一電極及第二電極，其中將該第一電極電性連接至該第三電晶體的該源極及該汲極之該另一者，且將該高電源供應電壓及該低電源供應電壓之該另一者輸入至該第二電極。第一至第四電晶體各者包括具有通道形成層之功能的氧化物半導體層。第一至第四電晶體各者中的截止電流為每微米通道寬度1×10-13A或以下(1×10-17A或以下為佳)。
本發明之實施例係包括驅動器電路及像素部的半導體裝置。該驅動器電路設有包括上述邏輯電路的移位暫存器。該像素部包括其顯示狀態係由該驅動器電路控制的像素。
使用本發明的實施例，可降低電晶體中的漏電流。此 外，藉由降低電晶體中的漏電流，可將輸出訊號之電壓值維持在期望範圍內。因此，可抑制故障。
100、151、152、153‧‧‧邏輯電路
101、102、104、105、107、108、110、111‧‧‧電晶體
103、106、109、112、6403‧‧‧電容器
121、122、123、124‧‧‧節點
131、132‧‧‧單元邏輯電路
141、142、143、144、145、146、147、148、149、150‧‧‧週期
300、320、340、370、394、400、450、580、5300‧‧‧基材
302、322、342、397、402、452‧‧‧閘極絕緣層
303、323、343、373、398、584、4042、7035、7045、7052‧‧‧保護絕緣層
310、350、360、380、390、410、425、426、460、581、4010、4011、4509、4510、5603‧‧‧薄膜電晶體
311、351、361、381、391、411、461、461a、461b‧‧‧閘極電極層
313、363‧‧‧通道形成區域
314a、364a‧‧‧高電阻源極區域
314b、364b‧‧‧高電阻汲極區域
315a、355a、365a、385a、395a‧‧‧源極電極層
315b、355b、365b、385b、395b‧‧‧汲極電極層
316、356、366、386、396‧‧‧氧化物絕緣層
330、345、393‧‧‧氧化物半導體膜
331、332、346、352、362、382、392、399、412、462‧‧‧氧化物半導體層
372a‧‧‧第一閘極絕緣層
372b‧‧‧第二閘極絕緣層
407、422、457、585、4021、4032、4033、4041、4544、4551、7031、7032、7041、7042、7055‧‧‧絕緣層
414a、414b、464、468、4550‧‧‧佈線層
415a、415b、465a、465a1、465a2、465b‧‧‧源極或汲極電極層
420‧‧‧矽基材
421a、421b、423‧‧‧開口
424、427、4040、4540‧‧‧導電層
583、7051‧‧‧氧化矽層
587‧‧‧第一電極層
588‧‧‧第二電極層
590a‧‧‧黑色區域
590b‧‧‧白色區域
594‧‧‧空洞
595、4507‧‧‧填充劑
596‧‧‧相對基材
1600‧‧‧行動電話
1601、1800、1801、2701、2703、9601、9701、9881、9891‧‧‧外殼
1602、2705、2707、9603、9607、9703、9882、9883‧‧‧顯示部
1603a、1603b、1805、2723、9609、9885‧‧‧操作鍵
1604‧‧‧外部連接埠
1605、1803、2725‧‧‧揚聲器
1606、1804、9889‧‧‧微音器
1802‧‧‧顯示面板
1806‧‧‧指標裝置
1807‧‧‧相機鏡頭
1808‧‧‧外部連接終端
1810‧‧‧鍵盤
1811‧‧‧外部記憶體插槽
2700‧‧‧電子書閱讀器
2711‧‧‧轉軸
2721‧‧‧電源開關
4001、4501‧‧‧第一基材
4002、4502、5301‧‧‧像素部
4003、4503a、4503b‧‧‧訊號線驅動器電路
4004、5302‧‧‧第一掃描線驅動器電路
4005、4505‧‧‧密封劑
4006、4506‧‧‧第二基材
4008‧‧‧液晶層
4013‧‧‧液晶元件
4015、4515‧‧‧連接終端電極
4016、4516‧‧‧終端電極
4018、4518a、4518b‧‧‧FPC
4019、4519‧‧‧各向異性導電膜
4030‧‧‧像素電極層
4031‧‧‧相對電極層
4035‧‧‧間隔器
4504a、4504b‧‧‧掃描線驅動器電路
4511、6404、7002、7012、7022‧‧‧發光元件
4512‧‧‧電致發光層
4513、7005、7015、7025‧‧‧第二電極
4517、7003、7013、7023‧‧‧第一電極
4520、7009、7019、7029‧‧‧分隔壁
4542‧‧‧氧化矽層
4543、7034、7044‧‧‧被覆層
4545、7033、7043‧‧‧彩色濾波器層
5303‧‧‧第二掃描線驅動器電路
5304‧‧‧訊號線驅動器電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5604、5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動電晶體
6405、S‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源供應線
6408‧‧‧共同電位線
7001、7011、7021‧‧‧驅動TFT
7004、7014、7024‧‧‧EL層
7016‧‧‧屏蔽膜
7017、7027‧‧‧光透射導電膜
7036、7046、7053、7056‧‧‧平坦化絕緣層
9600‧‧‧電視機
9605‧‧‧腳架
9610‧‧‧分離式遙控器
9700‧‧‧數位相框
9884‧‧‧揚聲器部
9886‧‧‧記錄媒體插入部
9887‧‧‧連接終端
9888‧‧‧感測器
9890‧‧‧LED燈
9893‧‧‧接合部
A1、A2、A3、A4、A5、A6、A7、A8、A9、A10‧‧‧時間
CK1、CK2、IN1、IN2、OUT1a、OUT1b、OUT2a、OUT2b、OUT3a、OUT3b、Sout、Vdata‧‧‧訊號
DATA‧‧‧視訊訊號資料
GCK1‧‧‧第一掃描線驅動器電路時脈訊號
GCK2‧‧‧掃描線驅動器電路時脈訊號
GSP1‧‧‧第一掃描線驅動器電路開始訊號
GSP2‧‧‧第二掃描線驅動器電路開始訊號
Id‧‧‧汲極電流
L‧‧‧通道長度
LAT‧‧‧鎖存訊號
SCK‧‧‧訊號線驅動器電路時脈訊號
SSP‧‧‧訊號線驅動器電路開始訊號
T‧‧‧週期
Vd‧‧‧汲極電壓
VDD‧‧‧高電源供應電壓
Vg‧‧‧閘極電壓
VH‧‧‧高位準電壓
VL‧‧‧低位準電壓
VSS‧‧‧低電源供應電壓
W‧‧‧通道寬度
圖1A及1B描繪實施例1中之邏輯電路的組態範例。
圖2係描繪實施例1中的移位暫存器之組態範例的電路圖。
圖3係描繪圖2中之移位暫存器的操作之範例的時序圖。
圖4A及4B各者係描繪實施例1中之半導體裝置的方塊圖。
圖5A及5B分別描繪實施例1中之訊號線驅動器電路的組態及時序圖。
圖6A至6E描繪製造電晶體的方法。
圖7A及7B描繪電晶體。
圖8A至8E描繪製造電晶體的方法。
圖9A及9B各者描繪電晶體。
圖10A至10E描繪製造電晶體的方法。
圖11A至11E描繪製造電晶體的方法。
圖12A至12D描繪製造電晶體的方法。
圖13A至13D描繪製造電晶體的方法。
圖14描繪電晶體。
圖15A至15C描繪半導體裝置。
圖16描繪半導體裝置中之像素的等效電路。
圖17A至17C描繪半導體裝置。
圖18A及18B描繪半導體裝置。
圖19描繪半導體裝置。
圖20A及20B描繪電子器具。
圖21A及21B描繪電子器具。
圖22描繪電子器具。
圖23描繪電子器具。
圖24描繪使用氧化物半導體形成之MOS電晶體的源極-汲極能帶結構。
圖25描繪當將正電壓施加在圖24中之汲極側時的狀態。
圖26A及26B係使用氧化物半導體形成之MOS電晶體分別在閘極電壓為正電壓的情形及在閘極電壓在負電壓之情形中的能帶圖。
圖27描繪矽MOS電晶體之源極-汲極能帶結構。
圖28係顯示薄膜電晶體之初始特徵的圖。
圖29A及29B係描繪薄膜電晶體的頂平面圖。
圖30A及30B係顯示薄膜電晶體之Vg-Id特徵的圖。
圖31A及31B描繪半導體裝置。
參考該等圖式描述本發明之實施例。須注意本發明未 受限於以下描述，且熟悉本發明之人士將輕易地理解本發明之模式及細節可無須脫離本發明之精神及範圍而以不同方式修改。因此，不應將本發明理解為受下列實施例的描述限制。
(實施例1)
在此實施例中，首先描述係本發明之實施例的邏輯電路。在此說明書中，邏輯電路在其分類中包含組合邏輯電路，其中除了指定情形外，在特定時間點之輸出訊號的狀態係由在特定時間點之輸入訊號的狀態所決定，以及順序邏輯電路，其中在特定時間點之輸出訊號的狀態不僅由在特定時間點之輸入訊號的狀態決定，也由在該時間點之前的時間之該順序邏輯電路的狀態決定。
茲參考圖1A及1B描述此實施例中的邏輯電路之組態的範例。圖1A及1B描繪此實施例中的邏輯電路之組態的範例。
將作為輸入訊號之訊號IN1、IN2、以及CK1輸入至圖1A中的邏輯電路100。圖1A中的邏輯電路100將訊號OUT1a及OUT1b輸出為輸出訊號。
須注意通常將電壓稱為在二點的電位之間的差(也稱為電位差)。然而，在部分情形中，在電路圖等中使用伏特(V)代表電壓及電位二者之值，使得彼等難以區分。此係為何在此說明書中，在部分情形中將在一點之電位及作為參考的電位(也稱為參考電位)之間的電位差使用為在該 點之電壓。
須注意在此說明書中，可將，例如，使用電壓、電流、電阻、或頻率等之類比訊號或數位訊號使用為訊號。例如，將至少具有第一電壓狀態及第二電壓狀態之訊號使用為具有電壓的訊號為佳(也稱為電壓訊號)。例如，可使用具有作為第一電壓狀態的高位準電壓狀態及作為第二電壓狀態之低位準電壓狀態的二進位數位訊號。須注意，在二進位數位訊號中，高位準電壓也稱為VH且低位準電壓也稱為VL。此外，在第一電壓狀態中的電壓及在第二電壓狀態中之電壓各者係固定值為佳。然而，例如，因為雜訊等具有對電子電路的影響，在第一電壓狀態中之電壓及在第二電壓狀態中的電壓各者不必然係固定值，且可能係在特定範圍內的值。
須注意在此說明書中，高電源供應電壓係指在相對高電壓側的電壓(也稱為VDD)，而低電源供應電壓係指在相對低電壓側的電壓(也稱為VSS)。高電源供應電壓及低電源供應電壓各者係固定的為佳；然而，在電子電路中，由於雜訊等，電壓有時會從期望值改變。因此，在此說明書中，只要此種電壓係在特定範圍內的值，可將其視為高電源供應電壓或低電源供應電壓。另外，可視情況設定各電源供應電壓的值。須注意施加高電源供應電壓及低電源供應電壓的位置係取決於電晶體之極性而切換，使得高電源供應電壓及低電源供應電壓之一者係彼等之一者且另一者係彼等之另一者。
另外，在此說明書中，依序使用具有有序數字，諸如「第一」及「第二」，的術語，以避免組件之間的混淆，且該等術詞並未在數字上限制該等組件。
例如，可將訊號IN1等的反相訊號使用為訊號IN2。
訊號CK1的功能如同邏輯電路100的時脈訊號。
訊號OUT1a係電壓狀態依據輸入之訊號IN1及IN2而設定的訊號。
訊號OUT1b係電壓狀態依據輸入之訊號IN1及IN2而設定的訊號。
此外，圖1B描繪於圖1A中描繪的邏輯電路之電路組態的範例。描繪於圖1B中的邏輯電路包含單元邏輯電路131及單元邏輯電路132。
將訊號IN1、IN2、以及CK1輸入至單元邏輯電路131。單元邏輯電路131具有將電壓狀態係依據輸入之訊號IN1、IN2、以及CK1而設定的訊號OUT1a輸出之功能。
將訊號IN1、IN2、以及CK1輸入至單元邏輯電路132。單元邏輯電路132具有將電壓狀態係依據輸入之訊號IN1、IN2、以及CK1而設定的訊號OUT1b輸出之功能。
單元邏輯電路131包括電晶體101、電晶體102、電容器103、電晶體104、電晶體105、以及電容器106。單元邏輯電路132包括電晶體107、電晶體108、電容器109、電晶體110、電晶體111、以及電容器112。
須注意在此說明書中，例如，可將場效電晶體使用為各電晶體。
在此說明書中，場效電晶體至少具有閘極、源極、以及汲極。例如，可將薄膜電晶體(也稱為TFT)使用為該場效電晶體。此外，例如，該場效電晶體可具有頂閘極結構或底閘極結構。此外，該場效電晶體可具有n-型或p-型導電性。將描繪於圖1A及1B中之該邏輯電路中的所有電晶體係相同導電型之場效電晶體的情形描述為範例。當所有電晶體具有相同導電型時，相較於使用具有不同導電性之電晶體的情形，可減少製造步驟的數量。
須注意該閘極係全部閘極電極及全部閘極佈線或彼等之一部分。該閘極佈線係用於將至少一電晶體之閘極電極電性連接至另一電極或另一佈線的佈線，並，例如，將顯示裝置中的掃描線包括在其分類中。
源極係全部源極區域、全部源極電極、以及全部源極佈線或彼等之一部分。該源極區域係電阻低於半導體層中的通道形成層之電阻的區域。源極電極係連接至源極區域之導電層的一部分。源極佈線係用於將至少一電晶體之源極電極電性連接至另一電極或另一佈線的佈線。例如，在將顯示裝置中的訊號線電性連接至源極電極的情形中，該源極佈線將該訊號線包括在其分類中。
汲極係全部汲極區域、全部汲極電極、以及全部汲極佈線或彼等之一部分。該汲極區域係電阻低於半導體層中的通道形成層之電阻的區域。汲極電極係連接至汲極區域 之導電層的一部分。汲極佈線係用於將至少一電晶體之汲極電極電性連接至另一電極或另一佈線的佈線。例如，在將顯示裝置中的訊號線電性連接至汲極電極的情形中，該汲極佈線將該訊號線包括在其分類中。
此外，在此文件(本說明書、申請專利範圍、及該等圖式等)中，電晶體之源極及汲極係取決於該電晶體的結構、或操作條件等而交換；因此，難以判定何者為源極及何者為汲極。因此，在此文件(本說明書、申請專利範圍、及該等圖式等)中，將自由地選擇之該源極及汲極的一者稱為該源極及汲極之一者，而將另一者稱為該源極及汲極之另一者。
另外，在此文件(本說明書、申請專利範圍、及該等圖式等)中，電容器包括第一電極、第二電極、以及將該第一電極及該第二電極之間的電壓施加至其的介電質。
在電晶體101中，將訊號CK1輸入至閘極並將訊號IN1輸入至源極及汲極之一者。
電晶體102之閘極電性連接至電晶體101的源極及汲極之另一者。將高電源供應電壓及低電源供應電壓之一者施加至電晶體102的源極及汲極之一者。在圖1A及1B中，例如，將高電源供應電壓施加至電晶體102的源極及汲極之一者。須注意將電晶體102之閘極及電晶體101的源極及汲極之另一者彼此連接的連接部稱為節點121。此外，於圖1A及1B中描繪之該邏輯電路將電晶體102的源極及汲極之另一者的電壓輸出為訊號OUT1a。
將電容器103的第一電極電性連接至電晶體102之閘極，並將電容器103之第二電極電性連接至電晶體102的源極及汲極之另一者。須注意在寄生電容係在電晶體102之閘極及源極及汲極的另一者之間的情形中，可能將該寄生電容使用為電容器103。
在電晶體104中，將訊號CK1輸入至閘極並將訊號IN2輸入至源極及汲極之一者。
電晶體105之閘極電性連接至電晶體104的源極及汲極之另一者。將電晶體105的源極及汲極之一者電性連接至電晶體102的源極及汲極之另一者。將高電源供應電壓及低電源供應電壓之另一者施加至電晶體105的源極及汲極之另一者。在圖1A及1B的該邏輯電路中，例如，將低電源供應電壓施加至電晶體105的源極及汲極之另一者。須注意將電晶體105之閘極及電晶體104的源極及汲極之另一者彼此連接的連接部稱為節點122。
將電容器106之第一電極電性連接至電晶體104的源極及汲極之另一者，並將高電源供應電壓及低電源供應電壓之另一者施加至電容器106的第二電極。在描繪於圖1A及1B中的該邏輯電路中，例如，將低電源供應電壓施加至電容器106的第二電極。
在電晶體107中，將訊號CK1輸入至閘極並將訊號IN2輸入至源極及汲極之一者。
電晶體108之閘極電性連接至電晶體107的源極及汲極之另一者。將高電源供應電壓及低電源供應電壓之一者 施加至電晶體108的源極及汲極之一者。須注意在圖1A及1B中之該邏輯電路將電晶體108的源極及汲極之另一者的電壓輸出為訊號OUT1b。須注意將電晶體108之閘極及電晶體107的源極及汲極之另一者彼此連接的連接部稱為節點123。
將電容器109的第一電極電性連接至電晶體108之閘極，並將電容器109之第二電極電性連接至電晶體108的源極及汲極之另一者。須注意在寄生電容係在電晶體108之閘極及源極及汲極的另一者之間的情形中，可能將該寄生電容使用為電容器109。
在電晶體110中，將訊號CK1輸入至閘極並將訊號IN1輸入至源極及汲極之一者。
電晶體111之閘極電性連接至電晶體110的源極及汲極之另一者。將電晶體111的源極及汲極之一者電性連接至電晶體108的源極及汲極之另一者。將高電源供應電壓及低電源供應電壓之另一者施加至電晶體111的源極及汲極之另一者。在圖1A及1B的該邏輯電路中，例如，將低電源供應電壓施加至電晶體111的源極及汲極之另一者。須注意將電晶體111之閘極及電晶體110的源極及汲極之另一者彼此連接的連接部稱為節點124。
將電容器112之第一電極電性連接至電晶體110的源極及汲極之另一者，並將高電源供應電壓及低電源供應電壓之另一者施加至電容器112的第二電極。須注意所提供的描述假設將低電源供應電壓施加至描繪於圖1A及1B 中的該邏輯電路中之電容器112的第二電極。
須注意可將包括具有通道形成層的功能之氧化物半導體層的電晶體使用為各電晶體101、102、104、105、107、108、110、以及111。須注意通道形成層中的氫濃度為5×1019/cm3或以下，5×1018/cm3或以下較佳，5×1017/cm3或以下更佳。氫濃度係使用，例如，二次離子質譜儀(SIMS)量測。該等電晶體的載體濃度為1×1014/cm3或以下，1×1012/cm3或以下為佳。
如圖1A及1B所描繪的，例如，將作為輸入訊號之第一訊號(例如，訊號IN1)、第二訊號(例如，訊號IN2)、以及第三訊號(例如，訊號CK1)輸入至此實施例中的該邏輯電路，且此實施例中的該邏輯電路將電壓狀態係依據輸入之第一至第三訊號而設定的第四訊號(例如，訊號OUT1a)及第五訊號(例如，訊號OUT1b)輸出為輸出訊號。
另外，此實施例之邏輯電路的範例係使用具有相同導電型之電晶體形成。藉由使用具有相同導電型的電晶體，相較於使用具有複數種導電型之電晶體的情形，製造步驟的數量可減少。例如，可將n-通道電晶體及p-通道電晶體使用為具有相同導電型的電晶體。
另外，圖2描繪使用描繪於圖1A及1B中之該邏輯電路的移位暫存器之結構的範例。圖2係描繪該移位暫存器的結構之範例的電路圖。須注意只要設置二或多級的邏輯電路，不必限制該等邏輯電路的數量。須注意圖2描繪包括在該移位暫存器中的電晶體全部係n-通道電晶體之範 例；然而，本發明之實施例未並受限於此，且可能使用p-通道電晶體。
描繪於圖2中的該移位暫存器包括邏輯電路151、152、以及153。須注意在描繪於圖2中的各邏輯電路中，針對與圖1A及1B中之該邏輯電路相同的部分，視情況使用描繪於圖1A及1B中之該邏輯電路的描述。邏輯電路151、152、以及153全部係順序邏輯電路。
如圖1A及1B中的該邏輯電路，在邏輯電路151中，將作為輸入訊號之訊號CK1輸入至電晶體101的閘極、電晶體104之閘極、電晶體107的閘極、以及電晶體110之閘極；將作為輸入訊號之訊號IN1輸入至電晶體101的源極及汲極之一者及電晶體110的源極及汲極之一者；並將作為輸入訊號之訊號IN2輸入至電晶體104的源極及汲極之一者及電晶體107的源極及汲極之一者。此外，邏輯電路151將電壓狀態依據該等輸入訊號之狀態而設定的訊號OUT1a及OUT1b輸出為輸出訊號。
將訊號OUT1a及OUT1b、以及訊號CK2作為輸入訊號輸入至邏輯電路152，且邏輯電路152將電壓狀態依據該等輸入訊號而設定的訊號OUT2a及OUT2b輸出為輸出訊號。邏輯電路152的組態與邏輯電路151之組態相同。
訊號CK2係取代邏輯電路151中的訊號CK1之輸入至邏輯電路152的訊號。例如，可將在高位準的時序與訊號CK1在高位準之時序不同的時脈訊號使用為訊號CK2。此實施例的移位暫存器可具有訊號CK1所輸入之邏 輯電路與訊號CK2所輸入的邏輯電路彼此電性連接之結構。例如，可能將CK1及CK2之一者輸入至該移位暫存器中的奇數級邏輯電路，並可能將CK1及CK2之另一者輸入至該移位暫存器中的偶數級邏輯電路。
將訊號OUT2a、OUT2b、以及CK1作為輸入訊號輸入至邏輯電路153，且邏輯電路153將電壓狀態依據該等輸入訊號而設定的訊號OUT3a及OUT3b輸出為輸出訊號。邏輯電路153的組態與邏輯電路151之組態相同。
其次，參考圖3描述描繪於圖2中的該移位暫存器之操作的範例。圖3係描繪於圖2中描繪之該移位暫存器的操作之範例的時序圖，並描繪訊號CK1、訊號CK2、訊號IN1、訊號IN2、節點121、節點122、節點123、節點124、訊號OUT1a、訊號OUT1b、訊號OUT2a、訊號OUT2b、訊號OUT3a、以及訊號OUT3b的訊號波形。須注意在圖2的該移位暫存器之操作的範例中，其參考至圖3而描述，該等訊號各者係二進位數位訊號且訊號CK1及CK2係時脈訊號。高電源供應電壓的值等於高位準電壓VH且低電源供應電壓的值等於低位準電壓VL。另外，在此實施例之該邏輯電路的操作中，可將描繪於圖3中的該等訊號各者的電壓狀態反相。
圖2中之該移位暫存器的操作可針對描述分割為複數個週期。將各週期中的操作描述於下文中。
首先，聚焦在邏輯電路151描述各週期中的操作。在週期141中，訊號CK1係在低位準，訊號CK2係在低位 準、訊號IN1係在低位準、且訊號IN2係在高位準。
此時，邏輯電路151中的訊號OUT1a及OUT1b係在低位準。
然後，在週期142中，於時間A2將訊號CK1設定至高位準、訊號CK2仍在低位準、訊號IN1係在高位準、且訊號IN2係在低位準。須注意可能在週期141中將訊號IN1設定至高位準，並可能在週期141中將訊號IN2設定至低位準。
此時，在邏輯電路151中，電晶體101及110係開啟的且電晶體104及107為關閉的。節點121的電位及節點124之電位依據訊號IN1而上昇，並變成等於電壓VH。此外，依據節點121的電位，電晶體102開啟且訊號OUT1a的電壓增加。此時，訊號OUT1a的電壓依據節點121的電位藉由電容器103而增加，並變成等於電壓VH。此係所謂的自舉操作。節點124的電位依據訊號IN1的電壓而上昇，使得節點124的電位變成等於電壓VH。依據節點124的電位，電晶體111開啟且訊號OUT1b的電壓變成電壓VL。此時，將與節點122之電位對應的電壓及低電源供應電壓施加至電容器106，並藉由電容器106將節點122的電位保持特定週期。此外，將與節點124之電位對應的電壓及低電源供應電壓施加至電容器112，並藉由電容器112將節點124的電位保持特定週期。在截止電流不流經電晶體104及110的情形中，將保持在電容器106及112中的該電壓維持成在特定範圍內的值；因此，藉由使 用具有小截止電流的電晶體，諸如可施用至此實施例之該邏輯電路的電晶體，在該電晶體關閉時，可將節點122的電位及節點124之電位維持成在特定範圍內的值。
然後，在週期143中，於時間A3將訊號CK1設定至低位準、訊號CK2仍在低位準、將訊號IN1設定至低位準、並將訊號IN2設定至高位準。
此時，在邏輯電路151中，將電晶體101、104、107、以及110關閉。將節點121之電位保持成與電壓VH相同的值，將節點122之電位保持成電壓VL，將節點123之電位保持成電壓VL，將節點124之電位保持成電壓VH，訊號OUT1a仍在高位準，且訊號OUT1b仍在低位準。
然後，在週期144，訊號CK1仍在低位準，在時間A4將訊號CK2設定至高位準，訊號IN1仍在低位準，且訊號IN2仍在高位準。須注意在時間A3，可能將訊號IN1設定至低位準並可能將訊號IN2設定至高位準。
此時，邏輯電路151維持在週期143中的狀態；因此，訊號OUT1a仍在高位準且訊號OUT1b仍在低位準。
然後，在週期145，訊號CK1仍在低位準，在時間A5將訊號CK2設定至低位準，訊號IN1仍在低位準，且訊號IN2仍在高位準。
此時，邏輯電路151維持在週期144中的狀態；因此，訊號OUT1a仍在高位準且訊號OUT1b仍在低位準。
然後，在週期146中，於時間A6將訊號CK1設定至 高位準、訊號CK2仍在低位準、訊號IN1仍在低位準、且訊號IN2仍在高位準。
此時，在邏輯電路151中，將電晶體101、104、107、以及110開啟，使得節點121的電位及節點124之電位變成等於電壓VL。此外，電晶體102及111依據節點121之電位及節點124的電位關閉。此外，節點122之電位及節點123的電位上昇並變成等於電壓VH。此外，電晶體105及111依據節點122的電位及節點123之電位開啟，且訊號OUT1a的電壓變成電壓VL且訊號OUT1b之電壓變成電壓VH。此時，將與節點122之電位對應的電壓及低電源供應電壓施加至電容器106，並藉由電容器106將節點122的電位保持特定週期。此外，將與節點124之電位對應的電壓及低電源供應電壓施加至電容器112，並藉由電容器112將節點124的電位保持特定週期。在截止電流不流經電晶體104及110的情形中，將保持在電容器106及112中的該電壓維持成在特定範圍內的值；因此，藉由使用具有小截止電流的電晶體，諸如可施用至此實施例之該邏輯電路的電晶體，在該電晶體關閉時，可將節點122的電位及節點124之電位維持成在特定範圍內的值。
在後續週期中，將邏輯電路151在相同狀態中維持特定週期，使得訊號OUT1a的電壓在低位準保持特定週期，且訊號OUT1b的電壓在高位準保持特定週期。
此外，描述在邏輯電路151級之後級中的邏輯電路 (此處，例如，邏輯電路152及153)。須注意各邏輯電路中的操作與邏輯電路151之操作相同，除了輸入訊號及輸出訊號的狀態，因此省略彼等的描述。
首先，在邏輯電路152中，在週期144中，在時間A4將其係輸出訊號的訊號OUT2a設定至高位準，且訊號OUT2b仍在低位準。
在週期145至147中，邏輯電路152維持在與週期144之狀態相同的狀態中，使得訊號OUT2a仍在高位準且訊號OUT2b仍在低位準。
在週期148中，在邏輯電路152中，在時間A8，將訊號OUT2a設定至低位準並將訊號OUT2b設定至高位準。
在邏輯電路153中，在週期146中，在時間A6將係輸出訊號的訊號OUT2a設定至高位準，且訊號OUT2b仍在低位準。
在週期147至149中，邏輯電路153維持在與週期146之狀態相同的狀態中，使得訊號OUT3a仍在高位準且訊號OUT3b仍在低位準。
然後，在週期150中，在邏輯電路152中，在時間A10，將訊號OUT3a設定至低位準並將訊號OUT3b設定至高位準。
雖然未說明，甚至在該移位暫存器包括三或多級之邏輯電路的情形中，輸出訊號的電壓狀態在該等邏輯電路級中係循序地改變的。
如上文所述，此實施例的該移位暫存器可用二種不同電壓狀態將來自該等邏輯電路級之輸出訊號輸出。此外，此實施例的該移位暫存器包括儲存電容器，以將電晶體的閘極電位保持特定週期，其用於將該輸出訊號設定在高位準或低位準，以及有小截止電流並包括供通道形成層使用之氧化物半導體層的電晶體。使用上述結構，因為降低經由電晶體的漏電流，可在特定週期內將保持在該儲存電容器中的電壓維持為在特定範圍內的值。因此，可抑制故障。此外，由於該電晶體使漏電流降低導致功率消耗降低。另外，在包括作為通道形成層之氧化物半導體層的電晶體中，該氧化物半導體層有低雜質濃度；因此，臨界電壓中的改變甚小。通常，若在包括複數個電晶體的移位暫存器中，該等電晶體之臨界電壓顯著地改變，開啟所有電晶體的電壓甚高。藉由將包括作為通道形成層之氧化物半導體層的電晶體用於此實施例之移位暫存器，可降低功率消耗。
另外，此實施例描述使用移位暫存器形成的半導體裝置，其係本發明之針對驅動器電路的實施例。須注意在此實施例中，將顯示裝置描述為範例，其中將至少一部分的驅動器電路及包括顯示狀態係由該驅動器電路所控制之像素的像素部設置在一基材上方。
圖4A描繪主動矩陣顯示裝置之方塊圖的範例。將像素部5301、第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、以及訊號線驅動器電路5304設置在顯示 裝置中的基材5300上方。在像素部5301中，設置從訊號線驅動器電路5304延伸之複數條訊號線，並設置從第一掃描線驅動器電路5302及第二掃描線驅動器電路5303延伸的複數條掃描線。須注意在該等掃描線及該等訊號線彼此相交的區域中將包括顯示元件的各像素設置成矩陣。經由連接部，諸如可撓性印刷電路(FPC)，將該顯示裝置的基材5300連接至時序控制電路5305(也稱為控制器或控制IC)。
在圖4A中，將第一掃描線驅動器電路5302、第二掃描線驅動器電路5303、以及訊號線驅動器電路5304形成在設有像素部5301的基材5300上方。因此，將設置在外側的驅動器電路等之組件的數量降低，使得可實現成本降低。另外，若將該驅動器電路設置在基材5300外側，將需要延伸佈線且佈線的連接數量將增加，但藉由將驅動器電路設置在基材5300上方，可降低佈線的連接數量。因此，可實現可靠度及良率的改善。
須注意，例如，時序控制電路5305將第一掃描線驅動器電路開始訊號(GSP1)及第一掃描線驅動器電路時脈訊號(GCK1)供應至第一掃描線驅動器電路5302。例如，時序控制電路5305將第二掃描線驅動器電路開始訊號(GSP2)(也稱為開始脈衝)及掃描線驅動器電路時脈訊號(GCK2)供應至第二掃描線驅動器電路5303。例如，時序控制電路5305將訊號線驅動器電路開始訊號(SSP)、訊號線驅動器電路時脈訊號(SCK)、視訊訊號資料(DATA)(也 簡稱為視訊訊號)、以及鎖存訊號(LAT)供應至訊號線驅動器電路5304。各時脈訊號可能係具有移位相之複數個時脈訊號，或可能以藉由將時脈訊號反相而得到的訊號(CKB)共同供應。第一掃描線驅動器電路開始訊號、第二掃描線驅動器電路開始訊號、掃描線驅動器電路時脈訊號、訊號線驅動器電路開始訊號、以及訊號線驅動器電路時脈訊號各者的數量可能係複數。在此實施例的半導體裝置中，可將第一掃描線驅動器電路5302及第二掃描線驅動器電路5303之一者省略。
圖4B描繪將具有低驅動頻率的各電路(例如，第一掃描線驅動器電路5302及第二掃描線驅動器電路5303)形成在設有像素部5301之基材5300上方，並將訊號線驅動器電路5304形成在與設有像素部5301的該基材不同之另一基材上方的結構。使用此結構，形成在基材5300上方的驅動器電路可使用具有比使用單晶半導體形成之電晶體的場效遷移率更低之場效遷移率的薄膜電晶體形成。因此，可達成該顯示裝置之尺寸的增加、步驟數量之減少、成本的降低、或良率之改善等。
圖5A及5B描繪包括n-通道TFT的訊號線驅動器電路之結構及操作的範例。
描繪於圖5A中的訊號線驅動器電路包括移位暫存器5601及切換電路5602。切換電路5602包括複數個切換電路5602_1至5602_N(N係大於或等於2之自然數)。切換電路5602_1至5602_N各者包括複數個薄膜電晶體 5603_1至5603_k(k係大於或等於2的自然數)。此處，描述薄膜電晶體5603_1至5603_k係n-通道TFT的範例。
將切換電路5602_1使用為範例，描述該訊號線驅動器電路的連接關係。分別將薄膜電晶體5603_1至5603_k的源極及汲極之一者電性連接至佈線5604_1至5604_k。分別將薄膜電晶體5603_1至5603_k的源極及汲極之另一者電性連接至訊號線S1至Sk。將薄膜電晶體5603_1至5603_k的閘極電性連接至佈線5605_1。
移位暫存器5601具有藉由將高位準訊號循序地輸出至佈線5605_1至5605_N而循序地選擇切換電路5602_1至5602_N的功能。
切換電路5602_1具有分別控制佈線5604_1至5604_k及訊號線S1至Sk之間的導通狀態之功能，亦即，控制是否將佈線5604_1至5604_k的電位分別供應至訊號線S1至Sk的功能。因此，切換電路5602_1具有選擇器的功能。再者，薄膜電晶體5603_1至5603_k分別具有控制佈線5604_1至5604_k及訊號線S1至Sk之間的導通狀態之功能，亦即，控制是否將佈線5604_1至5604_k的電位分別供應至訊號線S1至Sk的功能。以此方式，薄膜電晶體5603_1至5603_k各者的功能如同開關。
須注意將視訊訊號資料(DATA)輸入至各佈線5604_1至5604_k。在許多情形中，該視訊訊號資料(DATA)係對應於影像資料或影像訊號的類比訊號。
其次，參考圖5B之時序圖，描述圖5A之訊號線驅 動器電路的操作。在圖5B中，描繪訊號Sout_1至Sout_N及訊號Vdata_1至Vdata_k的範例。訊號Sout_1至Sout_N係移位暫存器5601之輸出訊號的範例，且訊號Vdata_1至Vdata_k係輸入至佈線5604_1至5604_k之訊號的範例。須注意該訊號線驅動器電路的一操作週期對應於顯示裝置中的一閘極選擇週期。例如，將一閘極選擇週期分割為週期T1至TN。週期T1至TN係用於將視訊訊號資料(DATA)寫至屬於已選擇列之像素的週期。
在週期T1至TN中，移位暫存器5601將高位準訊號循序地輸出至佈線5605_1至5605_N。例如，在週期T1，移位暫存器5601將H位準訊號輸出至佈線5605_1。然後，將薄膜電晶體5603_1至5603_k開啟，使得佈線5604_1至5604_k與訊號線S1至Sk電性連接。此時，將Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。分別經由薄膜電晶體5603_1至5603_k將Data(S1)至Data(Sk)輸入至在第一至第k行中之已選擇列中的像素。因此，在週期T1至TN中，將視訊訊號資料(DATA)循序地寫至每k行之已選擇列中的像素。
因此藉由將視訊訊號資料(DATA)寫至每複數行的像素中，可減少視訊訊號資料(DATA)的數量或佈線的數量。因此，可減少至外部電路的連接。藉由將視訊訊號寫至每複數行的像素，寫入時間可延長且可防止視訊訊號的不充份寫入。
須注意可將係本發明之實施例的該移位暫存器使用為 移位暫存器5601。
其次，描述掃描線驅動器電路的組態。該掃描線驅動器電路包括移位暫存器。此外，該掃描線驅動器電路在部分情形中包括位準移位器、或緩衝器等。在該掃描線驅動器電路中，選擇訊號係由該移位暫存器產生。該已產生之選擇訊號藉由該緩衝器緩衝及放大，並將所產生的訊號供應至對應掃描線。將一線像素中的該等電晶體之閘極電性連接至該掃描線。因為在一線像素中的該等電晶體必須同時開啟，使用可供應大電流的緩衝器。
如上文所述，可將係本發明之實施例的移位暫存器施用至半導體裝置的驅動器電路。藉由使用係本發明之實施例的該移位暫存器，單位影像的顯示週期可延長；因此，例如，在顯示靜態影像的情形中，可減少功率消耗。
(實施例2)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
參考圖31A及31B以及圖6A至6E描述半導體裝置的一實施例及此實施例之半導體裝置的製造方法。
圖31A及31B描繪半導體裝置之平面結構及橫剖面結構的範例。描繪於圖31A及31B之薄膜電晶體410係頂閘極薄膜電晶體的一種。
圖31A係具有頂閘極結構之薄膜電晶體410的平面 圖，且圖31B係沿著圖31A之C1-C2取得的橫剖面圖。
薄膜電晶體410在基材400上方包括絕緣層407、氧化物半導體層412、源極或汲極電極層415a、源極或汲極電極層415b、閘極絕緣層402、以及閘極電極層411。將佈線層414a及佈線層414b設置成分別與源極或汲極電極層415a及源極或汲極電極層415b接觸或及電性連接。
雖然提供將單閘極薄膜電晶體使用為薄膜電晶體410的描述，可能依需要形成包括複數個通道形成區域的多閘極薄膜電晶體。
參考圖6A至6E於下文描述在基材400上方製造薄膜電晶體410的處理。
只要基材至少具有耐熱性以承受稍後實施的熱處理，可使用為具有絕緣表面之基材400的基材並無特別限制。可使用以鋇硼矽酸玻璃基材、或鋁硼矽酸玻璃基材等形成的玻璃基材。
當稍後實施之熱處理的溫度甚高時，將具有730℃或更高之應變點的基材使用為該玻璃基材較佳。例如，可將玻璃材料，諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃，使用為該玻璃基材的材料。須注意藉由將氧化鋇(BaO)及氧化硼(B2O3)包含成使得BaO之量大於B2O3的量，玻璃基材係耐熱的並有更實際的用途。因此，使用將BaO及B2O3包含成使得BaO的量大於B2O3之量的玻璃基材為佳。
須注意，可能將使用絕緣體，諸如陶瓷基材、石英基 材、或藍寶石基材，形成的基材使用為基材400，以取代上述之玻璃基材。或者，可能使用晶體化玻璃基材等。或者，視情況可使用塑膠基材等。
首先，將使用為基膜的絕緣層407形成在具有絕緣表面之基材400上方。將氧化物絕緣層，諸如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁層，使用為與該氧化物半導體層接觸的絕緣層407為佳。雖然可將電漿CVD法、或濺鍍法等使用為用於形成絕緣層407的方法，使用濺鍍法形成絕緣層407為佳，使得包含在絕緣層407中的氫儘可能的低。
在此實施例中，使用濺鍍法將氧化矽層形成為絕緣層407。將基材400轉移至處理室，並將氫及濕氣已自其移除且包含高純度氧的濺鍍氣體導入，從而使用矽目標將氧化矽層形成為在基材400上方的絕緣層407。基材400可能在室溫或可能加熱。
例如，在下列條件下使用RF濺鍍法形成氧化矽膜：將石英(較佳地，合成石英)使用為目標；基材溫度為108℃；基材與目標之間的距離(T-S距離)為60mm；壓力為0.4帕；高頻功率為1.5kW；且大氣為包含氧及氬(氧對氬的流動率為1：1(各者的流動率為25sccm))的大氣。氧化矽膜的厚度為100nm。須注意當該氧化矽形成時，可將矽目標使用為所使用的目標，以取代石英(較佳地，合成石英)。將氧或氧及氬的混合氣體使用為濺鍍氣體。
在該情形中，移除該處理室中的殘餘濕氣，形成絕緣 層407較佳。此係用於防止氫、羥基、及濕氣包含在絕緣層407中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之絕緣層407中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成絕緣層407時所使用的濺鍍氣體為佳。
濺鍍法的範例包括將高頻電源使用為濺鍍電源之RF濺鍍法、使用DC電源之DC濺鍍法、以及以脈衝方式施加偏壓的脈衝DC濺鍍法。RF濺鍍法主要使用在形成絕緣膜的情形中，且DC濺鍍法主要使用在形成金屬膜的情形中。
此外，也有可設定複數個不同材料之目標的多源濺鍍設備。使用該多源濺鍍設備，可形成待堆疊在相同室中之不同材料的膜，或可同時將用於膜形成的複數種材料排放在同室中。
此外，有在該室內側設有磁系統的濺鍍設備，其係用於磁控濺鍍法，且有用於ECR濺鍍法的濺鍍設備，其中使用用微波製造的電漿，而不使用輝光放電。
此外，作為使用濺鍍法的沈積法，也有目標基材及濺 鍍氣體成份在沈積期間彼此化學地反應，以形成其之薄化合物膜的反應濺鍍法，以及在沈積期間也將電壓施加至基材的偏壓濺鍍法。
另外，絕緣層407可能具有將，例如，氮化物絕緣層，諸如氮化矽層、氮化氧化矽層、氮化鋁層、或氮化氧化鋁層、以及氧化物絕緣層以此次序自基材400側堆疊的疊層結構。
例如，將氫及濕氣自其移除且其包含氮之高純度濺鍍氣體導入並使用矽目標，從而將氮化矽層形成在氧化矽層及基材之間。在此情形中，與該氧化矽層相似，移除殘餘在處理室中的濕氣，形成該氮化矽層為佳。
在形成該氮化矽層的情形中，基材可能在膜形成時加熱。
在將該氮化矽層及該氧化矽層之堆疊設置為絕緣層407的情形中，該氮化矽層及該氧化矽層可在相同之處理室中使用共同的矽目標形成。在包含氮之蝕刻氣體導入後，首先使用載置在該處理室中的矽目標形成氮化矽層，然後將該蝕刻氣體切換為包含氧之蝕刻氣體並使用相同矽目標以形成氧化矽層。因為該氮化矽層及該氧化矽層可連續地形成而不曝露於空氣中，可防止將雜質，諸如氫及濕氣，吸收在該氮化矽層的表面上。
然後，在絕緣層407上方，將氧化物半導體膜形成至2nm至200nm(含)的厚度。
另外，為使包含在氧化物半導體膜中的氫、羥基、及 濕氣儘可能的少，在濺鍍設備的預熱室中將絕緣層407形成於其上方之基材400受用於膜形成之預處理的預熱為佳，使得將吸收至基材400的雜質，諸如氫及濕氣，消除。須注意低溫泵係設置在該預熱室中的抽氣單元為佳。須注意可能省略此預熱處理。另外，此預熱可能相似地在閘極絕緣層402尚未形成於其上方的基材400上，以及上達源極或汲極電極層415a及源極或汲極電極層415b之層已於其上方形成的基材400上實施。
須注意在使用濺鍍法形成該氧化物半導體膜之前，使用導入氬氣體並產生電漿的反濺鍍將附於絕緣層407之表面上的灰塵移除為佳。該反濺鍍係指未將電壓應用至該目標側，在氬大氣中將高頻電源使用為應用至該基材側的電壓，使得電漿產生以修改該基材之表面的方法。須注意，可能使用氮大氣、氦大氣、或氧大氣等取代氬大氣。
該氧化物半導體膜係使用濺鍍法形成。該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜形成。在此實施例中，該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。另外，氧化物半導體膜可在 稀有氣體(典型係氬)大氣、氧大氣、或包含稀有氣體(典型為氬)及氧之混合大氣中使用濺鍍法形成。在使用濺鍍法的情形中，可能將包含2重量百分比至10重量百分比(含)之SiO2的目標用於膜形成。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜時所使用的濺鍍氣體為佳。
可將氧化鋅包含為其主成份之金屬氧化物目標使用為以濺鍍法形成該氧化物半導體膜的目標。可將包含In、Ga、以及Zn(以In2O3：Ga2O3：ZnO=1：1：1[莫耳百分比]，In：Ga：Zn=1：1：0.5[原子數百分比]的組成比率)之氧化物半導體膜形成目標使用為金屬氧化物目標的另一範例。或者，可能使用包含In、Ga、以及Zn(In：Ga：Zn的組成比率=1：1：1或1：1：2[原子數百分比])的氧化物半導體膜形成目標。在由空間等所佔據之區域以外的部分之容積相關於已形成的該氧化物半導體膜形成目標之總容積的比率(也稱為該氧化物半導體膜形成目標的填充率)為90%至100%(含)，95%至99.9%(含)為佳。使用具有高填充率的氧化物半導體膜形成目標，形成緻密氧化物半導體膜。
將該基材保持在維持降壓的處理室中，將氫及濕氣已自其移除的濺鍍氣體導入殘餘濕氣已自其移除的處理室中，並將金屬氧化物使用為目標，將該氧化物半導體膜形成在基材400上方。為移除殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇 華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除(也將含碳原子之化合物移除更佳)，從而可將形成於該沈積室中之該氧化物半導體膜中的雜質濃度降低。該基材可能在形成該氧化物半導體膜時加熱。
該沈積條件的範例如下：基材溫度為室溫、基材與目標之間的距離為60mm、壓力為0.4帕、DC功率為0.5kW、且大氣係包含氧及氬(氧對氬的流動率為15sccm：30sccm)的大氣。因為可減少在膜形成時產生的粉末物質(也稱為粒子或灰塵)且可使膜厚度均勻，使用脈衝DC電源為佳。該氧化物半導體膜具有5nm至30nm(含)的厚度為佳。須注意適當厚度係取決於所使用的氧化物半導體材料，且該厚度可能依據材料選擇。
然後，在第一光微影處理中，將該氧化物半導體膜處理成島形氧化物半導體層412(參見圖6A)。用於形成島形氧化物半導體層412的光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
須注意該氧化物半導體膜的蝕刻可能係乾蝕刻、濕蝕刻、或乾蝕刻及濕蝕刻二者。
將包含氯(氯基氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體使用為用於乾蝕刻的蝕刻氣體為佳。
或者，可使用包含氟(氟基氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3))之氣體；溴化氫(HBr)；氧(O2)；加入稀有氣體，諸如氦(He)或氬(Ar)，之任何此等氣體等。
可將平行板RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法使用為該乾蝕刻法。為將該膜蝕刻為期望形狀，視情況調整蝕刻條件(施加至線圈形電極的電力量、施加至基材側上之電極的電力量、或在基材側上之電極的溫度等)。
可將磷酸、乙酸及硝酸的混合溶液等使用為用於濕蝕刻的蝕刻劑。或者，可能使用ITO07N(由KANTO CHEMICAL CO.,INC.製造)。
使用在該濕蝕刻中的該蝕刻劑係藉由與已蝕除之材料共同清洗而移除。可能將包括該蝕刻劑及已蝕除材料的廢液純化，並可能重用該材料。當包括在該氧化物半導體層中的材料，諸如銦，係從蝕刻後的廢液收集並重用時，該等資源可有效率地使用且可降低成本。
該等蝕刻條件(諸如，蝕刻劑、蝕刻時間、及溫度)取決於該材料而適當地調整，使得可將該氧化物半導體層蝕刻成具有期望形狀。
在此實施例中，將磷酸、乙酸及硝酸之混合溶液使用為蝕刻劑以濕蝕刻法將該氧化物半導體膜處理為島形氧化物半導體層412。
在此實施例中，氧化物半導體層412受第一熱處理。 第一熱處理的溫度高於或等於400℃且低於或等於750℃，高於或等於400℃且低於該基材的應變點為佳。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中以450℃在該氧化物半導體層上實施一小時，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中；因此，得到該氧化物半導體層。經由該第一熱處理，可實行氧化物半導體層412的脫水或脫氫。
用於熱處理的設備並未受限於電爐，且可能係設有使用來自加熱元件，諸如電阻加熱元件，之熱傳導或熱幅射加熱待處理物件之裝置的設備。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(射線照射快速熱退火)設備。LRTA設備藉由發射自燈，諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈，之光幅射(電磁波)加熱待處理物件的設備。GRTA設備係使用高溫氣體之用於熱處理的設備。將難以由於熱處理而與待處理物件反應之惰性氣體，諸如氮，或稀有氣體，諸如氬，使用為該氣體。
例如，可能將作為該第一熱處理之GRTA實施如下。將該基材轉移並置入已加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，並將已加熱至高溫的惰性氣體轉移及取出。GRTA致能在短時間中的高溫熱處理。
須注意在該第一熱處理中，不將水、及氫等包括在氮或稀有氣體，諸如氦、氖、或氬，中為佳。或者，導入用 於該熱處理之設備中的氮或稀有氣體，諸如氦、氖、或氬，具有6N(99.9999%)或以上的純度為佳，7N(99.99999%)或以上的純度較佳(亦即，將雜質濃度設定為1ppm或以下，設定為0.1ppm或以下較佳)。
另外，取決第一熱處理的條件或該氧化物半導體層之材料，可能將該氧化物半導體層晶體化為微晶膜或多晶膜。例如，可能將該氧化物半導體層晶體化成變為具有90%或以上，或80%或以上之結晶度的微晶氧化物半導體膜。另外，取決於第一熱處理的條件及該氧化物半導體層的材料，該氧化物半導體層可能變成不含晶體成份之非晶氧化物半導體膜。該氧化物半導體層可能變成將微晶部分(具有大於或等於1nm且少於或等於20nm的粒徑，典型地，大於或等於2nm且少於或等於4nm)混合入非晶氧化物半導體中的氧化物半導體膜。
或者，該氧化物半導體層的第一熱處理可能在尚未處理為島形氧化物半導體層的該氧化物半導體膜上實施。在該情形中，在第一熱處理之後，將該基材自加熱設備取出並實施光微影處理。
對該氧化物半導體層具有脫水或脫氫之效果的熱處理可能在下列任何時機實施：在該氧化物半導體層形成之後；在源極電極層及汲極電極層形成在該氧化物半導體層上方之後；以及在閘極絕緣層形成在該源極電極層及汲極電極層上方之後。
其次，將導電膜形成在絕緣層407及氧化物半導體層 412上方。可能使用，例如濺鍍法或真空蒸鍍法，形成該導電膜。作為該導電膜之材料的有選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；包括任何上述元素的合金；以及包含任何此等元素之組合的合金膜等。另外，可能使用選自錳、鎂、鋯、鈹、及釷之一或多種材料。該導電膜可能具有單層結構或二或多層的疊層結構。例如，可提供包括矽之鋁膜的單層結構、將鈦膜堆疊在鋁膜上方的二層結構、及將Ti膜、鋁膜、以及Ti膜以出現次序堆疊的三層結構等。或者，可能使用Al與選自下列之一或複數種元素之組合的膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)。
實施第二光微影處理。將光阻遮罩形成在該導電膜上方並實施選擇性的蝕刻，使得源極或汲極電極層415a及源極或汲極電極層415b形成。然後，移除該光阻遮罩(參見圖6B)。須注意該源極電極層及該汲極電極層具有錐形形狀為佳，因為可改善堆疊於彼等上方之閘極絕緣層的覆蓋率。
在此實施例中，使用濺鍍法將用於源極或汲極電極層415a及源極或汲極電極層415b之鈦膜形成至150nm的厚度。
須注意視情況調整材料及蝕刻條件，使得在蝕刻該導電膜時，不移除氧化物半導體層412且不使在氧化物半導體層412下方的絕緣層407曝露。
須注意在第二光微影處理中，僅有部分的氧化物半導 體層412受蝕刻，從而可能形成具有溝槽(凹陷部)的氧化物半導體層。用於形成源極或汲極電極層415a及源極或汲極電極層415b的該光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
將紫外光、KrF雷射光束、或ArF雷射光束使用為用於在該第二光微影處理中形成光阻遮罩的曝光。待於稍後形成之該薄膜電晶體的通道長度L係取決於在氧化物半導體層412上方彼此相鄰之該源極電極層的底部及汲極電極層之底部間的區間寬度。須注意當曝光在該通道長度L短於25nm之情形中實施時，將具有數奈米至數十奈米之極短波長的極紫外光使用為用於在該第二光微影處理中形成光阻遮罩的曝光。使用極紫外光的曝光導致高解析度及大景深。因此，可將待於稍後形成之薄膜電晶體的通道長度L設定為10nm至1000nm(含)。因此，電路的操作速度可增加，另外，截止電流可顯著地小至使得可實現低功率消耗。
其次，將閘極絕緣層402形成在絕緣層407、氧化物半導體層412、源極或汲極電極層415a、以及源極或汲極電極層415b上方(參見圖6C)。
可使用氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、及氧化鋁層之任一者以電漿CVD法、或濺鍍法等將閘極絕緣層402形成為單層結構或疊層結構。須注意使用濺鍍法形成閘極絕緣層402為佳，使得閘極絕緣層402 包含儘可能少的氫。在氧化矽膜係使用濺鍍法形成的情形中，將矽目標或石英目標使用為目標，並將氧及氬的混合氣體使用為濺鍍氣體。
閘極絕緣層402可能具有氧化矽層及氮化矽層係從源極或汲極電極層415a及源極或汲極電極層415b側堆疊的結構。例如，將具有5nm至300nm(含)之厚度的氧化矽層(SiOx(x>0))形成為第一閘極絕緣層，並將具有50nm至200nm(含)之厚度的氮化矽層(SiNy(y>0))堆疊為在第一閘極絕緣層上方的第二閘極絕緣層；因此，可能形成具有100nm之厚度的閘極絕緣層。在此實施例中，在下列條件下，使用RF濺鍍法將氧化矽層形成至100nm的厚度：壓力為0.4帕；高頻功率為1.5kW；且該大氣係包含氧及氬(氧對氬的流動率為1：1(各者流動率均為25sccm))的大氣。
然後，實施第三光微影處理。形成光阻遮罩並實施選擇性的蝕刻，以移除部分的閘極絕緣層402，使得分別到達源極或汲極電極層415a及源極或汲極電極層415b之開口421a及421b形成(參見圖6D)。
然後，在導電膜形成在閘極絕緣層402上方及開口421a及421b中之後，在第四光微影處理中，形成閘極電極層411及佈線層414a及414b。須注意光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
另外，可使用任何金屬材料，諸如鉬、鈦、鉻、鉭、 鎢、鋁、銅、釹、以及鈧，以及將任何此等材料包含為主成份之合金材料將閘極電極層411及佈線層414a及414b形成為單層結構或疊層結構。
作為閘極電極層411及佈線層414a及414b各者的二層結構，例如，將鉬層堆疊在鋁層上方的二層結構、將鉬層堆疊在銅層上方的二層結構、將氮化鈦層或氮化鉭堆疊在銅層上方的二層結構、或堆疊氮化鈦層及鉬層之二層結構較佳。作為三層結構，鎢層或氮化鎢層、鋁及矽的合金層或鋁及鈦之合金層、以及氮化鈦層或鈦層的堆疊較佳。須注意該閘極電極層可能使用光透射導電膜形成。可將光透射導電氧化物提供為光透射導電膜的範例。
在此實施例中，使用濺鍍法將用於閘極電極層411及佈線層414a及414b之鈦膜形成至150nm的厚度。
其次，在惰性氣體大氣或氧氣體大氣中實施第二熱處理(200℃至400℃(含)為佳，例如，從250℃至350℃(含))。在此實施例中，該第二熱處理在氮大氣中以250℃實施一小時。該第二熱處理可能在保護絕緣層或平坦化絕緣層形成在薄膜電晶體410上方之後實施。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。在降壓下，加熱時間可縮短。
經由上述步驟，可形成包括將氫、濕氣、氫化物、或氫氧化合物的濃度降低之氧化物半導體層412的薄膜電晶體410(參見圖6E)。
可能將保護絕緣層或用於平坦化之平坦化絕緣層設置在薄膜電晶體410上方。例如，可能使用任何氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、及氧化鋁層將該保護絕緣層形成為單層結構或疊層結構。
可使用耐熱有機材料，諸如聚醯亞胺、丙烯酸樹脂、苯環丁烯樹脂，聚醯胺、或環氧樹脂，形成該平坦化絕緣層。除了此等有機材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。須注意該平坦化絕緣層可能藉由堆疊使用任何此等材料形成之複數絕緣膜而形成。
須注意矽氧烷基樹脂對應於將矽氧烷基材料使用為起始材料形成之包括Si-O-Si鍵的樹脂。該矽氧烷基樹脂可能包括作為取代基的有機基(例如，烷基或芳基)或氟基。此外，該有機基可能包括氟基。
形成該平坦化絕緣層的方法並無特別限制，且可取決於材料而使用下列方法或機構：諸如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴濺塗佈法、或液滴排放法(例如，噴墨法、絲網列印、或平版印刷)之方法，或諸如刮刀、滾筒塗佈機、簾幕塗佈機、或刮刀塗佈機的工具。
此實施例可用與任何其他實施例適當地組合的方式實施。
如上述地在形成該氧化物半導體膜時將殘餘在反應大氣中的濕氣移除，從而可降低在該氧化物半導體膜中之氫及氫化物的濃度。因此，該氧化物半導體膜可係穩定的。
因此，包括具有該氧化物半導體層之薄膜電晶體的半導體裝置可具有穩定的電氣特徵及高可靠性。
(實施例3)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的另一範例揭示在此說明書中。可能將與實施例2中的部分相似之部分、及具有與實施例2中之該等部分的功能相似之功能的部分、以及與實施例2中的步驟相似之步驟如實施例2地處理，並省略重複描述。此外，也省略相同部分的詳細描述。
參考圖7A及7B以及圖8A至8E描述半導體裝置的一實施例及此實施例之半導體裝置的製造方法。
圖7A及7B描繪半導體裝置之平面結構及橫剖面結構的範例。描繪於圖7A及7B之薄膜電晶體460係頂閘極薄膜電晶體的一種。
圖7A係具有頂閘極結構之薄膜電晶體460的平面圖，且圖7B係沿著圖7A之D1-D2取得的橫剖面圖。
薄膜電晶體460在具有絕緣表面之基材450上方包括絕緣層457、源極或汲極電極層465a(465a1及465a2)、氧化物半導體層462、源極或汲極電極層465b、佈線層468、閘極絕緣層452、以及閘極電極層461(461a及 461b)。經由佈線層468將源極或汲極電極層465a(465a1及465a2)電性連接至佈線層464。雖然未描繪，經由形成在閘極絕緣層452中的開口將源極或汲極電極層465b電性連接至佈線層。
參考圖8A至8E於下文描述在基材450上方製造薄膜電晶體460的處理。
首先，將作為基膜使用的絕緣層457形成在基材450上方。
在此實施例中，使用濺鍍法將氧化矽層形成為絕緣層457。將基材450轉移至處理室，並將氫及濕氣已自其移除且包含氧之高純度濺鍍氣體導入，從而使用矽目標或石英(合成石英為佳)，將氧化矽層形成為在基材450上方的絕緣層457。將氧或氧及氬的混合氣體使用為濺鍍氣體。
例如，在下列條件下使用RF濺鍍法形成氧化矽膜：濺鍍氣體的純度為6N；使用石英(較佳地，合成石英)；基材溫度為108℃；基材與目標之間的距離(T-S距離)為60mm；壓力為0.4帕；高頻功率為1.5kW；且大氣為包含氧及氬(氧對氬的流動率為1：1(各者的流動率均為25sccm))的大氣。氧化矽膜的厚度為100nm。須注意當該氧化矽形成時，可將矽目標使用為所使用的目標，以取代石英(較佳地，合成石英)。
在該情形中，移除該處理室中的殘餘濕氣，形成絕緣層457較佳。此係用於防止氫、羥基、及濕氣包含在絕緣層457中。在以低溫泵真空化的沈積室中，將氫原子、及 包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之絕緣層457中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成絕緣層457時所使用的濺鍍氣體為佳。
另外，絕緣層457可能具有將，例如，氮化物絕緣層，諸如氮化矽層、氮化氧化矽層、氮化鋁層、或氮化氧化鋁層、以及氧化物絕緣層以此次序自基材450側堆疊的疊層結構。
例如，將氫及濕氣自其移除且其包含氮之高純度濺鍍氣體導入並使用矽目標，從而將氮化矽層形成在氧化矽層及基材之間。在此情形中，與該氧化矽層相似，移除處理室中的殘餘濕氣，形成該氮化矽層為佳。
其次，將導電膜形成在絕緣層457上方並實施第一光微影處理。將光阻遮罩形成在該導電膜上方並實施選擇性的蝕刻，使得源極或汲極電極層465a1及465a2形成。然後，移除該光阻遮罩(參見圖8A)。源極或汲極電極層465a1及465a2似乎在交叉部中受分割；然而，源極或汲極電極層465a1及465a2係連續膜。須注意該源極電極層及該汲極電極層具有錐形形狀為佳，因為可改善堆疊於彼等上方之閘極絕緣層的覆蓋率。
作為源極或汲極電極層465a1及465a2之材料的有選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；包括任何上述元素的合金；以及包含任何此等元素之組合的合金膜 等。另外，可能使用選自錳、鎂、鋯、鈹、及釷之一或多種材料。該導電膜可能具有單層結構或二或多層的疊層結構。例如，可提供包括矽之鋁膜的單層結構、將鈦膜堆疊在鋁膜上方的二層結構、及將Ti膜、鋁膜、以及Ti膜以出現次序堆疊的三層結構等。或者，可能使用Al與選自下列之一或複數種元素之組合的膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)。
在此實施例中，使用濺鍍法將用於源極或汲極電極層465a1及465a2之鈦膜形成至150nm的厚度。
然後，在閘極絕緣層452上方，將氧化物半導體膜形成至2nm至200nm(含)的厚度。
然後，形成氧化物半導體膜且在第二光微影處理中，將該氧化物半導體膜處理成島形氧化物半導體層462(參見圖8B)。在此實施例中，該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。
將該基材保持在維持降壓的處理室中，將氫及濕氣已自其移除的濺鍍氣體導入殘餘濕氣已自其移除的處理室中，並將金屬氧化物使用為目標，將該氧化物半導體膜沈積在基材450上方。為移除殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除(也將含碳原子之化合物 移除更佳)，從而可將形成於該沈積室中之該氧化物半導體膜中的雜質濃度降低。該基材可能在形成該氧化物半導體膜時加熱。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜時所使用的濺鍍氣體為佳。
該沈積條件的範例如下：基材溫度為室溫、基材與目標之間的距離為60mm、壓力為0.4帕、DC功率為0.5kW、且大氣係包含氧及氬(氧對氬的流動率為15sccm：30sccm)的大氣。因為可減少在膜形成時產生的粉末物質(也稱為粒子或灰塵)且可使膜厚度均勻，使用脈衝DC電源為佳。該氧化物半導體膜具有5nm至30nm(含)的厚度為佳。須注意適當厚度係取決於所使用的氧化物半導體材料，且該厚度可能依據材料選擇。
在此實施例中，將磷酸、乙酸及硝酸之混合溶液使用為蝕刻劑以濕蝕刻法將該氧化物半導體膜處理為島形氧化物半導體層462。
其次，氧化物半導體層462受第一熱處理。第一熱處理的溫度高於或等於400℃且低於或等於750℃，高於或等於400℃且低於該基材的應變點為佳。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中以450℃在該氧化物半導體層上實施一小時，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中；因此，得到該氧化物半導體層。經由該 第一熱處理，可實行氧化物半導體層462的脫水或脫氫。
用於熱處理的設備並未受限於電爐，且可能係設有使用來自加熱元件，諸如電阻加熱元件，之熱傳導或熱幅射加熱待處理物件之裝置的設備。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(射線照射快速熱退火)設備。例如，可能將作為該第一熱處理之GRTA實施如下。將該基材轉移並置入已加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，並將已加熱至高溫的惰性氣體轉移及取出。GRTA致能在短時間中的高溫熱處理。
須注意在該第一熱處理中，不將水、及氫等包括在氮或稀有氣體，諸如氦、氖、或氬，中為佳。或者，導入用於該熱處理之設備中的氮或稀有氣體，諸如氦、氖、或氬，具有6N(99.9999%)或以上的純度為佳，7N(99.99999%)或以上的純度較佳(亦即，將雜質濃度設定為1ppm或以下，設定為0.1ppm或以下較佳)。
另外，取決第一熱處理的條件或該氧化物半導體層之材料，可能將該氧化物半導體層晶體化為微晶膜或多晶膜。
或者，該氧化物半導體層的第一熱處理可能在尚未處理為島形氧化物半導體層的該氧化物半導體膜上實施。在該情形中，在第一熱處理之後，將該基材自加熱設備取出並實施光微影處理。
對該氧化物半導體層具有脫水或脫氫之效果的熱處理 可能在下列任何時機實施：在該氧化物半導體層形成之後；在源極電極層及汲極電極層形成在該氧化物半導體層上方之後；以及在閘極絕緣層形成在該源極電極層及汲極電極層上方之後。
其次，將導電膜形成在絕緣層457及氧化物半導體層462的上方並實施第三光微影處理。將光阻遮罩形成在該導電膜上方並實施選擇性的蝕刻，使得源極或汲極電極層465b及佈線層468形成。然後，移除該光阻遮罩(參見圖8C)。源極或汲極電極層465b及佈線層468可能使用與源極或汲極電極層465a1及465a2相似的材料及步驟形成。
在此實施例中，使用濺鍍法將用於源極或汲極電極層465b及佈線層468之鈦膜形成至150nm的厚度。在此實施例中，將相同鈦膜用於源極或汲極電極層465a1及465a2以及源極或汲極電極層465b，使得源極或汲極電極層465a1及465a2的蝕刻率與源極或汲極電極層465b之蝕刻率相同或實質相同。因此，將佈線層468設置在源極或汲極電極層465a2之不為氧化物半導體層462所覆蓋的部分上方，以防止當蝕刻源極或汲極電極層465b時，源極或汲極電極層465a1及465a2受蝕刻。在蝕刻步驟中使用提供源極或汲極電極層465b對源極或汲極電極層465a1及465a2的高選擇性比率之不同材料的情形中，無須設置在蝕刻時保護源極或汲極電極層465a2的佈線層468。
須注意視情況將材料及蝕刻條件調整成使得當導電膜 受蝕刻時，不移除氧化物半導體層462。
須注意在第三光微影處理中，僅有部分的氧化物半導體層462受蝕刻，從而可能形成具有溝槽(凹陷部)的氧化物半導體層。用於形成源極或汲極電極層465b及佈線層468的該光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
其次，將閘極絕緣層452形成在絕緣層457、氧化物半導體層462、源極或汲極電極層465a1及465a2、源極或汲極電極層465b、以及佈線層468上方。
可使用氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、及氧化鋁層之任一者以電漿CVD法、或濺鍍法等將閘極絕緣層452形成為單層結構或疊層結構。須注意使用濺鍍法形成閘極絕緣層452為佳，使得閘極絕緣層452包含儘可能少的氫。在氧化矽膜係使用濺鍍法形成的情形中，將矽目標或石英目標使用為目標，並將氧及氬的混合氣體使用為濺鍍氣體。
閘極絕緣層452可能具有氧化矽層及氮化矽層係從源極或汲極電極層465a1及465a2及源極或汲極電極層465b側堆疊的結構。在此實施例中，在下列條件下，使用RF濺鍍法將氧化矽層形成至100nm的厚度：壓力為0.4帕；高頻功率為1.5kW；且該大氣係包含氧及氬(氧對氬的流動率為1：1(各者流動率均為25sccm))的大氣。
然後，實施第四光微影處理。形成光阻遮罩並實施選擇性蝕刻，以移除部分的閘極絕緣層452，使得到達佈線 層468的開口423形成(參見圖8D)。雖然未描繪，在形成開口423時，可能形成到達源極或汲極電極層465b的開口。在此實施例中，到達源極或汲極電極層465b的該開口係在另外堆疊層間絕緣層之後形成，並將用於電性連接之佈線層形成在該開口中。
然後，在導電膜形成在閘極絕緣層452上方及在開口423中之後，閘極電極層461(461a及461b)及佈線層464在第五光微影處理中形成。須注意光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
另外，可使用任何金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、以及鈧，以及將任何此等材料包含為主成份之合金材料將閘極電極層461(461a及461b)及佈線層464形成為單層結構或疊層結構。
在此實施例中，使用濺鍍法將用於閘極電極層461(461a及461b)及佈線層464之鈦膜形成至150nm的厚度。
其次，在惰性氣體大氣或氧氣體大氣中實施第二熱處理(200℃至400℃(含)為佳，例如，從250℃至350℃(含))。在此實施例中，該第二熱處理在氮大氣中以250℃實施一小時。該第二熱處理可能在保護絕緣層或平坦化絕緣層形成在薄膜電晶體410上方之後實施。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。此熱處理可能以固定加熱溫度實 施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。在降壓下，加熱時間可縮短。
經由上述步驟，可形成包括將氫、濕氣、氫化物、或氫氧化合物的濃度降低之氧化物半導體層462的薄膜電晶體460(參見圖8E)。
可能將保護絕緣層或用於平坦化之平坦化絕緣層設置在薄膜電晶體460上方。雖然未描繪，可能形成到達源極或汲極電極層465b的開口。在此實施例中，將到達源極或汲極電極層465b的該開口形成在閘極絕緣層452、保護絕緣層、以及平坦化層中，並將用於連接至源極或汲極電極層465b的佈線層形成在該開口中。
此實施例可用與任何其他實施例適當地組合的方式實施。
如上述地在形成該氧化物半導體膜時將殘餘在反應大氣中的濕氣移除，從而可降低在該氧化物半導體膜中之氫及氫化物的濃度。因此，該氧化物半導體膜可係穩定的。
因此，包括具有該氧化物半導體層之薄膜電晶體的半導體裝置可具有穩定的電氣特徵及高可靠性。
(實施例4)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的另一範例揭示在 此說明書中。可能將與實施例2中的部分相似之部分、及具有與實施例2中之該等部分的功能相似之功能的部分、以及與實施例2中的步驟相似之步驟如實施例2地處理，並省略重複描述。此外，也省略相同部分的詳細描述。可將描述在此實施例中的薄膜電晶體425及426使用為包括在實施例1之邏輯電路及半導體裝置中的薄膜電晶體。
參考圖9A及9B描述此實施例的薄膜電晶體。
圖9A及9B描繪該等薄膜電晶體之橫剖面結構的範例。圖9A及9B中的薄膜電晶體425及426各者均係氧化物半導體層夾於導電層及閘極電極層之間的薄膜電晶體。
此外，在圖9A及9B中，將矽基材使用為基材，並將薄膜電晶體425及426設置在形成於矽基材420上方的絕緣層422上方。
在圖9A中，將導電層427形成在絕緣層422及在矽基材420上方的絕緣層407之間，以至少與整體氧化物半導體層412重疊。
須注意圖9B描繪藉由蝕刻將絕緣層422及絕緣層407之間的導電層處理成類似導電層424，並與氧化物半導體層412之至少包括通道形成區域的一部分重疊。
導電層427及424各者可能係使用可耐待於稍後步驟中實施之熱處理的溫度之金屬材料形成：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)之元素、將任何上述元素包含為其成份的合金、包含任何此等 元素之組合的合金膜、或將任何上述元素包含為其成份的氮化物等。另外，導電層427及424各者可能具有單層結構或疊層結構，且例如，可使用鎢層之單層結構或氮化鎢層及鎢層的堆疊。
導電層427及424的電位可能與薄膜電晶體425及426之閘極電極層411的電位相同或不同。導電層427及424各者的功能也可如同第二閘極電極層。導電層427及424的電位可能係固定電位，諸如GND或0V。
薄膜電晶體425及426的電性特徵可由導電層427及424控制。
此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例5)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
參考圖10A至10E描述薄膜電晶體的一實施例及此實施例之該薄膜電晶體的製造方法。
圖10A及10E描繪薄膜電晶體之橫剖面結構的範例。描繪於圖10A至10E中的薄膜電晶體390係底閘極薄膜電晶體之一並也稱為反堆疊式薄膜電晶體。
雖然提供將單閘極薄膜電晶體使用為薄膜電晶體390的描述，可能依需要形成包括複數個通道形成區域的多閘 極薄膜電晶體。
參考圖10A至10E於下文描述在基材394上方製造薄膜電晶體390的處理。
首先，在將導電膜形成在具有絕緣表面的基材394上方之後，在第一光微影處理中形成閘極電極層391。該閘極電極層具有錐形形狀為佳，因為可改善堆疊於彼等上方之閘極絕緣層的覆蓋率。須注意光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
只要基材至少具有耐熱性以承受稍後實施的熱處理，可使用為具有絕緣表面之基材394的基材並無特別限制。可使用以鋇硼矽酸玻璃基材、或鋁硼矽酸玻璃基材等形成的玻璃基材。
當稍後實施之熱處理的溫度甚高時，將具有730℃或更高之應變點的基材使用為該玻璃基材較佳。例如，可將玻璃材料，諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃，使用為該玻璃基材的材料。通常須注意，藉由包含比氧化硼更大量的氧化鋇(BaO)，玻璃基材係耐熱的並有更實際的用途。因此，使用包含比B2O3更大量之BaO的玻璃基材為佳。
須注意，可能將使用絕緣體，諸如陶瓷基材、石英基材、或藍寶石基材，形成的基材使用為基材394，以取代上述之玻璃基材。或者，可能使用晶體化玻璃基材等。或者，視情況可使用塑膠基材等。
可能將作為基膜使用的絕緣膜設置在基材394及閘極電極層391之間。該基膜具有防止雜質元素擴散至基材394的功能，並可使用任何氮化矽膜、氧化矽膜、氮化氧化矽膜、及氮氧化矽膜形成為單層結構或疊層結構。
另外，可使用任何金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、以及鈧，以及將任何此等材料包含為主成份之合金材料將閘極電極層391形成為單層結構或疊層結構。
作為閘極電極層391的二層結構，例如，將鉬層堆疊在鋁層上方的二層結構、將鉬層堆疊在銅層上方的二層結構、將氮化鈦層或氮化鉭堆疊在銅層上方的二層結構、堆疊氮化鈦層及鉬層的二層結構、或堆疊氮化鎢層及鎢層的二層結構較佳。作為三層結構，鎢層或氮化鎢層、鋁及矽的合金層或鋁及鈦之合金層、以及氮化鈦層或鈦層的堆疊較佳。須注意該閘極電極層可能使用光透射導電膜形成。可將光透射導電氧化物提供為光透射導電膜的範例。
然後，將閘極絕緣層397形成在閘極電極層391上方。
可使用氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、及氧化鋁層之任一者以電漿CVD法、或濺鍍法等將閘極絕緣層397形成為單層結構或疊層結構。須注意使用濺鍍法形成閘極絕緣層397為佳，使得閘極絕緣層397包含儘可能少的氫。在氧化矽膜係使用濺鍍法形成的情形中，將矽目標或石英目標使用為目標，並將氧及氬的混合 氣體使用為濺鍍氣體。
閘極絕緣層397可能具有氮化矽層及氧化矽層從閘極電極層391側堆疊的結構。例如，使用濺鍍法將具有50nm至200nm(含)之厚度的氮化矽層(SiNy(y>0))形成為第一閘極絕緣層，並將具有5nm至300nm(含)之厚度的氧化矽層(SiOx(x>0))堆疊為在第一閘極絕緣層上方的第二閘極絕緣層；因此，可能形成具有100nm之厚度的閘極絕緣層。
另外，為使可能包含在閘極絕緣層397及氧化物半導體膜393中的氫、羥基、及濕氣儘可能的少，在濺鍍設備的預熱室中將閘極電極層391形成於其上方的基材394或上達閘極絕緣層397之層形成於其上方的基材394受用於膜形成之預處理的預熱為佳，使得將吸收至基材394的雜質，諸如氫及濕氣，消除。用於預熱的溫度為100℃至400℃(含)，150℃至300℃(含)為佳。須注意低溫泵係設置在該預熱室中的抽氣單元為佳。須注意可能省略此預熱處理。另外，該預熱可能與在氧化物絕緣層396形成前在上達源極電極層395a及汲極電極層395b之層已形成於其上方的基材394上實施之預熱相似。
然後，在閘極絕緣層397上方，將氧化物半導體膜393形成至2nm至200nm(含)的厚度(參見圖10A)。
須注意在使用濺鍍法形成氧化物半導體膜393之前，使用導入氬氣體並產生電漿的反濺鍍將附於閘極絕緣層397之表面上的灰塵移除為佳。
氧化物半導體膜393係使用濺鍍法形成。氧化物半導體膜393係使用In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜形成。在此實施例中，氧化物半導體膜393係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。另外，氧化物半導體膜393可在稀有氣體(典型係氬)大氣、氧大氣、或包含稀有氣體(典型為氬)及氧之混合大氣中使用濺鍍法形成。在使用濺鍍法的情形中，可能將包含2重量百分比至10重量百分比(含)之SiO2的目標用於膜形成。
將氧化鋅包含為其主成份之金屬氧化物目標可使用為以濺鍍法形成氧化物半導體膜393的目標。可將包含In、Ga、以及Zn(以In2O3：Ga2O3：ZnO=1：1：1[莫耳百分比]，In：Ga：Zn=1：1：0.5[原子數百分比]的組成比率)之氧化物半導體膜形成目標使用為金屬氧化物目標的另一範例。或者，可能使用包含In、Ga、以及Zn(In：Ga：Zn的組成比率=1：1：1或1：1：2[原子數百分比])的氧化物半導體膜形成目標。該氧化物半導體膜形成目標的填充率為90%至100%(含)，95%至99.9%(含)為佳。使用具有高填充率的氧化物半導體膜形成目標，形成緻密氧化物半導體膜。
將該基材保持在維持降壓的處理室中，並將該基材加熱至室溫或低於400℃的溫度。然後，將氫及濕氣已自其移除的濺鍍氣體導入殘餘濕氣已自其移除的處理室中，並將金屬氧化物使用為目標，將氧化物半導體膜393形成在基材394上方。為移除殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除(也將含碳原子之化合物移除更佳)，從而可將形成於該沈積室中之該氧化物半導體膜中的雜質濃度降低。
沈積條件的範例如下：基材及目標之間的距離為60mm、壓力為0.6帕、DC功率為0.5kW、且大氣係氧大氣(氧流動率為100%)。因為可減少在膜形成時產生的粉末物質且可使膜厚度均勻，使用脈衝DC電源為佳。該氧化物半導體膜具有5nm至30nm(含)的厚度為佳。須注意適當厚度係取決於所使用的氧化物半導體材料，且該厚度可能依據材料選擇。
然後，在第二光微影處理中，將該氧化物半導體膜處理成島形氧化物半導體層399(參見圖10B)。用於形成島形氧化物半導體層399的光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
在形成氧化物半導體層399時，可將接點孔形成在閘 極絕緣層397中。
須注意氧化物半導體膜393的蝕刻可能係乾蝕刻、濕蝕刻、或乾蝕刻及濕蝕刻二者。
將包含氯(氯基氣體，諸如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4))之氣體使用為用於乾蝕刻的蝕刻氣體為佳。
或者，可使用包含氟(氟基氣體，諸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3))之氣體；溴化氫(HBr)；氧(O2)；加入稀有氣體，諸如氦(He)或氬(Ar)，之任何此等氣體等。
可將平行板RIE(反應性離子蝕刻)法或ICP(感應耦合電漿)蝕刻法使用為該乾蝕刻法。為將該膜蝕刻為期望形狀，視情況調整蝕刻條件(施加至線圈形電極的電力量、施加至基材側上之電極的電力量、或在基材側上之電極的溫度等)。
可將磷酸、乙酸及硝酸的混合溶液等使用為用於濕蝕刻的蝕刻劑。或者，可能使用ITO07N(由KANTO CHEMICAL CO.,INC.製造)。
使用在該濕蝕刻中的該蝕刻劑係藉由與已蝕除之材料共同清洗而移除。可能將包括該蝕刻劑及已蝕除材料的廢液純化，並可能重用該材料。當包括在該氧化物半導體層中的材料，諸如銦，係從蝕刻後的廢液收集並重用時，該等資源可有效率地使用且可降低成本。
該等蝕刻條件(諸如，蝕刻劑、蝕刻時間、及溫度)取 決於該材料而適當地調整，使得可將該氧化物半導體層蝕刻成具有期望形狀。
須注意反濺鍍在下列步驟中的導電膜形成之前實施為佳，使得可將附於氧化物半導體層399及閘極絕緣層397之表面上的殘留光阻移除。
其次，將導電膜形成在閘極絕緣層397及氧化物半導體層399上方。該導電膜可能使用濺鍍法或真空蒸鍍法形成。作為該導電膜之材料的有選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；包括任何上述元素的合金；以及包含任何此等元素之組合的合金膜等。另外，可能使用選自錳、鎂、鋯、鈹、及釷之一或多種材料。該導電膜可能具有單層結構或二或多層的疊層結構。例如，可提供包括矽之鋁膜的單層結構、將鈦膜堆疊在鋁膜上方的二層結構、及將Ti膜、鋁膜、以及Ti膜以出現次序堆疊的三層結構等。或者，可能使用Al與選自下列之一或複數種元素之組合的膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)。
實施第三光微影處理。將光阻遮罩形成在該導電膜上方並實施選擇性的蝕刻，使得源極電極層395a及汲極電極層395b形成。然後，移除該光阻遮罩(參見圖10C)。
將紫外光、KrF雷射光束、或ArF雷射光束使用為用於在該第三光微影處理中形成光阻遮罩的曝光。待於稍後形成之該薄膜電晶體的通道長度L係取決於在氧化物半導體層399上方彼此相鄰之該源極電極層的底部及汲極電極 層之底部間的區間寬度。須注意當曝光在該通道長度L短於25nm之情形中實施時，將具有數奈米至數十奈米之極短波長的極紫外光使用為用於在該第三光微影處理中形成光阻遮罩的曝光。使用極紫外光的曝光導致高解析度及大景深。因此，可將待於稍後形成之薄膜電晶體的通道長度L設定為10nm至1000nm(含)。因此，電路的操作速度可增加，另外，截止電流顯著地小，使得可實現低功率消耗。
須注意視情況將材料及蝕刻條件調整成使得當導電膜受蝕刻時，不移除氧化物半導體層399。
須注意在第三光微影處理中，僅有部分的氧化物半導體層399受蝕刻，從而可能形成具有溝槽(凹陷部)的氧化物半導體層。用於形成源極電極層395a及汲極電極層395b的該光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
為減少在光微影步驟中之光遮罩及步驟的數量，蝕刻可能使用以多色調遮罩形成的光阻遮罩實施，該多色調遮罩係將光透射過其以具有複數種強度的曝光遮罩。因為使用多色調遮罩形成的光阻遮罩具有複數個厚度，且另外可藉由實施蝕刻改變形狀，可將該光阻遮罩使用在複數個蝕刻步驟中，以提供不同型樣。因此，對應於至少二種不同型樣的光阻遮罩可藉由使用多色調遮罩形成。因此，曝光遮罩的數量可減少且對應之光微影步驟的數量也可減少， 從而可實現處理的簡化。
採用使用諸如N2O、N2、或Ar之氣體的電漿處理，可能將吸收至該氧化物半導體層的曝露部之表面的水移除。或者，電漿處理可能使用氧及氬的溫合氣體實施。
在實施電漿處理的情形中，無須將氧化物絕緣層396曝露在空氣中而將其形成為作為保護絕緣膜使用並與氧化物半導體層之一部分接觸氧化物絕緣層(參見圖10D)。在此實施例中，將氧化物絕緣層396形成為在氧化物半導體層399不與源極電極層395a及汲極電極層395b重疊之區域中與氧化物半導體層399接觸。
在此實施例中，將上達島形氧化物半導體層399、源極電極層395a、汲極電極層395b之層已形成於其上方的基材394加熱至室溫或低於100℃的溫度，並將已移除氫及濕氣並包含高純度氧之濺鍍氣體導入，並使用矽半導體目標，從而將具有缺陷之氧化矽層形成為氧化物絕緣層396。
例如，該氧化矽層係使用濺鍍氣體之純度為6N、使用硼摻雜之矽目標(電阻率為0.01Ωcm)、基材及目標之間的距離(T-S距離)為89mm、壓力為0.4帕、DC功率為6kW、且大氣係氧大氣(氧流動率為100%)的脈衝DC濺鍍法形成。氧化矽膜的厚度為300nm。須注意當該氧化矽形成時，可將石英(較佳地，合成石英)使用為目標，以取代矽目標。將氧或氧及氬的混合氣體使用為濺鍍氣體。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化 物絕緣層396為佳。此係用於防止氫、羥基、以及濕氣包含在氧化物半導體層399及氧化物絕緣層396中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之氧化物絕緣層396中的雜質濃度降低。
須注意可能以氮氧化矽層、氧化鋁層、或氮氧化鋁層等取代氧化矽層而使用為氧化物絕緣層396。
另外，當氧化物絕緣層396與氧化物半導體層399彼此接觸時，熱處理可能以100℃至400℃實施。因為此實施例中的氧化物絕緣層396具有許多缺陷，使用此熱處理，可將包含在氧化物半導體層399中的雜質，諸如氫、濕氣、羥基、或氫化物，擴散至氧化物絕緣層396，使得氧化物半導體層399中的雜質可更行減少。
經由上述步驟，可形成包括將氫、濕氣、氫化物、或氫氧化合物的濃度降低之氧化物半導體層392的薄膜電晶體390(參見圖10E)。
如上述地在形成該氧化物半導體膜時將殘餘在反應大氣中的濕氣移除，從而可降低在該氧化物半導體膜中之氫及氫化物的濃度。因此，該氧化物半導體膜可係穩定的。
可能將保護絕緣層設置在該氧化物絕緣層上方。在此實施例中，將保護絕緣層398形成在氧化物絕緣層396上 方。將氮化矽層、氮化氧化矽、氮化鋁層、或氮化氧化鋁層等使用為保護絕緣層398。
將上達氧化物絕緣層396之層已形成於其上方的基材394加熱至100℃至400℃的溫度，將氫及濕氣已自其移除且包含高純度氮的濺鍍氣體導入，並使用矽半導體目標，從而將氮化矽層形成為保護絕緣層398。在此情形中，與氧化物絕緣層396相似，移除殘餘在處理室中的濕氣以形成保護絕緣層398為佳。
在形成保護絕緣層398的情形中，在形成保護絕緣層398時將基材394加熱至100℃至400℃，從而將包含在該氧化物半導體層中的氫及水擴散至該氧化物絕緣層中。在該情形中，無須在氧化物絕緣層396形成之後實施熱處理。
在將氧化矽層形成為氧化物絕緣層396並將氮化矽層堆疊於其上方作為保護絕緣層398的情形中，該氧化矽層及該氮化矽層可使用相同的矽目標在相同的處理室中形成。在導入含氧之濺鍍氣體後，首先使用載置在該處理室中的矽目標形成氧化矽層，然後將濺鍍氣體切換為含氮之濺鍍氣體並使用相同的矽目標形成氮化矽層。因為該氧化矽層及該氮化矽層可連續地形成而不曝露於空氣中，可防止將雜質，諸如氫及濕氣，吸收在該氧化矽層的表面上。在該情形中，在將氧化矽層形成為氧化物絕緣層396並將氮化矽層堆疊於其上方作為保護絕緣層398之後，實施用於將包含在該氧化物半導體層的氫或濕氣擴散至該氧化物 絕緣層中的熱處理(以100℃至400℃)為佳。
在該保護絕緣層形成之後，可能另外在空氣中以100℃至200℃(含)將熱處理實施一小時至30小時(含)。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。在降壓下，加熱時間可縮短。使用此熱處理，該薄膜電晶體可正常地關閉。因此，可改善該薄膜電晶體的可靠性。
在將包括通道形成區域之氧化物半導體層形成在閘極絕緣層上方時，將殘餘在反應大氣中的濕氣移除，從而可降低該氧化物半導體層中之氫及氫化物的濃度。
上述步驟可用於液晶顯示面板、電致發光顯示面板、或使用電子墨水的顯示裝置之背板(薄膜電晶體形成於其上方的基材)的製造。因為上述步驟可在400℃或以下的溫度實施，也可將彼等施用至具有1mm或更小之厚度及長於1m的側邊之玻璃基材的製造步驟。此外，所有上述步驟可在400℃或以下的處理溫度實施，顯示面板可無須消耗過多能量而製造。
此實施例可用與任何其他實施例適當地組合的方式實施。
因此，包括該氧化物半導體層的薄膜電晶體置可具有穩定的電氣特徵及高可靠性。
(實施例6)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
參考圖11A至11E描述薄膜電晶體的一實施例及此實施例之該薄膜電晶體的製造方法。
圖11A及11E描繪薄膜電晶體之橫剖面結構的範例。描繪於圖11A至11E中的薄膜電晶體310係底閘極薄膜電晶體之一並也稱為反堆疊式薄膜電晶體。
雖然提供將單閘極薄膜電晶體使用為薄膜電晶體310的描述，可能依需要形成包括複數個通道形成區域的多閘極薄膜電晶體。
參考圖11A至11E於下文描述在基材300上方製造薄膜電晶體310的處理。
首先，在將導電膜形成在具有絕緣表面的基材300上方之後，在第一光微影處理中形成閘極電極層311。須注意光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
只要基材至少具有足以承受稍後實施之熱處理的耐熱性，可使用為具有絕緣表面之基材300的基材並無特別限制。可使用以鋇硼矽酸玻璃基材、或鋁硼矽酸玻璃基材等形成的玻璃基材。
當稍後實施之熱處理的溫度甚高時，將具有730℃或更高之應變點的基材使用為該玻璃基材較佳。例如，可將 玻璃材料，諸如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃，使用為該玻璃基材的材料。須注意藉由包含比氧化硼(B2O3)更大量的氧化鋇(BaO)，玻璃基材係耐熱的並有更實際的用途。因此，使用包含比B2O3更大量之BaO的玻璃基材為佳。
須注意，可能將使用絕緣體，諸如陶瓷基材、石英基材、或藍寶石基材，形成的基材使用為基材300，以取代上述之玻璃基材。或者，可能使用晶體化玻璃基材等。
可能將作為基膜使用的絕緣膜設置在基材300及閘極電極層311之間。該基膜具有防止雜質元素擴散至基材300的功能，並可使用任何氮化矽膜、氧化矽膜、氮化氧化矽膜、及氮氧化矽膜形成為單層結構或疊層結構。
另外，可使用任何金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、以及鈧，以及將任何此等材料包含為主成份之合金材料將閘極電極層311形成為單層結構或疊層結構。
作為閘極電極層311的二層結構，例如，將鉬層堆疊在鋁層上方的二層結構、將鉬層堆疊在銅層上方的二層結構、將氮化鈦層或氮化鉭堆疊在銅層上方的二層結構、堆疊氮化鈦層及鉬層的二層結構、或堆疊氮化鎢層及鎢層的二層結構較佳。作為三層結構，鎢層或氮化鎢層、鋁及矽的合金層或鋁及鈦之合金層、以及氮化鈦層或鈦層的堆疊較佳。
然後，將閘極絕緣層302形成在閘極電極層311上 方。
可使用氧化矽層、氮化矽層、氮氧化矽層、氮化氧化矽層、及氧化鋁層之任一者以電漿CVD法、或濺鍍法等將閘極絕緣層302形成為單層結構或疊層結構。例如，氮氧化矽層可能使用將SiH4、氧、及氮使用為沈積氣體的電漿CVD法形成。例如，閘極絕緣層302的厚度為100nm至500nm(含)，且在閘極絕緣層302具有疊層結構的情形中，例如，將具有5nm至300nm(含)之厚度的第二閘極絕緣層堆疊在具有50nm至200nm(含)之厚度的第一閘極絕緣層上方。
在此實施例中，使用電漿CVD法將具有小於或等於100nm之厚度的氮氧化矽層形成為閘極絕緣層302。
然後，在閘極絕緣層302上方，將氧化物半導體膜330形成至2nm至200nm(含)的厚度。
須注意在使用濺鍍法形成氧化物半導體膜330之前，使用導入氬氣體並產生電漿的反濺鍍將附於閘極絕緣層302之表面上的灰塵移除為佳。須注意，可能使用氮大氣、氦大氣、或氧大氣等取代氬大氣。
氧化物半導體膜330係使用In-Ga-Zn-O-基氧化物半導體膜、In-Sn-Zn-O-基氧化物半導體膜、In-Al-Zn-O-基氧化物半導體膜、Sn-Ga-Zn-O-基氧化物半導體膜、Al-Ga-Zn-O-基氧化物半導體膜、Sn-Al-Zn-O-基氧化物半導體膜、In-Zn-O-基氧化物半導體膜、Sn-Zn-O-基氧化物半導體膜、Al-Zn-O-基氧化物半導體膜、In-O-基氧化物半 導體膜、Sn-O-基氧化物半導體膜、或Zn-O-基氧化物半導體膜形成。在此實施例中，氧化物半導體膜330係使用In-Ga-Zn-O-基氧化物半導體目標以濺鍍法形成。圖11A對應於此階段的橫剖面圖。另外，氧化物半導體膜330可在稀有氣體(典型係氬)大氣、氧大氣、或包含稀有氣體(典型為氬)及氧之混合大氣中使用濺鍍法形成。在使用濺鍍法的情形中，可能將包含2重量百分比至10重量百分比(含)之SiO2的目標用於膜形成。
將氧化鋅包含為其主成份之金屬氧化物目標可使用為以濺鍍法形成氧化物半導體膜330的目標。可將包含In、Ga、以及Zn(以In2O3：Ga2O3：ZnO=1：1：1[莫耳百分比]，In：Ga：Zn=1：1：0.5[原子數百分比]的組成比率)之氧化物半導體膜形成目標使用為金屬氧化物目標的另一範例。或者，可能使用包含In、Ga、以及Zn(In：Ga：Zn的組成比率=1：1：1或1：1：2[原子數百分比])的氧化物半導體膜形成目標。該氧化物半導體膜形成目標的填充率為90%至100%(含)，95%至99.9%(含)為佳。使用具有高填充率的氧化物半導體膜形成目標，形成緻密氧化物半導體膜。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜330時所使用的濺鍍氣體為佳。
將該基材保持在維持降壓的處理室中，並將該基材溫度設定至100℃至600℃，200℃至400℃為佳。膜形成係在加熱該基材的同時實施，從而可將包含在該已形成氧化 物半導體膜中的雜質濃度降低。因此，可減少由於濺鍍導致的損傷。然後，將氫及濕氣已自其移除的濺鍍氣體導入殘餘濕氣已自其移除的處理室中，並將金屬氧化物使用為目標，將氧化物半導體膜330形成在基材300上方。為移除殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除(也將含碳原子之化合物移除更佳)，從而可將形成於該沈積室中之該氧化物半導體膜中的雜質濃度降低。
沈積條件的範例如下：基材及目標之間的距離為100mm、壓力為0.6帕、DC功率為0.5kW、且大氣係氧大氣(氧流動率為100%)。因為可減少在膜形成時產生的粉末物質且可使膜厚度均勻，使用脈衝DC電源為佳。該氧化物半導體膜具有5nm至30nm(含)的厚度為佳。須注意適當厚度係取決於所使用的氧化物半導體材料，且該厚度可能依據材料選擇。
然後，在第二光微影處理中，將氧化物半導體膜330處理成島形氧化物半導體層。用於形成該島形氧化物半導體層的光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
其次，該氧化物半導體層受第一熱處理。使用該第一熱處理，可實行該氧化物半導體層的脫氫或脫水。第一熱 處理的溫度高於或等於400℃且低於或等於750℃，高於或等於400℃且低於該基材的應變點為佳。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中以450℃在該氧化物半導體層上實施一小時，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中；因此，得到氧化物半導體層331(參見圖11B)。
用於熱處理的設備並未受限於電爐，且可能係設有使用來自加熱元件，諸如電阻加熱元件，之熱傳導或熱幅射加熱待處理物件之裝置的設備。例如，可使用RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(射線照射快速熱退火)設備。LRTA設備藉由發射自燈，諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈，之光幅射(電磁波)加熱待處理物件的設備。GRTA設備係使用高溫氣體之用於熱處理的設備。將不因熱處理而與待處理物件反應之惰性氣體，諸如氮，或稀有氣體，諸如氬，使用為該氣體。
例如，可能將作為該第一熱處理之GRTA實施如下。將該基材轉移並置入已加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，並將已加熱至高溫的惰性氣體轉移及取出。GRTA致能在短時間中的高溫熱處理。
須注意在該第一熱處理中，不將水、及氫等包括在氮或稀有氣體，諸如氦、氖、或氬，中為佳。或者，導入用於該熱處理之設備中的氮或稀有氣體，諸如氦、氖、或 氬，具有6N(99.9999%)或以上的純度為佳，7N(99.99999%)或以上的純度較佳(亦即，將雜質濃度設定為1ppm或以下，設定為0.1ppm或以下較佳)。
另外，取決第一熱處理的條件或該氧化物半導體層之材料，可能將該氧化物半導體層晶體化為微晶膜或多晶膜。例如，可能將該氧化物半導體層晶體化成變為具有90%或以上，或80%或以上之結晶度的微晶氧化物半導體膜。另外，取決於第一熱處理的條件及該氧化物半導體層的材料，該氧化物半導體層可能變成不含晶體成份之非晶氧化物半導體膜。該氧化物半導體層可能變成將微晶部分(具有大於或等於1nm且少於或等於20nm的粒徑，典型地，大於或等於2nm且少於或等於4nm)混合入非晶氧化物半導體中的氧化物半導體膜。
或者，該氧化物半導體層的第一熱處理可能在尚未處理為島形氧化物半導體層的氧化物半導體膜330上實施。在該情形中，在第一熱處理之後，將該基材自加熱設備取出並實施光微影處理。
具有在該氧化物半導體層上脫氫或脫水之效果的熱處理可能在下列任何時機實施：在該氧化物半導體層形成之後；在源極電極層及汲極電極層形成在該氧化物半導體層上方之後；以及在保護絕緣層形成在該源極電極層及汲極電極層上方之後。
在將接點孔形成在閘極絕緣層302中的情形中，該步驟可能在氧化物半導體膜330的脫氫或脫水之前或之後實 施。
須注意該氧化物半導體膜的蝕刻並未受限於濕蝕刻，且可能係乾蝕刻。
該等蝕刻條件(諸如，蝕刻劑、蝕刻時間、及溫度)取決於該材料而適當地調整，使得可將該氧化物半導體層蝕刻成具有期望形狀。
其次，將導電膜形成在閘極絕緣層302及氧化物半導體層331上方。該導電膜可能使用濺鍍法或真空蒸鍍法形成。作為該導電膜之材料的有選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；包括任何上述元素的合金；以及包含任何此等元素之組合的合金膜等。另外，可能使用選自錳、鎂、鋯、鈹、及釷之一或多種材料。該導電膜可能具有單層結構或二或多層的疊層結構。例如，可提供包括矽之鋁膜的單層結構、將鈦膜堆疊在鋁膜上方的二層結構、及將Ti膜、鋁膜、以及Ti膜以出現次序堆疊的三層結構等。或者，可能使用Al與選自下列之一或複數種元素之組合的膜、合金膜、或氮化物膜：鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、以及鈧(Sc)。
若熱處理係在導電膜形成之後實施，該導電膜具有足以承受該熱處理的耐熱性為佳。
實施第三光微影處理。將光阻遮罩形成在該導電膜上方並實施選擇性的蝕刻，使得源極電極層315a及汲極電極層315b形成。然後，移除該光阻遮罩(參見圖11C)。
將紫外光、KrF雷射光束、或ArF雷射光束使用為用 於在該第三光微影處理中形成光阻遮罩的曝光。待於稍後形成之該薄膜電晶體的通道長度L係取決於在氧化物半導體層331上方彼此相鄰之該源極電極層的底部及汲極電極層之底部間的區間寬度。須注意當曝光在該通道長度L短於25nm之情形中實施時，將具有數奈米至數十奈米之極短波長的極紫外光使用為用於在該第三光微影處理中形成光阻遮罩的曝光。使用極紫外光的曝光導致高解析度及大景深。因此，可將待於稍後形成之薄膜電晶體的通道長度L設定為10nm至1000nm(含)。因此，電路的操作速度可增加，另外，截止電流顯著地小，使得可實現低功率消耗。
須注意視情況將材料及蝕刻條件調整成使得當導電膜受蝕刻時，不移除氧化物半導體層331。
須注意在第三光微影處理中，僅有部分的氧化物半導體層331受蝕刻，從而可能形成具有溝槽(凹陷部)的氧化物半導體層。用於形成源極電極層315a及汲極電極層315b的該光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
另外，可能將氧化物導電層形成在該氧化物半導體層及該等源極及汲極電極層之間。該氧化物導電層及用於形成該等源極及汲極電極層的金屬層可連續地形成。該氧化物導電層的功能可如同源極區域及汲極區域。
當將該氧化物導電層設置為在氧化物半導體層及該等 源極及汲極電極層之間的源極區域及汲極區域時，該源極區域及該汲極區域可具有低電阻且該電晶體可以高速操作。
為減少在光微影步驟中之光遮罩及步驟的數量，蝕刻可能使用以多色調遮罩形成的光阻遮罩實施，該多色調遮罩係將光透射過其以具有複數種強度的曝光遮罩。因為使用多色調遮罩形成的光阻遮罩具有複數個厚度，且另外可藉由實施蝕刻改變形狀，可將該光阻遮罩使用在複數個蝕刻步驟中，以提供不同型樣。因此，對應於至少二種不同型樣的光阻遮罩可藉由使用多色調遮罩形成。因此，曝光遮罩的數量可減少且對應之光微影步驟的數量也可減少，從而可實現處理的簡化。
其次，實施使用諸如N2O、N2、或Ar之氣體的電漿處理。使用此電漿處理，將吸收在氧化物半導體層的曝露部之表面的水移除。或者，電漿處理可能使用氧及氬的溫合氣體實施。
在該電漿處理實施之後，作為保護絕緣膜使用並與氧化物半導體層之一部分接觸的氧化物絕緣層316可無須曝露於空氣中而形成。
可視情況使用濺鍍法等將氧化物絕緣層316形成至長於等於1nm的厚度，其係使雜質，諸如水或氫，不進入氧化物絕緣層316的方法。當氫包含在氧化物絕緣層316中時，導致氫進入該氧化物半導體層或該氧化物半導體層中的氧為該氫所擷取，因此該氧化物半導體層的背通道變 為n-型(以具有低電阻)，且因此可能形成寄生通道。因此，重點係使用不用氫的形成方法，使得將氧化物絕緣層316形成為包含儘可能少的氫。
在此實施例中，使用濺鍍法將作為氧化物絕緣層316的氧化矽膜形成至200nm的厚度。在膜形成時的基材溫度可能高於或等於室溫並低於或等於300℃，且在此實施例中為100℃。該氧化矽膜可使用濺鍍法在稀有氣體(典型係氬)大氣、氧大氣、或稀有氣體(典型為氬)及氧之混合大氣中形成。另外，可將氧化矽目標或矽目標使用為目標。例如，該氧化矽膜可在包含氧及氮之大氣中，以濺鍍法使用矽目標形成。使用不含雜質，諸如濕氣、氫離子、及OH-，且阻擋此種雜質從外側進入的無機絕緣膜，典型為氧化矽膜、氮氧化矽膜、氧化鋁膜、或氮氧化鋁膜，形成在缺氧狀態的區域中與氧化物半導體層接觸且因此係n-型，亦即，具有較低電阻，之氧化物絕緣層316。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物絕緣層316為佳。此係用於防止氫、羥基、以及濕氣包含在氧化物半導體層331及氧化物絕緣層316中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之氧化物絕緣層316中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物絕緣層316時所使用的濺鍍氣體為佳。
其次，在惰性氣體大氣或氧氣體大氣中實施第二熱處理(200℃至400℃(含)為佳，例如，從250℃至350℃(含))。例如，該第二熱處理在氮大氣中以250℃實施一小時。使用該第二熱處理，熱在一部分的氧化物半導體層(通道形成區域)與氧化物絕緣層316接觸的同時施加。
經由上述步驟，當用於脫氫或脫水的熱處理在已形成之氧化物半導體層上實施時，該氧化物半導體層變成缺氧狀態且因此具有較低電阻，亦即，變為n-型。然後，將氧化物絕緣層形成為與該氧化物半導體層接觸。因此，該氧化物半導體層的一部分選擇性地在過氧狀態中。結果，與閘極電極層311重疊之通道形成區域313變為i-型。此時，以自對準方式形成具有至少比通道形成區域313更高的載體濃度並與源極電極層315a重疊之高電阻源極區域314a以及具有至少比通道形成區域313更高的載體濃度並與汲極電極層315b重疊之高電阻汲極區域314b。經由上述步驟，形成薄膜電晶體310(參見圖11D)。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。在此實施例中，熱處理係以150℃實施十小時。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。 另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。在降壓下，加熱時間可縮短。使用此熱處理，將氫自氧化物半導體層導至氧化物絕緣層；因此，該薄膜電晶體可正常地關閉。因此，可改善該薄膜電晶體的可靠性。當將具有許多缺陷的氧化矽層使用為該氧化物絕緣層時，使用此熱處理，可將包含在該氧化物半導體層中的雜質，諸如氫、濕氣、羥基、或氫化物，擴散至氧化物絕緣層，使得該氧化物半導體層中的雜質可更行減少。
須注意藉由將高電阻汲極區域314b(及高電阻源極區域314a)形成在與汲極電極層315b(及以源極電極層315a)重疊之氧化物半導體層中，可改善該薄膜電晶體的可靠性。具體地說，藉由形成高電阻汲極區域314b，可得到汲極電極層315b、高電阻汲極區域314b、以及通道形成區域313之導電性改變的結構。因此，在該薄膜電晶體使用連接至用於供應高電源供應電位VDD之佈線的汲極電極層315b操作之情形中，該高電阻汲極區域作為緩衝器使用，且即使將電壓施加在閘極電極層311及汲極電極層315b之間，電場不會施加於局部；因此，可增加該薄膜電晶體的承受電壓。
另外，該氧化物半導體層之厚度為15nm或更小的情形中，該氧化物半導體層中的高電阻源極區域或高電阻汲極區域係在整體厚度的方向上形成。在氧化物半導體層的厚度為30nm或更大且50nm或更小的情形中，當可使氧化物半導體層之接近閘絕緣膜的區域變為i-型時，一部分 的該氧化物半導體層，亦即，在氧化物半導體層之與源極電極層或汲極電極層接觸的區域中，及其附近的電阻減少並形成高電阻源極區域及高電阻汲極區域。
可能將保護絕緣層另外形成在氧化物絕緣層316上方。例如，使用RF濺鍍法形成氮化矽膜。因為高生產性，將RF濺鍍法作為該保護絕緣層的形成方法為佳。該保護絕緣層使用不含雜質，諸如濕氣、氫離子、以及OH-，並阻擋彼等從外側進入的無機絕緣膜形成：例如，使用氮化矽膜、氮化鋁膜、氮化氧化矽膜、或氮化氧化鋁膜等。在此實施例中，使用氮化矽膜將保護絕緣層303形成為該保護絕緣層(參見圖11E)。
將上達氧化物絕緣層316之層已形成於其上方的基材300加熱至100℃至400℃的溫度，將氫及濕氣已自其移除且包含高純度氮的濺鍍氣體導入，並使用矽目標，從而將氮化矽層形成為保護絕緣層303。在此情形中，與氧化物絕緣層316相似，移除殘餘在處理室中的濕氣以形成保護絕緣層303為佳。
須注意可能將用於平坦化的平坦化絕緣層設置在保護絕緣層303上方。
另外，在保護絕緣層303上方(在設置平坦化絕緣層的情形中，在該平坦化絕緣層上方)，可能將導電層形成為與氧化物半導體層重疊。該導電層的電位可能與薄膜電晶體310之閘極電極層311的電位相同或不同。該導電層的功能可如同第二閘極電極層。導電層的電位可能係固定 電位，諸如GND或0V。
薄膜電晶體310的電性特徵可由該導電層控制。
此實施例可用與任何其他實施例適當地組合的方式實施。
因此，包括該氧化物半導體層的薄膜電晶體置可具有穩定的電氣特徵及高可靠性。
(實施例7)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
參考圖12A至12D描述薄膜電晶體的一實施例及此實施例之該薄膜電晶體的製造方法。
圖12A及12D描繪薄膜電晶體之橫剖面結構的範例。描繪於圖12A至12D中的薄膜電晶體360係底閘極薄膜電晶體之一，其稱為通道保護薄膜電晶體(也稱為通道阻絕薄膜電晶體)，並也稱為反堆疊式薄膜電晶體。
雖然提供將單閘極薄膜電晶體使用為薄膜電晶體360的描述，可能依需要形成包括複數個通道形成區域的多閘極薄膜電晶體。
參考圖12A至12D於下文描述在基材320上方製造薄膜電晶體360的處理。
首先，在將導電膜形成在具有絕緣表面的基材320上方之後，在第一光微影處理中形成閘極電極層361。須注 意光阻遮罩可能使用噴墨法形成。當該光阻遮罩使用噴墨法形成時，不使用光罩；因此，可降低製造成本。
另外，可使用任何金屬材料，諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、以及鈧，以及將任何此等材料包含為主成份之合金材料將閘極電極層361形成為單層結構或疊層結構。
然後，將閘極絕緣層322形成在閘極電極層361上方。
在此實施例中，使用電漿CVD法將具有小於或等於100nm之厚度的氮氧化矽層形成為閘極絕緣層322。
然後，在閘極絕緣層322上方，將氧化物半導體膜形成至2nm至200nm(含)的厚度，並在第二光微影處理中，將其處理為島形氧化物半導體層。在此實施例中，該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物半導體膜較佳。此係用於防止氫、羥基、及濕氣包含在該氧化物半導體膜中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將於該沈積室中形成之該氧化物半導體膜中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜時所使用的濺鍍氣體為佳。
其次，該氧化物半導體層受脫氫或脫水。用於脫氫或脫水之第一熱處理的溫度高於或等於400℃且低於或等於750℃，高於或等於400℃且低於該基材的應變點為佳。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中以450℃在該氧化物半導體層上實施一小時，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中；因此，得到氧化物半導體層332(參見圖12A)。
其次，實施使用諸如N2O、N2、或Ar之氣體的電漿處理。使用此電漿處理，將吸收在氧化物半導體層的曝露部之表面的水移除。或者，電漿處理可能使用氧及氬的溫合氣體實施。
其次，將氧化物絕緣層形成在閘極絕緣層322及氧化物半導體層332的上方並實施第三光微影處理。形成光阻遮罩並實施選擇性的蝕刻，使得氧化物絕緣層366形成。然後，移除該光阻遮罩。
在此實施例中，使用濺鍍法將作為氧化物絕緣層366的氧化矽膜形成至200nm的厚度。在膜形成時的基材溫度可能高於或等於室溫並低於或等於300℃，且在此實施例中為100℃。該氧化矽膜可使用濺鍍法在稀有氣體(典型係氬)大氣、氧大氣、或稀有氣體(典型為氬)及氧之混合大 氣中形成。另外，可將氧化矽目標或矽目標使用為目標。例如，該氧化矽膜可在包含氧及氮之大氣中，以濺鍍法使用矽目標形成。使用不含雜質，諸如濕氣、氫離子、及OH-，且阻擋此種雜質從外側進入的無機絕緣膜，典型為氧化矽膜、氮氧化矽膜、氧化鋁膜、或氮氧化鋁膜，形成在缺氧狀態的區域中與氧化物半導體層接觸且因此具有較低電阻之氧化物絕緣層366。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物絕緣層366為佳。此係用於防止氫、羥基、以及濕氣包含在氧化物半導體層332及氧化物絕緣層366中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之氧化物絕緣層366中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物絕緣層366時所使用的濺鍍氣體為佳。
其次，可能在惰性氣體大氣或氧氣體大氣中實施第二熱處理(200℃至400℃(含)為佳，例如，從250℃至350℃(含))。例如，該第二熱處理在氮大氣中以250℃實施一小時。使用該第二熱處理，熱在一部分的氧化物半導體層(通道形成區域)與氧化物絕緣層366接觸的同時施加。
在此實施例中，在惰性氣體大氣中，諸如氮，或在降壓下，在氧化物絕緣層366設置於其上方的氧化物半導體層332上另外實施熱處理，且因此使氧化物半導體層332的一部分曝露。藉由在惰性氣體大氣中，諸如氮，或在降壓下實施熱處理，可增加氧化物半導體層332之未以氧化物絕緣層366覆蓋且因此曝露之區域的電阻。例如，該熱處理在氮大氣中以250℃實施一小時。
在氮大氣中使用針對設有氧化物絕緣層366之氧化物半導體層332的熱處理，氧化物半導體層332之曝露區域的電阻增加。因此，形成包括具有不同電阻之區域(在圖12B中，以陰影區域及白色區域指示)的氧化物半導體層362。
其次，在將導電膜形成於閘極絕緣層322、氧化物半導體層362、以及氧化物絕緣層366上方之後，實施第四光微影處理。形成光阻遮罩並實施選擇性蝕刻，使得源極電極層365a及汲極電極層365b形成。然後，移除該光阻遮罩(參見圖12C)。
作為源極電極層365a及汲極電極層365b之材料的有選自Al、Cr、Cu、Ta、Ti、Mo、或W之元素；包括任何上述元素的合金；以及包含任何此等元素之組合的合金膜等。該金屬導電膜可能具有單層結構或二或多層的疊層結構。
經由上述步驟，當用於脫氫或脫水的熱處理在已形成之氧化物半導體層上實施時，該氧化物半導體層變成缺氧 狀態，亦即，變為n-型。然後，將氧化物絕緣層形成為與該氧化物半導體層接觸。因此，該氧化物半導體層的一部分選擇性地在過氧狀態中。結果，與閘極電極層361重疊之通道形成區域363變為i-型。此時，以自對準方式形成具有至少比通道形成區域363更高的載體濃度並與源極電極層365a重疊之高電阻源極區域364a以及具有至少比通道形成區域363更高的載體濃度並與汲極電極層365b重疊之高電阻汲極區域364b。經由上述步驟，形成薄膜電晶體360。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。在此實施例中，熱處理係以150℃實施十小時。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。另外，此熱處理可能在該氧化物絕緣層形成之前在降壓下實施。在降壓下，加熱時間可縮短。使用此熱處理，將氫自氧化物半導體層導至氧化物絕緣層；因此，該薄膜電晶體可正常地關閉。因此，可改善該薄膜電晶體的可靠性。
須注意藉由將高電阻汲極區域364b(及高電阻源極區域364a)形成在與汲極電極層365b(及以源極電極層365a)重疊之氧化物半導體層中，可改善該薄膜電晶體的可靠性。具體地說，藉由形成高電阻汲極區域364b，可得到汲極電極層365b、高電阻汲極區域364b、以及通道形成區域363之導電性改變的結構。因此，在該薄膜電晶體使 用連接至用於供應高電源供應電位VDD之佈線的汲極電極層365b操作之情形中，該高電阻汲極區域作為緩衝器使用，且即使將電壓施加在閘極電極層361及汲極電極層365b之間，電場不會施加於局部；因此，可增加該薄膜電晶體的承受電壓。
將保護絕緣層323形成在源極電極層365a、汲極電極層365b、以及氧化物絕緣層366上方。在此實施例中，使用氮化矽膜形成保護絕緣層323(參見圖12D)。
須注意可能另外將氧化物絕緣層形成在源極電極層365a、汲極電極層365b、以及氧化物絕緣層366上方，並可能將保護絕緣層323堆疊在該氧化物絕緣層上方。
因此，包括該氧化物半導體層的薄膜電晶體置可具有穩定的電氣特徵及高可靠性。
須注意此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例8)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
參考圖13A至13D描述薄膜電晶體的一實施例及此實施例之該薄膜電晶體的製造方法。
雖然提供將單閘極薄膜電晶體使用為薄膜電晶體350的描述，可能依需要形成包括複數個通道形成區域的多閘 極薄膜電晶體。
參考圖13A至13D於下文描述在基材340上方製造薄膜電晶體350的處理。
首先，在將導電膜形成在具有絕緣表面的基材340上方之後，在第一光微影處理中形成閘極電極層351。在此實施例中，將作為閘極電極層351之鎢膜形成至150nm的厚度。
然後，將閘極絕緣層342形成在閘極電極層351上方。在此實施例中，使用電漿CVD法將作為閘極絕緣層342之氮氧化矽層形成至小於或等於100nm的厚度。
其次，在導電膜形成於閘極絕緣層342上方之後，並實施第二光微影處理。形成光阻遮罩並實施選擇性蝕刻，使得源極電極層355a及汲極電極層355b形成。然後，移除該光阻遮罩(參見圖13A)。
然後，形成氧化物半導體膜345(參圖13B)。在此實施例中，氧化物半導體膜345係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。在第三光微影處理中，將氧化物半導體膜345處理為島形氧化物半導體層。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物半導體膜345較佳。此係用於防止氫、羥基、及濕氣包含在該氧化物半導體膜345中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真 空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將於該沈積室中形成之氧化物半導體膜345中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜345時所使用的濺鍍氣體為佳。
其次，該氧化物半導體層受脫氫或脫水。用於脫氫或脫水之第一熱處理的溫度高於或等於400℃且低於或等於750℃，高於或等於400℃且低於該基材的應變點為佳。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中以450℃在該氧化物半導體層上實施一小時，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中；因此，得到氧化物半導體層346(參見圖13C)。
可能將作為該第一熱處理之GRTA實施如下。將該基材轉移並置入已加熱至650℃至700℃之高溫的惰性氣體中，加熱數分鐘，並將已加熱至高溫的惰性氣體轉移及取出。GRTA致能在短時間中的高溫熱處理。
形成作為保護絕緣膜使用並與氧化物半導體層346接觸的氧化物絕緣層356。
可視情況使用濺鍍法等將氧化物絕緣層356形成至長於等於1nm的厚度，其係使雜質，諸如水或氫，不進入氧化物絕緣層356的方法。當氫包含在氧化物絕緣層356中時，導致氫進入該氧化物半導體層或該氧化物半導體層 中的氧為該氫所擷取，因此該氧化物半導體層的背通道變成具有低電阻(變為n-型)，且因此可能形成寄生通道。因此，重點係使用不用氫的形成方法，使得將氧化物絕緣層356形成為包含儘可能少的氫。
在此實施例中，使用濺鍍法將作為氧化物絕緣層356的氧化矽膜形成至200nm的厚度。在膜形成時的基材溫度可能高於或等於室溫並低於或等於300℃，且在此實施例中為100℃。該氧化矽膜可使用濺鍍法在稀有氣體(典型係氬)大氣、氧大氣、或稀有氣體(典型為氬)及氧之混合大氣中形成。另外，可將氧化矽目標或矽目標使用為目標。例如，該氧化矽膜可在包含氧及氮之大氣中，以濺鍍法使用矽目標形成。使用不含雜質，諸如濕氣、氫離子、及OH-，且阻擋此種雜質從外側進入的無機絕緣膜，典型為氧化矽膜、氮氧化矽膜、氧化鋁膜、或氮氧化鋁膜，形成在缺氧狀態的區域中與氧化物半導體層接觸且因此具有較低電阻之氧化物絕緣層356。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物絕緣層356為佳。此係用於防止氫、羥基、以及濕氣包含在氧化物半導體層346及氧化物絕緣層356中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之氧 化物絕緣層356中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物絕緣層356時所使用的濺鍍氣體為佳。
其次，在惰性氣體大氣或氧氣體大氣中實施第二熱處理(200℃至400℃(含)為佳，例如，從250℃至350℃(含))。例如，該第二熱處理在氮大氣中以250℃實施一小時。使用該第二熱處理，熱在一部分的氧化物半導體層(通道形成區域)與氧化物絕緣層356接觸的同時施加。
經由上述步驟，經由脫氫或脫水使在缺氧狀態中且因此具有較低電阻之氧化物半導體層進入過氧狀態。結果，形成具有高電阻之i-型氧化物半導體層352。經由上述步驟，形成薄膜電晶體350。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。在此實施例中，熱處理係以150℃實施十小時。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。在降壓下，加熱時間可縮短。使用此熱處理，將氫自氧化物半導體層導至氧化物絕緣層；因此，該薄膜電晶體可正常地關閉。因此，可改善該薄膜電晶體的可靠性。
可能將保護絕緣層另外形成在氧化物絕緣層356上方。例如，使用RF濺鍍法形成氮化矽膜。在此實施例中，使用氮化矽膜將保護絕緣層343形成為該保護絕緣層 (參見圖13D)。
須注意可能將用於平坦化的平坦化絕緣層設置在保護絕緣層343上方。
此實施例可用與任何其他實施例適當地組合的方式實施。
因此，包括該氧化物半導體層的薄膜電晶體置可具有穩定的電氣特徵及高可靠性。
(實施例9)
在此實施例中，將可施用至包括在該邏輯電路及該半導體裝置中的薄膜電晶體之薄膜電晶體的範例揭示在此說明書中。
在此實施例中，將參考圖14描述在薄膜電晶體之製程上與實施例6有部分不同的範例。因為除了該等步驟的部分外，圖14與圖11A至11E相同，將共同參考數字用於相同部分，並省略該等相同部分的詳細描述。
首先，將閘極電極層381形成在基材370上方，並將第一閘極絕緣層372a及第二閘極絕緣層372b堆疊於其上方。在此實施例中，閘極絕緣層具有將氮化物絕緣層及氧化物絕緣層分別使用為第一閘極絕緣層372a及第二閘極絕緣層372b的二層結構。
可能將氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁層等使用為氧化物絕緣層。可能將氮化矽層、氮化氧化矽、氮化鋁層、或氮化氧化鋁層等使用為氮化物絕緣層。
在此實施例中，閘極絕緣層可能具有氮化矽層及氧化矽層從閘極電極層381側堆疊的結構。使用濺鍍法將具有50nm至200nm(含)之厚度(在此實施例中為50nm)的氮化矽層(SiNy(y>0))形成為第一閘極絕緣層372a，並將具有5nm至300nm(含)之厚度(在此實施例中為100nm)的氧化矽層(SiOx(x>0))堆疊為在第一閘極絕緣層372a上方的第二閘極絕緣層372b；因此，形成具有150nm之厚度的閘極絕緣層。
其次，形成氧化物半導體膜，然後在光微影處理中處理為島形氧化物半導體層。在此實施例中，該氧化物半導體膜係使用In-Ga-Zn-O-基氧化物半導體膜形成目標以濺鍍法形成。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物半導體膜較佳。此係用於防止氫、羥基、及濕氣包含在該氧化物半導體膜中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將於該沈積室中形成之該氧化物半導體膜中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物半導體膜時所使用的濺鍍氣體為佳。
其次，該氧化物半導體層受脫氫或脫水。用於脫氫或脫水之第一熱處理的溫度高於或等於400℃且低於或等於750℃，高於或等於425℃為佳。須注意在溫度為425℃或以上的情形中，該熱處理時間可能係一小時或以下，然而在溫度少於425℃的情形中，該熱處理時間長於一小時。此處，將該基材導入係熱處理設備之一的電爐中，該熱處理在氮大氣中在該氧化物半導體層上實施，然後，不將該氧化物半導體層曝露在空氣中，使得防止水及氫進入該氧化物半導體層中。因此，得到該氧化物半導體層。之後，將高純度氧氣體、高純度N2O氣體、或極乾燥氣體(具有-40℃或以下之露點，-60℃或以下為佳)導入相同爐中並實施冷卻。不將水、及氫等包含在氧氣體或N2O氣體中為佳。或者，導入熱處理設備中的氧氣體或N2O氣體之純度為6N(99.9999%)或以上為佳，7N(99.99999%)或以上更佳(亦即，氧氣體或N2O氣體中的雜質濃度為1ppm或以下為佳，0.1ppm或以下更佳)。
須注意該熱處理設備並未受限於電爐，例如，可能係RTA(快速熱退火)設備，諸如GRTA(氣體快速熱退火)設備或LRTA(射線照射快速熱退火)設備。LRTA設備藉由發射自燈，諸如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈，之光幅射(電磁波)加熱待處理物件的設備。LRTA設備可能不僅設有燈，也可能設有藉由來自加熱器，諸如電阻加熱器，之熱傳導或熱幅射加熱待處理物件的裝置。GRTA係使用高溫氣體實施熱處理的方 法。將不與待使用熱處理處理之物件反應的惰性氣體，諸如氮，或稀有氣體，諸如氬，使用為該氣體。或者，該熱處理可能藉由RTA法以600℃至750℃實施數分鐘。
此外，在用於脫氫或脫水的第一熱處理之後，熱處理可能在氧氣體大氣或N2O氣體大氣中在從200℃至400℃的範圍中實施，在從200℃至300℃的範圍中為佳。
氧化物半導體層的第一熱處理可能在將該氧化物半導體膜處理為島形氧化物半導體層之前實施。在該情形中，在第一熱處理之後，將該基材自加熱設備取出並實施光微影步驟。
經由上述處理，使氧化物半導體層的整體區域在過氧狀態中；因此，該氧化物半導體層具有較高電阻，亦即，該氧化物半導體層變成i-型。因此，形成整體區域係i-型的氧化物半導體層382。
其次，將導電膜形成在氧化物半導體層382上方，並實施光微影處理。形成光阻遮罩並選擇性地實施蝕刻，從而形成源極電極層385a及汲極電極層385b。然後，使用濺鍍法形成氧化物絕緣層386。
在該情形中，移除該處理室中的殘餘濕氣，形成氧化物絕緣層386為佳。此係用於防止氫、羥基、以及濕氣包含在氧化物半導體層382及氧化物絕緣層386中。
為移殘餘在該處理室中的濕氣，使用截留真空泵較佳。例如，使用低溫泵、離子泵、或鈦昇華泵較佳。另外，抽氣單元可能係設有冷凝阱的渦輪泵。在以低溫泵真 空化的沈積室中，將氫原子、及包含氫原子之化合物等，諸如水(H2O)，移除，從而可將在形成於該沈積室中之氧化物絕緣層386中的雜質濃度降低。
將雜質，諸如氫、水、羥基、或氫化物，移除至以ppm或ppb等級表示之濃度的高純度氣體使用為當形成氧化物絕緣層386時所使用的濺鍍氣體為佳。
經由上述步驟，可形成薄膜電晶體380。
其次，為降低該等薄膜電晶體之電性特徵中的變異，可能在惰性氣體大氣中，諸如氮氣體大氣，實施熱處理(以150℃或以上及350℃或以下為佳)。例如，該熱處理在氮大氣中以250℃實施一小時。
另外，熱處理可能在空氣中以100℃至200℃(含)實施一小時至30小時。在此實施例中，熱處理係以150℃實施十小時。此熱處理可能以固定加熱溫度實施。或者，可能將下列加熱溫度中的改變重複實行複數次：將加熱溫度從室溫增加至100℃至200℃(含)，然後降低至室溫。在降壓下，加熱時間可縮短。使用此熱處理，將氫自氧化物半導體層導至氧化物絕緣層；因此，該薄膜電晶體可正常地關閉。因此，可改善該薄膜電晶體的可靠性。
將保護絕緣層373形成在氧化物絕緣層386上方。在此實施例中，使用氮化矽膜以濺鍍法將保護絕緣層373形成至100nm的厚度。
使用氮化物絕緣層形成的保護絕緣層373及第一閘極絕緣層372a各者不包含雜質，諸如濕氣、氫、氫化物、 以及氫氧化物，並具有阻擋彼等從外側進入的效果。
因此，在形成保護絕緣層373之後的製程中，可防止雜質，諸如濕氣，從外側進入。另外，甚至在將裝置完成為半導體裝置，諸如液晶顯示裝置，之後，可長期地防止雜質，諸如濕氣，自外側進入；因此，可實現該裝置的長期可靠性。
另外，可能將在使用氮化物絕緣層形成之保護絕緣層373及第一閘極絕緣層372a之間的部分絕緣層移除，使得保護絕緣層373與第一閘極絕緣層372a彼此接觸。
因此，將氧化物半導體層中的雜質，諸如濕氣、氫、氫化物、以及氫氧化物，儘可能地降低並防止此種雜質進入，使得可將該氧化物半導體層中的雜質濃度維持為低濃度。
須注意可能將用於平坦化的平坦化絕緣層設置在保護絕緣層373上方。
另外，可能將導電層形成為在保護絕緣層373上方與該氧化物半導體層重疊。該導電層的電位可能與薄膜電晶體380之閘極電極層381的電位相同或不同。該導電層的功能可如同第二閘極電極層。導電層的電位可能係固定電位，諸如GND或0V。
薄膜電晶體380的電性特徵可由該導電層控制。
此實施例可用與任何其他實施例適當地組合的方式實施。
因此，包括該氧化物半導體層的薄膜電晶體置可具有 穩定的電氣特徵及高可靠性。
(實施例10)
參考圖15A至15C描述與半導體裝置的一模式對應之液晶顯示面板的外觀及剖面。圖15A及15C係面板的平面圖，在各圖中，使用密封劑4005將薄膜電晶體4010及4011及液晶元件4013密封在第一基材4001及第二基材4006之間。圖15B係沿著圖15A或15C之線M-N取得的橫剖面圖。
將密封劑4005設置成圍繞設置在第一基材4001上方的像素部4002及掃描線驅動器電路4004。將第二基材4006設置在像素部4002及掃描線驅動器電路4004上方。因此，藉由第一基材4001、密封劑4005、以及第二基材4006將像素部4002及掃描線驅動器電路4004並連同液晶層4008密封。將使用分離製備於基材上方之單晶半導體膜或多晶半導體膜形成的訊號線驅動器電路4003載置在第一基材4001上方之與密封劑4005圍繞之該區域不同的區域中。
須注意對分別形成之驅動器電路的連接方法並無特別限制，並可使用COG法、佈線接合法、或TAB法等。圖15A描繪使用COG法載置訊號線驅動器電路4003的範例。圖15C描繪使用TAB法載置訊號線驅動器電路4003的範例。
設置在第一基材4001上方的像素部4002及掃描線驅 動器電路4004包括複數個薄膜電晶體。圖15B將包括在像素部4002中的薄膜電晶體4010以及包括在掃描線驅動器電路4004中的薄膜電晶體4011描繪為範例。將絕緣層4041、4042、及4021設置在薄膜電晶體4010及4011上方。
可視情況將實施例2至9的任何薄膜電晶體使用為薄膜電晶體4010及4011。將薄膜電晶體4010及4011之氧化物半導體層中的氫及水減少。因此，薄膜電晶體4010及4011係高度可靠的薄膜電晶體。在此實施例中，薄膜電晶體4010及4011係n-通道薄膜電晶體。
將導電層4040設置在部分的絕緣層4021上方，其與薄膜電晶體4011中之氧化物半導體層的通道形成區域重疊。將導電層4040設置在與氧化物半導體層之通道形成區域重疊的位置，從而可將BT測試之前及之後的薄膜電晶體4011之臨界電壓的改變量減少。導電層4040的電位可能與薄膜電晶體4011之閘極電極層的電位相同或不同。導電層4040的功能可如同第二閘極電極層。另外，導電層4040的電位可能係GND或0V，或導電層4040可能在浮動狀態中。
將包括在液晶元件4013中的像素電極層4030電性連接至薄膜電晶體4010之源極或汲極電極層。將液晶元件4013的相對電極層4031形成在第二基材4006上。像素電極層4030、相對電極層4031、以及液晶層4008與另一者重疊的該部位對應於液晶元件4013。須注意像素電極 層4030及相對電極層4031分別設有功能如同對準膜的絕緣層4032及絕緣層4033，且液晶層4008以其間具有絕緣層4032及4033的方式夾於電極層之間。
須注意可將光透射基材使用為第一基材4001及第二基材4006；可使用玻璃、陶瓷、或塑膠。該塑膠可能係玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
間隔器4035係藉由選擇性地蝕刻絕緣膜而得到的圓柱分隔壁，並設置該圓柱間隔器以控制像素電極層4030及相對電極層4031之間的距離(胞元間隙)。或者，可能將球形間隔器使用為間隔器4035。將相對電極層4031電性連接至形成在形成薄膜電晶體4010之該基材上方的共同電位線。相對電極層4031及共同電位線可使用共同連接部經由設置在該對基材之間的導電粒子彼此電性連接。須注意該等導電粒子係包括在密封劑4005中。
或者，可能使用無需對準膜之呈現藍相的液晶。藍相係液晶相之一，當膽固醇狀液晶之溫度增加的同時，其就在膽固醇相改變為各向同性相之前產生。因為該藍相僅在窄溫度範圍內產生，將包含5重量百分比或以上之掌性劑的液晶組成物使用為液晶層4008，以改善該溫度範圍。包括呈現藍相之液晶及掌性劑的該液晶組成物具有1msec或以下的短反應時間，且在光學上各向同性；因此；對準處理不係必要的，且有小視角依存性。此外，因為不必設置對準膜且研磨處理係不必要的，可防止由研磨處理所導 致的靜電放電損壞，並可在製程中降低液晶顯示裝置的缺陷及損壞。因此，可增加該液晶顯示裝置的生產性。使用氧化物半導體層形成的薄膜電晶體特別具有該薄膜電晶體之電性特徵可能由於靜電的影響而顯著地變化並偏離期望範圍的可能性。因此，針對包括使用氧化物半導體層形成之薄膜電晶體的液晶顯示裝置使用藍相液晶材料係更有效的。
須注意除了透射液晶顯示裝置外，也可將此實施例施用至傳輸反射液晶顯示裝置。
雖然在該液晶顯示裝置的範例中，將偏振板設置在該基材的外表面上(在觀看側上)並將用於顯示元件之著色層及電極層循序地設置在該基材的內表面上，可能將該偏振板設置在該基材的內表面上。該偏框板及該著色層的堆疊結構未受限於此實施例中的結構，並可能取決於該偏振板及該著色層的材料或該製程條件而視情況設定。另外，可能將作為黑矩陣使用的遮光膜設置在該顯示部以外的部分中。
在薄膜電晶體4010及4011上方，將絕緣層4041形成為與氧化物半導體層接觸。絕緣層4041可使用與描述在任何實施例中之氧化物絕緣層的材料及方法相似之材料及方法形成。此處，使用濺鍍法將氧化矽層形成為絕緣層4041。另外，將保護絕緣層4042形成在絕緣層4041上並與其接觸。保護絕緣層4042可能與描述於實施例6中的保護絕緣層303相似地形成；例如，保護絕緣層4042可 使用氮化矽膜形成。為降低由薄膜電晶體所導致的表面粗糙性，形成作為平坦化絕緣層使用的絕緣層4021。
將絕緣層4021形成為平坦化絕緣層。可將具有耐熱性的有機材料，諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂，使用為絕緣層4021。除了此等有機材料以外，可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。須注意絕緣層4021可能藉由堆疊以此等材料形成之複數絕緣膜而形成。
形成絕緣層4021的方法並無特別限制。絕緣層4021可依據材料使用，諸如諸如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴濺塗佈法、或液滴排放法(例如，噴墨法、絲網列印、或平版印刷)之方法，或諸如刮刀、滾筒塗佈機、簾幕塗佈機、或刮刀塗佈機的工具(裝備)形成。絕緣層4021的烘焙步驟也作為該半導體層的退火使用，因此可有效率地製造半導體裝置。
像素電極層4030及相對電極層4031可使用透光導電材料，諸如氧化銦錫(ITO)、將氧化鋅(ZnO)混入氧化銦中的氧化銦鋅(IZO)、將氧化矽(SiO2)混入氧化銦的導電材料、有機銦、有機錫、包含氧化鎢之氧化銦、包含氧化鎢之氧化銦鋅、包含氧化鈦之氧化銦、或包含氧化鈦之氧化銦錫等，形成。另外，在不需要透光性質或需要反射性質之反射液晶顯示裝置的情形中，像素電極層4030及相對電極層4031可使用選自諸如鎢(W)、鉬(Mo)、鋯(Zr)、鉿 (Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、以及銀(Ag)之金屬；此等金屬的合金；以及此等金屬之氮化物的一或多種材料形成。
可將包含導電高分子(也指稱為導電聚合物)的導電組成物用於像素電極層4030及相對電極層4031。使用導電組成物形成的像素電極具有少於或等於每平方10000歐姆的薄片電阻並對550nm之波長有大於或等於70%的透射率為佳。另外，包含在該導電組成物中的該導電高分子之電阻率少於或等於0.1Ω．cm為佳。
可將所謂的π-電子複合導電聚合物使用為該導電高分子。例如，可提供聚苯胺或其衍生物、聚砒咯或其衍生物、聚塞吩或其衍生物、二或多種此等材料的共聚物等。
另外，將各種訊號及電位從FPC 4018供應至分離地形成之訊號線驅動器電路4003、掃描線驅動器電路4004、或像素部4002。
連接終端電極4015係使用與包括在液晶元件4013中之像素電極層4030相同的導電膜形成，且終端電極4016係使用與薄膜電晶體4010及4011之源極及汲極電極層相同的導電膜形成。
連接終端電極4015係經由各向異性導電膜4019電性連接至包括在FPC 4018中的終端。
須注意圖15A至15C描繪訊號線驅動器電路4003係分離地形成並載置在第一基材4001上的範例；然而，本 發明並未受限於此結構。該掃描線驅動器電路可能分別形成，然後載置，或可能僅將部分訊號線驅動器電路或部分掃描線驅動器電路分別形成，然後載置。
視情況設置黑矩陣(遮光層)、光學構件(光學基材)，諸如偏振構件、延遲構件、及抗反射構件等。例如，可能藉由使用偏振基材及延遲基材使用圓形偏振。此外，可能將背光、或側光等使用為光源。
在主動矩陣液晶顯示裝置中，顯示圖案係藉由驅動配置成矩陣的像素電極而形成在螢幕上。具體地說，將電壓施加在已選擇像素電極及與該像素電極對應的相對電極之間，因此，光學地調變設置在該像素電極及該相對電極之間的液晶層。由觀看者將此光學調變辨視為顯示圖案。
液晶顯示裝置具有當顯示動畫時，殘影發生或動畫模糊的問題，因為液晶分子自身的反應速度甚低。用於改善液晶顯示裝置的動畫特徵之技術的有每隔一圖框顯示一全黑影像之所謂的黑色插入之驅動技術。
或者，可能使用稱為倍圖框率驅動的驅動技術，其中垂直同步頻率為正常垂直同步頻率的1.5倍或以上，2倍或以上為佳，從而改善反應速度。
此外，作為改善液晶顯示裝置的動畫特徵之技術的有將包括複數個LED(發光二極體)光源或複數個EL光源之表面光源使用為背光，並將包括在該表面光源中的各光源個別地驅動以在一圖框週期中實施間歇發光的其他技術。可能將三或多種LED使用為表面光源，或可能將白光 LED使用為表面光源。因為可個別地控制複數個LED，LED發光的時序可與切換液晶層之光學調變的時序同步。在此驅動技術中，可將一部分的LED關閉。因此，特別係在顯示黑色影像區域在一螢幕中佔高比率之影像的情形中，可用低功率消耗驅動液晶顯示裝置。
當組合任何此等驅動技術時，液晶顯示裝置可具有比習知液晶顯示裝置更好的顯示特徵，諸如動畫特徵。
因為薄膜電晶體易由於靜電等而破裂，將保護電路設置在與像素部及驅動器電路部相同的基材上為佳。該保護電路使用包括氧化物半導體層之非線性元件形成為佳。例如，將該保護電路設置在該像素部、及掃描線輸入終端以及訊號線輸入終端之間。在此實施例中，設置複數個保護電路，使得當由於靜電等的突波電壓施加至掃描線、訊號線、或電容器匯流排線時，像素電晶體等不破裂。因此，當突波電壓施加至該保護電路時，該保護電路具有將電荷釋放至共同佈線的結構。該保護電路包括並列配置於掃描線及共同佈線之間的非線性元件。該等非線性元件各者包括二終端元件，諸如二極體，或三終端元件，諸如電晶體。例如，該非線性元件可經由與像素部之薄膜電晶體相同的步驟形成。例如，可藉由將閘極終端連接至汲極終端而實現與二極體之特徵相似的特徵。
另外，可將扭曲向列(TN)模式、橫向電場驅動(IPS)模式、邊緣電場切換(FFS)模式、軸對稱排列微胞(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、或 反鐵電液晶(AFLC)模式等用於該液晶顯示模組。
揭示於此說明書中的該半導體裝置並無特別限制，可使用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB液晶、GH液晶、聚合物分散液晶、或盤狀液晶等的液晶顯示裝置。常態黑液晶面板，諸如使用垂直對準(VA)模式的透射液晶顯示裝置，係特佳的。將部分範例提供為垂直對準模式。例如，可使用MVA(多區域垂直配向)模式、PVA(圖像垂直配向)模式、或ASV模式等。
另外，也可將此實施例施用至VA液晶顯示裝置。該VA液晶顯示裝置具有液晶顯示面板中的液晶分子之對準係受控制的形式種類。在該VA液晶顯示裝置中，當未施加電壓時，液晶分子係在相關於面板表面的垂直方向上對準。另外，可使用將像素分割為特定區域(次像素)，且液晶分子在彼等的個別區域中係在不同方向上對準之稱為多域或多域設計的方法。
此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例11)
在此實施例中，描述藉由使用薄膜電晶體及描述於實施例1之半導體裝置中的電致發光製造主動矩陣發光顯示裝置之範例。
使用電致發光的發光元件係根據發光材料是有機化合物或無機化合物而分類。通常，將前者指稱為有機EL元 件，並將後者指稱為無機EL元件。
在有機EL元件中，藉由將電壓施加至發光元件，電子及電洞分別從一對電極注入至包含發光有機化合物的層中，且電流流動。然後，載體(電子及電洞)重結合，因此發光。因為此種機制，將此發光元件指稱為電流激發發光元件。
無機EL元件係根據彼等之元素結構而分類為分散型無機EL元件及薄膜無機EL元件。分散型無機EL元件具有發光層，其中發光材料的粒子分散在黏結劑中，且其發光機制係使用施體能階及受體能階的施體-受體重結合型發光。薄膜無機EL元件具有發光層包夾在介電層之間的結構，其另外包夾在電極之間，且其發光機制係使用金屬離子之內層電子變遷的局部型發光。須注意本文描述將有機EL元件使用為發光元件的範例。
圖16將數位時間灰階驅動可施用於其之像素結構的範例描繪為半導體裝置之範例。
描述可將數位時間灰階驅動施用於其之像素的結構及作業。此處，一像素包括二n-通道電晶體，彼等各者包括作為通道形成區域的氧化物半導體層。
像素6400包括切換電晶體6401、驅動電晶體6402、發光元件6404、以及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極及汲極電極之一者)連接至訊號線6405，且切換電晶體6401的第二電極(源極電極及汲極電極之另一者)連接 至驅動電晶體6402之閘極。驅動電晶體6402的閘極經由電容器6403連接至電源供應線6407，驅動電晶體6402的第一電極連接至電源供應線6407，且驅動電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極。該共同電極電性連接至設置在與共同電極相同之基材上方的共同電位線6408。
將發光元件6404的第二電極(共同電極)設定成低電源供應電位。須注意該低電源供應電位係參考設定至電源供應線6407的高電源供應電位而滿足低電源供應電位<高電源供應電位的電位。例如，可能將GND、或0V等使用為該低電源供應電位。將該高電源供應電位及該低電源供應電位之間的電位差施加至發光元件6404並將電流供應至發光元件6404，使得發光元件6404發光。此處，為使發光元件6404發光，將各電位設定成使得該高電源供應電位及該低電源供應電位之間的電位差為發光元件6404的臨界電壓或更高。
當將驅動電晶體6402的閘極電容使用為電容器6403的替代物時，可省略電容器6403。驅動電晶體6402的閘極電容可能形成在通道形成區域及閘極電極之間。
此處，在使用電壓輸入電壓驅動法的情形中，將視訊訊號輸入至驅動電晶體6402的閘極，以使驅動電晶體6402完全開啟或關閉。亦即，驅動電晶體6402在線性區域中操作。因為驅動電晶體6402在線性區域中操作，將 高於電源供應線6407之電壓的電壓施加至驅動電晶體6402的閘極。須注意將大於或等於(電源供應線電壓+驅動電晶體6402之Vth)的電壓施加至訊號線6405。
另外，在使用類比灰階驅動取代數位時間比率灰階驅動的情形中，藉由以不同的方式輸入訊號，可使用與圖16之像素結構相同的像素結構。
在使用類比灰階法的情形中，將大於或等於(發光元件6404之順向電壓+驅動電晶體6402的Vth)之電壓施加至驅動電晶體6402的閘極。發光元件6404之順向電壓代表得到期望亮度時的電壓，並至少包括順向臨界電壓。藉由輸入視訊訊號以致能驅動電晶體6402在飽和區域中操作，可將電流供應至發光元件6404。為使驅動電晶體6402可在飽和區域中操作，使電源供應線6407的電位高於驅動電晶體6402之閘極電位。當使用類比視訊訊號時，可能依據該視訊訊號將電流供給至發光元件6404並實施類比灰階驅動。
須注意圖16所描繪之該像素結構並未受限於此。例如，可能將開關，電阻器、電容器、電晶體、或邏輯電路等加至圖16所示的該像素。
其次，將參考圖17A至17C描述該發光元件的結構。此處，藉由將n-通道驅動TFT採用為範例而描述像素的橫剖面結構。
為得到從該發光元件發出的光，陽極及陰極之至少一者必需透射光。將薄膜電晶體及發光元件形成在基材上 方。該發光元件可具有頂發射結構，其中發射光係經由與該基材相對的表面得到；底發射結構，其中發射光係經由在該基材側上的表面得到；或雙重發射結構，其中發射光係經由與該基材相對之該表面以及在該基材側上的該表面得到。可將該像素結構施用至具有任何此等發射結構的發光元件。
其次，參考圖17A描述具有底發射結構的發光元件。
圖17A係在驅動TFT 7011係n-型且光係從發光元件7012發射至第一電極7013側之情形中的像素之橫剖面圖。在圖17A中，將發光元件7012的第一電極7013形成在電性連接至驅動TFT 7011之源極電極層的光透射導電膜7017上方，並將EL層7014及第二電極7015以出現的次序堆疊在第一電極7013上方。
可將包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或將氧化矽加至其的氧化銦錫等的光透射導電膜使用為光透射導電膜7017。
可將各種材料使用為發光元件的第一電極7013。例如，在將第一電極7013使用為陰極的情形中，第一電極7013使用，例如，具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。在圖17A中，將第一電極7013大致形成至使得光透射的厚度(約5nm至30nm為佳)。例 如，將具有20nm之厚度的鋁膜使用為第一電極7013。
須注意光透射導電膜7017及第一電極7013可能藉由堆疊光透射導電膜及鋁膜，然後實施選擇性的蝕刻而形成。在此情形中，該蝕刻可使用相同遮罩實施，其係較佳的。
另外，以分隔壁7019覆蓋第一電極7013的周邊。分隔壁7019使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷形成。分隔壁7019使用光敏樹脂材料形成以在第一電極7013上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔壁7019的情形中，可省略形成光阻遮罩的步驟。
可接受將至少包括發光層的EL層作為形成在第一電極7013及分隔壁7019上方的EL層7014。另外，可能將EL層7014形成為具有單層結構或堆疊層結構之任一者。當EL層7014係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在功能如同陰極的第一電極7013上方。須注意除了發光層外，不係所有此等層均須設置。
該堆疊次序未受限於上文出現的次序。第一電極7013可能作為陽極使用，且電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層可能以此出現次序堆疊在第一電極7013上方。然而，慮及功率消耗，因為可防止驅動器電路部之電壓中的增加並可比將第一電極 7013使用為陽極，並將電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層以此次序堆疊在第一電極7013上方的情形更有效地減少功率消耗，將第一電極7013作為陰極使用，並將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在第一電極7013上方為佳。
另外，可將任何各種材料使用為形成在EL層7014上方的第二電極7015。例如，在將第二電極7015使用為陽極的情形中，具有高工作函數的材料，例如ZrN、Ti、W、Ni、Pt、或Cr等；或透射導電材料，諸如ITO、IZO、或ZnO，較佳。另外，將屏蔽膜7016，例如阻擋光的金屬、或反射光之金屬等，設置在第二電極7015上方。在此實施例中，將ITO膜使用為第二電極7015，並將Ti膜使用為屏蔽膜7016。
發光元件7012對應於將包括發光層之EL層7014夾於第一電極7013及第二電極7015之間的區域。在圖17A描繪之元件結構的情形中，如箭號所指示的，從發光元件7012發射之光射至第一電極7013側。
須注意在圖17A描繪的範例中，將光透射導電膜使用為閘極電極層並將薄光透射膜使用為源極及汲極電極層。從發光元件7012發射的光通過彩色濾波器層7033，並可經由基材射出。
彩色濾波器層7033使用光微影技術等以液滴排放法，諸如的噴墨法、列印法、蝕刻法形成。
彩色濾波器層7033係以被覆層7034覆蓋，並也以保護絕緣層7035覆蓋。須注意雖然將具有小厚度之被覆層7034描繪於圖17A中，被覆層7034具有將彩色濾波器層7033所導致之粗糙性平坦化的功能。
將形成在保護絕緣層7035、被覆層7034、平坦化絕緣層7036、絕緣層7032、以及絕緣層7031中並到達汲極電極的接點孔設置在與分隔壁7019重疊的部分中。
參考圖17B描述具有雙發射結構的發光元件。
在圖17B中，將發光元件7022的第一電極7023形成在電性連接至驅動TFT 7021之汲極電極層的光透射導電膜7027上方，並將EL層7024及第二電極7025以出現次序堆疊在第一電極7023上方。
可將包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或將氧化矽加至其的氧化銦錫等的光透射導電膜使用為光透射導電膜7027。
可將各種材料使用為第一電極7023。例如，在將第一電極7023使用為陰極的情形中，第一電極7023使用，例如，具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。在此實施例中，將第一電極7023使用為陰極，並將第一電極7023大致形成至使得光透射的厚度(約5nm至30nm為佳)。例如，將具有20nm之厚度的鋁 層使用為陰極。
須注意光透射導電膜7027及第一電極7023可能藉由堆疊光透射導電膜及鋁膜，然後實施選擇性的蝕刻而形成。在此情形中，該蝕刻可使用相同遮罩實施，其係較佳的。
另外，以分隔壁7029覆蓋第一電極7023的周邊。分隔壁7029使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷形成。分隔壁7029使用光敏樹脂材料形成以在第一電極7023上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔壁7029的情形中，可省略形成光阻遮罩的步驟。
可接受將至少包括發光層的EL層作為形成在第一電極7023及分隔壁7029上方的EL層7024。另外，可能將EL層7024形成為具有單層結構或堆疊層結構之任一者。當EL層7024係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在功能如同陰極的第一電極7023上方。須注意除了發光層外，不係所有此等層均須設置。
該堆疊次序未受限於上文出現的次序。第一電極7023可能作為陽極使用，且電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層可能以此出現次序堆疊在第一電極7023上方。然而，慮及功率消耗，因為可比將第一電極7023使用為陽極，並將電洞注入層、電洞 運輸層、發光層、電子運輸層、及電子注入層以此次序堆疊在第一電極7023上方的情形更有效地減少功率消耗，將第一電極7023使用為陰極，並將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在陰極上方為佳。
另外，可將各種材料使用為形成在EL層7024上方的第二電極7025。例如，在將第二電極7025使用為陽極的情形中，具有高工作函數的材料，例如透射導電材料，諸如ITO、IZO、或ZnO，較佳。在此實施例中，第二電極7025使用包括氧化矽的ITO層形成並使用為陽極。
發光元件7022對應於將包括發光層之EL層7024夾於第一電極7023及第二電極7025之間的區域。在圖17B描繪之元件結構的情形中，如箭號所指示的，從發光元件7022發射之光射向第二電極7025側及第一電極7023側二側。
須注意在圖17B描繪的範例中，將光透射導電膜使用為閘極電極層並將薄光透射膜使用為源極及汲極電極層。從發光元件7022發射至第一電極7023側的光通過彩色濾波器層7043，並可經由基材射出。
彩色濾波器層7043使用光微影技術等以液滴排放法，諸如的噴墨法、列印法、蝕刻法形成。
彩色濾波器層7043係以被覆層7044覆蓋，並也以保護絕緣層7045覆蓋。
將形成在保護絕緣層7045、被覆層7044、平坦化絕 緣層7046、絕緣層7042、以及絕緣層7041中並到達汲極電極的接點孔設置在與分隔壁7019重疊的部分中。
須注意在藉由使用具有雙發射結構之發光元件將全彩顯示實現在二顯示表面上的情形中，從第二電極7025側發射之光不通過彩色濾波器層7043；因此，將具有彩色濾波器層之密封基材另外設置在第二電極7025上方為佳。
其次，茲參考圖17C描述具有頂發射結構的發光元件。
圖17C係在驅動TFT 7001係n-型且從發光元件7002發射之光通過第二電極7005之情形中的像素之橫剖面圖。在圖17C中，驅動TFT 7001之汲極電極層與第一電極7003彼此接觸，且驅動TFT 7001與發光元件7002之第一電極7003彼此電性連接。EL層7004及第二電極7005以此出現次序堆疊在第一電極7003上方。
另外，可將各種材料使用為第一電極7003。例如，在將第一電極7003使用為陰極的情形中，第一電極7003使用具有低工作函數的材料，諸如Li或Cs的鹼金屬；諸如Mg、Ca、或Sr之鹼土金屬；包含任何此等金屬的合金(例如，Mg：Ag或Al：Li)；或諸如Yb或Er之稀土金屬，形成為佳。
另外，以分隔壁7009覆蓋第一電極7003的周邊。分隔壁7009使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷形成。分 隔壁7009使用光敏樹脂材料形成以在第一電極7003上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔壁7009的情形中，可省略形成光阻遮罩的步驟。
可接受將至少包括發光層的EL層作為形成在第一電極7003及分隔壁7009上方的EL層7004。另外，可能將EL層7004形成為具有單層結構或堆疊層結構之任一者。當EL層7004係使用複數層形成時，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現次序堆疊在使用為陰極的第一電極7003上方。須注意除了發光層外，不係所有此等層均須設置。
該堆疊次序並未受限於上文出現的次序，且電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層可能以此出現次序堆疊在使用為陽極之第一電極7003上方。
在圖17C中，將電洞注入層、電洞運輸層、發光層、電子運輸層、及電子注入層以此出現次序堆疊在堆疊層膜上方，在該堆疊層膜中，Ti膜、鋁膜、以及Ti膜以此出現次序堆疊，並將薄Mg：Ag合金膜及ITO的堆疊層形成在其上方。
然而，在驅動TFT 7001係n-型的情形中，因為可防止驅動器電路之電壓中的增加並可比以上述次序使用該等層堆疊之情形更有效地減少功率消耗，將電子注入層、電子運輸層、發光層、電洞運輸層、及電洞注入層以此出現 次序堆疊在第一電極7003上方為佳。
使用光透射導電材料形成第二電極7005。例如，可使用包括氧化鎢之氧化銦、包括氧化鎢之氧化銦鋅、包括氧化鈦之氧化銦、包括氧化鈦之氧化銦錫、氧化銦錫、氧化銦鋅、或將氧化矽加至其的氧化銦錫等的光透射導電膜。
發光元件7002對應於將包括發光層之EL層7004夾於第一電極7003及第二電極7005之間的區域。在圖17C描繪之像素的情形中，如箭號所指示的，從發光元件7002發射之光射至第二電極7005側。
在圖17C中，驅動TFT 7001的汲極電極層經由形成在氧化矽層7051、保護絕緣層7052、平坦化絕緣層7056、平坦化絕緣層7053、以及絕緣層7055中的接點孔電性連接至第一電極7003。該等平坦化絕緣層7036、7046、7053、以及7056可使用樹脂材料形成，諸如聚醯亞胺、丙烯酸、苯環丁烯、聚醯胺、或環氧樹脂。除了此等樹脂材料以外，也可能使用低介電常數材料(低k材料)、矽氧烷基樹脂、PSG(磷矽酸鹽玻璃)、或BPSG(硼磷矽酸鹽玻璃)等。須注意該平坦化絕緣層7036、7046、7053、以及7056可能藉由堆疊使用此等材料形成之複數絕緣膜而形成。平坦化絕緣層7036、7046、7053、以及7056可依據材料使用，諸如諸如濺鍍法、SOG法、旋轉塗佈法、浸漬法、噴濺塗佈法、或液滴排放法(例如，噴墨法、絲網列印、或平版印刷)之方法，或諸如刮刀、滾 筒塗佈機、簾幕塗佈機、或刮刀塗佈機的工具(裝備)形成。
設置分隔壁7009，以將第一電極7003與相鄰像素的第一電極絕緣。分隔壁7009使用聚醯亞胺、丙烯酸、聚醯胺、或環氧樹脂等的有機樹脂膜；無機絕緣膜；或有機聚矽氧烷形成。分隔壁7009使用光敏樹脂材料形成以在第一電極7003上方具有開口，使得該開口的側壁形成為具有連續曲率之傾斜表面特佳。在將光敏樹脂材料使用為分隔壁7009的情形中，可省略形成光阻遮罩的步驟。
在圖17C描繪的結構中，針對實施全彩顯示，發光元件7002、相鄰發光元件之一者，以及相鄰發光元件之另一者分別係，例如，綠色發光元件、紅色發光元件、以及藍色發光元件。或者，能全彩顯示的發光顯示裝置可能使用除了三種發光元件外，包括白色發光元件的四種發光元件製造。
在圖17C的結構中，能全彩顯示的發光顯示裝置可能以所有已配置之複數個發光元件均係白色發光元件並將具有彩色濾波器等的密封基材配置在發光元件7002上之此種方式製造。將呈現單色，諸如白色，的材料形成並與彩色濾波器或色彩轉變層組合，從而可實施全彩顯示。
無須多說，也可實施單色光顯示。例如，發光系統可能使用白發射光形成，或區域彩色發光裝置可能使用單色發射光形成。
若有必要，可能設置光學膜，諸如包括圓形偏振板的 偏振膜。
須注意，雖然本文將有機EL元件描述為發光元件，也可將無機EL元件設置為發光元件。
須注意描述將控制發光元件之驅動的薄膜電晶體(驅動TFT)電性連接至發光元件的範例；然而，可能使用將用於電流控制的TFT連接在該驅動TFT及該發光元件之間的結構。
此實施例可用與任何其他實施例適當地組合的方式實施。
圖18A及18B描繪根據此實施例之發光顯示面板(也稱為發光面板)的外觀及橫剖面。圖18A係使用密封劑將形成在第一基材上方之薄膜電晶體及發光元件密封在第一基材及第二基材間之面板的平面圖。圖18B係沿著圖18A之H-I取得的橫剖面圖。
將密封劑4505設置成圍繞設置在第一基材4501上方的像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b。此外，將第二基材4506設置在像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b上方。因此，藉由第一基材4501、密封劑4505、以及第二基材4506將像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b，連同填充劑4507密封。以此種方式，使用保護膜(諸如層壓膜或紫外光固化樹脂膜)或具有高氣密性及些許脫氣性的覆蓋 材料封裝(密封)面板，使得該面板不曝露在外側空氣中為佳。
形成在第一基材4501上方之像素部4502、訊號線驅動器電路4503a及4503b、以及掃描線驅動器電路4504a及4504b各者包括複數個薄膜電晶體。將包括在像素部4502中的薄膜電晶體4510及包括在訊號線驅動器電路4503a中的薄膜電晶體4509描繪為圖18B中之範例。
可視情況將實施例2至9的任何薄膜電晶體使用為薄膜電晶體4509及4510，且彼等可能使用與該等實施例之薄膜電晶體的步驟及材料相似之步驟及材料形成。將薄膜電晶體4509及4510之氧化物半導體層中的氫及水減少。因此，薄膜電晶體4509及4510係高度可靠的薄膜電晶體。
將導電層設置在與薄膜電晶體4509中的氧化物半導體層之通道形成區域重疊的部分上方。在此實施例中，薄膜電晶體4509及4510係n-通道薄膜電晶體。
將導電層4540設置在氧化矽層4542之與薄膜電晶體4509中的氧化物半導體層之通道形成區域重疊的部分上方。將導電層4540設置在與氧化物半導體層之通道形成區域重疊的位置，從而可將BT測試之前及之後的薄膜電晶體4509之臨界電壓的改變量減少。導電層4540的電位可能與薄膜電晶體4509中之閘極電極層的電位相同或不同。導電層4540的功能可如同第二閘極電極層。或者，導電層4540的電位可能係GND或0V，或導電層4540可 能在浮動狀態中。
另外，將氧化矽層4542形成為覆蓋薄膜電晶體4510的氧化物半導體層。薄膜電晶體4510之源極及汲極電極層在形成於氧化矽層4542及絕緣層4551中的開口中電性連接至佈線層4550，該氧化矽層及該絕緣層形成在該薄膜電晶體上方。將佈線層4550形成為與第一電極4517接觸，且薄膜電晶體4510經由佈線層4550電性連接至第一電極4517。
氧化矽層4542可能使用與描述在任何實施例中之氧化物絕緣層的材料及方法相似之材料及方法形成。
將彩色濾波器層4545形成在絕緣層4551上方，以與發光元件4511之發光區域重疊。
另外，為降低彩色濾波器層4545的表面粗糙度，彩色濾波器層4545以功能如同平坦化絕緣膜之被覆層4543覆蓋。
將絕緣層4544形成在被覆層4543上方。絕緣膜4544可能與描述於實施例6中的保護絕緣層303相似地形成。例如，可能使用濺鍍法將氮化矽層形成為絕緣層4544。
參考數字4511代表發光元件。將其為包括在發光元件4511中之像素電極的第一電極4517經由佈線層4550電性連接至薄膜電晶體4510的源極電極層或汲極電極層。須注意發光元件4511具有第一電極4517、電致發光層4512、以及第二電極4513的堆疊層結構，且在該結構 上並無特別限制。發光元件4511的結構可依據自發光元件4511得到光的方向等而視情況改變。
分隔壁4520係使用有機樹脂膜、無機絕緣膜、或有機聚矽氧烷形成。分隔壁4520使用光敏材料形成以在第一電極4517上方具有開口部，使得該開口部的側壁形成為具有連續曲率之傾斜表面特佳。
另外，可能將電致發光層4512形成為具有單層結構或堆疊層結構之任一者。
為防止氧、氫、濕氣、二氧化碳等進入發光元件4511，可能將保護膜形成在第二電極4513及分隔壁4520上方。可將氮化矽膜、氮化氧化矽膜、或DLC膜等形成為該保護膜。
此外，將各種訊號及電位從FPC 4518a及4518b供應至訊號線驅動器電路4503a及4503b、掃描線驅動器電路4504a及4504b、或像素部4502。
連接終端電極4515係使用與包括在發光元件4511中之第一電極4517相同的導電膜形成，且終端電極4516係使用與包括在薄膜電晶體4509中之源極及汲極電極層相同的導電膜形成。
連接終端電極4515係經由各向異性導電膜4519電性連接至包括在FPC 4518a中的終端。
位於自發光元件4511取得光之方向上的第二基材應具有光透射性質。在該情形中，將光透射材料，諸如玻璃板、塑膠板、聚酯膜、或丙烯酸膜，用於第二基材 4506。
紫外光固化樹脂或熱固樹脂可連同惰性氣體(諸如，氮或氬)使用為填充劑4507。例如，可使用PVC(聚氯乙烯)、丙烯酸、聚醯亞胺、環氧樹脂、聚矽氧樹脂、PVB(聚乙烯縮丁醛)、或EVA(乙烯醋酸乙烯酯)。例如，將氮用作該填充劑。
此外，若有必要，可視情況將光學膜設置在該發光元件的發光表面上，諸如偏振板、圓形偏振板(包括橢圓形偏振板)、或延遲板(四分之一波板或二分之一波板)。另外，該偏振板或該圓形偏振板可能設有抗反射膜。例如，可實施反射光可藉由表面上之凸起及凹陷而散射的抗閃爍處理以減少該閃爍。
該密封劑可使用絲網列印法、噴墨設備、或散佈設備形成。典型地，可將包含可見光固化樹脂、紫外光固化樹脂、或熱固性樹脂的材料使用為密封劑。另外，可能包含填充劑。
可能將使用分離製備在基材上方的單晶半導體膜或多晶半導體膜形成的驅動器電路使用及載置為訊號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b。或者，可能僅有該訊號線驅動器電路或其之一部分，或僅有掃描線驅動器電路或其之一部分分離地形成，然後載置。此實施例並未受限於圖18A及18B所描繪的該結構。
經由上述處理，可製造作為半導體裝置之高度可靠的 發光顯示裝置(顯示面板)。
此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例12)
在此實施例中，將電子紙的範例描述為根據本發明之一實施例的半導體裝置。
圖19描繪作為將本發明實施例施用於其之半導體裝置的範例之主動矩陣電子紙。在此實施例中，例如，將描述於實施例5中的薄膜電晶體使用為薄膜電晶體581。將薄膜電晶體581之氧化物半導體層中的氫或水減少。因此，薄膜電晶體581係高度可靠的薄膜電晶體。
圖19中的電子紙係使用扭轉球顯示系統之顯示裝置的範例。該扭轉球顯示系統係指將以黑白色著色之球形粒子各者配置在使用為顯示元件之電極層的第一電極層及第二電極層之間，並在該第一電極層及該第二電極層之間產生電位差以控制該等球形粒子之方位，使得顯示實施的系統。
形成在基材580上方的薄膜電晶體581具有源極及汲極電極層係經由形成在氧化矽層583、保護絕緣層584、以及絕緣層585中之開口電性連接至第一電極層587的底閘極結構。
將球形粒子設置在第一電極層587及第二電極層588之間。各球形粒子包括黑色區域590a及白色區域590b， 以及以圍繞黑色區域590a及白色區域590b之液體填充的空洞594。球形粒子的周圍係以填充劑595填充，諸如樹脂(見圖19)。在此實施例中，第一電極層587對應於像素電極，且設置在相對基材596上的第二電極層588對應於共同電極。
另外，也可使用電泳元件取代球形元件。使用具有約10μm至200μm直徑的微膠囊，其中將透明液體、正向充電白色微粒子、及負向充電黑色粒子裝入膠囊。在設置於該第一電極層及該第二電極層之間的該微膠囊中，當藉由該第一電極層及該第二電極層施加電場時，該等白色微粒子及該等黑色微粒子移至彼此相反的方向，使得可顯示白色或黑色。使用此原理的顯示元件係電泳顯示元件，並通常稱為電子紙。電泳顯示元件具有高於液晶顯示元件的反射性，且因此不需要輔助光，電力消耗低、且顯示部可在昏暗處辨視。此外，即使當電力未供應至該顯示部時，可維持已顯示影像。因此，即使具有顯示功能的半導體裝置(其可能簡單地稱為顯示裝置或設有顯示裝置的半導體裝置)與電波源有相當距離，仍可儲存已顯示影像。
經由上述步驟，高可靠性的電子紙可如半導體裝置似地製造。
可將描述於實施例1中的邏輯電路使用為，例如，此實施例中之電子紙的驅動器電路。另外，因為可將包括氧化物半導體層的電晶體施用為該顯示部中的電晶體，例如，可將該驅動器電路及該顯示部設置在一基材上方。
此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例13)
揭示於此說明書中的半導體裝置可施用至各種電子裝置(將娛樂機構包括在其類別中)。電子裝置的範例包括電視機(也稱為電視或電視接收器)、電腦的監視器等、數位相機、數位視訊攝影機、數位相框、行動電話(也為行動電話裝置)、可攜式遊戲機、可攜式資訊終端、音訊再生裝置、及大型遊戲機，諸如彈珠台，等。
圖20A描繪行動電話的範例。行動電話1600設有合併在外殼1601中的顯示部1602、操作鍵1603a及1603b、外部連接埠1604、揚聲器1605、及微音器1606等。
當描繪於圖20A中之行動電話1600的顯示部1602以手指等接觸時，可將資料輸入至行動電話1600。另外，可藉由使用手指等接觸顯示部1602而實施操作，諸如通話或發信。
顯示部1602主要有三種螢幕模式。第一模式係主要用於顯示影像的顯示模式。第二模式係主要用於輸入資料的輸入模式，諸如文字。第三模式係顯示及輸入模式，其中將該顯示模式及該輸入模式之二模式組合。
例如，在通話或發信的情形中，選擇用於顯示部1602之主要用於輸入文字的文字輸入模式，使得可將顯 示在螢幕上的文字輸入。在此情形中，將鍵盤或數字鈕顯示在顯示部1602的幾乎所有螢幕區域上為佳。
當包括用於偵測傾斜之感測器，諸如迴轉儀或加速度感測器，的偵測裝置設置在行動電話1600之內側時，在顯示部1602之螢幕上的顯示可藉由判定行動電話1600的方向(針對橫向模式或直立模式，行動電話1600是否水平地或垂直地放置)而自動切換。
該等螢幕模式係藉由接觸顯示部1602或操作外殼1601之操作鈕1603a及1603b而切換。或者，該等螢幕模式可能取決於顯示在顯示部1602上的影像種類而切換。例如，當顯示於該顯示部中之影像的訊號係動畫資料時，該螢幕模式切換至顯示模式。當該訊號係文字資料時，該螢幕模式切換至輸入模式。
另外，在該輸入模式中，當藉由碰觸顯示部1602的輸入未於特定週期中實施時，當偵測到由顯示部1602中的光學感測器所偵測的訊號時，可能控制該螢幕模式以從該輸入模式切換至顯示模式。
顯示部1602的功能可能如同影像感測器。例如，掌紋、或指紋等的影像係藉由以手掌或手指接觸顯示部1602而取得，因此可實施個人鑑定。另外，藉由將發射近紅外線之背光或感測光源設置在顯示部，可取得手指血管、或手掌血管等的影像。
可將描述於該等實施例中的任何半導體裝置施用至顯示部1602。例如，可將描述於該等實施例中的複數個薄 膜電晶體設置為像素中的切換元件。
圖20B也描繪可攜式資訊終端的範例。範例描繪於圖20B中的可攜式資訊終端可具有複數個功能。例如，除了電話功能外，此種可攜式資訊終端可藉由合併電腦而具有處理各種資料段的功能。
描繪於圖20B中的可攜式資訊終端具有外殼1800及外殼1801。外殼1801包括顯示面板1802、揚聲器1803、微音器1804、指標裝置1806、相機鏡頭1807、及外部連接終端1808等。外殼1800包括鍵盤1810、及外部記憶體插槽1811等。此外，將天線併入外殼1800中。
顯示面板1802設有觸控面板。在圖20B中，藉由虛線指示顯示為影像的複數個操作鍵1805。
另外，除了上述結構外，可能合併非接觸式IC晶片、或小型記憶體裝置等。
可將描述於任何實施例中的半導體裝置使用為顯示面板1802。在顯示面板1802中，顯示的方向取決於應用模式而適當地改變。另外，該可攜式資訊終端在與顯示面板1802相同的表面上設有相機鏡頭1807，且因此可使用為視訊電話。可將揚聲器1803及微音器1804使用為視訊電話、記錄、播放聲音等，以及語音電話。此外，開發為圖20B所描繪之狀態的外殼1800及1801係可滑動的，使得一者重疊在另一者的上方；因此，可減少該可攜式資訊終端的尺寸，其使該可攜式資訊終端適於攜帶。
可將外部連接終端1808連接至AC配接器及各種類 型的纜線，諸如USB纜線，且使用個人電腦充電及資料通訊係可能的。此外，可將儲存媒體插入外部記憶體槽1811中，使得可儲存且可移動大量資料。
另外，除了上述功能外，可能提供紅外線通訊功能、或電視接收功能等。
圖21A描繪電視機的範例。在電視機9600中，將顯示部9603併入外殼9601中。顯示部9603可顯示影像。此處，外殼9601係藉由腳架9605支撐。
電視機9600可使用外殼9601或分離式遙控器9610的操作開關操作。可使用遙控器9610的操作鍵9609切換頻道及控制音量，從而可控制顯示在顯示部9603上的影像。此外，遙控器9610可能設有用於顯示輸出自遙控器9610之資料的顯示部9607。
須注意電視機9600設有接收器、及數據機等。使用該接收器，可接收一般的TV廣播。此外，當該顯示裝置經由數據機使用或不使用佈線連接至通訊網路時，可實施單向(從傳送器至接收器)或雙向(例如，在傳送器及接收器之間或在接收器之間)資訊通訊。
可將描述於任何實施例中的半導體裝置施用至顯示部9603。在顯示部9603中，例如，可將描述於任何其他實施例中的複數個薄膜電晶體設置為像素的切換元件。
圖21B顯示數位相框的範例。例如，在數位相框9700中，將顯示部9703併入外殼9701中。顯示部9703可顯示各種影像。例如，顯示部9703可顯示使用數位相 機等拍攝的影像資料，且功能如同普通相框。
可將描述於任何實施例中的半導體裝置施用至顯示部9703。在顯示部9703中，例如，可將描述於任何其他實施例中的複數個薄膜電晶體設置為像素的切換元件。
須注意數位相框9700設有操作部、外部連接終端(USB終端、可連接至各種纜線，諸如USB纜線等，的終端)、及記錄媒體插入部等。雖然可能將此等組件設置在與該顯示部相同的表面上，針對設計美感，將彼等設置在側表面或背表面上為佳。例如，將儲存使用數位相機拍攝之影像資料的記憶體插入該數位相框的記錄媒體插入部中，並載入資料，從而可將影像顯示在顯示部9703上。
可能將數位相框9700組態成無線地傳輸及接收資料。經由無線通訊，可載入期望影像資料以待顯示。
圖22係可攜式遊戲機，並由以接合部9893連接之外殼9881及外殼9891的二外殼構成，使得該可攜式遊戲機可展開或摺疊。顯示部9882及顯示部9883分別合併在外殼9881及外殼9891中。
可將描述於任何實施例中的半導體裝置施用至顯示部9883。在顯示部9883中，例如，可將描述於任何其他實施例中的複數個薄膜電晶體設置為像素的切換元件。
此外，描繪於圖22中的可攜式遊戲機設有揚聲器部9884、記錄媒體插入部9886、LED燈9890、及輸入機構(操作鍵9885、連接終端9887、感測器9888(具有量測力量、移位、位置、速度、加速度、角速率、轉動數、距 離、光、液體、磁性、溫度、化學基質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流動率、濕度、梯度、震動、氣味、或紅外線之功能)、及微音器9889)等。無須多說，該可攜式遊戲機的結構並未受限於上述結構，且可使用至少設有揭示於此說明書中之薄膜電晶體的其他結構。該可攜式遊戲機可能視情況包括額外週邊。描繪於圖22中的可攜式遊戲機具有讀取儲存在該記錄媒體中的程式或資料，以將其顯示在該顯示部上的功能，以及藉由無線通訊與其他可攜式遊戲機分享資料的功能。須注意描繪於圖22中的該可攜式遊戲機的功能並未受限於此等，且該可攜式遊戲機可具有各種功能。
(實施例14)
揭示於此說明書中的該半導體裝置可使用為電子紙。只要電子裝置顯示資訊，電子紙可使用在所有領域的電子裝置中。例如，可將電子紙施用在電子書閱讀器(電子書)、海報、交通工具上的廣告，諸如火車、或各種卡片之顯示上，諸如信用卡等。將此種電子裝置的範例描繪於圖23。
圖23描繪電子書閱讀器的範例。例如，電子書閱讀器2700包括外殼2701及外殼2703之二外殼。外殼2701及外殼2703係以轉軸2711組合，使得電子書閱讀器2700可將轉軸2711使用為軸心而開啟及關閉。此種結構致能電子書閱讀器2700像紙質書似地操作。
顯示部2705及顯示部2707分別合併在外殼2701及外殼2703中。顯示部2705及顯示部2707可能顯示一影像或不同影像。在顯示部2705及顯示部2707顯示不同影像的情形中，例如，在右側的顯示部(圖23中的顯示部2705)可顯示文字而在左側的顯示部(圖23中的顯示部2707)可顯示圖形。
圖23描繪外殼2701設有操作部等的範例。例如，外殼2701設有電源開關2721、操作鍵2723、及揚聲器2725等。可使用操作鍵2723翻頁。須注意也可能將鍵盤、或指標裝置等設置在顯示部設置於其上之外殼的表面上。此外，可能將外部連接終端(耳機終端、USB終端、可連接至各種纜線的終端，諸如AC配接器、或USB纜線等)、及記錄媒體插入部等設置在外殼的背表面或側表面上。此外，電子書閱讀器2700可能具有電子字典的功能。
電子書閱讀器2700可能具有能無線地傳輸及接收資料的組態。經由無線通訊，可從電子書伺服器購買及下載所期望的書籍資料等。
此實施例可用與任何其他實施例適當地組合的方式實施。
(實施例15)
根據本發明之實施例，將係氧化物半導體中之載體的施體(或受體)之雜質減少至非常低的水準，從而使氧化物 半導體為本質或實質本質的，並將該氧化物半導體使用為薄膜電晶體。
圖24係在此種電晶體的源極及汲極間之部分的能帶結構。針對高度純化之氧化物半導體，費米能階在理想條件下係位於禁帶中間。
在此情形中，Φm係氧化物半導體的工作函數且χ為其之電子親和力。
此處，在接面表面，若滿足方程式Φm=χ，用於電極之金屬的費米能階與氧化物半導體之傳導帶的能階相同。當方程式右側大於左側時，提供電阻接點。假設氧化物半導體具有3.05eV的能帶隙及4.3eV之電子親和力且係在本質狀態中(載體密度：約1×10-7/cm3)，並使用具有4.3eV之工作函數的鈦(Ti)形成源極電極及汲極電極。在此等條件下，如圖24所描繪地未形成相關於電子的肖特基能障。
圖25描繪將正電壓施加至使用氧化物半導體形成之電晶體中的汲極側之狀態。圖25描繪施加正電壓(VD>0)且未施加電壓至閘極(VG=0)(以虛線顯示)或將正電壓施加至閘極(VG>0)(以實線顯示)的情形。因為氧化物半導體有寬能帶隙，本質的或實質本質之高度純化氧化物半導體的本質載體密度為零或接近零。在未將電壓施加至閘極的情形中，因為高電阻接點電阻，載體(電子)未從電極注入至氧化物半導體側，使得電流不流動，此意謂著關閉狀態。另一方面，當將正電壓施加至閘極時，電阻接點電阻降 低，因此電流流動，此意謂著在導通狀態。
圖26A係將正閘極電壓施加至其之使用氧化物半導體形成的MOS電晶體之能帶圖。在此情形中，幾乎沒有熱激發載體存在於高度純化之氧化物半導體中。因此，也未將載體儲存在閘絕緣膜的附近。然而，如圖25所描繪的，從源極側注入之載體的傳輸係可能的。
圖26B係將負閘極電壓施加至其之使用氧化物半導體形成的MOS電晶體之能帶圖。幾乎沒有少數載體(電洞)在氧化物半導體中；因此，也未將載體儲存在閘絕緣膜的附近。此意謂著小截止電流。
圖27係使用矽半導體形成之電晶體的能帶圖。針對矽半導體，能帶隙係1.12eV，本質載體密度為1.45×1010/cm3(300K)，且載體甚至在室溫下存在。即使在室溫下，該等熱激發載體也係不可忽視的。因此，截止電流取決於溫度而大幅改變。
以此種方式，不係僅藉由簡單地將具有寬能帶隙的氧化物半導體使用為電晶體，也藉由降低係施體的雜質，諸如氫，並因此將載體密度設定至1×1014/cm3或以下，1×1012/cm3以下為佳，可將在實際操作溫度下由施加至該電晶體的熱所激發之載體移除，使得電晶體可僅藉由從源極側注入的載體操作。因此，可能得到將截止電流降低至1×10-13[A]或以下且不易由於溫度改變而改變的電晶體，因此該電晶體可用極端穩定的方式操作。
(實施例16)
在此實施例中，將於下文描述截止電流之使用測試元件族(也稱為TEG)的量測值。
圖28顯示具有L/W=3μm/10000μm之薄膜電晶體的初始特徵，其中將各者實際具有L/W=3μm/50μm的200個薄膜電晶體並聯連接。此外，在圖29A中顯示頂視圖並在圖29B中顯示其之部分放大頂視圖。由圖29B中之點虛線所圍繞的區域係具有L/W=3μm/50μm及Lov=1.5μm的一級薄膜電晶體。為量測薄膜電晶體的初始特徵，在將基材溫度設定至室溫、將源極及汲極之間的電壓(在下文中，汲極電壓或Vd)設定至10V、並將源極及閘極之間的電壓(在下文中，閘極電壓或Vg)從-20V改變至+20V的條件下，量測源極-汲極電流(在下文中稱為汲極電流或Id)的改變特徵，亦即，Vg-Id特徵。須注意圖28顯示在從-20V至+5V之範圍中的Vg。
如圖28所示，具有10000μm之通道寬度W的薄膜電晶體在1V及10V之Vd具有1×10-13A或以下的截止電流，其少於或等於量測裝置(半導體參數分析儀，由安捷倫科技製造的Agilent 4156C)的解析度(100fA)。該電晶體的截止電流在每10000微米通道寬度W為1×10-13A或以下。因此，可說該電晶體的截止電流在每微米通道寬度W為1×10-13A或以下。另外，可將截止電流在每10000微米通道寬度W為1×10-13A或以下的電晶體轉變為截止電流在每微米通道寬度W為1×10-17A或以下的薄膜電晶 體。
描述製造用於該量測之薄膜電晶體的方法。
首先，藉由CVD法將氮化矽層形成為玻璃基材上方的基層，並將氮氧化矽層形成在氮化矽層上方。藉由濺鍍法將鎢層形成為在該氮氧化矽層上方的閘極電極層。此處，藉由選擇性地蝕刻該鎢層而形成該閘極電極層。
然後，藉由CVD法將具有100nm之厚度的氮氧化矽層形成為在閘極電極層上方的閘極絕緣層。
藉由使用In-Ga-Zn-O-基氧化物半導體膜形成目標(以In2O3：Ga2O3：ZnO=1：1：2的莫耳比率)的濺鍍法將具有50nm之厚度的氧化物半導體層形成在閘極絕緣層上方。此處，藉由選擇性地蝕刻該氧化物半導體層形成島形氧化物半導體層。
然後，第一熱處理在潔淨烤箱中的氮大氣中以450℃在該氧化物半導體層上實施1小時。
然後，藉由濺鍍法將鈦層(具有150nm的厚度)形成為在氧化物半導體層上方的源極電極層及汲極電極層。此處，該源極電極層及該汲極電極層係藉由選擇性地蝕刻形成，使得具有3μm的通道長度L及50μm之通道寬度W的200個薄膜電晶體並聯連接，以得到實際具有L/W=3μm/10000μm的薄膜電晶體。
然後，藉由反應濺鍍法將具有300nm厚度之氧化矽層形成為與氧化物半導體層接觸的保護絕緣層。此處，藉由選擇性地蝕刻係保護層的氧化矽層，將開口部形成在閘 極電極層、源極電極層、以及汲極電極層上方。之後，第二熱處理在氮大氣中以250℃實施1小時。
然後，在Vg-Id特徵量測之前，該熱處理以150℃實施10小時。
經由上述處理，製造底閘極薄膜電晶體。
該薄膜電晶體為何具有如圖28所示之約1×10-13A的截止電流之原因係在上述製程中可將氧化物半導體層中的氫濃度充份地降低。該氧化物半導體層中的氫濃度為5×1019/cm3或以下，5×1018/cm3或以下較佳，5×1017/cm3或以下更佳。須注意氧化物半導體層中的氫濃度係藉由二次離子質譜儀(SIMS)量測。
雖然描述使用In-Ga-Zn-O-基氧化物半導體的範例，此實施例並末特別受限於此。也可使用其他氧化物半導體材料，諸如In-Sn-Zn-O-基氧化物半導體、基氧化物半導體、Sn-Ga-Zn-O-基氧化物半導體、Al-Ga-Zn-O-基氧化物半導體、Sn-AI-Zn-O-基氧化物半導體、In-Zn-O-基氧化物半導體、In-Sn-O-基氧化物半導體、Sn-Zn-O-基氧化物半導體、Al-Zn-O-基氧化物半導體、In-O-基氧化物半導體、Sn-O-基氧化物半導體、或Zn-O-基氧化物半導體。另外，可將混有2.5重量百分比至10重量百分比之AlOx的In-Al-Zn-O-基氧化物半導體、或混有2.5重量百分比至10重量百分比之SiOx的In-Zn-O-基氧化物半導體使用為氧化物半導體材料。
藉由載體量測裝置量測之氧化物半導體層的載體濃度 低於或等同於矽之載體濃度，1.45×1010/cm3、少於5×1014/cm3為佳、5×1012/cm3或以下更佳。換言之，可使該氧化物半導體層的載體濃度儘可能接近零。
該薄膜電晶體也可具有10nm至1000nm的通道長度L，其致能電路操作速度的增加，及極小的截止電流，其致能功率消耗的更行降低。
此外，在電路設計中，當該薄膜電晶體係在關閉狀態中時，可將該氧化物半導體層視為係絕緣器。
之後，評估在此實施例中製造的薄膜電晶體之截止電流的溫度特徵。溫度特徵在考慮使用該薄膜電晶體之終端產品的環境阻力、或效能維護等時係重要的。待理解較小的改變量係較佳的，其增加產品設計的自由度。
針對該等溫度特徵，在將設有薄膜電晶體的基材保持在-30℃、0℃、25℃、40℃、60℃、80℃、100℃、及120℃的個別恆溫、將汲極電壓設定至6V、並將閘極電壓從-20V改變至+20V之條件下使用恆溫室得到Vg-Id特徵。
圖30A顯示在上述溫度量測且相互重疊的Vg-Id特徵，且圖30B顯示由圖30A中的虛線所圍繞之截止電流範圍的放大圖。由該圖中之箭號所指示的最右側曲線係在-30℃得到的曲線；最左側的曲線係在120℃得到的曲線；且在其他溫度得到的曲線位於彼等之間。可難以觀察到開啟狀態電流的溫度相依性。另一方面，如也在圖30B之放大圖中清楚地顯示的，除了在20V之閘極電壓的附近，截止電流在所有溫度均少於或等於1×10-12A，其接近 該量測裝置的解析度，且未觀察到其之溫度相依性。換言之，即使在120℃的高溫，將截止電流保持為少於或等於1×10-12A，且設若通道寬度W為10000μm，可看出截止電流顯著地小。
包括純化氧化物半導體的薄膜電晶體幾乎不顯示截止電流對溫度的相依性。此也由該氧化物半導體具有3eV或以上的能量間隙並包括非常少之本質載子所導致。此外，源極區域及汲極區域係在退化狀態中，其也係不顯示溫度相依性的因子。該薄膜電晶體主要使用從退化源極區域注入至氧化物半導體的載體操作，且上述特徵(截止電流對溫度的無關性)可藉由載體密度對溫度的無關性解釋。
在使用具有此種極小截止電流之薄膜電晶體製造記憶體電路(記憶體元件)等的情形中，有非常小的漏電流。因此，可將記憶體資料儲存更長的時間週期。須注意此處的記憶體元件將邏輯電路包括在其分類中。
本申請案基於2009年10月16日向日本特許廳申請的日本專利申請案編號第2009-238918號，該專利之教示全文以提及之方式併入本文中。
100‧‧‧邏輯電路
CK1、IN1、IN2、OUT1a、OUT1b‧‧‧訊號

Claims (7)

  1. 一種半導體裝置，具有：第一至第八電晶體、第一電容器、第二電容器；前述第一至前述第八電晶體，分別具有作為半導體層的含有銦、鎵、鋅的氧化物半導體層；前述第一電晶體的源極或汲極之一者係電性連接至前述第二電晶體的源極或汲極之一者；前述第三電晶體的源極或汲極之一者係電性連接至前述第一電晶體的閘極；前述第四電晶體的源極或汲極之一者係電性連接至前述第二電晶體的閘極；前述第一電容器的第一電極係電性連接至前述第一電晶體的閘極；前述第一電容器的第二電極係電性連接至前述第一電晶體的源極或汲極之一者；前述第五電晶體的源極或汲極之一者係電性連接至前述第六電晶體的源極或汲極之一者；前述第七電晶體的源極或汲極之一者係電性連接至前述第五電晶體的閘極；前述第八電晶體的源極或汲極之一者係電性連接至前述第六電晶體的閘極；前述第二電容器的第一電極係電性連接至前述第五電晶體的閘極；前述第二電容器的第二電極係電性連接至前述第五電 晶體的源極或汲極之一者；前述第二電晶體的源極或汲極之另一者係電性連接至電源線；前述第六電晶體的源極或汲極之另一者係電性連接至前述電源線；從前述第一電晶體的源極或汲極之一者輸出第一訊號；從前述第五電晶體的源極或汲極之一者輸出第二訊號；第三訊號係被輸入至前述第三電晶體的源極或汲極之另一者、及前述第八電晶體的源極或汲極的另一者；第四訊號係被輸入至前述第四電晶體的源極或汲極之另一者、及前述第七電晶體的源極或汲極的另一者。
  2. 一種半導體裝置，具有：第一至第八電晶體、第一電容器、第二電容器；前述第一至前述第八電晶體，分別具有作為半導體層的含有銦、鎵、鋅的氧化物半導體層；前述第一電晶體的源極或汲極之一者係電性連接至前述第二電晶體的源極或汲極之一者；前述第三電晶體的源極或汲極之一者係電性連接至前述第一電晶體的閘極；前述第四電晶體的源極或汲極之一者係電性連接至前述第二電晶體的閘極；前述第三電晶體的閘極係電性連接至前述第四電晶體 的閘極；前述第一電容器的第一電極係電性連接至前述第一電晶體的閘極；前述第一電容器的第二電極係電性連接至前述第一電晶體的源極或汲極之一者；前述第五電晶體的源極或汲極之一者係電性連接至前述第六電晶體的源極或汲極之一者；前述第七電晶體的源極或汲極之一者係電性連接至前述第五電晶體的閘極；前述第八電晶體的源極或汲極之一者係電性連接至前述第六電晶體的閘極；前述第七電晶體的閘極係電性連接至前述第八電晶體的閘極；前述第二電容器的第一電極係電性連接至前述第五電晶體的閘極；前述第二電容器的第二電極係電性連接至前述第五電晶體的源極或汲極之一者；前述第二電晶體的源極或汲極之另一者係電性連接至電源線；前述第六電晶體的源極或汲極之另一者係電性連接至前述電源線；從前述第一電晶體的源極或汲極之一者輸出第一訊號；從前述第五電晶體的源極或汲極之一者輸出第二訊 號；第三訊號係被輸入至前述第三電晶體的源極或汲極之另一者、及前述第八電晶體的源極或汲極的另一者；第四訊號係被輸入至前述第四電晶體的源極或汲極之另一者、及前述第七電晶體的源極或汲極的另一者。
  3. 一種半導體裝置，具有：第一至第八電晶體、第一電容器、第二電容器；前述第一至前述第八電晶體，分別具有作為半導體層的含有銦、鎵、鋅的氧化物半導體層；前述第一電晶體的源極或汲極之一者係直接連接至前述第二電晶體的源極或汲極之一者；前述第三電晶體的源極或汲極之一者係直接連接至前述第一電晶體的閘極；前述第四電晶體的源極或汲極之一者係直接連接至前述第二電晶體的閘極；前述第一電容器的第一電極係直接連接至前述第一電晶體的閘極；前述第一電容器的第二電極係直接連接至前述第一電晶體的源極或汲極之一者；前述第五電晶體的源極或汲極之一者係直接連接至前述第六電晶體的源極或汲極之一者；前述第七電晶體的源極或汲極之一者係直接連接至前述第五電晶體的閘極；前述第八電晶體的源極或汲極之一者係直接連接至前 述第六電晶體的閘極；前述第二電容器的第一電極係直接連接至前述第五電晶體的閘極；前述第二電容器的第二電極係直接連接至前述第五電晶體的源極或汲極之一者；前述第二電晶體的源極或汲極之另一者係直接連接至電源線；前述第六電晶體的源極或汲極之另一者係直接連接至前述電源線；從前述第一電晶體的源極或汲極之一者輸出第一訊號；從前述第五電晶體的源極或汲極之一者輸出第二訊號；第三訊號係被輸入至前述第三電晶體的源極或汲極之另一者、及前述第八電晶體的源極或汲極之另一者；第四訊號係被輸入至前述第四電晶體的源極或汲極之另一者、及前述第七電晶體的源極或汲極之另一者。
  4. 一種半導體裝置，具有：第一至第八電晶體、第一電容器、第二電容器；前述第一至前述第八電晶體，分別具有作為半導體層的含有銦、鎵、鋅的氧化物半導體層；前述第一電晶體的源極或汲極之一者係直接連接至前述第二電晶體的源極或汲極之一者；前述第三電晶體的源極或汲極之一者係直接連接至前 述第一電晶體的閘極；前述第四電晶體的源極或汲極之一者係直接連接至前述第二電晶體的閘極；前述第三電晶體的閘極係直接連接至前述第四電晶體的閘極；前述第一電容器的第一電極係直接連接至前述第一電晶體的閘極；前述第一電容器的第二電極係直接連接至前述第一電晶體的源極或汲極之一者；前述第五電晶體的源極或汲極之一者係直接連接至前述第六電晶體的源極或汲極之一者；前述第七電晶體的源極或汲極之一者係直接連接至前述第五電晶體的閘極；前述第八電晶體的源極或汲極之一者係直接連接至前述第六電晶體的閘極；前述第七電晶體的閘極係直接連接至前述第八電晶體的閘極；前述第二電容器的第一電極係直接連接至前述第五電晶體的閘極；前述第二電容器的第二電極係直接連接至前述第五電晶體的源極或汲極之一者；前述第二電晶體的源極或汲極之另一者係直接連接至電源線；前述第六電晶體的源極或汲極之另一者係直接連接至 前述電源線；從前述第一電晶體的源極或汲極之一者輸出第一訊號；從前述第五電晶體的源極或汲極之一者輸出第二訊號；第三訊號係被輸入至前述第三電晶體的源極或汲極之另一者、及前述第八電晶體的源極或汲極之另一者；第四訊號係被輸入至前述第四電晶體的源極或汲極之另一者、及前述第七電晶體的源極或汲極之另一者。
  5. 如請求項1至4中任一項之半導體裝置，其中，前述第一至前述第八電晶體分別為底閘極結構。
  6. 一種顯示裝置，具有：含有如請求項1至5中任一項所記載之半導體裝置的驅動電路；電性連接至前述驅動電路的畫素。
  7. 一種電子裝置，具有：如請求項1至5中任一項所記載之半導體裝置、或如請求項6所記載的顯示裝置；輸入機構或揚聲器。
TW106116700A 2009-10-16 2010-10-13 邏輯電路及半導體裝置 TWI615825B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009238918 2009-10-16
JP2009-238918 2009-10-16

Publications (2)

Publication Number Publication Date
TW201732768A TW201732768A (zh) 2017-09-16
TWI615825B true TWI615825B (zh) 2018-02-21

Family

ID=43876068

Family Applications (8)

Application Number Title Priority Date Filing Date
TW106116700A TWI615825B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW102142999A TWI508042B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW105128050A TWI621113B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW107102090A TWI654588B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW099134892A TWI539417B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW107145967A TWI699741B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW109122745A TWI755783B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW105110303A TWI562115B (en) 2009-10-16 2010-10-13 Logic circuit and semiconductor device

Family Applications After (7)

Application Number Title Priority Date Filing Date
TW102142999A TWI508042B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW105128050A TWI621113B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW107102090A TWI654588B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW099134892A TWI539417B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW107145967A TWI699741B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW109122745A TWI755783B (zh) 2009-10-16 2010-10-13 邏輯電路及半導體裝置
TW105110303A TWI562115B (en) 2009-10-16 2010-10-13 Logic circuit and semiconductor device

Country Status (5)

Country Link
US (10) US8952726B2 (zh)
JP (13) JP5106611B2 (zh)
KR (11) KR101943293B1 (zh)
TW (8) TWI615825B (zh)
WO (1) WO2011046015A1 (zh)

Families Citing this family (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101318292B1 (ko) * 2007-11-30 2013-10-18 삼성전자주식회사 마이크로 히터, 마이크로 히터 어레이, 그 제조 방법 및이를 이용한 전자 장치
KR20090128006A (ko) * 2008-06-10 2009-12-15 삼성전자주식회사 마이크로 히터, 마이크로 히터 어레이, 그 제조 방법 및이를 이용한 패턴 형성 방법
CN110061144A (zh) 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
WO2011046015A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
WO2011048924A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including display device
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20130130879A (ko) * 2009-10-21 2013-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101754704B1 (ko) * 2009-11-20 2017-07-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 불휘발성 래치 회로와 논리 회로, 및 이를 사용한 반도체 장치
WO2011068025A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
KR101832119B1 (ko) 2010-02-19 2018-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9167234B2 (en) * 2011-02-14 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI568181B (zh) 2011-05-06 2017-01-21 半導體能源研究所股份有限公司 邏輯電路及半導體裝置
KR101874144B1 (ko) 2011-05-06 2018-07-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
US8508256B2 (en) * 2011-05-20 2013-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit
KR101922397B1 (ko) * 2011-05-20 2018-11-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5951351B2 (ja) 2011-05-20 2016-07-13 株式会社半導体エネルギー研究所 加算器及び全加算器
US9467047B2 (en) * 2011-05-31 2016-10-11 Semiconductor Energy Laboratory Co., Ltd. DC-DC converter, power source circuit, and semiconductor device
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
JP2013012610A (ja) * 2011-06-29 2013-01-17 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
US9112037B2 (en) * 2012-02-09 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013243565A (ja) * 2012-05-22 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置とその駆動方法
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
US9135182B2 (en) 2012-06-01 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Central processing unit and driving method thereof
CN104303225B (zh) * 2012-06-01 2017-03-08 夏普株式会社 显示装置的驱动方法、显示装置以及具备该显示装置的便携设备
KR102262323B1 (ko) * 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
KR102112364B1 (ko) * 2012-12-06 2020-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9318484B2 (en) * 2013-02-20 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9106223B2 (en) * 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
JP6207321B2 (ja) * 2013-09-26 2017-10-04 ローム株式会社 光センサ装置
KR102159682B1 (ko) * 2013-12-13 2020-10-15 삼성디스플레이 주식회사 액정 표시 장치
KR20220046701A (ko) 2013-12-27 2022-04-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015188071A (ja) * 2014-03-14 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR20170015933A (ko) * 2014-06-03 2017-02-10 예일 유니버시티 부트스트래핑 회로 및 이를 이용한 단극성 논리 회로
CN107004603B (zh) * 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
CN107112049A (zh) 2014-12-23 2017-08-29 3B技术公司 采用薄膜晶体管的三维集成电路
KR102348762B1 (ko) * 2015-01-21 2022-01-07 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US9812587B2 (en) * 2015-01-26 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9946375B2 (en) 2015-06-30 2018-04-17 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 2-TFT pixel architecture for display integration
US10325131B2 (en) * 2015-06-30 2019-06-18 Synaptics Incorporated Active matrix capacitive fingerprint sensor for display integration based on charge sensing by a 2-TFT pixel architecture
US9958993B2 (en) 2015-06-30 2018-05-01 Synaptics Incorporated Active matrix capacitive fingerprint sensor with 1-TFT pixel architecture for display integration
US9880688B2 (en) 2015-08-05 2018-01-30 Synaptics Incorporated Active matrix capacitive sensor for common-mode cancellation
CN105097675B (zh) * 2015-09-22 2018-01-30 深圳市华星光电技术有限公司 阵列基板及其制备方法
JP2016177863A (ja) * 2016-04-11 2016-10-06 株式会社半導体エネルギー研究所 半導体装置
DE102016107643A1 (de) * 2016-04-25 2017-10-26 Endress+Hauser Process Solutions Ag Gerätezugriffssoftware mit umschaltbarem Darstellungsmodus
US10109633B2 (en) * 2016-04-27 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and authentication system
CN106057142B (zh) * 2016-05-26 2018-12-25 深圳市华星光电技术有限公司 显示装置及其控制方法
CN106057154B (zh) * 2016-07-25 2018-05-25 京东方科技集团股份有限公司 像素电路、显示器件、显示装置以及驱动方法
KR102588078B1 (ko) * 2016-11-21 2023-10-13 엘지디스플레이 주식회사 표시장치
KR102570976B1 (ko) * 2016-11-25 2023-08-28 엘지디스플레이 주식회사 표시장치와 그 소자 특성 센싱 방법
US10430633B2 (en) 2017-01-13 2019-10-01 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
US10216972B2 (en) 2017-01-13 2019-02-26 Synaptics Incorporated Pixel architecture and driving scheme for biometric sensing
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
JP6817155B2 (ja) 2017-06-23 2021-01-20 株式会社シマノ 自転車用制御装置およびこれを含む自転車用駆動システム
US11296085B2 (en) 2017-09-15 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN113035926A (zh) * 2017-11-29 2021-06-25 京东方科技集团股份有限公司 有机发光显示装置
US11508804B2 (en) 2017-11-29 2022-11-22 Ordos Yuansheng Optoelectronics, Co., Ltd. Organic light emitting display device
US11626875B2 (en) * 2018-04-20 2023-04-11 Texas Instruments Incorporated Stress reduction on stacked transistor circuits
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
US10580768B1 (en) 2018-09-28 2020-03-03 Win Semiconductors Corp. Gallium arsenide cell
CN112955946A (zh) * 2018-11-09 2021-06-11 株式会社半导体能源研究所 显示装置及电子设备
WO2020109647A1 (en) 2018-11-27 2020-06-04 Minima Processor Oy Coverage based microelectronic circuit, and method for providing a design of a microelectronic circuit
KR20200097856A (ko) * 2019-02-08 2020-08-20 삼성디스플레이 주식회사 유기 발광 표시 장치
US10885955B2 (en) 2019-04-03 2021-01-05 Micron Technology, Inc. Driver circuit equipped with power gating circuit
US10777153B1 (en) * 2019-05-16 2020-09-15 Himax Display, Inc. Method for calculating pixel voltage for liquid crystal on silicon display device
CN110148383B (zh) 2019-06-19 2021-01-26 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法以及栅极驱动电路
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN111243516B (zh) * 2020-03-19 2021-11-05 京东方科技集团股份有限公司 驱动电路、显示面板、显示装置及电路驱动方法
CN114005410B (zh) * 2020-07-28 2023-04-18 京东方科技集团股份有限公司 一种显示面板、其驱动方法及显示装置
TWI774392B (zh) * 2021-05-26 2022-08-11 敦泰電子股份有限公司 薄膜電晶體感光電路、顯示面板以及使用其之行動裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384461B1 (en) * 1999-10-15 2002-05-07 Xerox Corporation Dual dielectric structure for suppressing lateral leakage current in high fill factor arrays
US20030102432A1 (en) * 2001-04-12 2003-06-05 Epir Ltd. Monolithic infrared focal plane array detectors
EP1737044A1 (en) * 2004-03-12 2006-12-27 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US20070274433A1 (en) * 2006-05-25 2007-11-29 Mitsubishi Electric Corporation Shift register circuit and image display apparatus equipped with the same

Family Cites Families (213)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556828C3 (de) 1975-12-17 1979-12-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6272223A (ja) 1985-09-25 1987-04-02 Nec Corp デ−タ出力バツフア回路
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2766859B2 (ja) 1989-06-16 1998-06-18 日本電信電話株式会社 絶縁ゲート形薄膜トランジスタ論理回路の駆動方法
JPH05243946A (ja) * 1992-02-28 1993-09-21 G T C:Kk インバータ回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH05335918A (ja) 1992-05-29 1993-12-17 Toshiba Corp 半導体集積回路
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH0946216A (ja) 1995-07-28 1997-02-14 Casio Comput Co Ltd 半導体装置
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP2921510B2 (ja) 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
KR100276442B1 (ko) * 1998-02-20 2000-12-15 구본준 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4253826B2 (ja) * 1999-09-07 2009-04-15 カシオ計算機株式会社 画像読取装置
US6794725B2 (en) * 1999-12-21 2004-09-21 Xerox Corporation Amorphous silicon sensor with micro-spring interconnects for achieving high uniformity in integrated light-emitting sources
US6300648B1 (en) * 1999-12-28 2001-10-09 Xerox Corporation Continuous amorphous silicon layer sensors using sealed metal back contact
US20010013313A1 (en) 2000-02-10 2001-08-16 Motorola, Inc. Apparatus for fabricating semiconductor structures and method of forming the structures
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US20020003238A1 (en) 2000-06-28 2002-01-10 Motorola, Inc. Structure including cubic boron nitride films and method of forming the same
US20020003239A1 (en) 2000-06-28 2002-01-10 Motorola, Inc. Semiconductor structure and device including a carbon film and method of forming the same
WO2002001648A1 (en) 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure, device, circuit, and process
US20020008234A1 (en) 2000-06-28 2002-01-24 Motorola, Inc. Mixed-signal semiconductor structure, device including the structure, and methods of forming the device and the structure
US20020030246A1 (en) 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US20020000584A1 (en) 2000-06-28 2002-01-03 Motorola, Inc. Semiconductor structure and device including a monocrystalline conducting layer and method for fabricating the same
JP2002057339A (ja) * 2000-08-10 2002-02-22 Sony Corp 薄膜半導体装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6605981B2 (en) 2001-04-26 2003-08-12 International Business Machines Corporation Apparatus for biasing ultra-low voltage logic circuits
JP4831895B2 (ja) 2001-08-03 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US6777317B2 (en) 2001-08-29 2004-08-17 Ultratech Stepper, Inc. Method for semiconductor gate doping
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP2003101029A (ja) * 2001-09-20 2003-04-04 Casio Comput Co Ltd 薄膜トランジスタ、フォトセンサ及びその製造方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP4179800B2 (ja) 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4339103B2 (ja) 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
TW591583B (en) 2003-05-09 2004-06-11 Toppoly Optoelectronics Corp Current register unit and circuit, and image display device applying the current register unit
TWI220051B (en) 2003-05-22 2004-08-01 Au Optronics Corp Shift register circuit
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP4572597B2 (ja) * 2003-06-20 2010-11-04 日亜化学工業株式会社 窒化物半導体素子
JP4480968B2 (ja) 2003-07-18 2010-06-16 株式会社半導体エネルギー研究所 表示装置
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4167565B2 (ja) * 2003-07-31 2008-10-15 株式会社東芝 部分ｓｏｉ基板の製造方法
JP2005072144A (ja) * 2003-08-21 2005-03-17 Seiko Epson Corp 薄膜半導体装置及びその製造方法、電気光学装置、並びに電子機器
JP3962953B2 (ja) * 2003-12-26 2007-08-22 カシオ計算機株式会社 レベルシフト回路及び該レベルシフト回路を備えた信号出力回路
US7691685B2 (en) 2004-01-26 2010-04-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4543700B2 (ja) * 2004-02-27 2010-09-15 日亜化学工業株式会社 半導体発光素子
JP2005251348A (ja) 2004-03-08 2005-09-15 Casio Comput Co Ltd シフトレジスタ回路及びその駆動制御方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7223641B2 (en) 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7491590B2 (en) 2004-05-28 2009-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor in display device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
TWI467531B (zh) 2004-09-16 2015-01-01 Semiconductor Energy Lab 顯示裝置和其驅動方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US8058794B2 (en) * 2005-03-25 2011-11-15 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device and electric appliance using the same
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP2006277789A (ja) * 2005-03-28 2006-10-12 Sony Corp シフトレジスタおよび表示装置
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
JP4890078B2 (ja) * 2005-04-19 2012-03-07 株式会社半導体エネルギー研究所 シフトレジスタ、表示装置、電子機器
US7688107B2 (en) * 2005-04-19 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Shift register, display device, and electronic device
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
KR100645700B1 (ko) * 2005-04-28 2006-11-14 삼성에스디아이 주식회사 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
EP1760776B1 (en) * 2005-08-31 2019-12-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device with flexible substrate
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
TWI328213B (en) * 2005-12-16 2010-08-01 Chi Mei El Corp Plate display and pixel circuitry
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP2007207411A (ja) 2006-01-05 2007-08-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US7372300B2 (en) 2006-01-05 2008-05-13 Mitsubishi Electric Corporation Shift register and image display apparatus containing the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4912023B2 (ja) 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR101272337B1 (ko) 2006-09-01 2013-06-07 삼성디스플레이 주식회사 부분 화면 표시가 가능한 표시장치 및 그 구동방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI444951B (zh) * 2006-09-29 2014-07-11 Semiconductor Energy Lab 顯示裝置和電子裝置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5254589B2 (ja) * 2006-10-17 2013-08-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8937013B2 (en) 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
US7646015B2 (en) 2006-10-31 2010-01-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device and semiconductor device
KR101281167B1 (ko) 2006-11-22 2013-07-02 삼성전자주식회사 유기발광 디스플레이의 단위 화소부 구동소자 및 그제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
JP5401758B2 (ja) 2006-12-12 2014-01-29 サンケン電気株式会社 半導体装置及びその製造方法
JP2008151963A (ja) * 2006-12-15 2008-07-03 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の駆動方法
KR100846971B1 (ko) * 2007-01-03 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008205763A (ja) 2007-02-20 2008-09-04 Ricoh Co Ltd 通信装置、通信方法およびプログラム
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
KR101338021B1 (ko) * 2007-04-04 2013-12-06 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8803781B2 (en) 2007-05-18 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
KR101415562B1 (ko) 2007-08-06 2014-07-07 삼성디스플레이 주식회사 게이트 구동회로 및 이를 가지는 표시장치
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
KR100946808B1 (ko) 2007-11-21 2010-03-11 주식회사 엔씰텍 다결정 실리콘 박막의 제조 방법, 이를 이용하여 제조된다결정 실리콘 박막, 및 이를 포함하는 박막트랜지스터
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
KR101518091B1 (ko) 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
KR20090073884A (ko) * 2007-12-31 2009-07-03 엘지디스플레이 주식회사 산화물반도체를 적용한 박막트랜지스터 제조방법
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5125569B2 (ja) 2008-02-08 2013-01-23 ソニー株式会社 ブートストラップ回路
JP2009211732A (ja) 2008-02-29 2009-09-17 Eastman Kodak Co シフトレジスタ回路および表示装置
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US9000441B2 (en) * 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US8284142B2 (en) * 2008-09-30 2012-10-09 Semiconductor Energy Laboratory Co., Ltd. Display device
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8872751B2 (en) * 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
KR101752640B1 (ko) * 2009-03-27 2017-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
US8441047B2 (en) * 2009-04-10 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR102435377B1 (ko) 2009-06-30 2022-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI512997B (zh) 2009-09-24 2015-12-11 Semiconductor Energy Lab 半導體裝置，電源電路，和半導體裝置的製造方法
CN102648524B (zh) 2009-10-08 2015-09-23 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
WO2011043170A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2011046015A1 (en) * 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device
WO2011046010A1 (en) 2009-10-16 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the liquid crystal display device
CN102576518A (zh) 2009-10-16 2012-07-11 株式会社半导体能源研究所 液晶显示设备以及具有其的电子装置
KR102026212B1 (ko) 2009-11-20 2019-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
JP6116149B2 (ja) * 2011-08-24 2017-04-19 株式会社半導体エネルギー研究所 半導体装置
KR101881853B1 (ko) * 2012-02-29 2018-07-26 삼성디스플레이 주식회사 에미션 구동 유닛, 에미션 구동부 및 이를 포함하는 유기 발광 표시 장치
US9553201B2 (en) * 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
TWI581404B (zh) * 2012-08-10 2017-05-01 半導體能源研究所股份有限公司 半導體裝置以及該半導體裝置的驅動方法
JP2014057296A (ja) * 2012-08-10 2014-03-27 Semiconductor Energy Lab Co Ltd 半導体装置の駆動方法
JP6635597B2 (ja) * 2015-06-12 2020-01-29 任天堂株式会社 情報処理システム、および、操作装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6384461B1 (en) * 1999-10-15 2002-05-07 Xerox Corporation Dual dielectric structure for suppressing lateral leakage current in high fill factor arrays
US20030102432A1 (en) * 2001-04-12 2003-06-05 Epir Ltd. Monolithic infrared focal plane array detectors
EP1737044A1 (en) * 2004-03-12 2006-12-27 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US20070274433A1 (en) * 2006-05-25 2007-11-29 Mitsubishi Electric Corporation Shift register circuit and image display apparatus equipped with the same

Also Published As

Publication number Publication date
TW201135700A (en) 2011-10-16
TWI755783B (zh) 2022-02-21
KR20220150429A (ko) 2022-11-10
KR102005736B1 (ko) 2019-07-31
US9553583B2 (en) 2017-01-24
KR20170010075A (ko) 2017-01-25
JP2015228653A (ja) 2015-12-17
JP5374654B2 (ja) 2013-12-25
US20210296371A1 (en) 2021-09-23
TW201705111A (zh) 2017-02-01
US20150097595A1 (en) 2015-04-09
JP6254550B2 (ja) 2017-12-27
JP2011103453A (ja) 2011-05-26
TWI539417B (zh) 2016-06-21
TW202221677A (zh) 2022-06-01
TWI562115B (en) 2016-12-11
TWI508042B (zh) 2015-11-11
TW201818385A (zh) 2018-05-16
KR102577885B1 (ko) 2023-09-14
KR102235725B1 (ko) 2021-04-05
US20170200748A1 (en) 2017-07-13
KR101801538B1 (ko) 2017-11-27
US20180301476A1 (en) 2018-10-18
US9947695B2 (en) 2018-04-17
WO2011046015A1 (en) 2011-04-21
JP5602924B2 (ja) 2014-10-08
TWI621113B (zh) 2018-04-11
US8952726B2 (en) 2015-02-10
JP6473191B2 (ja) 2019-02-20
US20230411410A1 (en) 2023-12-21
JP2021013029A (ja) 2021-02-04
US8884651B2 (en) 2014-11-11
JP6203974B2 (ja) 2017-09-27
KR20120087914A (ko) 2012-08-07
JP2019106540A (ja) 2019-06-27
TWI654588B (zh) 2019-03-21
TW201415439A (zh) 2014-04-16
KR101945301B1 (ko) 2019-02-07
KR20190090084A (ko) 2019-07-31
KR101698751B1 (ko) 2017-01-23
JP6144857B1 (ja) 2017-06-07
JP5106611B2 (ja) 2012-12-26
KR20170039763A (ko) 2017-04-11
KR20140007022A (ko) 2014-01-16
US10002891B2 (en) 2018-06-19
JP2013168210A (ja) 2013-08-29
JP2017121064A (ja) 2017-07-06
KR20190014127A (ko) 2019-02-11
JP2017123468A (ja) 2017-07-13
US11056515B2 (en) 2021-07-06
JP2022118230A (ja) 2022-08-12
JP5762610B2 (ja) 2015-08-12
KR20230135155A (ko) 2023-09-22
US20200212078A1 (en) 2020-07-02
TW201921328A (zh) 2019-06-01
KR20200004469A (ko) 2020-01-13
KR101943293B1 (ko) 2019-01-29
TW201732768A (zh) 2017-09-16
JP2024014950A (ja) 2024-02-01
JP2013062809A (ja) 2013-04-04
TW202107435A (zh) 2021-02-16
US11756966B2 (en) 2023-09-12
TWI699741B (zh) 2020-07-21
JP2014053901A (ja) 2014-03-20
TW201627969A (zh) 2016-08-01
JP2017188184A (ja) 2017-10-12
US10593710B2 (en) 2020-03-17
KR20210038703A (ko) 2021-04-07
US20140061639A1 (en) 2014-03-06
KR102462043B1 (ko) 2022-11-03
KR102065330B1 (ko) 2020-01-13
KR20210128503A (ko) 2021-10-26
JP2015019383A (ja) 2015-01-29
US20230064813A1 (en) 2023-03-02
KR102314748B1 (ko) 2021-10-20
JP6773823B2 (ja) 2020-10-21
US20170040350A1 (en) 2017-02-09
JP5225494B2 (ja) 2013-07-03
US20110090184A1 (en) 2011-04-21

Similar Documents

Publication Publication Date Title
TWI615825B (zh) 邏輯電路及半導體裝置
TWI623107B (zh) 邏輯電路及半導體裝置
TWI837576B (zh) 邏輯電路及半導體裝置