KR20090073884A - 산화물반도체를 적용한 박막트랜지스터 제조방법 - Google Patents

산화물반도체를 적용한 박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR20090073884A
KR20090073884A KR1020070141953A KR20070141953A KR20090073884A KR 20090073884 A KR20090073884 A KR 20090073884A KR 1020070141953 A KR1020070141953 A KR 1020070141953A KR 20070141953 A KR20070141953 A KR 20070141953A KR 20090073884 A KR20090073884 A KR 20090073884A
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
chamber
thin film
substrate
gas
Prior art date
Application number
KR1020070141953A
Other languages
English (en)
Inventor
서현식
김창동
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070141953A priority Critical patent/KR20090073884A/ko
Publication of KR20090073884A publication Critical patent/KR20090073884A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물반도체를 적용한 박막트랜지스터 및 그 제조방법에 관한 것으로, 개시된 본 발명에 따른 산화물반도체박막 제조방법은, 챔버내부에 기판을 준비하는 단계; 상기 챔버내부에 기판과 대응되고 일정한 거리만큼 이격된 위치에 산화물 반도체 타겟을 장착하는 단계; 상기 챔버내부와 연결되는 불활성 가스 유닛과 물탱크부를 구비하는 단계; 상기 챔버내부에 마련된 산화물반도체 타겟에 전압을 공급시켜 주는 스퍼터링전원부를 장착하는 단계; 및 상기 스퍼터링전원부를 구동하여 챔버내부로 불활성가스와 물탱크로부터 승화된 H2O를 유입시켜 상기 기판표면에 산화물반도체박막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
산화물반도체, 타겟, 스퍼터링, Ｈ₂Ｏ, 불활성가스

Description

산화물반도체를 적용한 박막트랜지스터 제조방법{METHOD FOR FABRICATING THIN FILM TRANSISTOR USING OXIDE SEMICONDUCTOR}
본 발명은 박막트랜지스터 제조방법에 관한 것으로서, 보다 상세하게는 산화물반도체를 적용한 박막트랜지스터 제조방법에 관한 것이다.
통상적으로, 액정표시소자(Liquid Crystal Display device; LCD)는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상이 표시된다.
이를 위하여, 액정표시소자는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비하게 된다.
액정표시패널에는 액정셀들 각각에 전계를 인가하기 위한 화소전극들과 기준전극, 즉 공통전극이 마련되게 된다.
통상적으로, 화소전극은 하부기판상에 액정셀별로 형성되는 반면, 공통전극은 상부기판의 전면에 일체화되어 형성된다. 화소전극들 각각은 스위칭소자로 사용되는 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)에 접속된다.
화소전극은 TFT를 통해 공급되는 데이터 신호에 따라 공통전극과 함께 구동된다.
여기서, 스위칭소자로 사용되는 박막트랜지스터 제조방법에 대해 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 박막 트랜지스터 제조방법을 설명하기 위한 단면도이다.
도 2는 종래기술에 따른 박막트랜지스턴 제조방법에 있어서, 스퍼터링방법을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 3은 종래기술에 따른 박막트랜지스터 제조방법에 있어서, 펄스레이저 증착방법(pulsed laser deposition)을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 1을 참조하면, 유리 등의 투명재질로 구성된 기판(11)상에 게이트 금속물질을 스퍼터링(sputtering)방법에 의해 증착하여 금속물질층(미도시)을 형성한다.
그다음, 포토리소그라피 공정 및 식각공정을 통해 상기 금속물질층(미도시)을 선택적으로 식각하여 게이트전극(13)을 형성한다.
이어서, 상기 게이트전극(13)을 포함한 기판(11)전면에 PECVD(plasma enhanced chemical vapor deposition)방법에 의해 무기재질의 절연물질을 증착하여 게이트절연막(15)을 형성한다.
그다음, 상기 게이트절연막(15)상부에 스퍼터링방법을 통해 ZnO 등으로 구성된 산화물 반도체층(미도시)을 형성한다.
이어서, 상기 산화물 반도체층(미도시)상에 n형 불순물이 고농도로 도핑되어 있는 불순물층(미도시)을 형성한다.
그다음, 박막의 특성을 향상시키기 위해 높은 온도하에서 열처리공정을 진행하여 상기 반도체층(미도시)과 불순물층(미도시)을 수소화처리한다.
여기서, 상기 산화물 반도체층을 증착하는 공정에 대해 도 2 및 3을 참조하여 개략적으로 설명하면 다음과 같다.
도 2는 종래기술에 따른 박막트랜지스턴 제조방법에 있어서, 스퍼터링방법을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 3은 종래기술에 따른 박막트랜지스터 제조방법에 있어서, 펄스레이저 증착방법(pulsed laser deposition)을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 2를 참조하면, 챔버(21)내부에 기판(11)을 준비한후 이 기판(11)과 대응되고 일정한 간격만큼 떨어진 위치에 ZnO 타겟(23)을 준비한다.
또한, 상기 챔버(21)는 외부에 마련된 Ar 가스유닛(25) 및 Ar과 O2 혼합가스유닛 또는 O2 가스유닛(27)과 가스라인(29)을 통해 연결되어 있으며, 이 들 가스의 유입은 밸브(25a, 27a)에 의해 적절하게 조절된다.
이렇게 스퍼터링방법을 이용한 산화물 반도체 제조공정을 진행하기 위해, 먼저 진공상태의 챔버(21)내에 Ar 가스와 같은 희유 가스를 도입하고, 스퍼터링타겟 (23)에 고전압, 예를들어 150 V 이상의 고압을 공급하여 글로우(glow)방전을 통하여 산화물 반도체층(미도시)을 형성한다.
이때, 상기 인가 전압은 플라즈마 형성시 타겟(23)으로부터 튀어 나가는 입자 가 갖는 에너지와 밀절한 관계를 갖게 되는데, 상기한 스퍼터링방법은 150 V 이상으로 전원을 공급하므로 인하여, 100 eV 이상의 높은 에너지를 갖는 입자의 생성이 증가하게 되어 기판(11)표면에 산화물 반도체박막(미도시)이 형성된다.
한편, 종래기술에 따른 산화물반도체를 제조하는 또다른 증착방법인 PLD (pulse laser depositioin)으로서, 도 3에 도시된 바와 같이, 챔버(41)내부에 기판(11)을 준비한후 이 기판(11)과 대응되고 일정한 간격만큼 떨어진 위치에 ZnO 타겟(43)을 준비한다.
또한, 상기 챔버(41)는 외부에 마련된 O2 가스유닛(47)과 가스라인(49)을 통해 연결되어 있으며, 이 들 가스의 유입은 밸브(47a)에 의해 적절하게 조절된다.
이렇게 PLD (pulse laser depositioin)방법을 이용한 산화물 반도체 제조공정을 진행하기 위해, 먼저 진공상태의 챔버(41)내에 O2 가스를 도입하고, 타겟(43)에 펄스레이저를 조사하여 플라즈마를 형성시키므로써 타겟(43)으로부터 입자가 기판(11)쪽으로 튀어 나가면서 기판(11)상에 산화물 반도체층(미도시)을 형성한다.
이렇게 스퍼터링방법 또는 PLD (pulse laser depositioin)방법을 통해 형성된 상기 산화물반도체층을 포토리소그라피공정 및 식각공정을 통해선택적으로 패터닝하여 반도체패턴(17)을 형성한다.
그다음, 상기 반도체패턴(17)을 포함한 기판(11) 전면에 스퍼터링방법을 통해 소스/드레인 형성용 금속물질층(미도시)을 증착한다.
이어서, 포토리소그라피공정 및 식각공정을 통해 금속물질층(미도시)을 선택적 으로 식각하여 소스/드레인전극(21, 23)을 형성하므로써 박막트랜지스터 제조를 완료한다.
이상에서와 같이, 산화물 반도체를 적용하여 박막트랜지스터(TFT; Thin Film Transistor)을 형성하는데, 초기에는 ZnO를 사용하였으나, 본 막을 결정질 형성이 용이하고 특성의 개선이 필요한 측면이 있어, 최근에는 In-Ga-ZnO를 이용한 산화물 반도체를 개발하는 작업이 진행되고 있다.
본 막은 In과 Ga 의 첨가에 의해서 비정질을 용이하게 형성할 수 있는 장점이 있으며, 이를 통하여 특성을 개선하고 하는 노력이 진행되고 있다.
종래기술은 확립된 것이 있는 것이 아니라, 초기의 ZnO에서 특성 개선을 위하여 다양한 노력이 이루어지고 있는 상황이며, 이러한 관점에서 종래기술은 Ar과 O2 가스를 이용하여 IGZO 타겟을 RF로 증착을 하게 되며, 박막의 특성을 향상시키기 위하여 박막 형성후 H2 열처리 등을 실시할 수도 있다.
그러나, 높은 온도의 열처리가 행해져야만 하므로 저온공정이 필요한 플렉서블(flexible) 기판 적용에는 문제가 존재하고 있으며, 추가적인 공정을 통하여 처리를 함으로 공정의 추가 등의 문제가 존재한다.
산화물 반도체는 현재 개발중인 이슈이므로 확립된 종래기술은 없다. 단지 보다 좋은 특성을 확보하기 위하여 노력을 하고 있는 상황으로서, 다양한 시도가 이루어지고 있으리라 추측을 한다.
즉, 수소화 처리를 수행함으로서 특성을 향상시킬 수도 있으나, 고온을 필요 로 하는 것이 현재의 문제점으로 볼 수도 있을 것이며, 또한 공정을 추가로 진행해야 하는 점도 문제점이 된다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 본 발명의 목적은 산화물 반도체 박막의 당량비 조절이 용이하고 원하는 박막의 특성 조절이 가능한 산화물반도체를 적용한 박막트랜지스터 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물반도체 박막 제조방법은, 챔버내부에 기판을 준비하는 단계; 상기 챔버내부에 기판과 대응되고 일정한 거리만큼 이격된 위치에 산화물 반도체 타겟을 장착하는 단계; 상기 챔버내부와 연결되는 불활성 가스 유닛과 물탱크부를 구비하는 단계; 상기 챔버내부에 마련된 산화물반도체 타겟에 전압을 공급시켜 주는 스퍼터링전원부를 장착하는 단계; 및 상기 스퍼터링전원부를 구동하여 챔버내부로 불활성가스와 물탱크로부터 승화된 H2O를 유입시켜 상기 기판표면에 산화물반도체박막을 형성하는 단계를 포함하여 구성되는 것을 특징으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 적용한 박막트랜지스터 제조방법은 챔버내부에 게이트전극과 게이트절연막이 형성된 기판을 준비하는 단계; 상기 챔버내부에 기판과 대응되고 일정한 거리만큼 이격된 위치에 산화물 반도체 타겟을 장착하는 단계; 상기 챔버내부와 연결되는 불활성 가스 유닛과 물탱크부를 구비하는 단계; 상기 챔버내부에 마련된 산화물반도체 타겟에 전압을 공급시켜 주는 스퍼터링전원부를 장착하는 단계; 및 상기 스퍼터링전원부를 구동하여 챔버내부로 불활성가스와 물탱크로부터 승화된 H2O를 유입시켜 상기 기판표면에 산화물반도체박막을 형성하는 단계; 및 상기 산화물반도체박막을 포함한 기판상에 소스/드레인전극을 형성하는 단계;포함하여 구성되는 것을 특징으로 한다.
상기에서 설명한 바와같이, 본 발명에 따른 산화물반도체를 적용한 박막트랜지스터 제조방법에 의하면 다음과 같은 효과가 있다.
본 발명에 따른 산화물반도체를 적용한 박막트랜지스터 제조방법은 산화물 반도체박막의 당량비 조절이 용이하고 원하는 박막의 특성을 H2O 가스가 동시에 포함되도록 하여 반응을 조절하여 특성을 하므로 최근의 IGZO 타겟뿐만 아니라 ZnO, GZO 등의 다양한 타겟을 적용하는 경우에도 특성의 향상이 가능하게 한다.
또한, 챔버에 연결된 물탱크로부터 승화(sublimation)된 H2O를 박막 형성중에 반응을 하게 만들어서 산화물 반도체의 이동도 특성을 향상시킬 수 있다.
그리고, RF를 적용하는 경우이외에도 양산성을 고려하여 DC 마그네트론 스퍼터링(magnetron sputtering)을 적용할 수 있다.
더욱이, 추가적인 열처리를 통한 수소화 처리가 아니므로 저온 공정이 가능하게 되어 플렉서블 기판 적용시 가능하게 된다.
또한, 일회의 공정으로 최적의 박막특성을 확보하므로 생산비용 감소가 가능하다.
이하, 본 발명에 따른 산화물반도체를 적용한 박막트랜지스터 제조방법에 대해 첨부된 도면을 참조하여 상세히 설명한다.
도 4a 내지 도 4f는 본 발명에 따른 산화물반도체를 적용한 박막트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
도 4a 및 도 4b에 도시된 바와 같이, 투명한 유리 등으로 이루어진 기판(101)상에 금속물질을 스퍼터링방법을 통해 증착한후 이를 포토리소그라피공정 및 식각공정에 의해 선택적으로 식각하여 게이트전극(103)을 형성한다.
이때, 상기 금속물질로는 Al과 Al합금 등의 Al 계열 금속, Ag과 Ag합금 등의 Ag 계열금속, Mo과 Mo 합금 등의 Mo 계열금속, Cr, Ti, Ta 등을 사용한다.
또한, 이들은 물질적 성질이 다른 두개의 막, 즉 하부막과 그 위의 상부막을 포함할 수 있다. 상부막은 게이트라인의 신호지연이나 전압강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를들면 Al 계열금속 또는 Ag 계열 금속으로 이루어진다.
이와는 달리, 하부막은 다른 물질, 특히 ITO(indium tin oxide)나 IZO (indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 예를들어 Ti, Ta, Cr, Mo 계열 금속 등으로 이루어지거나, 또는 하부막과 상부막의 조합의 예로는 Cr/Al-Nd 합금을 들 수 있다.
그다음, 도 4c에 도시된 바와 같이, 상기 게이트전극(103)을 포함한 기판(101)상에 PECVD(Plasma Enhanced Chemical Vapor Deposition)방법을 통해 질화규소(SiNx) 등의 무기재질로 이루어진 게이트절연막(105)을 형성한다.
이어서, 상기 게이트절연막(105)상부에는 산화물 반도체, 예를들어 IGZO, ZnO 또는 GZO 등의 타겟을 이용한 스퍼터링방법을 통해 산화물 반도체층(107)을 형성한다.
여기서, 상기 산화물 반도체층(107)을 증착하는 공정에 대해 도 5를 참조하여 개략적으로 설명하면 다음과 같다.
도 5는 본 발명에 따른 산화물 반도체 박막을 형성하는 공정을 설명하기 위한개략도이다.
도 5에 도시된 바와 같이, 챔버(141)내부에 기판(111)을 준비한후 이 기판 (111)과 대응되고 일정한 간격만큼 떨어진 위치에 IGZO 타겟(143)을 준비한다. 이때, 상기 IGZO 타겟(143) 대신에 ZnO, GZO 등 다양한 타겟을 사용할 수도 있다.
또한, 상기 챔버(141)는 외부에 마련된 Ar 가스유닛(145) 및 Ar과 O2 혼합가스유닛 또는 O2 가스유닛(147)과 가스라인(145a, 147a)을 통해 연결되어 있으며, 이 들 가스 유입은 밸브(145b, 147b)에 의해 적절하게 조절된다.
그리고, 상기 챔버(141)는 외부에 마련된 물탱크(151)와 연결라인(151a)을 통해 연결되어 있으며, 상기 챔버(141)내부로 유입되는 물탱크(151)내부에 채워진 H2O(153) 량은 밸브(151b)에 의해 적절하게 조절된다. 이때, 상기 각각의 가스유닛 (145, 147)에는 MFC(mass flow controller) (도시)가 장착되어 있어 가스 유량을 독립적으로 조절이 가능하게 한다.
이렇게 스퍼터링방법을 이용한 산화물 반도체 제조공정을 진행하기 위해, 먼저 진공상태의 챔버(141)내에 Ar 가스와 같은 희유 가스를 도입하고, 스퍼터링타겟 (143)을 포함하는 캐소드 직류(DC) 전력 또는 고주파(RF) 전력을 고 전압, 예를들어 150 V 이상의 고압으로 공급하여 글로우(glow)방전을 통하여 스퍼터링타겟(143)으로부터 입자가 기판(101)쪽으로 튀어 나가게 하여 기판(101)상에 산화물 반도체박막(107)을 형성한다.
이때, 상기 인가 전압은 플라즈마 형성시 타겟(143)으로부터 튀어 나가는 입자가 갖는 에너지와 밀절한 관계를 갖게 되는데, 상기한 스퍼터링방법은 150 V 이상으로 전원을 공급하므로 인하여, 100 eV 이상의 높은 에너지를 갖는 입자의 생성이 증가하게 되어 기판(101)표면에 산화물 반도체박막(107)이 형성된다. 이때, 상기 인가전압은 100V로 한정되지 않고 그 이상 또는 이하의 전압하에서도 적용이 가능하다.
또한, 상기 진공상태의 챔버(141)내부로 Ar과 산소(O2)를 불어 넣어 주면서 챔버(141)에 연결된 물탱크(151)로부터 승화(sublimation)된 H2O를 박막 형성중에 반응하게 만들어서 산화물 반도체내의 당량비 조절을 용이하게 한다.
이때, H가 막내에 존재하게 되어 전자 산란(electron scattering) 현상을 감소시켜서 이동도 특성 향상에도 기여할 수 있다. 특히, 물탱크(151)를 활용하여 승 화된 H2O를 활용하므로써, 미량의 H를 조절가능하게 한다.
또한, 상기에서와 같이, RF를 적용하는 경우이외에도 양산성을 고려하여 DC 마그네트론 스퍼터링(magnetron sputtering)을 적용하는 경우에도 적용가능하다.
그리고, DC 또는 RF 스퍼터링방법을 이용하여 박막을 증착할 때, 챔버(141)내에 연결된 Ar가스유닛(145), Ar와 O2 의 혼합가스유닛 또는 O2 유닛(147)의 플라즈마 형성을 위한 반응가스와 더불어 챔버(141)에 연결된 물탱크(151)로부터 자연 증발된 H2O(153)를 챔버(141)내부로 유입시켜서 박막 형성중에 반응기로 작용하게 한다.
또한, 이렇게 물탱크(151)로부터 자연 증발된 H2O(153)를 챔버(141)내부로 유입시켜서 박막 형성중에 반응기로 작용하도록 하므로써, 기존과 같이 기판(101)을 고온으로 가열하지 않아도 수소화처리에 의한 박막 형성이 가능하므로 유기물 기판 등과 같은 기판에도 적용이 가능하다. 즉, 본 발명은 종래기술과 다르게 추가적인 열처리를 통한 수소화 처리가 아니므로 저온 공정이 가능하게 되어 플렉서블 기판 적용이 가능하게 된다.
도 4d에 도시된 바와 같이, 이렇게 기판상에 산화물 반도체층(107)을 형성한 다음, 포토리소그라피공정 및 식각공정을 통해 상기 불순물층과 산화물 반도체층을 마스크공정에 의해 선택적으로 패터닝하여 산화물 반도체패턴(107a))을 형성한다.
그다음, 도 4e에 도시된 바와 같이, 상기 산화물 반도체패턴(107a)을 포함한 기판(101)상에 스퍼터링방법을 통해 금속물질층(111)을 증착한다.
이때, 상기 금속물질층(111)은 Al 계열 금속, Ag 계열 금속, Mo 계열 금속, Cr, Ti, Ta 등의 물질을 사용하며, 다중층으로 형성할 수도 있다.
이어서, 도 4f에 도시된 바와 같이, 상기 포토리소그라피공정 및 식각공정에 의해 상기 금속물질층(111)을 선택적으로 제거하여 소스전극(111a)과, 이 소스전극 (109a)과 일정간격만큼 이격된 드레인전극(111b)을 각각 형성하므로써 산화물 반도체를 적용한 박막트랜지스터 제조를 완료한다.
한편, 상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 박막 트랜지스터 제조방법을 설명하기 위한 단면도이다.
도 2는 종래기술에 따른 박막트랜지스턴 제조방법에 있어서, 스퍼터링방법을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 3은 종래기술에 따른 박막트랜지스터 제조방법에 있어서, 펄스레이저 증착방법(pulsed laser deposition)을 이용한 박막 형성방법을 설명하기 위한 개략도이다.
도 4는 본 발명에 따른 산화물반도체를 적용한 박막트랜지스터 제조방법을 설명하기 위한 공정단면도이다.
도 5는 본 발명에 따른 산화물 반도체 박막을 형성하는 공정을 설명하기 위한개략도이다.
- 도면의 주요부분에 대한 부호설명
101 : 기판 103a : 게이트전극
105 : 게이트절연막 107 : 산화물 반도체층
107a : 산화물 반도체 패턴
109a : 오믹콘택층 111a : 소스전극
111b : 드레인전극 141 : 챔버
143 : 산화물 반도체타겟 145 : Ar 가스유닛
145a : 밸브 147 : Ar+O2 가스유닛
147a : 밸브 151 : 물탱크
153 : H2O

Claims (10)

  1. 챔버내부에 기판을 준비하는 단계;
    상기 챔버내부에 기판과 대응되고 일정한 거리만큼 이격된 위치에 산화물 반도체 타겟을 장착하는 단계;
    상기 챔버내부와 연결되는 불활성 가스 유닛과 물탱크부를 구비하는 단계;
    상기 챔버내부에 마련된 산화물반도체 타겟에 전압을 공급시켜 주는 스퍼터링전원부를 장착하는 단계; 및
    상기 스퍼터링전원부를 구동하여 챔버내부로 불활성가스와 물탱크로부터 승화된 H2O를 유입시켜 상기 기판표면에 산화물반도체박막을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 산화물 반도체박막 제조방법.
  2. 제1항에 있어서, 상기 산화물 반도체 타겟으로는 IGZO, ZnO 또는 GZO인 것을 특징으로하는 산화물 반도체박막 제조방법.
  3. 제1항에 있어서, 상기 불활성 가스 유닛으로는 Ar 가스, Ar와 O2 혼합가스또는 O2 가스인 것을 특징으로하는 산화물 반도체박막 제조방법.
  4. 제1항에 있어서, 상기 물탱크로부터 자연증발된 H2O는 산화물반도체박막 형성 시에 반응기로 작용하는 것을 특징으로하는 산화물 반도체박막 제조방법.
  5. 제1항에 있어서, 상기 스퍼터링전원부는 캐소드 직류(DC) 전력 또는 고주파(RF) 전력의 고전압을 공급하는 것을 특징으로하는 산화물 반도체박막 제조방법.
  6. 챔버내부에 게이트전극과 게이트절연막이 형성된 기판을 준비하는 단계;
    상기 챔버내부에 기판과 대응되고 일정한 거리만큼 이격된 위치에 산화물 반도체 타겟을 장착하는 단계;
    상기 챔버내부와 연결되는 불활성 가스 유닛과 물탱크부를 구비하는 단계;
    상기 챔버내부에 마련된 산화물반도체 타겟에 전압을 공급시켜 주는 스퍼터링전원부를 장착하는 단계; 및
    상기 스퍼터링전원부를 구동하여 챔버내부로 불활성가스와 물탱크로부터 승화된 H2O를 유입시켜 상기 기판표면에 산화물반도체박막을 형성하는 단계; 및
    상기 산화물반도체박막을 포함한 기판상에 소스/드레인전극을 형성하는 단계;포함하여 구성되는 것을 특징으로하는 산화물 반도체박막 제조방법.
  7. 제6항에 있어서, 상기 산화물 반도체 타겟으로는 IGZO, ZnO 또는 GZO인 것을 특징으로하는 산화물 반도체박막 제조방법.
  8. 제6항에 있어서, 상기 불활성 가스 유닛으로는 Ar 가스, Ar와 O2 혼합가스또는 O2가스인 것을 특징으로하는 산화물 반도체박막 제조방법.
  9. 제6항에 있어서, 상기 물탱크로부터 자연증발된 H2O는 산화물반도체박막 형성시에 반응기로 작용하는 것을 특징으로하는 산화물 반도체박막 제조방법.
  10. 제6항에 있어서, 상기 스퍼터링전원부는 캐소드 직류(DC) 전력 또는 고주파(RF) 전력의 고전압을 공급하는 것을 특징으로하는 산화물 반도체박막 제조방법.
KR1020070141953A 2007-12-31 2007-12-31 산화물반도체를 적용한 박막트랜지스터 제조방법 KR20090073884A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070141953A KR20090073884A (ko) 2007-12-31 2007-12-31 산화물반도체를 적용한 박막트랜지스터 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141953A KR20090073884A (ko) 2007-12-31 2007-12-31 산화물반도체를 적용한 박막트랜지스터 제조방법

Publications (1)

Publication Number Publication Date
KR20090073884A true KR20090073884A (ko) 2009-07-03

Family

ID=41330989

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141953A KR20090073884A (ko) 2007-12-31 2007-12-31 산화물반도체를 적용한 박막트랜지스터 제조방법

Country Status (1)

Country Link
KR (1) KR20090073884A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210038703A (ko) * 2009-10-16 2021-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210038703A (ko) * 2009-10-16 2021-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US11756966B2 (en) 2009-10-16 2023-09-12 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device

Similar Documents

Publication Publication Date Title
US8912538B2 (en) Thin film transistor array substrate and method for manufacturing the same
TWI356498B (ko)
JP4204909B2 (ja) シリコン薄膜の結晶化方法、これを用いた薄膜トランジスタ及び前記薄膜トランジスタを備えた平板ディスプレイ素子
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
KR20060107107A (ko) 박막트랜지스터와 그 제조방법
CN101814455A (zh) 制造阵列基板的方法
JP2007221137A (ja) シリコン層の形成方法及びそれを用いた表示基板の製造方法
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN102033370B (zh) 液晶显示基板及其制造方法
KR100462508B1 (ko) 상단-게이트형 tft 및 그 형성 방법과, 이를 포함하는 반도체 디바이스
US11204532B2 (en) Wiring structure, display substrate, display device and method for fabricating display substrate
JP2008306167A (ja) 薄膜トランジスタ及びその製造方法
WO2018201709A1 (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN103887245A (zh) 一种阵列基板的制造方法
KR101136165B1 (ko) 박막 트랜지스터 및 그 제조 방법
CN108766972A (zh) 薄膜晶体管及其制作方法、显示基板
CN105609564B (zh) 一种薄膜晶体管制造方法及薄膜晶体管
JPH11126907A (ja) 薄膜トランジスタおよびその製造方法
JP5622457B2 (ja) 薄膜トランジスタおよびその製造方法
US20120129303A1 (en) Methods for manufacturing passivation layer and thin film transistor array substrate
US20120091461A1 (en) Thin film transistor substrate and method of manufacturing the same
KR20090073884A (ko) 산화물반도체를 적용한 박막트랜지스터 제조방법
CN102931137B (zh) Ltps-tft阵列基板及其制造方法、显示装置
CN109801875A (zh) 阵列基板的制作方法、阵列基板和显示面板
JP2010141224A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid