TW201639176A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201639176A
TW201639176A TW105122073A TW105122073A TW201639176A TW 201639176 A TW201639176 A TW 201639176A TW 105122073 A TW105122073 A TW 105122073A TW 105122073 A TW105122073 A TW 105122073A TW 201639176 A TW201639176 A TW 201639176A
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
region
layer
source electrode
Prior art date
Application number
TW105122073A
Other languages
English (en)
Other versions
TWI614905B (zh
Inventor
坂田淳一郎
廣橋拓也
岸田英幸
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201639176A publication Critical patent/TW201639176A/zh
Application granted granted Critical
Publication of TWI614905B publication Critical patent/TWI614905B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Abstract

本發明的目的之一在於提供一種具有穩定電特性的薄膜電晶體的高可靠性的半導體裝置。在包括作為半導體層採用氧化物半導體層的反堆疊型薄膜電晶體的半導體裝置中，在氧化物半導體層之上具有緩衝層。緩衝層接觸於半導體層的通道形成區與源極電極層及汲極電極層。緩衝層在其膜中具有電阻分佈。在緩衝層中，設置在半導體層的通道形成區上的區域的導電率低於半導體層的通道形成區的導電率，並且與源極電極層及汲極電極層接觸的區域的導電率高於半導體層的通道形成區的導電率。

Description

半導體裝置及其製造方法
本發明關於一種使用氧化物半導體製造的半導體裝置及其製造方法。
金屬氧化物的種類繁多且用途廣泛。氧化銦為較普遍的材料，其被用作液晶顯示器等所需要的透明電極材料。
在金屬氧化物中存在呈現半導體特性的金屬氧化物。作為呈現半導體特性的金屬氧化物，例如有氧化鎢、氧化錫、氧化銦、氧化鋅等，並且將這些呈現半導體特性的金屬氧化物用作通道形成區的薄膜電晶體已經是眾所周知的(參照專利檔案1至4、非專利檔案1)。
另外，已知金屬氧化物不僅有一元氧化物還有多元氧化物。例如，作為包含In、Ga及Zn的多元氧化物，具有同系物(homologous series)的InGaO3(ZnO)m(m：自然數)是周知的(參照非專利檔案2至4)。
並且，已經確認到可以將上述那樣的由In-Ga-Zn類氧化物構成的氧化物半導體用作薄膜電晶體的通道層(參照專利檔案5、非專利檔案5及6)。
[專利檔案1]日本專利申請公開昭60-198861號公報
[專利檔案2]日本專利申請公開平8-264794號公報
[專利檔案3]PCT國際申請日本公表平11-505377號公報
[專利檔案4]日本專利申請公開2000-150900號公報
[專利檔案5]日本專利申請公開2004-103957號公報
[非專利檔案1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體), Appl. Phys. Lett., 17 June 1996, Vol. 68 p. 3650-3652
[非專利檔案2]M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ℃ "(In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係), J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利檔案3]N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System"(同系物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO)m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16)), J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利檔案4]中村真佐樹、君塚昇、毛利尚彥、磯 部光正，"相、InFeO3(ZnO)m(m：自然數) 同型化合物合成結晶構造"(同系物、銦鐵鋅氧化物(InFeO3(ZnO)m)(m為自然數)及其同型化合物的合成以及晶體結構)，固體物理(SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, p. 317-327
[非專利檔案5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體), SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利檔案6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(在室溫下製造使用非晶氧化物半導體的透明撓性薄膜電晶體)，NATURE, 2004, Vol. 432 p. 488-492
本發明的目的之一在於提供一種具有穩定電特性的薄膜電晶體的可靠性高的半導體裝置。
在包括作為半導體層採用氧化物半導體層的反堆疊型薄膜電晶體的半導體裝置中，在氧化物半導體層之上具有緩衝層。緩衝層與半導體層的通道形成區與源極電極層及汲極電極層接觸。緩衝層在其膜中具有電阻分佈。在緩衝 層中，設置在半導體層的通道形成區上的區域的導電率低於半導體層的通道形成區的導電率，並且與源極電極層及汲極電極層接觸的區域的導電率高於半導體層的通道形成區的導電率。另外，與閘極絕緣層相比，緩衝層及半導體層的導電率高(電阻低)。具體而言，按照導電率從高到低的排列順序，其分別為緩衝層的低電阻區域(與源極電極層及汲極電極層接觸的區域)、半導體層的通道形成區、緩衝層的高電阻區域(設置在通道形成區之上的區域)、閘極絕緣層。
緩衝層中與通道形成區接觸的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的與源極電極層及汲極電極層接觸的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造具有電特性高且可靠性高的薄膜電晶體的半導體裝置。
形成緩衝層，可以使用包含鈦、鉬或錳的氧化物半導體層。當使氧化物半導體層包含鈦、鉬或錳的金屬元素時，氧化物半導體層的電阻增大。
注意，在本說明書中，當形成緩衝層時使緩衝層包含鈦、鉬或錳等的元素。例如，使用包含鈦、鉬或錳的靶藉由濺射法形成緩衝層。
作為用於緩衝層的氧化物半導體層，使用具有半導體特性的氧化物材料即可。例如，可以使用具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體，特別較佳使 用In-Ga-Zn-O類氧化物半導體。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的其中之一者金屬元素或多種金屬元素。例如，作為M，除了有包含Ga的情況之外，還有包含Ga和Ni或Ga和Fe等的Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。在本說明書中，在具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體中，將具有作為M至少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將該薄膜也稱為In-Ga-Zn-O類非單晶膜。
另外，作為用於緩衝層的氧化物半導體層所適用的氧化物半導體，除了可以使用上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。
另外，作為緩衝層，也可以使用具有低電阻的金屬區域以及高電阻的金屬氧化物區域的膜。在此情況下，可以藉由在形成金屬膜之後對該金屬膜選擇性地進行氧化處理來在緩衝層中形成高電阻的金屬氧化物區域。
本說明書所揭露的發明的結構的一個方式包括：具有絕緣表面的基板上的閘極電極層；閘極電極層之上的閘極絕緣層；閘極絕緣層之上的包括通道形成區的氧化物半導 體層；氧化物半導體層之上的緩衝層；以及緩衝層之上的源極電極層及汲極電極層，其中，在緩衝層中，與源極電極層及汲極電極層接觸的第一區域的導電率高於與氧化物半導體層的通道形成區接觸的第二區域的導電率。
本說明書所揭露的發明的結構的另一個方式包括：具有絕緣表面的基板上的閘極電極層；閘極電極層之上的閘極絕緣層；閘極絕緣層之上的包括通道形成區的氧化物半導體層；氧化物半導體層之上的緩衝層；以及緩衝層之上的源極電極層及汲極電極層，其中，緩衝層是包含鈦、鉬或錳的氧化物半導體層，並且，在緩衝層中，與源極電極層及汲極電極層接觸的第一區域的導電率高於與氧化物半導體層的通道形成區接觸的第二區域的導電率。
另外，當作為緩衝層使用包含鈦、鉬或錳的氧化物半導體層時，較佳將含有對氧的親和性高的金屬的材料用於源極電極層及汲極電極層。另外，上述對氧的親和性高的金屬較佳是選自鈦、鋁、錳、鎂、鋯、鈹、釷中的任一種或多種的材料。此時，較佳地，在緩衝層中，與與氧化物半導體層的通道形成區接觸的第二區域相比，與源極電極層及汲極電極層接觸的第一區域所包含的氧的組成比(氧濃度)更低。
本發明所揭露的發明的結構的另一個實施例包括：具有絕緣表面的基板上的閘極電極層；閘極電極層之上的閘極絕緣層；閘極絕緣層之上的包括通道形成區的氧化物半導體層；氧化物半導體層之上的緩衝層；以及緩衝層之上 的源極電極層和汲極電極層，其中，在緩衝層中，與源極電極層及汲極電極層接觸的第一區域是金屬區域，與氧化物半導體層的通道形成區接觸的第二區域是金屬氧化物區域，並且，金屬氧化物區域的導電率低於氧化物半導體層的通道形成區的導電率。
本發明所揭露的發明的結構的另一個方式包括如下步驟：在具有絕緣表面的基板上形成閘極電極層；在閘極電極層之上形成閘極絕緣層；在閘極絕緣層之上形成包括通道形成區的第一氧化物半導體層；在第一氧化物半導體層之上形成包含鈦、鉬或錳的第二氧化物半導體層；在第二氧化物半導體層之上形成源極電極層及汲極電極層；並且對包含鈦、鉬或錳的第二氧化物半導體層以及源極電極層及汲極電極層進行加熱處理，以在第二氧化物半導體層中使與源極電極層及汲極電極層接觸的第一區域的導電率高於與第一氧化物半導體層的通道形成區接觸的第二區域的導電率。藉由該加熱處理，可以使第一區域所包含的氧濃度低於第二區域所包含的氧濃度。
本發明所揭露的發明的結構的另一個實施例包括如下步驟：在具有絕緣表面的基板之上形成閘極電極層；在閘極電極層之上形成閘極絕緣層；在閘極絕緣層之上形成包括通道形成區的氧化物半導體層；在氧化物半導體層之上形成金屬膜；在金屬膜的第一區域之上形成源極電極層及汲極電極層；並且對金屬膜的與氧化物半導體層的通道形成區接觸的第二區域進行氧化處理，以形成金屬氧化物區 域。作為該氧化處理，可以進行氧電漿處理。
可以形成絕緣膜以便覆蓋包含氧化物半導體層的薄膜電晶體，該氧化物半導體層包括通道形成區、緩衝層以及源極電極層及汲極電極層，且與包括通道形成區的氧化物半導體層接觸。
因為靜電等容易損壞薄膜電晶體，所以較佳在與閘極線或源極電極線相同的基板上設置用於保護驅動電路的保護電路。保護電路最好採用使用氧化物半導體的非線性元件構成。
注意，為方便起見而使用諸如“第一”、“第二”之類的序數，該序數不表示步驟的順序或層疊的順序。另外，其在本說明書中不表示特定發明的事項的固有名稱。
另外，作為包括驅動電路的顯示裝置，除了可以舉出液晶顯示裝置之外，還可以舉出使用發光元件的發光顯示裝置、使用電泳顯示元件的也稱為電子紙的顯示裝置。
在使用發光元件的發光顯示裝置中，在像素部中包括多個薄膜電晶體，而且在像素部中也有連接某薄膜電晶體的閘極電極與別的電晶體的源極電極佈線或汲極電極佈線的位置。此外，在使用發光元件的發光顯示裝置的驅動電路中有連接薄膜電晶體的閘極電極與該薄膜電晶體的源極電極佈線或汲極電極佈線的位置。
在本說明書中，半導體裝置是指藉由利用半導體特性而能夠發揮其功能的所有裝置，因此光電裝置、半導體電路及電子設備都是半導體裝置。
可以得到具有穩定的電特性的薄膜電晶體，並且可以製造具有良好動態特性的薄膜電晶體。因此，可以提供包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧半導體層
104‧‧‧緩衝層
105a‧‧‧源極電極層
105b‧‧‧汲極電極層
107‧‧‧保護絕緣層
108‧‧‧電容佈線
109a‧‧‧第一區域
109b‧‧‧第一區域
110‧‧‧像素電極層
111‧‧‧氧化物半導體層
112‧‧‧第二區域
121‧‧‧第一端子
122‧‧‧第二端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
131‧‧‧抗蝕劑掩模
132‧‧‧導電膜
133‧‧‧第一氧化物半導體膜
134‧‧‧第二氧化物半導體膜
151‧‧‧第一端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極層
154‧‧‧保護絕緣膜
155‧‧‧透明導電膜
156‧‧‧電極層
170‧‧‧薄膜電晶體
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧半導體層
404‧‧‧緩衝層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
408‧‧‧第二區域
409a‧‧‧第一區域
409b‧‧‧第一區域
435a‧‧‧低電阻區域
435b‧‧‧低電阻區域
450‧‧‧基板
451‧‧‧閘極電極層
452‧‧‧閘極絕緣層
453‧‧‧半導體層
454‧‧‧緩衝層
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
457‧‧‧絕緣膜
458‧‧‧第二區域
459a‧‧‧第一區域
459‧‧‧第一區域
460‧‧‧薄膜電晶體
463‧‧‧氧化物半導體膜
464‧‧‧金屬膜
470‧‧‧薄膜電晶體
471‧‧‧薄膜電晶體
580‧‧‧基板
581‧‧‧薄膜電晶體
583‧‧‧絕緣層
584‧‧‧絕緣層
585‧‧‧絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
596‧‧‧基板
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書
2701‧‧‧外殼
2703‧‧‧外殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧第一基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧第二基板
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4033‧‧‧絕緣層
4501‧‧‧第一基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧第二基板
4507‧‧‧填料
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電場發光層
4513‧‧‧第二電極層
4515‧‧‧端子電極
4517‧‧‧第一電極層
4518a‧‧‧FPC
4518b‧‧‧FPC
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6406‧‧‧掃描線
6405‧‧‧信號線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧驅動TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7021‧‧‧TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9201‧‧‧顯示部
9203‧‧‧操作開關
9205‧‧‧調節部
9206‧‧‧相機部
9207‧‧‧揚聲器
9208‧‧‧麥克風
9301‧‧‧頂外殼
9302‧‧‧底外殼
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧定位裝置
9600‧‧‧電視機
9601‧‧‧外殼
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧外殼
9703‧‧‧顯示部
9881‧‧‧外殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9890‧‧‧LED燈
9891‧‧‧外殼
9893‧‧‧連接部
9900‧‧‧投幣機
9901‧‧‧外殼
9903‧‧‧顯示部
在附圖中：圖1A和圖1B是說明半導體裝置的圖；圖2A至圖2E是說明半導體裝置的製造方法的圖；圖3A和圖3B是說明半導體裝置的圖；圖4A至圖4E是說明半導體裝置的製造方法的圖；圖5A和圖5B是說明半導體裝置的圖；圖6A至圖6E是說明半導體裝置的製造方法的圖；圖7A和圖7B是說明半導體裝置的圖；圖8A至圖8E是說明半導體裝置的製造方法的圖；圖9A至圖9C是說明半導體裝置的製造方法的圖；圖10A至圖10C是說明半導體裝置的製造方法的圖；圖11是說明半導體裝置的製造方法的圖；圖12是說明半導體裝置的製造方法的圖；圖13是說明半導體裝置的製造方法的圖；圖14是說明半導體裝置的圖；圖15A1、圖15A2、圖15B1及圖15B2是說明半導體裝置的圖；圖16是說明半導體裝置的圖；圖17是說明半導體裝置的圖； 圖18A1、圖18A2及圖18B是說明半導體裝置的圖；圖19A和圖19B是說明半導體裝置的圖；圖20是說明半導體裝置的像素等效電路的圖；圖21A至圖21C是說明半導體裝置的圖；圖22是說明半導體裝置的圖；圖23A和圖23B是說明電子紙的使用方式的例子的圖；圖24是顯示電子書籍的一例的外觀圖；圖25A和圖25B是顯示電視裝置及數位相框的例子的外觀圖；圖26A和圖26B是顯示遊戲機的例子的外觀圖；圖27A和圖27B是顯示可攜式電腦及行動電話機的一例的外觀圖；圖28是顯示根據計算得到的結構的圖；圖29是顯示根據計算得到的結構的圖；圖30A至圖30C是顯示根據計算得到的態密度的圖；圖31A至圖31D是顯示根據計算得到的態密度的圖；圖32A至圖32D是顯示根據計算得到的態密度的圖；圖33A和圖33B是顯示根據計算得到的態密度的圖；圖34A和圖34B是顯示根據計算得到的結構的圖；圖35是顯示計算前後的原子密度的圖。
使用附圖詳細地說明本發明的實施例。但是，本發明 不侷限於以下的說明，本領域的技術人員能夠容易地理解，其方式和細節可以在不脫離本發明的宗旨及其範圍的條件下作各種各樣的變換。因此，所揭露的發明不應該被解釋為僅限於以下所示的實施例的記載內容。在以下說明的結構中，在不同附圖中使用相同的附圖標記來表示相同的部分或具有相同功能的部分，而省略重複說明。
(實施例1)
參照圖1A至圖2E說明半導體裝置及半導體裝置的製造方法。
圖1A是半導體裝置所具有的薄膜電晶體470的平面圖，而圖1B是沿著圖1A的線C1-C2的截面圖。薄膜電晶體470是反堆疊型薄膜電晶體，並在具有絕緣表面的基板400上包括閘極電極層401、閘極絕緣層402、半導體層403、緩衝層404及源極電極層及汲極電極層405a、405b。另外，設置有覆蓋薄膜電晶體470且與緩衝層404的絕緣膜407接觸。
緩衝層404包括：與源極電極層及汲極電極層405a、405b的低電阻區域接觸的第一區域409a、409b；以及與半導體層403的通道形成區的高電阻區域接觸的第二區域408。注意，在說明書的附圖中，將緩衝層404、半導體層403的陰影部分的區域表示為低電阻區域的第一區域409a、409b、低電阻區域435a、435b。
緩衝層404在其膜中具有電阻分佈。設置在半導體層 403的通道形成區上的第二區域408的導電率低於半導體層403的通道形成區的導電率，並且接觸於源極電極層及汲極電極層405a、405b的第一區域409a、409b的導電率高於半導體層403的通道形成區的導電率。另外，與閘極絕緣層402相比，緩衝層404及半導體層403的導電率高(電阻低)。因此，按照導電率從高到低的排列順序，其分別為緩衝層404的低電阻區域(第一區域409a、409b)、半導體層403的通道形成區、緩衝層404的高電阻區域(第二區域408)、閘極絕緣層402。
因為緩衝層中的接觸於通道形成區的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
作為緩衝層404，可以使用包含鈦、鉬或錳的氧化物半導體層。藉由使氧化物半導體層包含鈦、鉬或錳的金屬元素，氧化物半導體層的電阻增大。
對具有如下結構的電子狀態進行計算，在該結構中作為緩衝層404的例子使In-Ga-Zn-O類氧化物半導體包含鈦(Ti)或鉬(Mo)。以下示出計算方法。
將包含Ti的In-Ga-Zn-O類氧化物半導體結構的密度和包含Mo的In-Ga-Zn-O類氧化物半導體結構的密度固定於非晶In-Ga-Zn-O類氧化物半導體的實驗值的5.9g/cm3 。以下述計算條件對上述兩個結構進行計算。另外，作為經典分子動力學(MD)計算，使用富士通株式會社製造的計算軟體Materials Explorer 5.0。作為第一原理計算，使用Accelrys K.K.製造的第一原子計算軟體CASTEP。
首先，使藉由經典分子動力學(MD)計算和第一原理計算製造的In-Ga-Zn-O類氧化物半導體包含Ti或Mo。接著，在第一原理MD計算中，將溫度從3000K降低至1500K、300K，並且以如下條件進行計算，該條件是：粒子數(N)、體積(V)、溫度(T)是一定(系綜NVT)；時間步長是1fsec；各溫度下的步數是2000step；電子的截止能量(cut-off energy)是260eV；倒晶格(reciprocal lattice)的網格(k點)為1×1×1，最後藉由以如下條件進行第一原理計算而進行結構的最適化，該條件是：電子的截止能量是420eV；倒晶格的網格(k點)為2×2×2。
圖28及圖29示出藉由計算得到的包含Ti或Mo的In-Ga-Zn-O類氧化物半導體結構的結構。黑色圓點表示金屬原子，而白色圓點表示氧原子。大的黑色圓點是Ti或Mo。在圖28的包含Ti的In-Ga-Zn-O類氧化物半導體結構中，In、Ga、Zn的原子數分別是12個，O的原子數是50個，並且Ti的原子數是1個。在圖29的包含Mo的In-Ga-Zn-O類氧化物半導體結構中，In、Ga、Zn的原子數分別是12個，O的原子數是51個，並且Mo的原子數是1個。
藉由第一原理計算並以以下條件對圖28及圖29的包 含Ti的In-Ga-Zn-O類氧化物半導體結構及包含Mo的In-Ga-Zn-O類氧化物半導體結構進行計算，以求出電子的態密度，該條件是：電子的截止能量是420eV；倒晶格的網格(k點)為3×3×3。
圖30A示出In-Ga-Zn-O類氧化物半導體結構整體的態密度，圖30B示出包含Ti的In-Ga-Zn-O類氧化物半導體結構整體的態密度，並且圖30C示出包含Mo的In-Ga-Zn-O類氧化物半導體結構整體的態密度。在圖30A、圖30B、圖30C中，將費米能(Fermi energy)設定為橫軸的原點。在圖30A的In-Ga-Zn-O類氧化物半導體結構中、在圖30B的包含Ti的In-Ga-Zn-O類氧化物半導體結構中、在圖30C的包含Mo的In-Ga-Zn-O類氧化物半導體結構中都有帶隙，並且價帶上端、傳導帶下端位於圖中所示的位置。費米能在價帶上端。
圖31A示出包含Ti的In-Ga-Zn-O類氧化物半導體結構的每個In原子的部分態密度，圖31B示出包含Ti的In-Ga-Zn-O類氧化物半導體結構的每個Ga原子的部分態密度，圖31C示出包含Ti的In-Ga-Zn-O類氧化物半導體結構的每個Zn原子的部分態密度。圖32A示出包含Mo的In-Ga-Zn-O類氧化物半導體結構的每個In原子的部分態密度，圖32B示出包含Mo的In-Ga-Zn-O類氧化物半導體結構的每個Ga原子的部分態密度，圖32C示出包含Mo的In-Ga-Zn-O類氧化物半導體結構的每個Zn原子的部分態密度。上述原子在系內分別有12個，在此採用其 平均值。根據圖31A至圖31C及圖32A至圖32C的結果，可知n型載子進入的傳導帶下端近旁的能級主要由In、Ga、Zn的s軌道形成。
圖31D示出包含Ti的In-Ga-Zn-O類氧化物半導體結構的Ti的部分態密度，而圖32D示出包含Mo的In-Ga-Zn-O類氧化物半導體結構的Mo的部分態密度。根據圖31D及圖32D的結果，可知最有影響的不是s軌道，而是d軌道。當使Ti、Mo的濃度變高時，傳導帶下端的能級不由In、Ga、Zn的s軌道構成而由Ti、Mo的d軌道構成。d軌道的各向異性高於s軌道的各向異性，並且d軌道在非晶結構中不容易傳導n型載子，因此遷移率降低。
據此，可知當使Ti、Mo包含在In-Ga-Zn-O類氧化物半導體中時，其成為隨著高濃度增大，難以流過n型載子的導電率低的膜。因此，藉由使其d軌道、f軌道空著的過渡金屬元素的Ti、Mo包含在氧化物半導體層中，可以降低導電率(實現高電阻化)。
注意，作為源極電極層及汲極電極層405a、405b，較佳使用含有對氧的親和性高的金屬的材料。另外，上述對氧的親和性高的金屬較佳為選自鈦、鋁、錳、鎂、鋯、鈹、釷中的一者或多種的材料。
與緩衝層404接觸的源極電極層及汲極電極層405a、405b較佳使用對氧的親和性高的金屬。作為對氧的親和性高的金屬，例如可以舉出鈦、鋁、錳、鎂、鋯、鈹、釷等的與鋅相比其標準電極電位小的金屬。另外，也可以 使用銅等。如上所述，藉由採用對氧的親和性高的金屬與氧化物半導體層接觸的結構並進行熱處理等，作為氧化物半導體層的緩衝層404的接觸於源極電極層及汲極電極層405a、405b的區域的氧的組成比小於其他區域的氧的組成比。因為在該低氧區域中有導電性提高的趨勢，所以成為低電阻區域。另外，對氧的親和性高的金屬不侷限於上述材料。
由於上述現象起因於對氧的親和性高的金屬使氧從氧化物半導體層脫嵌，所以可以得知在電極層中與氧化物半導體層接觸的區域中的氧的組成比大於其他區域的氧的組成比(換言之，在該區域中電極層被氧化)。考慮到上述情況，形成在電極層中的接觸於氧化物半導體層的區域中的金屬氧化物較佳具有導電性。例如，當作為對氧的親和性高的金屬使用鈦時，以形成近於一氧化物的組成比(例如，當採用TiOx時大致是0.5<x<1.5)的氧化物的條件進行各種處理即可。這是因為鈦的一氧化物具有導電性而鈦的二氧化物具有絕緣性的緣故。
在此，基於計算模擬說明將對氧的親和性高的金屬用作電極層的情況的效果。雖然在此對將鈦用作對氧的親和性高的金屬並將In-Ga-Zn-O類氧化物半導體材料用作氧化物半導體層的情況進行計算，但是所揭露的發明的一個方式不侷限於此。另外，在計算中，將In-Ga-Zn-O類氧化物半導體材料的組成設定為In：Ga：Zn：O=1：1：1：4。
首先，驗證氧從非晶狀態的氧化物半導體消失所產生的效果。
藉由使用經典MD(分子動力學)計算的熔融淬火法(melt-quench法)，準備In-Ga-Zn-O類氧化物半導體的非晶結構。在此，對其總原子數是84個，密度是5.9g/cm3的結構進行計算。至於金屬-氧間及氧-氧間的內在位能使用Born-Mayer-Huggins位能，而至於金屬-金屬間的內在位能使用Lennard-Jones位能，並以NVT系綜進行計算。作為計算程式，使用Matereials Explorer。
然後，藉由使用基於密度泛函理論(Density Functional Theory：DFT)的平面波贗勢方法的第一原理計算(量子MD計算)，對藉由上述經典MD計算得出的結構進行最適化，以求出態密度。另外，對去除任意一個氧原子的結構也進行最適化，以計算態密度。作為計算程式使用CASTEP，並且作為交換相關泛函使用GGA-PBE。
圖33A和圖33B示出藉由上述計算結果得出的結構的態密度。圖33A是沒有氧缺損的結構的態密度，而圖33B是有氧缺損的結構的態密度。在此，0(eV)表示對應於費米能階的能量。根據圖33A及圖33B，可知在沒有氧缺損的結構中費米能階存在於價帶的上端，與此相對，在有氧缺損的結構中費米能階存在於傳導帶中。因為在有氧缺損的結構中費米能階存在於傳導帶中，所以影響到傳導的電子數增加，以得到低電阻(高導電率)的結構。
接著，藉由作為電極層使用對氧的親和性高的金屬， 確認到氧從非晶狀態的氧化物半導體移動到對氧的親和性高的金屬的樣子。
在此，在藉由上述第一原理計算得出的In-Ga-Zn-O類非晶結構上層疊鈦晶體，並且以NVT系綜對該結構進行量子MD計算。作為計算程式使用CASTEP，並且作為交換相關泛函使用GGA-PBE。另外，將溫度條件設定為623K(350℃)。
圖34A和圖34B示出實施量子MD計算前後的結構。圖34A是實施量子MD計算之前的結構，而圖34B是實施量子MD計算之後的結構。在實施量子MD計算之後的結構中，與實施量子MD計算之前相比與鈦接合的氧的數量增加。該結構變化示出氧原子從非晶狀態的氧化物半導體層移動到對氧的親和性高的金屬層。
圖35示出實施量子MD計算的前後的鈦及氧的密度。各曲線分別表示實施量子MD計算之前的鈦密度(Ti_before)、實施量子MD計算之後的鈦密度(Ti_after)、實施量子MD計算之前的氧密度(O_before)、實施量子MD計算之後的氧密度(O_after)。根據圖35也可知氧原子移動到對氧的親和性高的金屬。
據此，確認：藉由使氧化物半導體層與對氧的親和性高的金屬層接觸地進行熱處理，氧原子從氧化物半導體層移動到金屬層，以使介面附近的載子密度增高。該現象示出在介面附近形成低電阻區域，而可以說該現象發揮降低半導體層與電極層的接觸電阻的效果。
作為包括通道形成區的半導體層403，使用具有半導體特性的氧化物材料即可。例如，可以使用具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體，特別最好使用In-Ga-Zn-O類氧化物半導體。另外，M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)和鈷(Co)中的一者金屬元素或多種金屬元素。例如，作為M，除了有包含Ga的情況之外，還有包含Ga和Ni或Ga和Fe等的Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，有除了包含作為M的金屬元素的情況之外，還有包含諸如Fe或Ni等的其他過渡金屬元素或者該過渡金屬的氧化物作為雜質元素的情況。在本說明書中，將在具有表示為InMO3(ZnO)m(m>0)的結構的氧化物半導體中的具有作為M至少包含Ga的結構的氧化物半導體稱為In-Ga-Zn-O類氧化物半導體，並且將該薄膜也稱為In-Ga-Zn-O類非單晶膜。
另外，作為用於氧化物半導體層的氧化物半導體，除了可以使用上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體。
圖2A至2E相當於示出薄膜電晶體470的製造步驟的截面圖。
在圖2A中，在具有絕緣表面的基板400上設置閘極電極層401。也可以在基板400和閘極電極層401之間設 置成為基底膜的絕緣膜。基底膜具有防止來自基板400的雜質元素的擴散的功能，並且其可以使用選自氮化矽膜、氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一者或多種膜的疊層結構形成。閘極電極層401的材料可以藉由使用鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等的金屬材料或以這些材料為主要成分的合金材料的單層或疊層來形成。
例如，作為閘極電極層401的雙層的疊層結構，最好採用：在鋁層上層疊有鉬層的雙層結構；在銅層上層疊有鉬層的雙層結構；在銅層上層疊有氮化鈦層或氮化鉭層的雙層結構；或者層疊有氮化鈦層和鉬層的雙層結構。作為三層的疊層結構，最好採用層疊如下層的結構：鎢層或氮化鎢層；鋁和矽的合金層或鋁和鈦的合金層；以及氮化鈦層或鈦層。
在閘極電極層401上形成閘極絕緣層402。
藉由利用電漿CVD法或濺射法等並使用氧化矽層、氮化矽層、氧氮化矽層或氮氧化矽層的單層或疊層，可以形成閘極絕緣層402。另外，作為閘極絕緣層402，還可以藉由使用有機矽烷氣體的CVD法而形成氧化矽層。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(化學式為SiH(OC2H5)3)、三(二甲氨基)矽烷(化學式為SiH(N(CH3)2)3)等含有矽的化合物。
在閘極絕緣層402上依次層疊第一氧化物半導體膜433、第二氧化物半導體膜434(參照圖2A)。
注意，較佳在藉由濺射法形成第一氧化物半導體膜433之前，進行藉由導入氬氣體來產生電漿的反濺射，而去除附著於閘極絕緣層402的表面的塵屑。反濺射是指一種方法，其中不對靶一側施加電壓而在氬氣圍下使用RF電源對基板一側施加電壓來在基板上產生電漿，以對表面進行改性。
注意，也可以使用氮、氦等代替氬氣圍。另外，也可以在對氬氣圍加入氧、N2O等的氣圍下進行反濺射。另外，也可以在對氬氣圍中加入Cl2、CF4等的氣圍下進行反濺射。
作為第一氧化物半導體膜433，使用In-Ga-Zn-O類非單晶膜。第一氧化物半導體膜433使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成。
作為第二氧化物半導體膜434，使用包含鈦的In-Ga-Zn-O類非單晶膜。第二氧化物半導體膜434使用包含氧化鈦的In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成。
也可以不接觸於大氣地連續形成閘極絕緣層402、第一氧化物半導體膜433、第二氧化物半導體膜434。藉由不接觸於大氣地連續形成閘極絕緣層402、第一氧化物半導體膜433、第二氧化物半導體膜434，可以不被大氣成分或懸浮在大氣中的雜質元素污染地形成各疊層介面，因此可以降低薄膜電晶體特性的不均勻性。
藉由光刻步驟將第一氧化物半導體膜433、第二氧化物半導體膜434加工為作為島狀的氧化物半導體層的半導體層403、氧化物半導體層431。
在閘極絕緣層402、半導體層403及氧化物半導體層431上形成導電膜432(參照圖2B)。
作為導電膜432的材料，使用作為對氧的親和性高的金屬的鈦膜。另外，也可以在鈦膜上層疊：選自Al、Cr、Ta、Mo、W中的元素；以上述元素為成分的合金；或組合了上述元素的合金膜等。
藉由蝕刻步驟對氧化物半導體層431、導電膜432進行蝕刻，形成緩衝層404、源極電極層及汲極電極層405a、405b(參照圖2C)。另外，緩衝層404僅有一部分被蝕刻，而成為具有槽部(凹部)的緩衝層404。
接著，對作為氧化物半導體層的緩衝層404及源極電極層及汲極電極層405a、405b進行加熱處理。藉由加熱處理，氧原子從氧化物半導體層移動到金屬層，因此，接觸於源極電極層及汲極電極層405a、405b的第一區域409a、409b的電阻降低。另一方面，接觸於半導體層403的通道形成區的第二區域408的電阻依然高。如上所述，在緩衝層404中形成作為低電阻區域的第一區域409a、409b以及作為高電阻區域的第二區域408(參照圖2D)。另外，藉由該加熱處理，在半導體層403的接觸於源極電極層及汲極電極層405a、405b的區域中也是，同樣地，氧原子從氧化物半導體層移動到金屬層，從而形成低電阻區 域435a、435b。
加熱處理較佳以200℃至600℃，典型為以300℃至500℃進行。例如，在氮氣圍下進行350℃且一小時的熱處理。
以上述步驟可以製造圖2E所示的反堆疊型的薄膜電晶體470。另外，覆蓋薄膜電晶體470且接觸於緩衝層404地形成絕緣膜407。
因為緩衝層中的與通道形成區接觸的區域是高電阻區域，所以薄膜電晶體的電特性穩定化，以可以防止截止電流的增加等。另一方面，因為緩衝層的接觸於源極電極層及汲極電極層的區域是低電阻區域，所以其接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
(實施例2)
在此，圖3A至圖4D示出包括如下薄膜電晶體的半導體裝置的例子，該薄膜電晶體在實施例1中以不同蝕刻步驟加工具有通道形成區的氧化物半導體層與緩衝層。從而，除了氧化物半導體層與緩衝層的形成以外，該薄膜電晶體可以與實施例1同樣地形成，而省略具有與實施例1相同的部分、相同的功能的部分以及步驟的重複的說明。
圖3A是半導體裝置所具有的薄膜電晶體471的平面圖，而圖3B是沿著圖3A的線C3-C4的截面圖。薄膜電晶體471是反堆疊型的薄膜電晶體，並在具有絕緣表面的 基板400上包括閘極電極層401、閘極絕緣層402、半導體層403、緩衝層404、源極電極層及汲極電極層405a、405b。另外，覆蓋薄膜電晶體471且與緩衝層404接觸地設置有絕緣膜407。
緩衝層404包括與源極電極層及汲極電極層405a及405b接觸的作為低電阻區域的第一區域409a及409b以及與半導體層403的通道形成區接觸的作為高電阻區域的第二區域408。
在薄膜電晶體471中，緩衝層404覆蓋半導體層403的端部且延伸到源極電極層及汲極電極層405a、405b下地形成。
圖4A至圖4E相當於示出薄膜電晶體471的製造步驟的截面圖。
在具有絕緣表面的基板400上設置閘極電極層401，並且在閘極電極層401上形成閘極絕緣層402。
在閘極絕緣層402上形成氧化物半導體膜並將其加工為島狀，而形成半導體層403(參照圖4A)。
覆蓋加工為島狀的半導體層403上地形成氧化物半導體膜436，並且在氧化物半導體膜436上層疊導電膜432(參照圖4B)。氧化物半導體膜436是與實施例1中的第二氧化物半導體膜434相同的膜，使用包含鈦的In-Ga-Zn-O類非單晶膜。氧化物半導體膜436使用包含氧化鈦的In-Ga-Zn-O靶並藉由濺射法形成。
作為導電膜432的材料，使用作為對氧的親和性高的 金屬的鈦膜。
藉由蝕刻步驟對氧化物半導體膜436、導電膜432進行蝕刻，而形成緩衝層404、源極電極層及汲極電極層405a、405b(參照圖4C)。另外，緩衝層404僅有一部分被蝕刻，而成為具有槽部(凹部)的緩衝層404。
接著，對作為氧化物半導體層的緩衝層404及源極電極層及汲極電極層405a、405b進行加熱處理。藉由加熱處理，氧原子從氧化物半導體層移動到金屬層，因此，接觸於源極電極層及汲極電極層405a、405b的第一區域409a、409b的電阻降低。另一方面，接觸於半導體層403的通道形成區的第二區域408的電阻依然高。如上所述，在緩衝層404中形成作為低電阻區域的第一區域409a、409b以及作為高電阻區域的第二區域408(參照圖4D)。
加熱處理較佳以200℃至600℃，典型為以300℃至500℃進行。例如，在氮氣圍下進行350℃且一小時的熱處理。
以上述步驟可以製造圖4E所示的反堆疊型的薄膜電晶體471。另外，覆蓋薄膜電晶體471且接觸於緩衝層404地形成絕緣膜407。
如上所述，藉由在薄膜電晶體的製造步驟中使蝕刻加工的步驟順序變化，可以製造各種形狀不同的薄膜電晶體。
因為緩衝層中的接觸於通道形成區的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電 流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
(實施例3)
使用圖5A至圖6E說明半導體裝置及半導體裝置的製造方法的別的例子。本實施例是在實施例1及實施例2中使用不同的緩衝層的材料及製造方法的例子。從而，除了緩衝層之外，本實施例的薄膜電晶體可以與實施例1及實施例2同樣地形成，而省略具有與實施例1及實施例2相同的部分、相同的功能的部分以及步驟的重複的說明。
圖5A是半導體裝置所具有的薄膜電晶體460的平面圖，而圖5B是沿著圖5A的線D1-D2的截面圖。薄膜電晶體460是反堆疊型的薄膜電晶體，並在具有絕緣表面的基板450上包括閘極電極層451、閘極絕緣層452、半導體層453、緩衝層454、源極電極層及汲極電極層455a、455b。另外，覆蓋薄膜電晶體460且接觸於緩衝層454地設置有絕緣膜457。
緩衝層454包括接觸於源極電極層及汲極電極層455a、455b的作為低電阻區域的第一區域459a、459b以及接觸於半導體層453的通道形成區的作為高電阻區域的第二區域458。
緩衝層454在其膜中具有電阻分佈。設置在半導體層 453的通道形成區上的第二區域458的導電率低於半導體層453的通道形成區的導電率，並且接觸於源極電極層及汲極電極層455a、455b的第一區域459a、459b的導電率高於半導體層453的通道形成區的導電率。另外，與閘極絕緣層452相比，緩衝層454及半導體層453的導電率高(電阻低)。因此，按照導電率從高到低的排列順序，其分別為緩衝層454的低電阻區域(第一區域459a、459b)、半導體層453的通道形成區、緩衝層454的高電阻區域(第二區域458)、閘極絕緣層452。
緩衝層454是如下膜：由金屬區域構成低電阻的第一區域459a、459b；並且由金屬氧化物區域構成高電阻的第二區域458。在形成金屬膜之後對該金屬膜選擇性地進行氧化處理，而可以形成上述緩衝層454。
圖6A至圖6E是示出薄膜電晶體460的製造步驟的截面圖。
在基板450上形成閘極電極層451，並且在閘極電極層451上形成閘極絕緣層452。
在閘極絕緣層452上形成氧化物半導體膜463，並且在氧化物半導體膜463上依次疊層金屬膜464(參照圖6A)。
作為氧化物半導體膜463，使用In-Ga-Zn-O類非單晶膜。氧化物半導體膜463使用In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成。
金屬膜464只要是在製造步驟中可以選擇性地進行氧化處理以形成高電阻區域的材料即可，可以使用鉭(Ta)、 鋁(Al)。形成鉭膜作為金屬膜464。
藉由光刻步驟將氧化物半導體膜463、金屬膜464加工為作為島狀的氧化物半導體層的半導體層453、緩衝層454。
在閘極絕緣層452、半導體層453及緩衝層454上形成導電膜462(參照圖6B)。
藉由蝕刻步驟對導電膜462進行蝕刻，以形成源極電極層及汲極電極層455a、455b(參照圖6C)。
接著，對緩衝層454選擇性地進行氧化處理。作為氧化處理，進行電漿處理、使用化學溶液的改性處理即可。對緩衝層454的不被源極電極層及汲極電極層455a、455b覆蓋的區域進行氧電漿處理作為氧化處理，以形成高電阻的金屬氧化物區域。該金屬氧化物區域是緩衝層454中的接觸於半導體層453的通道形成區的第二區域458。另一方面，因為接觸於源極電極層及汲極電極層455a、455b的第一區域459a、459b不被氧化處理，因此其依然是低電阻的金屬區域。從而，在緩衝層454中形成作為低電阻區域的第一區域459a、459b以及作為高電阻區域的第二區域458(參照圖6D)。
然後，進行200℃至600℃，典型為300℃至500℃的熱處理即可。例如，在氮氣圍下進行350℃且一小時的熱處理。藉由該熱處理進行構成半導體層453的In-Ga-Zn-O類氧化物半導體的原子級的重新排列。該熱處理(也包括光退火)可以釋放阻礙半導體層453中的載子移動的應變 能。另外，至於進行上述熱處理的時序，只要是在形成氧化物半導體膜463之後，就沒有特別的限定。
另外，因為作為源極電極層及汲極電極層455a、455b使用對氧的親和性高的金屬的鈦膜，所以藉由該加熱處理，在半導體層453的接觸於源極電極層及汲極電極層455a、455b的區域中，與實施例1及實施例2同樣地，氧原子從氧化物半導體層移動到金屬層而形成低電阻區域465a、465b。
以上述步驟可以製造圖6E所示的將半導體層453用作通道形成區的反堆疊型的薄膜電晶體460。另外，覆蓋薄膜電晶體460地形成接觸於緩衝層454的絕緣膜457。
因為緩衝層中的接觸於通道形成區的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
(實施例4)
在此，圖7A至圖8E示出具有如下薄膜電晶體的半導體裝置的例子，該薄膜電晶體在實施例3中以不同蝕刻步驟加工具有通道形成區的氧化物半導體層與緩衝層。從而，除了氧化物半導體層與緩衝層的形成之外，該薄膜電晶體可以與實施例3同樣地形成，而省略具有與實施例3 相同的部分、相同的功能的部分以及步驟的重複的說明。
圖7A是半導體裝置所具有的薄膜電晶體480的平面圖，而圖7B是沿著圖7A的線D3-D4的截面圖。薄膜電晶體480是反堆疊型的薄膜電晶體，並在具有絕緣表面的基板450上包括閘極電極層451、閘極絕緣層452、半導體層453、緩衝層454、源極電極層及汲極電極層455a、455b。另外，覆蓋薄膜電晶體480且接觸於緩衝層454地設置有絕緣膜457。
緩衝層454具有接觸於源極電極層及汲極電極層455a、455b的作為低電阻區域的第一區域459a、459b以及接觸於半導體層453的通道形成區的作為高電阻區域的第二區域458。
緩衝層454選擇性地覆蓋半導體層453上的通道形成區及其近旁地形成。在半導體層453中，不被緩衝層454覆蓋的露出區域直接接觸於源極電極層及汲極電極層455a、455b，並且接觸於源極電極層及汲極電極層455a、455b的區域成為低電阻區域465a、465b。
緩衝層454是如下膜：由金屬區域構成低電阻的第一區域459a、459b；並且由金屬氧化物區域構成高電阻的第二區域458。在形成金屬膜之後對該金屬膜選擇性地進行氧化處理，而可以形成上述緩衝層454。
圖8A至圖8E是示出薄膜電晶體480的製造步驟的截面圖。
在基板450上形成閘極電極層451，並且在閘極電極 層451上形成閘極絕緣層452。
在閘極絕緣層452上形成氧化物半導體膜，並且藉由光刻步驟將其加工為島狀而形成半導體層453。在半導體層453上形成金屬膜464(參照圖8A)。形成鉭膜作為金屬膜464。
藉由光刻步驟加工金屬膜464，以形成選擇性地覆蓋半導體層453的緩衝層454。緩衝層454覆蓋半導體層453的通道形成區及其近旁地選擇性地形成。
在閘極絕緣層452、半導體層453及緩衝層454上形成導電膜462(參照圖8B)。
藉由蝕刻步驟對導電膜462進行蝕刻，以形成源極電極層及汲極電極層455a、455b(參照圖8C)。
接著，對緩衝層454選擇性地進行絕緣化處理。對緩衝層454的不被源極電極層及汲極電極層455a、455b覆蓋的區域進行氧電漿處理作為氧化處理，以形成高電阻的金屬氧化物區域。該金屬氧化物區域是緩衝層454中的接觸於半導體層453的通道形成區的第二區域458。另一方面，因為接觸於源極電極層及汲極電極層455a、455b的第一區域459a、459b不受到氧化處理，所以其依然是低電阻的金屬區域。從而，在緩衝層454中形成作為低電阻區域的第一區域459a、459b以及作為高電阻區域的第二區域458(參照圖8D)。
然後，進行200℃至600℃，典型為300℃至500℃的熱處理即可。例如，在氮氣圍下進行350℃且一小時的熱 處理。
另外，因為作為源極電極層及汲極電極層455a、455b使用對氧的親和性高的金屬的鈦膜，所以藉由該加熱處理，在半導體層453的接觸於源極電極層及汲極電極層455a、455b的區域中，與實施例1及實施例2同樣地，氧原子從氧化物半導體層移動到金屬層而形成低電阻區域465a、465b。
以上述步驟可以製造圖8E所示的將半導體層453用作通道形成區的反堆疊型的薄膜電晶體480。另外，覆蓋薄膜電晶體480且接觸於緩衝層454地形成有絕緣膜457。
如上所述，藉由在薄膜電晶體的製造步驟中使蝕刻加工的步驟順序變化，可以製造各種形狀不同的薄膜電晶體。
因為緩衝層中的接觸於通道形成區的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
(實施例5)
使用圖9A至9C、圖10A至10C、圖11、圖12、圖13、圖14、圖15A1至15B2以及圖16說明包括薄膜電晶體的半導體裝置的製造步驟。
在圖9A中，作為具有透光性的基板100，可以使用鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃等玻璃基板。
接著，在基板100的整個表面上形成導電層之後，進行第一光刻步驟，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，而形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108及第一端子121)。此時，進行蝕刻以至少使閘極電極層101的端部上形成錐形。圖9A示出該步驟的截面圖。另外，圖11相當於該步驟的平面圖。
較佳使用耐熱導電材料形成包括閘極電極層101的閘極佈線、電容佈線108以及端子部的第一端子121，所述耐熱導電材料為：選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、鈧(Sc)中的元素；以上述元素為成分的合金；組合了上述元素的合金膜；或以上述元素為成分的氮化物。在使用諸如鋁(Al)或銅(Cu)等的低電阻導電材料行程的情況下，因為Al單質具有低耐熱性、易受腐蝕等間題，所以將該低電阻導電材料與上述耐熱導電材料組合來使用。
接著，在閘極電極層101的整個表面上形成閘極絕緣層102。藉由濺射法等形成其厚度為50nm至250nm的閘極絕緣層102。
例如，藉由濺射法並使用氧化矽膜形成厚度為100nm的閘極絕緣層102。不言而喻，閘極絕緣層102不限於這樣的氧化矽膜，而可以使用諸如氧氮化矽膜、氮化矽膜、氧化鋁膜以及氧化鉭膜等的其他絕緣膜的單層結構或 層疊結構形成閘極絕緣層102。
接著，在閘極絕緣層102上形成第一氧化物半導體膜133(第一In-Ga-Zn-O類非單晶膜)。在電漿處理之後不暴露於大氣地形成第一In-Ga-Zn-O類非單晶膜是有效的，因為粉狀物質(也稱為微粒、塵屑)不附著到閘極絕緣層與半導體膜的介面。在此，在以下條件下進行成膜：使用直徑為8英寸的包含In、Ga及Zn的氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：1)；基板與靶之間的距離是170mm；壓力是0.4Pa；直流(DC)電源是0.5kW；並且在氬或氧氣圍下形成。較佳使用脈衝直流(DC)電源，因為可以減少塵屑，而且膜厚分佈也變得均勻。第一In-Ga-Zn-O類非單晶膜的厚度為5nm至200nm。第一In-Ga-Zn-O類非單晶膜的厚度為100nm。
接著，藉由濺射法不暴露於大氣地形成包含鈦的第二氧化物半導體膜134(包含鈦的In-Ga-Zn-O類非單晶膜)(參照圖9B)。第二氧化物半導體膜134使用包含鈦的In-Ga-Zn-O類氧化物半導體靶並藉由濺射法形成。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、DC濺射法，並且還有以脈衝方式施加偏壓的脈衝DC濺射法。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中使多種材料同時放電而進 行成膜。
此外，有利用如下濺射法的濺射裝置：即在處理室內具備磁體機構的磁控管濺射法；以及不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有在成膜時使靶物質與濺射氣體成分產生化學反應而形成它們的化合物薄膜的反應濺射法以及在成膜時對基板也施加電壓的偏壓濺射法。
接著，進行第二光刻步驟，形成抗蝕劑掩模，對第一氧化物半導體膜133及第二氧化物半導體膜134進行蝕刻。例如，藉由使用混合了磷酸、醋酸以及硝酸的溶液的濕法蝕刻，去除不需要的部分，從而形成半導體層103和氧化物半導體層111。注意，在此的蝕刻不限於濕蝕刻，而也可以利用乾蝕刻。注意，該步驟的平面圖相當於圖12。
作為用於乾蝕刻的蝕刻氣體，最好採用含有氯的氣體(氯類氣體，例如氯(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4)等)。
另外，還可以使用含有氟的氣體(氟類氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、三氟甲烷(CHF3)等)、溴化氫(HBr)、氧(O2)、或對上述氣體添加了氦(He)或氬(Ar)等的稀有氣體的氣體等。
作為乾蝕刻法，可以使用平行平板型RIE(Reactive Ion Etching：反應性離子蝕刻)法或ICP(Inductively Coupled Plasma：感應耦合電漿)蝕刻法。適當地調節蝕刻條件(施加到線圈形電極的電力量、施加到基板一側的電極的電力量、基板一側的電極溫度等)，以便將膜蝕刻為所希望加工的形狀。
作為用於濕蝕刻的蝕刻劑，可以使用：將磷酸、醋酸以及硝酸混合的溶液；或氨水-過氧化氫混合液(過氧化氫：氨：水=5：2：2)等。此外，還可以使用ITO07N(關東化學株式會社製造)。
藉由清洗去除濕蝕刻後的蝕刻劑以及被蝕刻掉的材料。也可以提純包括該被蝕刻掉的材料的蝕刻劑的廢液，從而重複使用所含的材料。藉由從蝕刻後的廢液收集包含在氧化物半導體層中的銦等的材料並且再利用，可以高效地使用資源且實現低成本化。
根據材料適當地調節蝕刻條件(蝕刻劑、蝕刻時間以及溫度等)，從而可以將材料蝕刻為所希望的形狀。
接著，進行第三光刻步驟，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，而形成達到由與閘極電極層相同材料構成的佈線或電極層的接觸孔。設置該接觸孔以與在之後形成的導電膜直接連接。例如，當在驅動電路部中形成閘極電極層直接接觸於源極電極層及汲極電極層的薄膜電晶體時或者當形成電連接到端子部的閘極佈線的端子時，形成接觸孔。
接著，藉由濺射法或真空蒸鍍法在半導體層103及氧化物半導體層111上形成由金屬材料構成的導電膜132(參 照圖9C)。
作為導電膜132的材料，使用對氧的親和性高的金屬的鈦膜。另外，也可以在鈦膜上層疊選自Al、Cr、Ta、Mo、W中的元素、以上述元素為成分的合金、組合了上述元素的合金膜等。
接著，進行第四光刻步驟，形成抗蝕劑掩模131，藉由蝕刻去除不需要的部分，從而形成源極電極層及汲極電極層105a、105b、緩衝層104、及第二端子122(參照圖10A)。此時，作為蝕刻方法使用濕蝕刻或乾蝕刻。例如，在作為導電膜132使用鋁膜或鋁合金膜的情況下，可以進行使用將磷酸、醋酸以及硝酸混合的溶液的濕蝕刻。在此，藉由使用氨水-過氧化氫混合液(過氧化氫：氨：水=5：2：2)的濕蝕刻，對Ti膜的導電膜132進行蝕刻以形成源極電極層及汲極電極層105a、105b。在該蝕刻步驟中，氧化物半導體層111的露出區域也被部分地蝕刻，以成為緩衝層104。因此，源極電極層及汲極電極層105a、105b之間的緩衝層104中的半導體層103的通道形成區上的第二區域成為膜厚度薄的區域。在圖10A中，利用氨水-過氧化氫混合液的蝕刻劑對源極電極層及汲極電極層105a、105b、緩衝層104一同進行蝕刻。因此，源極電極層及汲極電極層105a、105b及緩衝層104的端部一致，成為連續的結構。此外，因為採用濕蝕刻，所以各向同性地進行蝕刻，從而源極電極層及汲極電極層105a、105b的端部比抗蝕劑掩模131退後。
接著，去除抗蝕劑掩模131，並且對作為氧化物半導體層的緩衝層104及源極電極層及汲極電極層105a、105b進行加熱處理。因為藉由加熱處理氧原子從氧化物半導體層移動到金屬層，所以接觸於源極電極層及汲極電極層105a、105b的第一區域109a、109b的電阻降低。另一方面，接觸於半導體層103的通道形成區的第二區域112的電阻依然高。如上所述，在緩衝層104中形成作為低電阻區域的第一區域109a、109b以及作為高電阻區域的第二區域112(參照圖10B)。另外，藉由該加熱處理，氧原子從氧化物半導體層移動到金屬層，因此，半導體層103的接觸於源極電極層及汲極電極層105a、105b的區域也同樣地形成有低電阻區域。
加熱處理以200℃至600℃，典型為以300℃至500℃進行即可。例如，在氮氣圍下進行350℃且一小時的熱處理。
藉由上述步驟可以製造薄膜電晶體170。注意，該步驟的平面圖相當於圖13。
另外，在該第四光刻步驟中，使與源極電極層及汲極電極層105a、105b相同的材料的第二端子122殘留在端子部中。另外，第二端子122與源極電極佈線(包括源極電極層及汲極電極層105a、105b的源極電極佈線)電連接。
另外，由於藉由使用利用多色調掩模形成的具有多個(典型的是兩個)厚度的區域的抗蝕劑掩模，可以減少抗蝕 劑掩模數，從而可以實現步驟的簡化以及低成本化。
接著，形成覆蓋薄膜電晶體170的保護絕緣層107。作為保護絕緣層107，可以使用利用濺射法等而得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。
接著，進行第五光刻步驟，形成抗蝕劑掩模，對保護絕緣層107進行蝕刻，而形成到達源極電極層及汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻，也形成到達第二端子122的接觸孔127、到達第一端子121的接觸孔126。圖10B表示該步驟的截面圖。
接著，在去除抗蝕劑掩模之後形成透明導電膜。作為透明導電膜的材料，藉由濺射法或真空蒸鍍法等形成氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、縮寫為ITO)等。使用鹽酸類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行第六光刻步驟，形成抗蝕劑掩模，藉由蝕刻去除不需要的部分，以形成像素電極層110。
此外，在該第六光刻步驟中，以電容部中的閘極絕緣層102及保護絕緣層107為電介質並使用電容佈線108和像素電極層110形成儲存電容(storage capacitor)。
另外，在該第六光刻步驟中，使用抗蝕劑掩模覆蓋第一端子121及第二端子122並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用來與FPC 連接的電極或佈線。形成在第一端子121上的透明導電膜128成為用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極電極佈線的輸入端子的用於連接的端子電極。
接著，去除抗蝕劑掩模。圖10C示出該步驟的截面圖。另外，圖14相當於該步驟的平面圖。
此外，圖15A1和圖15A2分別示出該步驟的閘極佈線端子部的截面圖及平面圖。圖15A1相當於沿著圖15A2中的線E1-E2的截面圖。在圖15A1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖15A1中，在端子部中，使用與閘極佈線相同的材料形成的第一端子151和使用與源極電極佈線相同的材料形成的連接電極層153隔著閘極絕緣層152互相重疊，並以透明導電膜155實現導通。另外，圖10C所示的透明導電膜128與第一端子121接觸的部分對應於圖15A1的透明導電膜155與第一端子151接觸的部分。
另外，圖15B1及圖15B2分別示出與圖10C所示的源極電極佈線端子部不同的源極電極佈線端子部的截面圖及平面圖。此外，圖15B1相當於沿著圖15B2中的線F1-F2的截面圖。在圖15B1中，形成在保護絕緣膜154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖15B1中，在端子部中，使用與閘極佈線相同的材料形成的電極層156隔著閘極絕緣層152重疊於與源極 電極佈線電連接的第二端子150的下方。電極層156不與第二端子150電連接，藉由將電極層156設定為與第二端子150不同的電位，例如浮置電位、GND、0V等，可以形成用於對雜波的措施的電容或用於對靜電的措施的電容。此外，第二端子150隔著保護絕緣膜154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、多個源極電極佈線及多個電容佈線。此外，在端子部排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極電極佈線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的，實施者適當地決定各端子的數量即可。
像這樣，藉由六次的光刻步驟，使用六個光掩模，可以完成包括作為底閘型的n通道型薄膜電晶體的薄膜電晶體170的像素薄膜電晶體部、儲存電容。而且，藉由對應於每個像素將該像素薄膜電晶體部、儲存電容配置為矩陣狀來構成像素部，可以將其用作用來製造主動矩陣型顯示裝置的一方的基板。在本說明書中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，並且在端子部設置與共同電極電連接的第四端子。該第四端子是 用來將共同電極設定為固定電位，例如GND、0V等的端子。
此外，本發明不侷限於圖14的像素結構。圖16示出與圖14不同的平面圖的例子。圖16示出一例，其中不設置電容佈線，並隔著保護絕緣膜及閘極絕緣層重疊像素電極與相鄰的像素的閘極佈線來形成儲存電容。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖14中，使用相同的附圖標記說明與圖16相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調變，該光學調變被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態影像時，由於液晶分子本身的響應慢，所以有產生餘象或動態影像的模糊的問題。有一種被稱為黑插入的驅動技術，在該驅動技術中為了改善液晶顯示裝置的動態影像特性，每隔一幀地進行整個畫面的黑顯示。
此外，還有被稱為倍速驅動的驅動技術，其中藉由將垂直同步頻率設定為通常的1.5倍以上，較佳設定為通常的2倍以上來改善動態影像特性。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態影像特性，作為背光燈使用多個LED(發光二極體)光 源或多個EL光源等來構成面光源，並使構成面光源的各光源獨立地在一個幀期間內進行間歇點亮驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調變的切換時序使LED的發光時序同步。因為在該驅動技術中可以部分地關斷LED，所以尤其是在進行一個畫面中的黑色顯示區所占的比率高的影像顯示的情況下，可以得到耗電量減少的效果。
藉由組合這些驅動技術，與現有的液晶顯示裝置相比，可以進一步改善液晶顯示裝置的動態影像特性等的顯示特性。
由於在本說明書所揭露的n通道型電晶體中將氧化物半導體膜用於通道形成區並具有良好的動態影像特性，因此可以組合這些驅動技術。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一方電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，當製造發光顯示裝置時，除了源極電極佈線及閘極佈線之外還設置電源供給線。由此，在端子部中設置與電源供給線電連接的第五端子。
藉由用使用了薄膜電晶體的氧化物半導體來形成，可以降低製造成本。
因為緩衝層中的接觸於通道形成區的區域為高電阻區 域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
本實施例可以與其他的實施例所記載的結構適當地組合而實施。
(實施例6)
在上述實施例1、實施例2及實施例5中，作為用作緩衝層的氧化物半導體層，也可以使用其他的氧化物半導體膜代替In-Ga-Zn-O類非單晶膜。
例如，可以使用將M設定為其他金屬元素的InMO3(ZnO)m(m>0)膜。另外，M表示選自鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的一种金屬元素或選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)中的多種金屬元素。例如，作為M，除了有包含Ga的情況之外，還有包含Ga和Ni或Ga和Fe等的Ga以外的上述金屬元素的情況。此外，在上述氧化物半導體中，有不僅包含作為M的金屬元素，而且還包含作為雜質元素的Fe、Ni等其他過渡金屬元素或該過渡金屬的氧化物的氧化物半導體。當形成氧化物半導體膜時包含表示為M的金屬元素及上述雜質元素，而成為InMO3(ZnO)m(m>0)膜。
另外，作為用於氧化物半導體層的氧化物半導體，除 了可以使用上述材料之外，還可以使用In-Sn-Zn-O類、In-Al-Zn-O類、Sn-Ga-Zn-O類、Al-Ga-Zn-O類、Sn-Al-Zn-O類、In-Zn-O類、Sn-Zn-O類、Al-Zn-O類、In-O類、Sn-O類、Zn-O類的氧化物半導體膜。
當使上述氧化物半導體層包含鈦、鉬或錳的金屬元素時，氧化物半導體層的電阻增大而可以將其用於緩衝層。
另外，在本說明書中，當形成緩衝層時使緩衝層包含鈦、鉬或錳的元素。例如，使用包含鈦、鉬或錳的靶藉由濺射法形成緩衝層。
因為當設置如上所述那樣的具有高電阻區域及低電阻區域的緩衝層時，緩衝層中的接觸於通道形成區的區域為高電阻區域，所以薄膜電晶體的電特性穩定化，而可以防止截止電流的增加等。另一方面，因為緩衝層中的接觸於源極電極層及汲極電極層的區域為低電阻區域，所以接觸電阻低，而可以使導通電流增高。因此，可以製造包括電特性高且可靠性高的薄膜電晶體的半導體裝置。
藉由上述步驟，可以製造可靠性高的半導體裝置作為半導體裝置。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例7)
藉由製造薄膜電晶體並將該薄膜電晶體用於像素部及驅動電路，可以製造具有顯示功能的半導體裝置(也稱為 顯示裝置)。此外，可以使用薄膜電晶體與像素部在同一基板上一體地形成驅動電路的一部分或整體，而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件，明確而言，包括無機EL(Electro Luminescence；電致發光)、有機EL等。此外，也可以使用電子墨水等的其對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式的元件基板在多個各像素中分別具備用於將電流供給到顯示元件的單元。明確而言，元件基板既可以處於只形成有顯示元件的像素電極的狀態，又可以處於形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，可以是任意的狀態。
注意，本說明書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明裝置)。另外，顯示裝置還包括：安裝有連接器諸如FPC(Flexible Printed Circuit；撓性印刷電路)、TAB(Tape Automated Bonding；載帶自動接合)帶或TCP(Tape Carrier Package；載帶封裝)的模組；在TAB帶或TCP的端部中設置有印刷線路板的模組；藉由COG(Chip On Glass；玻璃上晶片)方式將IC(積體電路)直 接安裝到顯示元件上的模組。
參照圖18A1、18A2以及18B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖18A1、18A2是一種面板的平面圖，其中利用密封材料4005將包括形成在第一基板4001上的實施例5所示的緩衝層及氧化物半導體層的可靠性高的薄膜電晶體4010、4011及液晶元件4013密封在第一基板4001和第二基板4006之間。圖18B相當於沿著圖18A1、18A2的M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在第一基板4001上的與由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線接合方法或TAB方法等。圖18A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖18A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個薄膜電晶體。在圖18B中例示 像素部4002所包括的薄膜電晶體4010和掃描線驅動電路4004所包括的薄膜電晶體4011。在薄膜電晶體4010、4011上設置有絕緣層4020、4021。
可以將實施例5所示的包括緩衝層及氧化物半導體層的可靠性高的薄膜電晶體用於薄膜電晶體4010、4011。此外，也可以使用實施例1至4及實施例6所示的薄膜電晶體。在本實施例中，薄膜電晶體4010、4011是n通道型薄膜電晶體。
此外，液晶元件4013所具有的像素電極層4030與薄膜電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033，並隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不鏽鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics；纖維增強塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF薄膜之間或聚酯薄膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，並且它是為控制像素電極層4030和對置電極層4031之間的距離(液晶盒間隙)而設置 的。注意，還可以使用球狀間隔物。另外，對置電極層4031電連接到與薄膜電晶體4010設置在同一基板上的公共電位線。使用公共連接部，可以藉由配置在一對基板之間的導電粒子電連接對置電極層4031和公共電位線。此外，將導電粒子包含在密封材料4005中。
另外，還可以使用不使用取向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇相液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍而將混合有5wt%以上的手性試劑的液晶組成物用於液晶層4008。包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要取向處理，從而視角依賴性低。
除了可以應用於透射型液晶顯示裝置之外，本發明實施例還可以應用於反射型液晶顯示裝置或半透射型液晶顯示裝置。
另外，雖然示出在液晶顯示裝置中在基板的外側(可見一側)設置偏光板，並在內側依次設置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例的結構，根據偏光板和著色層的材料或製造步驟條件適當地設定偏光板和著色層的疊層結構即可。另外，還可以設置用作黑底(black matrix)的遮光膜。
另外，使用用作保護膜或平坦化絕緣膜的絕緣層(絕 緣層4020、絕緣層4021)覆蓋在實施例中所得到的薄膜電晶體，以便減少薄膜電晶體的表面的凹凸並提高薄膜電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以最好採用緻密的膜。利用濺射法並使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然示出利用濺射法形成保護膜的例子，但是並不侷限於此，而使用各種方法形成保護膜即可。
在此，形成疊層結構的絕緣層4020作為保護膜。在此，利用濺射法形成氧化矽膜作為絕緣層4020的第一層。當作為保護膜使用氧化矽膜時，有防止用作源極電極層及汲極電極層的鋁膜的小丘的效果。
另外，形成絕緣層作為保護膜的第二層。在此，利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區域中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧樹脂等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼 磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。作為矽氧烷類樹脂的取代基，可以使用有機基(例如烷基、芳基)、氟基團。另外，有機基也可以具有氟基團。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗佈機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的步驟中同時進行對半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒步驟和對半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳為10000Ω/□以下，並且其波長為550nm時的透光率較佳為70%以上。另外，導電組成物所包含的導電高分子的電阻率較 佳為0.1Ω‧cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004或像素部4002的各種信號及電位是從FPC 4018供給的。
連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與薄膜電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC 4018所具有的端子。
此外，雖然在圖18A1、18A2以及18B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是不侷限於該結構。既可以另行形成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖22示出使用藉由本說明書所揭露的製造方法製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖22是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括 TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素地設置有分別對應於紅色、綠色、藍色的各顏色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組，可以採用TN(扭曲向列；Twisted Nematic)模式、IPS(平面內轉換；In-Plane-Switching)模式、FFS(邊緣電場轉換；Fringe Field Switching)模式、MVA(多疇垂直取向；Multi-domain Vertical Alignment)模式、PVA(垂直取向構型；Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞；Axially Symmetric aligned Micro-cell)模式、OCB(光學補償彎曲；Optical Compensated Birefringence)模式、FLC(鐵電性液晶；Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶；AntiFerroelectric Liquid Crystal)模式等。
藉由上述步驟，可以製造作為半導體裝置的可靠性高的液晶顯示面板。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例8)
作為半導體裝置，示出電子紙的例子。
可以將使用實施例1至實施例6所記載的氧化物半導體層的薄膜電晶體用於利用切換元件以及與切換元件電連接且包括電子墨水的元件來驅動電子墨水的電子紙。
電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、耗電量比其他的顯示裝置小、可以形成為薄且輕的形狀。
作為電泳顯示器，可以考慮各種方式。在電泳顯示器中，在溶劑或溶質中分散有多個包含具有正電荷的第一粒子和具有負電荷的第二粒子的微囊，並且藉由對微囊施加電場來使微囊中的粒子向彼此相反的方向移動，以僅顯示集合在一側的粒子的顏色。另外，第一粒子或第二粒子包含染料，並且在沒有電場時不移動。此外，第一粒子和第二粒子的顏色不同(包含無色)。
像這樣，電泳顯示器是利用所謂的介電電泳效應的顯示器，在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需要的偏光板，也不需要對置基板，從而可以使其厚度和重量減少一半。
在溶劑中分散有上述微囊的溶液稱為電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩 色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，並且藉由對微囊施加電場可以進行顯示。例如，可以使用根據實施例1至實施例6的薄膜電晶體而得到的主動矩陣基板。
此外，作為微囊中的第一粒子及第二粒子，使用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一者或這些材料的組合材料即可。
在圖17中，作為半導體裝置的例子示出主動矩陣型電子紙。用於半導體裝置的薄膜電晶體581可以與實施例5所示的薄膜電晶體同樣地製造，並且該半導體裝置581是包括緩衝層及氧化物半導體層的可靠性高的薄膜電晶體。此外，也可以將實施例1至實施例4及實施例6所示的薄膜電晶體用於本實施例的薄膜電晶體581。
圖17的電子紙是採用旋轉球顯示(twisting ball display)方式的顯示裝置的例子。旋轉球顯示方式是指一種方法，其中將分別著色為白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並在第一電極層和第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580與基板596之間的薄膜電晶體581是底柵結構的薄膜電晶體，並且源極電極層及汲極電極層在 形成於絕緣層583、584、585中的開口中與第一電極層587接觸並與其電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，並且其周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖17)。第一電極層587相當於像素電極，第二電極層588相當於公共電極。第二電極層588電連接到與薄膜電晶體581設置在同一基板上的公共電位線。使用公共連接部來可以藉由配置在一對基板之間的導電粒子電連接第二電極層588和公共電位線。
此外，還可以使用電泳元件代替旋轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用該原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助燈。此外，耗電量低，並且在昏暗的地方也能夠辨認顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的影像。從而，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)從電波發射源離開，也能夠保存顯示過的影像。
藉由上述步驟，可以製造作為半導體裝置的可靠性高 的電子紙。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例9)
作為半導體裝置，示出發光顯示裝置的例子。在此，示出利用電致發光的發光元件作為顯示裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物對利用電致發光的發光元件進行區別，一般前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以電流流過。而且，藉由這些載子(電子和電洞)重新結合，發光有機化合物形成激發態，並且當該激發態恢復到基態時獲得發光。根據該機理，這種發光元件稱為電流激發型的發光元件。
無機EL元件根據其元件結構分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機理是利用施主能級和受主能級的施主-受主重新結合型發光。薄膜型無機EL元件具有利用電介質層夾持發光層並還利用電極夾持該夾有發光層的電介質層的結構，並且其發光機理是利用金屬離子的內層電子躍遷的定域型發光。另外，在此，使用有機EL元件作為發光元件而進行說 明。
圖20是示出可以使用數位時間灰階驅動的像素結構的一例作為半導體裝置的例子的圖。
說明可以使用數位時間灰階驅動的像素的結構以及像素的工作。在此示出在一個像素中使用兩個n通道型電晶體的例子，在該n通道型電晶體中將氧化物半導體層用於通道形成區。
像素6400包括開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極與掃描線6406連接，第一電極(源極電極和汲極電極中的一方)與信號線6405連接，並且第二電極(源極電極和汲極電極中的另一方)與驅動電晶體6402的閘極連接。在驅動電晶體6402中，閘極藉由電容元件6403與電源線6407連接，第一電極與電源線6407連接，第二電極與發光元件6404的第一電極(像素電極)連接。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
將發光元件6404的第二電極(共同電極6408)設定為低電源電位。另外，低電源電位是指以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件 6404的正向臨界值電壓以上的方式分別設定其電位。
注意，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動電晶體6402的閘極電容，也可以在通道區與閘極電極之間形成有電容。
在此，當採用電壓輸入電壓驅動方式時，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分處於導通或截止的兩個狀態的視頻信號。即，使驅動電晶體6402在線形區域中工作。由於使驅動電晶體6402在線形區域中工作，所以將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極。另外，對信號線6405施加(電源線電壓+驅動電晶體6402的Vth)以上的電壓。
當進行模擬灰階驅動而代替數位時間灰階驅動時，藉由使信號的輸入不同，可以使用與圖20相同的像素結構。
當進行模擬灰階驅動時，對驅動電晶體6402的閘極施加發光元件6404的正向電壓+驅動電晶體6402的Vth以上的電壓。發光元件6404的正向電壓是指設定為所希望的亮度時的電壓，至少包括正向臨界值電壓。另外，藉由輸入使驅動電晶體6402在飽和區域中工作的視頻信號，可以使電流流過發光元件6404。為了使驅動電晶體6402在飽和區域中工作，將電源線6407的電位設定得高於驅動電晶體6402的閘極電位。藉由將視頻信號設定為模擬方式，可以使與視頻信號對應的電流流過發光元件 6404，而進行模擬灰階驅動。
注意，圖20所示的像素結構不侷限於此。例如，也可以還對圖20所示的像素追加開關、電阻元件、電容元件、電晶體或邏輯電路等。
接著，參照圖21A至21C說明發光元件的結構。在此，以驅動TFT是n型的情況為例子來說明像素的截面結構。用於圖21A、21B和21C的半導體裝置的驅動TFT7001、7011、7021可以與實施例5所示的薄膜電晶體同樣地製造，並且驅動TFT 7001、7011、7021是包括緩衝層及氧化物半導體層的可靠性高的薄膜電晶體。此外，也可以將實施例1至實施例4及實施例6所示的薄膜電晶體用作TFT 7001、7011、7021。
為了得到發光，發光元件的陽極或陰極的至少一方是透明的即可。而且，在基板上形成薄膜電晶體及發光元件，並且發光元件有如下結構，即從與基板相反的面得到發光的頂部發射、從基板一側的面得到發光的底部發射以及從基板一側及與基板相反的面得到發光的雙面發射結構。像素結構可以應用於任何發射結構的發光元件。
使用圖21A說明頂部發射結構的發光元件。
在圖21A中示出當驅動TFT 7001是n型，並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖21A中，發光元件7002的陰極7003與驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的 導電膜，就可以使用各種材料。例如，最好採用Ca、Al、MgAg、AlLi等。而且，發光層7004可以由單層或多個層的疊層構成。當發光層7004由多個層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意，不需要設置上述的所有層。使用具有透過光的透光性的導電材料形成陽極7005，也可以使用具有透光性的導電膜，例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用陰極7003及陽極7005夾有發光層7004的區域相當於發光元件7002。在圖21A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，使用圖21B說明底部發射結構的發光元件。圖21B示出在驅動TFT7011是n型，並且從發光元件7012發射的光向陰極7013一側出射的情況下的像素的截面圖。在圖21B中，在與驅動TFT 7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，並且在陰極7013上按順序層疊有發光層7014、陽極7015。另外，當陽極7015具有透光性時，也可以覆蓋陽極上地形成有用於反射光或進行遮光的遮罩膜7016。與圖21A的情況同樣地，作為陰極7013，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過 光的程度(較佳為5nm至30nm左右)。例如，也可以將膜厚度為20nm的鋁膜用作陰極7013。而且，與圖21A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖21A同樣地使用具有透光性的導電材料形成。並且，雖然作為遮罩膜7016例如可以使用反射光的金屬等，但是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾有發光層7014的區域相當於發光元件7012。在圖21B所示的像素中，從發光元件7012發射的光如箭頭所示那樣向陰極7013一側出射。
接著，使用圖21C說明雙面發射結構的發光元件。在圖21C中，在與驅動TFT7021電連接的具有透光性的導電膜7027上形成有發光元件7022的陰極7023，並且在陰極7023上按順序層疊有發光層7024、陽極7025。與圖21A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將膜厚度為20nm的Al用作陰極7023。而且，與圖21A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖21A同樣地使用具有透過光的透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖21C所示的像素中，從發光元件7022發射的光如箭頭所示那樣向陽極7025一側和陰極7023一側這兩側出射。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在此示出了控制發光元件的驅動的薄膜電晶體(驅動TFT)與發光元件電連接的例子，但是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，半導體裝置不侷限於圖21A至21C所示的結構而可以根據本說明書所揭露的技術思想進行各種變形。
接著，參照圖19A和19B說明相當於半導體裝置的一個方式的發光顯示面板(也稱為發光面板)的外觀及截面。圖19A是一種面板的平面圖，其中利用密封材料在第一基板與第二基板之間密封形成在第一基板上的薄膜電晶體及發光元件。圖19B相當於沿著圖19A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，為了不暴露於空氣中，較佳使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料進行封裝(密 封)。
設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b包括多個薄膜電晶體。在圖19B中例示包括在像素部4502中的薄膜電晶體4510和包括在信號線驅動電路4503a中的薄膜電晶體4509。
作為薄膜電晶體4509、4510，可以使用實施例5所示的包括緩衝層及氧化物半導體層的可靠性高的薄膜電晶體。此外，也可以使用實施例1至實施例4及實施例6所示的薄膜電晶體。薄膜電晶體4509、4510是n通道型薄膜電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與薄膜電晶體4510的源極電極層及汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不侷限於所示出的結構。可以根據從發光元件4511得到的光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，以將該開口部的側壁形成為具有連續的曲率地形成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC 4518a、4518b供給的。
連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與薄膜電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC4518a所具有的端子。
位於從發光元件4511的發光的方向上的第二基板需要具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸樹脂薄膜等的具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。例如，作為填料使用氮即可。
另外，若有需要，也可以在發光元件的出射面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也 可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來擴散反射光並降低眩光的處理。
信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b也可以作為在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的驅動電路安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分而安裝。據此，不侷限於圖19A和19B的結構。
藉由上述步驟，可以製造作為半導體裝置的可靠性高的發光顯示裝置(顯示面板)。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
(實施例10)
本說明書所揭露的半導體裝置可以用於電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙用於電子書籍(電子書)、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖23A和23B以及圖24示出電子設備的一例。
圖23A示出使用電子紙製造的海報2631。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用應用本說明書所揭露的電子紙，則可以在短時間內改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的 影像。注意，海報也可以採用以無線的方式收發資訊的結構。
圖23B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用本說明書所揭露的電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的影像。注意，車廂廣告也可以採用以無線的方式收發資訊的結構。
圖24示出電子書2700的一例。例如，電子書2700由兩個外殼，即外殼2701及外殼2703構成。外殼2701及外殼2703與絞鏈2711組合使得可以以該絞鏈2711為軸進行開閉動作。藉由該結構，可以進行如紙本書籍那樣的動作。
顯示部2705及顯示部2707分別組裝於外殼2701及外殼2703內。顯示部2705及顯示部2707可以顯示一種影像或不同影像。在例如顯示部2705及顯示部2707顯示不同影像的情形中，在右邊的顯示部(圖24中的顯示部2705)中能顯示本文，而在左邊的顯示部(圖24中的顯示部2707)中顯示圖。
此外，在圖24中示出外殼2701具備操作部等的例子。例如，在外殼2701中具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。另外，也可以採用在與外殼的顯示部同一面上具備鍵盤、定位裝置等的結構。另外，也可以採用在外殼的背面或側面具備外部連 接端子(耳機端子、USB端子或可以與AC適配器及USB電纜等各種電纜連接的端子等)、記錄媒體插入部等的結構。再者，電子書2700也可以具有電子詞典的功能。
此外，電子書2700也可以採用以無線方式收發資訊的結構。還可以採用以無線方式從電子書籍伺服器購買所希望的書籍資料等並下載的結構。
(實施例11)
本說明書所揭露的半導體裝置可以應用於各種電子設備(也包括遊戲機)。作為電子設備，例如可以舉出：電視裝置(也稱為電視或電視接收機)；用於電腦等的監視器；如數位相機、數位攝像機等拍攝裝置；數位相框、行動電話機(也稱為行動電話、行動電話裝置)；可攜式遊戲機；可攜式資訊終端；聲音再現裝置；彈珠機等大型遊戲機等。
圖25A示出電視機9600的一例。在電視機9600中，外殼9601組裝有顯示部9603。利用顯示部9603可以顯示映射。此外，在此示出利用支架9605支撐外殼9601的結構。
可以藉由利用外殼9601所具備的操作開關、另行提供的遙控器9610進行電視機9600的操作。藉由利用遙控器9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的影像進行操作。此外，也可以採用在遙控器9610中設置顯示從該遙控器 9610輸出的資訊的顯示部9607的結構。
注意，電視機9600採用具備接收機及數據機等的結構。藉由利用接收機可以接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖25B示出數位相框9700的一例。例如，在數位相框9700中，外殼9701組裝有顯示部9703。顯示部9703可以顯示各種影像，例如藉由顯示使用數位相機等拍攝的影像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面上，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的影像資料的記憶體並提取影像資料，然後可以將所提取的影像資料顯示於顯示部9703。
數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以無線的方式提取所希望的影像資料並進行顯示的結構。
圖26A示出一種可攜式遊戲機，其由外殼9881和外殼9891的兩個外殼構成，並且藉由連接部9893可以開閉地連接。外殼9881安裝有顯示部9882，並且外殼9891 安裝有顯示部9883。另外，圖26A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(包括測定如下因素的功能：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用至少具備本說明書所揭露的半導體裝置的結構即可，並且可以採用適當地設置有其他附屬設備的結構。圖26A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將其顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而實現資訊共用。另外，圖26A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖26B示出大型遊戲機的一種的投幣機9900的一例。在投幣機9900的外殼9901中安裝有顯示部9903。另外，投幣機9900還具備如起動手柄、停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用至少具備本說明書所揭露的半導體裝置的結構即可。因此，可以採用適當地設置有其他附屬設備的結構。
圖27A是示出可攜式電腦的一例的透視圖。
圖27A所示的可攜式電腦中，當將連接頂外殼9301 與底外殼9302的鉸鏈裝置設置為關閉狀態時，可以使具有顯示部9303的頂外殼9301與具有鍵盤9304的底外殼9302處於重疊狀態，而便於攜帶，並且，當使用者利用鍵盤進行輸入時，將鉸鏈裝置設置為打開狀態，而可以看著顯示部9303進行輸入操作。
底外殼9302除了鍵盤9304之外還包括進行輸入操作的定位裝置9306。另外，當顯示部9303為觸屏輸入面板時，可以藉由觸摸顯示部的一部分來進行輸入操作。另外，底外殼9302還包括CPU、硬碟等的計算功能部。此外，底外殼9302還具有其他的裝置，例如包括符合USB的通信標準的用來插入通信電纜的外部連接埠9305。
在頂外殼9301中還具有藉由使其滑動到頂外殼9301內部而能夠進行收納的顯示部9307，因此可以實現寬顯示畫面。另外，使用者可以調節能夠收納的顯示部9307的畫面的方向。另外，當能夠收納的顯示部9307為觸屏輸入面板時，可以藉由觸摸能夠收納的顯示部的一部分來進行輸入操作。
顯示部9303或能夠收納的顯示部9307使用如液晶顯示面板、有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。
另外，圖27A的可攜式電腦安裝有接收機等，而可以接收電視廣播並將影像顯示於顯示部。另外，在連接頂外殼9301與底外殼9302的鉸鏈裝置為關閉狀態的狀態下，使用者可以藉由滑動顯示部9307而使其整個面露出，調 整畫面角度來觀看電視廣播。此時，不用將鉸鏈裝置設置為開啟狀態來使顯示部9303進行顯示，而僅啟動只顯示電視廣播的電路，所以可以將耗電量控制為最低，這對於電池容量有限的可攜式電腦而言是十分有利的。
圖27B是示出像手錶一樣能夠戴在使用者的手腕上的行動電話的一例的立體圖。
該移動電括包括：至少包具有電話功能的通信裝置和具有電池的主體；用來將主體戴在手腕上的帶部；調節帶部與手腕的固定狀態的調節部9205；顯示部9201；揚聲器9207；以及麥克風9208。
另外，主體具有操作開關9203，藉由使用操作開關9203，諸如電源輸入開關、顯示轉換開關、攝像開始指示開關、按一下就可以啟動網路的程式的開關等，可以對應各種功能。
藉由用手指或輸入筆等觸碰顯示部9201；操作操作開關9203；或者對麥克風9208輸入聲音來進行該移動電括的輸入操作。另外，在圖27B中，圖示出顯示在顯示部9201上的顯示鈕9202，藉由用手指等觸碰該顯示鈕9202來可以進行輸入。
另外，主體具有相機部9206，該相機部9206具有將藉由攝影透鏡成像的物體影像轉換為電子視頻信號的攝影單元。另外，也可以不特別設置相機部。
圖27B所示的行動電話安裝有電視廣播的接收機等，而可以接收電視廣播並將影像顯示於顯示部9201，並且 其還具有記憶體等的儲存裝置等，而可以將電視廣播錄製到記憶體中。此外，圖27B所示的行動電話還可以具有收集GPS等的位置資訊的功能。
顯示部9201使用如液晶顯示面板、有機發光元件或無機發光元件等的發光顯示面板等的影像顯示裝置。由於圖27B所示的行動電話為小型且重量輕，所以其電池容量有限，從而較佳將能夠使用低耗電量進行驅動的面板用作用於顯示部9201的顯示裝置。
注意，雖然在圖27B中圖示戴在“手臂”上的方式的電子裝置，但是不侷限於此，只要具有能夠攜帶的形狀即可。
本申請基於2009年3月6日在日本專利局申請的日本專利申請第2009-053399號而製作，所述申請內容包括在本說明書中。
400‧‧‧基板
401‧‧‧閘極電極層
402‧‧‧閘極絕緣層
403‧‧‧半導體層
404‧‧‧緩衝層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
407‧‧‧絕緣膜
408‧‧‧第二區域
409a‧‧‧第一區域
409b‧‧‧第一區域
435a‧‧‧低電阻區域
435b‧‧‧低電阻區域
470‧‧‧薄膜電晶體
C1，C2‧‧‧截面圖

Claims (18)

  1. 一種包含電晶體的半導體裝置，該電晶體包含：第一氧化物半導體層；第二氧化物半導體層，在該第一氧化物半導體層之上；源極電極，與該第二氧化物半導體層電連接；以及汲極電極，與該第二氧化物半導體層電連接，其中，該第一氧化物半導體層包含通道形成區，其中，該第二氧化物半導體層包含與該通道形成區重疊的第一區域，其中，該第二氧化物半導體層包含與該源極電極相接觸的第二區域，其中，該第二氧化物半導體層包含與該汲極電極相接觸的第三區域，其中，該第一區域位於該第二區域與該第三區域之間，其中，該第一氧化物半導體層的厚度比該第二氧化物半導體層的厚度厚，其中，該第一區域具有第一導電率，其中，該第二區域具有第二導電率，其中，該第三區域具有第三導電率，且其中，該第二導電率及該第三導電率的每一個高於該第一導電率。
  2. 一種包含電晶體的半導體裝置，該電晶體包含： 第一氧化物半導體層；第二氧化物半導體層，在該第一氧化物半導體層之上；源極電極，與該第二氧化物半導體層電連接；以及汲極電極，與該第二氧化物半導體層電連接，其中，該第一氧化物半導體層包含通道形成區，其中，該第二氧化物半導體層包含與該通道形成區重疊的第一區域，其中，該第二氧化物半導體層包含與該源極電極相接觸的第二區域，其中，該第二氧化物半導體層包含與該汲極電極相接觸的第三區域，其中，該第一區域位於該第二區域與該第三區域之間，其中，該第一氧化物半導體層的厚度比該第二氧化物半導體層的厚度厚，其中，該第一區域具有第一導電率，其中，該第二區域具有第二導電率，其中，該第三區域具有第三導電率，且其中，該第一區域包含與該第二區域及該第三區域相比較高濃度的氧。
  3. 如申請專利範圍第1或2項的半導體裝置，其中該第二氧化物半導體層包含鈦。
  4. 如申請專利範圍第1或2項的半導體裝置，其中該 第二氧化物半導體層包含鉬。
  5. 如申請專利範圍第1或2項的半導體裝置，其中該第一氧化物半導體層及該第二氧化物半導體層的每一個包含銦、鎵及鋅。
  6. 如申請專利範圍第1或2項的半導體裝置，其中該源極電極及該汲極電極各包含鈦、鋁、錳、鎂、鋯、鈹、釷及銅的至少一者。
  7. 如申請專利範圍第1或2項的半導體裝置，其中該源極電極及該汲極電極的每一個與該第二氧化物半導體層的頂表面直接接觸。
  8. 如申請專利範圍第1或2項的半導體裝置，其中，該源極電極及該汲極電極的每一個包含鈦膜，且其中，該鈦膜與該第二氧化物半導體層直接接觸。
  9. 如申請專利範圍第1或2項的半導體裝置，進一步包含在該源極電極及該汲極電極之上的絕緣膜，其中，該第一區域的整個頂表面與該絕緣膜相接觸。
  10. 一種顯示模組，包含如申請專利範圍第1或2項的半導體裝置，其中該顯示模組包含撓性印刷電路(FPC)。
  11. 一種電子設備，包含如申請專利範圍第1或2項的半導體裝置，其中該電子設備包含揚聲器、電池及操作鍵的至少一者。
  12. 一種半導體裝置，包含： 閘極電極；閘極絕緣層，在該閘極電極之上；第一氧化物半導體層，在該閘極絕緣層之上；第二氧化物半導體層，在該第一氧化物半導體層之上；源極電極，與該第二氧化物半導體層電連接；以及汲極電極，與該第二氧化物半導體層電連接，其中，該第二氧化物半導體層覆蓋該第一氧化物半導體層的端部且延伸到該源極電極及該汲極電極下。
  13. 一種半導體裝置，包含：閘極電極；閘極絕緣層，在該閘極電極之上；第一氧化物半導體層，在該閘極絕緣層之上；第二氧化物半導體層，在該第一氧化物半導體層之上；源極電極，與該第二氧化物半導體層電連接；以及汲極電極，與該第二氧化物半導體層電連接，其中，該第二氧化物半導體層包含在該源極電極與該汲極電極之間的凹部，且其中，該第二氧化物半導體層覆蓋該第一氧化物半導體層的端部且延伸到該源極電極及該汲極電極下。
  14. 如申請專利範圍第12或13項的半導體裝置，其中該源極電極及該汲極電極包含選自鈦、鋁、錳、鎂、鋯、鈹、釷及銅的一種或多種的材料。
  15. 如申請專利範圍第12或13項的半導體裝置，其中該源極電極及該汲極電極包含錳及銅。
  16. 如申請專利範圍第12或13項的半導體裝置，其中，該源極電極包含該源極電極的材料被氧化所在的區域，且其中，該汲極電極包含該汲極電極的材料被氧化所在的區域。
  17. 如申請專利範圍第12或13項的半導體裝置，其中該第二氧化物半導體層的頂表面與該源極電極及該汲極電極直接接觸。
  18. 如申請專利範圍第12或13項的半導體裝置，其中選自由電腦的監視器、行動電話、攝影裝置及電視裝置所構成的群組中的一者安裝有該半導體裝置。
TW105122073A 2009-03-06 2010-03-05 半導體裝置及其製造方法 TWI614905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009053399 2009-03-06
JP2009-053399 2009-03-06

Publications (2)

Publication Number Publication Date
TW201639176A true TW201639176A (zh) 2016-11-01
TWI614905B TWI614905B (zh) 2018-02-11

Family

ID=42677432

Family Applications (7)

Application Number Title Priority Date Filing Date
TW105122073A TWI614905B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW102101624A TWI487114B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW099106444A TWI476916B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW104108311A TWI553882B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW108113870A TWI746962B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW110129507A TWI790708B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW106141662A TWI685115B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW102101624A TWI487114B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW099106444A TWI476916B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW104108311A TWI553882B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW108113870A TWI746962B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW110129507A TWI790708B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法
TW106141662A TWI685115B (zh) 2009-03-06 2010-03-05 半導體裝置及其製造方法

Country Status (5)

Country Link
US (10) US8492757B2 (zh)
JP (10) JP5504008B2 (zh)
KR (9) KR101671210B1 (zh)
CN (3) CN105140292B (zh)
TW (7) TWI614905B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
WO2011043218A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR102026212B1 (ko) 2009-11-20 2019-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
JP5708910B2 (ja) * 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
CN103403850B (zh) 2011-03-01 2016-05-18 夏普株式会社 薄膜晶体管及其制造方法以及显示装置
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
KR101597886B1 (ko) * 2011-04-18 2016-02-26 샤프 가부시키가이샤 박막 트랜지스터, 표시패널 및 박막 트랜지스터의 제조방법
KR101845508B1 (ko) 2011-04-27 2018-04-05 삼성전자주식회사 반도체 소자의 제조 방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US9240491B2 (en) 2011-07-07 2016-01-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
CN102629628B (zh) * 2011-09-29 2016-06-01 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
KR20140086954A (ko) * 2011-10-28 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6019330B2 (ja) * 2012-02-09 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20150043307A (ko) 2012-08-10 2015-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2014061535A1 (en) * 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP2016015475A (ja) * 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
KR102494418B1 (ko) 2015-04-13 2023-01-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 패널, 데이터 처리 장치, 및 표시 패널의 제조방법
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
US10930836B2 (en) * 2015-12-30 2021-02-23 Google Llc Reducing surface loss and stray coupling in quantum devices using dielectric thinning
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
JP6179912B2 (ja) * 2016-06-10 2017-08-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス及びその製造方法
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
US10854612B2 (en) * 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102583619B1 (ko) * 2018-06-29 2023-09-26 엘지디스플레이 주식회사 유기발광표시장치
JP2020087961A (ja) * 2018-11-15 2020-06-04 株式会社アルバック 積層構造体及び積層構造体の製造方法
CN110118767B (zh) * 2019-04-16 2020-07-14 华中科技大学 一种材料光学跃迁分析方法及系统
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
CN110444602A (zh) * 2019-08-05 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种氧化物薄膜晶体管的制备方法及阵列基板
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
KR20210049225A (ko) 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
CN110627506B (zh) * 2019-10-29 2022-06-17 哈尔滨理工大学 一种结合3D打印制备Cf/SiC晶舟的方法
CN111584639B (zh) * 2020-05-09 2021-11-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
US20210376156A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Raised source/drain oxide semiconducting thin film transistor and methods of making the same
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same

Family Cites Families (204)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732356A (en) * 1903-02-04 1903-06-30 Frank S Betz Massaging instrument.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
US5334859A (en) 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
JP3175225B2 (ja) * 1991-09-05 2001-06-11 カシオ計算機株式会社 薄膜トランジスタの製造方法
DE69215608T2 (de) 1991-09-05 1997-03-27 Casio Computer Co Ltd Dünnschichttransistor und dessen Herstellungsmethode
DE69223118T2 (de) 1991-11-26 1998-03-05 Casio Computer Co Ltd Dünnschicht-Transistor-Panel und dessen Herstellungsmethode
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3363301B2 (ja) 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP4558121B2 (ja) * 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347400A (ja) * 2002-05-30 2003-12-05 Asahi Kasei Corp 半導体パターンの形成方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4259979B2 (ja) 2003-10-22 2009-04-30 新光電気工業株式会社 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
JP4377706B2 (ja) * 2004-01-26 2009-12-02 シャープ株式会社 薄膜半導体装置の製造方法
CN1918672B (zh) 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
WO2005115060A1 (en) 2004-05-21 2005-12-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting element and light emitting device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7389709B2 (en) 2004-06-30 2008-06-24 Moog Inc. Reverse transfer system ball-screw, and electro-mechanical actuator employing same
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006313776A (ja) 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20060133834A (ko) 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
CN1979091A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业（深圳）有限公司 光学测量系统
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
JP4959717B2 (ja) 2005-12-31 2012-06-27 中国科学院物理研究所 磁性メモリセル、磁気ランダムアクセスメモリ、および、そのアクセス記憶方法
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
FR2905117B1 (fr) * 2006-08-24 2009-04-17 Sidel Participations Agencement pour le regroupement en rang de produits d'un lot sur un tapis de convoyage a haute cadence
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP4392692B2 (ja) * 2006-12-01 2010-01-06 日本エアーテック株式会社 半導体ウエハー及び液晶ガラスエアー浮上搬送装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8193045B2 (en) 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2009028453A1 (ja) * 2007-08-31 2009-03-05 Konica Minolta Holdings, Inc. 薄膜トランジスタ
WO2009075161A1 (ja) * 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN101308904A (zh) * 2008-07-16 2008-11-19 电子科技大学 一种有机薄膜晶体管及其制备方法
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101489652B1 (ko) 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI508304B (zh) 2008-11-28 2015-11-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101343570B1 (ko) 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011054812A (ja) 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
KR101519893B1 (ko) 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101987790B1 (ko) 2009-11-13 2019-06-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101825345B1 (ko) 2009-11-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101824124B1 (ko) 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI562285B (en) 2010-08-06 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing the same
EP2428994A1 (en) 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Also Published As

Publication number Publication date
CN101826558A (zh) 2010-09-08
KR20170106270A (ko) 2017-09-20
TW201108415A (en) 2011-03-01
US20190214499A1 (en) 2019-07-11
US11715801B2 (en) 2023-08-01
JP7032507B2 (ja) 2022-03-08
KR20230019173A (ko) 2023-02-07
JP2014168062A (ja) 2014-09-11
KR20210096041A (ko) 2021-08-04
TW201526247A (zh) 2015-07-01
US20130299826A1 (en) 2013-11-14
KR20180021031A (ko) 2018-02-28
JP2017005269A (ja) 2017-01-05
JP2022060492A (ja) 2022-04-14
KR20200090685A (ko) 2020-07-29
US8872175B2 (en) 2014-10-28
US20220190166A1 (en) 2022-06-16
US9496414B2 (en) 2016-11-15
US20180286986A1 (en) 2018-10-04
CN105140292A (zh) 2015-12-09
KR101431057B1 (ko) 2014-08-21
US10236391B2 (en) 2019-03-19
CN105140292B (zh) 2018-08-31
KR102284947B1 (ko) 2021-08-03
KR101671210B1 (ko) 2016-11-01
TWI553882B (zh) 2016-10-11
US9324878B2 (en) 2016-04-26
US9991396B2 (en) 2018-06-05
JP2021036610A (ja) 2021-03-04
JP5750176B2 (ja) 2015-07-15
KR20150034152A (ko) 2015-04-02
JP5264025B2 (ja) 2013-08-14
KR101962604B1 (ko) 2019-03-27
US8916870B2 (en) 2014-12-23
US10700213B2 (en) 2020-06-30
JP2015179861A (ja) 2015-10-08
US11309430B2 (en) 2022-04-19
TW201929238A (zh) 2019-07-16
US20200321470A1 (en) 2020-10-08
TWI487114B (zh) 2015-06-01
TWI685115B (zh) 2020-02-11
JP6246963B2 (ja) 2017-12-13
CN103066130A (zh) 2013-04-24
TWI746962B (zh) 2021-11-21
US20100224873A1 (en) 2010-09-09
US20140291675A1 (en) 2014-10-02
TWI614905B (zh) 2018-02-11
JP6009037B2 (ja) 2016-10-19
TWI790708B (zh) 2023-01-21
KR20100100636A (ko) 2010-09-15
KR20130006582A (ko) 2013-01-17
TW202145587A (zh) 2021-12-01
JP2019087766A (ja) 2019-06-06
TW202333386A (zh) 2023-08-16
KR20190033503A (ko) 2019-03-29
US8492757B2 (en) 2013-07-23
TW201810689A (zh) 2018-03-16
US20170033232A1 (en) 2017-02-02
KR101671212B1 (ko) 2016-11-01
CN103066130B (zh) 2015-10-28
JP2010232647A (ja) 2010-10-14
TWI476916B (zh) 2015-03-11
JP5504008B2 (ja) 2014-05-28
US20160204269A1 (en) 2016-07-14
JP2017152744A (ja) 2017-08-31
KR20160121484A (ko) 2016-10-19
CN101826558B (zh) 2015-08-19
JP2013055354A (ja) 2013-03-21
JP2017107226A (ja) 2017-06-15
KR101781362B1 (ko) 2017-09-25
KR101833710B1 (ko) 2018-03-05
US20150137119A1 (en) 2015-05-21
TW201320349A (zh) 2013-05-16

Similar Documents

Publication Publication Date Title
TWI553882B (zh) 半導體裝置及其製造方法
TWI517257B (zh) 半導體裝置及其製造方法
TWI476915B (zh) 半導體裝置及其製造方法
TWI574324B (zh) 半導體裝置及其製造方法
TW202013529A (zh) 半導體裝置的製造方法