JP7032507B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7032507B2
JP7032507B2 JP2020190075A JP2020190075A JP7032507B2 JP 7032507 B2 JP7032507 B2 JP 7032507B2 JP 2020190075 A JP2020190075 A JP 2020190075A JP 2020190075 A JP2020190075 A JP 2020190075A JP 7032507 B2 JP7032507 B2 JP 7032507B2
Authority
JP
Japan
Prior art keywords
layer
region
oxide semiconductor
electrode layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020190075A
Other languages
English (en)
Other versions
JP2021036610A (ja
Inventor
淳一郎 坂田
拓也 廣橋
英幸 岸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021036610A publication Critical patent/JP2021036610A/ja
Priority to JP2022026661A priority Critical patent/JP2022060492A/ja
Application granted granted Critical
Publication of JP7032507B2 publication Critical patent/JP7032507B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知ら
れた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられてい
る。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至４、非特許文献１参照。）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体として知られている（非特許文献２乃至４参照。）。
そして、上記のようなＩｎ－Ｇａ－Ｚｎ系酸化物で構成される酸化物半導体を薄膜トラン
ジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文
献５及び６参照。）。
特開昭６０－１９８８６１号公報 特開平８－２６４７９４号公報 特表平１１－５０５３７７号公報 特開２０００－１５０９００号公報 特開２００４－１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ－Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０-ｐ．３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３－Ｇａ２ＺｎＯ４－ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８-ｐ．３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ－Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３－ＺｎＧａ２Ｏ４－ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０-ｐ．１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７-ｐ．３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ－ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９-ｐ．１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ－ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ－ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８-ｐ．４９２
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供す
ることを課題の一とする。
半導体層を酸化物半導体層とする逆スタガ型薄膜トランジスタを含む半導体装置において
、酸化物半導体層上にバッファ層を有する。バッファ層は、半導体層のチャネル形成領域
と、ソース電極層及びドレイン電極層とに接する。バッファ層は膜内に抵抗分布を有し、
半導体層のチャネル形成領域上に設けられる領域の電気伝導度（電気伝導率）は半導体層
のチャネル形成領域の電気伝導度（電気伝導率）より低く、ソース電極層及びドレイン電
極層と接する領域の電気伝導度（電気伝導率）は半導体層のチャネル形成領域の電気伝導
度（電気伝導率）より高い。また、バッファ層及び半導体層は、ゲート絶縁層よりも電気
伝導度（電気伝導率）が高い（抵抗が低い）。よって、電気伝導度（電気伝導率）は高い
順から、バッファ層の低抵抗領域（ソース電極層及びドレイン電極層と接する領域）、半
導体層のチャネル形成領域、バッファ層の高抵抗領域（チャネル形成領域上に設けられる
領域）、ゲート絶縁層となる。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流を高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
バッファ層は、チタン、モリブデン、又はマンガンを含む酸化物半導体層を用いることが
できる。酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませると、
酸化物半導体層は高抵抗化する。
なお、本明細書中において、バッファ層に含む、チタン、モリブデン、又はマンガンの元
素はバッファ層の成膜時に含ませるものとする。例えばチタン、モリブデン、又はマンガ
ンを含むターゲットを用いて、スパッタ法によりバッファ層を形成する。
バッファ層に用いる酸化物半導体層としては、半導体特性を有する酸化物材料を用いれば
よい。例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体を用
いることができ、特に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いるのが好ましい。な
お、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコ
バルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとして、
Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が
含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他
に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含ま
れているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記さ
れる構造の酸化物半導体のうち、Ｍとして少なくともＧａを含む構造の酸化物半導体をＩ
ｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体と呼び、該薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜
とも呼ぶ。
また、バッファ層に用いる酸化物半導体層に適用する酸化物半導体として上記の他にも、
Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇ
ａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ
－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することがで
きる。
また、バッファ層として、低抵抗な金属領域、及び高抵抗な金属酸化領域を有する膜を用
いることもできる。この場合、金属膜を形成後、その金属膜に選択的に酸化処理を行うこ
とで、バッファ層中に高抵抗な金属酸化領域を形成することができる。
本明細書で開示する発明の構成の一形態は、絶縁表面を有する基板上に、ゲート電極層と
、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化物半
導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレイン
電極層を有し、バッファ層においてソース電極層又はドレイン電極層と接する第１の領域
は酸化物半導体層のチャネル形成領域と接する第２の領域より電気伝導度が高い。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極
層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化
物半導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレ
イン電極層を有し、バッファ層はチタン、モリブデン、又はマンガンを含む酸化物半導体
層であり、バッファ層においてソース電極層又はドレイン電極層と接する第１の領域は酸
化物半導体層のチャネル形成領域と接する第２の領域より電気伝導度が高い。
また、バッファ層としてチタン、モリブデン、又はマンガンを含む酸化物半導体層を用い
る場合、ソース電極層及びドレイン電極層に、酸素親和性の高い金属を含有する材料を用
いていることが好ましい。また、上記酸素親和性の高い金属は、チタン、アルミニウム、
マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいずれか一または複数
から選択された材料であることが好ましい。この場合、バッファ層において酸化物半導体
層のチャネル形成領域と接する第２の領域よりソース電極層又はドレイン電極層と接する
第１の領域に含まれる酸素の組成比が低い（酸素濃度が低い）ことが好ましい。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上に、ゲート電極
層と、ゲート電極層上にゲート絶縁層と、ゲート絶縁層上にチャネル形成領域を含む酸化
物半導体層と、酸化物半導体層上にバッファ層と、バッファ層上にソース電極層及びドレ
イン電極層を有し、バッファ層においてソース電極層又はドレイン電極層と接する第１の
領域は金属領域であり、酸化物半導体層のチャネル形成領域と接する第２の領域は金属酸
化領域であり、金属酸化領域は酸化物半導体層のチャネル形成領域より電気伝導度が低い
。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にチャネル形成領域
を含む第１の酸化物半導体層を形成し、第１の酸化物半導体層上にチタン、モリブデン、
又はマンガンを含む第２の酸化物半導体層を形成し、第２の酸化物半導体層上にソース電
極層及びドレイン電極層を形成し、チタン、モリブデン、又はマンガンを含む第２の酸化
物半導体層及びソース電極層及びドレイン電極層に加熱処理を行い、第２の酸化物半導体
層においてソース電極層又はドレイン電極層と接する第１の領域は第１の酸化物半導体層
のチャネル形成領域と接する第２の領域より電気伝導度を高める。該加熱処理により第２
の領域より第１の領域に含まれる酸素濃度を低くすることができる。
本明細書で開示する発明の構成の他の一形態は、絶縁表面を有する基板上にゲート電極層
を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にチャネル形成領域
を含む酸化物半導体層を形成し、酸化物半導体層上に金属膜を形成し、金属膜の第１の領
域上にソース電極層及びドレイン電極層を形成し、金属膜において、酸化物半導体層のチ
ャネル形成領域に接する第２の領域に酸化処理を行い、金属酸化領域を形成する。該酸化
処理としては、酸素プラズマ処理を行うことができる。
チャネル形成領域を含む酸化物半導体層、バッファ層、ソース電極層及びドレイン電極層
を含む薄膜トランジスタを覆い、かつチャネル形成領域を含む酸化物半導体層に接する絶
縁膜を形成してもよい。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
また、駆動回路を有する表示装置としては、液晶表示装置の他に、発光素子を用いた発光
表示装置や、電気泳動表示素子を用いた電子ペーパーとも称される表示装置が挙げられる
。
発光素子を用いた発光表示装置においては、画素部に複数の薄膜トランジスタを有し、画
素部においてもある薄膜トランジスタのゲート電極と他のトランジスタのソース配線、或
いはドレイン配線を接続させる箇所を有している。また、発光素子を用いた発光表示装置
の駆動回路においては、薄膜トランジスタのゲート電極とその薄膜トランジスタのソース
配線、或いはドレイン配線を接続させる箇所を有している。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
安定した電気特性を有する薄膜トランジスタを得ることができ、良好な動特性を有する薄
膜トランジスタを作製できる。よって、電気特性が高く信頼性のよい薄膜トランジスタを
有する半導体装置を提供することができる。
半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置の作製方法を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 半導体装置の画素等価回路を説明する図。 半導体装置を説明する図。 半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯型コンピュータ及び携帯電話機の一例を示す外観図。 計算による構造を示す図。 計算による構造を示す図。 計算による状態密度を示す図。 計算による状態密度を示す図。 計算による状態密度を示す図。 計算による状態密度を示す図。 計算による構造を示す図。 計算前後における、原子の密度を示す図。
実施の形態について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣
旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者
であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有す
る部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。
図１（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図１（Ｂ）は
図１（Ａ）の線Ｃ１－Ｃ２における断面図である。薄膜トランジスタ４７０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層
４０１、ゲート絶縁層４０２、半導体層４０３、バッファ層４０４、ソース電極層又はド
レイン電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、バッフ
ァ層４０４に接する絶縁膜４０７が設けられている。
バッファ層４０４は、ソース電極層又はドレイン電極層４０５ａ、４０５ｂと接する低抵
抗領域である第１の領域４０９ａ、４０９ｂ、及び半導体層４０３のチャネル形成領域と
接する高抵抗領域である第２の領域４０８を有している。なお明細書の図面において、バ
ッファ層４０４、半導体層４０３の網掛けの領域を低抵抗領域である第１の領域４０９ａ
、４０９ｂ、低抵抗領域４３５ａ、４３５ｂとして示す。
バッファ層４０４は膜内に抵抗分布を有し、半導体層４０３のチャネル形成領域上に設け
られる第２の領域４０８の電気伝導度は半導体層４０３のチャネル形成領域の電気伝導度
より低く、ソース電極層又はドレイン電極層４０５ａ、４０５ｂと接する第１の領域４０
９ａ、４０９ｂの電気伝導度は半導体層４０３のチャネル形成領域の電気伝導度より高い
。また、バッファ層４０４及び半導体層４０３は、ゲート絶縁層４０２よりも電気伝導度
が高い（抵抗が低い）。よって、電気伝導度は高い順から、バッファ層４０４の低抵抗領
域（第１の領域４０９ａ、４０９ｂ）、半導体層４０３のチャネル形成領域、バッファ層
４０４の高抵抗領域（第２の領域４０８）、ゲート絶縁層４０２となる。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
バッファ層４０４は、チタン、モリブデン、又はマンガンを含む酸化物半導体層を用いる
ことができる。酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませ
ると、酸化物半導体層は高抵抗化する。
バッファ層４０４の例として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体にチタン（Ｔｉ）、
又はモリブデン（Ｍｏ）を含ませた構造の電子状態について計算を行った。計算方法を以
下に示す。
Ｔｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造、Ｍｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ
系酸化物半導体構造ともに密度は、非晶質Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体の実験値
５．９ｇ／ｃｍ３に固定した。これらの２つの構造に対して、下記計算条件で計算を行っ
た。なお、古典分子動力学（ＭＤ）計算は富士通株式会社製の計算ソフトＭａｔｅｒｉａ
ｌｓ Ｅｘｐｌｏｒｅｒ ５．０を用い、第一原理計算はａｃｃｅｌｒｙｓ社製の第一原
理計算ソフトＣＡＳＴＥＰを用いた。
最初に、古典分子動力学（ＭＤ）計算と第一原理計算により作製したＩｎ－Ｇａ－Ｚｎ－
Ｏ系酸化物半導体にＴｉまたはＭｏを含ませた。次に、第一原理計算で温度３０００Ｋよ
り、１５００Ｋ、３００Ｋと温度を降温させながら、粒子数（Ｎ）、体積（Ｖ）、温度（
Ｔ）が一定の条件（アンサンブルＮＶＴ）で、時間刻み幅１ｆｓｅｃ、各温度でのステッ
プ数２０００ｓｔｅｐ、電子のカットオフエネルギー２６０ｅＶ、逆格子のメッシュ（ｋ
点）１×１×１で計算し、最後に第一原理計算で電子のカットオフエネルギー４２０ｅＶ
、逆格子のメッシュ（ｋ点）２×２×２で構造最適化した。
計算により得られたＴｉ、またはＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造の
構造を図２８及び図２９に示す。黒丸が金属原子、白丸が酸素原子を表す。大きな黒丸が
Ｔｉ又はＭｏである。原子数は、図２８のＴｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導
体構造において、Ｉｎ、Ｇａ、Ｚｎがそれぞれ１２個、Ｏが５０個、Ｔｉが１個であり、
図２９のＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造において、Ｉｎ、Ｇａ、Ｚ
ｎがそれぞれ１２個、Ｏが５１個、Ｍｏが１個である。
図２８及び図２９のＴｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造及びＭｏを含む
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造に対して、第一原理計算で電子のカットオフエ
ネルギー４２０ｅＶ、逆格子のメッシュ（ｋ点）が３×３×３の条件で、電子の状態密度
を計算した。
図３０の（ａ）にＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造、（ｂ）にＴｉを含むＩｎ－
Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造、（ｃ）にＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物
半導体構造それぞれにおける全体の状態密度を示す。図３０（ａ）（ｂ）（ｃ）は、フェ
ルミエネルギーを横軸の原点に取っている。図３０の（ａ）のＩｎ－Ｇａ－Ｚｎ－Ｏ系酸
化物半導体構造、（ｂ）のＴｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造、（ｃ）
のＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造全てにおいてバンドギャップがあ
り、価電子帯上端、伝導帯下端が図中に示すように位置づけられる。フェルミエネルギー
は価電子帯上端にある。
図３１（ａ）、（ｂ）、（ｃ）にＴｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造の
（ａ）Ｉｎ、（ｂ）Ｇａ、（ｃ）Ｚｎの１原子当たりの部分状態密度、図３２（ａ）、（
ｂ）、（ｃ）にＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造の（ａ）Ｉｎ、（ｂ
）Ｇａ、（ｃ）Ｚｎの１原子当たりの部分状態密度をそれぞれ示す。これらはそれぞれ系
内に１２原子あるが、その平均を取った。図３１（ａ）、（ｂ）、（ｃ）及び図３２（ａ
）、（ｂ）、（ｃ）の結果を見ると、ｎ型キャリアが入る伝導帯下端近傍の準位は、主に
Ｉｎ、Ｇａ、Ｚｎのｓ軌道で形成されていることがわかる。
一方、図３１（ｄ）にＴｉを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造のＴｉ、図３
２（ｄ）にＭｏを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体構造のＭｏの部分状態密度を
それぞれ示す。図３１（ｄ）及び図３２（ｄ）の結果を見ると、ＴｉとＭｏの両方とも伝
導帯下端の準位に寄与しているが、絶対値はＩｎ、Ｇａ、Ｚｎよりも小さいことがわかる
。さらに最も寄与しているのはｓ軌道ではなく、ｄ軌道である。これらのことから次の２
つの結論が導ける。第一に、ＴｉやＭｏは伝導帯の下端の準位に寄与し難い。第二に、Ｔ
ｉやＭｏの濃度を上げると、伝導体下端の準位がＩｎ、Ｇａ、Ｚｎのｓ軌道よりもＴｉや
Ｍｏのｄ軌道によって構成されるようになる。ｄ軌道はｓ軌道よりも異方性が強く、アモ
ルファス構造ではｎ型キャリアを伝導し難く、移動度は低下する。
以上の事から、ＴｉやＭｏをＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体に含ませると、高濃度
になるに伴いｎ型キャリアを流し難い、電気伝導度の小さい膜になる事がわかる。よって
、ｄ軌道やｆ軌道が空になっている遷移金属元素であるＴｉやＭｏを、酸化物半導体層へ
含ませることによって、電気伝導度を小さく（高抵抗化）することができる。
なお、ソース電極層又はドレイン電極層４０５ａ、４０５ｂに、酸素親和性の高い金属を
含有する材料を用いていることが好ましい。また、上記酸素親和性の高い金属は、チタン
、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、トリウムのいず
れか一または複数から選択された材料であることが好ましい。
バッファ層４０４に接するソース電極層又はドレイン電極層４０５ａ、４０５ｂは、酸素
親和性の高い金属を用いたものとすることが好ましい。酸素親和性の高い金属としては、
例えば、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウム、
トリウムなどの、亜鉛と比較して標準電極電位が小さい金属が挙げられる。また、銅など
を用いても良い。このように、酸素親和性の高い金属と、酸化物半導体層とが接する構成
として熱処理等を行うことにより、酸化物半導体層であるバッファ層４０４のソース電極
層又はドレイン電極層４０５ａ、４０５ｂと接する領域の酸素の組成比は、他の領域のそ
れと比較して小さくなる。該低酸素領域においては導電性が向上する傾向にあるから、低
抵抗領域となる。なお、酸素親和性の高い金属は上記材料に限定されない。
上記現象は、酸素親和性の高い金属が酸化物半導体層から酸素を引き抜くことに起因する
ものであるから、電極層の酸化物半導体層と接する領域の酸素の組成比は、他の領域のそ
れと比較して大きくなると考えられる（つまり、該領域において、電極層は酸化される）
。これを考慮するならば、酸化物半導体層と接する領域の電極層において形成される金属
酸化物は、導電性を有していることが好ましい。例えば、酸素親和性の高い金属としてチ
タンを用いる場合であれば、一酸化物に近い組成比（例えば、ＴｉＯｘとした場合に０．
５＜ｘ＜１．５程度）の酸化物が形成される条件で各種処理を行えばよい。これは、チタ
ンの一酸化物は導電性を有するが、チタンの二酸化物は絶縁性を有するためである。
ここで、酸素親和性の高い金属を電極層として用いる場合の効果について、計算機シミュ
レーションに基づいて説明する。ここでは、酸素親和性の高い金属としてチタンを用い、
酸化物半導体層として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料を用いる場合につい
て計算を行っているが、開示する発明の一態様はこれに限定されない。なお、計算におい
て、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体材料の組成はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１
：１：４とした。
はじめに、非晶質状態の酸化物半導体から酸素が失われることによる効果を検証した。
まず、古典ＭＤ（分子動力学）計算を用いたｍｅｌｔ－ｑｕｅｎｃｈ法により、Ｉｎ－Ｇ
ａ－Ｚｎ－Ｏ系酸化物半導体の非晶質構造を用意した。ここでは、総原子数が８４個、密
度が５．９ｇ／ｃｍ３の構造について計算を行っている。金属－酸素間および酸素－酸素
間についてはＢｏｒｎ－Ｍａｙｅｒ－Ｈｕｇｇｉｎｓ型のポテンシャルを、金属－金属間
についてはＬｅｎｎａｒｄ－Ｊｏｎｅｓ型のポテンシャルを用い、ＮＶＴアンサンブルで
計算を行った。計算プログラムとしては、Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒを用い
た。
その後、上記古典ＭＤ計算により得られた構造に対して、密度汎関数理論（ＤＦＴ）に基
づく平面波－擬ポテンシャル法を用いた第一原理計算（量子ＭＤ計算）により、構造を最
適化し、状態密度を求めた。また、任意の酸素原子を一つ取り除いた構造に対しても構造
最適化を行い、状態密度を計算した。計算プログラムとしてはＣＡＳＴＥＰを、交換相関
汎関数としてはＧＧＡ－ＰＢＥを用いた。
図３３に、上記計算結果により得られた構造の状態密度を示す。図３３（Ａ）は、酸素欠
損のない構造の状態密度であり、図３３（Ｂ）は、酸素欠損がある構造の状態密度である
。ここで、０（ｅＶ）はフェルミ準位に対応するエネルギーを表している。図３３（Ａ）
および図３３（Ｂ）より、酸素欠損がない構造では、フェルミ準位は価電子帯の上端に存
在するのに対して、酸素欠損がある構造では、フェルミ準位は伝導帯中に存在することが
分かる。酸素欠損がある構造ではフェルミ準位が伝導帯中に存在するため、伝導に寄与す
る電子数が増加し、抵抗が低い（導電率の高い）構造が得られる。
次に、電極層として酸素親和性の高い金属を用いることにより、非晶質状態の酸化物半導
体から酸素親和性の高い金属へと酸素が移動する様子を確認した。
ここでは、前述の第一原理計算によって得られたＩｎ－Ｇａ－Ｚｎ－Ｏ系の非晶質構造上
にチタン結晶を積層し、当該構造に対してＮＶＴアンサンブルで量子ＭＤ計算を行った。
計算プログラムとしてはＣＡＳＴＥＰを、交換相関汎関数としてはＧＧＡ－ＰＢＥを用い
た。また、温度条件は６２３Ｋ（３５０℃）とした。
図３４に量子ＭＤ計算前後の構造を示す。図３４（Ａ）は、量子ＭＤ計算前の構造であり
、図３４（Ｂ）は、量子ＭＤ計算後の構造である。量子ＭＤ計算後の構造では、量子ＭＤ
計算前と比較して、チタンと結合した酸素の数が増加している。該構造変化は、非晶質状
態の酸化物半導体層から酸素親和性の高い金属層へと酸素原子が移動することを示唆して
いる。
図３５に量子ＭＤ計算前後における、チタンおよび酸素の密度を示す。各曲線はそれぞれ
、量子ＭＤ計算前のチタンの密度（Ｔｉ＿ｂｅｆｏｒｅ）、量子ＭＤ計算後のチタンの密
度（Ｔｉ＿ａｆｔｅｒ）、量子ＭＤ計算前の酸素の密度（Ｏ＿ｂｅｆｏｒｅ）、量子ＭＤ
計算後の酸素の密度（Ｏ＿ａｆｔｅｒ）を表している。図３５からも、酸素親和性の高い
金属へと酸素原子が移動することが分かる。
このように、酸化物半導体層と、酸素親和性の高い金属層とを接触させて熱処理を行うこ
とにより、酸化物半導体層から金属層へと酸素原子が移動し、界面付近においてキャリア
密度が増加することが確認された。これは、界面付近において低抵抗な領域が形成される
ことを示唆するものであり、半導体層と電極層とのコンタクト抵抗低減の効果をもたらす
といえる。
チャネル形成領域を含む半導体層４０３としては、半導体特性を有する酸化物材料を用い
ればよい。例えば、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される構造の酸化物半導体
を用いることができ、特に、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いるのが好ましい
。なお、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及
びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとし
て、Ｇａの場合があることの他、ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元
素が含まれる場合がある。また、上記酸化物半導体において、Ｍとして含まれる金属元素
の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が
含まれているものがある。本明細書においては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表
記される構造の酸化物半導体のうち、Ｍとして少なくともＧａを含む構造の酸化物半導体
をＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体と呼び、該薄膜をＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結
晶膜とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－
Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓ
ｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ
－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体を適用することができる。
図２（Ａ）乃至（Ｅ）は薄膜トランジスタ４７０の作製工程を示す断面図に相当する。
図２（Ａ）において、絶縁表面を有する基板である基板４００上にゲート電極層４０１を
設ける。下地膜となる絶縁膜を基板４００とゲート電極層４０１の間に設けてもよい。下
地膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素膜、酸化珪
素膜、窒化酸化珪素膜、又は酸化窒化珪素膜から選ばれた一又は複数の膜による積層構造
により形成することができる。ゲート電極層４０１の材料は、モリブデン、チタン、クロ
ム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料
又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる
。
例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、または銅層上にモリブデン層を積層した二層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモ
リブデン層とを積層した二層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステン層と、アルミニウムとシリコンの合金またはアルミニ
ウムとチタンの合金と、窒化チタンまたはチタン層とを積層した構造とすることが好まし
い。
ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層し
て形成することができる。また、ゲート絶縁層４０２として、有機シランガスを用いたＣ
ＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪
酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化
学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタ
メチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、
トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ
（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
ゲート絶縁層４０２上に、第１の酸化物半導体膜４３３、第２の酸化物半導体膜４３４を
順に積層する（図２（Ａ）参照。）。
なお、第１の酸化物半導体膜４３３をスパッタ法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に付着してい
るゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、
アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して
表面を改質する方法である。
なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲
気に酸素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、
ＣＦ４などを加えた雰囲気で行ってもよい。
第１の酸化物半導体膜４３３としてＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる。第１の
酸化物半導体膜４３３は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパ
ッタ法により成膜する。
第２の酸化物半導体膜４３４としてチタンを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用
いる。第２の酸化物半導体膜４３４は、酸化チタンを含むＩｎ－Ｇａ－Ｚｎ－Ｏターゲッ
トを用いてスパッタ法により成膜する。
ゲート絶縁層４０２、第１の酸化物半導体膜４３３、第２の酸化物半導体膜４３４を大気
に触れさせることなく連続的に形成してもよい。大気に触れさせることなく連続成膜する
ことで、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成
することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
第１の酸化物半導体膜４３３、第２の酸化物半導体膜４３４をフォトリソグラフィ工程に
より島状の酸化物半導体層である半導体層４０３、酸化物半導体層４３１に加工する。
ゲート絶縁層４０２、半導体層４０３、及び酸化物半導体層４３１上に導電膜４３２を形
成する（図２（Ｂ）参照。）。
導電膜４３２の材料としては、酸素親和性の高い金属であるチタン膜を用いる。また、チ
タン膜上にＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分と
する合金か、上述した元素を組み合わせた合金膜などを積層してもよい。
酸化物半導体層４３１、導電膜４３２をエッチング工程によりエッチングし、バッファ層
４０４、ソース電極層又はドレイン電極層４０５ａ、４０５ｂを形成する（図２（Ｃ）参
照。）。なお、バッファ層４０４は一部のみがエッチングされ、溝部（凹部）を有するバ
ッファ層４０４となる。
次に、酸化物半導体層であるバッファ層４０４及びソース電極層又はドレイン電極層４０
５ａ、４０５ｂに加熱処理を行う。加熱処理により酸化物半導体層から金属層へと酸素原
子が移動するので、ソース電極層又はドレイン電極層４０５ａ、４０５ｂと接する第１の
領域４０９ａ、４０９ｂは低抵抗化する。一方半導体層４０３のチャネル形成領域と接す
る第２の領域４０８は高抵抗なままである。よってバッファ層４０４に低抵抗領域である
第１の領域４０９ａ、４０９ｂ及び高抵抗領域である第２の領域４０８が形成される（図
２（Ｄ）参照。）。また、この加熱処理により、半導体層４０３のソース電極層又はドレ
イン電極層４０５ａ、４０５ｂと接する領域も、同様に酸化物半導体層から金属層へと酸
素原子が移動して、低抵抗領域４３５ａ、４３５ｂが形成される。
加熱処理は、２００℃～６００℃、代表的には３００℃～５００℃で行うと良い。例えば
、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
以上の工程で、図２（Ｅ）に示す逆スタガ型の薄膜トランジスタ４７０を作製することが
できる。また、薄膜トランジスタ４７０を覆い、バッファ層４０４に接する絶縁膜４０７
を形成している。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
（実施の形態２）
ここでは、実施の形態１において、チャネル形成領域を有する酸化物半導体層とバッファ
層とが異なるエッチング工程で加工された薄膜トランジスタを有する半導体装置の例を図
３及び図４に示す。従って、他は実施の形態１と同様に行うことができ、実施の形態１と
同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
図３（Ａ）は半導体装置の有する薄膜トランジスタ４７１の平面図であり、図３（Ｂ）は
図３（Ａ）の線Ｃ３－Ｃ４における断面図である。薄膜トランジスタ４７１は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電極層
４０１、ゲート絶縁層４０２、半導体層４０３、バッファ層４０４、ソース電極層又はド
レイン電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７１を覆い、バッフ
ァ層４０４に接する絶縁膜４０７が設けられている。
バッファ層４０４は、ソース電極層又はドレイン電極層４０５ａ、４０５ｂと接する低抵
抗領域である第１の領域４０９ａ、４０９ｂ、及び半導体層４０３のチャネル形成領域と
接する高抵抗領域である第２の領域４０８を有している。
薄膜トランジスタ４７１においては、バッファ層４０４は、半導体層４０３の端部を覆っ
てソース電極層又はドレイン電極層４０５ａ、４０５ｂの下に延在して形成されている。
図４（Ａ）乃至（Ｅ）は薄膜トランジスタ４７１の作製工程を示す断面図に相当する。
絶縁表面を有する基板である基板４００上にゲート電極層４０１を設け、ゲート電極層４
０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２上に、酸化物半導体膜を形成し、島状にエッチング加工して半導体層
４０３を形成する（図４（Ａ）参照。）。
島状に加工された半導体層４０３上を覆うように酸化物半導体膜４３６を形成し、酸化物
半導体膜４３６上に導電膜４３２を積層する（図４（Ｂ）参照。）。酸化物半導体膜４３
６は、実施の形態１における第２の酸化物半導体膜４３４と同様の膜であり、チタンを含
むＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる。酸化物半導体膜４３６は、酸化チタンを
含むＩｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いてスパッタ法により成膜する。
導電膜４３２の材料としては、酸素親和性の高い金属であるチタン膜を用いる。
酸化物半導体膜４３６、導電膜４３２をエッチング工程によりエッチングし、バッファ層
４０４、ソース電極層又はドレイン電極層４０５ａ、４０５ｂを形成する（図４（Ｃ）参
照。）。なお、バッファ層４０４は一部のみがエッチングされ、溝部（凹部）を有するバ
ッファ層４０４となる。
次に、酸化物半導体層であるバッファ層４０４及びソース電極層又はドレイン電極層４０
５ａ、４０５ｂに加熱処理を行う。加熱処理により酸化物半導体層から金属層へと酸素原
子が移動するので、ソース電極層又はドレイン電極層４０５ａ、４０５ｂと接する第１の
領域４０９ａ、４０９ｂは低抵抗化する。一方半導体層４０３のチャネル形成領域と接す
る第２の領域４０８は高抵抗なままである。よってバッファ層４０４に低抵抗領域である
第１の領域４０９ａ、４０９ｂ及び高抵抗領域である第２の領域４０８が形成される（図
４（Ｄ）参照。）。
加熱処理は、２００℃～６００℃、代表的には３００℃～５００℃で行うと良い。例えば
、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
以上の工程で、図４（Ｅ）に示す逆スタガ型の薄膜トランジスタ４７１を作製することが
できる。また、薄膜トランジスタ４７１を覆い、バッファ層４０４に接する絶縁膜４０７
を形成している。
このように、薄膜トランジスタの作製工程において、エッチング加工の工程順を変化させ
ることで、形状の異なる薄膜トランジスタを種々作製することができる。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
（実施の形態３）
半導体装置及び半導体装置の作製方法の他の例を図５及び図６を用いて説明する。本実施
の形態は、実施の形態１及び２において、バッファ層の材料及び作製方法が異なる例であ
る。従って、他は実施の形態１及び２と同様に行うことができ、実施の形態１及び２と同
一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
図５（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図５（Ｂ）は
図５（Ａ）の線Ｄ１－Ｄ２における断面図である。薄膜トランジスタ４６０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電極層
４５１、ゲート絶縁層４５２、半導体層４５３、バッファ層４５４、ソース電極層又はド
レイン電極層４５５ａ、４５５ｂを含む。また、薄膜トランジスタ４６０を覆い、バッフ
ァ層４５４に接する絶縁膜４５７が設けられている。
バッファ層４５４は、ソース電極層又はドレイン電極層４５５ａ、４５５ｂと接する低抵
抗領域である第１の領域４５９ａ、４５９ｂ、及び半導体層４５３のチャネル形成領域と
接する高抵抗領域である第２の領域４５８を有している。
バッファ層４５４は膜内に抵抗分布を有し、半導体層４５３のチャネル形成領域上に設け
られる第２の領域４５８の電気伝導度は半導体層４５３のチャネル形成領域の電気伝導度
より低く、ソース電極層又はドレイン電極層４５５ａ、４５５ｂと接する第１の領域４５
９ａ、４５９ｂの電気伝導度は半導体層４５３のチャネル形成領域の電気伝導度より高い
。また、バッファ層４５４及び半導体層４５３は、ゲート絶縁層４５２よりも電気伝導度
が高い（抵抗が低い）。よって、電気伝導度は高い順から、バッファ層４５４の低抵抗領
域（第１の領域４５９ａ、４５９ｂ）、半導体層４５３のチャネル形成領域、バッファ層
４５４の高抵抗領域（第２の領域４５８）、ゲート絶縁層４５２となる。
バッファ層４５４は、低抵抗な第１の領域４５９ａ、４５９ｂを金属領域、及び高抵抗な
第２の領域４５８を金属酸化領域で構成されている膜である。このようなバッファ層４５
４は、金属膜を形成後、その金属膜に選択的に酸化処理を行うことで形成することができ
る。
図６（Ａ）乃至（Ｅ）は薄膜トランジスタ４６０の作製工程を示す断面図を示す。
基板４５０上にゲート電極層４５１を形成し、ゲート電極層４５１上にゲート絶縁層４５
２を形成する。
ゲート絶縁層４５２上に、酸化物半導体膜４６３を形成し、酸化物半導体膜４６３上に金
属膜４６４を順に積層する（図６（Ａ）参照。）。
酸化物半導体膜４６３としてＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜を用いる。酸化物半導体
膜４６３は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲットを用いてスパッタ法により
成膜する。
金属膜４６４は、高抵抗領域を形成するために作製工程において選択的に酸化処理が可能
な材料であればよく、タンタル（Ｔａ）やアルミニウム（Ａｌ）を用いることができる。
金属膜４６４としてタンタル膜を形成する。
酸化物半導体膜４６３、金属膜４６４をフォトリソグラフィ工程により島状の酸化物半導
体層である半導体層４５３、バッファ層４５４に加工する。
ゲート絶縁層４５２、半導体層４５３、及びバッファ層４５４上に導電膜４６２を形成す
る（図６（Ｂ）参照。）。
導電膜４６２をエッチング工程によりエッチングし、ソース電極層又はドレイン電極層４
５５ａ、４５５ｂを形成する（図６（Ｃ）参照。）。
次に、バッファ層４５４に選択的に酸化処理を行う。酸化処理としては、プラズマ処理や
薬液による改質処理を行えばよい。バッファ層４５４のソース電極層又はドレイン電極層
４５５ａ、４５５ｂに覆われていない領域に酸化処理として酸素プラズマ処理を行い、高
抵抗な金属酸化領域を形成する。この金属酸化領域はバッファ層４５４において半導体層
４５３のチャネル形成領域と接する第２の領域４５８である。一方、ソース電極層又はド
レイン電極層４５５ａ、４５５ｂと接する第１の領域４５９ａ、４５９ｂは酸化処理され
ないので、低抵抗な金属領域のままである。よってバッファ層４５４に低抵抗領域である
第１の領域４５９ａ、４５９ｂ及び高抵抗領域である第２の領域４５８が形成される（図
６（Ｄ）参照。）。
その後、２００℃～６００℃、代表的には３００℃～５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により半導体層４５
３を構成するＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体の原子レベルの再配列が行われる。こ
の熱処理（光アニール等も含む）は、半導体層４５３中におけるキャリアの移動を阻害す
る歪みを解放できる。なお、上記の熱処理を行うタイミングは、酸化物半導体膜４６３の
形成後であれば特に限定されない。
また、ソース電極層又はドレイン電極層４５５ａ、４５５ｂに酸素親和性の高い金属であ
るチタン膜を用いるため、この加熱処理により、半導体層４５３のソース電極層又はドレ
イン電極層４５５ａ、４５５ｂと接する領域では、実施の形態１及び２と同様に酸化物半
導体層から金属層へと酸素原子が移動して、低抵抗領域４６５ａ、４６５ｂが形成される
。
以上の工程で、図６（Ｅ）に示す半導体層４５３をチャネル形成領域とする逆スタガ型の
薄膜トランジスタ４６０を作製することができる。また、薄膜トランジスタ４６０を覆い
、バッファ層４５４に接する絶縁膜４５７を形成している。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
（実施の形態４）
ここでは、実施の形態３において、チャネル形成領域を有する酸化物半導体層とバッファ
層とが異なるエッチング工程で加工された薄膜トランジスタを有する半導体装置の例を図
７及び図８に示す。従って、他は実施の形態３と同様に行うことができ、実施の形態３と
同一部分又は同様な機能を有する部分、及び工程の繰り返しの説明は省略する。
図７（Ａ）は半導体装置の有する薄膜トランジスタ４８０の平面図であり、図７（Ｂ）は
図７（Ａ）の線Ｄ３－Ｄ４における断面図である。薄膜トランジスタ４８０は逆スタガ型
の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電極層
４５１、ゲート絶縁層４５２、半導体層４５３、バッファ層４５４、ソース電極層又はド
レイン電極層４５５ａ、４５５ｂを含む。また、薄膜トランジスタ４８０を覆い、バッフ
ァ層４５４に接する絶縁膜４５７が設けられている。
バッファ層４５４は、ソース電極層又はドレイン電極層４５５ａ、４５５ｂと接する低抵
抗領域である第１の領域４５９ａ、４５９ｂ、及び半導体層４５３のチャネル形成領域と
接する高抵抗領域である第２の領域４５８を有している。
バッファ層４５４は半導体層４５３上のチャネル形成領域及び近傍を選択的に覆うように
形成されている。半導体層４５３において、バッファ層４５４で覆われていない露出領域
はソース電極層又はドレイン電極層４５５ａ、４５５ｂと直接接しており、ソース電極層
又はドレイン電極層４５５ａ、４５５ｂと接する領域は低抵抗領域４６５ａ、４６５ｂと
なっている。
バッファ層４５４は、低抵抗な第１の領域４５９ａ、４５９ｂを金属領域、及び高抵抗な
第２の領域４５８を金属酸化領域で構成されている膜である。このようなバッファ層４５
４は、金属膜を形成後、その金属膜に選択的に酸化処理を行うことで形成することができ
る。
図８（Ａ）乃至（Ｅ）は薄膜トランジスタ４８０の作製工程を示す断面図を示す。
基板４５０上にゲート電極層４５１を形成し、ゲート電極層４５１上にゲート絶縁層４５
２を形成する。
ゲート絶縁層４５２上に、酸化物半導体膜を形成し、フォトリソグラフィ工程により島状
に加工して半導体層４５３を形成する。半導体層４５３上に金属膜４６４を形成する（図
８（Ａ）参照。）。金属膜４６４としてタンタル膜を形成する。
金属膜４６４をフォトリソグラフィ工程により加工し、半導体層４５３を選択的に覆うバ
ッファ層４５４を形成する。バッファ層４５４は、半導体層４５３のチャネル形成領域及
びその近傍を覆うように選択的に形成される。
ゲート絶縁層４５２、半導体層４５３、及びバッファ層４５４上に導電膜４６２を形成す
る（図８（Ｂ）参照。）。
導電膜４６２をエッチング工程によりエッチングし、ソース電極層又はドレイン電極層４
５５ａ、４５５ｂを形成する（図８（Ｃ）参照。）。
次に、バッファ層４５４に選択的に絶縁化処理を行う。バッファ層４５４のソース電極層
又はドレイン電極層４５５ａ、４５５ｂに覆われていない領域に酸化処理として酸素プラ
ズマ処理を行い、高抵抗な金属酸化領域を形成する。この金属酸化領域はバッファ層４５
４において半導体層４５３のチャネル形成領域と接する第２の領域４５８である。一方、
ソース電極層又はドレイン電極層４５５ａ、４５５ｂと接する第１の領域４５９ａ、４５
９ｂは酸化処理されないので、低抵抗な金属領域のままである。よってバッファ層４５４
に低抵抗領域である第１の領域４５９ａ、４５９ｂ及び高抵抗領域である第２の領域４５
８が形成される（図８（Ｄ）参照。）。
その後、２００℃～６００℃、代表的には３００℃～５００℃の熱処理を行うと良い。例
えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
また、ソース電極層又はドレイン電極層４５５ａ、４５５ｂに酸素親和性の高い金属であ
るチタン膜を用いるため、この加熱処理により、半導体層４５３のソース電極層又はドレ
イン電極層４５５ａ、４５５ｂと接する領域では、実施の形態１及び２と同様に酸化物半
導体層から金属層へと酸素原子が移動して、低抵抗領域４６５ａ、４６５ｂが形成される
。
以上の工程で、図８（Ｅ）に示す半導体層４５３をチャネル形成領域とする逆スタガ型の
薄膜トランジスタ４８０を作製することができる。また、薄膜トランジスタ４８０を覆い
、バッファ層４５４に接する絶縁膜４５７を形成している。
このように、薄膜トランジスタの作製工程において、エッチング加工の工程順を変化させ
ることで、形状の異なる薄膜トランジスタを種々作製することができる。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
（実施の形態５）
薄膜トランジスタを含む半導体装置の作製工程について、図９乃至図１６を用いて説明す
る。
図９（Ａ）において、透光性を有する基板１００にはバリウムホウケイ酸ガラスやアルミ
ノホウケイ酸ガラスなどのガラス基板を用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極層１０１の端部にテーパー形状が形成されるようにエッチ
ングする。この段階での断面図を図９（Ａ）に示した。なお、この段階での平面図が図１
１に相当する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、
モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選
ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金
膜、または上述した元素を成分とする窒化物で形成することが望ましい。また、アルミニ
ウム（Ａｌ）や銅（Ｃｕ）などの低抵抗導電性材料で形成する場合は、Ａｌ単体では耐熱
性が劣り、また腐蝕しやすい等の問題点があるので上記耐熱性導電性材料と組み合わせて
形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に成膜する。ゲート絶縁層１
０２はスパッタ法などを用い、膜厚を５０～２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタ法により酸化シリコン膜を用い、１００ｎｍ
の厚さで形成する。勿論、ゲート絶縁層１０２はこのような酸化シリコン膜に限定される
ものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル
膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても
良い。
次に、ゲート絶縁層１０２上に、第１の酸化物半導体膜１３３（第１のＩｎ－Ｇａ－Ｚｎ
－Ｏ系非単結晶膜）を成膜する。プラズマ処理後、大気に曝すことなく第１のＩｎ－Ｇａ
－Ｚｎ－Ｏ系非単結晶膜を成膜することは、ゲート絶縁層と半導体膜の界面に粉状物質（
パーティクル、ごみともいう）を付着させない点で有用である。ここでは、直径８インチ
のＩｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：Ｚｎ
Ｏ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐ
ａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス
直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
第１のＩｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜の膜厚は、５ｎｍ～２００ｎｍとする。第１の
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜の膜厚は、１００ｎｍとする。
次いで、大気に曝すことなく、チタンを含む第２の酸化物半導体膜１３４（チタンを含む
Ｉｎ－Ｇａ－Ｚｎ－Ｏ系非単結晶膜）をスパッタ法で成膜する（図９（Ｂ）参照。）。第
２の酸化物半導体膜１３４はチタンを含むＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体ターゲッ
トを用いてスパッタ法により成膜する。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ
装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種
類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置
や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ
法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分
とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に
基板にも電圧をかけるバイアススパッタ法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、第１の酸化物半
導体膜１３３及び第２の酸化物半導体膜１３４をエッチングする。例えば燐酸と酢酸と硝
酸を混ぜた溶液を用いたウェットエッチングにより、不要な部分を除去して半導体層１０
３、酸化物半導体層１１１を形成する。なお、ここでのエッチングは、ウェットエッチン
グに限定されずドライエッチングを用いてもよい。なお、この段階での平面図が図１２に
相当する。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウエットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液、ア
ンモニア過水（過酸化水素：アンモニア：水＝５：２：２）などを用いることができる。
また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウエットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次いで、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングに
より不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホ
ールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設け
る。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と
直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する
場合にコンタクトホールを形成する。
次に、半導体層１０３及び酸化物半導体層１１１上に金属材料からなる導電膜１３２をス
パッタ法や真空蒸着法で形成する（図９（Ｃ）参照。）。
導電膜１３２の材料としては、酸素親和性の高い金属であるチタン膜を用いる。また、チ
タン膜上にＡｌ、Ｃｒ、Ｔａ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分と
する合金か、上述した元素を組み合わせた合金膜などを積層してもよい。
次に、第４のフォトリソグラフィ工程を行い、レジストマスク１３１を形成し、エッチン
グにより不要な部分を除去してソース電極層又はドレイン電極層１０５ａ、１０５ｂ、バ
ッファ層１０４、及び第２の端子１２２を形成する（図１０（Ａ）参照。）。この際のエ
ッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜
１３２としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝
酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア
過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、
Ｔｉ膜の導電膜１３２をエッチングしてソース電極層又はドレイン電極層１０５ａ、１０
５ｂを形成する。このエッチング工程において、酸化物半導体層１１１の露出領域も一部
エッチングされ、バッファ層１０４となる。よってソース電極層又はドレイン電極層１０
５ａ、１０５ｂの間のバッファ層１０４の半導体層１０３のチャネル形成領域上の第２の
領域は膜厚の薄い領域となる。図１０（Ａ）においては、ソース電極層又はドレイン電極
層１０５ａ、１０５ｂ、バッファ層１０４のエッチングをアンモニア過水のエッチング材
によって一度に行うため、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及びバッ
ファ層１０４の端部は一致し、連続的な構造となっている。またウェットエッチングを用
いるために、エッチングが等方的に行われ、ソース電極層又はドレイン電極層１０５ａ、
１０５ｂの端部はレジストマスク１３１より後退している。
次に、レジストマスク１３１を除去し、酸化物半導体層であるバッファ層１０４及びソー
ス電極層又はドレイン電極層１０５ａ、１０５ｂに加熱処理を行う。加熱処理により酸化
物半導体層から金属層へと酸素原子が移動するので、ソース電極層又はドレイン電極層１
０５ａ、１０５ｂと接する第１の領域１０９ａ、１０９ｂは低抵抗化する。一方半導体層
１０３のチャネル形成領域と接する第２の領域１１２は高抵抗なままである。よってバッ
ファ層１０４に低抵抗領域である第１の領域１０９ａ、１０９ｂ及び高抵抗領域である第
２の領域１１２が形成される（図１０（Ｂ）参照。）。また、この加熱処理により、半導
体層１０３のソース電極層又はドレイン電極層１０５ａ、１０５ｂと接する領域も、同様
に酸化物半導体層から金属層へと酸素原子が移動して、低抵抗領域が形成される。
加熱処理は、２００℃～６００℃、代表的には３００℃～５００℃で行うと良い。例えば
、窒素雰囲気下で３５０℃、１時間の熱処理を行う。
以上の工程で薄膜トランジスタ１７０が作製できる。なお、この段階での平面図が図１３
に相当する。
また、この第４のフォトリソグラフィ工程において、ソース電極層又はドレイン電極層１
０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子
１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース
配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次いで、薄膜トランジスタ１７０を覆う保護絶縁層１０７を形成する。保護絶縁層１０７
はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン
膜、酸化アルミニウム膜、酸化タンタル膜などを用いることができる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、保護絶縁層１０
７のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホー
ル１２５を形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタ
クトホール１２７、第１の端子１２１に達するコンタクトホール１２６も形成する。この
段階での断面図を図１０（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このよう
な材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは
残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、第６のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
また、この第６のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び保護絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容量
が形成される。
また、この第６のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明
導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子
１２１上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用
の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の
入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図１０（Ｃ）に示す。なお、こ
の段階での平面図が図１４に相当する。
また、図１５（Ａ１）、図１５（Ａ２）は、この段階でのゲート配線端子部の断面図及び
平面図をそれぞれ図示している。図１５（Ａ１）は図１５（Ａ２）中のＥ１－Ｅ２線に沿
った断面図に相当する。図１５（Ａ１）において、保護絶縁膜１５４上に形成される透明
導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１５（Ａ１
）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソー
ス配線と同じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり
、透明導電膜１５５で導通させている。なお、図１０（Ｃ）に図示した透明導電膜１２８
と第１の端子１２１とが接触している部分が、図１５（Ａ１）の透明導電膜１５５と第１
の端子１５１が接触している部分に対応している。
また、図１５（Ｂ１）、及び図１５（Ｂ２）は、図１０（Ｃ）に示すソース配線端子部と
は異なるソース配線端子部の平面図及び断面図をそれぞれ図示している。また、図１５（
Ｂ１）は図１５（Ｂ２）中のＦ１－Ｆ２線に沿った断面図に相当する。図１５（Ｂ１）に
おいて、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する
接続用の端子電極である。また、図１５（Ｂ１）において、端子部では、ゲート配線と同
じ材料で形成される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０
の下方にゲート絶縁層１５２を介して重なる。電極層１５６は第２の端子１５０とは電気
的に接続しておらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティ
ング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のため
の容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して
透明導電膜１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして６回のフォトリソグラフィ工程により、６枚のフォトマスクを使用して、ボトム
ゲート型のｎチャネル型薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、本発明は、図１４の画素構成に限定されず、図１４とは異なる平面図の例を図１６
に示す。図１６では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁
膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及
び容量配線と接続する第３の端子は省略することができる。なお、図１６において、図１
４と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍、好ましくは２倍以上にすることで動作特性を改
善する、所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎチャネル型のトランジスタは、酸化物半導体膜をチャネル形成領域
に用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができ
る。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。
チャネル形成領域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジス
タの電気特性は安定化し、オフ電流の増加などを防止することができる。一方、ソース電
極層及びドレイン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト
抵抗が低く、オン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄
膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態６）
上記実施の形態１、２、５において、バッファ層として用いる酸化物半導体層としてＩｎ
－Ｇａ－Ｚｎ－Ｏ系非単結晶膜のかわりに、他の酸化物半導体膜を用いてもよい。
例えば、Ｍを他の金属元素とするＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）膜を用いてもよい。
なお、Ｍは、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）か
ら選ばれた一の金属元素又はガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガ
ン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた複数の金属元素を示す。例えばＭとして、
ＧａとＮｉ又はＧａとＦｅなど、Ｇａ以外の上記金属元素が含まれる場合がある。また、
上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、
Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。なお、
Ｍで示す金属元素、及び上記不純物元素は酸化物半導体膜の成膜時に含まれて、ＩｎＭＯ
３（ＺｎＯ）ｍ（ｍ＞０）膜となる。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ－Ｓｎ－Ｚｎ－
Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓ
ｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ
－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を適用してもよい。
上記酸化物半導体層にチタン、モリブデン、又はマンガンの金属元素を含ませると、酸化
物半導体層は高抵抗化し、バッファ層に用いることができる。
なお、本明細書中において、バッファ層に含む、チタン、モリブデン、又はマンガンの元
素はバッファ層の成膜時に含ませるものとする。例えばチタン、モリブデン、又はマンガ
ンを含むターゲットを用いて、スパッタ法によりバッファ層を形成する。
上記のような高抵抗領域及び低抵抗領域を有するバッファ層を設けると、チャネル形成領
域と接する領域のバッファ層は高抵抗化領域であるので、薄膜トランジスタの電気特性は
安定化し、オフ電流の増加などを防止することができる。一方、ソース電極層及びドレイ
ン電極層と接する領域のバッファ層は低抵抗領域であるので、コンタクト抵抗が低く、オ
ン電流は高くすることができる。よって、電気特性が高く信頼性のよい薄膜トランジスタ
を有する半導体装置とすることが可能となる。
以上の工程により、半導体装置として信頼性の高い半導体装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを用いて駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、シ
ステムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜
を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、
あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１８を用いて
説明する。図１８（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態５
で示したバッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、
４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によ
って封止した、パネルの平面図であり、図１８（Ｂ）は、図１８（Ａ１）（Ａ２）のＭ－
Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１８（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１８（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２
１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態５で示したバッファ層及び酸化物半
導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１
乃至４、６に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トラ
ンジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステル
フィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するため
に設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１
は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続され
る。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０
３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４０
０５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ～
１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さ
い。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素
子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。ま
た、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や
作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮
光膜を設けてもよい。
また、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向
上させるため、上記実施の形態で得られた薄膜トランジスタを保護膜や平坦化絶縁膜とし
て機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、
保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐため
のものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、
酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよ
い。保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すれば
よい。
ここでは、保護膜として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２
０の一層目として、スパッタ法を用いて酸化珪素膜を形成する。保護膜として酸化珪素膜
を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防
止に効果がある。
また、保護膜の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目とし
て、スパッタ法を用いて窒化珪素膜を形成する。保護膜として窒化珪素膜を用いると、ナ
トリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させること
を抑制することができる。
また、保護膜を形成した後に、半導体層のアニール（３００℃～４００℃）を行ってもよ
い。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ－ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ－Ｏ－Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法
、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン
印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイ
フコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベ
ークする工程で同時に、半導体層のアニール（３００℃～４００℃）を行ってもよい。絶
縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製
することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層
及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介し
て電気的に接続されている。
また図１８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２２は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図２２は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ－ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置として電子ペーパーの例を示す。
実施の形態１乃至６の酸化物半導体層を用いた薄膜トランジスタは、スイッチング素子と
電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに適用することが
できる。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、
紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能
という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶
表示装置には必要な偏光板、対向基板も必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至６の薄膜ト
ランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図１７は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態５で示す薄膜トランジス
タと同様に作製でき、バッファ層及び酸化物半導体層を含む信頼性の高い薄膜トランジス
タである。また、実施の形態１乃至４、６で示す薄膜トランジスタも本実施の形態の薄膜
トランジスタ５８１として適用することもできる。
図１７の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６の間に封止される薄膜トランジスタ５８１はボトムゲート構造の
薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７
と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。
第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９
０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設け
られており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図１７参
照。）。第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当
する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電
位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子
を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ～２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備
する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこと
が可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２０は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素
に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、
発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４
０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一
方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆
動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、
ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０
７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。
発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一
基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略する
ことも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域
とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、
駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるような
ビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。
駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも
高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、
（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２０と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４
の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４
０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向し
きい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデ
オ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジ
スタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジス
タ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子
６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ
型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）（Ｂ）（Ｃ）の
半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実
施の形態５で示す薄膜トランジスタと同様に作製でき、バッファ層及び酸化物半導体層を
含む信頼性の高い薄膜トランジスタである。また、実施の形態１乃至４、６で示す薄膜ト
ランジスタをＴＦＴ７００１、７０１１、７０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そ
して、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取
り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対
側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発
光素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発
せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、
発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続さ
れており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極
７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いる
ことができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７
００４は、単数の層で構成されていても、複数の層が積層されるように構成されていても
どちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸
送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設け
る必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、
例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜
鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、
インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添
加したインジウム錫酸化物などの透光性を有する導電性導電膜を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７
０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の
、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された
透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており
、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７
０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽
膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度（好ましくは、５ｎｍ～３０ｎｍ程度）とする。例えば２０ｎｍの膜
厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７
０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層される
ように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図
２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして
遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定さ
れない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）
では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、
発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、
陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕
事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は
、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として
用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成
されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０
２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成す
ることができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的
に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接
続されている構成であってもよい。
なお半導体装置は、図２１に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図１９を用いて説明する。図１９（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図１９（Ｂ）は、図１９（Ａ）のＨ－Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図１９（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態５で示したバッファ層及び酸化物半
導体層を含む信頼性の高い薄膜トランジスタを適用することができる。また実施の形態１
乃至４、６に示す薄膜トランジスタを適用してもよい。薄膜トランジスタ４５０９、４５
１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、
窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソー
ス電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリル
フィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回
路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回
路のみ、或いは一部のみを別途形成して実装しても良く、図１９の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製す
ることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２３、図２４に示す。
図２３（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙
の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する電
子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れるこ
となく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成として
もよい。
また、図２３（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が
紙の印刷物である場合には、広告の交換は人手によって行われるが、本明細書に開示する
電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることがで
きる。また表示も崩れることなく安定した画像が得られる。なお、広告は無線で情報を送
受信できる構成としてもよい。
また、図２４は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、
筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐
体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動
作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能
となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２４では表示部２７０５）に文章を表示し、左側の表示部
（図２４では表示部２７０７）に画像を表示することができる。
また、図２４では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１１）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型
ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられ
る。
図２５（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２５（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒
体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像デー
タを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２６（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２６（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備え
ている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細書
に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成
とすることができる。図２６（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプ
ログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信
を行って情報を共有する機能を有する。なお、図２６（Ａ）に示す携帯型遊技機が有する
機能はこれに限定されず、様々な機能を有することができる。
図２６（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図２７（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２７（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２７（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２７（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部、腕に対するバンド部の固定状態を調節する調節部９２
０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されている。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えば押すとインタネット用のプログラムが起動され
るスイッチなど、操作スイッチ９２０３を用いて各ファンクションを対応づけることがで
きる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、又は操作
スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、図
２７（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指な
どで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２７（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリーなどの
記憶装置などを備えた構成として、テレビ放送をメモリーに録画できる。また、図２７（
Ｂ）に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２７（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量が限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２７（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。

Claims (4)

  1. チャネル形成領域を有する第１の酸化物半導体膜と、ソース電極又はドレイン電極との間に、ＩｎとＡｌとＺｎとを有する第２の酸化物半導体膜を有し、前記第１の酸化物半導体膜は、前記第２の酸化物半導体膜を介して前記ソース電極又はドレイン電極と電気的に接続されるトランジスタであって、
    前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜と重ならず且つ前記ソース電極又はドレイン電極と接する領域を有し、
    前記第２の酸化物半導体膜において前記ソース電極又はドレイン電極と接する領域は、前記第２の酸化物半導体膜において前記第１の酸化物半導体膜と接する領域と比較して低抵抗であるトランジスタ。
  2. 請求項１において、
    前記第２の酸化物半導体膜は、前記第１の酸化物半導体膜の端部を覆う領域を有するトランジスタ。
  3. 請求項１又は２において、
    前記第１の酸化物半導体膜は、Ｉｎと、Ｇａと、Ｚｎとを有するトランジスタ。
  4. 請求項１乃至３のいずれか一において、
    前記ソース電極又はドレイン電極は、亜鉛と比較して標準電極電位が小さい金属を有するトランジスタ。
JP2020190075A 2009-03-06 2020-11-16 トランジスタ Active JP7032507B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022026661A JP2022060492A (ja) 2009-03-06 2022-02-24 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009053399 2009-03-06
JP2009053399 2009-03-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019045359A Division JP2019087766A (ja) 2009-03-06 2019-03-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022026661A Division JP2022060492A (ja) 2009-03-06 2022-02-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2021036610A JP2021036610A (ja) 2021-03-04
JP7032507B2 true JP7032507B2 (ja) 2022-03-08

Family

ID=42677432

Family Applications (10)

Application Number Title Priority Date Filing Date
JP2010046034A Active JP5504008B2 (ja) 2009-03-06 2010-03-03 半導体装置
JP2012253292A Active JP5264025B2 (ja) 2009-03-06 2012-11-19 半導体装置
JP2014051377A Active JP5750176B2 (ja) 2009-03-06 2014-03-14 半導体装置
JP2015100083A Active JP6009037B2 (ja) 2009-03-06 2015-05-15 半導体装置
JP2016178494A Withdrawn JP2017005269A (ja) 2009-03-06 2016-09-13 半導体装置
JP2017027080A Expired - Fee Related JP6246963B2 (ja) 2009-03-06 2017-02-16 液晶表示装置
JP2017104116A Withdrawn JP2017152744A (ja) 2009-03-06 2017-05-26 液晶表示装置
JP2019045359A Withdrawn JP2019087766A (ja) 2009-03-06 2019-03-13 半導体装置
JP2020190075A Active JP7032507B2 (ja) 2009-03-06 2020-11-16 トランジスタ
JP2022026661A Withdrawn JP2022060492A (ja) 2009-03-06 2022-02-24 半導体装置

Family Applications Before (8)

Application Number Title Priority Date Filing Date
JP2010046034A Active JP5504008B2 (ja) 2009-03-06 2010-03-03 半導体装置
JP2012253292A Active JP5264025B2 (ja) 2009-03-06 2012-11-19 半導体装置
JP2014051377A Active JP5750176B2 (ja) 2009-03-06 2014-03-14 半導体装置
JP2015100083A Active JP6009037B2 (ja) 2009-03-06 2015-05-15 半導体装置
JP2016178494A Withdrawn JP2017005269A (ja) 2009-03-06 2016-09-13 半導体装置
JP2017027080A Expired - Fee Related JP6246963B2 (ja) 2009-03-06 2017-02-16 液晶表示装置
JP2017104116A Withdrawn JP2017152744A (ja) 2009-03-06 2017-05-26 液晶表示装置
JP2019045359A Withdrawn JP2019087766A (ja) 2009-03-06 2019-03-13 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022026661A Withdrawn JP2022060492A (ja) 2009-03-06 2022-02-24 半導体装置

Country Status (5)

Country Link
US (10) US8492757B2 (ja)
JP (10) JP5504008B2 (ja)
KR (10) KR101671210B1 (ja)
CN (3) CN105140292B (ja)
TW (8) TWI841145B (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
KR101949670B1 (ko) 2009-10-09 2019-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR20140074404A (ko) 2009-11-20 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN104867984B (zh) 2009-12-28 2018-11-06 株式会社半导体能源研究所 制造半导体装置的方法
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
WO2012008080A1 (ja) * 2010-07-14 2012-01-19 シャープ株式会社 薄膜トランジスタ基板
JP5723262B2 (ja) * 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
JP5685989B2 (ja) * 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
WO2012117936A1 (ja) 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
CN103477441B (zh) * 2011-04-18 2016-05-18 夏普株式会社 薄膜晶体管、显示面板和薄膜晶体管的制造方法
KR101845508B1 (ko) 2011-04-27 2018-04-05 삼성전자주식회사 반도체 소자의 제조 방법
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
WO2013005604A1 (ja) 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9627439B2 (en) 2011-07-13 2017-04-18 Rutgers, The State University Of New Jersey ZnO-based system on glass (SOG) for advanced displays
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6004308B2 (ja) * 2011-08-12 2016-10-05 Ｎｌｔテクノロジー株式会社 薄膜デバイス
CN102969362B (zh) * 2011-09-01 2016-03-30 中国科学院微电子研究所 高稳定性非晶态金属氧化物tft器件
CN102629628B (zh) * 2011-09-29 2016-06-01 京东方科技集团股份有限公司 一种tft阵列基板及其制造方法和液晶显示器
WO2013061895A1 (en) * 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
JP6019330B2 (ja) * 2012-02-09 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
JP6110693B2 (ja) * 2012-03-14 2017-04-05 株式会社半導体エネルギー研究所 半導体装置
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR102113160B1 (ko) 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024808A1 (en) 2012-08-10 2014-02-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102227591B1 (ko) * 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
CN102931091A (zh) * 2012-10-25 2013-02-13 深圳市华星光电技术有限公司 一种主动矩阵式平面显示装置、薄膜晶体管及其制作方法
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9246011B2 (en) * 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014135478A (ja) * 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR101795194B1 (ko) * 2012-12-28 2017-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터 및 그의 제조 방법
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
CN103474473B (zh) * 2013-09-10 2016-02-03 深圳市华星光电技术有限公司 一种薄膜晶体管开关及其制造方法
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015097586A1 (en) * 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI559555B (zh) * 2014-03-13 2016-11-21 國立臺灣師範大學 薄膜電晶體及其製造方法
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
JP2016015475A (ja) * 2014-06-13 2016-01-28 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
US20160240563A1 (en) * 2015-02-13 2016-08-18 Electronics And Telecommunications Research Institute Semiconductor device and method of fabricating the same
DE112016000030T5 (de) 2015-04-13 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld, Datenprozessor und Herstellungsverfahren für ein Anzeigefeld
CN106684125B (zh) * 2015-11-05 2020-05-08 群创光电股份有限公司 显示设备
CN109313726B (zh) * 2015-12-30 2023-07-11 谷歌有限责任公司 使用电介质减薄来减少量子设备中的表面损耗和杂散耦合
US10333004B2 (en) * 2016-03-18 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module and electronic device
JP6179912B2 (ja) * 2016-06-10 2017-08-16 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス及びその製造方法
CN106057679A (zh) * 2016-06-17 2016-10-26 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管的制作方法
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
US10854612B2 (en) 2018-03-21 2020-12-01 Samsung Electronics Co., Ltd. Semiconductor device including active region with variable atomic concentration of oxide semiconductor material and method of forming the same
KR102583619B1 (ko) * 2018-06-29 2023-09-26 엘지디스플레이 주식회사 유기발광표시장치
JP2020087961A (ja) * 2018-11-15 2020-06-04 株式会社アルバック 積層構造体及び積層構造体の製造方法
CN110118767B (zh) * 2019-04-16 2020-07-14 华中科技大学 一种材料光学跃迁分析方法及系统
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
CN110444602A (zh) * 2019-08-05 2019-11-12 深圳市华星光电半导体显示技术有限公司 一种氧化物薄膜晶体管的制备方法及阵列基板
CN110600553A (zh) * 2019-08-09 2019-12-20 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法
KR20210049225A (ko) 2019-10-24 2021-05-06 삼성디스플레이 주식회사 표시 장치
CN110627506B (zh) * 2019-10-29 2022-06-17 哈尔滨理工大学 一种结合3D打印制备Cf/SiC晶舟的方法
CN111584639B (zh) * 2020-05-09 2021-11-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及薄膜晶体管基板的制备方法
US20210376156A1 (en) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Company Limited Raised source/drain oxide semiconducting thin film transistor and methods of making the same
US11757047B2 (en) 2020-05-29 2023-09-12 Taiwan Semiconductor Manufacturing Company Limited Semiconducting metal oxide transistors having a patterned gate and methods for forming the same

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007519256A (ja) 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP2007284342A (ja) 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ
JP2008205469A (ja) 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008219008A (ja) 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
US20080258141A1 (en) 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
US20080258140A1 (en) 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法

Family Cites Families (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US732356A (en) * 1903-02-04 1903-06-30 Frank S Betz Massaging instrument.
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP3175225B2 (ja) * 1991-09-05 2001-06-11 カシオ計算機株式会社 薄膜トランジスタの製造方法
EP0530834B1 (en) 1991-09-05 1996-12-04 Casio Computer Company Limited Thin-film transistor and method of manufacturing the same
US5334859A (en) 1991-09-05 1994-08-02 Casio Computer Co., Ltd. Thin-film transistor having source and drain electrodes insulated by an anodically oxidized film
EP0544069B1 (en) 1991-11-26 1997-11-12 Casio Computer Company Limited Thin-film transistor panel and method of manufacturing the same
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3363301B2 (ja) 1995-03-08 2003-01-08 シャープ株式会社 強誘電体薄膜被覆基板及びその製造方法及び強誘電体薄膜被覆基板によって構成された不揮発性メモリ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269518B1 (ko) * 1997-12-29 2000-10-16 구본준 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020920B1 (en) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP4558121B2 (ja) * 1999-01-11 2010-10-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) * 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100532080B1 (ko) 2001-05-07 2005-11-30 엘지.필립스 엘시디 주식회사 비정질 인듐 틴 옥사이드 식각용액 및 이를 이용한 액정표시소자의 제조방법
JP2003017706A (ja) * 2001-07-02 2003-01-17 Idemitsu Kosan Co Ltd Ｔｆｔ基板、それを用いた液晶表示装置及びその製造方法
JP3694737B2 (ja) 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003298062A (ja) 2002-03-29 2003-10-17 Sharp Corp 薄膜トランジスタ及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2003347400A (ja) * 2002-05-30 2003-12-05 Asahi Kasei Corp 半導体パターンの形成方法
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
JP4259979B2 (ja) 2003-10-22 2009-04-30 新光電気工業株式会社 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法
JP4377706B2 (ja) * 2004-01-26 2009-12-02 シャープ株式会社 薄膜半導体装置の製造方法
CN103121799A (zh) 2004-03-09 2013-05-29 出光兴产株式会社 溅射靶、透明导电膜、薄膜晶体管、薄膜晶体管基板及其制造方法及液晶显示装置
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
CN101640254B (zh) 2004-05-21 2016-01-20 株式会社半导体能源研究所 发光元件和发光设备
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7389709B2 (en) 2004-06-30 2008-06-24 Moog Inc. Reverse transfer system ball-screw, and electro-mechanical actuator employing same
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP2006190757A (ja) * 2005-01-05 2006-07-20 Konica Minolta Holdings Inc 有機半導体層の形成方法および有機薄膜トランジスタの製造方法
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006313776A (ja) 2005-05-06 2006-11-16 Seiko Epson Corp 薄膜半導体装置、電子機器、および薄膜半導体装置の製造方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
KR20060133834A (ko) 2005-06-21 2006-12-27 엘지.필립스 엘시디 주식회사 산화아연을 박막트랜지스터의 액티브층으로 사용하는액정표시소자의 제조방법
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
KR100729043B1 (ko) * 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
KR100786498B1 (ko) * 2005-09-27 2007-12-17 삼성에스디아이 주식회사 투명박막 트랜지스터 및 그 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
CN1979091A (zh) * 2005-12-02 2007-06-13 鸿富锦精密工业（深圳）有限公司 光学测量系统
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7936595B2 (en) 2005-12-31 2011-05-03 Institute Of Physics, Chinese Academy Of Sciences Close shaped magnetic multi-layer film comprising or not comprising a metal core and the manufacture method and the application of the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) * 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP5196813B2 (ja) * 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
FR2905117B1 (fr) * 2006-08-24 2009-04-17 Sidel Participations Agencement pour le regroupement en rang de produits d'un lot sur un tapis de convoyage a haute cadence
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR100829570B1 (ko) * 2006-10-20 2008-05-14 삼성전자주식회사 크로스 포인트 메모리용 박막 트랜지스터 및 그 제조 방법
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP4392692B2 (ja) * 2006-12-01 2010-01-06 日本エアーテック株式会社 半導体ウエハー及び液晶ガラスエアー浮上搬送装置
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2008276211A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
JP5339772B2 (ja) * 2007-06-11 2013-11-13 富士フイルム株式会社 電子ディスプレイ
JP5242083B2 (ja) * 2007-06-13 2013-07-24 出光興産株式会社 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US20090001881A1 (en) 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101576813B1 (ko) 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JPWO2009028453A1 (ja) * 2007-08-31 2010-12-02 コニカミノルタホールディングス株式会社 薄膜トランジスタ
US20110006297A1 (en) 2007-12-12 2011-01-13 Idemitsu Kosan Co., Ltd. Patterned crystalline semiconductor thin film, method for producing thin film transistor and field effect transistor
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101490112B1 (ko) 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963026B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN101308904A (zh) * 2008-07-16 2008-11-19 电子科技大学 一种有机薄膜晶体管及其制备方法
TWI413260B (zh) * 2008-07-31 2013-10-21 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101489652B1 (ko) 2008-09-02 2015-02-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI633605B (zh) * 2008-10-31 2018-08-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011054812A (ja) * 2009-09-03 2011-03-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
EP2544237B1 (en) * 2009-09-16 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
KR20230174763A (ko) * 2009-11-13 2023-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
KR101824124B1 (ko) * 2009-11-28 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011065216A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
WO2011065210A1 (en) * 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR101329849B1 (ko) * 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
TWI615920B (zh) * 2010-08-06 2018-02-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
EP2428994A1 (en) * 2010-09-10 2012-03-14 Applied Materials, Inc. Method and system for depositing a thin-film transistor
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037268A (ja) 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2007519256A (ja) 2004-01-23 2007-07-12 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． ドープされた部分を有する堆積チャネル領域を含むトランジスタ
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007284342A (ja) 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ＺｎＯ半導体薄膜及びＺｎＯ薄膜トランジスタの製造方法、並びにその方法を適用したＺｎＯ薄膜トランジスタ
JP2009528670A (ja) 2006-06-02 2009-08-06 財団法人高知県産業振興センター 半導体機器及びその製法
JP2008205469A (ja) 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008219008A (ja) 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
US20080258141A1 (en) 2007-04-19 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and flat panel display having the same
US20080258140A1 (en) 2007-04-20 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor including selectively crystallized channel layer and method of manufacturing the thin film transistor

Also Published As

Publication number Publication date
US10700213B2 (en) 2020-06-30
CN103066130B (zh) 2015-10-28
CN101826558B (zh) 2015-08-19
TWI476916B (zh) 2015-03-11
KR101431057B1 (ko) 2014-08-21
TW201639176A (zh) 2016-11-01
TWI685115B (zh) 2020-02-11
KR102284947B1 (ko) 2021-08-03
JP2017005269A (ja) 2017-01-05
JP2019087766A (ja) 2019-06-06
KR20200090685A (ko) 2020-07-29
US8916870B2 (en) 2014-12-23
JP2014168062A (ja) 2014-09-11
TW201810689A (zh) 2018-03-16
TW201108415A (en) 2011-03-01
US8492757B2 (en) 2013-07-23
KR101833710B1 (ko) 2018-03-05
US20200321470A1 (en) 2020-10-08
KR101671210B1 (ko) 2016-11-01
JP2015179861A (ja) 2015-10-08
TWI487114B (zh) 2015-06-01
TW201526247A (zh) 2015-07-01
US11309430B2 (en) 2022-04-19
KR102659825B1 (ko) 2024-04-23
CN103066130A (zh) 2013-04-24
US20140291675A1 (en) 2014-10-02
CN105140292B (zh) 2018-08-31
US20100224873A1 (en) 2010-09-09
US20170033232A1 (en) 2017-02-02
TW201320349A (zh) 2013-05-16
JP6009037B2 (ja) 2016-10-19
US20160204269A1 (en) 2016-07-14
JP5264025B2 (ja) 2013-08-14
US20220190166A1 (en) 2022-06-16
KR101781362B1 (ko) 2017-09-25
TW202333386A (zh) 2023-08-16
JP2010232647A (ja) 2010-10-14
KR20190033503A (ko) 2019-03-29
TWI553882B (zh) 2016-10-11
US20190214499A1 (en) 2019-07-11
US20180286986A1 (en) 2018-10-04
KR20160121484A (ko) 2016-10-19
US20150137119A1 (en) 2015-05-21
CN105140292A (zh) 2015-12-09
JP2017152744A (ja) 2017-08-31
JP2013055354A (ja) 2013-03-21
JP6246963B2 (ja) 2017-12-13
JP5750176B2 (ja) 2015-07-15
KR20230019173A (ko) 2023-02-07
KR101671212B1 (ko) 2016-11-01
KR101962604B1 (ko) 2019-03-27
CN101826558A (zh) 2010-09-08
KR20130006582A (ko) 2013-01-17
KR20150034152A (ko) 2015-04-02
TWI746962B (zh) 2021-11-21
KR20210096041A (ko) 2021-08-04
US11715801B2 (en) 2023-08-01
US9496414B2 (en) 2016-11-15
US9324878B2 (en) 2016-04-26
US20130299826A1 (en) 2013-11-14
TWI614905B (zh) 2018-02-11
JP2021036610A (ja) 2021-03-04
KR20180021031A (ko) 2018-02-28
JP2017107226A (ja) 2017-06-15
JP5504008B2 (ja) 2014-05-28
TWI841145B (zh) 2024-05-01
TWI790708B (zh) 2023-01-21
TW202145587A (zh) 2021-12-01
US10236391B2 (en) 2019-03-19
US8872175B2 (en) 2014-10-28
TW201929238A (zh) 2019-07-16
KR20100100636A (ko) 2010-09-15
US9991396B2 (en) 2018-06-05
KR20170106270A (ko) 2017-09-20
JP2022060492A (ja) 2022-04-14

Similar Documents

Publication Publication Date Title
JP7032507B2 (ja) トランジスタ
JP7030223B2 (ja) 表示装置
JP6460604B2 (ja) 半導体装置の作製方法
JP6140342B2 (ja) 半導体装置の作製方法
JP2022063270A (ja) 半導体装置
JP2022048215A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220224

R150 Certificate of patent or registration of utility model

Ref document number: 7032507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150