TW201622116A - 垂直堆疊式影像感測器 - Google Patents

Abstract

本發明揭示一種具有一光電二極體晶片及一電晶體陣列晶片的垂直堆疊式影像感測器。該光電二極體晶片包括至少一光電二極體，及自該光電晶體晶片之一頂部表面垂直延伸的一傳送閘。該影像感測器進一步包括堆疊於該光電二極體晶片上的一電晶體陣列晶片。該電晶體陣列晶片包括控制電路及儲存節點。該影像感測器進一步包括垂直地堆疊於該電晶體陣列晶片上的一邏輯晶片。該傳送閘將資料自該至少一光電二極體傳達至該電晶體陣列晶片，且該邏輯晶片選擇性地啟動該垂直傳送閘、重設閘、源極隨耦器閘及列選擇閘。

Description

垂直堆疊式影像感測器

本發明大體上係關於電子器件，且更具體而言係關於電子器件的影像感測器。

攝影機及其他影像記錄器件常常使用一或多個影像感測器，諸如電荷耦合器件(CCD)感測器或互補金氧半導體(CMOS)影像感測器。典型CMOS影像感測器可包括像素之二維陣列，在該二維陣列處，每一像素可包括諸如光電二極體的光偵測器及一或多個電晶體以啟動每一像素。影像感測器可以滾動快門組態或全域快門組態來實施。

在滾動快門中，影像感測器內之每一像素以逐列方式擷取光，且所擷取光接著被逐列讀出至處理器。在此組態中，時間延遲可存在於第一像素列擷取來自場景之光的時間與最後像素列擷取來自場景之光的時間之間。因此，若在第一像素列與最後像素列之間存在場景之移動，則可擷取移動為模糊線或其他運動假影。在全域快門中，每一像素同時擷取光(亦即，具有相同積分週期)，且接著像素將光傳送至儲存組件，直至像素可由處理器讀出。在全域快門組態中，相較於滾動快門，運動被更好地擷取並在影像中再生，此係由於每一像素在準確地同時擷取光。然而，在此組態中，影像感測器通常必須包括每一像素之儲存空間，前述情形可需要對於影像感測器的解析度之減少或 大小的增加。

舉例而言，影像感測器之解析度通常取決於像素之數目，像素數目愈高，則影像感測器之解析度愈高。然而，隨著解析度增加，影像感測器晶粒之大小常常亦增加。影像感測器之大小的增加在全域快門組態中尤其為真，其中每一像素包括光擷取元件(例如，光電二極體)及儲存組件。因此，相較於具有相同大小之滾動快門影像感測器，併有全域快門實施之影像快門通常具有較低解析度。

另外，許多影像感測器可犧牲增加之解析度以具有較小大小。舉例而言，諸如手機、平板電腦及其類似者的許多可攜式電子器件可包括攝影機，但攝影機之影像感測器可經設計以係儘可能小的。因此，可攜式器件之許多攝影機可具有具減低之解析度的影像感測器，使得攝影機可係儘可能小的。

本發明之實例可係一種用於一電子器件的影像感測器。該影像感測器包括在光電二極體晶片與電晶體陣列晶片之間分裂的像素陣列。該光電二極體晶片包括用於接收光的至少一光電二極體或光電閘。在一些實施例中，一傳送閘自該光電二極體晶片之一頂部表面垂直延伸。該影像感測器進一步包括與該光電二極體晶片連通的一電晶體陣列晶片。該電晶體陣列晶片包括與該至少一光電二極體連通之一浮動擴散節點、與該至少一光電二極體連通的一重設閘、與該浮動擴散節點連通的一源極隨耦器閘，及與該隨機隨耦器閘及該浮動擴散節點連通的一列選擇閘。該影像感測器進一步包括可操作地連接至電晶體陣列晶片且與該電晶體陣列晶片連通的邏輯晶片。該傳送閘將資料自該至少一光電二極體傳達至該電晶體陣列晶片，且該邏輯晶片選擇性地啟動該垂直傳送閘、重設閘、源極隨耦器閘及列選擇閘。

本發明之其他實例可係一種行動電子器件。該行動電子器件包 括一處理器；與該處理器連通之一顯示幕；與該處理器及該顯示幕連通的一記憶體組件；及與該處理器連通的至少一攝影機。該至少一攝影機包括透鏡及與該透鏡光學連通之至少一影像感測器，該影像感測器包含一三晶片垂直堆疊，該堆疊包括一控制電路晶片、一光電二極體晶片及一邏輯晶片。

本發明之又一實例包括一種影像感測器，該影像感測器包括一垂直及/或橫向傳送閘。在此等實施例中，該影像感測器可包括一或多個共用像素、像素架構內一或多個閘的不同摻雜，及貫穿積分變化之電荷傳送。

100‧‧‧電子器件

102‧‧‧第一攝影機

104‧‧‧第二攝影機

106‧‧‧外殼

108‧‧‧輸入/輸出按鈕//輸入部件//輸入部件

110‧‧‧顯示器

112‧‧‧閃光燈

114‧‧‧處理器

116‧‧‧儲存器或記憶體組件

118‧‧‧輸入/輸出介面//網路/連通介面

120‧‧‧電源

122‧‧‧感測器

124‧‧‧系統匯流排

126‧‧‧透鏡

128‧‧‧光

130‧‧‧影像感測器

132‧‧‧基板

134‧‧‧像素架構

136‧‧‧像素

138‧‧‧像素胞群組

140‧‧‧行選擇

142‧‧‧影像處理器

144‧‧‧列選擇

146‧‧‧行輸出線

148‧‧‧列選擇線

150‧‧‧影像處理組件

152‧‧‧電晶體陣列/保持控制電路

154‧‧‧光電二極體

156‧‧‧重設閘

158‧‧‧傳送閘

160‧‧‧源極隨耦器(SF)閘

162‧‧‧重設閘/列選擇閘

163‧‧‧浮動擴散節點

164‧‧‧參考電壓節點

166‧‧‧參考電壓源(Vdd)/參考電壓

168‧‧‧電荷儲存組件

170‧‧‧光電二極體晶片/像素晶片

172‧‧‧電晶體陣列晶片/電晶體陣列

173‧‧‧邏輯晶片

178‧‧‧抗輝散閘

180‧‧‧半導體傳送通道

181‧‧‧隔離物

182‧‧‧氧化物層/多晶矽層

183‧‧‧汲極區

184‧‧‧多晶層

185‧‧‧底部氧化物層

186‧‧‧金屬層

187‧‧‧基底摻雜區

188‧‧‧像素分離器/分離材料

190‧‧‧儲存閘

192‧‧‧儲存節點

236a‧‧‧像素

236b‧‧‧像素

236c‧‧‧像素

236d‧‧‧像素

238‧‧‧像素胞

252‧‧‧控制電路

254a‧‧‧光電二極體

254b‧‧‧光電二極體

254c‧‧‧光電二極體

254d‧‧‧光電二極體

257‧‧‧汲極

258a‧‧‧啟動或觸發電晶體/第一觸發閘

258b‧‧‧啟動或觸發電晶體

258c‧‧‧啟動或觸發電晶體

258d‧‧‧啟動或觸發電晶體

260‧‧‧互連件

261a‧‧‧儲存閘

261b‧‧‧儲存閘

261c‧‧‧儲存閘

261d‧‧‧儲存閘

262‧‧‧第二傳送電晶體

262a‧‧‧傳送電晶體

262b‧‧‧傳送電晶體

262c‧‧‧傳送電晶體

262d‧‧‧傳送電晶體

263‧‧‧浮動擴散節點

278a‧‧‧抗輝散閘

278b‧‧‧抗輝散閘

278c‧‧‧抗輝散閘

278d‧‧‧抗輝散閘

279‧‧‧抗輝散/重設閘

280‧‧‧連通路徑

282‧‧‧連通路徑

284‧‧‧連通路徑

286‧‧‧連通路徑

288a‧‧‧浮動擴散節點

288b‧‧‧浮動擴散節點

288c‧‧‧浮動擴散節點

288d‧‧‧浮動擴散節點

290‧‧‧轉換增益調整閘/第一增益調整閘

292‧‧‧轉換增益調整閘

294‧‧‧轉換增益調整閘

301‧‧‧方法

302a‧‧‧儲存節點

302b‧‧‧儲存節點

302c‧‧‧儲存節點

302d‧‧‧儲存節點

304a‧‧‧儲存傳送閘

304b‧‧‧儲存傳送閘

304c‧‧‧儲存傳送閘

304d‧‧‧儲存傳送閘

306a‧‧‧混合閘

306b‧‧‧混合閘

306c‧‧‧混合閘

326a‧‧‧像素

326b‧‧‧像素

326c‧‧‧像素

326d‧‧‧像素

327‧‧‧結束狀態

350‧‧‧金屬及介電層/中間層/連接層

352‧‧‧結合墊

354‧‧‧矽穿孔(TSV)

360‧‧‧彩色濾光片陣列(CFA)

364‧‧‧金屬或導電跡線

366‧‧‧介電質跡線

374‧‧‧記憶體晶片

376‧‧‧金屬連接件/金屬層或連接件

400‧‧‧方法

416‧‧‧結束狀態

500‧‧‧方法

602‧‧‧儲存節點

604‧‧‧儲存節點電晶體/傳送閘

618‧‧‧晶片間連接件

620‧‧‧第一肖特基觸點

622‧‧‧第二肖特基觸點

636‧‧‧像素電路

649‧‧‧p型摻雜通道區/p型摻雜井

651‧‧‧p型摻雜基板

652‧‧‧第二重設閘

653‧‧‧浮動擴散節點

654‧‧‧光電二極體/n型摻雜光電二極體源極

655‧‧‧n型摻雜汲極/汲極

656‧‧‧第一重設閘

658‧‧‧觸發電晶體/環形閘

660‧‧‧SF閘

661‧‧‧p型基板

662‧‧‧列選擇閘/傳送閘

663‧‧‧n型基底

665‧‧‧源極

667‧‧‧p型摻雜井

670‧‧‧第一淺摻雜區

672‧‧‧第二淺摻雜區

680‧‧‧屏蔽件

681‧‧‧晶片間連接件

682‧‧‧屏蔽件

683‧‧‧金屬連接件

685‧‧‧結合墊

687‧‧‧結合墊

702‧‧‧儲存節點

702a‧‧‧儲存節點

702b‧‧‧儲存節點

702c‧‧‧儲存節點

702d‧‧‧儲存節點

704‧‧‧儲存節點傳送閘

762‧‧‧接收傳送閘

C1‧‧‧電容器

C2‧‧‧電容器

C3‧‧‧電容器

C4‧‧‧電容器

D‧‧‧深度

T1‧‧‧厚度

T2‧‧‧厚度

T3‧‧‧厚度

T4‧‧‧厚度

T5‧‧‧厚度

T6‧‧‧厚度

T7‧‧‧厚度

圖1A為包括一或多個攝影機之電子器件的正透視圖。

圖1B為圖1A之電子器件的後透視圖。

圖2為圖1A之電子器件的簡化方塊圖。

圖3為圖1A之電子器件的沿著圖1A中之線3-3獲得的橫截面圖。

圖4A為電子器件之攝影機的影像感測器架構之簡化圖。

圖4B為圖4A之像素架構的說明單一像素的放大視圖。

圖5為圖4A之像素的簡化示意圖。

圖6為圖5之像素的說明垂直傳送閘的示意圖。

圖7為圖6之示意圖的說明在光電二極體晶片與電晶體陣列晶片之間延伸之垂直傳送閘的方塊圖。

圖8為影像感測器的說明包括光電二極體晶片、電晶體陣列晶片及邏輯晶片的晶片堆疊之簡化方塊圖。

圖9A為說明影像感測器之簡化結構且特別是光電二極體晶片與電晶體陣列晶片之間的傳送閘的方塊圖。

圖9B為說明具有四個像素之像素胞的簡化結構之方塊圖，從而說明光電二極體晶片與電晶體陣列晶片之間的傳送閘。

圖10為傳送閘之沿著圖9A中之線10-10獲得的橫截面圖。

圖11為光電二極體晶片上之像素與包括光電二極體晶片上之儲存閘之電晶體陣列晶片的簡化圖。

圖12A為具有共用控制電路之像素胞的簡化示意圖。

圖12B為包括圖12A之共用架構的影像感測器之簡化橫截面。

圖12C為包括共用浮動擴散節點之四個像素的單色模式影像感測器之像素共用架構的簡化示意圖。

圖12D為用於實施全域快門單色模式影像感測器之像素共用架構的簡化示意圖。

圖12E為說明操作雙模式影像感測器之方法的流程圖。

圖13為包括多個控制通路之共用像素架構之另一實例的簡化示意圖。

圖14為具有共用架構之影像感測器的簡化示意圖，該共用架構包括具有可調整轉換增益的浮動擴散節點。

圖15A為具有共用控制電路及全域快門組態之像素胞的簡化示意圖。

圖15B為全域快門共用架構組態的簡化示意圖。

圖15C說明包括每一像素之儲存節點及可調整轉換增益的共用像素架構之另一實例。

圖16A為包括有效全域快門組態之四像素胞的簡化示意圖。

圖16B為圖16A之示意圖的時序圖。

圖17A為包括兩像素混合組態之影像感測器的簡化示意圖。

圖17B為四個或方形像素混合組態的簡化示意圖。

圖18為說明包括三個晶片堆疊陣列之影像感測器的簡化圖。

圖19A為說明電晶體陣列晶片及光電二極體晶片在初始連接在一起之後的簡化方塊圖。

圖19B為電晶體陣列晶片及光電二極體晶片在已使電晶體陣列晶片薄化之後的簡化方塊圖。

圖19C為操作地連接至邏輯晶片之電晶體陣列晶片及光電二極體晶片的簡化方塊圖。

圖19D為操作地連接一起的電晶體陣列晶片、邏輯晶片及光電二極體晶片在光電二極體晶片已被薄化之後的簡化方塊圖。

圖20為說明影像感測器之製造製程的第一實例之流程圖。

圖21A為說明電晶體陣列晶片及邏輯晶片在操作地連接在一起之後的簡化方塊圖。

圖21B為說明操作地連接在一起之邏輯晶片及電晶體陣列晶片在使電晶體陣列晶片變薄情況下的簡化方塊圖。

圖21C為說明操作地連接至光電二極體晶片的邏輯晶片與電晶體陣列晶片的簡化方塊圖。

圖21D為說明操作地連接在一起之邏輯晶片、電晶體陣列晶片及光電二極體晶片在使光電二極體晶片變薄情況下的簡化方塊圖。

圖21E為包括光電二極體晶片、電晶體陣列晶片及邏輯晶片之影像感測器堆疊的簡化方塊圖。

圖22為說明影像感測器之製造製程的第二實例之流程圖。

圖23A為說明包括四晶片堆疊之影像感測器的簡化方塊圖。

圖23B為說明包括四晶片堆疊之影像感測器的另一實例之簡化方塊圖。

圖24A為包括用於晶片間連接之經不同摻雜之觸點的像素電路的簡化示意圖。

圖24B為圖24A之光電二極體晶片及電晶體陣列晶片的說明第一及第二肖特基觸點以及環形閘結構的簡化橫截面。

圖24C為圖24B之光電二極體晶片的俯視圖。

圖25A為包括晶片間觸點之淺摻雜區的像素電路的簡化示意圖。

圖25B為說明圖25A之電路的摻雜方案的簡化方塊圖。

圖26為說明越過像素電路自光電二極體朝向浮動擴散節點之電位增加的電位圖。

圖26A為包括定位於電晶體陣列晶片上之儲存節點的像素電路之簡化示意圖。

圖26B為說明堆疊有包括光屏蔽件之電晶體陣列晶片的光電二極體晶片的圖。

圖26C為說明堆疊有包括複數個光屏蔽層之電晶體陣列晶片的光電二極體晶片的圖。

圖27說明具有動態可調整全井容量之影像感測器之像素的實例示意圖。

圖28為說明用於調整影像感測器之一或多個光電二極體之全井容量的方法之流程圖。

概述

本發明可表現為用於攝影機及其他電子器件之影像感測器的形式。本發明之許多實施例包括影像感測器，該影像感測器具有傳送閘以在影像感測器中之光電二極體與彼等光電二極體之讀出電路之間連通。在一些實施例中，傳送閘可經垂直定向(如下文更詳細地論述)，且在其他實施例中，傳送閘可經橫向定向。傳送閘之定向可基於待實施之所要實施例以及影像感測器之所要大小、形狀及功能性來選擇。

在一些實施例中，影像感測器可包括具有兩個或兩個以上晶片的像素陣列，該等晶片堆疊在一起且與垂直閘結構互連。換言之，像素陣列可被分裂成兩個晶片，例如，具有光電二極體之一個晶片及具有讀出電路及電晶體陣列的另一晶片。舉例而言，第一晶片可首先包 括光電二極體，且可垂直堆疊於第一晶片上的第二晶片可包括電晶體陣列。垂直傳送閘可將兩個晶片連通地耦接在一起。藉由包括在分離晶片上之電晶體陣列，可使最大化光電二極體曝光區域，此係由於第一晶片可能並非必須包括用於電晶體陣列的空間。此節省之空間可用於額外像素或增加每一光電二極體的井大小。

在一些實施例中，影像感測器可進一步包括堆疊於電晶體陣列晶片之頂部上的諸如邏輯晶片的第三晶片。電晶體陣列晶片、光電二極體晶片及邏輯晶片可經由一或多個垂直傳送閘、金屬至金屬(或其他導電材料)觸點及/或矽穿孔連通。在一些個例中，諸如電晶體陣列晶片及邏輯晶片的兩個晶片可經由一個連通連接(例如，矽穿孔)連通，且第三晶片(例如，光電二極體晶片)可經由另一連接件(例如，垂直傳送閘)與另外兩個晶片中的一者連通。另外，在一些實施例中，影像感測器可包括堆疊於邏輯晶片上的第四晶片。舉例而言，影像感測器可包括堆疊於邏輯晶片上的記憶體晶片。

在其他實施例中，光電二極體晶片及電晶體陣列晶片可經由環形閘結構連通。環形閘結構可形成於光電二極體晶片上，且晶片間連接件(諸如導電線)可垂直延伸以與電晶體陣列晶片連接。在此實例中，光電二極體晶片及電晶體陣列晶片可各自包括經由晶片間連接件連接在一起的一或多個肖特基觸點。肖特基觸點中之每一者可以三井結構形成以減少洩漏電流。舉例而言，每一觸點可由井包圍，該井具有與觸點之摻雜材料相反的摻雜材料(例如，n型摻雜觸點藉由p型摻雜之井包圍)。肖特基觸點允許光電二極體晶片與電晶體陣列晶片之間的晶片間連接件經釘紮，前述情形可控制光電二極體之空乏電壓及電荷儲存量。另外，在正向偏壓同時，肖特基觸點可係全空乏的，此係由於影像感測器之作用中區域大小及摻雜可針對使作用中區全空乏需要的偏壓經最佳化。換言之，摻雜量及區域可經判定以對應於來自 光電二極體之預期電荷傳送。光電二極體晶片與電晶體陣列晶片之間的觸點之摻雜類型可基於影像感測器之所要像素架構而發生變化。

在另一實例中，形成傳送閘並與傳送閘連通之節點的摻雜濃度、摻雜深度及節點作用中區域可經控制，使得電荷傳送節點在重設與傳送後之間可具有實質相同狀態。舉例而言，影像感測器可包括形成電荷儲存節點之淺摻雜區，其中摻雜濃度可為相對高的。換言之，淺摻雜區中之每一者可經高度摻雜，但具有薄的厚度或深度。小型大小但高摻雜濃度可允許電荷自儲存節點被完全傳送，從而減少所擷取影像內的雜訊及錯誤。

在一些實施例中，影像感測器之每一節點的釘紮電位可自光電二極體朝向浮動擴散節點增加。換言之，每一節點之摻雜濃度可自光電二極體朝向浮動擴散節點增加。在此等實施例中，電壓空乏位準自光電二極體朝向浮動擴散節點增加，前述情形可允許電荷在光電二極體至浮動擴散節點之間被更容易地傳送(在浮動擴散節點處，電壓空乏位準最終可被讀出)。

在一些實施例中，亦可向經堆疊影像感測器提供具有較小像素大小的全域快門。此情形係可能的，此係由於儲存來自光電二極體之電荷的儲存節點可定位於光電二極體曝光區域上方，因此維持光電二極體區域之大小，儘管額外組件包括於影像感測器中。另外，在一些全域快門操作中，可需要額外電晶體以操作像素。舉例而言，儲存閘可包括控制至儲存節點中之電荷之進入及退出的一或多個電晶體。在此等實施例中，影像感測器可允許此等額外電晶體定位於光電二極體上方，且因此不減少第一晶片上允許用於光電二極體的表面區域或空間。

另外，經堆疊影像感測器可包括一或多個屏蔽件，前述屏蔽件可用以光學及/或電隔離儲存組件(其可用以實施全域快門)。舉例而 言，影像感測器可在其背面上被照明，且儲存組件可定位於電晶體陣列晶片上，且金屬屏蔽件可定位於光電二極體晶片與電晶體陣列晶片之間。在此實例中，儲存組件或節點可與曝光至光電二極體之光源光學隔離，前述情形可減少歸因於儲存組件被曝光至光而可引入至由影像感測器擷取之影像中的假影。金屬屏蔽件可防止光污染(例如，並非由光電二極體在積分期間擷取的光)進入儲存節點中並破壞儲存於儲存節點中的資料。此情形可減少歸因於光電二極體晶片內經反射之光或在積分之後進入光電二極體晶片中之光的錯誤。

在其他實施例中，影像感測器可包括可藉由相鄰像素共用之一或多個組件。舉例而言，一或多個儲存節點或電晶體可由數個像素群組共用。繼續此實例，在全域快門實施中，像素群組內每一共用像素的電荷可被依序傳送至儲存節點，且每一像素群組(例如，像素胞)可經全域存取。作為另一實例，選擇像素胞內之像素可加總在一起以諸如在低光期間產生最大信號。

在一些實施例中，包括共用像素架構，像素胞之電荷可藉由與其他像素共用一些像素的電荷而重新得到平衡。舉例而言，像素胞內之選擇像素可經重設，且儲存於胞內之其他像素之光電二極體中的電荷可經分佈(至少部分)以重設像素。使電荷在像素當間重新平衡可允許影像感測器之敏感度在無對攝影機內之孔隙控制的要求情況下經動態調整。

本發明亦可包括製造影像感測器之方法的實例。在包括垂直傳送閘之實施例中，經堆疊影像感測器在一些個例中可經製造，使得晶片中之每一者可具有實質相同之晶粒大小，且可在晶圓層級進行堆疊。在晶圓層級堆疊晶片相較於習知可影像感測器可減少總體大小/模組大小，以及增強像素/感測器功能。另外，因為影像感測器(例如，光電二極體及電晶體邏輯)之某些功能可被分離至離散晶片中， 所以每一晶片可針對特定功能經最佳化。

在一些實施例中，影像感測器可經組態以使轉換增益發生變化，從而基於照亮及其他操作條件而使像素信號最佳化或增強。舉例而言，因為光電二極體已與電晶體陣列分離，所以可用於每一像素之矽的量經增加，前述情形允許使用其他組件。在一些個例中，不同浮動擴散節點可基於像素電荷位準進行選擇(例如，經由多工程序)，或浮動擴散區域可經由轉換增益控制閘連接至電容器或類似組件。

詳細描述

現轉至諸圖，將更詳細地論述影像感測器及用於併有影像感測器之說明性電子器件。圖1A為包括影像感測器之電子器件100的正視圖。圖1B為電子器件100之後視圖。電子器件100可包括第一攝影機102、第二攝影機104、外殼106、顯示器110，及輸入/輸出按鈕108。電子器件100可實質為任何類型之電子或計算器件，諸如(但不限於)電腦、膝上型電腦、平板電腦、智慧型電話、數位攝影機、印表機、掃描儀、複印機或其類似者。電子器件100亦可包括計算或電子器件的一或多個典型內部組件(圖中未示)，該等內部組件係諸如(但不限於)一或多個處理器、記憶體組件、網路介面等等。

如圖1中所展示，外殼106可形成電子器件100之外表面或局部外表面及對內部組件的保護套，且可至少部分包圍顯示器110。外殼106可由可操作地連接在一起的一或多個組件(諸如，前部件及後部件)形成，或可由操作地連接至顯示器110的單一件形成。

輸入部件108(其可係開關、按鈕、電容性感測器或其他輸入機構)允許使用者與電子器件100互動。舉例而言，輸入部件108可係變更音量、返回至主畫面及其類似者的按鈕或開關。電子器件100可包括一或多個輸入部件108及/或輸出部件，且每一部件可具有單一輸入或輸出功能或多個輸入/輸出功能。

顯示器110可操作地連接至電子器件100，或可連通地耦接至電子器件。顯示器110可提供電子器件100之視覺輸出及/或可起作用以接收至電子器件100的使用者輸入。舉例而言，顯示器110可為可偵測一或多個使用者輸入的多點觸控電容性感測螢幕。

電子器件100亦可包括數個內部組件。圖2為電子器件100的簡化方塊圖。電子器件100亦可包括一或多個處理器114、儲存器或記憶體組件116、輸入/輸出介面118、電源120及一或多個感測器122，前述各者中之每一者在下文又將予以論述。

處理器114可控制電子器件100的操作。處理器114可與電子器件100之實質所有組件直接或間接地連通。舉例而言，一或多個系統匯流排124或其他連通機構可提供以下各者之間的連通：處理器114，攝影機102、104，顯示器110，輸入部件108，感測器122等等。處理器114可係能夠處理、接收及/或傳輸指令的任何電子器件。舉例而言，處理器114可為微處理器或微型電腦。如本文中所描述，術語「處理器」意謂涵蓋單一處理器或處理單元、多個處理器或多個處理單元，或其他經合適組態之計算元件。

記憶體116可儲存可由電子器件100利用之電子資料。舉例而言，記憶體116可儲存對應於各種應用程式的電資料或內容，例如，音訊檔案、視訊檔案、文件檔案等等。記憶體116可係(例如)非揮發性儲存器、磁性儲存器媒體、光學儲存器媒體、磁-光學儲存器媒體、唯讀記憶體、隨機存取記憶體、可抹除可程式化記憶體或快閃記憶體。

輸入/輸出介面118可自使用者或一或多個其他電子器件接收資料。另外，輸入/輸出介面118可促進資料至使用者或其他電子器件的傳輸。舉例而言，在電子器件100為電話之實施例中，輸入/輸出介面118可用以自網路接收資料，或可用以經由無線或有線連接(網際網路、WiFi、藍芽及乙太網路係少許實例)發送並傳輸電子信號。在一 些實施例中，輸入/輸出介面118可支援多個網路或連通機制。舉例而言，在自WiFi或其他網路同時接收資料時，網路/連通介面118可在藍芽網路上與另一器件配對以將信號傳送至另一器件。

電源120可實質係能夠將能量提供至電子器件100的任何器件。舉例而言，電源120可係電池、可經組態以將電子器件100連接至諸如壁式插座之另一電源的連接線纜，或其類似者。

感測器122可包括實質任何類型之感測器。舉例而言，電子器件100可包括一或多個音訊感測器(例如，麥克風)、光感測器(例如，環境光感測器)、陀螺儀、加速度計，或其類似者。感測器122可用以將資料提供至處理器114，該資料可用以增強電子器件100之功能，或使前述功能發生變化。

參考圖1A及圖1B，電子器件100亦可包括一或多個攝影機102、104，且視需要包括攝影機的閃光燈112或光源。圖3為沿著圖1A中之線3-3獲得的一個攝影機102的簡化橫截面圖。儘管圖3說明第一攝影機102，但請注意第二攝影機104可實質類似於第一攝影機102。在一些實施例中，一個攝影機可包括全域快門組態之影像感測器，且一個攝影機可包括滾動快門組態之影像感測器。在其他實例中，一個攝影機可具有相較於另一攝影機中之影像感測器具較高解析度的影像感測器。參考圖3，攝影機102、104可包括與影像感測器130光學連通的透鏡126。透鏡126可操作地連接至外殼106並定位於影像感測器130上方。透鏡126可將其視場內之光128導引或透射至影像感測器130之光電二極體層(下文更詳細地論述)上。

影像感測器130可藉由基板132或其他支撐結構支撐於透鏡126下面。影像感測器130可將光128轉換成可表示來自經擷取場景之光的電信號。換言之，影像感測器130擷取經由透鏡126光學透射之光128為電信號。

影像感測器架構

現將更詳細地論述影像感測器130之說明性架構。圖4A為影像感測器130之架構的簡化示意圖。圖4B為具有圖4A之像素架構之像素的放大視圖。圖5為圖4A之像素的簡化示意圖。參考圖4A至圖5，影像感測器可包括影像處理組件150及像素架構134或像素陣列。此架構界定一或多個像素136及/或像素胞群組138(例如，分組在一起以形成拜爾像素或其他像素集合的像素136之群組)。像素架構134可經由一或多個行輸出線146與行選擇140連通，且經由一或多個列選擇線148與列選擇144連通。

列選擇144及/或行選擇140可與影像處理器142連通。影像處理器142可處理來自像素136之資料，且將該資料提供至處理器114及/或電子器件100的其他組件。應注意，在一些實施例中，影像處理器142可被併入於處理器114中，或與處理器114分離。列選擇144可選擇性地啟動特定像素136或像素群組，諸如某列上的所有像素136。行選擇140可選擇性地接收自選擇像素136或像素136之群組(例如，特定行的所有像素)輸出的資料。

參考圖5，每一像素136可包括電晶體陣列152或控制電路，及光電二極體154。光電二極體154可與透鏡126光學連通以接收經由透鏡透射的光。光電二極體154可吸收光，並將所吸收光轉換成電信號。光電二極體154可係基於電子之光電二極體或基於電洞之光電二極體。另外，應注意，術語光電二極體如本文中所使用意謂涵蓋實質上任何類型之光子或光偵測組件，諸如光電閘或其他光子敏感區。光電二極體154耦接至傳送閘158，傳送閘158將光電二極體154選擇性地連接至像素136的其餘控制電路152。

傳送閘158耦接至重設閘156及源極隨耦器(SF)閘160。重設閘162及SF閘160耦接至參考電壓節點164，該參考電壓節點164將兩個閘極 連接至參考電壓源(Vdd)166。列選擇閘162耦接至像素136之列選擇線148。包括電荷儲存組件168之浮動擴散節點163可耦接於傳送閘158與重設閘156與SF閘160之間。控制電路152(或電晶體陣列)可包括不同於展示於圖5中之彼等閘的額外閘。舉例而言，抗輝散閘可與光電二極體154連通以自光電二極體汲取超出飽和位準的電荷。

通常，在操作中，當攝影機102、104中之一者經致動以由使用者拍攝圖片時，參考電壓166施加至重設閘156及傳送閘158。當傳送閘158開啟時，光電二極體154內之電荷被汲取以使光電二極體空乏。在一些實施例中，攝影機102、104可不包括透鏡126上方之快門，且因此影像感測器130可恆定地曝光至光。在此等實施例中，光電二極體154在擷取所要影像之前必須經重設或空乏。一旦來自光電二極體154之電荷已空乏，傳送閘158及重設閘156便可被關斷，從而隔離光電二極體154。光電二極體154可接著開始積分並收集自透鏡126透射至影像感測器130的光128。隨著光電二極體154接收光，光電二極體154開始收集電荷(例如，空乏區隨著接收到來自光之電子而減少)。然而，光電二極體154內之電荷可保持於光電二極體154之井內，此係因為(連接光電二極體154)至控制電路150及其他閘的傳送閘158關斷。

一旦積分完成且光電二極體154已收集了來自透鏡126的光128，重設閘152便可接通以重設浮動擴散節點163。一旦浮動擴散163已被重設，重設閘156便可關斷，且傳送閘158可接通。來自光電二極體154之電荷可接著被傳送至浮動擴散節點163，且儲存於儲存組件168中。為了自光電二極體154讀出電荷(此處，經由浮動擴散163)，列選擇閘152及SF閘160可被啟動，且SF閘160放大浮動擴散163內且通過列選擇閘162的電荷，信號或電荷被提供至行輸出線146。

在滾動快門操作中，不同列中之光電二極體154可於不同時間被 曝光。因此，若場景內之一或多個物件正在移動，則隨著第一列及第二列被依序曝光，第一列相較於第二列可擷取影像的不同位置，前述情形可引起所感測影像中的運動假影。在全域快門操作中，額外儲存節點可經添加以儲存來自光電二極體154的電荷。在全域快門操作中，像素架構134內之每一列可經重設，或實質同時地曝光。每一像素亦可將電荷自光電二極體154同時傳送至儲存節點，且接著每一像素136可被逐列讀出。

垂直傳送閘

在一些實施例中，影像感測器130可包括像素陣列，該像素陣列包括兩晶片堆疊結構與在兩個晶片之間延伸的傳送閘158。在此實例中，每一像素之組件可被分裂成兩個分離晶片。在一些實施例中，在堆疊式結構內，影像感測器可進一步包括第三晶片(邏輯晶片)。圖6為影像感測器130之像素的說明影像感測器之晶片之劃分的示意圖。圖7為說明於圖6中之像素的包括抗輝散閘之簡化方塊圖。圖8為包括圖6之傳送閘結構的影像感測器130之簡化側向正視圖。參考圖6至圖8，影像感測器130可包括光電二極體晶片170及電晶體陣列晶片172，其中兩個晶片170、172經垂直堆疊。在此組態中，傳送閘158可在兩個晶片170、172之間垂直延伸以將兩個晶片連通地耦接在一起。

晶片中之每一者可包括頂部及底部表面以及厚度。在一些個例中，厚度之尺寸可小於每一各別晶片之表面或面的尺寸。如本文中所使用，術語「垂直堆疊式」意謂涵蓋光電二極體晶片、電晶體陣列晶片及/或邏輯晶片可經堆疊使得其抵靠彼此之面或表面越過厚度尺寸通常經對準的實施例。

在一些實施例中，光電二極體晶片170可包括光電二極體154且視需要抗輝散閘178，且電晶體陣列晶片172可包括控制電路150或電晶體陣列。傳送閘158可經由光電二極體晶片170與電晶體陣列晶片 172之間的連接件來界定。在一些實施例中，傳送閘158之汲極或電荷儲存節點(亦即，閘之連接至浮動擴散節點163的末端)可位於電晶體陣列晶片172上。此情形可允許光電二極體晶片170上之更多空間專用於每一像素的光電二極體。因此，光電二極體154之數目及/或其井大小可經增加，而不引起影像感測器130之表面區域中的繼發增加。另外，如下文將更詳細地論述，兩個晶片170、172可依據其專用功能而製造，例如，光電二極體晶片170可經製造以增加光電二極體功能的效能，前述情形可允許晶片針對其所要效能經最佳化。

影像感測器130且特別是傳送閘158的簡化結構說明於圖9A中。像素胞138之簡化結構說明於圖9B中。參考圖9A及圖9B，傳送閘158可自光電二極體晶片170(其可包括矽基板)延伸。傳送閘158可包括可藉由氧化物層182(例如，氧化矽)及多晶層184包圍的半導體傳送通道180。圖10為傳送閘158之沿著圖9A中之線10-10獲得的橫截面圖。如圖10中所展示，傳送通道180可由氧化物層182包圍，該氧化物層可被多晶層184包圍(至少部分)。

參考圖9A至圖10，金屬層186可將傳送通道180連接至電晶體陣列晶片172。金屬層186可包括定位於每一像素之連接件之間的一或多個隔離物181(參見圖9B)或絕緣障壁。隔離物181可有助於確保，來自一個光電二極體154之信號在至電晶體之傳送期間經非故意地傳送，或與來自相鄰光電二極體的信號相組合。

半導體傳送通道180之頂部可包括定位於其頂部上的汲極區183。在此實施例中，半導體傳送通道180可經p型摻雜，且汲極區183可經n型摻雜；然而，可預想到其他變化。繼續參考圖9A，底部氧化物層185可定位於光電二極體154與多晶層184之間。在此實施例中，基底摻雜區187可定位於底部氧化物層185與光電二極體154之間。

當啟動(例如，接通)傳送閘158時，金屬層186可促使電子經由傳 送通道180自光電二極體154流動。形成光電二極體154之矽基底形成傳送閘158之源極，其中矽傳送通道180充當電子之通道或通路，且汲極區183形成傳送閘158的汲極。此結構允許電子自光電二極體傳輸至電晶體陣列172(經由通道及金屬186觸點)。

傳送閘158結構可經由選擇性磊晶(EPI)製程來形成。舉例而言，閘極氧化層182可藉由EPI之熱氧化來形成。在此實例中，傳送閘158之臨限電壓可藉由調整EPI摻雜或離子植入而發生變化。在其他實施例中，傳送閘158可經由其他製程來形成。作為一項實例，非晶矽或多晶矽可形成傳送通道180，及/或多晶矽層182可經由金屬材料或其他半導體材料(諸如但不限於非晶矽、鉭或鎢)形成。光電二極體晶片170與電晶體陣列晶片172之間的金屬觸點可替代光電二極體晶片170與電晶體陣列晶片172之間的矽穿孔(TSV)而使用。藉由使用並不需要TSV之連接件，影像感測器130可用以產生大小較小的像素架構，此係由於光電二極體陣列170基板(例如，矽)可能並非足夠大到容納額外大小的通孔。換言之，光電二極體晶片170上之實質所有空間可用以收集光。請注意，在一些實施例中，除垂直傳送閘外或替代垂直傳送閘，亦可使用一或多個TSV。

再次參考圖8及圖9B，在一些實施例中，光電二極體陣列晶片170可包括每一像素136之其中界定的複數個光電二極體。舉例而言，形成光電二極體晶片170之基板可包括每一像素136之光電二極體154之間的像素分離器188的植入。像素分離器188可分離每一像素井與相鄰像素井，且可界定每一光電二極體154區域。作為一項實例，像素分析器188可係矽之植入。在此等實施例中，每一像素136之傳送閘158可形成於光電二極體晶片170的頂部表面上，但與相鄰傳送閘分開實質等於分離材料188之長度的距離。對於每一光電二極體154，光電二極體晶片170可包括經由分離垂直傳送閘158至電晶體陣列晶片172 的晶片間連接件。舉例而言，兩個晶片170、172之間連接件的數目可由像素之數目來判定。即，對於每一光電二極體154，光電二極體晶片及電晶體陣列可包括由每一光電二極體154感測之資料的連通通路或互連。使用矽穿孔來提供每一像素至其控制電路之連接將為困難的，且需要使影像感測器之大小增加。藉由垂直傳送閘，每一像素可具有其自己之至控制電路的連接件。然而，在其他實施例(參見例如圖16A)中，晶片間連接件的數目可被減少，此係由於像素集合之電路可被共用。

說明於圖8至圖10中之影像感測器130結構可提供增加之光子感測區域。此係因為影像感測器130之曝光至光之表面區域可包括僅光電二極體154，且可能不需要額外控制電路，諸如一或多個儲存節點或切換電晶體。因此，所曝光表面可針對光收集經最大化，而控制電路可定位於光收集區域後方。此情形可允許像素架構134具有與習知像素實質相同之曝光區域，但包括增加數目個像素136。相較於具有相同表面區域之習知像素，此情形可提供增加之敏感度及解析度。另外或替代地，每一光電二極體154之井大小可經增加以在不減少可定位於光電二極體晶片上的像素之數目情況下在達到飽和位準之前吸收更多光。

在一些實施例中，光電二極體晶片170可自背面進行照明，亦即，光電二極體晶片170之底部可與透鏡126光學連通。背部照明可允許光電二極體晶片170的包括光電二極體154之整個背表面曝光至光，而不使光被傳送閘158或電晶體陣列之組件阻斷。

在一些實施例中，影像感測器130可經進一步組態用於全域快門模式。圖11為光電二極體晶片170及包括儲存閘之電晶體陣列172晶片的簡化圖。參考圖11，每一像素136可包括界定儲存節點192的儲存閘190。儲存閘190可將來自光電二極體154之電荷儲存於儲存節點192區 中以允許全域快門操作。舉例而言，在全域快門操作中，影像感測器130之像素136中的每一者可同時開始電荷積分。在積分時段期間，光電二極體154中之每一者可累積對應於通過透鏡126透射之光的電荷，該光遭遇每一光電二極體154。在積分之後，儲存閘190可經啟動，且來自光電二極體154之電荷可被傳輸至儲存節點192(其在一些實施例中可形成為儲存閘190下面的經n型摻雜區)。來自光電二極體154之資料可保存於儲存節點192處，直至特定像素136易於被讀出。

當讀出像素136時，傳送閘158可經啟動以將電荷自儲存節點192傳送至浮動擴散163節點。一旦資料儲存於浮動擴散163中，像素136便可以與如上文關於圖6描述之方式實質相同的方式來操作，亦即，可依序讀出每一像素。在全域快門操作期間，所有像素136可實質同時擷取光，前述情形可減低影像中歸因於物件移動的假影。舉例而言，在每一像素經依序積分並讀出之滾動快門操作期間，若物件在第一像素列積分與最後列積分之間移動，則影像可具有模糊或失真之線。在圖11之影像感測器130中，像素同時擷取光，光接著經儲存，前述情形允許像素被依序讀出，但同時擷取光。

請注意，垂直堆疊式像素結構可允許影像感測器130實施全域快門模式而不需要解析度之顯著減少。舉例而言，具有全域快門模式之習知影像感測器可必須使用減少數目個像素，此係由於每一像素大小可必須增加以容納用於全域快門操作的額外電晶體及儲存節點。增加之像素大小可導致適配於特定影像感測器基板上的減少數目個像素。相反，圖11之影像感測器130可允許每一像素136處的儲存節點192而不犧牲光電二極體空間。此係因為傳送閘158經垂直地形成，且可不需要光電二極體晶片170上的空間。因此，與具有相同光曝光表面面積的習知影像感測器相比較，影像感測器130可用以擷取移動物件而不需要像素解析度的減少。

共用像素架構

在一些實施例中，可越過像素群組或像素胞共用每一像素之一或多個組件。使用堆疊式晶片組態(具體而言上文所說明之垂直傳送閘)可需要光電二極體晶片與電晶體陣列晶片之間的小間距晶片間連接件。舉例而言，在像素大小為小的個例中，可需要2μm以下之晶片間連接件。然而，藉由使像素群組共用一或多個組件，晶片間連接件之數目可被減少，前述情形可允許每一晶片間連接件的大小增加。舉例而言，像素電晶體共用(例如，共用源極隨耦器閘、重設閘及/或列選擇閘中之一或多者)減少每像素電晶體的數目。此減少允許較小像素大小及/或像素併像(binning)功能。使多個像素共用同一晶片間連接件亦可減少晶片間連接件的數目，且允許晶片間連接件之增加的大小，前述情形減少晶片間連接件製程的複雜性。請注意，影像感測器可在無垂直傳送閘情況下實施此等共用架構(例如，影像感測器可包括橫向傳送閘)。

圖12A為具有共用控制電路之像素胞的簡化示意圖。圖12B為包括圖12A之共用架構的影像感測器之簡化橫截面。參考圖12A及圖12B，像素236a、236b、236c、236d之群組可形成像素胞238。在像素胞238中，像素236a、236b、236c、236d中之每一者可包括不同之彩色濾光片，諸如紅色、綠色、藍色濾光片。舉例而言，每一像素胞238可形成拜爾像素陣列。在其他實施例中，像素236a、236b、236c、236d中之每一者可具有相同彩色濾光片、無彩色濾光片，或可以其他方式發生變化。在說明於圖12A及圖12B中之實施例中，像素胞238內之每一像素236a、236b、236c、236d可共用控制電路252或電晶體陣列。舉例而言，每一光電二極體254a、254b、254c、254d可經由一或多個啟動或觸發電晶體258a、258b、258c、258d連接至互連件260。互連件260可將光電二極體254a、254b、254c、254d連接至控制 電路252。

在一些實施例中，每一觸發傳送閘258a、258b、258c、258d可與互連件260連通。在此實例中，每一傳送閘之汲極257可與電晶體陣列晶片172連通。替代地，傳送閘中之每一者可經互連，或在光電二極體晶片170上之特定節點處以其他方式連通，且單一垂直傳送閘可延伸以連通地連接光電二極體晶片170與電晶體陣列晶片172。為了最大解析度，每一像素可具有其自己之傳送閘158(其可係如圖9A至圖10中展示之垂直傳送閘，或可係橫向傳送閘)。在一些實施例中，傳送閘可與互連件260連通，且可與所有四個像素連通。換言之，傳送閘可將信號自四個或四個以上像素傳送至電晶體陣列以減少像素電路的複雜性。

參考圖12A，除重設閘156、SF閘160及列選擇閘162外，電晶體陣列172上之控制電路252可包括第二傳送電晶體262。第二傳送閘262可將電荷或資料自每一光電二極體254a、254b、254c、254d傳達至浮動擴散節點163、SF閘160及列選擇閘162。

參考圖12A及12B，在操作中，透鏡126可將光導引於影像感測器130上且具體而言像素晶片170的光電二極體254a、254b、254c、254d上。光電二極體254a、254b、254c、254d可又累積電荷。隨著電荷正在累積或在設定之積分時間之後，可選擇性地啟動每一像素236a至236b之觸發傳送閘258a、258b、258c、258d。舉例而言，第一觸發閘258a可經選擇性地啟動(例如，啟動電壓可施加至閘258a)，而其餘像素236b、236c、236d的其他觸發閘258b、258c、258d保持停用或關斷。在此組態中，第一光電二極體254a連通地耦接至浮動擴散節點163(在啟動第二傳送電晶體262時)。浮動擴散163可接著將電荷提選擇性地供至SF 160及列選擇162。一旦來自第一像素236a之電荷已被讀出，第一觸發電晶體258a便可被取消選擇或停用，且第二觸發電晶 體258b可經啟動，而其他觸發電晶體保持關斷。影像感測器130可藉由啟動各別觸發電晶體而繼續讀出每一像素，直至像素胞238內之每一像素236a、236b、236c、236d已被讀出。請注意，在一些實施例中，像素236a、236b、236c、236d中之每一者可包括光電二極體晶片170上之一個以上儲存節點或儲存閘。在此等實施中，可將來自光電二極體254a、254b、254c、254d之電荷傳送至儲存節點，儲存節點可保存電荷，直至觸發電晶體被啟動。

在圖12A及圖12B之共用架構中，選擇像素胞238需要之電晶體的數目相較於習知影像感測器可被減少。此情形相較於習知影像感測器可減低圖12及圖12B之影像感測器的成本及/或複雜性。在一些實施例中，像素之傳送閘中的每一者可連接至金屬互連層。替代地，在其他實施例中，傳送閘可在像素晶片170處互連在一起，且單一垂直傳送閘可與電晶體陣列晶片互連。

雙重模式-彩色模式及單色模式

在一些實施例中，影像感測器可具有兩個或兩個以上模式。舉例而言，影像感測器可具有單色模式及彩色模式。在單色模式中，像素中之兩個或兩個以上可加總在一起，前述情形可在低光環境下增強影像感測器的敏感度。在彩色模式中，可個別地讀出像素中之每一者。圖12C及圖12D說明單色模式情況下影像感測器的共用架構。在說明於圖12C及圖12D中之架構中，光電二極體中之兩個或兩個以上可加總在一起以增強影像感測器的敏感度。圖12C說明滾動快門實施之樣本架構，且圖12D說明全域快門實施的樣本架構。

參考圖12C，在滾動快門實施中，每一像素236a、236b、236c、236d可共用浮動擴散節點163，使得若每一傳送閘258a、258b、258c、258d同時被啟動，則來自每一光電二極體254a、254b、254c、254d之電荷可被各自傳送至浮動擴散節點163以接著被讀出。

參考圖12D，在全域快門實施中，每一像素236a、236b、236c、236d可進一步包括在傳送閘258a、258b、258c、258d與光電二極體254a、254b、254c、254d之間的儲存閘261a、261b、261c、261d。儲存閘261a、261b、261c、261d可在電荷經由傳送閘傳送至浮動擴散163之前儲存來自光電二極體254a、254b、254c、254d的電荷。在說明於圖12C及圖12D之實施例中，四個像素可各自共用單一浮動擴散節點。然而，在其他實施例中，較少或更多像素可共用浮動擴散節點，或可以其他方式一起共用。替代地，請注意，本文中所揭示之共用架構(例如，圖12A至圖17B)亦可用以實施單色模式，及/或共用來自像素中之一或多者的電荷。此外，儘管回應於單色模式論述以下實施例，但在一些實施例中，影像感測器可包括每一子集具有相同彩色濾光片的共用像素之子集，使得色彩資訊可不被丟失。

圖12E為說明操作雙模式或單色影像感測器之方法的流程圖。方法301可以操作305開始，且影像感測器130或環境光感測器或其他感測器可感測光條件。舉例而言，影像感測器130可擷取測試影像，該測試影像可經分析以判定待拍照物件的照亮條件。一旦已擷取了測試影像或已用其他方式感測到了光條件，方法301便可行進至操作307。在操作307中，處理器114可分析測試影像(或來自一或多個像素的信號)以判定光是否為極低光。舉例而言，器件100可包括可啟動低光模式的用於判定低臨限值之設置。替代地，使用者可分析測試影像以判定光是否足夠低到啟動「低光」模式。

若光判定為足夠低的，則方法301可行進至操作309。在操作309中，影像感測器130可切換至單色或低光模式。舉例而言，在操作309期間，兩個或兩個以上像素或像素群組可連通地耦接以共用共同浮動擴散節點163(或像素可以其他方式加總在一起)。舉例而言，一或多個共用或分組電晶體或閘可經啟動，使得一或多個像素可被加總在一 起。

然而，若光並非足夠低到啟動單色或低光模式，則方法301可行進至可選操作311。在操作311中，器件100可向使用者呈現選項以允許更動控制並將影像感測器130切換至單色模式。舉例而言，顯示器110可呈現「切換至單色模式」且允許使用者將輸入提供至器件100，該輸入可更動控制處理器之與低光模式相關的自動分析。在操作311之後，方法301可行進至操作315，且處理器114可分析所接收的使用者輸入。在操作315中，處理器114可判定使用者提供之輸入是否將影像感測器130改變至單色模式。

若使用者並不將影像感測器130改變至單色模式，則方法301可行進至操作325。在操作325中，影像感測器130可擷取其中每一個別像素被個別地讀出的影像，且視需要包括一或多個彩色濾光片。在此操作中，經擷取影像相較於單色模式可具有增加之解析度及色彩資料。然而，若使用者的確提供輸入以將影像感測器130改變至單色模式，則方法301可行進至操作309。

在操作309且影像感測器已切換至單色模式之後，方法301可行進至操作313，在操作313中，影像感測器130可擷取影像。舉例而言，影像感測器130可開始每一像素陣列之積分，且像素中之每一者可經由透鏡126接收光。在積分之後，像素之選擇群組的信號可被加總在一起。在低光中，像素可能未超出浮動擴散節點之全井容量，儘管組合了來自兩個或兩個以上像素的信號。此係因為歸因於光信號擷取之低位準，像素(即使在經組合時)可能未接收到足夠光以超出浮動擴散163的容量。另外，在單色模式期間擷取的影像可具有減少之雜訊，此係由於像素之間的「串擾」可得以消除。此係因為像素中之每一者加總在一起，且因此當像素加總在一起時，歸因於相較於另一彩色像素接收更多光的一個著色像素的彩色雜訊可呈現為未決的。

請注意，將像素加總在一起可允許單色模式在不改變或移除可定位於像素陣列134上之任何彩色濾光片情況下被啟動。舉例而言，儘管每一像素可包括彩色濾光片，但在加總在一起時，影像感測器130可擷取係灰階或單色的影像。除允許影像感測器在低光期間增加其敏感度外，單色選項可向使用者提供選項以在不需要使用者改變或修改影像感測器情況下擷取黑白或灰階影像。另外，單色模式可經實施以直接擷取黑白影像而不必在已擷取影像之後移除色彩資料。

在操作313之後，方法301可行進至操作317。在操作317中，處理器114可判定是否需要所擷取影像的色彩資訊。舉例而言，器件可接收使用者希望在所擷取影像中具有色彩資料的使用者輸入。若需要著色資訊，則方法301可行進至操作319。然而，若不需要著色資訊，則方法301可行進至結束狀態327且終止。

在需要著色資訊之個例中，方法301可行進至操作319。在操作319中，影像感測器130可切換至彩色模式中。在彩色模式中，可使一起共用之像素的一或多個群組去耦，及/或可一起共用具有類似色彩之像素的群組中的一者。

在操作319之後，方法301可行進至操作321。在操作321中，影像感測器130可擷取第二影像，此影像可包括來自所擷取物件或場景的色彩資料。一旦已擷取彩色影像，方法301便可行進至操作323，且來自彩色影像之色彩資料可應用至單色影像。換言之，彩色影像可擷取可「油漆」至最初擷取之單色影像的明度。單色影像相較於彩色影像可具有增加之敏感度，此係由於光可足夠低，使得兩個或兩個以上像素之和相較於彩色影像中之單一著色像素可產生更多光資料。藉由使用來自彩色影像之色彩資料，最終影像可具有增加之敏感度連同轉置於最終影像上的某色彩資料。在操作323之後，方法301可行進至結束狀態327。

實施共用像素架構允許影像感測器係雙模式，從而提供彩色影像及單色影像兩者。使用單色模式，影像感測器130可使低光期間的信雜比最大化，且允許在彩色模式期間係不可見之影像為可見的。請注意，此類型之雙模式操作可以本文中所論述之實質任何共用像素架構來實施，且儘管單色之論述已關於圖12C至圖12E進行，但諸如展示於圖12A及圖13至圖17B中之彼等的其他共用架構可用以實施相同或類似功能性。

另外，請注意，在一些實施例中，可選擇具有相同彩色濾光片的加總在一起之像素，此情形可減少色彩資料的損耗。

然而，在光可係顯著地低的個例中，將多個色彩平面之像素加總在一起或以其他方式將多個像素加總在一起可產生更大敏感度。在一些個例中，展示於圖12C及圖12D中之方法301可藉由共用一個浮動擴散來進行。在此狀況下，一旦啟動了傳送閘，來自每一像素之電荷便可實質同時沈積於浮動擴散節點163中。使用加總，可在不增加雜訊情況下使信號增加，且加總可在像素積分期間進行。替代地，可使用併像操作。在此操作中，可個別地讀出像素，且可針對像素之選擇群組對信號一起進行平均。使用併像，雜訊比可增加2的平方根。使用併像，可在積分之後進行平均，且平均可允許使用者檢視影像且接著將信號加總在一起以增強解析度。

可程式化轉換增益

在其他實施例中，像素胞238可包括可用以使每一像素之轉換增益發生變化的數個控制電路通路。圖13為包括多個控制通路之共用像素架構之另一實例的簡化示意圖。參考圖13，像素群組238可與複數個連通路徑280、282、284、286選擇性地連通。每一連通通路可包括傳送電晶體262a、262b、262c、262d，浮動擴散288a，288b，288c，288d，重設閘156，SF閘160，及列選擇閘162。重設閘156、SF閘160 及列選擇162針對每一連通通路280、282、284、286可為實質相同的。然而，在一些實施例中，浮動擴散節點288a、288b、288c、288d中之每一者可經不同地摻雜，或以其他方式經組態以具有變化之性質，如下文將更詳細地論述。

在一些實施例中，浮動擴散節點288a、288b、288c、288d可係形成於電晶體陣列晶片172矽中的區，該等區與其他節點電隔離。浮動擴散節點288a、288b、288c、288d可各自具有電容值。每一浮動擴散節點之電容值可判定每一節點之轉換增益，亦即，添加一個電子情況下節點之電位或電壓的改變。因為每一浮動擴散節點288a、288b、288c、288d或其子集可具有不同電容值，所以電晶體陣列在此實例中可具有多個轉換增益。換言之，每一連通路徑280、282、284、286可具有不同於其他連通通路的轉換增益。

在此等實施例中，連通通路280、282、284、286可基於所要轉換增益針對每一像素進行動態選擇。換言之，經選擇(例如，藉由啟動選擇傳送電晶體262a至262d)之特定連通通路280、282、284、286可基於所要轉換增益來啟動。以此方式，每一浮動擴散288a至288d之轉換增益可用以判定針對任何像素啟動哪一連通通路。調整轉換增益可使輸出電壓歸因於一個電荷之吸收的改變發生變化，該輸出電壓改變可使影像感測器之敏感度、飽和速度或其類似者發生變化。

在又一實施例中，浮動擴散節點藉由調整一或多個浮動擴散節點的轉換增益而可針對每一像素進行動態調整。圖14為具有共用架構之影像感測器的簡化示意圖，該共用架構包括可調整浮動擴散節點。參考圖14，電晶體陣列及控制電路可包括一個傳送電晶體262、浮動擴散節點263，及一或多個轉換增益調整閘290、292、294。增益調整閘290、292、294可操作地連接至傳送閘262與SF 160之間的浮動擴散節點263。

增益調整閘290、292、294可係耦接至一或多個電容器的一或多個電晶體，電晶體可經選擇性地啟動以使浮動擴散節點263處的轉換增益發生變化。舉例而言，當啟動第一增益調整閘290時，可使浮動擴散節點263之電容發生變化。通常，浮動擴散節點263之轉換增益可與節點263處之電容反比地相關。藉由選擇性地啟動增益調整閘290、292、294中之一或多者(其可具有相同或不同電容值)，使浮動擴散節點263處之電容發生變化。

舉例而言，當所有增益調整閘290、292、294經停用或處於關斷位置時，浮動擴散節點163可具有等於電容器C1之電容值的電容。當第一增益調整閘290接通但其餘增益調整閘292、294關斷時，浮動擴散節點163具有等於C1及C2之電容值之和的電容(例如，C1+C2)。當前兩個增益調整閘接通時，浮動擴散節點163具有等於加總在一起之電容值C1、C2及C3的電容值。最終，當啟動所有增益調整閘時，浮動擴散可具有等於加總在一起之C1、C2、C3及C4的最大電容值。

如以上實例所論證，在一些實施例中，增益調整閘可在選擇群組中啟動以使浮動擴散節點處的電容加成地發生變化。在此實例中，每一增益調整閘可提供對浮動擴散節點之電容值的增量改變，且因此使用者可定製待啟動之增益調整閘的數目以選擇浮動擴散節點的轉換增益。請注意，增益調整閘290、292、294可連通地耦接至列驅動器以按需要被選擇性地啟動。另外，每一增益調整閘之「接通」電壓可經選擇以足夠高，從而避免越過每一增益調整閘的電壓降。請注意，電容器C1、C2、C3及C4之電容值可彼此相同，或彼此不同。在一些實施例中，每一電容器可具有可漸進地較小之不同值，使得浮動擴散節點處之電容的值可隨著每一額外增益調整閘經啟動而以較小增量進行調整。

使用動態改變之浮動擴散節點(例如，圖14)或具有不同轉換增益 值的多個浮動擴散節點，可調整一或多個像素的轉換增益。調整轉換增益可允許影像感測器基於不同照亮條件及/或曝光時間使像素性質最大化。舉例而言，影像感測器可經組態以在低光下使轉換增益最大化以使像素輸出信號增加。相反地，影像感測器可經組態以在高光條件下減少轉換增益以適應來自每一光電二極體的增加之信號電荷量。請注意，其他改變可由使用者按需要地實施。

如上文關於圖12至圖14描述之共用像素架構亦可用於全域快門組態中。圖15A為具有共用控制電路及全域快門組態之像素胞的簡化示意圖。參考圖15A，影像感測器可包括與每一光電二極體254a、254b、254c、254d連通的一或多個抗輝散閘278a、278b、278c、278d。請注意，儘管抗輝散閘278a、278b、278c、278d關於全域快門組態說明於圖15A中，但在其他實施例中，抗輝散閘可併入於諸如展示於圖12至圖14中之彼等的滾動快門組態中。如上文關於圖7所描述，抗輝散閘278a、278b、278c、278d可在光電二極體已飽和之後自光電二極體254a、254b、254c、254d汲取過量電荷。

繼續參考圖15A，電晶體陣列晶片172可包括額外傳送閘，從而界定傳送閘與浮動擴散263之間的儲存節點。舉例而言，電晶體陣列晶片172可包括針對每一連通通路之定位於傳送閘262a、262b、262c、262d與SF 160之間的儲存傳送閘304a、304b、304c、304d。儲存節點302a、302b、302c、302d可界定於傳送閘262a、262b、262c、262d與儲存傳送閘304a、304b、304c、304d之間。儲存節點302a、302b、302c、302d儲存傳送自光電二極體晶片172的電荷，即在讀出電荷之前來自每一光電二極體254a、254b、254c、254d的電荷。以此方式，每一光電二極體254a、254b、254c、254d可實質同時積分，但一旦資料已被傳送至儲存節點302a、302b、302c、302d，來自每一像素之資料便可被依序讀出。

如下文更詳細地解釋，說明於圖15A中之共用架構可提供「有效」全域快門。在此等實施例中，每一群組中之像素在像素胞內可被個別地讀出，但每一像素胞或群組之值可被共同地讀出。在此實施中，由於「滾動快門」出現於僅每一胞內之個別像素中，且因此影像感測器之「滾動」時間可僅係讀出四個像素列(例如，像素胞內之數個像素)的時間。每一像素胞被全域地讀出，且因此影像感測器中第一像素列與影像感測器中最後像素列之間的讀出之間的唯一時間差係讀出每一像素胞中四個像素列中之每一者的時間。此時間差相較於第一像素列之讀出與最後像素列之讀出之間的時間差藉由像素陣列中列之整個數目判定的習知滾動快門為實質較小的時間差。因此，在此等有效全域快門組態中，最終影像極其靠近實際全域快門的彼等。

在一些實施例中，說明於圖15A中之全域快門組態可經修改以允許像素群組或胞共用SF閘、重設閘及/或列選擇閘。圖15B為全域快門共用架構組態的簡化示意圖。參考圖15B，每一像素236a至236d可與重設閘156、SF閘160及列選擇閘162連通。以此方式，電晶體陣列晶片172上電晶體的數目可被減少，此係由於針對四個或四個以上像素之群組可存在控制閘156、160、162的單一集合。電路可以與上文關於圖15A描述之方式實質相同的方式操作。然而，在此實例中，來自每一光電二極體254a至254d之資料可保持於儲存節點302a至302d內，直至儲存傳送閘254a至254d經啟動以將資料提供至SF 160且最終至讀出電路(例如，行選擇142)。

使用滾動快門組態之有效全域快門

如上文簡潔地解釋，在實施例中，共用架構可經組態以提供全域快門實施與滾動快門實施之間的混合式實施。在此實例中，選擇像素可經依序讀出，但像素可被分組成胞，且每一胞可經全域地讀出。圖16A為四像素胞的簡化示意圖。圖16B為圖16A之示意圖的時序圖。 參考圖16A，像素胞138可包括四個像素136，該等像素可各自共用抗輝散/重設閘279。在一些實施例中，抗輝散/重設閘279可係在光電二極體晶片170與電晶體陣列晶片172之間延伸的垂直閘。此情形可允許兩個晶片170、172具有兩個晶片之間的單一晶片間連接件。藉由減少晶片間連接件之數目，兩個晶片之間的間距可得以增加，且產生連接件之複雜性可被減少。

在操作中，參考圖16A及圖16B，可啟動抗輝散/重設閘279，可重設光電二極體254a至254d，且可轉儲儲存於光電二極體中的電荷。一旦重設了光電二極體254a至254d，每一光電二極體254a至254d便可開始積分且開始收集來自透鏡126的光。來自每一光電二極體254a至254d之電荷可藉由啟動選擇觸發傳送閘258a至258d及傳送閘262a至262d而依序傳送。來自每一光電二極體254a至254d之電荷可接著傳送至各別儲存節點302a至302d中，且接著在啟動了列選擇162時被讀出。在此等實施例中，像素架構134內像素胞138中之每一者可經組態以具有全域積分時間。然而，每一像素胞138內之每一像素136可經依序積分，且電荷可被依序而非同時傳送至儲存節點302a至302d。儘管此實施可並非真實全域快門實施，但由於選擇像素胞內之每一光電二極體並不具有準確相同之積分時間，像素胞138內四個像素依序將其電荷傳送至儲存節點的時間差可為極小的，且因此所得影像可係有效全域快門影像。

舉例而言，在習知滾動快門實施中，對於整個像素架構而言，來自每一光電二極體之電荷被逐列讀出。因此，在來自每一像素之電荷被傳送至儲存節點的時間與來自最後像素列之電荷被傳送的時間之間可存在實質時間差。在圖16A及圖16B中之實施中，可同時啟動每一像素胞138，但像素胞內每一像素的電荷可被依序傳送至儲存節點。換言之，每一像素136之電荷可經依序傳送，但像素胞138中的每 一者可經全域啟動。因此，僅像素胞中之第一像素被傳送至儲存節點的時間與像素胞中最後像素被傳送至儲存節點的時間之間的差可係三個像素(而非像素結構中的每一列)，此時間差可係最小的。時間差可經實質減少以產生有效全域快門。

參考圖16B，在實例時序圖中，抗輝散/重設閘279可首先被啟動，且接著在光電二極體254a至254d之積分期間被切斷。當可持續約10ms或實質由使用者需要之任何其他時間段的積分結束時，選擇像素136列之觸發傳送閘258a至258d可經啟動，且選擇像素136之傳送閘262a至262d亦可經啟動。一旦來自光電二極體254a至254d之電荷傳送至儲存節點302a至302d中，下一像素便可經啟動，且其對應傳送閘可經啟動以將其電荷傳送至儲存節點中。參考圖16B，第一像素及第二像素可具有大約相同之積分長度，但積分時間可彼此移位。換言之，第一像素可稍前於第二像素開始積分，但可稍前於第二像素終止積分而終止積分。在此實例中，像素可具有相同之總積分時間，但可在時間上移位。然而，此時間移位可為極小的(例如，5至10μs之間)，且因此對所擷取影像中之運動假影具有大影響。

一旦在儲存節點302a至302d中，便可逐列讀出來自每一像素的電荷。然而，在儲存節點302a至302d中，可保護電荷免受來自透鏡額外光影響，且因此儘管讀出可逐列完成，且所擷取之光可表示積分期間擷取的光。

使用如上文關於圖12至圖16所描述之共用架構，像素胞238內的像素236a、236b、236c、236d可經加總，或在像素中之每一者可具有不同彩色濾光片的實施例中，色彩可在像素中進行混合(例如，在到達處理組件之前)。另外，自每一光電二極體254a至254d收集之光可在同一傳送閘汲極處加總在一起以使所產生之信號最大化。舉例而言，在光位準可係低的個例中，每一光電二極體254a至254d處之光信 號可經加總以增加信號並提供增加之敏感度(雖然處於較低解析度)。

電荷重新平衡

在一些實施例中，光電二極體晶片170可進一步包括一或多個混合閘以提供影像感測器130的額外敏感度。圖17A為包括兩像素混合組態之影像感測器的簡化示意圖。圖17B為四個或方形像素混合組態的簡化示意圖。參考圖17A及圖17B，影像感測器130可包括可與兩個或兩個以上像素326a至326d連通的一或多個混合閘306a、306b、306c。在一些實施例中，混合閘306a、306b、306c可將兩個或兩個以上光電二極體254a至254d耦接在一起。混合之光電二極體254a至254d可具有相同彩色濾光片(例如，皆具有綠色濾光片)，或可缺少彩色濾光片，或可具有不同彩色濾光片。在後一實例中，色彩特徵在光電二極體經混合時可失去，但敏感度(如下文所論述)可得到增加。

請注意，混合閘可實施於包括說明於圖9A至圖10中之垂直傳送閘的實施例中的影像感測器中，或可實施於包括橫向或以其他方式定向之傳送閘之影像感測器的實施例中。

混合閘306a、306b、306c選擇性地連接光電二極體254a至254d以允許來自光電二極體中之兩個或兩個以上的信號在各種像素當間重新平衡。每一光電二極體254a至254d之電荷可接著(諸如)藉由選擇性啟動觸發傳送閘258a至258d而選擇性地讀出，或可被共同讀出(啟動所有觸發傳送閘258a至258d)。

舉例而言，參考圖17B，在操作中，光電二極體254a至254d可經啟動，且可開始收集來自透鏡126的光。光電二極體254a至254d可針對滾動快門操作以群組或列方式啟動，或可針對全域快門操作同時(或實質同時)啟動。藉由圖17B之共用架構，四個像素236a至236d可各自共用單一讀出區，即單一重設閘152、浮動擴散163、SF 160及列選擇162。當啟動時，光電二極體254a至254d中之每一者可開始積 分，即，光電二極體254a至254d可經重設，且接著可開始收集透射通過透鏡126的光。

繼續參考圖17B，在曝光期間，第一像素236a的第一觸發閘258a可經啟動，且累積於第一光電二極體254a中之電荷可轉儲於浮動擴散節點163中，且光電二極體254a可經重設。一旦重設了第一像素236a，便可啟動一或多個混合閘306a至306c。取決於經啟動之混合閘的數目，光電二極體254b、254c、254d中之電荷可至第一光電二極體254a中且在彼此當間得到重新平衡。舉例而言，在一些實施例中，像素中之兩者在積分期間可經重設，並與其他兩個非重設像素混合。在一些實施例中，每一光電二極體可在選擇像素經重設之前藉由混合閘306a至306c混合在一起。在此等實施例中，光電二極體254a至254d之間的電荷重新平衡越過四個像素中之每一者可係實質均一的。在一些實施例中，像素在選擇像素已重設之後可第二次得到重新平衡。請注意，在一些實施例中，若電荷在電荷經轉儲或重設之前在兩個或兩個以上像素之間得到重新平衡，則像素可在電荷轉儲之後第二次得到重新平衡。

可重設每一光電二極體254a至254d任何數目次。舉例而言，第一像素236a在積分或曝光期間可被重設兩次或兩次以上。經選定以重設之電二極體254a至254d可係基於光電二極體254a至254d中之每一者的敏感度或飽和度限值。舉例而言，某些彩色濾光片可使得光電二極體中之一或多者快於其他光電二極體飽和(例如，若場景相較於其他波長具有更多綠色光)。藉由在像素群組之積分及使電荷重新平衡期間重設一或多個像素，可延長光電二極體之飽和時間。換言之，像素可需要較長時間來達到飽和，此係因為電荷中之一些自一或多個像素被轉儲。此情形可允許影像感測器具有較長曝光或積分時間，其可使影像感測器之敏感度發生變化，特別是在不同照亮環境中。舉例而言， 若某光色彩佔優勢，則光電二極體相較於可導致所擷取影像之變色的其他光電二極體可更快地飽和。藉由重設飽和像素並使電荷重新平衡，可增強所擷取之影像。

在一些實施例中，影像感測器之敏感度的改變可經加權至曝光期間的選擇時間。舉例而言，若一或多個像素之電荷在曝光時間開始時經重設，則曝光時間之開始時的敏感度相較於曝光時間結束時的敏感度可被減少。在此實例中，最終擷取影像針對積分時間之結束可具有經加權之曝光值(light value)，其可產生影像效應，諸如相較於最終版本展示藉由以更微弱線說明的初始位置的物件追蹤。此情形可用以允許使用者判定所擷取影像之所要假影，特別是關於運動的假影。作為一項實例，使用者可希望相較於開始位置更清晰地擷取移動物件的結束位置。在此實例中，電荷在積分開始時可經轉儲以針對移動物件之結束位置對最終所擷取影像進行加權。

參考圖17A及圖17B，在一些實施例中，每一像素236a至236d可經選擇性地讀出，或像素可一起被讀出(進一步組合電荷)。舉例而言，在一項實施中，每一像素之觸發閘258a至258d可經選擇性地啟動，且一旦被啟動，所選擇像素之光電二極體254a至254d可將所儲存電荷傳送至浮動擴散節點163。替代地，每一觸發閘258a至258d(或其組合)可經啟動，且來自彼等像素之電荷可各自被提供至浮動擴散節點163。

參考圖17A及圖17B，混合閘306a、306b、306c允許調整影像感測器130之敏感度而不需要可調整之孔隙或透鏡126的孔隙大小。舉例而言，一些攝影機可包括調整透鏡126之孔隙之大小的特徵，該特徵可控制可到達影像感測器之光的量。然而，在併有影像感測器之許多行動器件(諸如，智慧型手機等)中，攝影機可不包括可調整孔隙。藉由使用混合閘，影像感測器可在無額外組件(諸如，選擇性覆蓋孔隙 的光圈調整片或其他可調整特徵)情況下仍調整敏感度。另外，在此等實施例中，影像感測器130可係藉由使用者可動態調整的，或藉由一或多個影像處理組件(諸如處理器142)係可自動調整的。此情形可允許影像感測器130在使用者不必改變一或多個特徵情況下改善所擷取影像之敏感度。

請注意，上文關於圖12A至圖17B論述之共用架構可使用分裂像素陣列(例如，光電二極體晶片及電晶體陣列晶片)來實施，但不必必須藉由分裂晶片來實施。在許多個例中，使用包括垂直傳送閘之分裂晶片可允許電晶體陣列定位於光電二極體晶片上方，前述情形可產生用於額外共用電晶體或其他組件的光電二極體晶片上的額外空間。因此，在習知像素中，光電二極體晶片上容納額外共用組件(例如，混合電晶體等)的光電二極體空間之減少可需要解析度之顯著減少或影像感測器之大小的增加。然而，在解析度或大小可並非與關注事項一樣大的個例中，本文中所說明並論述的共用架構可以橫向晶片定向(亦即，藉由一或多個橫向傳送閘而非垂直傳送閘)來實施。

影像感測器晶片製造製程

在一些實施例中，影像感測器130可包括可垂直堆疊於電晶體陣列晶片172之頂部上的邏輯晶片。此等實施例可允許影像感測器130之水平大小的減少，此係由於邏輯晶片可垂直而非水平地定位於像素陣列(電晶體陣列及光電二極體晶片)上。此等實施例可進一步允許諸如一或多個記憶體晶片之額外晶片添加至堆疊式影像感測器結構上。圖18為說明包括三晶片堆疊陣列之影像感測器130的簡化圖。參考圖18，邏輯晶片173可堆疊於電晶體陣列晶片172之頂部上，使得電晶體陣列晶片172可夾於邏輯晶片173與光電二極體晶片170之間。電晶體陣列晶片172可促進邏輯晶片173與光電二極體晶片170之間的連通。

邏輯晶片173或邏輯板可包括影像感測器130之處理器或控制組 件中的一或多者。舉例而言，參考圖4及圖18，邏輯晶片173可包括列選擇144、行選擇140、影像處理器142，及/或可控制像素陣列及/或自像素陣列接收資料的其他組件(例如，傳送閘及重設閘之列驅動器、類比數位轉換器、輸入/輸出組件等)。邏輯晶片173、電晶體陣列晶片172及光電二極體晶片170可經由一或多個連通通路(諸如但不限於垂直傳送閘、矽穿孔(TSV)或接合墊)各自彼此連通。在許多實施例中，影像感測器130可包括複數個連接通路，諸如一或多個垂直傳送閘及一或多個TSV。

再次參考圖18，影像感測器130可包括背面照明(BSI)結構。舉例而言，邏輯板173及電晶體陣列172可掛接於光電二極體晶片170之前部上，且光電二極體154可定位於光電二極體晶片170的背面上。如與習知影像感測器相比較，此結構可防止光被電晶體層172及邏輯晶片173內的佈線及其他組件阻斷，且可允許更多光進入每一光電二極體。如下文將更詳細地論述，在一些實施例中，光電二極體晶片170及電晶體陣列晶片172可結合在一起，且接著所連接晶片可結合至邏輯晶片173。在其他實施例中，電晶體陣列晶片172及邏輯晶片173可結合在一起，且接著光電二極體晶片170可結合至電晶體陣列晶片172以產生影像感測器。下文將更詳細地論述此等兩項實施例。

現將更詳細地論述用於產生影像感測器130的第一製造製程。圖19A至圖19D說明在各種製造階段期間的影像感測器。圖20為製造製程之一項實施例的流程圖。參考圖19A及圖20，方法400可以操作402開始，且電晶體陣列晶片172可結合至光電二極體晶片170。參考圖19A，金屬及介電層350可定位於兩個晶片170、172之間。金屬及介電層350之金屬部分可連接電晶體陣列晶片172與垂直傳送閘158，從而自光電二極體晶片172之表面延伸(參見圖12B)。介電質及金屬層可定位於光電二極體晶片或電晶體陣列晶片之頂部上，或層之一部分可 在結合之前定位於兩個晶片上。

在一些實施例中，光電二極體晶片170及電晶體陣列晶片172可經由晶圓結合製程進行結合。然而，在其他實施例中，光電二極體晶片170及電晶體陣列晶片172可以數種方式結合在一起，該等方式係諸如但不限於直接結合、電漿啟動結合、共熔結合及/或混合式結合。

在光電二極體晶片及電晶體陣列晶片經由晶圓結合製程結合在一起的實施例中，兩個結合表面(例如，電晶體陣列及光電二極體晶片之經連接在一起的表面)可經平滑化。舉例而言，化學機械拋光或平坦化(CMP)製程可用以使用化學及機械力之組合使表面平滑化。

在一些實施例中，光電二極體晶片170上之一或多個金屬層(諸如，垂直傳送閘內的一或多個層)可經由中間層350之氧化物或介電質部分而曝光。舉例而言，參考圖19A，中間層350可包括將金屬或導電跡線364隔開的介電質跡線366。金屬跡線364可形成如上文所論述之傳送閘158的部分。光電二極體晶片170及電晶體陣列晶片172可接著經對準，使得自光電二極體晶片170延伸之傳送閘158與電晶體陣列170上的對應位置對準。一旦經對準，兩個晶片便可如上文所描述被結合。

繼續參考圖19A，當電晶體陣列晶片172及光電二極體晶片170最初連接在一起時，電晶體陣列晶片172可具有厚度T1，且光電二極體晶片170可具有厚度T2。兩個厚度T1及T2可厚於每一晶片的最終厚度，例如4或4微米以上。

再次參考圖20，在兩個晶片170、172已經結合或以其他方式連接在一起之後，方法400可行進至操作404。在操作404中，電晶體陣列晶片172可經薄化以減少厚度。舉例而言，電晶體陣列晶片172可經蝕刻或研磨以移除基板或晶圓之數個層。在一項實例中，諸如在基板與EPI之間具有大摻雜對比度的EPI晶圓或具有矽或嵌埋氧化物對比度 之絕緣體上矽(SOI)晶圓的選擇性蝕刻製程可用以控制蝕刻量且因此晶片之最後厚度。在其他實施例中，可經由晶圓研磨、拋光及/或選擇性蝕刻來使晶片薄化。參考圖19B，在操作404之後，電晶體陣列晶片172可具有厚度T3。厚度T3可小於第一厚度T1。舉例而言，第一厚度可大於500微米，而矽厚度T3在薄化之後可為約3微米。在一些實施例中，電晶體陣列晶片172可具有大約1至5微米之最終矽厚度。

再次參看圖20，在操作404之後，方法400可行進至操作406。在操作406中，一或多個晶片間連接可經界定或以其他方式來產生。舉例而言，TSV 354可能在電晶體陣列晶片172之製造期間已被界定，例如，通路可經由晶片172界定，且在操作406期間，通路可由導電材料填充。在此等實例中，因為電晶體陣列晶片172在連接至邏輯晶片173之前可經薄化，所以諸如TSV 354的晶片間連接件可為較小的。此係因為，通常隨著矽基板(諸如，電晶體陣列)厚度增加，任何TSV之直徑可經增加以確保歸因於通孔通過矽之厚度的錐度的連接。另外，歸因於諸如處理、蝕刻及其類似者的製造技術，矽可愈厚，則可更難以具有小直徑的通孔。藉由方法400，影像感測器130可具有具減低之直徑的通孔，儘管電晶體陣列基板之原始厚度可為相對厚的。

作為另一實例，一或多個結合墊可形成於電晶體陣列晶片172之頂部表面上。在一些實施例中，晶片間連接通常可界定於電晶體陣列晶片172中，此係由於垂直閘結構158可形成光電二極體晶片170及電晶體陣列晶片172的晶片間連接件。然而，在其他實施例中，光電二極體晶片170可包括一個以上TSV或其類似者。在此等實例中，TSV可產生於電晶體陣列晶片及光電二極體晶片中，且接著一起對準以產生連續TSV。

在操作406之後，方法400可行進至操作408。在操作408中，邏輯晶片173可結合或以其他方式連接至電晶體陣列晶片172。電晶體陣 列晶片172及邏輯晶片173可經由矽晶圓結合製程結合在一起，該等矽晶圓結合製程係諸如但不限於直接結合、電漿啟動結合、黏著劑結合、熱壓縮結合、反應性結合、玻璃料結合、共熔結合及/或陽極結合。參考圖19C，電晶體陣列晶片172可夾於邏輯晶片173與光電二極體晶片170之間。邏輯晶片173可形成影像感測器130堆疊之頂端，其中光電二極體晶片170形成底端。三個晶片170、172、173可彼此連通，且可包括一或多個連通機構以與電子器件110或攝影機的其他組件(諸如，處理器114)連通。

再次參考圖20，在邏輯晶片173已經結合至電晶體陣列晶片172之後，方法400可行進至操作410。在操作410中，使光電二極體晶片170薄化。類似於操作404，在操作410中，光電二極體晶片170可經蝕刻，或以其他方式在厚度上減小。舉例而言，參考圖19D，在操作410之後，光電二極體晶片170可具有厚度T4。厚度T4可小於厚度T2。在一些實施例中，矽厚度T4可小於3微米，而厚度T2可大於500微米。在一些實施例中，光電二極體晶片170可具有大約1至5微米之最終厚度。然而，光電二極體晶片170在任何操作下之準確厚度可按需要發生變化。

光電二極體晶片170可經薄化以允許更好之光擷取特性。舉例而言，光電二極體154在形成光電二極體晶片之矽內可具有在2至3微米之間的深度，在光電二極體晶片矽過厚(遠厚於光電二極體之厚度)的個例中，光在其到達光電二極體之前可被吸收至矽中。此吸收可減低像素之量子效率，且可增加相鄰像素之間的串擾。然而，若形成光電二極體晶片之矽過薄，則光可能能夠通過光電二極體，從而又減低量子效率。因此，在許多個例中，光電二極體晶片可具有相對靠近光電二極體之厚度的厚度，但並不薄到減少量子效率。

在一些實施例中，邏輯晶片173在光電二極體晶片170在操作401 中被薄化之前於操作408中結合至電晶體陣列172。此情形允許邏輯晶片173(其可厚於光電二極體晶片之所要厚度)充當影像感測器的載體晶圓。即，光電二極體晶片170在附接至較厚基板(在此實例中為邏輯晶片173)時可更易於變薄。此係因為隨著晶片變薄，晶片可變的更脆且易於破碎。然而，當晶片附接至較厚載體時，載體提供對晶片之支撐，且允許晶片經更容易地處置。藉由利用邏輯晶片作為載體晶片，光電二極體晶片170及電晶體陣列晶片172相較於光電二極體晶片170在電晶體陣列晶片被連接至邏輯晶片173之前可經薄化的個例相比較可經進一步薄化。

再次參看圖20，在操作410之後，方法400可行進至操作412。在操作412中，濾光片陣列或濾光片馬賽克(諸如，拜耳濾光片)可被添加至光電二極體晶片170。參考圖19D，彩色濾光片陣列(CFA)360可定位於光電二極體晶片170的背面上，且可定位於光電二極體晶片170內之光電二極體154與光源之間(例如，CFA 360可定位於光電二極體與透鏡126之間)。CFA 360可包括彩色濾光片之色彩方案或定位，但通常可經組態以對到達每一像素的光濾光。具體而言，CFA 360可判定到達特定光電二極體154或光電二極體之群組的光波長。請注意，CFA 360可按需要發生變化，例如，可使用藍色、綠色、紅色濾光片，或可使用藍綠色、洋紅色或其類似者。另外，取決於影像感測器130之所要應用，CFA 360可被省略，或僅定位於光電二極體晶片170的一部分上。

在操作412之後，方法400可行進至可選操作414。在操作414中，可使邏輯晶片173薄化。在一些實施例中，邏輯晶片173可在類似於用以使電晶體陣列172及/或光電二極體晶片170薄化之製程的製程中被薄化。然而，在其他實例中，邏輯晶片可以多種方式經薄化，或在厚度上被減少。舉例而言，可係所要的是產生極薄影像感測器 130，其可有助於減少電子器件100的厚度及大小。在操作414之後，方法400可行進至結束狀態416並終止。

在一些實施例中，影像感測器130可進一步包括堆疊於邏輯晶片之頂部上的一或多個組件。舉例而言，諸如動態隨機存取記憶體(DRAM)的一或多個記憶體晶片可堆疊於邏輯晶片173上。在此等實施例中，邏輯晶片可經薄化，且額外晶片可接著結合至邏輯晶片。

在另一實例中，影像感測器130可使用電晶體陣列晶片及邏輯晶片被結合在一起之製程來製造，且接著光電二極體晶片可經結合至電晶體陣列晶片。圖21A至圖21E說明第二製造實施例之不同階段期間的影像感測器。圖22為說明第二製造實施例之方法的流程圖。參考圖21A及圖22，方法500可以操作502開始，且邏輯晶片173可結合或以其他方式連接至電晶體陣列晶片172。如上文關於圖20所描述，結合兩個晶片可以多種方式進行。然而，在一些實施例中，邏輯晶片173及電晶體陣列晶片172可經由晶圓結合製程結合在一起。當使用晶圓結合製程時，或如藉由其他結合製程所需要，邏輯晶片及電晶體陣列晶片之表面可藉由CMP製程或其他表面平滑化製程來平滑化。

參考圖21A，當電晶體陣列172首先結合至邏輯晶片173時，電晶體陣列晶片172可具有厚度T5。在一些實施例中，厚度T5可大於最終建構之影像感測器的厚度。然而，增加之厚度T5可允許電晶體陣列晶片172在處理期間更容易被處置。

一旦邏輯晶片173及電晶體陣列晶片172經連接，則方法500可行進至操作504。在操作504中，電晶體陣列晶片172可經薄化或研磨。舉例而言，電晶體陣列晶片172可經蝕刻以移除過量基板材料，直至電晶體陣列晶片已到達所要厚度。參考圖21B，在操作504之後，電晶體陣列晶片172的厚度可被減少至厚度T6。厚度T6可小於電晶體陣列晶片172之原始厚度T5。

再次參看圖22，在操作504之後，方法500可行進至操作506。在操作506中，可產生邏輯晶片173與電晶體陣列晶片172之間的晶片間連接件。舉例而言，參考圖21B，一或多個TSV 354可穿過電晶體陣列172之矽基板來界定，且在一或多個結合墊352中終止(其可能先前已界定於邏輯晶片173中)。TSV 354可隨著電晶體陣列晶片172產生而經由選擇性蝕刻來界定，且在操作506中可由導電材料填充。替代地，一或多個蝕刻或其他製程可用以界定TSV 354，且接著TSV在操作506期間可被填充。在一些實施例中，一個以上金屬層可用作邏輯晶片173及電晶體陣列晶片172的晶片間連接件。替代或除TSV 354外，亦可使用金屬層或連接件。

如上文所描述，在基板或晶片已被薄化之後界定晶片間連接件(諸如，TSV 354)允許TSV 354具有減少之直徑。此情形可允許TSV 354佔用電晶體陣列晶片172上之較少性質或空間，其可允許電晶體陣列晶片172為較小的及/或包括影像感測器130的更多控制電路或閘。

在操作506之後，方法500可行進至操作508。在操作508中，中間層350可定位於電晶體陣列晶片172上。舉例而言，電晶體陣列晶片172可包括一或多個介電質部分及/或金屬連接部分。介電質部分可隔開金屬連接件中之每一者以界定相異連接通路。

一旦已施用中間或連接層350，方法500便可行進至操作510。在操作510中，電晶體陣列晶片172及光電二極體晶片170可被結合在一起。關於圖20中之方法400，兩個晶片可以數種方式結合在一起；然而在一項實施例中，晶片可藉由晶圓結合製程來結合。在結合之前，光電二極體晶片170及電晶體陣列晶片172可經對準，使得垂直傳送閘158可與界定於電晶體陣列172上之中間層350中的金屬或導電跡線對準。此情形允許傳送閘158與電晶體陣列晶片172上的控制電路連通。另外，晶片之表面中的一或兩者在結合之前可經平滑化。

參考圖21C，當光電二極體晶片170連接至電晶體陣列晶片172時，光電二極體晶片可具有厚度T7。厚度T7可厚於光電二極體晶片之所得厚度，但在製造製程期間可允許更容易處置。

在操作510之後，方法500可行進至操作512。在操作512中，可使光電二極體晶片170薄化。參考圖21D，在操作512之後，光電二極體晶片170可具有厚度T7。新矽厚度T7可為薄的(例如，1至5微米)以允許光被光電二極體吸收。如上文簡潔描述，在光電二極體晶片之矽過厚的個例中，進入晶片之光在到達光電二極體晶片之前由矽吸收。可以諸如研磨、CMP及/或蝕刻的多種方法使光電二極體晶片170薄化。在此等實施例中，電晶體陣列晶片及邏輯晶片總成可充當光電二極體晶片的載體晶圓。即，光電二極體晶片可被變薄，此係由於邏輯晶片及電晶體陣列晶片可形成較薄材料的支撐基板以允許厚度被減少。

在一些實施例中，在光電二極體晶片170已被薄化之後，可界定一或多個晶片間連接件。舉例而言，一或多個TSV可經由光電二極體晶片來界定，且可與邏輯晶片及/或電晶體陣列連通。在一些實施例中，此等額外晶片間連接件可界定於光電二極體晶片170之邊緣或周邊上，前述情形可有助於留下空間的中心及/或大部分用於光電二極體及光收集。在一項實施例中，光電二極體170及/或電晶體陣列晶片172可包括可自晶圓或矽基板之邊緣突出的金屬或導電短小突出部。一或多個通孔可自邏輯晶片延伸至金屬短小突出部以將晶片連通地耦接至邏輯晶片。

然而，在許多實施例中，傳送閘158可形成光電二極體晶片170至其他晶片的連接件，且可自此晶片省略TSV。此情形可實質允許光電二極體晶片170之整個底部表面用於光收集，且潛在地可自光電二極體之吸光通路中省略光阻斷元件(例如，金屬互連件)。

再次參看圖22，在操作512之後，方法500可行進至操作514。在操作514中，一或多個CFA可經添加至光電二極體晶片170的吸光表面。舉例而言，參考21D，具有一或多個波長濾光片(例如，藍色、綠色、紅色)的CFA 360可被添加至光電二極體晶片170的表面。CFA 360可選擇性地允許具有預定波長之光到達光電二極體154中界定於光電二極體晶片170內的每一者。在此步驟期間，又可執行額外背面照明製程。此等可包括背面抗反射塗層塗覆、鈍化、金屬光屏蔽施用、微型透鏡、結合墊開口及其類似者。

在操作514之後，方法500可行進至操作516。在操作516中，可在結合墊352中的一或多者中開口。舉例而言，光微影及/或蝕刻製程可用以在結合墊352中開口。在操作514之後，方法500可行進至結束狀態518並終止。

請注意，說明於圖20及圖22中之方法400、500可用於不使用垂直傳送閘的其他個例中。舉例而言，影像感測器130可建構有一或多個TSV及/或其他晶片間連接元件。在此等實例中，一個以上傳送閘可界定於光電二極體晶片上，但可與電晶體陣列之控制電路連通。

另外，儘管已關於三晶片堆疊論述了方法400、500，但亦可添加額外晶片。舉例而言，在方法400中，在邏輯晶片已被薄化之後，另一晶圓可被結合至邏輯晶片，經薄化，且將第五晶圓堆疊於頂部上。圖23A及圖23B說明使用說明於圖20及圖22中之方法400、500的四晶片堆疊的兩項實例。如圖23A及圖23B中所展示，可將記憶體晶片374添加於邏輯晶片173的頂部上。

在一些實施例中，諸如說明於圖23A中的實施例中，TSV 354可自記憶體晶片374延伸至光電二極體晶片170以與一或多個金屬連接件376或記憶體晶片374的其他組件連接。在此實施例中，另一TSV 354可自電晶體陣列晶片172延伸至光電二極體晶片170。邏輯晶片173及 記憶體晶片374可經由一或多個金屬層或連接件376彼此連通。

在說明於圖23A中的實施例中，記憶體晶片374及邏輯晶片173可經堆疊，使得每一晶片之前表面彼此介接。類似地，電晶體陣列晶片172及光電二極體晶片170可經堆疊，使得其前表面彼此介接。在此實例中，電晶體陣列晶片172及邏輯晶片173之兩個背表面可彼此介接。因此，在說明於圖23A中之實施例中，每一晶片可與相鄰晶片之對應表面(前表面或背表面)介接。

在其他實施例中，諸如說明於圖23B中的實施例中，一或多個TSV 354可自光電二極體晶片170延伸以與每一晶片連通。舉例而言，光電二極體晶片170可與記憶體晶片374(或其他晶片)、邏輯晶片173及電晶體陣列晶片172連通。

在說明於圖23B中的實施例中，邏輯晶片173及記憶體晶片374可前部對前部地堆疊，且電晶體晶片172及光電二極體晶片170亦可前部對前部地堆疊。換言之，記憶體晶片374之前表面與電晶體晶片172之前表面介接，且光電二極體晶片170之前表面與電晶體陣列晶片172的前表面介接。在此實例中，邏輯晶片173及電晶體陣列晶片172可經堆疊，使得邏輯晶片173之前表面可與電晶體陣列晶片172之背表面介接。然而，又預想到許多其他實例。

圖20及圖22之方法400、500可允許晶片170、172、173中之每一者經分離地最佳化以包括專用功能從而增強每一晶片的效能。另外，因為諸如TSV之晶片間連接件可在晶片已變薄之後產生，所以TSV或其他連接件可更易於被產生且直徑變小。

環形閘及三重井

在一些實施例中，影像感測器可包括分裂晶片設計(例如，光電二極體晶片及電晶體晶片)，該設計包括用於在兩個閘之間連通的環形閘結構。圖24A為包括用於晶片間連接件之經不同摻雜觸點之像素 電路的簡化示意圖。圖24B為說明經不同摻雜區的光電二極體晶片及電晶體陣列晶片之選擇部分的簡化橫截面圖。參考圖24A及圖24B，影像感測器可包括像素晶片170與電晶體陣列晶片172之間的一或多個觸點。在操作期間，通常係所要的是，將收集於光電二極體內之所有電荷在當間具有最小雜訊情況下傳送至電晶體陣列晶片。使用歐姆觸點(例如，經重度摻雜且深之電荷凹穴)可引入某雜訊，此係由於此等類型之觸點可能不能在電荷傳送及重設程序(例如，在積分與讀出之間)被全空乏。

在圖24A及圖24B中的像素電路實施例中，肖特基或輕度摻雜觸點可用於像素晶片170與電晶體陣列晶片172之間的連接件。具體而言，像素電路636可包括與浮動擴散653、SF閘660及列選擇閘662連通的光電二極體654。光電二極體654可藉由觸發電晶體658、傳送電晶體662及儲存節點電晶體604與浮動擴散653選擇性地連通。在可需要全域快門操作之實施例中，儲存節點602可定位於傳送電晶體662與儲存節點電晶體604之間。第一重設656可啟動觸發電晶體658，且第二重設652可啟動儲存節點電晶體662。在此實施例中，兩個肖特基觸點620、622或肖特基二極體可形成於光電二極體晶片170與電晶體陣列晶片172之間。

第一肖特基觸點620可包括三重井結構。舉例而言，肖特基觸點可包括藉由p型摻雜通道區649包圍的n型摻雜汲極655，該p型摻雜通道區藉由定位於p型摻雜基板651頂部上的n型摻雜光電二極體源極654包圍。n型摻雜汲極655可具有範圍為10¹⁴至10¹⁷cm³的摻雜濃度。n型摻雜及p型摻雜之變化層產生三重井，且n型摻雜區655處之觸點可由p型摻雜區649及另一n型摻雜區(光電二極體654)包圍。在說明於圖24B中之實施例中，n型區之觸點655「浮動」於光電二極體654之頂部上。光電二極體654形成環形閘658的源極，且定位於基板651之頂部 上。因為光電二極體654可實質形成光電二極體晶片170之底部(若非全部)，所以光電二極體654相較於習知影像感測器可具有較大井容量。

圖24C為圖24B之光電二極體晶片的俯視圖。如圖24C中所展示，傳送閘658可以環形閘結構形成，使得環或傳送閘658可包圍觸點655並經定位。換言之，環形閘658可圍繞n型摻雜汲極655形成圓形環。

電晶體陣列晶片172可包括第二肖特基觸點622，以及其他傳送閘662、604、浮動擴散節點653及其他讀出組件。電晶體陣列晶片172亦可包括三重井結構。舉例而言，第二肖特基觸點622可包括定位於p型摻雜井667區頂部上的n型源極區，該p型摻雜井區併入於p型基板661之頂部上的n型基底663中。類似地，浮動擴散節點653及儲存節點602可形成為p型摻雜井667內的n型摻雜區。p型摻雜井667可包圍n型摻雜區中之每一者，且n型摻雜基底663可包圍整個p型摻雜井667。

晶片間連接件618(其可為金屬或其他導體)可在光電二極體晶片170與電晶體陣列晶片172之間延伸，以連通地連接至第一肖特基觸點620及第二肖特基觸點622。舉例而言，晶片間連接件618可將來自光電二極體晶片170之汲極655與電晶體陣列晶片172的源極665連通地耦接。晶片間連接件618可為諸如鉬、鉑、鉻或鎢之金屬材料，矽化鈀或矽化鉑。金屬晶片間連接件618與兩個肖特基觸點620、622或肖特基二極體接觸。

在操作中，環形閘658在積分期間經停用，從而允許光電二極體654收集光。一旦電荷將自光電二極體645經傳送(例如，在積分結束時)，環形閘658便可被啟動，從而產生閘通道從而允許載體自光電二極體654橫向行進通過井649而至環形閘658、汲極區655的中心。歸因於三重井結構，在積分開始時，汲極655頂部上之肖特基觸點620藉由缺乏電荷而空乏。雖然觸點620為空乏的，但n型摻雜區655(且晶片間 連接件618)短路連接至p型摻雜井649。然而，因為井649「浮動」而無任何外部連接，所以短路電路條件並不傳導電流。因此，來自肖特基觸點620之洩漏電流被減少或消除。另外，因為肖特基觸點620在電荷傳送開始時缺乏電荷，所以最終自光電二極體654經由晶片間連接件618傳送的電荷可實質無雜訊。

一旦來自光電二極體654之電荷到達汲極655，電荷便經由晶片間連接件618傳送至電晶體陣列晶片172，例如，傳送閘662之第一側上的第二肖特基觸點622。一旦電荷已被傳送至電晶體陣列晶片172，傳送閘662、604便可被啟動以將電荷自肖特基觸點622傳送至儲存節點602，且接著傳送至浮動擴散節點653。像素之電位可經設定，使得電荷自第一肖特基觸點620流動至第二肖特基觸點622，且因此第二肖特基觸點622相較於第一肖特基觸點620可具有較高電位。

類似於光電二極體晶片170，電晶體陣列晶片172之三重井結構可減少來自第二肖特基觸點622的電荷洩漏。舉例而言，在來自光電二極體晶片170之電荷傳送開始時，第二肖特基觸點622可係空乏的，使得傳送至源極節點655中之電荷可實質無雜訊。另外，因為p型摻雜井667「浮動」於n型基底667區的頂部上，所以短路電路將不傳導電荷，或者減少或消除來自第二肖特基觸點的電荷洩漏。因為光電二極體晶片170及電晶體陣列晶片172兩者中之三重井結構，自光電二極體654至浮動擴散之電荷傳送可在無來自肖特基觸點620、622的洩漏情況些且在相較於具有用於晶片間像素電荷傳送之歐姆觸點的影像感測器減少之雜訊位準情況下完成。

請注意，在一些實施例中，浮動擴散節點653可係歐姆觸點，而作為光電二極體晶片與電晶體陣列晶片之間的觸點係肖特基觸點620、622。另外，在說明於圖24B及圖24C之實施例中，肖特基觸點620、622之汲極及源極區形成為n型摻雜區，其中區655、665由p型摻 雜井649包圍。然而，在其他實施例中，可使用基於電洞之光電二極體，且肖特基觸點620、622可由藉由n型井包圍的p型摻雜區形成。

摻雜觸點以增加電荷傳送效率

在一些實施例中，在使用歐姆觸點之實施例中，可使摻雜位準發生變化以增加電荷傳送百分數。圖25A為包括晶片間觸點之淺摻雜區之像素電路的簡化示意圖。圖25B為說明圖25A之電路的摻雜方案的簡化方塊圖。圖26為說明於圖25A及圖25B中之像素電路之電位概況的圖。參考圖25A至圖26，影像感測器可包括晶片170、172之矽基板內的淺或低深度摻雜區，以增加電荷傳送百分數。

在一項實施例中，第一淺摻雜區670可形成於觸發傳送閘658之源極處，且第二淺摻雜區672可形成於傳送閘662的汲極處。此等淺摻雜區670、672中之每一者可具有深度D(參見圖25B)，該深度D可小於相鄰摻雜區(例如，儲存節點或光電二極體區)的深度。淺摻雜區670、672之摻雜濃度可為相對高的(例如，在10¹⁶cm^-3至10¹⁸cm^-3之間)。換言之，淺摻雜區670、672中之每一者可經高度摻雜，但具有薄厚度或深度。高度摻雜但淺深度之此組合可允許光電二極體與電晶體陣列晶片之間的歐姆觸點，同時仍提供實質完整之電荷傳送。

在一些實施例中，淺摻雜區670、672可在表面處包括第一摻雜類型(例如，n型淺摻雜區域)，及第二摻雜類型(例如，p型)，從而將井形成於基板中。因為經摻雜區670、672之空乏深度受到控制(由於區由相反類型摻雜劑包圍)，所以淺摻雜區670、672可經釘紮，從而減少暗電流及其他雜訊問題。換言之，第二摻雜類型可形成釘紮層，從而防止空乏區擴展至矽層之表面，前述情形可防止產生暗電流。另外，改變淺摻雜區670、672之深度D、摻雜濃度及節點作用中區域、可按需要選擇釘紮電位。在一些實施例中，摻雜區676、672可具有大約0.01微米至0.2微米之摻雜深度及10¹⁸cm^-3的濃度。

參考圖25A及圖25B，兩個淺摻雜區670、672可經由晶片間連接件681連接在一起。在此等實施例中，晶片間連接件681可為歐姆觸點，諸如矽化物(TiSi2、CoSi2、NiSi等)。歐姆觸點相較於其他類型之觸點(例如，肖特基觸點)可具有減少之電位載體，此情形可允許減少之電壓位準用於啟動電荷傳送。

在一些實施例中，每一節點之釘紮電位可自光電二極體654朝向浮動擴散節點653及重設電壓而增加。圖26為說明越過像素電路自光電二極體654朝向浮動擴散節點653之電位增加的電位圖。換言之，每一節點(光電二極體654、第一淺摻雜區670、第二淺摻雜區672、儲存節點602、浮動擴散節點653)之摻雜濃度可自光電二極體朝向浮動擴散增加。具體而言，第一淺摻雜區670相較於光電二極體654可具有較高摻雜濃度，第二淺摻雜區672相較於第一淺區可具有較高摻雜濃度，儲存節點602相較於第二淺區可具有較高摻雜濃度，且浮動擴散節點653相較於儲存節點602具可有較高摻雜濃度。以此方式，電壓空乏電位自光電二極體654朝向浮動擴散增加。

增加之電位可允許電荷自光電二極體至儲存節點浮動(對於全域快門操作)，且接著將電荷傳送至載入擴散節點(其可經n型去釘紮)從而逐列讀出。舉例而言，光電二極體654內之電子或電荷載體可更容易地行進至增加之摻雜區中(其具有較高電位)，且因此可允許每一節點經全空乏。此係因為由於相鄰井具有增加之電位，所以每一後續節點可接受更多電子，其可允許每一井在下一井或節點達到飽和之前被全空乏。

說明於圖25A及圖25B中之影像感測器的像素電路之實施例可允許光電二極體晶片170及電晶體陣列晶片172上之摻雜或電晶體類型實質為相同的。如上文關於圖24A及圖24B所論述，可使兩個晶片之電晶體的摻雜類型發生變化。然而，在說明於圖25A及圖25B中之實施 例中，每一者之基板可藉由同一摻雜類型(例如，n或p型)來摻雜，且電晶體可為相同類型。舉例而言，對於基於電子之光電二極體，光電二極體晶片170及電晶體陣列晶片172可包括n型觸點，且可使用NMOS電晶體；且對於基於電洞光電二極體，可使用p型觸點及PMOS電晶體。將相同類型之觸點及電晶體用於光電二極體晶片170及電晶體陣列晶片172兩者可提供影像感測器之較簡單製造製程。

在一些實施例中，光電二極體654與浮動擴散節點653之間的電荷傳送節點在重設狀態之間(例如，在電荷傳送之前)且在電荷傳送之後可保持為實質相同的狀態。此情形係可能的，此使因為觸發傳送閘658及傳送閘662可定位於光電二極體654與儲存節點602之間。此情形排除電晶體之觸點(諸如，汲極或源極)係在光電二極體或觸點節點井中。換言之，電荷經由分離之傳送閘被傳送入並傳送出儲存節點602，且因此消除實際存在於儲存節點井中的觸點。換言之，傳送電晶體之汲極或源極可不插入至形成儲存節點及/或光電二極體的井中。n型儲存節點602形成閘662之汲極，及閘604的源極。此等閘可接著經由n型摻雜矽而非矽-觸點-金屬-觸點-矽連接件來連接在一起。

光屏蔽件

如上文所描述，影像感測器130可經組態以包括每一像素之儲存節點以允許全域快門操作。在此等實施例中，每一像素136可同時積分或擷取光，且來自光電二極體之電荷可儲存於儲存節點中，直至特定像素列可由列選擇144及行選擇140讀出。雖然來自光電二極體之電荷儲存於儲存節點中，但存在光可進入儲存節點中之機率，前述情形可產生所產生影像中的雜訊或其他錯誤。舉例而言，在說明於圖8及圖11中的堆疊組態中，影像感測器130可經由光電二極體晶片170及儲存節點(其可係在光電二極體晶片或電晶體陣列晶片172任一者身上)的背面接收光，可隨著進入光電二極體晶片而曝光至潛在光。

在一些實施例中，全域電荷儲存節點可定位於電晶體陣列晶片172而非光電二極體晶片170上。在此等實施例中，光屏蔽層(諸如金屬層)可定位於儲存節點與光電二極體晶片170之間。屏蔽件或屏蔽層可實質上防止至儲存節點中之光洩漏，從而有助於減少至所儲存資料(電荷)中的雜訊或其他假影。另外，在一些實施例中，儲存節點可與光電二極體分離開兩個或兩個以上閘(諸如，電晶體)。兩個閘可使儲存節點與光電二極體電隔離，其可進一步減少來自到達儲存節點之非故意或雜訊光透射(例如，在光電二極體正接收光但並非在積分期間(諸如在至儲存節點之初始電荷轉儲之後)的個例中)。

圖26A為包括定位於電晶體陣列晶片上之儲存節點的像素電路之簡化示意圖。圖26B為說明電晶體陣列晶片上的儲存節點之影像感測器130的方塊圖。圖26C為儲存節點之放大橫截面。參考圖26A至圖26C，光電二極體晶片170可包括光電二極體154、抗輝散閘178及傳送閘158。在需要全域快門之個例中，電晶體陣列晶片172可包括接收傳送閘762、儲存節點702、儲存節點傳送閘704以及啟動及重設電路(重設閘156、SF 160及列選擇162)。當傳送閘158及接收傳送閘762開啟時，儲存節點702接收儲存於光電二極體154中的資料或電荷。

參考圖26B，儲存節點702可藉由屏蔽件680與光電二極體晶片170光學分離。屏蔽件680可防止進入光電二極體晶片170的光污染或進入儲存節點702。具體而言，屏蔽件680可防止光子而非儲存於光電二極體154內之電荷進入儲存節點702。圖26C為說明堆疊有電晶體陣列晶片之光電二極體晶片的圖。參考圖26B及圖26C，屏蔽件680可係諸如金屬或其類似者的非透明材料之一或多個層或區段，且可層化於光電二極體晶片170與電晶體陣列晶片172之間(或僅選擇電晶體陣列晶片172的區域)。舉例而言，屏蔽件680可在光電二極體晶片與電晶體晶片之間的多個層中交錯。在一些實施例中，屏蔽件可形成上文關 於圖19A至圖21E論述之介電層的一或多個部分。

屏蔽件680亦可包括諸如金屬之導電材料以輔助提供兩個晶片170、172之間的連通。舉例而言，屏蔽件680可形成垂直傳送閘158及/或晶片間連接件之金屬層中的一或多者。另外，屏蔽件680可包括單一層，或可包括沿著影像感測器130之長度及光電二極體晶片與電晶體陣列晶片之間的晶片間連接件之厚度分佈的多個區段。屏蔽件680之至少一部分可定位於形成於電晶體陣列晶片上之儲存節點702與光電二極體晶片170之間。此情形可實質上防止諸如並未由光電二極體吸收之在光電二極體晶片內部反射之光的光或其他光雜訊進入儲存節點702中。

在屏蔽件680係金屬材料之個例中，儲存節點702可係無收納於其中之任何電晶體觸點的光電二極體。此等實施例可有助於減少儲存節點702中的暗電流，該暗電流可藉由矽(例如，電晶體陣列172之基板)中的金屬觸點產生。此情形係可能的，此係由於電荷可經由分離之傳送節點762、704進入或傳送出儲存節點702，其可減少可藉由矽中之屏蔽件的金屬元件產生的暗電流。暗電流之減少經由消除儲存節點中之金屬至矽觸點(其可損害矽)以及歸因於表面鈍化(例如，n型儲存節點的p+植入物)係可能的。

藉由阻斷雜散光之至少一部分進入儲存節點702中，屏蔽件680可有助於在全域快門操作期間減少雜訊及其他影像假影被引入至影像中。舉例而言，在全域快門操作期間，影像感測器130中像素136中的每一者可實質同時積分或收集光。在積分之後，垂直傳送閘158及接收傳送閘762可經啟動以將來自光電二極體154之光傳送至儲存節點702。在此實例中，電荷可自光電二極體晶片170傳送至電晶體陣列晶片172，其中電荷儲存於儲存節點702中，直至選擇像素列準備好以由影像處理器讀出。因為儲存節點702與光電二極體晶片170光學分離， 所以可防止在積分期間並未被光電二極體154收集到的光子到達儲存節點702。

在一些實施例中，屏蔽件680或屏蔽件之部分可包括吸光或抗反射材料及/或塗層。舉例而言，屏蔽件680可係具有層化於一或多個表面上之吸光塗層的金屬材料。在其他實施例中，吸收塗層可減少光電二極體晶片170內之光反射，以及吸收反射性光。吸收性材料可進一步防止光變得在光電二極體晶片170內被散射。在此等實施例中，可減少通常歸因於自一個光電二極體反射且進入相鄰光電二極體之光的像素之間的串擾。在一些實施例中，屏蔽件之一或多個部分可包括吸光材料，而屏蔽件之其他部分可不包括吸光材料。

參考圖26C，在一些實施例中，金屬互連件之選擇部分(諸如，垂直傳送閘158之金屬連接件186及/或結合墊685)可包括吸光塗層及/或抗反射塗層，前述各者可進一步有助於減少光電二極體及/或電晶體陣列晶片內的光反射。另外，在一些實施例中，電晶體陣列晶片之一或多個互連件可包括吸光塗層或抗反射塗層。參考圖26C，一或多個結合墊687及/或金屬連接件683可包括吸光塗層及/或抗反射塗層。另外，電晶體陣列晶片亦可包括可進一步減少像素晶片堆疊內之光雜訊的一或多個屏蔽件682。電晶體陣列晶片中之屏蔽件682可「嵌埋」於電晶體陣列晶片矽中以阻斷光在該晶片中被反射。

另外，兩個傳送閘(垂直傳送閘158及接收傳送閘762)控制至儲存節點702中之電荷，儲存節點702可與光電二極體154電隔離。與光電二極體154之電隔離可有助於自光電二極體之積分時間起維持儲存於儲存節點702中之電荷的完整性，且防止儲存節點在非積分時間段期間(在積分之後但讀出之前)接收電荷。

請注意，說明於圖26B及圖26C中之屏蔽件及金屬互連件的位置意謂為僅說明性的，且預想到許多其他實施例。藉由屏蔽光不到儲存 節點，以及吸收在光電二極體晶片及/或電晶體陣列晶片內可被內部反射的光，屏蔽件可使快門效率增加，以及減少所擷取信號中的雜訊。另外，儘管圖26B及圖26C之實施例說明屏蔽結構之組合，但在一些實施例中可使用單一屏蔽件。舉例而言，光屏蔽件可嵌埋於像素電晶體晶片之儲存節點頂部上及/或光電二極體上。作為另一實例，晶片內之金屬互連件及/或其他元件可塗佈有抗反射及/或吸光材料，以在無屏蔽件之額外使用情況下減少光反射。作為又一實例，諸如非晶矽或多晶矽的一或多個吸光層可定位於電晶體陣列晶片及/或光電二極體晶片內，以過濾(吸收)光。在一項實施例中，非晶矽可在光電二極體晶片與電晶體陣列晶片之間定位於光電二極體晶片頂部上。

增加之全井容量

影像感測器中光電二極體的全井容量通常判定曝光時間，且亦可影響影像感測器的信雜比及/或動態範圍。在一些實施例中，影像感測器中光電二極體之全井容量可經動態調整以允許較長曝光時間從而減少所擷取影像中的輝散假影，且增加影像感測器的動態範圍。在一項實施例中，影像感測器在積分(例如，曝光時間訊框)期間將電荷自光電二極體傳送至儲存節點一或多次。在積分期間傳送電荷可允許光電二極體之全井容量增加而超出硬體強加之井容量。另外，因為全井容量可在不改變影像感測器之硬體的情況下發生變化，因此全井容量可動態地發生變化，從而允許影像感測器調整不同照亮條件、影像擷取設定(例如，視訊或靜態照片)以及允許使用者按需要調整曝光時間而不增加輝散假影。

本文中關於可調整全井容量描述之實施例可使用具有垂直傳送閘之影像感測器來實施，或可以具有橫向垂直傳送閘的影像感測器來實施。圖27說明具有動態可調整全井容量之影像感測器130的像素之實例示意圖。參考圖27，像素可包括光電二極體154與浮動擴散節點 163之間的一或多個儲存節點702。儲存閘762及傳送閘158可經啟動以將電荷自光電二極體154傳送至儲存節點702。第二傳送閘704可接著經啟動以將電荷自儲存節點702傳送至浮動擴散節點163。在一些實施例中，可藉由一或多個屏蔽件680屏蔽儲存節點702不受光影響(例如，如圖26B及圖26C中所展示)，前述情形將允許儲存於儲存節點中的信號受到保護而不受內部反射光及其他雜訊源影響。另外，儲存節點702可與光電二極體154電隔離以進一步減少信號中的雜訊。

請注意，抗輝散閘178在某些實施例中特別是在滾動快門實施中被省略。

儲存節點702可具有增加之電容以適應來自光電二極體154之多次電荷傳送。舉例而言，儲存節點702可足夠大以適應光電二極體154的雙倍(或雙倍以上)容量。此情形允許儲存節點702儲存來自自光電二極體154起的多次電荷傳送之電荷，此係由於光電二極體154之積分時間在硬體實施之全井容量上增加。

替代地或另外，一或多個像素之轉換增益可係可動態調整的。可調整轉換增益之實例說明於圖13、圖14以及15A及圖15C中，且可使用像素共用實施來進行，其中每一像素之一或多個組件(例如，浮動擴散節點)可在兩個或兩個以上像素之間共用。舉例而言，參考圖13，每一像素236a、236b、236c、236d可與複數個浮動擴散節點288a、288b、228c及288d選擇性地連通。使用類似實施，儲存節點(在圖13之實施中未展示)可置放於與所要浮動擴散節點的選擇性連通，前述情形可調整像素的轉換增益。舉例而言，第一浮動擴散節點288a可用於在積分期間可存在單一電荷傳送的個例中，第二浮動擴散節點288b可用於在積分期間可存在兩次電荷傳送的個例中，第三浮動擴散節點288c可用於在積分期間可存在三次電荷傳送的個例中，且第四浮動擴散節點288d可用於在積分期間可存在四次電荷傳送的個例 中。在此實例中，每一浮動擴散節點之節點電容可自第一浮動擴散節點至第四浮動擴散節點增加。換言之，第四浮動擴散節點288d可具有最高電容，第三浮動擴散節點288c可具有次高電容，第二浮動擴散節點288b可具有第三高電容，且第一浮動擴散節點288a可具有最低電容。可變電容允許轉換增益進行調整以與來自多次電荷傳送之在儲存節點中積累的大量電荷匹配。

參考圖15C，在另一實例中，每一儲存節點702a、702b、702c及702d可與可具有可調整增益的單一浮動擴散節點連通。舉例而言，浮動擴散節點163可耦接至增益調整閘290、292、294中之一或多者，以使浮動擴散節點的轉換增益發生變化。在此等實施例中，浮動擴散之轉換增益可經動態調整以適應在積分期間來自自光電二極體154起之一或多個電荷傳送的儲存於儲存節點702a、702b、702c、702d中的額外電荷。

現將論述動態地調整光電二極體之全井容量的方法。圖28為說明用於調整影像感測器之一或多個光電二極體之全井容量的方法800之流程圖。方法800可以操作804開始，且影像感測器130可擷取測試影像。舉例而言，影像感測器可擷取具有預設或跡線全井容量之物件的影像(例如，積分結束時單一電荷傳送)。一旦已擷取到了測試影像，方法800便可行進至操作806。在操作806中，測試影像(或來自光電二極體的光信號)可藉由處理器114評估或藉由使用者來判定影像中是否存在輝散假影(例如，來自超出其全井電位的像素)。

若有輝散之像素的數目超出預定臨限值，則方法800可行進至操作808，且處理器可使影像感測器130之模式發生變化以增加選擇像素及/或所有像素的全井電位。舉例而言，選擇像素(或像素陣列中之所有像素)的傳送閘及儲存閘可經組態以在光電二極體154的積分時間期間啟動。一旦已啟動了影像感測器130模式，方法300便可行進至操作 810。在操作810中，影像感測器130之光電二極體154可開始積分。換言之，影像感測器可開始影像之曝光。

在光電二極體154正在積分同時，但方法800可行進至操作812。在操作812中，已經選擇以具有擴展全井容量的像素可將其電荷轉儲至儲存節點702中。舉例而言，參考圖27，每一像素之傳送閘158及儲存閘762可經啟動以允許電荷自光電二極體154流動至儲存節點702中。一旦來自光電二極體154之電荷已被傳送至儲存節點702中，傳送閘158及儲存閘762將被停用，從而電隔離儲存節點702與光電二極體154。

在操作812且第一電荷傳送已發生之後，方法800可行進至操作814。在操作814中，光電二極體154可繼續積分。換言之，影像感測器130之曝光時間可繼續，從而允許光電二極體繼續自透鏡收集光。

取決於所要全井容量，在操作814期間，方法800可行進至操作816。在操作816中，第二電荷傳送可發生。關於第一電荷傳送，傳送閘158及儲存閘762可經啟動以允許電荷自光電二極體154流動至儲存節點702。一旦已傳送了第二電荷，方法800可行進至操作818。在操作818中，光電二極體154可完成積分。舉例而言，可達到預定曝光時間。

一旦已達到了曝光時間，方法800可行進至操作820。在操作820中，光電二極體154中新累積之電荷可經由傳送閘及儲存閘傳送至儲存節點702。最終電荷傳送可自剩餘積分時間起傳送光電二極體中之電荷。

一旦最終電荷傳送已發生，方法800便可行進至操作822。在操作822中，第二傳送閘704可經啟動，且電荷可傳送至浮動擴散節點163。請注意，在轉換增益係可調整的實施例中，浮動擴散節點或浮動擴散節點之任何增益調整可基於電荷傳送之數目來選擇。舉例而 言，參考圖15C，若在積分期間已完成了兩次電荷傳送，則第一增益調整閘290及第二增益調整閘292可經啟動，使得浮動擴散節點之電容將經組態以處置來自儲存節點的額外電荷。在電荷已傳送至浮動擴散節點之後，電荷可被讀出且方法800可終止。

請注意，儘管方法800基於一或多個輝散像素調整光電二極體的全井容量，但像素可由於多種其他原因進行調整。舉例而言，在一些個例中，使用者可希望具有針對影像之較長曝光時間，且取決於待擷取之場景中環境光的量，可需要額外井容量。作為另一實例，影像感測器可經組態以擷取視訊而非靜態影像。在此實例中，增加之全井容量提供的額外曝光時間在高光下可使光電二極體之最大曝光時間增加，其可允許更平滑的視訊。換言之，光電二極體在視訊之長度期間可能不必被讀出多次，從而減少視訊的「斷續」，此係由於訊框可更無縫地一起流動。作為又一實例，在所擷取場景中之光可閃爍(例如，以50或60Hz操作之明亮光)的個例中，較長曝光時間可涵蓋整個照亮循環，從而減少在較短曝光時間內可發生的波動假影。

在一些實施例中，像素之某些群組可貫穿積分傳送其電荷多次，而其他像素群組可僅在積分結束時傳送其電荷。舉例而言，具有某些彩色濾光片(例如，紅色、藍色、綠色)的像素可經設定以具有多個電荷傳送，特別是在某光波長在場景中可佔優勢的個例中，前述情形可使得具有彼等濾光片之像素相較於其他像素更快地產生輝散。

結論

前述描述內容具有廣泛應用。舉例而言，雖然本文中揭示之實例可集中於垂直傳送閘，但應瞭解，本文中所揭示之概念可同樣適用於具有橫向傳送閘的影像感測器。作為另一實例，儘管垂直閘之結構已關於傳送閘進行了論述，但垂直閘結構可為了其他閘(諸如，抗輝散閘)而實施。類似地，儘管可關於影像感測器論述深度感測系統， 但本文中所揭示之器件及技術同樣適用於其他類型感測器。此外，儘管關於像素架構描述了列選擇閘，但本文中所揭示之實施例可用於並不包括列選擇像素之影像感測器像素架構以及像素架構的其他變化中。因此，任何實施例之論述意謂僅係例示性的，且不意欲建議本發明的包括申請專利範圍之範疇限於此等實例。

136‧‧‧像素

170‧‧‧光電二極體晶片/像素晶片

172‧‧‧電晶體陣列晶片

188‧‧‧像素分離器/分離材料

Claims (1)

1. 一種用於一電子器件的影像感測器，其包含：一光電二極體晶片，其包含：用於接收光之至少一光電二極體；自該光電二極體晶片之一頂部表面垂直延伸的一傳送閘；一電晶體陣列晶片，其與該光電二極體晶片連通且垂直堆疊於該光電二極體晶片上，該電晶體陣列晶片包含：與該至少一光電二極體連通的一浮動擴散節點；與該至少一光電二極體連通的一重設閘；與該浮動擴散節點連通的一源極隨耦器閘；及與該源極隨耦器閘及該浮動擴散節點連通的一列選擇閘；及一邏輯晶片，其可操作地垂直堆疊於該電晶體陣列晶片上且與該電晶體陣列晶片連通；其中該傳送閘將資料自該至少一光電二極體傳達至該電晶體陣列晶片且連接至該電晶體陣列晶片，其中該傳送閘包含：一半導體傳送通道；一氧化物層，其包圍該傳送通道之一外部周邊表面；一多晶矽層，其至少部分包圍該氧化物層之一外部周邊表面；及一金屬層，其與該傳送通道連通，其中該傳送通道自該光電二極體晶片之該頂部表面垂直延伸，且該金屬層將該傳送閘連通地連接至該電晶體陣列晶片；且該邏輯晶片選擇性地啟動該垂直傳送閘、該重設閘、該源極隨耦器閘及該列選擇閘。