CN105914217B - 3d全局像素单元及其制备方法 - Google Patents
3d全局像素单元及其制备方法 Download PDFInfo
- Publication number
- CN105914217B CN105914217B CN201610480963.5A CN201610480963A CN105914217B CN 105914217 B CN105914217 B CN 105914217B CN 201610480963 A CN201610480963 A CN 201610480963A CN 105914217 B CN105914217 B CN 105914217B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon substrate
- dielectric layer
- electrode
- substrate layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000003860 storage Methods 0.000 claims abstract description 79
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 75
- 239000010703 silicon Substances 0.000 claims abstract description 75
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 74
- 239000000758 substrate Substances 0.000 claims abstract description 70
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 31
- 230000005540 biological transmission Effects 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 238000011049 filling Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 238000009713 electroplating Methods 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
- H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明提供了一种3D全局像素单元及其制备方法，包括在第一硅衬底层上制作的感光区域和在第二硅衬底层上制作的8T信号存储与读出电路区域；感光区域和8T信号存储与读出电路区域竖直方向上排布；通过通孔的连接来实现感光区域与8T信号存储与读出电路区域的互连；通过第一开关管和第二开关管按照一定的时序，将复位开关与传输管分别存储于第一存储节点和第二存储节点上，最终实现将曝光时间内获取的信号电压存储于像素单元内一段时间再读出，从而实现整个像素单元阵列的全局快门曝光；本发明实现了读出电路与感光二极管的垂直互连；不仅提高外界与感光二极管的光通路，改善信号存储电容的光隔离度，还减小像素单元所占用的芯片面积。
Description
技术领域
本发明涉及半导体图像感测技术领域，具体涉及一种3D全局像素单元及其制备方法。
背景技术
传统的全局快门像素技术主要用于CCD图像传感器。由于CMOS图像传感器的不断普及，且由于机器视觉、电影制作、工业、汽车和扫描应用要求必须以高图像品质捕捉快速移动的物体，各大图像传感器厂商已经致力于克服在CMOS图像传感器上使用全局快门像素技术的相关传统障碍。在这种努力下，所提供的全局快门像素技术具有更小的像素尺寸、更大的填充系数、更低的暗电流和更低的噪声，使得CMOS图像传感器在更多应用中成为CCD传感器的可行替代方案。
常规的CMOS图像传感器的全局快门像素单元中，感光二极管和信号存储及读出电路单元器件均做在同一平面内。存储单元需要占用较大的面积来制作存储信号的电容，因此全局像元的面积始终难以减小，填充系数始终较小。并且，感光单元、存储电容和读出电路三者之间容易互相干扰。
发明内容
为了克服以上问题，本发明旨在提供一种3D结构的全局快门像素单元及其制备方法，采用背照工艺和3D结构，在不同层面制作立体单元结构，可以实现信号读出电路与感光二极管的垂直互连。
为了达到上述目的，3D全局像素单元，至少包括两部分：位于第一硅衬底层(02)的感光区域和位于第二硅衬底层(10)的8T信号存储与读出电路区域；所述8T信号存储与读出电路区域具有8T信号存储与读出电路；其特征在于，所述感光区域与所述8T信号存储与读出电路区域在竖直方向上排布；其中，
所述感光区域设置于第一硅衬底层(02)上，其包括：
所述第一硅衬底层(02)背面从上往下次设置的感光二极管(01)、抗反射涂层(04)、色彩过滤层(05)和微透镜(06)，并且在所述感光二极管(01)两侧设置有填充有电介质的隔离沟槽(03)；
所述8T信号存储与读出电路区域设置于第二硅衬底层(10)上，其包括：
所述第二硅衬底层(10)背面从上往下依次设置的：第二电介质层(09)、光遮挡层(08)、以及第一电介质层(07)；
所述第二硅衬底层(10)的正面从下向上依次为：8T信号存储与读出电路(14)、位于所述8T信号存储与读出电路(14)上方的第三电介质层(15)以及位于第三电介质层(15)上方的金属层(M)；其中，
所述感光二极管(01)与所述8T信号存储与读出电路(14)之间通过通孔(12)相连，所述通孔(12)的一端连接所述感光二极管(01)，所述通孔(12)穿过所述第一电介质层(07)、所述光遮挡层(08)、所述第二电介质层(09)和所述第二硅衬底层(10)，使得所述通孔(12)的另一端连接所述8T信号存储与读出电路(14)，并且，所述通孔(12)的侧壁具有第四电介质层(13)；
所述第三电介质层(15)用于所述8T信号存储与读出电路(14)与所述金属层(M)之间的隔离；所述第三电介质层(15)中具有接触孔(CT)；所述信号存储与读出电路(14)通过接触孔(CT)与所述金属层(M)实现互连；其中，
所述8T信号存储与读出电路包括：复位开关、传输管、第一源跟随器、预充电管、第一开关管、第二开关管、第一存储节点、第二存储节点、第二源跟随器、行选择器；所述复位开关的漏极接复位电压、栅极接像素输入端、源极接传输管的源极，传输管的漏极与感光二极管的阴极相连、传输管的栅极与像素单元输入端相连；第一源跟随器的漏极接VDD，第一源跟随器的源极与预充电管的漏极相连，预充电管的源极接地、预充电管的栅极接像素输入端；第一源跟随器的源极以及预充电管的漏极与第一开关管的漏极相连，第一开关管的源极为第一存储节点，第一开关管的栅极接像素输入端；第一存储节点与第二开关管的漏极相连，第二开关管的栅极接像素输入端，第二开关管的源极为第二存储节点，第二存储节点与第二源跟随器的栅极相连；第二源跟随器的漏极与VDD相连，第二源跟随器的源极与行选择器的漏极相连；行选择器的栅极为像素单元输入端，行选择器的源极作为整个所述像素单元的输出端。
优选地，所述第一电介质层和所述第二电介质层的材料均为绝缘材料。
优选地，所述第一电介质层和所述第二电介质层的材料为氧化硅。
优选地，所述硅衬底的材料为单晶硅。
为了达到上述目的，本发明提供了一种权利要求1所述的3D全局像素单元的制备方法，其包括：
步骤01：在所述第一硅衬底层正面依次沉积所述第一电介质层、所述光遮挡层、所述第二电介质层和所述第二硅衬底层；
步骤02：在所述第二硅衬底层、所述第二电介质层、所述光遮挡层、所述第一电介质层和第一硅衬底层中形成所述通孔，所述通孔的底部插入所述第一硅衬底层中；
步骤03：在所述通孔侧壁形成所述第四电介质层，并且在所述通孔内填充金属；
步骤04：在所述第二硅衬底层正面制备所述8T信号存储与读出电路；
步骤05：在完成所述步骤04的所述第二硅衬底层正面形成所述第三电介质层；
步骤06：在所述第三电介质层中制备出所述接触孔，并且在所述接触孔表面和所述第三电介质层表面形成所述金属层；
步骤07：减薄所述第一硅衬底层背面；
步骤08：在所述第一硅衬底层背面中形成所述感光二极管，以及位于所述感光二极管周围的隔离沟槽，并且在所述隔离沟槽内填充电介质；其中，所述感光二极管与所述通孔相连；
步骤09：在所述隔离沟槽表面和所述感光二极管表面依次形成抗反射层、所述色彩过滤层和所述微透镜；其中，所述8T信号存储与读出电路包括：复位开关、传输管、第一源跟随器、预充电管、第一开关管、第二开关管、第一存储节点、第二存储节点、第二源跟随器、行选择器；所述复位开关的漏极接复位电压、栅极接像素输入端、源极接传输管的源极，传输管的漏极与感光二极管的阴极相连、传输管的栅极与像素单元输入端相连；第一源跟随器的漏极接VDD，第一源跟随器的源极与预充电管的漏极相连，预充电管的源极接地、预充电管的栅极接像素输入端；第一源跟随器的源极以及预充电管的漏极与第一开关管的漏极相连，第一开关管的源极为第一存储节点，第一开关管的栅极接像素输入端；第一存储节点与第二开关管的漏极相连，第二开关管的栅极接像素输入端，第二开关管的源极为第二存储节点，第二存储节点与第二源跟随器的栅极相连；第二源跟随器的漏极与VDD相连，第二源跟随器的源极与行选择器的漏极相连；行选择器的栅极为像素单元输入端，行选择器的源极作为整个所述像素单元的输出端。
优选地，所述步骤01中，所述第一电介质层和所述第二电介质层的制备均采用热氧化工艺。
优选地，所述步骤01中，所述光遮挡层的制备采用大马士革工艺。
优选地，所述步骤03具体包括：
步骤031：在所述通孔底部和侧壁、以及所述第二硅衬底层表面沉积所述第四电介质层；
步骤032：采用光刻和刻蚀工艺，刻蚀去除所述通孔底部和所述第二硅衬底层表面的所述第四电介质层，保留所述通孔侧壁的所述第四电介质层；
步骤033：在所述通孔内依次电镀种子层和填充金属。
根据权利要求5所述的制备方法，其特征在于，所述步骤09中，在完成步骤08的第一硅衬底层背面和隔离沟槽表面涂覆或淀积抗反射层。
本发明的3D结构的全局像素单元及其制备方法，通过第一开关管和第二开关管按照一定的时序，将复位开关与传输管分别存储于第一存储节点和第二存储节点上，最终实现将曝光时间内获取的信号电压存储于像素单元内一段时间再读出，从而实现整个像素单元阵列的全局快门曝光；通过采用背照工艺和3D结构，在不同层面制作立体单元结构，可以实现8T信号读出电路与感光二极管的垂直互连；从而不仅提高了外界与感光二极管的光通路，改善了信号存储电容的光隔离度，而且减小了像素单元所占用的芯片面积。
附图说明
图1为本发明的一个较佳实施例的3D全局像素单元的截面结构示意图
图2为本发明的一个较佳实施例的3D全局像素单元的8T信号读出与存储电路结构示意图
图3为本发明的一个较佳实施例的3D全局像素单元的制备方法的流程示意图
图4-12为本发明的一个较佳实施例的3D全局像素单元的制备方法的各个步骤示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明中，第一硅衬底层层的感光区域与第二硅衬底层的信号存储与读出电路单元区域在竖直方向上排布，感光二极管位于信号存储与读出电路上方；通过通孔实现感光二极管与信号存储与读出电路的互连。
以下结合附图1-12和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
本实施例中，请参阅图1，3D 8T全局快门像素单元，至少包括：位于第一硅衬底层的感光区域(图1中上虚线框)和位于第二硅衬底层的8T信号存储与读出电路区域(图1中下虚线框)；感光区域与8T信号存储与读出电路区域在竖直方向上排布；
感光区域设置于第一硅衬底层02，其包括：第一硅衬底02背面从上往下依次设置的感光二极管01、抗反射涂层04、色彩过滤层05和微透镜06，在感光二极管01两侧具有填充有电介质的隔离沟槽03；
8T信号存储与读出电路区域设置于第二硅衬底层10上，其包括：第二硅衬底层10背面从上往下依次设置的：第二电介质层09、光遮挡层08、以及第一电介质层07；第二硅衬底层10的正面从下向上依次为：8T信号存储与读出电路14、位于8T信号存储于读出电路14上方的第三电介质层15以及位于第三电介质层15上方的金属层M；这里的金属层M为可以后道互连金属层；
感光二极管01与8T信号存储与读出电路14之间通过通孔12相连，通孔12的一端连接感光二极管01，通孔12穿过第一电介质层07、光遮挡层08、第二电介质层09和第二硅衬底层10，使得通孔12的另一端连接8T信号存储与读出电路14，并且，通孔12的侧壁具有第四电介质层13；
第三电介质层15用于8T信号存储与读出电路14与金属层M之间的隔离；第三电介质层15中具有接触孔CT；8T信号存储与读出电路14通过接触孔CT与金属层M实现互连；这里，还包括：位于第二硅衬底层10背面的有源与无源区11。较佳的，第一电介质层07和第二电介质层09的材料均为绝缘材料，例如氧化物，有源与无源区11中的有源区为P型掺杂有源区。通孔12可以采用穿透硅通孔(Through Silicon Via)工艺制作的。
本实施例中，请参阅图2，8T信号存储与读出电路14包括：复位开关M1、传输管M2、第一源跟随器SF1(M3)、预充电管M4、第一开关管M5、第二开关管M6、第一存储节点SN1、第二存储节点SN2、第二源跟随器SF3(M7)、行选择器M8；复位开关M1的漏极接复位电压Vreset、栅极接像素输入端RX、源极接传输管M2的源极，传输管M2的漏极与感光二极管的阴极相连、传输管M2栅极与像素单元输入端TG相连；第一源跟随器SF1(M3)的漏极接VDD，第一源跟随器SF1的源极与预充电管M4的漏极相连，预充电管M4的源极接地、预充电管M4的栅极接像素输入端PC；第一源跟随器SF1的源极以及预充电管M4的漏极与第一开关管M5的漏极相连，第一开关管M5的源极为第一存储节点SN1，第一开关管M5的栅极接像素输入端S1；第一存储节点SN1与第二开关管M6的漏极相连，第二开关管M6的栅极接像素输入端S2，第二开关管M6的源极为第二存储节点SN2，第二存储节点SN2与第二源跟随器SF3(M7)的栅极相连；第二源跟随器SF3(M7)的漏极与VDD相连，第二源跟随器SF3(M7)的源极与行选择器M8的漏极相连；行选择器M8的栅极为像素单元输入端RS，行选择器M8的源极作为整个像素单元的输出端。通过第一开关管和第二开关管按照一定的时序，将复位开关与传输管分别存储于第一存储节点和第二存储节点上，最终实现将曝光时间内获取的信号电压存储于像素单元内一段时间再读出，从而实现整个像素单元阵列的全局快门曝光。
请参阅图3-12，本实施例中，如图3所示，上述3D全局像素单元的制备方法，包括：
步骤01：请参阅图4，在第一硅衬底层02正面依次沉积第一电介质层07、光遮挡层08、第二电介质层09和第二硅衬底层10；
具体的，可以采用热氧化工艺来制备第一电介质层07和第二电介质层09；可以采用大马士革工艺来制备光遮挡层08；第二硅衬底层10的制备可以采用硅外延工艺。
步骤02：请参阅图5，在第二硅衬底层10、第二电介质层09、光遮挡层08、第一电介质层07和第一硅衬底层02中形成通孔12，通孔12的底部插入第一硅衬底层02中；
具体的，采用穿透硅通孔(Through Silicon Via)工艺刻蚀出通孔12。
步骤03：请参阅图6，在通孔12侧壁形成第四电介质层13，并且在通孔12内填充金属；
具体的，包括以下过程：
步骤031：在通孔12底部和侧壁、以及第二硅衬底层10表面沉积第四电介质层13；
步骤032：采用光刻和刻蚀工艺，刻蚀去除通孔12底部和第二硅衬底层10表面的第四电介质层13，保留通孔12侧壁的第四电介质层13；
步骤033：在通孔12内依次电镀种子层和填充金属。
步骤04：请参阅图7，在第二硅衬底层10正面制备上述的8T信号存储与读出电路14；
具体的，将整个结构倒置，在第二硅衬底层10正面形成有源与无源区11，如采用离子注入形成P型掺杂有源区；
步骤05：请参阅图8，在完成步骤04的第二硅衬底层10正面形成第三电介质层15；
具体的，可以但不限于采用热氧化工艺或化学气相沉积工艺来制备第三电介质层15；
步骤06：请参阅图9，在第三电介质层15中制备出接触孔CT，并且在接触孔CT表面和第三电介质层15表面形成金属层M；
具体的，经光刻和刻蚀工艺来制备接触孔CT，完成信号存储与读出电路14与金属层M的连线和接触块(pad)的制作。
步骤07：请参阅图10，减薄第一硅衬底层02背面；
步骤08：请参阅图11，在第一硅衬底层02背面中形成感光二极管01，以及位于感光二极管01周围的隔离沟槽03，并且在隔离沟槽03内填充电介质；
具体的，这里感光二极管01可以采用感光二极管；在第一硅衬底层02中进行N型离子注入，离子注入一定深度，使感光二极管01与通孔12相连接，并且制备感光二极管01，在感光二极管01周围进行光刻和刻蚀来形成隔离沟槽03，然后可以但不限于采用化学气相沉积工艺在隔离沟槽03内填充电介质；
步骤09：请参阅图12，在隔离沟槽03表面和感光二极管01表面依次形成抗反射层04、色彩过滤层05和微透镜06；
具体的，可以但不限于在完成步骤08的第一硅衬底层02背面和隔离沟槽03表面涂覆或淀积抗反射层04，在抗反射层04表面依次形成色彩过滤层05和微透镜06的制备，本步骤可以采用常规工艺，这里不再赘述。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (9)
1.一种3D全局像素单元，至少包括两部分：位于第一硅衬底层(02)的感光区域和位于第二硅衬底层(10)的8T信号存储与读出电路区域；所述8T信号存储与读出电路区域具有8T信号存储与读出电路；其特征在于，所述感光区域与所述8T信号存储与读出电路区域在竖直方向上排布；其中，
所述感光区域设置于第一硅衬底层(02)上，其包括：
所述第一硅衬底层(02)背面从上往下次设置的感光二极管(01)、抗反射涂层(04)、色彩过滤层(05)和微透镜(06)，并且在所述感光二极管(01)两侧设置有填充有电介质的隔离沟槽(03)；
所述8T信号存储与读出电路区域设置于第二硅衬底层(10)上，其包括：
所述第二硅衬底层(10)背面从上往下依次设置的：第二电介质层(09)、光遮挡层(08)以及第一电介质层(07)；
所述第二硅衬底层(10)的正面从下向上依次为：8T信号存储与读出电路(14)、位于所述8T信号存储与读出电路(14)上方的第三电介质层(15)以及位于第三电介质层(15)上方的金属层(M)；其中，
所述感光二极管(01)与所述8T信号存储与读出电路(14)之间通过通孔(12)相连，所述通孔(12)的一端连接所述感光二极管(01)，所述通孔(12)穿过所述第一电介质层(07)、所述光遮挡层(08)、所述第二电介质层(09)和所述第二硅衬底层(10)，使得所述通孔(12)的另一端连接所述8T信号存储与读出电路(14)，并且，所述通孔(12)的侧壁具有第四电介质层(13)；
所述第三电介质层(15)用于所述8T信号存储与读出电路(14)与所述金属层(M)之间的隔离；所述第三电介质层(15)中具有接触孔(CT)；所述信号存储与读出电路(14)通过接触孔(CT)与所述金属层(M)实现互连；其中，
所述8T信号存储与读出电路包括：复位开关、传输管、第一源跟随器、预充电管、第一开关管、第二开关管、第一存储节点、第二存储节点、第二源跟随器、行选择器；所述复位开关的漏极接复位电压、栅极接像素输入端、源极接传输管的源极，传输管的漏极与感光二极管的阴极相连、传输管的栅极与像素单元输入端相连；第一源跟随器的栅极与复位开关的源极、传输管的源极相连，第一源跟随器的漏极接VDD，第一源跟随器的源极与预充电管的漏极相连，预充电管的源极接地、预充电管的栅极接像素输入端；第一源跟随器的源极以及预充电管的漏极与第一开关管的漏极相连，第一开关管的源极为第一存储节点，第一开关管的栅极接像素输入端；第一存储节点与第二开关管的漏极相连，第二开关管的栅极接像素输入端，第二开关管的源极为第二存储节点，第二存储节点与第二源跟随器的栅极相连；第二源跟随器的漏极与VDD相连，第二源跟随器的源极与行选择器的漏极相连；行选择器的栅极为像素单元输入端，行选择器的源极作为整个所述像素单元的输出端。
2.根据权利要求1所述的3D全局像素单元，其特征在于，所述第一电介质层和所述第二电介质层的材料均为绝缘材料。
3.根据权利要求2所述的3D全局像素单元，其特征在于，所述第一电介质层和所述第二电介质层的材料为氧化硅。
4.根据权利要求1所述的3D全局像素单元，其特征在于，所述硅衬底的材料为单晶硅。
5.一种权利要求1所述的3D全局像素单元的制备方法，其特征在于，包括：
步骤01：在所述第一硅衬底层正面依次沉积所述第一电介质层、所述光遮挡层、所述第二电介质层和所述第二硅衬底层；
步骤02：在所述第二硅衬底层、所述第二电介质层、所述光遮挡层、所述第一电介质层和第一硅衬底层中形成所述通孔，所述通孔的底部插入所述第一硅衬底层中；
步骤03：在所述通孔侧壁形成所述第四电介质层，并且在所述通孔内填充金属；
步骤04：在所述第二硅衬底层正面制备所述8T信号存储与读出电路；其中，所述8T信号存储与读出电路包括：复位开关、传输管、第一源跟随器、预充电管、第一开关管、第二开关管、第一存储节点、第二存储节点、第二源跟随器、行选择器；所述复位开关的漏极接复位电压、栅极接像素输入端、源极接传输管的源极，传输管的漏极与感光二极管的阴极相连、传输管的栅极与像素单元输入端相连；第一源跟随器的栅极与复位开关的源极、传输管的源极相连，第一源跟随器的漏极接VDD，第一源跟随器的源极与预充电管的漏极相连，预充电管的源极接地、预充电管的栅极接像素输入端；第一源跟随器的源极以及预充电管的漏极与第一开关管的漏极相连，第一开关管的源极为第一存储节点，第一开关管的栅极接像素输入端；第一存储节点与第二开关管的漏极相连，第二开关管的栅极接像素输入端，第二开关管的源极为第二存储节点，第二存储节点与第二源跟随器的栅极相连；第二源跟随器的漏极与VDD相连，第二源跟随器的源极与行选择器的漏极相连；行选择器的栅极为像素单元输入端，行选择器的源极作为整个所述像素单元的输出端；
步骤05：在完成所述步骤04的所述第二硅衬底层正面形成所述第三电介质层；
步骤06：在所述第三电介质层中制备出所述接触孔，并且在所述接触孔表面和所述第三电介质层表面形成所述金属层；
步骤07：减薄所述第一硅衬底层背面；
步骤08：在所述第一硅衬底层背面中形成所述感光二极管以及位于所述感光二极管周围的隔离沟槽，并且在所述隔离沟槽内填充电介质；其中，所述感光二极管与所述通孔相连；
步骤09：在所述隔离沟槽表面和所述感光二极管表面依次形成抗反射层、所述色彩过滤层和所述微透镜。
6.根据权利要求5所述的制备方法，其特征在于，所述步骤01中，所述第一电介质层和所述第二电介质层的制备均采用热氧化工艺。
7.根据权利要求5所述的制备方法，其特征在于，所述步骤01中，所述光遮挡层的制备采用大马士革工艺。
8.根据权利要求5所述的制备方法，其特征在于，所述步骤03具体包括：
步骤031：在所述通孔底部和侧壁、以及所述第二硅衬底层表面沉积所述第四电介质层；
步骤032：采用光刻和刻蚀工艺，刻蚀去除所述通孔底部和所述第二硅衬底层表面的所述第四电介质层，保留所述通孔侧壁的所述第四电介质层；
步骤033：在所述通孔内依次电镀种子层和填充金属。
9.根据权利要求5所述的制备方法，其特征在于，所述步骤09中，在完成步骤08的第一硅衬底层背面和隔离沟槽表面涂覆或淀积抗反射层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610480963.5A CN105914217B (zh) | 2016-06-27 | 2016-06-27 | 3d全局像素单元及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610480963.5A CN105914217B (zh) | 2016-06-27 | 2016-06-27 | 3d全局像素单元及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105914217A CN105914217A (zh) | 2016-08-31 |
| CN105914217B true CN105914217B (zh) | 2019-06-21 |
Family
ID=56759684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610480963.5A Active CN105914217B (zh) | 2016-06-27 | 2016-06-27 | 3d全局像素单元及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105914217B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524426A (zh) * | 2018-10-17 | 2019-03-26 | 上海微阱电子科技有限公司 | 一种防止划片短路的cmos图像传感器结构和形成方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107509048B (zh) * | 2017-09-20 | 2020-06-30 | 上海微阱电子科技有限公司 | 一种高寄生光敏感度像素单元及其驱动方法 |
| CN107509047B (zh) * | 2017-09-20 | 2020-06-30 | 上海微阱电子科技有限公司 | 一种3d堆叠单采样像素单元及其驱动方法 |
| US10134791B1 (en) * | 2017-12-20 | 2018-11-20 | Novatek Microelectronics Corp. | Backside illumination global shutter sensor and pixel thereof |
| CN109560097A (zh) * | 2018-11-21 | 2019-04-02 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| KR102554692B1 (ko) | 2019-02-18 | 2023-07-12 | 양쯔 메모리 테크놀로지스 씨오., 엘티디. | 집적 구조체 및 형성 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228631A (zh) * | 2005-06-02 | 2008-07-23 | 索尼株式会社 | 半导体图像传感器模块及其制造方法 |
| CN105009291A (zh) * | 2013-01-31 | 2015-10-28 | 苹果公司 | 垂直堆叠的图像传感器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798033B2 (en) * | 2002-08-27 | 2004-09-28 | E-Phocus, Inc. | Photoconductor-on-active-pixel (POAP) sensor utilizing a multi-layered radiation absorbing structure |
-
2016
- 2016-06-27 CN CN201610480963.5A patent/CN105914217B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101228631A (zh) * | 2005-06-02 | 2008-07-23 | 索尼株式会社 | 半导体图像传感器模块及其制造方法 |
| CN105009291A (zh) * | 2013-01-31 | 2015-10-28 | 苹果公司 | 垂直堆叠的图像传感器 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109524426A (zh) * | 2018-10-17 | 2019-03-26 | 上海微阱电子科技有限公司 | 一种防止划片短路的cmos图像传感器结构和形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105914217A (zh) | 2016-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105914217B (zh) | 3d全局像素单元及其制备方法 | |
| CN106229322B (zh) | 一种背照堆叠式全局曝光像素单元结构及其形成方法 | |
| CN104733485B (zh) | 图像传感器及其制造方法 | |
| CN207835636U (zh) | 成像系统、图像传感器及图像传感器像素 | |
| CN101290945B (zh) | 形成像素单元和集成电路的方法 | |
| CN107240593B (zh) | 一种堆叠式全局曝光像素单元结构及其形成方法 | |
| CN108598100B (zh) | 一种减小存储节点漏光的全局像元结构及制作方法 | |
| CN106098714B (zh) | 背照式全局曝光像素单元结构及制造方法 | |
| CN107195648B (zh) | 一种低噪声高灵敏度全局像素单元结构及其形成方法 | |
| CN105977204B (zh) | 3d全局像素单元及其制备方法 | |
| KR20170111073A (ko) | 트랜지스터 및 이를 구비하는 이미지 센서 | |
| CN110429091B (zh) | 一种具有挡光结构的全局像元结构及形成方法 | |
| CN106409850B (zh) | 3d全局像素单元及其制备方法 | |
| CN109904183B (zh) | 图像传感器及其形成方法 | |
| CN112117291B (zh) | 一种背照式电荷域全局快门图像传感器及其制作方法 | |
| CN105762160B (zh) | 背照式全局像素单元结构及其制备方法 | |
| CN106057731B (zh) | 3d全局像素单元及其制备方法 | |
| CN106098715B (zh) | 一种3d全局像元结构及其制备方法 | |
| CN110707113B (zh) | 一种全局曝光像素单元及其制备方法 | |
| CN106067467B (zh) | 一种3d全局像元结构及其制备方法 | |
| CN107507842B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
| US20210385399A1 (en) | Image sensing device | |
| CN104465690A (zh) | 版图、像素单元结构及其制备方法 | |
| CN104282628B (zh) | 一种cmos图像传感器全局像元存储电容的制作方法 | |
| CN109148497B (zh) | 一种防止寄生光响应的全局像元结构及形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |