JPS59139769A - 圧縮デ−タ復元回路 - Google Patents
圧縮デ−タ復元回路Info
- Publication number
- JPS59139769A JPS59139769A JP953883A JP953883A JPS59139769A JP S59139769 A JPS59139769 A JP S59139769A JP 953883 A JP953883 A JP 953883A JP 953883 A JP953883 A JP 953883A JP S59139769 A JPS59139769 A JP S59139769A
- Authority
- JP
- Japan
- Prior art keywords
- compressed data
- address
- access
- data
- restored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（５）発明の技術分野
本発明にオーバーレイ機能を備えるレーザプリンタ等の
電子記録式プリンタ設けられデータ圧縮を施して圧縮デ
ータメモリに格納したオーバーレ（ハ）技術の背景 レーザプリンタはプリン）Ｑ作が高速かつ静粛であるほ
か特にオーバーレイ機能を設けることが刃用プリッタと
して適し、近時急速にＩ及しつつある。
電子記録式プリンタ設けられデータ圧縮を施して圧縮デ
ータメモリに格納したオーバーレ（ハ）技術の背景 レーザプリンタはプリン）Ｑ作が高速かつ静粛であるほ
か特にオーバーレイ機能を設けることが刃用プリッタと
して適し、近時急速にＩ及しつつある。
オーバーレイ図形は、一般に、伝票枠など方眼状の線画
が多く、データ圧縮を施し易く、したがって、予め多種
類のオーバーレイ図形を圧縮して圧縮データメモリに格
納し、必要に応じて圧縮データを読出し圧縮前の図形に
対応するドントデータに復元しながら出力するという方
法が用いられている。
が多く、データ圧縮を施し易く、したがって、予め多種
類のオーバーレイ図形を圧縮して圧縮データメモリに格
納し、必要に応じて圧縮データを読出し圧縮前の図形に
対応するドントデータに復元しながら出力するという方
法が用いられている。
０ 従来技術と問題点
圧縮データは、原図形をラスク走査等の方法によってド
ントデータに変換したのち、所定の図形圧縮規則に従っ
て走査線単位に処理することによって得られ２例えば１
走査線に相当する３５５２ドツトのデータが数バイトな
いし数十バイトに圧縮される。
ントデータに変換したのち、所定の図形圧縮規則に従っ
て走査線単位に処理することによって得られ２例えば１
走査線に相当する３５５２ドツトのデータが数バイトな
いし数十バイトに圧縮される。
圧縮データには２通常、ｌ走査線毎に先頭［１バイトの
ライン同期符号を付すとともに２図形毎に末尾に１バイ
トあるいは２バイトのエンド符号を付し、４バイトを１
ワードとして圧縮データメモリに格納する。
ライン同期符号を付すとともに２図形毎に末尾に１バイ
トあるいは２バイトのエンド符号を付し、４バイトを１
ワードとして圧縮データメモリに格納する。
圧縮データの復元は圧縮データメモリのデータを１ワー
ドずつ順次読出し℃がらおこなうのであるが、復元速度
を上げろためにば、圧縮データメモリから読出したｌワ
ード分の圧縮データを復元したあと２間断なく次のワー
ドの復元に移ることが望ましく、そのためにば、アクセ
ス時間を考慮して出来る限り早く次のアドレスをアクセ
スするしかし、従来の圧縮データ復元回路においては。
ドずつ順次読出し℃がらおこなうのであるが、復元速度
を上げろためにば、圧縮データメモリから読出したｌワ
ード分の圧縮データを復元したあと２間断なく次のワー
ドの復元に移ることが望ましく、そのためにば、アクセ
ス時間を考慮して出来る限り早く次のアドレスをアクセ
スするしかし、従来の圧縮データ復元回路においては。
復元の対象とする圧縮データ格納領域外をアクヒスする
ことによってＥＣＣエテーあるいにパリティエラーが発
生することを防止するため、圧縮デ・−タメモリから読
出したデータを読みながら、前記エンド符号の有無を常
に鮭視し、エンド符号が無いことを確認したのちでなけ
れば次つつアドレスをアクセスすることができなかった
。
ことによってＥＣＣエテーあるいにパリティエラーが発
生することを防止するため、圧縮デ・−タメモリから読
出したデータを読みながら、前記エンド符号の有無を常
に鮭視し、エンド符号が無いことを確認したのちでなけ
れば次つつアドレスをアクセスすることができなかった
。
したがって圧縮データの復元速度を上り”ろためにげ２
圧縮データメモリのアクセス時間を短縮しなければなら
ないという問題があった。
圧縮データメモリのアクセス時間を短縮しなければなら
ないという問題があった。
０ 発明の目的
本発明の目的に、圧縮データメモリのアクセス時間を短
縮することなく、圧縮データの復元速度を増大し潜る圧
縮データ復元回路を潜ることにある０ （Ｑ 発明の構成 本発明［なる圧縮データ復元回路ｉ、二値図形パターン
をラスク走査しデータ圧縮を施して腸られる圧縮データ
を図形毎に前記ラスク走査の順に格納する圧縮データメ
モリを備え、前記圧縮デー出力する圧縮データ復元回路
ＩＣ％−いて、復元中の圧縮データの次のアドレスの圧
縮データを格納するレジスタと、前記アクセスしたアド
レスが前記圧縮データメモリ中の圧縮データが格納され
ている最大アト１／スに達したことを検出する最大アド
レス検出回路とを設け、１アドレγ単位の圧縮データの
復元回始とともに該圧縮データの次のアドレスの圧縮デ
ータのアクセスを開始するととも看アクセスしたアドレ
スが前記最大アドレスに達したとき２次のアドレスをア
クセスしないようにしたものである。
縮することなく、圧縮データの復元速度を増大し潜る圧
縮データ復元回路を潜ることにある０ （Ｑ 発明の構成 本発明［なる圧縮データ復元回路ｉ、二値図形パターン
をラスク走査しデータ圧縮を施して腸られる圧縮データ
を図形毎に前記ラスク走査の順に格納する圧縮データメ
モリを備え、前記圧縮デー出力する圧縮データ復元回路
ＩＣ％−いて、復元中の圧縮データの次のアドレスの圧
縮データを格納するレジスタと、前記アクセスしたアド
レスが前記圧縮データメモリ中の圧縮データが格納され
ている最大アト１／スに達したことを検出する最大アド
レス検出回路とを設け、１アドレγ単位の圧縮データの
復元回始とともに該圧縮データの次のアドレスの圧縮デ
ータのアクセスを開始するととも看アクセスしたアドレ
スが前記最大アドレスに達したとき２次のアドレスをア
クセスしないようにしたものである。
（ト）発明の実施例
以下２本発明の要旨を実施例によって具体的に説明する
。
。
図は本発明一実施例のシステムブロック図を示し、１に
後記圧縮データメモリに格納する圧縮データのアドレス
を順序に発生するアドレス作成１川路、２は二値図形パ
ターンをラスク走査しデータ圧縮を施して斗られる圧縮
データを前記ラスク走査の順に図形毎に格納する圧縮デ
ータメモリ、３は圧縮データメモリ２に格納する圧縮デ
ータの最大アドレスを予め格納する最大アドレスレジス
タ２４はアドレス作成回路１が発生したアドレスが最大
アドレスレジスタ３に格納する最大アドレスに達したこ
とを検出する最大アドレス検出回路、５は圧縮データメ
モリ２に対するアクセス信号を発生するアクセス信号作
成回路、６は圧縮データメモリ２から読出したデータの
誤りを誤り訂正符号を使用して検出し訂正するＥ３００
回路、７は復元中の圧縮データの次のアドレスの圧縮デ
ータを格納するレジスタ、８Ｕレジスタ７を介して潜ら
れたデータを１ワードずつ格納し１ピツトスつシフトし
て出力するシフトレジスタ、９はシフトレジスタ８が出
力するデータの中にエンド符号があるか否かを検出する
エンド符号検出回路、１０は圧縮データを復元し圧縮前
の二値図形パターンを生成する復元データ生成回路、１
１と１２は復元データ生成回路１０によって得られた二
値図形パターンを１走査線分ずつ交互に格納する出カバ
ツガメモリである。
後記圧縮データメモリに格納する圧縮データのアドレス
を順序に発生するアドレス作成１川路、２は二値図形パ
ターンをラスク走査しデータ圧縮を施して斗られる圧縮
データを前記ラスク走査の順に図形毎に格納する圧縮デ
ータメモリ、３は圧縮データメモリ２に格納する圧縮デ
ータの最大アドレスを予め格納する最大アドレスレジス
タ２４はアドレス作成回路１が発生したアドレスが最大
アドレスレジスタ３に格納する最大アドレスに達したこ
とを検出する最大アドレス検出回路、５は圧縮データメ
モリ２に対するアクセス信号を発生するアクセス信号作
成回路、６は圧縮データメモリ２から読出したデータの
誤りを誤り訂正符号を使用して検出し訂正するＥ３００
回路、７は復元中の圧縮データの次のアドレスの圧縮デ
ータを格納するレジスタ、８Ｕレジスタ７を介して潜ら
れたデータを１ワードずつ格納し１ピツトスつシフトし
て出力するシフトレジスタ、９はシフトレジスタ８が出
力するデータの中にエンド符号があるか否かを検出する
エンド符号検出回路、１０は圧縮データを復元し圧縮前
の二値図形パターンを生成する復元データ生成回路、１
１と１２は復元データ生成回路１０によって得られた二
値図形パターンを１走査線分ずつ交互に格納する出カバ
ツガメモリである。
以上のような構成によって、圧縮データメモリ２から読
出されたデータに１走査線分孟つ復元されて出力バック
アメモリ１１と１２に交互に格納され交互に出力されろ
ものであるが、復元対象図形の圧縮データのアクセスが
順次おこなわれて圧縮データメモリとして使用できろ最
終アドレスに達すると最大アドレス検出回路４がこれを
検知し。
出されたデータに１走査線分孟つ復元されて出力バック
アメモリ１１と１２に交互に格納され交互に出力されろ
ものであるが、復元対象図形の圧縮データのアクセスが
順次おこなわれて圧縮データメモリとして使用できろ最
終アドレスに達すると最大アドレス検出回路４がこれを
検知し。
アクセス信号作成回路５にアクセス信号の発生を停止す
る。
る。
したがって、シフトレジスタ８へ１ワ・−ドのデータを
格納しエンド符号の検出あるいに復元データの生成が開
始されると同時に１次のアドレスに対するアクセスをお
こなうことができろ。
格納しエンド符号の検出あるいに復元データの生成が開
始されると同時に１次のアドレスに対するアクセスをお
こなうことができろ。
ｑ 発明の詳細
な説明したように２本発明によれば、圧縮データメモリ
のアクセス時間を短縮することなく。
のアクセス時間を短縮することなく。
圧縮データの復元速摩を増大すφことができる。
図は本発明の一実施例を示し、２は圧縮データメモリ、
３は最大アドレスレジスタ、４に最大アドレス検出回路
である。
３は最大アドレスレジスタ、４に最大アドレス検出回路
である。
Claims (1)
- 【特許請求の範囲】 二値図形パターンを２スタ走査しデータ圧縮を施して得
られる圧縮データを図形毎に前記ラスク走査の順に格納
する圧縮データメモリを備え、前記圧縮データメモリを
アドレスの順にアクセスして圧縮データを読出し圧縮前
の２値図形ノ（ターンに復元して出力する圧縮データ復
元回路において。 復元中の圧縮データの次のアドレスの圧縮データを格納
するレジスタと、前記アクセスしたアドレスが前記圧縮
データメモリ中の圧縮データが格納されている最大アド
レスに達したことを検出する最大アドレス検出回路とを
設け、ｌアドレス単位の圧縮データの復元開始とともに
該圧縮データの次のアドレスの圧縮データのアクセスを
開始するとともに、アクセスしたアドレスが前記最大ア
ドレスに達したとき２次のアドレスをアクセスしないよ
うにすることを特徴とする圧縮データ復元回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP953883A JPS59139769A (ja) | 1983-01-24 | 1983-01-24 | 圧縮デ−タ復元回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP953883A JPS59139769A (ja) | 1983-01-24 | 1983-01-24 | 圧縮デ−タ復元回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59139769A true JPS59139769A (ja) | 1984-08-10 |
| JPH0142546B2 JPH0142546B2 (ja) | 1989-09-13 |
Family
ID=11723042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP953883A Granted JPS59139769A (ja) | 1983-01-24 | 1983-01-24 | 圧縮デ−タ復元回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59139769A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8773562B1 (en) | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
-
1983
- 1983-01-24 JP JP953883A patent/JPS59139769A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0142546B2 (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010080966A (ko) | 에러 정정 및 검출용 신호 프로세서 | |
| KR100581325B1 (ko) | 부호 오류 정정 장치 | |
| JPS60191524A (ja) | テレテキスト信号のバイト中のエラ−修正方法および装置 | |
| JP2819624B2 (ja) | ディジタル信号再生装置 | |
| JPS59139769A (ja) | 圧縮デ−タ復元回路 | |
| US4982286A (en) | Video signal processing device performing freezing and frame synchronization functions | |
| US6167549A (en) | Memory access control device, and its control method | |
| KR100420884B1 (ko) | 저장된디지털샘플들내에에러들을은폐하는방법및장치 | |
| US5988872A (en) | Sector data decoding method and circuit in a CD-ROM drive | |
| JPS60101766A (ja) | アドレス検出方式 | |
| JPH0434786B2 (ja) | ||
| JPH043525A (ja) | 符号誤り訂正装置 | |
| JPS58200351A (ja) | 誤り訂正回路 | |
| JPH10145238A (ja) | 誤り訂正装置及び方法 | |
| JPS63200238A (ja) | エラ−回復装置 | |
| KR100216045B1 (ko) | 프로그램형 제어기의 비트 연산 처리방법 및 그 장치 | |
| JPH0667989A (ja) | 記憶装置のパトロール回路 | |
| JPS63269233A (ja) | 誤り検出・訂正回路 | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 | |
| JPH0689236A (ja) | ランダムアクセスメモリ監視回路 | |
| JPH0520215A (ja) | 情報処理装置 | |
| KR19990051456A (ko) | 디지털 비디오 홈 시스템에서의 리드-솔로몬 에러 정정 데이터를 고속으로 처리하기 위한 장치 | |
| JPH05158810A (ja) | 誤り検出回路 | |
| JPH05224968A (ja) | データチェック方式 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 |