CN110491967B - 反偏型硅发光soi光电隔离器、其集成电路及制作方法 - Google Patents
反偏型硅发光soi光电隔离器、其集成电路及制作方法 Download PDFInfo
- Publication number
- CN110491967B CN110491967B CN201910823544.0A CN201910823544A CN110491967B CN 110491967 B CN110491967 B CN 110491967B CN 201910823544 A CN201910823544 A CN 201910823544A CN 110491967 B CN110491967 B CN 110491967B
- Authority
- CN
- China
- Prior art keywords
- silicon
- well
- island
- light source
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 258
- 239000010703 silicon Substances 0.000 title claims abstract description 257
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 257
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 34
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 34
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 34
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 34
- 230000010354 integration Effects 0.000 claims abstract description 13
- 238000005516 engineering process Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 65
- 238000005468 ion implantation Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 20
- 239000010408 film Substances 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 12
- 238000009616 inductively coupled plasma Methods 0.000 claims description 11
- 230000005693 optoelectronics Effects 0.000 claims description 11
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000012212 insulator Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 238000007517 polishing process Methods 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 238000010494 dissociation reaction Methods 0.000 claims 1
- 230000005593 dissociations Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000005622 photoelectricity Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 108010063955 thrombin receptor peptide (42-47) Proteins 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
- H01L31/16—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources
- H01L31/167—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers
- H01L31/173—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the semiconductor device sensitive to radiation being controlled by the light source or sources the light sources and the devices sensitive to radiation all being semiconductor devices characterised by potential barriers formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开了一种反偏型硅发光SOI光电隔离器，包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅，第一衬底与顶层硅通过智能剥离技术键合；反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源。本发明还公开了上述光电隔离器的制作方法，并进一步公开了上述反偏型硅发光SOI光电隔离器的集成电路及其制作方法。本发明提供了硅光源与硅光探测器轴向排布，面积小、制造成本低，具有较高的光传输效率和集成度；本发明的光电隔离器可以与电路集成在同一个衬底上，硅光源与硅光探测器轴向堆叠，进一步降低了制造成本，具有较高的集成度，适用于光电隔离器的集成技术领域。
Description
技术领域
本发明属于半导体光电技术领域，涉及一种光电隔离器，具体地说是一种反偏型硅发光SOI光电隔离器、其集成电路及制作方法。
背景技术
光电隔离器是一种重要的光电器件，可以从一个电路发送信号到另一个电路，使用光代替导线，利用发光二极管（LED）将电信号转化为光信号再利用光探测器接收光信号并将其转换成电信号。光电隔离器具有抗干扰能力强、可靠性好、电学隔离等优点，广泛应用于逻辑开关、数模转换等电路中。
随着电子信息产业的发展，电子设备终端朝向小型化、集成化发展，这对对光电隔离器也提出了更高的要求，要求它具有更小的体积和更高的集成度。传统的光电隔离器将一个GaAsP材料的LED与一个光探测器封装在一起，采用平面结构或者轴向结构放置两种器件。采用平面结构制造光电隔离器需要使用点胶工艺；使用轴向结构需要对光源与光探测器进行电焊。随着封装尺寸的减小，点胶与点焊工艺更加困难，制造难度增大、制造成本特高。
从成本和电路密度的观点来看，光电隔离器最理想的实现方式是将光电隔离器嵌入到硅芯片中，不仅降低制造成本，同时可以提高电路的集成度。
发明内容
本发明的目的是提供反偏型硅发光SOI光电隔离器，使用SOI（绝缘体上硅）CMOS（互补金属氧化物半导体）工艺制作而成，不仅提高了光电隔离器的集成度，还可以与电路集成在同一个衬底上从而进一步提高整个电路的集成度，同时降低了制造成本。
本发明的另外一个目的是提供上述反偏型硅发光SOI光电隔离器的制作方法。
本发明的第三个目的是提供包含上述反偏型硅发光SOI光电隔离器的一种集成电路。
本发明还有一个目的是提供上述集成电路的制作方法。
本发明为实现上述目的，所采用的技术方案如下：
一种反偏型硅发光SOI光电隔离器，包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅，所述第一衬底与顶层硅通过智能剥离技术键合；
所述光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源；
所述第一衬底是n-掺杂/p-掺杂的硅衬底，第一衬底中注入有第一深p阱以及与第一深p阱相连形成第一岛的第一高深宽比p+阱和第二高深宽比p+阱，第一岛的上部嵌有第一薄n+阱；
硅光探测器阴极从第一高深宽比p+阱引出、硅光探测器阳极从第一薄n+阱引出。
作为限定：所述顶层硅是p型掺杂的硅膜，在顶层硅中嵌有第一n+阱，第一n+阱周围做有与第一n+阱连通的环形的第一n-阱，第一n-阱包围第一n+阱且结深大于第一n+阱，从第一n+阱引出光源正极，
第一n-阱的周围做有环形的第一p+阱，第一p+阱包围第一n-阱且与第一n-阱之间具有间隔，从第一p+阱引出光源负极。
作为第二种限定：所述顶层硅是p型掺杂的硅膜，顶层硅中嵌有S个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，锯齿形n+阱将p型掺杂的硅膜分割成S+1个间隔分布又彼此连通的p阱形成的内锯齿形p阱；光源正极从锯齿形n+阱引出，从内锯齿形p阱引出光源负极；
所述S∈[5,10]。
一种反偏型硅发光SOI光电隔离器的制作方法，包括依次进行的以下步骤：
一、选用n-掺杂/p-掺杂的第一硅晶圆作为第一衬底，借助掩膜版，使用离子注入工艺在第一衬底上，首先依次完成第一深p阱、第一高深宽比p+阱、第二高深宽比p+阱的制作形成第一岛，然后在第一岛的上部嵌入第一薄n+阱；
二、采用低压力化学气相沉积法在第一衬底上生长厚度为300nm～500nm的第一SiO2层，以起到电学隔离的作用；
三、选用第二硅晶圆，利用离子注入工艺向第二硅晶圆中注入H+离子，从而在第二硅晶圆内部形成具有微小气泡的离子注入层；
注入H+离子的注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV；
四、将第二晶圆作为顶层硅与第一晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
五、将预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将其一侧的预键合的硅晶圆以薄膜的形式剥离，最终形成SOI结构；
六、在顶层硅中嵌入硅光源；
七、采用感应耦合等离子体刻蚀工艺对顶层硅进行刻蚀，去除硅光源周围多余顶层硅，直至暴露出第一SiO2层；
八、采用低压力化学气相沉积法在第一SiO2层的上方生长厚度为200nm～400nm的第二SiO2层，使第二SiO2层覆盖顶层硅，第二SiO2层与第一SiO2层一起组成第一介质层，之后采用化学机械抛光工艺对第一介质层抛光；
九、采用感应耦合等离子体刻蚀工艺刻蚀第一介质层，形成电极凹槽，之后采用磁控溅射在电极凹槽中制作铝电极，并刻蚀掉多余的铝金属，最终形成硅光探测器阳极、硅光探测器阴极、光源正极和光源负极；
十、低温退火，使硅光探测器阳极、硅光探测器阴极、光源正极和光源负极与各自所在的位置分别形成欧姆接触。
作为限定，所述步骤六包括以下过程：借助掩膜版，使用离子注入工艺对顶层硅进行掺杂，依次完成环形的第一p+阱、环形的第一n-阱、第一n+阱的制作。
作为第二种限定，所述步骤六包括以下过程：借助掩膜版，使用离子注入工艺对顶层硅进行掺杂，依次完成顶层硅的p型掺杂和n+型掺杂，最终在顶层硅中做出S个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，同时将p型掺杂的硅膜分割成S+1个间隔分布又彼此连通的p阱形成的内锯齿形p阱；
所述S∈[5,10]。
一种反偏型硅发光SOI光电隔离器的集成电路，包括集成在n-型掺杂的第二衬底上的反偏型硅发光SOI光电隔离器和后端电路；
所述第二衬底中有由离子注入工艺形成的第一大岛和第二大岛，第一大岛和第二大岛由离子注入工艺形成的第一深p+阱、以及与第一深p+阱相连的第三高深宽比p＋阱、第四高深宽比p＋阱围成；
所述后端电路位于第一大岛，反偏型硅发光SOI光电隔离器位于第二大岛；
所述第一大岛注入有第二深p阱以及与第二深p阱相连的第一～第五高深宽比p阱，第二深p阱、第一高深宽比p阱和第二高深宽比p阱相连形成第一小岛，第二深p阱、第二高深宽比p阱和第三高深宽比p阱相连形成第二小岛，第二深p阱、第三高深宽比p阱和第四高深宽比p阱相连形成第三小岛，第二深p阱、第四高深宽比p阱和第五高深宽比p阱相连形成第四小岛；
所述第一小岛制作有电容，第二小岛制作有NPN晶体管，第三小岛制作有PNP晶体管，第四小岛制作有电阻，所述电容、NPN晶体管、PNP晶体管和电阻彼此电连接形成后端电路；
第一大岛上表面覆盖有第三SiO2层，第三SiO2层与第一介质层一体成型形成整个集成电路的介质层；
后端电路的电源电极、输出电极和地电极从第一大岛上方引出，反偏型硅发光SOI光电隔离器的硅光探测器阳极与后端电路的输入电极相连，反偏型硅发光SOI光电隔离器的硅光探测器阴极与后端电路的地电极相连。
一种反偏型硅发光SOI光电隔离器的集成电路的制作方法，包括依次进行的以下步骤：
（一）选用n-掺杂的第三硅晶圆作为第二衬底，借助掩膜版，使用离子注入工艺在第二衬底上，首先完成第一深p+阱、第三高深宽比p＋阱、第四高深宽比p＋阱的制作，形成第一大岛和第二大岛；然后在第一大岛中完成第二深p阱、第一～第五高深宽比p阱的制作，形成第一～第四小岛；接着在第二大岛中依次完成第一深p阱、第一高深宽比p+阱、第二高深宽比p+阱的制作形成第一岛，最后在第一岛的上部嵌入第一薄n+阱；
（二）利用掩膜版，采用离子注入工艺在第一～第四小岛中分别对应制作电容、NPN晶体管、PNP晶体管、电阻；
（三）采用低压力化学气相沉积法在第二生长厚度为300nm～500nm的第一SiO2隔离介质以起到电学隔离的作用；
（四）选用第四硅晶圆，利用离子注入工艺向第四硅晶圆中注入H+离子，从而在第四硅晶圆内部形成具有微小气泡的离子注入层；
注入H+离子的注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV；
（五）将第四晶圆作为顶层硅与第三晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
（六）将步骤（五）预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将一侧的晶圆以薄膜的形式剥离，最终形成SOI结构；
（七）按照与步骤六相同的方法制作硅光源；
（八）采用感应耦合等离子体刻蚀工艺对顶层硅进行刻蚀，去除硅光源周围多余顶层硅，直至暴露出第一SiO2隔离介质；
（九）采用低压力化学气相沉积法在第一SiO2隔离介质的上方生长厚度为200nm～400nm第二SiO2隔离介质，使第二SiO2隔离介质覆盖顶层硅，第二SiO2隔离介质与第一SiO2隔离介质一起组成第二介质层，之后采用化学机械抛光工艺对第二介质层抛光；
（十）采用感应耦合等离子体刻蚀工艺刻蚀第二介质层以形成电极凹槽，之后采用磁控溅射在第二介质层上淀积铝膜，然后刻蚀掉多余的铝金属并形成金属互连线和电极引脚，通过金属互联线将电容、NPN晶体管、PNP晶体管、电阻相连构成后端电路，之后通过金属互连线将反偏型硅发光SOI光电隔离器的硅光探测器阳极与后端电路的输入电极相连、将反偏型硅发光SOI光电隔离器的硅光探测器阴极与后端电路的地电极相连，最后引出光源正极、光源负极以及后端电路的电源电极、输出电极和地电极；
（十一）低温退火，硅光探测器阳极、硅光探测器阴极、光源正极、光源负极以及后端电路的电源电极、输入电极、输出电极、地电极与各自所在的位置分别形成欧姆接触。
本发明由于采用了上述的技术方案，其与现有技术相比，所取得的技术进步在于：
（1）本发明提供了一种全新的反偏型硅发光SOI光电隔离器，硅光源与硅光探测器轴向排布，面积小，制造成本低，具有较高的光传输效率和集成度；
（2）本发明的硅光源的电极制造在硅膜顶部，能够限制光线的传输方向，提高光传输效率；
（3）本发明的硅光源利用反向偏置的pn+结发光，并在第一n+阱周围制备环形的第一n-阱，第一n-阱包围第一n+阱并且具有比第一n+阱更大的结深，从而增大pn+结左右两侧的曲率半径，导致第一n+阱的下底面具有最小的曲率半径，使得第一n+阱两侧难以发生击穿，可以将击穿的位置控制在第一n+阱的下底面，使击穿区域由点扩展成面，从而实现硅光源的发光区域从点击穿扩展到面击穿，提高了发光效率；
（4）本发明的反偏型硅发光SOI光电隔离器可以与电路集成在同一个衬底上，硅光源与硅光探测器轴向堆叠，进一步降低了制造成本，具有较高的集成度；
（5）由于硅的带隙宽度为1.12eV，光能够透过硅的最短波长在1000nm左右，因此硅光探测器很难探测1000nm以上波长的光，基于反向偏置的硅LED发光范围在400nm～900nm之间，本发明利用二氧化硅层实现光源与硅光探测器之间电学隔离，同时光源发射光谱与硅光探测器的探测范围匹配，设计巧妙。
本发明适用于光电隔离器的集成技术领域。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。
在附图中：
图1为本发明实施例1的整体结构示意图；
图2和图3为本发明实施例1的硅光源的走线示意图；
图4和图5为本发明实施例2的硅光源的走线示意图；
图6为本发明实施例5的结构示意图；
图7为本发明实施例5的电路图；
图8为本发明实施例5的后端电路的电路图。
图中：1、第一衬底、2、第一介质层，3、顶层硅，4、第一薄n+阱，5、第一深p阱，6、第一高深宽比p+阱，7、第二高深宽比p+阱，8、硅光探测器阴极，9、硅光探测器阳极，10、第一n+阱，11、第一n-阱，12、光源正极，13、第一p+阱，15、光源负极，16、第二衬底，17、第一深p+阱，18、第三高深宽比p＋阱，19、第四高深宽比p＋阱，20、第一大岛，21、第二大岛；22、第一小岛，23、第二小岛，24、第三小岛，25、第四小岛，26、第二介质层，27、后端电路。
具体实施方式
以下结合附图对本发明的优选实施例进行说明。应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
实施例1 一种反偏型硅发光SOI光电隔离器
如图1-图3所示，本实施例包括作为衬底硅的n-掺杂的第一衬底1、作为SiO2中间层的第一介质层2和顶层硅3，第一衬底1与顶层硅3通过智能剥离技术键合；反偏型硅发光SOI光电隔离器包括制作在第一衬底1中的硅光探测器、第一介质层2以及制作在顶层硅3中的硅光源；第一衬底1是n-掺杂/p-掺杂的硅衬底，第一衬底1中注入有第一深p阱5以及与第一深p阱5相连形成第一岛的第一高深宽比p+阱6和第二高深宽比p+阱7，第一岛的上部嵌有第一薄n+阱4；硅光探测器阴极8从第一高深宽比p+阱6引出、硅光探测器阳极9从第一薄n+阱4引出。
顶层硅3是p型掺杂的硅膜，在顶层硅3中嵌有第一n+阱10，第一n+阱10周围做有与第一n+阱10连通的环形的第一n-阱11，第一n-阱11包围第一n+阱10且结深大于第一n+阱10，从第一n+阱10引出光源正极12，第一n-阱11的周围做有环形的第一p+阱13，第一p+阱13包围第一n-阱11且与第一n-阱11之间具有间隔，从第一p+阱13引出光源负极15。
如图3所示，第一n-阱11包围第一n+阱10并且具有比第一n+阱10更大的结深，从而增大了pn+结左右两侧的曲率半径，导致第一n+阱10的下底面具有最小的曲率半径，使得第一n+阱10两侧难以发生击穿，可以将击穿的位置控制在第一n+阱10的下底面，使击穿区域由点扩展成面，从而使发光处控制在第一n+阱10的下底面，实现硅光源的发光区域从点击穿扩展到面击穿，提高了发光效率。
本实施例中的硅光探测器是PIN光电二极管，第一介质层2采用蚀SiO2材质，硅光探测器正极、硅光探测器负极、光源正极12和光源负极15均使用铝电极。
本实施例中，第一衬底11还可以是p-掺杂的硅衬底。本实施例的硅光探测器是还可以是雪崩光电二极管、光电三极管。
实施例2 一种反偏型硅发光SOI光电隔离器
本实施例与实施例1的区别在于，如图4和图5所示，顶层硅3是p型掺杂的硅膜，顶层硅3中嵌有七个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，锯齿形n+阱将p型掺杂的硅膜分割成八个间隔分布又彼此连通的p阱形成的内锯齿形p阱.
从锯齿形n+阱引出光源正极12，从内锯齿形p阱引出光源负极15；在图4和图5给出了硅光源的走线方式。
实际上，n+阱的个数可以根据实际需要而定，本实施例为了表示方便，以七个为例进行说明。
实施例3 一种反偏型硅发光SOI光电隔离器的制作方法
本实施例用于制作实施例1，按照以下步骤顺序进行：
一、选用n-掺杂/p-掺杂的第一硅晶圆作为第一衬底1，清洗第一衬底1的表面后，借助掩膜版，使用离子注入工艺在第一衬底1上，首先依次完成第一深p阱5、第一高深宽比p+阱6、第二高深宽比p+阱7的制作形成第一岛，然后在第一岛的上部嵌入第一薄n+阱4；
二、采用低压力化学气相沉积法在第一衬底1上生长厚度为300nm～500nm的第一SiO2层，以起到电学隔离的作用；
三、选用第二硅晶圆，利用离子注入工艺向第二硅晶圆中注入H+离子，注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV，从而在第二硅晶圆内部形成具有微小气泡的离子注入层；
四、将第二晶圆作为顶层硅3与第一晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
五、将预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将其一侧的预键合的硅晶圆以薄膜的形式剥离，最终形成SOI结构；
六、借助掩膜版，使用离子注入工艺对顶层硅3进行掺杂，依次完成环形的第一p+阱13、环形的第一n-阱11、第一n+阱10、的制作；
七、采用感应耦合等离子体刻蚀工艺对顶层硅3进行刻蚀，去除硅光源周围多余顶层硅3，直至暴露出第一SiO2层；
八、采用低压力化学气相沉积法在第一SiO2层的上方生长厚度为200nm～400nm第二SiO2层，使第二SiO2层覆盖顶层硅3，第二SiO2层与第一SiO2层一起组成第一介质层2，之后采用化学机械抛光工艺对第一介质层2抛光；
九、采用感应耦合等离子体刻蚀工艺刻蚀第一介质层2，形成电极凹槽，之后采用磁控溅射在电极凹槽中制作铝电极，并刻蚀掉多余的铝金属，最终从第一高深宽比p+阱6引出硅光探测器阴极8、从第一薄n+阱4引出硅光探测器阳极9、从第一n+阱10引出光源正极12、从第一p+阱13引出光源负极15；
十、低温退火，使硅光探测器阳极9、硅光探测器阴极8、光源正极12和光源负极15与各自所在的位置分别形成欧姆接触。
实施例4 一种反偏型硅发光SOI光电隔离器的制作方法
本实施例用于制作实施例2，与实施例3的区别在于：
①步骤六中按照以下过程制作硅光源：借助掩膜版，使用离子注入工艺对顶层硅3进行掺杂，依次完成顶层硅3的p型掺杂和n+型掺杂，最终在顶层硅3中做出七个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，同时将p型掺杂的硅膜分割成八个间隔分布又彼此连通的p阱形成的内锯齿形p阱；
②步骤九中，从锯齿形n+阱引出光源正极12，从内锯齿形p阱引出光源负极15。
其余制作过程与实施例3相同，不再重复介绍。
实施例5 一种反偏型硅发光SOI光电隔离器的集成电路
如图6所示，本实施例包括集成在n-型掺杂的第二衬底16上的反偏型硅发光SOI光电隔离器和后端电路27。第二衬底16中有由离子注入工艺形成的第一大岛20和第二大岛21，第一大岛20和第二大岛21由离子注入工艺形成的第一深p+阱17、以及与第一深p+阱17相连的第三高深宽比p＋阱18、第四高深宽比p＋阱19围成；后端电路27位于第一大岛20，反偏型硅发光SOI光电隔离器位于第二大岛21；
第一大岛20注入有第二深p阱以及与第二深p阱相连的第一～第五高深宽比p阱，第二深p阱、第一高深宽比p阱和第二高深宽比p阱相连形成第一小岛22，第二深p阱、第二高深宽比p阱和第三高深宽比p阱相连形成第二小岛23，第二深p阱、第三高深宽比p阱和第四高深宽比p阱相连形成第三小岛24，第二深p阱、第四高深宽比p阱和第五高深宽比p阱相连形成第四小岛25；第一小岛22制作有电容，第二小岛23制作有NPN晶体管，第三小岛24制作有PNP晶体管，第四小岛25制作有电阻，所述电容、NPN晶体管、PNP晶体管和电阻彼此电连接形成后端电路27。第一大岛20上表面覆盖有SiO2材质的介质层。
本实施例中的反偏型硅发光SOI光电隔离器与实施例1或实施例2相同，在此不再重复介绍。
后端电路27的电源电极Vcc、输出电极Vout和地电极GND第一大岛20上方引出，反偏型硅发光SOI光电隔离器的硅光探测器阳极9与后端电路27的输入电极相连Vin，反偏型硅发光SOI光电隔离器的硅光探测器阴极8与后端电路27的地电极GND相连。
如图7，给出了以硅PIN光电二极管作为硅光源的反偏型硅发光SOI光电隔离器与后端电路27的一种连接方式，后端电路27是一个前置放大电路。硅PIN光电二极管工作在零偏置条件下，硅PIN光电二极管的两端分别连接到前置放大电路的两个输入端口，零偏条件下的硅PIN光电二极管工作在“光伏模式”，类似于太阳能电池，具有暗电流小，光电转换线性度好的优势。
如图8所示，给出了前置放大电路的一种结构，图中的前置放大电路是一个三级放大电路，由双端输入，单端输出的差分放大电路、共射放大电路和互补输出电路组成。
实施例6 一种反偏型硅发光SOI光电隔离器的集成电路的制作方法
本实施例用于制作实施例5，按照以下步骤顺序进行：
（一）选用n-掺杂的第三硅晶圆作为第二衬底16，清洗第二衬底16的表面后，借助掩膜版，使用离子注入工艺在第二衬底16上，首先完成第一深p+阱17、第三高深宽比p＋阱18、第四高深宽比p＋阱19的制作，形成第一大岛20和第二大岛21；然后在第一大岛20中完成第二深p阱、第一～第五高深宽比p阱的制作，形成第一～第四小岛22～25；接着在第二大岛21中依次完成第一深p阱5、第一高深宽比p+阱6、第二高深宽比p+阱7的制作形成第一岛，最后在第一岛的上部嵌入第一薄n+阱4；
（二）利用掩膜版，采用离子注入工艺在第一～第四小岛22～25中分别对应制作电容、NPN晶体管、PNP晶体管、电阻；
（三）采用低压力化学气相沉积法在第二生长厚度为300nm～500nm的第一SiO2隔离介质以起到电学隔离的作用；
（四）选用第四硅晶圆，利用离子注入工艺向第四硅晶圆中注入H+离子，从而在第四硅晶圆内部形成具有微小气泡的离子注入层；
注入H+离子的注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV；
（五）将第四晶圆作为顶层硅3与第三晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
（六）将步骤（五）预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将一侧的晶圆以薄膜的形式剥离，最终形成SOI结构；
（七）按照与实施例3或4中步骤六相同的方法制作硅光源；
（八）采用感应耦合等离子体刻蚀工艺对顶层硅3进行刻蚀，去除硅光源周围多余顶层硅3，直至暴露出第一SiO2隔离介质；
（九）采用低压力化学气相沉积法在第一SiO2隔离介质的上方生长厚度为200nm～400nm 的第二SiO2隔离介质，使第二SiO2隔离介质覆盖顶层硅3，第二SiO2隔离介质与第一SiO2隔离介质一起组成第二介质层26，之后采用化学机械抛光工艺对第二介质层抛光；
（十）、采用感应耦合等离子体刻蚀工艺对介质层位于第一～第四小岛22～25上方、第一高深宽比p+阱6上方、第一薄n+阱4上方、第一n+阱10/锯齿形n+阱上方以及第一p+阱13/锯齿形p阱上方的区域进行刻蚀，分别形成电容、NPN晶体管、PNP晶体管、电阻、硅光探测器阳极9、硅光探测器阴极8、光源正极12和光源负极15的电极凹槽，之后采用磁控溅射在电极凹槽中制作分别铝电极，然后刻蚀掉多余的铝金属，完成电容、NPN晶体管、PNP晶体管、电阻之间的电连接以形成后端电路27；最后并完成反偏型硅发光SOI光电隔离器的硅光探测器阳极9与后端电路27的输入电极Vin的连接，将反偏型硅发光SOI光电隔离器的硅光探测器阴极8与后端电路27的地电极GND的连接；最终从第一大岛20上方引出后端电路27的电源电极Vcc、输出电极Vout和地电极GND，从第一n+阱10/锯齿形n+阱引出光源正极12，从第一p+阱13/内锯齿形p阱引出光源负极15；
（十一）低温退火，硅光探测器阳极9、硅光探测器阴极8、光源正极12、光源负极15、后端电路27的电源电极Vcc、输入电极Vin、输出电极Vout、地电极GND与各自所在的位置分别形成欧姆接触。
Claims (6)
1.一种反偏型硅发光SOI光电隔离器，其特征在于：包括作为衬底硅的第一衬底、作为SiO2中间层的第一介质层和顶层硅，所述第一衬底与顶层硅通过智能剥离技术键合；
所述反偏型硅发光SOI光电隔离器包括制作在第一衬底中的硅光探测器、第一介质层以及制作在顶层硅中的硅光源；
所述第一衬底是n-掺杂/p-掺杂的硅衬底，第一衬底中注入有第一深p阱以及与第一深p阱相连形成第一岛的第一高深宽比p+阱和第二高深宽比p+阱，第一岛的上部嵌有第一薄n+阱；
从第一高深宽比p+阱引出硅光探测器阴极、从第一薄n+阱引出硅光探测器阳极；
所述顶层硅采用以下两种结构中的任意一种：
①第一种结构
所述顶层硅是p型掺杂的硅膜，在顶层硅中嵌有第一n+阱，第一n+阱周围做有与第一n+阱连通的环形的第一n-阱，第一n-阱包围第一n+阱且结深大于第一n+阱，从第一n+阱引出光源正极，
第一n-阱的周围做有环形的第一p+阱，第一p+阱包围第一n-阱且与第一n-阱之间具有间隔，从第一p+阱引出光源负极；
②第二种结构
所述顶层硅是p型掺杂的硅膜，顶层硅中嵌有S个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，锯齿形n+阱将p型掺杂的硅膜分割成S+1个间隔分布又彼此连通的p阱形成的内锯齿形p阱；光源正极从锯齿形n+阱引出，光源负极从内锯齿形p阱引出；
所述S∈[5,10]。
2.根据权利要求1所述的反偏型硅发光SOI光电隔离器的制作方法，其特征在于包括依次进行的以下步骤：
一、选用n-掺杂/p-掺杂的第一硅晶圆作为第一衬底，借助掩膜版，使用离子注入工艺在第一衬底上，首先依次完成第一深p阱、第一高深宽比p+阱、第二高深宽比p+阱的制作形成第一岛，然后在第一岛的上部嵌入第一薄n+阱；
二、采用低压力化学气相沉积法在第一衬底上生长厚度为300nm～500nm的第一SiO2层，以起到电学隔离的作用；
三、选用第二硅晶圆，利用离子注入工艺向第二硅晶圆中注入H+离子，从而在第二硅晶圆内部形成具有微小气泡的离子注入层；
注入H+离子的注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV；
四、将第二晶圆作为顶层硅与第一晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
五、将预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将其一侧的预键合的硅晶圆以薄膜的形式剥离，最终形成SOI结构；
六、在顶层硅中嵌入硅光源；
七、采用感应耦合等离子体刻蚀工艺对顶层硅进行刻蚀，去除硅光源周围多余顶层硅，直至暴露出第一SiO2层；
八、采用低压力化学气相沉积法在第一SiO2层的上方生长厚度为200nm～400nm第二SiO2层，使第二SiO2层覆盖顶层硅，第二SiO2层与第一SiO2层一起组成第一介质层，之后采用化学机械抛光工艺对第一介质层抛光；
九、采用感应耦合等离子体刻蚀工艺刻蚀第一介质层，形成电极凹槽，之后采用磁控溅射在电极凹槽中制作铝电极，并刻蚀掉多余的铝金属，最终形成硅光探测器阳极、硅光探测器阴极、光源正极和光源负极；
十、低温退火，使硅光探测器阳极、硅光探测器阴极、光源正极和光源负极与各自所在的位置分别形成欧姆接触。
3.根据权利要求2所述的反偏型硅发光SOI光电隔离器的制作方法，其特征在于，制作第一种结构的顶层硅时，所述步骤六包括以下过程：借助掩膜版，使用离子注入工艺对顶层硅进行掺杂，依次完成环形的第一p+阱、环形的第一n-阱、第一n+阱的制作。
4.根据权利要求2所述的反偏型硅发光SOI光电隔离器的制作方法，其特征在于，制作第二种结构的顶层硅时，所述步骤六包括以下过程：借助掩膜版，使用离子注入工艺对顶层硅进行掺杂，依次完成顶层硅的p型掺杂和n+型掺杂，最终在顶层硅中做出S个间隔分布又彼此连通的n+阱组成的锯齿形n+阱，同时将p型掺杂的硅膜分割成S+1个间隔分布又彼此连通的p阱形成的内锯齿形P阱；
所述S∈[5,10]。
5.根据权利要求1所述的反偏型硅发光SOI光电隔离器的集成电路，其特征在于：包括集成在n-型掺杂的第二衬底上的反偏型硅发光SOI光电隔离器和后端电路；
所述第二衬底中有由离子注入工艺形成的第一大岛和第二大岛，第一大岛和第二大岛由离子注入工艺形成的第一深p+阱、以及与第一深p+阱相连的第三高深宽比p＋阱、第四高深宽比p＋阱围成；
所述后端电路位于第一大岛，反偏型硅发光SOI光电隔离器位于第二大岛；
所述第一大岛注入有第二深p阱以及与第二深p阱相连的第一～第五高深宽比p阱，第二深p阱、第一高深宽比p阱和第二高深宽比p阱相连形成第一小岛，第二深p阱、第二高深宽比p阱和第三高深宽比p阱相连形成第二小岛，第二深P阱、第三高深宽比P阱和第四高深宽比p阱相连形成第三小岛，第二深P阱、第四高深宽比P阱和第五高深宽比P阱相连形成第四小岛；
所述第一小岛制作有电容，第二小岛制作有NPN晶体管，第三小岛制作有PNP晶体管，第四小岛制作有电阻，所述电容、NPN晶体管、PNP晶体管和电阻彼此电连接形成后端电路；
第一大岛上表面覆盖有第三SiO2层，第三SiO2层与第一介质层一体成型形成整个集成电路的介质层；
后端电路的电源电极、输出电极和地电极从第一大岛上方引出，反偏型硅发光SOI光电隔离器的硅光探测器阳极与后端电路的输入电极相连，反偏型硅发光SOI光电隔离器的硅光探测器阴极与后端电路的地电极相连。
6.根据权利要求5所述的反偏型硅发光SOI光电隔离器的集成电路的制作方法，其特征在于包括依次进行的以下步骤：
（一）选用n-掺杂的第三硅晶圆作为第二衬底，借助掩膜版，使用离子注入工艺在第二衬底上，首先完成第一深p+阱、第三高深宽比p＋阱、第四高深宽比p＋阱的制作，形成第一大岛和第二大岛；然后在第一大岛中完成第二深p阱、第一～第五高深宽比p阱的制作，形成第一～第四小岛；接着在第二大岛中依次完成第一深p阱、第一高深宽比p+阱、第二高深宽比p+阱的制作形成第一岛，最后在第一岛的上部嵌入第一薄n+阱；
（二）利用掩膜版，采用离子注入工艺在第一～第四小岛中分别对应制作电容、NPN晶体管、PNP晶体管、电阻；
（三）采用低压力化学气相沉积法在第二生长厚度为300nm～500nm的第一SiO2隔离介质以起到电学隔离的作用；
（四）选用第四硅晶圆，利用离子注入工艺向第四硅晶圆中注入H+离子，从而在第四硅晶圆内部形成具有微小气泡的离子注入层；
注入H+离子的注入剂量为3.0×1017/cm2～5.0×1017/cm2，注入能量为50KeV～80KeV；
（五）将第四晶圆作为顶层硅与第三晶圆进行清洗和活化处理,然后在室温下把二者的抛光面贴合在一起进行预键合；
（六）将步骤（五）预键合的硅晶圆在400～600℃环境下进行热处理，以提高键合界面的结合强度并消除离子注入形成的损伤，通过热处理，以离子注入层作为边界将一侧的晶圆以薄膜的形式剥离，最终形成SOI结构；
（七）按照与步骤六相同的方法制作硅光源；
（八）采用感应耦合等离子体刻蚀工艺对顶层硅进行刻蚀，去除硅光源周围多余顶层硅，直至暴露出第一SiO2隔离介质；
（九）采用低压力化学气相沉积法在第一SiO2隔离介质的上方生长厚度为200nm～400nm第二SiO2隔离介质，使第二SiO2隔离介质覆盖顶层硅，第二SiO2隔离介质与第一SiO2隔离介质一起组成第二介质层，之后采用化学机械抛光工艺对第二介质层抛光；
（十）采用感应耦合等离子体刻蚀工艺刻蚀第二介质层以形成电极凹槽，之后采用磁控溅射在第二介质层上淀积铝膜，然后刻蚀掉多余的铝金属并形成金属互连线和电极引脚，通过金属互联线将电容、NPN晶体管、PNP晶体管、电阻相连构成后端电路，之后通过金属互连线将反偏型硅发光SOI光电隔离器的硅光探测器阳极与后端电路的输入电极相连、将反偏型硅发光SOI光电隔离器的硅光探测器阴极与后端电路的地电极相连，最后引出光源正极、光源负极以及后端电路的电源电极、输出电极和地电极；
（十一）低温退火，硅光探测器阳极、硅光探测器阴极、光源正极、光源负极、后端电路的电源电极、输入电极、输出电极、地电极与各自所在的位置分别形成欧姆接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910823544.0A CN110491967B (zh) | 2019-09-02 | 2019-09-02 | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910823544.0A CN110491967B (zh) | 2019-09-02 | 2019-09-02 | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110491967A CN110491967A (zh) | 2019-11-22 |
| CN110491967B true CN110491967B (zh) | 2021-03-02 |
Family
ID=68555456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910823544.0A Active CN110491967B (zh) | 2019-09-02 | 2019-09-02 | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110491967B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102928925A (zh) * | 2012-10-24 | 2013-02-13 | 中国科学院半导体研究所 | 基于对称垂直光栅耦合结构的soi基光隔离器 |
| CN103235363A (zh) * | 2013-04-22 | 2013-08-07 | 天津工业大学 | 一种阵列波导光栅解调集成微系统 |
| CN103762265A (zh) * | 2013-12-31 | 2014-04-30 | 天津大学 | 基于标准cmos工艺的新型光互连结构及其制备方法 |
| CN103928562A (zh) * | 2014-05-04 | 2014-07-16 | 厦门大学 | 横向p-i-n结构Ge光电探测器的制备方法 |
| CN104090333A (zh) * | 2014-06-23 | 2014-10-08 | 天津工业大学 | 一种二元闪耀光栅耦合器及其在硅基混合集成光探测器上的应用 |
| CN104882368A (zh) * | 2013-12-20 | 2015-09-02 | 加州大学董事会 | 生长在硅上的异质材料与硅光子电路的键合 |
| CN105009291A (zh) * | 2013-01-31 | 2015-10-28 | 苹果公司 | 垂直堆叠的图像传感器 |
| CN107895749A (zh) * | 2017-10-21 | 2018-04-10 | 天津大学 | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 |
| CN109427914A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 电荷载流子提取反向二极管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951826B2 (en) * | 2012-01-31 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for increasing photodiode full well capacity |
| US10163963B2 (en) * | 2017-04-05 | 2018-12-25 | Semiconductor Components Industries, Llc | Image sensors with vertically stacked photodiodes and vertical transfer gates |
-
2019
- 2019-09-02 CN CN201910823544.0A patent/CN110491967B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102928925A (zh) * | 2012-10-24 | 2013-02-13 | 中国科学院半导体研究所 | 基于对称垂直光栅耦合结构的soi基光隔离器 |
| CN105009291A (zh) * | 2013-01-31 | 2015-10-28 | 苹果公司 | 垂直堆叠的图像传感器 |
| CN103235363A (zh) * | 2013-04-22 | 2013-08-07 | 天津工业大学 | 一种阵列波导光栅解调集成微系统 |
| CN104882368A (zh) * | 2013-12-20 | 2015-09-02 | 加州大学董事会 | 生长在硅上的异质材料与硅光子电路的键合 |
| CN103762265A (zh) * | 2013-12-31 | 2014-04-30 | 天津大学 | 基于标准cmos工艺的新型光互连结构及其制备方法 |
| CN103928562A (zh) * | 2014-05-04 | 2014-07-16 | 厦门大学 | 横向p-i-n结构Ge光电探测器的制备方法 |
| CN104090333A (zh) * | 2014-06-23 | 2014-10-08 | 天津工业大学 | 一种二元闪耀光栅耦合器及其在硅基混合集成光探测器上的应用 |
| CN109427914A (zh) * | 2017-08-31 | 2019-03-05 | 艾赛斯有限责任公司 | 电荷载流子提取反向二极管 |
| CN107895749A (zh) * | 2017-10-21 | 2018-04-10 | 天津大学 | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 |
Non-Patent Citations (2)
| Title |
|---|
| "A novel polysilicon light source and its on-chip optical interconnection structure design";Sun,Hongliang,et.al.;《SPIE》;20190312;第1102342-1至1102342-6页 * |
| "SOI CMOS像素探测器结构及辐射加固研究";胡海帆;《信息科技辑》;20171115;I135-44页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110491967A (zh) | 2019-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720595B2 (en) | Three-dimensional island pixel photo-sensor | |
| CN103579377B (zh) | 具有堆叠配置的抬升式光电二极管 | |
| US8400064B2 (en) | Zener diode protection network in submount for LEDs connected in series | |
| KR101619206B1 (ko) | 반도체 기판에 대한 집적 포토다이오드 | |
| US20050145274A1 (en) | Discrete and integrated photo voltaic solar cells | |
| US8097868B2 (en) | Galvanic optocoupler and method of making | |
| KR102550104B1 (ko) | 고성능 태양 전지, 이의 어레이 및 제조 방법 | |
| CN110349982B (zh) | 包含单个光子雪崩二极管spad结构的半导体装置及传感器 | |
| CN102237377A (zh) | 旁路二极管与薄膜太阳能模块的单片集成 | |
| CN109906517B (zh) | 光学隔离系统和电路以及具有延伸横向p-n结的光子检测器 | |
| JP2011018920A (ja) | ｐｉｎダイオードを備えた集積回路構造の製造方法 | |
| CN101300685A (zh) | 半导体装置及其制造方法 | |
| US6281428B1 (en) | Photovoltaic generator | |
| CN110491967B (zh) | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 | |
| US5973257A (en) | Reflector layer for the well surface of a photovoltaic generator | |
| US6750523B2 (en) | Photodiode stacks for photovoltaic relays and the method of manufacturing the same | |
| CN110518032B (zh) | 多晶硅soi基板型光电耦合器、其集成电路及制备方法 | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| CN210110771U (zh) | 基于异质结薄膜光源的全集成光电耦合器及其集成电路 | |
| JP2009260160A (ja) | 光半導体装置 | |
| CN110518087B (zh) | 一种单芯片led光电耦合器、其集成电路及制作方法 | |
| CN210167372U (zh) | 一种单片集成led光电耦合器及其集成电路 | |
| CN110416250B (zh) | 基于异质结薄膜光源的光耦、其放大集成电路及制作方法 | |
| CN107895749B (zh) | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 | |
| CN107086253B (zh) | 半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200630 Address after: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant after: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY Applicant after: CHONGQING ZHONGKE YUXIN ELECTRONIC Co.,Ltd. Applicant after: GUANGDONG CHENGLITAI TECHNOLOGY Co.,Ltd. Applicant after: Sichuan Xinhe Li Cheng Technology Co.,Ltd. Applicant after: Sichuan Suining Lipuxin Microelectronic Co.,Ltd. Applicant after: SICHUAN JINGHUI SEMICONDUCTOR Co.,Ltd. Applicant after: CHENGDU ZHIXIN MICRO-TECH Co.,Ltd. Applicant after: Shanghai Lianchen Microelectronics Technology Co.,Ltd. Applicant after: SICHUAN BLUE COLOUR ELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 611731 Chengdu province high tech Zone (West) West source Avenue, No. 2006 Applicant before: UNIVERSITY OF ELECTRONIC SCIENCE AND TECHNOLOGY Applicant before: SICHUAN BLUE COLOUR ELECTRONICS TECHNOLOGY Co.,Ltd. Applicant before: CHONGQING ZHONGKE YUXIN ELECTRONIC Co.,Ltd. Applicant before: GUANGDONG CHENGLITAI TECHNOLOGY Co.,Ltd. Applicant before: Sichuan Xinhe Li Cheng Technology Co.,Ltd. Applicant before: Sichuan Suining Lipuxin Microelectronic Co.,Ltd. Applicant before: SICHUAN JINGHUI SEMICONDUCTOR Co.,Ltd. Applicant before: CHENGDU ZHIXIN MICRO-TECH Co.,Ltd. Applicant before: GUANGDONG CHIPPACKING TECHNOLOGY Co.,Ltd. Applicant before: SHANGHAI FINE CHIP SEMICONDUCTOR Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |