CN109427914A - 电荷载流子提取反向二极管 - Google Patents

电荷载流子提取反向二极管 Download PDF

Info

Publication number
CN109427914A
CN109427914A CN201811018564.2A CN201811018564A CN109427914A CN 109427914 A CN109427914 A CN 109427914A CN 201811018564 A CN201811018564 A CN 201811018564A CN 109427914 A CN109427914 A CN 109427914A
Authority
CN
China
Prior art keywords
type
area
type silicon
region
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811018564.2A
Other languages
English (en)
Other versions
CN109427914B (zh
Inventor
石庆旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Essex Co Ltd
Original Assignee
Essex Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Essex Co Ltd filed Critical Essex Co Ltd
Priority to CN202410074468.9A priority Critical patent/CN117913146A/zh
Publication of CN109427914A publication Critical patent/CN109427914A/zh
Application granted granted Critical
Publication of CN109427914B publication Critical patent/CN109427914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
    • H01L29/7412—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode
    • H01L29/7416—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a diode the device being an antiparallel diode, e.g. RCT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

由于新的顶侧P+型电荷载流子提取区域和轻掺杂的底侧透明阳极的存在，反向二极管管芯是“快速的”(即，具有小的峰值反向恢复电流)。在正向导通期间，由于通过由P+型电荷载流子提取区域建立的电场连续提取空穴，减少了N‑型漂移区中的电荷载流子的数量。电子由透明阳极提取。当然后使器件上的电压反向时，峰值反向恢复电流的幅度减小，这是因为在二极管能够开始反向阻断模式操作之前需要去除的电荷载流子的数量较少。有利地，二极管是快速的，而不必包括寿命抑制因素或以其他方式引入复合中心。因此，反向二极管具有理想的小反向漏电流。

Description

电荷载流子提取反向二极管
技术领域
所描述的实施例涉及反向二极管器件和相关方法。
背景技术
大多数具有高反向击穿电压能力的市售功率二极管同样具有N-型底侧阴极。罕见的例外是所谓的“反向二极管”或“反转二极管”，其可从IXYS Corporation(位于California内Milpitas的Buckeye Drive 1590号)商购获得。这些不寻常的二极管具有P型隔离结构，包括底侧P型阳极区域以及P型外围侧壁扩散区域。与其他类型的二极管相比，这些不寻常的二极管具有一些优越的特性。例如，它们可以具有高的反向击穿电压，同时表现出优异的动态鲁棒性。寻求将这种反向二极管架构扩展到新的应用领域的方式。
发明内容
一种新的反向二极管器件管芯具有轻掺杂的底侧P-型硅区域。该底侧区域具有能够使其用作所谓的“透明阳极”的P型掺杂剂浓度和厚度。反向二极管器件管芯的中心有源区通过P型硅外围侧壁区域与管芯的外围侧边缘分开。P型硅外围侧壁区域和底侧P-型硅区域一起形成P型隔离结构。该P型隔离结构的P型硅从侧面以及从底部的下方完全包围管芯的中心有源区中的N-型硅。在优选实施例中，反向二极管器件管芯不涉及外延硅，而是所有硅区域都是浮置区体硅晶片材料的区域。在一个示例中，轻掺杂的底侧P-型硅区域是“透明阳极”区域，其中：1)它的厚度小于10微米；2)它的轻P型掺杂剂浓度小于3×1017原子/cm3；以及3)在反向二极管器件管芯的正向导通期间，它允许电子从N-型硅区域向下穿过轻掺杂的底侧P-型硅区域，并且到达底侧阳极金属电极，而没有电子复合。在邻近底侧P-型硅区域邻接底侧阳极金属电极的地方的底部半导体表面处测量P型掺杂剂浓度为3×1017原子/cm3。
由于存在新的“P+型电荷载流子提取区域”并且由于透明阳极，新的反向二极管器件管芯是“快速的”(即，具有较小的峰值反向恢复电流(Irr))。在反向二极管器件管芯的正向导通期间，通过由新的P+型电荷载流子提取区域建立的电场来连续地提取空穴。空穴向上穿过P+型电荷载流子提取区域去往顶侧阴极金属电极。另外，从N-型漂移区域提取电子。这些提取的电子一直向下穿过轻掺杂的底侧P-型硅区域并去往下面的阳极金属电极，而不在底侧P-型硅区域中复合。由于这两种机制，正向导通期间二极管的N-型漂移区中的电荷载流子(空穴和电子二者)的浓度降低。
当反向二极管器件管芯上的电压接着被切换到反向偏置电压时，峰值反向恢复电流(Irr(peak))的幅度减小，这是因为在二极管能够开始反向阻断模式操作之前需要去除的电荷载流子的数量较少。有利地，反向二极管器件管芯是快速的，而无需涉及寿命抑制因素、电荷捕获离子或原子、添加的硅晶体缺陷和/或其他复合中心结构。反向二极管器件管芯具有同时具有以下所有特性的期望特性：1)在大电流正向导通条件下小的正向压降(Vf)；2)当从大电流正向导通条件向反向电压条件切换时小的峰值反向恢复电流(Irr)，3)高的反向击穿电压(Vbr)承受能力，以及4)在高压静态反向阻断条件下小的反向漏电流(Ilk)。在高的结温下，小的反向漏电流尤为重要。
在一个具体示例中，采用晶片减薄使得中心N-型漂移区域的厚度小于50微米且大于25微米(在一个示例中，厚度为28微米)。该距离是沿着垂直于底部半导体表面的平面的线测量的，沿着该线从底侧P-型区域的顶部延伸到N型耗尽停止区域(stepper region)的底部。使用晶片减薄允许如下优点：将新的P+型电荷载流子提取区域和透明阳极应用于不需要极高反向击穿电压能力但期望具有低的正向压降Vf和小的峰值反向恢复电流的快速二极管的某些应用。所采用的晶片减薄可以是传统的背侧研磨或TAIKO工艺背侧研磨。
在另一实施例中，新的反向二极管器件管芯具有完全包围管芯的中心有源区中的N-型硅区域的P型隔离结构。反向二极管器件管芯在其顶侧具有新的“P+型电荷载流子提取区域”，但是反向二极管器件的底侧P型硅区域不是透明阳极。
在另一新的方面，公开了一种制造快速恢复反向二极管的半导体器件制造工艺。快速恢复反向二极管具有新的P+型电荷载流子提取区域以及底侧透明阳极。在制造方法中，在晶片上执行顶侧处理，以形成顶侧硅区域。顶侧金属电极也形成在晶片上。然后从底侧将晶片减薄。在底部减薄之后，形成P一型底侧区域(透明阳极区域)。在底侧金属化之后，将晶片切单颗成多个相同的快速恢复反向二极管。
在又一新的方面，公开了一种制造快速恢复反向二极管的半导体器件制造工艺。快速恢复反向二极管具有新的P+型电荷载流子提取区域以及底侧透明阳极。在该方法中，在顶侧处理之前，从底侧(例如，通过普通背侧研磨或通过TAIKO工艺研磨)减薄晶片。这允许对研磨过的底侧硅表面进行处理以减少在减薄步骤的研磨中引入的晶体缺陷。该处理可以涉及对研磨过的底侧硅表面进行牺牲氧化。在该处理之后，从底侧对透明阳极进行注入。然后执行顶侧区域的形成。在顶侧金属化和底侧金属化之后，将所得晶片切单颗成多个相同的快速恢复反向二极管。在透明阳极层是薄的并且由背侧晶片减薄引入的晶体缺陷导致不期望的反向漏电流的增加的情况下，对研磨过的底侧表面进行处理以防在透明阳极PN结所在的位置处存在这种缺陷的能力是尤其有利的。
在下面的详细描述中描述了进一步的细节和实施例和方法。发明内容并非旨在定义本发明。本发明由权利要求限定。
附图说明
附图示出了本发明的实施例，在附图中，相同的数字表示相同的部件。
图1是根据一个新的方面的快速恢复反向二极管器件管芯1的第一实施例的横截面侧视图。
图2是图1的快速恢复反向二极管器件管芯的P+型电荷载流子提取区域、N+型接触区域、环形N+型耗尽区域和N型耗尽停止区域的俯视图。
图3是阐述图1的快速恢复反向二极管器件的各种部分的掺杂剂浓度、掺杂剂类型和尺寸的表。
图4是示出图1的新的快速恢复反向二极管器件在正向偏置情况下的操作的横截面图。
图5以放大的方式示出了图4的反向二极管器件1的一部分。
图6是P++型硅层的图，所述P++型硅层不是透明阳极。
图7是示出图6的结构中的电子浓度的图。
图8是示出透明阳极结构的图。
图9是示出图8的结构中的电子浓度的图。
图10是示出当图1的新的快速恢复反向二极管器件从正向偏置条件向反向偏置条件切换时该二极管器件的操作的横截面图。
图11以放大的方式示出了图10的反向二极管器件1的一部分。
图12是阐述比较模拟结果的表。
图13是示出时间Tzz的波形图。
图14是快速恢复反向二极管器件管芯的第二实施例的横截面侧视图。
图15A是新的方法100的流程图的第一部分。
图15B是新的方法100的流程图的第二部分。
图16是减薄晶片的横截面侧视图。
图17是阐述新的快速恢复反向二极管器件的各种部分的掺杂剂浓度、掺杂剂类型和尺寸的表，所述新的快速恢复反向二极管器件的反向击穿电压额定值为1200伏。
图18是阐述比较模拟结果的表。
图19A是新的方法200的流程图的第一部分。
图19B是新的方法200的流程图的第二部分。
具体实施方式
现将详细参考背景示例和本发明的一些实施例，其示例在附图中示出。在以下描述和权利要求中，当第一对象被称为被布置在第二对象“上方”或“上”时，应理解第一对象可以直接在第二对象上，或者中间对象可以存在于第一对象和第二对象之间。类似地，诸如“顶部”、“顶侧”、“上方”、“向上”、“下方”、“向下”、“垂直”、“横向”、“一侧”、“在...下”，“背侧”、“底部”和“底侧”在本文中用于描述所描述的结构的不同部分之间的相对取向，并且应理解，所描述的整体结构实际上可以以任何方式在三维空间中取向。当在说明书中将处理描述为在晶片的底部上执行时，例如当掺杂剂被称为向上扩散时，应理解晶片实际上可以在这些处理步骤期间上下颠倒，并且可以以普通方式从顶部进行处理。在下面的描述中，P型硅通常可以简称为P型硅，或者更具体地称为P++型硅、P+型硅、P型硅或P-型硅。P++，P+，P和P-指示符旨在以粗略的一般意义指定掺杂剂浓度的相对范围。例如，描述为P+型硅的硅与描述为P型硅的硅之间的浓度范围可以有交叠。P+型硅范围底部的掺杂剂浓度可以低于P型硅范围顶部的掺杂剂浓度。该专利文献中也采用相同的方式来描述N型硅(在有时更具体地指N+型硅、N型硅或N-型硅的方面)。
图1是根据一个新的方面的快速恢复反向二极管器件管芯1的第一实施例的横截面侧视图。管芯1是分立二极管器件。管芯1具有矩形顶表面、矩形底表面和四个外围侧边缘。侧边缘中的两个侧边缘2和3在横截面侧视图中示出。更具体地，底侧P-型硅区域4从管芯的平坦底部半导体表面5向上延伸，并且还横向向外延伸到管芯的所有四个外围侧边缘。在该图的横截面中，图示了底侧P-型硅区域4延伸到外围侧边缘2和3。
N-型硅区域6设置在底侧P-型硅区域4上方，如图1所示。在该特定示例中，N-型硅区域6(也称为N-漂移区域)与底侧P-型硅区域4具有相同的体晶片材料。N-型硅区域6是反向二极管1的阴极，这是因为反向二极管1的主要PN结是底侧P-型硅区域4的顶部与N-型硅区域6的底部之间的结。
N型耗尽停止区域7从顶部半导体表面8向下延伸到N-型硅区域6中。如图所示，多个N+型接触区域从顶部半导体表面8向下延伸到N型耗尽停止区域7中。在图1中所示的特定横截面中存在三个N+型接触区域10-12。还存在环形的N+型耗尽停止区域31。如图所示，P+型电荷载流子提取区域9从顶部半导体表面8向下延伸到N型耗尽停止区域6中。
图2是P+型电荷载流子提取区域9、N+型接触区域10-12、环形N+型耗尽停止区域31和N型耗尽停止区域7的俯视图。图2的俯视图是沿着管芯的顶部半导体表面8截取的视图。图1的横截面视图是沿图2的剖面线A-A′截取的。从图2的俯视图可以看出，九个N+型接触区域以行和列的二维阵列设置。九个N+型接触区域中的每一个被P+型电荷载流子提取区域9的P+型硅横向围绕。环形N+型耗尽停止区域31围绕P+型电荷载流子提取区域9的外周延伸。
九个N+型接触区域的深度、环形N+型耗尽停止区域31的深度和P+型电荷载流子提取区域9的深度是类似的。在该实例中，这些深度在约0.4微米至约0.6微米的范围内。N型耗尽停止区域7的深度约为1.6微米，其中该深度是从N-型区域6的顶部到P+型电荷载流子提取区域9的底部测量的。N型耗尽停止区域7比P+型电荷载流子提取区域9厚得多，使得在器件的期望最大反向阻断电压下，主要耗尽区域(来自区域4和区域6之间的PN结)不会向上延伸以致到达在P+型电荷载流子提取区域9的底部和N型耗尽停止区域7的N型硅之间的PN结处的耗尽区域。
如图所示，P+型浮置场环13从顶部半导体表面8向下延伸到N-型硅区域6中。P+型浮置场环13环绕在管芯的中心区域周围，N型耗尽停止区域7位于所述中心区域处。
管芯还具有P型硅外围侧壁区域14，其从管芯的四个外围侧边缘横向向内延伸，使得其环绕在中心N-型硅区域6周围。P型硅外围侧壁区域14向下延伸并接合底侧P-型硅区域4并且还向上延伸到顶部半导体表面8。P型外围区域14和底侧P-型硅区域4的组合形成所谓的“P型隔离结构”(有时也称为“P型隔离区域”、或“P型分离扩散结构”、或“P型分离扩散区域”)。这种结构的P型硅从侧面外围以及从底部下面完全包围N-型硅区域6。在一个示例中，P型分离扩散结构是通过从顶部半导体表面8向下扩散铝以形成区域14，并通过用P型掺杂剂离子注入晶片的底部然后通过激光退火激活掺杂剂以形成区域4而制成的。
关于各种合适的不同P型分离扩散结构以及如何形成它们的附加信息，请参阅：1)Kelberlau等人于2005年8月30日提交的题为“Method For Fabricating Forward AndReverse Blocking Devices”的美国专利No.7,442,630；2)N.Zommer于1995年7月31日提交的题为“Method Of Making A Reverse Blocking IGBT”的美国专利No.5,698,454；3)J.Lutz等人的“Semiconductor Power Devices”，第146-147页，由Springer，Berlin和Heidelberg出版(2011)；4)题为“Diode Chip”的数据表，DWN 17-18，由美国加州95035米尔皮塔斯的IXYS公司提供；5)Wisotzki等人于2005年11月20日提交的题为“TrenchSeparation Diffusion For High Voltage Device”的美国专利No.9,590,033；6)Mochizuki等人于1980年7月10日提交的题为“Method of Manufacturing SemiconductorDevice Having Aluminum Diffused Semiconductor Substrate”的美国专利No.4,351,677；7)Green于2000年8月16日提交的题为“Thyristors Having a Novel Arrangement ofConcentric Perimeter Zones”的美国专利No.6,507,050；8)Kelberlau等人于2002年3月13日提交的题为“Forward and Reverse Blocking Devices”的美国专利No.6,936,908；9)Neidig于2005年3月14日提交的题为“Power Semiconductor Component in the PlanarTechnique”的美国专利No.7,030,426；10)Veeramma等人于2003年8月27日提交的题为“Breakdown Voltage For Power Devices”的美国专利No.8,093,652；11)2004年题为“FRED，Rectifier Diode and Thyristor Chips in Planar Design”的描述，由IXYSSemiconductor GmbH，Edisonstrasse 15，D-68623，兰佩特海姆，德国提供；12)Wisotzki等人于2012年2月20日提交的题为“Power Device Manufacture On The Recessed Side OfA Thinned Wafer”的美国专利No.8,716,067；Veeramma于2006年5月11日提交的题为“Stable Diodes For Low And High Frequency Applications”的美国专利No.8,716,745。以下每篇文献的全部主题通过引用并入本文：1)美国专利No.7,442,630；2)美国专利No.5,698,454；3)美国专利No.9,590,033；4)美国专利No.4,351,677；5)美国专利No.6,507,050；6)美国专利No.6,936,908；7)美国专利No.7,030,426；8)美国专利No.8,093,652；9)美国专利No.8,716,067；10)美国专利No.8,716,745。
如图所示，氧化物层15直接设置在顶部半导体表面8上。该氧化物层15横向围绕顶部半导体表面8的阴极接触部。如图所示，顶侧金属电极16直接设置在顶部半导体表面8的阴极接触部上。该顶侧金属电极16是二极管器件的阴极电极或阴极端子。底侧金属电极17直接设置在管芯的底部半导体表面5上。该底侧金属电极17跨越整个底部半导体表面5从管芯边缘2延伸到管芯边缘3。底侧金属电极17以及底侧P-型区域4比顶侧金属电极16宽得多。底侧金属电极17是二极管器件1的阳极电极或阳极端子。顶侧钝化层18设置在氧化物层15上方，使得钝化层重叠并覆盖顶侧金属电极16的外围边缘。在该管芯结构中，底部半导体表面5和顶部半导体表面8之间的所有硅区域是体硅晶片材料。没有外延硅材料。
在晶片制造之后，切割晶片。所得切块可以用作裸片(bare dice)，或者它们可以被封装在三端子半导体器件封装中。
图3是阐述图1的快速恢复反向二极管器件1的各种部分的掺杂剂浓度、掺杂剂类型和尺寸的表。
图4是示出图1的新的快速恢复反向二极管器件管芯在正向偏置情况下的操作的横截面图。图5以放大的方式示出了图4的管芯的一部分。在正向偏置条件下，电流从底部上的阳极电极17向上流过器件，并从顶部上的阴极电极16流出。在此期间，区域6和区域7中存在较高浓度的电荷载流子。这包括高浓度的电子和高浓度的空穴。当二极管两端的电压极性快速反转到反向阻断条件时，在二极管能够开始阻断电流之前，必须以某种方式消除这些区域6和7中的大量电子和空穴。这些电荷载流子中的一部分可以由于电子和空穴复合而被消除，而其他电荷载流子可以通过以反向恢复电流Irr的形式流出二极管管芯的电荷载流子来消除。为了减小该反向恢复电流的峰值幅度，在图4的新的反向二极管器件管芯1中，在正向偏置条件期间减小在区域6和7中的电荷载流子的浓度。在正向偏置条件下，耗尽区域20存在于P+型电荷载流子提取区域9和N型耗尽停止区域7之间的边界处。图5示出该耗尽区域20。耗尽区域20在耗尽区域上设置电场21。该电场21的方向由箭头21表示。由于这种局部的电荷提取电场，恰好靠近耗尽区域20或在耗尽区域20的边界处的空穴沿箭头21的方向扫过耗尽区域20。图5中的箭头22示出了一个这样的代表性空穴23的路径。当二极管以其正向导通模式操作时，空穴的提取是连续的。通过局部的电荷提取电场21连续提取空穴减少了在正向偏置条件下的器件的区域7和6中的空穴浓度(与不存在P+型电荷载流子提取区域的情况下将呈现出的空穴浓度相比)。另外，邻域中提取的空穴相邻的对应电子倾向于被排出。在区域7和区域6中保持电荷中性，因此电子从器件的底部排出。图5中的箭头24示出了一个这样的代表性电子25的路径。当二极管以其正向导通模式操作时，这种电子的流动也是连续的。电子的流动减少了在正向偏置条件下的器件的区域7和6中的电子浓度(与不存在P+型电荷载流子提取区域的情况下将呈现出的电子浓度相比)。由于在区域7和区域6中的空穴和电子数量的附带减少，当二极管从正向导通状态快速切换到反向电压状态时，要从二极管去除的电荷载流子更少。
在图1的示例中，电子实际上一直穿过轻掺杂的P-型硅区域4并到达底侧阳极电极17的金属而不复合。底侧P-型硅区域4是透明阳极。通过比较两种结构来解释正向导通期间透明阳极的操作。第一种结构如图6所阐述。P++型区域相对较厚(例如，56微米)。在正向导通中，空穴从底侧阳极金属电极43的金属穿过P++型区域44，并进入N-型区域45中。电子试图以相反方向流动。来自N-型区域45的电子进入P++型区域44中并去往底侧阳极金属电极43。它们进入P++型区域44中，但是大多数电子在到达底侧阳极金属电极43之前在P++型区域44中复合。实际上，复合率在P++区域44的左侧较高。图7是示出图6的结构中的电子浓度的说明图。线53是电子浓度。垂直线46表示N-型区域45和P++型区域44之间的PN结的位置。垂直线51表示硅到金属边界的位置。应注意，在距PN结56微米的距离处到达底侧阳极金属电极43之前，电子的浓度已经下降到几乎为零。因此，PN结处的电子浓度线53的斜率基本上为零。
第二种结构如图8所阐述。P-型区域47是轻掺杂的且相对较薄(例如，3微米)。在正向导通中，空穴从底侧阳极金属电极48的金属穿过P-型区域47，并进入N-型区域49，如在第一结构中那样。空穴在相反的方向上传递。来自N-型区域49的空穴进入P-型区域47，但是由于P-型区域47的浓度和薄度，空穴使其穿过P-型区域47并到达底侧阳极金属电极48而不与空穴复合。图9是示出图8的结构中的电子浓度的说明图。垂直线50表示N-型区域49和P-型区域47之间的PN结的位置。垂直线52表示硅到金属边界的位置。线54是电子浓度。注意，通过P型区域47从左到右的电子浓度随着与PN结的距离的增加而减小，但是电子浓度在距PN结的三微米内尚未到达零(或刚刚到达零)。因为底侧阳极金属电极48位于距PN结三微米的距离处，所以底侧阳极金属电极48的金属处的电子浓度线54的斜率不为零。因此，大量电子到达底侧阳极金属电极48的金属。因此，图8的结构被称为“透明阳极”，这是因为它在正向导通中具有该行为。在一个示例中，图1的底侧P-型硅区域4是这种透明阳极。它用于在正向导通期间从二极管器件的N-型区域6提取电子，从而在正向导通期间进一步降低区域6中的电荷载流子浓度。
应该理解，通过模拟图6和图8的简化结构来准备图7和图9的图，以用于指导目的。由于实际结构的更复杂性质以及由于模拟的限制，实际器件中的电子浓度将具有不同的曲线。真实器件中的底侧P-型硅区域4在二极管器件的正向导通期间提取电子的程度可以通过制造具有不同区域厚度和掺杂剂浓度的一系列二极管器件并且通过测试所得器件来经验性地进行研究和优化。
图10是示出当图1的新的快速恢复反向二极管器件1从正向偏置条件向反向偏置条件切换时该二极管器件的操作的横截面图。图11以放大的方式示出了图10的快速恢复反向二极管器件1的一部分。在底侧P-型硅区域4和N-型硅区域6之间的PN结处存在耗尽区域26。当二极管器件两端的电位反转时，耗尽区域26扩展。它向下扩展，但由于N-型硅区域6的浓度较低，它向上扩展得更远。该耗尽区域26设置电场27。来自扩展耗尽区域26的空穴向下移动穿过底侧P-型硅区域4去往阳极电极17。图10中的箭头29表示这些空穴中的一个代表性空穴的路径。来自扩展耗尽区域26的电子向上移动穿过N-型硅区域6。图10中的箭头28表示这些电子中的一个代表性电子的路径。图11示出了这些逸出电子在去往阴极电极16的途中如何向上穿过N+型接触区域的。一旦由于扩展耗尽区域26引起的电荷载流子已从二极管器件中去除，并且一旦区域6和区域7中的过量电荷载流子(由于正向偏置条件下的高浓度电荷载流子而存在)已从在二极管器件中去除，则反向恢复电流Irr的幅度开始减小。然后二极管器件开始在这里所称的“静态反向阻断模式”操作中操作。在长期静态条件下由于二极管器件上的反向极性而流动的反向电流量(称为反向漏电流(Ilk))是小的。
制造快速恢复二极管的一种常规方法是减少在存在这种电荷载流子的二极管区域中存在的电荷载流子的寿命。可以通过将所谓的“复合中心”引入二极管的中心漂移区域中的硅中来实现载流子寿命的减少。通常通过经由离子注入在硅中形成缺陷和/或通过将离子或原子沉积到硅晶格中来引入这些复合中心。这种复合中心在从正向偏置条件切换到反向偏置条件的短时间内通常是有益的，这是因为此时二极管中存在的一些电子和空穴可以复合。如果这些电子和空穴复合，则不需要以反向恢复电流的形式从二极管中去除它们。因此，由于复合中心引起的电子和空穴的复合用于减小不想要的反向恢复电流的幅度。然而，在该切换时间过去之后，二极管开始以其静态反向阻断模式操作，这些复合中心和硅晶格中的缺陷是不期望的并且可能导致二极管漏电。因此，与没有添加复合中心和硅缺陷情况下的反向漏电流相比，反向漏电流增加。然而，在图1的目前新的快速恢复反向二极管器件中，二极管器件使用P+型电荷载流子提取区域9和透明阳极4来降低电荷载流子浓度，并且有利地，不需要注入或损坏N-型硅区域的硅以产生寿命抑制复合中心。有利地，没有特别添加的复合中心或用于捕获在N-型硅区域6的硅中存放的原子的“寿命抑制”离子或电荷载流子。因此，图1的快速恢复反向二极管展示出良好的反向恢复特性以及低的反向漏电流。
从概念上讲，图1的快速恢复反向二极管器件管芯1可以被设想为二极管连接的PNP型双极晶体管。PNP双极晶体管的发射极是底侧P-型硅衬底。PNP双极晶体管的集电极是顶侧P+型电荷载流子提取区域。PNP双极晶体管的基极通常涉及N-型硅区域、N型耗尽停止区域和顶侧N+型接触区域。注意，该PNP双极晶体管的集电极和基极通过金属阴极电极耦合在一起。从某种意义上说，整个器件是二极管连接的PNP双极晶体管。
图12是阐述在“器件A(Device A)”和“器件B(Device B)”上进行的比较模拟的结果的表。使用称为Synopsys Sentaurus工作台(Synopsys Sentaurus Workbench)(SWB)的器件模拟器来执行该比较模拟。首先使用2-D Sentaurus结构编辑器(SentaurusStructure Editor)(SDE)来定义器件A和器件B的结构。然后使用工作台工具套件的器件模拟器(Sdevice)部分来模拟定义的结构。器件A是图1所示结构的反向二极管器件，但是，该反向二极管器件没有N型耗尽停止区域7，没有P+型电荷载流子提取区域9，并且没有透明阳极区域4。相反，由P+型电荷载流子提取区域9和N+型接触区域占据的整个区域是单个N+型接触区域。另一方面，器件B是图1的完整的新的快速恢复反向二极管器件1，具有P-型透明阳极区域4、N型耗尽停止区域7和新的P+型电荷提取区域9。为了进行比较，两个器件都具有相同的管芯大小(0.05平方厘米)。为了进行比较，流经两个器件的初始正向电流设定为是相同的，为10.0安培。两个器件具有大约相同的反向击穿电压Vbr，为632伏。在器件A中采用了重寿命控制(以减少载流子寿命)，使得当从10.0安培正向导通切换到100伏反向电压条件时，器件A将具有大约46.9纳秒的Tzz时间，dI/dt为100安培/微秒。时间Tzz在此定义为从通过二极管的反向恢复电流Irr首次降到负电流(当从正向偏置条件变换到反向偏置条件时)直到它再次上升并达到零电流的时间。反向恢复电流的峰值出现在这两个过零的时间之间。Tzz是在该反向换向事件期间反向电流的过零之间的时间间隔。在图13的说明性二极管电流波形30中示出了该时间Tzz。为了比较的目的，通过两个器件的峰值反向恢复电流Irr被控制为是相同的，约为-3.9安培。在该比较测试情况下，器件B表现出比器件A少得多的反向泄漏，但器件B还具有约58.4纳秒的较长Tzz。通过器件B的反向漏电流Ilk在450伏的静态反向电压下约为2.04微安，而器件A被模拟为在相同的450伏静态反向电压下具有大得多的反向漏电流Ilk，约为666微安。因此，对于基本相同的器件区域，对于基本相同的正向电流降，对于基本相同的反向击穿耐受能力，以及对于基本相同的峰值反向恢复电流，器件B的器件具有比器件A的器件小得多的反向漏电流。
在图1的器件中，没有外延硅。由于在器件的边缘终止区域中不存在任何外延硅与氧化物/钝化界面，因此可以改善器件的长期动态耐用性。为了制造这种结构，在N型晶片上执行顶侧处理。在顶侧钝化步骤之后，通过背侧研磨对晶片进行减薄。将P型掺杂剂注入到晶片的底部减薄侧，并且通过激光退火激活P型掺杂剂。在底部金属化之后，切割晶片。因此，在图1的器件中没有外延硅。在另一示例中，图1的快速恢复反向二极管器件管芯具有外延硅。起始材料是P型晶片。在晶片上生长N-型外延硅。在顶侧处理和顶侧钝化之后，通过背侧研磨对晶片进行减薄。在底部金属化之后，切割晶片。因此，在该结构中，除区域4之外的硅区域具有外延硅。
图14是快速恢复反向二极管器件管芯33的第二实施例的横截面侧视图。在该结构33中，P型隔离结构包括深沟槽型隔离结构。使深外围沟槽35从顶部半导体表面8向下延伸并深入到漂移层的N-型硅中。这种深沟槽一直延伸到中心有源区周围。然后用P型多晶硅35填充该深沟槽34。在沉积P型多晶硅之后，晶片的顶表面被平坦化。在平坦化之后，在钝化步骤之前执行顶侧处理。然后执行背侧研磨以从底侧对晶片进行减薄。然后在底侧注入P型掺杂剂，并通过激光退火激活掺杂剂。从底侧阳极金属电极执行底侧金属化。切割晶片。
在任何上述快速恢复反向二极管器件管芯结构中，起始材料可以是在顶侧处理之后通过背侧研磨进行减薄的晶片。背侧研磨工艺通常被称为TAIKO研磨工艺。参见，例如，美国专利No.8,716,067(其全部内容通过引用并入本文)。在顶侧处理之后，执行顶部氧化、顶部金属化和顶部钝化以在每个管芯区域中形成顶侧区域14、6、7、9、10、11、12和13的拷贝，晶片从底部减薄。可以理解的是，晶片通常被翻转，使得其底侧在实际研磨步骤期间面朝上。尽管如此，研磨被称为背侧研磨或背侧减薄，这是因为它是被研磨的背侧(即，不是器件侧)。图16是减薄的非晶硅晶片39的横截面图。从上到下的角度来看，晶片是圆形的。减薄的晶片39具有较薄的中心部分40和较厚的外围轮缘/边缘部分41。这些P型隔离结构中的每一个分开并隔离晶片的不同管芯区域。附图标记42标识一个这样的管芯区域。如果需要，则将底侧P-型区域4形成在减薄的晶片的底侧中。然后将晶片的底侧金属化。然后切割晶片，使得每个单独的管芯区域变成图1所示形式的分离的管芯。由于使用减薄的晶片，所得的反向恢复二极管器件管芯的N-型区域6的厚度可以减小到28微米。从底侧P-型区域4的顶部到N型耗尽停止区域7的底部测量到该28微米。对于其中仅需要中等的反向击穿电压耐受能力的一些应用，器件的较薄N型区域(区域7的底部和区域4的顶部之间)允许二极管器件具有低的正向电压降Vf(在正向导通期间，在大电流级别下)以及小的峰值反向恢复电流Ir二者。一种这样的应用是升压型功率因数校正(PFC)电路，其中输入的AC电源电压是120VAC或240VAC，并且其中输出电压是400VDC或更低的DC输出电压。在这种情况下，550伏的反向击穿耐受能力(击穿电压额定值)是足够的，并且以10％的余量选择600伏(目标击穿电压)的反向击穿耐受能力。对于这种二极管器件，优选的厚度(在TAIKO减薄晶片的顶部和底部半导体表面之间)约为33微米，底侧P-型硅区域4具有这样的厚度(例如，3微米)，且N-型区域6的厚度为28微米。N-型区域6的厚度大于25微米且小于50微米，并且优选为28微米。以这种方式，新的P+型电荷载流子提取区域的优点应用于PFC电路应用。在高温应用中，反向漏电流增加。在高温PFC应用中，器件B的二极管足够快，同时仍具有比器件A的器件更低的反向漏电流。
图15A和图15B一起形成根据一个新的方面的方法100的更大流程图。起始材料是N-型浮置区硅晶片(步骤101)。在晶片的顶部半导体表面8上沉积铝(步骤102)。对铝进行图案化和蚀刻，使得铝仅覆盖晶片的每个管芯区域的外围边缘部分。管芯区域的中心有源区未用铝覆盖。在高温扩散步骤中驱动铝以形成管芯区域的P型外围侧壁区域14。晶片的所有管芯区域以相同的方式同时处理。在下面的描述中仅详细描述了对这些管芯区域中的一个管芯区域的处理，但是应该理解，晶片的所有管芯区域以相同的方式同时处理。接下来，形成N型耗尽停止区域7(步骤103)，使得其从顶部半导体表面8向下延伸并进入管芯区域的N-型硅区域的N-型硅中。接下来，形成N+型接触区域(例如，10、11和12)和环形N+型耗尽停止区域31(步骤104)，使得它们从顶部半导体表面8向下延伸到N型耗尽停止区域7的N型硅中。接下来，形成P+型电荷载流子提取区域9和P+型浮置环13(步骤105)，使得它们从顶部半导体表面8向下延伸。接下来，在顶部半导体表面8上形成氧化物层(步骤106)。图案化并蚀刻该氧化物层以形成氧化物层15。接下来，将金属沉积(步骤107)到表面8的阴极接触部上。对金属进行图案化和蚀刻，以形成顶侧金属电极16。接下来，沉积顶侧钝化物(步骤108)并对其进行图案化和蚀刻以形成钝化层18。此时，晶片的顶侧处理完成。载体晶片可以附着到器件晶片的顶部。然后从底侧将晶片减薄(步骤109)。可以采用普通的背侧研磨或TAIKO减薄。该背侧晶片减薄形成晶片的底部半导体表面5。接下来，从底部半导体表面5离子注入P型掺杂剂。然后通过激光退火激活这些P型掺杂剂，从而形成(步骤110)轻掺杂的底侧P-型区域4(即透明阳极)。P型外围侧壁区域和底侧P-型区域接合并合并以形成P型隔离结构。接下来，在底部半导体表面5上沉积金属，从而形成(步骤111)底部金属电极17。然后切割晶片(步骤112)，以便形成具有相同结构的多个相同的快速恢复反向二极管管芯。不需要以流程图中所示的顺序执行方法100的步骤，而是可以以得到图1中所示的结构的任何顺序来执行所述步骤。
图17是阐述新的快速恢复反向二极管器件的各种部分的掺杂剂浓度、掺杂剂类型和尺寸的表，所述新的快速恢复反向二极管器件的反向击穿电压额定值为1200伏。考虑10％的余量，反向二极管的目标击穿电压为1320伏。
图18是阐述在“器件C(Device C)”和“器件D(Device D)”上进行的比较模拟的结果的表。器件C和器件D具有1200伏的反向击穿电压额定值。器件C是图1的结构的反向二极管器件并具有图17的掺杂剂浓度和尺寸，但是，该反向二极管器件没有N型耗尽停止区域7，没有P+型电荷载流子提取区域9，并且没有透明阳极区域4。相反，由P+型电荷载流子提取区域9和N+型接触区域占据的整个区域是单个N+型接触区域。器件D是图1的完整的新的快速恢复反向二极管器件，具有P-型透明阳极区域4、N型耗尽停止区域7和新的P+型电荷提取区域9。器件D具有如图17所述的掺杂剂浓度、掺杂剂类型和尺寸。与器件C相比，器件D有利地具有较低的正向电压Vf以及低得多的反向漏电流Ilk二者。
图19A和图19B一起形成根据另一新的方面的方法200的更大流程图。然而，在上述方法100中，在顶侧处理之后执行晶片减薄的步骤，在方法200中，在整个二极管制造工艺中更早地执行晶片减薄的步骤。起始材料是N-型浮置区晶片(步骤201)。在顶侧上沉积铝(步骤202)，并且对铝进行掩模和蚀刻。在扩散步骤中执行长驱动以形成深P型外围侧壁区域。在制造工艺的这个早期阶段，晶片从底侧减薄(步骤203)。这种减薄可以是普通的背侧研磨或TAIKO处理。在顶侧和底侧上形成牺牲氧化物(步骤204)。执行氧化物蚀刻步骤(步骤205)以从顶侧和底侧去除牺牲氧化物。然后在顶侧和底侧二者上形成薄氧化物(步骤206)。执行穿过薄氧化物的硼的底侧注入(步骤207)进入晶片的底侧中。用掩模对顶侧进行磷注入(步骤208)，以形成N型耗尽停止区域。然后驱入注入晶片底侧中的硼和注入晶片顶侧中的磷(步骤209)。例如，可以在110摄氏度下执行驱入一小时。用掩模向顶侧注入磷(步骤210)以形成N+型接触区域。接下来，用硼和掩模对顶侧进行注入(步骤211)，以形成P+型电荷载流子提取区。然后将晶片退火(步骤212)，例如在950摄氏度下退火30分钟。在晶片的顶侧上形成氧化物(步骤213)，并且蚀刻氧化物(步骤214)以打开阴极接触区域。将金属沉积在顶侧上(步骤215)，并对其进行掩模和蚀刻以形成顶侧阴极金属电极。在顶侧上沉积(步骤216)钝化层，并对其进行掩模和蚀刻以暴露顶侧金属阴极电极。金属沉积在底侧上(步骤217)以形成底侧阳极电极。然后切割晶片，从而形成多个相同的快速恢复反向二极管管芯。该制造工艺有利地涉及对晶片的减薄底侧硅表面的牺牲氧化。这种牺牲氧化有助于减少由背侧研磨步骤引起的硅位错和缺陷的发生率。因此，随后形成在该硅中的透明阳极形成为具有较少位错和缺陷的硅。与透明阳极形成在已经经过背侧研磨但未进行牺牲氧化的硅中的情况相比，这可以导致更小的反向漏电流。除了牺牲氧化之外，还可以执行其他处理步骤(例如，湿法蚀刻以从底侧表面去除硅层)，其用于进一步减少由于背侧研磨而在底侧硅中发生硅晶体缺陷和位错的发生率。作为方法200的各个阶段，载体晶片可以附着到主晶片和从主晶片拆卸。如本领域中已知的，可以使用这种载体晶片以促进晶片处理。
尽管上面出于指导目的描述了某些特定实施例，但是本专利文件的教导具有普遍适用性，并且不限于上述具体实施例。尽管上面阐述了具有直接设置在顶部半导体表面上的氧化物层的反向二极管器件管芯的示例，但是在其他实施例中，没有这样的氧化物层，而是钝化层直接设置在顶部半导体表面上。尽管示出了涉及一个P+型浮置环13的示例，但是在其他示例中，可以存在多个P+型保护环以及附加的最外侧N+型沟道停止环。尽管在所示示例中P+型电荷载流子提取区域和N+型接触区域的厚度相同，但是P+型电荷载流子提取区域可以比N+型接触区域更薄或更厚。可以改变两个区域的形状以优化二极管器件的性能，以供特定应用。图1的快速恢复反向二极管器件管芯可以制造为具有或不具有透明阳极。在一些示例中，底侧区域4的P型掺杂剂浓度是低的并且区域4相对较薄。在其他示例中，底侧区域4的P型掺杂剂浓度是高的并且区域4相对较厚。在区域4较厚的示例中，可以不执行晶片减薄。尽管上面阐述了其中所有硅区域都具有体晶片材料的示例，但是在其他示例中，底侧P型区域4可以是晶片材料，而其他硅区域具有外延硅。因此，在不脱离如权利要求中所阐述的本发明的范围的情况下，可以实践所描述的实施例的各种特征的各种修改、变型和组合。

Claims (22)

1.一种半导体器件管芯，具有顶部半导体表面、底部半导体表面和外围侧边缘，所述管芯包括：
底侧P型硅区域，其从管芯的底部半导体表面向上延伸，并且还横向向外延伸到管芯的外围侧边缘；
N-型硅区域，设置在所述底侧P型硅区域上方；
N型耗尽停止区域，其从顶部半导体表面向下延伸并延伸到N-型硅区域中；
P+型电荷载流子提取区域，其从顶部半导体表面向下延伸并延伸到N型耗尽停止区域中；
N+型接触区域，其从顶部半导体表面向下延伸并延伸到N型耗尽停止区域中；
P型硅外围侧壁区域，其从顶部半导体表面向下延伸到N-型硅区域中，其中P型硅外围侧壁区域接合底侧P型硅区域，从而形成P型隔离结构，其中P型硅外围侧壁区域还横向环绕N-型硅区域并将N-型硅区域与管芯的外围侧边缘分开；
顶侧金属电极，设置在N+型接触区域上和P+型电荷载流子提取区域上；以及
底侧金属电极，设置在管芯的底部半导体表面上。
2.根据权利要求1所述的半导体器件管芯，其中所述底侧P型硅区域是透明阳极区域，其中所述底侧P型硅区域的厚度小于10微米，并且其中所述底侧P型硅区域的P型掺杂剂的浓度小于3×1017原子/cm3。
3.根据权利要求1所述的半导体器件管芯，其中所述底侧P型硅区域是用于传导电子的装置，使得在所述半导体器件管芯的正向导通模式中，来自所述N-型硅区域的电子一直穿过所述透明阳极区域并到达底侧金属电极。
4.根据权利要求1所述的半导体器件管芯，还包括：
P+型浮置场环，其从顶部半导体表面向下延伸并延伸到N-型硅区域中，其中P+型浮置场环横向环绕在N型耗尽层停止区域周围且通过N-型硅区域的一定量的N-型硅与N型耗尽层停止区域分开。
5.根据权利要求1所述的半导体器件管芯，其中所述N+型接触区域是多个N+型接触区域之一，其中所述多个N+型接触区域以二维阵列设置，并且其中每个所述N+型接触区域区域被P+型电荷载流子提取区域的P+型硅横向围绕。
6.根据权利要求4所述的半导体器件管芯，其中所述半导体器件管芯不包括未被所述P+型电荷载流子提取区域的P+型硅横向围绕的N+型接触区域，并且其中半导体器件管芯的N+型接触区域不邻接N-型硅区域的N-型硅。
7.根据权利要求1所述的半导体器件管芯，其中所述半导体器件管芯为分立二极管器件。
8.根据权利要求1所述的半导体器件管芯，其中所述半导体器件管芯包括两个且不多于两个的金属电极。
9.根据权利要求1所述的半导体器件管芯，其中所述N型耗尽停止区域的任何部分都不与所述顶侧金属电极接触。
10.根据权利要求1所述的半导体器件管芯，其中所述半导体器件管芯的任何部分都不是外延硅材料。
11.根据权利要求1所述的半导体器件管芯，其中所述底侧P型硅区域具有体晶片硅材料，并且其中所述N-型硅区域具有外延硅材料。
12.根据权利要求1所述的半导体器件管芯，其中所述管芯的外围侧边缘的一部分硅是N型硅。
13.根据权利要求1所述的半导体器件管芯，其中所述管芯的外围侧边缘中的任何部分的硅都不是N型硅。
14.根据权利要求1所述的半导体器件管芯，其中所述P型硅外围侧壁区域掺杂有铝。
15.根据权利要求1所述的半导体器件管芯，还包括：
环形N+型耗尽停止环，其中所述N+型耗尽停止环从顶部半导体表面向下延伸，其中所述环形N+型耗尽停止环横向环绕在P+型电荷载流子提取区域周围，其中N+型耗尽停止环的外周边界限定N型耗尽停止区域的边界，并且其中所述N+型耗尽停止环的任何部分都不邻接N-型硅区域的任何N-型硅。
16.一种双电极反向二极管管芯，具有顶部半导体表面、底部半导体表面和外围侧边缘，所述管芯包括：
P型硅的透明阳极区域，其中透明阳极区域从管芯的底部半导体表面向上延伸，其中透明阳极区域的厚度小于10微米，其中透明阳极区域在邻近底部半导体表面的位置具有一定浓度的P型掺杂剂，并且其中P型掺杂剂的浓度小于3×1017原子/cm3；
N-型硅区域，设置在透明阳极区域上；
P型硅外围侧壁区域，其从顶部半导体表面向下延伸到N-型硅区域中，其中P型硅外围侧壁区域接合透明阳极区域，从而形成P型隔离结构，其中P型隔离结构横向环绕N-型硅区域并将N-型硅区域与管芯的外围侧边缘分开，其中P型隔离结构还位于N-型硅区域的下方并将N-型硅区域与底部半导体表面分开；
N型耗尽停止区域，其从顶部半导体表面向下延伸并延伸到N-型硅区域中；
N+型接触区域，其从顶部半导体表面向下延伸并延伸到N型耗尽停止区域中；
顶侧金属电极，设置在N+型接触区域上并与所述N+型接触区域接触；
底部金属电极，设置在管芯的底部半导体表面上，其中所述双电极反向二极管管芯具有两个且仅两个金属电极；以及
用于设置局部电荷提取电场的装置，当所述管芯以正向导通模式操作时，该电场从N型耗尽停止区域连续地提取空穴，使得所提取的空穴流向顶部半导体表面，其中由于所提取的空穴引起的电荷以流出顶侧金属电极的电流的形式离开所述管芯。
17.根据权利要求16所述的双电极反向二极管管芯，其中所述透明阳极区域是用于传导电子的装置，使得在反向二极管管芯的正向导通模式中，来自所述N-型硅区域的电子一直穿过所述透明阳极区域并到达底侧金属电极。
18.一种制造反向二极管结构的方法，所述方法包括：
(a)形成N型耗尽停止区域，所述N型耗尽停止区域从顶部半导体表面向下延伸并延伸到N-型硅区域中；
(b)形成P+型电荷载流子提取区域，所述P+型电荷载流子提取区域从顶部半导体表面向下延伸，使得P+型电荷载流子提取区域延伸到N型耗尽停止区域中；
(c)形成N+型接触区域，所述N+型接触区域从顶部半导体表面向下延伸，使得N+型接触区域延伸到N型耗尽停止区域中；
(d)形成反向二极管结构的顶侧金属电极，其中所述顶侧金属电极设置在N+型接触区域上和在P+型电荷载流子提取区域上；
(e)形成底侧P型硅区域，使得所述N-型硅区域设置在所述底侧P型硅区域上方并与所述底侧P型硅区域邻接，使得底侧P型硅区域从底部半导体表面向上延伸，其中所述底侧P型硅区域是P型隔离结构的一部分，所述P型隔离结构将反向二极管结构的管芯区域的中心区域与管芯区域的外围部分分开；以及
(f)形成反向二极管结构的底侧金属电极，其中所述底侧金属电极设置在底部半导体表面上。
19.根据权利要求18所述的方法，其中所述管芯区域是晶片的一部分，所述方法还包括：
在步骤(a)之后但在步骤(f)之前对晶片进行背侧减薄。
20.根据权利要求19所述的方法，其中对晶片进行背侧减薄，使得所述晶片具有较厚的外围边缘部分和较薄的中心部分。
21.根据权利要求18所述的方法，其中所述P型隔离结构还包括P型硅外围侧壁区域，其中所述P型硅外围侧壁区域从所述顶部半导体表面向下延伸穿过所述N-型硅区域并延伸到所述底侧P型硅区。
22.根据权利要求20所述的半导体器件管芯，其中所述反向二极管结构的所述底侧P型硅区域是透明阳极区域，其中所述底侧P型硅区域的厚度小于10微米，并且其中所述底侧P型硅区域的P型掺杂剂的浓度小于3×1017原子/cm3。
CN201811018564.2A 2017-08-31 2018-08-31 电荷载流子提取反向二极管 Active CN109427914B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410074468.9A CN117913146A (zh) 2017-08-31 2018-08-31 电荷载流子提取反向二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/693,392 US10424677B2 (en) 2017-08-31 2017-08-31 Charge carrier extraction inverse diode
US15/693,392 2017-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410074468.9A Division CN117913146A (zh) 2017-08-31 2018-08-31 电荷载流子提取反向二极管

Publications (2)

Publication Number Publication Date
CN109427914A true CN109427914A (zh) 2019-03-05
CN109427914B CN109427914B (zh) 2024-01-30

Family

ID=63490223

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811018564.2A Active CN109427914B (zh) 2017-08-31 2018-08-31 电荷载流子提取反向二极管
CN202410074468.9A Pending CN117913146A (zh) 2017-08-31 2018-08-31 电荷载流子提取反向二极管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410074468.9A Pending CN117913146A (zh) 2017-08-31 2018-08-31 电荷载流子提取反向二极管

Country Status (6)

Country Link
US (1) US10424677B2 (zh)
EP (1) EP3451386B1 (zh)
JP (2) JP6790031B2 (zh)
KR (1) KR102512618B1 (zh)
CN (2) CN109427914B (zh)
TW (1) TWI682541B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148633A (zh) * 2019-06-19 2019-08-20 无锡光磊电子科技有限公司 整流二极管
CN110491967A (zh) * 2019-09-02 2019-11-22 电子科技大学 反偏型硅发光soi光电隔离器、其集成电路及制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016051973A1 (ja) 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
KR102377870B1 (ko) 2019-03-04 2022-03-22 주식회사 엘지에너지솔루션 배터리 모듈, 이를 포함하는 배터리 팩 및 자동차
US11579645B2 (en) * 2019-06-21 2023-02-14 Wolfspeed, Inc. Device design for short-circuitry protection circuitry within transistors
TWI782390B (zh) * 2021-01-08 2022-11-01 力晶積成電子製造股份有限公司 半導體結構
US11901406B2 (en) * 2021-07-13 2024-02-13 Analog Power Conversion LLC Semiconductor high-voltage termination with deep trench and floating field rings

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142347A (en) * 1989-11-28 1992-08-25 Siemens Aktiengesellschaft Power semiconductor component with emitter shorts
CN1581506A (zh) * 2003-08-08 2005-02-16 三菱电机株式会社 纵型半导体器件及其制造方法
CN101350369A (zh) * 2007-07-22 2009-01-21 万国半导体股份有限公司 底部阳极肖特基二极管的结构和制造方法
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
CN103180961A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 改进的肖特基整流器
JP2014011213A (ja) * 2012-06-28 2014-01-20 Hitachi Ltd ダイオードおよびそれを用いた電力変換装置
US20140246761A1 (en) * 2013-03-01 2014-09-04 Ixys Corporation Fast recovery switching diode with carrier storage area
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
US20160027866A1 (en) * 2014-07-22 2016-01-28 Fuji Electric Co., Ltd. Semiconductor device
CN107068744A (zh) * 2017-05-11 2017-08-18 电子科技大学 一种横向绝缘栅双极型晶体管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5824007B2 (ja) 1979-07-16 1983-05-18 株式会社日立製作所 半導体装置の製造方法
JPH0266977A (ja) * 1988-09-01 1990-03-07 Fuji Electric Co Ltd 半導体ダイオード
DE3832731A1 (de) 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832732A1 (de) 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
DE3832748A1 (de) 1988-09-27 1990-03-29 Asea Brown Boveri Leistungshalbleiterdiode
JP3409503B2 (ja) * 1995-05-22 2003-05-26 株式会社日立製作所 ダイオード及びダイオードの駆動方法並びに半導体回路
US5698454A (en) 1995-07-31 1997-12-16 Ixys Corporation Method of making a reverse blocking IGBT
JPH1093113A (ja) 1996-09-19 1998-04-10 Hitachi Ltd ダイオード
GB9919764D0 (en) 1999-08-21 1999-10-27 Koninkl Philips Electronics Nv Thyristors and their manufacture
US6936908B2 (en) 2001-05-03 2005-08-30 Ixys Corporation Forward and reverse blocking devices
US8093652B2 (en) 2002-08-28 2012-01-10 Ixys Corporation Breakdown voltage for power devices
DE102004012884B4 (de) 2004-03-16 2011-07-21 IXYS Semiconductor GmbH, 68623 Leistungs-Halbleiterbauelement in Planartechnik
EP1722423B1 (en) 2005-05-12 2016-07-06 Ixys Corporation Stable diodes for low and high frequency applications
US8716067B2 (en) 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer
JP2013235890A (ja) 2012-05-07 2013-11-21 Denso Corp 半導体装置
US9590033B1 (en) 2015-11-20 2017-03-07 Ixys Corporation Trench separation diffusion for high voltage device
US9741570B1 (en) * 2016-07-29 2017-08-22 Infineon Technologies Austria Ag Method of manufacturing a reverse-blocking IGBT

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142347A (en) * 1989-11-28 1992-08-25 Siemens Aktiengesellschaft Power semiconductor component with emitter shorts
CN1581506A (zh) * 2003-08-08 2005-02-16 三菱电机株式会社 纵型半导体器件及其制造方法
CN101350369A (zh) * 2007-07-22 2009-01-21 万国半导体股份有限公司 底部阳极肖特基二极管的结构和制造方法
CN103180961A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 改进的肖特基整流器
CN102354704A (zh) * 2011-11-04 2012-02-15 丹东安顺微电子有限公司 具有高反向阻断性能肖特基二极管及其制造方法
JP2014011213A (ja) * 2012-06-28 2014-01-20 Hitachi Ltd ダイオードおよびそれを用いた電力変換装置
US20140246761A1 (en) * 2013-03-01 2014-09-04 Ixys Corporation Fast recovery switching diode with carrier storage area
CN104969360A (zh) * 2013-03-25 2015-10-07 富士电机株式会社 半导体装置
US20160027866A1 (en) * 2014-07-22 2016-01-28 Fuji Electric Co., Ltd. Semiconductor device
CN107068744A (zh) * 2017-05-11 2017-08-18 电子科技大学 一种横向绝缘栅双极型晶体管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110148633A (zh) * 2019-06-19 2019-08-20 无锡光磊电子科技有限公司 整流二极管
CN110491967A (zh) * 2019-09-02 2019-11-22 电子科技大学 反偏型硅发光soi光电隔离器、其集成电路及制作方法
CN110491967B (zh) * 2019-09-02 2021-03-02 电子科技大学 反偏型硅发光soi光电隔离器、其集成电路及制作方法

Also Published As

Publication number Publication date
JP2021090045A (ja) 2021-06-10
EP3451386A1 (en) 2019-03-06
JP2019071408A (ja) 2019-05-09
TWI682541B (zh) 2020-01-11
CN117913146A (zh) 2024-04-19
US20190067493A1 (en) 2019-02-28
KR20190024839A (ko) 2019-03-08
EP3451386B1 (en) 2022-02-09
CN109427914B (zh) 2024-01-30
US10424677B2 (en) 2019-09-24
JP6790031B2 (ja) 2020-11-25
JP7241053B2 (ja) 2023-03-16
TW201921679A (zh) 2019-06-01
KR102512618B1 (ko) 2023-03-23

Similar Documents

Publication Publication Date Title
CN109427914A (zh) 电荷载流子提取反向二极管
CN103748684B (zh) 以负斜角封端的具有高阻断电压的碳化硅器件
US20160056815A1 (en) Bidirectional Two-Base Bipolar Junction Transistor Operation, Circuits, and Systems with Diode-Mode Turn-On
US8569117B2 (en) Systems and methods integrating trench-gated thyristor with trench-gated rectifier
JP2012151470A (ja) 半導体素子および逆導通ｉｇｂｔ
US20150060938A1 (en) Semiconductor device and semiconductor device manufacturing method
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US9385196B2 (en) Fast switching IGBT with embedded emitter shorting contacts and method for making same
US20160241232A1 (en) Methods of Operating a Double-Base-Contact Bidirectional Bipolar Junction Transistor
EP3451387B1 (en) Packaged fast inverse diode component for pfc applications
EP3439045B1 (en) Fast recovery inverse diode
US9847387B2 (en) Field effect semiconductor component and method for producing it
US20150270131A1 (en) Method of Manufacturing a Vertical Semiconductor Device
CN111192871B (zh) 用于静电防护的晶体管结构及其制造方法
US11757017B2 (en) Anti-parallel diode formed using damaged crystal structure in a vertical power device
KR101502306B1 (ko) 반도체 정류 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant