CN107895749B - 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 - Google Patents
基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 Download PDFInfo
- Publication number
- CN107895749B CN107895749B CN201710989423.4A CN201710989423A CN107895749B CN 107895749 B CN107895749 B CN 107895749B CN 201710989423 A CN201710989423 A CN 201710989423A CN 107895749 B CN107895749 B CN 107895749B
- Authority
- CN
- China
- Prior art keywords
- led
- pin
- photodetector
- anode
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 31
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims abstract description 28
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 28
- 230000008569 process Effects 0.000 title claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 27
- 229910052681 coesite Inorganic materials 0.000 claims abstract description 26
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract description 26
- 229910052682 stishovite Inorganic materials 0.000 claims abstract description 26
- 229910052905 tridymite Inorganic materials 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 16
- 238000005516 engineering process Methods 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 150000002500 ions Chemical class 0.000 description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000013078 crystal Substances 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 238000010521 absorption reaction Methods 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 101100204059 Caenorhabditis elegans trap-2 gene Proteins 0.000 description 4
- 238000001514 detection method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000004043 responsiveness Effects 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000004377 microelectronic Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 230000005622 photoelectricity Effects 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000003760 hair shine Effects 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005693 optoelectronics Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
一种基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，在衬底上端面的中部嵌入有N阱，在N阱上端面的中部嵌入有中部浅沟道隔离层，在N阱的上端面嵌入有一圈光电探测器阴极连线端，在衬底和N阱相邻处的上端面嵌入有一圈外侧浅沟道隔离层，在衬底的上端面且位于外侧浅沟道隔离层的外侧嵌入有一圈光电探测器阳极连线端；光电探测器的上端设置有SiO2，PIN‑LED结构嵌入在SiO2内且通过栅氧层设置在中部浅沟道隔离层的上端面上，SiO2内对应PIN‑LED和光电探测器的各电极分别形成有若干个用于连接外部电源的连线孔，SiO2内对应PIN‑LED结构还嵌入有用于反光的光反射金属板，光反射金属板。本发明减少了光传输路程和散射损耗。
Description
技术领域
本发明涉及一种光互连系统。特别是涉及一种基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统。
背景技术
随着科学技术的迅猛发展，微电子产品正在向着小而精的方向发展。进入21世纪，微电子的发展遇到了物理极限的瓶颈。进一步通过“摩尔定律”等比例缩小不仅会急剧增加制造成本，而且会导致不期望的物理效应。另一个更为迫切的瓶颈在于微电子芯片内电互连的延时和功耗。随着集成度的提高，单个晶体管的延时越来越小，然而互连线的延时却越来越大，并且互连线尺寸的减小使互连线电阻增加，从而增加了功耗。人们注意到光作为信号载体的光电子技术不仅传输速度快，频率高，传播信息容量大，而且在三维空间传播，光束交叉时信号之间也不会产生串扰。如果将微电子技术与光电子技术相结合，用标准CMOS工艺在硅基衬底上制备全硅光电集成电路(OEIC)，则可在维持集成电路工艺成本基本不变的前提下，使电路处理信息的速度有很大的提高。
高效的硅基发光器件(Si-LED)及光探测器是实现OEIC的基础和核心。为此近些年研究人员对Si-LED及相应的探测器进行了大量的研究，设计了各种类型的Si-LED及探测器。虽然在OEIC的研究中不断有新的理论被提出，单个器件的某些性能也有相当的提高，然而用标准CMOS工艺制作OEIC的技术依然还不成熟，还有待于进一步的研究。目前，与标准CMOS 工艺兼容性最好的器件为硅PN结发光器件，它发光的波长在Si基探测器可探测范围内，具有较快的响应速度，可以满足硅光电集成的要求，因此在Si OEIC中有很好的应用前景。PN 结在正向注入与反向击穿情况都可以发出光，但正向发光相对反向发光工作电压低、发光效率高，因此应用前景更广阔。然而单晶硅材料对于波长低于85Onm的光具有较强的吸收系数，因此在可见光光互连系统中单晶Si发光功率和外量子转换效率都很低。张兴杰等人[1]基于标准CMOS工艺成功制备了多晶硅PIN-LED，且成功测试了其电学及光学特性与单晶Si-LED 非常相似，这证明了基于标准工艺制备多晶硅PIN-LED是可行的。这为我们提供了一种思路，用多晶硅制作LED进行发光，单晶Si进行接收，这样能够有效的减小单晶Si对LED发射光能的吸收，增加光互连系统的响应度。专利[2]曾提出一种单晶硅LED及多晶硅PIN光电探测器组成的新型光互连结构。但是其多晶硅探测器与单晶Si之间仅隔有一层薄栅氧，隔离电效应和热效应的影响不好；其次其用单晶Si制备LED并没有避免单晶Si对可见光的吸收；第三Si基LED正向偏置载流子注入发射红外光，反向偏置击穿虽发出可见光，但发光波长也在700nm左右，由于多晶硅层较薄，其对Si基LED发出的长波长光探测性能较弱，而单晶硅深结探测长波长光相对较好。
发明内容
本发明所要解决的技术问题是，提供一种能够实现芯片上光通信的同时有效的减少光传输路程，减少电干扰，增加光互连系统响应度的基于标准CMOS工艺的多晶硅LED/单晶硅 PD纵向光互连系统。
本发明所采用的技术方案是：一种基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，包括：位于下面的光电探测器和位于上面的PIN-LED结构，其中，所述的光电探测器包括有构成阳极的衬底，在所述衬底上端面的中部嵌入有构成阴极的N阱，在所述N阱上端面的中部嵌入有中部浅沟道隔离层，在所述N阱的上端面且位于所述中部浅沟道隔离层的外侧嵌入有一圈光电探测器阴极连线端，在所述衬底和N阱相邻处的上端面且位于所述光电探测器阴极连线端的外侧嵌入有一圈外侧浅沟道隔离层，在所述衬底的上端面且位于所述外侧浅沟道隔离层的外侧嵌入有一圈光电探测器阳极连线端；所述光电探测器的上端设置有 SiO2，所述PIN-LED结构嵌入在所述的SiO2内且通过栅氧层设置在所述中部浅沟道隔离层的上端面上，所述PIN-LED结构包括有并排设置的3对PIN-LED，所述SiO2内对应所述PIN-LED 和光电探测器的各电极分别形成有若干个用于连接外部电源的连线孔，所述SiO2内嵌入有分别贯穿若干个所述连线孔用于所述的PIN-LED和光电探测器与外部电源相连的连线，所述 SiO2内对应所述PIN-LED结构还嵌入有用于反光的光反射金属板，所述光反射金属板。
所述的3对PIN-LED的结构相同，每一对都包括有位于中部的共用PIN-LED阴极，位于所述共用PIN-LED阴极一侧的第一PIN-LED i区，位于所述共用PIN-LED阴极另一侧的第二PIN-LED i区，位于所述第一PIN-LED i区外侧的第一PIN-LED阳极，以及位于所述第二PIN-LED i区外侧的第二PIN-LED阳极。
形成在所述SiO2内的对应所述PIN-LED的连线孔，包括有：垂直形成在所述第一PIN-LED阳极上端面的第一PIN-LED阳极连线孔，垂直形成在所述第二PIN-LED阳极上端面的第二PIN-LED阳极连线孔，以及垂直形成在所述共用PIN-LED阴极上端面的PIN-LED 阴极连线孔。
形成在所述SiO2内的对应所述光电探测器各电极的连线孔包括有：垂直形成在所述光电探测器阴极连线端上端面的一圈光电探测器阴极连线孔和垂直形成在所述光电探测器阳极连线端上端面的一圈光电探测器阳极连线孔。
所述的与外部电源相连的连线，包括有分别嵌入在所述的SiO2内的：分别贯穿垂直形成在所述光电探测器阳极连线端上端面的光电探测器阳极连线孔用于光电探测器阳极连线端与外部电源相连的光电探测器阳极外接导线；分别贯穿垂直形成在所述光电探测器阴极连线端上端面的光电探测器阴极连线孔用于光电探测器阴极连线端与外部电源相连的光电探测器阴极外接导线；分别贯穿垂直形成在3对PIN-LED的第一PIN-LED阳极和第二PIN-LED阳极上端面的第一PIN-LED阳极连线孔和第二PIN-LED阳极连线孔，用于第一PIN-LED阳极和第二PIN-LED阳极与外部电源相连的PIN-LED阳极外接导线，以及分别贯穿垂直形成在3 对PIN-LED的共用PIN-LED阴极上端面的PIN-LED的阴极连线孔，用于共用PIN-LED阴极与外部电源相连的PIN-LED阴极外接导线。
本发明的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，利用多晶硅层制备Si-LED，单晶硅制作探测器，二者纵向排列，中间间隔几百纳米的厚浅沟道隔离层，且利用上层金属反射效应形成光互连系统。不仅可以很好地避免光互连中的电信号与硅衬底中电信号产生串扰，很好地保持各器件的互相独立性，同时相较单晶硅LED和单晶硅探测器光互连系统又减少了光传输路程和散射损耗。本发明具有如下有益效果：
1、本发明通过设计上下层叠结构的光互连系统，能够将输入的电信号通过多晶硅PIN-LED转化成光信号，然后光信号被单晶硅探测器转换成电信号输出，可为基于标准CMOS工艺的光互连系统提供一些新的、有益的参考。
2、本发明中在多晶硅两端分别进行P+和N+的离子注入，制备出多晶硅PIN结构作为光互连结构的发光器件(PIN-LED)；单晶硅N阱与P沉底形成的PN结作为光互连结构的接收光器件。
3、本发明提出的新型光互连系统中多晶硅PIN-LED与单晶硅探测器在位置上垂直排列，且二者中间有一层很厚的浅沟道隔离层，可以有效锁住PIN-LED光能，增强吸收，解决现 Si光互连系统响应度低的问题，并且很好地避免光互连中的LED电信号与硅衬底上的电信号产生串扰，很好地保持各自器件的独立性。同时减小了光传输路径。
4、本发明将多晶硅LED作发光器件，N阱/P衬底作接收器件，不仅避免了纯单晶硅光互连系统中横向互相之间易造成串扰，易造成损耗等特点。而且将多晶硅作为PIN-LED，有效减小了LED自身对光信号的吸收；单晶硅N阱/P衬底作探测器，利用这个结较深的特点有效增加对LED所发出较长波长光的吸收。巧妙的利用了多晶硅和单晶硅结深的特点，很好的分配了二者的功能，有效提高光互连系统的响应度。
附图说明
图1是本发明基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统的俯视图；
图2是图1的A-A剖图。
图中
1：衬底 2：N阱
3：光电探测器阳极连线端 4：光电探测器阴极连线端
5a：中部浅沟道隔离层 5b：外侧浅沟道隔离层
6：光电探测器阳极外接导线 7：光电探测器阳极连线孔
8：栅氧层 9：光电探测器阴极连线孔
10：光电探测器阴极外接导线 11a：第一PIN-LED阳极
11b：第二PIN-LED阳极 12：共用PIN-LED阴极
13a：第一PIN-LED i区 13b：第二PIN-LED i区
14：PIN-LED阳极外接导线 15：PIN-LED的阴极连线孔
16：PIN-LED阴极外接导线 17a：第一PIN-LED阳极连线孔
17b：第二PIN-LED阳极连线孔 18：SiO2
19：光反射金属板
具体实施方式
下面结合实施例和附图对本发明的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统做出详细说明。
如图1、图2所示，本发明的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，包括：位于下面的光电探测器和位于上面的PIN-LED结构，其中，所述的光电探测器包括有构成阳极的P-sub衬底1，在所述衬底1上端面的中部嵌入有构成阴极的N阱2，在所述N阱2上端面的中部嵌入有中部浅沟道隔离层(场氧)5a，在所述N阱2的上端面且位于所述中部浅沟道隔离层5a的外侧嵌入有一圈光电探测器阴极连线端4，在所述衬底1和N阱 2相邻处的上端面且位于所述光电探测器阴极连线端4的外侧嵌入有一圈外侧浅沟道隔离层 (场氧)5b，在所述衬底1的上端面且位于所述外侧浅沟道隔离层5b的外侧嵌入有一圈光电探测器阳极连线端3；所述光电探测器的上端设置有SiO218，所述PIN-LED结构嵌入在所述的SiO218内且通过栅氧层8设置在所述中部浅沟道隔离层5a的上端面上，所述PIN-LED结构包括有并排设置的3对PIN-LED，所述SiO218内对应所述PIN-LED和光电探测器的各电极分别形成有若干个用于连接外部电源的连线孔，所述SiO218内嵌入有分别贯穿若干个所述连线孔用于所述的PIN-LED和光电探测器与外部电源相连的连线，所述SiO218内对应所述 PIN-LED结构还嵌入有用于反光的光反射金属板19。
所述的3对PIN-LED的结构相同，每一对都包括有位于中部的共用PIN-LED阴极12，位于所述共用PIN-LED阴极12一侧的第一PIN-LED i区13a，位于所述共用PIN-LED阴极 12另一侧的第二PIN-LED i区13b，位于所述第一PIN-LED i区13a外侧的第一PIN-LED阳极11a，以及位于所述第二PIN-LED i区13b外侧的第二PIN-LED阳极11b。
形成在所述SiO218内的对应所述PIN-LED的连线孔，包括有：垂直形成在所述第一PIN-LED阳极11a上端面的第一PIN-LED阳极连线孔17a，垂直形成在所述第二PIN-LED阳极11b上端面的第二PIN-LED阳极连线孔17b，以及垂直形成在所述共用PIN-LED阴极12 上端面的PIN-LED阴极连线孔15。
形成在所述SiO218内的对应所述光电探测器各电极的连线孔包括有：垂直形成在所述光电探测器阴极连线端4上端面的一圈光电探测器阴极连线孔9和垂直形成在所述光电探测器阳极连线端3上端面的一圈光电探测器阳极连线孔7。
所述的与外部电源相连的连线，包括有分别嵌入在所述的SiO218内的：分别贯穿垂直形成在所述光电探测器阳极连线端3上端面的光电探测器阳极连线孔7用于光电探测器阳极连线端3与外部电源相连的光电探测器阳极外接导线6；分别贯穿垂直形成在所述光电探测器阴极连线端4上端面的光电探测器阴极连线孔9用于光电探测器阴极连线端4与外部电源相连的光电探测器阴极外接导线10；分别贯穿垂直形成在3对PIN-LED的第一PIN-LED阳极 11a和第二PIN-LED阳极11b上端面的第一PIN-LED阳极连线孔17a和第二PIN-LED阳极连线孔17b，用于第一PIN-LED阳极11a和第二PIN-LED阳极11b与外部电源相连的PIN-LED 阳极外接导线14，以及分别贯穿垂直形成在3对PIN-LED的共用PIN-LED阴极12上端面的 PIN-LED的阴极连线孔15，用于共用PIN-LED阴极12与外部电源相连的PIN-LED阴极外接导线16。
本发明的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统工作原理为：正偏离子注入工作状态下，PIN-LED结构根据输入的电信号，发出光信号。向上发出的光信号，经过光反射金属板19反射穿过三对PIN-LED之间的缝隙照射到光电探测器上；向下发出的光信号，穿过N阱2，中部浅沟道隔离层5a直接照射到光电探测器上。传输到工作在反偏状态下的光电探测器将入射到它表面的光信号转换成电信号。实现了整个芯片的光互连效应。
本发明的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统具体实现方法如下：
1)采用轻掺杂的P型硅片，晶向为<100>，进行热氧化形成缓冲层。从而减少下一步淀积SiN在硅表面造成的应力，随后低压化学汽相淀积(LPVCD)SIN，用来作为离子注入mask的及后续工艺中定义N阱的区域，即图2中的2区；
2)将光刻胶涂在晶圆上之后，利用光刻技术将所要形成的N阱区的图形定义出来。并用干法刻蚀的方法将上述定义的区域的SiN4去掉，形成N阱注入窗口，即图2中的2区；
3)利用离子注入的技术，将N注入2)步中所定义的窗口中，接着利用无机溶液，如硫酸或干式臭氧(O3)烧除法将光刻胶去除；并采用热磷酸湿式刻蚀方法将SIN去除掉；
4)离子注入之后会严重的破坏晶格的周期性，所以离子注入后必须经过退火处理，以恢复晶格的完整性；
5)旋涂光刻胶，对有源区(图2中3和4)进行掩模，对整个晶片曝光。去除被曝光区的光刻胶，在被暴露表面形成氧化层，即图中5a和5b；
6)去除光刻胶，利用热氧化方法在晶圆表面形成高品质的薄二氧化硅，即图中8；
7)利用低压化学气相沉积(LPCVD)技术在晶圆表面沉积多晶硅层作为多晶硅LED层；
8)将光刻胶涂布在晶圆上，再利用光刻技术将所需要的多晶硅LED的区域定义出来。然后利用活性离子刻蚀技术刻蚀出多晶硅PIN层的结构，再将表面的光刻胶去除；
9)利用氧化技术，在晶圆表面形成一层氧化层，保护器件表面，免于受后续工艺的影响。涂布光刻胶后，利用光刻技术刻蚀出光电探测器与PIN-LED的P+区即图2中的3区、11a区和11b区。与此同时形成光电探测器与PIN-LED的N+区域即图2中4区和12区的屏蔽，再利用离子注入技术将硼元素注入图2中的3区、11a区和11b区；
10)利用光刻技术刻蚀出PIN-LED与光电探测器的N+区，即图2中的4区和12区，与此同时形成多晶硅LED与单晶硅PD的P+区域即图2中3区、11a区和11b区的屏蔽，再利用离子注入技术将砷元素注入图2中的4区和12区，然后除去晶圆表面的光刻胶；
11)去除第9)步中生成的表面氧化物。之后利用退火技术，将经离子注入过的N+区即图 2中的的4区和12区，及P+区即图2中的3区、11a区和11b区进行电性活化及扩散处理。
12)利用溅射工艺在整个晶圆表面进行Ti淀积，然后利用自对准硅化物工艺形成TISi2，接着进行湿法刻蚀除去多余的Ti并保留TISi2，形成Si和金属之间的欧姆接触。利用溅射工艺在整个晶圆表面进行硼磷硅玻璃(BPSG)淀积并对晶圆表面进行化学机械平坦化。然后进行利用光刻技术定义连线孔，再利用活性离子刻蚀技术刻蚀出连线孔，即图中7、9、15、17a 和17a。接着利用溅射工艺，在接触孔表面溅射一层TIN，并用W填充接触孔；
13)利用光刻技术定义出第一层金属6和19的屏蔽层。再将铝金属利用活性离子刻蚀技术刻蚀出第一层金属的结构。制备出第一层金属作为光反射金属板19和光电探测器阳极外接导线6部分；
14)同理制备二层金属10，三层金属16和四层金属14分别作为光电探测器阴极和PIN-LED阴极和PIN-LED阴极的外接导线；
15)然后再进行电镀压焊点、划片、引线键合，最后封装在管壳上，制成新型光互连系统。
本领域技术人员可以理解附图只是一个优选实施例的示意图，上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例。并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
参考文献：
[1]张兴杰，张世林，韩磊，等.标准CMOS工艺新型多晶硅PIN-LED的设计与实现[J].光电子·激光，2013(1):6-10.
[2]谢荣，张兴杰.基于标准CMOS工艺的新型光互连结构:，CN203690325U[P].2014。
Claims (5)
1.一种基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，其特征在于，包括：位于下面的光电探测器和位于上面的PIN-LED结构，其中，所述的光电探测器包括有构成阳极的衬底（1），在所述衬底（1）上端面的中部嵌入有构成阴极的N阱（2），在所述N阱（2）上端面的中部嵌入有中部浅沟道隔离层（5a），在所述N阱（2）的上端面且位于所述中部浅沟道隔离层（5a）的外侧嵌入有一圈光电探测器阴极连线端（4），在所述衬底（1）和N阱（2）相邻处的上端面且位于所述光电探测器阴极连线端（4）的外侧嵌入有一圈外侧浅沟道隔离层（5b），在所述衬底（1）的上端面且位于所述外侧浅沟道隔离层（5b）的外侧嵌入有一圈光电探测器阳极连线端（3）；所述光电探测器的上端设置有SiO2（18），所述PIN-LED结构嵌入在所述的SiO2（18）内且通过栅氧层（8）设置在所述中部浅沟道隔离层（5a）的上端面上，所述PIN-LED结构包括有并排设置的3对PIN-LED，所述SiO2（18）内对应所述PIN-LED和光电探测器的各电极分别形成有若干个用于连接外部电源的连线孔，所述SiO2（18）内嵌入有分别贯穿若干个所述连线孔用于所述的PIN-LED和光电探测器与外部电源相连的连线，所述SiO2（18）内对应所述PIN-LED结构还嵌入有用于反光的光反射金属板（19）。
2.根据权利要求1所述的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，其特征在于，所述的3对PIN-LED的结构相同，每一对都包括有位于中部的共用PIN-LED阴极（12），位于所述共用PIN-LED阴极（12）一侧的第一PIN-LED i区（13a），位于所述共用PIN-LED阴极（12）另一侧的第二PIN-LED i区（13b），位于所述第一PIN-LED i区（13a）外侧的第一PIN-LED阳极（11a），以及位于所述第二PIN-LED i区（13b）外侧的第二PIN-LED阳极（11b）。
3.根据权利要求2所述的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，其特征在于，形成在所述SiO2（18）内的对应所述PIN-LED的连线孔，包括有：垂直形成在所述第一PIN-LED阳极（11a）上端面的第一PIN-LED阳极连线孔（17a），垂直形成在所述第二PIN-LED阳极（11b）上端面的第二PIN-LED阳极连线孔（17b），以及垂直形成在所述共用PIN-LED阴极（12）上端面的PIN-LED阴极连线孔（15）。
4.根据权利要求1所述的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，其特征在于，形成在所述SiO2（18）内的对应所述光电探测器各电极的连线孔包括有：垂直形成在所述光电探测器阴极连线端（4）上端面的一圈光电探测器阴极连线孔（9）和垂直形成在所述光电探测器阳极连线端（3）上端面的一圈光电探测器阳极连线孔（7）。
5.根据权利要求1所述的基于标准CMOS工艺的多晶硅LED/单晶硅PD纵向光互连系统，其特征在于，所述的与外部电源相连的连线，包括有分别嵌入在所述的SiO2（18）内的：分别贯穿垂直形成在所述光电探测器阳极连线端（3）上端面的光电探测器阳极连线孔（7）用于光电探测器阳极连线端（3）与外部电源相连的光电探测器阳极外接导线（6）；分别贯穿垂直形成在所述光电探测器阴极连线端（4）上端面的光电探测器阴极连线孔（9）用于光电探测器阴极连线端（4）与外部电源相连的光电探测器阴极外接导线（10）；分别贯穿垂直形成在3对PIN-LED的第一PIN-LED阳极（11a）和第二PIN-LED阳极（11b）上端面的第一PIN-LED阳极连线孔（17a）和第二PIN-LED阳极连线孔（17b），用于第一PIN-LED阳极（11a）和第二PIN-LED阳极（11b）与外部电源相连的PIN-LED阳极外接导线（14），以及分别贯穿垂直形成在3对PIN-LED的共用PIN-LED阴极（12）上端面的PIN-LED的阴极连线孔（15），用于共用PIN-LED阴极（12）与外部电源相连的PIN-LED阴极外接导线（16）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710989423.4A CN107895749B (zh) | 2017-10-21 | 2017-10-21 | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710989423.4A CN107895749B (zh) | 2017-10-21 | 2017-10-21 | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107895749A CN107895749A (zh) | 2018-04-10 |
| CN107895749B true CN107895749B (zh) | 2019-06-21 |
Family
ID=61803729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710989423.4A Expired - Fee Related CN107895749B (zh) | 2017-10-21 | 2017-10-21 | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107895749B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110491967B (zh) * | 2019-09-02 | 2021-03-02 | 电子科技大学 | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253260A (ja) * | 2008-04-10 | 2009-10-29 | National Chiao Tung Univ | 光検出装置構造 |
| WO2009136348A1 (en) * | 2008-05-09 | 2009-11-12 | Philips Intellectual Property & Standards Gmbh | Vertical cavity surface emitting laser device with monolithically integrated photodiode |
| JP2012256683A (ja) * | 2011-06-08 | 2012-12-27 | Rohm Co Ltd | フォトカプラ装置 |
| CN103762265A (zh) * | 2013-12-31 | 2014-04-30 | 天津大学 | 基于标准cmos工艺的新型光互连结构及其制备方法 |
| CN106653934A (zh) * | 2016-10-20 | 2017-05-10 | 天津大学 | 一种基于标准cmos工艺的混合光互连系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4983346B2 (ja) * | 2007-04-02 | 2012-07-25 | ソニー株式会社 | 半導体発光装置 |
-
2017
- 2017-10-21 CN CN201710989423.4A patent/CN107895749B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009253260A (ja) * | 2008-04-10 | 2009-10-29 | National Chiao Tung Univ | 光検出装置構造 |
| WO2009136348A1 (en) * | 2008-05-09 | 2009-11-12 | Philips Intellectual Property & Standards Gmbh | Vertical cavity surface emitting laser device with monolithically integrated photodiode |
| JP2012256683A (ja) * | 2011-06-08 | 2012-12-27 | Rohm Co Ltd | フォトカプラ装置 |
| CN103762265A (zh) * | 2013-12-31 | 2014-04-30 | 天津大学 | 基于标准cmos工艺的新型光互连结构及其制备方法 |
| CN106653934A (zh) * | 2016-10-20 | 2017-05-10 | 天津大学 | 一种基于标准cmos工艺的混合光互连系统 |
Non-Patent Citations (1)
| Title |
|---|
| 标准CMOS工艺新型多晶硅PIN-LED的设计与实现;张兴杰等;《光电子·激光》;20130131;第24卷(第1期);全文 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107895749A (zh) | 2018-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6720595B2 (en) | Three-dimensional island pixel photo-sensor | |
| CN104282782A (zh) | 太阳能电池及其制造方法 | |
| KR20220138057A (ko) | 태양 전지의 금속화 | |
| JP2015532785A (ja) | 反射性電極を有するオプトエレクトロニクス半導体チップの製造方法 | |
| TW201324754A (zh) | 背側照射型互補式金氧半導體影像感測器的製造方法 | |
| US11742449B2 (en) | Single photon avalanche diode device | |
| CN103531654A (zh) | 多结光伏装置 | |
| CN103762265B (zh) | 基于标准cmos工艺的新型光互连结构及其制备方法 | |
| TWI401810B (zh) | 太陽能電池 | |
| CN107895749B (zh) | 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统 | |
| US7470559B2 (en) | Semiconductor component comprising a buried mirror | |
| CN106653934A (zh) | 一种基于标准cmos工艺的混合光互连系统 | |
| CN111785791A (zh) | Ge光电探测器及其制备方法 | |
| KR101622088B1 (ko) | 태양전지 | |
| CN111313237B (zh) | 大规模单片集成的硅基iii-v族电泵激光器及其制备方法 | |
| US10304977B1 (en) | High performance ultra-thin solar cell structures | |
| CN203690325U (zh) | 基于标准cmos工艺的新型光互连结构 | |
| CN107871736B (zh) | 基于标准cmos工艺的全波导型横向多晶硅光互连系统 | |
| KR101072357B1 (ko) | 공중 가설된 전극 구조를 갖는 태양 전지 및 그 제조 방법 | |
| CN114566557B (zh) | 雪崩光电探测器及其制备方法 | |
| CN212257412U (zh) | Ge光电探测器 | |
| US11967664B2 (en) | Photodiodes with serpentine shaped electrical junction | |
| CN114789989B (zh) | 基于肖特基mosfet的单片集成式光电耦合器及制备方法 | |
| KR101153378B1 (ko) | 플로팅 접합을 이용한 후면전극 태양전지 및 그 제조방법 | |
| KR20110074252A (ko) | 박막 태양전지 및 그의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20190621 Termination date: 20201021 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |