JP2012256683A - フォトカプラ装置 - Google Patents

フォトカプラ装置 Download PDF

Info

Publication number
JP2012256683A
JP2012256683A JP2011128329A JP2011128329A JP2012256683A JP 2012256683 A JP2012256683 A JP 2012256683A JP 2011128329 A JP2011128329 A JP 2011128329A JP 2011128329 A JP2011128329 A JP 2011128329A JP 2012256683 A JP2012256683 A JP 2012256683A
Authority
JP
Japan
Prior art keywords
substrate
transparent insulating
semiconductor layer
type semiconductor
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011128329A
Other languages
English (en)
Other versions
JP5869237B2 (ja
Inventor
Hiroyuki Yuji
洋行 湯地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011128329A priority Critical patent/JP5869237B2/ja
Publication of JP2012256683A publication Critical patent/JP2012256683A/ja
Application granted granted Critical
Publication of JP5869237B2 publication Critical patent/JP5869237B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】動作電圧の異なる発光素子と受光素子との間の絶縁性を維持しつつ、受光効率の向上、素子動作の高速化を達成することができるフォトカプラ装置を提供する。
【解決手段】透明絶縁性基板1上に、n型半導体層2、吸収層3、p型半導体層4が積層され、n型半導体層2〜p型半導体層4までで、PDを構成している。透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5〜p型半導体層7までで、LEDを構成している。低電圧側のLEDと高電圧側のPDとの間に配置された透明絶縁性基板1は、発光素子側の動作電圧と受光素子側の動作電圧との電圧差よりも大きい耐圧を有するように構成される。
【選択図】 図1

Description

本発明は、発光素子と受光素子を組み合わせたフォトカプラ装置に関する。
発光素子と受光素子とを電気的に分離して電気信号の授受を行なう装置としてフォトカプラがある。例えば、図11に示すように、従来のフォトカプラは、モールド樹脂150の中に配置された発光ダイオード141a、フォトダイオード141bを備えている。発光ダイオード141aとフォトダイオード141bは、絶縁フィルム152で電気的に分離されており、エンキャップ樹脂151で埋められている。また、発光ダイオード141aを発光させるための電源を供給するため、フォトダイオード141bの受光により生成された電気信号を取り出すために、それぞれリード線153が接続される。
近年、フォトカプラは自動車等のモータ駆動用の基板等に搭載される。この場合、発光側からの制御信号が受光側に伝達されてモータ駆動のドライブ信号となる。発光側は、低電圧側であり、例えば、0〜+5Vで動作する。一方、受光側は、絶縁ゲートバイポーラトランジスタ(IGBT)による絶縁ゲートドライブ回路等に接続されており、高電圧側で動作する。高電圧側での動作電圧は、300V〜700V程度にまで達する。
これを、等価回路として表わしたものが、図11である。制御回路140から制御信号が出力されると、これがフォトカプラ141の発光ダイオード141aを駆動して発光する。この発光強度に応じてフォトダイオード141bが電気信号を出力する。フォトダイオード141bの出力信号は、トランジスタ141cで増幅されて取り出される。この信号は、例えば、0〜18Vの範囲の信号となり、絶縁ゲートドライブ回路のゲート端子142に入力される。絶縁ゲートドライブ回路では、動作電圧が例えば300V〜700Vにまで達する。
したがって、発光ダイオード141aが配置された発光側とフォトダイオード141bが配置された受光側との高耐圧絶縁は、重要である。そこで、図21のように、絶縁フィルム152を設けて界面リークR2を防ぐようにし、発光ダイオード141aに対するリード線とフォトダイオード141bに対するリード線の間隔を広げるようにして表面リークR1を防ぐようにしている。
昭62−244181号公報 昭58−170082号公報
しかしながら、上記従来技術では、発光ダイオードとフォトダイオードを一定の距離を開けて配置せざるを得ないため、フォトダイオードの受光効率が悪くなっていた。また、受光効率を改善するためには、フォトダイオードの受光面積を大きくすれば良いが、受光面積が大きくすると素子容量が大きくなり、高速動作が行なえないという問題があった。
一方、特許文献1に示されるように、発光素子と透明膜と受光素子とを積層一体化したフォトカプラや、特許文献2に示されるように、透明絶縁基板の一方の面に発光デバイス、他方の面に受光デバイスを形成し、透明絶縁基板を介して光の授受を行なうようにしたフォトカプラが提案されている。
しかしながら、特許文献1、2に示されるフォトカプラは、低電圧側と高電圧側とを結合するフォトカプラを想定したものではない。
本発明は、上述した課題を解決するために創案されたものであり、動作電圧の異なる発光素子と受光素子との間の絶縁性を維持しつつ、受光効率の向上、素子動作の高速化を達成することができるフォトカプラ装置を提供することを目的としている。
上記目的を達成するために、本発明のフォトカプラ装置は、半導体材料で構成された透明絶縁性基板の表面に形成された発光素子と、前記透明絶縁性基板の裏面に形成され前記発光素子と異なる動作電圧を有する受光素子とを備え、前記透明絶縁性基板は前記発光素子側の動作電圧と受光素子側の動作電圧との電圧差よりも大きい耐圧を有するように前記透明絶縁性基板の厚さが決定されていることを主要な特徴とする。
本発明によれば、半導体材料で構成された透明絶縁性基板の表面に形成された発光素子と、透明絶縁性基板の裏面に形成され発光素子と異なる動作電圧を有する受光素子とを備えており、透明絶縁性基板は発光素子側の動作電圧と受光素子側の動作電圧との電圧差よりも大きい耐圧を有するように透明絶縁性基板の厚さが決定されている。このため、発光素子と受光素子との間のリークを十分防止することができるとともに、透明絶縁性基板の厚みを小さくすることができる。透明絶縁性基板の厚みを小さくすることができれば、受光素子側の受光効率が向上し、受光素子を高速動作させることができる。
本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 本発明のフォトカプラ装置の一実施例の断面を示す図である。 発光ダイオード構成材料の違いによる高温領域での発光強度の変化を示す図である。 SiC−ICにフォトカプラのPD側をボンディングした状態を示す図である。 フォトカプラの等価回路を示す図である。 従来のフォトカプラの構成例を示す図である。
以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。
図1は、本発明のフォトカプラ装置の一実施例の断面構造を示す。透明絶縁素子分離層である透明絶縁性基板1の一方の面(表面又は裏面)に発光素子として発光ダイオード(LED)が、他方の面(表面又は裏面)に受光素子としてフォトダイオード(PD)が形成されている。このように、透明絶縁素子分離層である透明絶縁性基板1は、LEDとPDを電気的に絶縁分離し、LEDの発光波長の光を透過させてPDに受光させるようにするものである。なお、透明絶縁素子分離層の表面又は裏面とは、透明絶縁素子分離層の一方の面を表面とした場合に、裏面は透明絶縁素子分離層を境界にして、前記一方の面と反対側の面を意味するもので、特に方向が限定されるものではない。
透明絶縁性基板1上に、n型半導体層2、吸収層3、p型半導体層4が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2〜p型半導体層4までで、フォトダイオード(PD)を構成している。一方、透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5〜p型半導体層7までで、発光ダイオード(LED)を構成している。ここで、透明絶縁性基板1は、エピタキシャル成長用の基板としての役割を合わせ持つものであっても良い。
図1のフォトカプラ装置は、図20に示される制御回路等の低電圧側から供給される低電圧信号によりn電極13とp電極14間に駆動電圧又は駆動電流が供給される。すると、LEDの活性層6から光が生成される。活性層6からの光は、透明絶縁性基板1を透過して、PDの吸収層3で吸収されて光電変換作用により電気信号に変換され、n電極11とp電極12の間で取り出される。この取り出された電気信号は、図11に示される増幅用トランジスタ等のトランジスタ回路ICを介して高電圧側の駆動回路等に入力される。
したがって、透明絶縁性基板1は、LEDの活性層6で発生する光の波長に対して透明な材料で構成される。また、低電圧側のLEDと高電圧側のPDとの間は、完全に絶縁しておく必要があるため、発光素子側(低電圧側)の動作電圧と受光素子側(高電圧側)の動作電圧との電圧差よりも大きい耐圧を有する基板となるように、透明絶縁性基板1の絶縁性を確保する。例えば、低電圧側の動作電圧の最小値と高電圧側の動作電圧の最大値との差の電圧よりも大きい耐圧を有するように透明絶縁性基板1を構成すれば良い。
他方、透明絶縁性基板1をLEDの発光波長に対して透明な基板とするには、発光波長に対応して以下のような基板を例示することができる。サファイア基板の場合は波長150nm以上の光を、GaN基板の場合波長365nm以上の光を、SiC基板の場合は波長380nm以上の光を、InGaN基板の場合は波長400nm以上の光を、GaAs基板の場合は波長870nm以上の光を、InP基板の場合は波長920nm以上の光を、Si基板の場合は波長1120nm以上の光を、InGaAs基板の場合は波長950nm以上の光を、In組成の異なるInGaAs基板の場合は例えば波長1670nm以上の光を透過させることができる。すなわち、吸収端波長(バンドギャップ相当波長)がLEDの発光波長よりも小さい材料を選べば良い。
他方、透明絶縁性基板1の高耐圧化を実現するためには、上記の発光波長に対応して選択した基板材料に対して、基板厚さを調整することで、対応することができる。あるいは、先に耐圧を考慮して高耐圧の材料を選択し、基板厚さを調整するようにしても良い。
例えば、透明絶縁性基板1の厚さが100μmの場合、基板を構成するノンドープ半導体材料により耐圧は次のようになる。GaN基板の場合は、絶縁破壊電界強度3.3MV/cmであるので、100μmでは耐圧33000Vとなる。SiC基板の場合は、絶縁破壊電界強度3.0MV/cmであるので、100μmでは耐圧30000Vとなる。サファイア基板の場合は、絶縁破壊電界強度0.5MV/cmであるので、100μmでは耐圧5000Vとなる。GaAs基板の場合は、絶縁破壊電界強度0.4MV/cmであるので耐圧4000Vとなる。Si基板の場合は、絶縁破壊電界強度0.3MV/cmであるので耐圧3000Vとなる。
ここで、図1に示すように、透明絶縁性基板1の厚みをd(cm)、耐圧(耐電圧)をY(V)、絶縁破壊電界強度をE(V/cm)とすると、Y=E×dと表わせる。透明絶縁性基板1を挟んで一方の面に形成されたPDと、他方の面に形成されたLEDは異なる動作電圧を有しており、これらの動作電圧の差をVSとする。また、上記のように絶縁破壊電界強度Eは、透明絶縁性基板1の半導体材料により決定される。したがって、透明絶縁性基板1の所定の半導体材料に対して、Y>VSであれば良い。Y=E×dを代入して式を変形すると、d>VS/Eとなる。このように、透明絶縁性基板1の厚みdは、基板にノンドープ半導体材料を用いることで、絶縁破壊電界強度Eを上げることができ、厚みdを小さくすることができる。
厚みdを小さくすることができれば、LEDとPDの距離が近づく。これにより、受光効率を改善し、消費電力を低下させることができる。また受光効率の改善によって、PD素子面積を小さくすることができ、PD素子の容量を低減させることができるため、高速動作を行わせることができる。
例えば、透明性絶縁基板の厚みdを100μm以下とすることができる。PDの素子面積をSとする。また、LEDの活性層6の発光強度Po(mW/cm)とし、活性層6からの光が透明絶縁性基板1を透過してきた透過光の吸収層3における受光強度をPd(mW/cm)とする。PoとPdの関係は、(Pd/Po)∝1/dで表される。すなわち、距離の2乗に反比例する。
従来、距離dが300μmであったとし、本発明により、距離dが100μmに改善されたとすると、PDの吸収層3の受光面上では、受光強度が9倍に増加する。PDの受光強度が、最初の300μmの距離dと同じ強度で良いとするならば、PDの素子面積Sを1/9に縮小可能である。このとき、素子容量も1/9に低下するので9倍に高速化することができる。
図2にフォトカプラ装置の他の構成例を示す。図2では、透明絶縁性基板としてp型基板を用い、p型基板の両側にn型半導体層を設けてp型基板の両側に空乏層を形成することで、絶縁性を確保したものである。
p型基板20上に、n型半導体層2、吸収層3、p型半導体層4が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2〜p型半導体層4までで、フォトダイオード(PD)を構成している。一方、p型基板20の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5〜p型半導体層7までで、発光ダイオード(LED)を構成している。
ここで、LED側の信号の供給や、LEDとPD間の信号の伝達、PD側での信号の流れ等は図1と同様であるので説明を省略する。また、活性層6からの発光波長に対して透明な基板材料についても、図1と同様であるので省略する。ここで、p型不純物がドープされたp型基板だけでは、PDとLEDとの間の絶縁性を確保することが困難であるため、図2に示すように、空乏層20aを形成させるようにする。このため、p型基板20の両側にn型半導体層2及びn型半導体層5を配置している。pn接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層20aを構成することができる。
なお、空乏層は、p型基板20のpn接合界面付近に形成されるだけではなく、n型半導体層2、5のpn接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、p型基板内のみに例示している。p型基板20のp型不純物濃度を、例えば、1×1016cm−3とし、n型半導体層2、5のn型不純物濃度を1×1018cm−3とした場合は、空乏層20aのどちらか1方の耐圧は、約3000V程度となる。耐圧を上げる場合には、空乏層の厚さを大きくすれば良い。このためには、例えば、低不純物濃度層であるp型基板20のp型不純物濃度を下げれば良い。
図3は、図2の変形例に相当する。図3では、透明絶縁性基板としてn型基板を用い、n型基板の両側にp型半導体層を設けてn型基板の両側に空乏層を形成することで、絶縁性を確保したものである。
n型基板30上に、p型半導体層4、吸収層3、n型半導体層2が積層され、n型半導体層2上にはn電極11が、p型半導体層4上にはp電極12が形成されている。n型半導体層2〜p型半導体層4までで、フォトダイオード(PD)を構成している。一方、n型基板30の裏面には、p型半導体層7、活性層6、n型半導体層5が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5〜p型半導体層7までで、発光ダイオード(LED)を構成している。
ここで、n型不純物がドープされたn型基板だけでは、PDとLEDとの間の絶縁性を確保することが困難であるため、図3に示すように、空乏層30aができるように構成する。このため、n型基板30の両側にp型半導体層4及びp型半導体層7を配置している。pn接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層30aを構成することができる。
なお、空乏層は、n型基板30のpn接合界面付近に形成されるだけではなく、p型半導体層4、7のpn接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、n型基板内のみに例示している。n型基板30の耐圧は、図2と同様、n型基板30のp型不純物濃度を、例えば、1×1016cm−3とし、p型半導体層4、7のp型不純物濃度を1×1018cm−3とした場合は、空乏層30aのどちらか1方の耐圧は、約3000V程度となる。
図4は、放熱性特性を改善したフォトカプラ装置を示す。図4のフォトカプラ装置の構成は、支持基板100を除いて図1と同様であるので、透明絶縁性基板1〜p型半導体層7、n電極11〜p電極14に関する説明は省略する。図1のフォトカプラのLED側をフリップチップダイボンディングにより支持基板100に接合した構成となっている。フリップチップダイボンディングにより、n電極13及びp電極14が支持基板100の対応する領域に接続される。支持基板100は、放熱性を高めるために、金属ベースの基板を用いるのが良い。フリップチップダイボンディングにより、LED側を実装基板側へ密着させることで放熱特性がさらに改善する。
図5は、図4と異なり、フォトカプラのPD側をフリップチップダイボンディングにより支持基板100に接合した構成となっている。フリップチップダイボンディングにより、PD側を実装基板側へ密着させることで放熱特性が改善する。また、支持基板100を放熱性の良い材料で構成することが好ましい。
図6は、図1と異なり、フォトダイオード(PD)に吸収層3を用いずに、ショットキー接合による空乏層を用いた構成となっている。透明絶縁性基板1上に、n型半導体層21が積層され、n型半導体層21上にはオーミック電極23と、ショットキー電極22が形成されている。n型半導体層21で、フォトダイオード(PD)を構成している。
一方、透明絶縁性基板1の裏面には、n型半導体層5、活性層6、p型半導体層7が下方向に向かって順に積層され、n型半導体層5上にはn電極13が、p型半導体層7上にはp電極14が形成されている。n型半導体層5〜p型半導体層7までで、発光ダイオード(LED)を構成している。また、LED側がフリップチップダイボンディングにより支持基板100に接合されており、n電極13とp電極14が基板100に接合されている。
ここで、n型半導体層21とショットキー電極22は、ショットキー接合状態にある。ショットキー電極22としては、例えば、n型半導体層21に接触する側からPd(パラジウム)、Au(金)を順に積層したPd/Au、あるいはNi(ニッケル)、Au(金)を順に積層したNi/Auの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がn型半導体層21の電子親和力よりも大きくなるようにすれば良い。
このようにしてn型半導体層21に形成された空乏層21aは、LEDからの発光を吸収して電気信号に変換する。一方、n型半導体層21にオーミック接触しているオーミック電極23は、例えば、n型半導体層21に接触する側からTi(チタン)、Al(アルミニウム)を順に積層したTi/Alの金属多層膜を用いることができる。
図6の構成において、エピタキシャル成長用基板でもある透明絶縁性基板1をサファイアとし、LEDはAlGaN、PDはSiCとするなど、LEDからの発光が基板を透過し、PDで吸収でき、かつそれぞれがエピタキシャル成長により積層することができれば、材料の組み合わせは自由である。
図7は、フォトダイオード(PD)側の部分をフォトICとした構成である。フォトICとは、PDを構成する半導体層及び図11のトランジスタ141cによるトランジスタ回路を含めてIC化したものである。透明絶縁性基板1上にフォトIC41が形成され、フォトIC41上に正電極42、負電極43が形成される。正電極42、負電極43は、フォトIC41で受光により発生した電気信号を取り出す電極端子となる。他の構成は図4と同じであるので、説明を省略する。
図8は、PD側の構成に関しては図5と同一である。図5と異なるのは、透明絶縁性基板1の上側に形成されている素子がLEDでなく、面発光半導体レーザ(Vertical Cavity Surface Emitting Laser;VCSEL)であることである。VCSELは、n型半導体層51、活性層52、p型半導体層53により構成される。n型半導体層51上にはn電極54が、p型半導体層53上にp電極55が形成される。例えば、n型半導体層51はn型多層膜反射層、p型半導体層53はp型多層膜反射層であり、このn型多層膜反射層からp型多層膜反射層までの間で共振器を構成する。
図8の構造として、一例を挙げると、透明絶縁性基板1にGaAs基板を用い、GaAs基板上にエピタキシャル成長によってInGaAs活性層の波長950nmのVCSEL積層構造を作製する。GaAs基板の裏面に、吸収層3をInGaAsとしたPIN−フォトダイオードの結晶成長を行う。結晶成長後、エッチング工程、電極形成工程などを経て、n型半導体層2〜p型半導体層4からなるモニター用PDを作製する。
反対側の基板上面に形成したVCSELの積層構造に、エッチング工程、電極形成工程などを経てVCSELを作製する。ここで、モニター用PDはPIN構造以外にショットキー構造を用いることができる。
以上のように、透明絶縁性基板を挟んで、一方の面にLEDを他方の面にPDを作製することにより、LEDとPDとの間の絶縁性を十分に確保しつつ、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。
次に、例えば、発光波長が400nm のGaN活性層を用いたLEDを作製し、PDに発光波長400nmに対応したGaN吸収層を作製した場合の受光感度は1.5mA/Wである。これに対して、InGaN活性層によるPDの場合は100mA/Wの受光感度になる。このように、LEDとPDを作製する場合、LEDの発光波長よりも長波長側に吸収端波長を有する混晶材料によりPDの吸収層を作製することで、受光感度の改善が可能になる。
LEDの発光波長よりも大きい吸収波長端を有する材料でPDの吸収層を構成することで、LEDの発光波長のピーク部分を含めて吸収することができ、受光感度を大きくすることができる。なお、この場合のPDの吸収層の材料は、LEDの活性層材料に他の成分を加えた混晶材料とすることで、容易に実現することができる。
次に、従来、LEDに用いられているAlGaAs系では、一般的に高温での発光強度低下が著しい。そこで、LEDにGaN系の半導体を用いて、高温での発光強度が高い発光源を形成する。GaN系のLEDとは、InGaN、AlGaN、GaN等のGaNをベースにした材料により構成されたLEDである。GaN系半導体を利用することで、高温でのフォトカプラ動作が可能となる。受光側もこれに合わせて、高温に強いInGaN、AlGaN等のGaN系のPD、SiC−PD等を用いる。これには、PIN構造、ショットキー構造、SiCフォトIC、GaN系フォトICが含まれる。また、受光側にGaN系のPDを用い、このPDとトランジスタ回路からなるSiC−ICと複号化したフォトICとしても良い。これらのICは、SOI(Silicon on Insulator)構造としても良い。
図9は、LED高温発光評価を示す。縦軸は正規化された発光強度(任意単位)を、横軸は温度(℃)を示す。Y1の曲線は発光波長440nmのInGaN−LEDを、Y2の曲線は発光波長365nmのGaN−LEDを、Y3の曲線は発光波長950nmのInGaAs−LEDを示す。例えば、LEDの温度−発光強度曲線Y1は、室温である25℃のときの発光強度を1とし、温度変化による発光強度を25℃のときの発光強度で正規化した曲線である。他のLEDの温度−発光強度曲線Y2、Y3も同様である。
Y1〜Y3のうち、Y1が温度を高温に変化させても、発光強度はそれほど低下していないことがわかる。Y1の25℃での発光強度と200℃での発光強度を比較すると、200℃での発光強度は25℃での発光強度から20%程度低下している。また、Y1の曲線では、さらに高温の250℃での発光強度は25℃での発光強度から25%程度の低下に留まっている。
一方、Y2は、200℃での発光強度は25℃での発光強度から60%程度低下している。他方、Y3は、200℃での発光強度は25℃での発光強度から80%程度低下している。以上のように、LEDを作製するに際して、InGaN、GaN、InGaAsの材料のうち、高温で発光効率を良くするためには、GaN系半導体が望ましく、GaN系半導体の中ではInGaNが最も適していることがわかる。
次に、例えば、図1のフォトカプラ装置の製造方法の一例を説明する。最初にPD側の半導体層を作製する。透明絶縁性基板1上に400〜700℃の低温で有機金属化合物気相成長法(以下、MOCVD法という)により、キャリアガスHとともに有機金属化合物ガスであるトリメチルガリウム(以下、TMGという)、アンモニア(NH)およびドーパントとしてのSiHなどを供給し、n型のGaN層からなる低温バッファ層を0.01〜0.2μm程度形成し、次いで900〜1200℃の高温で同じガスを供給し、同じ組成のn型のGaNからなる高温バッファ層を2〜5μm程度形成する。
前述のガスにさらにトリメチルアルミニウム(以下、TMAという)の原料ガスを加え、n型ドーパントのSiを含有したn型AlGa1−x N(0<x<1)層を成膜し、ダブルヘテロ接合形成のためのn型クラッド層を0.1〜0.3μm程度形成する。
ここで、上記、n型GaN低温バッファ層、n型GaN高温バッファ層、n型AlGa1−x Nクラッド層が、n型半導体層2に対応する。
前述の原料ガスのTMAに代えてトリメチルインジウム(以下、TMIという)を導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばGa In1−yN(0<y≦1)からなる吸収層を0.1〜10μm程度形成する。
n型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをSiHに代えてp型不純物としてのMgまたはZnのためのシクロペンタジエニルマグネシウム(以下、CpMgという)またはジメチル亜鉛(以下、DMZnという)を加えて反応管に導入し、p型クラッド層であるp型AlGa1−x N層を気相成長させる。これによりn型クラッド層と活性層とp型クラッド層とによりダブルヘテロ接合が形成される。
次にキャップ層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてCpMgまたはDMZnを供給してp型のGaN層を0.3〜1μm程度成長させる。
ここで、上記p型AlGa1−x Nクラッド層、p型GaNキャップ層が、p型半導体層4に対応する
エピタキシャルプロセス保護用のSiO膜を形成した後、同様に透明絶縁性基板1の裏面側へLEDの作製を行なう。まず、PD側で作製したn型半導体層2と同じ構造のn型半導体層5を作製する。すなわち、n型半導体層5は、透明絶縁性基板1に近い側からn型GaN低温バッファ層、n型GaN高温バッファ層、n型AlGa1−x Nクラッド層の積層構造を有する。
次に、活性層6は、TMI、TMG、NH等により、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、例えば、Ga In1−yN(0<y≦1)からなる活性層を0.05〜0.1μm程度形成する。
その後、p型半導体層7は、PDのp型半導体層4と同じ構造に作製する。すなわち、p型半導体層7は、活性層6に近い側からp型AlGa1−x Nクラッド層、p型GaNキャップ層の積層構造を有する。
LED側にもSiO等の保護膜を半導体層の成長層表面全面に成膜し、400〜800℃、20〜60分間程度のアニールを行い、p型クラッド層およびキャップ層の活性化を図る。このアニールが行われるのは以下の理由による。すなわち、チッ化ガリウム系化合物半導体のp型層はドーパントとしてMgなどがドーピングされているが、Mgなどはドーピングの際、キャリアガスのHや反応ガスのNHのHと化合し、ドーパントの働きをせず高抵抗になる。そこでMgとHを切り離しHを放出して低抵抗化するため、アニール工程が設けられている。
次に、PD側の保護膜を除去したのち、n電極11を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してn型GaNバッファ層を露出させる。ついで、Au、Alなどの金属膜をスパッタリングなどにより形成してp電極12およびn電極11を形成する。
その後、電極金属のAlなどとチッ化ガリウム系化合物半導体との間をオーミック接触にするため、H雰囲気中で300℃程度の熱処理をして合金化する。LED側についても、上記PD側と同様の処理を行い、p電極14およびn電極13を形成する。
図5の構成をベースにして高温動作可能なフォトICを用いたフォトカプラ装置の構成例を以下に示す。図10は、ダイボンディングによる複合化の例を示している。図10(a)は、フォトカプラ装置のPD部分とSiC−IC124とがダイボンディングにより接合された状態を示している。n電極11とp電極12が、SiC−IC124側の信号線と接合される。図10(a)のように、ダイボンディングした場合の全体構成を図10(b)に示す。図10(b)のフォトカプラ装置は、図5の構成において、支持基板100をSiC−IC124に置き換えた構成と同じとなる。
本発明のフォトカプラ装置は、自動車のモータ制御回路等、1次側と2次側の動作電圧が異なり、高温状態になる環境下でのアイソレータ等に用いることができる。
1 透明絶縁性基板
2 n型半導体層
3 吸収層
4 p型半導体層
5 n型半導体層
6 活性層
7 p型半導体層
11 n電極
12 p電極
13 n電極
14 p電極

Claims (11)

  1. 半導体材料で構成された透明絶縁性基板の表面に形成された発光素子と、
    前記透明絶縁性基板の裏面に形成され前記発光素子と異なる動作電圧を有する受光素子とを備え、
    前記透明絶縁性基板は前記発光素子側の動作電圧と受光素子側の動作電圧との電圧差よりも大きい耐圧を有するように前記透明絶縁性基板の厚さが決定されていることを特徴とするフォトカプラ装置。
  2. 前記透明絶縁性基板は、成長用基板の役割を兼ねた透明絶縁性基板であることを特徴とする請求項1に記載のフォトカプラ装置。
  3. 前記透明絶縁性基板の厚さに応じて前記受光素子の受光面積を調整したことを特徴とする請求項1又は請求項2に記載のフォトカプラ装置。
  4. 前記発光素子の発光波長よりも大きい吸収端波長を持つ半導体材料で前記受光素子の受光領域を構成したことを特徴とする請求項1〜請求項3のいずれか1項に記載のフォトカプラ装置。
  5. 前記発光素子は、GaN系半導体で構成したことを特徴とする請求項1〜請求項4のいずれか1項に記載のフォトカプラ装置。
  6. 前記発光素子の発光領域は、InGaN半導体で構成したことを特徴とする請求項5に記載のフォトカプラ装置。
  7. 前記透明絶縁性基板は、p型基板又はn型基板と基板内に形成された空乏層とで構成されていることを特徴とする請求項1〜請求項6のいずれか1項に記載のフォトカプラ装置。
  8. 前記受光素子の受光領域は、n型半導体層と前記n型半導体層上に配置されたショットキー電極により形成された空乏層により構成されていることを特徴とする請求項1〜請求項7のいずれか1項に記載のフォトカプラ装置。
  9. 前記発光素子側又は受光素子側が、支持基板に接合されていることを特徴とする請求項1〜請求項8のいずれか1項に記載のフォトカプラ装置。
  10. 前記支持基板は、SiC−ICであることを特徴とする請求項5に記載のフォトカプラ装置。
  11. 前記受光素子は、フォトダイオードとトランジスタ回路がIC化されたフォトICで構成されていることを特徴とする請求項1〜請求項10のいずれか1項に記載のフォトカプラ装置。
JP2011128329A 2011-06-08 2011-06-08 フォトカプラ装置 Expired - Fee Related JP5869237B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011128329A JP5869237B2 (ja) 2011-06-08 2011-06-08 フォトカプラ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011128329A JP5869237B2 (ja) 2011-06-08 2011-06-08 フォトカプラ装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016001580A Division JP6114842B2 (ja) 2016-01-07 2016-01-07 フォトカプラ

Publications (2)

Publication Number Publication Date
JP2012256683A true JP2012256683A (ja) 2012-12-27
JP5869237B2 JP5869237B2 (ja) 2016-02-24

Family

ID=47528010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011128329A Expired - Fee Related JP5869237B2 (ja) 2011-06-08 2011-06-08 フォトカプラ装置

Country Status (1)

Country Link
JP (1) JP5869237B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098327A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 集積型半導体装置
JP2017152543A (ja) * 2016-02-24 2017-08-31 国立大学法人京都工芸繊維大学 光スイッチング素子
CN107895749A (zh) * 2017-10-21 2018-04-10 天津大学 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统
CN110168745A (zh) * 2017-01-05 2019-08-23 松下电器产业株式会社 半导体继电器
JP2022013562A (ja) * 2020-06-30 2022-01-18 ニンボ チュンシン マイクロ-エレクトロニクス カンパニー リミテッド フォトカプラ装置
WO2023118963A1 (en) * 2021-12-23 2023-06-29 Intematix Corporation Semiconductor optocoupler

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291684A (ja) * 1992-04-13 1993-11-05 Hitachi Ltd 半導体装置
JPH06342932A (ja) * 1993-04-06 1994-12-13 Hitachi Cable Ltd フォトカプラ
JPH10200154A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 光半導体素子及びその製造方法
WO2009055079A1 (en) * 2007-10-26 2009-04-30 Cree Led Lighting Solutions, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
JP2012256682A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd フォトカプラ装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291684A (ja) * 1992-04-13 1993-11-05 Hitachi Ltd 半導体装置
JPH06342932A (ja) * 1993-04-06 1994-12-13 Hitachi Cable Ltd フォトカプラ
JPH10200154A (ja) * 1997-01-10 1998-07-31 Toshiba Corp 光半導体素子及びその製造方法
WO2009055079A1 (en) * 2007-10-26 2009-04-30 Cree Led Lighting Solutions, Inc. Illumination device having one or more lumiphors, and methods of fabricating same
JP2012256682A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd フォトカプラ装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098327A (ja) * 2011-10-31 2013-05-20 Kyocera Corp 集積型半導体装置
JP2017152543A (ja) * 2016-02-24 2017-08-31 国立大学法人京都工芸繊維大学 光スイッチング素子
CN110168745A (zh) * 2017-01-05 2019-08-23 松下电器产业株式会社 半导体继电器
CN110168745B (zh) * 2017-01-05 2023-02-17 松下控股株式会社 半导体继电器
CN107895749A (zh) * 2017-10-21 2018-04-10 天津大学 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统
CN107895749B (zh) * 2017-10-21 2019-06-21 天津大学 基于标准cmos工艺的多晶硅led/单晶硅pd纵向光互连系统
JP2022013562A (ja) * 2020-06-30 2022-01-18 ニンボ チュンシン マイクロ-エレクトロニクス カンパニー リミテッド フォトカプラ装置
US11525966B2 (en) 2020-06-30 2022-12-13 Ningbo Qunxin Micro-Electronics Co., Ltd Optical coupling apparatus
WO2023118963A1 (en) * 2021-12-23 2023-06-29 Intematix Corporation Semiconductor optocoupler

Also Published As

Publication number Publication date
JP5869237B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
JP5869237B2 (ja) フォトカプラ装置
US8932890B2 (en) Vertical-structure semiconductor light emitting element and a production method therefor
KR20110062128A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR20120033809A (ko) 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
KR101813935B1 (ko) 발광소자
US20130015465A1 (en) Nitride semiconductor light-emitting device
KR20110126793A (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
KR20090002194A (ko) 반도체 발광소자 및 그 제조방법
JP2013201455A (ja) 発光素子
JP5970161B2 (ja) フォトカプラ装置
JP2010056423A (ja) 半導体発光素子用電極及び半導体発光素子
KR102564122B1 (ko) 반도체 소자
KR20120086485A (ko) 발광소자 및 그 발광 소자의 제조 방법
KR101039982B1 (ko) 발광 소자 및 그 제조방법
KR101125026B1 (ko) 발광소자 및 그 발광 소자의 제조 방법
JP6114842B2 (ja) フォトカプラ
JP2000269542A (ja) 半導体装置
CN101276861A (zh) 发光二极管
KR102237123B1 (ko) 발광소자 및 조명시스템
KR101700792B1 (ko) 발광 소자
CN220569701U (zh) 半导体元件及半导体组件
CN103633217B (zh) 发光装置
KR20120063953A (ko) 발광 소자 및 발광 소자 패키지
KR20090004044A (ko) 반도체 발광소자 및 그 제조방법
KR102417710B1 (ko) 반도체 소자 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160107

R150 Certificate of patent or registration of utility model

Ref document number: 5869237

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees