JP2012256682A

JP2012256682A - フォトカプラ装置

Info

Publication number: JP2012256682A
Application number: JP2011128327A
Authority: JP
Inventors: Hiroyuki Yuji; 洋行湯地; Yukio Shakuda; 幸男尺田
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2011-06-08
Filing date: 2011-06-08
Publication date: 2012-12-27
Anticipated expiration: 2031-06-08
Also published as: JP5970161B2

Abstract

【課題】コストの問題やアライメント問題を解消し、動作電圧の異なる発光素子と受光素子との間の絶縁性を維持できるフォトカプラ装置を提供する。
【解決手段】透明絶縁性基板１上に、ｎ型半導体層２、吸収層３、ｐ型半導体層４が積層され、ｎ型半導体層２〜ｐ型半導体層４までで、ＰＤを構成している。透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５〜ｐ型半導体層７までで、ＬＥＤを構成している。低電圧側のＬＥＤと高電圧側のＰＤとの間に配置された透明絶縁性基板１は、発光素子側の動作電圧と受光素子側の動作電圧との電圧差よりも大きい耐圧を有するように構成される。
【選択図】図１

Description

本発明は、発光素子と受光素子を組み合わせたフォトカプラ装置に関する。

発光素子と受光素子とを電気的に分離して電気信号の授受を行なう装置としてフォトカプラがある。例えば、図２０に示すように、従来のフォトカプラは、モールド樹脂１５０の中に配置された発光ダイオード１４１ａ、フォトダイオード１４１ｂを備えている。発光ダイオード１４１ａとフォトダイオード１４１ｂは、絶縁フィルム１５２で電気的に分離されており、エンキャップ樹脂１５１で埋められている。また、発光ダイオード１４１ａを発光させるための電源を供給するため、フォトダイオード１４１ｂの受光により生成された電気信号を取り出すために、それぞれリード線１５３が接続される。

近年、フォトカプラは自動車等のモータ駆動用の基板等に搭載される。この場合、発光側からの制御信号が受光側に伝達されてモータ駆動のドライブ信号となる。発光側は、低電圧側であり、例えば、０〜＋５Ｖで動作する。一方、受光側は、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）による絶縁ゲートドライブ回路等に接続されており、高電圧側で動作する。高電圧側での動作電圧は、３００Ｖ〜７００Ｖ程度にまで達する。

これを、等価回路として表わしたものが、図１９である。制御回路１４０から制御信号が出力されると、これがフォトカプラ１４１の発光ダイオード１４１ａを駆動して発光する。この発光強度に応じてフォトダイオード１４１ｂが電気信号を出力する。フォトダイオード１４１ｂの出力信号は、トランジスタ１４１ｃで増幅されて取り出される。この信号は、例えば、０〜１８Ｖの範囲の信号となり、絶縁ゲートドライブ回路のゲート端子１４２に入力される。絶縁ゲートドライブ回路では、動作電圧が例えば３００Ｖ〜７００Ｖにまで達する。

したがって、発光ダイオード１４１ａが配置された発光側とフォトダイオード１４１ｂが配置された受光側との高耐圧絶縁は、重要である。そこで、図２０のように、絶縁フィルム１５２を設けて界面リークＲ２を防ぐようにし、発光ダイオード１４１ａに対するリード線とフォトダイオード１４１ｂに対するリード線の間隔を広げるようにして表面リークＲ１を防ぐようにしている。

昭６２−２４４１８１号公報昭５８−１７００８２号公報

しかしながら、上記従来技術では、発光ダイオードとフォトダイオードを効率良く配置するためには、部材コスト、組み立てコストがかかる。また、発光−受光の結合効率を上げるため、アライメントが必要になるという問題があった。

一方、特許文献１に示されるように、発光素子と透明膜と受光素子とを積層一体化したフォトカプラや、特許文献２に示されるように、透明絶縁基板の一方の面に発光デバイス、他方の面に受光デバイスを形成し、透明絶縁基板を介して光の授受を行なうようにしたフォトカプラが提案されている。

しかしながら、特許文献１、２に示されるフォトカプラは、低電圧側と高電圧側とを結合するフォトカプラを想定したものではない。

本発明は、上述した課題を解決するために創案されたものであり、コストの問題やアライメント問題を解消し、動作電圧の異なる発光素子と受光素子との間の絶縁性を維持できるフォトカプラ装置を提供することを目的としている。

上記目的を達成するために、本発明のフォトカプラ装置は、透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁素子分離層を介して光の授受を行なうように構成したことを主要な特徴とする。

本発明によれば、透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有している。このため、発光素子と受光素子との間のリークを十分防止することができるとともに、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。

本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。発光ダイオード構成材料の違いによる高温領域での発光強度の変化を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。本発明のフォトカプラ装置の一実施例の断面を示す図である。ＳｉＣ−ＩＣを成長基板としたときの受光素子の形成例を示す図である。ＳｉＣ−ＩＣを成長基板としたときの受光素子の形成例を示す図である。ＳｉＣ−ＩＣを成長基板としたときの受光素子又は発光素子の形成例を示す図である。ＳｉＣ−ＩＣを成長基板としたときの受光素子を埋め込んで形成する例を示す図である。ＳｉＣ−ＩＣにフォトカプラのＰＤ側をボンディングした状態を示す図である。フォトカプラの等価回路を示す図である。従来のフォトカプラの構成例を示す図である。

以下、図面を参照して本発明の一実施形態を説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号を付している。構造に関する図面は模式的なものであり、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている場合がある。

図１は、本発明のフォトカプラ装置の一実施例の断面構造を示す。透明絶縁素子分離層である透明絶縁性基板１の一方の面（表面又は裏面）に発光素子として発光ダイオード（ＬＥＤ）が、他方の面（表面又は裏面）に受光素子としてフォトダイオード（ＰＤ）が形成されている。このように、透明絶縁素子分離層である透明絶縁性基板１は、ＬＥＤとＰＤを電気的に絶縁分離し、ＬＥＤの発光波長の光を透過させてＰＤに受光させるようにするものである。なお、透明絶縁素子分離層の表面又は裏面とは、透明絶縁素子分離層の一方の面を表面とした場合に、裏面は透明絶縁素子分離層を境界にして、前記一方の面と反対側の面を意味するもので、特に方向が限定されるものではない。

透明絶縁性基板１上に、ｎ型半導体層２、吸収層３、ｐ型半導体層４が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。ここで、透明絶縁性基板１は、エピタキシャル成長用の基板としての役割を合わせ持つものであっても良い。

図１のフォトカプラ装置は、図１９に示される制御回路等の低電圧側から供給される低電圧信号によりｎ電極１３とｐ電極１４間に駆動電圧又は駆動電流が供給される。すると、ＬＥＤの活性層６から光が生成される。活性層６からの光は、透明絶縁性基板１を透過して、ＰＤの吸収層３で吸収されて光電変換作用により電気信号に変換され、ｎ電極１１とｐ電極１２の間で取り出される。この取り出された電気信号は、図１９に示される増幅用トランジスタ等のトランジスタ回路ＩＣを介して高電圧側の駆動回路等に入力される。

したがって、透明絶縁性基板１は、ＬＥＤの活性層６で発生する光の波長に対して透明な材料で構成される。また、低電圧側のＬＥＤと高電圧側のＰＤとの間は、完全に絶縁しておく必要があるため、発光素子側（低電圧側）の動作電圧と受光素子側（高電圧側）の動作電圧との電圧差よりも大きい耐圧を有する基板となるように、透明絶縁性基板１の絶縁性を確保する。例えば、低電圧側の動作電圧の最小値と高電圧側の動作電圧の最大値との差の電圧よりも大きい耐圧を有するように透明絶縁性基板１を構成すれば良い。

他方、透明絶縁性基板１をＬＥＤの発光波長に対して透明な基板とするには、発光波長に対応して以下のような基板を例示することができる。サファイア基板の場合は波長１５０ｎｍ以上の光を、ＧａＮ基板の場合波長３６５ｎｍ以上の光を、ＳｉＣ基板の場合は波長３８０ｎｍ以上の光を、ＩｎＧａＮ基板の場合は波長４００ｎｍ以上の光を、ＧａＡｓ基板の場合は波長８７０ｎｍ以上の光を、ＩｎＰ基板の場合は波長９２０ｎｍ以上の光を、Ｓｉ基板の場合は波長１１２０ｎｍ以上の光を、ＩｎＧａＡｓ基板の場合は波長９５０ｎｍ以上の光を、Ｉｎ組成の異なるＩｎＧａＡｓ基板の場合は例えば波長１６７０ｎｍ以上の光を透過させることができる。すなわち、吸収端波長（バンドギャップ相当波長）がＬＥＤの発光波長よりも小さい材料を選べば良い。

他方、透明絶縁性基板１の高耐圧化を実現するためには、上記の発光波長に対応して選択した基板材料に対して、基板厚さを調整することで、対応することができる。あるいは、先に耐圧を考慮して高耐圧の材料を選択し、基板厚さを調整するようにしても良い。

例えば、透明絶縁性基板１の厚さが１００μｍの場合、基板材料により耐圧は次のようになる。ＧａＮ基板の場合は、絶縁破壊電界強度３．３ＭＶ／ｃｍであるので、１００μｍでは耐圧３３０００Ｖとなる。ＳｉＣ基板の場合は、絶縁破壊電界強度３．０ＭＶ／ｃｍであるので、１００μｍでは耐圧３００００Ｖとなる。サファイア基板の場合は、絶縁破壊電界強度０．５ＭＶ／ｃｍであるので、１００μｍでは耐圧５０００Ｖとなる。ＧａＡｓ基板の場合は、絶縁破壊電界強度０．４ＭＶ／ｃｍであるので耐圧４０００Ｖとなる。Ｓｉ基板の場合は、絶縁破壊電界強度０．３ＭＶ／ｃｍであるので耐圧３０００Ｖとなる。

図２にフォトカプラ装置の他の構成例を示す。図２では、透明絶縁性基板としてｐ型基板を用い、ｐ型基板の両側にｎ型半導体層を設けてｐ型基板の両側に空乏層を形成することで、絶縁性を確保したものである。

ｐ型基板２０上に、ｎ型半導体層２、吸収層３、ｐ型半導体層４が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、ｐ型基板２０の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。

ここで、ＬＥＤ側の信号の供給や、ＬＥＤとＰＤ間の信号の伝達、ＰＤ側での信号の流れ等は図１と同様であるので説明を省略する。また、活性層６からの発光波長に対して透明な基板材料についても、図１と同様であるので省略する。ここで、ｐ型不純物がドープされたｐ型基板だけでは、ＰＤとＬＥＤとの間の絶縁性を確保することが困難であるため、図２に示すように、空乏層２０ａを形成させるようにする。このため、ｐ型基板２０の両側にｎ型半導体層２及びｎ型半導体層５を配置している。ｐｎ接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層２０ａを構成することができる。

なお、空乏層は、ｐ型基板２０のｐｎ接合界面付近に形成されるだけではなく、ｎ型半導体層２、５のｐｎ接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、ｐ型基板内のみに例示している。ｐ型基板２０のｐ型不純物濃度を、例えば、１×１０^１６ｃｍ^−３とし、ｎ型半導体層２、５のｎ型不純物濃度を１×１０^１８ｃｍ^−３とした場合は、空乏層２０ａのどちらか１方の耐圧は、約３０００Ｖ程度となる。耐圧を上げる場合には、空乏層の厚さを大きくすれば良い。このためには、例えば、低不純物濃度層であるｐ型基板２０のｐ型不純物濃度を下げれば良い。

図３は、図２の変形例に相当する。図３では、透明絶縁性基板としてｎ型基板を用い、ｎ型基板の両側にｐ型半導体層を設けてｎ型基板の両側に空乏層を形成することで、絶縁性を確保したものである。

ｎ型基板３０上に、ｐ型半導体層４、吸収層３、ｎ型半導体層２が積層され、ｎ型半導体層２上にはｎ電極１１が、ｐ型半導体層４上にはｐ電極１２が形成されている。ｎ型半導体層２〜ｐ型半導体層４までで、フォトダイオード（ＰＤ）を構成している。一方、ｎ型基板３０の裏面には、ｐ型半導体層７、活性層６、ｎ型半導体層５が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。

ここで、ｎ型不純物がドープされたｎ型基板だけでは、ＰＤとＬＥＤとの間の絶縁性を確保することが困難であるため、図３に示すように、空乏層３０ａができるように構成する。このため、ｎ型基板３０の両側にｐ型半導体層４及びｐ型半導体層７を配置している。ｐｎ接合を形成することにより、キャリアがほとんど存在せず電気的に絶縁された空乏層３０ａを構成することができる。

なお、空乏層は、ｎ型基板３０のｐｎ接合界面付近に形成されるだけではなく、ｐ型半導体層４、７のｐｎ接合界面付近にも形成されるが、不純物濃度が低い領域の方が空乏層は大きく拡がるので、ｎ型基板内のみに例示している。ｎ型基板３０の耐圧は、図２と同様、ｎ型基板３０のｐ型不純物濃度を、例えば、１×１０^１６ｃｍ^−３とし、ｐ型半導体層４、７のｐ型不純物濃度を１×１０^１８ｃｍ^−３とした場合は、空乏層３０ａのどちらか１方の耐圧は、約３０００Ｖ程度となる。

図４は、放熱性特性を改善したフォトカプラ装置を示す。図４のフォトカプラ装置の構成は、支持基板１００を除いて図１と同様であるので、透明絶縁性基板１〜ｐ型半導体層７、ｎ電極１１〜ｐ電極１４に関する説明は省略する。図１のフォトカプラのＬＥＤ側をフリップチップダイボンディングにより支持基板１００に接合した構成となっている。フリップチップダイボンディングにより、ｎ電極１３及びｐ電極１４が支持基板１００の対応する領域に接続される。支持基板１００は、放熱性を高めるために、金属ベースの基板を用いるのが良い。フリップチップダイボンディングにより、ＬＥＤ側を実装基板側へ密着させることで放熱特性がさらに改善する。

図５は、図４と異なり、フォトカプラのＰＤ側をフリップチップダイボンディングにより支持基板１００に接合した構成となっている。フリップチップダイボンディングにより、ＰＤ側を実装基板側へ密着させることで放熱特性が改善する。また、支持基板１００を放熱性の良い材料で構成することが好ましい。

図６は、図１と異なり、フォトダイオード（ＰＤ）に吸収層３を用いずに、ショットキー接合による空乏層を用いた構成となっている。透明絶縁性基板１上に、ｎ型半導体層２１が積層され、ｎ型半導体層２１上にはオーミック電極２３と、ショットキー電極２２が形成されている。ｎ型半導体層２１で、フォトダイオード（ＰＤ）を構成している。

一方、透明絶縁性基板１の裏面には、ｎ型半導体層５、活性層６、ｐ型半導体層７が下方向に向かって順に積層され、ｎ型半導体層５上にはｎ電極１３が、ｐ型半導体層７上にはｐ電極１４が形成されている。ｎ型半導体層５〜ｐ型半導体層７までで、発光ダイオード（ＬＥＤ）を構成している。また、ＬＥＤ側がフリップチップダイボンディングにより支持基板１００に接合されており、ｎ電極１３とｐ電極１４が基板１００に接合されている。

ここで、ｎ型半導体層２１とショットキー電極２２は、ショットキー接合状態にある。ショットキー電極２２としては、例えば、ｎ型半導体層２１に接触する側からＰｄ（パラジウム）、Ａｕ（金）を順に積層したＰｄ／Ａｕ、あるいはＮｉ（ニッケル）、Ａｕ（金）を順に積層したＮｉ／Ａｕの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がｎ型半導体層２１の電子親和力よりも大きくなるようにすれば良い。このようにしてｎ型半導体層２１に形成された空乏層２１ａは、ＬＥＤからの発光を吸収して電気信号に変換する。一方、ｎ型半導体層２１にオーミック接触しているオーミック電極２３は、例えば、ｎ型半導体層２１に接触する側からＴｉ（チタン）、Ａｌ（アルミニウム）を順に積層したＴｉ／Ａｌの金属多層膜を用いることができる。

図１、４、５、６等の構成において、エピタキシャル成長用基板でもある透明絶縁性基板１をサファイアとし、ＬＥＤはＡｌＧａＮ、ＰＤはＳｉＣとするなど、ＬＥＤからの発光が基板を透過し、ＰＤで吸収でき、かつそれぞれがエピタキシャル成長により積層することができれば、材料の組み合わせは自由である。

図７は、フォトダイオード（ＰＤ）側の部分をフォトＩＣとした構成である。フォトＩＣとは、ＰＤを構成する半導体層及び図１９のトランジスタ１４１ｃによるトランジスタ回路を含めてＩＣ化したものである。透明絶縁性基板１上にフォトＩＣ４１が形成され、フォトＩＣ４１上に正電極４２、負電極４３が形成される。正電極４２、負電極４３は、フォトＩＣ４１で受光により発生した電気信号を取り出す電極端子となる。他の構成は図４と同じであるので、説明を省略する。

図８は、ＰＤ側の構成に関しては図５と同一である。図５と異なるのは、透明絶縁性基板１の上側に形成されている素子がＬＥＤでなく、面発光半導体レーザ（Vertical Cavity Surface Emitting Laser；ＶＣＳＥＬ）であることである。ＶＣＳＥＬは、ｎ型半導体層５１、活性層５２、ｐ型半導体層５３により構成される。ｎ型半導体層５１上にはｎ電極５４が、ｐ型半導体層５３上にｐ電極５５が形成される。例えば、ｎ型半導体層５１はｎ型多層膜反射層、ｐ型半導体層５３はｐ型多層膜反射層であり、このｎ型多層膜反射層からｐ型多層膜反射層までの間で共振器を構成する。

図８の構造として、一例を挙げると、透明絶縁性基板１にＧａＡｓ基板を用い、ＧａＡｓ基板上にエピタキシャル成長によってＩｎＧａＡｓ活性層の波長９５０ｎｍのＶＣＳＥＬ積層構造を作製する。ＧａＡｓ基板の裏面に、吸収層３をＩｎＧａＡｓとしたＰＩＮ−フォトダイオードの結晶成長を行う。結晶成長後、エッチング工程、電極形成工程などを経て、ｎ型半導体層２〜ｐ型半導体層４からなるモニター用ＰＤを作製する。

反対側の基板上面に形成したＶＣＳＥＬの積層構造に、エッチング工程、電極形成工程などを経てＶＣＳＥＬを作製する。ここで、モニター用ＰＤはＰＩＮ構造以外にショットキー構造を用いることができる。

以上のように、透明絶縁性基板を挟んで、一方の面にＬＥＤを他方の面にＰＤを作製することにより、ＬＥＤとＰＤとの間の絶縁性を十分に確保しつつ、部材コストや組み立てコストを低減することができ、アライメント作業が不要となるため生産効率が向上する。

また、ＬＥＤとＰＤの距離が近づく。これにより、受光効率を改善し、消費電力を低下させることができる。また受光効率の改善によって、ＰＤ素子面積を小さくすることができ、ＰＤ素子の容量を低減させることができるため、高速化動作を行わせることができる。

次に、従来、ＬＥＤに用いられているＡｌＧａＡｓ系では、一般的に高温での発光強度低下が著しい。そこで、ＬＥＤにＧａＮ系の半導体を用いて、高温での発光強度が高い発光源を形成する。ＧａＮ系のＬＥＤとは、ＩｎＧａＮ、ＡｌＧａＮ、ＧａＮ等のＧａＮをベースにした材料により構成されたＬＥＤである。ＧａＮ系半導体を利用することで、高温でのフォトカプラ動作が可能となる。受光側もこれに合わせて、高温に強いＩｎＧａＮ、ＡｌＧａＮ等のＧａＮ系のＰＤ、ＳｉＣ−ＰＤ等を用いる。これには、ＰＩＮ構造、ショットキー構造、ＳｉＣフォトＩＣ、ＧａＮ系フォトＩＣが含まれる。また、受光側にＧａＮ系のＰＤを用い、このＰＤとトランジスタ回路からなるＳｉＣ−ＩＣと複号化したフォトＩＣとしても良い。これらのＩＣは、ＳＯＩ（Silicon on Insulator）構造としても良い。

図９は、ＬＥＤ高温発光評価を示す。縦軸は正規化された発光強度（任意単位）を、横軸は温度（℃）を示す。Ｙ１の曲線は発光波長４４０ｎｍのＩｎＧａＮ−ＬＥＤを、Ｙ２の曲線は発光波長３６５ｎｍのＧａＮ−ＬＥＤを、Ｙ３の曲線は発光波長９５０ｎｍのＩｎＧａＡｓ−ＬＥＤを示す。例えば、ＬＥＤの温度−発光強度曲線Ｙ１は、室温である２５℃のときの発光強度を１とし、温度変化による発光強度を２５℃のときの発光強度で正規化した曲線である。他のＬＥＤの温度−発光強度曲線Ｙ２、Ｙ３も同様である。

Ｙ１〜Ｙ３のうち、Ｙ１が温度を高温に変化させても、発光強度はそれほど低下していないことがわかる。Ｙ１の２５℃での発光強度と２００℃での発光強度を比較すると、２００℃での発光強度は２５℃での発光強度から２０％程度低下している。また、Ｙ１の曲線では、さらに高温の２５０℃での発光強度は２５℃での発光強度から２５％程度の低下に留まっている。

一方、Ｙ２は、２００℃での発光強度は２５℃での発光強度から６０％程度低下している。他方、Ｙ３は、２００℃での発光強度は２５℃での発光強度から８０％程度低下している。以上のように、ＬＥＤを作製するに際して、ＩｎＧａＮ、ＧａＮ、ＩｎＧａＡｓの材料のうち、高温で発光効率を良くするためには、ＧａＮ系半導体が望ましく、ＧａＮ系半導体の中ではＩｎＧａＮが最も適していることがわかる。

次に、例えば、図１のフォトカプラ装置の製造方法の一例を説明する。最初にＰＤ側の半導体層を作製する。透明絶縁性基板１上に４００〜７００℃の低温で有機金属化合物気相成長法（以下、ＭＯＣＶＤ法という）により、キャリアガスＨ_２とともに有機金属化合物ガスであるトリメチルガリウム（以下、ＴＭＧという）、アンモニア（ＮＨ_３）およびドーパントとしてのＳｉＨ_４などを供給し、ｎ型のＧａＮ層からなる低温バッファ層を０．０１〜０．２μｍ程度形成し、次いで９００〜１２００℃の高温で同じガスを供給し、同じ組成のｎ型のＧａＮからなる高温バッファ層を２〜５μｍ程度形成する。

前述のガスにさらにトリメチルアルミニウム（以下、ＴＭＡという）の原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層を０．１〜０．３μｍ程度形成する。

ここで、上記、ｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型Ａｌ_ｘＧａ_１−ｘＮクラッド層が、ｎ型半導体層２に対応する。

前述の原料ガスのＴＭＡに代えてトリメチルインジウム（以下、ＴＭＩという）を導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａ_ｙＩｎ_１−ｙＮ（０＜ｙ≦１）からなる吸収層を０．１〜１０μｍ程度形成する。

ｎ型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ_４に代えてｐ型不純物としてのＭｇまたはＺｎのためのシクロペンタジエニルマグネシウム（以下、Ｃｐ_２Ｍｇという）またはジメチル亜鉛（以下、ＤＭＺｎという）を加えて反応管に導入し、ｐ型クラッド層であるｐ型Ａｌ_ｘＧａ_１−ｘＮ層を気相成長させる。これによりｎ型クラッド層と活性層とｐ型クラッド層とによりダブルヘテロ接合が形成される。

次にキャップ層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ_２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。

ここで、上記ｐ型Ａｌ_ｘＧａ_１−ｘＮクラッド層、ｐ型ＧａＮキャップ層が、ｐ型半導体層４に対応する

エピタキシャルプロセス保護用のＳｉＯ_２膜を形成した後、同様に透明絶縁性基板１の裏面側へＬＥＤの作製を行なう。まず、ＰＤ側で作製したｎ型半導体層２と同じ構造のｎ型半導体層５を作製する。すなわち、ｎ型半導体層５は、透明絶縁性基板１に近い側からｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型Ａｌ_ｘＧａ_１−ｘＮクラッド層の積層構造を有する。

次に、活性層６は、ＴＭＩ、ＴＭＧ、ＮＨ_３等により、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、例えば、Ｇａ_ｙＩｎ_１−ｙＮ（０＜ｙ≦１）からなる活性層を０．０５〜０．１μｍ程度形成する。

その後、ｐ型半導体層７は、ＰＤのｐ型半導体層４と同じ構造に作製する。すなわち、ｐ型半導体層７は、活性層６に近い側からｐ型Ａｌ_ｘＧａ_１−ｘＮクラッド層、ｐ型ＧａＮキャップ層の積層構造を有する。

ＬＥＤ側にもＳｉＯ_２等の保護膜を半導体層の成長層表面全面に成膜し、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層およびキャップ層の活性化を図る。このアニールが行われるのは以下の理由による。すなわち、チッ化ガリウム系化合物半導体のｐ型層はドーパントとしてＭｇなどがドーピングされているが、Ｍｇなどはドーピングの際、キャリアガスのＨ_２や反応ガスのＮＨ_３のＨと化合し、ドーパントの働きをせず高抵抗になる。そこでＭｇとＨを切り離しＨを放出して低抵抗化するため、アニール工程が設けられている。

次に、ＰＤ側の保護膜を除去したのち、ｎ電極１１を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してｎ型ＧａＮバッファ層を露出させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより形成してｐ電極１２およびｎ電極１１を形成する。

その後、電極金属のＡｌなどとチッ化ガリウム系化合物半導体との間をオーミック接触にするため、Ｈ_２雰囲気中で３００℃程度の熱処理をして合金化する。ＬＥＤ側についても、上記ＰＤ側と同様の処理を行い、ｐ電極１４およびｎ電極１３を形成する。

次に、図１０に透明絶縁性基板１の代わりに結晶成長による半導体層を用いてＬＥＤとＰＤの透明絶縁素子分離層とした構成例を示す。結晶成長用基板６０上にｐ型半導体層６１、活性層６２、ｎ型半導体層６３が積層され、ｐ型半導体層６１上にはｐ電極６９が、ｎ型半導体６３上にはｎ電極６８が形成されている。ｐ型半導体層６１〜ｎ型半導体層６３までで、ＬＥＤを構成している。一方、ｎ型半導体層６３上にはノンドープ半導体層６４が積層されている。ノンドープ半導体層６４上には、ｎ型半導体層６５、吸収層６６、ｐ型半導体層６７が積層され、ｎ型半導体層６５上にはｎ電極７０が、ｐ型半導体層６７上にはｐ電極７１が形成されている。ｎ型半導体層６５〜ｐ型半導体層６７までで、フォトダイオード（ＰＤ）を構成している。

ここで、ｐ型半導体層６１〜ｐ型半導体層６７まで、結晶成長用基板６０上にエピタキシャル成長させて作製される。エピタキシャル成長により作製されたノンドープ半導体層６４がＬＥＤとＰＤとを分離する透明絶縁素子分離層に相当する。

図１〜図８と同様、低電圧動作側にＬＥＤが、高電圧動作側にＰＤが作製される。高耐圧及び高温での高発光効率を実現するために、前述したようにＧａＮ系半導体を用いることが望ましい。ＧａＮ系半導体を用いる場合、ＧａＮ、サファイア、ＳｉＣ基板などの結晶成長用基板６０上にエピタキシャル成長によって、例えばＩｎＧａＮを活性層６２とした４００ｎｍ以上の青色発光ＬＥＤ構造を作製することができる。

次に、高抵抗層としてノンドープ半導体６４を結晶成長によって積層し、ＩｎＧａＮを吸収層６６とするＰＤ構造を積層する。結晶成長後、エッチング工程、電極形成工程などを経てＬＥＤ、ＰＤの最終構造を完成させる。

この場合、ｐ型半導体層６１、６７はｐ型ＡｌＧａＮで、ｎ型半導体層６３、６５はｎ型ＡｌＧａＮで、ノンドープ半導体層６４はノンドープＧａＮで構成することができる。ノンドープ半導体層６４がノンドープＧａＮで構成された場合、ＧａＮの絶縁破壊電界強度３．３ＭＶ／ｃｍとなるので、ノンドープ半導体層６４の厚さが１０μｍの場合、３３００Ｖの耐圧を確保することができる。

また、ノンドープ半導体層６４はＬＥＤの発光波長に対する透明性が必要である。上記の場合、ノンドープ半導体層６４はＧａＮにより構成され、活性層６２はＩｎＧａＮにより構成されている。ＧａＮは波長３６５ｎｍ以上の光を透過させ、ＩｎＧａＮの発光波長は４００ｎｍを越えるため、ノンドープ半導体層６４においてＬＥＤの発光波長に対する透明性が確保される。また、上記の例では、活性層６２をＩｎＧａＮとした場合、吸収層６６はＬＥＤの発光波長を吸収できるＩｎＧａＮで構成している。

なお、図１０では、ＬＥＤは、下からｐ型半導体層６１、活性層６２、ｎ型半導体層６３が順に積層された積層構造としているが、これを、下からｎ型半導体層６３、活性層６２、ｐ型半導体層６１と順に積層し、図１０のＬＥＤの積層構造とは上下逆の積層構造とすることができる。

次に、図１１は、図１０のノンドープ半導体層６４の代わりにｐ型半導体層７５を用い、ｐ型半導体層７５の上下に配置されたｎ型半導体層６３、６５とのｐｎ接合により、空乏層７５ａ、７５ｂを発生させたフォトカプラ装置の構造を示す図である。図１０と同じ符号は、同じ構成を示しているので、説明は省略する。透明絶縁性基板１を用いる構成では、図２が対応している。なお、空乏層は、ｐ型半導体層７５だけでなく、ｎ型半導体層６３、６５の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、ｐ型半導体層７５の方にだけ例示している。

また、図１２は、図１０のノンドープ半導体層６４の代わりにｎ型半導体層７８を用い、ｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７とのｐｎ接合により、空乏層７８ａ、７８ｂを発生させたフォトカプラ装置の構造を示す図である。透明絶縁性基板１を用いる構成では、図３が対応している。

結晶成長用基板８０には、ｎ型基板が用いられる。結晶成長用基板８０上には、ｎ型半導体層６３、活性層６２、ｐ型半導体層６１が積層され、ｐ型半導体層６１上にはｐ電極６９が、ｎ型半導体６３上にはｎ電極６８が形成されている。ｎ型半導体層６３〜ｐ型半導体層６１までで、ＬＥＤを構成している。

一方、ｐ型半導体層６１上にはｎ型半導体層７８が積層されている。ｎ型半導体層７８上には、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５が積層され、ｎ型半導体層６５上にはｎ電極７０が、ｐ型半導体層６７上にはｐ電極７１が形成されている。ｐ型半導体層６７〜ｎ型半導体層６５までで、フォトダイオード（ＰＤ）を構成している。

ｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７とのｐｎ接合により、空乏層７８ａ、７８ｂが発生する。なお、空乏層は、ｎ型半導体層７８だけでなく、ｐ型半導体層６１、６７の中にも形成されるが、空乏層は、不純物濃度が低い側に拡がりやすいため、ｎ型半導体層７８の方にだけ例示している。

図１１、１２の透明絶縁素子分離層に相当するｐ型半導体層７５、ｎ型半導体層７８の不純物濃度は、例えば、１×１０^１６ｃｍ^３である。一方、ｐ型半導体層７５の上下に配置されたｎ型半導体層６３、６５、及びｎ型半導体層７８の上下に配置されたｐ型半導体層６１、６７の各不純物濃度は１×１０^１８ｃｍ^３とすることができる。このようにすると、片側の空乏層の耐圧は、約３０００Ｖ程度となる。

図１３は、図１０と異なり、フォトダイオード（ＰＤ）に吸収層６６を用いずに、ショットキー接合による空乏層を用いた構成となっている。ノンドープ半導体層６４上に、ｎ型半導体層９５が積層され、ｎ型半導体層９５上にはオーミック電極９６と、ショットキー電極９７が形成されている。ｎ型半導体層９５で、フォトダイオード（ＰＤ）を構成している。

ここで、ｎ型半導体層９５とショットキー電極９７は、ショットキー接合状態にある。ショットキー電極９７としては、例えば、ｎ型半導体層９５に接触する側からＰｄ（パラジウム）、Ａｕ（金）を順に積層したＰｄ／Ａｕ、あるいはＮｉ（ニッケル）、Ａｕ（金）を順に積層したＮｉ／Ａｕの金属多層膜を用いることができる。ショットキー電極とするためには、ショットキー接合面に用いられる金属の仕事関数がｎ型半導体層９５の電子親和力よりも大きくなるようにすれば良い。このようにしてｎ型半導体層９５に形成された空乏層９５ａは、ＬＥＤからの発光を吸収して電気信号に変換する。

一方、ｎ型半導体層９５にオーミック接触しているオーミック電極９６は、例えば、ｎ型半導体層９５に接触する側からＴｉ（チタン）、Ａｌ（アルミニウム）を順に積層したＴｉ／Ａｌの金属多層膜を用いることができる。

次に、例えば、図１２の構成において、ｎ型半導体層７８の代わりにノンドープ半導体層６４を用いたフォトカプラ装置の製造方法の一例を示す。結晶成長用基板８０上に４００〜７００℃の低温でＭＯＣＶＤ法により、キャリアガスＨ_２とともに有機金属化合物ガスであるＴＭＧ、アンモニア（ＮＨ_３）およびドーパントとしてのＳｉＨ_４などを供給し、ｎ型のＧａＮ層からなる低温バッファ層を０．０１〜０．２μｍ程度形成し、次いで９００〜１２００℃の高温で同じガスを供給し、同じ組成のｎ型のＧａＮからなる高温バッファ層を２〜５μｍ程度形成する。

前述のガスにさらにＴＭＡの原料ガスを加え、ｎ型ドーパントのＳｉを含有したｎ型Ａｌ_ｘＧａ_１−ｘＮ（０＜ｘ＜１）層を成膜し、ダブルヘテロ接合形成のためのｎ型クラッド層を０．１〜０．３μｍ程度形成する。

ここで、上記、ｎ型ＧａＮ低温バッファ層、ｎ型ＧａＮ高温バッファ層、ｎ型Ａｌ_ｘＧａ_１−ｘＮクラッド層が、ｎ型半導体層６３に対応する。

前述の原料ガスのＴＭＡに代えてＴＭＩを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａ_ｙＩｎ_１−ｙＮ（０＜ｙ≦１）からなる活性層６２を０．０５〜０．１μｍ程度形成する。

ｎ型クラッド層の形成に用いたガスと同じ原料のガスで不純物原料ガスをＳｉＨ_４に代えてｐ型不純物としてのＭｇまたはＺｎのためのＣｐ_２ＭｇまたはＤＭＺｎを加えて反応管に導入し、ｐ型クラッド層であるｐ型Ａｌ_ｘＧａ_１−ｘＮ層を気相成長させる。これによりｎ型クラッド層と活性層とｐ型クラッド層とによりダブルヘテロ接合が形成される。

次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ_２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。

ここで、上記ｐ型Ａｌ_ｘＧａ_１−ｘＮクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６１に対応する。素子分離層（ノンドープ半導体層６４）としてノンドープＧａＮ層を１０μｍ以上形成する。ｐ型クラッド層であるｐ型Ａｌ_ｘＧａ_１−ｘＮ層を気相成長させる。

次に、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ_２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。ここで、上記ｐ型Ａｌ_ｘＧａ_１−ｘＮクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６１に対応する。

ｐ型ＧａＮコンタクト層上に透明絶縁素子分離層としてノンンドープＧａＮ層を１０μｍ以上形成する。次にｐ型クラッド層であるｐ型Ａｌ_ｘＧａ_１−ｘＮ層を気相成長させる。

さらに、コンタクト層形成のため、前述のバッファ層と同様のガスで不純物原料ガスとしてＣｐ_２ＭｇまたはＤＭＺｎを供給してｐ型のＧａＮ層を０．３〜１μｍ程度成長させる。

ここで、上記ｐ型Ａｌ_ｘＧａ_１−ｘＮクラッド層、ｐ型ＧａＮコンタクト層が、ｐ型半導体層６７に対応する。

前述の原料ガスのＴＭＡに代えてＴＭＩを導入し、バンドギャップエネルギーがクラッド層のそれより小さくなる材料、たとえばＧａ_ｙＩｎ_１−ｙＮ（０＜ｙ≦１）からなる吸収層６６を０．１〜１０μｍ程度形成する。

ＬＥＤのｎ型半導体層６３と同様に、ＰＤのｎ型半導体層６５の作製を行なう。すなわち、原料ガスとしてＣｐ_２ＭｇまたはＤＭＺｎからＳｉＨ_４などを用い、ｎ型層であるクラッド層とキャップ層の形成を行なう。

ＳｉＯ_２などの保護膜を半導体層の成長層表面全面に設け、４００〜８００℃、２０〜６０分間程度のアニールを行い、ｐ型クラッド層およびキャップ層の活性化を図る。

成長層表面に設けられた保護膜を除去したのち、ｎ側電極、ｐ側電極を形成するため、レジストを塗布してパターニングを行い、成長した各半導体層の一部をドライエッチングにより除去してｎ型、ｐ型ＧａＮ層であるバッファ層、コンタクト層を露出させる。ついで、Ａｕ、Ａｌなどの金属膜をスパッタリングなどにより形成してｐ電極６９、ｐ電極７１、ｎ電極６８、ｎ電極７０の各電極を形成する。

次に、電極金属のＡｌなどとチッ化ガリウム系化合物半導体とのあいだをオーミック接触にするため、Ｈ_２雰囲気中で３００℃程度の熱処理をして合金化する。

図５、図１０〜図１３の構成をベースにして高温動作可能なフォトＩＣを用いたフォトカプラ装置の構成例を以下に示す。図１４は、ＳｉＣ−ＩＣ１１０を結晶成長用基板として用い、受光素子と複合化するものである。図１４の場合は、図１０のＰＤに相当する部分を、ＳｉＣ−ＩＣ１１０上にエピタキシャル成長により作製する。

図１４（ａ）では、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５を順に積層している。ＳｉＣ−ＩＣ１１０には、ＰＤの受信信号出力部が２つあるが、これに信号取り出し層１１１と信号取り出し電極９８ａとが接続される。信号取り出し層１１１は、例えば、高濃度ｐ型ＳｉＣ等により構成される。信号取り出し電極９８ａは、ｎ型半導体層６５の上面からワイヤ線８０を介してＰＤの出力（ＳｉＣ−ＩＣ１１０の入力）に接続される。

一方、図１４（ｂ）では、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５を順に積層することは、図１４（ａ）と同じであるが、一方の信号取り出し電極の構造が異なる。信号取り出し電極９８ｂは、ｎ型半導体層６５の上面からｐ型半導体層６７及び吸収層６６及びｎ型半導体層６５の側面、さらにＳｉＣ−ＩＣ１１０の上面にかけて形成される。このように、ワイヤ線は不要となるが、ｎ型半導体層６５と吸収層６６とｐ型半導体層６７の短絡を防ぐために、これらの側面に絶縁膜９９が形成されている。

図１５は、図１４（ａ）の方法によりＳｉＣ−ＩＣ１１０の上にＰＤの積層構造を作製し、図１０と同様ノンドープ半導体層６４を素子分離のための透明絶縁性基材とし、ノンドープ半導体層６４の上側にＬＥＤを作製したものである。図１０、図１４（ａ）と同じ符号のものは、同じ構成を示すので、説明を省略する。

図１６（ａ）は、ＳｉＣ−ＩＣ１２０を結晶成長用基板として用い、受光素子と複合化するものであるが、図１４と異なり、図１０のＰＤに相当する部分を、ＳｉＣ−ＩＣ１１０内に埋め込む構造にしてエピタキシャル成長により作製する。図１６（ａ）では、ＳｉＣ−ＩＣ１２０の内部に、ｐ型半導体層６７、吸収層６６、ｎ型半導体層６５を順に積層している。ＳｉＣ−ＩＣ１２０の１つの出力端子に信号取り出し層１１１が接続される。

一方、図１６（ｂ）では、ＳｉＣ−ＩＣ１２１の内部に、ＰＤの積層構造とＬＥＤの積層構造の両方がエピタキシャル成長により作製される。ＬＥＤの積層構造として、ｐ型半導体層６１、活性層６２、ｎ型半導体層６３が順に積層される。また、ＬＥＤの横側の位置に、ＰＤの積層構造としてｐ型半導体層６７、吸収層６６、ｎ型半導体層６５が順に積層される。ＬＥＤには、電流を供給する層もしくは電極１０２、１１２が形成される。ＰＤには、電気信号を取出すための取り出し層もしくは電極１０３、１１１が形成される。

図１６（ａ）では、ＳｉＣ−ＩＣ１２０の内部に、ＰＤの構造をエピタキシャル成長により作製したが、これを変形して信号線の配線の工夫を行なったのが図１７（ａ）である。図１６（ａ）では、信号取り出し電極１１１がＳｉＣ−ＩＣ１２０の内部に埋め込まれていたが、ｐ型半導体層６７をＬ字型に変形して図１７（ａ）のｐ型半導体層６７Ａとすることで、信号取り出し層もしくは電極１０４のように、電極部を外部に配置することができるようにした。信号取り出し電極１０４、１０５により受光信号が出力される。

図１７（ｂ）では、図１６（ａ）のように吸収層６６を作製せずに、ショットキー接合によって発生する空乏層を光検出として用いるものである。信号取り出し層１１３上にｎ型半導体層１３０をエピタキシャル成長させて作製する。ｎ型半導体層１３０上にショットキー電極１３１ａをｎ型半導体層１３０上の全面及び出力端子の領域まで形成する。ショットキー接合により、ｎ型半導体層１３０には空乏層１３０ａが形成される。また、図１７（ｃ）では、図１７（ｂ）と異なり、ショットキー電極１３１ｂが、ｎ型半導体層１３０上の一部の領域及び出力端子の領域まで形成されている。ショットキー接合により、ｎ型半導体層１３０には空乏層１３０ｂが形成される。他の構成は、図１７（ｂ）と同じである。なお、ショットキー接合については、前述しているので、説明は省略する。

図１８は、ダイボンディングによる複合化の例を示す。図１８（ａ）は、フォトカプラ装置のＰＤ部分とＳｉＣ−ＩＣ１２４とがダイボンディングにより接合された状態を示している。ｎ電極１１とｐ電極１２が、ＳｉＣ−ＩＣ１２４側の信号線と接合される。図１８（ａ）のように、ダイボンディングした場合の全体構成を図１８（ｂ）に示す。図１８（ｂ）のフォトカプラ装置は、図５の構成において、支持基板１００をＳｉＣ−ＩＣ１２４に置き換えた構成と同じとなる。

本発明のフォトカプラ装置は、自動車のモータ制御回路等、１次側と２次側の動作電圧が異なり、高温状態になる環境下でのアイソレータ等に用いることができる。

１透明絶縁性基板
２ｎ型半導体層
３吸収層
４ｐ型半導体層
５ｎ型半導体層
６活性層
７ｐ型半導体層
１１ｎ電極
１２ｐ電極
１３ｎ電極
１４ｐ電極

Claims

透明絶縁素子分離層の表面の低電圧側に形成された発光素子と、
前記透明絶縁素子分離層の裏面の高電圧側に形成された受光素子とを備え、
前記透明絶縁素子分離層は前記高電圧側の動作電圧と低電圧側の動作電圧との電圧差よりも大きい耐圧を有しており、前記透明絶縁素子分離層を介して光の授受を行なうように構成したことを特徴とするフォトカプラ装置。
前記透明絶縁素子分離層は、成長用基板の役割を兼ねた透明絶縁性基板であることを特徴とする請求項１に記載のフォトカプラ装置。
前記透明絶縁性基板は、前記発光素子からの発光波長に対して透明であり、かつ、ＧａＮ、ＳｉＣ、サファイア、ＧａＡｓのいずれかで構成された半絶縁性基板であることを特徴とする請求項２に記載のフォトカプラ装置。
前記透明絶縁性基板は、ｐ型基板又はｎ型基板と基板内に形成された空乏層とで構成されていることを特徴とする請求項２に記載のフォトカプラ装置。
前記受光素子の受光領域は、ｎ型半導体層と前記ｎ型半導体層上に配置されたショットキー電極により形成された空乏層により構成されていることを特徴とする請求項１〜請求項４のいずれか１項に記載のフォトカプラ装置。
前記発光素子側又は受光素子側が、支持基板に接合されていることを特徴とする請求項１〜請求項５のいずれか１項に記載のフォトカプラ装置。
前記受光素子は、フォトダイオードとトランジスタ回路がＩＣ化されたフォトＩＣで構成されていることを特徴とする請求項１〜請求項６のいずれか１項に記載のフォトカプラ装置。
前記透明絶縁素子分離層は、エピタキシャル成長により形成された半導体層であることを特徴とする請求項１に記載のフォトカプラ装置。
前記半導体層は、ノンドープ半導体、ｐ型半導体と該ｐ型半導体中に形成された空乏層、ｎ型半導体と該ｎ型半導体中に形成された空乏層のいずれか１つにより構成されていることを特徴とする請求項８に記載のフォトカプラ装置。
前記半導体層は、結晶成長用基板上に形成された前記発光素子上に形成されており、前記半導体層上に前記受光素子が形成されていることを特徴とする請求項８又は請求項９に記載のフォトカプラ装置。
前記発光素子は、ＧａＮ系半導体で構成したことを特徴とする請求項１〜請求項１０のいずれか１項に記載のフォトカプラ装置。
前記発光素子の発光領域は、ＩｎＧａＮ半導体で構成したことを特徴とする請求項１１に記載のフォトカプラ装置。
前記受光素子は、前記発光素子の発光波長に合わせたＧａＮ系半導体で構成したことを特徴とする請求項１１に記載のフォトカプラ装置。
前記受光素子の受光領域は、ＩｎＧａＮ半導体で構成したことを特徴とする請求項１２に記載のフォトカプラ装置。
前記受光素子は、ＳｉＣ又はＳＯＩのＩＣと複合化されたフォトＩＣにより構成されていることを特徴とする請求項１３又は請求項１４に記載のフォトカプラ装置。
前記発光素子の発光領域は、ＩｎＧａＡｓ半導体で構成したことを特徴とする請求項１〜請求項７のいずれか１項に記載のフォトカプラ装置。
前記受光素子の受光領域は、前記発光素子の発光波長に合わせたＩｎＧａＡｓ半導体で構成したことを特徴とする請求項１６に記載のフォトカプラ装置。