CN116705810A - 图像传感器 - Google Patents

Abstract

提供了一种图像传感器。所述图像传感器包括：半导体基底，包括彼此相对的第一表面和第二表面；光电转换区，位于半导体基底中；垂直传输栅极，从第一表面朝向光电转换区延伸到半导体基底中；浮置扩散区，设置在半导体基底中，与垂直传输栅极间隔开，并且为n型杂质区；以及第二杂质区，设置在垂直传输栅极与浮置扩散区之间，并且为p型杂质区。

Description

图像传感器

本申请要求在韩国知识产权局于2022年3月4日提交的第10-2022-0028272号韩国专利申请和于2022年10月6日提交的第10-2022-0127722号韩国专利申请的优先权，这些韩国专利申请的公开内容通过引用全部包含于此。

技术领域

本公开涉及一种图像传感器及其像素结构。

背景技术

图像感测装置是用于将光学信号转换为电信号的半导体装置。图像感测装置包括互补金属氧化物半导体(CMOS)型图像感测装置，并且可以被称为CMOS图像传感器(CIS)。

CIS包括二维地布置的多个像素。每个像素包括光电二极管。光电二极管(PD)被构造为从入射光产生电荷。PD中产生的电荷通过传输晶体管(TX)传输到浮置扩散区(FD)，并且在这种情况下，传输的电荷引起浮置扩散区(FD)的电压(V)的变化。例如，浮置扩散区(FD)的电压(V)可以由等式V＝Qfd/Cfd给出，其中，Cfd是FD电容，Qfd是传输的电荷的量。电压(V)用作输入到源极跟随器(SF)的栅极的信号。

转换增益(CG)表示源极跟随器的输出电压(Vsl)的由浮置扩散区中的电荷的量的变化(ΔQ)引起的变化(ΔVsl)，并且对应于由FD电容(Cfd)引起的增益与SF电路的增益的乘积。

近来，存在对具有精细像素和高操作速度的图像传感器的日益增长的需求，因此，需要开发即使当浮置扩散区中的电荷量变化(ΔQfd)小时也能够精确地感测图像信号的高转换增益(HCG)像素。

发明内容

实施例提供了一种图像传感器，该图像传感器包括具有高转换增益(HCG)性质的像素并因而具有改善的性能。

详细地，像素可以设置为使增益通过FD电容增大，并且实施例提供了一种操作图像传感器的方法。由于像素的高转换增益性质，图像传感器可以用作能够感测由单个光子引起的电信号的变化的光子计数传感器。

根据实施例，一种图像传感器包括：半导体基底，包括彼此相对的第一表面和第二表面；光电转换区，位于半导体基底中；垂直传输栅极，从第一表面朝向光电转换区延伸到半导体基底中；浮置扩散区，设置在半导体基底中，与垂直传输栅极间隔开，并且为n型杂质区；以及第二杂质区，设置在垂直传输栅极与浮置扩散区之间，并且为p型杂质区。

根据实施例，一种图像传感器包括：半导体基底，包括彼此相对的第一表面和第二表面；第一像素至第四像素，由半导体基底中的深沟槽隔离件界定；第一光电转换区至第四光电转换区，分别位于第一像素至第四像素中；第一垂直传输栅极至第四垂直传输栅极，分别设置在第一像素至第四像素中并且从第一表面朝向第一光电转换区至第四光电转换区延伸到半导体基底中；第二杂质区，位于半导体基底中，与第一垂直传输栅极至第四垂直传输栅极相邻，并且为p型杂质区；以及公共浮置扩散区，与第一垂直传输栅极至第四垂直传输栅极间隔开且使第二杂质区置于公共浮置扩散区与第一垂直传输栅极至第四垂直传输栅极之间。

根据实施例，一种图像传感器包括：半导体基底，包括多个像素，所述多个像素以矩阵布置并被配置为产生电信号；模数转换器，被配置为将电信号转换为数字信号；以及累积器，被配置为对数字信号执行加法累积操作以产生图像信号。所述多个像素中的每个像素包括：垂直传输栅极，从半导体基底的第一表面朝向半导体基底中的光电转换区延伸；以及浮置扩散区，与垂直传输栅极间隔开，并且为n型杂质区。

附图说明

通过下面结合附图对示例实施例的描述，以上和其他方面和特征将变得更加清楚。

图1是示出根据实施例的图像传感器的像素的电路图。

图2是示出根据实施例的图像传感器的像素的剖视图。

图3是示出根据实施例的图2的电流路径P1-P2上的电子的势能的由施加到垂直传输栅极的信号引起的变化的图。

图4A、图4B和图4C是根据实施例的在图2的第一表面上观看的平面图。

图5是示出根据实施例的图像传感器的像素的剖视图。

图6是示出根据实施例的图5的电流路径P1-P2上的电子的势能的由施加到垂直传输栅极的信号引起的变化的图。

图7A是示出根据实施例的像素结构的剖视图。

图7B是根据实施例的在图7A的第一表面上观看的平面图。

图8是示出根据实施例的图像传感器的像素的电路图。

图9是根据实施例的像素结构的剖视图。

图10A、图10B和图10C是根据实施例的在图9的第一表面上观看的平面图。

图11是示出根据实施例的图像传感器的框图。

图12是示出根据实施例的图像传感器的三维图。

具体实施方式

在下文中，结合附图对实施例进行描述。在此描述的实施例是示例实施例，因此，本公开不限于此而是可以以各种其他形式实现。在下面的描述中提供的每个实施例不排除与在此另外提供的或在此未提供但与本公开一致的另一示例或另一实施例的一个或更多个特征相关。将理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，该元件或层可以直接在所述另一元件或层上、直接连接到或直接结合到所述另一元件或层，或者可以存在居间元件或居间层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在居间元件或居间层。如在此使用的，术语“和/或”包括相关所列项中的一个或更多个的任何组合和全部组合。诸如“……中的至少一个(种/者)”的表述在缀于一列元件之前(之后)时，修改整列元件而不是修改该列中的个别元件。例如，表述“a、b和c中的至少一个”应被理解为包括仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、或者a、b和c中的全部。

[用于高转换增益操作的图像传感器像素]

图1是示出根据实施例的图像传感器的像素的电路图。

参照图1，图像传感器的像素可以包括光电转换区PD、传输晶体管TX、复位晶体管RX、驱动晶体管DX和选择晶体管SX，传输晶体管TX被配置为响应于传输栅极信号TG而将光电转换区PD中的电荷传输到浮置扩散区FD，复位晶体管RX被配置为响应于复位栅极信号RG而排出(drain)浮置扩散区FD中的电荷，驱动晶体管DX被配置为产生与存储在浮置扩散区FD中的电荷的量对应的输出信号，选择晶体管SX被配置为响应于选择信号SEL而将输出信号输出到列线COL。

驱动晶体管DX可以被称为源极跟随器放大器(SF)。驱动晶体管DX的栅极可以连接到像素的浮置扩散区FD，对源极跟随器放大器的源极的电压输入(Vin)可以与浮置扩散区的电压(Vfd)基本相同。浮置扩散区的电压(Vfd)可以被给出为通过将浮置扩散区中的电荷量Qfd除以FD电容(Cfd)而获得的值；即，Vfd＝Qfd/Cfd。这里，FD增益(Gfd)可以表示浮置扩散电压的由浮置扩散区中的电荷量的变化(ΔQfd)引起的变化(ΔVfd)。因此，FD增益(Gfd)可以与FD电容(Cfd)成反比。

转换增益(CG)可以表示源极跟随器的输出电压的由浮置扩散区中的电荷量的变化(ΔQfd)引起的变化(ΔVout)，并且可以由FD增益(Gfd)与源极跟随器放大器电路的增益(Gsf)的乘积给出；即，CG＝Gfd×Gsf。因此，转换增益(CG)可以与FD电容(Cfd)成反比。

源极跟随器放大器电路的输出端子的信号可以由模数转换器转换为数字信号。数字信号的最终幅度可以与在模数转换器中定义的模拟增益(Gag)成正比地被确定。鉴于信噪比(SNR)，提高增益系统的前端的增益可以是重要的。就此而言，以这样的方式设计像素来提高转换增益(CG)可以是重要的。为此，可能需要以降低FD电容(Cfd)的方式设计像素。

FD电容(Cfd)可以被给出为由传输晶体管TX的栅电极产生的第一电容Ctg、由复位晶体管RX的栅电极产生的第二电容Crg、由浮置扩散区FD附近的金属线产生的第三电容Cmt和由半导体基底自身产生的第四电容Csub之和；即，Cfd＝Ctg+Crg+Cmt+Csub。FD电容(Cfd)可以取决于在四个参数(即，第一电容至第四电容)之中占据优势的第一电容Ctg。在传输晶体管TX的栅电极与浮置扩散区FD物理地或空间地间隔开的情况下，可以减小第一电容Ctg，并且在这种情况下，可以能够降低FD电容(Cfd)，从而实现具有高转换增益(HCG)性质的像素。

[垂直传输栅极与浮置扩散区间隔开的像素结构]

图2是根据实施例的像素PX(诸如图1中描绘的像素PX)的剖视图。

在下文中，像素将被定义为放置在像素阵列中且与单个光电二极管对应的区域。因此，通过将由至少两个光电二极管产生的信号合并(融合)来产生单个图像信号的特定像素(例如，用于自动对焦操作的2-PD像素)将基于其中的光电二极管的数量而被认为是两个或更多个像素。像素可以包括附加元件，这些附加元件不仅设置在半导体基底中而且设置在半导体基底的第一表面和/或第二表面上。例如，这些附加元件可以包括滤色器CF、微透镜ML、接触金属CMT和CMF、层间绝缘层LI等。

参照图2，图像传感器的像素可以包括半导体基底SUB、光电转换区PD、浮置扩散区FD、垂直传输栅极VTG、第一杂质区PR1、第二杂质区PR2和第三杂质区PR3。

半导体基底SUB可以具有彼此相对的第一表面FRONT和第二表面BACK。半导体基底SUB可以掺杂有第一导电类型(例如，p型)的杂质(例如，硼(B))，并且与半导体基底SUB不同，浮置扩散区FD可以掺杂有具有第二导电类型(例如，n型)的杂质(例如，磷(P)或砷(As))。

光电转换区PD可以形成在半导体基底SUB中，光可以通过半导体基底SUB的第二表面BACK入射在光电转换区PD上。

光电转换区PD可以被设置为使得由入射光在PN结区域中产生电荷(例如，光电荷)，并且将电荷累积在掺杂有第二导电类型(例如，n型)杂质的区域中。

垂直传输栅极VTG可以包括下部部分和上部部分。垂直传输栅极VTG的下部部分可以是在朝向光电转换区PD的方向上从半导体基底SUB的第一表面FRONT延伸到半导体基底SUB中的部分。垂直传输栅极VTG的上部部分可以是垂直传输栅极VTG的形成在半导体基底SUB的第一表面FRONT上方的部分。垂直传输栅极VTG的上部部分可以包括放置在半导体基底SUB的第一表面FRONT上以覆盖将在下面描述的第二杂质区PR2的一部分或全部的部分。垂直传输栅极VTG的内部部分可以填充有金属材料或多晶硅，垂直传输栅极VTG的内部部分的表面可以被栅极绝缘层VTG_O部分地或完全地环绕。像素可以通过垂直传输栅极VTG接收传输信号，并且响应于传输信号，由光电转换区PD产生的电荷可以通过第一杂质区PR1、第二杂质区PR2和第三杂质区PR3(即，沿着路径P1→P2)移动到浮置扩散区FD。将参照图3更详细地描述电荷的传输过程。

浮置扩散区FD可以形成为与半导体基底SUB的第一表面FRONT相邻并与垂直传输栅极VTG间隔开。响应于施加到垂直传输栅极VTG的传输栅极信号TG，光电转换区PD中产生的电荷可以传输到浮置扩散区FD。可以通过掺杂第二导电类型(例如，n型)的杂质来形成浮置扩散区FD。在浮置扩散区FD与垂直传输栅极VTG在空间上间隔开的情况下，可以能够减小由传输晶体管TX的栅电极产生的第一电容Ctg。

第二杂质区PR2可以设置在垂直传输栅极VTG与浮置扩散区FD之间。在半导体基底SUB中，第二杂质区PR2可以与垂直传输栅极VTG的下部部分相邻。此外，第二杂质区PR2可以与半导体基底SUB的第一表面FRONT相邻，并且可以与垂直传输栅极VTG的上部部分相邻。第二杂质区PR2可以具有第一导电类型(例如，p型)。因为第二杂质区PR2位于光电转换区PD中产生的电荷的电流路径(P1和P2)上，所以电荷可以通过第二杂质区PR2从光电转换区PD移动到浮置扩散区FD。第一电流路径P1可以是电荷从光电转换区PD移动到半导体基底SUB的第一表面FRONT的垂直传导路径，第二电流路径P2可以是电荷从第二杂质区PR2移动到浮置扩散区FD的水平传导路径。第二杂质区PR2中的第一导电类型杂质的掺杂浓度可以比半导体基底SUB中的第一导电类型杂质的掺杂浓度低。

第一杂质区PR1可以位于光电转换区PD的掺杂有第二导电类型(例如，n型)杂质的区域与第二杂质区PR2之间，并且可以形成为与垂直传输栅极VTG相邻。第一杂质区PR1可以形成为具有第一导电类型(例如，p型)。第一杂质区PR1中的第一导电类型杂质的掺杂浓度可以比第二杂质区PR2中的第一导电类型杂质的掺杂浓度高。第一杂质区PR1中的第一导电类型杂质的掺杂浓度可以比半导体基底SUB中的第一导电类型杂质的掺杂浓度低。当电子从第二杂质区PR2移动到浮置扩散区FD时，第一杂质区PR1可以用作抵抗电子的势垒(或“位垒”)，并且可以防止电子返回到光电转换区PD中。第三杂质区PR3可以放置在半导体基底SUB的第一表面FRONT附近和在第二杂质区PR2与浮置扩散区FD之间，并且可以具有第一导电类型(例如，p型)。第三杂质区PR3中的第一导电类型杂质的掺杂浓度可以比第二杂质区PR2中的第一导电类型杂质的掺杂浓度低。因此，当垂直传输栅极VTG处于截止状态(即，TG低(LOW))时，第三杂质区PR3中的电子的电势(或“电位”)水平可以在第二杂质区PR2中的电子的电势水平与浮置扩散区FD的电势水平之间。第二杂质区PR2和第三杂质区PR3可以设置在垂直传输栅极VTG与浮置扩散区FD之间。因此，垂直传输栅极VTG和浮置扩散区FD可以彼此间隔开。因此，可以能够降低作为垂直传输栅极VTG与浮置扩散区FD之间的电荷容量的第一电容Ctg。在第一电容Ctg降低的情况下，可以能够降低FD电容Cfd，FD电容Cfd对应于由传输晶体管TX的栅电极产生的第一电容Ctg、由复位晶体管RX的栅电极产生的第二电容Crg、由连接到浮置扩散区FD的金属线和邻近金属线产生的第三电容Cmt以及由半导体基底SUB产生的第四电容Csub之和(即，Cfd＝Ctg+Crg+Cmt+Csub)。结果，可以在经由驱动晶体管DX的信号读取操作中以高转换增益操作像素。

图像传感器的像素可以包括深沟槽隔离件DTI。在实施例中，深沟槽隔离件DTI可以形成为从半导体基底SUB的第一表面FRONT延伸到与第一表面FRONT和第二表面BACK两者间隔开的一深度，或者从第一表面FRONT到第二表面BACK完全穿透半导体基底SUB。在另一实施例中，深沟槽隔离件DTI可以形成为从半导体基底SUB的第二表面BACK延伸到与第一表面FRONT和第二表面BACK两者间隔开的特定深度，或者从第二表面BACK到第一表面FRONT完全穿透半导体基底SUB。深沟槽隔离件DTI可以包括绝缘层和/或导电层。作为示例，深沟槽隔离件DTI可以包括沿着沟槽的内表面形成的氧化硅层以及形成为填充沟槽的剩余部分的硅层。

图像传感器的像素还可以包括设置在半导体基底SUB的第二表面BACK上的抗反射层AR、滤色器CF和微透镜ML。替代滤色器CF和/或微透镜ML的纳米结构可以设置在半导体基底SUB的第二表面BACK上，以根据光的波长对光进行分离和/或引导。

图像传感器的像素可以包括设置在半导体基底SUB的第一表面FRONT上的第一接触金属CMT和第二接触金属CMF。第一接触金属CMT可以用于将从行解码器发送的传输栅极信号TG传导到垂直传输栅极VTG。根据复位栅极信号RG，第二接触金属CMF可以用作用于从浮置扩散区FD排出电荷的通路(pathway)。第一接触金属CMT和第二接触金属CMF可以被层间绝缘层LI包封。层间绝缘层LI可以设置为覆盖垂直传输栅极VTG的上部部分和半导体基底SUB的第一表面FRONT。

[每个像素的内部结构]

在第一杂质区PR1和第二杂质区PR2的每个中，杂质浓度可以是不均匀的。在这种情况下，第一杂质区PR1与第二杂质区PR2之间的边界可以表示其浓度具有第二杂质区PR2的在同半导体基底SUB的第一表面FRONT相邻的位置处的浓度与第一杂质区PR1的同光电转换区PD接触的部分的浓度的平均值的表面。从半导体基底SUB的第一表面FRONT到第一杂质区PR1与第二杂质区PR2之间的边界的距离(即，第二杂质区PR2的高度H2)可以比从光电转换区PD的顶部到第一杂质区PR1与第二杂质区PR2之间的边界的距离(即，第一杂质区PR1的高度H1)长。

在第二杂质区PR2和第三杂质区PR3的每个中，杂质浓度可以是不均匀的。在这种情况下，第二杂质区PR2和第三杂质区PR3之间的边界可以表示其浓度具有第二杂质区PR2的在同垂直传输栅极VTG的下部部分相邻的位置处的浓度与第三杂质区PR3的在同浮置扩散区FD相邻的位置处的浓度的平均值的表面。从第二杂质区PR2的与垂直传输栅极VTG的下部部分相邻的表面到第二杂质区PR2与第三杂质区PR3之间的边界的距离(即，第二杂质区PR2的宽度W1)可以比从浮置扩散区FD与第三杂质区PR3之间的边界到第二杂质区PR2与第三杂质区PR3之间的边界的距离(即，第三杂质区PR3的宽度W2)长。

在第二杂质区PR2的高度H2和宽度W1增大的情况下，第二杂质区PR2的体积可以增大，并且第二杂质区PR2的体积的增大可以使得能够通过单个传输栅极信号所需要的单个泵送操作将更多的电子从光电转换区PD传输到浮置扩散区FD。

金属到金属距离LCM可以是从第一接触金属CMT的中心轴到第二接触金属CMF的中心轴的距离。像素长度LPIX可以是形成为彼此相对并界定(delimit)与单个光电二极管对应的像素区的两个DTI结构之间的距离。在根据实施例的图像传感器中，金属到金属距离LCM可以比像素长度LPIX的1/3长。在浮置扩散区FD与垂直传输栅极VTG相邻的情况下，它们之上的金属到金属距离LCM会等于或小于像素长度LPIX的1/3。在根据实施例的图像传感器中，金属到金属距离LCM可以形成为具有相对大的值(例如，比像素长度LPIX的1/3长)，并且在这种情况下，可以能够减少第一接触金属CMT与第二接触金属CMF之间的信号干扰。此外，可以减小垂直传输栅极VTG与浮置扩散区FD之间的第一电容Ctg。

第一长度L1可以是从垂直传输栅极VTG的下部部分的中心轴到垂直传输栅极VTG的上部部分的朝向浮置扩散区FD延伸的边缘的距离。第二长度L2可以是从垂直传输栅极VTG的上部部分的所述边缘到第二接触金属CMF的中心轴的距离。在根据实施例的图像传感器中，第二长度L2可以比第一长度L1的1/2长。因为在包括现有垂直传输栅极的像素中，浮置扩散区FD与垂直传输栅极VTG相邻，所以第二长度L2会形成为具有小于或等于第一长度L1的一半的值。相比之下，在根据实施例的图像传感器中，第二长度L2可以形成为具有比现有结构中的值大的值，因此，可以能够降低垂直传输栅极VTG与浮置扩散区FD之间的第一电容Ctg。

[像素操作机理]

图3是示出根据实施例的位于图2的电流路径P1-P2上的区域中的电子的势能(或“位能”)的由施加到垂直传输栅极VTG的信号(例如，图1的TG)引起的变化的图。

参照图3，根据实施例的像素的操作可以包括三个操作：积分(integration)操作、垂直传输栅极导通(VTG导通(on))操作和垂直传输栅极截止(VTG截止(off))操作。

在积分操作中，传输栅极信号TG可以处于低(LOW)状态，并且由光产生的电荷可以累积在光电转换区PD中。因为第一导电类型(例如，p型)杂质的掺杂浓度在第二杂质区PR2中比在第一杂质区PR1中低，并且在第三杂质区PR3中比在第二杂质区PR2中低，所以第一杂质区PR1、第二杂质区PR2、第三杂质区PR3中的电子的电势能(或“电位能”)可以在光电转换区PD与浮置扩散区FD之间以列举的顺序形成双台阶形状。

在垂直传输栅极导通(VTG导通)操作中，施加到垂直传输栅极VTG的传输栅极信号TG可以处于高(HIGH)状态，并且光电转换区PD中的电荷可以通过第一电流路径P1传输到第二杂质区PR2。因为第二杂质区PR2设置在第三杂质区PR3与垂直传输栅极VTG之间，所以传输栅极信号TG对第三杂质区PR3的电势能的影响可以比对第二杂质区PR2的电势能的影响小。因为第二杂质区PR2和第一杂质区PR1与垂直传输栅极VTG相邻设置，所以与邻近区域(例如，PR3)中的电势相比，第二杂质区PR2和第一杂质区PR1中的电势能可以受到传输栅极信号TG的极大影响。因此，当传输栅极信号TG处于高状态时，与邻近区域中的电子的电势能相比可以能够选择性地降低第一杂质区PR1和第二杂质区PR2中的电子的电势。这里，光电转换区PD、第一杂质区PR1和第二杂质区PR2中的电势能可以以列举的顺序形成双台阶形状。结果，光电转换区PD中的电荷可以移动到第二杂质区PR2。

在垂直传输栅极截止(VTG截止)操作中，施加到垂直传输栅极VTG的传输栅极信号TG可以再次处于低状态，并且第二杂质区PR2中的电荷可以通过第二电流路径P2传输到浮置扩散区FD。第一杂质区PR1、第二杂质区PR2和第三杂质区PR3中的电势能可以恢复到与积分操作中的电势能相同的水平。第二杂质区PR2、第三杂质区PR3和浮置扩散区FD中的电子的势能可以以列举的顺序形成双台阶形状。因此，第二杂质区PR2中的电荷可以经由第三杂质区PR3传输到浮置扩散区FD。因为第一杂质区PR1中的电子的电势能总是比第二杂质区PR2中的电子的电势能高，所以第一杂质区PR1可以用作抵抗电子的势垒。当电荷从第二杂质区PR2移动到浮置扩散区FD时，第一杂质区PR1可以防止电荷返回到光电转换区PD中。

[VTG的各种平面形状及随之的布局]

图4A至图4C是各自示出根据实施例的图像传感器的像素的在半导体基底SUB的第一表面FRONT上观看的平面图。图2是图4A至图4C的图像传感器中的每个的剖视图。

在实施例中，图1的复位晶体管RX、驱动晶体管DX或选择晶体管SX可以设置在参照图4A至图4C描述的图像传感器的像素中的半导体基底SUB的第一表面FRONT上。

在另一实施例中，图1的复位晶体管RX、驱动晶体管DX或选择晶体管SX可以形成在另一半导体基底上，而不是在图2和图4A至图4C的半导体基底SUB上。也就是说，具有光电转换区PD和传输栅极的半导体基底可以与具有复位晶体管RX、驱动晶体管DX或选择晶体管SX的另一半导体基底一起形成垂直堆叠结构。垂直堆叠的两个半导体基底可以通过贯穿硅过孔(TSV，或“硅通孔”)结构或Cu到Cu(C2C)结构彼此电连接。这里，TSV结构可以是利用形成孔以穿透硅晶圆、在孔中形成穿透电极并将芯片堆叠的技术而形成的结构。C2C结构可以是通过将上芯片和下芯片的上金属彼此连接而不形成穿透硅晶圆的孔的技术而形成的结构。

参照图4A至图4C，每个像素中的半导体基底SUB的一部分或全部可以被深沟槽隔离件DTI环绕(即，围绕)。因为每个像素通过深沟槽隔离件DTI与邻近像素分离，所以可以能够防止在像素之间发生光学串扰和/或电串扰。

在与每个像素对应的半导体基底SUB的一部分中，第二杂质区PR2和第三杂质区PR3可以设置在垂直传输栅极VTG与浮置扩散区FD之间。由于这种结构，传输晶体管TX的栅电极可以在空间上与浮置扩散区FD间隔开，因此，可以能够减小第一电容Ctg和FD电容(Cfd)，并随之实现像素的高转换增益操作。半导体基底SUB可以连接到地接触件GND。

参照图4A，垂直传输栅极VTG可以在与每个像素对应的半导体基底SUB中形成为具有矩形形状或四边形形状。尽管垂直传输栅极VTG被示出为具有矩形形状，但垂直传输栅极VTG可以形成为具有倒圆的拐角或顶点，或者形成为具有椭圆形形状。垂直传输栅极VTG的剖面形状不限于这些示例，而是可以被不同地改变。

参照图4B，垂直传输栅极VTG的放置在半导体基底SUB的第一表面FRONT下方的下部部分可以设置为具有彼此间隔开的两个或更多个栅极结构。两个或更多个栅极结构可以共同连接到垂直传输栅极VTG的放置在半导体基底SUB的第一表面FRONT上的上部部分。也就是说，垂直传输栅极VTG可以在与每个像素对应的半导体基底SUB中包括彼此分离的两个或更多个栅极结构。垂直传输栅极VTG的将两个或更多个栅极结构连接的上部部分可以由与垂直传输栅极VTG的下部部分的材料相同或与接触金属的材料相同的材料形成，或者包括与垂直传输栅极VTG的下部部分的材料相同或与接触金属的材料相同的材料。

在第二杂质区PR2和第三杂质区PR3的每个中，杂质浓度可以是不均匀的。在这种情况下，第二杂质区PR2与第三杂质区PR3之间的边界可以表示其浓度具有第二杂质区PR2的在与垂直传输栅极VTG的下部部分相邻的位置处的浓度和第三杂质区PR3的在与浮置扩散区FD相邻的位置处的浓度的平均值的表面。从第二杂质区PR2的与两个垂直传输栅极VTG中的一个垂直传输栅极的下部部分相邻的表面到第二杂质区PR2与第三杂质区PR3之间的边界的最短距离(即，第二杂质区PR2的宽度DW1)可以比从浮置扩散区FD与第三杂质区PR3之间的界面到第二杂质区PR2与第三杂质区PR3之间的边界的最短距离(即，第三杂质区PR3的宽度DW2)长。

栅极结构之间的距离LT可以是设置在与每个像素对应的半导体基底SUB中的两个栅极结构之间在半导体基底SUB的第一表面FRONT上的最短距离。在栅极结构之间的距离LT小的情况下，由电场产生的影响可以增大，这可以使得能够改善像素的电荷传输性质。在根据实施例的图像传感器中，栅极结构之间的距离LT可以比像素长度LPIX的1/5小。

参照图4C，垂直传输栅极VTG可以是在与每个像素对应的半导体基底SUB的边缘区域处弯曲的呈“L”形状的图案。从第二杂质区PR2的与垂直传输栅极VTG相邻的表面到第二杂质区PR2与第三杂质区PR3之间的边界的最短距离(即，第二杂质区PR2的宽度LW1)可以比从第三杂质区PR3的与浮置扩散区FD相邻的表面到第二杂质区PR2与第三杂质区PR3之间的边界的最短距离(即，第三杂质区PR3的宽度LW2)长。

[不具有第一杂质区和第三杂质区的结构]

图5是示出根据实施例的像素的结构的剖视图。

参照图5，与图2中示出的像素相比，可以根据实施例而省略第一杂质区PR1和第三杂质区PR3。除此之外，与对应于图2的实施例和对应于图5的实施例一致的像素可以具有基本相同的剖面结构，因此，为了简洁描述，下面将描述与图2的结构不同的特征。

参照图5，图像传感器的像素可以包括半导体基底SUB、光电转换区PD、浮置扩散区FD、垂直传输栅极VTG和第二杂质区PR2。

第二杂质区PR2可以在半导体基底SUB中形成在第一表面FRONT附近以与垂直传输栅极VTG相邻。因为第二杂质区PR2位于光电转换区PD中产生的电荷的电流路径(P1和P2)上，所以电荷可以通过第二杂质区PR2从光电转换区PD移动到浮置扩散区FD。第一电流路径P1可以是电荷从光电转换区PD移动到半导体基底SUB的第一表面FRONT的垂直传导路径，第二电流路径P2可以是电荷从第二杂质区PR2移动到浮置扩散区FD的水平传导路径。

可以从图2中示出的像素结构省略第一杂质区PR1，并且半导体基底SUB可以在第二杂质区PR2下方(即，在第二杂质区PR2与光电转换区PD之间)与覆盖垂直传输栅极VTG的栅极绝缘层VTG_O接触。如果施加到垂直传输栅极VTG的传输栅极信号TG导通，则作为电子传导路径的沟道可以形成在半导体基底SUB的与垂直传输栅极VTG相邻的区域PB(在下文中，中间区)中。光电转换区PD中产生的电荷可以通过沟道移动到第二杂质区PR2。

可以从图2中示出的像素结构省略第三杂质区PR3，并且第二杂质区PR2和浮置扩散区FD可以彼此接触。在与半导体基底SUB的第一表面FRONT相邻的区域中，第二杂质区PR2可以设置在垂直传输栅极VTG与浮置扩散区FD之间。因此，可以使垂直传输栅极VTG和浮置扩散区FD彼此间隔开，并且可以能够减小作为垂直传输栅极VTG与浮置扩散区FD之间的电荷容量的第一电容Ctg。因此，可以能够降低FD电容Cfd，FD电容Cfd对应于由传输晶体管TX的栅电极产生的第一电容Ctg、由复位晶体管RX的栅电极产生的第二电容Crg、由连接到浮置扩散区FD的金属线和邻近金属线产生的第三电容Cmt以及由半导体基底SUB产生的第四电容Csub之和(即，Cfd＝Ctg+Crg+Cmt+Csub)。结果，可以在经由驱动晶体管DX的信号读取操作中以高转换增益操作像素。

当在半导体基底SUB的第一表面FRONT中观看时，可以从图5的像素省略图4A至图4C中示出的结构的第三杂质区PR3，并且第二杂质区PR2可以设置为与浮置扩散区FD接触。

[不具有第一杂质区和第三杂质区的结构中的像素操作]

图6是示出图5的电流路径P1-P2上的势能的由施加到垂直传输栅极的信号引起的变化的图。

参照图6，中间区PB可以是半导体基底SUB的位于第二杂质区PR2下方且与垂直传输栅极VTG相邻的区域。如果施加到垂直传输栅极VTG的传输栅极信号TG处于高状态，则光电转换区PD中产生的电荷可以通过形成在中间区PB上的沟道传输到第二杂质区PR2。

根据实施例的像素的操作可以包括三个操作：积分操作、垂直传输栅极导通(VTG导通)操作和垂直传输栅极截止(VTG截止)操作。

在积分操作中，传输栅极信号TG可以处于低状态，并且由光产生的电荷可以累积在光电转换区PD中。中间区PB可以包括具有与半导体基底SUB的导电类型相同的导电类型(例如，第一导电类型)的杂质。第一导电类型(例如，p型)杂质的掺杂浓度可以在第二杂质区PR2中比在中间区PB中低，并且在这种情况下，因为浮置扩散区FD掺杂有第二导电类型(例如，n型)杂质，所以中间区PB、第二杂质区PR2和浮置扩散区FD中的电子的电势能可以以列举的顺序形成双台阶形状。

在垂直传输栅极导通(VTG导通)操作中，传输栅极信号TG可以为高，并且光电转换区PD的电荷可以通过第一电流路径P1移动到第二杂质区PR2。因为第二杂质区PR2和中间区PB与垂直传输栅极VTG相邻设置，所以与邻近区域(例如，FD)中的电势能相比，第二杂质区PR2和中间区PB中的电势能可以受到传输栅极信号TG的极大影响。因此，当传输栅极信号TG处于高状态时，可以能够选择性地降低第二杂质区PR2和中间区PB中的电势。光电转换区PD、中间区PB和第二杂质区PR2中的电势能可以以列举的顺序形成双台阶形状。因此，光电转换区PD中产生的电荷可以传输到第二杂质区PR2。

垂直传输栅极截止(VTG截止)操作可以是这样的操作，在该操作中，传输栅极信号TG再次为低，并且第二杂质区PR2的电荷通过第二电流路径P2移动到浮置扩散区FD。每个区域中的电势能可以恢复到与积分操作中的电势能相同的水平。中间区PB、第二杂质区PR2和浮置扩散区FD中的电子的电势能可以以列举的顺序形成双台阶形状。因此，第二杂质区PR2的电荷可以移动到浮置扩散区FD。

[环型VTG的示例]

图7A是示出根据实施例的垂直传输栅极VTG形成为环形状的示例的像素剖视图。

图7B是示出在图7A的第一表面FRONT上观看的垂直传输栅极VTG、第二杂质区PR2和浮置扩散区FD的位置的平面图。

为了简洁描述，参照图2和图4A至图4C描述的元件可以由相同的附图标记标识，而不重复其重复描述。参照图7A和图7B，垂直传输栅极VTG可以形成在沟槽中，该沟槽形成在像素的边缘部分附近和半导体基底SUB的第一表面FRONT附近，并且该沟槽具有垂直(竖直)凹陷的环形状。第二杂质区PR2可以在被放置于半导体基底SUB的第一表面FRONT上的垂直传输栅极VTG围绕的内部区域中形成为具有环形状。浮置扩散区FD可以在呈环形状的第二杂质区PR2中(例如，在被呈环形状的第二杂质区PR2围绕的内部区域中)设置成与半导体基底SUB的第一表面FRONT相邻。

光电转换区PD中产生的电荷可以通过形成在中间区PB中的沟道传输到第二杂质区PR2，这里，可以通过施加到形成在像素的边缘部分中且与中间区PB相邻的垂直传输栅极VTG的电压来选择性地形成沟道。

[一个FD由多个像素共享的结构]

图8是示出根据实施例的图像传感器的像素的电路图。

参照图8，图像传感器的像素可以包括光电转换区PD、传输晶体管TX1至TX4、复位晶体管RX、驱动晶体管DX和选择晶体管SX，传输晶体管TX1至TX4被配置为响应于传输栅极信号TG而将光电转换区PD中的电荷传输到浮置扩散区FD，复位晶体管RX被配置为响应于复位栅极信号RG而将浮置扩散区FD复位，驱动晶体管DX被配置为产生与存储在浮置扩散区FD中的电荷的量对应的输出信号，选择晶体管SX被配置为响应于选择信号SEL而将输出信号输出到列线COL。

驱动晶体管DX的尺寸可能是极大地影响像素的性能的关键因素。驱动晶体管DX越大，噪声越好。为了在给定区域内增大驱动晶体管DX的尺寸，若干光电转换区(例如，PD1至PD4)和多个传输晶体管TX1至TX4可以被构造为共享一个浮置扩散区FD和一个驱动晶体管DX。在图8中，四个光电转换区PD1至PD4被示出为共享一个驱动晶体管DX，但在实施例中，共享驱动晶体管DX的光电转换区的数量可以大于或小于四。

FD电容(Cfd)可以被给出为由传输晶体管TX1至TX4的栅电极产生的第一电容(Ctg1+Ctg2+Ctg3+Ctg4)、由复位晶体管RX的栅电极产生的第二电容Crg、由连接到浮置扩散区FD的金属线和邻近金属线产生的第三电容Cmt以及由半导体基底SUB产生的第四电容Csub之和。在如图8中示出的若干传输晶体管TX1至TX4连接到一个浮置扩散区FD的情况下，第一电容(Ctg1+Ctg2+Ctg3+Ctg4)可能增大。因此，FD电容(Cfd)也可能增大，这可能使得难以在操作中实现高转换增益。将参照图9和图10A至图10C更详细地描述具有图8的共享浮置扩散区FD的结构但可以克服以上困难的一些实施例。

图9是根据实施例的(例如，图8的)像素组PXG的剖视图。

参照图9，图像传感器的像素可以包括半导体基底SUB、光电转换区PD、浮置扩散区FD、垂直传输栅极VTG和第二杂质区PR2。

在一些实施例中，与图2的实施例类似，第一杂质区PR1可以附加地设置在第二杂质区PR2下方，第三杂质区PR3可以附加地设置在第二杂质区PR2与垂直传输栅极VTG之间。

半导体基底SUB可以具有彼此相对的第一表面FRONT和第二表面BACK。半导体基底SUB可以掺杂有第一导电类型(例如，p型)的杂质(例如，硼(B))，并且与半导体基底SUB不同，浮置扩散区FD可以掺杂有具有第二导电类型(例如，n型)的杂质(例如，磷(P)或砷(As))。

光电转换区PD可以形成在半导体基底SUB中，光可以通过半导体基底SUB的第二表面BACK入射在光电转换区PD上。

光电转换区PD可以设置为使得由入射光在PN结区域中产生电荷(例如，光电荷)，并且将电荷累积在掺杂有第二导电类型(例如，n型)杂质的区域中。

垂直传输栅极VTG可以形成在从半导体基底SUB的第一表面FRONT垂直(竖直)凹陷到光电转换区PD的沟槽中。垂直传输栅极VTG的内部部分可以填充有金属材料或多晶硅，垂直传输栅极VTG的内部部分的表面可以被栅极绝缘层VTG_O环绕。像素可以通过垂直传输栅极VTG接收传输信号，并且可以响应于传输信号而通过第二杂质区PR2将光电转换区PD中产生的电荷传输到浮置扩散区FD。

第二杂质区PR2可以设置在垂直传输栅极VTG与浮置扩散区FD之间。在半导体基底SUB中，第二杂质区PR2可以与垂直传输栅极VTG的下部部分相邻。此外，第二杂质区PR2可以与半导体基底SUB的第一表面FRONT相邻，并且可以与垂直传输栅极VTG的上部部分相邻。因为第二杂质区PR2位于光电转换区PD中产生的电荷的电流路径(P1和P2)上，所以电荷可以通过第二杂质区PR2从光电转换区PD移动到浮置扩散区FD。

第二杂质区PR2可以设置在垂直传输栅极VTG与浮置扩散区FD之间。因此，可以使垂直传输栅极VTG和浮置扩散区FD彼此间隔开，并且可以能够降低作为垂直传输栅极VTG与浮置扩散区FD之间的电荷容量的第一电容Ctg。因此，可以能够降低FD电容Cfd，FD电容Cfd对应于由传输晶体管TX的栅电极产生的第一电容Ctg、由复位晶体管RX的栅电极产生的第二电容Crg、由连接到浮置扩散区FD的金属线和邻近金属线产生的第三电容Cmt以及由半导体基底产生的第四电容Csub之和(即，Cfd＝Ctg+Crg+Cmt+Csub)。结果，可以在经由驱动晶体管DX的信号读取操作中以高转换增益操作像素。

图像传感器的像素可以包括深沟槽隔离件DTI。在实施例中，深沟槽隔离件DTI可以从半导体基底SUB的第一表面FRONT延伸到特定深度，或者可以形成为从第一表面FRONT到第二表面BACK完全穿透半导体基底SUB。在另一实施例中，深沟槽隔离件DTI可以从半导体基底SUB的第二表面BACK延伸到特定深度，或者可以形成为完全穿透半导体基底SUB。深沟槽隔离件DTI可以包括第一隔离区DTI-S和第二隔离区DTI-C。详细地，形成在共享一个浮置扩散区FD的四个像素的边缘部分中的第一隔离区DTI-S可以形成为从第一表面FRONT到第二表面BACK完全穿透半导体基底SUB。形成在共享一个浮置扩散区的四个像素之间的第二隔离区DTI-C可以包括第一隔离部CP1和第二隔离部CP2，第一隔离部CP1从半导体基底SUB的第二表面BACK形成到与第一表面FRONT分离的一深度(见图10A、图10B和图10C)，第二隔离部CP2形成为从第二表面BACK到第一表面FRONT穿透半导体基底SUB(见图10A、图10B和图10C)。第二隔离区DTI-C的第一隔离部CP1可以具有与半导体基底SUB的第一表面FRONT间隔开的顶表面。

浮置扩散区FD可以形成在形成于四个像素之间的第一隔离部CP1的顶表面与半导体基底SUB的第一表面FRONT之间。光电转换区PD中产生的电荷可以通过垂直传输栅极VTG传输到浮置扩散区FD，然后可以存储在浮置扩散区FD中。可以通过掺杂第二导电类型(例如，n型)的杂质来形成浮置扩散区FD。四个像素可以共享一个浮置扩散区FD。

在实施例中，图像传感器的像素可以包括设置在半导体基底SUB的第二表面BACK上的滤色器CF和微透镜ML。替代滤色器CF或微透镜ML的纳米结构可以放置在半导体基底SUB的第二表面BACK上，以根据光的波长对光进行分离或引导。根据本实施例的像素中的一些几何特征(例如，第一长度L1和第二长度L2)可以与参照图2描述的实施例中的几何特征基本相同。

图10A、图10B和图10C是从半导体基底SUB的第一表面FRONT观看的具有图9的剖面结构的像素的平面图。

在实施例中，图8的复位晶体管RX、驱动晶体管DX或选择晶体管SX可以设置在图10A、图10B和图10C中示出的图像传感器的半导体基底SUB的第一表面FRONT上。

在另一实施例中，图8的复位晶体管RX、驱动晶体管DX或选择晶体管SX可以形成在另一半导体基底上，而不是在具有图10A、图10B和图10C的像素的半导体基底SUB上。例如，具有光电转换区PD和传输栅极的半导体基底以及具有复位晶体管RX、驱动晶体管DX或选择晶体管SX的另一半导体基底可以设置为形成垂直堆叠结构，并且可以彼此电连接。

参照图10A、图10B和图10C，形成在共享一个浮置扩散区FD的四个像素的边缘部分中的第一隔离区DTI-S可以形成为从第一表面FRONT到第二表面BACK完全穿透半导体基底SUB。形成在共享一个浮置扩散区的四个像素之间的第二隔离区DTI-C的一部分或全部可以局部地形成在从半导体基底SUB的第二表面BACK延伸到与第一表面FRONT分离的一深度的区域中。

第二杂质区PR2可以设置在垂直传输栅极VTG与浮置扩散区FD之间。由于这种结构，传输晶体管TX的栅电极可以在空间上与浮置扩散区FD间隔开，因此，可以能够减小第一电容Ctg和FD电容(Cfd)，并随之实现像素的高转换增益操作。

参照图10A，垂直传输栅极VTG和第二杂质区PR2可以单独地设置在每个像素区中。浮置扩散区FD可以在半导体基底SUB的位于第二隔离区DTI-C的第一隔离部CP1上的第一表面FRONT上与像素的垂直传输栅极VTG间隔开。像素的第二杂质区PR2可以通过第二隔离区DTI-C的第二隔离部CP2彼此间隔开。

参照图10B，垂直传输栅极VTG可以单独地设置在每个像素区中。浮置扩散区FD可以在半导体基底SUB的位于第二隔离区DTI-C的第一隔离部CP1上的第一表面FRONT上与像素的垂直传输栅极VTG间隔开。

第二杂质区PR2可以形成为具有在半导体基底SUB的第一表面FRONT附近环绕浮置扩散区FD的环形状。作为示例，一个第二杂质区PR2可以延伸到像素的垂直传输栅极VTG与浮置扩散区FD之间的区域中，并且可以被像素的垂直传输栅极VTG共享。第二杂质区PR2可以延伸到第二隔离区DTI-C的第一隔离部CP1上的区域。

参照图10C，与图4B的实施例类似，分别设置在像素中的垂直传输栅极VTG中的每个可以包括放置在半导体基底SUB的第一表面FRONT下方且彼此间隔开的两个或更多个栅极结构。在实施例中，如图10C中所示，像素的垂直传输栅极VTG中的每个可以包括两个栅极结构。两个或更多个栅极结构可以共同连接到垂直传输栅极VTG的放置在半导体基底SUB的第一表面FRONT上的上部部分。也就是说，垂直传输栅极VTG可以在与每个像素对应的半导体基底SUB中包括彼此分离的两个或更多个栅极结构。垂直传输栅极VTG的将两个或更多个栅极结构连接的上部部分可以由与垂直传输栅极VTG的下部部分的材料相同或与接触金属的材料相同的材料形成，或者包括与垂直传输栅极VTG的下部部分的材料相同或与接触金属的材料相同的材料。

浮置扩散区FD可以在半导体基底SUB的位于第二隔离区DTI-C的第一隔离部CP1上的第一表面FRONT上与像素的垂直传输栅极VTG间隔开。因此，在半导体基底SUB的第一表面FRONT附近，垂直传输栅极VTG中的每个可以被第一导电类型(例如，p型)的材料环绕。像素的第二杂质区PR2可以通过第二隔离区DTI-C的第二隔离部CP2彼此间隔开。

在每个像素区中的垂直传输栅极VTG的下部部分被划分为两个栅极结构的情况下，位于两个栅极结构之间的电荷传输区可以包括远离浮置扩散区FD的第一传输区TP1和靠近浮置扩散区FD的第二传输区TP2。彼此间隔开的两个栅极结构之间在第一传输区TP1处的距离可以比彼此间隔开的两个栅极结构之间在第二传输区TP2处的距离大。由于这种结构，在两个栅极结构之间的电场上可以存在空间变化，这可以使得电荷能够更容易地传输到浮置扩散区FD。第一传输区TP1中的第一导电类型(例如，p型)杂质的浓度可以比第二传输区TP2中的第一导电类型(例如，p型)杂质的浓度高。杂质浓度的这种差异也可以产生电场，因此，电荷可以更容易地传输到浮置扩散区FD。

[包括用于累加操作(cumulative addition operation)的累积器的图像传感器]

图11是示出根据一些实施例的图像传感器的框图。

参照图11，图像传感器100可以包括像素阵列110、行解码器120、模数转换器(ADC)130、输出缓冲器140、时序控制器150和累积器160。

像素阵列110可以包括多个单元像素112。在实施例中，单元像素112可以以矩阵形状布置。像素阵列110可以从行解码器120接收传感器像素驱动信号(例如，选择信号SEL、复位栅极信号RG和传输栅极信号TG)。像素阵列110可以由接收到的传感器像素驱动信号控制和操作，单元像素112中的每个可以将光学信号转换为电信号。此外，由单元像素112中的每个产生的电信号可以通过多条列线提供到模数转换器130。在其他实施例中，由单元像素112中的每个产生的电信号可以提供到与由每个像素或若干像素构成的每个组(cluster)连接的每个模数转换器130。

在实施例中，包括在像素阵列110中的多个单元像素112中的每个可以包括在空间上彼此间隔开的垂直传输栅极和浮置扩散区。浮置扩散区可以掺杂有第二导电类型(例如，n型)的杂质。掺杂有第一导电类型(例如，p型)的杂质的区域可以设置在垂直传输栅极与浮置扩散区之间。由于掺杂有第一导电类型(例如，p型)的杂质的区域，垂直传输栅极和浮置扩散区可以彼此间隔开，因此，可以降低FD电容(Cfd)。已经参照图1至图10C详细地描述了根据实施例的单元像素112中的每个的结构和操作。

行解码器120可以在时序控制器150的控制下选择像素阵列110的一个行。行解码器120可以产生用于选择多个行中的一个行的选择信号SEL。行解码器120可以以预定顺序激活用于与选择的行对应的单元像素的复位栅极信号RG和传输栅极信号TG。此后，从选择的行的单元像素112中的每个产生的复位电平信号、感测信号等可以被传递到模数转换器130。

模数转换器130可以将复位电平信号和感测信号转换为数字信号，然后可以输出转换出的数字信号。例如，模数转换器130可以被配置为以相关双采样方式对复位电平信号和感测信号执行采样操作，并将复位电平信号和感测信号转换为数字信号。为此，相关双采样器(CDS)可以进一步设置在模数转换器130的前端处。

在实施例中，当通过驱动晶体管来读出每个像素信号时，可以以极高的转换增益操作像素。在这种情况下，像素可以用作感测非常弱的光(例如，单个光子)并产生不同电平的电信号的光子计数像素。这里，模数转换器130可以接收按时间划分的小的感测信号，可以将按时间划分的小的感测信号转换为单元数字信号，然后可以输出单元数字信号。

在根据实施例的图像传感器中，浮置扩散区可以具有小的电荷容量，并且在这种情况下，可能难以通过单个读出操作产生完整的图像数据。累积器160可以包括存储器装置(例如，DRAM芯片或SRAM芯片)。累积器160可以从模数转换器130接收可比10位的数据小的单元数字信号，然后可以将单元数字信号存储在存储器装置中。此外，累积器160可以被配置为对存储器装置执行数字加法累积操作(digital additively-accumulatingoperation)，并且累积操作可以对多个单元数字信号进行重复以产生包含10位或更多位的数据的图像信号。例如，在单元数字信号是6位的数字信号并且图像信号是10位的数据的情况下，可以通过用2⁴个(16个)单元数字信号执行加法累积操作来产生图像信号。

输出缓冲器140可以被配置为对由累积器160提供的图像数据进行锁存和输出。在时序控制器150的控制下，输出缓冲器140可以临时存储从模数转换器130输出的图像数据，然后可以输出由列解码顺序地锁存的图像数据。

时序控制器150可以控制像素阵列110、行解码器120、模数转换器(ADC)130、输出缓冲器140、累积器160等。时序控制器150可以在图像传感器100的操作期间将控制信号(例如，时钟信号和时序控制信号)供应到像素阵列110、行解码器120、模数转换器(ADC)130、输出缓冲器140和累积器160。时序控制器150可以包括逻辑控制电路、锁相环(PLL)电路、时序控制电路、通信接口电路等。

[图像传感器的堆叠结构]

图12是示意性地示出根据实施例的图像传感器的堆叠结构的图。

参照图12，根据实施例的图像传感器可以包括第一层30、第二层40和第三层50。第一层30可以设置在第二层40上，第二层40可以设置在第三层50上。就此而言，第二层40可以设置在第一层30与第三层50之间。第一层30可以包括设置在半导体基底中的像素阵列110，第二层40可以包括第一逻辑区170-1。第三层50可以包括第二逻辑区170-2。

图像传感器可以是包括三个层(例如，30、40和50)的3堆叠图像传感器。

第一逻辑区170-1可以包括图11的模数转换器130。模数转换器130可以以阵列形状设置在与第一层30的像素阵列110垂直叠置的第一逻辑区170-1中。每个模数转换器130可以电连接到对应的像素，并且在实施例中，每个模数转换器130可以电连接到由以N×M矩阵形状布置的多个像素构成的一个组，其中，N和M中的每个是等于或大于二(2)的自然数。

第二逻辑区170-2可以被配置为执行图像信号处理，以将图11的图像数据改变为适合于显示的类型的数据和/或从图11的图像数据获得更好图像质量的数据。

累积器160可以放置在第一逻辑区170-1或第二逻辑区170-2中。在累积器160放置在第一逻辑区170-1中的情况下，可以能够确保第三层50的第二逻辑区170-2中的将用于设置图像信号处理电路的空间。这可以使得能够实现复杂的或各种各样的图像信号处理操作。在累积器160放置在第二逻辑区170-2中的情况下，可以能够确保第二层40的第一逻辑区170-1中的将用于设置模数转换器130的空间。因此，可以能够将一个模数转换器连接到由较少的像素构成的组中的对应的组。结果，可以能够实现图像传感器的高速操作。

在根据实施例的图像传感器中，像素可以设置为包括在空间上彼此间隔开的垂直传输栅极(VTG)和浮置扩散区(FD)，这可以使得能够减小垂直传输栅极与浮置扩散区之间的寄生电容，从而实现高转换增益(HCG)。因此，即使当浮置扩散区中的电荷量的变化(ΔQfd)小时，也可以以精确的方式执行图像信号感测操作。也就是说，当根据噪声来看时，可以能够改善在屏幕上随机地发生而与像素的位置无关的随机噪声(RN)。

在一些示例实施例中，由块(框)表示的组件(诸如图11中示出的组件)中的每个可以实现为执行根据示例实施例的上述各个功能的各种数量的硬件、软件和/或固件结构。例如，这些组件中的至少一个可以包括可通过一个或更多个微处理器或其他控制设备的控制而执行各个功能的各种硬件组件(包括数字电路、可编程或不可编程的逻辑器件或阵列、专用集成电路(ASIC)、晶体管、电容器、逻辑门、或者使用诸如存储器、处理器、逻辑电路、查找表等的直接电路(direct circuit)结构的其他电路)。此外，这些组件中的至少一个可以包括包含用于执行指定逻辑功能的一个或更多个可执行指令且由一个或更多个微处理器或其他控制设备执行的模块、程序或部分代码。此外，这些组件中的至少一个还可以包括执行各个功能的处理器(诸如，中央处理单元(CPU))、微处理器等，或者可以由执行各个功能的处理器(诸如，中央处理单元(CPU))、微处理器等实现。示例实施例的功能方面可以以在一个或更多个处理器上执行的算法实现。此外，由块(框)或处理步骤表示的组件、元件、模块或单元可以采用用于电子设备配置、信号处理和/或控制、数据处理等的任何数量的相关领域技术。

尽管已经具体地示出和描述了实施例的方面，但本领域普通技术人员将理解的是，在不脱离所附权利要求的精神和范围的情况下，可以在其中做出形式和细节上的变化。

Claims (20)

1.一种图像传感器，所述图像传感器包括：

半导体基底，包括彼此相对的第一表面和第二表面；

光电转换区，位于半导体基底中；

垂直传输栅极，从第一表面朝向光电转换区延伸到半导体基底中；

浮置扩散区，设置在半导体基底中，与垂直传输栅极间隔开，并且为n型杂质区；以及

第二杂质区，设置在垂直传输栅极与浮置扩散区之间，并且为p型杂质区。

2.根据权利要求1所述的图像传感器，所述图像传感器还包括位于第二杂质区与浮置扩散区之间的第三杂质区，

其中，第三杂质区的p型杂质浓度比第二杂质区的p型杂质浓度低，并且

其中，第二杂质区的宽度大于第三杂质区的宽度。

3.根据权利要求1所述的图像传感器，所述图像传感器还包括：

第一接触金属，位于垂直传输栅极上；

第二接触金属，位于浮置扩散区上；以及

深沟槽隔离件，平行地延伸，并且限定像素区，

其中，从第一接触金属的中心轴到第二接触金属的中心轴的距离大于像素长度的1/3，像素长度是深沟槽隔离件之间的距离。

4.根据权利要求1所述的图像传感器，所述图像传感器还包括第一杂质区，第一杂质区设置在光电转换区与第二杂质区之间并与垂直传输栅极相邻，

其中，第一杂质区的p型杂质浓度比第二杂质区的p型杂质浓度高，并且

其中，第二杂质区的高度比第一杂质区的高度高。

5.根据权利要求1所述的图像传感器，所述图像传感器还包括：

第一接触金属，位于垂直传输栅极上；以及

第二接触金属，位于浮置扩散区上，

其中，从垂直传输栅极的上部部分的边缘到第二接触金属的中心轴的距离大于从垂直传输栅极的下部部分的中心轴到垂直传输栅极的上部部分的边缘的距离的1/2。

6.根据权利要求1所述的图像传感器，其中，在单个像素区中，垂直传输栅极的下部部分包括多个栅极结构。

7.根据权利要求6所述的图像传感器，所述图像传感器还包括平行地延伸并界定像素区的深沟槽隔离件，

其中，所述多个栅极结构中的两个栅极结构之间的距离比像素长度的1/5短，像素长度是深沟槽隔离件之间的距离。

8.根据权利要求1所述的图像传感器，其中，垂直传输栅极在平面图中呈L形状。

9.根据权利要求1所述的图像传感器，其中，垂直传输栅极在平面图中呈环形状，并且

其中，浮置扩散区被呈环形状的垂直传输栅极环绕。

10.一种图像传感器，所述图像传感器包括：

半导体基底，包括彼此相对的第一表面和第二表面；

第一像素至第四像素，由半导体基底中的深沟槽隔离件界定；

第一光电转换区至第四光电转换区，分别位于第一像素至第四像素中；

第一垂直传输栅极至第四垂直传输栅极，分别设置在第一像素至第四像素中并且从第一表面朝向第一光电转换区至第四光电转换区延伸到半导体基底中；

第二杂质区，位于半导体基底中，与第一垂直传输栅极至第四垂直传输栅极相邻，并且为p型杂质区；以及

公共浮置扩散区，与第一垂直传输栅极至第四垂直传输栅极间隔开且使第二杂质区置于公共浮置扩散区与第一垂直传输栅极至第四垂直传输栅极之间。

11.根据权利要求10所述的图像传感器，其中，深沟槽隔离件包括第一隔离部和第二隔离部，第一隔离部具有与第一表面间隔开的顶表面，第二隔离部延伸到半导体基底中，并且

其中，公共浮置扩散区在第一隔离部上与第一表面相邻。

12.根据权利要求11所述的图像传感器，其中，第二杂质区包括多个第二杂质区，所述多个第二杂质区彼此间隔开且使深沟槽隔离件的第二隔离部置于所述多个第二杂质区之间。

13.根据权利要求11所述的图像传感器，其中，第二杂质区延伸到位于深沟槽隔离件的第一隔离部上的区域。

14.根据权利要求12所述的图像传感器，其中，在每个像素中，第一垂直传输栅极包括下部部分，所述下部部分位于半导体基底的第一表面下方并被划分为多个栅极结构。

15.根据权利要求14所述的图像传感器，所述图像传感器还包括第一传输区和第二传输区，第一传输区设置在所述多个栅极结构之间，第二传输区设置在第一传输区与公共浮置扩散区之间，

其中，所述多个栅极结构之间在第一传输区中的距离大于所述多个栅极结构之间在第二传输区中的距离。

16.根据权利要求14所述的图像传感器，所述图像传感器还包括第一传输区和第二传输区，第一传输区设置在所述多个栅极结构之间，第二传输区设置在第一传输区与公共浮置扩散区之间，

其中，第一传输区的p型杂质浓度比第二传输区的p型杂质浓度高。

17.一种图像传感器，所述图像传感器包括：

半导体基底，包括多个像素，所述多个像素以矩阵布置并被配置为产生电信号；

模数转换器，被配置为将电信号转换为数字信号；以及

累积器，被配置为对数字信号执行加法累积操作以产生图像信号，

其中，所述多个像素中的每个像素包括：

垂直传输栅极，从半导体基底的第一表面朝向半导体基底中的光电转换区延伸；以及

浮置扩散区，与垂直传输栅极间隔开，并且为n型杂质区。

18.根据权利要求17所述的图像传感器，所述图像传感器还包括第二杂质区，第二杂质区位于垂直传输栅极与浮置扩散区之间且为p型杂质区。

19.根据权利要求17所述的图像传感器，其中，所述图像传感器包括：

第一层，包括半导体基底；

第二层，包括模数转换器；以及

第三层，包括逻辑电路，逻辑电路被配置为执行图像信号处理操作，

其中，第二层设置在第一层与第三层之间。

20.根据权利要求19所述的图像传感器，其中，第三层包括累积器。