KR20180100458A - 수직 적층형 이미지 센서 - Google Patents
수직 적층형 이미지 센서 Download PDFInfo
- Publication number
- KR20180100458A KR20180100458A KR1020187025279A KR20187025279A KR20180100458A KR 20180100458 A KR20180100458 A KR 20180100458A KR 1020187025279 A KR1020187025279 A KR 1020187025279A KR 20187025279 A KR20187025279 A KR 20187025279A KR 20180100458 A KR20180100458 A KR 20180100458A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- photodiode
- image sensor
- transistor array
- transfer
- Prior art date
Links
- 238000012546 transfer Methods 0.000 claims abstract description 237
- 238000003860 storage Methods 0.000 claims abstract description 158
- 238000009792 diffusion process Methods 0.000 claims description 118
- 238000000034 method Methods 0.000 claims description 104
- 238000004891 communication Methods 0.000 claims description 60
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 44
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 230000005540 biological transmission Effects 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 63
- 230000010354 integration Effects 0.000 description 50
- 239000010410 layer Substances 0.000 description 41
- 229910052710 silicon Inorganic materials 0.000 description 38
- 239000010703 silicon Substances 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 36
- 239000000758 substrate Substances 0.000 description 23
- 230000008569 process Effects 0.000 description 22
- 241000724291 Tobacco streak virus Species 0.000 description 19
- 230000035945 sensitivity Effects 0.000 description 19
- 230000008859 change Effects 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 17
- 206010057190 Respiratory tract infections Diseases 0.000 description 16
- 238000005096 rolling process Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 230000003287 optical effect Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 8
- 238000012545 processing Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 238000012360 testing method Methods 0.000 description 8
- 238000002156 mixing Methods 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 238000000407 epitaxy Methods 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 5
- 239000011358 absorbing material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 230000003667 anti-reflective effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005496 eutectics Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000003826 tablet Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- 241001428800 Cell fusing agent virus Species 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003530 single readout Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14654—Blooming suppression
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H04N9/045—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
- H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
- H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
- H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
Abstract
포토다이오드 칩 및 트랜지스터 어레이 칩을 갖는 수직으로 적층된 이미지 센서. 포토다이오드 칩은 적어도 하나의 포토다이오드를 포함하며, 전송 게이트가 포토다이오드 칩의 상부 표면으로부터 수직으로 연장된다. 이미지 센서는 포토다이오드 칩의 상부 상에 적층된 트랜지스터 어레이 칩을 추가로 포함한다. 트랜지스터 어레이 칩은 제어 회로 및 스토리지 노드들을 포함한다. 이미지 센서는 트랜지스터 어레이 칩 상에 수직으로 적층된 로직 칩을 추가로 포함한다. 전송 게이트는 적어도 하나의 포토다이오드로부터 트랜지스터 어레이 칩으로 데이터를 전달하며, 로직 칩은 수직 전송 게이트, 리셋 게이트, 소스 팔로워 게이트 및 행 선택 게이트를 선택적으로 활성화시킨다.
Description
관련 출원에 대한 상호참조
본 특허 협력 조약 특허 출원은 2013년 1월 31일자로 출원되고 발명의 명칭이 "Vertically Stacked Image Sensor"인 미국 가특허 출원 제13/756,459호에 대한 우선권을 주장하며, 그 전문이 참조로서 본 명세서에 포함된다.
기술분야
본 발명은 일반적으로 전자 디바이스, 더욱 상세하게는 전자 디바이스용 이미지 센서에 관한 것이다.
카메라 및 다른 이미지 기록 디바이스들은 종종 하나 이상의 이미지 센서, 예컨대, CCD(charged-coupled device) 센서 또는 CMOS(complementary metal―oxide―semiconductor) 이미지 센서를 사용한다. 전형적인 CMOS 이미지 센서는 픽셀들의 2차원 어레이를 포함할 수 있는데, 이때 각 픽셀은 포토다이오드와 같은 포토 검출기, 및 각 픽셀을 활성화시키기 위한 하나 이상의 트랜지스터를 포함할 수 있다. 이미지 센서는 롤링 셔터 구성(rolling shutter configuration) 또는 글로벌 셔터 구성(global shutter configuration)으로 구현될 수 있다.
롤링 셔터에서, 이미지 센서 내의 픽셀들 각각은 행 단위로 광을 캡처하고, 이어서 캡처된 광은 행 단위로 프로세서로 판독된다. 이러한 구성에서, 첫 번째 픽셀 행이 장면(scene)으로부터 광을 캡처할 때와 마지막 픽셀 행이 장면으로부터 광을 캡처할 때 사이에 시간 지연이 있을 수 있다. 따라서, 첫 번째 픽셀 행과 마지막 픽셀 행 사이에서 장면 내의 움직임이 있으면, 움직임은 흐릿한 라인들 또는 다른 모션 아티팩트들로서 캡처될 수 있다. 글로벌 셔터에서, 픽셀들 각각은 동시에 광을 캡처하고(즉, 동일한 집적 기간(integration period)을 가짐), 이어서 픽셀들은 픽셀들이 프로세서에 의해 판독될 수 있을 때까지 광을 스토리지 컴포넌트로 전송한다. 글로벌 셔터 구성에서, 픽셀들 각각은 정확히 동시에 광을 캡처하므로 롤링 셔터보다 모션이 더 잘 캡처되고 이미지로 재생된다. 그러나, 이러한 구성에서, 이미지 센서는 일반적으로 각 픽셀에 대한 스토리지 공간을 포함해야만 하고, 이는 해상도의 감소 또는 이미지 센서를 위한 크기의 증가를 필요로 할 수 있다.
예를 들면, 이미지 센서의 해상도는 전형적으로 픽셀들의 수에 좌우되는데, 픽셀들의 수가 더 많으면 이미지 센서의 해상도는 더 높다. 그러나, 해상도가 증가됨에 따라, 종종 이미지 센서 다이의 크기도 증가한다. 글로벌 셔터 구성에서 이미지 센서들의 크기의 증가는 특히 사실이고, 이때 각 픽셀은 광 캡처 요소(예컨대, 포토다이오드) 및 스토리지 컴포넌트를 포함한다. 따라서, 글로벌 셔터 구현을 통합하는 이미지 셔터들은 일반적으로 동일한 크기의 롤링 셔터 이미지 센서보다 낮은 해상도를 갖는다.
추가적으로, 많은 이미지 센서들은 더 작은 크기를 갖도록 증가된 해상도를 희생할 수 있다. 예를 들면, 많은 휴대용 전자 디바이스, 예컨대 셀룰러 폰, 태블릿 컴퓨터 등은 카메라를 포함할 수 있지만 카메라의 이미지 센서는 가능한 한 작게 설계될 수 있다. 따라서, 휴대용 디바이스를 위한 많은 카메라들은 그것들이 가능한 한 작게 될 수 있도록 감소된 해상도를 갖는 이미지 센서들을 가질 수 있다.
본 개시 내용의 예들은 전자 디바이스용 이미지 센서일 수 있다. 이미지 센서는 포토다이오드 칩과 트랜지스터 어레이 칩 사이에서 분할된 픽셀 어레이를 포함한다. 포토다이오드 칩은 광을 수광하기 위한 적어도 하나의 포토다이오드 또는 포토게이트를 포함한다. 일부 실시예에서, 전송 게이트(transfer gate)는 포토다이오드 칩의 상부 표면으로부터 수직으로 연장된다. 이미지 센서는 포토다이오드 칩과 통신하는 트랜지스터 어레이 칩을 추가로 포함한다. 트랜지스터 어레이 칩은 적어도 하나의 포토다이오드와 통신하는 플로팅 확산 노드(floating diffusion node), 적어도 하나의 포토다이오드와 통신하는 리셋 게이트, 플로팅 확산 노드와 통신하는 소스 팔로워 게이트(source follower gate), 및 소스 팔로워 게이트 및 플로팅 확산 노드와 통신하는 행 선택 게이트를 포함한다. 이미지 센서는 트랜지스터 어레이 칩에 동작 가능하게 접속되고 그와 통신하는 로직 칩을 추가로 포함한다. 전송 게이트는 적어도 하나의 포토다이오드로부터 트랜지스터 어레이 칩로 데이터를 전달하며, 로직 칩은 수직 전송 게이트, 리셋 게이트, 소스 팔로워 게이트 및 행 선택 게이트를 선택적으로 활성화시킨다.
본 개시 내용의 다른 예들은 모바일 전자 디바이스일 수 있다. 모바일 전자 디바이스는, 프로세서, 프로세서와 통신하는 디스플레이 스크린, 프로세서 및 디스플레이 스크린과 통신하는 메모리 컴포넌트, 및 프로세서와 통신하는 적어도 하나의 카메라를 포함한다. 적어도 하나의 카메라는 렌즈 및 렌즈와 광학 통신하는 적어도 하나의 이미지 센서를 포함하며, 이미지 센서는 제어 회로 칩, 포토다이오드 칩 및 로직 칩을 포함하는 3-칩 수직 스택(three chip vertical stack)을 포함한다.
본 개시 내용의 또 다른 예들은 수직 및/또는 측방향 전송 게이트를 포함하는 이미지 센서를 포함한다. 이러한 실시예들에서, 이미지 센서는 하나 이상의 공유형 픽셀, 픽셀 아키텍처 내의 하나 이상의 게이트를 위한 상이한 도핑, 및 집적에 걸쳐 변화하는 전하 전송을 포함할 수 있다.
도 1a는 하나 이상의 카메라를 포함하는 전자 디바이스의 전면 사시도이다.
도 1b는 도 1a의 전자 디바이스의 후면 사시도이다.
도 2는 도 1a의 전자 디바이스의 단순 블록도이다.
도 3은 도 1a에서 선 3-3을 따라 취한 도 1a의 전자 디바이스의 단면도이다.
도 4a는 전자 디바이스의 카메라용 이미지 센서 아키텍처의 단순화된 도면이다.
도 4b는 단일 픽셀을 예시하는 도 4a의 픽셀 아키텍처의 확대도이다.
도 5는 도 4a의 픽셀의 단순 개략도이다.
도 6은 수직 전송 게이트를 예시하는 도 5의 픽셀의 개략도이다.
도 7은 포토다이오드 칩과 트랜지스터 어레이 칩 사이에 연장되는 수직 전송 게이트를 예시하는 도 6의 개략적인 블록도이다.
도 8은 포토다이오드 칩, 트랜지스터 어레이 칩 및 로직 칩을 포함하는 칩 스택을 예시하는 이미지 센서의 단순 블록도이다.
도 9a는 이미지 센서, 및 특히 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 전송 게이트의 단순화된 구조체를 예시하는 블록도이다.
도 9b는 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 전송 게이트를 예시하는 4개의 픽셀을 갖는 픽셀 셀을 위한 단순화된 구조체를 예시하는 블록도이다.
도 10은 도 9a에서 선 10-10을 따라 취한 전송 게이트의 단면도이다.
도 11은 포토다이오드 칩과, 포토다이오드 칩 상의 스토리지 게이트를 포함하는 트랜지스터 어레이 칩 상의 픽셀의 단순화된 도면이다.
도 12a는 공유형 제어 회로를 갖는 픽셀 셀의 단순 개략도이다.
도 12b는 도 12a의 공유형 아키텍처를 포함하는 이미지 센서의 단순화된 단면도이다.
도 12c는 플로팅 확산 노드를 공유하는 4개의 픽셀을 포함하는 단색 모드 이미지 센서를 위한 픽셀 공유 아키텍처의 단순 개략도이다.
도 12d는 글로벌 셔터 단색 모드 이미지 센서를 구현하기 위한 픽셀 공유 아키텍처의 단순 개략도이다.
도 12e는 듀얼 모드 이미지 센서를 동작시키는 방법을 예시하는 흐름도이다.
도 13은 다수의 제어 경로를 포함하는 공유형 픽셀 아키텍처의 다른 예의 단순 개략도이다.
도 14는 조정 가능한 변환 이득을 갖는 플로팅 확산 노드를 포함하는 공유형 아키텍처를 갖는 이미지 센서의 단순 개략도이다.
도 15a는 공유형 제어 회로 및 글로벌 셔터 구성을 갖는 픽셀 셀의 단순 개략도이다.
도 15b는 글로벌 셔터 공유형 아키텍처 구성의 단순 개략도이다.
도 15c는 각 픽셀용 스토리지 노드들 및 조정 가능한 변환 이득을 포함하는 공유형 픽셀 아키텍처의 다른 예를 예시한다.
도 16a는 효과적인 글로벌 셔터 구성을 포함하는 4개의 픽셀 셀의 단순 개략도이다.
도 16b는 도 16a의 개략도를 위한 타이밍도이다.
도 17a는 2개의 픽셀 혼합 구성을 포함하는 이미지 센서의 단순 개략도이다.
도 17b는 4개의 또는 4-픽셀 혼합 구성의 단순 개략도이다.
도 18은 3-칩 적층형 어레이를 포함하는 이미지 센서를 예시하는 단순화된 도면이다.
도 19a는 초기에 서로 접속된 후의 트랜지스터 어레이 칩 및 포토다이오드 칩을 예시하는 단순 블록도이다.
도 19b는 트랜지스터 어레이 칩이 박형화(thin)된 후의, 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 블록도이다.
도 19c는 로직 칩에 동작 가능하게 접속된 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 블록도이다.
도 19d는 포토다이오드 칩이 박형화된 후의 서로 동작 가능하게 접속된 트랜지스터 어레이 칩, 로직 칩 및 포토다이오드 칩의 단순 블록도이다.
도 20은 이미지 센서를 위한 제조 공정의 제1 예를 예시하는 흐름도이다.
도 21a는 서로 동작 가능하게 접속된 후의 트랜지스터 어레이 칩 및 로직 칩을 예시하는 단순 블록도이다.
도 21b는 트랜지스터 어레이 칩이 박형화된, 서로 동작 가능하게 접속된 로직 칩 및 트랜지스터 어레이 칩을 예시하는 단순 블록도이다.
도 21c는 포토다이오드 칩에 동작 가능하게 접속된 로직 칩 및 트랜지스터 어레이 칩을 예시하는 단순 블록도이다.
도 21d는 포토다이오드 칩이 박형화된, 서로 동작 가능하게 접속된 로직칩, 트랜지스터 어레이 칩 및 포토다이오드 칩을 예시하는 단순 블록도이다.
도 21e는 포토다이오드 칩, 트랜지스터 어레이 칩 및 로직 칩을 포함하는 이미지 센서 스택의 단순 블록도이다.
도 22는 이미지 센서를 위한 제조 공정의 제2 예를 예시하는 흐름도이다.
도 23a는 4-칩 스택을 포함하는 이미지 센서를 예시하는 단순 블록도이다.
도 23b는 4-칩 스택을 포함하는 이미지 센서의 다른 예를 예시하는 단순 블록도이다.
도 24a는 칩 간 접속(inter-chip connection)들을 위한 상이하게 도핑된 접촉부들을 포함하는 픽셀 회로의 단순 개략도이다.
도 24b는 제1 및 제2 쇼트키 접촉부 및 링 게이트 구조체를 예시하는 도 24a의 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 단면도이다.
도 24c는 도 24b의 포토다이오드 칩의 평면도이다.
도 25a는 칩 간 접촉부들을 위한 얕은 도핑 영역들을 포함하는 픽셀 회로의 단순 개략도이다.
도 25b는 도 25a의 회로를 위한 도핑 스킴(doping scheme)을 예시하는 단순 블록도이다.
도 25b는 도 25a의 회로를 위한 도핑 스킴을 예시하는 단순 블록도이다.
도 26a는 트랜지스터 어레이 칩 상에 위치설정된 스토리지 노드를 포함하는 픽셀 회로의 단순 개략도이다.
도 26b는 차광부를 포함하는 트랜지스터 어레이 칩으로 적층된 포토다이오드 칩을 예시하는 도면이다.
도 26c는 복수의 차광 층을 포함하는 트랜지스터 어레이 칩으로 적층된 포토다이오드 칩을 예시하는 도면이다.
도 27은 동적으로 조정 가능한 풀 웰 용량(full well capacity)을 갖는 이미지 센서의 픽셀에 대한 예시적인 개략도를 예시한다.
도 28은 이미지 센서의 하나 이상의 포토다이오드를 위한 풀 웰 용량을 조정하기 위한 방법을 예시하는 흐름도이다.
도 1b는 도 1a의 전자 디바이스의 후면 사시도이다.
도 2는 도 1a의 전자 디바이스의 단순 블록도이다.
도 3은 도 1a에서 선 3-3을 따라 취한 도 1a의 전자 디바이스의 단면도이다.
도 4a는 전자 디바이스의 카메라용 이미지 센서 아키텍처의 단순화된 도면이다.
도 4b는 단일 픽셀을 예시하는 도 4a의 픽셀 아키텍처의 확대도이다.
도 5는 도 4a의 픽셀의 단순 개략도이다.
도 6은 수직 전송 게이트를 예시하는 도 5의 픽셀의 개략도이다.
도 7은 포토다이오드 칩과 트랜지스터 어레이 칩 사이에 연장되는 수직 전송 게이트를 예시하는 도 6의 개략적인 블록도이다.
도 8은 포토다이오드 칩, 트랜지스터 어레이 칩 및 로직 칩을 포함하는 칩 스택을 예시하는 이미지 센서의 단순 블록도이다.
도 9a는 이미지 센서, 및 특히 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 전송 게이트의 단순화된 구조체를 예시하는 블록도이다.
도 9b는 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 전송 게이트를 예시하는 4개의 픽셀을 갖는 픽셀 셀을 위한 단순화된 구조체를 예시하는 블록도이다.
도 10은 도 9a에서 선 10-10을 따라 취한 전송 게이트의 단면도이다.
도 11은 포토다이오드 칩과, 포토다이오드 칩 상의 스토리지 게이트를 포함하는 트랜지스터 어레이 칩 상의 픽셀의 단순화된 도면이다.
도 12a는 공유형 제어 회로를 갖는 픽셀 셀의 단순 개략도이다.
도 12b는 도 12a의 공유형 아키텍처를 포함하는 이미지 센서의 단순화된 단면도이다.
도 12c는 플로팅 확산 노드를 공유하는 4개의 픽셀을 포함하는 단색 모드 이미지 센서를 위한 픽셀 공유 아키텍처의 단순 개략도이다.
도 12d는 글로벌 셔터 단색 모드 이미지 센서를 구현하기 위한 픽셀 공유 아키텍처의 단순 개략도이다.
도 12e는 듀얼 모드 이미지 센서를 동작시키는 방법을 예시하는 흐름도이다.
도 13은 다수의 제어 경로를 포함하는 공유형 픽셀 아키텍처의 다른 예의 단순 개략도이다.
도 14는 조정 가능한 변환 이득을 갖는 플로팅 확산 노드를 포함하는 공유형 아키텍처를 갖는 이미지 센서의 단순 개략도이다.
도 15a는 공유형 제어 회로 및 글로벌 셔터 구성을 갖는 픽셀 셀의 단순 개략도이다.
도 15b는 글로벌 셔터 공유형 아키텍처 구성의 단순 개략도이다.
도 15c는 각 픽셀용 스토리지 노드들 및 조정 가능한 변환 이득을 포함하는 공유형 픽셀 아키텍처의 다른 예를 예시한다.
도 16a는 효과적인 글로벌 셔터 구성을 포함하는 4개의 픽셀 셀의 단순 개략도이다.
도 16b는 도 16a의 개략도를 위한 타이밍도이다.
도 17a는 2개의 픽셀 혼합 구성을 포함하는 이미지 센서의 단순 개략도이다.
도 17b는 4개의 또는 4-픽셀 혼합 구성의 단순 개략도이다.
도 18은 3-칩 적층형 어레이를 포함하는 이미지 센서를 예시하는 단순화된 도면이다.
도 19a는 초기에 서로 접속된 후의 트랜지스터 어레이 칩 및 포토다이오드 칩을 예시하는 단순 블록도이다.
도 19b는 트랜지스터 어레이 칩이 박형화(thin)된 후의, 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 블록도이다.
도 19c는 로직 칩에 동작 가능하게 접속된 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 블록도이다.
도 19d는 포토다이오드 칩이 박형화된 후의 서로 동작 가능하게 접속된 트랜지스터 어레이 칩, 로직 칩 및 포토다이오드 칩의 단순 블록도이다.
도 20은 이미지 센서를 위한 제조 공정의 제1 예를 예시하는 흐름도이다.
도 21a는 서로 동작 가능하게 접속된 후의 트랜지스터 어레이 칩 및 로직 칩을 예시하는 단순 블록도이다.
도 21b는 트랜지스터 어레이 칩이 박형화된, 서로 동작 가능하게 접속된 로직 칩 및 트랜지스터 어레이 칩을 예시하는 단순 블록도이다.
도 21c는 포토다이오드 칩에 동작 가능하게 접속된 로직 칩 및 트랜지스터 어레이 칩을 예시하는 단순 블록도이다.
도 21d는 포토다이오드 칩이 박형화된, 서로 동작 가능하게 접속된 로직칩, 트랜지스터 어레이 칩 및 포토다이오드 칩을 예시하는 단순 블록도이다.
도 21e는 포토다이오드 칩, 트랜지스터 어레이 칩 및 로직 칩을 포함하는 이미지 센서 스택의 단순 블록도이다.
도 22는 이미지 센서를 위한 제조 공정의 제2 예를 예시하는 흐름도이다.
도 23a는 4-칩 스택을 포함하는 이미지 센서를 예시하는 단순 블록도이다.
도 23b는 4-칩 스택을 포함하는 이미지 센서의 다른 예를 예시하는 단순 블록도이다.
도 24a는 칩 간 접속(inter-chip connection)들을 위한 상이하게 도핑된 접촉부들을 포함하는 픽셀 회로의 단순 개략도이다.
도 24b는 제1 및 제2 쇼트키 접촉부 및 링 게이트 구조체를 예시하는 도 24a의 트랜지스터 어레이 칩 및 포토다이오드 칩의 단순 단면도이다.
도 24c는 도 24b의 포토다이오드 칩의 평면도이다.
도 25a는 칩 간 접촉부들을 위한 얕은 도핑 영역들을 포함하는 픽셀 회로의 단순 개략도이다.
도 25b는 도 25a의 회로를 위한 도핑 스킴(doping scheme)을 예시하는 단순 블록도이다.
도 25b는 도 25a의 회로를 위한 도핑 스킴을 예시하는 단순 블록도이다.
도 26a는 트랜지스터 어레이 칩 상에 위치설정된 스토리지 노드를 포함하는 픽셀 회로의 단순 개략도이다.
도 26b는 차광부를 포함하는 트랜지스터 어레이 칩으로 적층된 포토다이오드 칩을 예시하는 도면이다.
도 26c는 복수의 차광 층을 포함하는 트랜지스터 어레이 칩으로 적층된 포토다이오드 칩을 예시하는 도면이다.
도 27은 동적으로 조정 가능한 풀 웰 용량(full well capacity)을 갖는 이미지 센서의 픽셀에 대한 예시적인 개략도를 예시한다.
도 28은 이미지 센서의 하나 이상의 포토다이오드를 위한 풀 웰 용량을 조정하기 위한 방법을 예시하는 흐름도이다.
개요
본 개시 내용은 카메라 및 다른 전자 디바이스용 이미지 센서의 형태를 취할 수 있다. 본 개시 내용의 많은 실시예들은 이미지 센서 내의 포토다이오드들과 이러한 포토다이오드들용 판독 회로 사이에 통신하는 전송 게이트를 갖는 이미지 센서를 포함한다. 일부 실시예에서, 전송 게이트는 수직으로 배향될 수 있으며(하기에 더욱 상세하게 논의되는 바와 같음), 다른 실시예들에서, 전송 게이트는 측방향으로 배향될 수 있다. 전송 게이트의 배향은 구현될 원하는 실시예, 및 이미지 센서의 원하는 크기, 형상 및 기능에 기초하여 선택될 수 있다.
일부 실시예에서, 이미지 센서는, 함께 적층되며 수직 게이트 구조체와 상호접속된 2개 이상의 칩을 갖는 픽셀 어레이를 포함할 수 있다. 다시 말하면, 픽셀 어레이는 2개의 칩, 예를 들면 포토다이오드들을 갖는 하나의 칩, 및 판독 회로와 트랜지스터 어레이를 갖는 다른 칩으로 분할될 수 있다. 예를 들면, 제1 칩은 우선 포토다이오드를 포함할 수 있으며, 제1 칩 상에 수직으로 적층될 수 있는 제2 칩은 트랜지스터 어레이를 포함할 수 있다. 수직 전송 게이트는 2개의 칩을 서로 통신가능하게 결합할 수 있다. 별개 칩 상에 트랜지스터 어레이를 포함함으로써, 제1 칩은 트랜지스터 어레이를 위한 공간을 포함하지 않아도 될 수 있으므로 포토다이오드 노출 영역이 최대화될 수 있다. 이러한 절약된 공간은 추가 픽셀들에 사용되거나 각각의 포토다이오드를 위해 웰 크기를 증가하기 위해 사용될 수 있다.
일부 실시예에서, 이미지 센서는 트랜지스터 어레이 칩의 상부 상에 적층된 로직 칩과 같은 제3 칩을 추가로 포함할 수 있다. 트랜지스터 어레이 칩, 포토다이오드 칩, 및 로직 칩은 하나 이상의 수직 전송 게이트, 금속-금속(또는 다른 도전성 재료) 접촉부, 및/또는 관통 실리콘 비아(through silicon via)를 통해 통신할 수 있다. 일부 경우들에서, 2개의 칩, 예컨대 트랜지스터 어레이 칩 및 로직 칩은 하나의 통신 접속부(예컨대, 관통 실리콘 비아)를 통해 통신할 수 있으며, 제3 칩(예컨대, 포토다이오드 칩)은 다른 접속부(예컨대, 수직 전송 게이트)를 통해 다른 2개의 칩 중 하나와 통신할 수 있다. 또한, 일부 실시예에서, 이미지 센서는 로직 칩 상에 적층된 제4 칩을 포함할 수 있다. 예를 들면, 이미지 센서는 로직 칩 상에 적층된 메모리 칩을 포함할 수 있다.
다른 실시예들에서, 포토다이오드 칩 및 트랜지스터 어레이 칩은 링 게이트 구조체를 통해 통신할 수 있다. 링 게이트 구조체는 포토다이오드 칩 상에 형성될 수 있으며, 칩 간 접속부(예컨대, 도전성 와이어)는 트랜지스터 어레이 칩과 접속하도록 수직적으로 연장될 수 있다. 이러한 예에서, 포토다이오드 칩 및 트랜지스터 어레이 칩은 칩 간 접속부를 통해 함께 접속된 하나 이상의 쇼트키 접촉부를 각각 포함할 수 있다. 쇼트키 접촉부들 각각은 트리플 웰 구조체(triple well structure)로 형성되어 누설 전류를 감소시킬 수 있다. 예를 들면, 각 접촉부는 접촉부의 반대의 도핑 재료를 갖는 웰에 의해 둘러싸일 수 있다(예를 들면, p 도핑 웰에 의해 둘러싸인 n 도핑 접촉부). 쇼트키 접촉부들은 트랜지스터 어레이 칩과 포토다이오드 칩 사이의 칩 간 접속부가 고정되게 하며, 이는 포토다이오드를 위한 공핍 전압 및 전하 스토리지 양들을 제어할 수 있다. 추가적으로, 순방향 바이어스 하에 있는 동안, 쇼트키 접촉부들은, 이미지 센서를 위한 활성 영역 크기 및 도핑이 활성 영역들을 완전히 공핍시키는 데 필요한 바이어스를 위해 최적화될 수 있으므로, 완전히 공핍될 수 있다. 다시 말하면, 도핑 양 및 면적은 포토다이오드로부터의 예상된 전하 전송에 대응하도록 결정될 수 있다. 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 접촉부들의 도핑 유형은 이미지 센서의 원하는 픽셀 아키텍처에 기초하여 달라질 수 있다.
다른 예에서, 전송 게이트를 형성하고 그와 통신하는 노드들의 도핑 농도, 도핑 깊이 및 노드 활성 면적은, 전하 전송 노드들이 리셋과 전송후 사이에 실질적으로 동일한 상태를 가질 수 있도록 제어될 수 있다. 예를 들면, 이미지 센서는 전하 스토리지 노드들을 형성하는 얕은 도핑 영역들을 포함할 수 있으며, 이때 도핑 농도는 비교적 높을 수 있다. 다시 말하면, 얕은 도핑 영역들 각각은 높게 도핑될 수 있지만, 얇은 두께 또는 깊이를 가질 수 있다. 작은 크기이지만 높은 도핑 농도는 전하가 스토리지 노드로부터 완전히 전송되게 할 수 있는데, 이는 캡처된 이미지 내의 노이즈 및 에러를 감소시킨다.
일부 실시예에서, 이미지 센서의 각 노드를 위한 고정 전위(pinning potential)는 포토다이오드로부터 플로팅 확산 노드 쪽으로 증가할 수 있다. 다시 말하면, 각 노드를 위한 도핑 농도는 포토다이오드로부터 플로팅 확산 노드 쪽으로 증가할 수 있다. 이러한 실시예들에서, 전압 공핍 레벨은 포토다이오드로부터 플로팅 확산 노드 쪽으로 증가하는데, 이는 포토다이오드와 플로팅 확산 노드 사이에서 전하가 더욱 용이하게 전송되게 할 수 있다(결국 판독될 수 있음).
일부 실시예에서, 적층형 이미지 센서는 또한 더 작은 픽셀 크기를 갖는 글로벌 셔터를 제공할 수 있다. 이는, 포토다이오드로부터의 전하를 저장하는 스토리지 노드가 포토다이오드 노출 영역 위에 위치설정됨으로써, 이미지 센서 내에 추가 컴포넌트가 포함되더라도 포토다이오드 영역의 크기를 유지할 수 있으므로, 가능하다. 또한, 일부 글로벌 셔터 동작에서, 추가 트랜지스터들은 픽셀을 동작시키는 데 필요할 수 있다. 예를 들면, 스토리지 게이트는 스토리지 노드 내로의 전하의 출입을 제어하는 하나 이상의 트랜지스터를 포함할 수 있다. 이러한 실시예들에서, 이미지 센서는 이러한 추가 트랜지스터들로 하여금 포토다이오드 위에 위치설정되게 하므로 포토다이오드를 위해 허용된 제1 칩 상의 표면적 또는 공간을 감소시키지 않을 수 있다.
추가적으로, 적층형 이미지 센서는 스토리지 컴포넌트를 광학적으로 그리고/또는 전기적으로 격리하는 데 사용될 수 있는 하나 이상의 차폐부를 포함할 수 있다(이는 글로벌 셔터를 구현하는 데 사용될 수 있음). 예를 들면, 이미지 센서는 그 후면 상에서 조사될 수 있으며, 스토리지 컴포넌트는 트랜지스터 어레이 칩 상에 위치설정될 수 있고, 금속 차폐부는 포토다이오드 칩과 트랜지스터 어레이 칩 사이에 위치설정될 수 있다. 이러한 예에서, 스토리지 컴포넌트 또는 노드는 포토다이오드에 노출된 광원으로부터 광학적으로 격리될 수 있는데, 이는 광에 노출되는 스토리지 컴포넌트에 기인하여 이미지 센서에 의해 캡처된 이미지들로 유입될 수 있는 아티팩트들을 감소시킬 수 있다. 금속 차폐부는 광 공해(예컨대, 집적 동안 포토다이오드에 의해 캡처되지 않는 광)가 스토리지 노드로 들어가고 그 안에 저장된 데이터에 오류를 일으키는 것을 방지할 수 있다. 이는, 포토다이오드 칩 내에서 반사되는 광, 또는 집적 후에 포토다이오드 칩으로 들어가는 광에 기인한 에러들을 감소시킬 수 있다.
다른 실시예들에서, 이미지 센서는 이웃 픽셀들에 의해 공유될 수 있는 하나 이상의 컴포넌트를 포함할 수 있다. 예를 들면, 하나 이상의 스토리지 노드 또는 트랜지스터는 픽셀들의 그룹에 의해 공유될 수 있다. 이러한 예에 계속하여, 글로벌 셔터 구현에서, 픽셀들의 그룹 내의 공유형 픽셀들 각각을 위한 전하는 스토리지 노드로 순차적으로 전송될 수 있으며, 픽셀들의 각 그룹(예컨대, 픽셀 셀들)은 글로벌하게 액세스될 수 있다. 다른 예로서, 선택 픽셀 셀 내의 픽셀들은 예컨대 낮은 광 동안 함께 합해져 최대 신호를 생성할 수 있다.
공유형 픽셀 아키텍처를 포함하는 일부 실시예에서, 픽셀들의 셀을 위한 전하는 다른 픽셀들과 일부 픽셀들의 전하를 공유함으로써 리밸런싱(rebalancing)될 수 있다. 예를 들면, 픽셀 셀 내의 선택 픽셀들은 리셋될 수 있으며, 셀 내의 다른 픽셀들의 포토다이오드들 내에 저장된 전하가 (적어도 부분적으로) 리셋 픽셀 또는 픽셀들로 분배될 수 있다. 픽셀들 사이의 전하를 리밸런싱하는 것은 이미지 센서의 민감도가 카메라 내의 구경 제어(aperture control)를 위한 요구 없이 동적으로 조정되게 할 수 있다.
본 개시 내용은 또한 이미지 센서를 제조하는 방법의 예들을 포함할 수 있다. 수직 전송 게이트를 포함하는 실시예들에서, 적층형 이미지 센서는 일부 경우들에서 칩들 각각이 실질적으로 동일한 다이 크기를 가질 수 있고 웨이퍼 레벨로 적층될 수 있도록 제조될 수 있다. 웨이퍼 레벨로 칩들을 적층하는 것은 종래의 이미지 센서들에 비해 전체 다이/모듈 크기를 줄일 수 있을 뿐만 아니라 픽셀/센서 기능들을 향상시킬 수 있다. 추가적으로, 이미지 센서의 특정 기능들, 예컨대, 포토다이오드 및 트랜지스터 로직은 별개 칩들로 분리될 수 있으므로, 각 칩은 특정 기능에 최적화될 수 있다.
일부 실시예에서, 이미지 센서는 조명 및 다른 동작 조건들에 기초하여 픽셀 신호를 최적화하거나 향상시키기 위해 변환 이득을 변경하도록 구성될 수 있다. 예를 들면, 포토다이오드가 트랜지스터 어레이로부터 분리되었으므로, 각 픽셀에 이용가능한 실리콘 양은 증가되고, 이는 추가 컴포넌트들이 사용되게 한다. 일부 경우들에서, 상이한 플로팅 확산 노드들은 픽셀 전하 레벨에 기초하여 (예컨대, 멀티플렉싱 프로세스를 통해) 선택될 수 있거나, 플로팅 확산 영역은 변환 이득 제어 게이트들을 통해 커패시터 또는 유사한 컴포넌트들에 접속될 수 있다.
상세한 설명
이제 도면들을 참조하면, 이미지 센서 및 이미지 센서를 통합하기 위한 예시적인 전자 디바이스가 더욱 상세하게 논의될 것이다. 도 1a는 이미지 센서를 포함하는 전자 디바이스(100)의 전면도이다. 도 1b는 전자 디바이스(100)의 배면도이다. 전자 디바이스(100)는 제1 카메라(102), 제2 카메라(104), 인클로저(106), 디스플레이(110), 및 입/출력 버튼(108)을 포함할 수 있다. 전자 디바이스(100)는 실질적으로 컴퓨터, 랩톱, 태블릿, 스마트 폰, 디지털 카메라, 프린터, 스캐너, 복사기 등과 같은 그러나 이로 제한되지 않는 임의의 유형의 전자 또는 컴퓨팅 디바이스일 수 있다. 전자 디바이스(100)는 또한 하나 이상의 프로세서, 메모리 컴포넌트, 네트워크 인터페이스 등과 같은 그러나 이로 제한되지 않는 컴퓨팅 또는 전자 디바이스를 대표하는 하나 이상의 내부 컴포넌트(도시되지 않음)를 포함할 수 있다.
도 1에 도시된 바와 같이, 인클로저(106)는 전자 디바이스(100)의 내부 컴포넌트들을 위한 외측 표면이나 부분적인 외측 표면 및 보호 케이스를 형성할 수 있고, 디스플레이(110)를 적어도 부분적으로 둘러쌀 수 있다. 인클로저(106)는 전방 피스 및 후방 피스와 같은 서로 동작 가능하게 접속되는 하나 이상의 컴포넌트로 형성될 수 있거나, 디스플레이(110)에 동작 가능하게 접속되는 단일 피스로 형성될 수 있다.
(스위치, 버튼, 용량성 센서 또는 다른 입력 메커니즘일 수 있는) 입력 부재(108)는 사용자로 하여금 전자 디바이스(100)와 상호작용하게 한다. 예를 들면, 입력 부재(108)는 음량의 변경, 홈 화면으로의 복귀 등을 위한 버튼 또는 스위치일 수 있다. 전자 디바이스(100)는 하나 이상의 입력 부재(108) 및/또는 출력 부재를 포함할 수 있으며, 각 부재는 단일 입력 또는 출력 기능 또는 다수의 입/출력 기능들을 가질 수 있다.
디스플레이(110)는 전자 디바이스(100)에 동작 가능하게 접속될 수 있거나 그에 통신가능하게 결합될 수 있다. 디스플레이(110)는 전자 디바이스(100)를 위한 시각적 출력을 제공할 수 있고/있거나 전자 디바이스(100)에 대한 사용자 입력들을 수신하도록 기능할 수 있다. 예를 들면, 디스플레이(110)는 하나 이상의 사용자 입력을 검출할 수 있는 멀티-터치 용량성 감지 스크린일 수 있다.
전자 디바이스(100)는 또한 다수의 내부 컴포넌트를 포함할 수 있다. 도 2는 전자 디바이스(100)의 단순 블록도이다. 전자 디바이스(100)는 또한 하나 이상의 프로세서(114), 저장 장치 또는 메모리 컴포넌트(116), 입/출력 인터페이스(118), 전원(120), 및 하나 이상의 센서(122)를 포함할 수 있으며, 각각은 하기에서 논의될 것이다.
프로세서(114)는 전자 디바이스(100)의 동작을 제어할 수 있다. 프로세서(114)는 실질적으로 전자 디바이스(100)의 컴포넌트들 모두와 직접적으로 또는 간접적으로 통신할 수 있다. 예를 들면, 하나 이상의 시스템 버스(124) 또는 다른 통신 메커니즘들은 프로세서(114), 카메라들(102, 104), 디스플레이(110), 입력 부재(108), 센서(122) 등의 사이에서 통신을 제공할 수 있다. 프로세서(114)는 명령어들을 처리, 수신, 및/또는 전송할 수 있는 임의의 전자 디바이스 케이블일 수 있다. 예를 들어, 프로세서(114)는 마이크로프로세서 또는 마이크로컴퓨터일 수 있다. 본 명세서에서 설명되는 바와 같이, "프로세서"라는 용어는 단일 프로세서 또는 처리 유닛, 다중 프로세서, 또는 다중 처리 유닛, 또는 다른 적합하게 구성된 컴퓨팅 요소를 포괄하는 것을 의미한다.
메모리(116)는 전자 디바이스(100)에 의해 이용될 수 있는 전자 데이터를 저장할 수 있다. 예를 들어, 메모리(116)는 다양한 애플리케이션들에 대응하는 전기 데이터 또는 콘텐츠, 예컨대 오디오 파일, 비디오 파일, 문서 파일 등을 저장할 수 있다. 메모리(116)는 예를 들어 비-휘발성 기억 장치, 자기 저장 매체, 광학적 저장 매체, 광자기(magneto-optical) 저장 매체, 판독 전용 메모리, 랜덤 액세스 메모리, 소거 가능하고 프로그래밍 가능한 메모리, 또는 플래시 메모리일 수 있다.
입/출력 인터페이스(118)는 사용자 또는 하나 이상의 다른 전자 디바이스로부터 데이터를 수신할 수 있다. 추가적으로, 입/출력 인터페이스(118)는 사용자 또는 다른 전자 디바이스로의 데이터의 전송을 용이하게 할 수 있다. 예를 들면, 전자 디바이스(100)가 전화기인 실시예들에서, 입/출력 인터페이스(118)는 네트워크로부터 데이터를 수신하는 데 사용될 수 있거나, 무선 또는 유선 접속(몇가지 예가 되는 인터넷, WiFi, 블루투스 및 이더넷)을 통해 전자 신호들을 송신 또는 전송하는 데 사용될 수 있다. 일부 실시예에서, 입/출력 인터페이스(118)는 다중 네트워크 또는 통신 메커니즘들을 지원할 수 있다. 예를 들어, 네트워크/통신 인터페이스(118)는 다른 디바이스로 신호들을 전달하기 위해 블루투스 네트워크를 통해 다른 디바이스와 쌍을 이루면서, 동시에 와이파이 또는 다른 네트워크로부터 데이터를 수신할 수 있다.
전원(120)은 실질적으로 전자 디바이스(100)에 에너지를 제공할 수 있는 임의의 디바이스일 수 있다. 예를 들면, 전원(120)은 배터리, 전자 디바이스(100)를 콘센트와 같은 다른 전원에 접속하도록 구성될 수 있는 접속 케이블 등 일 수 있다.
센서(122)는 실질적으로 임의의 유형의 센서를 포함할 수 있다. 예를 들면, 전자 디바이스(100)는 하나 이상의 오디오 센서(예컨대, 마이크로폰), 광 센서(예컨대, 주변광 센서), 자이로스코프, 가속도계 등을 포함할 수 있다. 센서(122)는 전자 디바이스(100)의 기능을 향상시키거나 변경하는 데 사용될 수 있는 데이터를 프로세서(114)에 제공하는 데 사용될 수 있다.
도 1a 및 도 1b를 다시 참조하면, 전자 디바이스(100)는 또한 하나 이상의 카메라(102, 104) 및 카메라들을 위한 옵션적인 플래시(112) 또는 광원을 포함할 수 있다. 도 3은 도 1a의 선 3-3을 따라 취한, 하나의 카메라(102)의 단순 단면도이다. 도 3은 제1 카메라(102)를 예시하지만, 제2 카메라(104)가 제1 카메라(102)와 실질적으로 유사할 수 있다는 점에 유의해야 한다. 일부 실시예에서, 하나의 카메라는 글로벌 셔터 구성의 이미지 센서를 포함할 수 있으며, 하나의 카메라는 롤링 셔터 구성의 이미지 센서를 포함할 수 있다. 다른 예들에서, 하나의 카메라는 다른 카메라 내의 이미지 센서보다 높은 해상도를 갖는 이미지 센서를 가질 수 있다. 도 3을 참조하면, 카메라들(102, 104)은 이미지 센서(130)와 광학 통신하는 렌즈(126)를 포함할 수 있다. 렌즈(126)는 인클로저(106)에 동작 가능하게 접속되고 이미지 센서(130) 위에 위치설정될 수 있다. 렌즈(126)는 그 시야 내에서 이미지 센서(130)의 포토다이오드 층(하기에 더욱 상세하게 논의됨) 상으로 광(128)을 지향시키거나 전송할 수 있다.
이미지 센서(130)는 기판(132) 또는 다른 지지 구조체에 의해 렌즈(126) 아래에 지지될 수 있다. 이미지 센서(130)는 캡처된 장면으로부터의 광을 나타낼 수 있는 광(128)을 전기 신호들로 변환할 수 있다. 다시 말하면, 이미지 센서(130)는 렌즈(126)를 통해 광학적으로 전송되는 광(128)을 전기 신호들로 캡처한다.
이미지 센서 아키텍처
이미지 센서(130)를 위한 예시적인 아키텍처는 이제 더욱 상세하게 논의될 것이다. 도 4a는 이미지 센서(130)를 위한 아키텍처의 단순 개략도이다. 도 4b는 도 4a의 아키텍처의 한 픽셀의 확대도이다. 도 5는 도 4a의 픽셀의 단순 개략도이다. 도 4a 내지 도 5를 참조하면, 이미지 센서는 이미지 처리 컴포넌트(150) 및 픽셀 아키텍처(134)나 픽셀 어레이를 포함할 수 있다. 이러한 아키텍처는 하나 이상의 픽셀(136) 및/또는 픽셀 셀들(138)의 그룹들(예를 들면, 베이어(Bayer) 픽셀 또는 픽셀들의 다른 세트를 형성하기 위해 함께 그룹화된 픽셀들(136)의 그룹들)을 정의한다. 픽셀 아키텍처(134)는 하나 이상의 열 출력 라인(146)을 통해 열 선택(140)과 통신하고 하나 이상의 행 선택 라인(148)을 통해 행 선택(144)과 통신할 수 있다.
행 선택(144) 및/또는 열 선택(140)은 이미지 프로세서(142)와 통신할 수 있다. 이미지 프로세서(142)는 픽셀(136)로부터의 데이터를 처리하고 그 데이터를 프로세서(114) 및/또는 전자 디바이스(100)의 다른 컴포넌트들에 제공할 수 있다. 일부 실시예에서, 이미지 프로세서(142)는 프로세서(114)에 통합되거나 그로부터 분리될 수 있다는 점에 유의해야 한다. 행 선택(144)은 특정 픽셀(136), 또는 소정 행 상의 픽셀들(136) 모두와 같은 픽셀들의 그룹을 선택적으로 활성화시킬 수 있다. 열 선택(140)은 선택 픽셀들(136) 또는 픽셀들(136)의 그룹들(예컨대, 특정 열을 갖는 픽셀들 모두)로부터 데이터 출력을 선택적으로 수신할 수 있다.
도 5를 참조하면, 각 픽셀(136)은 트랜지스터 어레이(152) 또는 제어 회로 및 포토다이오드(154)를 포함할 수 있다. 포토다이오드(154)는 렌즈(126)와 광학 통신하여 그를 통해 전송되는 광을 수광할 수 있다. 포토다이오드(154)는 광을 흡수하고 흡수된 광을 전기 신호로 변환할 수 있다. 포토다이오드(154)는 전자 기반 포토다이오드 또는 정공 기반 포토다이오드일 수 있다. 추가적으로, 본 명세서에서 사용되는 바와 같은 포토다이오드라는 용어는 실질적으로 임의의 유형의 광자 또는 광 검출 컴포넌트, 예컨대 포토게이트 또는 다른 광자 감응 영역을 포괄하는 것을 의미한다는 점에 유의해야 한다. 포토다이오드(154)는 전송 게이트(158)에 결합되고, 전송 게이트(158)는 포토다이오드(154)를 픽셀(136)의 나머지 제어 회로(152)에 선택적으로 접속한다.
전송 게이트(158)는 리셋 게이트(156) 및 소스 팔로워(SF) 게이트(160)에 결합된다. 리셋 게이트(162) 및 SF 게이트(160)는 2개의 게이트를 기준 전압원(Vdd)(166)에 접속시키는 기준 전압 노드(164)에 결합된다. 행 선택 게이트(162)는 픽셀(136)을 위한 행 선택 라인(148)에 결합된다. 전하 스토리지 컴포넌트(168)를 포함하는 플로팅 확산 노드(163)는 전송 게이트(158)와 리셋 게이트(156) 및 SF 게이트(160) 사이에 결합될 수 있다. 제어 회로(152)(또는 트랜지스터 어레이)는 도 5에 도시된 것과 다른 추가 게이트들을 포함할 수 있다. 예를 들면, 안티-블루밍 게이트(anti-blooming gate)는 포토다이오드(154)와 통신하여 포토다이오드로부터 포화 레벨을 초과하는 전하를 배출할 수 있다.
일반적으로, 동작 시에, 카메라들(102, 104) 중 하나가 사용자가 사진을 찍기 위해 작동되는 경우, 기준 전압(166)은 리셋 게이트(156) 및 전송 게이트(158)에 인가된다. 전송 게이트(158)가 개방되는 경우, 포토다이오드(154) 내의 전하는 배출되어 포토다이오드를 공핍시킨다. 일부 실시예에서, 카메라들(102, 104)은 렌즈(126) 위에 셔터를 포함하지 않을 수 있으며, 따라서 이미지 센서(130)는 광에 끊임없이 노출될 수 있다. 이러한 실시예들에서, 포토다이오드(154)는 원하는 이미지가 캡처되기 전에 리셋되거나 공핍되어야만 할 수 있다. 포토다이오드(154)로부터의 전하가 공핍되면, 전송 게이트(158) 및 리셋 게이트(156)는 턴오프(turn off)되고, 이는 포토다이오드(154)를 격리시킬 수 있다. 포토다이오드(154)는 이어서 렌즈(126)로부터 이미지 센서(130)로 전송되는 광(128)의 집적 및 수집을 시작할 수 있다. 포토다이오드(154)가 광을 수광함에 따라, 전하를 수집하는 것을 시작한다(예컨대, 공핍 영역은 광으로부터의 전자들이 수신됨에 따라 감소됨). 그러나, 포토다이오드(154) 내의 전하는 포토다이오드(154)의 웰 내에 남아있을 수 있는데, 그 이유는 제어 회로(150) 및 다른 게이트들에 (포토다이오드(154)를 접속하는) 전송 게이트(158)가 오프이기 때문이다.
집적이 완료되고 포토다이오드(154)가 렌즈(126)로부터의 광(128)을 수집했다면, 리셋 게이트(152)는 턴온(turn on)되어 플로팅 확산 노드(163)를 리셋할 수 있다. 플로팅 확산(163)이 리셋되면, 리셋 게이트(156)는 턴오프될 수 있고 전송 게이트(158)는 턴온될 수 있다. 이어서, 포토다이오드(154)로부터의 전하는 플로팅 확산 노드(163)로 전송되고 스토리지 컴포넌트(168)에 저장될 수 있다. 포토다이오드(154)로부터의 전하를 판독하기 위하여(여기서, 플로팅 확산(163)을 통해), 행 선택 게이트(152) 및 SF 게이트(160)는 활성화될 수 있고, SF 게이트(160)는 플로팅 확산(163) 내에서 전하를 증폭하고 행 선택 게이트(162)를 통해, 신호 또는 전하가 열 출력 라인(146)에 제공된다.
롤링 셔터 동작 시에, 상이한 행들 내의 포토다이오드들(154)은 상이한 시간에 노출될 수 있다. 따라서, 장면 내의 하나 이상의 오브젝트들이 움직이는 경우, 행들이 순차적으로 노출됨에 따라 첫 번째 행은 두 번째 행과 상이한 이미지의 위치를 캡처할 수 있고, 이는 감지된 이미지 내의 모션 아티팩트들을 야기할 수 있다. 글로벌 셔터 동작 시에, 추가 스토리지 노드들이 추가되어 포토다이오드(154)로부터의 전하를 저장할 수 있다. 글로벌 셔터 동작 시에, 픽셀 아키텍처(134) 내의 각 행은 실질적으로 동시에 리셋되고 노출될 수 있다. 각 픽셀은 또한 포토다이오드(154)로부터 스토리지 노드로 전하를 동시에 전달할 수 있고, 이어서 각 픽셀(136)은 행 단위로 판독될 수 있다.
수직 전송 게이트
일부 실시예에서, 이미지 센서(130)는 2개의 칩 사이에 연장되는 전송 게이트(158)를 갖는 2-칩 적층형 구조체를 포함하는 픽셀 어레이를 포함할 수 있다. 이 예에서, 각 픽셀의 컴포넌트들은 2개의 별개 칩들로 분할될 수 있다. 일부 실시예에서, 이미지 센서는 적층형 구조체 내에 제3 칩, 로직 칩을 추가로 포함할 수 있다. 도 6은 이미지 센서를 위한 칩들의 분할을 예시하는 이미지 센서(130)의 픽셀의 개략도이다. 도 7은 옵션의 안티-블루밍 게이트를 포함하는 도 6에 예시된 픽셀의 단순 블록도이다. 도 8은 도 6의 전송 게이트 구조체를 포함하는 이미지 센서(130)의 단순 측면도이다. 도 6 내지 도 8을 참조하면, 이미지 센서(130)는 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)을 포함할 수 있고, 이때 2개의 칩(170, 172)은 수직으로 적층된다. 이 구성에서, 전송 게이트(158)는 2개의 칩(170, 172) 사이에 수직으로 연장되어 그것들을 서로 통신가능하게 결합할 수 있다.
각각의 칩들은 상부 표면과 하부 표면 및 두께를 포함할 수 있다. 일부 경우들에서, 두께의 치수들은 각 개별 칩을 위한 표면들 또는 면들의 치수들보다 작을 수 있다. 본 명세서에서 사용된 바와 같이, "수직으로 적층"이라는 용어는, 포토다이오드 칩, 트랜지스터 어레이 칩 및/또는 로직 칩이 그것들의 서로 인접해 있는 면들 또는 표면들이 두께 치수를 가로질러 일반적으로 정렬되게 할 수 있도록 적층되는 실시예들을 포괄하는 것을 의미한다.
일부 실시예에서, 포토다이오드 칩(170)은 포토다이오드(154) 및 옵션적으로 안티-블루밍 게이트(178)를 포함할 수 있고, 트랜지스터 어레이 칩(172)은 제어 회로(150) 또는 트랜지스터 어레이를 포함할 수 있다. 전송 게이트(158)는 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이의 접속부를 통한 것으로 정의될 수 있다. 일부 실시예에서, 전송 게이트(158)의 드레인 또는 전하 스토리지 노드(즉, 플로팅 확산 노드(163)에 접속하는 게이트의 단부)는 트랜지스터 어레이 칩(172) 상에 위치될 수 있다. 이는 포토다이오드 칩(170) 상에 더 많은 공간을 허용하여 각 픽셀을 위한 포토다이오들에 전용될 수 있다. 따라서, 포토다이오드들(154)의 수 및/또는 그것들의 웰 크기는, 이미지 센서(130)의 표면적의 후속적인 증가를 야기하지 않으면서 증가될 수 있다. 추가적으로, 하기에 더욱 상세하게 논의되는 바와 같이, 2개의 칩(170, 172)은 그것들의 특수 기능들을 고려하여 제조될 수 있는데, 예를 들면 포토다이오드 칩들(170)은 포토다이오드 기능의 성능을 증가시키도록 제조될 수 있고, 이는 칩들이 그것들의 원하는 성능을 위해 최적화되게 할 수 있다.
이미지 센서(130) 및 특히 전송 게이트(158)의 단순 구조체가 도 9a에 예시된다. 픽셀 셀(138)을 위한 단순 구조체가 도 9b에 예시된다. 도 9a 및 도 9b를 참조하면, 전송 게이트(158)는 포토다이오드 칩(170)으로부터 연장될 수 있다(포토다이오드 칩은 실리콘 기판을 포함할 수 있음). 전송 게이트(158)는 산화물 층(182)(예컨대, 실리콘 산화물) 및 폴리실리콘 층(184)에 의해 둘러싸일 수 있는 반도체 전송 채널(180)을 포함할 수 있다. 도 10은 도 9a에서 선 10-10을 따라 취한 전송 게이트(158)의 단면도이다. 도 10에 도시된 바와 같이, 전송 채널(180)은 폴리실리콘 층(184)에 의해 (적어도 부분적으로) 둘러싸일 수 있는 산화물 층(182)에 의해 둘러싸일 수 있다.
도 9a 내지 도 10을 참조하면, 금속 층(186)은 전송 채널(180)을 트랜지스터 어레이 칩(172)에 접속할 수 있다. 금속 층(186)은 하나 이상의 절연체(181)(도 9b 참조) 또는 각 픽셀을 위한 접속부들 사이에 위치설정되는 절연 배리어들을 포함할 수 있다. 절연체들(181)은, 하나의 포토다이오드(154)로부터의 신호들이 부주의하게 전송되거나, 트랜지스터들에 전송되는 동안 인접한 포토다이오드들로부터의 신호들과 조합되지 않는다는 것을 보장하는 것을 도울 수 있다.
반도체 전송 채널(180)의 상부는 그것의 상부에 위치설정되는 드레인 영역(183)을 포함할 수 있다. 이러한 실시예에서, 반도체 전송 채널(180)은 p 도핑될 수 있고, 드레인 영역(183)은 n 도핑될 수 있다; 그러나, 다른 변경들이 고려될 수 있다. 계속해서 도 9a를 참조하면, 하부 산화물 층(185)은 포토다이오드(154)와 폴리실리콘 층(184) 사이에 위치설정될 수 있다. 이러한 실시예에서, 베이스 도핑 영역(187)은 하부 산화물 층(185)과 포토다이오드(154) 사이에 위치설정될 수 있다.
전송 게이트(158)가 활성화, 예를 들면 턴온되는 경우, 금속 층(186)은 전송 채널(180)을 통해 포토다이오드(154)로부터 전자들이 흐르는 것을 촉진할 수 있다. 포토다이오드(154)를 형성하는 실리콘 베이스는 전송 게이트(158)를 위한 소스를 형성하고, 이때 실리콘 전송 채널(180)은 전자들을 위한 채널 또는 경로로서 기능하며, 드레인 영역(183)은 전송 게이트(158)를 위한 드레인을 형성한다. 이러한 구조는 (채널 및 금속(186) 접촉부를 통해) 포토다이오드로부터 트랜지스터 어레이(172)로 전자들이 전송되게 한다.
전송 게이트(158) 구조체는 선택적 에피택시(EPI) 공정을 통해 형성될 수 있다. 예를 들면, 게이트 산화물 층(182)은 EPI의 열산화에 의해 형성될 수 있다. 이러한 예에서, 전송 게이트(158)의 문턱 전압은 EPI 도핑 또는 이온 주입을 조정함으로써 바뀔 수 있다. 다른 실시예들에서, 전송 게이트(158)는 다른 공정들을 통해 형성될 수 있다. 하나의 예로서, 비정질 또는 폴리실리콘은 전송 채널(180)을 형성할 수 있고/있거나 폴리실리콘 층(182)은 금속 재료 또는 비정질 실리콘, 탄탈룸 또는 텅스텐과 같은 그러나 이로 제한되지 않는 다른 반도체 재료를 통해 형성될 수 있다. 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이의 금속 접촉부들은 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이에 관통 실리콘 비아(TSV) 대신에 사용될 수 있다. TSV를 필요로 하지 않는 접속부들을 사용함으로써, 이미지 센서(130)는 포토다이오드 어레이(170) 기판(예컨대, 실리콘)이 비아들의 추가적인 크기를 수용하도록 충분히 클 필요가 없을 수 있으므로, 더 작은 크기의 픽셀 아키텍처들을 생성하는 데 사용될 수 있다. 다시 말하면, 실질적으로 포토다이오드 칩(170) 상의 공간 모두가 광을 수집하는 데 사용될 수 있다. 일부 실시예에서, 하나 이상의 TSV는 또한 수직 전송 게이트들에 추가로 또는 그 대신에 사용될 수 있다는 점에 유의해야 한다.
도 8 및 도 9b를 다시 참조하면, 일부 실시예에서, 포토다이오드 어레이 칩(170)은 그 안에 정의되는 각 픽셀(136)을 위한 복수의 포토다이오드를 포함할 수 있다. 예를 들면, 포토다이오드 칩(170)을 형성하는 기판은 각 픽셀(136)을 위한 포토다이오드(154) 사이에 픽셀 세퍼레이터들(pixel separators)(188)의 주입을 포함할 수 있다. 픽셀 세퍼레이터들(188)은 인접한 픽셀 웰들로부터 각 픽셀 웰을 분리할 수 있고, 각 포토다이오드(154) 영역을 정의할 수 있다. 하나의 예로서, 픽셀 세퍼레이터들(188)은 실리콘의 주입일 수 있다. 이러한 실시예들에서, 각 픽셀(136)을 위한 전송 게이트(158)는 포토다이오드 칩(170)의 상부 표면 상에 형성될 수 있지만, 인접한 전송 게이트들로부터 분리 재료(188)의 길이와 실질적으로 동일한 거리만큼 분리될 수 있다. 각 포토다이오드(154)에 대하여, 포토다이오드 칩(170)은 별개의 수직 전송 게이트(158)를 통하는 트랜지스터 어레이 칩(170)으로의 칩 간 접속부를 포함할 수 있다. 예를 들면, 2개의 칩(170, 172) 사이의 접속부들의 수는 픽셀들의 수에 의해 결정될 수 있다. 즉, 모든 포토다이오드(154)에 대하여, 포토다이오드 칩 및 트랜지스터 어레이는 각 포토다이오드(154)에 의해 감지된 데이터를 위한 통신 경로 또는 상호접속부를 포함할 수 있다. 관통 실리콘 비아들을 사용해 모든 픽셀에 대한 그의 제어 회로로의 접속부를 제공하는 것은 어려울 것이고, 이미지 센서의 크기가 증가될 필요가 있을 것이다. 수직 전송 게이트에 의해, 각 픽셀은 제어 회로에 대한 그 자신의 접속부를 가질 수 있다. 그러나, 다른 실시예들(예를 들면, 도 16a 참조)에서, 칩 간 접속부들의 수는 픽셀들의 세트를 위한 회로가 공유될 수 있으므로 감소될 수 있다.
도 8 내지 도 10에 예시된 이미지 센서(130) 구조체는 증가된 광자 감지 영역을 제공할 수 있다. 이는 광에 노출된 이미지 센서(130)의 표면 영역이 포토다이오드들(154)만을 포함할 수 있고 하나 이상의 스토리지 노드 또는 스위칭 트랜지스터 등과 같은 추가 제어 회로를 필요로 하지 않을 수 있기 때문이다. 따라서, 노출된 표면은 광 수집을 위해 최대화될 수 있지만, 제어 회로는 광 수집 영역 뒤에 위치설정될 수 있다. 이는 픽셀 아키텍처(134)가 종래의 픽셀들과 실질적으로 동일한 노출 영역을 갖지만, 증가된 수의 픽셀들(136)을 포함하게 할 수 있다. 이는 동일한 표면적을 갖는 종래의 픽셀들에 비해 향상된 민감도 및 해상도를 제공할 수 있다. 추가적으로 또는 대안적으로, 각 포토다이오드(154)를 위한 웰 크기는, 포토다이오드 칩 상에 위치설정될 수 있는 픽셀들의 수를 감소시키지 않으면서 포화 레벨에 도달하기 전에 더 많은 광을 수광하도록 증가될 수 있다.
일부 실시예에서, 포토다이오드 칩(170)은 후면측으로부터 조사될 수 있고, 즉, 포토다이오드 칩(170)의 하부는 렌즈(126)와 광학 통신할 수 있다. 후면 조사는 전송 게이트(158) 또는 트랜지스터 어레이의 컴포넌트들에 의해 차단되는 광 없이, 포토다이오드들(154)을 포함하는 포토다이오드 칩(170)의 전체 후방 표면이 광에 노출되게 할 수 있다.
일부 실시예에서, 이미지 센서(130)는 글로벌 셔터 모드를 위해 추가로 구성될 수 있다. 도 11은 포토다이오드 칩(170), 및 스토리지 게이트를 포함하는 트랜지스터 어레이(172)의 단순화된 도면이다. 도 11을 참조하면, 각 픽셀(136)은 스토리지 노드(192)를 정의하는 스토리지 게이트(190)를 포함할 수 있다. 스토리지 게이트(190)는 글로벌 셔터 동작을 허용하도록 포토다이오드(154)로부터의 전하를 스토리지 노드(192) 영역에 저장할 수 있다. 예를 들면, 글로벌 셔터 동작 시에, 이미지 센서(130)의 각각의 픽셀들(136)은 동시에 전하 집적을 시작할 수 있다. 집적 기간 동안, 포토다이오드들(154) 각각은 각 포토다이오드(154)에 충돌하는, 렌즈(126)를 통해 전송되는 광에 대응하는 전하를 축적할 수 있다. 집적 후에, 스토리지 게이트(190)가 활성화될 수 있고, 포토다이오드(154)로부터의 전하는 스토리지 노드(192)로 전송될 수 있다(스토리지 노드는 일부 실시예에서 스토리지 게이트(190) 아래에 n 도핑 영역으로서 형성될 수 있음). 포토다이오드(154)로부터의 데이터는 특정 픽셀(136)이 판독될 준비가 될때까지 스토리지 노드(192)에서 유지될 수 있다.
픽셀(136)이 판독될 때, 전송 게이트(158)는 스토리지 노드(192)로부터 플로팅 확산(163) 노드로 전하를 전송하도록 활성화될 수 있다. 데이터가 플로팅 확산(163)에 저장되면, 픽셀(136)은 도 6에 관하여 전술한 바와 실질적으로 동일한 방식으로 동작할 수 있고, 즉 모든 픽셀은 순차적으로 판독될 수 있다. 글로벌 셔터 동작 동안, 픽셀들(136) 모두는 실질적으로 동시에 광을 캡처할 수 있고, 이는 오브젝트 움직임에 기인한 이미지 내의 아티팩트들을 감소시킬 수 있다. 예를 들면, 각 픽셀이 순차적으로 집적되고 판독되는 롤링 셔터 동작 동안, 오브젝트가 첫 번째 픽셀 행 집적과 마지막 행 집적 사이에서 움직이는 경우, 이미지는 흐릿하거나 왜곡된 라인들을 가질 수 있다. 도 11의 이미지 센서(130)에서, 픽셀들은 동시에 광을 캡처하고, 이어서 광이 저장되며, 이는 픽셀들로 하여금 순차적으로 판독되지만 동시에 광을 캡처하게 한다.
수직 적층형 픽셀 구조체는 이미지 센서(130)로 하여금 해상도의 현저한 감소를 요구하지 않으면서 글로벌 셔터 모드를 구현하게 할 수 있다는 점에 유의해야 한다. 예를 들면, 글로벌 셔터 모드를 갖는 종래의 이미지 센서들은, 각 픽셀이 글로벌 셔터 동작을 위한 추가 트랜지스터 및 스토리지 노드를 수용하도록 크기가 증가되어야 할 수 있으므로, 감소된 수의 픽셀들을 사용해야만 할 수 있다. 증가된 픽셀 크기는 특정 이미지 센서 기판에 적합한 감소된 픽셀들의 수를 초래할 수 있다. 반대로, 도 11의 이미지 센서(130)는 포토다이오드 공간을 희생하지 않으면서 각 픽셀(136)에서 스토리지 노드(192)를 허용할 수 있다. 이는 전송 게이트(158)가 수직으로 형성되고 포토다이오드 칩(170) 상에 공간을 필요로 하지 않을 수 있기 때문이다. 따라서, 이미지 센서(130)는 동일한 광 노출 표면적을 갖는 종래의 이미지 센서에 비해 픽셀 해상도의 감소를 요구하지 않으면서 움직이는 오브젝트를 캡처하는 데 사용될 수 있다.
공유형 픽셀 아키텍처
일부 실시예에서, 각 픽셀을 위한 하나 이상의 컴포넌트는 픽셀들의 그룹 또는 셀을 가로질러 공유될 수 있다. 적층형 칩 구성을 사용하여, 특히, 상기 예시된 수직 전송 게이트 구조체는, 포토다이오드 칩과 트랜지스터 어레이 칩 사이에 작은 피치의 칩 간 접속부들을 요구할 수 있다. 예를 들면, 픽셀 크기가 작은 경우들에서, 2 μm 미만의 칩 간 접속부가 요구될 수 있다. 그러나, 픽셀들의 그룹들이 하나 이상의 컴포넌트를 공유하게 함으로써, 칩 간 접속부들의 수는 감소될 수 있고, 이는 각 칩 간 접속부의 크기가 증가되게 할 수 있다. 예를 들면, 픽셀 트랜지스터 공유(예를 들면, 소스 팔로워 게이트, 리셋 게이트 및/또는 행 선택 게이트 중 하나 이상을 공유)는 픽셀들 당 트랜지스터들의 수를 감소시킨다. 이러한 감소는 더 작은 픽셀 크기들 및/또는 픽셀 비닝 기능(pixel binning function)들을 허용한다. 다중 픽셀들이 동일한 칩 간 접속부를 공유하게 하는 것은, 또한 칩 간 접속부들의 수를 감소시키고, 칩 간 접속부의 증가된 크기를 허용할 수 있으며, 이는 칩 간 접속 공정의 복잡성을 감소시킨다. 이미지 센서는 수직 전송 게이트 없이 또는 없이 이러한 공유 아키텍처들을 구현할 수 있다(예를 들면, 이미지 센서는 측방향 전송 게이트를 포함할 수 있음)는 점에 유의해야 한다.
도 12a는 공유형 제어 회로를 갖는 픽셀 셀의 단순 개략도이다. 도 12b는 도 12a의 공유형 아키텍처를 포함하는 이미지 센서의 단순화된 단면도이다. 도 12a 및 도 12b를 참조하면, 픽셀들(236a, 236b, 236c, 236d)의 그룹은 픽셀 셀(238)을 형성할 수 있다. 픽셀 셀(238)에서, 픽셀들(236a, 236b, 236c, 236d) 각각은 상이한 컬러 필터, 예컨대 적색, 녹색, 청색을 포함할 수 있다. 예를 들면, 각 픽셀 셀(238)은 베이어 픽셀 어레이를 형성할 수 있다. 다른 실시예들에서, 픽셀들(236a, 236b, 236c, 236d) 각각은 동일한 컬러 필터들을 갖거나, 컬러 필터가 없거나, 그렇지 않으면 다르게 변화될 수 있다. 도 12a 및 도 12b에 예시된 실시예에서, 픽셀 셀(238) 내의 픽셀들(236a, 236b, 236c, 236d) 각각은 제어 회로(252) 또는 트랜지스터 어레이를 공유할 수 있다. 예를 들면, 각 포토다이오드(254a, 254b, 254c, 254d)는 하나 이상의 활성 또는 트리거 트랜지스터(258a, 258b, 258c, 258d)를 통해 상호접속부(260)에 접속될 수 있다. 상호접속부(260)는 포토다이오드들(254a, 254b, 254c, 254d)을 제어 회로(252)에 접속시킬 수 있다.
일부 실시예에서, 각 트리거 전송 게이트(258a, 258b, 258c, 258d)는 상호접속부(260)와 통신할 수 있다. 이러한 예에서, 각 전송 게이트용 드레인(257)은 트랜지스터 어레이 칩(172)과 통신할 수 있다. 대안적으로, 전송 게이트들 각각은 포토다이오드 칩(170) 상의 특정 노드에서 상호접속되거나 그렇지 않으면 통신할 수 있고, 단일 수직 전송 게이트는 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)을 통신가능하게 접속시키도록 연장될 수 있다. 최대 해상도를 위하여, 각 픽셀은 그 자신의 전송 게이트(158)를 가질 수 있다(이는 도 9a 내지 도 10에 도시된 바와 같이 수직 전송 게이트일 수 있거나 측방향 전송 게이트일 수 있음). 일부 실시예에서, 전송 게이트는 상호접속부(260)와 통신할 수 있고, 4개의 픽셀 모두와 통신할 수 있다. 다시 말하면, 전송 게이트는 4개 이상의 픽셀로부터 트랜지스터 어레이로 신호를 전송하여 픽셀 회로의 복잡성을 감소시킬 수 있다.
도 12a를 참조하면, 트랜지스터 어레이(272) 상의 제어 회로(252)는 리셋 게이트(156), SF 게이트(160) 및 행 선택 게이트(162)에 추가로 제2 전송 트랜지스터(262)를 포함할 수 있다. 제2 전송 게이트(262)는 각 포토다이오드(254a, 254b, 254c, 254d)로부터 플로팅 확산 노드(163), SF 게이트(160) 및 행 선택 게이트(162)로 전하 또는 데이터를 전달할 수 있다.
도 12a 및 도 12b를 참조하면, 동작 시, 렌즈(126)는 이미지 센서(130) 상으로, 상세하게는 픽셀 칩(170)의 포토다이오드 다이오드들(254a, 254b, 254c, 254d) 상으로 광을 지향시킬 수 있다. 따라서, 포토다이오드들(254a, 254b, 254c, 254d)은 전하를 축적할 수 있다. 전하가 축적되는 동안 또는 설정된 집적 시간 후에, 각 픽셀(236a, 236b)의 트리거 전송 게이트들(258a, 258b, 258c, 258d)은 선택적으로 활성화될 수 있다. 예를 들면, 제1 트리거 게이트(258a)는 선택적으로 활성화될 수 있지만(예를 들면, 활성 전압이 게이트(258a)에 인가될 수 있음), 나머지 픽셀들(236b, 236c, 236d)의 다른 트리거 게이트들(258b, 258c, 258d)은 비활성화되거나 오프로 남아 있을 수 있다. 이러한 구성에서, 제1 포토다이오드(254a)는 플로팅 확산 노드(163)에 통신가능하게 결합된다(제2 전송 트랜지스터(262)가 활성화되는 경우). 이어서, 플로팅 확산(163)은 SF(160) 및 행 선택(162)에 전하를 선택적으로 제공할 수 있다. 제1 픽셀(236a)로부터의 전하가 판독되면, 제1 트리거 트랜지스터(258a)는 비선택되거나 비활성화될 수 있으며, 다른 트리거 트랜지스터들은 오프로 유지되는 동안 제2 트리거 트랜지스터(258b)는 활성화될 수 있다. 이미지 센서(130)는 픽셀 셀(238) 내의 픽셀들(236a, 236b, 236c, 236d) 각각이 판독될 때까지 각자의 트리거 트랜지스터를 활성화시킴으로써 각 픽셀을 계속해서 판독할 수 있다. 일부 실시예에서, 픽셀들(236a, 236b, 236c, 236d) 각각은 포토다이오드 칩(170) 상에 하나 이상의 스토리지 노드 또는 스토리지 게이트를 포함할 수 있다는 점에 유의해야 한다. 이러한 구현들에서, 포토다이오드들(254a, 254b, 254c, 254d)로부터의 전하는 트리거 트랜지스터가 활성화될 때까지 전하를 유지할 수 있는 스토리지 노드들로 전송될 수 있다.
도 12a 및 도 12b의 공유형 아키텍처에서, 선택 픽셀 셀(238)을 위해 요구된 트랜지스터들의 수는 종래의 이미지 센서들에 비해 감소될 수 있다. 이는 종래의 이미지 센서에 비해 도 12a 및 도 12b의 이미지 센서의 비용 및/또는 복잡성을 감소시킬 수 있다. 일부 실시예에서, 픽셀들의 전송 게이트들 각각은 금속 상호접속부 층에 접속될 수 있다. 대안적으로, 다른 실시예들에서, 전송 게이트들은 픽셀 칩(170)에서 서로 상호접속될 수 있고, 단일 수직 전송 게이트는 트랜지스터 어레이 칩과 상호접속될 수 있다.
듀얼 모드 ― 컬러 및 단색
일부 실시예에서, 이미지 센서는 2개 이상의 모드를 가질 수 있다. 예를 들면, 이미지 센서는 단색 모드 및 컬러 모드를 가질 수 있다. 단색 모드에서, 픽셀들 중 2개 이상은 함께 합해지고, 이는 낮은 광 환경들에서 이미지 센서의 민감도를 향상시킬 수 있다. 컬러 모드에서, 픽셀들 각각은 개별적으로 판독될 수 있다. 도 12c 및 도 12d는 단색 모드를 갖는 이미지 센서를 위한 공유 아키텍처를 예시한다. 도 12c 및 도 12d에 예시된 아키텍처들에서, 포토다이오드들 중 2개 이상은 함께 합해져 이미지 센서의 민감도를 향상시킬 수 있다. 도 12c는 롤링 셔터 구현을 위한 샘플 아키텍처를 예시하고, 도 12d는 글로벌 셔터 구현을 위한 샘플 아키텍처를 예시한다.
도 12c를 참조하면, 롤링 셔터 구현에서, 각 픽셀(236a, 236b, 236c, 236d)은 플로팅 확산 노드(163)를 공유하여, 각 전송 게이트(258a, 258b, 258c, 258d)가 동시에 활성화되면, 포토다이오드들(254a, 254b, 254c, 254d) 각각으로부터의 전하가 플로팅 확산 노드(163)로 각각 전송되고 이어서 판독되게 할 수 있다.
도 12d를 참조하면, 글로벌 셔터 구현에서, 각 픽셀(236a, 236b, 236c, 236d)은 전송 게이트(258a, 258b, 258c, 258d)와 포토다이오드(254a, 254b, 254c, 254d) 사이에 스토리지 게이트(261a, 261b, 261c, 261d)를 추가로 포함할 수 있다. 스토리지 게이트(261a, 261b, 261c, 261d)는, 전하가 전송 게이트들을 통해 플로팅 확산(163)으로 전송되기 전에 포토다이오드들(254a, 254b, 254c, 254d)로부터의 전하를 저장할 수 있다. 도 12c 및 도 12d에 예시된 실시예들에서, 4개의 픽셀은 단일 플로팅 확산 노드를 각각 공유할 수 있다. 그러나, 다른 실시예들에서, 더 적거나 더 많은 픽셀들은 플로팅 확산 노드를 공유할 수 있거나 그렇지 않으면 함께 공유될 수 있다. 대안적으로, 본 명세서에 개시된 공유형 아키텍처들(예컨대, 도 12a 내지 도 17b)이 또한 단색 모드를 구현하고/하거나 픽셀들 중 하나 이상으로부터의 전하를 공유하는 데 사용될 수 있다는 점에 유의해야 한다. 또한, 하기 실시예들은 단색 모드에 대한 응답으로 논의되지만, 일부 실시예에서, 이미지 센서는 각 서브세트가 동일한 컬러 필터를 갖는 공유형 픽셀들의 서브세트들을 포함할 수 있어, 컬러 정보들을 잃어버리지 않게 할 수 있다.
도 12e는 듀얼 모드 또는 단색 이미지 센서를 동작시키는 방법을 예시하는 흐름도이다. 방법(301)은 동작(305)으로 시작할 수 있고, 이미지 센서(130) 또는 주변광 센서나 다른 센서가 광 상태들을 감지할 수 있다. 예를 들면, 이미지 센서(130)는 시험 이미지를 캡처할 수 있고, 시험 이미지는 분석되어 촬영될 오브젝트의 광 상태들을 결정할 수 있다. 시험 이미지가 캡처되거나 광 상태들이 달리 감지되면, 방법(301)은 동작(307)으로 진행될 수 있다. 동작(307)에서, 프로세서(114)는 시험 이미지(또는 하나 이상의 픽셀로부터의 신호들)를 분석하여 광이 매우 낮은 광인지를 결정할 수 있다. 예를 들면, 디바이스(100)는 낮은 광 모드가 활성화될 수 있는 낮은 임계치를 결정하기 위한 설정을 포함할 수 있다. 대안적으로, 사용자는 시험 이미지를 분석하여, 광이 "낮은 광" 모드를 활성화하기에 충분히 낮은지를 결정할 수 있다.
광이 충분히 낮은 것으로 결정되면, 방법(301)은 동작(309)으로 진행될 수 있다. 동작(309)에서, 이미지 센서(130)는 단색 또는 낮은 광 모드로 전환될 수 있다. 예를 들면, 동작(309) 동안, 2개 이상의 픽셀 또는 픽셀들의 그룹들은 통신가능하게 결합되어 공통 플로팅 확산 노드(163)를 공유할 수 있다(또는 픽셀들은 그렇지 않으면 함께 합해질 수 있음). 예를 들면, 하나 이상의 공유 또는 그룹핑 트랜지스터들 또는 게이트들은 하나 이상의 픽셀이 함께 합해질 수 있도록 활성화될 수 있다.
그러나, 광이 단색 또는 낮은 광 모드를 활성화시키기에 충분히 낮지 않으면, 방법(301)은 옵션의 동작(311)으로 진행될 수 있다. 동작(311)에서, 디바이스(100)는 제어 정지 장치 및 스위치로 하여금 이미지 센서(130)를 단색 모드로 허용하도록 사용자에게 옵션을 보여줄 수 있다. 예를 들면, 디스플레이(110)는 "단색 모드로의 전환"을 보여주고, 사용자로 하여금 낮은 광 모드에 관한 프로세서의 자동 분석을 정지할 수 있는 디바이스(100)로의 입력을 제공하게 할 수 있다. 동작(311) 후에, 방법(301)은 동작(315)으로 진행될 수 있고, 프로세서(114)는 수신된 사용자 입력을 분석할 수 있다. 동작(315)에서, 프로세서(114)는 사용자가 이미지 센서(130)를 단색 모드로 변경하기 위해 입력을 제공했는지 여부를 결정할 수 있다.
사용자가 이미지 센서(130)를 단색 모드로 변경하지 않았다면, 방법(301)은 동작(325)으로 진행될 수 있다. 동작(325)에서, 이미지 센서(130)는, 개별적으로 판독되며 옵션적으로 하나 이상의 컬러 필터를 포함하는 각 개별 픽셀을 갖는 이미지를 캡처할 수 있다. 이 동작에서, 캡처된 이미지는 단색 모드에 비해 증가된 해상도 및 컬러 데이터를 가질 수 있다. 그러나, 사용자가 이미지 센서(130)를 단색 모드로 변경하기 위한 입력을 제공했다면, 방법(301)은 동작(309)으로 진행될 수 있다.
동작(309) 및 이미지 센서가 단색 모드로 전환된 후에, 방법(301)은 동작(313)으로 진행될 수 있다. 동작(313)에서, 이미지 센서(130)는 이미지를 캡처할 수 있다. 예를 들면, 이미지 센서(130)는 픽셀 어레이를 위한 집적을 시작할 수 있고, 픽셀들 각각은 렌즈(126)를 통해 광을 수광할 수 있다. 집적 후에, 픽셀들의 선택 그룹들을 위한 신호들은 함께 합해질 수 있다. 낮은 광에서, 픽셀들은 2개 이상의 픽셀로부터의 신호들이 조합되더라도 플로팅 확산 노드의 풀 웰 용량을 초과하지 않을 수 있다. 이는, 캡처된 광 신호들의 낮은 레벨에 기인하여, 픽셀들(조합되는 경우에도)이 플로팅 확산(163)의 용량을 초과하기에 충분한 광을 수광하지 않을 수 있기 때문이다. 추가적으로, 단색 모드 동안 캡처된 이미지는 픽셀들 사이의 "누화"가 제거될 수 있으므로, 감소된 노이즈를 가질 수 있다. 이는, 픽셀들 각각이 함께 합해지므로 다른 컬러 픽셀보다 더 많은 광을 수광하는 하나의 컬러 픽셀에 기인한 컬러 노이즈가 픽셀들이 함께 합해진 경우 고려할 가치게 없게(moot) 될 수 있기 때문이다.
픽셀들을 함께 합치는 것은 픽셀 어레이(134) 상에 위치설정될 수 있는 임의의 컬러 필터들을 변경하거나 제거하지 않으면서 단색 모드가 활성화되게 할 수 있다는 점에 유의해야 한다. 예를 들면, 픽셀들 각각은 컬러 필터를 포함할 수 있지만, 함께 합해지는 경우, 이미지 센서(130)는 그레이스케일 또는 단색인 이미지들을 캡처할 수 있다. 이미지 센서로 하여금 낮은 광 동안 그 민감도를 증가시키게 하는 것에 부가하여, 단색 옵션은 사용자가 이미지 센서를 변경하거나 수정하는 것을 요구하지 않으면서 사용자에게 흑백 또는 그레이 스케일 이미지들을 캡처하게 하는 옵션을 제공할 수 있다. 추가적으로, 단색 모드는 이미지가 캡처된 후에 컬러 데이터를 제거하지 않으면서 흑백 이미지들을 바로 캡처하도록 구현될 수 있다.
동작(313) 후에, 방법(301)은 동작(317)으로 진행될 수 있다. 동작(317)에서, 프로세서(114)는 캡처된 이미지를 위한 컬러 정보가 원해지는지를 결정할 수 있다. 예를 들면, 디바이스는 사용자가 캡처된 이미지 내에 컬러 데이터를 갖기를 원한다는 사용자 입력을 수신할 수 있다. 컬러 정보가 원해지면, 방법(301)은 동작(319)으로 진행될 수 있다. 그러나, 컬러 정보가 원해지지 않으면, 방법(301)은 종료 상태(327)로 진행되고 종료될 수 있다.
컬러 정보가 원해지는 경우들에서, 방법(301)은 동작(319)으로 진행될 수 있다. 동작(319)에서, 이미지 센서(130)는 컬러 모드로 전환될 수 있다. 컬러 모드에서, 함께 공유된 픽셀들의 하나 이상의 그룹은 디커플링될 수 있고/있거나 유사한 컬러들을 갖는 픽셀들의 그룹들 하나는 함께 공유될 수 있다.
동작(319) 후에, 방법(301)은 동작(321)으로 진행될 수 있다. 동작(321)에서, 이미지 센서(130)는 제2 이미지를 캡처할 수 있고, 이 이미지는 캡처된 오브젝트 또는 장면으로부터의 컬러 데이터를 포함할 수 있다. 컬러 이미지가 캡처되면, 방법(301)은 동작(323)으로 진행될 수 있고, 컬러 이미지로부터의 컬러 데이터는 단색 이미지에 적용될 수 있다. 다시 말하면, 컬러 이미지는 원래 캡처된 단색 이미지 상에 "페인팅(painting)"될 수 있는 밝기를 캡처할 수 있다. 단색 이미지는 컬러 이미지에 비해 증가된 민감도를 가질 수 있으며, 이는 광이 충분히 낮아서, 2개 이상의 픽셀의 합이 컬러 이미지에서의 단일 컬러 픽셀들보다 더 많은 광 데이터를 생성할 수 있기 때문이다. 최종 이미지는 그 위로 이동되는 일부 컬러 데이터와 함께 증가된 민감도를 가질 수 있다. 동작(323) 후에, 방법(301)은 종료 상태(327)로 진행될 수 있다.
공유형 픽셀 아키텍처를 구현하는 것은 이미지 센서가 듀얼 모드가 되게 하며, 이는 컬러 및 단색 이미지들 둘 다를 제공한다. 단색 모드를 사용하는 것은, 이미지 센서(130)가 낮은 광 동안 신호 대 노이즈 비를 최대화하고, 컬러 모드 동안 가시화되지 않을 수 있는 이미지들을 가시화되게 할 수 있다. 이러한 유형의 듀얼 모드 동작은 본 명세서에서 논의된 공유형 픽셀 아키텍처들 중 실질적으로 임의의 것으로 구현될 수 있고, 단색에 대한 논의가 도 12c 내지 도 12e에 관하여 이루어졌지만, 도 12a 및 도 13 내지 도 17b에 도시된 바와 같은 다른 공유형 아키텍처들이 동일하거나 유사한 기능을 구현하는 데 사용될 수 있다는 점에 유의해야 한다.
추가적으로, 일부 실시예에서, 동일한 컬러 필터를 갖는 함께 합해진 픽셀들이 선택될 수 있고, 이는 컬러 데이터의 손실을 줄일 수 있다는 점에 유의해야 한다. 그러나, 광이 현저하게 낮을 수 있는 경우들에서, 다중 컬러 플레인(plane)들의 픽셀들을 함께 합하는 것 또는 달리 더 많은 픽셀들을 함께 합하는 것은 민감도를 더 크게 만들 수 있다. 일부 경우들에서, 도 12c 및 도 12d에 도시된 방법(301)은 하나의 플로팅 확산을 공유함으로써 행해질 수 있다. 이러한 경우에, 전송 게이트들이 활성화되면, 픽셀들 각각으로부터의 전하는 실질적으로 동시에 플로팅 확산 노드(163) 내에 축적될 수 있다. 합하는 것을 이용하여, 신호는 노이즈를 증가시키지 않으면서 증가될 수 있고, 합하는 것은 픽셀 집적 동안 행해질 수 있다. 대안적으로, 비닝 동작이 사용될 수 있다. 이러한 동작 시에, 픽셀들은 개별적으로 판독될 수 있고, 신호들은 픽셀들의 선택 그룹에 대해 함께 평균화될 수 있다. 비닝을 사용하여, 노이즈 비는 2의 제곱근 만큼 증가될 수 있다. 비닝을 사용하여, 평균화는 집적 후에 행해질 수 있고, 사용자가 이미지를 보게 하고 이어서 해상도를 높이기 위해 신호들을 함께 합하게 할 수 있다.
프로그램 가능한 변환 이득
다른 실시예들에서, 픽셀 셀(238)은 각 픽셀을 위한 변환 이득을 바꾸는 데 사용될 수 있는 다수의 제어 회로 경로를 포함할 수 있다. 도 13은 다수의 제어 경로를 포함하는 공유형 픽셀 아키텍처의 다른 예의 단순 개략도이다. 도 13을 참조하면, 픽셀 그룹(238)은 복수의 통신 경로(280, 282, 284, 286)와 선택적으로 통신할 수 있다. 각 통신 경로는 전송 트랜지스터들(262a, 262b, 262c, 262d), 플로팅 확산(288a, 288b, 288c, 288d), 리셋 게이트(156), SF 게이트(160) 및 행 선택 게이트(162)를 포함할 수 있다. 리셋, SF 및 행 선택 게이트들(156, 160, 162)은 각 통신 경로(280, 282, 284, 286)에 대해 실질적으로 동일할 수 있다. 그러나, 일부 실시예에서, 플로팅 확산 노드들(288a, 288b, 288c, 288d) 각각은 상이하게 도핑될 수 있거나 그렇지 않으면 다양한 특성들을 갖도록 구성될 수 있고, 이는 하기에 더욱 상세하게 논의될 것이다.
일부 실시예에서, 플로팅 확산 노드들(288a, 288b, 288c, 288d)은 다른 노드들로부터 전기적으로 절연된 트랜지스터 어레이 칩(172) 실리콘 내에 형성된 영역들일 수 있다. 플로팅 확산 노드들(288a, 288b, 288c, 288d)은 각각 커패시턴스 값을 가질 수 있다. 플로팅 확산 노드들 각각을 위한 커패시턴스 값은 각 노드의 변환 이득, 즉 하나의 전자의 추가에 의한 노드의 전위 또는 전압의 변화를 결정할 수 있다. 플로팅 확산 노드들(288a, 288b, 288c, 288d) 각각, 또는 그들의 서브세트는 상이한 커패시턴스 값들을 가질 수 있으므로, 본 예에서의 트랜지스터 어레이는 다수의 변환 이득을 가질 수 있다. 다시 말하면, 통신 경로들(280, 282, 284, 286) 각각은 다른 통신 경로들과 상이한 변환 이득을 가질 수 있다.
이러한 실시예들에서, 통신 경로(280, 282, 284, 286)는 원하는 변환 이득에 기초하여 각 픽셀을 위해 동적으로 선택될 수 있다. 다시 말하면, (예를 들면 선택 전송 트랜지스터(262a 내지 262d)를 활성화시킴으로써) 선택되는 특정 통신 경로(280, 282, 284, 286)는 원하는 변환 이득에 기초하여 활성화될 수 있다. 이러한 방식에서, 각각의 플로팅 확산들(288a 내지 288d)을 위한 변환 이득은 어느 통신 경로가 픽셀들 중 임의의 픽셀을 위해 활성화되는지를 결정하는 데 사용될 수 있다. 변환 이득을 조정하면 하나의 전하의 흡수에 기인하여 출력 전압의 변화를 바꿀 수 있고, 이는 이미지 센서의 민감도, 포화 속도 등을 바꿀 수 있다.
또 다른 실시예에서, 플로팅 확산 노드는 하나 이상의 플로팅 확산 노드의 변환 이득을 조정함으로써 각각의 픽셀들을 위해 동적으로 조정될 수 있다. 도 14는 조정 가능한 플로팅 확산 노드를 포함하는 공유형 아키텍처를 갖는 이미지 센서의 단순 개략도이다. 도 14를 참조하면, 트랜지스터 어레이 및 제어 회로는 하나의 전송 트랜지스터(262), 플로팅 확산 노드(263) 및 하나 이상의 변환 이득 조정 게이트(290, 292, 294)를 포함할 수 있다. 이득 조정 게이트들(290, 292, 294)은 전송 게이트(262)와 SF(160) 사이에서 플로팅 확산 노드(263)에 동작 가능하게 접속될 수 있다.
이득 제어 게이트들(290, 292, 294)은 하나 이상의 커패시터에 결합된 하나 이상의 트랜지스터일 수 있고, 트랜지스터들은 플로팅 확산 노드(263)에서의 변환 이득을 바꾸기 위해 선택적으로 활성화될 수 있다. 예를 들면, 제1 이득 조정 게이트(290)가 활성화되는 경우, 플로팅 확산 노드(263)의 커패시턴스 값이 바뀔 수 있다. 일반적으로, 플로팅 확산 노드(263)의 변환 이득은 노드(263)에서 커패시턴스에 대해 역으로 관련될 수 있다. (동일하거나 상이한 용량 값들을 가질 수 있는) 이득 조정 게이트들(290, 292, 294) 중 하나 이상을 선택적으로 활성화시킴으로써, 플로팅 확산 노드(263)에서의 커패시턴스가 바뀐다.
예를 들면, 이득 조정 게이트들(290, 292, 294) 모두가 비활성화되거나 오프 위치에 있는 경우, 플로팅 확산 노드(163)는 커패시터(C1)의 용량 값과 동일한 커패시턴스를 가질 수 있다. 제1 이득 조정 게이트(290)가 온이지만 나머지 이득 조정 게이트들(292, 294)이 오프인 경우, 플로팅 확산 노드(163)는 C1과 C2의 용량 값들의 합(예컨대, C1+C2)과 동일한 커패시턴스를 갖는다. 첫 번째 두 이득 조정 게이트들이 온인 경우, 플로팅 확산 노드(163)는 용량 값들(C1, C2, C3) 모두를 합한 것과 동일한 용량 값을 갖는다. 마지막으로, 이득 조정 게이트들 모두가 활성화되는 경우, 플로팅 확산은 C1, C2, C3 및 C4 모두를 합한 것과 동일한 최대 용량 값을 가질 수 있다.
상기 예에 의해 보여지는 바와 같이, 일부 실시예에서, 이득 조정 게이트들은 플로팅 확산 노드에서의 커패시턴스를 부가적으로 변경하기 위하여 선택 그룹들에서 활성화될 수 있다. 이 예에서, 각 이득 조정 게이트는 플로팅 확산 노드의 용량 값에의 증분 변화를 제공할 수 있고, 그와 같이 사용자는 플로팅 확산 노드의 변환 이득을 선택하기 위해 활성화될 이득 조정 게이트들의 수를 맞출 수 있다. 이득 조정 게이트들(290, 292, 294)이 원하는 바와 같이 선택적으로 활성화되도록 행 드라이버들에 통신가능하게 결합될 수 있다는 점에 유의해야 한다 추가적으로, 각각의 이득 조정 게이트들을 위한 "온" 전압은 각 이득 조정 게이트를 가로질러 전압 강하를 회피하기에 충분히 높게 되도록 선택될 수 있다. 커패시터들(C1, C2, C3, C4)의 용량 값들은 동일할 수 있거나 서로 상이할 수 있다는 점에 유의해야 한다. 일부 실시예에서, 커패시터들 각각은 상이한 값을 가질 수 있으며, 이는 계속해서 더 작아질 수 있어, 플로팅 확산 노드에서의 커패시턴스의 값은 각 추가 이득 조정 게이트가 활성화됨에 따라 더 작은 증분으로 조정될 수 있다.
동적으로 변하는 플로팅 확산 노드(예컨대, 도 14)나, 상이한 변환 이득 값들을 갖는 다수의 플로팅 확산 노드를 사용함으로써, 하나 이상의 픽셀을 위한 변환 이득은 조정될 수 있다. 변환 이득을 조정하면 이미지 센서로 하여금 상이한 조명 상태들 및/또는 노출 시간들에 기초하여 픽셀 특성들을 최대화되게 할 수 있다. 예를 들면, 이미지 센서는 픽셀 출력 신호들을 증가시키기 위하여 낮은 광에서 변환 이득을 최대화하도록 구성될 수 있다. 반대로, 이미지 센서는 각 포토다이오드로부터의 증가된 신호 전하 양을 수용하도록 높은 광 상태들 동안 변환 이득을 줄이도록 구성될 수 있다. 다른 변화들은 사용자에 의해 원하는 바와 같이 구현될 수 있다는 점에 유의해야 한다.
도 12 내지 도 14에 관하여 전술한 바와 같이 공유형 픽셀 아키텍처는 또한 글로벌 셔터 구성에서 사용될 수 있다. 도 15a는 공유형 제어 회로 및 글로벌 셔터 구성을 갖는 픽셀 셀의 단순 개략도이다. 도 15a를 참조하면, 이미지 센서는 각 포토다이오드(254a, 254b, 254c, 254d)와 통신하는 하나 이상의 안티-블루밍 게이트(278a, 278b, 278c, 278d)를 포함할 수 있다. 안티-블루밍 게이트들(278a, 278b, 278c, 278d)이 글로벌 셔터 구성에 관련하여 도 15a에 예시되지만, 다른 실시예들에서, 안티-블루밍 게이트들은 도 12 내지 도 14에 도시된 바와 같이 롤링 셔터 구성에 통합될 수 있다는 점에 유의해야 한다. 도 7에 관하여 전술한 바와 같이, 안티-블루밍 게이트들(278a, 278b, 278c, 278d)은 포토다이오드들이 포화된 후에 포토다이오드들(254a, 254b, 254c, 254d)로부터의 과잉 전하를 배출할 수 있다.
계속해서 도 15a를 참조하면, 트랜지스터 어레이 칩(172)은 전송 게이트와 플로팅 확산(263) 사이에 스토리지 노드를 정의하는 추가 전송 게이트를 포함할 수 있다. 예를 들면, 트랜지스터 어레이 칩(170)은 전송 게이트들(262a, 262b, 262c, 262d)과 각 통신 경로를 위한 SF(160) 사이에 위치설정된 스토리지 전송 게이트(304a, 304b, 304c, 304d)를 포함할 수 있다. 스토리지 노드(302a, 302b, 302c, 302d)는 전송 게이트들(262a, 262b, 262c, 262d)과 스토리지 전송 게이트들(304a, 304b, 304c, 304d) 사이에 정의될 수 있다. 스토리지 노드들(302a, 302b, 302c, 302d)은 포토다이오드 칩(172)으로부터 전송된 전하, 즉, 전하가 판독되기 전에 각각의 포토다이오드들(254a, 254b, 254c, 254d)로부터의 전하를 저장한다. 이 방식으로, 포토다이오들(254a, 254b, 254c, 254d) 각각은 실질적으로 동시에 집적될 수 있지만, 데이터가 스토리지 노드들(302a, 302b, 302c, 302d)로 전송되면, 각 픽셀로부터의 데이터는 순차적으로 판독될 수 있다.
하기에 더욱 상세하게 설명되는 바와 같이, 도 15a에 예시된 공유형 아키텍처는 "효과적인" 글로벌 셔터를 제공할 수 있다. 이러한 실시예들에서, 각 그룹 내의 픽셀들은 픽셀 셀 내에서 개별적으로 판독될 수 있지만, 각 픽셀 셀 또는 그룹을 위한 값들은 집합적으로 판독될 수 있다. 이러한 구현에서, "롤링 셔터"가 각 셀 내의 개별 픽셀들에서만 발생하므로, 이미지 센서를 위한 "롤링" 시간은 단지 4개의 픽셀 행들(또는 픽셀 셀 내의 픽셀들의 수)을 판독하기 위한 시간일 수 있다. 각 픽셀 셀은 글로벌적으로 판독되고 따라서 이미지 센서 내의 첫 번째 픽셀 행과 이미지 센서의 마지막 픽셀 행 사이의 판독 사이의 시간 차이만이 각 픽셀 셀 내의 4개의 픽셀 행 각각을 판독하는 시간이다. 이 시간 차이는, 첫 번째 픽셀 행과 마지막 픽셀 행의 판독 사이의 시간 차이가 픽셀 어레이 내의 행들의 전체 수에 의해 결정되는 종래의 롤링 셔터와 비교해서 실질적으로 더 작은 시간 차이이다. 따라서, 이러한 효과적인 글로벌 셔터 구성들에서, 최종 이미지는 실제 글로벌 셔터의 그것들에 매우 근접한다.
일부 실시예에서, 도 15a에 예시된 글로벌 셔터 구성은 픽셀 그룹 또는 셀로 하여금 SF 게이트, 리셋 게이트 및/또는 행 선택 게이트를 허용하도록 수정될 수 있다. 도 15b는 글로벌 셔터 공유형 아키텍처 구성의 단순 개략도이다. 도 15b를 참조하면, 픽셀들(236a 내지 236d) 각각은 리셋 게이트(156), SF 게이트(160) 및 행 선택 게이트(162)와 통신할 수 있다. 이러한 방식에서, 4개 이상의 픽셀의 그룹을 위한 제어 게이트들(156, 160, 162)의 단일 세트만 있을 수 있으므로, 트랜지스터 어레이 칩(172) 상의 트랜지스터들의 수는 감소될 수 있다. 회로는 도 15a에 관하여 전술한 바와 실질적으로 동일한 방식으로 동작할 수 있다. 그러나, 이 예에서, 각각의 포토다이오드들(254a 내지 254d)로부터의 데이터는 스토리지 전송 게이트들(254a 내지 254d)이 SF(160)에, 결과적으로 판독 회로(예컨대, 열 선택(142))에 데이터를 제공하기 위해 활성화될 때까지 스토리지 노드들(302a 내지 302d) 내에 남아있을 수 있다.
롤링 셔터 구성을 사용하는 효과적인 글로벌 셔터
위에서 간략하게 설명한 바와 같이, 실시예들에서, 공유형 아키텍처는 글로벌 셔터와 롤링 셔터 구현 사이에 하이브리드를 제공하도록 구성될 수 있다. 이러한 예에서, 선택 픽셀들은 순차적으로 판독될 수 있지만, 픽셀들이 셀들로 그룹화될 수 있고, 셀들 각각은 글로벌하게 판독될 수 있다. 도 16a는 4-픽셀 셀의 단순 개략도이다. 도 16b는 도 16a의 개략도를 위한 타이밍도이다. 도 16a를 참조하면, 픽셀 셀(138)은 4개의 픽셀(136)을 포함할 수 있고, 이는 안티-블루밍/리셋 게이트(279)를 각각 공유할 수 있다. 일부 실시예에서, 안티-블루밍/리셋 게이트(279)는 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이에 연장되는 수직 게이트일 수 있다. 이는 2개의 칩(170, 172)이 2개의 칩 사이에 단일의 칩 간 접속부를 갖게 할 수 있다. 칩 간 접속부들의 수를 감소시킴으로써, 2개의 칩 사이의 피치는 증가될 수 있고, 접속부의 생성 시에 복잡성은 감소될 수 있다.
동작 시에, 도 16a 및 도 16b를 참조하면, 안티-블루밍/리셋 게이트(279)는 활성화될 수 있고, 포토다이오드들(254a 내지 154d)은 리셋될 수 있으며, 거기에 저장된 전하는 덤프(dump)될 수 있다. 포토다이오드들(254a 내지 254d)이 리셋되면, 각 포토다이오드(254a 내지 254d)는 집적을 시작하고 렌즈(126)로부터의 광을 수집하는 것을 시작할 수 있다. 각각의 포토다이오드들(254a 내지 254d)로부터의 전하는 선택 트리거 전송 게이트(258a 내지 258d) 및 전송 게이트들(262a 내지 262d)을 활성화시킴으로써 순차적으로 전송될 수 있다. 이어서, 각 포토다이오드(254a 내지 254d)로부터의 전하는 각자의 스토리지 노드(302a 내지 302d)로 전송될 수 있고, 이어서 행 선택(162)이 활성화되는 경우 판독될 수 있다. 이러한 실시예들에서, 픽셀 아키텍처(134) 내의 픽셀 셀들(138) 각각은 글로벌 집적 시간을 갖도록 구성될 수 있다. 그러나, 각 픽셀 셀(138) 내의 각 픽셀(136)은 순차적으로 집적될 수 있고, 전하는 동시보다는 순차적으로 스토리지 노드(302a 내지 302d)에 전송될 수 있다. 이러한 구현은 실제 글로벌 셔터 구현이 아닐 수 있지만, 선택 픽셀 셀 내의 각 포토다이오드가 정확히 동일한 집적 시간을 갖지 않기 때문에, 픽셀 셀(138) 내의 4개의 픽셀이 그것들의 전하를 스토리지 노드로 순차적으로 전송하는 시간 차이가 매우 작을 수 있고, 최종 이미지는 효과적인 글로벌 셔터 이미지일 수 있다.
예를 들면, 종래의 롤링 셔터 구현들에서, 각 포토다이오드로부터의 전하는 전체 픽셀 아키텍처에 대해 행 단위로 판독된다. 따라서, 첫 번째 픽셀로부터의 전하가 스토리지 노드로 전송되는 때와 마지막 픽셀 행으로부터의 전하가 전송되는 때 사이에 실질적인 시간 차이가 있을 수 있다. 도 16a 및 도 16b에서의 구현에서, 각 픽셀 셀(138)은 동시에 활성화될 수 있지만, 픽셀 셀 내의 각 픽셀을 위한 전하는 스토리지 노드로 순차적으로 전송될 수 있다. 다시 말하면, 각 픽셀(136)을 위한 전하는 순차적으로 전송될 수 있지만, 픽셀 셀들(138) 각각은 글로벌적으로 활성화될 수 있다. 따라서, 픽셀 셀 내의 첫 번째 픽셀이 스토리지 노드로 전송되는 경우와 픽셀 셀 내의 마지막 픽셀이 스토리지 노드로 전송되는 경우 사이의 유일한 차이는, (픽셀 아키텍처의 각 행이기보다) 3개의 픽셀일 수 있고, 이러한 시간 차이는 최소일 수 있다. 시간 차이는 실질적으로 감소되어 효과적인 글로벌 셔터를 생성할 수 있다.
도 16b를 참조하면, 예시적인 타이밍도에서, 안티-블루밍/리셋 게이트(279)가 우선 활성화될 수 있고, 이어서 포토다이오드들(254a 내지 254d)을 위한 집적 동안 스위치 오프될 수 있다. 집적이 끝난 경우, 이는 대략 10 ms 지속되거나, 사용자가 원하는 실질적으로 임의의 다른 기간일 수 있고, 선택 픽셀(136) 행을 위한 트리거 전송 게이트(258a 내지 258d)는 활성화될 수 있으며, 선택 픽셀(136)을 위한 전송 게이트(262a 내지 262d)는 또한 활성화될 수 있다. 포토다이오드(254a 내지 254d)로부터의 전하가 스토리지 노드(302a 내지 302d) 내로 전송되면, 다음 픽셀이 활성화될 수 있고, 그 대응하는 전송 게이트들은 활성화되어 그것의 전하를 스토리지 노드로 전송할 수 있다. 도 16b를 참조하면, 제1 픽셀 및 제2 픽셀은 대략적으로 동일한 길이의 집적을 가질 수 있지만, 집적 시간들은 서로로부터 이동될 수 있다. 다시 말하면, 제1 픽셀은 제2 픽셀 약간 전에 집적을 시작할 수 있지만, 제2 픽셀이 집적을 종료하기 약간 전에 집적을 종료할 수 있다. 이 예에서, 픽셀들은 동일한 전체 집적 시간을 가질 수 있지만, 시간에서 이동될 수 있다. 그러나, 이 시간 이동은 매우 작은, 예를 들면, 5 내지 10 us 사이일 수 있으므로, 캡처된 이미지에서 모션 아티팩트들 상에 많은 영향을 끼칠 수 있다.
스토리지 노드(302a 내지 302d)에 있으면, 각 픽셀로부터의 전하는 행 단위로 판독될 수 있다. 그러나, 스토리지 노드(302a 내지 302d)에서, 전하는 렌즈로부터의 추가 광으로부터 보호될 수 있으며, 따라서 판독이 행 단위로 완료될 수 있더라도, 캡처된 광은 집적 동안 캡처된 광을 나타낼 수 있다.
도 12 내지 도 16에 관하여 전술한 바와 같이 공유형 아키텍처를 사용하여, 픽셀 셀(238) 내의 픽셀들(236a, 236b, 236c, 236d)이 합해질 수 있거나, 픽셀들 각각이 상이한 컬러 필터를 가질 수 있는 실시예들에서, 컬러들은 픽셀 내에서 혼합될 수 있다(예를 들면, 처리 컴포넌트들에 도달하기 전에). 추가적으로, 각각의 포토다이오드들(254a 내지 254d)로부터 수집된 광은 동일한 전송 게이트 드레인에서 함께 합해져, 생성된 신호를 최대화할 수 있다. 예를 들면, 광 레벨이 낮을 수 있는 경우들에서, 각 포토다이오드(254a 내지 254d)에서 광 신호가 합해져, 신호를 증가시키고 증가된 민감도를 제공할 수 있다(비록 더 낮은 해상도에서라도).
전하 리밸런싱
일부 실시예에서, 포토다이오드 칩(170)은 하나 이상의 혼합 게이트를 추가로 포함하여 이미지 센서(130)를 위한 추가 민감도를 제공할 수 있다. 도 17a는 2개의 픽셀 혼합 구성을 포함하는 이미지 센서의 단순 개략도이다. 도 17b는 4개의 또는 4-픽셀 혼합 구성의 단순 개략도이다. 도 17a 및 도 17b를 참조하면, 이미지 센서(130)는 2개 이상의 픽셀(326a 내지 326d)과 통신할 수 있는 하나 이상의 게이트(306a, 306b, 306c)를 포함할 수 있다. 일부 실시예에서, 혼합 게이트들(306a, 306b, 306c)은 2개 이상의 포토다이오드(254a 내지 254d)를 함께 결합할 수 있다. 혼합된 포토다이오드들(254a 내지 254d)은 동일한 컬러 필터를 가질 수 있거나(예컨대, 둘 다 녹색 필터들을 가짐), 컬러 필터가 없을 수 있거나, 또는 상이한 컬러 필터들을 가질 수 있다. 후자의 예에서, 컬러 특징들은 포토다이오드들이 혼합되는 경우에 잃을 수 있지만, (하기에 논의되는 바와 같이) 민감도는 증가될 수 있다.
혼합 게이트들은 도 9a 내지 도 10에 예시된 수직 전송 게이트를 포함하는 실시예들에서 이미지 센서에서 구현될 수 있거나 측방향 또는 달리 배향된 전송 게이트를 포함하는 이미지 센서의 실시예들에서 구현될 수 있다는 점에 유의해야 한다.
혼합 게이트들(306a, 306b, 306c)은 포토다이오드들(254a 내지 254d)을 선택적으로 접속하여, 2개 이상의 포토다이오드로부터의 신호가 다양한 픽셀들 사이에 리밸런싱되게 한다. 이어서, 예컨대 트리거 전송 게이트들(258a 내지 258d)을 선택적으로 활성화시킴으로써, 각각의 포토다이오드들(254a 내지 254d)을 위한 전하가 선택적으로 판독될 수 있거나, 집합적으로 판독될 수 있다(트리거 전송 게이트들(258a 내지 258d) 모두를 활성화시킴).
예를 들면, 도 17b를 참조하면, 동작 시에, 포토다이오드들(254a 내지 254d)은 활성화될 수 있고 렌즈(126)로부터의 광을 수집하는 것을 시작할 수 있다. 포토다이오드들(254a 내지 254d)은 롤링 셔터 동작을 위해 그룹들 또는 행들에서 활성화될 수 있거나 글로벌 셔터 동작을 위해 동시에(또는 실질적으로 동시에) 활성화될 수 있다. 도 17b의 공유형 아키텍처에 의해, 4개의 픽셀(236a 내지 236d)은 단일 판독 영역, 즉 단일 리셋 게이트(152), 플로팅 확산(163), SF(160) 및 행 선택(162)을 각각 공유할 수 있다. 활성화되는 경우, 포토다이오드들(254a 내지 254d) 각각은 집적을 시작할 수 있고, 즉, 포토다이오드들(254a 내지 254d)은 리셋될 수 있으며, 이어서 렌즈(126)를 통해 전송된 광을 수집하는 것을 시작할 수 있다.
계속해서 도 17b를 참조하면, 노출 동안, 제1 픽셀(236a)의 제1 트리거 게이트(258a)는 활성화될 수 있고, 제1 포토다이오드(254a)에 축적된 전하는 플로팅 확산 노드(163) 내로 덤핑될 수 있고 포토다이오드(254a)는 리셋될 수 있다. 제1 픽셀(236a)이 리셋되면, 혼합 게이트들(306a 내지 306c) 중 하나 이상은 활성화될 수 있다. 활성화된 혼합 게이트들의 수에 따라, 포토다이오드들(254b, 254c, 254d) 내의 전하는 제1 포토다이오드(254a) 내에 그리고 서로 사이에 리밸런싱될 수 있다. 예를 들면, 일부 실시예에서, 픽셀들 중 2개는 집적 동안 리셋되고 다른 2개의 논-리셋(non-reset) 픽셀들과 혼합될 수 있다. 일부 실시예에서, 포토다이오드들 각각은 선택 픽셀들이 리셋되기 전에 혼합 게이트들(306a 내지 306c)에 의해 함께 혼합될 수 있다. 이러한 실시예들에서, 포토다이오드들(254a 내지 254d) 사이의 전하 리밸런스는 4개의 픽셀 각각을 가로질러 실질적으로 균일할 수 있다. 일부 실시예에서, 픽셀들은 선택 픽셀들이 리셋된 후에 다시 리밸런싱될 수 있다. 일부 실시예에서, 전하가 덤핑되거나 리셋되기 전에 전하가 2개 이상의 픽셀 사이에 리밸런싱되면, 픽셀들은 전하 덤핑 후에 다시 리밸런싱될 수 있다는 점에 유의해야 한다.
각 포토다이오드(254a 내지 254d)는 임의의 회 리셋될 수 있다. 예를 들면, 제1 픽셀(236a)은 집적 또는 노출 기간 동안 2회 이상 리셋될 수 있다. 리셋되도록 선택된 포토다이오드(254a 내지 254d)는 포토다이오드들(254a 내지 254d) 각각의 민감도 또는 포화 제한들에 기초할 수 있다. 예를 들면, 소정 컬러 필터들은 포토다이오드들 중 하나 이상이 다른 것들보다 더 빨리 포화되게 할 수 있다(예를 들면, 장면이 다른 파장들보다 더 녹색인 광을 갖는다면). 집적 동안 하나 이상의 픽셀을 리셋하고 픽셀들의 그룹을 위해 전하를 리밸런싱함으로써, 포토다이오드들의 포화 시간은 연장될 수 있다. 다시 말하면, 픽셀들은 포화에 도달하기까지 더 긴 시간이 요구될 수 있는데, 전하의 일부는 픽셀들 중 하나 이상으로부터 덤핑되기 때문이다. 이는 이미지 센서가 더 긴 노출 또는 집적 시간을 갖게 할 수 있고, 이는 특히 상이한 조명 환경들에서 이미지 센서의 민감도를 바꿀 수 있다. 예를 들면, 소정 광 컬러가 우세하면, 포토다이오드는 캡처된 이미지의 변색을 초래할 수 있는 다른 것들보다 더 빠르게 포화될 수 있다. 포화 픽셀을 리셋하고 전하를 리밸런싱함으로써, 캡처된 이미지는 향상될 수 있다.
일부 실시예에서, 이미지 센서를 위한 민감도의 변화는 노출 동안 선택 기간에 가중될 수 있다. 예를 들면, 하나 이상의 픽셀을 위한 전하가 노출 시간의 시작 동안 리셋되면, 노출 시간의 시작의 민감도는 노출 시간의 종료에 비해 감소될 수 있다. 이 예에서, 마지막 캡처된 이미지는 집적 시간의 종료 무렵에 가중된 광 값을 가질 수 있고, 이는 오브젝트가 최종 버전들보다 흐린 라인들로 예시된 최초 위치들을 추적하는 것을 보여주는 바와 같은 이미지 효과를 생성할 수 있다. 이는 사용자로 하여금 캡처된 이미지들에 대한 원하는 아티팩트들, 특히 모션에 관하여 결정하게 하는 데 사용될 수 있다. 일례로서, 사용자는 시작 위치보다 더 명확하게 이동하는 오브젝트의 종료 위치를 캡처하기를 바랄 수 있다. 이 예에서, 전하는 이동하는 오브젝트의 종료 위치 쪽으로 최종 캡처된 이미지에 가중하기 위해 집적의 시작 시에 덤핑될 수 있다.
도 17a 및 도 17b를 참조하면, 일부 실시예에서, 픽셀들(236a 내지 236d) 각각은 선택적으로 판독될 수 있거나 픽셀들은 함께 판독될 수 있다(전하를 추가로 조합함). 예를 들면, 하나의 구현에서, 각 픽셀을 위한 트리거 게이트(258a 내지 258d)는 선택적으로 활성화될 수 있고, 활성화되면, 선택된 픽셀을 위한 포토다이오드(254a 내지 254d)는 저장된 전하를 플로팅 확산 노드(163)에 전송할 수 있다. 대안적으로, 트리거 게이트들(258a 내지 258d) 각각(또는 그들의 조합)은 활성화될 수 있고, 그러한 픽셀들로부터의 전하는 플로팅 확산 노드(163)에 각각 제공될 수 있다.
도 17a 및 도 17b를 참조하면, 혼합 게이트들(306a, 306b, 306c)은 이미지 센서(130)의 민감도가 조정 가능한 구경 또는 렌즈(126) 구경 크기를 요구함 없이 조정되게 한다. 예를 들면, 일부 카메라들은 렌즈(126)를 위한 구경의 크기를 조정하는 특징부를 포함할 수 있고, 이는 이미지 센서에 도달할 수 있는 광의 양을 제어할 수 있다. 그러나, 이미지 센서를 통합하는 많은 모바일 디바이스들(예컨대, 스마트폰 등)에서, 카메라들은 조정 가능한 구경를 포함하지 않을 수 있다. 혼합 게이트들을 사용함으로써, 이미지 센서는 추가 컴포넌트들(예컨대, 조리개, 또는 구경을 선택적으로 덮기 위한 다른 조정 가능한 특징부) 없이 민감도를 여전히 조정할 수 있다. 추가적으로, 이러한 실시예들에서, 이미지 센서(130)는 사용자에 의해 동적으로 또는 하나 이상의 이미지 처리 컴포넌트(예컨대, 프로세서(142))에 의해 자동으로 조정 가능할 수 있다. 이는 이미지 센서(130)로 하여금 사용자가 하나 이상의 특징부를 변경해야 하는 것 없이 캡처된 이미지들의 민감도를 향상시키게 할 수 있다.
도 12a 내지 도 17b에 관하여 상기 논의된 공유형 아키텍처들은 분할 픽셀 어레이(예를 들면, 포토다이오드 칩 및 트랜지스터 어레이 칩)를 사용하여 구현될 수 있지만 꼭 분할 칩으로 구현되어야 하는 건 아니라는 점에 유의해야 한다. 많은 경우들에서, 수직 전송 게이트를 포함하는 분할 칩을 사용하는 것은 트랜지스터 어레이로 하여금 포토다이오드 칩 위에 위치설정되게 할 수 있고, 이는 추가의 공유 트랜지스터들 또는 다른 컴포넌트들을 위해 포토다이오드 칩 상에 추가의 공간을 생성할 수 있다. 따라서, 종래의 픽셀들에서, 추가의 공유 컴포넌트들(예컨대, 혼합 트랜지스터들 등)을 수용하기 위한 포토다이오드 칩 상의 포토다이오드 공간의 감소는 현저한 해상도의 감소 또는 이미지 센서의 크기의 증가를 필요로 할 수 있다. 그러나, 해상도 또는 크기가 큰 고려대상이 아닐 수 있는 경우들에서, 본 명세서에서 예시되고 논의된 공유 아키텍처들은 측방향 칩 배향으로, 즉 수직 전송 게이트보다는 하나 이상의 측방향 전송 게이트를 이용하여 구현될 수 있다.
이미지 센서 칩 제조 공정
일부 실시예에서, 이미지 센서(130)는 트랜지스터 어레이 칩(172)의 상부 상에 수직으로 적층될 수 있는 로직 칩을 포함할 수 있다. 이러한 실시예들은 이미지 센서(130)의 수평 크기의 감소를 허용할 수 있는데, 이는 로직 칩이 픽셀 어레이(트랜지스터 어레이 및 포토다이오드 칩) 상에 측방향보다는 수직으로 위치설정될 수 있기 때문이다. 이러한 실시예들은 추가로 하나 이상의 메모리 칩과 같은 추가 칩들로 하여금 적층형 이미지 센서 구조체에 추가되게 할 수 있다. 도 18은 3-칩 적층형 어레이를 포함하는 이미지 센서(130)를 예시하는 단순화된 도면이다. 도 18을 참조하면, 로직 칩(173)은 트랜지스터 어레이 칩(172)의 상부 상에 적층될 수 있어, 트랜지스터 어레이 칩(172)은 로직 칩(173)과 포토다이오드 칩(170) 사이에 샌드위치될 수 있다. 트랜지스터 어레이 칩(172)은 로직 칩(173)과 포토다이오드 칩(170) 사이에 통신을 가능하게 할 수 있다.
로직 칩(173) 또는 로직 기판은 이미지 센서(130)를 위한 프로세서 또는 제어 컴포넌트들 중 하나 이상을 포함할 수 있다. 예를 들면, 도 4 및 도 18을 참조하면, 로직 칩(173)은 행 선택(144), 열 선택(140), 이미지 프로세서(142), 및/또는 픽셀 어레이를 제어하고/하거나 데이터를 그로부터 수신할 수 있는 다른 컴포넌트들(예를 들면, 전송 게이트들 및 리셋 게이트들을 위한 행 드라이버들, 아날로그-디지털 변환기들, 입/출력 컴포넌트들 등)을 포함할 수 있다. 로직 칩(173), 트랜지스터 어레이 칩(172) 및 포토다이오드 칩(170)은, 각각 수직 전송 게이트들, 관통 실리콘 비아(TSV) 또는 본드 패드와 같은 그러나 이로 제한되지 않는 하나 이상의 통신 경로를 통해 서로 통신할 수 있다. 많은 실시예들에서, 이미지 센서(130)는 하나 이상의 수직 전송 게이트 및 하나 이상의 TSV와 같은 복수의 접속 경로를 포함할 수 있다.
다시 도 18을 참조하면, 이미지 센서(130)는 후면 조사형(Back-Side Illumination; BSI) 구조체를 포함할 수 있다. 예를 들면, 로직 기판(173) 및 트랜지스터 어레이(172)는 포토다이오드 칩(170)의 전면 상에 실장될 수 있고, 포토다이오드(154)는 포토다이오드 칩(170)의 후면 상에 위치설정될 수 있다. 이러한 구조체는 배선, 및 트랜지스터 층(172) 및 로직 칩(173) 내의 다른 컴포넌트들에 의해 광이 차단되는 것을 방지할 수 있고, 종래의 이미지 센서들에 비해 더 많은 광이 각 포토다이오드로 들어가게 할 수 있다. 이하에 더 상세하게 논의되는 바와 같이, 일부 실시예에서, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은 서로 접합될 수 있고 이어서 접속된 칩들은 로직 칩(173)에 접합될 수 있다. 다른 실시예들에서, 트랜지스터 어레이 칩(172) 및 로직 칩(173)은 서로 접합될 수 있고 이어서 포토다이오드 칩(170)이 트랜지스터 어레이 칩(172)에 접합되어 이미지 센서를 생성할 수 있다. 이러한 2개의 실시예는 이하에 더욱 상세하게 논의될 것이다.
이미지 센서(130)를 생성하기 위한 제1 제조 공정은 이제 더욱 상세하게 논의될 것이다. 도 19a 내지 도 19d는 다양한 제조 단계들 동안의 이미지 센서를 예시한다. 도 20은 제조 공정의 일 실시예에 대한 흐름도이다. 도 19a 및 도 20을 참조하면, 방법(400)은 동작(402)으로 시작할 수 있고, 트랜지스터 어레이 칩(172)은 포토다이오드 칩(170)에 접합될 수 있다. 도 19a를 참조하면, 금속 및 유전체 층(350)은 2개의 칩(170, 172) 사이에 위치설정될 수 있다. 금속 및 유전체 층(350)의 금속 부분들은 포토다이오드 칩(172)의 표면으로부터 연장되는 수직 전송 게이트들(158)과 트랜지스터 어레이 칩(172)을 접속할 수 있다(도 12b 참조). 유전체 및 금속 층은 포토다이오드 칩 또는 트랜지스터 어레이 칩의 상부 상에 위치설정될 수 있거나, 층의 일부분은 접합 이전에 칩들 둘 모두 상에 위치설정될 수 있다.
일부 실시예에서, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은 웨이퍼 접합 공정을 통해 접합될 수 있다. 그러나, 다른 실시예들에서, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(170)은, 직접 접합, 플라즈마 활성 접합, 공융 접합(eutectic bonding) 및/또는 하이브리드 접합과 같은 그러나 이로 제한되지 않는 다수의 방식으로 서로 접합될 수 있다.
포토다이오드 칩 및 트랜지스터 어레이 칩이 웨이퍼 접합 공정을 통해 접합되는 실시예들에서, 2개의 접합 표면(예를 들면, 서로 접속되어야 하는 트랜지스터 어레이 및 포토다이오드 칩의 표면)은 평활할 수 있다. 예를 들면, 화학적 기계 연마 또는 평탄화(CMP) 공정은 화학적 및 기계적 힘들의 조합을 사용하여 표면들을 평활하게 하는 데 사용될 수 있다.
일부 실시예에서, 수직 전송 게이트 내의 하나 이상의 층과 같은 포토다이오드 칩(170) 상의 하나 이상의 금속 층은 중간 층(350)의 산화물 또는 유전체 부분들을 통해 노출될 수 있다. 예를 들면, 도 19a를 참조하면, 중간 층(350)은 금속 또는 도전성 트레이스들(364)과 이격되는 유전체 트레이스들(366)을 포함할 수 있다. 금속 트레이스들(364)은 전술한 바와 같이 전송 게이트들(158)의 부분들을 형성할 수 있다. 이어서, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은, 포토다이오드 칩(170)으로부터 연장되는 전송 게이트들(158)이 트랜지스터 어레이(170) 상의 대응하는 위치들과 정렬하도록, 정렬될 수 있다. 정렬되면, 2개의 칩은 전술한 바와 같이 접합될 수 있다.
계속해서 도 19a를 참조하면, 트랜지스터 어레이 칩(172) 및 포토다이오드 칩(170)이 처음에 서로 접속되는 경우, 트랜지스터 어레이 칩(172)은 두께(T1)를 가질 수 있고 포토다이오드 칩(170)은 두께(T2)를 가질 수 있다. 2개의 두께(T1, T2)는 각 칩을 위한 최종 두께보다 더 두꺼울 수 있다(예를 들면, 4 마이크로미터 이상).
다시 도 20을 참조하면, 2개의 칩(170, 172)이 서로 접합되거나 그렇지 않으면 접속된 후에, 방법(400)은 동작(404)으로 진행될 수 있다. 동작(404)에서, 트랜지스터 어레이 칩(172)은 박형화되어 두께를 줄일 수 있다. 예를 들면, 트랜지스터 어레이 칩(172)은 에칭 또는 연삭되어 기판 또는 웨이퍼의 층들을 제거할 수 있다. 일례에서, 기판과, 실리콘 또는 매립 산화물 콘트라스트(contrast)를 갖는 EPI나 SOI(Silicon On Insulator) 웨이퍼들 사이의 큰 도핑 콘트라스트를 갖는 EPI 웨이퍼들과 같은 선택적 에칭 공정은, 에칭양, 따라서 칩의 최종 두께를 조정하는 데 사용될 수 있다. 다른 실시예들에서, 칩은 웨이퍼 연삭, 연마 및/또는 선택적 에칭을 통해 박형화될 수 있다. 도 19b를 참조하면, 동작(404) 후에, 트랜지스터 어레이 칩(172)은 두께(T3)를 가질 수 있다. 두께(T3)는 제1 두께(T1)보다 더 작을 수 있다. 예를 들면, 제1 두께는 500 마이크로미터보다 클 수 있는 반면, 박형화 후의 실리콘 두께(T3)는 약 3 마이크로미터일 수 있다. 일부 실시예에서, 트랜지스터 어레이 칩(172)은 대략 1 내지 5 마이크로미터의 최종 실리콘 두께를 가질 수 있다.
다시 도 20을 참조하면, 동작(404) 후에, 방법(400)은 동작(406)으로 진행될 수 있다. 동작(406)에서, 하나 이상의 칩 간 접속부는 정의되거나 그렇지 않으면 생성될 수 있다. 예를 들면, TVS들(354)은 트랜지스터 어레이 칩(172)의 제조 동안 정의되었을 수 있고, 예를 들면 통로들은 칩(172)을 통해 정의될 수 있고, 동작(406) 동안, 통로들은 도전성 재료로 충전될 수 있다. 이러한 예들에서, 트랜지스터 어레이 칩(172)이 로직 칩(173)에 접속되기 전에 박형화될 수 있으므로, TSV들(354)과 같은 칩 간 접속부들은 더 작을 수 있다. 이는, 일반적으로 (트랜지스터 어레이와 같은) 실리콘 기판이 두께가 증가됨에 따라, 임의의 TVS들은 직경이 증가되어, 실리콘의 두께를 통해 비아의 테이퍼링(tapering)에 기인하여 접속부를 보장할 수 있기 때문이다. 추가적으로, 처리, 에칭 등과 같은 제조 기술들에 기인하여, 실리콘이 더 두꺼우면 두꺼울수록 작은 직경 비아를 갖는 것이 더 어려울 수 있다. 방법(400)에 따르면, 이미지 센서(130)는 감소된 직경을 갖는 비아들을 가질 수 있지만, 트랜지스터 어레이 기판의 원래 두께는 비교적 두꺼울 수 있다.
다른 예로서, 하나 이상의 본드 패드는 트랜지스터 어레이 칩(172)의 상부 표면 상에 형성될 수 있다. 일부 실시예에서, 칩 간 접속부들은 트랜지스터 어레이 칩(170)에서 일반적으로 정의될 수 있고, 이는 수직 게이트 구조체(158)가 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)를 위한 칩 간 접속을 형성할 수 있기 때문이다. 그러나, 다른 실시예들에서, 포토다이오드 칩(170)은 하나 이상의 TSV 등을 포함할 수 있다. 이러한 예들에서, TSV들은 트랜지스터 어레이 칩 및 포토다이오드 칩에서 생성되고 이어서 서로 정렬되어 연속적인 TSV를 생성할 수 있다.
동작(406) 후에, 방법(400)은 동작(408)으로 진행될 수 있다. 동작(408)에서, 로직 칩(173)은 트랜지스터 어레이 칩(172)에 접합되거나 그렇지 않으면 접속될 수 있다. 트랜지스터 어레이 칩(172) 및 로직 칩(173)은, 직접 접합, 플라즈마 활성 접합, 접착제 접합, 열-압축 접합, 반응성 접합, 유리 프릿 접합, 공융 접합 및/또는 양극성 접합과 같은 그러나 이로 제한되지 않는 실리콘 웨이퍼 접합 공정을 통해 서로 접합될 수 있다. 도 19c를 참조하면, 트랜지스터 어레이 칩(172)은 로직 칩(173)과 포토다이오드 칩(170) 사이에 샌드위치될 수 있다. 로직 칩(173)은 하부 말단을 형성하는 포토다이오드 칩(170)을 갖는 이미지 센서(130) 스택의 상부 말단을 형성할 수 있다. 3개의 칩(170, 172, 173)은 서로 통신할 수 있고, 전자 디바이스(110) 또는 카메라의 다른 컴포넌트들(예컨대, 프로세서(114))과 통신하도록 하나 이상의 통신 메커니즘을 포함할 수 있다.
다시 도 20을 참조하면, 로직 칩(173)이 트랜지스터 어레이 칩(172)에 접합된 후에, 방법(400)은 동작(410)으로 진행될 수 있다. 동작(410)에서, 포토다이오드 칩(170)은 박형화될 수 있다. 동작(404)과 유사하게, 동작(410)에서, 포토다이오드 칩(170)은 에칭되거나 그렇지 않으면 두께가 감소될 수 있다. 예를 들면, 도 19d를 참조하면, 동작(410) 후에, 포토다이오드 칩(170)은 두께(T4)를 가질 수 있다. 두께(T4)는 두께(T2)보다 더 작을 수 있다. 일부 실시예에서, 실리콘 두께(T4)는 3 마이크로미터보다 작을 수 있지만 두께(T2)는 500 마이크로미터보다 클 수 있다. 일부 실시예에서, 포토다이오드 칩(170)은 대략 1 내지 5 마이크로미터의 최종 두께를 가질 수 있다. 그러나, 동작들 중 임의의 동작에서 포토다이오드 칩(170)의 정확한 두께는 원하는 바에 따라 바뀔 수 있다.
포토다이오드 칩(170)은 박형화되어 더 나은 광 캡처 특성들을 허용하게 할 수 있다. 예를 들면, 포토다이오드(154)는 포토다이오드 칩을 형성하는 실리콘 내에서 2 내지 3 마이크로미터의 깊이를 가질 수 있다. 포토다이오드 칩 실리콘이 너무 두꺼운(포토다이오드의 두께보다 훨씬 두꺼움) 경우들에서, 광은 그것이 포토다이오드에 도달하기 전에 실리콘 내에 흡수될 수 있다. 이러한 흡수는 픽셀을 위한 양자 효율을 감소시킬 수 있고, 인접한 픽셀들 사이의 누화를 증가시킬 수 있다. 그러나, 포토다이오드 칩을 형성하는 실리콘이 너무 얇은 경우, 광은 포토다이오드를 통과할 수 있고, 이는 양자 효율을 또한 감소시킬 수 있다. 따라서, 많은 경우들에서, 포토다이오드 칩은 포토다이오드의 두께에 비교적 근접한 두께를 갖지만, 양자 효율을 감소시도록 그렇게 얇지는 않을 수 있다.
일부 실시예에서, 로직 칩(173)은 동작(401)에서 포토다이오드 칩(170)이 박형화되기 전에 동작(408)에서 트랜지스터 어레이(172)에 접합된다. 이는 (포토다이오드 칩의 원하는 두께보다 더 두꺼울 수 있는) 로직 칩(173)으로 하여금 이미지 센서를 위한 캐리어 웨이퍼로서 기능하게 한다. 즉, 포토다이오드 칩(170)은 더 두꺼운 기판, 이 예에서 로직 칩(173)에 부착되는 경우 더 용이하게 박형화될 수 있다. 이는 칩이 박형화됨에 따라, 더 취약하고 더 깨지기 쉬울 수 있기 때문이다. 그러나, 칩이 더 두꺼운 캐리어에 부착되는 경우, 캐리어는 칩을 위한 지지를 제공하고 그것이 더 용이하게 취급되게 한다. 캐리어 칩으로서 로직 칩을 이용함으로써, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은 트랜지스터 어레이 칩이 로칙 칩(173)에 접속되기 전에 포토다이오드 칩(170)이 박형화될 수 있는 경우들보다 더 박형화될 수 있다.
다시 도 20을 참조하면, 동작(410) 후에, 방법(400)은 동작(412)으로 진행될 수 있다. 동작(412)에서, 컬러 필터 어레이 또는 컬러 필터 모자이크, 예컨대 베이어 필터는 포토다이오드 칩(170)에 추가될 수 있다. 도 19d를 참조하면, 컬러 필터 어레이(CFA)(360)는 포토다이오드 칩(170)의 후면 상에 위치설정될 수 있고, 포토다이오드 칩(170) 내의 포토다이오드들(154)과 광원 사이에 위치설정될 수 있다(예를 들면, CFA(360)는 포토다이오드들과 렌즈(126) 사이에 위치설정될 수 있다). CFA(360)는 컬러 스킴 또는 컬러 필터들의 위치설정을 포함할 수 있지만, 일반적으로 각 픽셀에 도달하는 광을 필터링하도록 구성될 수 있다. 구체적으로, CFA(360)는 특정 포토다이오드(154) 또는 포토다이오드들의 그룹에 도달하는 광 파장들을 결정할 수 있다. CFA(360)는 원하는 대로 바뀔 수 있고, 예를 들면, 청색, 녹색, 적색 필터가 사용될 수 있거나, 시안(cyan), 마젠타(magenta) 등이 사용될 수 있다는 점에 유의해야 한다. 추가적으로, 이미지 센서(130)를 위한 원하는 애플리케이션에 따라, CFA(360)는 생략될 수 있거나 포토다이오드 칩(170)의 일부분 상에만 위치설정될 수 있다.
동작(412) 후에, 방법(400)은 옵션의 동작(414)으로 진행될 수 있다. 동작(414)에서, 로직 칩(173)은 박형화될 수 있다. 일부 실시예에서, 로직 칩(173)은 트랜지스터 어레이(172) 및/또는 포토다이오드 칩(170)을 박형화하는 데 사용될 수 있는 것과 유사한 공정에서 박형화될 수 있다. 그러나, 다른 예들에서, 로직 칩은 다양한 방식으로 박형화되거나 두께가 줄어들 수 있다. 예를 들면, 전자 디바이스(100)의 두께 및 크기를 줄이는 것을 도울 수 있는 매우 얇은 이미지 센서들(130)을 생성하는 것이 바람직할 수 있다. 동작(414) 후에, 방법(400)은 종료 상태(416)로 진행하고 종료할 수 있다.
일부 실시예에서, 이미지 센서(130)는 로직 칩의 상부 상에 적층된 하나 이상의 컴포넌트를 추가로 포함할 수 있다. 예를 들면, 하나 이상의 메모리 칩, 예컨대 DRAM(dynamic random access memory)은 로직 칩(173) 상에 적층될 수 있다. 이러한 실시예들에서, 로직 칩은 박형화될 수 있고, 이어서 추가 칩들이 그에 접합될 수 있다.
다른 예에서, 이미지 센서(130)는 트랜지스터 어레이 칩 및 로직 칩이 서로 접합되고 이어서 포토다이오드 칩이 트랜지스터 어레이 칩에 접합될 수 있는 공정을 사용하여 제조될 수 있다. 도 21a 내지 도 21e는 제2 제조 실시예의 상이한 단계들 동안의 이미지 센서를 예시한다. 도 22는 제2 제조 실시예를 위한 방법을 예시하는 흐름도이다. 도 21a 및 도 22를 참조하면, 방법(500)은 동작(502)으로 시작할 수 있고, 로직 칩(173)은 트랜지스터 어레이 칩(172)에 접합될 수 있거나 그렇지 않으면 접속될 수 있다. 도 20에 관하여 전술한 바와 같이, 2개의 칩을 접합하는 것은 다양한 방식들로 행해질 수 있다. 그러나, 일부 실시예에서, 로직 칩(173) 및 트랜지스터 어레이 칩(172)은 웨이퍼 접합 공정을 통해 서로 접합될 수 있다. 웨이퍼 접합 공정이 사용되는 경우, 또는 다른 접합 공정들에 의해 요구됨에 따라, 로직 칩 및 트랜지스터 어레이 칩의 표면들은 CMP 공정 또는 다른 표면 평활화 공정에 의해 평활화될 수 있다.
도 21a를 참조하면, 트랜지스터 어레이(172)는 로직 칩(173)에 우선 접합되는 경우, 트랜지스터 어레이 칩(172)은 두께(T5)를 가질 수 있다. 일부 실시예에서, 두께(T5)는 최종 구성된 이미지 센서의 두께보다 클 수 있다. 그러나, 증가된 두께(T5)는 트랜지스터 어레이 칩(172)으로 하여금 공정 동안 더 용이하게 취급되게 할 수 있다.
로직 칩(173) 및 트랜지스터 어레이 칩(172)이 접속되면, 방법(500)은 동작(504)으로 진행될 수 있다. 동작(504)에서, 트랜지스터 어레이 칩(172)은 박형화되거나 연삭될 수 있다. 예를 들면, 트랜지스터 어레이 칩(172)은 원하는 두께에 도달할 때까지 과잉 기판 재료를 제거하도록 에칭될 수 있다. 도 21b를 참조하면, 동작(504) 후에, 트랜지스터 어레이 칩(172)의 두께는 두께(T6)까지 감소될 수 있다. 두께(T6)는 트랜지스터 어레이 칩(172)의 원래의 두께(T5)보다 작을 수 있다.
다시 도 22를 참조하면, 동작(504) 후에, 방법(500)은 동작(506)으로 진행될 수 있다. 동작(506)에서, 로직 칩(173)과 트랜지스터 어레이 칩(172) 사이의 칩 간 접속부들이 생성될 수 있다. 예를 들면, 도 21b를 참조하면, 하나 이상의 TSV(354)는 트랜지스터 어레이(172)의 실리콘 기판을 통해 정의되고 (로직 칩(173) 상에 미리 정의될 수 있었던) 하나 또는 본드 패드들(352)에서 종단할 수 있다. TSV들(354)은 트랜지토리 어레이 칩(172)이 생성됨에 따라 선택 에칭을 통해 형성될 수 있고, 동작(506)에서는 도전성 재료로 충전될 수 있다. 대안적으로, 하나 이상의 에칭 또는 다른 공정들은 TSV들(354)을 정의하는 데 사용될 수 있고, 이어서 TSV들은 동작(506) 동안 충전될 수 있다. 일부 실시예에서, 하나 이상의 금속 층은 로직 칩(173) 및 트랜지스터 어레이 칩(172)을 위한 칩 간 접속부로서 사용될 수 있다. 금속 층들 또는 접속부들은 TSV들(354) 대신에 또는 그에 부가하여 사용될 수 있다.
전술한 바와 같이, 기판 또는 칩이 박형화된 후에 TSV들(354)과 같은 칩 간 접속부들을 정의하는 것은 TSV들(354)이 감소된 직경을 가질 수 있게 한다. 이는 TSV들(354)이 트랜지스터 어레이 칩(172) 상의 더 작은 점유지 또는 공간을 차지하게 할 수 있고, 이는 트랜지스터 어레이 칩(172)이 더 작게 되게 하고/하거나 이미지 센서(130)를 위한 더 많은 제어 회로 또는 게이트들을 포함하게 할 수 있다.
동작(506) 후에, 방법(500)은 동작(508)으로 진행될 수 있다. 동작(508)에서, 중간 층(350)은 트랜지스터 어레이 칩(172) 상에 위치설정될 수 있다. 예를 들면, 트랜지스터 어레이 칩(172)은 하나 이상의 유전체 부분 및/또는 금속 접속 부분들을 포함할 수 있다. 유전체 부분들은 각각의 금속 접속부들 사이에 이격되어 별개의 접속 경로들을 정의할 수 있다.
중간 또는 접속 층(350)이 적용되면, 방법(500)은 동작(510)으로 진행될 수 있다. 동작(510)에서, 트랜지스터 어레이 칩(172) 및 포토다이오드 칩(170)은 서로 접합될 수 있다. 도 20에서 동작(400)과 마찬가지로, 2개의 칩은 다수의 방식으로 서로 접합될 수 있다; 그러나, 일 실시예에서, 칩들은 웨이퍼 접합 공정을 이용하여 접합될 수 있다. 접합하기 전에, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은, 수직 전송 게이트들(158)이 트랜지스터 어레이(172) 상의 중간 층(350)에 정의된 금속 또는 도전성 트레이스들과 정렬되게 할 수 있도록 정렬될 수 있다. 이는 전송 게이트들(158)이 트랜지스터 어레이 칩(172) 상의 제어 회로와 통신하게 한다. 추가적으로, 칩들의 표면들 중 하나 또는 둘 다가 접합되기 전에 평활화될 수 있다.
도 21c를 참조하면, 포토다이오드 칩(170)이 트랜지스터 어레이 칩(172)에 접속되는 경우, 그것은 두께(T7)를 가질 수 있다. 두께(T7)는 포토다이오드 칩의 최종 두께보다 두꺼울 수 있지만, 제조 공정 동안 더 용이한 취급을 허용할 수 있다.
동작(510) 후에, 방법(500)은 동작(512)으로 진행될 수 있다. 동작(512)에서, 포토다이오드 칩(170)은 박형화될 수 있다. 도 21d를 참조하면, 동작(512) 후에, 포토다이오드 칩(170)은 두께(T7)를 가질 수 있다. 새로운 실리콘 두께(T7)는 얇아(예컨대, 1 내지 5 마이크로미터), 포토다이오드에 의해 광이 흡수되게 할 수 있다. 간략하게 전술한 바와 같이, 포토다이오드 칩의 실리콘이 너무 두꺼운 경우들에서, 칩으로 들어가는 광은 포토다이오드 칩에 도달하기 전에 실리콘에 의해 흡수될 수 있다. 포토다이오드 칩(170)은 연삭, CMP 및/또는 에칭과 같은 다수의 방식으로 박형화될 수 있다. 이러한 실시예들에서, 트랜지스터 어레이 칩 및 로직 칩 조립체는 포토다이오드 칩을 위한 캐리어 웨이퍼로서 기능할 수 있다. 즉, 포토다이오드 칩은 박형화될 수 있는데, 그 이유는 로직 칩 및 트랜지스터 어레이 칩이 두께가 줄어들게 하는 더 얇은 재료를 위한 지지 기판을 형성할 수 있기 때문이다.
일부 실시예에서, 포토다이오드 칩(170)이 박형화된 후에 하나 이상의 칩 간 접속부가 정의될 수 있다. 예를 들면, 하나 이상의 TSV는 포토다이오드 칩을 통해 정의될 수 있고, 로직 칩 및/또는 트랜지스터 어레이와 통신할 수 있다. 일부 실시예에서, 이러한 추가의 칩 간 접속부들은 포토다이오드 칩(170)의 에지들 또는 주변부 상에 정의될 수 있고, 이는 포토다이오드들 및 광 수집을 위한 공간의 중심 및/또는 대부분을 남기는 데 도움을 줄 수 있다. 일 실시예에서, 포토다이오드(170) 및/또는 트랜지스터 어레이 칩(172)은 웨이퍼 또는 실리콘 기판의 에지로부터 돌출할 수 있는 금속 또는 도전성 탭을 포함할 수 있다. 하나 이상의 비아는 로직 칩으로부터 금속 탭까지 연장되어 칩들을 로직 칩에 통신가능하게 결합할 수 있다.
그러나, 많은 실시예들에서, 전송 게이트들(158)은 다른 칩들로의 포토다이오드 칩(170)의 접속부를 형성할 수 있고, TSV들은 이러한 칩으로부터 생략될 수 있다. 이는 실질적으로 포토다이오드 칩(170)의 전체 하부 표면이 광 수집을 위해 사용되게 할 수 있고, 잠재적으로 광 차단 요소들(예컨대, 금속 상호접속부들)은 포토다이오드 칩 내의 광 흡수 경로들로부터 생략될 수 있다.
다시 도 22를 참조하면, 동작(512) 후에, 방법(500)은 동작(514)으로 진행될 수 있다. 동작(514)에서, 하나 이상의 CFA는 포토다이오드 칩(170)의 광 흡수 표면에 추가될 수 있다. 예를 들면, 도 21d를 참조하면, 하나 이상의 파장 필터(예컨대, 청색, 녹색, 적색)를 갖는 CFA(360)는 포토다이오드 칩(170)의 표면에 추가될 수 있다. 선택적으로, 미리결정된 파장들을 갖는 광이 포토다이오드 칩(170) 내에 정의된 포토다이오드들(154) 각각에 도달하게 할 수 있다. 이러한 단계 동안, 추가의 후면 조사 공정들도 수행될 수 있다. 이들은 후면 반사 방지 코팅 애플리케이션, 패시베이션, 금속 차광 애플리케이션, 마이크로렌즈, 본드 패드 개구 등을 포함할 수 있다.
동작(514) 후에, 방법(500)은 동작(516)으로 진행될 수 있다. 동작(516)에서, 본드 패드들(352) 중 하나 이상이 개방될 수 있다. 예를 들면, 포토리소그래피 및/또는 에칭 공정이 사용되어 본드 패드들(352)을 개방할 수 있다. 동작(514) 후에 방법(500)은 종료 상태(518)로 진행되고 종료할 수 있다.
도 20 및 도 22에 예시된 방법들(400, 500)은 수직 전송 게이트가 사용되지 않은 다른 경우들에서 사용될 수 있다는 점에 유의해야 한다. 예를 들면, 이미지 센서(130)는 하나 이상의 TSV 및/또는 다른 칩 간 접속 요소들로 구성될 수 있다. 이러한 예들에서, 하나 이상의 전송 게이트는 포토다이오드 칩 상에 정의될 수 있지만, 트랜지스터 어레이의 제어 회로와 통신될 수 있다.
추가적으로, 방법들(400, 500)은 3-칩 스택에 관하여 논의되었지만, 추가 칩들이 또한 추가될 수 있다. 예를 들면, 방법(400)에서, 로직 칩이 박형화된 후에, 다른 웨이퍼는 그에 접합되고, 박형화되고, 제5 웨이퍼가 상부에 적층될 수 있다. 도 23a 및 도 23b는 도 20 및 도 22에 예시된 방법들(400, 500)을 이용하여 4-칩 스택의 2개의 예를 예시한다. 도 23a 및 도 23b에 도시된 바와 같이, 메모리 칩(374)은 로직 칩(173)의 상부 상에 추가될 수 있다.
도 23a에 예시된 실시예와 같은 일부 실시예에서, TSV(354)는 메모리 칩(374)으로부터 포토다이오드 칩(170)으로 연장되어 하나 이상의 금속 접속부(376) 또는 메모리 칩(374)의 다른 컴포넌트들과 접속되게 할 수 있다. 이러한 실시예에서, 다른 TSV(354)는 트랜지스터 어레이 칩(172)으로부터 포토다이오드 칩(170)으로 연장될 수 있다. 로직 칩(173) 및 메모리 칩(374)은 하나 이상의 금속 층 또는 접속부(376)를 통해 서로 통신할 수 있다.
도 23a에 예시된 실시예에서, 메모리 칩(374) 및 로직 칩(173)은 각 칩의 전면이 서로 인터페이스되도록 적층될 수 있다. 유사하게, 트랜지스터 어레이 칩(172) 및 포토다이오드 칩(170)은 그들의 전면들이 서로 인터페이스되도록 적층될 수 있다. 이 예에서, 트랜지스터 어레이 칩(172) 및 로직 칩(173)의 2개의 후면은 서로 인터페이스될 수 있다. 따라서, 도 23a에 예시된 실시예에서, 각 칩은 인접한 칩의 대응 표면(전면 또는 후면)과 인터페이스될 수 있다.
도 23b에 예시된 실시예와 같은 다른 실시예들에서, 하나 이상의 TSV(354)는 포토다이오드 칩(170)으로부터 연장되어 칩들 각각과 통신할 수 있다. 예를 들면, 포토다이오드 칩(170)은 메모리 칩(374)(또는 다른 칩), 로직 칩(173) 및 트랜지스터 어레이 칩(172)과 통신할 수 있다.
도 23b에 예시된 실시예에서, 로직 칩(173) 및 메모리 칩(374)은 전면 대 전면(front to front)으로 적층될 수 있고 트랜지스터 칩(172) 및 포토다이오드 칩(170)은 또한 전면 대 전면으로 적층될 수 있다. 다시 말하면, 메모리 칩(374)의 전면은 트랜지스터 칩(172)의 전면과 인터페이스되고, 포토다이오드 칩(170)의 전면은 트랜지스터 어레이 칩(172)과 인터페이스될 수 있다. 이 예에서, 로직 칩(173) 및 트랜지스터 어레이 칩(172)은 로직 칩(173)의 전면이 트랜지스터 어레이 칩(172)의 후면에 인터페이스될 수 있도록 적층될 수 있다. 그러나, 많은 다른 예들도 구상될 수 있다.
도 20 및 도 22의 방법들(400, 500)은 칩들(170, 172, 173) 각각이 특수화된 기능들을 포함하도록 개별적으로 최적화되게 하여, 각 칩의 성능을 향상시킬 수 있다. 추가적으로, 칩이 박형화된 후에 TSV들과 같은 칩 간 접속부들이 생성될 수 있으므로, TSV들 또는 다른 접속부들은 생성하기에 더 용이하고 직경이 더 작을 수 있다.
링 게이트 및 트리플 웰
일부 실시예에서, 이미지 센서는 2개의 게이트 사이에 통신하기 위한 링 게이트 구조체를 포함하는 분할 칩 설계(예를 들면, 포토다이오드 칩 및 트랜지스터 칩)를 포함할 수 있다. 도 24a는 칩 간 접속부들을 위해 상이하게 도핑된 접촉부들을 포함하는 픽셀 회로의 단순 개략도이다. 도 24b는 상이하게 도핑된 영역들을 예시하는 트랜지스터 어레이 칩 및 포토다이오드 칩의 선택 부분들의 단순 단면도이다. 도 24a 및 도 24b를 참조하면, 이미지 센서는 픽셀 칩(170)과 트랜지스터 어레이 칩(172) 사이의 하나 또는 접촉부들을 포함할 수 있다. 동작 동안, 포토다이오드들 내에서 수집된 전하 모두를 노이즈가 거의 없이 트랜지스터 어레이 칩으로 전송하는 것이 일반적으로 바람직하다. 오믹 접촉부들(예를 들면, 고농도 도핑 및 딥 전하 포켓(deep charge pocket)들)을 사용하는 것은, 이러한 유형의 접촉부들이 전하 전송 및 리셋 과정(예를 들면, 집적과 판독 사이에)에서 완전히 공핍되게 하지 못할 수 있으므로 일부 노이즈를 유입역할 수 있다.
도 24a 및 도 24b의 픽셀 회로 실시예에서, 쇼트키 또는 저농도 도핑 접촉부들은 픽셀 칩(170)과 트랜지스터 어레이 칩(172) 사이의 접속부들을 위해 사용될 수 있다. 구체적으로, 픽셀 회로(636)는 플로팅 확산(653), SF 게이트(660) 및 행 선택 게이트(662)와 통신하는 포토다이오드(654)를 포함할 수 있다. 포토다이오드(654)는 트리거 트랜지스터(658), 전송 트랜지스터(662) 및 스토리지 노드 트랜지스터(604)에 의해 플로팅 확산(653)과 선택적 통신할 수 있다. 글로벌 셔터 동작이 바람직할 수 있는 실시예들에서, 스토리지 노드(602)는 전송 트랜지스터(662)와 스토리지 노드 트랜지스터(604) 사이에 위치설정될 수 있다. 제1 리셋(656)은 트리거 트랜지스터(658)를 활성화시킬 수 있고, 제2 리셋(652)은 스토리지 노드 트랜지스터(662)를 활성화시킬 수 있다. 이 실시예에서, 2개의 쇼트키 접촉부(620, 622) 또는 쇼트키 다이오드들은 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이에 형성될 수 있다.
제1 쇼트키 접촉부(620)는 트리플 웰 구조체를 포함할 수 있다. 예를 들면, 쇼트키 접촉부는 p형 도핑 채널 영역(649)에 의해 둘러싸인 n형 도핑 드레인(655)을 포함할 수 있고, 이는 p 도핑 기판(651) 상에 위치설정된 n 도핑 포토다이오드 소스(654)에 의해 둘러싸인다. n형 도핑 드레인(655)은 1014 내지 1017 ㎤의 범위에 있는 도핑 농도를 가질 수 있다. n형 및 p형 도핑의 다양한 층들은 트리플 웰을 생성하고 n 도핑 영역(655)에서 접촉부는 p형 도핑 영역(649) 및 다른 n형 도핑 영역(포토다이오드(654))에 의해 둘러싸일 수 있다. 도 24b에 예시된 실시예에서, n형 영역의 접촉부(655)는 포토다이오드(654)의 상부 상에서 "플로팅한다". 포토다이오드(654)는 링 게이트(658)를 위한 소스를 형성하고, 기판(651)의 상부 상에 위치설정된다. 포토다이오드(654)가 포토다이오드 칩(170)의 하부를 (전부가 아닌 경우) 실질적으로 형성하기 때문에, 포토다이오드(654)는 종래의 이미지 센서들보다 더 큰 웰 용량을 가질 수 있다.
도 24c는 도 24b의 포토다이오드 칩의 평면도이다. 도 24c에 도시된 바와 같이, 전송 게이트(658)가 링 게이트 구조체로 형성될 수 있어, 링 또는 전송 게이트(658)는 접촉부(655)를 둘러싸고 위치설정되게 될 수 있다. 다시 말하면, 링 게이트(658)는 n형 드레인(655) 주위에 원형 링을 형성할 수 있다.
트랜지스터 어레이 칩(172)은 제2 쇼트키 접촉부(622) 뿐만 아니라 다른 전송 게이트들(662, 604), 플로팅 확산 노드(653) 및 다른 판독 컴포넌트들을 포함할 수 있다. 트랜지스터 어레이 칩(172)은 또한 트리플 웰 구조체를 포함할 수 있다. 예를 들면, 제2 쇼트키 접촉부(622)는 p형 도핑 웰(667) 영역의 상부 상에 위치설정된 n형 소스 영역을 포함할 수 있고, 이는 p형 기판(661)의 상부 상에 n형 베이스(663) 내에 통합될 수 있다. 유사하게, 플로팅 확산 노드(653) 및 스토리지 노드(602)는 p 도핑 웰(667) 내에서 n형 도핑 영역들로서 형성될 수 있다. p 도핑 웰(667)은 n형 도핑 영역들 각각을 둘러쌀 수 있고, n형 도핑 베이스(663)는 전체 p형 도핑 웰(667)을 둘러쌀 수 있다.
(금속 또는 다른 도전체일 수 있는) 칩 간 접속부(618)는 포토다이오드 칩(170)과 트랜지스터 어레이 칩(172) 사이에 연장되어, 제1 쇼트키 접촉부(620)와 제2 쇼트키 접촉부(622)에 통신가능하게 접속할 수 있다. 예를 들면, 칩 간 접속부(618)는 포토다이오드 칩(170)으로부터의 드레인(655)을 트랜지스터 어레이 칩(172)의 소스(665)와 통신가능하게 결합할 수 있다. 칩 간 접속부(618)는 몰리브덴, 백금, 크롬 또는 텅스텐, 팔라듐 실리사이드, 또는 백금 실리사이드와 같은 금속 재료일 수 있다. 금속 칩 간 접속부(618)는 쇼트키 접촉부들(620, 622) 둘 다 또는 쇼트키 다이오드들과 접촉한다.
동작 시에, 링 게이트(658)는 집적 동안 비활성화되고, 이는 포토다이오드(654)가 광을 수집하게 한다. 전하가 포토다이오드(645)(예를 들면, 집적의 종료 시에)로부터 전송되는 것이면, 링 게이트(658)는 활성화될 수 있고, 이는 포토다이오드(654)로부터의 캐리어들이 링 게이트(658)의 중심, 드레인 영역(655)으로 웰(649)을 통해 측방향으로 이동하게 하는 게이트 채널을 생성한다. 트리플 웰 구조체에 기인하여, 집적의 시작에서, 드레인(655)의 상부 상의 쇼트키 접촉부(620)는 전하들의 보이드(void)에 의해 공핍된다. 접촉부(620)가 공핍되는 동안, n형 도핑 드레인(655)(및 칩 간 접속부(618))은 p형 도핑 웰(649)로 단락된다. 그러나, 웰(649)이 어떠한 외부 접속부들도 없이 "플로팅하고" 있으므로, 단락 상태가 전류를 전도하지 않는다. 따라서, 쇼트키 접촉부(620)로부터의 전류 누설은 감소되거나 제거된다. 추가적으로, 쇼트키 접촉부(620)가 전하 전송의 시작 시에 전하들이 결여될 수 있으므로, 결국 칩 간 접속부(618)를 통해 포토다이오드(654)로부터 전송된 전하는 실질적으로 노이즈가 없을 수 있다.
포토다이오드(654)로부터의 전하가 드레인(655)에 도달하면, 전하는 칩 간 접속부(618)를 통해 트랜지스터 어레이 칩(172), 예컨대 전송 게이트(662)의 제1 측면 상의 제2 쇼트키 접촉부(622)로 전송된다. 전하가 트랜지스터 어레이 칩(172)으로 전송되면, 전송 게이트들(662, 604)은 쇼트키 접촉부(622)로부터 스토리지 노드(602)로, 이어서 플로팅 확산 노드(653)로 전하를 전송시키기 위해 활성화될 수 있다. 픽셀을 위한 전위는, 전하가 제1 쇼트키 접촉부(620)로부터 제2 쇼트키 접촉부(622)로 흐르도록 설정될 수 있고, 따라서 제2 쇼트키 접촉부(622)는 제1 쇼트키 접촉부(620)보다 높은 전위를 가질 수 있다.
포토다이오드 칩(170)과 유사하게, 트랜지스터 어레이 칩(172)의 트리플 웰 구조체는 제2 쇼트키 접촉부(622)로부터의 전하 누설을 줄일 수 있다. 예를 들면, 포토다이오드 칩(170)으로부터 전하 전송의 시작 시에, 제2 쇼트키 접촉부(622)는 공핍될 수 있어, 소스 노드(655)로 전송된 전하들은 실질적으로 노이즈가 없을 수 있다. 추가적으로, p형 도핑 웰(667)이 n형 베이스(667) 영역의 상부 상에서 "플로팅하고" 있으므로, 단락은 전하를 전도시키지 않거나 제2 쇼트키 접촉부로부터의 전하 누설을 줄이거나 제거할 것이다. 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172) 둘 다에서 트리플 웰 구조체이므로, 포토다이오드(654)로부터 플로팅 확산으로의 전하 전송은 쇼트키 접촉부들(620, 622)로부터 누설 없이, 그리고 칩 간 픽셀 전하 전송을 위한 오믹 접촉부들을 갖는 이미지 센서들과 비교하여 감소된 노이즈 레벨을 갖는 상태로 완료될 수 있다.
일부 실시예에서, 플로팅 확산 노드(653)는 오믹 접촉부일 수 있는 반면, 포토다이오드 칩과 트랜지스터 어레이 칩들 사이의 접촉부들로서 쇼트키 접촉부들(620, 622)이라는 점에 유의해야 한다. 추가적으로, 도 24b 및 도 24c의 예시된 실시예에서, 쇼트키 접촉부(620, 622)의 드레인 및 소스 영역들은 n형 도핑 영역들로서 형성되고, 영역들(655, 665)은 p형 도핑 웰(649)에 의해 둘러싸인다. 그러나, 다른 실시예들에서, 정공 기반 포토다이오드가 사용될 수 있고, 쇼트키 접촉부들(620, 622)은 n형 웰에 의해 둘러싸인 p형 도핑 영역들로 형성될 수 있다.
전하 전송 효율을 높이기 위한 접촉부들 도핑
일부 실시예에서, 오믹 접촉부들을 사용하는 실시예들에서, 도핑 레벨들은 전하 전송 백분율을 증가시키도록 바뀔 수 있다. 도 25a는 칩 간 접촉부들을 위한 얕은 도핑 영역들을 포함하는 픽셀 회로의 단순 개략도이다. 도 25b는 도 25a의 회로를 위한 도핑 스킴을 예시하는 단순 블록도이다. 도 26은 도 25a 및 도 25b에 예시된 픽셀 회로를 위한 전위 프로파일의 도면이다. 도 25a 내지 도 26을 참조하면, 이미지 센서는 전하 전송 백분율을 증가시키기 위하여 칩들(170, 172)의 실리콘 기판 내에서 얕은 또는 낮은 깊이 도핑 영역들을 포함할 수 있다.
일 실시예에서, 제1 얕은 도핑 영역(670)은 트리거 전송 게이트(658)의 소스에서 형성될 수 있고, 제2 얕은 도핑 영역(672)은 전송 게이트(662)의 드레인에서 형성될 수 있다. 이러한 얕은 도핑 영역들(670, 672) 각각은 인접한 도핑 영역들(예컨대, 스토리지 노드 또는 포토다이오드 영역)의 깊이보다 작을 수 있는 깊이(D)(도 25b 참조)를 가질 수 있다. 얕은 도핑 영역들(670, 672)을 위한 도핑 농도는 비교적 높을 수 있다(예를 들면, 1016cm-3 내지 1018cm-3). 다시 말하면, 얕은 도핑 영역들(670, 672) 각각은 높게 도핑될 수 있지만, 얇은 두께 또는 깊이를 가질 수 있다. 고농도 도핑이지만 얕은 깊이인 이러한 조합은 포토다이오드와 트랜지스터 어레이 칩들 사이의 오믹 접촉부를 허용하면서 여전히 실질적으로 완전한 전하 전송을 제공할 수 있다.
일부 실시예에서, 얕은 도핑 영역들(670, 672)은 표면(예컨대, n형 얕은 도핑 영역)에서 제1 도핑 유형 및 기판 내에 웰을 형성하는 제2 도핑 유형(예컨대, p형)을 포함할 수 있다. 도핑 영역들(670, 672)의 공핍 깊이가 제어되므로(영역들은 반대 유형 도펀트에 의해 둘러싸이므로), 얕은 도핑 영역들(670, 672)은 고정될 수 있고, 이는 암전류 및 다른 노이즈 이슈들을 감소시킨다. 다시 말하면, 제2 도핑 유형은 고정 층을 형성할 수 있고, 이는 공핍 영역이 실리콘 층의 표면으로 확장되는 것을 방지하고, 이는 암전류가 생성되는 것을 방지할 수 있다. 추가적으로, 얕은 도핑 영역들(670, 672)의 깊이(D), 도핑 농도 및 노드 활성 영역을 변경함으로써, 고정 전위가 원하는 대로 선택될 수 있다. 일부 실시예에서, 도핑 영역들(676, 672)은 대략 0.01 마이크로미터 내지 0.2 마이크로미터의 도핑 깊이 및 1018cm-3의 농도를 가질 수 있다.
도 25a 및 도 25b를 참조하면, 2개의 얕은 도핑 영역들(670, 672)은 칩 간 접속부(681)를 통해 서로 접속될 수 있다. 이러한 실시예들에서, 칩 간 접속부(681)는 실리사이드들(TiSi2, CoSi2, NiSi 등)과 같은 오믹 접촉부일 수 있다. 오믹 접촉부는 다른 유형의 접촉부들(예컨대, 쇼트키 접촉부들)에 비해 감소된 전위 캐리어를 가질 수 있고, 이는 감소된 전압이 전하 전송을 활성화하는데 사용되게 할 수 있다.
일부 실시예에서, 각 노드를 위한 고정 전위들은 포토다이오드(654)로부터 플로팅 확산 노드(653) 및 리셋 전압 쪽으로 증가할 수 있다. 도 26은 포토다이오드(654)로부터 플로팅 확산 노드(653) 쪽으로 픽셀 회로를 가로질러 전위가 증가하는 것을 예시하는 전위 도면이다. 다시 말하면, 각 노드(포토다이오드(654), 제1 얕은 도핑 영역(670), 제2 얕은 도핑 영역(672), 스토리지 노드(602), 플로팅 확산 노드(653))를 위한 도핑 농도는 포토다이오드로부터 플로팅 확산으로 증가할 수 있다. 구체적으로, 제1 얕은 도핑 영역(670)은 포토다이오드(654)보다 높은 도핑 농도를 가질 수 있고, 제2 얕은 도핑 영역(672)은 제1 얕은 영역보다 높은 도핑 농도를 가질 수 있고, 스토리지 노드(602)는 제2 얕은 영역보다 높은 도핑 농도를 가질 수 있으며, 플로팅 확산 노드(653)는 스토리지 노드(602)보다 높은 도핑 농도를 가질 수 있다. 이러한 방식으로, 전압 공핍 레벨들은 포토다이오드(654)로부터 플로팅 확산 쪽으로 증가한다.
증가하는 전위는 전하로 하여금 포토다이오드에서 스토리지 노드로 플로팅하게 하고(글로벌 셔터 동작들을 위해), 이어서 행 단위로 판독하기 위해 전하를 (고정되지 않는 n형일 수 있는) 로딩 확산 노드들로 전송할 수 있다. 예를 들면, 포토다이오드(654) 내의 전자들 또는 전하 캐리어들은 증가된 도핑 영역들(더 높은 전위를 가짐)로 더 쉽게 이동할 수 있고, 따라서 각 노드가 완전히 공핍되게 할 수 있다. 이는, 인접한 웰들이 증가된 전위를 가지므로, 각 후속 노드는 더 많은 전자들을 수용할 수 있고, 이는 다음의 웰 또는 노드가 포화에 도달하기 전에 각 웰이 완전히 공핍되게 할 수 있기 때문이다.
도 25a 및 도 25b에 예시된 이미지 센서를 위한 픽셀 회로의 실시예는 포토다이오드 칩들(170) 및 트랜지스터 어레이 칩(172) 상의 도핑 또는 트랜지스터 유형이 실질적으로 동일하게 할 수 있다. 도 24a 및 도 24b에 관하여 상기 논의된 바와 같이, 2개의 칩의 트랜지스터들을 위한 도핑 유형은 바뀔 수 있다. 그러나, 도 25a 및 도 25b에 예시된 실시예들에서, 각각의 기판들은 동일한 도핑 유형(예컨대, n 이나 p형)으로 도핑될 수 있고 트랜지스터들은 동일한 유형일 수 있다. 예를 들면, 전자 기반 포토다이오드들을 위하여, 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172)은 n형 접촉부들을 포함할 수 있고 NMOS 트랜지스터들이 사용될 수 있고, 정공 기반 포토다이오들을 위하여, p형 접촉부들 및 PMOS 트랜지스터들이 사용될 수 있다. 포토다이오드 칩(170) 및 트랜지스터 어레이 칩(172) 둘 다를 위하여 동일한 유형의 접촉부들 및 트랜지스터들을 사용하는 것은 이미지 센서를 위해 덜 복잡한 제조 공정을 제공할 수 있다.
일부 실시예에서, 포토다이오드(654)와 플로팅 확산 노드(653) 사이의 전하 전송 노드들은 리셋 상태(예컨대, 전하 전송 이전)와 전하 전송 후 사이에 실질적으로 동일한 상태들로 남아있을 수 있다. 이는 트리거 전송 게이트(658) 및 전송 게이트(662)가 포토다이오드(654)와 스토리지 노드(602) 사이에 위치설정될 수 있기 때문에 가능하다. 이는 트랜지스터들의 접촉부(예컨대, 드레인 또는 소스)를 포토다이오드 또는 스토리지 노드 웰들에 있는 것으로부터 제거한다. 다시 말하면, 전하는 분리된 전송 게이트들을 통해 스토리지 노드(602) 내로 그리고 밖으로 전송되며, 따라서 스토리지 노드 웰에 실제로 존재하는 접촉부들을 제거한다. 다시 말하면, 전송 트랜지스터의 드레인 또는 소스는 스토리지 노드 및/또는 포토다이오드를 형성하는 웰 내로 삽입되지 않을 수 있다. n형 스토리지 노드(602)는 게이트(662)의 드레인 및 게이트(604)의 소스를 형성한다. 따라서 이러한 게이트들은 실리콘-접촉부-금속-접촉부-실리콘 접속부보다는 n형 도핑 실리콘을 통해 서로 접속될 수 있다.
차광
전술한 바와 같이, 이미지 센서(130)는 각 픽셀을 위한 스토리지 노드들을 포함하도록 구성되어 글로벌 셔터 동작들을 허용할 수 있다. 이러한 실시예들은, 각 픽셀(136)은 동시에 광을 집적하거나 캡처할 수 있고, 포토다이오들로부터의 전하는 특정 픽셀 행이 행 선택(144) 및 열 선택(140)에 의해 판독될 수 있을 때까지 스토리지 노드에 저장될 수 있다. 포토다이오드로부터의 전하가 스토리지 노드에 저장되는 동안, 생성된 이미지에 노이즈 또는 다른 에러를 생성할 수 있는 광이 스토리지 노드로 들어갈 수 있는 가능성이 있다. 예를 들면, 도 8 및 도 11에 예시된 적층형 구조에서, 이미지 센서(130)는 포토다이오드 칩(170)의 후면을 통해 광을 수광할 수 있고, (포토다이오드 칩 또는 트랜지스터 어레이 칩(172) 상에 있을 수 있는) 스토리지 노드는 포토다이오드 칩에 들어오는 잠재적인 광에 노출될 수 있다.
일부 실시예에서, 글로벌 전하 스토리지 노드들은 포토다이오드 칩(170)보다는 트랜지스터 어레이 칩(172) 상에 위치설정될 수 있다. 일부 실시예에서, 차광 층(예컨대, 금속 층)은 스토리지 노드와 포토다이오드 칩(170) 사이에 위치설정될 수 있다. 차폐부 또는 차폐 층은 스토리지 노드로의 광 누설을 실질적으로 방지할 수 있고, 이는 저장된 데이터(전하) 내로의 노이즈 또는 다른 아티팩트들을 감소시키는 것을 돕는다. 추가적으로, 일부 실시예에서, 스토리지 노드는 2개 이상의 게이트, 예컨대 트랜지스터들에 의해 포토다이오드로부터 분리될 수 있다. 2개의 게이트는 포토다이오드로부터 스토리지 노드를 전기적으로 절연시킬 수 있고, 이는 의도하지 않거나 노이즈인 광 전송이 스토리지 노드에 도달하는 것을 추가로 감소시킬 수 있다(예를 들면, 포토다이오드가 광을 수광하고 있지만, 초기 전하가 스토리지 노드에 덤핑된 후와 같은 집적 동안은 아닌 경우들에서).
도 26a는 트랜지스터 어레이 칩 상에 위치설정된 스토리지 노드를 포함하는 픽셀 회로의 단순 개략도이다. 도 26b는 트랜지스터 어레이 칩 상의 스토리지 노드를 예시하는 이미지 센서(130)의 블록도이다. 도 26c는 스토리지 노드의 확대 단면도이다. 도 26a 내지 도 26c를 참조하면, 포토다이오드 칩(170)은 포토다이오드(154), 안티-블루밍 게이트(178) 및 전송 게이트(158)를 포함할 수 있다. 글로벌 셔터가 바람직한 경우들에서, 트랜지스터 어레이 칩(172)은 수신 전송 게이트(762), 스토리지 노드(702), 스토리지 노드 전송 게이트(704), 및 활성화 및 리셋 회로(리셋 게이트(156), SF(160) 및 행 선택(162))를 포함할 수 있다. 스토리지 노드(702)는 전송 게이트(158) 및 수신 전송 게이트(762)가 개방된 경우 포토다이오드(154)에 저장된 데이터 또는 전하를 수신한다.
도 26b를 참조하면, 스토리지 노드(702)는 차폐부(680)에 의해 포토다이오드 칩(170)으로부터 광학적으로 분리될 수 있다. 차폐부(680)는 포토다이오드 칩(170) 내로 들어가는 광이 오염되거나 스토리지 노드(702) 내로 들어가는 것을 방지할 수 있다. 구체적으로, 차폐부(680)는 포토다이오드(154) 내에 저장된 전하들과 다른, 광자들이 스토리지 노드(702) 내로 들어가는 것을 방지할 수 있다. 도 26c는 트랜지스터 어레이 칩으로 적층된 포토다이오드 칩을 예시하는 도면이다. 도 26b 및 도 26c를 참조하면, 차폐부(680)는 금속 등과 같은 불투명 재료의 하나 이상의 층 또는 섹션일 수 있고, 포토다이오드 칩(1702)과 트랜지스터 어레이 칩(172)(또는 단지 트랜지스터 어레이 칩(172)의 선택 영역들) 사이에 레이어드될(layered) 수 있다. 예를 들면, 차폐부(680)는 포토다이오드 칩과 트랜지스터 칩 사이에 다수의 층으로 엇갈릴(staggered) 수 있다. 일부 실시예에서, 차폐부는 도 19a 내지 도 21e에 관하여 상기 논의된 유전체 층 중 하나 이상의 부분을 형성할 수 있다.
차폐부(680)는 또한 금속과 같은 도전성 재료를 포함하여 2개의 칩(170, 172) 사이에 통신을 제공하는 것을 도울 수 있다. 예를 들면, 차폐부(680)는 수직 전송 게이트(158) 및/또는 칩 간 접속부의 금속 층들 중 하나 이상을 형성할 수 있다. 추가적으로, 차폐부(680)는 단일 층을 포함할 수 있거나, 이미지 센서(130)의 길이, 및 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 칩 간 접속부의 두께를 따라 분배된 다수의 세그먼트를 포함할 수 있다. 차폐부(680)의 적어도 일부분은 트랜지스터 어레이 칩 상에 형성된 스토리지 노드(702)와 포토다이오드 칩(170) 사이에 위치설정될 수 있다. 이는 포토다이오드에 의해 흡수되지 않은 포토다이오드 칩 내에서 내부적으로 반사된 광과 같은 광 또는 다른 광 노이즈가 스토리지 노드(702) 내로 들어가는 것을 실질적으로 방지할 수 있다.
차폐부(680)가 금속 재료인 경우들에서, 스토리지 노드(702)는 그 안에 수용된 어떠한 트랜지스터 접촉부들도 없는 포토다이오드일 수 있다. 이러한 실시예들은 실리콘(예컨대, 트랜지스터 어레이(172)의 기판) 내의 금속 접촉부들에 의해 생성될 수 있는 스토리지 노드(702)에서의 암전류를 줄이는 것을 도울 수 있다. 이는, 분리된 전송 게이트들(762, 704)을 통해 전하가 스토리지 노드(702)로 들어가고 그리고 밖으로 전송될 수 있으므로 가능하며, 이는 실리콘 내의 차폐부의 금속 요소들에 의해 생성될 수 있는 암전류를 감소시킬 수 있다. 암전류의 감소는 표면 패시베이션(예컨대, n형 스토리지 노드들을 위한 p+ 주입들)에 기인하여 뿐만 아니라 스토리지 노드 내에서 금속에서 실리콘으로의 접촉을 제거하는 것(실리콘을 손상시킬 수 있음)을 통해 가능하다.
미광(stray light)의 적어도 일부분이 스토리지 노드(702)로 들어가는 것을 차단함으로써, 차폐부(680)는 노이즈 및 다른 이미지 아티팩트들이 글로벌 셔터 동작 동안 이미지로 유입되는 것을 줄이는 것을 도울 수 있다. 예를 들면, 글로벌 셔터 동작 동안, 이미지 센서(130) 내의 픽셀들(136) 각각은 실질적으로 동시에 광을 집적하거나 수집할 수 있다. 집적 후에, 수직 전송 게이트(158) 및 수신 전송 게이트(762)는 활성화되어, 포토다이오드(154)로부터 스토리지 노드(702)로 광을 전송할 수 있다. 이 예에서, 전하는 포토 다이오드 칩(170)으로부터 트랜지스터 어레이 칩(172)으로 전송될 수 있으며, 여기서 전하는 선택 픽셀 행이 이미지 프로세서에 의해 판독될 준비가 될 때까지 스토리지 노드(702)에 저장된다. 스토리지 노드(702)는 포토다이오드 칩(170)으로부터 광학적으로 분리되기 때문에, 집적 동안 포토다이오드(154)에 의해 수집되지 않은 광자들은 스토리지 노드(702)에 도달하는 것이 방지될 수 있다.
일부 실시예에서, 차폐부(680) 또는 차폐부의 부분들은 광 흡수 또는 반사 방지 재료 및/또는 코팅을 포함할 수 있다. 예를 들면, 차폐부(680)는 하나 이상의 표면 상에 레이어드된 광 흡수 코팅을 갖는 금속 재료일 수 있다. 흡수 코팅에서는 포토다이오드 칩(170) 내에서 광 반사를 줄일 뿐만 아니라 반사 광을 흡수할 수 있다. 흡수 재료는 광이 포토다이오드 칩(170) 내에 산란되는 것을 추가로 방지할 수 있다. 이러한 실시예들에서, 통상적으로 하나의 포토다이오드로부터 반사되고 인접한 포토다이오드로 들어가는 광에 기인한 픽셀들 사이의 누화가 감소될 수 있다. 일부 실시예에서, 차폐부의 하나 이상의 부분은 광 흡수 재료를 포함할 수 있는 반면, 차폐부의 다른 부분들은 광 흡수 재료를 포함하지 않을 수 있다.
도 26c를 참조하면, 일부 실시예에서, 금속 접속부(186) 및/또는 수직 전송 게이트(158)의 본드 패드들(685)과 같은 금속 상호접속부들의 선택 부분들은, 포토다이오드 및/또는 트랜지스터 어레이 칩 내에서 광 반사를 줄이는데 추가로 도울 수 있는 광 흡수 코팅 및/또는 반사 방지 코팅을 포함할 수 있다. 추가적으로, 일부 실시예에서, 트랜지스터 어레이 칩의 하나 이상의 상호접속부는 광 흡수 또는 반사 방지 코팅을 포함할 수 있다. 도 26c를 참조하면, 하나 이상의 본드 패드(687) 및/또는 금속 상호접속부(683)는 광 흡수 코팅 및/또는 반사 방지 코팅을 포함할 수 있다. 추가적으로, 트랜지스터 어레이 칩은 또한 픽셀 칩 스택 내에서 광 노이즈를 추가로 줄일 수 있는 하나 이상의 차폐부(682)를 포함할 수 있다. 트랜지스터 어레이 칩 내의 차폐부(682)는 트랜지스터 어레이 칩 실리콘 내에 "매립"되어 광이 그 칩 내에서 반사되는 것을 차단할 수 있다.
추가적으로, 2개의 전송 게이트(수직 전송 게이트(158) 및 수신 전송 게이트(762))는 스토리지 노드(702) 내에서 전하를 제어하고, 스토리지 노드(702)는 포토다이오드(154)로부터 전기적으로 절연될 수 있다. 포토다이오드(154)로부터의 전기 절연은 포토다이오드의 집적 시간으로부터 스토리지 노드(702)에 저장된 전하의 집적을 유지하고 비집적 기간 동안(집적 후에 그러나 판독 이전에) 스토리지 노드가 전하를 수신하는 것을 방지하는 것을 도울 수 있다.
도 26b 및 도 26c에 예시된 차폐부들 및 금속 상호접속부들의 위치들이 단지 예시적인 것을 의미하고, 많은 다른 실시예들이 구상된다는 점에 유의해야 한다. 스토리지 노드로의 광을 차폐할 뿐만 아니라 포토다이오드 칩 및/또는 트랜지스터 어레이 칩 내에서 내부적으로 반사될 수 있는 광을 흡수함으로써, 차폐부(들)는 셔터 효율을 증가시킬 뿐만 아니라 캡처된 신호들에서의 노이즈를 감소시킬 수 있다. 추가적으로, 도 26b 및 도 26c의 실시예들은 차폐 구조체들의 조합을 예시하지만, 일부 실시예에서 단일 차폐부가 사용될 수 있다. 예를 들면, 차광부는 픽셀 트랜지스터 칩의 스토리지 노드의 상부 상에 그리고/또는 포토다이오드들 상에 매립될 수 있다. 다른 예에서, 칩들 내에서 금속 상호접속부들 및/또는 다른 요소들은 반사 방지 및/또는 광 흡수 재료로 코팅되어 추가적인 차폐부의 사용 없이 광 반사를 줄일 수 있다. 또 다른 예로서, 비정질 실리콘 또는 폴리실리콘과 같은 하나 이상의 광 흡수 층은, 트랜지스터 어레이 칩 및/또는 포토다이오드 칩 내에 위치설정되어 광을 필터링(흡수)할 수 있다. 일 실시예에서, 비정질 실리콘은 포토다이오드 칩과 트랜지스터 어레이 칩 사이의 포토다이오드 칩의 상부 상에 위치설정될 수 있다.
증가된 풀 웰 용량
이미지 센서들 내의 포토다이오드들의 풀 웰 용량은 일반적으로 노출 시간을 결정하고, 또한 신호 대 노이즈 비 및/또는 이미지 센서의 동적 범위에 영향을 줄 수 있다. 일부 실시예에서, 이미지 센서의 포토다이오드들의 풀 웰 용량은, 캡처된 이미지들에서의 블루밍 아티팩트들을 감소시키는 더 긴 노출 시간을 허용하고, 이미지 센서의 동적 범위를 증가시키도록 동적으로 조정될 수 있다. 일 실시예에서, 이미지 센서는 집적 동안(예컨대, 노출 타임 프레임) 포토다이오드로부터 스토리지 노드로 하나 이상의 횟수로 전하를 전송할 수 있다. 집적 동안 전하를 전송하는 것은 포토다이오드의 풀 웰 용량이 하드웨어에 의해 가해진 웰 용량(hardware imposed well capacity)을 넘어 증가되게 할 수 있다. 추가적으로, 풀 웰 용량은 이미지 센서의 하드웨어를 변경하지 않으면서 바뀔 수 있기 때문에, 풀 웰 용량은 이미지 센서로 하여금 상이한 조명 상태들, 이미지 캡처 설정들(예컨대, 비디오 또는 정지 사진들)로 조정되게 할 뿐만 아니라 블루밍 아티팩트들을 증가시키지 않으면서 사용자가 원하는 바와 같이 노출 시간을 조정하도록 동적으로 바뀔 수 있다.
조정 가능한 풀 웰 용량에 관한여 본 명세서에서 설명된 실시예들은 수직 전송 게이트를 갖는 이미지 센서를 사용하여 구현될 수 있거나 측방향 수직 전송 게이트를 갖는 이미지 센서들에서 구현될 수 있다. 도 27은 동적으로 조정 가능한 풀 웰 용량을 갖는 이미지 센서(130)의 픽셀을 위한 예시적인 개략도를 예시한다. 도 27을 참조하면, 픽셀은 포토다이오드(154)와 플로팅 확산 노드(163) 사이에 하나 이상의 스토리지 노드(702)를 포함할 수 있다. 스토리지 게이트(762) 및 전송 게이트(158)는 활성화되어 포토다이오드(154)로부터 스토리지 노드(702)로 전하를 전송할 수 있다. 이어서, 제2 전송 게이트(704)는 활성화되어 스토리지 노드(702)로부터 플로팅 확산 노드(163)로 전하를 전송할 수 있다. 일부 실시예에서, 스토리지 노드(702)는 하나 이상의 차폐부(680)에 의해 광으로부터 차폐될 수 있고(예컨대, 도 26b 및 도 26c에 도시된 바와 같이), 이는 그 안에 저장된 신호들로 하여금 내부적으로 반사된 광 및 다른 노이즈의 소스들로부터 보호되게 할 것이다. 추가적으로, 스토리지 노드(702)는 포토다이오드(154)로부터 전기적으로 절연되어 신호에서 노이즈를 추가적으로 감소시킬 수 있다.
안티-블루밍 게이트(178)는 소정 실시예들에서, 특히 롤링 셔터 구현예들에서 생략될 수 있다는 점에 유의해야 한다.
스토리지 노드(702)는 증가된 커패시턴스를 가져 포토다이오드(154)로부터의 다수의 전하 전송들을 수용할 수 있다. 예를 들면, 스토리지 노드(702)는 충분히 커서 포토다이오드(154)의 용량을 두 배(또는 그 이상)를 수용할 수 있다. 이는, 포토다이오드(154)의 집적 시간이 하드웨어 구현된 풀 웰 용량을 넘어 증가됨에 따라, 스토리지 노드(702)로 하여금 포토다이오드(154)로부터 다수의 전하 전송들로부터의 전하를 저장하게 한다.
대안적으로 또는 추가적으로, 하나 이상의 픽셀을 위한 변환 이득은 동적으로 조정 가능할 수 있다. 조정 가능한 변환 이득들의 예들은 도 13, 도 14 및 도 15a 와 도 15c에 예시되며, 각 픽셀의 하나 이상의 컴포넌트(예컨대, 플로팅 확산 노드들)가 2개 이상의 픽셀 사이에 공유될 수 있는 픽셀 공유 구현을 사용하여 행해질 수 있다. 예를 들면, 도 13을 참조하면, 각 픽셀(236a, 236b, 236c, 236d)은 복수의 플로팅 확산 노드(288a, 288b, 228c, 288d)와 선택적으로 통신할 수 있다. 유사한 구현을 사용하여, 스토리지 노드(도 13에 도시되지 않은 구현)는 원하는 플로팅 확산 노드와의 선택적 통신 내에 배치될 수 있고, 이는 픽셀을 위한 변환 이득을 조정할 수 있다. 예를 들면, 제1 플로팅 확산 노드(288a)는 집적 동안 단일 전하 전송이 있을 수 있는 경우들에서 사용될 수 있고, 제2 플로팅 확산 노드(288b)는 집적 동안 2개의 전하 전송들이 있을 수 있는 경우들에서 사용될 수 있고, 제3 플로팅 확산 노드(288c)는 집적동안 제3 전하 전송들이 있을 수 있는 경우들에서 사용될 수 있으며, 제4 플로팅 확산 노드(288d)는 집적 동안 4개의 전하 전송들이 있을 수 있는 경우들에서 사용될 수 있다. 이 예에서, 플로팅 확산 노드들 중 각각을 위한 노드 커패시턴스는 제1 플로팅 확산 노드로부터 제4 플로팅 확산 노드로 증가될 수 있다. 다시 말하면, 제4 플로팅 확산 노드(288d)는 가장 높은 커패시턴스를 가질 수 있고, 제3 플로팅 확산 노드(288c)는 둘째로 높은 커패시턴스를 가질 수 있고, 제2 플로팅 확산 노드(288b)는 셋째로 높은 커패시턴스를 가질 수 있으며, 제1 플로팅 확산 노드(288a)는 가장 낮은 커패시턴스를 가질 수 있다. 가변적인 커패시턴스는 변환 이득이 다수의 전하 전송들로부터 스토리지 노드에 축적된 큰 전하에 매칭되도록 조정되게 한다.
도 15c를 참조하면, 다른 예에서, 각 스토리지 노드(702a, 702b, 702c, 702d)는 조정 가능한 이득을 가질 수 있는 단일의 플로팅 확산 노드와 통신할 수 있다. 예를 들면, 플로팅 확산 노드(163)는 이득 조정 게이트들(290, 292, 294) 중 하나 이상에 결합되어 플로팅 확산 노드의 변환 이득을 바꿀 수 있다. 이러한 실시예들에서, 플로팅 확산의 변환 이득이 동적으로 조정되어, 집적 동안 포토다이오드(154)로부터의 하나 이상의 전하 전송들로부터 스토리지 노드들(702a, 702b, 702c, 702d) 내에 저장된 추가의 전하를 수용할 수 있다.
포토다이오드들의 풀 웰 용량을 동적으로 조정하는 방법이 이제 논의될 것이다. 도 28은 이미지 센서의 하나 이상의 포토다이오드를 위한 풀 웰 용량을 조정하기 위한 방법(800)을 예시하는 흐름도이다. 방법(800)은 동작(804)으로 시작될 수 있고 이미지 센서(130)는 시험 이미지를 캡처할 수 있다. 예를 들면, 이미지 센서는 디폴트 또는 기준치 풀 웰 용량을 갖는 오브젝트의 이미지를 캡처할 수 있다(예컨대, 집적의 종료 단일 전하 전송). 시험 이미지가 캡처되면, 방법(800)은 동작(806)으로 진행될 수 있다. 동작(806)에서, 시험 이미지(또는 포토다이오드들로부터의 광 신호들)는 이미지 내에 (예컨대, 자신의 풀 웰 전위를 초과하는 픽셀로부터) 블루밍 아티팩트들이 있는지를 결정하기 위해 프로세서(114)에 의해 또는 사용자에 의해 평가될 수 있다.
블루밍인 픽셀들의 수가 미리결정된 임계치를 초과하는 경우, 방법(800)은 동작(808)으로 진행될 수 있고, 프로세서는 이미지 센서(130)의 모드를 변경하여 선택 픽셀들 및/또는 픽셀들 모두의 풀 웰 전위를 증가시킬 수 있다. 예를 들면, 선택 픽셀들(또는 픽셀 어레이 내의 픽셀들 모두)을 위한 전송 게이트들 및 스토리지 게이트들은 포토다이오드들(154)의 집적 시간 동안 활성화되도록 구성될 수 있다. 이미지 센서(130) 모드가 활성화되면, 방법(300)은 동작(810)으로 진행될 수 있다. 동작(810)에서, 이미지 센서(130)를 위한 포토다이오드들(154)은 집적을 시작할 수 있다. 다시 말하면, 이미지 센서는 이미지를 위한 노출을 시작할 수 있다.
포토다이오드들(154)은 집적을 하고 있는 동안, 방법(800)은 동작(812)으로 진행될 수 있다. 동작(812)에서, 연장된 풀 웰 용량을 갖도록 선택되었던 픽셀들은 스토리지 노드(702) 내로 그들의 전하를 덤핑할 수 있다. 예를 들면, 도 27을 참조하면, 각 픽셀을 위한 전송 게이트(158) 및 스토리지 게이트(762)는 포토다이오드(154)로부터의 전하가 스토리지 노드(702) 내로 흐르게 하도록 활성화될 수 있다. 포토다이오드들(154)로부터의 전하가 스토리지 노드들(702) 내로 전송되면, 전송 게이트(158) 및 스토리지 게이트(762)는 비활성화되어 포토다이오드(154)로부터 스토리지 노드(702)를 전기적으로 절연할 것이다.
동작(812) 및 제1 전하 전송이 발생한 후에, 방법(800)은 동작(814)으로 진행될 수 있다. 동작(814)에서, 포토다이오드들(154)은 계속해서 집적할 수 있다. 다시 말하면, 이미지 센서(130)를 위한 노출 시간은 계속될 수 있고, 이는 포토다이오드들로 하여금 렌즈로부터의 광을 계속해서 수집하게 한다.
원하는 풀 웰 용량에 따라, 동작(814) 동안, 방법(800)은 동작(816)으로 진행될 수 있다. 동작(816)에서, 제2 전하 전송이 발생할 수 있다. 제1 전하 전송과 마찬가지로, 전송 게이트(158) 및 스토리지 게이트(762)는 활성화되어 전하가 포토다이오드(154)로부터 스토리지 노드(702)로 흐르게 할 수 있다. 제2 전하가 전송되면, 방법(800)은 동작(818)으로 진행될 수 있다. 동작(818)에서, 포토다이오드(154)는 집적을 완료할 수 있다. 예를 들면, 미리결정된 노출 시간이 도달될 수 있다.
노출 시간이 도달된 후에, 방법(800)은 동작(820)으로 진행될 수 있다. 동작(820)에서, 포토다이오드(154)에서 새로 축적된 전하는 전송 게이트 및 스토리지 게이트를 통해 스토리지 노드(702)로 전송될 수 있다. 최종 전하 전송은 리밍 집적 시간(reaming integration time)으로부터 포토다이오드에서 전하를 전송할 수 있다.
최종 전하 전송이 일어나면, 방법(800)은 동작(822)으로 진행될 수 있다. 동작(822)에서, 제2 전송 게이트(704)는 활성화될 수 있고 전하는 플로팅 확산 노드(163)로 전송될 수 있다. 변환 이득이 조정 가능한 실시예들에서, 플로팅 확산 노드 또는 플로팅 확산 노드를 위한 임의의 이득 조정 게이트들은 전하 전송들의 수에 기초하여 선택될 수 있다는 점에 유의해야 한다. 예를 들면, 도 15c를 참조하면, 2개의 전하 전송이 집적 동안 완료되면, 제1 및 제2 이득 조정 게이트들(290, 292)은 활성화되어, 플로팅 확산 노드의 커패시턴스가 스토리지 노드로부터의 추가 전하를 처리하도록 구성되게 할 수 있다. 전하가 플로팅 확산 노드로 전송된 후에, 전하는 판독될 수 있고, 방법(800)이 종료할 수 있다.
방법(800)이 하나 이상의 블루밍 픽셀에 기초하여 포토다이오드들의 풀 웰 용량을 조정하더라도, 픽셀들은 여러 다른 이유들로 조정될 수 있다는 점에 유의해야 한다. 예를 들면, 일부 경우들에서, 사용자는 이미지에 대한 더 긴 노출 시간을 갖기를 바랄 수 있고 캡처될 장면에서 주변광의 양에 따라, 추가 웰 용량이 바람직할 것이다. 다른 예로서, 이미지 센서는 정지 이미지보다는 비디오를 캡처하도록 구성될 수 있다. 이러한 예에서, 증가된 풀 웰 용량에 의해 제공된 추가 노출 시간은 높은 광에서 포토다이오드들을 위한 최대 노출 시간을 증가시킬 수 있고, 이는 더 부드러운 비디오들을 허용할 수 있다. 다시 말하면, 포토다이오드들은 비디오의 길이 동안 여러번 판독될 필요가 없을 수 있고, 이는 프레임들이 함께 더욱 매끄럽게 흐름에 따라 비디오의 "끊어짐(choppiness)"을 줄인다. 또 다른 예에서, 캡처된 장면에서의 광이 플리커(flicker)할 수 있는 경우들에서(예컨대, 50 또는 60 ㎐에서 동작하는 밝은 광), 더 긴 노출 시간은 전체 조명 사이클을 커버할 수 있고, 이는 더 짧은 노출 시간에서 발생할 수 있는 웨이빙 아티팩트(waving artifact)들을 감소시킨다.
일부 실시예에서, 픽셀들의 소정 그룹들은 집적을 통해 다수회 그것들의 전하를 전송할 수 있는 반면, 픽셀들의 다른 그룹들은 집적의 종료시에만 그들의 전하를 전송할 수 있다. 예를 들면, 소정 컬러 필터들(예컨대, 적색, 청색, 녹색)을 갖는 픽셀들은 다수의 전하 전송들을 갖도록 설정될 수 있고, 특히 소정 광 파장이 장면들에서 우세할 수 있는 경우들에서, 이는 그러한 필터들을 갖는 픽셀들이 다른 픽셀들보다 더 신속하게 블루밍되게 할 수 있다.
결론
전술한 설명은 광범위한 응용을 갖는다. 예를 들면, 본 명세서에서 개시된 예들은 수직 전송 게이트에 집중될 수 있지만, 본 명세서에서 개시된 개념들은 측방향 전송 게이트를 갖는 이미지 센서들에 동일하게 적용될 수 있다는 점이 이해되어야 한다. 다른 예로서, 수직 게이트의 구조가 전송 게이트에 대하여 논의되었지만, 수직 게이트 구조는 안티-블루밍 게이트와 같은 다른 게이트들을 위해 구현될 수 있다. 유사하게, 깊이 감지 시스템은 이미지 센서들에 대하여 논의될 수 있지만, 본 명세서에 개시된 디바이스들 및 기술들은 다른 유형들의 센서들에 동일하게 적용가능하다. 또한, 행 선택 게이트들은 픽셀 아키텍처에 관하여 설명되더라도, 본 명세서에 개시된 실시예들은 행 선택 픽셀들을 포함하지 않는 이미지 센서 픽셀 아키텍처들 뿐만 아니라 다른 변형들의 픽셀 아키텍처에 사용될 수 있다. 따라서, 임의의 실시예의 논의는 단지 예시적인 것으로 의도되고, 청구범위를 비롯한 본 개시 내용의 범주가 이들 예로 제한됨을 시사하는 것으로 의도되지 않는다.
Claims (25)
- 이미지 센서로서,
적어도 하나의 픽셀 셀을 포함하는 포토다이오드 칩 - 각각의 픽셀 셀은,
두개 이상의 포토다이오드, 및
각각의 포토다이오드에 동작가능하게 접속되는 전송 트랜지스터
를 포함함 -;
각각의 전송 트랜지스터에 동작가능하게 접속되는 공유되는 전송 채널(shared transfer channel); 및
상기 포토다이오드 칩 상에 수직으로 적층되는 트랜지스터 어레이 칩
을 포함하고,
상기 트랜지스터 어레이 칩은,
상기 공유되는 전송 채널에 동작가능하게 접속되는 제1 통신 경로 - 상기 제1 통신 경로는 상기 제1 통신 경로에서 제어 회로에 동작가능하게 접속되는 제1 플로팅 확산 노드를 포함함 -; 및
상기 공유되는 전송 채널에 동작가능하게 접속되는 제2 통신 경로 - 상기 제2 통신 경로는 상기 제2 통신 경로에서 제어 회로에 동작가능하게 접속되는 제2 플로팅 확산 노드를 포함함 -
를 포함하고,
상기 제1 플로팅 확산 노드와 관련되는 커패시턴스(capacitance)는 상기 제2 플로팅 확산 노드와 관련되는 커패시턴스와 상이하고,
상기 공유되는 전송 채널은 전하를 제1 또는 제2 포토다이오드들 중 적어도 하나로부터 각각의 통신 경로에 전송하도록 구성되는, 이미지 센서. - 제1항에 있어서,
상기 공유되는 전송 채널은,
반도체 전송 채널;
상기 반도체 전송 채널의 외주면(outer perimeter surface)을 둘러싸는 산화물 층;
상기 산화물 층의 외주면을 적어도 부분적으로 둘러싸는 폴리실리콘 층; 및
상기 반도체 전송 채널에 동작가능하게 접속되는 금속 층 - 상기 금속 층은 상기 공유되는 전송 채널을 상기 트랜지스터 어레이 칩에 통신가능하게 접속시킴 -
을 포함하는, 이미지 센서. - 제1항에 있어서,
상기 제1 및 제2 플로팅 확산 노드들은 상이한 커패시턴스들을 생성하기 위해 상이하게 도핑되는, 이미지 센서. - 제1항에 있어서,
각각의 포토다이오드에 동작가능하게 접속되는 안티-블루밍 게이트(anti-blooming gate)
를 더 포함하는 이미지 센서. - 제1항에 있어서,
각각의 픽셀 셀 내의 각각의 전송 트랜지스터는 제1 전송 트랜지스터를 포함하고, 각각의 통신 경로는 상기 통신 경로 내의 각각의 상기 플로팅 확산 노드와 상기 공유되는 전송 채널 사이에서 동작가능하게 접속되는 제2 전송 트랜지스터를 더 포함하는, 이미지 센서. - 제5항에 있어서,
상기 트랜지스터 어레이 칩 상에 수직으로 적층되고 상기 트랜지스터 어레이 칩과 통신하는 로직 칩
을 더 포함하고,
상기 로직 칩은 각각의 제2 전송 트랜지스터를 선택적으로 활성화시키도록 구성되는, 이미지 센서. - 제5항에 있어서,
각각의 통신 경로는 상기 제2 전송 트랜지스터와 각각의 상기 플로팅 확산 노드 사이에서 동작가능하게 접속되는 스토리지 전송 트랜지스터를 더 포함하고, 상기 제2 전송 트랜지스터와 상기 스토리지 전송 트랜지스터 사이에 스토리지 노드가 배치되는, 이미지 센서. - 제7항에 있어서,
상기 트랜지스터 어레이 칩 상에 수직으로 적층되고 상기 트랜지스터 어레이 칩과 통신하는 로직 칩
을 더 포함하고,
상기 로직 칩은,
각각의 제2 전송 트랜지스터를 선택적으로 활성화시키고,
각각의 스토리지 전송 트랜지스터를 선택적으로 활성화시키도록
구성되는, 이미지 센서. - 이미지 센서로서,
포토다이오드 칩 - 상기 포토다이오드 칩은,
제1 포토다이오드에 동작가능하게 접속되는 제1 전송 트랜지스터, 및
제2 포토다이오드에 동작가능하게 접속되는 제2 전송 트랜지스터
를 포함함 -;
상기 포토다이오드 칩 상에 적층되는 트랜지스터 어레이 칩 - 상기 트랜지스터 어레이 칩은,
제1 변환 이득과 관련되는 제1 통신 경로, 및
상이한 제2 변환 이득과 관련되는 제2 통신 경로
를 포함함 -; 및
상기 제1 및 제2 전송 트랜지스터들과 상기 제1 및 제2 통신 경로들 사이에서 동작가능하게 접속되는 공유되는 전송 채널 - 상기 공유되는 전송 채널은 전하를 상기 제1 또는 제2 포토다이오드들 중 적어도 하나로부터 각각의 통신 경로에 전송하도록 구성됨 -
을 포함하는, 이미지 센서. - 제9항에 있어서,
상기 공유되는 전송 채널은,
반도체 전송 채널;
상기 반도체 전송 채널의 외주면을 둘러싸는 산화물 층;
상기 산화물 층의 외주면을 적어도 부분적으로 둘러싸는 폴리실리콘 층; 및
상기 반도체 전송 채널에 동작가능하게 접속되는 금속 층 - 상기 금속 층은 상기 공유되는 전송 채널을 상기 트랜지스터 어레이 칩에 통신가능하게 접속시킴 -
을 포함하는, 이미지 센서. - 제9항에 있어서,
상기 제1 및 제2 통신 경로들은 각각 플로팅 확산 노드를 포함하고, 상기 플로팅 확산 노드들은 상기 관련된 제1 및 제2 변환 이득들을 생성하기 위해 상이하게 도핑되는, 이미지 센서. - 제9항에 있어서,
각각의 포토다이오드에 동작가능하게 접속되는 안티-블루밍 게이트
를 더 포함하는 이미지 센서. - 제9항에 있어서,
각각의 통신 경로는 상기 통신 경로 내의 각각의 상기 플로팅 확산 노드와 상기 공유되는 전송 채널 사이에서 동작가능하게 접속되는 제3 전송 트랜지스터를 더 포함하는, 이미지 센서. - 제13항에 있어서,
상기 트랜지스터 어레이 칩에 동작가능하게 접속되고 각각의 제3 전송 트랜지스터를 선택적으로 활성화시키도록 구성되는 로직 칩
을 더 포함하는 이미지 센서. - 제13항에 있어서,
각각의 통신 경로는 상기 제3 전송 트랜지스터와 각각의 상기 플로팅 확산 노드 사이에서 동작가능하게 접속되는 스토리지 전송 트랜지스터를 더 포함하고, 상기 제3 전송 트랜지스터와 상기 스토리지 전송 트랜지스터 사이에 스토리지 노드가 배치되는, 이미지 센서. - 제15항에 있어서,
상기 트랜지스터 어레이 칩에 동작가능하게 접속되는 로직 칩
을 더 포함하고,
상기 로직 칩은,
각각의 제3 전송 트랜지스터를 선택적으로 활성화시키고,
각각의 스토리지 전송 트랜지스터를 선택적으로 활성화시키도록
구성되는, 이미지 센서. - 이미지 센서로서,
포토다이오드 칩 - 상기 포토다이오드 칩은,
제1 포토다이오드에 동작가능하게 접속되는 제1 전송 트랜지스터, 및
제2 포토다이오드에 동작가능하게 접속되는 제2 전송 트랜지스터
를 포함함 -;
상기 포토다이오드 칩 상에 적층되는 트랜지스터 어레이 칩 - 상기 트랜지스터 어레이 칩은,
조정 가능한 변환 이득(adjustable conversion gain)을 갖는 플로팅 확산 노드를 포함하는 통신 경로
를 포함함 -; 및
상기 제1 및 제2 전송 트랜지스터들과 상기 통신 경로 사이에서 동작가능하게 접속되는 공유되는 전송 채널 - 상기 공유되는 전송 채널은 전하를 상기 제1 또는 제2 포토다이오드들 중 적어도 하나로부터 상기 통신 경로에 전송하도록 구성됨 -
을 포함하는, 이미지 센서. - 제17항에 있어서,
상기 통신 경로는 상기 플로팅 확산 노드에 동작가능하게 접속되는 하나 이상의 변환 이득 조정 게이트를 포함하는, 이미지 센서. - 제18항에 있어서,
각각의 변환 이득 조정 게이트는 하나 이상의 커패시터에 동작가능하게 접속되는 트랜지스터를 포함하는, 이미지 센서. - 제17항에 있어서,
상기 통신 경로는 상기 공유되는 전송 채널과 상기 플로팅 확산 노드 사이에서 동작가능하게 접속되는 제3 전송 트랜지스터를 더 포함하는, 이미지 센서. - 제20항에 있어서,
상기 트랜지스터 어레이 칩에 동작가능하게 접속되고 상기 제3 전송 트랜지스터를 선택적으로 활성화시키도록 구성되는 로직 칩
을 더 포함하는 이미지 센서. - 제20항에 있어서,
상기 통신 경로는 상기 제3 전송 트랜지스터와 상기 플로팅 확산 노드 사이에서 동작가능하게 접속되는 스토리지 전송 트랜지스터를 더 포함하고, 상기 제3 전송 트랜지스터와 상기 스토리지 전송 트랜지스터 사이에 스토리지 노드가 배치되는, 이미지 센서. - 제22항에 있어서,
상기 트랜지스터 어레이 칩에 동작가능하게 접속되는 로직 칩
을 더 포함하고,
상기 로직 칩은,
상기 제3 전송 트랜지스터를 선택적으로 활성화시키고,
상기 스토리지 전송 트랜지스터를 선택적적으로 활성화시키도록
구성되는, 이미지 센서. - 제17항에 있어서,
각각의 포토다이오드에 동작가능하게 접속되는 안티-블루밍 게이트
를 더 포함하는 이미지 센서. - 제17항에 있어서,
상기 공유되는 전송 채널은,
반도체 전송 채널;
상기 반도체 전송 채널의 외주면을 둘러싸는 산화물 층;
상기 산화물 층의 외주면을 적어도 부분적으로 둘러싸는 폴리실리콘 층; 및
상기 반도체 전송 채널에 동작가능하게 접속되는 금속 층 - 상기 금속 층은 상기 공유되는 전송 채널을 상기 트랜지스터 어레이 칩에 통신가능하게 접속시킴 -
을 포함하는, 이미지 센서.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/756,459 US8773562B1 (en) | 2013-01-31 | 2013-01-31 | Vertically stacked image sensor |
| US13/756,459 | 2013-01-31 | ||
| PCT/US2014/011682 WO2014120447A1 (en) | 2013-01-31 | 2014-01-15 | Vertically stacked image sensor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177007292A Division KR101895938B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20180100458A true KR20180100458A (ko) | 2018-09-10 |
| KR102013089B1 KR102013089B1 (ko) | 2019-08-21 |
Family
ID=50069308
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177007292A KR101895938B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
| KR1020187025279A KR102013089B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
| KR1020157023475A KR101718842B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177007292A KR101895938B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157023475A KR101718842B1 (ko) | 2013-01-31 | 2014-01-15 | 수직 적층형 이미지 센서 |
Country Status (8)
| Country | Link |
|---|---|
| US (5) | US8773562B1 (ko) |
| EP (2) | EP3261123B1 (ko) |
| JP (3) | JP2016511539A (ko) |
| KR (3) | KR101895938B1 (ko) |
| CN (2) | CN108962926A (ko) |
| AU (4) | AU2014212829B2 (ko) |
| TW (3) | TWI570901B (ko) |
| WO (1) | WO2014120447A1 (ko) |
Families Citing this family (332)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US8163581B1 (en) * | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| FR2992813A1 (fr) * | 2012-07-02 | 2014-01-03 | St Microelectronics Grenoble 2 | Procede de commande d'un pixel cmos |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US8773562B1 (en) | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
| US8946784B2 (en) * | 2013-02-18 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for image sensor packaging |
| JP2014165396A (ja) * | 2013-02-26 | 2014-09-08 | Sony Corp | 固体撮像装置および電子機器 |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| JP2014187270A (ja) * | 2013-03-25 | 2014-10-02 | Sony Corp | 固体撮像装置およびその製造方法、並びに電子機器 |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9786777B2 (en) * | 2013-08-30 | 2017-10-10 | Hewlett-Packard Development Company, L.P. | Semiconductor device and method of making same |
| US9654714B2 (en) * | 2013-11-01 | 2017-05-16 | Silicon Optronics, Inc. | Shared pixel with fixed conversion gain |
| JP6334908B2 (ja) * | 2013-12-09 | 2018-05-30 | キヤノン株式会社 | 撮像装置及びその制御方法、及び撮像素子 |
| KR20150068740A (ko) * | 2013-12-12 | 2015-06-22 | 삼성전자주식회사 | 오버샘플링 회수를 조절할 수 있는 이미지 센서와 이를 포함하는 이미지 데이터 처리 시스템 |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9225919B2 (en) * | 2014-02-25 | 2015-12-29 | Semiconductor Components Industries, Llc | Image sensor systems and methods for multiple exposure imaging |
| TWI648986B (zh) * | 2014-04-15 | 2019-01-21 | 日商新力股份有限公司 | 攝像元件、電子機器 |
| US9324755B2 (en) * | 2014-05-05 | 2016-04-26 | Semiconductor Components Industries, Llc | Image sensors with reduced stack height |
| US9531976B2 (en) * | 2014-05-29 | 2016-12-27 | Semiconductor Components Industries, Llc | Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions |
| KR102253003B1 (ko) * | 2014-07-11 | 2021-05-17 | 삼성전자주식회사 | 이미지 센서의 픽셀 어레이 및 이미지 센서 |
| JP6388662B2 (ja) * | 2014-10-29 | 2018-09-12 | オリンパス株式会社 | 固体撮像装置 |
| US9437633B2 (en) * | 2014-11-06 | 2016-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Depth sensing pixel, composite pixel image sensor and method of making the composite pixel image sensor |
| KR102320531B1 (ko) * | 2014-11-21 | 2021-11-03 | 에스케이하이닉스 주식회사 | 수직 전송 게이트를 갖는 이미지 센서 및 이를 구비한 전자장치 |
| US9461088B2 (en) * | 2014-12-01 | 2016-10-04 | Omnivision Technologies, Inc. | Image sensor pixel with multiple storage nodes |
| US9774801B2 (en) * | 2014-12-05 | 2017-09-26 | Qualcomm Incorporated | Solid state image sensor with enhanced charge capacity and dynamic range |
| FR3030884B1 (fr) * | 2014-12-19 | 2016-12-30 | Stmicroelectronics (Grenoble 2) Sas | Structure de pixel a multiples photosites |
| KR102363433B1 (ko) | 2015-01-15 | 2022-02-16 | 삼성전자주식회사 | 이미지 센서 |
| TWI658315B (zh) * | 2015-01-26 | 2019-05-01 | 鴻海精密工業股份有限公司 | 拍照系統及方法 |
| US9472587B2 (en) * | 2015-01-27 | 2016-10-18 | Omnivision Technologies, Inc. | Storage transistor with optical isolation |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| KR102471593B1 (ko) | 2015-06-09 | 2022-11-29 | 에스케이하이닉스 주식회사 | 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 |
| JPWO2017014025A1 (ja) * | 2015-07-17 | 2018-06-07 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、製造方法、半導体装置、および電子機器 |
| KR102422224B1 (ko) | 2015-07-31 | 2022-07-18 | 삼성전자주식회사 | 적층형 이미지 센서 및 이를 포함하는 시스템 |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US10090344B2 (en) * | 2015-09-07 | 2018-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, method for operating the same, module, and electronic device |
| KR102414038B1 (ko) * | 2015-09-16 | 2022-06-30 | 에스케이하이닉스 주식회사 | 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법 |
| WO2017053329A1 (en) | 2015-09-21 | 2017-03-30 | Monolithic 3D Inc | 3d semiconductor device and structure |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| KR20200056490A (ko) | 2015-09-30 | 2020-05-22 | 가부시키가이샤 니콘 | 촬상 소자 및 촬상 장치 |
| JPWO2017057278A1 (ja) * | 2015-09-30 | 2018-07-26 | 株式会社ニコン | 撮像素子および撮像装置 |
| CN108174619B (zh) * | 2015-09-30 | 2022-09-20 | 株式会社尼康 | 摄像元件及摄像装置 |
| US11297258B2 (en) | 2015-10-01 | 2022-04-05 | Qualcomm Incorporated | High dynamic range solid state image sensor and camera system |
| US10178363B2 (en) * | 2015-10-02 | 2019-01-08 | Invensas Corporation | HD color imaging using monochromatic CMOS image sensors integrated in 3D package |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| WO2017060948A1 (ja) * | 2015-10-05 | 2017-04-13 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
| US10109667B2 (en) | 2015-10-09 | 2018-10-23 | Semiconductor Energy Laboratory Co., Ltd. | Imaging device, module, and electronic device |
| CN108391450B (zh) | 2015-10-21 | 2022-07-01 | 赫普塔冈微光有限公司 | 解调像素元件、像素元件阵列以及结合它们的光电元件 |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| KR102407036B1 (ko) | 2015-11-03 | 2022-06-10 | 삼성전자주식회사 | 이미지 센서 및 이미지 센서의 동작 방법 |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US9917120B2 (en) * | 2015-11-09 | 2018-03-13 | Semiconductor Components Industries, Llc | Pixels with high dynamic range and a global shutter scanning mode |
| KR102462912B1 (ko) * | 2015-12-04 | 2022-11-04 | 에스케이하이닉스 주식회사 | 수직 전송 게이트를 갖는 이미지 센서 |
| CN106876419B (zh) * | 2015-12-10 | 2019-07-30 | 中芯国际集成电路制造(上海)有限公司 | Cmos图像传感器及其形成方法 |
| US9991306B2 (en) * | 2015-12-10 | 2018-06-05 | Semiconductor Components Industries, Llc | Hybrid bonded image sensor and method of operating such image sensor |
| KR20170070693A (ko) | 2015-12-14 | 2017-06-22 | 삼성전자주식회사 | 이미지 센서 |
| US9749569B2 (en) * | 2015-12-22 | 2017-08-29 | Omnivision Technologies, Inc. | High speed rolling image sensor with ADM architecture and method of implementing thereof |
| US9986189B2 (en) * | 2016-01-04 | 2018-05-29 | Samsung Electronics Co., Ltd. | Pixel sensors and imaging devices for providing multiple sub sample images within a single frame |
| KR20170084519A (ko) | 2016-01-12 | 2017-07-20 | 삼성전자주식회사 | 이미지 센서 |
| US11330206B2 (en) * | 2016-01-30 | 2022-05-10 | Pixart Imaging Inc. | Image sensing circuit and method capable of obtaining higher image brightness dynamic range |
| US10630918B2 (en) * | 2016-01-30 | 2020-04-21 | Pixart Imaging Inc. | Image sensing circuit and method capable of obtaining higher image brightness dynamic range |
| KR102515664B1 (ko) | 2016-03-08 | 2023-03-29 | 삼성전자주식회사 | Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템 |
| US11924573B2 (en) * | 2016-03-15 | 2024-03-05 | Trustees Of Dartmouth College | Stacked backside-illuminated quanta image sensor with cluster-parallel readout |
| KR102535680B1 (ko) * | 2016-03-22 | 2023-05-24 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| KR102569811B1 (ko) | 2016-04-08 | 2023-08-24 | 에스케이하이닉스 주식회사 | 이미지 센서 및 그 제조방법 |
| US10110839B2 (en) * | 2016-05-03 | 2018-10-23 | Semiconductor Components Industries, Llc | Dual-photodiode image pixel |
| KR102467872B1 (ko) | 2016-05-17 | 2022-11-16 | 에스케이하이닉스 주식회사 | 수직 채널을 갖는 전달 트랜지스터 및 박막 채널을 갖는 픽셀 트랜지스터들을 포함하는 이미지 센서 |
| US10044960B2 (en) * | 2016-05-25 | 2018-08-07 | Omnivision Technologies, Inc. | Systems and methods for detecting light-emitting diode without flickering |
| JP6789678B2 (ja) * | 2016-06-06 | 2020-11-25 | キヤノン株式会社 | 撮像装置、撮像システム |
| US9843754B1 (en) * | 2016-06-14 | 2017-12-12 | Omnivision Technologies, Inc. | Global shutter pixel with hybrid transfer storage gate-storage diode storage node |
| US9942492B2 (en) * | 2016-06-16 | 2018-04-10 | Semiconductor Components Industries, Llc | Image sensors having high dynamic range functionalities |
| CN106057731B (zh) * | 2016-06-27 | 2019-06-04 | 上海集成电路研发中心有限公司 | 3d全局像素单元及其制备方法 |
| CN105914217B (zh) * | 2016-06-27 | 2019-06-21 | 上海集成电路研发中心有限公司 | 3d全局像素单元及其制备方法 |
| CN105977204B (zh) * | 2016-06-27 | 2019-02-05 | 上海集成电路研发中心有限公司 | 3d全局像素单元及其制备方法 |
| CN106409850B (zh) * | 2016-06-27 | 2019-06-21 | 上海集成电路研发中心有限公司 | 3d全局像素单元及其制备方法 |
| KR102544782B1 (ko) | 2016-08-04 | 2023-06-20 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| KR20180023097A (ko) * | 2016-08-23 | 2018-03-07 | 삼성디스플레이 주식회사 | 표시 장치 |
| US9818791B1 (en) * | 2016-10-04 | 2017-11-14 | Omnivision Technologies, Inc. | Stacked image sensor |
| JP6750876B2 (ja) * | 2016-10-07 | 2020-09-02 | キヤノン株式会社 | 固体撮像装置及びその駆動方法 |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| KR102619666B1 (ko) | 2016-11-23 | 2023-12-29 | 삼성전자주식회사 | 이미지 센서 패키지 |
| US10672824B2 (en) * | 2016-11-30 | 2020-06-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor |
| US10490596B2 (en) * | 2016-11-30 | 2019-11-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for fabricating an image sensor |
| WO2018110302A1 (en) * | 2016-12-13 | 2018-06-21 | Sony Semiconductor Solutions Corporation | Imaging element and electronic device |
| JP7002893B2 (ja) * | 2016-12-13 | 2022-01-20 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子および電子機器 |
| KR102621752B1 (ko) * | 2017-01-13 | 2024-01-05 | 삼성전자주식회사 | Mram을 포함한 씨모스 이미지 센서 |
| US10284824B2 (en) * | 2017-01-20 | 2019-05-07 | Caeleste Cvba | Opto-electronic stacked sensor |
| JP2018117102A (ja) * | 2017-01-20 | 2018-07-26 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
| US20180220093A1 (en) * | 2017-02-01 | 2018-08-02 | Renesas Electronics Corporation | Image sensor |
| US9998698B1 (en) * | 2017-02-01 | 2018-06-12 | Omnivision Technologies, Inc. | Circuitry and method for readout of hybrid-bonded image sensors |
| US10375338B2 (en) * | 2017-02-01 | 2019-08-06 | Omnivision Technologies, Inc. | Two stage amplifier readout circuit in pixel level hybrid bond image sensors |
| US10263031B2 (en) * | 2017-02-01 | 2019-04-16 | Omnivision Technologies, Inc. | Feedback capacitor and method for readout of hybrid bonded image sensors |
| US9992437B1 (en) * | 2017-02-03 | 2018-06-05 | SmartSense Technology(U.S.), Inc. | Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor |
| US20180227513A1 (en) * | 2017-02-03 | 2018-08-09 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds |
| US10070081B2 (en) * | 2017-02-03 | 2018-09-04 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS |
| US10051218B1 (en) * | 2017-02-03 | 2018-08-14 | SmartSens Technology (U.S.), Inc. | Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure |
| US10469775B2 (en) | 2017-03-31 | 2019-11-05 | Semiconductor Components Industries, Llc | High dynamic range storage gate pixel circuitry |
| US10791293B2 (en) * | 2017-03-31 | 2020-09-29 | Brillnics, Inc. | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus |
| US10218924B2 (en) | 2017-04-12 | 2019-02-26 | Omnivision Technologies, Inc. | Low noise CMOS image sensor by stack architecture |
| KR102372748B1 (ko) * | 2017-04-24 | 2022-03-11 | 에스케이하이닉스 주식회사 | 적층형 이미지 센서 |
| WO2018195669A1 (en) * | 2017-04-28 | 2018-11-01 | The Governing Council Of The University Of Toronto | Method and system for pixel-wise imaging |
| EP3632097A4 (en) * | 2017-05-30 | 2020-12-30 | Grass Valley Canada | RESET OF SHARED PHOTODIODE IN A 4-PIXEL SHARED PIXEL 5-TRANSISTOR IMAGE SENSOR |
| US10686996B2 (en) | 2017-06-26 | 2020-06-16 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| US10419701B2 (en) | 2017-06-26 | 2019-09-17 | Facebook Technologies, Llc | Digital pixel image sensor |
| US10917589B2 (en) | 2017-06-26 | 2021-02-09 | Facebook Technologies, Llc | Digital pixel with extended dynamic range |
| JP6976744B2 (ja) * | 2017-06-29 | 2021-12-08 | キヤノン株式会社 | 撮像装置、撮像システム、および、移動体 |
| KR102001585B1 (ko) | 2017-08-05 | 2019-07-17 | (주)옵토레인 | Cmos 이미지 센서 및 이의 제조 방법 |
| EP3441788A1 (en) * | 2017-08-08 | 2019-02-13 | Koninklijke Philips N.V. | Apparatus and method for generating a representation of a scene |
| US10608101B2 (en) | 2017-08-16 | 2020-03-31 | Facebook Technologies, Llc | Detection circuit for photo sensor with stacked substrates |
| EP3445038A1 (en) * | 2017-08-16 | 2019-02-20 | Facebook Technologies, LLC | Stacked photo sensor assembly with pixel level interconnect |
| US10825854B2 (en) | 2017-08-16 | 2020-11-03 | Facebook Technologies, Llc | Stacked photo sensor assembly with pixel level interconnect |
| EP3445039B1 (en) * | 2017-08-16 | 2021-03-31 | Facebook Technologies, LLC | Detection circuit for photo sensor with stacked substrates |
| US10598546B2 (en) | 2017-08-17 | 2020-03-24 | Facebook Technologies, Llc | Detecting high intensity light in photo sensor |
| US10297636B2 (en) * | 2017-09-28 | 2019-05-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for fabricating complementary metal-oxide-semiconductor image sensor |
| JP7102119B2 (ja) * | 2017-09-29 | 2022-07-19 | キヤノン株式会社 | 半導体装置および機器 |
| KR102430496B1 (ko) | 2017-09-29 | 2022-08-08 | 삼성전자주식회사 | 이미지 센싱 장치 및 그 제조 방법 |
| CN111295762A (zh) * | 2017-11-07 | 2020-06-16 | 索尼半导体解决方案公司 | 固态摄像元件、制造方法和电子设备 |
| US10475828B2 (en) | 2017-11-21 | 2019-11-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor device structure with doping layer in light-sensing region |
| US11393867B2 (en) | 2017-12-06 | 2022-07-19 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US10529757B2 (en) | 2017-12-15 | 2020-01-07 | Atomera Incorporated | CMOS image sensor including pixels with read circuitry having a superlattice |
| US10608043B2 (en) | 2017-12-15 | 2020-03-31 | Atomera Incorporation | Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice |
| US10608027B2 (en) | 2017-12-15 | 2020-03-31 | Atomera Incorporated | Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice |
| US10615209B2 (en) | 2017-12-15 | 2020-04-07 | Atomera Incorporated | CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice |
| EP3724919B1 (en) * | 2017-12-15 | 2021-12-01 | Atomera Incorporated | Cmos image sensor including stacked semiconductor chips and readout circuitry including a superlattice and related methods |
| US10529768B2 (en) | 2017-12-15 | 2020-01-07 | Atomera Incorporated | Method for making CMOS image sensor including pixels with read circuitry having a superlattice |
| US10491877B1 (en) * | 2017-12-21 | 2019-11-26 | Facebook Technologies, Llc | Depth camera assembly using multiplexed sensor phase measurements to determine depth using fringe interferometry |
| US10141259B1 (en) * | 2017-12-22 | 2018-11-27 | Micron Technology, Inc. | Semiconductor devices having electrically and optically conductive vias, and associated systems and methods |
| WO2019150981A1 (ja) | 2018-02-01 | 2019-08-08 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置およびその製造方法、並びに電子機器 |
| JP7102159B2 (ja) * | 2018-02-09 | 2022-07-19 | キヤノン株式会社 | 光電変換装置、撮像システム、および、移動体 |
| US10950178B2 (en) * | 2018-02-20 | 2021-03-16 | Emagin Corporation | Microdisplay with reduced pixel size and method of forming same |
| US11716548B2 (en) | 2018-03-13 | 2023-08-01 | Meta Platforms Technologies, Llc | Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry |
| US10969273B2 (en) | 2018-03-19 | 2021-04-06 | Facebook Technologies, Llc | Analog-to-digital converter having programmable quantization resolution |
| US11004881B2 (en) | 2018-04-03 | 2021-05-11 | Facebook Technologies, Llc | Global shutter image sensor |
| US11233085B2 (en) | 2018-05-09 | 2022-01-25 | Facebook Technologies, Llc | Multi-photo pixel cell having vertical gate structure |
| CN110471238A (zh) * | 2018-05-11 | 2019-11-19 | 台湾东电化股份有限公司 | 光学摄像系统 |
| US10863122B2 (en) | 2018-06-04 | 2020-12-08 | Apple Inc. | Clock feedthrough compensation in image sensor systems |
| FR3082354B1 (fr) * | 2018-06-08 | 2020-07-17 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Puce photonique traversee par un via |
| US11906353B2 (en) | 2018-06-11 | 2024-02-20 | Meta Platforms Technologies, Llc | Digital pixel with extended dynamic range |
| US11089210B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Configurable image sensor |
| US10903260B2 (en) | 2018-06-11 | 2021-01-26 | Facebook Technologies, Llc | Multi-photodiode pixel cell |
| US11089241B2 (en) | 2018-06-11 | 2021-08-10 | Facebook Technologies, Llc | Pixel cell with multiple photodiodes |
| KR102523762B1 (ko) * | 2018-06-20 | 2023-04-20 | 엘지이노텍 주식회사 | 이미지 센서 및 이를 이용하는 카메라 모듈 |
| US11463636B2 (en) | 2018-06-27 | 2022-10-04 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| US10897586B2 (en) | 2018-06-28 | 2021-01-19 | Facebook Technologies, Llc | Global shutter image sensor |
| US10931884B2 (en) | 2018-08-20 | 2021-02-23 | Facebook Technologies, Llc | Pixel sensor having adaptive exposure time |
| US11956413B2 (en) | 2018-08-27 | 2024-04-09 | Meta Platforms Technologies, Llc | Pixel sensor having multiple photodiodes and shared comparator |
| KR102587895B1 (ko) * | 2018-09-13 | 2023-10-12 | 삼성전자주식회사 | 픽셀 어레이와 메모리 셀 어레이가 병합된 이미지 센서 및 이를 포함하는 전자 장치 |
| JP2020047616A (ja) * | 2018-09-14 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| JP2020047734A (ja) * | 2018-09-18 | 2020-03-26 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
| US11521998B2 (en) * | 2018-09-18 | 2022-12-06 | Sony Semiconductor Solutions Corporation | Solid-state imaging device and imaging device |
| TWI701823B (zh) * | 2018-10-01 | 2020-08-11 | 力晶積成電子製造股份有限公司 | 影像感測器及其製造方法 |
| TWI686940B (zh) * | 2018-10-31 | 2020-03-01 | 世界先進積體電路股份有限公司 | 光學感測結構及其形成方法 |
| US11595602B2 (en) | 2018-11-05 | 2023-02-28 | Meta Platforms Technologies, Llc | Image sensor post processing |
| JPWO2020100577A1 (ja) * | 2018-11-13 | 2021-09-30 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置および電子機器 |
| DE112019005735T5 (de) | 2018-11-16 | 2021-08-19 | Sony Semiconductor Solutions Corporation | Festkörper-bildgebungsvorrichtung und bildgebungsvorrichtung |
| US10861892B2 (en) * | 2018-11-21 | 2020-12-08 | Bae Systems Information And Electronic Systems Integration Inc. | Low-light-level CMOS image sensor pixel |
| CN109346496A (zh) * | 2018-11-23 | 2019-02-15 | 德淮半导体有限公司 | 像素单元、图像传感器及其制造方法 |
| US11102430B2 (en) | 2018-12-10 | 2021-08-24 | Facebook Technologies, Llc | Pixel sensor having multiple photodiodes |
| JP6929266B2 (ja) * | 2018-12-17 | 2021-09-01 | キヤノン株式会社 | 光電変換装置、光電変換システム、移動体 |
| US10701294B1 (en) | 2019-01-02 | 2020-06-30 | Semiconductor Components Industries, Llc | Local pixel driver circuitry |
| US10651218B1 (en) | 2019-01-03 | 2020-05-12 | Vanguard International Semiconductor Corporation | Optical sensor structure and method for forming the same |
| US10890482B2 (en) | 2019-01-18 | 2021-01-12 | Himax Imaging Limited | Pixel circuit for generating an output signal in response to incident radiation |
| KR20200097841A (ko) | 2019-02-08 | 2020-08-20 | 삼성전자주식회사 | 이미지 센서 장치 |
| KR20200098802A (ko) | 2019-02-12 | 2020-08-21 | 삼성전자주식회사 | 디지털 픽셀을 포함하는 이미지 센서 |
| US11218660B1 (en) | 2019-03-26 | 2022-01-04 | Facebook Technologies, Llc | Pixel sensor having shared readout structure |
| US11050956B2 (en) * | 2019-03-29 | 2021-06-29 | Pixart Imaging Inc. | Image sensor and method for increasing signal-noise-ratio thereof |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| CN110061022B (zh) * | 2019-04-30 | 2021-04-13 | 德淮半导体有限公司 | 图像传感器及其形成方法 |
| CN110047861B (zh) * | 2019-04-30 | 2021-05-07 | 德淮半导体有限公司 | 图像传感器及其形成方法和操作方法 |
| CN110741628B (zh) * | 2019-05-05 | 2021-04-27 | 深圳市汇顶科技股份有限公司 | 图像传感器及相关芯片、图像传感器操作方法及手持装置 |
| US11943561B2 (en) | 2019-06-13 | 2024-03-26 | Meta Platforms Technologies, Llc | Non-linear quantization at pixel sensor |
| US11856301B2 (en) | 2019-06-21 | 2023-12-26 | The Governing Council Of The University Of Toronto | Method and system for extending image dynamic range using per-pixel coding of pixel parameters |
| KR20210000600A (ko) * | 2019-06-25 | 2021-01-05 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| US10771725B1 (en) * | 2019-07-03 | 2020-09-08 | Himax Imaging Limited | Pixel circuit |
| KR20210010017A (ko) * | 2019-07-19 | 2021-01-27 | 에스케이하이닉스 주식회사 | 이미지 센서 |
| KR20210012190A (ko) | 2019-07-24 | 2021-02-03 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작 방법 |
| US11343454B2 (en) * | 2019-08-16 | 2022-05-24 | Semiconductor Components Industries, Llc | Imaging systems and methods for performing pixel binning and variable integration for analog domain regional feature extraction |
| US11438486B2 (en) | 2019-08-26 | 2022-09-06 | Qualcomm Incorporated | 3D active depth sensing with laser pulse train bursts and a gated sensor |
| CN110459554B (zh) * | 2019-08-29 | 2021-10-15 | 上海华力集成电路制造有限公司 | 降低cis单元像素面积的结构及方法 |
| CN110491967B (zh) * | 2019-09-02 | 2021-03-02 | 电子科技大学 | 反偏型硅发光soi光电隔离器、其集成电路及制作方法 |
| KR20210035950A (ko) | 2019-09-24 | 2021-04-02 | 삼성전자주식회사 | 이미지 센서 장치 |
| US11936998B1 (en) | 2019-10-17 | 2024-03-19 | Meta Platforms Technologies, Llc | Digital pixel sensor having extended dynamic range |
| KR20210050896A (ko) * | 2019-10-29 | 2021-05-10 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
| US11451717B2 (en) * | 2019-11-05 | 2022-09-20 | Omnivision Technologies, Inc. | Multi-cell pixel array for high dynamic range image sensors |
| KR20210057871A (ko) | 2019-11-12 | 2021-05-24 | 삼성전자주식회사 | 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법 |
| CN110945660B (zh) * | 2019-11-12 | 2024-01-23 | 深圳市汇顶科技股份有限公司 | 堆叠式的芯片、制造方法、图像传感器和电子设备 |
| US11758257B2 (en) | 2019-12-13 | 2023-09-12 | Perkinelmer U.S. Llc | Random access sensor with individually addressable transistors |
| KR20210102517A (ko) | 2020-02-10 | 2021-08-20 | 삼성전자주식회사 | 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서 |
| US11594571B2 (en) | 2020-02-27 | 2023-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Stacked image sensor device and method of forming same |
| DE102020116340A1 (de) | 2020-02-27 | 2021-09-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Gestapelter bildsensorvorrichtung und deren herstellungsverfahren |
| KR20210109775A (ko) | 2020-02-28 | 2021-09-07 | 삼성전자주식회사 | 이미지 센서 및 이의 모니터링 방법 |
| JP2021141262A (ja) * | 2020-03-06 | 2021-09-16 | Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 | 固体撮像装置用画素 |
| US11902685B1 (en) | 2020-04-28 | 2024-02-13 | Meta Platforms Technologies, Llc | Pixel sensor having hierarchical memory |
| CN111263089B (zh) * | 2020-05-06 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 像素、图像传感器及电子装置 |
| CN111277774B (zh) * | 2020-05-06 | 2020-10-16 | 深圳市汇顶科技股份有限公司 | 像素、图像传感器及电子装置 |
| US11910114B2 (en) | 2020-07-17 | 2024-02-20 | Meta Platforms Technologies, Llc | Multi-mode image sensor |
| CN111863784B (zh) * | 2020-07-30 | 2022-05-27 | 长江存储科技有限责任公司 | 半导体结构及其制造方法 |
| CN111863852A (zh) * | 2020-09-04 | 2020-10-30 | 锐芯微电子股份有限公司 | 图像传感器的像素结构及其形成方法 |
| US20220102404A1 (en) * | 2020-09-25 | 2022-03-31 | Apple Inc. | Transistor Integration with Stacked Single-Photon Avalanche Diode (SPAD) Pixel Arrays |
| US11956560B2 (en) | 2020-10-09 | 2024-04-09 | Meta Platforms Technologies, Llc | Digital pixel sensor having reduced quantization operation |
| JP7030929B2 (ja) * | 2020-11-04 | 2022-03-07 | キヤノン株式会社 | 撮像装置、撮像システム |
| US20220201236A1 (en) * | 2020-12-17 | 2022-06-23 | Omnivision Technologies, Inc. | Optical sensor with simultaneous image/video and event driven sensing capabilities |
| CN117099205A (zh) * | 2021-02-24 | 2023-11-21 | 艾迈斯-欧司朗亚太私人有限公司 | 钳位光电二极管传感器 |
| US20220271076A1 (en) * | 2021-02-25 | 2022-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photosensor having gate-all-around structure and method for forming the photosensor |
| KR102601796B1 (ko) * | 2021-03-10 | 2023-11-15 | 한국과학기술원 | 다중파장 광 검출기 및 이를 이용한 초분광 이미징 시스템 |
| TWI777742B (zh) * | 2021-05-18 | 2022-09-11 | 友達光電股份有限公司 | 指紋辨識裝置 |
| US20220385853A1 (en) * | 2021-05-31 | 2022-12-01 | Gigajot Technology, Inc. | Enhanced conversion-gain image sensor |
| DE112022001423T5 (de) * | 2021-07-09 | 2023-12-28 | Ams-Osram Ag | Dünnes fotodetektorbauelement und dessen herstellung |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442546A (en) * | 1987-08-07 | 1989-02-14 | Nippon Mining Co | Shadow mask and its production |
| JPH02207571A (ja) * | 1989-02-07 | 1990-08-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR20060030513A (ko) * | 2003-07-15 | 2006-04-10 | 마이크론 테크놀로지, 인크 | 플로팅 확산 게이트 캐패시터를 가지는 4ｔ 씨모스 이미지센서 |
Family Cites Families (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59115681A (ja) * | 1982-12-22 | 1984-07-04 | Canon Inc | 撮像及び記録装置 |
| JPS59139769A (ja) | 1983-01-24 | 1984-08-10 | Fujitsu Ltd | 圧縮デ−タ復元回路 |
| JPH06268192A (ja) | 1993-03-12 | 1994-09-22 | Toshiba Corp | 固体撮像装置 |
| US6377070B1 (en) * | 2001-02-09 | 2002-04-23 | Micron Technology, Inc. | In-service programmable logic arrays with ultra thin vertical body transistors |
| US20030049925A1 (en) * | 2001-09-10 | 2003-03-13 | Layman Paul Arthur | High-density inter-die interconnect structure |
| JP3984814B2 (ja) * | 2001-10-29 | 2007-10-03 | キヤノン株式会社 | 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム |
| CN1234234C (zh) * | 2002-09-30 | 2005-12-28 | 松下电器产业株式会社 | 固体摄像器件及使用该固体摄像器件的设备 |
| US7443437B2 (en) * | 2003-11-26 | 2008-10-28 | Micron Technology, Inc. | Image sensor with a gated storage node linked to transfer gate |
| US7542085B2 (en) * | 2003-11-26 | 2009-06-02 | Aptina Imaging Corporation | Image sensor with a capacitive storage node linked to transfer gate |
| JP4341421B2 (ja) | 2004-02-04 | 2009-10-07 | ソニー株式会社 | 固体撮像装置 |
| JP4652703B2 (ja) * | 2004-03-10 | 2011-03-16 | ルネサスエレクトロニクス株式会社 | 半導体回路装置及びマルチ・チップ・パッケージ |
| JP2006108466A (ja) * | 2004-10-07 | 2006-04-20 | Sony Corp | 物理量分布検知の半導体装置 |
| US7551059B2 (en) * | 2005-01-06 | 2009-06-23 | Goodrich Corporation | Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range |
| KR100687102B1 (ko) * | 2005-03-30 | 2007-02-26 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법. |
| TW201101476A (en) * | 2005-06-02 | 2011-01-01 | Sony Corp | Semiconductor image sensor module and method of manufacturing the same |
| KR100718878B1 (ko) * | 2005-06-28 | 2007-05-17 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법 |
| TW200705005A (en) * | 2005-07-22 | 2007-02-01 | Ind Tech Res Inst | Liquid crystal display |
| US7432540B2 (en) | 2005-08-01 | 2008-10-07 | Micron Technology, Inc. | Dual conversion gain gate and capacitor combination |
| US20070035649A1 (en) * | 2005-08-10 | 2007-02-15 | Micron Technology, Inc. | Image pixel reset through dual conversion gain gate |
| US7714917B2 (en) * | 2005-08-30 | 2010-05-11 | Aptina Imaging Corporation | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| KR100775058B1 (ko) | 2005-09-29 | 2007-11-08 | 삼성전자주식회사 | 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템 |
| JP2007134562A (ja) * | 2005-11-11 | 2007-05-31 | Sharp Corp | 固体撮像装置およびそれの製造方法 |
| US7626626B2 (en) * | 2006-01-13 | 2009-12-01 | Micron Technology, Inc. | Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers |
| JP2007228460A (ja) * | 2006-02-27 | 2007-09-06 | Mitsumasa Koyanagi | 集積センサを搭載した積層型半導体装置 |
| US20070272828A1 (en) * | 2006-05-24 | 2007-11-29 | Micron Technology, Inc. | Method and apparatus providing dark current reduction in an active pixel sensor |
| JP2008010502A (ja) * | 2006-06-27 | 2008-01-17 | Nikon Corp | 固体撮像装置、およびその製造方法 |
| US8026966B2 (en) * | 2006-08-29 | 2011-09-27 | Micron Technology, Inc. | Method, apparatus and system providing a storage gate pixel with high dynamic range |
| US8049256B2 (en) | 2006-10-05 | 2011-11-01 | Omnivision Technologies, Inc. | Active pixel sensor having a sensor wafer connected to a support circuit wafer |
| KR100828943B1 (ko) * | 2006-12-19 | 2008-05-13 | (주)실리콘화일 | 3t-4s 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장 장치, 반도체 공정 마스크, 반도체 웨이퍼 |
| KR100835892B1 (ko) * | 2007-03-26 | 2008-06-09 | (주)실리콘화일 | 칩 적층 이미지센서 |
| JP4295816B2 (ja) | 2007-06-14 | 2009-07-15 | 三井造船株式会社 | 細胞分別処理機能を有するフローサイトメータ、および生細胞分別処理方法 |
| EP2197032B1 (en) * | 2007-09-12 | 2014-11-05 | Unisantis Electronics Singapore Pte. Ltd. | Solid-state imaging device |
| US20090115878A1 (en) * | 2007-11-07 | 2009-05-07 | Micron Technology, Inc. | Method, system and apparatus to boost pixel floating diffusion node voltage |
| US7858915B2 (en) | 2008-03-31 | 2010-12-28 | Eastman Kodak Company | Active pixel sensor having two wafers |
| JP5231890B2 (ja) | 2008-07-31 | 2013-07-10 | 株式会社東芝 | 固体撮像装置とその製造方法 |
| KR20100046766A (ko) * | 2008-10-28 | 2010-05-07 | 삼성전자주식회사 | 이미지 센서 |
| US9543356B2 (en) * | 2009-03-10 | 2017-01-10 | Globalfoundries Inc. | Pixel sensor cell including light shield |
| US8184188B2 (en) * | 2009-03-12 | 2012-05-22 | Micron Technology, Inc. | Methods and apparatus for high dynamic operation of a pixel cell |
| JP5985136B2 (ja) * | 2009-03-19 | 2016-09-06 | ソニー株式会社 | 半導体装置とその製造方法、及び電子機器 |
| KR101049083B1 (ko) * | 2009-04-10 | 2011-07-15 | (주)실리콘화일 | 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법 |
| KR101597785B1 (ko) * | 2009-07-14 | 2016-02-25 | 삼성전자주식회사 | 이미지 센서 및 영상 처리 방법 |
| JP4987917B2 (ja) * | 2009-08-19 | 2012-08-01 | 株式会社東芝 | 固体撮像装置の製造方法 |
| JP5482025B2 (ja) * | 2009-08-28 | 2014-04-23 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| US8531567B2 (en) | 2009-10-22 | 2013-09-10 | Stmicroelectronics (Crolles 2) Sas | Image sensor with vertical transfer gate |
| KR101648200B1 (ko) * | 2009-10-22 | 2016-08-12 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| JP2011119837A (ja) * | 2009-12-01 | 2011-06-16 | Hirotsu Kazuko | 固体撮像素子 |
| TWI420662B (zh) * | 2009-12-25 | 2013-12-21 | Sony Corp | 半導體元件及其製造方法，及電子裝置 |
| US20110156197A1 (en) * | 2009-12-31 | 2011-06-30 | Tivarus Cristian A | Interwafer interconnects for stacked CMOS image sensors |
| JP2011159757A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器 |
| JP2011159756A (ja) * | 2010-01-29 | 2011-08-18 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
| US8669963B2 (en) | 2010-02-03 | 2014-03-11 | Interlink Electronics, Inc. | Sensor system |
| TWI513301B (zh) * | 2010-06-02 | 2015-12-11 | Sony Corp | 半導體裝置，固態成像裝置及相機系統 |
| US9200956B2 (en) * | 2010-06-27 | 2015-12-01 | Sri International | Readout transistor circuits for CMOS imagers |
| JP2012026933A (ja) | 2010-07-26 | 2012-02-09 | Yazaki Corp | 繊維シート体 |
| JP5581954B2 (ja) | 2010-10-07 | 2014-09-03 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 |
| US8415623B2 (en) * | 2010-11-23 | 2013-04-09 | Raytheon Company | Processing detector array signals using stacked readout integrated circuits |
| US8478123B2 (en) | 2011-01-25 | 2013-07-02 | Aptina Imaging Corporation | Imaging devices having arrays of image sensors and lenses with multiple aperture sizes |
| JP2012178496A (ja) * | 2011-02-28 | 2012-09-13 | Sony Corp | 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法 |
| US8637800B2 (en) * | 2011-04-19 | 2014-01-28 | Altasens, Inc. | Image sensor with hybrid heterostructure |
| US9257468B2 (en) | 2012-11-21 | 2016-02-09 | Olympus Corporation | Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization |
| JP6045156B2 (ja) * | 2011-05-25 | 2016-12-14 | オリンパス株式会社 | 固体撮像装置 |
| TW201334169A (zh) | 2012-02-10 | 2013-08-16 | Sony Corp | 攝像元件、製造裝置及方法、及攝像裝置 |
| US8773562B1 (en) | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
| US9741754B2 (en) * | 2013-03-06 | 2017-08-22 | Apple Inc. | Charge transfer circuit with storage nodes in image sensors |
| US9654714B2 (en) * | 2013-11-01 | 2017-05-16 | Silicon Optronics, Inc. | Shared pixel with fixed conversion gain |
-
2013
- 2013-01-31 US US13/756,459 patent/US8773562B1/en active Active
-
2014
- 2014-01-15 CN CN201810616330.1A patent/CN108962926A/zh active Pending
- 2014-01-15 KR KR1020177007292A patent/KR101895938B1/ko active IP Right Grant
- 2014-01-15 EP EP17171418.1A patent/EP3261123B1/en active Active
- 2014-01-15 AU AU2014212829A patent/AU2014212829B2/en active Active
- 2014-01-15 KR KR1020187025279A patent/KR102013089B1/ko active IP Right Grant
- 2014-01-15 KR KR1020157023475A patent/KR101718842B1/ko active IP Right Grant
- 2014-01-15 EP EP14703206.4A patent/EP2951864B1/en active Active
- 2014-01-15 JP JP2015556040A patent/JP2016511539A/ja active Pending
- 2014-01-15 WO PCT/US2014/011682 patent/WO2014120447A1/en active Application Filing
- 2014-01-15 CN CN201480011066.9A patent/CN105009291B/zh active Active
- 2014-01-28 TW TW105104191A patent/TWI570901B/zh active
- 2014-01-28 TW TW103103299A patent/TWI528535B/zh active
- 2014-01-28 TW TW105142532A patent/TWI613801B/zh active
- 2014-07-05 US US14/324,179 patent/US9245917B2/en active Active
-
2015
- 2015-10-17 US US14/886,029 patent/US9406713B2/en active Active
-
2016
- 2016-08-01 US US15/225,681 patent/US10003759B2/en active Active
-
2017
- 2017-06-29 AU AU2017204450A patent/AU2017204450B2/en active Active
- 2017-09-22 JP JP2017182616A patent/JP6567010B2/ja active Active
-
2018
- 2018-05-30 US US15/992,484 patent/US10462402B2/en active Active
- 2018-08-14 AU AU2018217216A patent/AU2018217216B2/en active Active
-
2019
- 2019-07-30 JP JP2019139404A patent/JP6796169B2/ja active Active
-
2020
- 2020-02-27 AU AU2020201445A patent/AU2020201445B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442546A (en) * | 1987-08-07 | 1989-02-14 | Nippon Mining Co | Shadow mask and its production |
| JPH02207571A (ja) * | 1989-02-07 | 1990-08-17 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR20060030513A (ko) * | 2003-07-15 | 2006-04-10 | 마이크론 테크놀로지, 인크 | 플로팅 확산 게이트 캐패시터를 가지는 4ｔ 씨모스 이미지센서 |
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2020201445B2 (en) | Vertically stacked image sensor | |
| US8853705B2 (en) | Image sensor including guard ring and noise blocking area to block noise and method of manufacturing the same | |
| US8829637B2 (en) | Image sensor with controllable vertically integrated photodetectors using a buried layer | |
| US8730362B2 (en) | Image sensor with controllable vertically integrated photodetectors | |
| US20230282674A1 (en) | Image sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |