JPH02207571A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH02207571A JPH02207571A JP1028186A JP2818689A JPH02207571A JP H02207571 A JPH02207571 A JP H02207571A JP 1028186 A JP1028186 A JP 1028186A JP 2818689 A JP2818689 A JP 2818689A JP H02207571 A JPH02207571 A JP H02207571A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- high resistance
- gate electrode
- resistance region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 19
- 229920005591 polysilicon Polymers 0.000 abstract description 19
- 238000003860 storage Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 4
- 238000003384 imaging method Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- -1 Boron ions Chemical class 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電荷転送素子の高密度化に適した半導体装置
およびその製造方法に関するものである。
およびその製造方法に関するものである。
従来の技術
電荷転送素子を利用した従来の半導体装置の代表的なも
のとして、ＣＣＤ型撮像装置がある。中でも、高密度化
に対応するものとして、凹型溝に転送チャネルを形成し
たトレンチＣＣＤ型撮像装置がある。
のとして、ＣＣＤ型撮像装置がある。中でも、高密度化
に対応するものとして、凹型溝に転送チャネルを形成し
たトレンチＣＣＤ型撮像装置がある。
（特願昭８１−１５［１ｆｉｉ３０号）。以下に従来の
トレンチＣＣＤ型撮像装置について説明する。第５図は
従来のトレンチＣＣＤ型撮像装置の転送方向に垂直な断
面を示すものである。第６図において、５０！はｎ基板
である。５０２はｐウェルを構成するｐ層である。５０
４はフォトダイオードを構成する高抵抗のｎ−領域であ
る。５０３はＣＯＤの転送チャネルを構成するためにト
レンチ溝の側面及び底面に形成された高抵抗のｎ−領域
である。５０Ｂは絶縁膜である。５０７は高抵抗のｎ−
領域５０４と５０３の間の読出しゲート電極とＣＯＤの
転送ゲート電極を兼ねるポリシリコン電極である。
トレンチＣＣＤ型撮像装置について説明する。第５図は
従来のトレンチＣＣＤ型撮像装置の転送方向に垂直な断
面を示すものである。第６図において、５０！はｎ基板
である。５０２はｐウェルを構成するｐ層である。５０
４はフォトダイオードを構成する高抵抗のｎ−領域であ
る。５０３はＣＯＤの転送チャネルを構成するためにト
レンチ溝の側面及び底面に形成された高抵抗のｎ−領域
である。５０Ｂは絶縁膜である。５０７は高抵抗のｎ−
領域５０４と５０３の間の読出しゲート電極とＣＯＤの
転送ゲート電極を兼ねるポリシリコン電極である。
（読出しゲート電極部分５０７ａと転送ゲート電極部分
５０７ｂからなる）。５０８は高抵抗のｎ−領域５０４
と５０３の間の読み出しチャネルの読みだし電圧の閾値
を高くするためのｐ◆領領域ある。５０５は高抵抗のｎ
−領域５０４と５０３の間のチャンネルストッパを構成
するｐ◆領領域ある。以上のように構成された半導体装
置について、以下その動作について説明する。
５０７ｂからなる）。５０８は高抵抗のｎ−領域５０４
と５０３の間の読み出しチャネルの読みだし電圧の閾値
を高くするためのｐ◆領領域ある。５０５は高抵抗のｎ
−領域５０４と５０３の間のチャンネルストッパを構成
するｐ◆領領域ある。以上のように構成された半導体装
置について、以下その動作について説明する。
光入射により発生した電子がフォトダイオードのｎ−領
域５０４に蓄積する。ポリシリコン電極５０７に高電圧
Ｖ）Ｉが印加されると読出しゲート電極５０７下の読出
しチャネルが導通状態となりフォトダイオードのｎ−領
域５０４からＣＯＤの転送チャネルとなるｎ−領域５０
３へ信号電荷が読み出される。そして、ポリシリコン電
極５０７に、転送りロックパルスを印加することにより
第５図の紙面に垂直な方向に信号電荷が転送される。
域５０４に蓄積する。ポリシリコン電極５０７に高電圧
Ｖ）Ｉが印加されると読出しゲート電極５０７下の読出
しチャネルが導通状態となりフォトダイオードのｎ−領
域５０４からＣＯＤの転送チャネルとなるｎ−領域５０
３へ信号電荷が読み出される。そして、ポリシリコン電
極５０７に、転送りロックパルスを印加することにより
第５図の紙面に垂直な方向に信号電荷が転送される。
発明が解決しようとする課題
しかしながら、上記の従来の構成では、高密度化（高集
積化）、信頼性、ダイナミックレンジ増加に関して、解
決すべき課題が残されていた。すなわち第一の課題は、
チャネルストッパを構成するｐ・領域５０５と読み出し
チャネルを構成するｐ◆領域５０８をトレンチ溝より深
（形成することが困難なために、フォトダイオードを構
成する高抵抗のｎ−領域５０４とＣＯＤの転送チャネル
を構成する高抵抗のｎ−領域５０３との間にＡ、Ｈに示
すようなバンチスルーが生じ易く、フォトダイオードと
ＣＯＤの転送チャネルを接近させることができない。そ
のため、画素サイズの小型化に限界が生じて、高密度化
（解像度の向上）に必要な高集積化が困難となることで
ある。第二の課題は、トレンチＣＯＤのトレンチ溝を深
くする事によって最大転送電荷容量を拡大しようとする
と、製造プロセス上、次の二つの問題が起こる。一つは
、トレンチ溝を深く掘ることによるダメージが増すため
に結晶欠陥が生じ易くなること、一つは、転送ゲート電
極の形成が困難になることである。この為、トレンチ溝
をあまり深く掘ることは得策ではない。第三の課題は、
感度を決めるフォトダイオードを構成する高抵抗のｎ−
領域５０４の表面積（開口面積）を決定するとフォトダ
イオードの蓄積電荷容量が決まるが、トレンチＣＯＤの
転送電荷容量の増加によるダイナミックレンジの性能向
上を有効に利用するためには、フォトダイオード自身の
蓄積電荷容量を更に増やすことも必要となる。本発明は
、以上三つの課題を解決するもので、高集積化と高信顆
性を実現する半導体装置およびその製造方法を提供する
ことを目的とする。
積化）、信頼性、ダイナミックレンジ増加に関して、解
決すべき課題が残されていた。すなわち第一の課題は、
チャネルストッパを構成するｐ・領域５０５と読み出し
チャネルを構成するｐ◆領域５０８をトレンチ溝より深
（形成することが困難なために、フォトダイオードを構
成する高抵抗のｎ−領域５０４とＣＯＤの転送チャネル
を構成する高抵抗のｎ−領域５０３との間にＡ、Ｈに示
すようなバンチスルーが生じ易く、フォトダイオードと
ＣＯＤの転送チャネルを接近させることができない。そ
のため、画素サイズの小型化に限界が生じて、高密度化
（解像度の向上）に必要な高集積化が困難となることで
ある。第二の課題は、トレンチＣＯＤのトレンチ溝を深
くする事によって最大転送電荷容量を拡大しようとする
と、製造プロセス上、次の二つの問題が起こる。一つは
、トレンチ溝を深く掘ることによるダメージが増すため
に結晶欠陥が生じ易くなること、一つは、転送ゲート電
極の形成が困難になることである。この為、トレンチ溝
をあまり深く掘ることは得策ではない。第三の課題は、
感度を決めるフォトダイオードを構成する高抵抗のｎ−
領域５０４の表面積（開口面積）を決定するとフォトダ
イオードの蓄積電荷容量が決まるが、トレンチＣＯＤの
転送電荷容量の増加によるダイナミックレンジの性能向
上を有効に利用するためには、フォトダイオード自身の
蓄積電荷容量を更に増やすことも必要となる。本発明は
、以上三つの課題を解決するもので、高集積化と高信顆
性を実現する半導体装置およびその製造方法を提供する
ことを目的とする。
課題を解決するための手段
本発明は、トレンチ溝の側面及び底面に形成された第一
導電型の第一の高抵抗領域の外側に形成された第二導電
型の第一の領域が、トレンチ溝から離れて形成された第
一導電型の第二の高抵抗領域と接するように形成するこ
とにより、第一導電型の第一の高抵抗領域と第二の高抵
抗領域の間の電気的な分離を実現し、第一導電型の第一
の高抵抗領域の転送電荷容量を増加し、第一導電型の第
二の高抵抗領域の蓄積電荷容量を増加させる半導体装置
及びその製造方法である。
導電型の第一の高抵抗領域の外側に形成された第二導電
型の第一の領域が、トレンチ溝から離れて形成された第
一導電型の第二の高抵抗領域と接するように形成するこ
とにより、第一導電型の第一の高抵抗領域と第二の高抵
抗領域の間の電気的な分離を実現し、第一導電型の第一
の高抵抗領域の転送電荷容量を増加し、第一導電型の第
二の高抵抗領域の蓄積電荷容量を増加させる半導体装置
及びその製造方法である。
作用
本発明はＣＯＤの転送チャネル（第一導電型の第一の高
抵抗領域）とフォトダイオード（第一導電型の第二の高
抵抗領域）の間のパンチスルーを生じない分離を実現し
てＣＯＤの転送チャネルとフォトダイオードとの間の微
細化を可能にする。これにより感度と解像度の二つの性
能向上が同時に可能になる。また、ＣＯＤの転送チャネ
ルの転送電荷容量とフォトダイオードの蓄積電荷容量を
同時に増加させることにより、ダイナミックレンジの性
能向上を可能にする。さらに、ＣＯＤチャネルの転送電
荷量が増加したことにより比較的浅いトレンチ溝でも。
抵抗領域）とフォトダイオード（第一導電型の第二の高
抵抗領域）の間のパンチスルーを生じない分離を実現し
てＣＯＤの転送チャネルとフォトダイオードとの間の微
細化を可能にする。これにより感度と解像度の二つの性
能向上が同時に可能になる。また、ＣＯＤの転送チャネ
ルの転送電荷容量とフォトダイオードの蓄積電荷容量を
同時に増加させることにより、ダイナミックレンジの性
能向上を可能にする。さらに、ＣＯＤチャネルの転送電
荷量が増加したことにより比較的浅いトレンチ溝でも。
十分な転送電荷容量を得られるのでトレンチ溝を深く掘
ることによる製造プロセス上の困難はなくなる。
ることによる製造プロセス上の困難はなくなる。
実施例
以下本発明の実施例について、図面を参照しながら説明
する。第１図（ａ）は本発明の第一の実施例における半
導体装置の断面構造を示したものである。第１図（ａ）
において、１０１はｎ基板、１０２はｐウェルを構成す
る高抵抗のｐ層、１０３はＣＯＤの転送チャネルを構成
する高抵抗のｎ−領域、１０４はフォトダイオードを構
成する高抵抗のｎ−領域、１０６は絶縁膜、１０７は信
号読出しゲート電極と転送ゲート電極を兼ねるポリシリ
コン電極（読出しゲート電極部分１０７ａと転送ゲート
電極部１０７ｂからなる）、ｌＯ５は高抵抗のｎ”領域
１０３の外側に高抵抗のｎ−領域１０４に接して形成さ
れたｐ″″″領域る。以上のように構成された半導体装
置について、以下にその動作を説明する。光入射により
発生した電子がフォトダイオードのｎ−領域１０４に蓄
積する。ポリシリコン電極１０７に高電圧ＶＨが印加さ
れると読出しゲート電極１０７下のチャネルが導通状態
となりフォトダイオードのｎ−領域１０４からＣＯＤの
転送チャネルのｎ−領域１０３へ信号電荷が読みだされ
る。そして、ポリシリコン電極１０７に、転送りロック
パルスを印加することにより第１図の紙面に垂直な方向
に信号電荷が転送される。以上のように本実施例によれ
ば、ＣＯＤの転送チャネルを構成する高抵抗のｎ−領域
１０３の外側に形成したｐ◆領領域１０５がフォトダイ
オードを構成する高抵抗のｎ−領域１０４に接すること
により、ＣＣＤの転送チャネルのｎ−領域！０３とフォ
トダイオードのｎ−領域１０４の間のバンチスルーの発
生を防止し、転送チャネルのｎ−領域！０３とフォトダ
イオードのｎ−領域１０４の接近が可能になる為、画素
サイズを小型化し解像度を向上することができる。同時
に、ＣＯＤの転送チャネルの転送電荷容量とフォトダイ
オードの蓄積電荷容量を増加させてダイナミックレンジ
の性能を向上することができる。なお、画素サイズの小
型化の代わりに、従来の画素サイズのままでフォトダイ
オードを大型化すれば解像度を損なうことなく感度を向
上することができる。なお、第１図（ｂ）に示すように
、第一の実施例のｎ−領域！０４の上部をｐ◆領域１０
８とすることにより、空乏状態の界面で発生する暗電流
を減少させることができ、第一の実施例のｐ・領域１０
５の一部をｎ−領域１０９ （ｎ−領域１０３と接する
）として読出しチャネルを埋め込み型にすることにより
半導体表面の欠陥による信号電荷のトラップを防止しフ
ォトダイオードからＣＯＤの転送チャネルへの信号電荷
の読出し効率を向上し雑音発生を抑圧できる。以下本発
明の第二の実施例について図面を参照しながら説明する
。第２図は本発明の第２の実施例における半導体装置の
断面構造を示したものである。第２図において、２０１
はｎ基板、２０２はｐウェルを構成する高抵抗のｐ層、
２Ｑ３ａおよび２０３ｂはトレンチＣＯＤの転送チャネ
ルを構成する高抵抗のｎ−領域、２０４ａおよび２０４
ｂはフォトダイオードを構成する高抵抗のｎ−領域、２
０Ｂは絶縁膜、２０７は読出しゲート電極と転送ゲート
電極を兼ねるポリシリコン電極（読出しゲート電極部分
２０７ａと２０７Ｃと転送ゲート電極部分２０７ｂから
なる）、２０５は高抵抗のｎ−領域２０４ａと２０４ｂ
の外側に高抵抗のｎ−領域２０４ａと２０４ｂに接して
形成されたｐ４領域で、２０８は高抵抗のｎ−領域２０
４ａと２０４ｂの間のチャンネルストッパを構成するｐ
◆領領域ある。以上のように構成された半導体装置につ
いて、以下にその動作を説明する。入射光により発生し
た電子がフォトダイオードのｎ−領域２０４ａ、２０４
ｂに蓄積する。ポリシリコン電極２０７に高電圧ＶＨが
印加されるとフォトダイオードのｎ−領域２０４ａと２
０４ｂからＣＯＤの転送チャネルｎ−領域の２０３８と
２０３ｂへそれぞれ信号電荷が読みだされる。そして、
ポリシリコン電極２０７に、転送パルスを印加すること
により第２図の紙面に垂直な方向に信号電荷が転送され
る。以上のように本実施例によれば、ＣＯＤの転送チャ
ネルを構成する高抵抗のｎ−領域の２０３ａと２０３ｂ
の外側に形成したｐ◆領域２０５がフォトダイオードを
構成する高抵抗のｎ−領域２０４ａと２０４ｂに接する
ことにより、高抵抗のｎ−領域の２０３ａと２０４ａの
間と高抵抗のｎ−領域２０３ｂと２０４ｂの間のパンチ
スルーを防止して転送チャネルとフォトダイオードの接
近が可能になる。また、従来は一つのトレンチ溝に二つ
の転送チャネルを構成する場合トレンチ溝を深くして転
送電荷容量を確保する必要があったが、本実施例によれ
ばＣＯＤの転送チャネル構成する高抵抗のｎ−領域の２
０３ａと２０３ｂの外側にｐ◆領域２０５形成すること
により転送チャネルを構成する高抵抗のｎ−領域の２０
３ａと２０３ｂの転送電荷容量を増やして、比較的浅い
トレンチ溝で転送電荷容量を確保することによりトレン
チ溝を深く掘ることに起因する製造プロセス上の問題を
避けることができ製造プロセスを容易にすることができ
る。次に、本発明の第三の実施例について図面を参照し
ながら説明する。第三の実施例は光電変換を第一の実施
例のフォトダイオードの代わりに光導電膜層を用いて行
なうものである。
する。第１図（ａ）は本発明の第一の実施例における半
導体装置の断面構造を示したものである。第１図（ａ）
において、１０１はｎ基板、１０２はｐウェルを構成す
る高抵抗のｐ層、１０３はＣＯＤの転送チャネルを構成
する高抵抗のｎ−領域、１０４はフォトダイオードを構
成する高抵抗のｎ−領域、１０６は絶縁膜、１０７は信
号読出しゲート電極と転送ゲート電極を兼ねるポリシリ
コン電極（読出しゲート電極部分１０７ａと転送ゲート
電極部１０７ｂからなる）、ｌＯ５は高抵抗のｎ”領域
１０３の外側に高抵抗のｎ−領域１０４に接して形成さ
れたｐ″″″領域る。以上のように構成された半導体装
置について、以下にその動作を説明する。光入射により
発生した電子がフォトダイオードのｎ−領域１０４に蓄
積する。ポリシリコン電極１０７に高電圧ＶＨが印加さ
れると読出しゲート電極１０７下のチャネルが導通状態
となりフォトダイオードのｎ−領域１０４からＣＯＤの
転送チャネルのｎ−領域１０３へ信号電荷が読みだされ
る。そして、ポリシリコン電極１０７に、転送りロック
パルスを印加することにより第１図の紙面に垂直な方向
に信号電荷が転送される。以上のように本実施例によれ
ば、ＣＯＤの転送チャネルを構成する高抵抗のｎ−領域
１０３の外側に形成したｐ◆領領域１０５がフォトダイ
オードを構成する高抵抗のｎ−領域１０４に接すること
により、ＣＣＤの転送チャネルのｎ−領域！０３とフォ
トダイオードのｎ−領域１０４の間のバンチスルーの発
生を防止し、転送チャネルのｎ−領域！０３とフォトダ
イオードのｎ−領域１０４の接近が可能になる為、画素
サイズを小型化し解像度を向上することができる。同時
に、ＣＯＤの転送チャネルの転送電荷容量とフォトダイ
オードの蓄積電荷容量を増加させてダイナミックレンジ
の性能を向上することができる。なお、画素サイズの小
型化の代わりに、従来の画素サイズのままでフォトダイ
オードを大型化すれば解像度を損なうことなく感度を向
上することができる。なお、第１図（ｂ）に示すように
、第一の実施例のｎ−領域！０４の上部をｐ◆領域１０
８とすることにより、空乏状態の界面で発生する暗電流
を減少させることができ、第一の実施例のｐ・領域１０
５の一部をｎ−領域１０９ （ｎ−領域１０３と接する
）として読出しチャネルを埋め込み型にすることにより
半導体表面の欠陥による信号電荷のトラップを防止しフ
ォトダイオードからＣＯＤの転送チャネルへの信号電荷
の読出し効率を向上し雑音発生を抑圧できる。以下本発
明の第二の実施例について図面を参照しながら説明する
。第２図は本発明の第２の実施例における半導体装置の
断面構造を示したものである。第２図において、２０１
はｎ基板、２０２はｐウェルを構成する高抵抗のｐ層、
２Ｑ３ａおよび２０３ｂはトレンチＣＯＤの転送チャネ
ルを構成する高抵抗のｎ−領域、２０４ａおよび２０４
ｂはフォトダイオードを構成する高抵抗のｎ−領域、２
０Ｂは絶縁膜、２０７は読出しゲート電極と転送ゲート
電極を兼ねるポリシリコン電極（読出しゲート電極部分
２０７ａと２０７Ｃと転送ゲート電極部分２０７ｂから
なる）、２０５は高抵抗のｎ−領域２０４ａと２０４ｂ
の外側に高抵抗のｎ−領域２０４ａと２０４ｂに接して
形成されたｐ４領域で、２０８は高抵抗のｎ−領域２０
４ａと２０４ｂの間のチャンネルストッパを構成するｐ
◆領領域ある。以上のように構成された半導体装置につ
いて、以下にその動作を説明する。入射光により発生し
た電子がフォトダイオードのｎ−領域２０４ａ、２０４
ｂに蓄積する。ポリシリコン電極２０７に高電圧ＶＨが
印加されるとフォトダイオードのｎ−領域２０４ａと２
０４ｂからＣＯＤの転送チャネルｎ−領域の２０３８と
２０３ｂへそれぞれ信号電荷が読みだされる。そして、
ポリシリコン電極２０７に、転送パルスを印加すること
により第２図の紙面に垂直な方向に信号電荷が転送され
る。以上のように本実施例によれば、ＣＯＤの転送チャ
ネルを構成する高抵抗のｎ−領域の２０３ａと２０３ｂ
の外側に形成したｐ◆領域２０５がフォトダイオードを
構成する高抵抗のｎ−領域２０４ａと２０４ｂに接する
ことにより、高抵抗のｎ−領域の２０３ａと２０４ａの
間と高抵抗のｎ−領域２０３ｂと２０４ｂの間のパンチ
スルーを防止して転送チャネルとフォトダイオードの接
近が可能になる。また、従来は一つのトレンチ溝に二つ
の転送チャネルを構成する場合トレンチ溝を深くして転
送電荷容量を確保する必要があったが、本実施例によれ
ばＣＯＤの転送チャネル構成する高抵抗のｎ−領域の２
０３ａと２０３ｂの外側にｐ◆領域２０５形成すること
により転送チャネルを構成する高抵抗のｎ−領域の２０
３ａと２０３ｂの転送電荷容量を増やして、比較的浅い
トレンチ溝で転送電荷容量を確保することによりトレン
チ溝を深く掘ることに起因する製造プロセス上の問題を
避けることができ製造プロセスを容易にすることができ
る。次に、本発明の第三の実施例について図面を参照し
ながら説明する。第三の実施例は光電変換を第一の実施
例のフォトダイオードの代わりに光導電膜層を用いて行
なうものである。
第３図は本発明の第３の実施例における半導体装置の断
面構造を示したものである。第３図において、３０１は
ｎ基板、３０２はｐウェルを構成する高抵抗のｐ層、３
０３はトレンチＣＯＤの転送チャネルを構成する高抵抗
のｎ−領域、３０４はソースを構成する高抵抗のｎ−領
域、３０１１ｉは絶縁膜、３０７は読出しゲート電極と
転送ゲート電極を兼ねるポリシリコン電極（読出しゲー
ト電極部分３０７ａと転送ゲート電極部分３０７ｂから
なる）、３０５は高抵抗のｎ−領域３０３の外側に高抵
抗のｎ−領域３０４に接して形成されたｐ◆領域である
。３０８はポリシリコン電極３０７の表面に形成された
絶縁膜５Ｉ０２で、３０９は絶縁膜３０６と３０８の表
面に形成されたＭＯ電極でこの電極は絶縁膜の開口部を
通じてソースを構成する高抵抗のｎ−領域３０４に接す
る。３１０は光導電膜材料で、３１１はＩＴＯ透明電極
である。以上のように構成された半導体装置について、
以下にその動作を説明する。ＩＴＯ透明電極３１１に負
の電位、ＭＯ電極３０９に正の電位を与えておくと光導
電膜材料３１０に入射した光は光電変換されて信号電荷
として高抵抗のｎ−領域３０４に蓄積される。ポリシリ
コン電極３０７に高電圧ｖＨが印加されると読出しゲー
ト電極３０７下のチャネルが導通状態となりソースのｎ
−領域３０４からＣＣＤの転送チャネルのｎ−領域３０
３へ信号電荷が読みだされる。そして、ポリシリコン電
極３０７に、転送りロックパルスを印加することにより
第３図の紙面に垂直な方向に信号電荷が転送される。以
上のように本実施例によれば、ＣＯＤの転送チャネルを
構成する高抵抗のｎ−領域３０３の外側に形成したｐ◆
領域３０５がソースを構成する高抵抗のｎ−領域３０４
に接することにより、ＣＯＤの転送チャネルのｎ−領［
３０３とソースのｎＪＪｔ域３０４間のバンチスルーが
発生防止、ｃｃＤ転送チャネルのｎ−領域３０３とソー
スの領域３０４の接近が可能になる為、画素サイズを小
型化し高密度化（解像度を向上）することができる。同
時に、ｃｃＤの転送チャネルの転送電荷容量とソースの
蓄積電荷容量を増加させてダイナミックレンジの性能を
向上することができる。次に、本発明の半導体装置の製
造方法を第４図を参照しながら説明する。以下では第１
図（ａ）の実施例と同じ数字を用いる。
面構造を示したものである。第３図において、３０１は
ｎ基板、３０２はｐウェルを構成する高抵抗のｐ層、３
０３はトレンチＣＯＤの転送チャネルを構成する高抵抗
のｎ−領域、３０４はソースを構成する高抵抗のｎ−領
域、３０１１ｉは絶縁膜、３０７は読出しゲート電極と
転送ゲート電極を兼ねるポリシリコン電極（読出しゲー
ト電極部分３０７ａと転送ゲート電極部分３０７ｂから
なる）、３０５は高抵抗のｎ−領域３０３の外側に高抵
抗のｎ−領域３０４に接して形成されたｐ◆領域である
。３０８はポリシリコン電極３０７の表面に形成された
絶縁膜５Ｉ０２で、３０９は絶縁膜３０６と３０８の表
面に形成されたＭＯ電極でこの電極は絶縁膜の開口部を
通じてソースを構成する高抵抗のｎ−領域３０４に接す
る。３１０は光導電膜材料で、３１１はＩＴＯ透明電極
である。以上のように構成された半導体装置について、
以下にその動作を説明する。ＩＴＯ透明電極３１１に負
の電位、ＭＯ電極３０９に正の電位を与えておくと光導
電膜材料３１０に入射した光は光電変換されて信号電荷
として高抵抗のｎ−領域３０４に蓄積される。ポリシリ
コン電極３０７に高電圧ｖＨが印加されると読出しゲー
ト電極３０７下のチャネルが導通状態となりソースのｎ
−領域３０４からＣＣＤの転送チャネルのｎ−領域３０
３へ信号電荷が読みだされる。そして、ポリシリコン電
極３０７に、転送りロックパルスを印加することにより
第３図の紙面に垂直な方向に信号電荷が転送される。以
上のように本実施例によれば、ＣＯＤの転送チャネルを
構成する高抵抗のｎ−領域３０３の外側に形成したｐ◆
領域３０５がソースを構成する高抵抗のｎ−領域３０４
に接することにより、ＣＯＤの転送チャネルのｎ−領［
３０３とソースのｎＪＪｔ域３０４間のバンチスルーが
発生防止、ｃｃＤ転送チャネルのｎ−領域３０３とソー
スの領域３０４の接近が可能になる為、画素サイズを小
型化し高密度化（解像度を向上）することができる。同
時に、ｃｃＤの転送チャネルの転送電荷容量とソースの
蓄積電荷容量を増加させてダイナミックレンジの性能を
向上することができる。次に、本発明の半導体装置の製
造方法を第４図を参照しながら説明する。以下では第１
図（ａ）の実施例と同じ数字を用いる。
（１）第４図（ａ）に示すようにリンを１０＋８〜１０
１６ＣＩ９−３含む抵抗率１０１−１０”Ω・ＣＩｌの
ｎ型シリコン基板１０１上に、ボロンをイオン注入（ド
ーズ量Ｎ：ｌＯ＋稟＃ｌＯ”（１１−”；打ち込みエネ
ルギーＥ＝１００〜２００ｋｅＶ）しｐウェルを構成す
るｐ Ｊｌ １０２を形成したあと、リンライオン注入
（Ｎ＝１０” 〜１０”ｃｍ−２ｉＥ＝５０〜１５０ｋ
ｅｖ）シ、フォトダイオードを構成する高抵抗のｎ−領
域１０４を形成する。
１６ＣＩ９−３含む抵抗率１０１−１０”Ω・ＣＩｌの
ｎ型シリコン基板１０１上に、ボロンをイオン注入（ド
ーズ量Ｎ：ｌＯ＋稟＃ｌＯ”（１１−”；打ち込みエネ
ルギーＥ＝１００〜２００ｋｅＶ）しｐウェルを構成す
るｐ Ｊｌ １０２を形成したあと、リンライオン注入
（Ｎ＝１０” 〜１０”ｃｍ−２ｉＥ＝５０〜１５０ｋ
ｅｖ）シ、フォトダイオードを構成する高抵抗のｎ−領
域１０４を形成する。
（２）第４図（ｂ）に示すように９層１０２の一部をプ
ラズマエツチングしてトレンチ溝４０１を形成する。
ラズマエツチングしてトレンチ溝４０１を形成する。
（３）第４図（Ｃ）に示すようにボロン（Ｎ：１０”〜
１０”ｃｒりとリン（Ｎ：１０”４１０”Ｃ１１−りを
Ｅ：１００〜２００ｋｅＶで回転型イオン注入法でトレ
ンチ溝４０１の内壁にイオン注入を行い、拡散速度の差
を利用して転送チャネルを構成する高抵抗のｎ−領域１
０３とｐ・領域１０５を同時に形成する。
１０”ｃｒりとリン（Ｎ：１０”４１０”Ｃ１１−りを
Ｅ：１００〜２００ｋｅＶで回転型イオン注入法でトレ
ンチ溝４０１の内壁にイオン注入を行い、拡散速度の差
を利用して転送チャネルを構成する高抵抗のｎ−領域１
０３とｐ・領域１０５を同時に形成する。
（４）第４図（ｄ）にお示すように、−度表面の酸化膜
を除去した北表面に三層構造（ＳＩ０２／ＳＩＮ／５ｉ
Ｏ２）の厚さ１〜２μｍの絶縁膜４０６を形成し、読出
しゲート電極と転送ゲート電極を兼ねるポリシリコン電
極１０７を堆積させる。
を除去した北表面に三層構造（ＳＩ０２／ＳＩＮ／５ｉ
Ｏ２）の厚さ１〜２μｍの絶縁膜４０６を形成し、読出
しゲート電極と転送ゲート電極を兼ねるポリシリコン電
極１０７を堆積させる。
以上で第１図（ａ）に示した半導体装置の構造が完成す
る。なお、 （３）の工程では、回転型イオン注入の代
わりに固相拡散を用いても良い。また、固相拡散により
ボロンを注入し、リンを回転イオン注入しても良い。以
上のように本実施例によれば、トレンチ型ＣＯＤの転送
チャネルを構成する高抵抗のｎ−領域１０３の外側に形
成したｐ◆領域ｌθ５がフォトダイオードを構成する高
抵抗のｎ−領域１０４に接するように形成することがで
き電気的な分離を実現する。
る。なお、 （３）の工程では、回転型イオン注入の代
わりに固相拡散を用いても良い。また、固相拡散により
ボロンを注入し、リンを回転イオン注入しても良い。以
上のように本実施例によれば、トレンチ型ＣＯＤの転送
チャネルを構成する高抵抗のｎ−領域１０３の外側に形
成したｐ◆領域ｌθ５がフォトダイオードを構成する高
抵抗のｎ−領域１０４に接するように形成することがで
き電気的な分離を実現する。
発明の効果
以上のように本発明は、高集積化に必要な、フォトダイ
オードとトレンチＣＯＤの転送チャネルの間の電気的な
分離を確実にするだけでなく、フォトダイオードと転送
チャネルのダイナミックレンジを比較的浅いトレンチで
増大することを可能にし、さらに、製造を容易にし、信
頼性を高めるもので、その実用的価値は極めて大きい。
オードとトレンチＣＯＤの転送チャネルの間の電気的な
分離を確実にするだけでなく、フォトダイオードと転送
チャネルのダイナミックレンジを比較的浅いトレンチで
増大することを可能にし、さらに、製造を容易にし、信
頼性を高めるもので、その実用的価値は極めて大きい。
第１図（ａ）、（ｂ）は本発明の第一の実施例における
半導体装置の断面図、第２図は本発明の第二の実施例に
おける半導体装置の断面図、第３図は本発明の第三の実
施例における半導体装置の断面図、第４図は本発明の第
一の実施例の半導体装置の製造過程図、第５図は従来例
の半導体装置の断面図である。 １０１・・・・ｎ基板、１０２・・・・ｐウェルを構成
するｐ層、１０３・・・・転送チャネルを形成する高抵
抗のｎ”領域、ＩＯ２・・・・フォトダイオードを構成
する高抵抗のｎ−領域、１０５・・・・ｐ領域、１０ｆ
ｉ・・・・絶縁膜、１０７・・・・読出しゲート電極と
転送ゲート電極を兼ねるポリシリコン電極、１０８・・
・・ｐ”８１域、１０９・・・・ｎ−領域、２０１・・
・・ｎ基板、２０２・・・・ｐウェルを構成するｐ層、
２０３ａ２０３ｂ・・・・転送チャネルを形成する高抵
抗のｎ−領域、２０４ａ２０４ｂ・・・・フォトダイオ
ードを構成する高抵抗のｎ−領域、２０５・・・・ｐ領
域、２０６・・・・絶縁膜、２０７・・・・読出しゲー
ト電極と転送ゲート電極を兼ねるポリシリコン電極、３
０１・・・・ｎ基板、３０２・・・・ｐウェルを構成す
るｐ層、３０３・・・・転送チャネルを形成する高抵抗
のｎ−領域、３０４・・・・フォトダイオードを構成す
る高抵抗のｎ−領域、３０５・・・・ｐ領域、３０６・
・・・絶縁膜、３０７・・・・読出しゲート電極と転送
ゲート電極を兼ねるポリシリコン電極、３０８・・・・
絶縁膜、３０３・・・・ＭＯ電極、３１Ｏ・・・・光導
電材料、３１１・・・・ＩＴＯ透明電極、４０１・・・
・トレンチ溝、４０Ｂ・・・・三層構造の絶縁膜、５０
１・・・・ｎ基板、５０２・・・・ｐウェルを構成する
ｐ層、５０３・・・・転送チャネルを形成する高抵抗の
ｎ−領域、５０４・・・・フォトダイオードを構成する
高抵抗のｎ−領域、５０５・・・・チャネルストップを
構成するｐ″″″領域０Ｂ・・・・絶縁膜、５０７・・
・・読出しゲート電極と転送ゲート電極を兼ねるポリシ
リコン電極、５０８・・・・ｐ４領域、ＡとＢ・・・・
パンチスルーの起こり安い場所。 代理人の氏名 弁理士 粟野重孝 ばか１名第１ｙ！Ｕ 第 図 （α） 箔 図 ０ｔ σＵｔ
半導体装置の断面図、第２図は本発明の第二の実施例に
おける半導体装置の断面図、第３図は本発明の第三の実
施例における半導体装置の断面図、第４図は本発明の第
一の実施例の半導体装置の製造過程図、第５図は従来例
の半導体装置の断面図である。 １０１・・・・ｎ基板、１０２・・・・ｐウェルを構成
するｐ層、１０３・・・・転送チャネルを形成する高抵
抗のｎ”領域、ＩＯ２・・・・フォトダイオードを構成
する高抵抗のｎ−領域、１０５・・・・ｐ領域、１０ｆ
ｉ・・・・絶縁膜、１０７・・・・読出しゲート電極と
転送ゲート電極を兼ねるポリシリコン電極、１０８・・
・・ｐ”８１域、１０９・・・・ｎ−領域、２０１・・
・・ｎ基板、２０２・・・・ｐウェルを構成するｐ層、
２０３ａ２０３ｂ・・・・転送チャネルを形成する高抵
抗のｎ−領域、２０４ａ２０４ｂ・・・・フォトダイオ
ードを構成する高抵抗のｎ−領域、２０５・・・・ｐ領
域、２０６・・・・絶縁膜、２０７・・・・読出しゲー
ト電極と転送ゲート電極を兼ねるポリシリコン電極、３
０１・・・・ｎ基板、３０２・・・・ｐウェルを構成す
るｐ層、３０３・・・・転送チャネルを形成する高抵抗
のｎ−領域、３０４・・・・フォトダイオードを構成す
る高抵抗のｎ−領域、３０５・・・・ｐ領域、３０６・
・・・絶縁膜、３０７・・・・読出しゲート電極と転送
ゲート電極を兼ねるポリシリコン電極、３０８・・・・
絶縁膜、３０３・・・・ＭＯ電極、３１Ｏ・・・・光導
電材料、３１１・・・・ＩＴＯ透明電極、４０１・・・
・トレンチ溝、４０Ｂ・・・・三層構造の絶縁膜、５０
１・・・・ｎ基板、５０２・・・・ｐウェルを構成する
ｐ層、５０３・・・・転送チャネルを形成する高抵抗の
ｎ−領域、５０４・・・・フォトダイオードを構成する
高抵抗のｎ−領域、５０５・・・・チャネルストップを
構成するｐ″″″領域０Ｂ・・・・絶縁膜、５０７・・
・・読出しゲート電極と転送ゲート電極を兼ねるポリシ
リコン電極、５０８・・・・ｐ４領域、ＡとＢ・・・・
パンチスルーの起こり安い場所。 代理人の氏名 弁理士 粟野重孝 ばか１名第１ｙ！Ｕ 第 図 （α） 箔 図 ０ｔ σＵｔ
Claims (6)
- （１）第一導電型の半導体基板と、前記第一導電型の半
導体基板に形成された第二導電型の高抵抗半導体層と、
前記第二導電型の高抵抗半導体層に形成された一方向に
長い凹形状のトレンチ溝と、前記トレンチ溝の側面およ
び底面に形成された第一導電型の第一の高抵抗領域と、
前記第一導電型の第一の高抵抗領域の外側に形成された
第二導電型の第一の領域と、前記第二導電型の第一の領
域に接して前記第二導電型の高抵抗半導体層に形成され
た第一導電型の第二の高抵抗領域と、前記半導体表面に
形成された絶縁膜と、前記絶縁膜を隔てて前記トレンチ
溝に形成された転送ゲート電極とを備え、前記転送ゲー
ト電極の一部が前記第一導電型の第一の高抵抗領域と前
記第一の導電型の第二の高抵抗領域との間の読出しゲー
ト電極を兼ねることを特徴とする半導体装置。 - （２）トレンチ溝の上部近傍の前記第二導電型の第一の
領域に形成された第一導電型の第三の領域と、前記絶縁
膜に接して前記第一導電型の第二の高抵抗領域に形成さ
れた第二導電型の第二の領域を有することを特徴とする
請求項１記載の半導体装置。 - （３）第一導電型の半導体基板と、前記第一導電型の半
導体基板に形成された第二導電型の高抵抗半導体層と、
前記第二導電型の高抵抗半導体層に形成された一方向に
長い凹形状のトレンチ溝と、前記トレンチ溝の側面にそ
れぞれ形成された第一導電型の第四および第五の高抵抗
領域と、前記第一導電型の第四および第五の高抵抗領域
の外側に形成された第二導電型の第四の領域と、前記ト
レンチ溝の両側に前記第二導電型の第四の領域に接して
前記第二導電型の高抵抗半導体層にそれぞれ形成された
第一導電型の第六および第七の高抵抗領域と、前記半導
体表面に形成された絶縁膜と、前記絶縁膜を隔てて前記
トレンチ溝に形成された転送ゲート電極とを備え、前記
転送ゲート電極の一部が前記第一導電型の第四の高抵抗
領域と前記第一導電型の第六の高抵抗領域との間の第二
の読出しゲート電極と前期第一導電型の第五の高抵抗領
域と第一導電型の第七の高抵抗領域の間の第三の読出し
ゲート電極を兼ねることを特徴とする半導体装置。 - （４）第一導電型の半導体基板と、前記第一導電型の半
導体基板に形成された第二導電型の高抵抗半導体層と、
前期第二導電型の高抵抗半導体層に形成された一方向に
長い凹形状のトレンチ溝と、前記トレンチ溝の側面およ
び底面に形成された第一導電型の第一の高抵抗領域と、
前記第一導電型の第一の高抵抗領域の外側に形成された
第二導電型の第一の領域と、前記第二導電型の第一の領
域に接して前記第二導電型の高抵抗半導体層に形成され
た第一導電型の第二の高抵抗領域と、半導体表面に形成
された第一の絶縁膜と、前記第一の絶縁膜を隔てて前記
トレンチ溝に形成された転送ゲート電極と、前記転送ゲ
ート電極の表面に形成された第二の絶縁膜と、前記第一
および第二の絶縁膜の表面に形成された第一の電極と、
表面に形成された光導電膜材料と、前記光導電膜材料の
表面に形成された第二の電極とを備え、前記転送ゲート
電極の一部が前記第一導電型の第一の高抵抗領域と前記
第一導電型の第二の高抵抗領域との間の読出しゲート電
極を兼ね、前記第一の電極が第一と第二の絶縁膜の開口
部を通じて前記第一導電型の第二の高抵抗領域に接する
ことを特徴とする半導体装置。 - （５）光導電膜材料がアモルファス半導体を主体に含む
ことを特徴とする請求項４記載の半導体装置。 - （６）第一導電型の半導体基板に、第二導電型の高抵抗
半導体層と第一導電型の第二の高抵抗領域を形成する第
一の工程と、前記第二導電型の高抵抗表面から凹形状の
トレンチ溝を形成する第二の工程と、前記トレンチ溝の
側面及び底面に第一導電型の第一の高抵抗領域を形成し
、前記第一導電型の第一の高抵抗領域の外側に第二導電
型の第一の領域を形成する第三の工程と、半導体表面に
絶縁膜を形成する第四の工程と、前記トレンチ溝に前記
絶縁膜を隔てて転送電極を形成する第五の工程とを含み
、前記第二導電型の第一の領域と前記第一導電型の第二
の高抵抗領域が接することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028186A JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028186A JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02207571A true JPH02207571A (ja) | 1990-08-17 |
| JP2538024B2 JP2538024B2 (ja) | 1996-09-25 |
Family
ID=12241669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028186A Expired - Fee Related JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538024B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030011506A (ko) * | 2001-08-03 | 2003-02-11 | 최태현 | 트렌치 구조의 전극을 가진 전하 결합 소자 |
| KR20180100458A (ko) * | 2013-01-31 | 2018-09-10 | 애플 인크. | 수직 적층형 이미지 센서 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02164072A (ja) * | 1988-12-19 | 1990-06-25 | Mitsubishi Electric Corp | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
-
1989
- 1989-02-07 JP JP1028186A patent/JP2538024B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02164072A (ja) * | 1988-12-19 | 1990-06-25 | Mitsubishi Electric Corp | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030011506A (ko) * | 2001-08-03 | 2003-02-11 | 최태현 | 트렌치 구조의 전극을 가진 전하 결합 소자 |
| KR20180100458A (ko) * | 2013-01-31 | 2018-09-10 | 애플 인크. | 수직 적층형 이미지 센서 |
| US10462402B2 (en) | 2013-01-31 | 2019-10-29 | Apple Inc. | Image sensor having full well capacity beyond photodiode capacity |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2538024B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491992B2 (en) | Image sensor cells | |
| TW200400627A (en) | Solid-state image sensing device and camera system using the same | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| JPH04355964A (ja) | 固体撮像装置及びその製造方法 | |
| EP0178664A2 (en) | Solid state image sensing device and method for making the same | |
| JPH02207571A (ja) | 半導体装置およびその製造方法 | |
| JP2982206B2 (ja) | 固体撮像素子 | |
| JP2003318379A (ja) | 光電変換装置及びその製造方法 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JP5030323B2 (ja) | 固体撮像素子 | |
| JPH03273679A (ja) | 固体撮像装置 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2584010B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP3590944B2 (ja) | 電荷結合型半導体装置 | |
| KR20000003345A (ko) | 이미지센서의 핀드 포토다이오드 및 그 제조방법 | |
| JPH069236B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2712246B2 (ja) | 半導体装置およびその製造方法 | |
| JP3451833B2 (ja) | 固体撮像装置及び固体撮像装置の製造方法 | |
| KR100718775B1 (ko) | 이미지 센서 및 그 제조방법 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP2897284B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |