JP2538024B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2538024B2 JP2538024B2 JP1028186A JP2818689A JP2538024B2 JP 2538024 B2 JP2538024 B2 JP 2538024B2 JP 1028186 A JP1028186 A JP 1028186A JP 2818689 A JP2818689 A JP 2818689A JP 2538024 B2 JP2538024 B2 JP 2538024B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- high resistance
- gate electrode
- resistance region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 229920005591 polysilicon Polymers 0.000 description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電荷転送素子の高密度化に適した半導体装
置およびその製造方法に関するものである。
置およびその製造方法に関するものである。
従来の技術 電荷転送素子を利用した従来の半導体装置の代表的な
ものとして、CCD型撮像装置がある。中でも、高密度化
に対応するものとして、凹型溝に転送チャネルを形成し
たトレンチCCD型撮像装置がある。（特願昭61−156630
号）。以下に従来のトレンチCCD型撮像装置について説
明する。第５図は従来のトレンチCCD型撮像装置の転送
方向に垂直な断面を示すものである。第５図において、
501はｎ基板である。502はｐウエルを構成するｐ層であ
る。504はフォトダイオードを構成する高抵抗のn-領域
である。503はCCDの転送チャネルを構成するためにトレ
ンチ溝の側面及び底面に形成された高抵抗のn-領域であ
る。506は絶縁膜である。507は高抵抗のn-領域504と503
の間の読出しゲート電極とCCDの転送ゲート電極を兼ね
るポリシリコン電極である。（読出しゲート電極部分50
7aと転送ゲート電極部分507bからなる）。508は高抵抗
のn-領域504と503の間の読み出しチャネルの読みだし電
圧の閾値を高くするためのp+領域である。505は高抵抗
のn-領域504と503の間のチャンネルストツパを構成する
p+領域である。以上のように構成された半導体装置につ
いて、以下その動作について説明する。光入射により発
生した電子がフォトダイオードのn-領域504に蓄積す
る。ポリシリコン電極507に高電圧VHが印加されると読
出しゲート電極507下の読出しチャネルが導通状態とな
りフォトダイオードのn-領域504からCCDの転送チャネル
となるn-領域503へ信号電荷が読み出される。そして、
ポリシリコン電極507に、転送クロックパルスを印加す
ることにより第５図の紙面に垂直な方向に信号電荷が転
送される。
ものとして、CCD型撮像装置がある。中でも、高密度化
に対応するものとして、凹型溝に転送チャネルを形成し
たトレンチCCD型撮像装置がある。（特願昭61−156630
号）。以下に従来のトレンチCCD型撮像装置について説
明する。第５図は従来のトレンチCCD型撮像装置の転送
方向に垂直な断面を示すものである。第５図において、
501はｎ基板である。502はｐウエルを構成するｐ層であ
る。504はフォトダイオードを構成する高抵抗のn-領域
である。503はCCDの転送チャネルを構成するためにトレ
ンチ溝の側面及び底面に形成された高抵抗のn-領域であ
る。506は絶縁膜である。507は高抵抗のn-領域504と503
の間の読出しゲート電極とCCDの転送ゲート電極を兼ね
るポリシリコン電極である。（読出しゲート電極部分50
7aと転送ゲート電極部分507bからなる）。508は高抵抗
のn-領域504と503の間の読み出しチャネルの読みだし電
圧の閾値を高くするためのp+領域である。505は高抵抗
のn-領域504と503の間のチャンネルストツパを構成する
p+領域である。以上のように構成された半導体装置につ
いて、以下その動作について説明する。光入射により発
生した電子がフォトダイオードのn-領域504に蓄積す
る。ポリシリコン電極507に高電圧VHが印加されると読
出しゲート電極507下の読出しチャネルが導通状態とな
りフォトダイオードのn-領域504からCCDの転送チャネル
となるn-領域503へ信号電荷が読み出される。そして、
ポリシリコン電極507に、転送クロックパルスを印加す
ることにより第５図の紙面に垂直な方向に信号電荷が転
送される。
発明が解決しようとする課題 しかしながら、上記の従来の構成では、高密度化（高
集積化）、信頼性、ダイナミックレンジ増加に関して、
解決すべき課題が残されていた。すなわち第一の課題
は、チャネルストッパを構成するp+領域505と読み出し
チャネルを構成するp+領域508をトレンチ溝より深く形
成することが困難なために、フォトダイオードを構成す
る高抵抗のn-領域504とCCDの転送チャネルを構成する高
抵抗のn-領域503との間にA,Bに示すようなパンチスルー
が生じ易く、フォトダイオードとCCDの転送チャネルを
接近させることができない。そのため、画素サイズの小
型化に限界が生じて、高密度化（解像度の向上）に必要
な高集積化が困難となることである。第二の課題は、ト
レンチCCDのトレンチ溝を深くする事によって最大転送
電荷容量を拡大しようとすると、製造プロセス上、次の
二つの問題が起こる。一つは、トレンチ溝を深く掘るこ
とによるダメージが増すために結晶欠陥が生じ易くなる
こと、一つは、転送ゲート電極の形成が困難になること
である。この為、トレンチ溝をあまり深く掘ることは得
策ではない。第三の課題は、感度を決めるフォトダイオ
ードを構成する高抵抗のn-領域504の表面積（開口面
積）を決定するとフォトダイオードの蓄積電荷容量が決
まるが、トレンチCCDの転送電荷容量の増加によるダイ
ナミックレンジの性能向上を有効に利用するためには、
フォトダイオード自身の蓄積電荷容量を更に増やすこと
も必要となる。本発明は、以上三つの課題を解決するも
ので、高集積化と高信頼性を実現する半導体装置および
その製造方法を提供することを目的とする。
集積化）、信頼性、ダイナミックレンジ増加に関して、
解決すべき課題が残されていた。すなわち第一の課題
は、チャネルストッパを構成するp+領域505と読み出し
チャネルを構成するp+領域508をトレンチ溝より深く形
成することが困難なために、フォトダイオードを構成す
る高抵抗のn-領域504とCCDの転送チャネルを構成する高
抵抗のn-領域503との間にA,Bに示すようなパンチスルー
が生じ易く、フォトダイオードとCCDの転送チャネルを
接近させることができない。そのため、画素サイズの小
型化に限界が生じて、高密度化（解像度の向上）に必要
な高集積化が困難となることである。第二の課題は、ト
レンチCCDのトレンチ溝を深くする事によって最大転送
電荷容量を拡大しようとすると、製造プロセス上、次の
二つの問題が起こる。一つは、トレンチ溝を深く掘るこ
とによるダメージが増すために結晶欠陥が生じ易くなる
こと、一つは、転送ゲート電極の形成が困難になること
である。この為、トレンチ溝をあまり深く掘ることは得
策ではない。第三の課題は、感度を決めるフォトダイオ
ードを構成する高抵抗のn-領域504の表面積（開口面
積）を決定するとフォトダイオードの蓄積電荷容量が決
まるが、トレンチCCDの転送電荷容量の増加によるダイ
ナミックレンジの性能向上を有効に利用するためには、
フォトダイオード自身の蓄積電荷容量を更に増やすこと
も必要となる。本発明は、以上三つの課題を解決するも
ので、高集積化と高信頼性を実現する半導体装置および
その製造方法を提供することを目的とする。
課題を解決するための手段 本発明は、トレンチ溝の側面及び底面に形成された第
一導電型の第一の高抵抗領域の外側に形成された第二導
電型の第一の領域が、トレンチ溝から離れて形成された
第一導電型の第二の高抵抗領域と接するように形成する
ことにより、第一導電型の第一の高抵抗領域と第二の高
抵抗領域の間の電気的な分離を実現し、第一導電型の第
一の高抵抗領域の転送電荷容量を増加し、第一導電型の
第二の高抵抗領域の蓄積電荷容量を増加させる半導体装
置及びその製造方法である。
一導電型の第一の高抵抗領域の外側に形成された第二導
電型の第一の領域が、トレンチ溝から離れて形成された
第一導電型の第二の高抵抗領域と接するように形成する
ことにより、第一導電型の第一の高抵抗領域と第二の高
抵抗領域の間の電気的な分離を実現し、第一導電型の第
一の高抵抗領域の転送電荷容量を増加し、第一導電型の
第二の高抵抗領域の蓄積電荷容量を増加させる半導体装
置及びその製造方法である。
作用 本発明はCCDの転送チャネル（第一導電型の第一の高
抵抗領域）とフォトダイオード（第一導電型の第二の高
抵抗領域）の間のパンチスルーを生じない分離を実現し
てCCDの転送チャネルとフォトダイオードとの間の微細
化を可能にする。これにより感度と解像度の二つの性能
向上が同時に可能になる。また、CCDの転送チャネルの
転送電荷容量とフォトダイオードの蓄積電荷容量を同時
に増加させることにより、ダイナミックレンジの性能向
上を可能にする。さらに、CCDチャネルの転送電荷量が
増加したことにより比較的浅いトレンチ溝でも十分な転
送電荷容量を得られるのでトレンチ溝を深く掘ることに
よる製造プロセス上の困難はなくなる。
抵抗領域）とフォトダイオード（第一導電型の第二の高
抵抗領域）の間のパンチスルーを生じない分離を実現し
てCCDの転送チャネルとフォトダイオードとの間の微細
化を可能にする。これにより感度と解像度の二つの性能
向上が同時に可能になる。また、CCDの転送チャネルの
転送電荷容量とフォトダイオードの蓄積電荷容量を同時
に増加させることにより、ダイナミックレンジの性能向
上を可能にする。さらに、CCDチャネルの転送電荷量が
増加したことにより比較的浅いトレンチ溝でも十分な転
送電荷容量を得られるのでトレンチ溝を深く掘ることに
よる製造プロセス上の困難はなくなる。
実施例 以下本発明の実施例について、図面を参照しながら説
明する。第１図（ａ）は本発明の第一の実施例における
半導体装置の断面構造を示したものである。第１図
（ａ）において、101はｎ基板、102はｐウエルを構成す
る高抵抗のｐ層、103はCCDの転送チャネルを構成する高
抵抗のn-領域、104はフォトダイオードを構成する高抵
抗のn-領域、106は絶縁膜、107は信号読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極（読出しゲ
ート電極部分107aと転送ゲート電極部107bからなる）、
105は高抵抗のn-領域103の外側に高抵抗のn-領域104に
接して形成されたp+領域である。以上のように構成され
た半導体装置について、以下にその動作を説明する。光
入射により発生した電子がフォトダイオードのn-領域10
4に蓄積する。ポリシリコン電極107に高電圧VHが印加さ
れると読出しゲート電極107下のチャネルが導通状態と
なりフォトダイオードのn-領域104からCCDの転送チャネ
ルのn-領域103へ信号電荷が読みだされる。そして、ポ
リシリコン電極107に、転送クロックパルスを印加する
ことにより第１図の紙面に垂直な方向に信号電荷が転送
される。以上のように本実施例によれば、CCDの転送チ
ャネルを構成する高抵抗のn-領域103の外側に形成したp
+領域で105がフォトダイオードを構成する高抵抗のn-領
域104に接することにより、CCDの転送チャネルのn-領域
103とフォトダイオードのn-領域104の間のパンチスルー
の発生を防止し、転送チャネルのn-領域103とフォトダ
イオードのn-領域104の接近が可能になる為、画素サイ
ズを小型化し解像度を向上することができる。同時に、
CCDの転送チャネルの転送電荷容量とフォトダイオード
の蓄積電荷容量を増加させてダイナミックレンジの性能
を向上することができる。なお、画素サイズの小型化の
代わりに、従来の画素サイズのままでフォトダイオード
を大型化すれば解像度を損なうことなく感度を向上する
ことができる。なお、第１図（ｂ）に示すように、第一
の実施例のn-領域104の上部をp+領域108とすることによ
り、空乏状態の界面で発生する暗電流を減少させること
ができ、第一の実施例のp+領域105の一部をn-領域109
（n-領域103と接する）として読出しチャネルを埋め込
み型にすることにより半導体表面の欠陥による信号電荷
のトラップを防止しフォトダイオードからCCDの転送チ
ャネルへの信号電荷の読出し効率を向上し雑音発生を抑
圧できる。以下本発明の参考例について図面を参照しな
がら説明する。第２図は本発明の参考例における半導体
装置の断面構造を示したものである。第２図において、
201はｎ基板、202はｐウエルを構成する高抵抗のｐ層、
203aおよび203bはトレンチCCDの転送チャネルを構成す
る高抵抗のn-領域、204aおよび204bはフォトダイオード
を構成する高抵抗のn-領域、206は絶縁膜、207は読出し
ゲート電極と転送ゲート電極を兼ねるポリシリコン電極
（読出しゲート電極部分207aと207cと転送ゲート電極部
分207bからなる）、205は高抵抗のn-領域204aと204bの
外側に高抵抗のn-領域204aと204bに接して形成されたp+
領域で、208は高抵抗のn-領域204aと204bの間のチャン
ネルストッパを構成するp+領域である。以上のように構
成された半導体装置について、以下にその動作を説明す
る。入射光により発生した電子がフォトダイオードのn-
領域204a、204bに蓄積する。ポリシリコン電極207に高
電圧VHが印加されるとフォトダイオードのn-領域204aと
204bからCCDの転送チャネルn-領域の203aと203bへそれ
ぞれ信号電荷が読みだされる。そして、ポリシリコン電
極207に、転送パルスを印加することにより第２図の紙
面に垂直な方向に信号電荷が転送される。以上のように
本参考例によれば、CCDの転送チャネルを構成する高抵
抗のn-領域の203aと203bの外側に形成したp+領域205が
フォトダイオードを構成する高抵抗のn-領域204aと204b
に接することにより、高抵抗のn-領域の203aと204aの間
の高抵抗のn-領域203bと204bの間のパンチスルーを防止
して転送チャネルとフォトダイオードの接近が可能にな
る。また、従来は一つのトレンチ溝に二つの転送チャネ
ルを構成する場合トレンチ溝を深くして転送電荷容量を
確保する必要があったが、本参考例によればCCDの転送
チャネル構成する高抵抗のn-領域の203aと203bの外側に
p+領域205形成することにより転送チャネルを構成する
高抵抗のn-領域の203aと203bの転送電荷容量を増やし
て、比較的浅いトレンチ溝で転送電荷容量を確保するこ
とによりトレンチ溝を深く掘ることに起因する製造プロ
セス上の問題を避けることができ製造プロセスを容易に
することができる。次に、本発明の第二の実施例につい
て図面を参照しながら説明する。第二の実施例は光電変
換を第一の実施例のフォトダイオードの代わりに光導電
膜層を用いて行なうものである。第３図は本発明の第２
の実施例における半導体装置の断面構造を示したもので
ある。第３図において、301はｎ基板、302はｐウエルを
構成する高抵抗のｐ層、303はトレンチCCDの転送チャネ
ルを構成する高抵抗のn-領域、304はソースを構成する
高抵抗のn-領域、306は絶縁膜、307は読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極（読出しゲ
ート電極部分307aと転送ゲート電極部分307bからな
る）、305は高抵抗のn-領域303の外側に高抵抗のn-領域
304に接して形成されたｐ ＋領域である。308はポリシ
リコン電極307の表面に形成された絶縁膜SiO2で、309は
絶縁膜306と308の表面に形成されたMo電極でこの電極は
絶縁膜の開口部を通じてソースを構成する高抵抗のn-領
域304に接する。310は光導電膜材料で、311はITO透明電
極である。以上のように構成された半導体装置につい
て、以下にその動作を説明する。ITO透明電極311に負の
電位、Mo電極309に正の電位を与えておくと光導電膜材
料310に入射した光は光電変換されて信号電荷として高
抵抗のn-領域304に蓄積される。ポリシリコン電極307に
高電圧VHが印加されると読出しゲート電極307下のチャ
ネルが導通状態となりソースのn-領域304からCCDの転送
チャネルのn-領域303へ信号電荷が読みだされる。そし
て、ポリシリコン電極307に、転送クロックパルスを印
加することにより第３図の紙面に垂直な方向に信号電荷
が転送される。以上のように本実施例によれば、CCDの
転送チャネルを構成する高抵抗のn-領域303の外側に形
成したp+領域305がソースを構成する高抵抗のn-領域304
に接することにより、CCDの転送チャネルのn-領域303と
ソースのn-領域304間のパンチスルーが発生防止、CCD転
送チャネルのn-領域303とソースの領域304の接近が可能
になる為、画素サイズを小型化し高密度化（解像度を向
上）することができる。同時に、CCDの転送チャネルの
転送電荷容量とソースの蓄積電荷容量を増加させてダイ
ナミックレンジの性能を向上することができる。次に、
本発明の半導体装置の製造方法を第４図を参照しながら
説明する。以下では第１図（ａ）の実施例と同じ数字を
用いる。
明する。第１図（ａ）は本発明の第一の実施例における
半導体装置の断面構造を示したものである。第１図
（ａ）において、101はｎ基板、102はｐウエルを構成す
る高抵抗のｐ層、103はCCDの転送チャネルを構成する高
抵抗のn-領域、104はフォトダイオードを構成する高抵
抗のn-領域、106は絶縁膜、107は信号読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極（読出しゲ
ート電極部分107aと転送ゲート電極部107bからなる）、
105は高抵抗のn-領域103の外側に高抵抗のn-領域104に
接して形成されたp+領域である。以上のように構成され
た半導体装置について、以下にその動作を説明する。光
入射により発生した電子がフォトダイオードのn-領域10
4に蓄積する。ポリシリコン電極107に高電圧VHが印加さ
れると読出しゲート電極107下のチャネルが導通状態と
なりフォトダイオードのn-領域104からCCDの転送チャネ
ルのn-領域103へ信号電荷が読みだされる。そして、ポ
リシリコン電極107に、転送クロックパルスを印加する
ことにより第１図の紙面に垂直な方向に信号電荷が転送
される。以上のように本実施例によれば、CCDの転送チ
ャネルを構成する高抵抗のn-領域103の外側に形成したp
+領域で105がフォトダイオードを構成する高抵抗のn-領
域104に接することにより、CCDの転送チャネルのn-領域
103とフォトダイオードのn-領域104の間のパンチスルー
の発生を防止し、転送チャネルのn-領域103とフォトダ
イオードのn-領域104の接近が可能になる為、画素サイ
ズを小型化し解像度を向上することができる。同時に、
CCDの転送チャネルの転送電荷容量とフォトダイオード
の蓄積電荷容量を増加させてダイナミックレンジの性能
を向上することができる。なお、画素サイズの小型化の
代わりに、従来の画素サイズのままでフォトダイオード
を大型化すれば解像度を損なうことなく感度を向上する
ことができる。なお、第１図（ｂ）に示すように、第一
の実施例のn-領域104の上部をp+領域108とすることによ
り、空乏状態の界面で発生する暗電流を減少させること
ができ、第一の実施例のp+領域105の一部をn-領域109
（n-領域103と接する）として読出しチャネルを埋め込
み型にすることにより半導体表面の欠陥による信号電荷
のトラップを防止しフォトダイオードからCCDの転送チ
ャネルへの信号電荷の読出し効率を向上し雑音発生を抑
圧できる。以下本発明の参考例について図面を参照しな
がら説明する。第２図は本発明の参考例における半導体
装置の断面構造を示したものである。第２図において、
201はｎ基板、202はｐウエルを構成する高抵抗のｐ層、
203aおよび203bはトレンチCCDの転送チャネルを構成す
る高抵抗のn-領域、204aおよび204bはフォトダイオード
を構成する高抵抗のn-領域、206は絶縁膜、207は読出し
ゲート電極と転送ゲート電極を兼ねるポリシリコン電極
（読出しゲート電極部分207aと207cと転送ゲート電極部
分207bからなる）、205は高抵抗のn-領域204aと204bの
外側に高抵抗のn-領域204aと204bに接して形成されたp+
領域で、208は高抵抗のn-領域204aと204bの間のチャン
ネルストッパを構成するp+領域である。以上のように構
成された半導体装置について、以下にその動作を説明す
る。入射光により発生した電子がフォトダイオードのn-
領域204a、204bに蓄積する。ポリシリコン電極207に高
電圧VHが印加されるとフォトダイオードのn-領域204aと
204bからCCDの転送チャネルn-領域の203aと203bへそれ
ぞれ信号電荷が読みだされる。そして、ポリシリコン電
極207に、転送パルスを印加することにより第２図の紙
面に垂直な方向に信号電荷が転送される。以上のように
本参考例によれば、CCDの転送チャネルを構成する高抵
抗のn-領域の203aと203bの外側に形成したp+領域205が
フォトダイオードを構成する高抵抗のn-領域204aと204b
に接することにより、高抵抗のn-領域の203aと204aの間
の高抵抗のn-領域203bと204bの間のパンチスルーを防止
して転送チャネルとフォトダイオードの接近が可能にな
る。また、従来は一つのトレンチ溝に二つの転送チャネ
ルを構成する場合トレンチ溝を深くして転送電荷容量を
確保する必要があったが、本参考例によればCCDの転送
チャネル構成する高抵抗のn-領域の203aと203bの外側に
p+領域205形成することにより転送チャネルを構成する
高抵抗のn-領域の203aと203bの転送電荷容量を増やし
て、比較的浅いトレンチ溝で転送電荷容量を確保するこ
とによりトレンチ溝を深く掘ることに起因する製造プロ
セス上の問題を避けることができ製造プロセスを容易に
することができる。次に、本発明の第二の実施例につい
て図面を参照しながら説明する。第二の実施例は光電変
換を第一の実施例のフォトダイオードの代わりに光導電
膜層を用いて行なうものである。第３図は本発明の第２
の実施例における半導体装置の断面構造を示したもので
ある。第３図において、301はｎ基板、302はｐウエルを
構成する高抵抗のｐ層、303はトレンチCCDの転送チャネ
ルを構成する高抵抗のn-領域、304はソースを構成する
高抵抗のn-領域、306は絶縁膜、307は読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極（読出しゲ
ート電極部分307aと転送ゲート電極部分307bからな
る）、305は高抵抗のn-領域303の外側に高抵抗のn-領域
304に接して形成されたｐ ＋領域である。308はポリシ
リコン電極307の表面に形成された絶縁膜SiO2で、309は
絶縁膜306と308の表面に形成されたMo電極でこの電極は
絶縁膜の開口部を通じてソースを構成する高抵抗のn-領
域304に接する。310は光導電膜材料で、311はITO透明電
極である。以上のように構成された半導体装置につい
て、以下にその動作を説明する。ITO透明電極311に負の
電位、Mo電極309に正の電位を与えておくと光導電膜材
料310に入射した光は光電変換されて信号電荷として高
抵抗のn-領域304に蓄積される。ポリシリコン電極307に
高電圧VHが印加されると読出しゲート電極307下のチャ
ネルが導通状態となりソースのn-領域304からCCDの転送
チャネルのn-領域303へ信号電荷が読みだされる。そし
て、ポリシリコン電極307に、転送クロックパルスを印
加することにより第３図の紙面に垂直な方向に信号電荷
が転送される。以上のように本実施例によれば、CCDの
転送チャネルを構成する高抵抗のn-領域303の外側に形
成したp+領域305がソースを構成する高抵抗のn-領域304
に接することにより、CCDの転送チャネルのn-領域303と
ソースのn-領域304間のパンチスルーが発生防止、CCD転
送チャネルのn-領域303とソースの領域304の接近が可能
になる為、画素サイズを小型化し高密度化（解像度を向
上）することができる。同時に、CCDの転送チャネルの
転送電荷容量とソースの蓄積電荷容量を増加させてダイ
ナミックレンジの性能を向上することができる。次に、
本発明の半導体装置の製造方法を第４図を参照しながら
説明する。以下では第１図（ａ）の実施例と同じ数字を
用いる。
（１）第４図（ａ）に示すようにリンを1013〜1015cm-3
含む抵抗率101〜103Ω・cmのｎ型シリコン基板101上
に、ボロンをイオン注入（ドーズ量Ｎ＝1011〜1013c
m-2;打ち込みエネルギーＥ＝100〜200keV）しｐウエル
を構成するｐ層102を形成したあと、リンをイオン注入
（Ｎ＝1011〜1013cm-2;E＝50〜150keV）し、フォトダイ
オードを構成する高抵抗のn-領域104を形成する。
含む抵抗率101〜103Ω・cmのｎ型シリコン基板101上
に、ボロンをイオン注入（ドーズ量Ｎ＝1011〜1013c
m-2;打ち込みエネルギーＥ＝100〜200keV）しｐウエル
を構成するｐ層102を形成したあと、リンをイオン注入
（Ｎ＝1011〜1013cm-2;E＝50〜150keV）し、フォトダイ
オードを構成する高抵抗のn-領域104を形成する。
（２）第４図（ｂ）に示すようにｐ層102の一部をプラ
ズマエッチングしてトレンチ溝401を形成する。
ズマエッチングしてトレンチ溝401を形成する。
（３）第４図（ｃ）に示すようにボロン（Ｎ＝1014〜10
16cm-2）とリン（Ｎ＝1014〜1016cm-2）をＥ＝100〜200
keVで回転型イオン注入法でトレンチ溝401の内壁にイオ
ン注入を行い、拡散速度の差を利用して転送チャネルを
構成する高抵抗のn-領域103とp+領域105を同時に形成す
る。
16cm-2）とリン（Ｎ＝1014〜1016cm-2）をＥ＝100〜200
keVで回転型イオン注入法でトレンチ溝401の内壁にイオ
ン注入を行い、拡散速度の差を利用して転送チャネルを
構成する高抵抗のn-領域103とp+領域105を同時に形成す
る。
（４）第４図（ｄ）にお示すように、一度表面の酸化膜
を除去した後、表面に三層構造（SiO2/SiN/SiO2）の厚
さ１〜２μｍの絶縁膜406を形成し、読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極107を堆積
させる。
を除去した後、表面に三層構造（SiO2/SiN/SiO2）の厚
さ１〜２μｍの絶縁膜406を形成し、読出しゲート電極
と転送ゲート電極を兼ねるポリシリコン電極107を堆積
させる。
以上で第１図（ａ）に示した半導体装置の構造が完成
する。なお、（３）の工程では、回転型イオン注入の代
わりに固相拡散を用いても良い。また、固相拡散により
ボロンを注入し、リンを回転イオン注入しても良い。以
上のように本実施例によれば、トレンチ型CCDの転送チ
ャネルを構成する高抵抗のn-領域103の外側に形成したp
+領域105がフォトダイオードを構成する高抵抗のn-領域
104に接するように形成することができ電気的な分離を
実現する。
する。なお、（３）の工程では、回転型イオン注入の代
わりに固相拡散を用いても良い。また、固相拡散により
ボロンを注入し、リンを回転イオン注入しても良い。以
上のように本実施例によれば、トレンチ型CCDの転送チ
ャネルを構成する高抵抗のn-領域103の外側に形成したp
+領域105がフォトダイオードを構成する高抵抗のn-領域
104に接するように形成することができ電気的な分離を
実現する。
発明の効果 以上のように本発明は、高集積化に必要な、フォトダ
イオードとトレンチCCDの転送チャネルの間の電気的な
分離を確実にするだけでなく、フォトダイオードと転送
チャネルのダイナミックレンジを比較的浅いトレンチで
増大することを可能にし、さらに、製造を容易にし、信
頼性を高めるもので、その実用的価値は極めて大きい。
イオードとトレンチCCDの転送チャネルの間の電気的な
分離を確実にするだけでなく、フォトダイオードと転送
チャネルのダイナミックレンジを比較的浅いトレンチで
増大することを可能にし、さらに、製造を容易にし、信
頼性を高めるもので、その実用的価値は極めて大きい。
第１図（ａ）、（ｂ）は本発明の第一の実施例における
半導体装置の断面図、第２図は本発明の参考例における
半導体装置の断面図、第３図は本発明の第二の実施例に
おける半導体装置の断面図、第４図は本発明の第一の実
施例の半導体装置の製造過程図、第５図は従来例の半導
体装置の断面図である。 101……ｎ基板、102……ｐウエルを構成するｐ層、103
……転送チャネルを形成する高抵抗のn-領域、104……
フォトダイオードを構成する高抵抗のn-領域、105……
ｐ領域、106……絶縁膜、107……読出しゲート電極と転
送ゲート電極を兼ねるポリシリコン電極、108……p+領
域、109……n-領域、201……ｎ基板、202……ｐウエル
を構成するｐ層、203a203b……転送チャネルを形成する
高抵抗のn-領域、204a204b……フォトダイオードを構成
する高抵抗のn-領域、205……ｐ領域、206……絶縁膜、
207……読出しゲート電極と転送ゲート電極を兼ねるポ
リシリコン電極、301……ｎ基板、302……ｐウエルを構
成するｐ層、303……転送チャネルを形成する高抵抗のn
-領域、304……フォトダイオードを構成する高抵抗のn-
領域、305……ｐ領域、306……絶縁膜、307……読出し
ゲート電極と転送ゲート電極を兼ねるポリシリコン電
極、308……絶縁膜、309……Mo電極、310……光導電材
料、311……ITO透明電極、401……トレンチ溝、406……
三層構造の絶縁膜、501……ｎ基板、502……ｐウエルを
構成するｐ層、503……転送チャネルを形成する高抵抗
のn-領域、504……フォトダイオードを構成する高抵抗
のn-領域、505……チャネルストップを構成するp+領
域、506……絶縁膜、507……読出しゲート電極と転送ゲ
ート電極を兼ねるポリシリコン電極、508……p+領域、
ＡとＢ……パンチスルーの起こり安い場所。
半導体装置の断面図、第２図は本発明の参考例における
半導体装置の断面図、第３図は本発明の第二の実施例に
おける半導体装置の断面図、第４図は本発明の第一の実
施例の半導体装置の製造過程図、第５図は従来例の半導
体装置の断面図である。 101……ｎ基板、102……ｐウエルを構成するｐ層、103
……転送チャネルを形成する高抵抗のn-領域、104……
フォトダイオードを構成する高抵抗のn-領域、105……
ｐ領域、106……絶縁膜、107……読出しゲート電極と転
送ゲート電極を兼ねるポリシリコン電極、108……p+領
域、109……n-領域、201……ｎ基板、202……ｐウエル
を構成するｐ層、203a203b……転送チャネルを形成する
高抵抗のn-領域、204a204b……フォトダイオードを構成
する高抵抗のn-領域、205……ｐ領域、206……絶縁膜、
207……読出しゲート電極と転送ゲート電極を兼ねるポ
リシリコン電極、301……ｎ基板、302……ｐウエルを構
成するｐ層、303……転送チャネルを形成する高抵抗のn
-領域、304……フォトダイオードを構成する高抵抗のn-
領域、305……ｐ領域、306……絶縁膜、307……読出し
ゲート電極と転送ゲート電極を兼ねるポリシリコン電
極、308……絶縁膜、309……Mo電極、310……光導電材
料、311……ITO透明電極、401……トレンチ溝、406……
三層構造の絶縁膜、501……ｎ基板、502……ｐウエルを
構成するｐ層、503……転送チャネルを形成する高抵抗
のn-領域、504……フォトダイオードを構成する高抵抗
のn-領域、505……チャネルストップを構成するp+領
域、506……絶縁膜、507……読出しゲート電極と転送ゲ
ート電極を兼ねるポリシリコン電極、508……p+領域、
ＡとＢ……パンチスルーの起こり安い場所。
Claims (5)
- 【請求項１】第一導電型の半導体基板と、前記第一導電
型の半導体基板に形成された第二導電型の高抵抗半導体
層と、前記第二導電型の高抵抗半導体層に形成された一
方向に長い凹形状のトレンチ溝と、前記トレンチ溝の側
面および底面に形成された第一導電型の第一の高抵抗領
域と、前記第一導電型の第一の高抵抗領域の外側に形成
された第二導電型の第一の領域と、前記第二導電型の第
一の領域に接して前記第二導電型の高抵抗半導体層に形
成された第一導電型の第二の高抵抗領域と、前記半導体
表面に形成された絶縁膜と、前記絶縁膜を隔てて前記ト
レンチ溝に形成された転送ゲート電極とを備え、前記転
送ゲート電極の一部が前記第一導電型の第一の高抵抗領
域と前記第一の導電型の第二の高抵抗領域との間の読出
しゲート電極を兼ね、前記第一導電型の第一の高抵抗領
域と前記第二導電型の第一の領域が転送チャンネルを構
成し、前記第一導電型の第二の高抵抗領域が前記第二導
電型の第一の領域および前記第二導電型の高抵抗半導体
層との接合によりフォトダイオードを構成することを特
徴とする半導体装置。 - 【請求項２】トレンチ溝の上部近傍の前記第二導電型の
第一の領域に形成された第一導電型の第三の領域と、前
記絶縁膜に接して前記第一導電型の第二の高抵抗領域に
形成された第二導電型の第二の領域を備え、前記第一導
電型の第二の高抵抗領域が前記第二導電型の第一の領域
と前記第二導電型の高抵抗半導体層および前記第二導電
型の第二の領域との接合によりフォトダイオードを構成
することを特徴とする請求項１記載の半導体装置。 - 【請求項３】第一導電型の半導体基板と、前記第一導電
型の半導体基板に形成された第二導電型の項抵抗半導体
層と、前記第二導電型の高抵抗半導体層に形成された一
方向に長い凹形状のトレンチ溝と、前記トレンチ溝の側
面および底面に形成された第一導電型の第一の高抵抗領
域と、前記第一導電型の第一の高抵抗領域の外側に形成
された第二導電型の第一の領域と、前記第二導電型の第
一の領域に接して前記第二導電型の高抵抗半導体層に形
成された第一導電型の第二の高抵抗領域と、半導体表面
に形成された第一の絶縁膜と、前記第一の絶縁膜を隔て
て前記トレンチ溝に形成された転送ゲート電極と、前記
転送ゲート電極の表面に形成された第二の絶縁膜と、前
記第一および第二の絶縁膜の表面に形成された第一の電
極と、表面に形成された光導電膜材料と、前記光導電膜
材料の表面に形成された第二の電極とを備え、前記転送
ゲート電極の一部が前記第一導電型の第一の高抵抗領域
と前記第一導電型の第二の高抵抗領域との間の読出しゲ
ート電極を兼ね、前記第一の電極が第一と第二の絶縁膜
の開口部を通じて前記第一導電型の第二の高抵抗領域に
接し、前記第一導電型の第一の高抵抗領域と前記第二導
電型の第一の領域が転送チャンネルを構成し、前記第一
導電型の第二の高抵抗領域が前記第二導電型の第一の領
域および前記第二導電型の高抵抗半導体層との接合によ
り信号電荷を蓄積するダイオードを構成することを特徴
とする半導体装置。 - 【請求項４】光導電膜材料がアモルファス半導体を主体
に含むことを特徴とする請求項３記載の半導体装置。 - 【請求項５】第一導電型の半導体基板に、第二導電型の
高抵抗半導体層と第一導電型の第二の高抵抗領域を形成
する第一の工程と、前記第二導電型の高抵抗半導体層表
面から凹形状のトレンチ溝を形成する第二の工程と、前
記トレンチ溝の側面及び底面に第一導電型の第一の高抵
抗領域を形成し、前記第一導電型の第一の高抵抗領域の
外側に第二導電型の第一の領域を形成する第三の工程
と、半導体表面に絶縁膜を形成する第四の工程と、前記
トレンチ溝に前記絶縁膜を隔てて転送電極を形成する第
五の工程とを含み、前記第二導電型の第一の領域と前記
第一導電型の第二の高抵抗領域が接し、前記第一導電型
の第一の高抵抗領域と前記第二導電型の第一の領域が転
送チャンネルを構成し、前記第一導電型の第二の高抵抗
領域が前記第二導電型の第一の領域および前記第二導電
型の高抵抗半導体層との接合によりフォトダイオードを
構成することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028186A JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1028186A JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02207571A JPH02207571A (ja) | 1990-08-17 |
| JP2538024B2 true JP2538024B2 (ja) | 1996-09-25 |
Family
ID=12241669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1028186A Expired - Fee Related JP2538024B2 (ja) | 1989-02-07 | 1989-02-07 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2538024B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030011506A (ko) * | 2001-08-03 | 2003-02-11 | 최태현 | 트렌치 구조의 전극을 가진 전하 결합 소자 |
| US8773562B1 (en) * | 2013-01-31 | 2014-07-08 | Apple Inc. | Vertically stacked image sensor |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2517375B2 (ja) * | 1988-12-19 | 1996-07-24 | 三菱電機株式会社 | 固体撮像装置および該装置に用いられる電荷転送装置ならびにその製造方法 |
-
1989
- 1989-02-07 JP JP1028186A patent/JP2538024B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02207571A (ja) | 1990-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070263A (ja) | 固体撮像素子 | |
| JP2001291858A (ja) | 固体撮像素子及びその製造方法 | |
| US5656835A (en) | Solid state imager and its driving method | |
| JPS6262553A (ja) | 固体撮像装置 | |
| JPH0766961B2 (ja) | 固体撮像素子 | |
| JP3049015B2 (ja) | バンドギャップ設計型アクティブ・ピクセル・セル | |
| JP2538024B2 (ja) | 半導体装置およびその製造方法 | |
| JP2982206B2 (ja) | 固体撮像素子 | |
| JPH08255888A (ja) | 固体撮像装置およびその製造方法 | |
| JP2964571B2 (ja) | 固体撮像素子 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JPH03273679A (ja) | 固体撮像装置 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP3176300B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2003318383A (ja) | 固体撮像素子およびその製造方法 | |
| JPS6320385B2 (ja) | ||
| JP3590944B2 (ja) | 電荷結合型半導体装置 | |
| JPH1197666A (ja) | 固体撮像装置およびその製造方法 | |
| JP2000260972A (ja) | 固体撮像装置およびその製造方法 | |
| JPH0650774B2 (ja) | 固体撮像装置 | |
| JP2906961B2 (ja) | 固体撮像装置 | |
| JPS62145865A (ja) | 固体撮像装置 | |
| JP3408382B2 (ja) | 電荷検出装置とその製造方法及び固体撮像装置 | |
| JPH0424872B2 (ja) | ||
| JPH0778957A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070708 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |