JP6567010B2 - 垂直積層型画像センサ - Google Patents

垂直積層型画像センサ Download PDF

Info

Publication number
JP6567010B2
JP6567010B2 JP2017182616A JP2017182616A JP6567010B2 JP 6567010 B2 JP6567010 B2 JP 6567010B2 JP 2017182616 A JP2017182616 A JP 2017182616A JP 2017182616 A JP2017182616 A JP 2017182616A JP 6567010 B2 JP6567010 B2 JP 6567010B2
Authority
JP
Japan
Prior art keywords
chip
photodiode
pixel
image sensor
transistor array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017182616A
Other languages
English (en)
Other versions
JP2018011351A (ja
Inventor
シャオフェン ファン
シャオフェン ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2018011351A publication Critical patent/JP2018011351A/ja
Application granted granted Critical
Publication of JP6567010B2 publication Critical patent/JP6567010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H01L27/14843—Interline transfer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

本出願は、概して、電子装置に関し、より詳細には、電子装置用画像センサに関する。
（関連出願の相互参照）
本特許協力条約特許出願は、２０１３年１月３１日に出願され、「Ｖｅｒｔｉｃａｌｌｙ Ｓｔａｃｋｅｄ Ｉｍａｇｅ Ｓｅｎｓｏｒ」と題する米国特許非仮出願第１３／７５６，４５９号に対する優先権を主張するものであり、その内容全体は参照により本明細書に組み込まれる。
カメラ及び他の画像記録装置は、しばしば、電荷結合素子（ＣＣＤ）センサ又は相補型金属酸化膜半導体（ＣＭＯＳ）画像センサのような１つ以上の画像センサを使用する。典型的なＣＭＯＳ画像センサは、フォトダイオードのような光検出器と、ピクセルを活性化するための１つ以上のトランジスタとを各ピクセルが含み得るピクセルの２次元アレイを含み得る。画像センサは、ローリングシャッター構成又はグローバルシャッター構成で実装され得る。
ローリングシャッターにおいて、画像センサ内のピクセルの各々が行毎に光を捕獲し、次いで、捕獲された光が、行毎にプロセッサへと読み出される。この構成では、第１のピクセル行がシーンから光を捕獲する時点と最終ピクセル行がシーンから光を捕獲する時点との間に時間遅延がある。したがって、第１のピクセル行と最終ピクセル行との間にシーンの動きがある場合、その動きは、ぼやけた線又は他のモーションアーチファクトとして捕獲され得る。グローバルシャッターにおいて、ピクセルの各々は、同時に光を捕獲し（即ち、同じ集積期間を有し）、次いで、プロセッサによりピクセルを読み出すことができるまで、ピクセルは蓄積構成要素に光を転送する。グローバルシャッター構成において、ピクセルの各々は厳密に同じ時点で光を捕獲するので、モーションが捕獲され、ローリングシャッターよりも良好な画像の形態で再生される。しかしながら、この構成では、画像センサは一般に、各ピクセルについて蓄積スペースを含まなければならず、これにより、解像度の低減又は画像センサのサイズの増大が必要となり得る。
例えば、画像センサの解像度は、典型的には、ピクセル数に依存し、ピクセル数が高くなればなるほど、画像センサの解像度が高くなる。しかしながら、解像度が増大するにつれて、しばしば、画像センサダイのサイズもまた増大する。サイズの増大は特に、光捕獲要素（例えば、フォトダイオード）及び蓄積構成要素を各ピクセルが含むグローバルシャッター構成の画像センサにあてはまる。したがって、グローバルシャッター実装を組み込んだ画像シャッターの解像度は、一般に、同じサイズのローリングシャッター画像センサよりも低い。
更に、多くの画像センサは、サイズをより小さくするために解像度の増大を犠牲にすることがある。例えば、携帯電話、タブレットコンピュータなどのような多くのポータブル電子装置はカメラを含み得るが、このカメラの画像センサは、可能な限り小さくなるように設計され得る。したがって、ポータブル装置用の多くのカメラは、それらが可能な限り小さくなり得るように解像度が減少した画像センサを有し得る。
本開示の例は、電子装置用の画像センサであり得る。本画像センサは、フォトダイオードチップとトランジスタアレイチップとの間で分割されたピクセルアレイを含む。フォトダイオードチップは、光を受光するための少なくとも１つのフォトダイオード又はフォトゲートを含む。いくつかの実施形態では、フォトダイオードチップの上面から垂直方向に転送ゲートが延びる。本画像センサは、フォトダイオードチップと通信するトランジスタアレイチップを更に含む。トランジスタアレイチップは、少なくとも１つのフォトダイオードと通信する浮遊拡散ノード、少なくとも１つのフォトダイオードと通信するリセットゲート、浮遊拡散ノードと通信するソースフォロワゲート、並びにソースフォロワゲート及び浮遊拡散ノードと通信する行選択ゲートを含む。本画像センサは、トランジスタアレイチップに動作可能に接続され、それと通信する論理チップとを更に含む。転送ゲートは、少なくとも１つのフォトダイオードからトランジスタアレイチップにデータを通信し、論理チップは、垂直転送ゲート、リセットゲート、ソースフォロワゲート及び行選択ゲートを選択的に活性化する。
本開示の別の例は、モバイル電子装置であり得る。本モバイル電子装置は、プロセッサと、プロセッサと通信するディスプレイスクリーンと、プロセッサ及びディスプレイスクリーンと通信するメモリ構成要素と、プロセッサと通信する少なくとも１つのカメラとを含む。少なくとも１つのカメラは、レンズ、及びレンズと光通信する画像センサを含み、画像センサは、制御回路チップとフォトダイオードチップと論理チップとを含む３チップ垂直積層体を含む。
本開示の更に他の例は、垂直転送ゲート及び／又は水平転送ゲートを含む画像センサを含む。これらの実施形態では、画像センサは、１つ以上の共有ピクセルを含み得、ピクセルアーキテクチャ内の１つ以上のゲートについて別様にドープし、集積全体にわたって電荷転送を変動させる。
１つ以上のカメラを含む電子装置の正面透視図である。 図１Ａの電子装置の背面透視図である。 図１Ａの電子装置の単純化されたブロック図である。 図１Ａの線３−３に沿った図１Ａの電子装置の断面図である。 電子装置のカメラの画像センサアーキテクチャの単純化された図である。 単一のピクセルを示す図４Ａのピクセルアーキテクチャの拡大図である。 図４Ａのピクセルの単純化された概略図である。 垂直転送ゲートを示す図５のピクセルの概略図である。 フォトダイオードチップとトランジスタアレイチップとの間に延びた垂直転送ゲートを示す、図６の概略図のブロック図である。 フォトダイオードチップとトランジスタアレイチップと論理チップとを含むチップ積層体を示す、画像センサの単純化されたブロック図である。 画像センサの単純化された構造、特に、フォトダイオードチップとトランジスタアレイチップとの間の転送ゲートを示すブロック図である。 フォトダイオードチップとトランジスタアレイチップとの間の転送ゲートを示す、４つのピクセルを有するピクセルセルの単純化された構造を示すブロック図である。 図９Ａの線１０−１０に沿った転送ゲートの断面図である。 フォトダイオードチップ上の蓄積ゲートを含む、フォトダイオードチップ及びトランジスタアレイチップのピクセルの単純化された図である。 共有制御回路を有するピクセルセルの単純化された概略図である。 図１２Ａの共有アーキテクチャを含む画像センサの単純化された断面図である。 浮遊拡散ノードを共有する４つのピクセルを含むモノクロモード画像センサのピクセル共有アーキテクチャの単純化された概略図である。 グローバルシャッターモノクロモード画像センサを実装するためのピクセル共有アーキテクチャの単純化された概略図である。 デュアルモード画像センサを動作させる方法を示すフローチャートである。 複数の制御経路を含む共有ピクセルアーキテクチャの別の例の単純化された概略図である。 調整可能な変換利得を有する浮遊拡散ノードを含む共有アーキテクチャを有する画像センサの単純化された概略図である。 共有制御回路・グローバルシャッター構成を有するピクセルセルの単純化された概略図である。 グローバルシャッター共有アーキテクチャ構成の単純化された概略図である。 各ピクセルの蓄積ノードと調整可能な変換利得とを含む共有ピクセルアーキテクチャの別の例を示す。 実効的なグローバルシャッター構成を含む４ピクセルセルの単純化された概略図である。 図１６Ａの概略図のためのタイミング図である。 ２ピクセル混合構成を含む画像センサの単純化された概略図である。 ４又はクアドラピクセル混合構成を含む画像センサの単純化された概略図である。 ３チップ積層アレイを含む画像センサを示す単純化された図である。 初めに１つに接続した後のトランジスタアレイチップ及びフォトダイオードチップを示す単純化されたブロック図である。 トランジスタアレイチップを薄くした後のトランジスタアレイチップ及びフォトダイオードチップの単純化されたブロック図である。 論理チップに動作可能に接続されたトランジスタアレイチップ及びフォトダイオードチップの単純化されたブロック図である。 フォトダイオードチップを薄くした後の、１つに動作可能に接続されたトランジスタアレイチップ、論理チップ及びフォトダイオードチップの単純化されたブロック図である。 画像センサの製造プロセスの第１の例を示すフローチャートである。 １つに動作可能に接続した後のトランジスタアレイチップ及び論理チップを示す単純化されたブロック図である。 トランジスタアレイチップが薄くされた、１つに動作可能に接続された論理チップとトランジスタアレイチップとを示す単純化されたブロック図である。 フォトダイオードチップに動作可能に接続された論理チップとトランジスタアレイチップとの単純化されたブロック図である。 フォトダイオードチップが薄くされた、１つに動作可能に接続された論理チップとトランジスタアレイチップとフォトダイオードチップとを示す単純化されたブロック図である。 フォトダイオードチップとトランジスタアレイチップと論理チップとを含む画像センサ積層体を示す単純化されたブロック図である。 画像センサの製造プロセスの第２の例を示すフローチャートである。 ４チップ積層体を含む画像センサを示す単純化されたブロック図である。 ４チップ積層体を含む画像センサの別の例を示す単純化されたブロック図である。 チップ間接続のために別様にドープされた接触を含むピクセル回路の単純化された概略図である。 第１のショットキー接触及び第２のショットキー接触、並びにリングゲート構造を示す、図２４Ａのフォトダイオードチップ及びトランジスタアレイチップの概略断面図ある。 図２４Ｂのフォトダイオードチップの上面図である。 チップ間接続のためのシャロードープ領域を含むピクセル回路の単純化された概略である。 図２５Ａの回路に対するド−ピンングスキームを示す単純化されたブロック図である。 図２５Ａ及び図２５Ｂに示すピクセル回路についての電位プロファイル図である。 トランジスタアレイチップ上に配置された蓄積ノードを含むピクセル回路の単純化された概略図である。 光シールドを含むトランジスタアレイチップと共に積層されたフォトダイオードチップを示す図である。 複数の遮光層を含むトランジスタアレイチップと共に積層されたフォトダイオードチップを示す図である。 動的に調整可能なフルウェルキャパシティを有する画像センサのピクセルのための例示的な概略図を示す。 画像センサの１つ以上のフォトダイオードについてフルウェルキャパシティを調整するための方法を示すフローチャートである。
概要
本開示は、カメラ及び他の電子装置のための画像センサの形態をとることができる。本開示の多くの実施形態は、画像センサのフォトダイオードとそれらのフォトダイオードの読み出し回路との間で通信するための転送ゲートを有する画像センサを含む。いくつかの実施形態では、（以下により詳細に記載するように）転送ゲートは垂直に配向され得、他の実施形態では、転送ゲートは水平に配向され得る。転送ゲートの配向は、実装される所望の実施形態、並びに画像センサの所望のサイズ、形状及び機能に基づいて選択することができる。
いくつかの実施形態では、画像センサは、１つに積層され、垂直ゲート構造と相互接続された２つ以上のチップを有するピクセルアレイを含み得る。換言すると、ピクセルアレイは、例えば、一方のチップがフォトダイオードを有し、他方のチップが読み出し回路とトランジスタアレイとを有する、２つのチップに分割され得る。例えば、第１のチップはまず、フォトダイオードを含むことができ、第１のチップ上に垂直方向に積層され得る第２のチップは、トランジスタアレイを含むことができる。垂直転送ゲートは、２つのチップを１つに通信可能に結合することができる。別個のチップ上にトランジスタアレイを含むことによって、第１のチップは、トランジスタアレイのためのスペースを含まなくてもよいので、フォトダイオードの露光区域を最大化することができる。このようにして節約されたスペースは、フォトダイオードの各々についてピクセルを追加する又はウェルサイズを増大させるために使用することができる。
いくつかの実施形態では、画像センサは、トランジスタアレイチップの上に積層された、論理チップのような第３のチップを更に含み得る。トランジスタアレイチップとフォトダイオードチップと論理チップとは、１つ以上の垂直転送ゲート、金属対金属接触（若しくは他の導電材料の接触）、及び／又はシリコン貫通電極を介して通信し得る。いくつかの事例では、トランジスタアレイチップ及び論理チップのような２つのチップは、１つの通信接続（例えば、シリコン貫通電極）を介して通信することができ、第３のチップ（例えば、フォトダイオードチップ）は、別の接続（例えば、垂直転送ゲート）を介して、他の２つのチップのうちの１つと通信し得る。更に、いくつかの実施形態では、画像センサは、論理チップ上に積層された第４のチップを含み得る。例えば、いくつかの実施形態では、画像センサは、論理チップ上に積層されたメモリチップを含み得る。
他の実施形態では、フォトダイオードチップとトランジスタアレイチップとは、リングゲート構造を介して通信し得る。リングゲート構造は、フォトダイオードチップ上に形成され得、（導電性ワイヤのような）チップ間接続は、トランジスタアレイチップと接続するために垂直方向に延び得る。この例では、フォトダイオードチップ及びトランジスタアレイチップは各々、チップ間接続を介して１つに接続された１つ以上のショットキー接触を含み得る。ショットキー接触の各々は、漏洩電流を低減するために、トリプルウェル構造で形成され得る。例えば、各接触は、接触とは反対のドープ材を有するウェルにより取り囲まれ得る（例えば、ｎ型ドープ接触は、ｐ型ドープウェルにより取り囲まれ得る）。ショットキー接触により、フォトダイオードチップとトランジスタアレイチップとの間のチップ間接続をピニングすることが可能になり、それにより、フォトダイオードの空乏電圧及び電荷蓄積量を制御することができる。更に、順方向バイアスがかかっている間、画像センサの活性区域のサイズ及びドーピングが、活性領域を完全に空乏させるために必要なバイアスについて最適化され得るので、ショットキー接触は完全に空乏され得る。換言すると、フォトダイオードからの予想電荷転送に対応するようにド−ピンング量及びドーピング区域が決定され得る。フォトダイオードチップとトランジスタアレイチップとの間の接触のド−ピンングタイプは、画像センサの望ましいピクセルアーキテクチャに基づいて変わり得る。
別の例では、転送ゲートを形成し、それと通信するノードのドーピング濃度、ド−ピンング深さ及びノード活性面積は、電荷転送ノードがリセットと転送後との間に実質的に同一の状態を有するように制御され得る。例えば、画像センサは、電荷蓄積ノードを形成するシャロードープ領域を含むことができ、その領域では、ドーピング濃度が比較的高くなり得る。換言すると、シャロードープ領域の各々は、高度にドープされ得るが、厚さ又は深さが薄くなり得る。サイズは小さいがドーピング濃度が高いと、電荷を蓄積ノードから完全に転送することが可能になり、捕獲画像内のノイズ及びエラーを低減することができる。
いくつかの実施形態では、画像センサの各ノードのピニング電位（pinning potential）は、フォトダイオードから浮遊拡散ノードに向かって増大し得る。換言すると、各ノードのドーピング濃度が、フォトダイオードから浮遊拡散ノードに向かって増大し得る。これらの実施形態では、電圧空乏レベルは、フォトダイオードから浮遊拡散ノードに向かって増大し、それにより、フォトダイオードから（電荷が最後に読み出され得る）浮遊拡散ノードまでの間で電荷をより簡単に転送することが可能になり得る。
いくつかの実施形態では、積層型画像センサはまた、より小さいピクセルサイズのグローバルシャッターを提供し得る。これが可能な理由は、フォトダイオードの露光区域の上方に、フォトダイオードからの電荷を蓄積する蓄積ノードが配置でき、したがって、画像センサに追加の構成要素が含まれるにもかかわらずフォトダイオードの区域のサイズは維持されるためである。更に、いくつかのグローバルシャッター動作では、ピクセルを動作させるために追加のトランジスタが必要とされることがある。例えば、蓄積ゲートは、蓄積ノードへの電荷の出入りを制御する１つ以上のトランジスタを含み得る。これらの実施形態では、画像センサにより、フォトダイオードの上方にこれらの追加のトランジスタを配置することが可能になり、したがって、フォトダイオードについて可能な第１のチップの表面積又はスペースは低減されない。
更に、積層型画像センサは、（グローバルシャッターを実装するために使用され得る）蓄積構成要素を光学的及び／又は電気的に絶縁するために使用され得る１つ以上のシールドを含むことができる。例えば、画像センサの裏面を照明することができ、トランジスタアレイチップ上に蓄積構成要素を配置することができ、フォトダイオードチップとトランジスタアレイチップとの間に金属シールドを配置することができる。この例では、蓄積構成要素又は蓄積ノードは、フォトダイオードに露光する光源から光学的に絶縁され得、それにより、蓄積構成要素が光に曝露していることに起因して、画像センサにより捕獲された画像に導入され得るアーチファクトを低減することができる。金属シールドは、光汚染（例えば、集積中にフォトダイオードが捕獲しない光）が蓄積ノードに入り、そこに蓄積されたデータを破損することを防止することができる。これにより、集積後にフォトダイオードチップ内で反射する光又はフォトダイオードチップに入射する光に起因するエラーを低減することができる。
他の実施形態では、画像センサは、隣接ピクセルにより共有され得る１つ以上の構成要素を含み得る。例えば、ピクセル群により、１つ以上の蓄積ノード又はトランジスタが共有され得る。この例を引き続き参照すると、グローバルシャッター実装形態において、ピクセル群内の共有ピクセルの各々の電荷は、蓄積ノードに逐次転送され得、各ピクセル群（例えば、ピクセルセル）は、包括的にアクセスされ得る。別の例として、弱光中などに最大信号を生成するために、選択ピクセルセル内のピクセルが１つにサミングされ（summed）得る。
共有ピクセルアーキテクチャを含むいくつかの実施形態では、ピクセルのセルの電荷は、いくつかのピクセルの電荷を他のピクセルと共有することにより再平衡化され得る。例えば、ピクセルセル内の選択ピクセルはリセットされ得、セル内の他のピクセルのフォトダイオードに蓄積された電荷は、リセットされた１つ以上のピクセルに（少なくとも部分的に）分散され得る。ピクセル間で電荷を再平衡化することにより、カメラ内の開口制御を必要とすることなく画像センサの感度を動的に調整することが可能になり得る。
また、本開示は、画像センサを製造する方法の例を含み得る。垂直転送ゲートを含む実施形態において、積層型画像センサは、いくつかの事例では、チップの各々が実質的に同一のダイサイズを有することができ、かつ、ウェハレベルで積層することができるように製造され得る。ウェハレベルでチップを積層することにより、従来の画像センサと比較して全体的なダイ／モジュールサイズを低減することができるだけでなく、ピクセル／センサ機能を向上させることができる。更に、画像センサの特定の機能、例えば、フォトダイオード及びトランジスタ論理は個別のチップに分離され得るので、各チップは、特定の機能について最適化され得る。
いくつかの実施形態において、画像センサは、ピクセル信号を最適化するために又は向上させるために、照明条件及び他の動作条件に基づいて変換利得を変動させるように構成され得る。例えば、フォトダイオードは、トランジスタアレイから離隔しているので、各ピクセルについて利用可能なシリコン量が増大し、それにより、更なる構成要素の使用が可能になる。いくつかの事例では、異なる浮遊拡散ノードは、ピクセル電荷レベルに基づいて（例えば、多重化プロセスにより）選択され得、あるいは、浮遊拡散区域は、変換利得制御ゲートを介してキャパシタ又は同様の構成要素に接続され得る。
詳細な説明
次に各図を参照して、画像センサ及び画像センサを組み込むための例示的な電子装置についてより詳細に記載する。図１Ａは、画像センサを含む電子装置１００の正面図である。図１Ｂは、電子装置１００の背面図である。電子装置１００は、第１のカメラ１０２と、第２のカメラ１０４と、筐体１０６、ディスプレイ１１０と、入出力ボタン１０８とを含むことができる。電子装置１００は、限定はしないが、コンピュータ、ラップトップ、タブレット、スマートフォン、デジタルカメラ、プリンタ、スキャナ、複写機などのような、実質的に任意のタイプの電子装置又はコンピューティング装置であり得る。電子装置１００はまた、コンピューティング装置又は電子装置に典型的な、限定はしないが１つ以上のプロセッサ、メモリ構成要素、ネットワークインターフェースなどのような１つ以上の内部構成要素（図示せず）を含むことができる。
図１に示すように、筐体１０６は、電子装置１００の外側表面若しくは部分外側表面、及び内部構成要素の保護ケースを形成することができ、ディスプレイ１１０を少なくとも部分的に取り囲むことができる。筐体１０６は、前面部品及び背面部品のような、１つに動作可能に接続された１つ以上の構成要素で形成され得る、あるいは、ディスプレイ１１０に動作可能に接続された単一部品で形成され得る。
（スイッチ、ボタン、容量センサ又は他の入力機構であり得る）入力部材１０８は、ユーザが電子装置１００と相互作用することを可能にする。例えば、入力部材１０８は、ボリュームを変更する、ホームスクリーンに戻るなどのためのボタン又はスイッチであり得る。電子装置１００は、１つ以上の入力部材１０８及び／又は出力部材を含むことができ、各部材は、単一の入力若しくは出力機能、又は複数の入出力機能を有することができる。
電子装置１００に、ディスプレイ１１０を動作可能に接続する、又は通信可能に結合することができる。ディスプレイ１１０は、電子装置１００に視覚出力を提供することができ、及び／又は電子装置１００へのユーザ入力を受け取るために機能することができる。例えば、ディスプレイ１１０は、１つ以上のユーザ入力を検出することができるマルチタッチ容量感知スクリーンであり得る。
電子装置１００はまた、複数の内部構成要素を含むことができる。図２は、電子装置１００の単純化されたブロック図である。電子装置１００はまた、１つ以上のプロセッサ１１４、ストレージ又はメモリ構成要素１１６、入出力インターフェース１１８、電源１２０、並びに１つ以上のセンサ１２２をも含むことができ、以下に各々について論じる。
プロセッサ１１４は、電子装置１００の動作を制御することができる。プロセッサ１１４は、直接的あるいは間接的に、電子装置１００の構成要素の実質的に全てと通信し得る。例えば、１つ以上のシステムバス１２４又は他の通信機構は、プロセッサ１１４、カメラ１０２及び１０４、ディスプレイ１１０、入力部材１０８、センサ１２２などの間の通信を提供することができる。プロセッサ１１４は、命令を処理、受信及び／又は送信の任意の電子装置ケーブルでもよい。例えば、プロセッサ１１４は、マイクロプロセッサ又はマイクロコンピュータであり得る。本明細書に記載する場合、用語「プロセッサ」とは、単一のプロセッサ若しくは処理ユニット、複数のプロセッサ若しくは複数の処理ユニット、又は他の適切に構成されたコンピューティング要素を包含することが意図するものである。
メモリ１１６は、電子装置１００により利用され得る電子データを記憶することができる。例えば、メモリ１１６は、様々なアプリケーションに対応する電気的データ又はコンテンツ、例えば、オーディオファイル、ビデオファイル、文書ファイルなどを記憶することができる。メモリ１１６は、例えば、不揮発性記憶装置、磁気記憶媒体、光記憶媒体、光磁気記憶媒体、リードオンリーメモリ、ランダムアクセスメモリ、消去可能なプログラマブルメモリ、又はフラッシュメモリであり得る。
入出力インターフェース１１８は、ユーザ又は１つ以上の他の電子装置からデータを受け取ることができる。更に、入出力インターフェース１１８は、ユーザ又は他の電子装置へのデータ伝送を容易にすることができる。例えば、電子装置１００が電話である実施形態では、入出力インターフェース１１８は、ネットワークからデータを受信するために使用され得、あるいは（インターネット、ＷｉＦｉ（登録商標）、Ｂｌｕｅｔｏｏｔｈ（登録商標）及びＥｔｈｅｒｎｅｔ（登録商標）がいくつかの例である）ワイヤレス接続又はワイヤード接続を介して、電子信号を送信又は伝送するために使用され得る。いくつかの実施形態において、入出力インターフェース１１８は、複数のネットワーク又は通信機構をサポートすることができる。例えば、ネットワーク／通信インターフェース１１８は、ＷｉＦｉ又は他のネットワークからデータを同時に受信しながら、Ｂｌｕｅｔｏｏｔｈネットワーク上で信号を他の装置に転送するために、別の装置とペアリングすることができる。
電源１２０は、電子装置１００にエネルギーを供給することが可能な実質的に任意の装置であり得る。例えば、電源１２０は、バッテリ−、壁コンセントなどの別の電源に電子装置１００を接続するように構成され得る接続ケーブルなどであり得る。
センサ１２２は、実質的に任意のタイプのセンサを含むことができる。例えば、電子装置１００は、１つ以上のオーディオセンサ（例えば、マイクロホン）、光センサ（例えば、周囲光センサ）、ジャイロスコープ、加速度計などを含み得る。センサ１２２は、電子装置１００の機能を向上又は変更するために使用され得るプロセッサ１１４にデータを提供するために使用され得る。
図１Ａ及び図１Ｂを再び参照すると、電子装置１００はまた、１つ以上のカメラ１０２及び１０４と、任意選択的に、カメラ用のフラッシュ１１２又は光源を含むことができる。図３は、図１Ａの線３−３に沿った１つのカメラ１０２の単純化された断面図である。図３は第１のカメラ１０２を示しているが、第２のカメラ１０４は、第１のカメラ１０２と実質的に同様であり得ることに留意されたい。いくつかの実施形態では、１つのカメラは、ローリングシャッター構成型画像センサを含むことができ、１つのカメラは、グローバルシャッター構成型画像センサを含み得る。他の例では、一方のカメラは、もう一方のカメラの画像センサよりも解像度が高い画像センサを有することができる。図３を参照すると、カメラ１０２及び１０４は、画像センサ１３０と光通信するレンズ１２６を含むことができる。レンズ１２６は、筐体１０６に動作可能に接続され、かつ、画像センサ１３０の上方に配置され得る。レンズ１２６は、その視野内の光１２８を、画像センサ１３０のフォトダイオード層（以下により詳細に論じる）に向ける又は伝達することができる。
基板１３２又は他の支持構造体によって、レンズ１２６の下に画像センサ１３０を支持することができる。画像センサ１３０は、光１２８を、捕獲されたシーンからの光を表し得る電気信号に変換することができる。換言すると、画像センサ１３０は、レンズ１２６を介して光学的に伝達された光１２８を捕獲して電気信号にする。
画像センサアーキテクチャ
次に、画像センサ１３０の例示的なアーキテクチャについてより詳細に論じる。図４Ａは、画像センサ１３０のアーキテクチャの単純化された図である。図４Ｂは、図４Ａのピクセルアーキテクチャのピクセルの拡大図である。図５は、図４Ａのピクセルの単純化された概略図である。図４Ａ〜図５を参照すると、画像センサは、画像処理構成要素１５０と、ピクセルアーキテクチャ１３４又はピクセルアレイとを含むことができる。このアーキテクチャは、１つ以上のピクセル１３６及び／又はピクセルセル１３８のグループ（例えば、ベイヤーピクセル又はピクセルの他のセットを形成するために１つにグループ化されたピクセル１３６のグループ）を画定する。ピクセルアーキテクチャ１３４は、１つ以上の列出力線１４６を介して列選択１４０と通信し、かつ、１つ以上の行出力線１４８を介して行選択１４４と通信することができる。
行選択１４４及び／又は列選択１４０は、画像プロセッサ１４２と通信することができる。画像プロセッサ１４２は、ピクセル１３６からのデータを処理し、電子装置１００のプロセッサ１１４及び／又は他の構成要素にそのデータを提供することができる。いくつかの実施形態では、画像プロセッサ１４２は、プロセッサ１１４に組み込んでも、又はプロセッサ１１４とは別個としてもよいことに留意されたい。行選択１４４は、特定のピクセル１３６又は特定の行上の全てのピクセル１３６のようなピクセル群を選択的に活性化することができる。列選択１４０は、選択ピクセル１３６又はピクセル１３６のグループ（例えば、特定の列の全てのピクセル）から出力されたデータを選択的に受け取ることができる。
図５を参照すると、各ピクセル１３６は、トランジスタアレイ１５２若しくは制御回路、及びフォトダイオード１５４を含むことができる。フォトダイオード１５４は、そこを通って伝達される光を受光するために、レンズ１２６と光通信することができる。フォトダイオード１５４は、光を吸収し、吸収した光を電気信号に変換することができる。フォトダイオード１５４は、電子ベースのフォトダイオードであっても、ホールベースのフォトダイオードであってもよい。更に、本明細書で使用される用語「フォトダイオード」とは、フォトゲート又は他の光子感知領域など、実質的に任意のタイプの光子検出構成要素又は光検出構成要素を包含することを意図するものである。フォトダイオード１５４は、転送ゲート１５８に結合され、転送ゲート１５８は、フォトダイオード１５４をピクセル１３６の残りの制御回路１５２に選択的に接続する。
転送ゲート１５８は、リセットゲート１５６及びソースフォロワ（ＳＦ）ゲート１６０に結合される。リセットゲート１６２及びＳＦゲート１６０は、２つのゲートを基準電圧源（Ｖｄｄ）１６６に接続する基準電圧ノード１６４に結合される。行選択ゲート１６２は、ピクセル１３６の行出力線１４８に結合される。転送ゲート１５８とリセットゲート１５６とＳＦゲート１６０との間に、電荷蓄積構成要素１６８を含む浮遊拡散ノード１６３を結合することができる。制御回路１５２（又はトランジスタアレイ）は、図５に示したものの他に追加のゲートを含むことができる。例えば、アンチブルーミングゲートは、フォトダイオードから飽和レベルを超えた電荷をドレインするためにフォトダイオード１５４と通信し得る。
一般に、動作中、写真を撮るためにユーザによってカメラ１０２及び１０４のうちの１つが作動された時には、リセットゲート１５６及び転送ゲート１５８に基準電圧１６６が印加される。転送ゲート１５８が開くと、フォトダイオード１５４内の電荷がドレインされ、フォトダイオードが空乏する（deplete）。いくつかの実施形態では、カメラ１０２及び１０４は、レンズ１２６を覆うシャッターを含まないことがあり、画像センサ１３０は、常に光に曝露され得る。これらの実施形態では、望ましい画像を捕獲する前に、フォトダイオード１５４をリセット又は空乏させる必要があり得る。フォトダイオード１５４からの電荷が空乏すると、転送ゲート１５８及びリセットゲート１５６がターンオフされ、フォトダイオード１５４を絶縁することができる。次いで、フォトダイオード１５４は、集積並びにレンズ１２６から画像センサ１３０に伝達された光１２８の集光を開始することができる。フォトダイオード１５４は、光を受光するにつれて電荷を収集し始める（例えば、光からの電子を受け取るにつれて、空乏領域が減少する）。しかしながら、制御回路１５０及び他のゲートへの（フォトダイオード１５４を接続する）転送ゲート１５８がオフであるので、フォトダイオード１５４内の電荷は、フォトダイオード１５４のウェル内に残ることができる。
集積が完了し、フォトダイオード１５４がレンズ１２６からの光１２８を集光し終わると、リセットゲート１５２をターンオンして浮遊拡散ノード１６３をリセットすることができる。浮遊拡散１６３のリセット後、リセットゲート１５６をターンオフし、転送ゲート１５８をターンオンすることができる。次いで、フォトダイオード１５４からの電荷を浮遊拡散ノード１６３に転送し、蓄積構成要素１６８に蓄積することができる。（ここでは浮遊拡散１６３を介して）フォトダイオード１５４から電荷を読み出すために、行選択ゲート１５２及びＳＦゲート１６０を活性化することができ、ＳＦゲート１６０が浮遊拡散１６３内の電荷を増幅し、信号又は電荷は、行選択ゲート１６２を介して列出力線１４６に提供される。
ローリングシャッター動作では、異なる行のフォトダイオード１５４を異なる時点で露光することができる。したがって、シーン内の１つ以上のオブジェクトが動いている場合、第１の行及び第２の行は逐次露光されるので、第１の行は、第２の行とは異なる位置の画像を捕獲することがあり得、それにより、感知画像のモーションアーチファクトを引き起こすことがあり得る。グローバルシャッター動作では、フォトダイオード１５４からの電荷を蓄積するために、追加の蓄積ノードを付加することができる。グローバルシャッター動作では、ピクセルアーキテクチャ１３４内の各行を実質的に同じ時点でリセット及び露光することができる。各ピクセルはまた、フォトダイオード１５４から蓄積ノードに電荷を同時に転送することができ、次いで、行毎に各ピクセル１３６を読み出すことができる。
垂直転送ゲート
いくつかの実施形態では、画像センサ１３０は、転送ゲート１５８が２つのチップ間に延びた２チップ積層構造を含むピクセルアレイを含み得る。この例では、各ピクセルの構成要素は、２つの別個のチップに分割され得る。いくつかの実施形態では、画像センサは、積層構造内に、第３のチップ、論理チップを更に含み得る。図６は、画像センサのチップの分割を示す、画像センサ１３０のピクセルの概略図である。図７は、任意選択のアンチブルーミングゲートを含む、図６に示したピクセルの単純化されたブロック図である。図８は、図６の転送ゲート構造を含む画像センサ１３０の単純化された側面図である。図６〜図８を参照すると、画像センサ１３０は、フォトダイオードチップ１７０及びトランジスタアレイチップ１７２を含むことができ、２つのチップ１７０及び１７２は垂直方向に積層される。この構成では、転送ゲート１５８は、それらを１つに通信可能に結合するために２つのチップ１７０と１７２との間に垂直方向に延びることができる。
チップの各々は、上面及び下面、並びに厚さを含むことができる。いくつかの事例では、厚さの寸法は、それぞれのチップの表面又は面の寸法よりも小さくてもよい。本明細書で使用される場合、用語「垂直積層型」とは、フォトダイオードチップ、トランジスタアレイチップ及び／又は論理チップの面又は表面が互いに当接し、厚さ寸法にわたって全体的に整列するように、トランジスタアレイチップ及び／又は論理チップが積層され得る実施形態を包含することを意図するものである。
いくつかの実施形態では、フォトダイオードチップ１７０は、フォトダイオード１５４と、任意選択的にアンチブルーミングゲート１７８とを含むことができ、トランジスタアレイチップ１７２は、制御回路１５０又はトランジスタアレイを含むことができる。転送ゲート１５８は、フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間の接続により画定され得る。いくつかの実施形態では、転送ゲート１５８のドレイン又は電荷蓄積ノード（即ち、浮遊拡散ノード１６３に接続するゲートの端部）は、トランジスタアレイチップ１７２上に配置され得る。これにより、フォトダイオードチップ１７０上のより多くのスペースを各ピクセルのフォトダイオード専用にすることが可能になる。したがって、画像センサ１３０の表面積をその後に増大せせることなく、フォトダイオード１５４の数及び／又はそれらのウェルサイズを増大させることができる。更に、後でより詳細に論じるように、２つのチップ１７０及び１７２は、それらの専門機能に照らして製造され得、例えば、フォトダイオードチップ１７０は、フォトダイオード機能の性能を高めるように製造され得、それにより、チップの所望の性能についてチップを最適化することが可能になり得る。
画像センサ１３０の、特に転送ゲート１５８の単純化された構造を図９Ａに示す。ピクセルセル１３８の単純化された構造を図９Ｂに示す。図９Ａ及び図９Ｂを参照すると、転送ゲート１５８は、（シリコン基板を含み得る）フォトダイオードチップ１７０から延びることができる。転送ゲート１５８は、酸化物層１８２（例えば、シリコン酸化物）及びポリシリコン層１８４によって取り囲まれ得る半導体転送チャネル１８０を含むことができる。図１０は、図９Ａの線１０−１０に沿った転送ゲート１５８の断面図である。図１０に示すように、転送チャネル１８０は、酸化物層１８２により取り囲まれ得、酸化物層１８２は、ポリシリコン層１８４により（少なくとも部分的に）取り囲まれ得る。
図９Ａ〜図１０を参照すると、金属層１８６は、転送チャネル１８０をトランジスタアレイチップ１７２に接続することができる。金属層１８６は、各ピクセルの接続間に配置された、１つ以上のアイソレーション１８１（図９Ｂを参照）又は絶縁バリアを含むことができる。アイソレーション１８１は、１つのフォトダイオード１５４からの信号が、トランジスタへの転送中に、意図せずに転送されないこと、又は隣接するフォトダイオードからの信号と合成されないことを保証するのに役立ち得る。
半導体転送チャネル１８０の上部は、その上部に配置されたドレイン領域１８３を含むことができる。この実施形態では、半導体転送チャネル１８０はｐ型ドープされ得、ドレイン領域１８３はｎ型ドープされ得るが、他のバリエーションも想定される。引き続き図９Ａを参照すると、フォトダイオード１５４とポリシリコン層１８４との間に下部酸化物層１８５を配置することができる。この実施形態では、下部酸化物層１８５とフォトダイオード１５４との間にベースベースドープ領域１８７が配置され得る。
転送ゲート１５８が活性化される、例えば、ターンオンされると、金属層１８６は、フォトダイオード１５４から転送チャネル１８０を介した電子の流れを助長することができる。フォトダイオード１５４を形成するシリコンベースは、転送ゲート１５８のソースを形成し、シリコン転送チャネル１８０が電子のチャネル又は経路として作用し、かつ、ドレイン領域１８３は、転送ゲート１５８のドレインを形成する。この構造により、（チャネルと金属１８６との接触を介して）フォトダイオードからトランジスタアレイ１７２に電子を伝達することが可能になる。
転送ゲート１５８の構造は、選択エピタキシ（ＥＰＩ）プロセスにより形成され得る。例えば、ゲート酸化物層１８２は、ＥＰＩの熱酸化により形成され得る。この例では、ＥＰＩドーピング又はイオン注入を調整することによって、転送ゲート１５８の閾値電圧を変化させることができる。他の実施形態では、転送ゲート１５８は、他のプロセスにより形成され得る。一例として、アモルファス又はポリシリコンは、転送チャネル１８０を形成することができ、並びに／あるいは、ポリシリコン層１８２は、金属材料又は限定はしないがアモルファスシリコン、タンタル若しくはタングステンのような他の半導体材料により形成され得る。フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間のシリコン貫通電極（ＴＳＶ）の代わりに、フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間の金属接触を使用してもよい。ＴＳＶを必要としない接続を使用することによって、フォトダイオードアレイ１７０の基板（例えば、シリコン）がＴＳＶの追加サイズを収容するのに十分な大きさでなくてもよいので、より小さいサイズのピクセルアーキテクチャを作成するために画像センサ１３０を使用することができる。換言すると、実質的に、フォトダイオードチップ１７０上の全てのスペースを使用して光を集光することができる。いくつかの実施形態では、垂直転送ゲートの代わりに又はそれに加えて、１つ以上のＴＳＶを使用してもよいことに留意されたい。
図８及び図９Ｂを再び参照すると、いくつかの実施形態では、フォトダイオードアレイチップ１７０は、その中に画定される各ピクセル１３６のための複数のフォトダイオードを含むことができる。例えば、フォトダイオードチップ１７０を形成する基板は、各ピクセル１３６のフォトダイオード１５４間にピクセルセパレータ１８８のインプラントを含むことができる。ピクセルセパレータ１８８は、隣接するピクセルウェルから各ピクセルウェルを離隔することができ、各フォトダイオード１５４の区域を画定することができる。一例として、ピクセルセパレータ１８８は、シリコンのインプラントであり得る。これらの実施形態では、各ピクセル１３６の転送ゲート１５８は、フォトダイオードチップ１７０の上面に形成され得るが、隣接する転送ゲートから、実質的に離隔材料１８８の長さに等しい距離だけ離隔され得る。各フォトダイオード１５４について、フォトダイオードチップ１７０は、別個の垂直転送ゲート１５８を介したトランジスタアレイチップ１７０へのチップ間接続を含むことができる。例えば、２つのチップ１７０と１７２との間の接続の数は、ピクセルの数により決定され得る。即ち、フォトダイオード１５４毎に、フォトダイオードチップ及びトランジスタアレイは、各フォトダイオード１５４によって感知されたデータのための通信経路又は相互接続を含むことができる。ピクセル毎に制御回路への接続を提供するためにシリコン貫通電極を使用することは困難で、かつ、画像センサのサイズを増大させる必要が生じる。垂直転送ゲートを用いると、各ピクセルは、制御回路への個別の接続を有することができる。しかしながら、他の実施形態（図１６Ａを参照）では、ピクセルのセットの回路が共有され得るので、チップ間接続の数を低減することができる。
図８〜図１０に示す画像センサ１３０の構造は、光子感知区域を増大させることができる。これは、光に曝露される画像センサ１３０の表面区域がフォトダイオード１５４のみを含み得、１つ以上の蓄積ノード又はスイッチングトランジスタのような追加の制御回路を必要としなくてもよいからである。したがって、集光のために露光表面が最大化され得る一方で、制御回路は、集光区域の後ろに配置され得る。これにより、ピクセルアーキテクチャ１３４は、従来のピクセルと実質的に同一の露出面積を有するが、増大した数のピクセル１３６を含むことが可能になり得る。これにより、同一の表面積を有する従来のピクセルと比較して感度及び解像度を増大させることができる。それに加えて、又は代替として、フォトダイオードチップ上に配置することができるピクセルの数を低減することなく、飽和レベルに達する前により多くの光を受光するために、各フォトダイオード１５４のウェルサイズを増大させることができる。
いくつかの実施形態では、フォトダイオードチップ１７０を裏面から照明することができ、即ち、フォトダイオードチップ１７０の下部は、レンズ１２６と光通信し得る。裏面照射は、転送ゲート１５８又はトランジスタアレイの構成要素により遮断することなく、フォトダイオード１５４を含むフォトダイオードチップ１７０の裏面全体を光に曝露させることを可能にし得る。
いくつかの実施形態では、画像センサ１３０は更に、グローバルシャッターモード用に構成され得る。図１１は、蓄積ゲートを含む、フォトダイオードチップ１７０及びトランジスタアレイ１７２のチップの単純化された図である。図１１を参照すると、各ピクセル１３６は、蓄積ノード１９２を画定する蓄積ゲート１９０を含むことができる。蓄積ゲート１９０は、グローバルシャッター動作を可能にするために、フォトダイオード１５４からの電荷を蓄積ノード１９２の領域に蓄積することができる。例えば、グローバルシャッター動作において、画像センサ１３０のピクセル１３６の各々は、同時に電荷集積を開始することができる。集積期間中、フォトダイオード１５４の各々は、各フォトダイオード１５４に直面するレンズ１２６を介して伝達された光に対応する電荷を蓄積することができる。集積後、蓄積ゲート１９０を活性化することができ、フォトダイオード１５４からの電荷を（いくつかの実施形態では、蓄積ゲート１９０の下方にｎ型ドープ領域として形成され得る）蓄積ノード１９２に伝達することができる。特定のピクセル１３６を読み出す準備がととのうまで、フォトダイオード１５４からのデータを蓄積ノード１９２に保持することができる。
ピクセル１３６を読み出す準備がととのった時、転送ゲート１５８を活性化して、蓄積ノード１９２からの電荷を浮遊拡散ノード１６３に転送することができる。データが浮遊拡散１６３に蓄積されると、図６に関して上述したのと実質的に同じ様式で、ピクセル１３６を動作させることができ、即ち、あらゆるピクセルを逐次読み出すことができる。グローバルシャッター動作中、全てのピクセル１３６は、実質的に同時に光を捕獲することができ、それにより、オブジェクトが動いていることに起因する画像のアーチファクトを減少させることができる。例えば、各ピクセルが逐次集積され読み出されるローリングシャッター動作中、第１のピクセルの行集積と最終行の集積との間でオブジェクトが動いた場合、画像の線がぼやける又は歪むことがある。図１１の画像センサ１３０では、ピクセルは、同時に光を捕獲し、次いで、その光が蓄積され、それにより、ピクセルを逐次読み出すが、光を同時に捕獲することが可能になる。
垂直積層型ピクセル構造は、画像センサ１３０が、解像度を大幅に低減させる必要なくグローバルシャッターモードを実装することを可能し得ることに留意されたい。例えば、グローバルシャッターモードを有する従来の画像センサは、グローバルシャッター動作のための追加のトランジスタ及び蓄積ノードを収容するために各ピクセルのサイズを増大させる必要があり得るので、少数のピクセルを使用しなければならないことがある。ピクセルサイズが増大した結果、特定の画像センサの基板にフィットするピクセルの数が低減され得る。逆に、図１１の画像センサ１３０は、フォトダイオードのスペースを犠牲にすることなく、各ピクセル１３６における蓄積ノード１９２を可能にすることができる。これは、転送ゲート１５８が垂直方向に形成されており、フォトダイオードチップ１７０上のスペースを必要としなくてもよいからである。したがって、画像センサ１３０を使用して、同一の露光表面積を有する従来の画像センサと比較してピクセル解像度を低減させる必要なく、動いているオブジェクトを捕獲することができる。
共有ピクセルアーキテクチャ
いくつかの実施形態では、各ピクセルの１つ以上の構成要素が、ピクセルの群又はセルで共有され得る。積層型チップ構成を使用すると、特に、上記に示した垂直転送ゲート構造は、フォトダイオードチップとトランジスタアレイチップとの間に小さいピッチのチップ間接続を必要とすることができる。例えば、ピクセルサイズが小さい事例では、２μｍ未満のチップ間接続が必要とされ得る。しかしながら、ピクセル群に１つ以上の構成要素を共有させることにより、チップ間接続の数を低減することができ、それにより、各チップ間接続のサイズを増大させることが可能になり得る。例えば、ピクセルトランジスタ共有（例えば、ソースフォロワゲート、リセットゲート及び／又は行選択ゲートのうちの１つ以上を共有すること）は、ピクセル当たりのトランジスタの数を低減する。このようにトランジスタの数を低減すると、より小さなピクセルサイズ及び／又はピクセルビニング機能が可能になる。また、同一のチップ間接続を共有している複数のピクセルを有すると、チップ間接続の数を低減し、チップ間接続のサイズを増大させることが可能になり、それにより、チップ間接続プロセスの複雑度が低減される。画像センサは、垂直転送ゲートなしに又はなしに、これらの共有アーキテクチャを実装できること（例えば、画像センサは水平転送ゲートを含むことができる）に留意されたい。
図１２Ａは、共有制御回路を有するピクセルセルの単純化された概略図である。図１２Ｂは、図１２Ａの共有アーキテクチャを含む画像センサの単純化された断面図である。図１２Ａ及び図１２Ｂを参照すると、ピクセル群２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄは、ピクセルセル２３８を形成することができる。ピクセルセル２３８において、ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々は、赤、緑、青など、異なるカラーフィルタを含むことができる。例えば、各ピクセルセル２３８は、ベイヤーピクセルアレイを形成し得る。他の実施形態では、ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々は、同一のカラーフィルタを有しても、カラーフィルタを有さなくてもよく、あるいは、ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々を異なるものにさせてもよい。図１２Ａ及び図１２Ｂに示した実施形態では、ピクセルセル２３８内のピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々は、制御回路２５２又はトランジスタアレイを共有することができる。例えば、各フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄは、１つ以上の活性化又はトリガートランジスタ２５８ａ、２５８ｂ、２５８ｃ及び２５８ｄを介して相互接続２６０に接続され得る。相互接続２６０は、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄを制御回路２５２に接続することができる。
いくつかの実施形態では、各トリガー転送ゲート２５８ａ、２５８ｂ、２５８ｃ及び２５８ｄは、相互接続２６０と通信し得る。この例では、各転送ゲートのドレイン２５７は、トランジスタアレイチップ１７２と通信し得る。代替的には、転送ゲートの各々は、フォトダイオードチップ１７０上の特定のノードにおいて相互接続され得、あるいは通信し得、単一の垂直転送ゲートは、フォトダイオードチップ１７０とトランジスタアレイチップ１７２とを通信可能に接続するように延び得る。最大解像度の場合、各ピクセルは、（図９Ａ〜図１０に示された垂直転送ゲート又は水平転送ゲートのいずれかであり得る）転送ゲート１５８自体を有し得る。いくつかの実施形態において、転送ゲートは、相互接続２６０と通信し得、４つのピクセル全てと通信し得る。換言すると、転送ゲートは、ピクセル回路の複雑度を低減するために、４つ以上のピクセルからトランジスタアレイに信号を転送することができる。
図１２Ａを参照すると、トランジスタアレイ２７２上の制御回路２５２は、リセットゲート１５６、ＳＦゲート１６０及び行選択ゲート１６２に加えて、第２の転送トランジスタ２６２を含むことができる。第２の転送ゲート２６２は、各フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄからの電荷又はデータを、浮遊拡散ノード１６３、ＳＦゲート１６０及び行選択ゲート１６２に通信することができる。
図１２Ａ及び図１２Ｂを参照すると、動作中、レンズ１２６は、画像センサ１３０上に、詳細には、ピクセルチップ１７０のフォトダイオードダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄ上に光を向けることができる。フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄは、次に、電荷を蓄積することができる。電荷が蓄積すると、又は、設定集積時間後に、各ピクセル２３６ａ〜２３６ｂのトリガー転送ゲート２５８ａ、２５８ｂ、２５８ｃ及び２５８ｄを選択的に活性化することができる。例えば、第１のトリガーゲート２５８ａが選択的に活性化され得る（例えば、活性化電圧がゲート２５８ａに印加され得る）一方で、残りのピクセル２３６ｂ、２３６ｃ及び２３６ｄの他のトリガーゲート２５８ｂ、２５８ｃ及び２５８ｄは非活性化又はオフされたままである。この構成では、第１のフォトダイオード２５４ａは、（第２の転送トランジスタ２６２を活性化した時に）浮遊拡散ノード１６３に通信可能に結合される。次いで、浮遊拡散１６３は、電荷をＳＦ １６０及び行選択１６２に選択的に提供することができる。第１のピクセル２３６ａから電荷が読み出されると、他のトリガートランジスタをオフにしたまま、第１のトリガートランジスタ２５８ａを選択解除又は非活性化することができ、第２のトリガートランジスタ２５８ｂを活性化することができる。画像センサ１３０は、ピクセルセル２３８内のピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々が読み出されるまで、対応するトリガートランジスタを活性化することによって各ピクセルの読み出しを継続することができる。いくつかの実施形態では、ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄの各々は、フォトダイオードチップ１７０上に１つ以上のストレージノード又は蓄積ゲートを含むことができることに留意されたい。これらの実装形態において、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄから電荷は蓄積ノードに転送され得、蓄積ノードは、トリガートランジスタが活性化されるまで電荷を保持することができる。
図１２Ａ及び図１２Ｂの共有アーキテクチャでは、従来の画像センサと比較して、選択ピクセルセル２３８に必要なトランジスタの数を低減することができる。これにより、従来の画像センサと比較して、図１２Ａ及び図１２Ｂの画像センサの費用及び／又は複雑度を下げることができる。いくつかの実施形態では、ピクセルの転送ゲートの各々は、金属相互接続層に接続され得る。代替的には、他の実施形態では、複数の転送ゲートがピクセルチップ１７０において１つに相互接続され得、単一の垂直転送ゲートがトランジスタアレイチップと相互接続され得る。
デュアルモード−カラー及びモノクロ
いくつかの実施形態では、画像センサは、２つ以上のモードを有し得る。例えば、画像センサは、モノクロモードとカラーモードとを有し得る。モノクロモードでは、ピクセルのうちの２つ以上を１つにサミングすることができ、それにより、弱光環境における画像センサの感度を向上させることができる。カラーモーでは、ピクセルの各々を個々に読み出すことができる。図１２Ｃ及び図１２Ｄは、モノクロモードの場合の画像センサの共有アーキテクチャを示す。図１２Ｃ及び図１２Ｄに示したアーキテクチャでは、画像センサの感度を向上させるために、フォトダイオードのうちの２つ以上を１つにサミングすることができる。図１２Ｃは、ローリングシャッター実装形態のサンプルアーキテクチャを示し、図１２Ｄは、グローバルシャッター実装形態のサンプルアーキテクチャを示す。
図１２Ｃを参照すると、ローリングシャッター実装形態では、各ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄは、各転送ゲート２５８ａ、２５８ｂ、２５８ｃ及び２５８ｄを同時に活性化した場合に、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄの各々からの電荷をそれぞれ浮遊拡散ノード１６３に転送し、次いで、読み出すことができるように、浮遊拡散ノード１６３を共有することができる。
図１２Ｄを参照すると、グローバルシャッター実装形では、各ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄは、転送ゲート２５８ａ、２５８ｂ、２５８ｃ及び２５８ｄとフォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄとの間に、蓄積ゲート２６１ａ、２６１ｂ、２６１ｃ及び２６１ｄを更に含むことができる。蓄積ゲート２６１ａ、２６１ｂ、２６１ｃ及び２６１ｄは、電荷が転送ゲートを介して浮遊拡散１６３に転送される前に、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄからの電荷を蓄積することができる。図１２Ｃ及び図１２Ｄに示した実施形態では、４つのピクセルそれぞれが、単一の浮遊拡散ノードを共有することができる。ただし、他の実施形態では、より少数の又はより多くのピクセルが浮遊拡散ノードを共有することも、あるいは一緒に共有されることもある。代替的には、本明細書（例えば、図１２Ａ〜図１７Ｂ）に開示した共有アーキテクチャは、モノクロモードを実装するために使用することができ、及び／又はピクセルのうちの１つ以上からの電荷を共有することができることに留意されたい。更に、以下の実施形態は、モノクロモードへの応答について論じられるが、いくつかの実施形態では、画像センサは、共有ピクセルのサブセットを含むことができ、各サブセットが同一のカラーフィルタを有し、それにより、色情報が失われないことがある。
図１２Ｅは、デュアルモード画像センサ又はモノクロモード画像センサを動作させる方法を示すフローチャートである。方法３０１は、動作３０５から開始することができ、画像センサ１３０又は周囲光センサ又は他のセンサは、照明条件を感知することができる。例えば、画像センサ１３０は、撮影されるオブジェクトの照明条件を判定するために解析され得るテスト画像を捕獲することができる。テスト画像が捕獲されると、あるいは照明条件が感知されると、方法３０１は動作３０７に進むことができる。動作３０７において、プロセッサ１１４は、光が非常に弱い光であるかを判定するためにテスト画像（又は１つ以上のピクセルからの信号）を解析することができる。例えば、装置１００は、弱光モードが活性化され得る低閾値を判定するための設定を含み得る。代替的には、ユーザは、光が「弱光」モードを活性化するのに十分に低いかを判定するために、テスト画像を解析することができる。
光が十分に低いと判定された場合、方法３０１は動作３０９に進むことができる。動作３０９では、画像センサ１３０をモノクロモード又は弱光モードに切り替えることができる。例えば、動作３０９中、２つ以上のピクセル群は、共通の浮遊拡散ノード１６３を共有するために通信可能に結合され得る（あるいは、ピクセルが１つにサミングされ得る）。例えば、１つ以上のピクセルを１つにサミングすることができるように、１つ以上の共有又はグループ化トランジスタ又はゲートが活性化され得る。
しかしながら、光がモノクモード又は弱光モードを活性化するのに十分には低くない場合、方法３０１は任意選択の動作３１１に進むことができる。動作３１１において、装置１００は、ユーザにオーバーライド及び、画像センサ１３０のモノクロモードへの切り替えを可能にするための選択肢を提示することができる。例えば、ディスプレイ１１０は、「モノクロモードへの切り替え」を提示することができ、弱光モードに関するプロセッサの自動解析をオーバーライドすることができる装置１００への入力をユーザが行うことを可能にする。動作３１１の後、方法３０１は動作３１５に進むことができ、プロセッサ１１４は、受け取ったユーザ入力を解析することができる。動作３１５において、プロセッサ１１４は、画像センサ１３０をモノクロモードに変更するための入力をユーザが行ったかどうかを判定することができる。
ユーザが画像センサ１３０をモノクロモードに変更しなかった場合、方法３０１は動作３２５に進むことができる。動作３２５において、画像センサ１３０は、個々に読み出され、任意選択的に１つ以上のカラーフィルタを含む別個のピクセルを用いて画像を捕獲することができる。この動作において、捕獲画像は、モノクロモードと比較して、増大した解像度及びカラーデータを有することができる。ただし、ユーザが画像センサ１３０をモノクロモードに変更するための入力を行った場合、方法３０１は動作３０９に進むことができる。
動作３０９の後、画像センサがモノクロモードに切り替わり、方法３０１は動作３１３に進むことができる。動作３１３において、画像センサ１３０は、画像を捕獲することができる。例えば、画像センサ１３０は、ピクセルアレイの集積を開始することができ、ピクセルの各々は、レンズ１２６を通して光を受光することができる。集積後、選択ピクセル群についての信号を１つにサミングすることができる。弱光時、２つ以上のピクセルからの信号が合成されるが、ピクセルが浮遊拡散ノードのフルウェルキャパシティを超えないことがある。これは、低レベルの光信号捕獲に起因して、ピクセルは（合成された場合であっても）浮遊拡散１６３の容量を超えるのに十分な光を受光しないことがあることからである。更に、モノクロモード中に捕獲された画像は、ピクセル間の「クロストーク」が解消され得るので、ノイズを低減することができた可能性がある。これは、ピクセルの各々が１つにサミングされ、したがって、１つの有色ピクセルが別のカラーピクセルよりも多くの光を受光することに起因するカラーノイズは、ピクセルが１つにサミングされた時には無効化され得るからである。
ピクセルを１つにサミングすることにより、ピクセルアレイ１３４上に配置され得るあらゆるカラーフィルタを変更又は除去することなく、モノクロモードを活性化することが可能になり得ることに留意されたい。例えば、ピクセルの各々はカラーフィルタを含み得るが、１つにサミングされた時には、画像センサ１３０は、グレースケール又はモノクロである画像を捕獲することができる。弱光中に画像センサの感度を高めることが可能になることに加えて、モノクロオプションは、ユーザが画像センサを変更又は修正する必要なく白黒画像又はグレースケール画像を捕獲するオプションをユーザに提供することができる。更に、モノクロモードは、画像の捕獲後にカラーデータを除去することなく、白黒画像を直接捕獲するために実装され得る。
動作３１３の後、方法３０１は動作３１７に進むことができる。動作３１７において、プロセッサ１１４は、捕獲画像の色情報が望ましいかどうかを判定することができる。例えば、装置は、捕獲画像中に色データを有することをユーザが望むユーザ入力を受け取ることができる。有色情報が望ましい場合、方法３０１は動作３１９に進むことができる。しかしながら、有色情報が望ましくない場合、方法３０１は、終了状態３２７に進み、終了することができる。
有色情報が望ましい場合は、方法３０１は動作３１９に進むことができる。動作３１９において、画像センサ１３０は、カラーモードへと切り替わることができる。カラーモードでは、一緒に共有される１つ以上のピクセル群を結合解除することができ、及び／又は、類似色を有するピクセル群のうちの１つを一緒に共有することができる。
動作３１９の後、方法３０１は動作３２１に進むことができる。動作３２１において、画像センサ１３０は、第２の画像を捕獲することができ、この画像は、捕獲されたオブジェクト又はシーンに由来する色データを含むことができる。カラー画像を捕獲すると、方法３０１は動作３２３に進むことができ、カラー画像に由来する色データをモノクロ画像に適用することができる。換言すると、カラー画像が捕獲した輝度を当初捕獲されたモノクロ画像に「ペイント」することができる。モノクロ画像は、２つ以上のピクセルの合計がカラー画像中の単一のカラー画素よりも多くの光データを生成することができるほど光が十分に弱いので、カラー画像よりも高い感度を有することができる。カラー画像に由来する色データを使用することによって、最終画像は、その上に転置されるいくつかの色データと共に高い感度を有することができる。動作３２３の後、方法３０１は、終了状態３２７に進むことができる。
共有ピクセルアーキテクチャを実装することにより、画像センサを、カラー画像とモノクロ画像の両方を提供するデュアルモードにすることが可能になる。モノクロモードを使用すると、画像センサ１３０は、弱光中に、信号対ノイズ比を最大化することができ、カラーモード中に、視認できない画像を視認可能にすることができる。このタイプのデュアルモード動作は実質的に、本明細書で論じる共有ピクセルアーキテクチャのうちのいずれかと共に実装され得、図１２Ｃ〜図１２Ｅに関してモノクロームを論じてきたが、同一又は同様の機能を実装するために、図１２Ａ及び図１３〜図１７Ｂに示したもののような他の共有アーキテクチャを使用し得ることに留意されたい。
更に、いくつかの実施形態では、１つにサミングされるピクセルは同一のカラーフィルタを有するピクセルを選択することができ、色データの損失を低減することができるに留意されたい。しかしながら、光が著しく弱い事例では、複数の色平面のピクセルを１つにサミングすること、あるいは、より多くのピクセルを１つにサミングすると、感度をより高めることができる。いくつかの事例では、図１２Ｃ及び図１２Ｄに示した方法３０１は、１つの浮遊拡散を共有することにより行われ得る。この場合、転送ゲートが活性化されると、ピクセルの各々からの電荷は、実質的に同時に浮遊拡散ノード１６３中に蓄積され得る。サミングを使用すると、ノイズを増大させることなく信号を増大させることができ、サミングは、ピクセル集積中に行われ得る。代替的には、ビニング動作が使用され得る。この動作では、ピクセルを個々に読み出すことができ、信号は、選択ピクセル群について一緒に平均化され得る。ビニングを使用すると、ノイズ比は、２の平方根ずつ増大する。ビニングを使用すると、集積後に平均化を行うことができ、それにより、ユーザが画像を閲覧し、次いで、解像度を高めるために信号を１つにサミングすることが可能になり得る。
プログラム可能な変換利得
他の実施形態では、ピクセルセル２３８は、各ピクセルについての変換利得を変えるために使用され得る複数の制御回路経路を含み得る。図１３は、複数の制御経路を含む共有ピクセルアーキテクチャの別の例の単純化された概略図である。図１３を参照すると、ピクセルグループ２３８は、複数の通信経路２８０、２８２、２８４及び２８６と選択的に通信することができる。各通信経路は、転送トランジスタ２６２ａ、２６２ｂ、２６２ｃ及び２６２ｄと、浮遊拡散２８８ａ、２８８ｂ、２８８ｃ及び２８８ｄと、リセットゲート１５６と、ＳＦゲート１６０と、行選択ゲート１６２とを含むことができる。リセットゲート１５６、ＳＦゲート１６０及び行選択ゲート１６２は、各通信経路２８０、２８２、２８４及び２８６について実質的に同一であり得る。ただし、いくつかの実施形態では、浮遊拡散ノード２８８ａ、２８８ｂ、２８８ｃ及び２８８ｄの各々は、以下でより詳細に論じるように、別様にドープされても、あるいは異なる特性を有するように構成されてもよい。
いくつかの実施形態では、浮遊拡散ノード２８８ａ、２８８ｂ、２８８ｃ及び２８８ｄは、トランジスタアレイチップ１７２のシリコン中に形成された領域であり得、他のノードから電気的に絶縁されている。浮遊拡散ノード２８８ａ、２８８ｂ、２８８ｃ及び２８８ｄは各々、容量値を有することができる。浮遊拡散ノードの各々の容量値は、各ノードの変換利得を、即ち、１電子を加えた場合のノードの電位又は電圧の変化を決定することができる。浮遊拡散ノード２８８ａ、２８８ｂ、２８８ｃ及び２８８ｄの各々あるいはそのサブセットは異なる容量値を有し得るので、この例におけるトランジスタアレイは複数の変換利得を有し得る。換言すると、通信経路２８０、２８２、２８４及び２８６の各々は、他の通信経路とは異なる変換利得を有し得る。
これらの実施形態では、通信経路２８０、２８２、２８４及び２８６は、所望の変換利得に基づいて、各ピクセルについて動的に選択され得る。換言すると、（例えば、選択転送トランジスタ２６２ａ〜２６２ｄを活性化することによって）選択された特定の通信経路２８０、２８２、２８４及び２８６は、所望の変換利得に基づいて活性化され得る。このように、浮遊拡散２８８ａ〜２８８ｄの各々の変換利得は、ピクセルのうちのいずれかについてどの通信経路を活性化するかを決定するために使用され得る。変換利得を調整すると、１つの電荷の吸収に起因した出力電圧の変化を変動させることができ、それにより、画像センサの感度、飽和速度などを変動させることができる。
更に別の実施形態では、浮遊拡散ノードは、１つ以上の浮遊拡散ノードの変換利得を調整することによって、ピクセルの各々について動的に調整され得る。図１４は、調整可能な浮遊拡散ノードを含む共有アーキテクチャを有する画像センサの単純化された概略図である。図１４を参照すると、トランジスタアレイ及び制御回路は、１つの転送トランジスタ２６２と、浮遊拡散ノード２６３と、１つ以上の変換利得調整ゲート２９０、２９２及び２９４とを含むことができる。転送ゲート２６２とＳＦ １６０との間の浮遊拡散ノード２６３に、利得調整ゲート２９０、２９２及び２９４を動作可能に接続することができる。
利得調整ゲート２９０、２９２及び２９４は、１つ以上のキャパシタに結合された１つ以上のトランジスタであり得、これらのトランジスタを選択的に活性化して、浮遊拡散ノード２６３における変換利得を変動させることができる。例えば、第１の利得調整ゲート２９０を活性化すると、浮遊拡散ノード２６３の容量値が変動し得る。一般に、浮遊拡散ノード２６３の変換利得は、ノード２６３における容量に反比例し得る。（同じ又は異なる容量値を有し得る）利得調整ゲート２９０、２９２及び２９４のうちの１つ以上を選択的に活性化することによって、浮遊拡散ノード２６３における容量を変動させる。
例えば、利得調整ゲート２９０、２９２及び２９４の全てを非活性化すると、又はそれらがオフ位置にある時には、浮遊拡散ノード１６３は、キャパシタＣ１の容量値に等しい容量を有し得る。第１の利得調整ゲート２９０がオンであるが、残りの利得調整ゲート２９２及び２９４がオフである時には、浮遊拡散ノード１６３は、Ｃ１とＣ２との容量値の和（例えば、Ｃ１＋Ｃ２）に等しい容量を有する。最初の２つの利得調整ゲートがオンである時には、浮遊拡散ノード１６３の容量値は、容量値Ｃ１とＣ２とＣ３の和に等しくなる。最後に、利得調整ゲートの全てが活性化された時には、浮遊拡散は、Ｃ１とＣ２とＣ３とＣ４との和に等しい最大容量値を有し得る。
上記の例により実証されるように、いくつかの実施形態では、利得調整ゲートは、浮遊拡散ノードにおける容量を加算的に変動させるために選択グループ内で活性化され得る。この例では、各利得調整ゲートは、浮遊拡散ノードの容量値への増分変化を提供することができ、したがって、ユーザは、浮遊拡散ノードの変換利得を選択するために活性化すべき利得調整ゲートの数を調整することができる。利得調整ゲート２９０、２９２及び２９４は、所望に応じて選択的に活性化されるように、行ドライバに通信可能に結合され得ることに留意されたい。更に、利得調整ゲートの各々の「オン」電圧は、各利得調整ゲートにわたる電圧降下を回避するのに十分に高くなるように選択され得る。キャパシタＣ１、Ｃ２、Ｃ３及びＣ４の容量値は、同じでも、あるいは互いに異なっていてもよいことに留意されたい。いくつかの実施形態において、キャパシタの各々は、次第に小さくなり得る異なる値を有することができ、それにより、浮遊拡散ノードにおける容量の値は、追加の各利得調整ゲートを活性化されるにつれて、より小さい増分で調整することができる。
動的に変化する浮遊拡散ノード（例えば、図１４）又は異なる変換利得値を有する複数の浮遊拡散ノードを使用して、１つ以上のピクセルについての変換利得を調整することができる。変換利得を調整することにより、画像センサが、異なる照明条件及び／又は露光時間に基づいてピクセル特性を最大化することが可能になり得る。例えば、画像センサは、ピクセル出力信号を増大させるために弱光時の変換利得を最大化するように構成され得る。反対に、画像センサは、各フォトダイオードからの増大した信号電荷量に適応するために、強光条件中に変換利得を低減するように構成され得る。ユーザの所望に応じて他の変更が実装され得ることに留意されたい。
また、図１２〜図１４に関して上述した共有ピクセルアーキテクチャは、グローバルシャッター構成においても使用され得る。図１５Ａは、共有制御回路・グローバルシャッター構成を有するピクセルセルの単純化された概略図である。図１５Ａを参照すると、画像センサは、各フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄと通信する１つ以上のアンチブルーミングゲート２７８ａ、２７８ｂ、２７８ｃ及び２７８ｄを含むことができる。図１５Ａには、アンチブルーミングゲート２７８ａ、２７８ｂ、２７８ｃ及び２７８ｄがグローバルシャッター構成に関して示されているが、他の実施形態では、アンチブルーミングゲートは、図１２〜図１４に示したもののようなローリングシャッター構成に組み込んでもよいことに留意されたい。図７に関して上述したように、アンチブルーミングゲート２７８ａ、２７８ｂ、２７８ｃ及び２７８ｄは、フォトダイオードの飽和後、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄからの余剰電荷をドレインすることができる。
引き続き図１５Ａを参照すると、トランジスタアレイチップ１７２は、転送ゲートと浮遊拡散２６３との間に蓄積ノードを画定する追加の転送ゲートを含むことができる。例えば、トランジスタアレイチップ１７０は、各通信経路のために転送ゲート２６２ａ、２６２ｂ、２６２ｃ及び２６２ｄとＳＦ １６０との間に配置された蓄積転送ゲート３０４ａ、３０４ｂ、３０４ｃ及び３０４ｄを含むことができる。転送ゲート２６２ａ、２６２ｂ、２６２ｃ及び２６２ｄと蓄積転送ゲート３０４ａ、３０４ｂ、３０４ｃ及び３０４ｄとの間に、蓄積ノード３０２ａ、３０２ｂ、３０２ｃ及び３０２ｄが確定され得る。蓄積ノード３０２ａ、３０２ｂ、３０２ｃ及び３０２ｄは、電荷が読み出される前に、フォトダイオードチップ１７２から転送された電荷、即ち、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄの各々からの電荷を蓄積する。このように、フォトダイオード２５４ａ、２５４ｂ、２５４ｃ及び２５４ｄの各々を実質的に同時に集積できるが、データが蓄積ノード３０２ａ、３０２ｂ、３０２ｃ及び３０２ｄに転送されると、各ピクセルからのデータを逐次読み出すことができる。
以下でより詳細に記載するように、図１５Ａに示した共有アーキテクチャは、「実効的な」グローバルシャッターを提供することができる。これらの実施形態では、各グループ中のピクセルは、ピクセルセル内で個々に読み出され得るが、各ピクセルセル又はグループについての値は、まとめて読み出され得る。この実装形態において、「ローリングシャッター」は、各セル内の個々のピクセルにおいてのみ生じるので、画像センサの「ローリング」時間とは、単に４つのピクセル行（又はピクセルセル内のピクセル数）を読み出す時間であり得る。各ピクセルセルは包括的に読み出され、したがって、画像センサの第１のピクセル行と画像センサの最終ピクセル行との読み出しの時間差は、各ピクセルセル中の４つのピクセル行の各々を読み出すための時間だけである。この時間差は、第１のピクセル行と最終ピクセル行との読み出しの時間差がピクセルアレイの全体的な行数により決定される従来のローリングシャッターと比較して、実質的により小さい時間差である。したがって、これらの実効的なグローバルシャッター構成にでは、最終画像は、実際のグローバルシャッターの構成に非常に近い。
いくつかの実施形態では、図１５Ａのグローバルシャッター図示の構成は、ピクセルグループ又はセルがＳＦゲート、リセットゲート及び／又は行選択ゲートを共有することが可能になるように修正され得る。図１５Ｂは、グローバルシャッター共有アーキテクチャ構成の単純化された概略である。図１５Ｂを参照すると、ピクセル２３６ａ〜２３６ｄの各々は、リセットゲート１５６、ＳＦゲート１６０及び行選択ゲート１６２と通信している。このように、４つ以上のピクセルのグループについて制御ゲート１５６、１６０及び１６２の単一のセットのみがあり得るので、トランジスタアレイチップ１７２上のトランジスタの数が低減され得る。この回路は、図１５Ａに関して上述したものと実質的に同じ様式で動作することができる。しかしながら、この例では、フォトダイオード２５４ａ〜２５４ｄの各々からのデータは、データをＳＦ １６０に、最終的には読み出し回路（例えば、列選択１４２）に提供するために蓄積転送ゲート２５４ａ〜２５４ｄが活性化されるまで、蓄積ノード３０２ａ〜３０２ｄ内にとどまり得る。
ローリングシャッター構成を使用した実効的なグローバルシャッター
上記に簡単に説明したように、諸実施形態では、共有アーキテクチャは、グローバルシャッターとローリングシャッターとのハイブリッドの実装形態を提供するように構成され得る。この例では、選択ピクセルは逐次読み出され得るが、これらのピクセルはセルへとグループ化され得、セルの各々は、包括的に読み出され得る。図１６Ａは、４つのピクセルセルの単純化された概略図である。図１６Ｂは、図１６Ａの概略図のためのタイミング図である。図１６Ａを参照すると、ピクセルセル１３８は、各々がアンチグルーミング／リセットゲート２７９を共有し得る４つのピクセル１３６を含むことができる。いくつかの実施形態では、アンチグルーミング／リセットゲート２７９は、フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間に延びた垂直ゲートであり得る。これにより、２つのチップ１７０及び１７２は、２つのチップ間に単一のチップ間接続を有することが可能になり得る。チップ間接続の数を少なくすることによって、２つのチップ間のピッチを増大させることができ、チップ間接続を生成する際の複雑度を低減することができる。
図１６Ａ及び図１６Ｂを参照すると、動作中、アンチグルーミング／リセットゲート２７９を活性化することができ、フォトダイオード２５４ａ〜２５４ｄをリセットすることができ、そこに蓄積された電荷をダンピングすることができる。フォトダイオード２５４ａ〜２５４ｄがリセットされると、各フォトダイオード２５４ａ〜２５４ｄは、集積を開始し、レンズ１２６から光を集光し始める。選択トリガー転送ゲート２５８ａ〜２５８ｄ及び転送ゲート２６２ａ〜２６２ｄを活性化することによって、フォトダイオード２５４ａ〜２５４ｄの各々からの電荷を逐次転送することができる。次いで、各フォトダイオード２５４ａ〜２５４ｄからの電荷を、対応する蓄積ノード３０２ａ〜３０２ｄへと転送することができ、次いで、行選択１６２の活性化時に読み出すことができる。これらの実施形態では、ピクセルアーキテクチャ１３４内のピクセルセル１３８の各々は、包括的な集積時間を有するように構成され得る。しかしながら、各ピクセルセル１３８内の各ピクセル１３６は逐次集積され得、電荷は、同時にではなく逐次、蓄積ノード３０２ａ〜３０２ｄに転送され得る。この実装形態は、選択ピクセルセル内の各フォトダイオードの集積時間は全く同一ではないので、本来のグローバルシャッター実装形態ではあり得ないが、ピクセルセル１３８内の４つのピクセルの、蓄積ノードに電荷を逐次転送するための時間差は非常に小さくなり得、得られた画像は、実効的なグローバルシャッター画像となり得る。
例えば、従来のローリングシャッター実装形態では、各フォトダイオードからの電荷は、ピクセルアーキテクチャ全体について行毎に読み出される。したがって、第１のピクセルからの電荷を蓄積ノードに転送する時間と最終ピクセル行からの電荷を転送する時間との間には、かなりの時間差がある。図１６Ａ及び図１６Ｂの実装形態では、各ピクセルセル１３８を同時に活性化することができるが、ピクセルセル内の各ピクセルの電荷は、蓄積ノードに逐次転送することができる。換言すると、各ピクセル１３６の電荷を逐次転送することができるが、ピクセルセル１３８の各々は、包括的（グローバル）に活性化され得る。したがって、ピクセルセル中の第１のピクセルを蓄積ノードに転送する時点とピクセルセル中の最終ピクセルを蓄積ノードに転送する時点との単なる差は、（ピクセルアーキテクチャの各行ではなく）３ピクセルとなり得、この時間差が極小となり得る。時間差は、大幅に低減され、実効的なグローバルシャッターを生成し得る。
図１６Ｂを参照すると、例示的なタイミング図では、まず、アンチグルーミング／リセットゲート２７９を活性化することができ、次いで、フォトダイオード２５４ａ〜２５４ｄについての集積中に、アンチグルーミング／リセットゲート２７９をオフに切り替えることができる。約１０ミリ秒又はユーザが所望する実質的に任意の他の時間期間にわたって継続し得る集積が終わると、選択ピクセル１３６の行のトリガー転送ゲート２５８ａ〜２５８ｄが活性化され得、選択ピクセル１３６の転送ゲート２６２ａ〜２６２ｄもまた活性化され得る。フォトダイオード２５４ａ〜２５４ｄからの電荷が蓄積ノード３０２ａ〜３０２ｄへと転送されると、次のピクセルが活性化され得、その電荷を蓄積ノードへと転送するためにその対応する転送ゲートが活性化され得る。図１６Ｂを参照すると、第１のピクセル及び第２のピクセルは、ほぼ同じ長さの集積を有し得るが、集積時間は互いから偏移され得る。換言すると、第１のピクセルは、第２のピクセルよりもわずかに前に集積を開始することができるが、第２のピクセルが集積を終了するよりもわずかに前に集積を終了することができる。この例では、ピクセルは、同じ総集積時間を有することができるが、時間的に偏移され得る。しかしながら、この時間シフトは非常に小さく、例えば、５〜１０μ秒とすることができ、したがって、捕獲画像におけるモーションアーチファクトに大きい影響を有し得る。
蓄積ノード３０２ａ〜３０２ｄに蓄積されると、各ピクセルからの電荷を行毎に読み出すことができる。ただし、蓄積ノード３０２ａ〜３０２ｄにおいては、レンズからの更なる光から電荷を保護することができ、したがって、行毎に読み出しを完了することができるが、捕獲された光は、集積中に捕獲された光を表し得る。
図１２〜図１６に関して上述した共有アーキテクチャを使用すると、ピクセルセル２３８内のピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄをサミングすることができ、あるいは、ピクセルの各々が異なるカラーフィルタを有し得る実施形態では、（例えば、処理構成要素に達する前に）ピクセル中で色を混合することができる。更に、フォトダイオード２５４ａ〜２５４ｄの各々から集光された光は、生成された信号を最大化するために、同一の転送ゲートドレインにおいて１つにサミングされ得る。例えば、光レベルが低いことがある事例では、各フォトダイオード２５４ａ〜２５４ｄにおける光信号は、信号を増大させ、（より低い解像度であっても）感度を高めるためにサミングされ得る。
電荷の再平衡化
いくつかの実施形態において、フォトダイオードチップ１７０は、画像センサ１３０の感度を高めるための１つ以上の混合ゲートを更に含むことができる。図１７Ａは、２ピクセル混合構成を含む画像センサの単純化された概略である。図１７Ｂは、４又はクアドラピクセル混合構成を含む画像センサの単純化された概略である。図１７Ａ及び図１７Ｂを参照すると、画像センサ１３０は、２つ以上のピクセル３２６ａ〜３２６ｄと通信し得る１つ以上の混合ゲート３０６ａ、３０６ｂ及び３０６ｃを含むことができる。いくつかの実施形態において、混合ゲート３０６ａ、３０６ｂ及び３０６ｃは、２つ以上のフォトダイオード２５４ａ〜２５４ｄを１つに結合することができる。混合されたフォトダイオード２５４ａ〜２５４ｄは、同一のカラーフィルタを有する（例えば、共に緑色フィルタを有する）ことも、又はカラーフィルタを有さないことも、あるいは、異なるカラーフィルタを有することもある。異なるカラーフィルタを有する例では、フォトダイオードが混合された時にカラー機能が失われることがあるが、感度を（以下に記載するように）増大させることができる。
混合ゲートは、図９Ａ〜図１０に示した垂直転送ゲートを含む実施形態における画像センサに実装してもよく、あるいは、水平転送ゲート又は指向性転送ゲートを含む画像センサの実施形態に実装してもよいことに留意されたい。
混合ゲート３０６ａ、３０６ｂ及び３０６ｃは、フォトダイオードのうちの２つ以上からの信号を様々なピクセルの間で再平衡化させることを可能にするために、フォトダイオード２５４ａ〜２５４ｄを選択的に接続する。次いで、フォトダイオード２５４ａ〜２５４ｄの各々の電荷を、トリガー転送ゲート２５８ａ〜２５８ｄを選択的に活性化することなどによって選択的に読み出しても、あるいは、（トリガー転送ゲート２５８ａ〜２５８ｄの全てを活性化することによって）一括して読み出してもよい。
例えば、図１７Ｂを参照すると、動作中、フォトダイオード２５４ａ〜２５４ｄは、活性化され得、レンズ１２６から光を集光し始める。フォトダイオード２５４ａ〜２５４ｄは、ローリングシャッター動作の場合にはグループ又は行において活性化することができ、あるいは、グローバルシャッター動作の場合には同時に（又は実質的に同時に）活性化することができる。図１７Ｂの共有アーキテクチャの場合、４つのピクセル２３６ａ〜２３６ｄは各々、単一の読み出し領域、即ち、単一のリセットゲート１５２、浮遊拡散１６３、ＳＦ １６０及び行選択１６２を共有することができる。活性化されると、フォトダイオード２５４ａ〜２５４ｄの各々は、集積を開始することができ、即ち、フォトダイオード２５４ａ〜２５４ｄをリセットし、次いで、レンズ１２６を通して伝達された光を集光し始める。
引き続き図１７Ｂを参照すると、露光中、第１のピクセル２３６ａの第１のトリガーゲート２５８ａを活性化することができ、第１のフォトダイオード２５４ａに蓄積された電荷を浮遊拡散ノード１６３へとダンピングすることができ、フォトダイオード２５４ａをリセットすることができる。第１のピクセル２３６ａがリセットされると、混合ゲート３０６ａ〜３０６ｃのうちの１つ以上を活性化することができる。活性化された混合ゲートの数に応じて、フォトダイオード２５４ｂ、２５４ｃ及び２５４ｄ中の電荷を第１のフォトダイオード２５４ａへと互いに再平衡化することができる。例えば、いくつかの実施形態では、集積中にピクセルのうちの２つがリセットされ得、リセットされていない他の２つのピクセルと混合され得る。いくつかの実施形態では、フォトダイオードの各々は、選択ピクセルのリセットの前に、混合ゲート３０６ａ〜３０６ｃにより１つに混合され得る。これらの実施形態では、フォトダイオード２５４ａ〜２５４ｄ間の電荷再平衡化は、４つのピクセルの各々にわたって実質的に均一であり得る。いくつかの実施形態では、選択ピクセルのリセット後、２回目のピクセルの再平衡化を行ってもよい。いくつかの実施形態では、電荷のダンピング又はリセットの前に２つ以上のピクセル間で電荷が再平衡化される場合、電荷のダンピング後に２回目のピクセルの再平衡化が行われ得ることに留意されたい。
各フォトダイオード２５４ａ〜２５４ｄは、任意の回数リセットすることができる。例えば、第１のピクセル２３６ａは、集積期間又は露光期間中に２回以上リセットされ得る。リセットするために選ばれたフォトダイオード２５４ａ〜２５４ｄは、フォトダイオード２５４ａ〜２５４ｄの各々の感度又は飽和限界に基づき得る。例えば、特定のカラーフィルタは、（例えば、シーンが他の波長よりも多くの緑の光を有する場合）フォトダイオードのうちの１つ以上を他のフォトダイオードよりも速く飽和させることがある。集積中に１つ以上のピクセルをリセットし、ピクセル群の電荷を平衡化することによって、フォトダイオードの飽和時間を延長することができる。換言すると、ピクセルは、電荷の一部がピクセルのうちの１つ以上からダンピングされるので、飽和度に達するのにより長い時間を必要とすることがある。これにより、画像センサの露光時間又は集積時間を長くすることが可能なり得、したがって、特に異なる照明環境における画像センサの感度を変動させることができる。例えば、特定の光色が優勢である場合、そのフォトダイオードは、他のダイオードよりも速く飽和し得、捕獲画像の変色を生じ得る。飽和しているピクセルをリセットし、電荷を再平衡化することによって、捕獲画像を向上させることができる。
いくつかの実施形態では、画像センサの感度の変化は、露光中の選択時間期間に重み付けされ得る。例えば、１つ以上のピクセルの電荷が露光時間の始めにリセットされる場合、露光時間の初めの感度は、露光時間の終わりと比較して低減され得る。この例では、最終捕獲画像は、集積時間の終わりに向かって重み付けされた光値を有することができ、それにより、初期位置が最終バージョンよりもかすかな線で示されたオブジェクトトラッキングを示すなどの画像効果を生じることができる。これは、ユーザが、捕獲画像について、特にモーションに関して望ましいアーチファクトを決定することを可能にするために使用され得る。一例として、ユーザは、動いているオブジェクトの終わりの位置を、始めの位置よりも明瞭に捕獲したいと望むことがある。この例では、電荷は、動いているオブジェクトの終了位置に向かって最終捕獲画像を重み付けするために、集積の初めにダンピングされ得る。
図１７Ａ及び図１７Ｂを参照すると、いくつかの実施形態では、ピクセル２３６ａ〜２３６ｄの各々を選択的に読み出しても、あるいは、ピクセルを（更に電荷を組み合わせて）一緒に読み出してもよい。例えば、１つの実装形態では、各ピクセルのトリガーゲート２５８ａ〜２５８ｄが選択的に活性化され得、活性化後、選択されたピクセルのフォトダイオード２５４ａ〜２５４ｄは、蓄積された電荷を浮遊拡散ノード１６３に転送し得る。代替的には、トリガーゲート２５８ａ〜２５８ｄ（又はそれらの組合せ）の各々が活性化され得、それらのピクセルからの電荷が、浮遊拡散ノード１６３にそれぞれ提供され得る。
図１７Ａ及び図１７Ｂを参照すると、混合ゲート３０６ａ、３０６ｂ及び３０６ｃは、調整可能な開口又はレンズ１２６の開口サイズを必要とせずに、画像センサ１３０の感度を調整することを可能にする。例えば、いくつかのカメラは、レンズ１２６の開口のサイズを調整する特徴部を含むことができ、その特徴部により、画像センサに達し得る光量を制御することができる。ただし、画像センサを搭載した（スマートフォンなどのような）多くのモバイル機器において、カメラは、調整可能な開口を含まないことがある。混合ゲートを使用することによって、画像センサは、（アイリス絞り、又は選択的に開口を覆う他の調整可能な特徴部など）追加の構成要素なしに感度をなお調整することができる。更に、これらの実施形態では、画像センサ１３０は、動的に、ユーザによって、又は（プロセッサ１４２のような）１つ以上の画像処理構成要素によって自動的に調整可能であり得る。これにより、画像センサ１３０は、１つ以上の特徴部をユーザが変更する必要なく、捕獲される画像の感度を向上させることが可能になり得る。
図１２Ａ〜図１７Ｂに関して上述した共有アーキテクチャは、分割ピクセルアレイ（例えば、フォトダイオードチップ及びトランジスタアレイチップ）を使用して実装され得るが、必ずしも分割チップを用いて実装しなければならないとは限らないことに留意されたい。多くの事例では、垂直転送ゲートを含む分割チップを使用すると、フォトダイオードチップの上方にトランジスタアレイを配置することが可能になり得、それにより、追加の共有トランジスタ又は他の構成要素用にフォトダイオードチップ上に追加のスペースを作ることができる。したがって、従来のピクセルでは、追加の共有構成要素（例えば、混合トランジスタなど）を収容するためにフォトダイオードチップ上のフォトダイオード空間を低減するためには、解像度の大幅な低減又は画像センサのサイズの増大が必要になり得る。ただし、サイズ又は解像度が問題となるほどではない場合には、本明細書に例示され、論じられる共有アーキテクチャは、水平チップ配向で、即ち、垂直転送ゲートではなく１つ以上の水平転送ゲートを用いて実装され得る。
画像センサチップの製造プロセス
いくつかの実施形態では、画像センサ１３０は、トランジスタアレイチップ１７２の上に垂直方向に積層され得る論理チップを含み得る。ピクセルアレイ（トランジスタアレイ及びフォトダイオードチップ）上に論理チップを水平方向ではなく垂直方向に配置することができるので、これらの実施形態は、画像センサ１３０の水平方向サイズの低減を可能にすることができる。これらの実施形態により、１つ以上のメモリチップのような追加のチップを積層型画像センサ構造に加えることが更に可能になり得る。図１８は、３チップ積層アレイを含む画像センサ１３０を示す単純化された図である。図１８を参照すると、トランジスタアレイチップ１７２の上に論理チップ１７３を積層することができ、それにより、論理チップ１７３とフォトダイオードチップ１７０との間にトランジスタアレイチップ１７２を挟むことができる。トランジスタアレイチップ１７２は、論理チップ１７３とフォトダイオードチップ１７０との間の通信を可能にすることができる。
論理チップ１７３又は論理ボードは、画像センサ１３０のためのプロセッサ又は制御構成要素のうちの１つ以上を含むことができる。例えば、図４及び図１８を参照すると、論理チップ１７３は、行選択１４４、列選択１４０、画像プロセッサ１４２、並びに／又はピクセルアレイを制御し、及び／若しくはそこからデータを受け取ることができる他の構成要素（例えば、転送ゲート及びリセットゲートのための行ドライバ、アナログ／デジタルコンバータ、入出力構成要素など）を含むことができる。論理チップ１７３とトランジスタアレイチップ１７２とフォトダイオードチップ１７０とはそれぞれ、１つ以上の通信経路（限定はしないが、垂直転送ゲート、シリコン貫通電極（ＴＳＶ）又はボンドパッドなど）を介して互いに通信する。多くの実施形態では、画像センサ１３０は、１つ以上の垂直転送ゲート及び１つ以上のＴＳＶのような複数の接続経路を含み得る。
再び図１８を参照すると、画像センサ１３０は、裏面照射（ＢＳＩ：back-side illumination）構造を含むことができる。例えば、論理ボード１７３及びトランジスタアレイ１７２は、フォトダイオードチップ１７０の前面に装着され得、フォトダイオード１５４は、フォトダイオードチップ１７０の裏面に配置され得る。この構造により、トランジスタ層１７２及び論理チップ１７３内の配線及び他の構成要素による光の遮断を防止することができ、従来の画像センサと比較してより多くの光が各フォトダイオードに入射することが可能になり得る。以下でより詳細に論じるように、いくつかの実施形態では、フォトダイオードチップ１７０とトランジスタアレイチップ１７２とは１つに接合され得、接続されたチップは次いで、論理チップ１７３に接合され得る。他の実施形態では、トランジスタアレイチップ１７２と論理チップ１７３とは１つに接合され得、次いで、画像センサを作成するために、フォトダイオードチップ１７０がトランジスタアレイチップ１７２に接合され得る。これらの２つの実施形態について、以下により詳細に論じる。
次に、画像センサ１３０を作成するための第１の製造プロセスについてより詳細に論じる。図１９Ａ〜図１９Ｄは、製造の様々な段階における画像センサを示す。図２０は、製造プロセスの一実施形態のフローチャートである。図１９Ａ及び図２０を参照すると、方法４００は動作４０２から開始することができ、トランジスタアレイチップ１７２をフォトダイオードチップ１７０に結合することができる。図１９Ａを参照すると、２つのチップ１７０と１７２との間に金属／誘電体層３５０を配置することができる。金属／誘電体層３５０の金属部分は、トランジスタアレイチップ１７２を、フォトダイオードチップ１７２の表面から延びた垂直転送ゲート１５８と接続することができる（図１２Ｂ参照）。フォトダイオードチップ又はトランジスタアレイチップの上に誘電体／金属層を配置してもよく、あるいは、接合の前に両チップの上に当該層の一部分を配置してもよい。
いくつかの実施形態では、フォトダイオードチップ１７０とトランジスタアレイチップ１７２とは、ウェハ接合プロセスにより接合され得る。ただし、他の実施形態では、フォトダイオードチップ１７０とトランジスタアレイチップ１７０とは、限定はしないが、直接接合、プラズマ活性化接合、共晶接合及び／又はハイブリッド接合のような複数の様式で１つに接合され得る。
フォトダイオードチップとトランジスタアレイチップとがウェハ接合プロセスにより接合される実施形態では、２つの接合表面（例えば、１つに接続されるトランジスタアレイ及びフォトダイオードチップの表面）は平滑化され得る。例えば、表面を平滑化するために、化学物質の力と機械の力とを組み合わせて使用する化学機械研磨（ＣＭＰ：chemical mechanical polishing or planarization）プロセスが使用され得る。
いくつかの実施形態では、垂直転送ゲート内の１つ以上の層など、フォトダイオードチップ１７０上の１つ以上の金属層は、中間層３５０の酸化物又は誘電体部分を介して露光され得る。例えば、図１９Ａを参照すると、中間層３５０は、金属トレース又は導電性トレース３６４と離間した誘電トレース３６６を含むことができる。金属トレース３６４は、上記で論じたように転送ゲート１５８の一部分を形成することができる。次いで、フォトダイオードチップ１７０から延びた転送ゲート１５８がトランジスタアレイ１７０上の対応する位置と整列するように、フォトダイオードチップ１７０とトランジスタアレイチップ１７２とを整列させることができる。整列後、上述したように２つのチップを接合することができる。
図１９Ａを引き続き参照すると、トランジスタアレイチップ１７２とフォトダイオードチップ１７０とが１つに最初に接続された時には、トランジスタアレイチップ１７２は厚さＴ１を有することができ、フォトダイオードチップ１７０は厚さＴ２を有することができる。２つの厚さＴ１及びＴ２は、各チップの最終厚さよりも厚く、例えば、４ミクロン以上となり得る。
再び図２０を参照すると、２つのチップ１７０及び１７２を１つに結合又は接続した後、方法４００は動作４０４に進むことができる。動作４０４において、厚さを低減するために、トランジスタアレイチップ１７２を薄くすることができる。例えば、基板又はウェハの層を除去するために、トランジスタアレイチップ１７２をエッチング又は研削することができる。１つの例では、基板とＥＰＩの間に大きなドーピングコントラストを有するＥＰＩウェハ、あるいはシリコン又は埋め込み酸化物のコントラストを有するシリコンオンインシュレータ（ＳＯＩ）ウェハのような選択エッチングプロセスを使用して、エッチング量を、したがってチップの最終厚さを制御することができる。他の実施形態では、ウェハの研削、研摩及び／又は選択エッチングによりチップを薄くすることができる。図１９Ｂを参照すると、動作４０４の後、トランジスタアレイチップ１７２は厚さＴ３を有し得る。厚さＴ３は、第１の厚さＴ１よりも薄くなり得る。例えば、第１の厚さは５００ミクロンよりも厚くなり得るが、薄くした後のシリコン厚Ｔ３は約３ミクロンになり得る。いくつかの実施形態では、トランジスタアレイチップ１７２の最終シリコン厚は、約１〜５ミクロンになり得る。
再び図２０を参照すると、動作４０４の後、方法４００は動作４０６に進むことができる。動作４０６において、１つ以上のチップ間接続を画定する、あるいは作成することができる。例えば、トランジスタアレイチップ１７２の製造中にＴＳＶ ３５４が画定されていることがあり、例えば、チップ１７２を通る通路を画定することができ、動作４０６中に、その通路を導電材料で充填することができる。これらの例では、トランジスタアレイチップ１７２を、論理チップ１７３に接続する前に薄くすることができるので、ＴＳＶ ３５４のようなチップ間接続はより小さくなり得る。これは、一般に、（トランジスタアレイのような）シリコン基板の厚さが増大するにつれて、シリコンの厚さを貫通するＴＳＶがテーパー状であることに起因して、任意のＴＳＶの直径が接続を確保するために増大し得るからである。更に、加工、エッチングなどのような製造技術に起因して、シリコンが厚くなればなるほど、ＴＳＶの直径を小さくすることはより困難になることがある。方法４００を用いると、トランジスタアレイ基板の原厚は比較的厚くなり得るが、画像センサ１３０のＴＳＶの直径を小さくすることができる。
別の例として、トランジスタアレイチップ１７２の上面に１つ以上のボンドパッドを形成することができる。いくつかの実施形態では、垂直方向ゲート構造１５８がフォトダイオードチップ１７０とトランジスタアレイチップ１７２とのチップ間接続を形成することができるので、一般に、トランジスタアレイチップ１７０中にチップ間接続が画定され得る。ただし、他の実施形態では、フォトダイオードチップ１７０は、１つ以上のＴＳＶなどを含み得る。これらの例では、トランジスタアレイチップ及びフォトダイオードチップ中にＴＳＶを作成し、次いで、ＴＳＶを整列させて、連続したＴＳＶを作成することができる。
動作４０６の後、方法４００は動作４０８に進むことができる。動作４０８において、論理チップ１７３をトランジスタアレイチップ１７２に接合あるいは接続することができる。トランジスタアレイチップ１７２と論理チップ１７３とは、限定はしないが、直接接合、プラズマ活性化接合、接着接合、熱圧着接合、反応接合、ガラスフリット接合、共晶接合及び／又は陽極接合のようなシリコンウェハ接合プロセスにより１つに接合され得る。図１９Ｃを参照すると、論理チップ１７３とフォトダイオードチップ１７０との間にトランジスタアレイチップ１７２を挟むことができる。論理チップ１７３は、画像センサ１３０のスタックの上端部を形成し、フォトダイオードチップ１７０は下端部を形成する。３つのチップ１７０、１７２及び１７３は互いに通信することができ、電子装置１１０の他の構成要素（プロセッサ１１４など）又はカメラと通信するための１つ以上の通信機構を含むことができる。
再び図２０を参照すると、論理チップ１７３をトランジスタアレイチップ１７２に結合した後、方法４００は動作４１０に進むことができる。動作４１０において、フォトダイオードチップ１７０を薄くすることができる。動作４０４と同様に、動作４１０において、フォトダイオードチップ１７０をエッチングすること、あるいは、厚さを低減することができる。例えば、図１９Ｄを参照すると、動作４１０の後、フォトダイオードチップ１７０は厚さＴ４を有し得る。厚さＴ４は、厚さＴ２よりも薄くなり得る。いくつかの実施形態では、シリコン厚さＴ４は３ミクロン未満になり得るが、厚さＴ２は５００ミクロンよりも厚くなり得る。いくつかの実施形態では、フォトダイオードチップ１７０の最終厚さは、約１〜５ミクロンになり得る。ただし、所望に応じて、動作のうちのいずれかにおいてフォトダイオードチップ１７０の厳密な厚さを変動させてもよい。
より優れた光捕獲特性を実現するために、フォトダイオードチップ１７０を薄くすることができる。例えば、フォトダイオード１５４は、フォトダイオードチップを形成するシリコン内において２〜３ミクロンの深さを有し得る。フォトダイオードチップシリコンが厚すぎる（フォトダイオードの厚さよりもはるかに厚い）場合は、光は、フォトダイオードに達する前にシリコンに吸収され得る。この吸収は、ピクセルの量子効率を減少させることがあり、隣接するピクセル間のクロストークを増大させることがある。ただし、フォトダイオードチップを形成するシリコが薄すぎる場合、光は、フォトダイオードを通過する場合があり、同様に量子効率を減少させ得る。したがって、多くの場合、フォトダイオードチップは、フォトダイオードの厚さに比較的近い厚さを有し得るが、量子効率を低減させるほど薄くない。
いくつかの実施形態では、動作４０１においてフォトダイオードチップ１７０を薄くする前に、動作４０８において、論理チップ１７３をトランジスタアレイ１７２に接合する。これにより、（フォトダイオードチップの望ましい厚さよりも厚くなり得る）論理チップ１７３が、画像センサのためのキャリアウェハとして機能することが可能になる。即ち、より厚い基板（この例では論理チップ１７３）に取り付けた時、フォトダイオードチップ１７０をより簡単に薄くすることができる。これは、チップが薄くなるので、より脆弱に、かつ、より破損しやすくなり得るからである。しかし、チップをより厚いキャリアに取り付けた場合、キャリアは、チップを支持し、取り扱いをより簡単にすることが可能である。論理チップをキャリアチップとして利用することによって、トランジスタアレイチップを論理チップ１７３に接続する前にフォトダイオードチップ１７０を薄くし得る場合よりも、フォトダイオードチップ１７０及びトランジスタアレイチップ１７２を更に薄くすることができる。
再び図２０を参照すると、動作４１０の後、方法４００は動作４１２に進むことができる。動作４１２において、ベイヤーフィルタのようなカラーフィルタアレイ又はカラーフィルタモザイクをフォトダイオードチップ１７０に加えることができる。図１９Ｄを参照すると、カラーフィルタアレイ（ＣＦＡ）３６０は、フォトダイオードチップ１７０の裏面に配置することができ、フォトダイオードチップ１７０内のフォトダイオード１５４と光源との間に配置することができる（例えば、ＣＦＡ ３６０は、フォトダイオードとレンズ１２６との間に配置され得る）。ＣＦＡ ３６０は、カラーフィルタのカラースキーム又は色配置を含むことができるが、一般的には、各ピクセルに達する光をフィルタリングするように構成され得る。詳細には、ＣＦＡ ３６０は、特定のフォトダイオード１５４又はフォトダイオード群に達する光波長を決定することができる。ＣＦＡ ３６０は、所望に応じて変えることができ、例えば、青／緑／赤フィルタを使用しても、あるいは、シアン、マジェンタなどを使用してもよいことに留意されたい。更に、画像センサ１３０について望ましいアプリケーションに応じて、ＣＦＡ ３６０を省略しても、あるいは、フォトダイオードチップ１７０の一部分上にのみ配置してもよい。
動作４１２の後、方法４００は動作４１４に進むことができる。動作４１４において、論理チップ１７３を薄くすることができる。いくつかの実施形態では、トランジスタアレイ１７２及び／又はフォトダイオードチップ１７０を薄くするために使用されるプロセスと同様のプロセスで、論理チップ１７３を薄くすることができる。ただし、他の例では、様々な様式で論理チップを薄くする、又は厚さを低減することができる。例えば、電子装置１００の厚さ及びサイズを低減するのに役立ち得る非常に薄い画像センサ１３０を作成することが望まれることがある。動作４１４の後、方法４００は、終了状態４１６に進み、終結することができる。
いくつかの実施形態では、画像センサ１３０は、論理チップの上に積層された１つ以上の構成要素を更に含み得る。例えば、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）のような１つ以上のメモリチップが論理チップ１７３上に積層され得る。これらの実施形態では、論理チップを薄くすることができ、次いで、そこに追加のチップを接合することができる。
別の例では、トランジスタアレイチップと論理チップとを１つに接合し、次いで、トランジスタアレイチップにフォトダイオードチップを接合することができるプロセスを使用して、画像センサ１３０が製造され得る。図２１Ａ〜図２１Ｅは、第２の製造実施形態の異なる段階における画像センサを示す。図２２は、第２の製造実施形態の方法を示すフローチャートである。図２１Ａ及び図２２を参照すると、方法５００は動作５０２から開始することができ、論理チップ１７３をトランジスタアレイチップ１７２に接合あるいは接続することができる。図２０に関して上述したように、様々な様式で２つのチップを接合することができる。ただし、いくつかの実施形態では、論理チップ１７３とトランジスタアレイチップ１７２とは、ウェハ接合プロセスにより１つに接合され得る。ウェハ接合プロセスが使用される時、又は他の接合プロセスにより必要とされる場合、論理チップ及びトランジスタアレイチップの表面は、ＣＭＰプロセス又は他の表面平滑化プロセスによって平滑化され得る。
図２１Ａを参照すると、初めにトランジスタアレイ１７２を論理チップ１７３に接合するとき、トランジスタアレイチップ１７２は厚さＴ５を有し得る。いくつかの実施形態では、厚さＴ５は、最終的に構築される画像センサの厚さよりも厚くなり得る。しかしながら、厚さＴ５が増大したことにより、加工中、トランジスタアレイチップ１７２の取り扱いをより簡単にすることが可能になる。
論理チップ１７３とトランジスタアレイチップ１７２とを接続すると、方法５００は動作５０４に進むことができる。動作５０４において、トランジスタアレイチップ１７２を薄くする、又は研削することができる。例えば、トランジスタアレイチップ１７２は、望ましい厚さに達するまで、余分な基板材料を除去するためにエッチングされ得る。図２１Ｂを参照すると、動作５０４の後、トランジスタアレイチップ１７２は厚さを厚さＴ６まで低減することができる。厚さＴ６は、トランジスタアレイチップ１７２の原厚Ｔ５未満となり得る。
再び図２２を参照すると、動作５０４の後、方法５００は動作５０６に進むことができる。動作５０６中、論理チップ１７３とトランジスタアレイチップ１７２との間にチップ間接続を作成することができる。例えば図２１Ｂを参照すると、トランジスタアレイ１７２のシリコン基板を貫通して１つ以上のＴＳＶ ３５４を画定することができ、１つ以上のＴＳＶ ３５４は、（論理チップ１７３上であらかじめ画定され得る）１つ以上のボンドパッド３５２中で終端する。ＴＳＶ ３５４は、トランジスタレイチップ１７２を作成する際に選択エッチングにより画定され得、動作５０６において、ＴＳＶ ３５４を導電材料で充填することができる。代替的には、１つ以上のエッチングプロセス又は他のプロセスを使用してＴＳＶ ３５４を画定することができ、次いで、動作５０６中に、ＴＳＶを充填することができる。いくつかの実施形態では、１つ以上の金属層が、論理チップ１７３とトランジスタアレイチップ１７２とのチップ間接続として使用され得る。金属層又は接続は、ＴＳＶ ３５４の代わりに、又はそれに加えて使用され得る。
上述したように、基板又はチップを薄くした後にＴＳＶ ３５４のようなチップ間接続を画定することにより、ＴＳＶ ３５４の直径を低減することが可能になる。これにより、トランジスタアレイチップ１７２上でＴＳＶ ３５４が占めるプロパティ又はスペースを小さくすることが可能になり、それにより、トランジスタアレイチップ１７２を小型化すること、及び／又はトランジスタアレイチップ１７２が画像センサ１３０のためにより多くの制御回路若しくはゲートを含むことが可能になり得る。
動作５０６の後、方法５００は動作５０８に進むことができる。動作５０８において、トランジスタアレイチップ１７２上に中間層３５０を配置することができる。例えば、トランジスタアレイチップ１７２は、１つ以上の誘電体部分及び／又は金属接続部分を含み得る。誘電体部分は、固有の接続経路を画定するために、金属接続の各々の間で離間され得る。
中間層又は接続層３５０を適用すると、方法５００は動作５１０に進むことができる。動作５１０において、トランジスタアレイチップ１７２とフォトダイオードチップ１７０とを１つに接合することができる。図２０の方法４００の場合と同様に、複数の様式で２つのチップを１つに接合することができるが、一実施形態では、ウェハ接合プロセスを用いてチップを結合することできる。接合の前に、トランジスタアレイ１７２上の中間層３５０中に画定された金属トレース又は導電性トレースと垂直転送ゲート１５８を整列させることができるように、フォトダイオードチップ１７０とトランジスタアレイチップ１７２とを整列させることができる。これにより、転送ゲート１５８が、トランジスタアレイチップ１７２上の制御回路と通信することが可能になる。更に、接合の前に、チップの表面の一方又は両方を平滑化してもよい。
図２１Ｃを参照すると、フォトダイオードチップ１７０は、トランジスタアレイチップ１７２に接続されるときには、厚さＴ７を有し得る。厚さＴ７は、フォトダイオードチップの得られた厚さよりも厚くなり得るが、製造プロセス中の取り扱いをより簡単にすることが可能になり得る。
動作５１０の後、方法５００は動作５１２に進むことができる。動作５１２において、フォトダイオードチップ１７０を薄くすることができる。図２１Ｄを参照すると、動作５１２の後、フォトダイオードチップ１７０は厚さＴ７を有し得る。新たなシリコン厚さＴ７は、フォトダイオードにより光を吸収することが可能になる薄さ（例えば、１〜５ミクロンに）であり得る。簡潔に上述したように、フォトダイオードチップのシリコンが厚すぎる場合は、チップに入射した光は、フォトダイオードチップに達する前にシリコンにより吸収される。研削、ＣＭＰ及び／又はエッチングのような複数の様式で、フォトダイオードチップ１７０を薄くすることができる。これらの実施形態では、トランジスタアレイチップ及び論理チップアセンブリは、フォトダイオードチップのキャリアウェハとして作用することができる。即ち、論理チップ及びトランジスタアレイチップは、厚さを低減することを可能にするために薄い材料のための支持基板を形成することができるので、フォトダイオードチップを薄くすることができる。
いくつかの実施形態では、フォトダイオードチップ１７０を薄くした後、１つ以上のチップ間接続が画定され得る。例えば、１つ以上のＴＳＶが、フォトダイオードチップを貫通して画定され得、論理チップ及び／又はトランジスタアレイと通信し得る。いくつかの実施形態では、フォトダイオードチップ１７０の端縁又は外周にこれらの追加のチップ間接続を画定することができ、スペースの中心及び／又は大部分をフォトダイオード及び集光のために残しておくのに役立ち得る。一実施形態では、フォトダイオードｌ１７０及び／又はトランジスタアレイチップ１７２は、ウェハ又はシリコン基板の端縁から突出し得る金属タブ又は導電性タブを含み得る。これらのチップを論理チップに通信可能に結合するために、１つ以上のＴＳＶが論理チップから金属タブまで延びることができる。
ただし、多くの実施形態では、転送ゲート１５８が、フォトダイオードチップ１７０から他のチップへの接続を形成することができ、ＴＳＶは、このチップから省かれ得る。これにより、集光のためにフォトダイオードチップ１７０の下面全体を使用することが実質的に可能になり得、潜在的に光を遮断する要素（例えば、金属相互接続）を、フォトダイオードチップの光吸収経路から省くことができる。
再び図２２を参照すると、動作５１２の後、方法５００は動作５１４に進むことができる。動作５１４において、フォトダイオードチップ１７０の光吸収面に１つ以上のＣＦＡを加えることができる。例えば、２１Ｄを参照すると、フォトダイオードチップ１７０の光吸収面に１つ以上の波長フィルタ（例えば、青、緑、赤）を有するＣＦＡ ３６０を加えることができる。ＣＦＡ ３６０は、フォトダイオードチップ１７０内に画定されたフォトダイオード１５４の各々に所定の波長を有する光が達することを選択的に可能にすることができる。このステップ中に、追加の裏面照明プロセスを同様に実行してもよい。これらは、裏面反射防止コーティング塗布、不動態化、金属遮光適用、マイクロレンズ、ボンドパッド開口などを含み得る。
動作５１４の後、方法５００は動作５１６に進むことができる。動作５１６において、ボンドパッド３５２のうちの１つ以上を開口することができる。例えば、ボンドパッド３５２を開口するために、フォトリソグラフィプロセス及び／又はエッチングプロセスが使用され得る。動作５１４の後、方法５００は、終了状態５１８に進み、終結することができる。
垂直転送ゲートを使用しない他の事例では、図２０及び図２２に示した方法４００及び方法５００を使用し得ることに留意されたい。例えば、画像センサ１３０は、１つ以上のＴＳＶ及び／又は他のチップ間接続要素を用いて構築され得る。これらの例では、フォトダイオードチップ上に１つ以上の転送ゲートが画定され得るが、トランジスタアレイの制御回路とは通信しない。
更に、方法４００及び方法５００は、３チップ積層に関して論じてきたが、追加のチップを加えてもよい。例えば、方法４００において、論理チップを薄くした後、そこに別のウェハを接合し、それを薄くし、その上に第５のウェハを積層してもよい。図２３Ａ及び図２３Ｂは、図２０及び図２２に示した方法４００及び方法５００を使用する４チップ積層の２つの例を示す。図２３Ａ及び図２３Ｂに示すように、論理チップ１７３の上にメモリチップ３７４を加えることができる。
図２３Ａに示した実施形態のようないくつかの実施形態では、ＴＳＶ ３５４は、１つ以上の金属接続３７６又はメモリチップ３７４の他の構成要素と接続するために、メモリチップ３７４からフォトダイオードチップ１７０まで延び得る。この実施形態では、別のＴＳＶ ３５４が、トランジスタアレイチップ１７２からフォトダイオードチップ１７０まで延び得る。論理チップ１７３とメモリチップ３７４とは、１つ以上の金属層又は接続３７６を介して互いに通信する。
図２３Ａに示した実施形態では、メモリチップ３７４と論理チップ１７３とを、各チップの正面が他方とインターフェースするように積層することができる。同様に、トランジスタアレイチップ１７２とフォトダイオードチップ１７０とを、それらの正面が互いにインターフェースするように積層することができる。この例では、トランジスタアレイチップ１７２及び論理チップ１７３の２つの裏面が互いにインターフェースすることができる。したがって、図２３Ａに示した実施形態では、各チップは、隣接するチップの対応する表面（正面又は裏面）とインターフェースすることができる。
図２３Ｂに示した実施形態のような他の実施形態では、１つ以上のＴＳＶ ３５４が、チップの各々と通信するためにフォトダイオードチップ１７０から延び得る。例えば、フォトダイオードチップ１７０は、メモリチップ３７４（若しくは他のチップ）、論理チップ１７３及びトランジスタアレイチップ１７２と通信し得る。
図２３Ｂに示した実施形態では、論理チップ１７３とメモリチップ３７４とを正面対正面で積層することができ、トランジスタチップ１７２とフォトダイオードチップ１７０ともまた正面対正面ですることができる。換言すると、メモリチップ３７４の正面は、トランジスタチップ１７２の正面とインターフェースし、フォトダイオードチップ１７０の正面は、トランジスタアレイチップ１７２とインターフェースする。この例では、論理チップ１７３の正面がトランジスタアレイチップ１７２の裏面とインターフェースすることができるように、論理チップ１７３とトランジスタアレイチップ１７２とが積層され得る。ただし、多くの他の例が同様に想定される。
図２０及び図２２の方法４００及び方法５００により、各チップの性能を向上させるための特別な機能を含めるように、チップ１７０、１７２及び１７３の各々を別々に最適化することが可能になり得る。更に、チップを薄くした後にＴＳＶのようなチップ間接続が作成され得るので、ＴＳＶ又は他の接続は、作成がより簡単になり、直径をより小さくすることができる。
リングゲート及びトリプルウェル
いくつかの実施形態では、画像センサは、２つのゲート間で通信するためのリングゲート構造を含む分割チップ設計（例えば、フォトダイオードチップ及びトランジスタチップ）を含み得る。図２４Ａは、チップ間接続のために別様にドープされた接触を含むピクセル回路の単純化された概略図である。図２４Ｂは、別様にドープされた領域を示す、フォトダイオードチップ及びトランジスタアレイチップの選択部分の概略断面図である。図２４Ａ及び図２４Ｂを参照すると、画像センサは、ピクセルチップ１７０とトランジスタアレイチップ１７２との間に１つ以上の接触を含むことができる。一般に、動作中、最小量のノイズで、フォトダイオード内の収集された電荷の全てをトランジスタアレイチップに転送することが望ましい。オーム接触（例えば、高濃度にドープされた深い電荷ポケット）を使用すると、（例えば、集積と読み出しとの間の）電荷転送及びリセットプロセスにおいてこれらのタイプの接触を完全に空乏させることができない場合があるので、何らかのノイズが導入されることがある。
図２４Ａ及び図２４Ｂのピクセル回路実施形態では、ピクセルチップ１７０とトランジスタアレイチップ１７２との間の接続については、ショットキー接触又はわずかにドープされた接触（lightly doped contact）を使用することができる。詳細には、ピクセル回路６３６は、浮遊拡散６５３、ＳＦゲート６６０及び行選択ゲート６６２と通信するフォトダイオード６５４を含むことができる。フォトダイオード６５４は、トリガートランジスタ６５８により、浮遊拡散６５３、転送トランジスタ６６２及び蓄積ノードトランジスタ６０４と選択的に通信することができる。グローバルシャッター動作が望まれ得る実施形態では、転送トランジスタ６６２と蓄積ノードトランジスタ６０４との間に、蓄積ノード６０２を配置することができる。第１のリセット６５６はトリガートランジスタ６５８を活性化することができ、第２のリセット６５２が蓄積ノードトランジスタ６６２を活性化することができる。この実施形態では、フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間に、２つのショットキー接触６２０及び６２２、つまりショットキーダイオードを形成することができる。
第１のショットキー接触６２０は、トリプルウェル構造を含むことができる。例えば、ショットキー接触は、ｐ型ドープチャネル領域６４９により取り囲まれたｎ型ドープドレイン６５５を含むことができ、ｎ型ドープドレイン６５５は、ｐ型ドープ基板６５１の上に配置されたｎ型ドープフォトダイオードソース６５４により取り囲まれている。ｎ型ドープドレイン６５５は、１０14〜１０17ｃｍ3のドーピング濃度範囲を有し得る。ｎ型ドーピング及びｐ型ド−ピンングの様々な層は、トリプルウェルを生成し、ｎ型ドープ領域６５５における接触は、ｐ型ドープ領域６４９及び別のｎ型ドープ領域（フォトダイオード６５４）により取り囲まれ得る。図２４Ｂに示した実施形態では、ｎ型領域の接触６５５は、フォトダイオード６５４の上に「浮遊」する。フォトダイオード６５４は、リングゲート６５８のソースを形成し、基板６５１の上に配置される。フォトダイオード６５４は、フォトダイオードチップ１７０の下部の（全てではないとしても）実質的部分を形成することができるので、フォトダイオード６５４は、従来の画像センサよりも大きいウェルキャパシティを有することができる。
図２４Ｃは、図２４Ｂのフォトダイオードチップの上面図である。図２４Ｃに示すように、転送ゲート６５８は、リングゲート構造で形成され、それにより、リングゲート又は転送ゲート６５８は、接触６５５を取り囲んで配置され得る。換言すると、リングゲート６５８は、ｎ型ドープドレイン６５５の周囲に円形リングを形成することができる。
トランジスタアレイチップ１７２は、第２のショットキー接触６２２だけでなく、他の転送ゲート６６２及び６０４、浮遊拡散ノード６５３、並びに他の読み出し構成要素を含むことができる。また、トランジスタアレイチップ１７２は、トリプルウェル構造も含むことができる。例えば、第２のショットキー接触６２２は、ｐ型基板６６１の上部のｎ型ベース６６３に組み込まれたｐ型ドープウェル６６７の領域の上に配置されたｎ型ソース領域を含み得る。同様に、浮遊拡散ノード６５３及び蓄積ノード６０２は、ｐ型ドープウェル６６７内のｎ型ドープ領域として形成され得る。ｐ型ドープウェル６６７は、ｎ型ドープ領域の各々を取り囲むことができ、ｎ型ドープベース６６３は、ｐ型ドープウェル６６７全体を取り囲むことができる。
第１のショットキー接触６２０及び第２のショットキー接触６２２に通信可能に接続するように、フォトダイオードチップ１７０とトランジスタアレイチップ１７２との間に（金属又は他の導体であり得る）チップ間接続６１８が延び得る。例えば、チップ間接続６１８は、フォトダイオードチップ１７０からのドレイン６５５を、トランジスタアレイチップ１７２のソース６６５と通信可能に結合し得る。チップ間接続６１８は、モリブデン、白金、クロム若しくはタングステン、ケイ化パラジウム又はケイ化白金のような金属材料であり得る。金属製のチップ間接続６１８は、ショットキー接触６２０及び６２２、あるいはショットキーダイオードの両方と接触している。
動作時、リングゲート６５８が集積中に非活性化され、フォトダイオード６５４が光を集光することが可能になる。（例えば、集積の終わりに）フォトダイオード６４５から電荷が転送されると、リングゲート６５８が活性化され得、フォトダイオード６５４からのキャリアがウェル６４９を介してリングゲート６５８の中心、ドレイン領域６５５へと水平方向に伝播することを可能にするゲートチャネルが作成される。トリプルウェル構造に起因して、集積の初めには、電荷の喪失により、ドレイン６５５の上のショットキー接触６２０が空乏する。接触６２０が空乏している間、ｎ型ドープドレイン６５５（及びチップ間接続６１８）は、ｐ型ドープウェル６４９に短絡する。しかしながら、ウェル６４９はいかなる外部接続部もなく「浮遊」しているので、短絡状態では、電流が伝導されない。したがって、ショットキー接触６２０からの漏れ電流が低減されるか、又はなくなる。更に、ショットキー接触６２０は、電荷転送の初めに電荷が空になるので、フォトダイオード６５４からチップ間接続６１８を介して最終的に転送された電荷には、実質的にはノイズがなくなり得る。
フォトダイオード６５４からの電荷がドレイン６５５に達すると、電荷は、チップ間接続６１８を介して、トランジスタアレイチップ１７２に、例えば、転送ゲート６６２の第１の側面上の第２のショットキー接触６２２に転送される。電荷がトランジスタアレイチップ１７２に転送されると、ショットキー接触６２２から蓄積ノード６０２に、次いで浮遊拡散ノード６５３に電荷を転送するために、転送ゲート６６２及び６０４が活性化され得る。ピクセルの電位は、第１のショットキー接触６２０から第２のショットキー接触６２２に電荷が流れるように設定され得、したがって、第２のショットキー接触６２２は、第１のショットキー接触６２０よりも高い電位を有し得る。
フォトダイオードチップ１７０と同様に、トランジスタアレイチップ１７２のトリプルウェル構造は、第２のショットキー接触６２２からの電荷漏れを低減することができる。例えば、フォトダイオードチップ１７０から電荷転送の初めに、第２のショットキー接触６２２が空乏していることがあり、それにより、ソースノード６５５へと転送される電荷には、実質的にノイズがないことがある。更に、ｐ型ドープウェル６６７はｎ型ベース６６７の領域の上で「浮遊」しているので、短絡回路は電荷を伝導しなくなり、第２のショットキー接触からの電荷漏れが低減されうるか、又はなくなる。フォトダイオードチップ１７０とトランジスタアレイチップ１７２の両方におけるトリプルウェル構造を理由に、フォトダイオード６５４から浮遊拡散への電荷転送は、ショットキー接触６２０及び６２２からの漏洩なしに、チップ間のピクセル電荷転送のためのオーム接触を有する画像センサと比較して低減されたノイズレベルで完了され得る。
いくつかの実施形態では、浮遊拡散ノード６５３はオーム接触であり得るが、フォトダイオードチップとトランジスタアレイチップとの間の接触はショットキー接触６２０及び６２２であることに留意されたい。更に、図２４Ｂ及び図２４Ｃに示した実施形態では、ショットキー接触６２０及び６２２のドレイン領域及びソース領域はｎ型ドープ領域として形成され、領域６５５及び６６５は、ｐ型ドープウェル６４９によって取り囲まれている。ただし、他の実施形態では、ホールベースのフォトダイオードが使用され得、ショットキー接触６２０及び６２２は、ｎ型ウェルによって取り囲まれたｐ型ドープ領域で形成され得る。
電荷転送効率を増大させるためのド−ピンング接触
いくつかの実施形態では、オーム接触を使用する実施形態では、電荷転送率を高めるために、ドーピングレベルが変動され得る。図２５Ａは、チップ間接続のためにシャロードープ領域を含むピクセル回路の単純化された概略図である。図２５Ｂは、図２５Ａの回路に対するド−ピンングスキームを示す単純化されたブロック図である。図２６は、図２５Ａ及び図２５Ｂに示すピクセル回路についての電位プロファイル図である。図２５Ａ〜図２６を参照すると、画像センサは、電荷転送率を高めるために、チップ１７０及び１７２のシリコン基板内にシャロードープ領域又は低深度ドープ領域を含むことができる。
一実施形態では、トリガー転送ゲート６５８のソースに第１のシャロードープ領域６７０が形成され得、転送ゲート６６２のドレインに第２のシャロードープ領域６７２が形成され得る。これらのシャロードープ領域６７０及び６７２の各々は、隣接するドープ領域（例えば、蓄積ノード又はフォトダイオード領域）の深さ未満の深さＤを有することができる（図２５Ｂ参照）。シャロードープ領域６７０及び６７２のドーピング濃度は、比較的高くなり得る（例えば、１０16ｃｍ-3〜１０18ｃｍ-3）。換言すると、シャロードープ領域６７０及び６７２の各々は、高度にドープされ得るが、厚さ又は深さは薄くなり得る。高度にドープされるが深さが浅いというこの組み合わせにより、フォトダイオードとトランジスタアレイチップとの間のオーム接触が可能になり得、依然として、実質的に完全な電荷転送を提供する。
いくつかの実施形態では、シャロードープ領域６７０及び６７２は、表面（例えば、ｎ型シャロードーピング区域）の第１ドーピング型と、ウェルを基板へと形成する第２のド−ピンング型（例えば、ｐ型）とを含み得る。ドープ領域６７０及び６７２の空乏層の厚さが制御されるので（領域が反対の型のドーパントによって取り囲まれるので）、シャロードープ領域６７０及び６７２がピニングされ得、暗電流及び他のノイズ問題が低減される。換言すると、第２のド−ピンング型はピニング層を形成し、シリコン層の表面に空乏領域が拡がることを防止することができ、それにより、暗電流の発生を防止することができる。更に、シャロードープ領域６７０及び６７２の深さＤ、ドーピング濃度及びノード活性領域を変更すると、所望に応じてピニング電位を選択することができる。いくつかの実施形態では、ドープ領域６７６及び６７２は、約０．０１ミクロン〜０．２ミクロンのド−ピンング深さと、１０18ｃｍ-3の濃度とを有し得る。
図２５Ａ及び図２５Ｂを参照すると、チップ間接続６８１を介して２つのシャロードープ領域６７０及び６７２を１つに接続することができる。これらの実施形態では、チップ間接続６８１は、ケイ化物（ＴｉＳｉ２、ＣｏＳｉ２、ＮｉＳｉなど）のようなオーム接触であり得る。オーム接触は、他のタイプの接触（例えば、ショットキー接触）と比較して、低減された電位キャリアを有することができ、それにより、電荷転送を活性化するために低減された電圧を使用することが可能になり得る。
いくつかの実施形態では、各ノードのピニング電位は、フォトダイオード６５４から浮遊拡散ノード６５３及びリセット電圧に向かって増大し得る。図２６は、ピクセル回路にわたるフォトダイオード６５４から浮遊拡散ノード６５３に向かう電位の増大を示す電位図である。換言すると、各ノード（フォトダイオード６５４、第１のシャロードープ領域６７０、第２のシャロードープ領域６７２、蓄積ノード６０２、浮遊拡散ノード６５３）のドーピング濃度は、フォトダイオードから浮遊拡散まで増大し得る。詳細には、第１のシャロードープ領域６７０は、フォトダイオード６５４よりも高いドーピング濃度を有することができ、第２のシャロードープ領域６７２は、第１のシャロー領域よりも高いドーピング濃度を有することができ、蓄積ノード６０２は、第２のシャロー領域よりも高いドーピング濃度を有することができ、浮遊拡散ノード６５３は、蓄積ノード６０２よりも高いドーピング濃度を有することができる。このように、電圧空乏レベルは、フォトダイオード６５４から浮遊拡散に向かって増大する。
電位が増大すると、（グローバルシャッター動作のために）フォトダイオードから蓄積ノードまで電荷が浮遊することが可能になり、次いで、行毎に読み出すために、（ｎ型のピニングされていない）負荷拡散ノードまで電荷を転送することが可能になり得る。例えば、フォトダイオード６５４内の電子又は電荷キャリアは、（より高い電位を有する）増大したド−ピンング領域へとより簡単に伝播することができ、したがって、各ノードを完全に空乏させることが可能になり得る。これは、隣接するウェルの電位が増大するにつれて、後続のノードは各々、より多くの電子を受け入れることができ、それにより、次のウェル又はノードが飽和度に達する前に、各ウェルを完全に空乏させることが可能になり得るからである。
図２５Ａ及び図２５Ｂに示した画像センサのピクセル回路の実施形態により、フォトダイオードチップ１７０及びトランジスタアレイチップ１７２上のド−ピンング型又はトランジスタ型を実質的に同一にすることが可能になり得る。図２４Ａ及び図２４Ｂに関して上記で論じたように、２つのチップに関するトランジスタのド−ピンング型は変えることができる。ただし、図２５Ａ及び図２５Ｂに示した実施形態では、各々の基板は、同じド−ピンング型（例えば、ｎ型又はｐ型）でドープされ得、トランジスタは同じ型となり得る。例えば、電子ベースのフォトダイオードの場合、フォトダイオードチップ１７０及びトランジスタアレイチップ１７２は、ｎ型接触を含み得、ＮＭＯＳトランジスタが使用され得、ホールベースのフォトダイオードの場合、ｐ型接触とＰＭＯＳトランジスタが使用され得る。フォトダイオードチップ１７０とトランジスタアレイチップ１７２の両方について同じ型の接触及びトランジスタを使用することは、画像センサの製造プロセスをあまり複雑でなくすることができる。
いくつかの実施形態では、フォトダイオード６５４と浮遊拡散ノード６５３との間の電荷転送ノードは、リセット状態（例えば、電荷転送前）と電荷転送後と間で実質的に同じ状態にとどまり得る。これは、フォトダイオード６５４と蓄積ノード６０２との間にトリガー転送ゲート６５８及び転送ゲート６６２を配置することにより可能である。これにより、トランジスタの接触（ドレイン又はソースなど）がフォトダイオード又は蓄積ノードウェルからなくなる。換言すると、電荷は、離隔した転送ゲートを介して蓄積ノード６０２へと、またそこから転送され、したがって、蓄積ノードウェル中に実際に存在する接触がなくなる。換言すると、転送トランジスタのドレイン又はソースを、蓄積ノード及び／又はフォトダイオードを形成するウェルに挿入しなくてもよい。ｎ型蓄積ノード６０２は、ゲート６６２のドレイン及びゲート６０４のソースを形成する。これらのゲートは、シリコン接触−金属接触−シリコン接続ではなく、ｎ型ドープシリコンを介して１つに接続され得る。
遮光
上述したように、画像センサ１３０は、各ピクセルについてグローバルシャッター動作を可能にするための蓄積ノードを含むように構成され得る。これらの実施形態では、各ピクセル１３６は、同時に光を集積又は捕獲することができ、行選択１４４及び列選択１４０により特定のピクセル行を読み出すことができるまで、フォトダイオードからの電荷を蓄積ノードに蓄積することができる。フォトダイオードからの電荷が蓄積ノードに蓄積される間、蓄積ノードに光が入射する可能性があり、それにより、生成された画像中にノイズ若しくは他のエラーが生じ得る。例えば、図８及び図１１に示したスタック構成では、画像センサ１３０は、フォトダイオードチップ１７０の裏面を通して光を受光することができ、（フォトダイオードチップ又はトランジスタアレイチップ１７２のいずれかの上にあり得る）蓄積ノードを、フォトダイオードチップに入射する潜在的な光に曝露することがあり得る。
いくつかの実施形態では、包括的な電荷蓄積ノードは、フォトダイオードチップ１７０ではなくトランジスタアレイチップ１７２上に配置され得る。これらの実施形態では、蓄積ノードとフォトダイオードチップ１７０との間に（金属層のような）遮光層が配置され得る。シールド又は遮光層は蓄積ノードへの光漏れを実質的に防止することができ、蓄積されたデータ（電荷）に入るノイズ又は他のアーチファクトの低減に役立つ。更に、いくつかの実施形態では、蓄積ノードは、トランジスタのような２つ以上のゲートによって、フォトダイオードか離隔され得る。２つのゲートは、フォトダイオードから蓄積ノードを電気的に絶縁することができ、それにより、（例えば、初期電荷が蓄積ノードにダンピングした後のような集積中ではなく、フォトダイオードが光を受光する事例において）偶発的な又はノイズ光透過が蓄積ノードに達することを更に低減することができる。
図２６Ａは、トランジスタアレイチップ上に配置された蓄積ノードを含むピクセル回路の単純化された概略図である。図２６Ｂは、トランジスタアレイチップ上の蓄積ノードを示す、画像センサ１３０のブロック図である。図２６Ｃは、蓄積ノードの拡大断面図である。図２６Ａ〜図２６Ｃを参照すると、フォトダイオードチップ１７０は、フォトダイオード１５４と、アンチブルーミングゲート１７８と、転送ゲート１５８とを含むことができる。グローバルシャッターが所望の事例では、トランジスタアレイチップ１７２は、受信転送ゲート７６２と、蓄積ノード７０２と蓄積ノード転送ゲート７０４と、活性化／リセット回路（リセットゲート１５６、ＳＦ １６０、及び行選択１６２）を含み得る。蓄積ノード７０２は、転送ゲート１５８及び受信転送ゲート７６２の開放時に、フォトダイオード１５４に蓄積されたデータ又は電荷を受け取る。
図２６Ｂを参照すると、シールド６８０によりフォトダイオードチップ１７０から蓄積ノード７０２を光学的に分離することができる。シールド６８０は、フォトダイオードチップ１７０に入射する光が、蓄積ノード７０２を汚染する、又はそこに入射することを防止することができる。詳細には、シールド６８０は、フォトダイオード１５４内に蓄積された電荷以外の光子が、蓄積ノード７０２に入射することを防止することができる。図２６Ｃは、トランジスタアレイチップと共に積層されたフォトダイオードチップを示す図である。図２６Ｂ及び図２６Ｃを参照すると、シールド６８０は、金属などのような不透明物質の１つ以上の層又はセクションであり得、フォトダイオードチップ１７０２とトランジスタアレイチップ１７２（又は、トランジスタアレイチップ１７２の選択区域のみ）との間に層化され得る。例えば、シールド６８０は、フォトダイオードチップとトランジスタチップとの間に複数の層状に互い違いに配置され得る。いくつかの実施形態では、シールドは、図１９Ａ〜図２１Ｅに関して上記で論じた誘電層の１つ以上の部分を形成し得る。
また、シールド６８０は、２つのチップ１７０と１７２との間に通信を提供する際に役立つように、金属のような導電材料をまた含み得る。例えば、シールド６８０は、垂直転送ゲート１５８及び／又はチップ間接続の金属層のうちの１つ以上を形成し得る。更に、シールド６８０は、単一の層を含むことができ、あるいは、画像センサ１３０の長さと、フォトダイオードチップとトランジスタアレイチップとの間のチップ間接続の厚さとに沿って分散した複数のセグメントを含むことができる。シールド６８０の少なくとも１つの部分は、トランジスタアレイチップ上に形成された蓄積ノード７０２とフォトダイオードチップ１７０との間に配置され得る。これにより、フォトダイオードにより吸収されないフォトダイオードチップ内で内部反射した光、又は他の光ノイズのような光が蓄積ノード７０２へと入射することを実質的に防止することができる。
シールド６８０が金属材料である事例では、蓄積ノード７０２は、任意のトランジスタ接触を受容しないフォトダイオードであり得る。これらの実施形態は、シリコン中の金属接触（例えば、トランジスタアレイ１７２の基板）に伴って生成され得る蓄積ノード７０２における暗電流を低減するのに役立ち得る。これが可能な理由は、分離した転送ゲート７６２及び７０４を介して電荷が蓄積ノード７０２に入ることができ、かつ、そこから電荷を転送することができるので可能であり、それにより、シリコン中のシールドの金属要素により生じ得る暗電流を低減することができるためである。（シリコンに損傷を与え得る）蓄積ノード中の金属シリコン接触をなくすことによって、並びに、表面不活性化（例えば、ｎ型蓄積ノードに対するｐ＋注入）に起因して、暗電流を低減することが可能である。
漂遊光の少なくとも一部分を蓄積ノード７０２に入らないように遮断することによって、シールド６８０は、グローバルシャッター動作中にノイズ及び他の画像アーチファクトが画像に導入されることを低減するのに役立ち得る。例えば、グローバルシャッター動作中、画像センサ１３０のピクセル１３６の各々は、実質的に同時に光を集積又は集光することができる。集積後、フォトダイオード１５４から蓄積ノード７０２に光を転送するために、垂直転送ゲート１５８及び受信転送ゲート７６２を活性化することができる。この例では、フォトダイオードチップ１７０からトランジスタアレイチップ１７２に電荷を転送することができ、画像プロセッサにより選択ピクセル行を読み出す準備がととのうまで、蓄積ノード７０２に電荷が蓄積される。蓄積ノード７０２は、フォトダイオードチップ１７０から光学的に分離されるので、集積中にフォトダイオード１５４に収集されなかった光子が蓄積ノード７０２に達することを防止することができる。
いくつかの実施形態では、シールド６８０又はシールドの一部分は、光吸収材料及び／又は光吸収コーティング、あるいは反射防止材料及び／又は反射防止コーティングを含み得る。例えば、シールド６８０は、１つ以上の表面上に光吸収コーティングが層化された金属材料であり得る。他方において、吸収コーティングは、フォトダイオードチップ１７０内の光反射を低減することができるだけでなく、反射光を吸収することができる。吸収材料は更に、光がフォトダイオードチップ１７０内で散乱することを防止することができる。これらの実施形態では、典型的には、光が１つのフォトダイオードで反射し、隣接するフォトダイオードに入射することに起因するピクセル間のクロストークを低減することができる。いくつかの実施形態では、シールドの１つ以上の部分は、光吸収材料を含み得るが、シールドの他の部分は、光吸収材料を含まなくてもよい。
図２６Ｃを参照すると、いくつかの実施形態では、垂直転送ゲート１５８の金属接続１８６及び／又はボンドパッド６８５のような金属相互接続の選択部分は、フォトダイオード及び／又はトランジスタアレイチップ内の光反射を低減するのに更に役立ち得る光吸収コーティング及び／又は反射防止コーティングを含むことができる。更に、いくつかの実施形態では、トランジスタアレイチップの１つ以上の相互接続は、光吸収コーティング又は反射防止コーティングを含み得る。図２６Ｃを参照すると、１つ以上のボンドパッド６８７及び／又は金属接続６８３は、光吸収コーティング及び／又は反射防止コーティングを含むことができる。更に、トランジスタアレイチップはまた、ピクセルチップスタック内の光ノイズを更に低減し得る１つ以上のシールド６８２を含むことができる。トランジスタアレイチップにおける光の反射を遮断するために、トランジスタアレイチップシリコンに、トランジスタアレイチップチップのシールド６８２を「埋め込む」ことができる。
更に、２つの転送ゲート（垂直転送ゲート１５８及び受信転送ゲート７６２）は、蓄積ノード７０２に入る電荷を制御し、フォトダイオード１５４から蓄積ノード７０２が電気的に絶縁され得る。フォトダイオード１５４からの電気的絶縁は、フォトダイオードの集積時間から蓄積ノード７０２に蓄積された電荷の完全性を維持し、蓄積ノードが非集積時間期間中（集積後であるが読み出しの前）に電荷を受け取ることを防止するのに役立ち得る。
図２６Ｂ及び図２６Ｃに示したシールド及び金属相互接続の位置は単に例示的なものであり、多くの他の実施形態が想定されることに留意されたい。蓄積ノードへの光を遮蔽すること、並びにフォトダイオードチップ及び／又はトランジスタアレイチップ内で内部反射する光を吸収することによって、（１つ以上の）シールドは、シャッター効率を高めると共に、捕獲信号中のノイズを低減することができる。更に、図２６Ｂ及び図２６Ｃの実施形態は、遮蔽構造の組み合わせを示しているが、いくつかの実施形態では、単一のシールドが使用され得る。例えば、光シールドは、ピクセルトランジスタチップの蓄積ノードの上部に、及び／又はフォトダイオード上に埋め込まれ得る。別の例として、チップ内の金属相互接続及び／又は他の要素は、更にシールドを使用することなく光反射を低減するために、反射防止材料及び／又は光吸収材料でコーティングされ得る。更に別の例として、光をフィルタリング（吸収）するために、トランジスタアレイチップ及び／又はフォトダイオードチップ内にアモルファスシリコン又はポリシリコンのような１つ以上の光吸収層が配置され得る。一実施形態では、アモルファスシリコンは、フォトダイオードチップとトランジスタアレイチップとの間で、フォトダイオードチップの上部に配置され得る。
フルウェルキャパシティの増大
画像センサのフォトダイオードのフルウェルキャパシティは、一般に、露光時間を決定し、また、画像センサの信号対ノイズ比及び／又はダイナミックレンジに影響を及ぼし得る。いくつかの実施形態では、画像センサのフォトダイオードのフルウェルキャパシティは、より長い露光時間を可能にし、捕獲画像におけるブルーミングアーチファクトを低減するように、かつ、画像センサのダイナミックレンジを増大させるように動的に調整され得る。一実施形態では、画像センサは、集積（例えば露光時間フレーム）中、１回以上、フォトダイオードから蓄積ノードに電荷を転送し得る。集積中に電荷を転送することにより、ハードウェアに課されるウェルキャパシティを超えてフォトダイオードのフルウェルキャパシティを増大させることが可能になり得る。更に、画像センサのハードウェアを変更することなくフルウェルキャパシティを変動させることができるので、フルウェルキャパシティを動的に変動させることができ、異なる照明条件、画像捕獲設定（例えば、動画又はスチル写真）に画像センサを調整するこがを可能なり、並びに、ユーザが所望に応じて、ブルーミングアーチファクトを増大させることなく、露光時間を調整することが可能になる。
調整可能なフルウェルキャパシティに関して本明細書に記載した実施形態は、垂直転送ゲートを有する画像センサを使用して実装する、あるいは、水平垂直転送ゲートを有する画像センサにおいて実装することができる。図２７は、動的に調整可能なフルウェルキャパシティを有する画像センサ１３０のピクセルのための例示的な概略図を示す。図２７を参照すると、ピクセルは、フォトダイオード１５４と浮遊拡散ノード１６３との間に１つ以上の蓄積ノード７０２を含むことができる。フォトダイオード１５４から蓄積ノード７０２に電荷を転送するために、蓄積ゲート７６２及び転送ゲート１５８を活性化することができる。次いで、蓄積ノード７０２から浮遊拡散ノード１６３に電荷を転送するために、第２の転送ゲート７０４を活性化することができる。いくつかの実施形態では、蓄積ノード７０２は、（例えば、図２６Ｂ及び図２６Ｃに示すように）そこに蓄積された信号を内部反射光及び他のノイズ源から保護することを可能にする１つ以上のシールド６８０により光から遮蔽され得る。更に、信号中のノイズを更に低減するために、蓄積ノード７０２をフォトダイオード１５４から電気的に絶縁することができる。
特定の実施形態では、特にローリングシャッター実装形態では、アンチブルーミングゲート１７８を省いてもよいことに留意されたい。
フォトダイオード１５４からの複数回の電荷転送に適応するために、蓄積ノード７０２の容量を増大させることができる。例えば、蓄積ノード７０２は、フォトダイオード１５４の容量の２倍（又はそれ以上）を収容するのに十分な大きさであり得る。これにより、フォトダイオード１５４の集積時間が、ハードウェア実装されたフルウェルキャパシティを上回って増大するので、蓄積ノード７０２は、フォトダイオード１５４からの複数回の電荷転送による電荷を蓄積することが可能になる。
それに代えて、又はそれに加えて、１つ以上のピクセルの変換利得が動的に調整可能であり得る。調整可能な変換利得の例は、図１３、図１４、並びに図１５Ａ及び図１５Ｃに示されており、各ピクセルの１つ以上の構成要素（例えば、浮遊拡散ノード）が２つ以上のピクセル間で共有され得るピクセル共有実装形態を使用し実施され得る。例えば、図１３を参照すると、各ピクセル２３６ａ、２３６ｂ、２３６ｃ及び２３６ｄは、複数の浮遊拡散ノード２８８ａ、２８８ｂ、２２８ｃ及び２８８ｄと選択的に通信することができる。同様の実装形態を使用すると、蓄積ノード（図１３の実装形態には図示されていない）を、望ましい浮遊拡散ノードと選択的に通信するように配置することができ、それにより、ピクセルの変換利得を調整することができる。例えば、第１の浮遊拡散ノード２８８ａは、集積中に単一の電荷転送が行われ得る事例において使用され得、第２の浮遊拡散ノード２８８ｂは、集積中に２つの電荷転送が行われ得る事例において使用され得、第３の浮遊拡散ノード２８８ｃは、集積中に第３の電荷転送が行われ得る事例において使用され得、第４の浮遊拡散ノード２８８ｄは、集積中に４回の電荷転送が行われ得る事例において使用され得る。この例では、第１の浮遊拡散ノードから第４の浮遊拡散ノードまで、浮遊拡散ノードの各々のノード容量を増大させることができる。換言すると、第４の浮遊拡散ノード２８８ｄは最大容量を有し得、第３の浮遊拡散ノード２８８ｃは２番目に高い容量を有し得、第２の浮遊拡散ノード２８８ｂは３番目に高い容量を有し得、第１の浮遊拡散ノード２８８ａは最も低い容量を有し得る。容量を変動させることにより、複数回の電荷転送により蓄積ノード中で生じる大きい電荷に適合するように変換利得を調整することが可能になる。
図１５Ｃを参照すると、別の例では、各蓄積ノード７０２ａ、７０２ｂ、７０２ｃ及び７０２ｄは、調整可能な利得を有することができる単一の浮遊拡散ノードと通信する。例えば、浮遊拡散ノードの変換利得を変動させるために、浮遊拡散ノード１６３は、利得調整ゲート２９０、２９２及び２９４のうちの１つ以上に結合され得る。これらの実施形態では、浮遊拡散の変換利得は、集積中におけるフォトダイオード１５４からの１つ以上の電荷転送により蓄積ノード７０２ａ、７０２ｂ、７０２ｃ及び７０２ｄに蓄積された追加の電荷を収容するように動的に調整され得る。
次に、フォトダイオードのフルウェルキャパシティを動的に調節する方法について論じる。図２８は、画像センサの１つ以上のフォトダイオードについてフルウェルキャパシティを調整するための方法８００を示すフローチャートである。方法８００は、動作８０４から開始することができ、画像センサ１３０は、テスト画像を捕獲することができる。例えば、画像センサは、デフォルトの又はベースラインのフルウェルキャパシティ（例えば、集積の終わりに単一の電荷転送）を用いてオブジェクトの画像を捕獲することができる。テスト画像を捕獲すると、方法８００は動作８０６に進むことができる。動作８０６において、プロセッサ１１４により、又はユーザによりテスト画像（又はフォトダイオードからの光信号）を評価して、（例えば、フルウェル電位を超えたピクセルから）画像にブルーミングアーチファクトがあるかどうかを判定することができる。
ブルーミングしているピクセルの数が所定の閾値を超えた場合、方法８００は、動作８０８に進むことができ、プロセッサは、選択ピクセル及び／又は全ピクセルのフルウェル電位を増大させるために画像センサ１３０のモードを変えることができる。例えば、選択ピクセル（又はピクセルアレイの全ピクセル）の転送ゲート及び蓄積ゲートは、フォトダイオード１５４の集積時間中に活性化するように構成され得る。画像センサ１３０モードを活性化すると、方法３００は動作８１０に進むことができる。動作８１０において、画像センサ１３０のフォトダイオード１５４は、集積を開始することができる。換言すると、画像センサは、画像に対する露光を開始することができる。
フォトダイオード１５４が集積している間、方法８００は動作８１２に進むことができる。動作８１２において、拡張されたフルウェルキャパシティを有するように選択されたピクセルは、それらの電荷を蓄積ノード７０２へとダンピングすることができる。例えば、図２７を参照すると、電荷がフォトダイオード１５４から蓄積ノード７０２へと流れることを可能にするために、各ピクセルの転送ゲート１５８及び蓄積ゲート７６２を活性化することができる。フォトダイオード１５４から蓄積ノード７０２へと電荷が転送されると、転送ゲート１５８及び蓄積ゲート７６２が非活性化され、蓄積ノード７０２をフォトダイオード１５４から電気的に絶縁する。
動作８１２の後、第１の電荷転送が完了すると、方法８００は動作８１４に進むことができる。動作８１４において、フォトダイオード１５４の集積を継続することができる。換言すると、画像センサ１３０に対する露光時間を継続することができ、それにより、フォトダイオードは、レンズからの集光を継続することが可能になる。
望ましいフルウェルキャパシティに応じて、動作８１４中、方法８００は動作８１６に進むことができる。動作８１６において、第２の電荷転送を行うことができる。第１の電荷転送の場合と同様にフォトダイオード１５４から蓄積ノード７０２に電荷が流れることを可能にするために、転送ゲート１５８及び蓄積ゲート７６２を活性化することができる。第２の電荷が転送されると、方法８００は動作８１８に進むことができる。動作８１８において、フォトダイオード１５４は集積を完了することができる。例えば、所定の露光時間に達し得る。
露光時間に達した後、方法８００は動作８２０に進むことができる。動作８２０において、転送ゲート及び蓄積ゲートを介して、フォトダイオード１５４中に新たに累積した電荷を蓄積ノード７０２に転送することができる。最終電荷転送は、リーミング（reaming）集積時間からフォトダイオード中の電荷を転送することができる。
最終電荷転送が起こると、方法８００は動作８２２に進むことができる。動作８２２において、第２の転送ゲート７０４を活性化することができ、浮遊拡散ノード１６３に電荷が移ることができる。変換利得が調整可能である実施形態では、浮遊拡散ノード又は浮遊拡散ノードに対する任意の利得調整ゲートは、電荷転送の回数に基づいて選択され得ることに留意されたい。例えば、図１５Ｃを参照すると、集積中に２回の電荷転送が完了した場合、第１の利得調整ゲート２９０及び第２の利得調整ゲート２９２を活性化することができ、それにより、浮遊拡散ノードの容量は、蓄積ノードからの追加の電荷を処理するように構成される。浮遊拡散ノードに電荷を転送した後、電荷を読み出すことができ、方法８００が終了する。
方法８００は、１つ以上のブルーミングピクセルに基づいてフォトダイオードのフルウェルキャパシティを調整するが、様々な他の理由のためにこれらのピクセルを調整できることに留意されたい。例えば、いくつかの事例では、ユーザは、画像に対するより長い露光時間を有することを望むことがあり、捕獲すべきシーンにおける周囲光の量に応じて、追加のウェルキャパシティが望まれることがある。別の例として、画像センサは、静止画ではなく動画を捕獲するように構成され得る。この例では、フルウェルキャパシティの増大による露光時間の追加は、高輝度光でのフォトダイオードの最大露光時間を延ばすことができ、それにより、動画をよりスムーズにすることが可能になり得る。換言すると、動画の全長において複数回フォトダイオードを読み出す必要がないことがあり、一緒によりシームレスにフレームが流れることができるので、動画の「不安定性（choppiness）」が低減される。更に別の例として、捕獲されたシーンにおける光は明滅することがあり（例えば、明るい光が５０Ｈｚ又は６０Ｈｚで動作する）、露光時間を長くすることにより、照明サイクル全体をカバーすることができ、露光時間が短い場合に生じ得るウェービングアーチファクトが低減される。
いくつかの実施形態では、特定のピクセル群は、集積全体を通じて電荷を複数回転送することができるが、他のピクセル群は、集積の終わりにのみ電荷を転送する。例えば、特定のカラーフィルタ（例えば、赤、青及び緑）を有するピクセルは、特に、あるシーンにおいて特定の光の波長が優勢である事例では、複数回の電荷転送を有するように設定され得、それにより、それらのフィルタを備えるピクセルを他のピクセルよりも速くブルームさせ得る。
結論
上記の説明は、幅広い応用例を有する。例えば、本明細書に開示した例は垂直転送ゲートに焦点を当てることができるが、本明細書に開示した概念は、水平転送ゲートを有する画像センサにも等しく当てはまり得ることに留意されたい。別の例として、転送ゲートに関して垂直ゲートの構造を論じてきたが、垂直ゲート構造は、アンチブルーミングゲートのような他のゲートについても実装され得る。同様に、画像センサに関して深さ感知システムを論じることができるが、本明細書に開示した装置及び技術は、等しく他のタイプのセンサに適用可能である。更に、ピクセルアーキテクチャに関して、行選択ゲートを説明しているが、本明細書に開示した実施形態は、行選択ピクセルを含まない画像センサのピクセルアーキテクチャ、並びにピクセルアーキテクチャの他の変形例において使用され得る。したがって、全ての例に関する議論は例示に過ぎず、特許請求の範囲を含む本開示の範囲をこれらの実施形態に限定するよう示唆することを意図していない。

Claims (24)

  1. フォトダイオードチップと、前記フォトダイオードチップ上に垂直方向に積層されたトランジスタアレイチップと、を備え、
    前記フォトダイオードチップは、ピクセルセルにグループ化される複数のピクセルを有し、ピクセルセルは、２つ以上のピクセルを有し、
    各ピクセルは、
    光を受光するためのフォトダイオードと、
    前記フォトダイオードと、２つ以上のピクセルによって共有される転送チャンネルとの間に動作可能に接続される第１の転送ゲートと、を含み、
    前記トランジスタアレイチップは、前記ピクセルセルと通信する複数の通信経路を有し、
    各通信経路は、
    前記共有される転送チャンネルと、ストレージノードとの間に動作可能に接続される第２の転送ゲートと、
    前記ストレージノードに動作可能に接続されるストレージ転送ゲートと、を含み、
    前記共有される転送チャンネルは、前記フォトダイオードから前記トランジスタアレイチップへ垂直方向に延長し、前記ピクセルセルの少なくとも１つのフォトダイオードから各通信経路へ電荷を転送する、画像センサ。
  2. 前記ピクセルセルの各フォトダイオードに動作可能に接続されるアンチブルーミングゲートをさらに備える、請求項１に記載の画像センサ。
  3. 前記共有される転送チャンネルに動作可能に接続されるアンチブルーミング及びリセットゲートをさらに備え、
    前記アンチブルーミング及びリセットゲートは、前記フォトダイオードチップと前記トランジスタアレイチップとの間で垂直方向に延長している、請求項１に記載の画像センサ。
  4. 前記複数の通信経路内の各ストレージ転送ゲートは、共有される浮遊拡散ノードに動作可能に接続される、請求項１に記載の画像センサ。
  5. 前記共有される浮遊拡散ノードに動作可能に接続される２つ以上の利得調整ゲートをさらに備える、請求項４に記載の画像センサ。
  6. 前記共有される浮遊拡散ノードに動作可能に接続されるリセットゲート及びソースフォロワゲートをさらに備える、請求項５に記載の画像センサ。
  7. 各ストレージ転送ゲートは、各通信経路内の浮遊拡散ノードに動作可能に接続している、請求項１に記載の画像センサ。
  8. 各浮遊拡散ノードに動作可能に接続されるリセットゲート及びソースフォロワゲートをさらに備える、請求項７に記載の画像センサ。
  9. 前記転送チャンネルは、
    半導体転送チャンネルと、
    前記転送チャンネルの外周面を囲む酸化物層と、
    前記酸化物層の外周面を少なくとも部分的に囲むポリシリコン層と、
    前記転送チャンネルに動作可能に接続される金属層と、を備え、
    前記金属層は、前記転送チャンネルを前記トランジスタアレイチップに通信可能に接続している、請求項１に記載の画像センサ。
  10. 前記転送チャンネルは円筒形状を有する、請求項９に記載の画像センサ。
  11. 少なくとも１つのカメラと、
    前記カメラによって取得された画像を表示するディスプレイスクリーンと、
    前記カメラによって取得された前記画像を記憶するメモリと、を備え、
    前記少なくとも１つのカメラは、フォトダイオードチップと、前記フォトダイオードチップ上に垂直方向に積層されたトランジスタアレイチップと、を備え、
    前記フォトダイオードチップは、ピクセルセルにグループ化される複数のピクセルを有し、ピクセルセルは、２つ以上のピクセルを有し、
    各ピクセルは、
    光を受光するためのフォトダイオードと、
    前記フォトダイオードと、２つ以上のピクセルによって共有される転送チャンネルとの間に動作可能に接続される第１の転送ゲートと、を含み、
    前記トランジスタアレイチップは、前記ピクセルセルと通信する複数の通信経路を有し、
    各通信経路は、
    前記共有される転送チャンネルと、ストレージノードとの間に動作可能に接続される第２の転送ゲートと、
    前記ストレージノードに動作可能に接続されるストレージ転送ゲートと、を含み、
    前記共有される転送チャンネルは、前記フォトダイオードから前記トランジスタアレイチップへ垂直方向に延長し、前記ピクセルセルの少なくとも１つのフォトダイオードから各通信経路へ電荷を転送する、モバイル電子装置。
  12. 前記カメラ及び前記メモリに動作可能に接続されたプロセッサをさらに備え、
    前記プロセッサは、前記メモリに前記画像を保存する、請求項１１に記載のモバイル電子装置。
  13. 前記カメラ及び前記メモリに動作可能に接続されるプロセッサをさらに備え、
    前記プロセッサは、前記カメラから前記画像を受信し、前記ディスプレイ上に前記画像を表示する、請求項１１に記載のモバイル電子装置。
  14. 前記ピクセルセルの各フォトダイオードに動作可能に接続されるアンチブルーミングゲートをさらに備える、請求項１１に記載のモバイル電子装置。
  15. 前記共有される転送チャンネルに動作可能に接続されるアンチブルーミング及びリセットゲートをさらに備え、
    前記アンチブルーミング及びリセットゲートは、前記フォトダイオードチップと前記トランジスタアレイチップとの間で垂直方向に延長している、請求項１１に記載のモバイル電子装置。
  16. 前記複数の通信経路内の各ストレージ転送ゲートは、共有される浮遊拡散ノードに動作可能に接続される、請求項１１に記載のモバイル電子装置。
  17. 前記共有される浮遊拡散ノードに動作可能に接続される２つ以上の利得調整ゲートをさらに備える、請求項１６に記載のモバイル電子装置。
  18. 前記共有される浮遊拡散ノードに動作可能に接続されるリセットゲート及びソースフォロワゲートをさらに備える、請求項１７に記載のモバイル電子装置。
  19. 各ストレージ転送ゲートは、各通信経路内の浮遊拡散ノードに動作可能に接続している、請求項１１に記載のモバイル電子装置。
  20. 各通信経路内の各浮遊拡散ノードに動作可能に接続されるリセットゲート及びソースフォロワゲートをさらに備える、請求項１９に記載のモバイル電子装置。
  21. 前記転送チャンネルは、
    半導体転送チャンネルと、
    前記転送チャンネルの外周面を囲む酸化物層と、
    前記酸化物層の外周面を少なくとも部分的に囲むポリシリコン層と、
    前記転送チャンネルと通信する金属層と、を備え、
    前記金属層は、前記転送チャンネルを前記トランジスタアレイチップに通信可能に接続している、請求項１１に記載のモバイル電子装置。
  22. ２つ以上のピクセルを有するピクセルセルにグループ化される複数のピクセルを有するフォトダイオードチップと、前記フォトダイオードチップ上に垂直方向に積層され、前記フォトダイオードチップと通信するトランジスタアレイチップと、を備える画像センサを動作させる方法であって、
    前記画像センサ内の前記ピクセルセルを同時に活性化して電荷収集を開始し、前記ピクセルセル内の前記ピクセルは、電荷を逐次的に収集することを開始し、
    前記ピクセルセル内の各ピクセルから前記電荷を逐次的に読み出すことを開始し、前記ピクセルセル内の前記ピクセルのための電荷収集の所要時間は同じである、方法。
  23. 前記画像センサ内の前記ピクセルセルを同時に活性化することは、各ピクセルセルに動作可能に接続されるアンチブルーミング及びリセットゲートを活性化して、各ピクセルセル内の２つ以上のピクセルをリセットすることを含む、請求項２２に記載の方法。
  24. 前記ピクセルセル内の各ピクセルから前記電荷を逐次的に読み出すことは、
    ピクセル内の第１の転送トランジスタを活性化し、
    前記トランジスタアレイチップ内の第２の転送トランジスタを活性化し、
    前記フォトダイオードチップと前記トランジスタアレイチップとの間で垂直方向に延長し、前記第１及び第２の転送トランジスタに動作可能に接続される転送チャンネルを使用して、前記フォトダイオードチップ上の前記ピクセルから、前記トランジスタアレイチップ内の前記第２の転送トランジスタに動作可能に接続されるストレージノードへ、電荷を転送することを含む、請求項２２に記載の方法。
JP2017182616A 2013-01-31 2017-09-22 垂直積層型画像センサ Active JP6567010B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/756,459 US8773562B1 (en) 2013-01-31 2013-01-31 Vertically stacked image sensor
US13/756,459 2013-01-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015556040A Division JP2016511539A (ja) 2013-01-31 2014-01-15 垂直積層型画像センサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019139404A Division JP6796169B2 (ja) 2013-01-31 2019-07-30 垂直積層型画像センサ

Publications (2)

Publication Number Publication Date
JP2018011351A JP2018011351A (ja) 2018-01-18
JP6567010B2 true JP6567010B2 (ja) 2019-08-28

Family

ID=50069308

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015556040A Pending JP2016511539A (ja) 2013-01-31 2014-01-15 垂直積層型画像センサ
JP2017182616A Active JP6567010B2 (ja) 2013-01-31 2017-09-22 垂直積層型画像センサ
JP2019139404A Active JP6796169B2 (ja) 2013-01-31 2019-07-30 垂直積層型画像センサ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015556040A Pending JP2016511539A (ja) 2013-01-31 2014-01-15 垂直積層型画像センサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019139404A Active JP6796169B2 (ja) 2013-01-31 2019-07-30 垂直積層型画像センサ

Country Status (8)

Country Link
US (5) US8773562B1 (ja)
EP (2) EP3261123B1 (ja)
JP (3) JP2016511539A (ja)
KR (3) KR101718842B1 (ja)
CN (2) CN108962926A (ja)
AU (4) AU2014212829B2 (ja)
TW (3) TWI570901B (ja)
WO (1) WO2014120447A1 (ja)

Families Citing this family (337)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US8163581B1 (en) * 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
FR2992813A1 (fr) * 2012-07-02 2014-01-03 St Microelectronics Grenoble 2 Procede de commande d'un pixel cmos
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US8773562B1 (en) * 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
JP2014165396A (ja) * 2013-02-26 2014-09-08 Sony Corp 固体撮像装置および電子機器
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
JP2014187270A (ja) * 2013-03-25 2014-10-02 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
EP3039712B1 (en) * 2013-08-30 2020-08-05 Hewlett-Packard Development Company, L.P. Semiconductor device and method of making same
US9654714B2 (en) * 2013-11-01 2017-05-16 Silicon Optronics, Inc. Shared pixel with fixed conversion gain
JP6334908B2 (ja) * 2013-12-09 2018-05-30 キヤノン株式会社 撮像装置及びその制御方法、及び撮像素子
KR20150068740A (ko) * 2013-12-12 2015-06-22 삼성전자주식회사 오버샘플링 회수를 조절할 수 있는 이미지 센서와 이를 포함하는 이미지 데이터 처리 시스템
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US9225919B2 (en) * 2014-02-25 2015-12-29 Semiconductor Components Industries, Llc Image sensor systems and methods for multiple exposure imaging
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9324755B2 (en) * 2014-05-05 2016-04-26 Semiconductor Components Industries, Llc Image sensors with reduced stack height
US9531976B2 (en) * 2014-05-29 2016-12-27 Semiconductor Components Industries, Llc Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
KR102253003B1 (ko) * 2014-07-11 2021-05-17 삼성전자주식회사 이미지 센서의 픽셀 어레이 및 이미지 센서
WO2016067386A1 (ja) * 2014-10-29 2016-05-06 オリンパス株式会社 固体撮像装置
US9437633B2 (en) 2014-11-06 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Depth sensing pixel, composite pixel image sensor and method of making the composite pixel image sensor
KR102320531B1 (ko) * 2014-11-21 2021-11-03 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 이를 구비한 전자장치
US9461088B2 (en) * 2014-12-01 2016-10-04 Omnivision Technologies, Inc. Image sensor pixel with multiple storage nodes
US9774801B2 (en) * 2014-12-05 2017-09-26 Qualcomm Incorporated Solid state image sensor with enhanced charge capacity and dynamic range
FR3030884B1 (fr) * 2014-12-19 2016-12-30 Stmicroelectronics (Grenoble 2) Sas Structure de pixel a multiples photosites
KR102363433B1 (ko) 2015-01-15 2022-02-16 삼성전자주식회사 이미지 센서
TWI658315B (zh) * 2015-01-26 2019-05-01 鴻海精密工業股份有限公司 拍照系統及方法
US9472587B2 (en) * 2015-01-27 2016-10-18 Omnivision Technologies, Inc. Storage transistor with optical isolation
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
KR102471593B1 (ko) * 2015-06-09 2022-11-29 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
WO2017014025A1 (ja) * 2015-07-17 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、製造方法、半導体装置、および電子機器
KR102422224B1 (ko) 2015-07-31 2022-07-18 삼성전자주식회사 적층형 이미지 센서 및 이를 포함하는 시스템
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US10090344B2 (en) * 2015-09-07 2018-10-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for operating the same, module, and electronic device
KR102414038B1 (ko) 2015-09-16 2022-06-30 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서 및 그 제조방법
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
CN108401468A (zh) 2015-09-21 2018-08-14 莫诺利特斯3D有限公司 3d半导体器件和结构
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
EP3358622A4 (en) 2015-09-30 2019-12-04 Nikon Corporation IMAGE CAPTURE ELEMENT AND IMAGE CAPTURE DEVICE
CN108040502A (zh) * 2015-09-30 2018-05-15 株式会社尼康 摄像元件及摄像装置
KR20240010528A (ko) * 2015-09-30 2024-01-23 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
US11297258B2 (en) 2015-10-01 2022-04-05 Qualcomm Incorporated High dynamic range solid state image sensor and camera system
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10178363B2 (en) * 2015-10-02 2019-01-08 Invensas Corporation HD color imaging using monochromatic CMOS image sensors integrated in 3D package
JP6600000B2 (ja) * 2015-10-05 2019-10-30 オリンパス株式会社 固体撮像装置および撮像装置
US10109667B2 (en) 2015-10-09 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, and electronic device
CN108391450B (zh) 2015-10-21 2022-07-01 赫普塔冈微光有限公司 解调像素元件、像素元件阵列以及结合它们的光电元件
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
KR102407036B1 (ko) 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
US9917120B2 (en) * 2015-11-09 2018-03-13 Semiconductor Components Industries, Llc Pixels with high dynamic range and a global shutter scanning mode
KR102462912B1 (ko) * 2015-12-04 2022-11-04 에스케이하이닉스 주식회사 수직 전송 게이트를 갖는 이미지 센서
US9991306B2 (en) * 2015-12-10 2018-06-05 Semiconductor Components Industries, Llc Hybrid bonded image sensor and method of operating such image sensor
CN106876419B (zh) * 2015-12-10 2019-07-30 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器及其形成方法
KR20170070693A (ko) 2015-12-14 2017-06-22 삼성전자주식회사 이미지 센서
US9749569B2 (en) * 2015-12-22 2017-08-29 Omnivision Technologies, Inc. High speed rolling image sensor with ADM architecture and method of implementing thereof
US9986189B2 (en) * 2016-01-04 2018-05-29 Samsung Electronics Co., Ltd. Pixel sensors and imaging devices for providing multiple sub sample images within a single frame
KR20170084519A (ko) 2016-01-12 2017-07-20 삼성전자주식회사 이미지 센서
US11330206B2 (en) * 2016-01-30 2022-05-10 Pixart Imaging Inc. Image sensing circuit and method capable of obtaining higher image brightness dynamic range
US10630918B2 (en) * 2016-01-30 2020-04-21 Pixart Imaging Inc. Image sensing circuit and method capable of obtaining higher image brightness dynamic range
KR102515664B1 (ko) 2016-03-08 2023-03-29 삼성전자주식회사 Led 플리커 완화 기능을 가지는 이미지 센서 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
JP7001274B2 (ja) * 2016-03-15 2022-01-19 ダートマス カレッジ クラスタ並列読み出しを有する、スタック型の裏面照明型量子イメージセンサ
KR102535680B1 (ko) * 2016-03-22 2023-05-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
KR102569811B1 (ko) 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10110839B2 (en) * 2016-05-03 2018-10-23 Semiconductor Components Industries, Llc Dual-photodiode image pixel
KR102467872B1 (ko) 2016-05-17 2022-11-16 에스케이하이닉스 주식회사 수직 채널을 갖는 전달 트랜지스터 및 박막 채널을 갖는 픽셀 트랜지스터들을 포함하는 이미지 센서
US10044960B2 (en) * 2016-05-25 2018-08-07 Omnivision Technologies, Inc. Systems and methods for detecting light-emitting diode without flickering
JP6789678B2 (ja) * 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
US9843754B1 (en) * 2016-06-14 2017-12-12 Omnivision Technologies, Inc. Global shutter pixel with hybrid transfer storage gate-storage diode storage node
US9942492B2 (en) 2016-06-16 2018-04-10 Semiconductor Components Industries, Llc Image sensors having high dynamic range functionalities
CN105977204B (zh) * 2016-06-27 2019-02-05 上海集成电路研发中心有限公司 3d全局像素单元及其制备方法
CN106409850B (zh) * 2016-06-27 2019-06-21 上海集成电路研发中心有限公司 3d全局像素单元及其制备方法
CN105914217B (zh) * 2016-06-27 2019-06-21 上海集成电路研发中心有限公司 3d全局像素单元及其制备方法
CN106057731B (zh) * 2016-06-27 2019-06-04 上海集成电路研发中心有限公司 3d全局像素单元及其制备方法
KR102544782B1 (ko) 2016-08-04 2023-06-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20180023097A (ko) * 2016-08-23 2018-03-07 삼성디스플레이 주식회사 표시 장치
US9818791B1 (en) * 2016-10-04 2017-11-14 Omnivision Technologies, Inc. Stacked image sensor
JP6750876B2 (ja) * 2016-10-07 2020-09-02 キヤノン株式会社 固体撮像装置及びその駆動方法
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
KR102619666B1 (ko) * 2016-11-23 2023-12-29 삼성전자주식회사 이미지 센서 패키지
US10490596B2 (en) 2016-11-30 2019-11-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating an image sensor
US10672824B2 (en) * 2016-11-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor
JP7002893B2 (ja) * 2016-12-13 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 撮像素子および電子機器
WO2018110302A1 (en) * 2016-12-13 2018-06-21 Sony Semiconductor Solutions Corporation Imaging element and electronic device
KR102621752B1 (ko) * 2017-01-13 2024-01-05 삼성전자주식회사 Mram을 포함한 씨모스 이미지 센서
US10284824B2 (en) * 2017-01-20 2019-05-07 Caeleste Cvba Opto-electronic stacked sensor
JP2018117102A (ja) * 2017-01-20 2018-07-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置
US20180220093A1 (en) * 2017-02-01 2018-08-02 Renesas Electronics Corporation Image sensor
US9998698B1 (en) 2017-02-01 2018-06-12 Omnivision Technologies, Inc. Circuitry and method for readout of hybrid-bonded image sensors
US10263031B2 (en) * 2017-02-01 2019-04-16 Omnivision Technologies, Inc. Feedback capacitor and method for readout of hybrid bonded image sensors
US10375338B2 (en) * 2017-02-01 2019-08-06 Omnivision Technologies, Inc. Two stage amplifier readout circuit in pixel level hybrid bond image sensors
US10070081B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with dynamic range enhancement and selectable shutter modes and in-pixel CDS
US10051218B1 (en) * 2017-02-03 2018-08-14 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure
US9992437B1 (en) * 2017-02-03 2018-06-05 SmartSense Technology(U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor
US20180227513A1 (en) * 2017-02-03 2018-08-09 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with selectable shutter modes and in-pixel cds
US10469775B2 (en) 2017-03-31 2019-11-05 Semiconductor Components Industries, Llc High dynamic range storage gate pixel circuitry
EP3606048B1 (en) * 2017-03-31 2023-01-18 Brillnics Singapore Pte. Ltd. Solid-state imaging apparatus, method for driving solid-state imaging apparatus, and electronic device
US10218924B2 (en) 2017-04-12 2019-02-26 Omnivision Technologies, Inc. Low noise CMOS image sensor by stack architecture
KR102372748B1 (ko) * 2017-04-24 2022-03-11 에스케이하이닉스 주식회사 적층형 이미지 센서
CA3061622A1 (en) * 2017-04-28 2018-11-01 The Governing Council Of The University Of Toronto Method and system for pixel-wise imaging
WO2018218354A1 (en) 2017-05-30 2018-12-06 Grass Valley Canada Shared photodiode reset in a 5 transistor - four shared pixel
US10917589B2 (en) 2017-06-26 2021-02-09 Facebook Technologies, Llc Digital pixel with extended dynamic range
US10419701B2 (en) 2017-06-26 2019-09-17 Facebook Technologies, Llc Digital pixel image sensor
US10686996B2 (en) 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
JP6976744B2 (ja) * 2017-06-29 2021-12-08 キヤノン株式会社 撮像装置、撮像システム、および、移動体
KR102001585B1 (ko) 2017-08-05 2019-07-17 (주)옵토레인 Cmos 이미지 센서 및 이의 제조 방법
EP3441788A1 (en) * 2017-08-08 2019-02-13 Koninklijke Philips N.V. Apparatus and method for generating a representation of a scene
EP3445038A1 (en) * 2017-08-16 2019-02-20 Facebook Technologies, LLC Stacked photo sensor assembly with pixel level interconnect
EP3445039B1 (en) * 2017-08-16 2021-03-31 Facebook Technologies, LLC Detection circuit for photo sensor with stacked substrates
US10608101B2 (en) 2017-08-16 2020-03-31 Facebook Technologies, Llc Detection circuit for photo sensor with stacked substrates
US10825854B2 (en) 2017-08-16 2020-11-03 Facebook Technologies, Llc Stacked photo sensor assembly with pixel level interconnect
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
US10297636B2 (en) 2017-09-28 2019-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating complementary metal-oxide-semiconductor image sensor
KR102430496B1 (ko) 2017-09-29 2022-08-08 삼성전자주식회사 이미지 센싱 장치 및 그 제조 방법
JP7102119B2 (ja) * 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
KR102667054B1 (ko) * 2017-11-07 2024-05-20 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 소자, 제조 방법 및 전자 기기
US10475828B2 (en) 2017-11-21 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor device structure with doping layer in light-sensing region
US11393867B2 (en) 2017-12-06 2022-07-19 Facebook Technologies, Llc Multi-photodiode pixel cell
US10608043B2 (en) 2017-12-15 2020-03-31 Atomera Incorporation Method for making CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
EP3724919B1 (en) * 2017-12-15 2021-12-01 Atomera Incorporated Cmos image sensor including stacked semiconductor chips and readout circuitry including a superlattice and related methods
US10529768B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated Method for making CMOS image sensor including pixels with read circuitry having a superlattice
US10608027B2 (en) 2017-12-15 2020-03-31 Atomera Incorporated Method for making CMOS image sensor including stacked semiconductor chips and image processing circuitry including a superlattice
US10529757B2 (en) 2017-12-15 2020-01-07 Atomera Incorporated CMOS image sensor including pixels with read circuitry having a superlattice
US10615209B2 (en) 2017-12-15 2020-04-07 Atomera Incorporated CMOS image sensor including stacked semiconductor chips and readout circuitry including a superlattice
US10491877B1 (en) * 2017-12-21 2019-11-26 Facebook Technologies, Llc Depth camera assembly using multiplexed sensor phase measurements to determine depth using fringe interferometry
US10141259B1 (en) 2017-12-22 2018-11-27 Micron Technology, Inc. Semiconductor devices having electrically and optically conductive vias, and associated systems and methods
JP7267940B2 (ja) * 2018-02-01 2023-05-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
JP7102159B2 (ja) * 2018-02-09 2022-07-19 キヤノン株式会社 光電変換装置、撮像システム、および、移動体
US10950178B2 (en) * 2018-02-20 2021-03-16 Emagin Corporation Microdisplay with reduced pixel size and method of forming same
US11716548B2 (en) 2018-03-13 2023-08-01 Meta Platforms Technologies, Llc Timing of multiplexed sensor phase measurements in a depth camera assembly for depth determination using fringe interferometry
US10969273B2 (en) 2018-03-19 2021-04-06 Facebook Technologies, Llc Analog-to-digital converter having programmable quantization resolution
US11004881B2 (en) 2018-04-03 2021-05-11 Facebook Technologies, Llc Global shutter image sensor
US11233085B2 (en) 2018-05-09 2022-01-25 Facebook Technologies, Llc Multi-photo pixel cell having vertical gate structure
CN209765132U (zh) * 2018-05-11 2019-12-10 台湾东电化股份有限公司 光学组件驱动机构
US10863122B2 (en) 2018-06-04 2020-12-08 Apple Inc. Clock feedthrough compensation in image sensor systems
FR3082354B1 (fr) * 2018-06-08 2020-07-17 Commissariat A L'energie Atomique Et Aux Energies Alternatives Puce photonique traversee par un via
US10903260B2 (en) 2018-06-11 2021-01-26 Facebook Technologies, Llc Multi-photodiode pixel cell
US11089241B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Pixel cell with multiple photodiodes
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
US11089210B2 (en) 2018-06-11 2021-08-10 Facebook Technologies, Llc Configurable image sensor
KR102523762B1 (ko) 2018-06-20 2023-04-20 엘지이노텍 주식회사 이미지 센서 및 이를 이용하는 카메라 모듈
US11463636B2 (en) 2018-06-27 2022-10-04 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
US10897586B2 (en) 2018-06-28 2021-01-19 Facebook Technologies, Llc Global shutter image sensor
US10931884B2 (en) 2018-08-20 2021-02-23 Facebook Technologies, Llc Pixel sensor having adaptive exposure time
US11956413B2 (en) 2018-08-27 2024-04-09 Meta Platforms Technologies, Llc Pixel sensor having multiple photodiodes and shared comparator
KR102587895B1 (ko) * 2018-09-13 2023-10-12 삼성전자주식회사 픽셀 어레이와 메모리 셀 어레이가 병합된 이미지 센서 및 이를 포함하는 전자 장치
JP2020047616A (ja) * 2018-09-14 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2020047734A (ja) * 2018-09-18 2020-03-26 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
US11521998B2 (en) * 2018-09-18 2022-12-06 Sony Semiconductor Solutions Corporation Solid-state imaging device and imaging device
WO2020100663A1 (ja) 2018-11-16 2020-05-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び撮像装置
TWI701823B (zh) * 2018-10-01 2020-08-11 力晶積成電子製造股份有限公司 影像感測器及其製造方法
TWI686940B (zh) * 2018-10-31 2020-03-01 世界先進積體電路股份有限公司 光學感測結構及其形成方法
US11595602B2 (en) 2018-11-05 2023-02-28 Meta Platforms Technologies, Llc Image sensor post processing
EP3882973B1 (en) * 2018-11-13 2024-07-03 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
US10861892B2 (en) * 2018-11-21 2020-12-08 Bae Systems Information And Electronic Systems Integration Inc. Low-light-level CMOS image sensor pixel
CN109346496A (zh) * 2018-11-23 2019-02-15 德淮半导体有限公司 像素单元、图像传感器及其制造方法
US11102430B2 (en) * 2018-12-10 2021-08-24 Facebook Technologies, Llc Pixel sensor having multiple photodiodes
JP6929266B2 (ja) 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
US10701294B1 (en) 2019-01-02 2020-06-30 Semiconductor Components Industries, Llc Local pixel driver circuitry
US10651218B1 (en) 2019-01-03 2020-05-12 Vanguard International Semiconductor Corporation Optical sensor structure and method for forming the same
US10890482B2 (en) * 2019-01-18 2021-01-12 Himax Imaging Limited Pixel circuit for generating an output signal in response to incident radiation
KR20200097841A (ko) 2019-02-08 2020-08-20 삼성전자주식회사 이미지 센서 장치
KR20200098802A (ko) 2019-02-12 2020-08-21 삼성전자주식회사 디지털 픽셀을 포함하는 이미지 센서
US11218660B1 (en) 2019-03-26 2022-01-04 Facebook Technologies, Llc Pixel sensor having shared readout structure
US11050956B2 (en) * 2019-03-29 2021-06-29 Pixart Imaging Inc. Image sensor and method for increasing signal-noise-ratio thereof
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
CN110061022B (zh) * 2019-04-30 2021-04-13 德淮半导体有限公司 图像传感器及其形成方法
CN110047861B (zh) * 2019-04-30 2021-05-07 德淮半导体有限公司 图像传感器及其形成方法和操作方法
WO2020223847A1 (zh) * 2019-05-05 2020-11-12 深圳市汇顶科技股份有限公司 图像传感器及相关芯片、图像传感器操作方法及手持装置
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
JP2022537117A (ja) 2019-06-21 2022-08-24 ザ ガバニング カウンシル オブ ザ ユニバーシティ オブ トロント 画素パラメータの画素単位の符号化を用いて画像ダイナミックレンジを拡張するための方法およびシステム
KR20210000600A (ko) * 2019-06-25 2021-01-05 에스케이하이닉스 주식회사 이미지 센서
US10771725B1 (en) * 2019-07-03 2020-09-08 Himax Imaging Limited Pixel circuit
KR20210010017A (ko) 2019-07-19 2021-01-27 에스케이하이닉스 주식회사 이미지 센서
KR102668562B1 (ko) 2019-07-24 2024-05-24 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작 방법
US11343454B2 (en) * 2019-08-16 2022-05-24 Semiconductor Components Industries, Llc Imaging systems and methods for performing pixel binning and variable integration for analog domain regional feature extraction
US11438486B2 (en) 2019-08-26 2022-09-06 Qualcomm Incorporated 3D active depth sensing with laser pulse train bursts and a gated sensor
CN110459554B (zh) * 2019-08-29 2021-10-15 上海华力集成电路制造有限公司 降低cis单元像素面积的结构及方法
CN110491967B (zh) * 2019-09-02 2021-03-02 电子科技大学 反偏型硅发光soi光电隔离器、其集成电路及制作方法
KR20210035950A (ko) 2019-09-24 2021-04-02 삼성전자주식회사 이미지 센서 장치
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
KR20210050896A (ko) * 2019-10-29 2021-05-10 에스케이하이닉스 주식회사 이미지 센싱 장치
US11451717B2 (en) * 2019-11-05 2022-09-20 Omnivision Technologies, Inc. Multi-cell pixel array for high dynamic range image sensors
KR20210057871A (ko) 2019-11-12 2021-05-24 삼성전자주식회사 이미지 센서, 그것을 포함하는 이미지 장치 및 그것의 동작 방법
WO2021092777A1 (zh) * 2019-11-12 2021-05-20 深圳市汇顶科技股份有限公司 堆叠式的芯片、制造方法、图像传感器和电子设备
US11758257B2 (en) 2019-12-13 2023-09-12 Perkinelmer U.S. Llc Random access sensor with individually addressable transistors
KR20210102517A (ko) 2020-02-10 2021-08-20 삼성전자주식회사 듀얼 컨버전 게인을 이용하여 hdr 이미지를 구현하기 위한 이미지 센서
US11594571B2 (en) 2020-02-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked image sensor device and method of forming same
DE102020116340A1 (de) 2020-02-27 2021-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Gestapelter bildsensorvorrichtung und deren herstellungsverfahren
KR20210109775A (ko) 2020-02-28 2021-09-07 삼성전자주식회사 이미지 센서 및 이의 모니터링 방법
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
CN111277774B (zh) * 2020-05-06 2020-10-16 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
CN111263089B (zh) * 2020-05-06 2020-10-16 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
US11910114B2 (en) 2020-07-17 2024-02-20 Meta Platforms Technologies, Llc Multi-mode image sensor
CN111863784B (zh) * 2020-07-30 2022-05-27 长江存储科技有限责任公司 半导体结构及其制造方法
CN111863852A (zh) * 2020-09-04 2020-10-30 锐芯微电子股份有限公司 图像传感器的像素结构及其形成方法
US20220102404A1 (en) * 2020-09-25 2022-03-31 Apple Inc. Transistor Integration with Stacked Single-Photon Avalanche Diode (SPAD) Pixel Arrays
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
JP7030929B2 (ja) * 2020-11-04 2022-03-07 キヤノン株式会社 撮像装置、撮像システム
US20220201236A1 (en) * 2020-12-17 2022-06-23 Omnivision Technologies, Inc. Optical sensor with simultaneous image/video and event driven sensing capabilities
US12022218B2 (en) 2020-12-29 2024-06-25 Meta Platforms Technologies, Llc Digital image sensor using a single-input comparator based quantizer
DE112021007156T5 (de) * 2021-02-24 2023-12-07 Ams-Osram Asia Pacific Pte. Ltd. Gestifteter fotodioden-sensor
US20220271076A1 (en) * 2021-02-25 2022-08-25 Taiwan Semiconductor Manufacturing Company, Ltd. Photosensor having gate-all-around structure and method for forming the photosensor
KR102601796B1 (ko) * 2021-03-10 2023-11-15 한국과학기술원 다중파장 광 검출기 및 이를 이용한 초분광 이미징 시스템
TWI777742B (zh) * 2021-05-18 2022-09-11 友達光電股份有限公司 指紋辨識裝置
US20220385853A1 (en) * 2021-05-31 2022-12-01 Gigajot Technology, Inc. Enhanced conversion-gain image sensor
CN117616575A (zh) * 2021-07-09 2024-02-27 艾迈斯-欧司朗股份有限公司 薄光电检测器器件及其制造

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59115681A (ja) * 1982-12-22 1984-07-04 Canon Inc 撮像及び記録装置
JPS59139769A (ja) 1983-01-24 1984-08-10 Fujitsu Ltd 圧縮デ−タ復元回路
JPS6442546A (en) * 1987-08-07 1989-02-14 Nippon Mining Co Shadow mask and its production
JP2538024B2 (ja) * 1989-02-07 1996-09-25 松下電器産業株式会社 半導体装置およびその製造方法
JPH06268192A (ja) 1993-03-12 1994-09-22 Toshiba Corp 固体撮像装置
US6377070B1 (en) * 2001-02-09 2002-04-23 Micron Technology, Inc. In-service programmable logic arrays with ultra thin vertical body transistors
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
JP3984814B2 (ja) * 2001-10-29 2007-10-03 キヤノン株式会社 撮像素子、その撮像素子を用いた放射線撮像装置及びそれを用いた放射線撮像システム
CN1234234C (zh) * 2002-09-30 2005-12-28 松下电器产业株式会社 固体摄像器件及使用该固体摄像器件的设备
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
US7542085B2 (en) * 2003-11-26 2009-06-02 Aptina Imaging Corporation Image sensor with a capacitive storage node linked to transfer gate
US7443437B2 (en) * 2003-11-26 2008-10-28 Micron Technology, Inc. Image sensor with a gated storage node linked to transfer gate
JP4341421B2 (ja) 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
JP4652703B2 (ja) * 2004-03-10 2011-03-16 ルネサスエレクトロニクス株式会社 半導体回路装置及びマルチ・チップ・パッケージ
JP2006108466A (ja) * 2004-10-07 2006-04-20 Sony Corp 物理量分布検知の半導体装置
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
KR100687102B1 (ko) * 2005-03-30 2007-02-26 삼성전자주식회사 이미지 센서 및 그 제조 방법.
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
KR100718878B1 (ko) * 2005-06-28 2007-05-17 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
TW200705005A (en) * 2005-07-22 2007-02-01 Ind Tech Res Inst Liquid crystal display
US7432540B2 (en) 2005-08-01 2008-10-07 Micron Technology, Inc. Dual conversion gain gate and capacitor combination
US20070035649A1 (en) * 2005-08-10 2007-02-15 Micron Technology, Inc. Image pixel reset through dual conversion gain gate
US7714917B2 (en) * 2005-08-30 2010-05-11 Aptina Imaging Corporation Method and apparatus providing a two-way shared storage gate on a four-way shared pixel
KR100775058B1 (ko) 2005-09-29 2007-11-08 삼성전자주식회사 픽셀 및 이를 이용한 이미지 센서, 그리고 상기 이미지센서를 포함하는 이미지 처리 시스템
JP2007134562A (ja) * 2005-11-11 2007-05-31 Sharp Corp 固体撮像装置およびそれの製造方法
US7626626B2 (en) * 2006-01-13 2009-12-01 Micron Technology, Inc. Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
JP2007228460A (ja) * 2006-02-27 2007-09-06 Mitsumasa Koyanagi 集積センサを搭載した積層型半導体装置
US20070272828A1 (en) * 2006-05-24 2007-11-29 Micron Technology, Inc. Method and apparatus providing dark current reduction in an active pixel sensor
JP2008010502A (ja) * 2006-06-27 2008-01-17 Nikon Corp 固体撮像装置、およびその製造方法
US8026966B2 (en) * 2006-08-29 2011-09-27 Micron Technology, Inc. Method, apparatus and system providing a storage gate pixel with high dynamic range
US8049256B2 (en) 2006-10-05 2011-11-01 Omnivision Technologies, Inc. Active pixel sensor having a sensor wafer connected to a support circuit wafer
KR100828943B1 (ko) * 2006-12-19 2008-05-13 (주)실리콘화일 3t-4s 스텝 ＆ 리피트 단위 셀 및 상기 단위 셀을 구비한 이미지센서, 데이터 저장 장치, 반도체 공정 마스크, 반도체 웨이퍼
KR100835892B1 (ko) * 2007-03-26 2008-06-09 (주)실리콘화일 칩 적층 이미지센서
US8642306B2 (en) 2007-06-14 2014-02-04 Mitsui Engineering & Shipbuilding Co., Ltd. Flow cytometer having cell-sorting function and method of separating living cells
EP2461363A1 (en) 2007-09-12 2012-06-06 Unisantis Electronics Singapore Pte. Ltd. Solid-state imaging device
US20090115878A1 (en) * 2007-11-07 2009-05-07 Micron Technology, Inc. Method, system and apparatus to boost pixel floating diffusion node voltage
US7858915B2 (en) 2008-03-31 2010-12-28 Eastman Kodak Company Active pixel sensor having two wafers
JP5231890B2 (ja) 2008-07-31 2013-07-10 株式会社東芝 固体撮像装置とその製造方法
KR20100046766A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 이미지 센서
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
US8184188B2 (en) * 2009-03-12 2012-05-22 Micron Technology, Inc. Methods and apparatus for high dynamic operation of a pixel cell
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
KR101597785B1 (ko) * 2009-07-14 2016-02-25 삼성전자주식회사 이미지 센서 및 영상 처리 방법
JP4987917B2 (ja) * 2009-08-19 2012-08-01 株式会社東芝 固体撮像装置の製造方法
JP5482025B2 (ja) * 2009-08-28 2014-04-23 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
KR101648200B1 (ko) * 2009-10-22 2016-08-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
US8531567B2 (en) 2009-10-22 2013-09-10 Stmicroelectronics (Crolles 2) Sas Image sensor with vertical transfer gate
JP2011119837A (ja) * 2009-12-01 2011-06-16 Hirotsu Kazuko 固体撮像素子
TWI420662B (zh) * 2009-12-25 2013-12-21 Sony Corp 半導體元件及其製造方法，及電子裝置
US20110156197A1 (en) * 2009-12-31 2011-06-30 Tivarus Cristian A Interwafer interconnects for stacked CMOS image sensors
JP2011159757A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、固体撮像装置の駆動方法、及び電子機器
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US8669963B2 (en) 2010-02-03 2014-03-11 Interlink Electronics, Inc. Sensor system
TWI513301B (zh) * 2010-06-02 2015-12-11 Sony Corp 半導體裝置，固態成像裝置及相機系統
US9200956B2 (en) * 2010-06-27 2015-12-01 Sri International Readout transistor circuits for CMOS imagers
JP2012026933A (ja) 2010-07-26 2012-02-09 Yazaki Corp 繊維シート体
JP5581954B2 (ja) 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US8415623B2 (en) * 2010-11-23 2013-04-09 Raytheon Company Processing detector array signals using stacked readout integrated circuits
US8478123B2 (en) 2011-01-25 2013-07-02 Aptina Imaging Corporation Imaging devices having arrays of image sensors and lenses with multiple aperture sizes
JP2012178496A (ja) * 2011-02-28 2012-09-13 Sony Corp 固体撮像装置、電子機器、半導体装置、固体撮像装置の製造方法
US8637800B2 (en) * 2011-04-19 2014-01-28 Altasens, Inc. Image sensor with hybrid heterostructure
JP6045156B2 (ja) * 2011-05-25 2016-12-14 オリンパス株式会社 固体撮像装置
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
TW201334169A (zh) 2012-02-10 2013-08-16 Sony Corp 攝像元件、製造裝置及方法、及攝像裝置
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9741754B2 (en) * 2013-03-06 2017-08-22 Apple Inc. Charge transfer circuit with storage nodes in image sensors
US9654714B2 (en) * 2013-11-01 2017-05-16 Silicon Optronics, Inc. Shared pixel with fixed conversion gain

Also Published As

Publication number Publication date
EP2951864A1 (en) 2015-12-09
TW201438207A (zh) 2014-10-01
AU2017204450B2 (en) 2018-06-28
KR20170033909A (ko) 2017-03-27
US20140320718A1 (en) 2014-10-30
TWI570901B (zh) 2017-02-11
WO2014120447A1 (en) 2014-08-07
EP2951864B1 (en) 2017-05-17
TW201622116A (zh) 2016-06-16
AU2018217216B2 (en) 2019-11-28
AU2014212829B2 (en) 2017-04-06
TWI613801B (zh) 2018-02-01
CN105009291B (zh) 2018-06-19
JP2018011351A (ja) 2018-01-18
AU2018217216A1 (en) 2018-08-30
US10003759B2 (en) 2018-06-19
US8773562B1 (en) 2014-07-08
US10462402B2 (en) 2019-10-29
KR102013089B1 (ko) 2019-08-21
TW201714289A (zh) 2017-04-16
JP6796169B2 (ja) 2020-12-02
CN108962926A (zh) 2018-12-07
US20160043126A1 (en) 2016-02-11
CN105009291A (zh) 2015-10-28
US20180278869A1 (en) 2018-09-27
KR101718842B1 (ko) 2017-03-22
AU2020201445A1 (en) 2020-03-19
US20140211056A1 (en) 2014-07-31
KR20150113133A (ko) 2015-10-07
AU2017204450A1 (en) 2017-07-20
TWI528535B (zh) 2016-04-01
EP3261123B1 (en) 2019-03-20
US20160343770A1 (en) 2016-11-24
KR101895938B1 (ko) 2018-09-07
EP3261123A1 (en) 2017-12-27
JP2016511539A (ja) 2016-04-14
KR20180100458A (ko) 2018-09-10
JP2019193305A (ja) 2019-10-31
US9245917B2 (en) 2016-01-26
AU2020201445B2 (en) 2021-06-10
US9406713B2 (en) 2016-08-02
AU2014212829A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
JP6567010B2 (ja) 垂直積層型画像センサ
KR102009192B1 (ko) 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
TWI566338B (zh) 成像裝置，成像系統及製造雙面相機組件之方法
CN108810430B (zh) 一种成像系统及其形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180813

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20181113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6567010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250