KR20210012190A - 메모리 시스템 및 그것의 동작 방법 - Google Patents

메모리 시스템 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20210012190A
KR20210012190A KR1020190089453A KR20190089453A KR20210012190A KR 20210012190 A KR20210012190 A KR 20210012190A KR 1020190089453 A KR1020190089453 A KR 1020190089453A KR 20190089453 A KR20190089453 A KR 20190089453A KR 20210012190 A KR20210012190 A KR 20210012190A
Authority
KR
South Korea
Prior art keywords
memory
read
memory block
block
operations
Prior art date
Application number
KR1020190089453A
Other languages
English (en)
Other versions
KR102668562B1 (ko
Inventor
허민호
김성호
김승일
이재민
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190089453A priority Critical patent/KR102668562B1/ko
Priority to US16/666,220 priority patent/US11029886B2/en
Priority to CN201911147547.3A priority patent/CN112306384A/zh
Publication of KR20210012190A publication Critical patent/KR20210012190A/ko
Application granted granted Critical
Publication of KR102668562B1 publication Critical patent/KR102668562B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 메모리 시스템 및 이의 동작 방법에 관한 것으로, 메모리 시스템은 복수의 메모리 블록들을 포함하며, 내부 커맨드에 응답하여 상기 복수의 메모리 블록들의 프로그램 동작, 리드 동작 및 소거 동작을 수행하는 메모리 장치; 및 호스트의 요청에 응답하여 상기 프로그램 동작, 상기 리드 동작, 및 상기 소거 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 복수의 메모리 블록들 중 상기 프로그램 동작이 완료된 제1 메모리 블록의 스트레스 체크 동작을 수행하는 컨트롤러를 포함한다.

Description

메모리 시스템 및 그것의 동작 방법{Memory system and operating method thereof}
본 발명은 전자 장치에 관한 것으로, 보다 구체적으로는 메모리 시스템 및 그것의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리 장치(Nonvolatile memory device)로 구분된다.
불휘발성 메모리 장치는 쓰기 및 읽기 속도가 상대적으로 느리지만 전원 공급이 차단되더라도 저장 데이터를 유지한다. 따라서 전원 공급 여부와 관계없이 유지되어야 할 데이터를 저장하기 위해 불휘발성 메모리 장치가 사용된다. 불휘발성 메모리 장치에는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable Programmable ROM), EEPROM(Electrically Erasable Programmable ROM), 플래쉬 메모리(Flash memory), PRAM(Phase change Random Access Memory), MRAM(Magnetic RAM), RRAM(Resistive RAM), FRAM(Ferroelectric RAM) 등이 있다. 플래쉬 메모리는 노어 타입과 낸드 타입으로 구분된다.
본 발명의 실시 예는 데이터 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그것의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하며, 내부 커맨드에 응답하여 상기 복수의 메모리 블록들의 프로그램 동작, 리드 동작 및 소거 동작을 수행하는 메모리 장치; 및 호스트의 요청에 응답하여 상기 프로그램 동작, 상기 리드 동작, 및 상기 소거 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 복수의 메모리 블록들 중 상기 프로그램 동작이 완료된 제1 메모리 블록의 스트레스 체크 동작을 수행하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 블록들을 포함하며, 내부 커맨드에 응답하여 상기 복수의 메모리 블록들의 프로그램 동작, 리드 동작 및 소거 동작을 수행하는 메모리 장치; 및 호스트의 요청에 응답하여 상기 프로그램 동작, 상기 리드 동작, 및 상기 소거 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 복수의 메모리 블록들 중 상기 프로그램 동작이 완료된 제1 메모리 블록의 스트레스 체크 동작을 수행하는 컨트롤러를 포함하며, 상기 컨트롤러는 상기 제1 메모리 블록의 스트레스 값이 제1 설정 값 이상일 경우 상기 제1 메모리 블록의 테스트 리드 동작을 수행하도록 상기 메모리 장치를 제어한다.
본 발명의 실시 예에 따른 메모리 시스템의 동작 방법은 제1 메모리 블록 및 상기 제1 메모리 블록의 공유 메모리 블록인 제2 메모리 블록들이 제공되는 단계; 상기 제1 메모리 블록에 대한 프로그램 동작이 수행되는 단계; 상기 제1 메모리 블록에 대한 상기 프로그램 동작이 완료된 후, 상기 제2 메모리 블록들의 제반 동작이 적어도 1회 이상 수행되는 단계; 및 상기 제1 메모리 블록의 스트레스 체크 동작을 수행하는 단계를 포함한다.
본 기술은 선택된 메모리 블록과 워드 라인들을 공유하는 메모리 블록에 의한 스트레스를 체크하고, 체크 결과에 따라 선택된 메모리 블록의 테스트 리드 동작을 수행함으로써, 선택된 메모리 블록의 데이터 신뢰성을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 2는 도 1의 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 3은 도 1의 반도체 메모리를 설명하기 위한 도면이다.
도 4는 도 3의 메모리 셀 어레이의 일 실시 예를 보여주는 블록도이다.
도 5는 도 4에 도시된 메모리 블록을 설명하기 위한 회로도이다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템의 리드 리클레임 동작의 데이터 흐름을 설명하기 위한 도면이다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
본 명세서 또는 출원에 개시되어 있는 본 발명의 개념에 따른 실시 예들에 대해서 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 개념에 따른 실시 예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 개념에 따른 실시 예들은 다양한 형태로 실시될 수 있으며 본 명세서 또는 출원에 설명된 실시 예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명의 개념에 따른 실시 예는 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있으므로 특정 실시 예들을 도면에 예시하고 본 명세서 또는 출원에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시 예를 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1 및/또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 서술된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
실시 예를 설명함에 있어서 본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
이하에서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 블록도이다.
도 1을 참조하면, 메모리 시스템(Memory System; 1000)은 메모리 장치(Memory Device; 1100), 컨트롤러(Controller; 1200), 및 호스트(Host; 1300)를 포함한다. 메모리 장치(1100)는 복수의 반도체 메모리(Memory; 100)들을 포함한다. 복수의 반도체 메모리(100)들은 복수의 그룹들로 분할될 수 있다. 본 발명의 실시 예에서는 호스트(1300)가 메모리 시스템(1000)에 포함되는 것으로 도시 및 설명하였으나, 메모리 시스템(1000)이 컨트롤러(1200) 및 메모리 장치(1100)만을 포함하고, 호스트(1300)는 메모리 시스템(1000)의 외부에 배치되는 것으로 구성될 수도 있다.
도 1에서, 메모리 장치(1100)의 복수의 그룹들은 각각 제 1 내지 제 n 채널들(CH1~CHn)을 통해 컨트롤러(1200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리(100)는 도 3을 참조하여 후술하도록 한다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(1200)와 통신하도록 구성된다. 컨트롤러(1200)는 복수의 채널들(CH1~CHn)을 통해 메모리 장치(1100)의 복수의 반도체 메모리(100)들을 제어하도록 구성된다.
컨트롤러(1200)는 호스트(1300)와 메모리 장치(1100) 사이에 연결된다. 컨트롤러(1200)는 호스트(1300)로부터의 요청에 응답하여 메모리 장치(1100)를 액세스하도록 구성된다. 예를 들어 컨트롤러(1200)는 호스트(1300)로부터 수신되는 호스트 커맨드(Host_CMD)에 응답하여 메모리 장치(1100)의 리드(read), 라이트(write), 이레이즈(erase), 그리고 배경(background) 동작을 제어하도록 구성된다. 라이트 동작 시 호스트(1300)는 어드레스(ADD)와 데이터(DATA)를 호스트 커맨드(Host_CMD)와 함께 전송하고, 리드 동작 시 어드레스(ADD)를 호스트 커맨드(Host_CMD)와 함께 전송할 수 있다. 컨트롤러(1200)는 리드 동작 시 리드된 데이터(DATA)를 호스트(1300)로 전송한다. 컨트롤러(1200)는 메모리 장치(1100) 및 호스트(1300) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1200)는 메모리 장치(1100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1200)는 메모리 장치(1100)에 포함된 메모리 블록들 중 선택된 메모리 블록의 프로그램 동작이 완료된 후, 선택된 메모리 블록과 워드 라인들을 공유하는 적어도 하나 이상의 메모리 블록들에 의한 선택된 메모리 블록의 스트레스 체크 동작을 수행할 수 있다. 일 예로 선택된 메모리 블록에 대한 스트레스 체크 동작은 선택된 메모리 블록과 워드 라인들을 공유하는 적어도 하나 이상의 메모리 블록들에 대해 수행된 프로그램 동작 횟수, 리드 동작 횟수, 소거 동작 횟수 등에 기초하여 스트레스 값을 측정한다.
컨트롤러(1200)는 선택된 메모리 블록의 스트레스 체크 동작 결과 측정된 스트레스 값이 설정값 이상일 경우, 선택된 메모리 블록에 대해 테스트 리드 동작을 수행하도록 메모리 장치(1100)를 제어할 수 있다.
컨트롤러(1200)는 선택된 메모리 블록의 테스트 리드 동작 결과 리드된 데이터들에 포함된 에러 비트 수를 카운팅하고, 카운팅된 에러 비트 수가 설정 수 이상일 경우 선택된 메모리 블록에 대해 리드 리클레임(read reclaim) 동작을 수행할 수 있다.
호스트(1300)는 컴퓨터, PDA, PMP, MP3 플레이어, 카메라, 캠코더, 모바일 폰 등과 같은 휴대용 전자 장치를 포함한다. 호스트(1300)는 메모리 시스템(1000)의 라이트 동작, 리드 동작, 이레이즈 동작 등을 호스트 커맨드(Host_CMD)를 통해 요청할 수 있다. 호스트(1300)는 메모리 장치(1100)의 프로그램 동작을 위해 라이트 커맨드에 해당하는 호스트 커맨드(Host_CMD), 데이터(DATA), 어드레스(ADD)를 컨트롤러(1200)로 전송하고, 리드 동작을 위해 리드 커맨드에 해당하는 호스트 커맨드(Host_CMD) 및 어드레스(ADD)를 컨트롤러(1200)로 전송할 수 있다. 이때 어드레스(ADD)는 데이터의 논리 어드레스(logical address)일 수 있다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래쉬 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래쉬 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1200) 및 메모리 장치(1100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 메모리 장치(1100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(1100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 2는 도 1의 컨트롤러의 구성을 설명하기 위한 블록도이다.
도 2를 참고하면, 컨트롤러(1200)는 호스트 제어 블록(1210), 프로세서(1220), 버퍼 메모리(1230), 스트레스 체크 블록(1240), 리클레임 제어 블록(1250), 에러 정정 블록(1260), 플래쉬 제어 블록(1270), 및 버스(1280)를 포함할 수 있다.
버스(1280)는 컨트롤러(1200)의 구성 요소들 사이에 채널(channel)을 제공하도록 구성될 수 있다.
호스트 제어 블록(1210)은 도 1의 호스트(1300)와 버퍼 메모리(1230) 간 데이터 전송을 제어할 수 있다. 예시로서 호스트 제어 블록(1210)은 호스트(1300)로부터 입력된 데이터를 버퍼 메모리(1230)에 버퍼링(buffering) 하는 동작을 제어할 수 있다. 다른 예시로서 호스트 제어 블록(1210)은 버퍼 메모리(1230)에 버퍼링(buffering)된 데이터를 호스트(1300)로 출력하는 동작을 제어할 수 있다.
또한 호스트 제어 블록(1210)은 호스트(1300)로부터 수신되는 호스트 커맨드 및 어드레스를 프로세서(1220)로 전송할 수 있다.
호스트 제어 블록(1210)은 호스트 인터페이스를 포함하여 구성될 수 있다.
프로세서(1220)는 컨트롤러(1200)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 프로세서(1220)는 호스트 제어 블록(1210)을 통해 도 1의 호스트(1300)와 통신하고, 플래쉬 제어 블록(1270)을 통해 도 1의 메모리 장치(1100)와 통신할 수 있다. 또한 프로세서(1220)는 버퍼 메모리(1230)를 동작 메모리 또는 캐시 메모리(cache memory)로 사용하여 메모리 시스템(1000)의 동작을 제어할 수 있다. 프로세서(1220)는 호스트(1300)로부터 수신되는 복수의 호스트 커맨드들을 우선 순위에 따라 재정렬하여 플래쉬 제어 블록(1270)을 제어하기 위한 커맨드 큐를 생성할 수 있다.
프로세서(1220)는 플래쉬 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함, 1221)을 포함하여 구성될 수 있다.
플래쉬 변환 계층(FTL; 1221)은 펌웨어(firmware)를 구동시킨다. 펌웨어는 버퍼 메모리(1230) 또는 프로세서(1220)와 직접적으로 연결되는 추가적인 메모리(미도시) 또는 프로세서(1220) 내의 저장 공간에 저장될 수 있다. 또한 플래쉬 변환 계층(FTL; 1221)은 라이트 동작 시 도 1의 호스트(1300)로부터 입력된 어드레스(예를 들어 논리 어드레스(logical address))에 대응하는 물리 어드레스(physical address)를 맵핑할 수 있다. 또한 플래쉬 변환 계층(FTL; 1221)은 리드 동작 시 호스트(1300)로부터 입력된 논리 어드레스에 맵핑된 물리 어드레스를 확인한다.
또한 플래쉬 변환 계층(FTL; 1221)은 호스트(1300)로부터 수신되는 호스트 커맨드에 응답하여 플래쉬 제어 블록(1270)을 제어하기 위한 커맨드 큐를 생성할 수 있다.
버퍼 메모리(1230)는 프로세서(1220)의 동작 메모리 또는 캐시 메모리로 사용될 수 있다. 버퍼 메모리(1230)는 프로세서(1220)가 실행하는 코드들 및 커맨드들을 저장할 수 있다. 버퍼 메모리(1230)는 프로세서(1220)에 의해 처리되는 데이터를 저장할 수 있다.
버퍼 메모리(1230)는 쓰기 버퍼(1231) 및 읽기 버퍼(1232)를 포함하여 구성될 수 있다. 쓰기 버퍼(1231)는 호스트(1300)로부터 라이트 커맨드와 함께 수신되는 데이터를 임시 저장한 후 임시 저장된 데이터를 메모리 장치(1100)로 전송한다. 읽기 버퍼(1232)는 리드 동작 시 메모리 장치(1100)로부터 수신되는 데이터를 임시 저장한 후 임시 저장된 데이터를 호스트(1300)로 전송한다. 또한 읽기 버퍼(1232)는 리드 리클레임 동작 시 메모리 장치(1100)의 선택된 메모리 블록으로부터 수신된 유효 데이터를 임시 저장한 후, 임시 저장된 유효 데이터를 메모리 장치(1100)의 타겟 메모리 블록으로 전송한다.
버퍼 메모리(1230)는 SRAM(Static RAM), 또는 DRAM(Dynamic RAM)을 포함할 수 있다.
스트레스 체크 블록(1240)은 프로그램 동작이 완료된 선택된 메모리 블록의 스트레스 체크 동작을 수행한다. 스트레스 체크 블록(1240)은 선택된 메모리 블록과 워드 라인들을 공유하는 적어도 하나 이상의 공유 메모리 블록들의 프로그램 동작 횟수, 리드 동작 횟수, 및 소거 동작 횟수를 카운팅하고, 카운팅된 값에 기초하여 공유 메모리 블록들의 제반 동작(프로그램 동작, 리드 동작, 및 소거 동작 등)에 의한 선택된 메모리 블록의 스트레스 값을 측정한다.
스트레스 체크 블록(1240)은 측정된 선택된 메모리 블록의 스트레스 값이 설정값 이상일 경우, 선택된 메모리 블록에 대한 테스트 리드 동작을 수행하도록 플래쉬 제어 블록(1270)을 제어한다. 예를 들어, 스트레스 체크 블록(1240)은 선택된 메모리 블록의 스트레스 값이 설정값 이상일 경우, 선택된 메모리 블록의 테스트 리드 동작에 대응하는 커맨드를 생성하고, 생성된 커맨드를 커맨드 큐에 큐잉시킬 수 있다.
리클레임 제어 블록(1250)은 선택된 메모리 블록에 대한 리드 리클레임 동작을 수행하도록 버퍼 메모리(1230) 및 플래쉬 제어 회로(1270)를 제어한다. 리클레임 제어 블록(1250)은 선택된 메모리 블록의 테스트 리드 동작 결과, 리드된 데이터에 포함된 에러 비트 수와 설정값을 비교하고, 비교 결과에 따라 선택된 메모리 블록에 대한 리드 리클레임 동작에 대응하는 커맨드를 생성하여 커맨드 큐에 큐잉시킨다. 리드 리클레임 동작은 후술하는 도 7을 통해 상세하게 설명하도록 한다.
예시적으로, 스트레스 체크 블록(1240) 및 리클레임 제어 블록(1250)은 프로세서(1220)의 구성 요소로서 프로세서(1220)에 포함될 수 있다.
에러 정정 블록(1260)은 에러 정정을 수행할 수 있다. 에러 정정 블록(1260)은 플래쉬 제어 블록(1270)을 통해 도 1의 메모리 장치(1100)에 기입될 데이터에 기반하여 에러 정정 인코딩(ECC encoding)을 수행할 수 있다. 에러 정정 인코딩된 데이터는 플래쉬 제어 블록(1270)을 통해 메모리 장치(1100)로 전달될 수 있다. 에러 정정 블록(1260)은 메모리 장치(1100)로부터 플래쉬 제어 블록(1270)을 통해 수신되는 데이터에 대해 에러 정정 디코딩(ECC decoding)을 수행할 수 있다.
또한 에러 정정 블록(1260)은 테스트 리드 동작 시 선택된 메모리 블록으로부터 리드된 데이터들에 포함된 에러 비트 수를 검출하고, 검출된 에러 비트 수를 카운팅할 수 있다. 카운팅된 에러 비트 수는 리클레임 제어 블록(1250)으로 전송될 수 있다.
예시적으로, 에러 정정 블록(1260)은 플래쉬 제어 블록(1270)의 구성 요소로서 플래쉬 제어 블록(1270)에 포함될 수 있다.
플래쉬 제어 블록(1270)은 프로세서(1220)에서 생성된 커맨드 큐에 응답하여 메모리 장치(1100)를 제어하기 위한 내부 커맨드를 생성하여 출력한다. 플래쉬 제어 블록(1270)은 라이트 동작 시 버퍼 메모리(1230)의 쓰기 버퍼(1231)에 버퍼링(buffering)된 데이터를 메모리 장치(1100)에 전송하여 프로그램 동작을 제어할 수 있다. 다른 예시로서 플래쉬 제어 블록(1270)은 리드 동작 시 커맨드 큐에 응답하여 메모리 장치(1100)로부터 리드된 데이터를 버퍼 메모리(1230)의 읽기 버퍼(1232)에 버퍼링(buffering) 하는 동작을 제어할 수 있다. 또한 플래쉬 제어 블록(1270)은 스트레스 체크 블록(1240)에서 생성된 테스트 리드 동작에 대응하는 커맨드가 큐잉된 커맨드 큐에 응답하여 선택된 메모리 블록에 대한 테스트 리드 동작을 수행하도록 메모리 장치(1100)를 제어하기 위한 내부 커맨드를 생성하여 출력한다.
또한 플래쉬 제어 블록(1270)은 리드 리클레임 동작 시 리클레임 제어 블록(1250)에서 생성된 리드 리클레임 동작에 대응하는 커맨드가 큐잉된 커맨드 큐에 응답하여 선택된 메모리 블록에 대한 리드 리클레임 동작을 수행하도록 메모리 장치(1100)를 제어하기 위한 내부 커맨드를 생성하여 출력한다. 예를 들어 플래쉬 제어 블록(1270)은 메모리 장치(1100)에 포함된 복수의 메모리 블록들 중 선택된 메모리 블록으로부터 유효 데이터를 리드하도록 메모리 장치(1100)를 제어하고, 리드된 유효 데이터를 전송 받아 버퍼 메모리(1230)의 읽기 버퍼(1232)에 저장한다. 또한 플래쉬 제어 블록(1270)은 읽기 버퍼(1232)에 저장된 유효 데이터가 메모리 장치(1100)에 포함된 복수의 메모리 블록들 중 타겟 메모리 블록에 저장되도록 메모리 장치(1100)를 제어할 수 있다.
플래쉬 제어 블록(1270)은 플래쉬 인터페이스를 포함하여 구성될 수 있다.
도 3은 도 1의 반도체 메모리를 설명하기 위한 블록도이다.
도 3을 참조하면, 반도체 메모리(100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함하는 메모리 셀 어레이(110), 복수의 메모리 블록들(BLK1~BLKz)의 선택된 페이지에 포함된 메모리 셀들의 프로그램 동작, 리드 동작, 또는 이레이즈 동작을 수행하도록 구성된 주변회로(PERI)를 포함한다. 주변회로(PERI)는 제어 회로(120), 전압 공급 회로(130), 페이지 버퍼 그룹(140), 컬럼 디코더(150) 및 입출력 회로(160)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 페이지들을 포함한다. 복수의 페이지들 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성(non volatile) 메모리 셀들이다. 이는, 도 4 및 도 5를 참조하여 더욱 상세히 설명된다.
제어 회로(120)는 외부로부터 입출력 회로(160)를 통해 입력되는 내부 커맨드(CMD)에 응답하여 리드 동작, 프로그램 동작, 또는 이레이즈 동작을 수행하기 위해 필요한 전압을 생성하기 위한 전압 제어 신호(VCON)를 출력하고, 동작의 종류에 따라 페이지 버퍼 그룹(140)에 포함된 페이지 버퍼들(PB1~PBk)을 제어하기 위한 PB 제어 신호(PBCON)를 출력한다. 또한, 제어 회로(120)는 입출력 회로(160)를 통해 외부로부터 입력되는 어드레스 신호(ADD)에 응답하여 로우 어드레스 신호(RADD)와 컬럼 어드레스 신호(CADD)를 출력한다.
전압 공급 회로(130)는 제어 회로(120)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 프로그램 동작, 리드 동작 및 이레이즈 동작에 필요한 동작 전압들을 선택된 메모리 블록의 드레인 셀렉트 라인, 워드라인들(WLs) 및 소스 셀렉트 라인을 포함하는 로컬 라인들로 공급한다. 이러한 전압 공급 회로(130)는 전압 생성 회로 및 로우 디코더를 포함한다.
전압 생성 회로는 제어 회로(120)의 전압 제어 신호(VCON)에 응답하여 메모리 셀들의 프로그램 동작, 리드 동작 및 이레이즈 동작에 필요한 동작 전압들을 글로벌 라인들로 출력한다.
로우 디코더는 제어 회로(120)의 로우 어드레스 신호들(RADD)에 응답하여, 전압 생성 회로에서 글로벌 라인들로 출력된 동작 전압들이 메모리 셀 어레이(110)에서 선택된 메모리 블록의 로컬 라인들로 전달될 수 있도록 글로벌 라인들과 로컬 라인들을 연결한다.
페이지 버퍼 그룹(140)은 비트라인들(BL1~BLk)을 통해 메모리 셀 어레이(110)와 연결되는 다수의 페이지 버퍼들(PB1~PBk)을 각각 포함한다. 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)은 제어 회로(120)의 PB 제어 신호(PBCON)에 응답하여 메모리 셀들에 저장하기 위해 입력되는 데이터(DATA)에 따라 비트라인들(BL1~BLk)을 선택적으로 프리차지하거나, 메모리 셀들로부터 데이터(DATA)를 리드하기 위하여 비트라인들(BL1~BLk)의 전압을 센싱한다.
입출력 회로(160)는 프로그램 동작 시 메모리 셀들에 저장하기 위해 입력된 데이터(DATA)를 페이지 버퍼 그룹(140)으로 입력하기 위하여 제어 회로(120)의 제어에 따라 컬럼 디코더(150)에 전달한다. 컬럼 디코더(150)는 입출력 회로(160)로부터 전달된 데이터(DATA)를 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)로 전달하면 페이지 버퍼들(PB1~PBk)은 입력된 데이터(DATA)를 내부의 래치 회로에 저장한다. 또한, 리드 동작 시 입출력 회로(160)는 페이지 버퍼 그룹(140)의 페이지 버퍼들(PB1~PBk)로부터 컬럼 디코더(150)를 통해 전달된 데이터(DATA)를 외부로 출력한다.
본 발명의 실시 예에 따른 반도체 메모리(100)는 테스트 리드 동작 시 다수의 메모리 블록들(BLK1 내지 BLKz) 중 선택된 메모리 블록(예를 들어 BLK1)의 테스트 리드 동작 시, 선택된 메모리 블록(BLK1)에 저장된 데이터들을 리드하여 도 1의 컨트롤러(1200)로 출력한다. 예를 들어 제어 회로(120)는 테스트 리드 동작에 대응하는 커맨드(CMD) 및 선택된 메모리 블록(BLK1)에 대응하는 어드레스(ADD)에 응답하여 테스트 리드 동작을 수행하도록 전압 공급 회로(130), 페이지 버퍼 그룹(140), 컬럼 디코더(150) 및 입출력 회로(160)를 제어한다.
도 4는 도 3의 메모리 셀 어레이의 일 실시 예를 보여주는 블록도이다.
도 4를 참조하면, 메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 3차원 구조를 갖는다. 각 메모리 블록은 기판 위에 적층된 복수의 메모리 셀들을 포함한다. 이러한 복수의 메모리 셀들은 +X 방향, +Y 방향 및 +Z 방향을 따라 배열된다. 각 메모리 블록의 구조는 도 5를 참조하여 더 상세히 설명된다.
도 5는 도 4의 메모리 블록을 설명하기 위한 회로도이다.
도 4에서는 복수의 메모리 블록들(BLK1 내지 BLKz)을 포함하도록 메모리 셀 어레이가 구성될 수 있으나, 도 5에서는 도면의 도시 및 설명을 위해 메모리 블록(BLK1) 및 메모리 블록(BLK2)이 대표적으로 도시된다. 메모리 블록(BLK1) 및 메모리 블록(BLK2)은 비트라인들(BL1 내지 BLm) 및 공통 소스 라인(CSL)을 공유하는 구조이다.
도 5를 참조하면, 메모리 블록(BLK1) 및 메모리 블록(BLK2)은 복수의 비트라인들(BL1 내지 BLm)에 연결된다. 메모리 블록(BLK1) 및 메모리 블록(BLK2)은 동일한 워드 라인들(WLs)을 공유하는 메모리 블록들이다. 예를 들어 메모리 블록(BLK1)이 선택된 메모리 블록일 경우, 메모리 블록(BLK2)은 메모리 블록(BLK1)의 공유 메모리 블록으로 정의될 수 있다.
메모리 블록(BLK1)은 복수의 셀 스트링들(ST1 내지 STm)을 포함한다. 복수의 셀 스트링들(ST1 내지 STm)은 각각 복수의 비트라인들(BL1 내지 BLm)과 공통 소스 라인(CSL) 사이에 연결된다. 복수의 셀 스트링들(ST1 내지 STm) 각각은 소스 선택 트랜지스터(SST), 직렬 연결된 복수의 메모리 셀들(C0 내지 Cn) 및 드레인 선택 트랜지스터(DST)를 포함한다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL1)에 연결된다. 복수의 메모리 셀들(C0 내지 Cn)은 각각 워드라인들(WLs)에 연결된다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL1)에 연결된다. 공통 소스 라인(CSL)은 소스 선택 트랜지스터(SST)의 소스 측에 연결된다. 비트라인들(BL1 내지 BLm) 각각은 해당 드레인 선택 트랜지스터(DST)의 드레인 측에 연결된다. 동일한 워드라인에 연결된 메모리 셀들은 하나의 페이지(Page)로 정의된다.
메모리 블록(BLK2)은 메모리 블록(BLK1)과 유사한 구조로 구성될 수 있다. 즉, 메모리 블록(BLK2)은 복수의 셀 스트링들(ST1 내지 STm)을 포함하며, 복수의 셀 스트링들(ST1 내지 STm)은 각각 복수의 비트라인들(BL1 내지 BLm)과 공통 소스 라인(CSL) 사이에 연결된다. 복수의 셀 스트링들(ST1 내지 STm) 각각은 소스 선택 트랜지스터(SST), 직렬 연결된 복수의 메모리 셀들(C0 내지 Cn) 및 드레인 선택 트랜지스터(DST)를 포함한다. 소스 선택 트랜지스터(SST)는 소스 선택 라인(SSL2)에 연결된다. 복수의 메모리 셀들(C0 내지 Cn)은 각각 워드라인들(WLs)에 연결된다. 드레인 선택 트랜지스터(DST)는 드레인 선택 라인(DSL2)에 연결된다. 공통 소스 라인(CSL)은 소스 선택 트랜지스터(SST)의 소스 측에 연결된다. 비트라인들(BL1 내지 BLm) 각각은 해당 드레인 선택 트랜지스터(DST)의 드레인 측에 연결된다.
상술한 바와 같이 메모리 블록(BLK1)과 메모리 블록(BLK2)은 서로 유사한 구조로 구성되며, 각각 연결된 드레인 선택 라인들(DSL1, DSL2) 및 소스 선택 라인들(SSL1, SSL2)은 서로 전기적으로 분리된 구조로 설계할 수 있다.
도 6은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 설명하기 위한 순서도이다.
도 1 내지 도 6을 참조하여, 본 발명의 일 실시 예에 따른 메모리 시스템의 동작 방법을 설명하면 다음과 같다.
컨트롤러(1200)는 호스트(1300)로부터 라이트 커맨드에 대응하는 호스트 커맨드(Host_CMD)와 어드레스를 수신한다. 컨트롤러(1200)는 호스트(1300)로부터 복수의 호스트 커맨드(Host_CMD)들을 수신할 수 있다.
컨트롤러(1200)의 프로세서(1220)는 호스트 커맨드(Host_CMD)에 응답하여 라이트 동작에 대응하는 커맨드 큐를 생성하고, 수신된 어드레스(ADD)의 논리 어드레스를 물리 어드레스로 맵핑한다. 플래쉬 제어 블록(1270)은 프로세서(1220)에 의해 생성된 커맨드 큐에 응답하여 메모리 장치(1100)의 프로그램 동작을 제어하기 위한 내부 커맨드(CMD)를 생성하고, 내부 커맨드(CMD)와 맵핑된 물리 어드레스를 포함하는 어드레스(ADD)를 메모리 장치(1100)로 전송한다.
메모리 장치(1100)는 컨트롤러(1200)로부터 수신되는 내부 커맨드(CMD)와 어드레스(ADD)에 응답하여 선택된 메모리 블록(예를 들어 BLK1)에 대한 프로그램 동작을 수행한다(S610). 예를 들어, 제어 회로(120)는 프로그램 동작에 대응하는 커맨드(CMD) 및 선택된 메모리 블록에 대응하는 어드레스(ADD)에 응답하여 프로그램 동작을 수행하도록 전압 공급 회로(130), 페이지 버퍼 그룹(140), 컬럼 디코더(150) 및 입출력 회로(160)를 제어한다. 본 발명의 실시 예에서는 선택된 메모리 블록을 제1 메모리 블록으로 칭하고 제1 메모리 블록과 워드 라인들(WLs)을 공유하는 적어도 하나 이상의 공유 메모리 블록들을 제2 메모리 블록들로 칭하도록 한다.
제1 메모리 블록(BLK1)에 대한 프로그램 동작이 완료된 후, 컨트롤러(1200)는 호스트(1300)로부터 제1 메모리 블록(BLK1)과 워드 라인들(WLs)을 공유하는 적어도 하나 이상의 제2 메모리 블록들(예를 들어 BLK2)에 대응하는 어드레스와 호스트 커맨드(Host_CMD)를 수신한다. 컨트롤러(1200)는 수신된 호스트 커맨드(Host_CMD)와 어드레스에 응답하여 내부 커맨드(CMD)와 제2 메모리 블록들(BLK2)에 대응하는 어드레스(ADD)를 메모리 장치(1100)로 전송한다. 메모리 장치(1100)는 내부 커맨드(CMD)와 어드레스(ADD)에 응답하여 제2 메모리 블록들(BLK2)에 대한 제반 동작, 예를 들어 프로그램 동작, 리드 동작, 또는 소거 동작 등을 수행한다(S620).
컨트롤러(1200)의 스트레스 체크 블록(1240)은 제2 메모리 블록들(BLK2)의 제반 동작이 완료된 후, 제1 메모리 블록(BLK1)에 대한 스트레스 체크 동작을 수행한다(S630).
일 예로 제1 메모리 블록(BLK1)에 대한 스트레스 체크 동작은 제1 메모리 블록(BLK1)과 워드 라인들(WLs)을 공유하는 적어도 하나 이상의 제2 메모리 블록들(BLK2)의 제반 동작(프로그램 동작, 리드 동작, 및 소거 동작) 수행 횟수에 기초하여 수행될 수 있다. 이때 프로그램 동작 횟수, 리드 동작 횟수, 소거 동작 횟수 각각의 가중치를 동일하거나 서로 상이하게 설정할 수 있다. 예를 들어 프로그램 동작 횟수, 리드 동작 횟수, 소거 동작 횟수 각각의 가중치를 동일하게 설정할 경우 제2 메모리 블록들(BLK2)의 프로그램 동작, 리드 동작, 또는 소거 동작이 수행될 때마다 제1 메모리 블록(BLK1)의 스트레스 값을 1씩 증가시켜 카운팅한다. 반면 프로그램 동작 횟수, 리드 동작 횟수, 소거 동작 횟수 각각의 가중치를 서로 상이하게 설정할 경우, 제2 메모리 블록들(BLK2)에 대해 상대적으로 높은 동작 전압(예를 들어 프로그램 전압 또는 소거 전압)을 사용하는 프로그램 동작 및 소거 동작이 수행된 경우 스트레스 값을 2씩 증가시켜 카운팅하고, 제2 메모리 블록들(BLK2)에 대해 상대적으로 낮은 동작 전압(예를 들어 리드 전압)을 사용하는 리드 동작이 수행된 경우 스트레스 값을 1씩 증가시켜 카운팅할 수 있다.
스트레스 체크 블록(1240)은 카운팅된 제1 메모리 블록(BLK1)의 스트레스 값과 제1 설정값을 비교한다(S640).
상술한 비교 단계(S640)의 결과, 선택된 메모리 블록의 스트레스 값이 제1 설정값보다 작을 경우(아니오) 상술한 단계 S620부터 재수행한다.
상술한 비교 단계(S640)의 결과, 선택된 메모리 블록의 스트레스 값이 제1 설정값과 같거나 클 경우(예), 컨트롤러(1200)는 제1 메모리 블록(BLK1)에 대해 테스트 리드 동작을 수행하도록 메모리 장치(1100)를 제어하고, 메모리 장치(1100)는 선택된 메모리 블록(BLK1)에 대한 테스트 리드 동작을 수행하여 리드된 데이터를 컨트롤러(1200)로 전송한다(S650).
예를 들어 컨트롤러(1200)의 스트레스 체크 블록(1240)은 제1 메모리 블록(BLK1)의 테스트 리드 동작에 대응하는 커맨드를 생성하고, 생성된 커맨드를 커맨드 큐에 큐잉시킨다. 플래쉬 제어 블록(1270)은 스트레스 체크 블록(1240)에서 생성된 테스트 리드 동작에 대응하는 커맨드가 큐잉된 커맨드 큐에 응답하여 제1 메모리 블록(BLK1)에 대한 테스트 리드 동작을 수행하도록 메모리 장치(1100)를 제어하기 위한 내부 커맨드(CMD)를 생성하여 출력한다. 메모리 장치(1100)는 테스트 리드 동작에 대응하는 내부 커맨드(CMD)에 응답하여 제1 메모리 블록(BLK1)에 저장된 데이터를 리드하여 컨트롤러(1200)로 출력한다.
컨트롤러(1200)의 에러 정정 블록(1260)은 테스트 리드 동작 시 선택된 메모리 블록으로부터 리드된 데이터들에 포함된 에러 비트 수를 검출하고, 검출된 에러 비트 수를 카운팅한다(S660). 카운팅된 에러 비트 수는 리클레임 제어 블록(1250)으로 전송된다.
리클레임 제어 블록(1250)은 에러 정정 블록(1260)으로부터 수신한 에러 비트 수와 제2 설정값을 비교한다(S670).
상술한 비교 단계(S670)의 결과, 에러 비트 수가 제2 설정값보다 작을 경우(아니오) 상술한 단계 S620부터 재수행한다.
상술한 비교 단계(S670)의 결과, 에러 비트 수가 제2 설정값과 같거나 클 경우(예), 제1 메모리 블록(BLK1)에 대한 리드 리클레임 동작을 수행한다(S680). 예를 들어 리클레임 제어 블록(1250)은 리드 리클레임 동작에 대응하는 커맨드를 생성하여 커맨드 큐에 큐잉시킨다. 플래쉬 제어 블록(1270)은 커맨드 큐에 응답하여 제1 메모리 블록(BLK1)에 대한 리드 리클레임 동작을 수행하도록 내부 커맨드(CMD)를 생성하여 출력하고, 메모리 장치(1100)는 내부 커맨드(CMD)에 응답하여 제1 메모리 블록(BLK1)에 저장된 유효 데이터들을 리드하여 소거 상태인 타겟 메모리 블록(예를 들어 BLKz)에 프로그램하는 리드 리클레임 동작을 수행한다.
도 7은 본 발명의 일 실시 예에 따른 메모리 시스템의 리드 리클레임 동작의 데이터 흐름을 설명하기 위한 도면이다.
도 7을 참조하면, 리드 리클레임 동작 시 선택된 메모리 블록(BLK1)에 저장된 유효 데이터를 리드하여 버퍼 메모리(1230)로 전송한다. 본 발명의 실시 예에서는 선택된 메모리 블록(BLK1)의 일부 페이지들(예를 들어 PAGE 0, PAGE 2, PAGE 3, PAGE n)에 유효 데이터가 저장된 것으로 도시 및 설명한다.
버퍼 메모리(1230)에 저장된 유효 데이터는 타겟 메모리 블록(New BLK)으로 전송되어 프로그램되며, 예를 들어 타겟 메모리 블록의 복수의 페이지들(예를 들어 PAGE 0 내지 PAGE k)에 프로그램된다.
상술한 바와 같이 본원 발명의 실시 예에 따르면, 선택된 메모리 블록의 프로그램 동작이 완료된 후, 선택된 메모리 블록과 워드 라인들을 공유하는 메모리 블록에 의한 선택된 메모리 블록의 스트레스 체크 동작을 수행하고, 스트레스 체크 동작 결과에 따라 선택된 메모리 블록의 테스트 리드 동작을 수행할 수 있다. 또한, 테스트 리드 동작 결과에 따라 선택된 메모리 블록에 저장된 데이터들의 신뢰성을 판단하고, 데이터의 신뢰성이 저하되었다고 판단될 경우 리드 리클레임 동작을 수행함으로써 선택된 메모리 블록에 저장된 데이터 신뢰성을 향상시킬 수 있다.
도 8은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 8을 참조하면, 메모리 시스템(Memory System; 30000)은 이동 전화기(cellular phone), 스마트폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant) 또는 무선 교신 장치로 구현될 수 있다. 메모리 시스템(30000)은 메모리 장치(1100)와 상기 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함할 수 있다. 메모리 컨트롤러(1200)는 프로세서(Processor; 3100)의 제어에 따라 메모리 장치(1100)의 데이터 액세스 동작, 예컨대 프로그램(program) 동작, 이레이즈(erase) 동작 또는 리드(read) 동작을 제어할 수 있다.
메모리 장치(1100)에 프로그램된 데이터는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(Display; 3200)를 통하여 출력될 수 있다.
무선 송수신기(RADIO TRANSCEIVER; 3300)는 안테나(ANT)를 통하여 무선 신호를 주고받을 수 있다. 예컨대, 무선 송수신기(3300)는 안테나(ANT)를 통하여 수신된 무선 신호를 프로세서(3100)에서 처리(process)될 수 있는 신호로 변경할 수 있다. 따라서, 프로세서(3100)는 무선 송수신기(3300)로부터 출력된 신호를 처리(process)하고 처리(process)된 신호를 메모리 컨트롤러(1200) 또는 디스플레이(3200)로 전송할 수 있다. 메모리 컨트롤러(1200)는 프로세서(3100)에 의하여 처리(process)된 신호를 메모리 장치(1100)에 프로그램할 수 있다. 또한, 무선 송수신기(3300)는 프로세서(3100)로부터 출력된 신호를 무선 신호로 변경하고 변경된 무선 신호를 안테나(ANT)를 통하여 외부 장치로 출력할 수 있다. 입력 장치(Input Device; 3400)는 프로세서(3100)의 동작을 제어하기 위한 제어 신호 또는 프로세서(3100)에 의하여 처리(process)될 데이터를 입력할 수 있는 장치로서, 터치 패드(touch pad)와 컴퓨터 마우스(computer mouse)와 같은 포인팅 장치(pointing device), 키패드(keypad) 또는 키보드로 구현될 수 있다. 프로세서(3100)는 컨트롤러(1200)로부터 출력된 데이터, 무선 송수신기(3300)로부터 출력된 데이터, 또는 입력 장치(3400)로부터 출력된 데이터가 디스플레이(3200)를 통하여 출력될 수 있도록 디스플레이(3200)의 동작을 제어할 수 있다.
실시 예에 따라, 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(3100)의 일부로서 구현될 수 있고 또한 프로세서(3100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 9는 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 9를 참조하면, 메모리 시스템(Memory System; 40000)은 PC(personal computer), 태블릿(tablet) PC, 넷-북(net-book), e-리더(e-reader), PDA(personal digital assistant), PMP(portable multimedia player), MP3 플레이어, 또는 MP4 플레이어로 구현될 수 있다.
메모리 시스템(40000)은 메모리 장치(Memory Device; 1100)와 메모리 장치(1100)의 데이터 처리 동작을 제어할 수 있는 메모리 컨트롤러(memory Controller; 1200)를 포함할 수 있다.
프로세서(Processor; 4100)는 입력 장치(Input Device; 4200)를 통하여 입력된 데이터에 따라 메모리 장치(1100)에 저장된 데이터를 디스플레이(Display; 4300)를 통하여 출력할 수 있다. 예컨대, 입력 장치(4200)는 터치 패드 또는 컴퓨터 마우스와 같은 포인팅 장치, 키패드, 또는 키보드로 구현될 수 있다.
프로세서(4100)는 메모리 시스템(40000)의 전반적인 동작을 제어할 수 있고 메모리 컨트롤러(1200)의 동작을 제어할 수 있다. 실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(4100)의 일부로서 구현되거나, 프로세서(4100)와 별도의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 10은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 10을 참조하면, 메모리 시스템(50000)은 이미지 처리 장치, 예컨대 디지털 카메라, 디지털 카메라가 부착된 이동 전화기, 디지털 카메라가 부착된 스마트 폰, 또는 디지털 카메라가 부착된 태블릿 PC로 구현될 수 있다.
메모리 시스템(50000)은 메모리 장치(Memory Device; 1100)와 상기 메모리 장치(1100)의 데이터 처리 동작, 예컨대 프로그램 동작, 이레이즈 동작 또는 리드 동작을 제어할 수 있는 메모리 컨트롤러(1200)를 포함한다.
메모리 시스템(50000)의 이미지 센서(Image Sensor; 5200)는 광학 이미지를 디지털 신호들로 변환할 수 있고, 변환된 디지털 신호들은 프로세서(Processor; 5100) 또는 메모리 컨트롤러(1200)로 전송될 수 있다. 프로세서(5100)의 제어에 따라, 상기 변환된 디지털 신호들은 디스플레이(Display; 5300)를 통하여 출력되거나 컨트롤러(1200)를 통하여 메모리 장치(1100)에 저장될 수 있다. 또한, 메모리 장치(1100)에 저장된 데이터는 프로세서(5100) 또는 메모리 컨트롤러(1200)의 제어에 따라 디스플레이(5300)를 통하여 출력될 수 있다.
실시 예에 따라 메모리 장치(1100)의 동작을 제어할 수 있는 메모리 컨트롤러(1200)는 프로세서(5100)의 일부로서 구현되거나 프로세서(5100)와 별개의 칩으로 구현될 수 있다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
도 11은 메모리 시스템의 다른 실시 예를 설명하기 위한 도면이다.
도 11을 참조하면, 메모리 시스템(Memory System; 70000)은 메모리 카드(memory card) 또는 스마트 카드(smart card)로 구현될 수 있다. 메모리 시스템(70000)은 메모리 장치(Memory Device; 1100), 메모리 컨트롤러(Memory Controller; 1200) 및 카드 인터페이스(Card Interface; 7100)를 포함할 수 있다.
메모리 컨트롤러(1200)는 메모리 장치(1100)와 카드 인터페이스(7100) 사이에서 데이터의 교환을 제어할 수 있다. 실시 예에 따라, 카드 인터페이스(7100)는 SD(secure digital) 카드 인터페이스 또는 MMC(multi-media card) 인터페이스일 수 있으나 이에 한정되는 것은 아니다. 또한 메모리 컨트롤러(1200)는 도 2에 도시된 컨트롤러(1200)의 예시를 통해 구현될 수 있다.
카드 인터페이스(7100)는 호스트(HOST; 60000)의 프로토콜에 따라 호스트(60000)와 메모리 컨트롤러(1200) 사이에서 데이터 교환을 인터페이스할 수 있다. 실시 예에 따라 카드 인터페이스(7100)는 USB(Universal Serial Bus) 프로토콜, IC(InterChip)-USB 프로토콜을 지원할 수 있다. 여기서, 카드 인터페이스는 호스트(60000)가 사용하는 프로토콜을 지원할 수 있는 하드웨어, 상기 하드웨어에 탑재된 소프트웨어 또는 신호 전송 방식을 의미할 수 있다.
메모리 시스템(70000)이 PC, 태블릿 PC, 디지털 카메라, 디지털 오디오 플레이어, 이동 전화기, 콘솔 비디오 게임 하드웨어, 또는 디지털 셋-탑 박스와 같은 호스트(60000)의 호스트 인터페이스(6200)와 접속될 때, 호스트 인터페이스(6200)는 마이크로프로세서(Microprocessor; 6100)의 제어에 따라 카드 인터페이스(7100)와 메모리 컨트롤러(1200)를 통하여 메모리 장치(1100)와 데이터 교신을 수행할 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상과 같이 본 발명은 비록 한정된 실시 예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시 예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
상술한 실시 예들에서, 모든 단계는 선택적으로 수행의 대상이 되거나 생략의 대상이 될 수 있다. 또한 각 실시 예에서 단계들은 반드시 순서대로 일어날 필요는 없으며, 뒤바뀔 수 있다. 한편, 본 명세서와 도면에 개시된 본 명세서의 실시 예들은 본 명세서의 기술 내용을 쉽게 설명하고 본 명세서의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 명세서의 범위를 한정하고자 하는 것은 아니다. 즉 본 명세서의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1000 : 메모리 시스템
1100 : 메모리 장치
1200 : 컨트롤러
1300 : 호스트
1210 : 호스트 제어 블록
1220 : 프로세서
1230 : 버퍼 메모리
1240 : 스트레스 체크 블록
1250 : 리클레임 제어 블록
1260 : 에러 정정 블록
1270 : 플래쉬 제어 블록
1280 : 버스

Claims (19)

  1. 복수의 메모리 블록들을 포함하며, 내부 커맨드에 응답하여 상기 복수의 메모리 블록들의 프로그램 동작, 리드 동작 및 소거 동작을 수행하는 메모리 장치; 및
    호스트의 요청에 응답하여 상기 프로그램 동작, 상기 리드 동작, 및 상기 소거 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 복수의 메모리 블록들 중 상기 프로그램 동작이 완료된 제1 메모리 블록의 스트레스 체크 동작을 수행하는 컨트롤러를 포함하는 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 컨트롤러는 상기 스트레스 체크 동작 시 상기 제1 메모리 블록의 공유 메모리 블록인 제2 메모리 블록들의 상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수에 기초하여 상기 제1 메모리 블록의 스트레스 값을 측정하는 메모리 시스템.
  3. 제 2 항에 있어서,
    상기 제2 메모리 블록들은 상기 제1 메모리 블록과 워드 라인들을 공유하는 메모리 블록들인 메모리 시스템.
  4. 제 2 항에 있어서,
    상기 컨트롤러는 상기 스트레스 체크 동작 시 상기 제2 메모리 블록들의 상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수를 카운팅하여 상기 스트레스 값을 측정하되,
    상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수 각각의 가중치를 서로 동일하거나 서로 상이하게 설정하는 메모리 시스템.
  5. 제 2 항에 있어서,
    상기 컨트롤러는 상기 스트레스 체크 동작 결과, 상기 제1 메모리 블록의 스트레스 값이 제1 설정값 이상일 경우, 상기 제1 메모리 블록의 테스트 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 시스템.
  6. 제 5 항에 있어서,
    상기 메모리 장치는 상기 테스트 리드 동작 시 상기 제1 메모리 블록에 저장된 데이터를 리드하여 상기 컨트롤러로 출력하는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 컨트롤러는 상기 메모리 장치로부터 수신된 상기 데이터에 포함된 에러 비트를 검출하여 카운팅하고, 검출된 에러 비트 수가 제2 설정값 이상일 경우 상기 제1 메모리 블록에 대한 리드 리클레임 동작을 수행하는 메모리 시스템.
  8. 제 6 항에 있어서,
    상기 컨트롤러는 상기 제1 메모리 블록에 대한 상기 스트레스 체크 동작을 수행하고, 상기 제1 메모리 블록의 상기 스트레스 값이 상기 제1 설정값 이상일 경우 상기 테스트 리드 동작에 대응하는 제1 커맨드를 생성하는 스트레스 체크 블록;
    상기 테스트 리드 동작 결과 리드된 상기 데이터에 포함된 상기 에러 비트를 검출하고, 검출된 상기 에러 비트를 카운팅하여 상기 에러 비트 수를 생성하기 위한 에러 정정 블록;
    상기 에러 비트 수가 상기 제2 설정값 이상일 경우 상기 리드 리클레임 동작에 대응하는 제2 커맨드를 생성하는 스트레스 체크 블록; 및
    상기 제1 커맨드 및 상기 제2 커맨드에 응답하여 상기 테스트 리드 동작 및 상기 리드 리클레임 동작을 수행하도록 상기 메모리 장치를 제어하기 위한 상기 내부 커맨드를 생성하는 플래쉬 제어 블록을 포함하는 메모리 시스템.
  9. 복수의 메모리 블록들을 포함하며, 내부 커맨드에 응답하여 상기 복수의 메모리 블록들의 프로그램 동작, 리드 동작 및 소거 동작을 수행하는 메모리 장치; 및
    호스트의 요청에 응답하여 상기 프로그램 동작, 상기 리드 동작, 및 상기 소거 동작을 수행하도록 상기 메모리 장치를 제어하며, 상기 복수의 메모리 블록들 중 상기 프로그램 동작이 완료된 제1 메모리 블록의 스트레스 체크 동작을 수행하는 컨트롤러를 포함하며,
    상기 컨트롤러는 상기 제1 메모리 블록의 스트레스 값이 제1 설정 값 이상일 경우 상기 제1 메모리 블록의 테스트 리드 동작을 수행하도록 상기 메모리 장치를 제어하는 메모리 시스템.
  10. 제 9 항에 있어서,
    상기 컨트롤러는 상기 스트레스 체크 동작 시 상기 제1 메모리 블록의 공유 메모리 블록인 제2 메모리 블록들의 상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수에 기초하여 상기 제1 메모리 블록의 상기 스트레스 값을 측정하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 제2 메모리 블록들은 상기 제1 메모리 블록과 워드 라인들을 공유하는 메모리 블록들인 메모리 시스템.
  12. 제 10 항에 있어서,
    상기 컨트롤러는 상기 스트레스 체크 동작 시 상기 제2 메모리 블록들의 상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수를 카운팅하여 상기 스트레스 값을 측정하되,
    상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수 각각의 가중치를 동일하거나 서로 상이하게 설정하는 메모리 시스템.
  13. 제 9 항에 있어서,
    상기 컨트롤러는 상기 테스트 리드 동작 결과 상기 제1 메모리 블록으로부터 리드된 데이터를 수신하고, 수신된 상기 데이터에 포함된 에러 비트를 검출하여 카운팅하는 메모리 시스템.
  14. 제 13 항에 있어서,
    상기 컨트롤러는 카운팅된 상기 에러 비트의 수가 제2 설정값 이상일 경우 상기 제1 메모리 블록에 대한 리드 리클레임 동작을 수행하는 메모리 시스템.
  15. 제1 메모리 블록 및 상기 제1 메모리 블록의 공유 메모리 블록인 제2 메모리 블록들이 제공되는 단계;
    상기 제1 메모리 블록에 대한 프로그램 동작이 수행되는 단계;
    상기 제1 메모리 블록에 대한 상기 프로그램 동작이 완료된 후, 상기 제2 메모리 블록들의 제반 동작이 적어도 1회 이상 수행되는 단계; 및
    상기 제1 메모리 블록의 스트레스 체크 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작 방법.
  16. 제 15 항에 있어서,
    상기 스트레스 체크 동작 결과 상기 제1 메모리 블록의 스트레스 값이 제1 설정값 이상일 경우, 상기 제1 메모리 블록에 대한 테스트 리드 동작을 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  17. 제 16 항에 있어서,
    상기 테스트 리드 동작 결과, 상기 제1 메모리 블록으로부터 리드된 리드 데이터에 포함된 에러 비트를 검출하는 단계; 및
    검출된 상기 에러 비트의 수가 제2 설정값 이상일 경우, 상기 제2 메모리 블록에 저장된 데이터들을 새로운 메모리 블록으로 옮기는 리드 리클레임 동작을 수행하는 단계를 더 포함하는 메모리 시스템의 동작 방법.
  18. 제 16 항에 있어서,
    상기 제1 메모리 블록의 상기 스트레스 체크 동작은 상기 제2 메모리 블록들의 프로그램 동작 횟수, 리드 동작 횟수, 소거 동작 횟수에 기초하여 상기 제1 메모리 블록의 스트레스 값을 측정하는 메모리 시스템의 동작 방법.
  19. 제 18 항에 있어서,
    상기 제1 메모리 블록의 상기 스트레스 체크 동작은 상기 제2 메모리 블록들의 상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수를 카운팅하여 상기 스트레스 값을 측정하되,
    상기 프로그램 동작 횟수, 상기 리드 동작 횟수, 상기 소거 동작 횟수 각각의 가중치를 동일하거나 서로 상이하게 설정하여 카운팅하는 메모리 시스템의 동작 방법.
KR1020190089453A 2019-07-24 2019-07-24 메모리 시스템 및 그것의 동작 방법 KR102668562B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190089453A KR102668562B1 (ko) 2019-07-24 2019-07-24 메모리 시스템 및 그것의 동작 방법
US16/666,220 US11029886B2 (en) 2019-07-24 2019-10-28 Memory system and method of operating memory system
CN201911147547.3A CN112306384A (zh) 2019-07-24 2019-11-21 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190089453A KR102668562B1 (ko) 2019-07-24 2019-07-24 메모리 시스템 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20210012190A true KR20210012190A (ko) 2021-02-03
KR102668562B1 KR102668562B1 (ko) 2024-05-24

Family

ID=74189329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190089453A KR102668562B1 (ko) 2019-07-24 2019-07-24 메모리 시스템 및 그것의 동작 방법

Country Status (3)

Country Link
US (1) US11029886B2 (ko)
KR (1) KR102668562B1 (ko)
CN (1) CN112306384A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068718A (ko) * 2021-11-11 2023-05-18 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11907570B2 (en) * 2020-02-25 2024-02-20 Micron Technology, Inc. Predictive media management for read disturb

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001405A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
US20160343454A1 (en) * 2015-05-19 2016-11-24 Sandisk Technologies Inc. Stress patterns to detect shorts in three dimensional non-volatile memory

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
WO2009031304A1 (ja) 2007-09-05 2009-03-12 Tohoku University 固体撮像素子及びその製造方法
JP5564874B2 (ja) 2009-09-25 2014-08-06 ソニー株式会社 固体撮像装置、及び電子機器
JP5680979B2 (ja) 2011-01-20 2015-03-04 浜松ホトニクス株式会社 固体撮像装置
KR20130019082A (ko) * 2011-08-16 2013-02-26 삼성전자주식회사 비휘발성 메모리 장치의 설계 방법
WO2013173729A1 (en) * 2012-05-18 2013-11-21 Cornell University Methods and systems for providing hardware security functions using flash memories
KR20130129785A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
US8773562B1 (en) 2013-01-31 2014-07-08 Apple Inc. Vertically stacked image sensor
US9548137B2 (en) * 2013-12-26 2017-01-17 Intel Corporation Integrated circuit defect detection and repair
US9934872B2 (en) * 2014-10-30 2018-04-03 Sandisk Technologies Llc Erase stress and delta erase loop count methods for various fail modes in non-volatile memory
KR20160061673A (ko) 2014-11-24 2016-06-01 에스케이하이닉스 주식회사 반도체 메모리 장치 그것의 동작 방법
KR20180059208A (ko) 2016-11-25 2018-06-04 삼성전자주식회사 리클레임 제어부를 갖는 메모리 콘트롤러 및 그에 따른 동작 제어 방법
KR102591011B1 (ko) * 2018-02-26 2023-10-19 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120001405A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
US20160343454A1 (en) * 2015-05-19 2016-11-24 Sandisk Technologies Inc. Stress patterns to detect shorts in three dimensional non-volatile memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230068718A (ko) * 2021-11-11 2023-05-18 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
US11961559B2 (en) 2021-11-11 2024-04-16 Samsung Electronics Co., Ltd. Storage device and operating method of storage device

Also Published As

Publication number Publication date
KR102668562B1 (ko) 2024-05-24
US11029886B2 (en) 2021-06-08
US20210026564A1 (en) 2021-01-28
CN112306384A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
KR102485411B1 (ko) 메모리 시스템 및 그것의 동작 방법
US20200202952A1 (en) Controller, memory system including the controller, and operating method of the memory system
US20200201571A1 (en) Memory system and operating method thereof
US11474890B2 (en) Memory system and method of operating memory system
US20200202932A1 (en) Memory device, memory system including the memory device, and method for operating the memory device
US11004504B2 (en) Controller, memory system including the controller, and operating method of the memory system
KR20200116354A (ko) 메모리 시스템 및 그것의 동작 방법
US20210210148A1 (en) Memory system and operating method thereof
KR102668562B1 (ko) 메모리 시스템 및 그것의 동작 방법
KR20190123984A (ko) 메모리 시스템 및 그것의 동작 방법
US11113189B2 (en) Memory system to perform read reclaim and garbage collection, and method of operating the same
CN111240585B (zh) 控制器、包括控制器的存储器系统及其操作方法
US20200160918A1 (en) Memory system and method of operating the same
US20200125281A1 (en) Memory system and method of operating the same
US10984869B2 (en) Memory device, memory system including the memory device, and operating method of the memory system
US20210241840A1 (en) Memory system and method of operating the same
CN111209223B (zh) 存储器系统及其操作方法
KR20200113867A (ko) 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US11651827B2 (en) Semiconductor memory device and operating method thereof
US20220091779A1 (en) Memory system and operating method of the memory system
KR20240085237A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법
KR20200068496A (ko) 메모리 장치, 이를 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant