TW200934342A - Multilayer wiring board and its manufacturing method - Google Patents

Multilayer wiring board and its manufacturing method

Info

Publication number
TW200934342A
TW200934342A TW097110419A TW97110419A TW200934342A TW 200934342 A TW200934342 A TW 200934342A TW 097110419 A TW097110419 A TW 097110419A TW 97110419 A TW97110419 A TW 97110419A TW 200934342 A TW200934342 A TW 200934342A
Authority
TW
Taiwan
Prior art keywords
layer
electromagnetic shielding
concave portion
wiring board
multilayer wiring
Prior art date
Application number
TW097110419A
Other languages
English (en)
Other versions
TWI345940B (zh
Inventor
Sotaro Ito
Michimasa Takahashi
Yukinobu Mikado
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200934342A publication Critical patent/TW200934342A/zh
Application granted granted Critical
Publication of TWI345940B publication Critical patent/TWI345940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82045—Reshaping, e.g. forming vias by heating means using a corona discharge, e.g. electronic flame off [EFO]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0723—Shielding provided by an inner layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

200934342 九、發明說明： 【發明所屬之技術領域】 一本發明係與多層配線板及其製造方法有關，更詳細而 5 ’係與内建ic等電子零件之多層配線板及其製造方法有 關。 【先前技術】 • 〜在攜帶式資訊機器（所謂行動終端裝置）方面，小型化、 肖功能化正迅速進展。先前，為了將如此之攜帶式機器小 ° 魏，有人提出所謂零件内建基板，其係在印刷配線板之 層内部組入電子零件者。又，作為在印刷配線板表面以高 密度進行安裝電子零件之技術，譬如有覆晶連接。 就將半導體内建之多層印刷配線板而言，譬如有揭示於 日本特開細姻165號公報或日本特開2002·050874號公 報等者。揭示於龙等文獻之多層印刷配線板係由半導體元 件、以覆蓋該半導體元件之方式而形成於基板上之絕緣 ❹ >t、形成於絕緣層之表面的導體電路、及以將該導體電路 與半導體元件之墊作電性連接之方式而設於絕緣層之通孔 洞所構成。 在如此之先前的多層印刷配線板方面，係構成為：在其 最外層之表面設有外部連接端子（譬如，pGA、bga等）， 内建於基板之半導體元件係經由該等外部連接端子而與外 部作電性連接。 又，日本特開2001-274034號公報中記載著一種電子零 件構裝技術，其係可將電子零件以高密度進行安裝且具有 129988.doc 200934342 來自對電子零件之電磁雜訊的屏蔽效果者。日 纖韻034號公報之技術係在電子零件構裝方面，將凹 部之内壁面及底面以導電性金屬構成者，而該 裝包含：凹部’其係形成於芯材者；半導體晶片宜係埋 2於凹部内者：絕緣層，其係以在凹部之開口側之刪 ^將=部覆蓋之方式而形成者；配線層，其係形成於絕 ❹ φ 通孔’其係形成於絕緣層，並與形成於配 線層與半導體晶片之凹部開口側的表面的電極端性 連接者。 再者，作為可截斷高調波輻射雜訊且在反射方面亦可大 幅度減低之技術，係記載於日本特開2〇〇6_〇19342號公報 中，其係藉由包含金屬屏蔽及磁性體薄片而使雜訊之抑制 :為可能’而該金屬屏蔽係包覆埋入多層基板之内部的半 JIC與多層基板之一方的表面者；該磁性體薄片係設於 夕層基板之一方的表面與金屬屏蔽之間者。 【發明内容】 =在先前之技術上有如下問題：在基板内以高密度 俜蕻*子零件之情形’會產生電子零件之誤動作，而其 藉由高頻率之電磁波的干擾（刪·· Eleetr。Magnetic = 者。為了防止EMI，而採取如下等方法：在電 面裝著金屬蓋’將藉由其他電子零件之電磁波的 影響抑制至最小限庚。s # "藉由金屬羞之保護對安裝於基板表 =電子零件雖有效，但對為了達成更高密度化而内建於 基板内部的電子零件卻不適用。又，金屬蓋係保護安裝於 I29988.doc 200934342 基板表面之電子零件的上部及側面不受電磁波影響者但 無法保護安裝著電子零件之下面n無法防止安裝: 基板表面之電子零件與内建於基板内部之電子零件之間的 相互之ΕΜΙ。 θ 又，前述日本特開2〇G1_27號公報之技術並 如下構造：為了防止電子零件構裝内之EMI，而在電子零 件構裝内之電子零件之間設置電磁屏蔽層。基於此因而 Ο 有如下，無法防止電子零件構裝内的電子零件彼此之 EMI。 再者，如為日本特開2006.(^342號公報所記載之以金 屬屏蔽與磁性體薄片包覆多層基板之一方的方法，則難以 達成基板厚度之薄型化。 本發明係為解決如上述之問題而完成者，其目的在於提 供-種多層配線板’其係防止電磁干擾而電子零件產生錯 誤動作，並可安裝高密度之電子零件。尤其，纟目的在於 是保護基板内之其他電子零件，以防止從基板之一部分電 路所產生之電磁波干擾。 與本發明之第说點有關之多層配線板的特徵為包含： 多層配線板基板，其係、形成導體電路與絕緣層，以前述 絕緣層隔開之前述㈣電路彼此聽由通孔而電性連接； 凹部’其係形成於前述絕緣層； 電磁屏蔽層，其係形成於前述凹部之底面與側面之至少 一方，且表面被粗化；及 電子零件’其係收容於前述凹部。 129988.doc 200934342 理想狀態為：形成於前述凹部之底面的電磁屏蔽層係以 形成於前述多層配線板基板之絕緣層的表面之導體層所構 成。 理想狀態為.前述電磁屏蔽層係以金屬所形成。 理想狀態為：前述凹部之底面與側面之兩方或一方的電 磁屏蔽層係以吸收損失比形成前述導體電路之配線材料大 之材料所形成，並且夾著位於前述凹部之底面側的前述絕 緣層而對向之其他電磁屏蔽層係以反射損失與形成前述導 體電路之配線材料同等或其以上之材料所形成。 理想狀態為：形成於前述凹部之底面且表面被粗化之電 磁屏蔽層係以電磁波之反射損失比其他電磁屏蔽層小之材 料所形成，而該其他電磁屏蔽層録著位於前4凹部之底 面側的前述絕緣層而對向者。 又，形成於前述凹部之底面且表面被粗化之電磁屏蔽層 亦可以電磁波之吸收損失比其他電磁屏蔽層大之材料所形 成，而該其他電磁屏蔽層係夾著位於前述凹部之底面側的 前述絕緣層而對向者。 理想狀態為：形成於前述凹部之側面的至少一方且表面 被粗化之電磁屏蔽層係以電磁波之反射損失比其他電磁屏 蔽層小之材料所形成’而該其他電磁屏蔽層係在位於前述 凹部之側面側的同一絕緣層内對向者。 又，形成於前述凹部之側面的至少一方且表面被粗化之 電磁屏蔽層亦可以電磁波之吸收損失比其他電磁屏蔽層大 材料所形成’而該其他電磁屏蔽層係在位於前述凹部之 129988.doc 200934342 側面側的同一絕緣層内對向者。 與本發明之第2觀點有關之多層配線板的特徵為包含： 多層配線板基板，其係形成導體電路與絕緣層，以前述 絕緣層隔開之前述導體電路彼此係經由通孔而電性連接； 凹部，其係形成於前述絕緣層； 電磁屏蔽層，其係以2層以上之層形成於前述凹部之底 面與側面之至少一方；及 電子零件，其係收容於前述凹部。
❹ 理想狀態為：前述以2層以上之層所形成之電磁屏蔽層 的至少1層係以金屬所形成。 理想狀態為：形成於前述凹部之底面的電磁屏蔽層係以 電磁波之反射損失比其他電磁屏蔽層小之材料所形成，而 該其他電磁屏蔽層係㈣位於前述凹部之底面側的前述絕 緣層而對向者。 又，形成於前述凹部之底面的電磁屏蔽層亦可以電磁波 之吸收損失比其他電磁屏蔽層大之材料所形成，而其他電 磁屏蔽層係夾著位於前述凹部之底面侧的前述絕緣層而對 理想狀態為：形成於前述部 丨乏侧面的至少一方之電磁 屏蔽層的任一層係以電磁波 之反射知失比其他電磁屏蔽層 小之材料所形成，而該豆他 '、他電磁屏蔽層係在位於前述凹部 之側面側的同一絕緣層内對向者。 又，形成於前述凹部之側 任一層亦可以電磁波之吸收損—方之電磁屏蔽層的 吸收知失比其他電磁屏蔽層大之材 129988.doc 200934342 料所形成，而該其他電磁屏蔽層係在位於前述凹部之側面 側的同一絕緣層内對向者。 理想狀態為：出現在以2層以上之層形成於前述凹部之 底面〃、側面之至少一方的電磁屏蔽層之表層的電磁屏蔽層 係以電磁波之反射損失比前述2層以上之層的表層以外之 電磁屏蔽層小之材料所形成。 . 又，出現在以2層以上之層形成於前述凹部之底面與側 面之至少一方的電磁屏蔽層之表層的電磁屏蔽層係以電磁 〇 波之吸收損失比前述2層以上之層的表層以外之電磁屏蔽 層大之材料所形成亦可。 更理想狀態為：出現於前述凹部之底面與側面之至少一 方的表層的電磁屏蔽層之表面被粗化。 與本發明之第3觀點有關之多層配線板之製造方法，其 特徵為：該多層配線板係包含形成導體電路與絕緣層，以 前述絕緣層隔開之前述導體電路彼此係經由通孔而電性連 _ 接之多層配線基板；其製造方法係包含： 在前述多層配線基板之絕緣層形成凹部之步驟； 屏蔽層形成步驟，其係在前述凹部之底面與側面之至少 一方形成電磁屏蔽層； 將形成於前述凹部之底面與側面之至少一方的電磁屏蔽 層之表面進行粗化之步驟；及 在前述凹部埋入電子零件之步驟。 與本發明之第4觀點有關之多層配線板之製造方法，其 特徵為：該多層配線板係包含形成導體電路與絕緣層，以
• 1U 129988.doc 200934342 前述絕緣層隔開之前述導體電路彼此係經由通孔而電性連 接之多層配線基板；其製造方法係包含： 在鈉述多層配線基板之絕緣層形成凹部之步驟； 第1屏蔽層形成步驟，其係在前述凹部之底面與側面之 至少一方形成第1電磁屏蔽層； 在則述第1電磁屏蔽層之至少—部分的比該第磁屏蔽 曰更凹。卩之表層側，以比該第丨電磁屏蔽層電磁波之反射 扣失小之材料或電磁波之吸收損失大之材料形成第2電磁 © 屏蔽層之步驟；及 在前述凹部埋入電子零件之步驟。 理想狀態為：包含將前述第2電磁屏蔽層進行粗化之步 驟。 【實施方式】 以下’參考圖式’針對本發明之實施型態作詳細說明。 此外’在圖中’如為同一或相當部分則賦予同一符號，但 省略重複說明。 ❹ (第1實施型態） 圖1係顯示本發明之第丨實施型態中之多層配線板之剖面 圖。在第1實施型態中，凹部週邊的電磁屏蔽層係以填充 著金屬之通孔的排列而形成。 多層配線板1係由複數個絕緣層11 a、11 b、12、13、 14、1 5、以絕緣層11 a、11 b、12、1 3、14、1 5所隔開之導 體電路2、及將導體電路2作電性連接之通孔3所構成。在 根據本發明之第1實施型態的多層配線板1方面，在絕緣層 129988.doc 12 200934342 lla lib 14之一部分係形成凹部21、22。在各個凹部 21、22之底面係形成導體層31、32。又，在凹部21、以之 周圍，係形成填充著金屬之通孔（填充通孔）4ia、4ib、 42 ° 形成於凹部21之底面的導體層”之表面係已作粗化。形 成於凹部22之底面的導體層32之表面雖未作粗化，但如作 粗化亦可。 Ο
在具有凹部21之絕緣層的表面係形成導體層％，在具有 凹部22之絕緣層的表面係形成導體層处。又，夾著位於凹 部21之底面侧的絕緣層而形成呈對向之導體層1〇&，夾著 位於凹部22之底面側的絕緣層而形成呈對向之導體層 10b ° 形成於凹部21、22之周圍的填充通孔41a、4比、42，係 連接於形成於凹部21、22之底面的導體層31、32。形成於 1個凹部2丨、22之底面的導體層31、32與形成於凹部21、 22之周圍的填充通孔41a、41b、42，由於呈電性導通，故 為相同電位。該等係譬如冑接於接地（gr〇und)M呆持於多 層配線板1之基準的電位亦可。 填充通孔41a、41b、42如不連接於形成於凹部21、22之 底面的導體層31、32亦可。該情形，填充通孔4U、4ib、 42係以連接於連接於與導體層31、32相同的基準電位為 佳。 絕緣層之表面的導體層9，如連接於填充通孔4ia、 41b、42，而保持於多層配線板丨之基準的電位亦可。 129988.doc -13- 200934342 在各個凹部21、22係埋入電子零件4A、4B 〇埋入於凹 部21、22之電子零件4A、4Β係藉由形成於凹部21、22上 之絕緣層13、15的通孔3，而連接於導體電路2。又，在多 層配線板1之表層亦安裝著電子零件5。安裝於表層之電子 零件5係藉由形成導體電路2上之焊錫凸塊s而連接於表層 的導體電路2。 形成於絕緣層11a、lib、14之凹部21、22的深度係依據 埋入之電子零件的形狀而設定。譬如，如圖丨之上方的凹 部21般，跨2層或其以上之絕緣層na、nb而形成凹部21 亦可。該情形，係至少跨凹部21之高度全體，而形成電磁 屏蔽層用之填充通孔41a、41b。 圖2A及圖2B係顯示形成於多層配線板j之凹部2丨的周圍 之通孔41的排列之圖。在圖2 a中，在矩形之凹部2 1的周 圍，通孔41係排列為各邊呈直線狀。在圖2B中，在矩形之 凹部21的周圍’通孔41係排列為往各邊之方向呈鋸齒狀。 形成於絕緣層11之凹部2丨的的開口形狀並不限於矩形，而 配合埋入之電子零件4之形狀與電路配置而形成。在凹部 21的周圍’沿著凹部開口之緣部而形成之填充通孔41的排 列，如沿著凹部開口之緣部而如圖2Λ般呈一列亦可，如圖 2B般排列為鋸齒狀亦可。 填充通孔4 1之間隔（間隙）係以將埋入於凹部21的電子零 件所產生、或對電子零件造成影響之頻率的電磁波予以截 斷之方式進行設定。填充通孔41之間隙小者所截斷之頻率 為同。填充通孔41a、41b、42為柱狀，係以使鄰接之填充 129988.doc • 14- 200934342 通孔連結為佳。該情形，填充通孔41a、41b、42以無間隙 方式形成一片導體層’則電磁屏蔽效果高。 導體層31、32與填充通孔41a、41b、42由於包圍了除上 面以外之外側表面全體，因此，可同時獲得電子零件4A、 4B之側面方向及底面方向之電磁屏蔽效果，而該上面係設 有内建於凹部21、22之電子零件4A、4B的連接墊者。由 於圖1之2個凹部21、22彼此係以導體層31、32隔開，凹部 2 1、22之周圍係以填充通孔4丨a、4丨b、42圍繞，因此，圖 1之上方的凹部21之電子零件4A、及下方的凹部22之電子 零件4B係呈相互電磁屏蔽。 圖3係顯示圖1之多層配線板1之凹部21、22之位置關係 之例的平面圖。如圖3所示般，即使2個凹部21、22有未重 疊的部分，但由於凹部21、22之周圍係以填充通孔41 ' 42 圍繞，因此凹部2 1、22彼此係呈電磁屏蔽。又，安裝於多 層配線板1之表層的電子零件5’及至少1個之埋入於凹部 22的電子零件4B係呈相互電磁屏蔽。 埋入於凹部2 1、22之電子零件4A、4B、及安裝於多層 配線板1之表層的電子零件5係譬如包含數位信號ic、類比 Ί吕號1C或記憶體1C等。除此之外，亦有包含電阻、電容、 電感等被動零件、或切換元件等的情形。構成於凹部21、 22或表層之電路，係分別為數位信號電路、類比信號電路 或記憶體電路等。由於各凹部21、22係因電磁屏蔽而呈分 離’故可防止相互之電磁干擾，在1個多層配線板1中，可 使數位信號電路、類比信號電路及記憶體電路等混合存 129988.doc -15- 200934342 在。 就作為使用於電磁屏蔽（導體層3】、叫之金屬而言，係 以使用鎮、鋼、鉻中任1種’或組合2種以上之金屬為佳。 就匕等金屬之例而言，譬如有銅、銅-鉻合金、銅-錄合 金鎳鎳鉻合金、鉻等，但如使用此等以外之金屬亦 〇 以前述金屬所形成之導體層31、32的厚度係以5〜20师 為佳。其理由為，如厘痒土、去c ❹ ❹ 女厚度未達5 μιη，則作為屏蔽層之效果 有相互抵銷的愔开4 月町閒形之故。另一方面，如厚度超過2〇 μιη， 則有無法提昇屏蔽層之效果的情形之故。 就此等導體層31、32之形成方法而言，係以無電解電 $、電解電鍍、濺鍍、蒸鍍等為佳。就其理由而言，由於 谷易开乂成膜厚均一之金屬膜’故更容易獲得電磁屏蔽效果 所致。藉由此等方法所形成之導體層31、32，如以單層或 2層以上之複數層所形成亦可。以複數層所形成之情形 時，無論藉由同一方沐夕如# 士 < , 万去之形成或藉由不同方法之形成均 可。可藉由作為電磁屏蔽層而形成之金屬層的種類、厚度 等而適且進灯。藉由此等，則不會使電磁屏蔽效果急遽降 低0 利用形成於絕緣層"之表面的導體層，而形成内建電子 零件4Α之凹部21的底面的導體層3卜在此導趙層31之上俜 以内建電子零件4Α(譬如，半導體元件）為佳。其理由I 了使凹部21之深度成為均一，藉由此方式，則電子零件从 不會在凹部21内以傾斜狀態被作收容、内建之故。基於此 129988.doc -16- 200934342 因，即使收容電子零件4A之基板為樹脂製，在將連接於電 子零件4A之連接墊的通孔3形成於樹脂絕緣層13之際，可 設定為所期望之通孔洞形狀。又，導體層31由於形成於樹 脂絕緣層内，因此，因熱應力或外部應力等的影響而產生 撓曲的現象變少。其結果為，變得容易確保與導體電路2 之電性連接性、連接可靠度之故，而導體電路2係包含電 子零件4A之連接塾、及連接於其之通孔3者。 又，就凹部底面之導體層31、32而言，如為具有平坦之 表面者亦可。藉由此方式，則容易確保凹部形狀之保持 性、與黏著劑之黏著性。依照需要，如在導體層31、32形 成粗面亦可。藉由此等粗面，由於導體層31、32與黏著劑 呈密合，因此有容易確保黏著強度之現象。 接著，作更詳細說明；形成收容電子零件4A、4B之凹 部21、22的絕緣層U、14，係由樹脂材料所形成，因此， 在藉由銅孔加工等而形成凹部21、22之情形時，在該凹部 21、22之底面方面，係根據位置而形成不規則之凹凸，而 該樹脂材料係主要藉由玻璃環氧樹脂等將補強劑含浸於玻 璃布等者。其結果為，凹部21、22之深度容易變成不均 一。尤其，在將剖面形成為約略矩形之凹部21、22的四個 角落附近，相較於其他部分，凹部2丨、22之深度容易變得 較淺。基於此因，如本發明般，藉由在凹部21、22之底面 形成導體層31、32，而使凹部21、22之深度的均一變得容 易尤’、凹部21、22剖面呈矩形之情形，四個角落附近 之凹部21、22之深度容易變成均一。 129988.doc -17- 200934342 因此’在將電子零件4A、4B收容於凹部21、22之際， 電子零件4A、4B之傾斜現象係變少。因而，在將連接於 所收容之電子零件4A、4B之墊的通孔3形成於絕緣層13、 15之際’可設定為所期望之通孔洞形狀。再者，導體層 3 1、32由於密合形成於絕緣層丨丨、12、丨4間，因此，因熱 應力或外部應力等的影響而產生撓曲的現象變少。其結果 為，譬如’由於電子零件4A、4B之連接墊的與通孔3等導 體電路的連接不良變得難以產生，因此不易使電性連接、 連接可靠度下降。 又，形成於電子零件4A、4B與導體層31、32之間的黏 著劑層，由於容易使厚度成為均一，因此，即使將半導體 元件之密合性設為均等，進行加熱循環等可靠度試驗，亦 容易在長期間内確保密合性。 導體層31、32係設為比凹部21、22之底面更大的面積， 亦可形成於凹部21、22之側面的外側。基於此因，由於以 如此方式形成的導體層31、32可發揮内建於多層配線板i 之電子零件4A、4B的底面方向的屏蔽效果，因此，係以 與藉由填充通孔41、42之排列所形成之電磁屏蔽層進行併 没為佳。 此外，填充通孔4la、41b、41c、42由於連接於與電子 零件接觸之導體層31、32,故具有放熱效果。如填充通孔 41c叙，开>成至多層配線板之表面，而連接於放熱板亦 可。又，如在凹部21、22之底面的導體層31、32的背面側 形成填充通孔，而增加放熱路徑亦可。 129988.doc •18- 200934342 在導體層31、32方面，如將凹立 予凹部之底面進行粗化亦可。 表面粗化處理之方法’譬如右里儿疮m 啕黑化處理、化學蝕刻處理、 消光處理法、喷砂處理法等。里斗 黑化處理係藉由氧化而形成 5〜7 μπι程度之凹凸’使表面變 跫祖之處理。藉由將導體層 3 1、32作表面粗化處理，則可如在 Γ抑制埋入於凹部之電子零件 4Α、4Β所放射之電磁波朝凹部 〇卩開口方向作鏡面反射丨就 結果而言，可減低與電子零件有關之電磁波的影響。 Ο Ο 前述表面粗化處理，係針對位於凹部之底面及側面之導 體層之任 方方也们*即可，^日以xfej· a J仁以針對凹部之底面與側面之全 部導體層施行為佳。 又：在選擇形成導體層的材料之際，藉由考慮電磁波的 反射損失或吸收損失而作材料選擇，則可具有更高之電磁 屏蔽效果。 導體層3 1如以吸收損失卜彡 貝天比形成導體電路之配線材料為大 的材料所形成亦可。邋雜思丨 导體層10a如以反射損失與形成導體 電路之配線材料同等戍在1 寸4隹具以上之材料所形成亦可。譬 如’配線以銅所形成_， π风時，則導體層31以鐵等，導體層i〇a 以銀、銅或紹等。兹山收 藉由將凹4之底面及側面設為電磁波之 吸收知失大的材料，而減低埋入於該當多層配線板之電子 零件所放射的電磁波，藉由將夾著位於凹部之底面側的絕 緣層而呈對向之而洲Α 。又為反射損失大的材料，以抑制來自外 部之電磁波的影響，而具有電磁屏蔽效果。 。導體層32與導體層隱方面亦同樣，導體層w如以吸 知失比形成導體電路之配線材料為大的材料所形成亦 129988.doc •19· 200934342 可’導體層i〇b如以反射損失與形成導體電路之配線材料 同等或在其以上之材料所形成亦可。 又，如非針對配線材料與導體層，而針對導體層與導體 層作材料選擇之情形，亦可具有高電磁屏蔽效果。 形成於凹部2 1之底面或側面之導體層3丨係設為比導體層 l〇a電磁波之反射損失小的材料，而導體層1〇&係夾著位於 凹部21之底面侧的絕緣層而呈對向者。或是，導體層^係 設為比導體層l〇a電磁波之吸收損失大的材料。在凹部22 方面亦為同樣，導體層32係選擇比導體層1〇b電磁波之反 射損失小或電磁波之吸收損失大的材料。 再者，如將形成於凹部21之底面或侧面之導體層31的位 置視為基準，則夾著位於凹部2 1之底面側的絕緣層而呈對 向者為導體層32亦可。導體層31係以比導體層32電磁波之 反射損失小的材料或電磁波之吸收損失大的材料所形成。 在導體層32方面亦同樣，導體層32如以比導體層31電磁波 之反射損失小的材料或電磁波之吸收損失大的材料所形成 無妨。 在導體層31與導體層32方面，當考慮電磁波之反射損失 及吸收損失的大小而作材料選擇的情形時，如為可從藉由 電磁波之干擾等將内建於凹部21、22之電子零件4A、 予以保護之組合即可。藉由搭配材料選擇與導體層31、32 之表面粗化處理，則亦可提高電磁屏蔽效果。 形成於具有凹部21、22之絕緣層的表面之導體層％、 9b、及形成於夾著位於凹部21、以底面侧的絕緣層而呈 129988.doc •20- 200934342 :向之導體層10a、10b ’雖藉由與凹部2ΐ、22 係，而分別區分為導體層9a、9b、10a、⑽，但導體： /a與導體層9b係形成於相同絕緣層i，且連接於相同基 j電位亦可，以相同材料所形成亦無妨。在導體層1〇匕與 導體層9a方面亦為同樣’形成於相同絕緣層上，且連接^ 相縣準電位亦可’以相同材料所形成亦無妨。 Ο
接著，針對將凹部21、22之周圍以填充通孔41、42予以 屏蔽之If形的多層配線板i之製造步驟作說明。圖々A至圖 4M,顯示與本發明之第1實施型態有關之多層配線板丨之 製造步驟的—部分之剖面圖。在進行製造與本發明有關的 多層配線板1之際，就構成其之多層配線基板而言，係使 用層積著舖銅層積板之型態者，而該舖銅層積板係在絕緣 !生樹知基材之單面或兩面貼上銅箔而成者。 圖4A係兩面舖鋼層積板之剖面圖。兩面舖銅層積板係譬 如由在絕緣層11之兩面舖設有銅箔6之層積板所形成。就 絕緣層11而言，譬如可使用玻璃環氧樹脂。就絕緣層丨j而 έ ’如為無填充物之絕緣性樹脂亦可。在如此之兩面舖銅 層積板的一方之表面’進行雷射照射，而形成通孔用開口 7、8 ’其係貫通一方之銅箔6及絕緣層丨丨，而達另一方之 鋼箔6的背面者。 圖4Β係已形成通孔用開口的兩面舖銅層積板之剖面圖。 通孔用開口 7、8分成：用於連接導體電路2之通孔用開口 7、及用於電磁屏蔽的通孔用開口 8。此時，用於電磁屏蔽 的通孔用開口 8係形成於用於收容後述電子零件4Α之凹部 129988.doc -21- 200934342 21的區域之外側，鄰接之開口彼此係形成為連結型態。 前述雷射照射係使用脈衝發振型碳酸氣體雷射加工裝置 而進行，其加工條件係以脈衝能為0.5〜1〇〇 mJ、脈衝寬度 為1 1 〇〇 ps、脈衝間隔為〇.5 ms以上、頻率2〇〇〇〜3〇〇〇 Hz、照射數為1〜5之範圍内為佳。 ---叫wj u /、g之 ❹
徑，係以20〜250 μιη為佳。其理由為，如開口徑未達2〇 μπ^，則通孔形成在技術上容易變得困難，而有電性連接 性下降的情形。另-方面’如通孔用開口 7、8之徑超過 叫則有電鑛上之填充性困難的情形，有電性連接性 下降的情幵>，亦有妨礙配線之高密度化的情形之故。 此外，為了藉由雷射照射而在舖銅層積板形成通孔用開 使用下列卜種：直接#射法，其係、進行在銅 油6與絕緣層11同時形成開口之雷射昭射者，t 由町…、耵有，或共型法， ==Γ7、8將該當之銅_藉由_預先除 、絕緣層11進行雷射照射者。 殘在以雷射照射所形成之通孔用開口内所殘留的 ㈣，係以進行除污處理為佳 化劑(譬如，鉻酸、過心、 处埋係藉由酸或酸 電漿放電處理、電量访W 寻的濕式處理、氧 雷射處理等之乾式處^射處理或準分子 法上，係依據髒污…仃。在選擇此等除污處理之方 置而進行選擇，而該癖汚|後餘丄 層11之種類、厚度、 _ 置係藉由絕緣 者。 ”口也、雷射條件等而將殘留作預估 129988.doc -22- 200934342 圖4C係在通孔用開口 7、8填充金屬後之兩面舖銅層積板 的剖面I針對已作前述除污處理之基板的通孔用開口 &仃使銅箔6成為電鍍引線之電解鋼電鍍處理在 通孔用開口内完全填充電解銅電鑛，而形成通孔3、41。 此外’依照情形而定’如在電解銅钱處理後，將隆起於 基板之開口上部的電解銅電鑛，藉由砂帶研磨、拋光研 磨、蚀刻等予以除去，使之平坦化亦可。
圖4〇係在兩面已形成導體電路2及導體層31之兩面舖銅 層積板的剖面圖。在絕緣層η之兩面的銅箱6上形成抗蝕 劑層’經過曝光、顯像步驟，對抗蝕劑未形成部分，藉由 由氣化第二銅等所構成之㈣液’進行㈣處理。其後， 藉由將抗姓劑剝離，而在絕緣層n之—方的表面，形成含 有通孔平#之導體電路2、及校準用之定位記號等。在另 表面係形成導體層31、含有通孔平部之導體電路 交準用之疋位5己號等，而導體層31係具有與收容電 子零件4A之凹部21有關的尺寸者。 此外’ t磁#蔽用之複數個通孔41係形成為相互連結之 狀〜' °亥等之一端係露出於絕緣層11之一方的表面，另一 方係連接於導體層31表面，而形成電磁屏蔽層。 再者，在絕緣層U之表面係形成導體層在包覆表面 之際係以預先排除形成凹部21之部位為佳。導體層9雖 不可連續於與通孔3呈電性連接之導體電路2,但卻玎連續 於與電磁屏蔽用之通孔41連接之導體電路2。 如圖1所不般，如電子零件4A之高度大於絕緣層11之厚 129988.doc -23- 200934342 度的情形時’則從圖4D之狀態進一步將絕緣層ub與銅箔6 層積於絕緣層11上’而形成通孔3與導體電路2。
❹ 圖4E係形成收容電子零件之凹部21的多層配線基板之剖 面圖在没有絕緣層11之導體層3 1的面與相反側之表面區 域（凹部形成區域），譬如藉由雷射加工而形成貫通絕緣層 11且達導體層3 1之表面的開口，並從該開口進行形成導體 層表面呈露出之凹部21’使之成為電子零件收容用基板。 依照需要，亦可經過抗蝕劑形成步驟、蝕刻處理步驟，而 形成導體層31露出呈露出之凹部21。 譬如，在絕緣層11與絕緣層12之層積體，藉由使用脈衝 發振型碳酸氣體雷射加工裝置之雷射照射，而形成從絕緣 層11之表面貫通樹脂層並達導體層表面的開口，形成將電 子零件收容或内建之凹部。 收容電子零件4A之凹部21的加工條件係以脈衝能為 0.5〜100 mj、脈衝寬度為卜1〇〇恥、脈衝間隔為〇 5咖以 上、頻率2000〜3000 Hz、照射數為wo之範圍内為佳。 藉由如此之加工條件，而形成内建電子零件4八之凹部 ，在凹部h之底面，導體層31(此一情形，係指銅猪〇係 呈露出。 圖4F係將露出之導體層31之凹部底面的表面作粗化後之 圖。藉由將表面進行粗化，則電磁波之反射不會成為一定 方向，而引起散射，減低對所收納之零件的影響。表面粗 化處理的方法譬如有黑化處理、化學蝕刻處理、消光處理 法、喷砂處理法等。 129988.doc • 24· 200934342 譬如，對厚800 μηι之兩面舖銅層積板，黑色氧化處理 係：在水洗、鹼脫脂後’進行軟式蝕刻，藉由在黑色氧化 處理液（磷酸三鈉與亞氣酸鈉之水溶液）中，以95〇c浸泡2分 鐘，則可使銅表面粗化；而該兩面舖銅層積板係在玻璃布 環氧樹脂基材之兩面’將厚度35 μηι之銅箔經由黏著劑而 貼上者。藉由此方式而形成之粗面係由〇1〜1 〇 μπι之樹狀 的形態所構成’相較於未粗化之銅表面係以3倍以上之表 面長度為佳。 或是，對相同之兩面舖銅層積板，作為化學蝕刻處理， 係.在水洗、酸脫脂後，進行軟式钮刻，藉由有機酸系微 蝕刻劑（MEC公司製，MEC蝕刻黏著劑CZ8100)進行i分鐘 CZ處理，則可使銅表面粗化。藉由此方式而形成之粗面係 由〇.1〜5·0 μιη之銳角式凹凸所構成，RMS(平方平均粗度） 係以0.3 0 μιη以上為佳。 圖4G係將電子零件4Α收容於凹部21的多層配線基板之 剖面圖。將電子零件4Α(譬如，半導體元件）埋入藉由至圖 4G為止之步驟所製得的電子零件收容用基板中。就此被埋 入之電子零件4Α而言，譬如可使用已形成覆蓋連接墊卩之 仲介層的半導體元件。在形成於電子零件4Α之仲介層方 面，除覆蓋著連接墊Ρ之部分以外，如以導體層1〇將表面 予以包覆亦可。導體層10係以不連接於連接墊ρ 路2之方式而形成。 電 此仲介層係用於將半導體元件之連接墊ρ與包含多層配 線基板之通孔3的導體電路2作直接式連接而設置的仲介 129988.doc -25- 200934342 層’藉由在晶粒熱卜設晋痛 肩膜層，在該薄膜層上更設置加 厚層而形成，係以以2層 贗Μ上之金屬層形成為佳。 又’此仲介層係以形成為 為比+導體兀件之晶粒墊更大的 尺Τ為佳。藉由設定為該笨 準變得容易；其結果：，：1’與晶粒塾間的校 、 '在耠昇與晶粒墊間的電性連接性 的同時’不對晶粒墊造成墓 攻傷害，而可進行藉由雷射照射或 光银刻之通孔㈣口的加h基於此因，可確實進行半導 ❹ Ο K牛之往多層配線基板的埋入及電性連接。X，在仲介 層上’直接形成成為多層配線基板之導體電路2的金屬 層，係變為可能。 在仲介層方面，除前述製造方法之外，亦可採取：在金 屬膜上形成由乾式薄膜所構成之抗蝕劑，在將該當於仲介 層之部分除去後，#由電解電錢行加厚，其後，將抗姓 劑剝離，藉由蝕刻液’巾同樣在半導體元件之晶粒墊p上 形成仲介層，而該金屬膜係形成於半導體元件之連接墊側 之全表面或已埋入半導體元件之半導體元件收容用基板上 者0 圖4Η係在絕緣層U上層積絕緣層12及銅落6，在收容電 子零件4A後，形成絕緣層13及銅箔6的多層配線基板之剖 面圖。在已形成絕緣層n之導體層31之側的表面，進行層 積絕緣層12。X，同時形成導體層32,其係成為形成於下 側之凹部22的底面者。譬如，從將銅箔6疊合於黏著劑層 (半固化樹脂片）者進行形成舖銅基板，並形成層積體而 其係將該舖銅基板藉由熱壓接而層積於絕緣層丨丨之兩面而 129988.doc -26- 200934342 成者。在已收容電子零件4八之基板上，以與層積著絕緣層 13及銅❹者同樣方式，進行層積絕緣層丨2及銅羯32。 圖41係在絕緣層12、13形成通孔3與導體電路2，在表層 形成導體電路2之多層配線基板之剖面圖。以與絕緣層1 1 同樣方式，在絕緣屉wβ , 層3形成通孔3與導體電路2。又，同時 &成導體層32，其係成為形成於下側之凹部22的底面者。 在將絕緣層13與銅结& s Λ /白6層積後，藉由進行與在圖4Β至圖 ❹ 所說明之步驟同樣的處理，而形成：通孔3,其係與仲介 層作電性連接’而該仲介層係形成於内建之半導體元件的 連接塾P上者，通孔3 ’其係與導體電路2作電性連接，而 I體電路2係包含形成於絕緣㈣上之通孔3者；及外側之 導體電路2。 係已形成絕緣層14的多層配線基板之剖面圖，而絕 ，14係用於形成在下側收容電子零件4B之凹部22者。以 層積著絕緣層12與铜n j 與銅羯6。 …之冋樣方式，進行層積絕緣層14 圖4K係在以圖〇已層積之絕緣層^，形成通孔卜導體 ’路2及凹部22的多層配線基板之剖面圖 4E所說明的步 *圖至圖 同樣方式，形成：連接於導體電路2之 ㈣、排列於凹部22之周圍的電磁屏蔽用之通孔42、凹 導體層凹部22之底面係以形成圖 ::::露成Γ，2。與導*…樣，如對藉 處理、消光處理、處理、化學姓刻 處理*、噴砂處理法等處理，使凹部底面之表 129988.doc -27- 200934342 面粗化亦無妨。 ❹ 圖4L係在下側之凹部22收容電子零件4B且層積絕緣層 15而形成導體電路2的多層配線基板之剖面圖。以在圖 至圖4H所說明的步驟之同樣方式，在將電子零件4B收容 於凹部22，形成導體層1〇後，進行層積絕緣層15及銅箔 6。藉由進行以在圖4B至圖4D所說明的步驟之同樣處理， 而形成.通孔3，其係與仲介層作電性連接，而該仲介層 係形成於内建之半導體元件48的連接墊p上者；通孔3，其 係與導體電路2作電性連接，而導體電路2係包含形成於半 導體元件收容基板之通孔3者；及外側之導體電路2。 再者，進行層積絕緣層與銅猪，藉由反覆進行與圖〇至 圖4L同樣的處理，則可製得更多層化之印刷配線板。 接著’在基板之表面安裝電子零件5。圖4M係在表面安 裝著電子零件5之多層配線板的剖面圖。在多層配線基板 的表面分別形成阻焊劑層。此一情形係：在多層配線基板 之外表面全體塗佈阻焊劑組成物，將該塗膜乾燥後，將已 描晝焊錫墊之開口部的光罩薄膜載置於此塗膜並進行曝 光，藉由進行顯像處理，而分別形成焊錫塾之開口，而里 =於導體電路2之通孔3正上方的導電性塾部分露出、
Lr如貼上已將阻谭劑層作乾式薄膜化者，藉 由曝光、顯像或雷射加工而形成開口亦可。 在從前述料層之未形成部露出之㈣墊 等之耐蝕層。此時，鎳層之厚度係以 金 度係以0.1〜〇.〇! μηι為佳。在錦 金層厚 社螺金以外’作為耐钱層，如 I29988.doc -28- 200934342 =成鎳备金、金（單層）、銀（單層）等亦可。在形成耐触層 後，將遮罩層剝離。藉由此方式，而形成印刷配線板，其 係已形成料層之焊錫塾、及未形成耐㈣之焊錫塾混合 存在者。 Ο
將焊錫體供應至從阻焊劑之開σ露出於通孔正上方的焊 錫塾部分’藉由此焊錫體之㈣、固化而形成焊錫凸塊 S。或是’使科電性㈣劑或焊錫層，㈣電性球或導 電欧銷接合於墊部，而形成多層配線板^。就焊錫體及焊 錫層之供應方法而言’可使用焊錫轉印法或印刷法。 料轉印法係以如下方式進行。將焊㈣貼合於半固化 樹月曰片’#由將此焊錫落僅保留相當於開口部之部位而進 行触刻，而形成焊錫圖帛，作為焊錫載體薄膜。在基板之 阻焊劑開口部分塗佈助熔劑後，將此焊錫載體薄膜以焊錫 圖案接觸於墊之方式進行層積，將其加熱而進行轉印。 另一方面，印刷法係如下方法：把在相當於墊之部位設 有開口的印刷遮罩（金屬遮罩）載置於基板’進行印刷焊錫 膠並作加熱處理。_成如狀料凸塊的料而言，可 使用Sn/Ag焊錫、Sn/In焊錫、Sn/Zn焊錫、Sn/Bi焊錫等； «亥等之熔點，係以比將層積之各電路基板間連接之導電性 凸塊的熔點更低為佳。 藉由將電子零件5置於已印刷之焊錫膠上並作加熱，則 電子零件5被焊接於表面之導體電路2。電子零件5係被安 裝於多層配線基板之表面，而其係至少與1個凹部22之底 面呈對向者。安裝於表面之電子零件5與被收容於凹部22 129988.doc -29- 200934342 之電子零件4B’由於呈電磁屏蔽，故可防止相互之電磁干 擾。 月丨J述方法係藉由將絕緣層極銅猪進行逐次層積，而施行 絕緣層與導體電路的多層化，但如以2層以上之絕緣層將i 單位之電路基板形成複數個，並統括進行加熱壓接，藉由 此方式’而作為將絕緣層與導體電路多層化的多層配線板 亦可。 在第1實施型態方面，由於以填充通孔4丨、42形成凹部 21、22之周圍的電磁屏蔽，故可與連接導體電路之通孔同 時進行加工。無需在凹部側面以金屬電鍍等形成導體層， 不用為了電磁屏蔽而增加步驟。 又’導體層31如以吸收損失比形成導體電路之配線材料 為大的材料所形成亦可；導體層1 〇a如以反射損失與形成 導體電路之配線材料同等或在其以上之粉料所形成亦可。 譬如，配線以銅所形成時，則導體層3 1以鐵等，導體層 10a以銀、銅或鋁等。藉由將凹部之底面及側面設為電磁 波之吸收損失大的材料，而減低埋入於該當多層配線板之 電子零件所放射的電磁波，藉由將夾著位於凹部之底面側 的絕緣層而呈對向之面設為反射損失大的材料，以抑制來 自外部之電磁波的影響，而具有電磁屏蔽效果。 形成於凹部21之底面或側面之導體層3丨係設為比導體層 l〇a電磁波之反射損失小的材料，而導體層1〇&係夾著位於 凹部21之底面側的絕緣層而呈對向者；或是，設為導體電 磁波之吸收損失大的材料亦可。再者，如將形成於凹部2ι 129988.doc -30- 200934342 之底面或側面之導體層31的位置視為基準，則夾著位於凹 部2 1之底面側的絕緣層而呈對向者為導體層32亦可。導體 層3 1係以比導體層32電磁波之反射損失小的材料或電磁波 之吸收損失大的材料所形成。 在凹部21、22方面，當考慮電磁波之反射損失及吸收損 失的大小而將導體層3 1、32、1 0a、1 〇b作材料選擇的情形 時’如為可從藉由電磁波之干擾等將内建於凹部21、22之 電子零件4A、4B予以保護之組合即可。藉由搭配材料選 擇與導體層31、32之表面粗化處理，則亦可提高電磁屏蔽 效果。 (第2實施型態） 圖5係與本發明之第2實施型態有關的多層配線板1之剖 面圖。在第2實施型態中’凹部21、22之周圍的電磁屏蔽 係以導體層51、52、及導體層61、62所構成；導體層51、 52係藉由在凹部2 1、22之侧面藉由電鍍而形成者；導體層 61、62係更以覆蓋導體層31、32及導體層51、52之方式藉 由電鍍而形成者。 多層配線板1係由複數個絕緣層11、12、13、14、15、 以絕緣層11、12、13、14、15所隔開之導體電路2、及將 導體電路2作電性連接之通孔3所構成。在根據本發明之第 2實施型態的多層配線板1方面，在絕緣層】丨、丨4之—部分 係形成凹部21、22。在各具有凹部21、22之絕緣層的表面 係形成導體層9 ;在夾著位於凹部21、22之底面側的絕緣 層而呈對向之位置係形成導體層10。又，在凹部21、22之 129988.doc •31- 200934342 &面係形成導體層3 1、32。又，在凹部2 i、22之側面係形 成導體層51、52 °在第2實施型態中，凹部21、22之周圍 的電磁屏蔽係存在著：形成於於凹部21、22之側面的導體 層51 52，及以覆蓋導體層31、32、51、52之方式藉由電 鑛而形成的導體層61、62;除電磁屏蔽層以由2層以上所 構成之層所形成之外，係與第!實施型態相同。 形成於於凹部21、22之側面的導體層51、52，係與凹部 底面之導體層31、32呈電性連接。以覆蓋導體層31、32、 51 52之方式所形成的導體層61、62亦呈電性連接。此等 導體層31、32、51、52、61、62，由於呈電性導通，所以 為相同電位。導體層31、32、51、52、61、62係譬如連接 於接地（ground)，保持於多層配線板}之基準的電位亦可。 ”’工由導體層9而保持於多層配線板1之基準的電位亦 可’而導體層9係以連接於導體層31、32、51、52、61、 62之方式所形成者。 在各個凹部係埋入電子零件4A、4B。埋入於凹部21、 22之電子零件4A、4B係藉由形成於凹部21、22上之絕緣 層13、15的通孔3，而連接於導體電路2。又，在多層配線 板1之表層亦安裝著電子零件5。安裝於表層之電子零件5 係藉由形成導體電路2上之焊錫凸塊S而連接於表層的導體 電路2。 形成於絕緣層1 la、1 lb、14之凹部21、22的深度係依據 埋入之電子零件4A、4B的形狀而設定。譬如，如圖5之上 方的凹部21般，跨2層或其以上之絕緣層Ua、Ub而形成 129988.doc «32- 200934342 凹部21亦可。該情形，係至少跨凹部之高度全體，而形成 電磁屏蔽層用之導體層51。 由於導體層61、62係包圍除去設有電子零件々a、4B之 連接墊P之上面以外的外側表面之全體，因此，可同時獲 得電子零件4A、4B之侧面方向及底面方向之電磁屏蔽效 果；而導體層61、62係以覆蓋凹部21、22之底面、及側面 的導體層31、32、51、52之方式而形成者；而電子零件 4A、4B係内建於凹部21、22者。由於圖5之2個凹部2ι、 22彼此係以導體層3 1、32隔開，凹部21、22之周圍係以導 體層51、52圍繞，以導體層61、62覆蓋，因此，圖5之上 方的凹部21之電子零件4A、及下方的凹部22之電子零件 4 B係呈相互電磁屏蔽。 如將露出之導體層61、62之表面，或未被導體層61、62 覆蓋的部分之露出的導體層31、32、51、52之表面進行粗 化處理亦可。粗化處理係藉由施行黑化處理、化學蝕刻處 理、消光處理法、喷砂處理法等而進行。又，導體層Η、 62如為以比導體層31、32、51、52電磁波之反射損失為小 之材料所形成亦可。譬如，導體層31、32、51、52為銅、 導體層61、62為鎳或金。又’就其他的組合而f，導體層 31、 32、51、52為銀或、導體層61、似鐵等之組合亦 可〇 、或是，將導體層6!、62以比導體層31、32、5丨、52電磁 波之吸收損失為大之材料所形成亦可。譬如，導體層Η、 32、 51、52為銅、導體層61、62為銀或鐵等。就其他的組 129988.doc -33- 200934342 合而言，亦可將導體層31、32、51、 體層61、62設為銅之材料的組合等。 5 2設為錄或|呂 、將導 藉由將凹部之内側以反射損失小的材料，將凹部之外側 以比内側之層反射損失為大的材料形成，則可減低埋入於 該當多層配線板之電子零件所放射的電磁波，且可抑制來 自外部之電磁波的影響。
❹ 或是，藉由將凹部之内侧以吸收損失大的材料形成將 凹部之外侧設為比内側之層吸收損失為小的材料，則可抑 制埋入於該當多層配線板之電子零件所放射的電磁波的影 響，且可減低來自外部之電磁波。 再者’形成凹部之2層以上之層的任一方，即使以比導 體層電磁波的反射損失為小的材料、或電磁波的吸收損失 為大的材料所形成，亦具有高屏蔽效果，而該導體層係夾 著位於凹部之底面側的絕緣層而呈對向者。如此方式般， 考慮反射損失或吸收損失以選擇材料而形成導體層之情 形’相較於以任一種材料形成單層之導體層的情形，導體 層係具有高屏蔽效果。 與第1實施型態相同’譬如’如圖3所示般，即使2個凹 部2 1、22有未重疊的部分，但由於凹部2 1、22之周圍係以 導體層61、62或導體層51、52圍繞，因此凹部21、22彼此 係呈電磁屏蔽。又，安裝於多層配線板1之表層的電子零 件5 ’及至少1個之埋入於凹部22的電子零件4B係呈相互電 磁屏蔽。 以下’針對凹部21、22之周圍以導體層51、52進行屏 129988.doc .34- 200934342 蔽、以覆蓋導體層3〗、32及導體層51、52之方式而以導體 層61、62形成電磁屏蔽層之情形的多層配線板之製造步驟 作說明。圖6A至圖60係顯示與本發明之第2實施型態有關 之多層配線板1之製造步驟一部分的剖面圖。第2實施型態 係設為：將凹部2i、22之周圍的電磁屏蔽，以形成於於= 部2〗、22之側面的導體層51、52取代填充通孔之排列。存 在著以覆蓋導體層31、32及導體層51、5 2之方式藉由電鑛 而形成的導體層61、62，且電磁屏蔽層係以由2層以上所 構成之層所形成。除此等之外’由於與第1實施型態相 同，故省略共通部分的說明。 圖0A係兩面舖銅層積板之剖面圖。兩面舖銅層積板係譬 如由舖設銅箔6於絕緣層11之兩面的層積板所形成。對如 此之兩面舖銅層積板之一方的表面進行雷射照射，而形成 貝通方之銅治6及絕緣層11且達另一方之銅箱6的背面的 通孔用開口 7。 圖6B係已形成通孔用開口之兩面舖銅層積板之剖面圖。 在第2實施型態中’通孔用開口 7係用於連接導體電路2 者。為了除去殘留於通孔用開口内之樹脂殘渣，係以進行 除污處理為佳。 圖6C係已填充金屬於通孔用開口 7之兩面舖銅層積板之 剖面圖。對已作前述除污處理之基板的通孔用開口 7，施 行將銅46作為電鑛引腳之電解銅電鑛處理，將電解銅電 鍵完全填充於通孔用開口 7内而形成通孔3。 圖6D係已在兩面形成導體電路2及導體層31之配線基板 129988.doc -35· 200934342 的剖面圖。將兩面舖銅層積板之兩面的銅箔6進行敍刻處 理’在絕緣層11之一方的表面’形成含有通孔平部之導體 電路2、及校準用之定位記號等。在另一方之表面，係形 成導體層31、含有通孔平部之導體電路2、包覆絕緣層之 表面的導體層9、及校準用之定位記號等，而導體層31係 具有與收容電子零件4A之凹部21有關的尺寸者。 圖6E係已在絕緣層12形成通孔3及導體電路2之配線基板 的剖面圖。在已形成絕緣層U的導體層31之側的表面進 行層積絕緣層12與銅箔6。與兩面舖銅層積板之同樣方 式’在絕緣層12形成通孔3與導體電路2»又，同時形成導 體層32 ’其係成為形成於下側之凹部22的底面者。 圖6F係已形成收容電子零件4a之凹部2 1的多層配線基 板之剖面圖。在設有絕緣層丨i之導體層3丨的面與相反側之 表面區域（凹部形成區域）’譬如藉由雷射加工而形成貫通 樹脂層且達導體層之表面的開口，並從該開口進行形成導 體層表面呈露出之凹部21 q吏之成&電子零件收容用基 板。 _系在凹部21之側面已形成導體層51的多層配線基板 之剖面圖。在多層配線基板之兩面係形成抗蝕劑層。馨 如，將厚度15 ,之乾式薄膜抗#劑進行層壓，形成Μ 劑層’而形成抗㈣未形成部，其係設於絕緣層u之凹部 2 1及其開口周緣部呈露出者。 藉由將鈀觸媒賦予前述抗蝕劑未形成部之表面，而使觸 媒核附著於凹部21之内壁面及其開口周緣部之表面。接 129988.doc -36， 200934342 著’浸泡於無電解銅電鑛水溶液中，而在凹部21之内壁面 及其開口周緣部之表面譬如形成厚度〇.5〜3.0 μιη之無電解 銅電鍍膜。然後’以電解銅電鍍水溶液及電鍍條件施行電 解銅電鍍’而在抗蝕劑未形成部形成電解銅電鑛膜。其 後’藉由驗而將電鑛抗钱劑進行剝離除去，藉由此方式， 而在凹部2 1之内壁面（底面及側面）及凹部2〗之開口周緣 部，形成無電解銅電鑛膜、及由電解銅電鍍膜所構成之屏 蔽用金屬層。此外’具有露出於凹部21之底面的平坦表面 ^ 的導體層31及導體層51之表面，係藉由無電解銅電鍍膜所 覆蓋’在該無電解銅電鍍膜上係形成電解銅電鍍膜，而形 成屏蔽用金屬層。 圖όΗ係已形成導體層61之圖。在導體層61方面係以覆 蓋形成於凹部底面之導體層31及形成於凹部側面之導體層 51的表面之方式，而形成作為導體層61之電鍍。 譬如’如導體層31、51以銅所形成，在將導體層61進行 φ 鎳電鍍之情形係：在水洗、酸脫脂後，進行軟式蝕刻，藉 由在無電解鎳電鍍液（含氣化鎳、次亞磷酸鈉、枸櫞酸鈉 * 火’谷/夜）作20分鐘浸泡’而形成厚度5 μηι之鎳電鑛 層。 又’如導體層31、51以銅所形成’在將導體層61進行金 電錄之情形係：在水洗、酸脫脂後，進行軟式蝕刻，藉由 在"’、電解金電链液（含氰化金鉀、氯化胺、次亞碟酸鈉、 枸橼馱鈉之水溶液）以80°C作7.5分鐘浸泡，而形成厚度 0.03 μΐη之金電鍍層。 I29988.doc -37- 200934342 或疋，如導體層31、51以銅所形成，在將導體層6丨進行 銀電鍵之情形係：在銅之表面塗佈銀膠，或貼上已施行銀 電鍵之鋼箔等，而形成銀電鍍層。 此外’如將導體層61僅形成於底面或底面之任一方的情 形’則將凹部之導體層3 1或凹部側面之5 1露出於凹部表面 的部分進行黑化處理或化學蝕刻處理，以使表面粗化亦 可。如依照導體層61之材質而將導體層61之表面進行粗化 亦可。又，相較於表面粗化之凹凸，如導體層61之厚度極 小且無法將表面直接進行粗化之情形，則將導體層3 1、5】 之表面進行粗化後，再形成導體層61，藉由此方式，可在 凹部之表面形成凹凸。 圖61係已收容電子零件4A於凹部21的多層配線基板之剖 面圖。將電子零件4A(譬如，半導體元件）埋入於藉由至圖 6G為止之步驟所製得之電子零件收容用基板。 圖6J係在已收容電子零件4A之狀態下形成絕緣層13之多 層配線基板的剖面圖《以與將絕緣層12及銅箔6層積於收 谷、内建電子零件4 A之基板上之同樣方式，將絕緣層丨3及 銅箔6進行層積。 圖6K係已形成導體電路2於表層之多層配線基板之剖面 圖。在進行層積絕緣層13及銅箔6後，藉由進行與圖沾至 圖6D所說明之步驟同樣的處理，而形成：通孔3，其係與 仲介層作電性連接，而該仲介層係形成於内建之電子零件 4Α的連接墊ρ上者；外側之導體電路2 ;及導體層1〇。導體 層10係以不連接於連接墊ρ與導體電路2，而包覆電子零件 129988.doc -38· 200934342 4A之表面之方式形成。 圖6L係已形成絕緣層丨4的多層配線基板之剖面圖，而絕 緣層14係用於形成收容電子零件4B之凹部22者。以層積著 絕緣層12與鋼箔6之同樣方式，進行層積絕緣層14與銅箔 6 〇 圖6M係在以圖乩所層積之絕緣層14，形成通孔3、導體 電路2、凹部22及凹部側面之導體層52的多層配線基板之 剖面圖。以與圖6B至圖6D、圖6F及圖6(3所說明之步驟同 樣的方式，而形成連接於導體電路2之通孔3、凹部22、凹 4側面之導體層52、及導體層9。凹部22之底面係以形成 圖6E之導體電路2的步驟所形成之導體層”，此外，以與 圖6H之同樣方式，以覆蓋導體層32與導體層52之方式而形 成導體層62亦可’將形成凹部表面之導體層32、52、62進 行粗化亦可。 圖6N係在下側之凹部22收容電子零件4B且層積絕緣層 15而形成導體電路2的多層配線基板之剖面圖。以在圖6i 至圖6J所說明的步驟之同樣方式’在將電子零件收容於 凹°卩22 ’形成導體層10後，進行層積絕緣層1 5及銅箔6。 藉由進行以在圖6B至圖6D所說明的步驟之同樣處理而 形成·通孔3 ’其係與仲介層作電性連接，而該仲介層係 形成於内建之半導體元件4B的連接墊P上者；通孔3，其係 與導體電路2作電性連接，而導體電路2係包含形成於多層 配線基板之通孔3者；及外側之導體電路2。 再者’進行層積絕緣層與銅箔，藉由反覆進行與圖认至 129988.doc •39- 200934342 圖6N同樣的處理，則可製 接# 層化之多層配線基板。 接者，在多層配線基板之表 .* ^ ^ ^ , 取炙表面文裝電子零件5。圖6〇係 在表面安裝著電子零件 多層配線板的剖面圖。在多層 -己線基板的表面分別形成阻 4養將焊錫體供應至從阻 知劑之開口露出於通孔正上 万的焊錫墊部分，藉由此焊錫 =之炼融、固化而形成桿錫凸塊^或是，使用導電性黏 著劑或焊錫層，將導電性球或導電性銷接合於塾部，而形
成多層配線板。就焊錫體及_層之供應方法而言，可使 用焊錫轉印法或印刷法。 藉由將電子零件5置於已印刷之烊錫膠上並作加熱，則 電子零件5被焊接於表面之導體電路^電子零件係被安裝 於多層配線基板之表面，而其係至少與丨個凹部22之底面 呈對向者。女裝於表面之電子零件5與被收容於凹部Μ之 電子零件4B，由於呈電磁屏蔽，故可防止相互之電磁干 擾。 在第2實施型態中’出現於凹部η的導體層61，如以比 形成凹部21的表面以外之導體層31、5丨電磁波之反射損失 為小的材料形成亦可。譬如，導體層31、51為銅、導體層 61為錄或金。又，就其他組合而言，導體層31、51為銀或 紹、導體層61為鐵等之組合亦可。 或疋’如導體層61以比導體層31、51電磁波之吸收損失 為大之材料所形成亦可。譬如，導體層31、51為銅、導體 層61為銀或鐵等。就其他的組合而言’亦可將導體層31、 51設為鎳或鋁、將導體層61設為銅之材料等的組合等。 129988.doc 200934342 又，形成凹部21之2層以上之層（導體層3ι、η 任一方，如以比導體層10a電磁波之反射損失、61)之 或電磁波之吸收損失為大之材料所形成亦可^=材料 iOa係失著位於凹部之底面側的絕緣層而呈對向體^ 如’當考慮反射損失而作材料選擇之情形時 為銅、導體層 如導體層H)a為銀或銘、導體層31、51、6ι為 二 〇
G 亦可。當考慮吸收損失而作材料選擇之情形時二： W為銅、導體層31、51、61為銀或鐵等；或是，導= 1〇a為鎳或銘、導體層31、51、61為銅之組合亦可。層 在形成導體層之際，可把對凹部21之導體_、51 61、l〇a置換為對凹部22導體層32、52、62，嫌 方式進行選擇材料。 冋樣 再者，如導體層10a與導體層％、 9a形成於相同絕緣層上， 相 、體層 相同材料形成亦無妨。4接於相陶電位亦可，以 居此外，在本第2實施型態中，如使導體層為2層以上之 :層：凹部之内側以反射損失小的㈣，將外側以比内側 反射損失為大的材料形成的情形，或是1凹部之内 側以吸收損失大的材料， /N ^ ,,.. 、卜側以比内側之層吸收損失為 層之产开、：的障形’相較於以任-材料形成單層之導體 層之情形，導體層係具有高屏蔽效果。 導=雷將形成凹部之2層以上之層之内的任-方，以比 磁波的反射損失為小的材料形成之情形、或電磁 129988.doc -41 - 200934342 波的吸收損失為大的材料形成之情形，相較於以任一材料 形成單層之導體層之情形，導體層亦具有高屏蔽效果，而 該導體層係夾著位於凹部之底面側的絕緣層而呈對向者。 (第1實施型態的變形例） 圖7係顯示在凹部之電磁屏蔽使用填充通孔的構成中， 在1個絕緣層形成2個凹部之情形的多層配線板丨之構成的 一例之剖面圖。在1個絕緣層14同時形成2個凹部22、U。
在凹部22、23係分別形成底面之導體層32、33。又，在凹 部22 ' 23之周IS ’進行排列填充通孔42、43，使之成為電 磁屏蔽。在各個凹部22、23，係可收容電子零件4B、 4C。 圖8係顯示圖7之多層配線板之凹部21、22、23之位置關 係之例的平面圖。如圖8所示般，即使2個凹部有未重疊的 部分，但由於凹部21、22、23之底面側係以導體層31、 32、33隔開’各自之周圍以填充通孔41、42、43圍繞，因 此凹部彼此係呈電磁屏蔽。x，安裝於多層配線板i之表 層的電子零件5、及埋人於T側之凹部22、23的電子零件 4Β、4C係呈相互電磁屏蔽。 (第2實施型態的變形例） 圖9係顯示在凹部之電磁屏蔽使用凹部側面的導體層的 構成中，在i個絕緣層形成2個凹部之情形的多層配線板i 之構成的一例之剖面圖。在丨個絕緣層14同時形成2個凹部 22、23。在凹部22、U係分別形成底面之導體層32、μ、 及側面之導體層52、53。在各個凹部22、23，係可收容電 129988.doc •42· 200934342 子零件4A、4B。 對位於接近凹部23之側的凹部22之侧面的導體層52，係 施行粗化處理。表面粗化處理之方法，有黑化處理、化學 钮刻處理、消光處理法、喷砂處理法等。藉由將導體層5 2 作表面粗化處理，則可抑制埋入於凹部22之電子零件4B所 放射之電磁波作鏡面反射，可減低對電子零件48及内建於 凹部23的電子零件4C之電磁波的影響。 又，導體層52如以電磁波的反射損失比導體層兄小的材 料形成，或是，以電磁波的吸收損失比導體層53大的材料 形成亦可。減低電子零件4B所放射之電磁波，抑制來自電 子零件4C之電磁波的影響，具有電磁屏蔽效果，而電子零 件4C係位於凹部22之側面側的同一絕緣層内呈對向之位置 者。譬如，當考慮反射損失而作材料選擇之情形時，導體 層53為銅、導體層52為鎳或金。就其他的組合而言，如導 體層53為銀或鋁、導體層52為鐵等之組合亦可。當考慮吸 收損失而作材料選擇之情形時，導體層53為銅、導體層“ 為銀或鐵等；或是，導體層導體層52為銅之 組合亦可。 在導體層52與導體層53方面，當考慮電磁波之反射損失 及吸收損失的大小而作材料選擇的情形時，如為可從藉由 電磁波之干擾等將内建於凹部22、23之電子零件4B、化 予以保護之組合即可。藉由搭配材料選擇與導體層^ 之表面粗化處理，則亦可提高電磁屏蔽效果。 此-情形，亦與第丄實施型態相同，譬如，如圖8所示 129988.doc -43- 200934342 般，即使2個凹部有未重疊的部分，但由於凹部21、22、 23之周圍係以導體層31、32、33、51、52、53圍繞，因此 凹部彼此係呈電磁屏蔽。又，安裝於多層配線板1之表層 的電子零件5、及埋入於下側之凹部22、23的電子零件 4B、4C係呈相互電磁屏蔽。 如以上所說明般，在與本發明有關之多層配線板1方 面’係將收容電子零件4a、4B之凹部21、22形成2個以 上’由於在各個凹部21、22之底面與側面形成電磁屏蔽 層’因此’收容於凹部21、22之電子零件彼此不會作電磁 干擾。又’安裝於對向於多層配線板個凹部22之底面 側的表層之電子零件5，由於與該凹部22之間呈電磁屏 蔽’因此’可防止收容於凹部22之電子零件4B、與安裝於 對向於該凹部22之底面側的表面之電子零件5之間的電磁 干擾。 在第1實施型態及第2實施型態中，如將出現於凹部之表 層的底面及側面之導體層進行粗化亦可，如將形成於形成 凹部之底面及周邊的電磁屏蔽層設為2層以上亦可。更理 想狀態為，將以2層以上所形成之電磁屏蔽層的凹部進行 粗化。進行粗化之面，如為底面或侧面之任一方均可，但 為了提高電磁屏蔽效果，係以將兩方進行粗化為佳。再 者，將以2層以上所形成之電磁屏蔽層之出現於凹部之表 層的層，以比2層以上之表層以外之層反射損失小的材料 或吸收損失大的材料形成，藉由此方式，可獲得更高之電 磁屏蔽效果。 129988.doc -44 - 200934342 又，以2層以上所形成之凹部的電磁屏蔽層的任一方， 係以電磁波之吸收損失比形成導體電路之配線材料為大之 材料所形成，並且，夾著位於凹部之底面侧的絕緣層而呈 對向之其他電磁屏蔽層，係以電磁波之反射損失與形成導 體電路之配線材料同等或在其以上之材料所形成。 再者’以2層以上所形成之凹部的電磁屏蔽層的任一 方，係以比其他電磁屏蔽層電磁波之反射損失小的材料、 或電磁波之吸收損失大的材料所形成，而該其他電磁屏蔽 層係夾著位於凹部之底面側的前述絕緣層而呈對向者。此 時，對向之其他電磁屏蔽層如形成別的凹部亦可。 又’在第1實施型態中，由於凹部21、22之周圍的電磁 屏蔽係以填充通孔41、42形成，故可與連接導體電路之通 孔同時進行加工。無需在凹部之侧面以金屬電鍍等形成導 體層’不用為了電磁屏蔽而增加步驟。再者，藉由填充通 孔41、42之放熱效果，亦可寄以期待。 在此次所揭示之實施型態中，應將全部之點視為例示， 並不具有限制性。本發明之範圍並非藉由上述說明，而藉 由申請專利範圍顯示，且意圖包含與申請專利範圍為均等 之意義及範圍内之全部變更。 (實施例） 以在本實施型態中已施行表面粗化處理之舖銅層積板 (以下’稱為實施例）、及未處理之舖銅層積板（以下，稱為 比較例），進行表面形狀、剖面形狀及電磁波吸收特性之 比較。實施例係使用如下3種：已施行黑色氧化處理之舖 129988.doc -45· 200934342 銅層積板（以下，稱為第1實施例）、已施行化學蝕刻處理之 舖銅層積板（以下’稱為第2實施例）、已對表面施行電鍍之 舖銅層積板（以下’稱為第3實施例）。在第3實施例方面， 僅針對電磁波吸收特性進行比較。 圖10係以FE-SEM(裝置：je〇L、加速電壓：3 kV)將第1 實施例之表面形狀作觀察（攝影倍率2〇〇〇倍）者。圖η係第2 實施例、圖12係比較例者。圖丨3係以fe-SEM(裝置：JSM-7500F、加速電壓：7 kV)將第1實施例之剖面形狀作觀察 (攝影倍率5000倍）者。圖14係第2實施例、圖15係比較例 者。在將剖面形狀攝影之際，係將各試料以環氧樹脂包 埋，並實施整面處理。 圖16係表面粗度參數之算出結果。將圖13、圖14、圖15 之剖面圖像作2值化處理，而抽出表面標準規範。接著， 在進行表面標準規範之傾斜修正處理後，算出表面粗度參 數Ra(算數平均粗度）、RMS(平方平均粗度）、及表面長 度。effectl為第1實施例、effect2為第2實施例 ' compare 為比較例、Surface Length為表面長度。 將表面形狀及剖面形狀作觀察的結果，從圖10及圖13可 確s忍·第1實施例之表面係形成〇 · 1〜1. 〇 pm之樹狀之粗面， 表面長度係比比較例明顯更大，而該樹狀之粗面係被大小 為10〜20 nm之粒狀之型態所覆蓋而成者。又，如圖η及圖 14般’在第2實施例之表面係形成具有〇.1〜5.0 μηι之銳角式 凹凸的粗面’從圖16可確認，RMS(平方平均粗度）之值係 比比較例更大。 I29988.doc -46- 200934342 電磁波吸收特性之測定係：將連接於圓筒型空洞共振器 之向量式網路分析器（裝置名稱：wihron37225、測定頻 率.1 GHz附近）之高頻迴路天線，設置於圓筒型之筐體 内，使之作磁場耦合後，在已作頻率掃描之狀態下，將各 忒料配置於筐體内，進行測定在試料配置之前與後的筐體 内之Q值並作比較。試料係使用J邊25 mm正方形之大小 ' 者。 當配置試料，則Q值變低，共振振幅減小。第i、2、3實 Ο 施例顯示：相較於比較例，在試料配置之前與後的Q值之 差係變大，共振振幅之減小較大，尤其，在第2實施例方 面’可確認’具有電磁波吸收特性。 產業上之可利用性 在與本發明有關之多層配線板方面，由於各凹部因電磁 屏蔽而呈分離，故可防止相互之電磁干擾，在丨個多層配 線板1中，可使數位信號電路、類比信號電路及記憶體電 〇 料混合存在。其結果’由於可將不同性質之電路進行積 體於1個多層配線板，因此，可以更高密度構成電子電 路。藉由此方式，而可使攜帶型終端裝置等變小。 【圖式簡單說明】 圖1係顯示與本發明之第丨實施型態有關之凹部週邊的電 磁屏蔽層以通孔形成之情形的多層配線板之剖面圖。 圖2A及圖2B係顯示形成於多層配線板之凹部之週邊的 通孔之排列之圖。 圖3係多層配線板之凹部之位置關係之例的平面圖。 129988.doc •47- 200934342 圖4A至4M係顯示與本發明之第丨實施型態有關之多層配 線板之製造步驟一部分的剖面圖。 圖5係顯示與本發明之第2實施型態有關之凹部週邊的電 磁屏蔽層以導體層形成之情形的多層配線板之剖面圖。 圖6A至60係顯示與本發明之第2實施型態有關之多層配 線板之製造步驟一部分的剖面圖。 圖7係顯示1個絕緣層形成2凹部之情形的多層配線板之 構成之一例的剖面圖。 〇 圖8係顯示多層配線板之凹部之位置關係之例的平面 圖。 圖9係顯示1個絕緣層形成2凹部之情形的多層配線板之 構成之一例的剖面圖。 圖10至圖12係顯示以掃描型電子顯微鏡（攝影倍率2〇〇〇 倍）觀察舖銅層積板的表面形狀之圖像。圖10及11係顯示 已施行表面粗化處理者（實施例1及2)，圖12係顯示未處理 者（比較例）。 ◎ 圖13至圖15係顯示以掃描型電子顯微鏡（攝影倍率5〇〇〇 倍）觀察舖銅層積板的剖面形狀之圖像。圖13及14係顯示 已施行表面粗化處理者（實施例1及2)，圖15係顯示未處理 者（比較例）。 圖16係舖銅層積板之表面粗度參數的算出結果之表。 【主要元件符號說明】 1 多層配線板 2 導體電路 129988.doc -48 ** 200934342 3、41 通孔 4A、4B、4C、5 電子零件 6 銅箔 7、8 通孔用開口 9、10、9a、9b、10a、 導體層 - 10b 、 31 、 32 、 33 、 51 、 52 、 53 、 61 、 62 1 1、11 a、11 b、1 2、13、 絕緣層 Ο 14 、 15 21、22、23 凹部 41a、41b、41c、42、43 填充通孔 P 連接墊 s 焊錫凸塊 ❹ 129988.doc -49-

Claims (1)

  1. 200934342 十、申請專利範圍： 1. 一種多層配線板，其特徵為包含： 多層配線板基板，其係形成有導體電路與絕緣層，以 前述絕緣層@開之前述導體電路彼此係經由通孔而電性 連接； 凹部’其係形成於前述絕緣層； 電磁屏蔽層，其係形成於前述凹部之底面與側面之至 少一方，且表面被粗化；及 電子零件，其係收容於前述凹部。 2 ·如請求項1之多層配線板，其中 形成於前述凹部之底面的電磁屏蔽層係以形成於前述 多層配線板基板之絕緣層表面之導體層所構成。 3·如請求項2之多層配線板，其中 前述電磁屏蔽層係以金屬所形成。 4. 如請求項1之多層配線板，其中 别述凹部之底面與侧面之兩方或一方的電磁屏蔽層係 以吸收損失比形成前述導體電路之配線材料大之材料所 形成’並且夾著位於前述凹部之底面側的前述絕緣層而 對向之其他電磁屏蔽層係以反射損失與形成前述導體電 路之配線材料同等或其以上之材料所形成。 5. 如請求項1之多層配線板，其中 形成於前述凹部之底面且表面被粗化之電磁屏蔽層係 以電磁波之反射損失比其他電磁屏蔽層小之材料所形 成’而該其他電磁屏蔽層係夾著位於前述凹部之底面側 129988.doc 200934342 的前述絕緣層而對向者。 6·如請求項1之多層配線板，其中 形成於别述凹部之底面且表面被粗化之電磁屏蔽層係 以電磁波之吸收損失比其他電磁屏蔽層大之材料所形 成，而該其他電磁屏蔽層係夾著位於前述凹部之底面側 的前述絕緣層而對向者。 7·如請求項1之多層配線板，其中 形成於前述凹部之侧面的至少一方且表面被粗化之電 磁屏蔽層係以電磁波之反射損失比其他電磁屏蔽層小之 材料所形成，而該其他電磁屏蔽層係在位於前述凹部之 側面側的同一絕緣層内對向者。 8·如請求項1之多層配線板，其中 形成於前述凹部之侧面的至少一方且表面被粗化之電 磁屏蔽層係以電磁波之吸收損失比其他電磁屏蔽層電大 之材料所形成，而該其他電磁屏蔽層係在位於前述凹部 之側面側的同一絕緣層内對向者。 9. 種夕層配線板’其特徵為包含： 多層配線板基板，其係形成有導體電路與絕緣層，以 月述絕緣層隔開之前述導體電路彼此係經由通孔而電性 連接； 凹部，其係形成於前述絕緣層； 電磁屏蔽層，其係以2層以上之層形成於前述凹部之 底面與側面之至少一方；及 電子零件，其係收容於前述凹部。 129988.doc 200934342 ίο. 11. Ο 12. 13. 14. 15. 如凊求項9之多層配線板，其中 前述以2層以上之層所形成之電 以金屬所形成。 敝層的至少1層係 如凊求項9之多層配線板，其中形成於前述凹部之底面的電磁屏蔽 射損失比其他電磁屏蔽層小之材料所形 磁波之反 磁屏蔽層係爽著位於前述凹部之底前=其他電 對向者。 緣層而 如請求項9之多層配線板，其中 形成於前述凹部之底面的電磁屏蔽層係以電磁 收損失比其他電磁錢層大之材料所形成，而其屏蔽層係炎著位於前述凹部之底面側的前述絕緣層 向者。 宁 如請求項9之多層配\線板，其中 形成於前述凹部之側面的至少一方之電磁屏蔽層的任 一層係以電磁波之反射損失比其他電磁屏蔽層小之材料 所形成，而該其他電磁屏蔽層係在位於前述凹部之側面 側的同一絕緣層内對向者。 如請求項9之多層配線板，其中 形成於前述凹部之側面的至少一方之電磁屏蔽層的任 一層係以電磁波之吸收損失比其他電磁屏蔽層大之材料 所形成’而該其他電磁屏蔽層係在位於前述凹部之側面 侧的同一絕緣層内對向者。 如請求項9之多層配線板，其中 129988.doc 200934342 出現在以2層以上之層形成於前述凹部之底面與側面 之至少一方的電磁屏蔽層之表層的電磁屏蔽層係以電磁 波之反射損失比前述2層以上之層的表層以外之電磁屏 蔽層小之材料所形成。 16*如請求項9之多層配線板，其中 出現在以2層以上之層形成於前述凹部之底面與側面 之至y 方的電磁屏蔽層之表層的電磁屏蔽層係以電磁
    波之吸收損失比前述2層以上之層的表層以外之電磁屏 蔽層大之材料所形成。 17. 如請求項9之多層配線板，其中 出現於則述凹部之底面與側面之至少一方的表層的電 磁屏蔽層之表面被粗化。 18. :種多層配線板之製造方法，其特徵為：該多層配線板 係I 3 ^/成有導體電路與絕緣層，以前述絕緣層隔開之 前述導體電路彼此係經由通孔而電性連接之多層配線基 板’其製造方法係包含： 在前述多層配線基板之絕緣層形成凹部之步驟； 在前述凹部之底面盥側 一 W面之至J 一方形成電磁屏蔽層 之屏蔽層形成步驟； 將形成於前述凹部之庥品也/丨 & 四。卩之底面與侧面之至少一方的電磁屏 蔽層之表面進行粗化之步驟；及 在前述凹部埋入電子零件之步驟。 19· 一種多層配線板之製 係勺人拟Λ古道 / ，其特徵為：該多層配線板 、匕3开>成有導體電路與 、έ、緣層’以前述絕緣層隔開之 129988.doc 200934342 前述導體電路彼此係經由通孔而電性連接<多層配線基 板，·其製造方法係包含： 土 在前述多層配線基板之絕緣層形成凹部之步驟； *在前述凹部之底面與側面之至少一方形成第!電磁屏 蔽層之第1屏蔽層形成步驟； 在前述第！電磁屏蔽層之至少—部分的比該第ι電磁屏 蔽層更凹部之表層側，以比該第i電磁屏蔽層電磁波之 反射損失小之材料或電磁波之吸收損失大之材料，形成 第2電磁屏蔽層之步驟；及 在前述凹部埋入電子零件之步驟。 20. 如請求項19之多層配線板之製造方法，其中包含 將前述第2電磁屏蔽層之表面進行粗化之步驟3。 129988.doc
TW097110419A 2008-01-25 2008-03-24 Multilayer wiring board and its manufacturing method TW200934342A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US2352308P 2008-01-25 2008-01-25

Publications (2)

Publication Number Publication Date
TW200934342A true TW200934342A (en) 2009-08-01
TWI345940B TWI345940B (zh) 2011-07-21

Family

ID=40898066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110419A TW200934342A (en) 2008-01-25 2008-03-24 Multilayer wiring board and its manufacturing method

Country Status (6)

Country Link
US (1) US8168893B2 (zh)
EP (1) EP2136610A4 (zh)
JP (1) JP4876173B2 (zh)
CN (1) CN101653053B (zh)
TW (1) TW200934342A (zh)
WO (1) WO2009093343A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577646A (zh) * 2009-09-30 2012-07-11 株式会社村田制作所 电路基板及其制造方法
CN103779333A (zh) * 2012-10-17 2014-05-07 钰桥半导体股份有限公司 具有内嵌元件、及电磁屏障的线路板
CN103779333B (zh) * 2012-10-17 2016-11-30 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
TWI684259B (zh) * 2018-09-07 2020-02-01 南韓商三星電機股份有限公司 具有嵌入式內連線結構之基板

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101331814B (zh) 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US8877074B2 (en) * 2006-12-15 2014-11-04 The Regents Of The University Of California Methods of manufacturing microdevices in laminates, lead frames, packages, and printed circuit boards
TWI349994B (en) * 2008-01-30 2011-10-01 Advanced Semiconductor Eng Package process for embedded semiconductor device
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP5193898B2 (ja) * 2009-02-12 2013-05-08 新光電気工業株式会社 半導体装置及び電子装置
AT12317U1 (de) * 2010-04-13 2012-03-15 Austria Tech & System Tech Verfahren zur integration eines elektronischen bauteils in eine leiterplatte sowie leiterplatte mit einem darin integrierten elektronischen bauteil
JP5459108B2 (ja) * 2010-06-30 2014-04-02 株式会社デンソー 部品内蔵配線基板
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
WO2012120995A1 (ja) * 2011-03-10 2012-09-13 株式会社村田製作所 電気素子内蔵型多層基板およびその製造方法
JP5672091B2 (ja) * 2011-03-17 2015-02-18 株式会社村田製作所 多層基板
JP5354394B2 (ja) * 2011-03-30 2013-11-27 Ｔｄｋ株式会社 部品内蔵基板及びその製造方法
JP5757163B2 (ja) * 2011-06-02 2015-07-29 ソニー株式会社 多層配線基板およびその製造方法、並びに半導体装置
JP2013045849A (ja) * 2011-08-23 2013-03-04 Dainippon Printing Co Ltd チップインダクタ内蔵配線基板
KR101358939B1 (ko) * 2012-05-23 2014-02-06 한국과학기술연구원 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
US9064878B2 (en) 2012-08-14 2015-06-23 Bridge Semiconductor Corporation Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
JP2015038912A (ja) * 2012-10-25 2015-02-26 イビデン株式会社 電子部品内蔵配線板およびその製造方法
US9113574B2 (en) * 2012-10-25 2015-08-18 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN204518238U (zh) 2012-10-31 2015-07-29 株式会社村田制作所 部件内置基板以及通信终端装置
CN102905478B (zh) * 2012-11-14 2016-12-28 江苏普诺威电子股份有限公司 多层印刷板内埋元器件工艺
WO2014083908A1 (ja) * 2012-11-29 2014-06-05 株式会社村田製作所 高周波モジュール
US9653370B2 (en) * 2012-11-30 2017-05-16 Infineon Technologies Austria Ag Systems and methods for embedding devices in printed circuit board structures
JP5574071B1 (ja) 2012-12-26 2014-08-20 株式会社村田製作所 部品内蔵基板
CN103904048B (zh) * 2012-12-27 2017-03-01 欣兴电子股份有限公司 内置式芯片封装结构
JP6004078B2 (ja) * 2013-02-15 2016-10-05 株式会社村田製作所 積層回路基板、積層回路基板の製造方法
JP5427305B1 (ja) * 2013-02-19 2014-02-26 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
US9324664B2 (en) * 2013-02-22 2016-04-26 Unimicron Technology Corp. Embedded chip package structure
CN104051405A (zh) * 2013-03-11 2014-09-17 欣兴电子股份有限公司 嵌埋有电子组件的线路板结构及其制法
JP6343871B2 (ja) * 2013-04-04 2018-06-20 大日本印刷株式会社 部品実装多層配線基板
JP5761248B2 (ja) * 2013-04-11 2015-08-12 株式会社村田製作所 電子部品
JP5692473B1 (ja) * 2013-05-14 2015-04-01 株式会社村田製作所 部品内蔵基板及び通信モジュール
US9576909B2 (en) * 2013-08-21 2017-02-21 Intel Corporation Bumpless die-package interface for bumpless build-up layer (BBUL)
US9485869B2 (en) * 2013-08-23 2016-11-01 Raytheon Company RF printed circuit board including vertical integration and increased layout density
JP2015106610A (ja) * 2013-11-29 2015-06-08 イビデン株式会社 電子部品内蔵基板、電子部品内蔵基板の製造方法
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
TWI683603B (zh) * 2014-02-17 2020-01-21 韓商Ｌｇ伊諾特股份有限公司 印刷電路板及其製造方法
US10070547B2 (en) * 2014-02-26 2018-09-04 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
US20150245548A1 (en) * 2014-02-26 2015-08-27 Sparton Corporation Control of electric field effects in a printed circuit board assembly using embedded nickel-metal composite materials
CN103887256B (zh) * 2014-03-27 2017-05-17 江阴芯智联电子科技有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN203840635U (zh) * 2014-04-04 2014-09-17 史利利 印制线路板
CN205266048U (zh) * 2014-04-10 2016-05-25 株式会社村田制作所 元器件内置基板
KR102268388B1 (ko) 2014-08-11 2021-06-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016066699A (ja) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 複合配線基板およびその実装構造体
CN104576563A (zh) * 2014-12-30 2015-04-29 华天科技（西安）有限公司 一种埋入式传感芯片系统封装结构
JP6837432B2 (ja) * 2015-05-11 2021-03-03 株式会社村田製作所 高周波モジュール
JP6414637B2 (ja) * 2015-06-04 2018-10-31 株式会社村田製作所 高周波モジュール
KR102327738B1 (ko) 2015-06-18 2021-11-17 삼성전기주식회사 반도체 패키지 및 반도체 패키지의 제조 방법
JP6432460B2 (ja) * 2015-07-15 2018-12-05 株式会社村田製作所 Ｄｃ−ｄｃコンバータ
US10506186B2 (en) * 2015-11-12 2019-12-10 Sony Corporation Solid-state imaging device and solid-state imaging apparatus
WO2017149983A1 (ja) * 2016-03-01 2017-09-08 ソニー株式会社 半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
JP6693228B2 (ja) * 2016-03-30 2020-05-13 Tdk株式会社 電子部品搭載基板
WO2017178382A2 (en) 2016-04-11 2017-10-19 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Mbh Batch manufacture of component carriers
JP6512366B2 (ja) * 2016-04-20 2019-05-15 富士通株式会社 回路基板、回路基板の製造方法及び電子装置
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US10170410B2 (en) * 2016-08-18 2019-01-01 Samsung Electro-Mechanics Co., Ltd. Semiconductor package with core substrate having a through hole
CN107809852A (zh) * 2016-09-08 2018-03-16 鹏鼎控股(深圳)股份有限公司 无导线表面电镀方法及由该方法制得的电路板
CN106783765A (zh) * 2017-01-23 2017-05-31 合肥雷诚微电子有限责任公司 一种小型化高散热性的线性功率放大器结构及其制作方法
CN206451500U (zh) * 2017-02-06 2017-08-29 京东方科技集团股份有限公司 显示装置控制单元和显示装置
US10512167B2 (en) 2017-09-19 2019-12-17 Schlage Lock Company Llc Removing unwanted flux from an integrated circuit package
US11108156B2 (en) * 2017-09-27 2021-08-31 Intel Corporation Differential on-chip loop antenna
JP2019067858A (ja) * 2017-09-29 2019-04-25 イビデン株式会社 プリント配線板及びその製造方法
JP6958300B2 (ja) * 2017-11-29 2021-11-02 Tdk株式会社 多層回路基板
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
EP3522685B1 (en) * 2018-02-05 2021-12-08 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Metallic layer as carrier for component embedded in cavity of component carrier
WO2020071493A1 (ja) * 2018-10-05 2020-04-09 株式会社村田製作所 モジュール
CN109698188B (zh) * 2018-12-29 2020-08-04 江苏长电科技股份有限公司 封装结构的成型方法
JP7478742B2 (ja) * 2019-01-07 2024-05-07 テスラ，インコーポレイテッド 構成要素の埋め込みアレイを有するパッケージデバイス
JP7231428B2 (ja) * 2019-02-12 2023-03-01 日本ピラー工業株式会社 高周波回路基板の製造方法、及び高周波回路基板
TWI686108B (zh) * 2019-02-26 2020-02-21 嘉聯益科技股份有限公司 線路板模組及其散熱板結構
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法
CN112153801B (zh) * 2019-06-28 2022-03-08 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN112654129B (zh) * 2019-10-10 2021-11-16 庆鼎精密电子（淮安）有限公司 抗电磁干扰电路板及其制作方法
KR20210076586A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
KR20210076585A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판
EP3855490A3 (en) 2020-01-22 2021-10-13 Delta Electronics (Shanghai) Co., Ltd. Power module
EP3855488A1 (en) 2020-01-22 2021-07-28 Delta Electronics (Shanghai) Co., Ltd. Power module
JP7485517B2 (ja) * 2020-02-20 2024-05-16 上銀科技股▲分▼有限公司 回路基板装置
WO2021225116A1 (ja) * 2020-05-07 2021-11-11 住友電気工業株式会社 回路モジュール及び通信装置
CN111863627B (zh) * 2020-06-29 2022-04-19 珠海越亚半导体股份有限公司 集成无源器件封装结构及其制作方法和基板
US20210144844A1 (en) * 2021-01-21 2021-05-13 Intel Corporation Metallic regions to shield a magnetic field source
CN113613383A (zh) * 2021-07-28 2021-11-05 深圳市景旺电子股份有限公司 一种屏蔽基板、电路板及屏蔽基板和电路板的制作方法
CN113808957B (zh) * 2021-09-17 2024-05-03 成都奕成集成电路有限公司 芯片封装方法、芯片封装结构及电子设备
EP4276887A1 (en) * 2022-05-13 2023-11-15 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Ic substrate with support structure and functional inlays therein

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
CZ8100U1 (cs) 1998-10-27 1998-12-08 Luboš Jandejsek Rádýlko na těsto
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
WO2003067656A1 (fr) * 2002-02-06 2003-08-14 Ibiden Co., Ltd. Carte de montage pour puce a semiconducteur, realisation correspondante, et module a semiconducteur
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
JP2006019342A (ja) 2004-06-30 2006-01-19 Tdk Corp 半導体ｉｃ内蔵基板
JP4175351B2 (ja) * 2005-08-26 2008-11-05 松下電工株式会社 凹凸多層回路板モジュール及びその製造方法
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101331814B (zh) * 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
JP5567243B2 (ja) * 2006-03-10 2014-08-06 信越ポリマー株式会社 多層プリント回路基板およびその製造方法
KR100770874B1 (ko) * 2006-09-07 2007-10-26 삼성전자주식회사 매설된 집적회로를 구비한 다층 인쇄회로기판
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102577646A (zh) * 2009-09-30 2012-07-11 株式会社村田制作所 电路基板及其制造方法
US8853549B2 (en) 2009-09-30 2014-10-07 Murata Manufacturing Co., Ltd. Circuit substrate and method of manufacturing same
CN102577646B (zh) * 2009-09-30 2015-03-04 株式会社村田制作所 电路基板及其制造方法
CN103779333A (zh) * 2012-10-17 2014-05-07 钰桥半导体股份有限公司 具有内嵌元件、及电磁屏障的线路板
CN103779333B (zh) * 2012-10-17 2016-11-30 钰桥半导体股份有限公司 具有内嵌元件及电磁屏障的线路板
TWI621378B (zh) * 2015-07-29 2018-04-11 乾坤科技股份有限公司 具有電磁屏蔽結構的電子模組及其製造方法
US10531558B2 (en) 2015-07-29 2020-01-07 Cyntec Co., Ltd. Electronic module having electromagnetic shielding structure and manufacturing method thereof
TWI684259B (zh) * 2018-09-07 2020-02-01 南韓商三星電機股份有限公司 具有嵌入式內連線結構之基板
US10903170B2 (en) 2018-09-07 2021-01-26 Samsung Electro-Mechanics Co., Ltd. Substrate having embedded interconnect structure

Also Published As

Publication number Publication date
JP4876173B2 (ja) 2012-02-15
WO2009093343A1 (ja) 2009-07-30
JPWO2009093343A1 (ja) 2011-05-26
CN101653053A (zh) 2010-02-17
US8168893B2 (en) 2012-05-01
TWI345940B (zh) 2011-07-21
US20090188703A1 (en) 2009-07-30
EP2136610A1 (en) 2009-12-23
CN101653053B (zh) 2012-04-04
EP2136610A4 (en) 2011-07-13

Similar Documents

Publication Publication Date Title
TWI345940B (zh)
TWI345438B (zh)
TWI482542B (zh) 多層配線基板
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
US9257217B2 (en) Inductor element, method for manufacturing inductor element, and wiring board
TWI373999B (zh)
TWI524831B (zh) 多層配線基板及其製造方法
JPWO2008053833A1 (ja) 多層プリント配線板
JPWO2007007861A1 (ja) 多層プリント配線板
US20150014020A1 (en) Wiring substrate and method for manufacturing the same
TW200403016A (en) Multilayer wiring board, method of manufacturing the wiring board and substrate meterial for the wiring board
JP5436177B2 (ja) 配線基板内蔵用部品及びその製造方法、並びに配線基板
JP2010123830A (ja) プリント配線板とその製造方法
JP2023039074A (ja) 配線基板の製造方法
KR101197782B1 (ko) 매립형 인쇄회로기판 및 그 제조방법
JP2012109509A (ja) プリント配線基板の製造方法、プリント配線基板および半導体装置