TWI345438B - - Google Patents

Download PDF

Info

Publication number
TWI345438B
TWI345438B TW099128529A TW99128529A TWI345438B TW I345438 B TWI345438 B TW I345438B TW 099128529 A TW099128529 A TW 099128529A TW 99128529 A TW99128529 A TW 99128529A TW I345438 B TWI345438 B TW I345438B
Authority
TW
Taiwan
Prior art keywords
layer
via hole
insulating
insulating layer
group
Prior art date
Application number
TW099128529A
Other languages
English (en)
Other versions
TW201101955A (en
Inventor
Michimasa Takahashi
Yukinobu Mikado
Takenobu Nakamura
Masakazu Aoyama
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201101955A publication Critical patent/TW201101955A/zh
Application granted granted Critical
Publication of TWI345438B publication Critical patent/TWI345438B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4602Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709Staggered pads, lands or terminals; Parallel conductors in different planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Description

1345438 ^ 六、發明說明: 【發明所屬之技術領域】 本發明關於供在表層安裝電容器或ic等電子零件用的多 廣印刷佈線板’詳言之’關於不致因掉落而造成電子零件 脫落,或者導致電耦接性與可靠度等降低的多層印刷佈線 板。 【先前技術】
近年在行動電話、數位相機等行動用電子機器方面,因 應§亥等之咼功能化及高密度化,而要求安裝零件小型化, 對於基板,亦將佈線密度(佈線寬寬度/佈線間隔間隙)縮 小、焊錫悍墊縮小等以因應安裝零件之高密度化。 此種基板上所安裝的零件,具體而言例如有:Ic晶片、 電容器、電阻、電感H等被動零件;液晶裝置、執行數位 顯示等的顯示裝置;鍵盤或開關等操作類裝置;或uSB、 耳機等外接端子。 安裝基板上混雜配設有對應於該等安裝零件的導體焊 塾’安裝零件則藉由焊錫而安裝於該等導體焊墊上。 作為安裝此種電子零件的多層電路基板之―,有對於單 面或雙面具有導體電路的絕緣性硬f基材,利用雷射昭射 而形成介層洞用開口’並在該開口内填充金屬膏或鍍膜而 》成:1層洞’ u製成層間耦接的電路基板,準備2層以上 :該電路基板’並將該等電路基板利用逐次積層或統籌一 二積層而進行積層製造的形式(參照日本專利特開平1〇· 13028號公報)。 150406.doc 1345438 此種多層電路基板中,利用相鄰之其中一電路基板的介 層洞或介層洞之獨立點(Land),耦接於另一電路基板的導 體電路或獨立點,而分別將2層電路基板電耦接。 此外,對電路基板的電耦接不具作用的其他區域,則利 用由熱硬化性樹脂所構成的接合劑層或預浸體等,將電路 基板間施行接合以達多層化。 並且,在如前述之多層電路基板或一般印刷佈線板的表 層形成保濩導體電路的防焊劑層,在該防焊劑層其中一 部分形成開口,在從該開口裸露出的導體電路表面上,通 吊形成金或鎳-金等耐蝕層,在此種耐蝕層所形成的導體 電路表面上將形成焊錫凸塊等焊錫體,並利用該等焊錫體 安裝電容器、1C等電子零件。 仁疋如上述之行動電話、數位相機等行動用電子機器 中所使用實現電子零件高密度安裝的多層電路基板,最近 有要求更高之可靠度的情況。 換5之,要求當將基板或成品(安裝有包括液晶裝置在 内之所有電子零件的基板收容於框體中之狀態),從一定 咼度處,即使經既定次數掉落,仍不致降低基板之功能或 電子機器之功能,且電子零件亦不致從基板中脫落,要求 對落下試驗之更高的可靠度。 再者,對行動用電子機器所使用的基板本身要求厚度更 薄,而構成安裝基板的各層絕緣層厚度在1〇〇 以下,即 使多層化,安裝基板本身的整體厚度仍要求較習知更薄, 因而容易造成安裝基板本身的剛性降低。 150406.doc 1345438. 再者’因為基板本身的剛性降低,因 e U而對翹曲等的耐性 丌谷易降低,結果,容易損及基板的平 _ 注在後續步驟 (例如零件安裝步驟)中容易發生不良之狀況。 再者’因為絕緣層的厚度較 文裒基板本身亦趨於柔 軟並容易發生翹曲狀況,因而容易受到來自外部衝擊等所 產生之應力的影響。例如施行積層之際’雖考慮使用厚度 6〇〇_μιη以上之中心絕緣基板俾提高剛性,但因為無法收^ 於仃動電子機器等的框體中,因而無法採用增加中心絕緣 基板厚度之技術的窘境。 日…’如上述習知的安裝用多層電路基板,因為無法增 f積層中心絕緣基板而提高剛性,因而對可靠度試驗中的 落下=驗’頗難提升基板的性能。特別在如前述提高零件 等之安裝密度的安裝基板巾,頗難提升可靠度以及落下試 驗的耐掉落性。即,在可靠度試驗巾無法獲得充分的可靠 度,因而無法更加提升電耦接性與可靠度等。
所以,本發明揭示一種提升對可靠度試驗的可靠度,更 加確保電耦接性與功能性’尤其更加提升對落下試驗之可 靠度的多層印刷佈線板。 【發明内容】 本發明者等為實現上述目的經深入鑽研,結果著眼於多 層電路基板巾執行導體電路間_接的介層洞形狀及積層 形態’發現將介層洞區分為:^介層洞组,其形成於位 於最靠外側的2個絕緣層中之一絕緣層與由該絕緣層朝内 側配。又的另一絕緣層;以及第2介層洞組,其形成於位於 150406.doc 1345438 最靠外側的2個絕緣層中之另一絕緣層與由該絕緣層朝内 側配设的另一絕緣層;將依該等相對向之位置關係而積層 的各介層洞組所屬之介層洞,相對於該等所設置之絕緣基 板表面或忒絕緣基板上所設置之導體電路表面,形成推拔 形狀的情況,即使將構成安裝基板的絕緣基板削薄,仍不 導致該基板的剛性降低或發生翹曲狀況等,根據此種見 解’完成以如下内容為主旨構成的本發明。 換言之,本發明係 ^ (1) 一種多層印刷佈線板,係將絕緣層與導體層交互積 麵 層’並利用設置於絕緣層中之介層洞將導體層間電耦接的 多層印刷佈線板; 上述介層洞由第1介層洞組及第2介層洞組所構成;該第 1介層洞組由從位於最外側的2個絕緣層中之一絕緣層朝著 積層在内側的至少1層絕緣層設置之介層洞所構成;該第2 介層洞組由從位於最外側的2個絕緣層中之另一絕緣層朝 著積層在内側的至少1層絕緣層設置之介層洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,形成朝 籲 絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層之厚 度係10 Ο μιη以下。 再者,本發明係 (2) —種多層印刷佈線板’係在具有導體電路的一絕緣 基板之雙面上,分別至少積層1層具有導體電路的其他絕 緣基板,且上述一絕緣基板中所設置之導體電路,與其他 絕緣基板中所設置之導體電路,經由設置於絕緣基板中之 150406.doc 1345438 介層洞而電耦接的多層印刷佈線板; 在上述一絕緣基板之其中一表面上所積層的上述另一絕 緣基板上所設置之介層洞,形成第丨介層洞組,該第〖介層 洞組相對於絕緣基板之表面或該表面上所設置之導體電路 的表面而呈推拔形狀;而在上述一絕緣基板之另—表面上 所積層的上述另一絕緣基板上所設置之介層洞,形成第2 介層洞組,該第2介層洞組相對於絕緣基板之表面或該表 面上所6尺置之導體電路的表面而呈推拔形狀;上述絕緣基 板之厚度係100 μΓΠ以下。 再者,本發明係 (3)—種多層印刷佈線板,係在具有導體電路的内層絕 緣基板之雙面上,分別至少積層1層具有導體電路的外層 絕緣基板’且上述内層絕緣基板中所設置之導體電路,與 外層絕緣基板中所設置之導體電路,經由設置於各絕緣基 板中之介層洞而電耦接的多層印刷佈線板; 在上述内層絕緣基板之其中一表面上所積層的上述外層 絕緣基板上所設置之介層洞,形成相對於絕緣基板之表面 或該表面上所設置之導體電路的表面而呈推拔形狀之第丄 介層洞組,而在上述内層絕緣基板之另一表面上所積層的 上述外層絕緣基板上所設置之介層洞,形成相對於絕緣基 板之表面或該表面上所設置之導體電路的表面而呈推拔形 狀之第2介層洞組;上述内層絕緣基板或外層絕緣基板之 厚度係100 μπι以下。 再者,本發明係 150406.doc 1345438 (4)-種多層印刷佈線板’係絕緣層與導體層交互積 層’並利用設置於絕緣層中之介層洞將導體層間電輕接的 多層印刷佈線板; 且上述絕緣層之厚度係100 μπι 上述絕緣層至少有3層 以下; 上述介層洞由第1介層洞組與第2介層洞組所構成; 上述第1介層洞組由相對於絕緣層厚度方向而朝向多層 印刷佈線板之内側的2層以上堆疊介層洞(stacked 成之介層洞所形成; via)所構 上述第2介層洞組由相對於絕緣層厚度方向而具有朝向 第1介層洞組之相反方向逐漸縮徑之推拔形狀的介層洞所 形成。 上述本發明中,絕緣層或絕緣基板的厚度可設定在5〇 μηι以下。 再者,本發明中,上述第丨介層洞組依與上述第2介層洞 組呈相對向的位置關係而積層,而形成多層堆疊介層洞之 構造。此外,亦可依相對於上述第2介層洞組,朝大致正 父於絕緣層或絕緣基板厚度方向的方向偏移之位置關係而 積層。 再者,形成上述第1介層洞組或上述第2介層洞組的各介 層洞,可依相互位於大致同一直線上的方式而積層。此 外,亦可依相互在大致正交於絕緣層或絕緣基板厚度方向 之方向偏離的位置關係而積層。 再者’構成上述第1介層洞組或第2介層洞組中任一介層 150406.doc 1345438 洞組的介層洞,位於上述絕緣基板上之假想正方格子的相 對向2個頂點處,而構成另一介層洞組的介層洞,位於上 述絕緣基板上之假想正方格子中,相對向的其他2個頂點 處。 再者,構成上述第1介層洞組或第2介層洞組中任一介層 洞組的介層洞,位於上述絕緣基板上之假想正方格子或三 角格子的各頂點處,而構成另一介層洞組的介層洞位於上 述絕緣基板上之假想正方格子或三角格子的中心處。
再者,構成上述第1介層洞組或第2介層洞組中任一介層 洞組的介層洞,集中配置於上述絕緣基板的既定區域,: 構成另m组的介層洞配置於絕緣基板中包圍上述既 定區域的周邊區域。 述各介層/同相對於其所形成的絕緣詹或絕緣基 板之表面’或相對於在該表面上所設置之導體電路的表 面,形成具有内角60〜90度之推拔的形狀。
再者’上述各介層洞利用在絕緣廣或絕緣基板中所形成 之開口内填充鍍膜而形成。 再者’構成上述第1介層洞組及第2介層洞組的介層洞, 可形成多層堆疊介層洞之構造。 珉第1介層洞組(其設直於檟層之中心的 絕緣層及其一表面側 (其設置於積層之中心二 層)、與第2介層洞組 % ^ . 、’、緣層及其另一表面側所積層之 、,邑緣層上)呈相對向而 置的夕層堆疊介層洞之構造,且 各介層洞組所屬介層: 'y成朝厚度方向逐漸縮徑的推拔形 150406.doc 1345438 狀,即形成相對於絕緣層之表面或其表面上所設置之 電路的表面而呈推拔形狀,因此即使所積層之絕緣= 緣基板之厚度為⑽μηι以下的較薄層,仍可相對於來自 部所發生的外部應力(指掉落時所發生的衝擊力等),和, 絕緣層或絕緣基板發生翹曲之狀況。 制 、,ό果’因為可抑制外部 ...... /必"㈡叩邶剌等體電路發生! :或斷線等狀況,可獲得能減輕安裝基板的可靠度a 落性降低之程度的效果_
^言之’當承受外部應力而使絕緣層朝外㈣曲時,因 為多廣堆疊介層洞依進入絕緣層中的狀態而嵌合,因而絕 緣樹脂與構成多層堆疊介層洞的導體層不易出現剝落之狀 況。其結果’可減輕安裝基板的可靠度與耐掉落性降低之 程度。 再者,當承受外部應力而使絕緣層朝内側翹曲的情況, 多層堆疊介層洞發揮樁的功用,目而可抑制絕緣層發生麵 曲之狀況。因此,可縮小傳遞給絕緣層的外部應力,結 果,可減輕安裝基板的可靠度與耐掉落性降低之程度。 再者因為夕層堆豐介層洞形成於絕緣層内部,因而即 便對絕緣層㈣曲亦可發揮樁的功用,可使絕緣層不易出 ㈣曲之狀況。所以’因為不致損及基板的平坦性,因而 1 使在熱循環等條件τ純可靠度試驗,仍可使導體電路 (3介層洞在内)、絕緣層等不致過早發生龜裂等狀況,俾 不致降低安裝基板的可靠度。 特別當絕緣層或絕緣基板之厚度設定在1〇〇 μπι以下,並 150406.doc J) -10· 1345438 在如此絕緣層或絕緣基板中設置導體電路,謂該等多層 化而形成安裝基板時’可有助於抑制安裝基板發生魅曲: 狀況。 再者’絕緣層或絕緣基板厚度在5G㈣以下,亦有助於 在此種絕緣層上設置導體電路,並將該等多層化而形成安 裝基板的情況。推定可確保安裝基板的可靠度或耐 性。 再者,藉由使多層堆疊介層洞(第i介層洞組與第2介層
洞組)形成於相對向位置,可發揮對絕緣層朝外側方向與 内側方向等二方向防止翹曲之效果…當絕緣層因外部 應力而翹曲時,對於朝外側方向與内側方向的翹曲,因為 多層堆疊介層洞的存在’而不致降低對於外部應力的耐 性。結果,可減輕安裝基板的可靠度與耐掉落性降低之程 度0 再者,藉由將多層堆疊介層洞形成於相對向之位置,可 提高如此區域中的絕緣基板本身之剛性。所以,可降低安 裝基板本身之翹曲,在後續步驟(例如防焊劑形成步驟、 焊錫層形成步驟、電子零件等之安裝步驟等等)中可保 持安裝基板的平坦性致發生安裝零件脫落等不良狀 況。其結果,可減輕安裂基板的電_接性與可靠度明顯降 低之程度。 【實施方式】 將隔著絕緣層26而 ’由設置於從位於 本發明多層印刷佈線板的特徵在於: 積層的導體層間施以電耦接之介層洞2〇 150406.doc • 11 - 1345438 最罪外側2個絕緣層26中之一絕緣層26朝内側積層的至少j 層絕緣層26之介層洞20構成的第1介層洞組2〇a ,以及由設 置於從位於最靠外側2個絕緣層26中之另一絕緣層26朝内 側積層的至少1層絕緣層26之介層洞20構成的第2介層洞組 20B所構成;而構成上述第1介層洞組2〇A及第2介層洞組 20B的介層洞20 ’形成朝絕緣層26厚度方向逐漸縮徑的形 狀’且上述絕緣層26之厚度係100 μηι以下。 換言之’多層印刷佈線板的特徵在於:在導體層與絕緣 層26交互積層而構成為積層體的多層印刷佈線板中,設置 於從位於最靠外側2個絕緣層26令之一絕緣層26朝内側積 層的至少1層絕緣層26之介層洞20(第1介層洞組2〇Α),以 及設置於從位於最靠外側2個絕緣層26中另一絕緣層26朝 内側積層的至少1層絕緣層26之介層洞2〇(第2介層洞組 20Β)’構成相對向位置的多層堆疊介層洞,而構成該多層 堆疊;I層/同的介詹洞2 0,相對於絕緣層2 6之表面或其表面 上所設置之導體電路的表面形成推拔形狀,且各絕緣基板 之厚度係在10 0 μηι以下。 本發明中所使用的絕緣層26或絕緣基板,可選擇自例如 玻璃纖維布環氧樹脂(Epoxy Resin)基材、酚樹脂(phen〇1 Resin)基材、玻璃纖維布雙馬來醯亞胺三4樹脂 (Bismaleimide Triazine Resin)基材、玻璃纖維布聚苯謎樹 脂(Poly Phenylene Ether Resin)基材、醯胺(Amide)不織布 _ %氧樹脂基材、醯胺不織布_聚醯亞胺樹脂(p〇lyimide Resin)基材等之中的硬質積層基材。由此種絕緣樹脂所構 150406.doc 1345438 · 成之基板的厚度最好在100 μυ!以下。此外,由絕緣樹脂所 : 構成之基板的厚度亦可設定在5 0 μιη以下。 以在此種絕緣層26或絕緣基板之單面或雙面上形成有導 體電路的電路基板為積層之中心,並在該電路基板表面上 交互積層有絕緣層26與導體層,依此可獲得多層化的印刷 佈線板(安裝基板)。此外’藉由將此種安裝基板的所有絕 緣層26或絕緣基板之厚度設定在丨〇〇 μϊη以下,可將多層化 的安裝基板本身之厚度變為較薄。 • 再者,本發明中’絕緣基板中所設置之導體電路、以及 分別構成第1及第2介層洞組20Α、20Β的介層洞20(多層堆 疊介層洞),最好均藉由鍍膜處理而形成。因為分別構成 第1及第2介層洞組20Α、2〇Β的介層洞2〇,以及分別接觸 於該介層洞20上面與下面的導體電路間之耦接部分,若藉 由相同鍍膜處理的鍍膜而形成,較不易剝落,即使從側面 承受外部應力仍不致偏移,且較不易發生龜裂等狀況。 形成上述介層洞20時所使用的鍍膜,最好利用電解電鍍 •或無電解鍍膜處理形成’而所使用的金屬可為銅、錦二 鐵、鈷等金屬單體,亦可為以該等金屬為主的合金。 本發明的多層堆疊介層洞如⑸所示’形成朝向形成介 層洞的絕緣層26之厚度方向呈逐漸縮經的形狀,或形成相 對於絕緣基板之表面或該表面上所設置之導體電路的表面 呈推拔形狀的形狀,或具有從所積層之絕緣基板的内側朝 外側·而下緣逐漸擴大的推拔形狀。 例如代表性而言’最好形成上面之面積大於底面之面積 150406.doc 13 1345438 的略圓錐梯形,最好朝絕緣基板之厚度方向的截面形狀 (略梯形)之推拔内角在6〇〜90度範圍内。 因為推拔角度在90度以上,將抵銷多層堆疊介層洞的錨 釘效果。即,當承受外部應力的基板朝外側翹曲時,多層 堆疊介層洞不易嵌合絕緣層26或絕緣基板,導致絕緣樹脂 與導體層剝落,結果將造成絕緣基板的可靠度與耐掉落性 降低。反之,若小於60度,將降低抑制多層堆疊介層洞翹 曲的程度。即,當承受外部應力的基板朝内側翹曲時將 降低作為樁的功用,亦即無法抑制翹曲。所以,導致降低 絕緣基板的可靠度與耐掉落性。 上述多層堆疊介層洞的底面側之介層洞直徑(以下稱 「介層洞底徑」)至少為直徑10 μιη即可。因為介層洞藉由 鍍膜處理而形成,而在形成該電鍍膜時,介層洞底徑至少 需要10 μιη左右❶藉此可電耦接於上層導體層(上層導體電 路及介層洞)與下層導體電路之間。 本發明的多層堆疊介層洞之較靠外側的介層洞2〇(上層 介層洞20)底面,與較靠内側的介層洞2〇(下層介層洞2〇)底 面,最好形成重疊在同一位置處。即,如圖2Α〜2Β所示, 分別構成第1介層洞組20Α或第2介層洞組2〇Β的複數介層 洞20,可形成各介層洞20大致位於同一直線上的狀態。 再者,只要上層介層洞20之底面與下層介層洞2〇之底面 的其中一部分相重疊,即可利用形成推拔形狀而達成使可 靠度與耐掉落性不易降低的功能,因此對於分別構成第1 介層洞組20Α或第2介層洞組20Β的複數介層洞2〇,使各介 150406.doc •14- 1345438 層洞20間相互位於朝大致正交於絕緣層26厚度的方向偏離 之位置處,且使該等介層洞20之底面在絕緣基板厚度方向 上至少部分相重疊的位置處而積層。 例如圖3A〜3B所示,可將分別構成第丨介層洞組2〇A或第 2介層洞組20B的複數介層洞20,積層於相互偏離約介層洞 20徑之1/2的位置。此外,如圖3C〜3D所示,亦可將分別 構成第1介層洞組20A或第2介層洞組20B的複數介層洞 2〇 ’積層於大致相互偏離介層洞2〇徑的位置。
賦予此種推拔形狀所產生的功能,即使使用為普通印刷 佈線板時仍可充分發揮效果 再者,本發明中,構成多層堆疊介層洞的第1介層洞組 2〇A或第2介層洞組2〇B,最好至少設置2層以上的絕緣基 板’且藉由積層設置於該等絕緣基板中的介層洞2〇㈣ 成。即,可積層3層、4層、或以上的介層洞2〇,而構成第 1 "層洞組20A或第2介層洞組20B。
各個堆疊介層洞,即第1介層洞組2〇a及第2介層洞組 2〇B,可為相同積層數(例如第丨介層洞組2〇a: 3層、第2八 =組2: ?層)’亦可為不同積層數(例如第1介層洞I 多声堆二^ 2介層洞組遍:3層)。基本上,藉由使構成 成㈣Γ 的第1介層洞組肅與第2介層洞纽咖形 成相對向之位置關係,便可達 可靠度明顯降低的效果。 裝基板的電耗接性與 ::明的多層堆疊介層洞可為電輕接的導體 未電耗接之導體層,即所謂虛設(Du_y)導體層。當多: 150406.doc •15· 1345438 堆疊介層洞由虛設導體層形成時,除虛設導體層以外的導 體層(指虚設導體層周邊所存在之導體層、或藉由相對向 之多層堆疊介層洞等而電耦接的導體層)之可靠度與耐掉 落性便不致降低,且可減少安裝基板發生翹曲之狀況,因 而可確保安裝基板的平坦性。 再者,本發明中,構成多層堆疊介層洞20的第1介層洞 組20A及第2介層洞組20B,最好如圖2A〜2B所示,在各 絕緣基板的導體電路所形成之區域内,配置於大致同一位 置(同一直線上)’或如圖3A〜3D所示,配置成保持相互偏 離之位置關係的狀態(分散狀態)。 例如於絕緣基板整體區域,使第!介層洞組2〇A及/或第2 介層洞組20B均等分散排列,藉此可提升對於因外部應力 所造成之翹曲的耐性》 再者,主要藉由在最容易受因外部應力所造成翹曲之影 響的絕緣基板中央部分處,集中排列第1介層洞組2〇A及/ 或第2介層洞組20B,可提升對於因外部應力所造成之翹曲 的耐性。 再者,亦可不排列於絕緣基板中央處,而主要在包圍絕 緣基板中央處的周邊部,排列第i介層洞組2〇A及或第2介 層洞組2GB。藉由此種排列可提升對於基板想曲的对性, 可確保安裝基板的平坦性’並具有對於外部應力的对性。 再者,亦可主要在絕緣基板中央部分處,將第丨介層洞 八A與第2介層洞組2〇b相對向而配置,並在周邊部將第 層洞組20A與第2介層洞組2〇b依相互偏離之狀態而配 150406.doc 1345438 置。 上述多層堆疊介層洞的平面配置模式,除上述模式之 外,尚有如:正方格子狀(參照圖5A~5C)、三角格子狀(參 照圖6)、一直線狀(參照圖7)等各種模式。 上述正方格子狀配置的情況,有如:依圖5A所示虛擬正 方矩陣狀的規則性,配置第i介層洞組2〇A與第2介層洞組 2〇B,或如圖5B所示假想矩陣狀,配置第1介層洞組加八, 並將第2介層洞組20B配置於該矩陣之中央處部分,或如圖 5 C所示父錯狀假想矩陣狀的規則性,配置第】介層洞組 20A與第2介層洞組2〇b等。 再者,上述三角格子狀配置的情況,有如:依圖6所示 虛擬三角形狀配置第1介層洞組20A,並將第2介層洞組 20B配置於三角形中心部分附近或重心處等。 再者,上述一直線狀配置的情況,例如至少將2個第j介 層洞级20A配置成圖7所示虛擬一直線狀,並在該直線中心 部分附近配置第2介層洞組20B等。 再者,亦可利用組合2種以上的該等模式而構成多層堆 疊介層洞。 再者’本發明多層堆疊介層洞的其他配置模式,例如 有’在未形成第1介層洞組2〇 a的區域中相對向而配置第2 介層洞組20B。例如將第i介層洞組2〇a於平面中配置成矩 陣狀’並將第2介層洞組20B在未形成第1介層洞組20A的 區域中配置成矩陣狀;或者,將第1介層洞組2〇A主要配置 於基板中央處,並將第2介層洞組20B配置於基板周邊處等 150406.doc •17- 1345438 模式(參照圖8A)。 另外’圖5〜圖8中,第1介層洞組2〇a以「〇」表示,而 第2介層洞組20B則以Γχ」表示,但亦可為此種配置的相 反配置《介層洞直徑的大小,第i介層洞組2〇Α與第2介層 洞組20Β可以均相同,亦可為互異之直徑。 以下,針對本發明的多層印刷佈線板之製造方法的一例 具體說明。 (1)當製造本發明的多層印刷佈線板之際,作為其構成 基本單位的電路基板,可使用在單面或雙面上貼附有鋼箔 之絕緣性基材作為起始材料。 该絕緣性基材可使用選擇自諸如玻璃纖維布環氧樹脂基 材、玻璃纖維布雙馬來醯亞胺三4.樹脂基材、玻璃纖維$ 聚苯醚樹脂基材、醯胺不織布_環氧樹脂基材、醯胺不織 布-聚醯亞胺樹脂基材中的硬質積層基材,特 維布環氧㈣基材為佳。 m 上述絕緣性基材之厚度最好在100 μη1以下,尤以30〜70 μηι範圍内為佳。因為若超過1〇〇 μηι的厚度,當施行多層 化之際,基板本身的厚度增加,有無法收容於框體中的顧 慮。 對於在上述電路基板上使用雷射而形成介層洞形成用開 2,例如有:利用雷射照射,同時對鋼猪與絕緣基材施以 穿孔的直接雷射法,以及對銅箔中屬於介層洞之銅箔部分 施以蝕刻而去除後,再利用雷射照射對絕緣基材施以穿孔 的保形法(conformal),本發明可使用其任一之方法。 150406.doc 1345438 貼附於上述絕緣性基材的銅箔之厚度最好為5〜2〇 。 因為當銅箔厚度小於5 0爪時,於使用如後述之雷射加工 而對絕緣性基材形成介層洞形成用開口之際,在對應於介 層洞位置的銅箱端面部分可能出現變形,因此頗難形成既 定形狀的導體電路。此外,亦頗難利用蝕刻形成線寬度細 微之導體電路圖案。另一方面,若銅箔厚度超過2〇 則頗難利用姓刻形成線寬度細微的導體電路圖案。 該銅箔亦可利用半蝕刻(half etching)調整其厚度。此情 兄下使用大於上述數值之厚度的銅箔,並將經姓刻後的 鋼箔厚度調整為如上述之範圍。 再者,使用雙面貼銅積層板作為電路基板時,亦可使銅 箔厚度在上述範圍内,但是雙面的厚度不同。藉此可在確 保強度之下’不致妨礙及後續步驟。 上述絕緣性基材及銅箔,特別最好使用以環氧樹脂含潤 玻璃纖維布而形成為B階段的預浸體,將其與銅箔積層, 並加熱壓貼而獲得的單面或雙面貼鋼積層板。 因為在銅箔經蝕刻後的製造步驟中,不致發生佈線圖案 與介層洞位置偏移之狀況,因此位置精度優越。 (2)其次,利用雷射加工在絕緣性基材上設置介層洞形 成用開口。 當使用單面貼鋼積層板形成電路基板時,以二氧化碳雷 射照射銅羯貼附側之相反側的絕緣性基材之表面,貫通絕 緣〖生基材,而形成到達銅箔(或導體電路圖案)的開口。 當使用雙面貼銅積層板形成電路基板時,以二氧化碳雷 150406.doc -19- 1345438 射照射銅簿貼附絕緣性基材之單側的表面,貫通銅羯與絕 緣性基材二者,而形成到達絕緣性基材另一面所貼附之鋼 /1 (或‘體電路圖案)的開口,或者,在貼附於絕緣性基材 的單側銅fg之表面上,利用㈣形成較介層洞徑略小直徑 的孔之後’再以该孔為照射標記並施以二氧化碳雷射照 射,貫通絕緣性基材,而形成到達絕緣性基材另一表面上 所貼附之銅箔(或導體電路圖案)的開口。 此種雷射加工利用脈衝振盪型二氧化碳雷射加工裝置而 貫細八加工條件,依使介層洞形成用開口側壁對絕緣性 基材之表面,形成60〜90度推拔之方式而決定。 例如藉由設定成脈衝能量〇 5〜1〇〇mJ、脈衝寬度 卜1〇卟3、脈衝間隔〇.5ms以上、發射數2〜ι〇範圍内,可= 整開口之側壁的推拔角度。 並且,在上述加工條件下所形成之介層洞形成用開口的 口徑最好為50〜250 μιηβ因為在該範圍内可確實形成推 拔,且可達成佈線的高密度化。 (3)施行去膠渣處理,去除殘留於上述(2)步驟所形成之 開口的側壁及底壁上的樹脂殘渣。 該去膠潰處理可利用諸如:酸或氧化劑(例如鉻酸、過 錳酸)藥液處理等濕式處理;或者氧電漿放電處理 '電暈 放電處S、紫外線雷射處理或準分子雷射處理等乾式處理 而實施。 對於該等去膠渣處理方法,可配合絕緣基材種類 度、介層洞開口徑、雷射照射條件等,考慮預想的膠 、厚 渣殘 150406.doc _20_ 1345438 留量而選擇任一方法。 (4)其次,對於去膠渣處理過的基板銅箔面,施行以銅 洎為電鍍引線的電解鍍銅處理,形成在開口内完全填充電 解鍍銅的介層洞(填充洞)。 另外,依情況,經電解鍍銅處理後,亦可將在基板介層 ’同開口上端隆起的電解鍍銅,利用砂帶研磨、抛光研磨、 钱刻等去除而使之平坦化。 再者,亦可在實施無電解鑛膜處理後,再施行電解鑛鋼
處理。此情況下,無電解鍍膜亦可使用諸如銅、鎳、銀等 金屬。 (5)其次,在上述(4)中,於基板上所形成的電解鍍銅膜 上形成#刻光阻層。㈣光阻層可採取諸如塗佈光阻液、 或貼附預先形成薄料任—方法㈣成。在該光阻層上載 置預先描繪有電路的遮罩,經曝光、顯影處理而形成钕刻 光阻層’再對未形成蝕刻光阻之部分的金屬層施以蝕刻, 形成包含有導體電路與獨立點的導體電路之圖案。
該姓刻液最好從硫酸過氧化氫、過硫酸鹽、氯化亞 銅、氯化亞鐵的水溶液中,至少選擇丨種的水溶液。 在钱刻上述銅羯及電解鍍銅膜而形成導體電路前亦可施 加前處理’預先姓刻電解鑛銅膜之表面的整面而調整厚 度’以較易於形成精細圖案。 ,最好其内徑大致等 之直徑,並將獨立點 作為導體電路其中一部分的獨立點 於介層洞之口徑,或外徑大於介層洞 因為藉由將獨立點之直 之直么形成於75〜350 μηι之範圍 150406-doc •21- } 1345438 徑設定在上述範圍内,即使介層洞位置出現偏離狀況,仍 可發揮多層堆疊介層洞的功用。 以依上述(1)〜(5)步驟所製得之電路基板為積層之中心, 並在其單面或雙面上積層有絕緣樹脂層與銅箔。藉此可形 成多出1層或2層絕緣樹脂層的多層化基板。 並且,如同上述的相同步驟,在經積層化的絕緣 樹脂層上形成介層洞及導體電路,可更進一步積層絕緣樹 脂層與銅箔,藉由重複上述(2)〜(5)相同的步驟,可獲得更 加多層化的印刷佈線板。 前述方法藉由逐次積層之方式施行絕緣樹脂層的積層, 而使絕緣樹脂層多層化,但是視需要,絕緣樹脂層的積 層,亦可積層2層以上之具有一層絕緣樹脂層的電路基 板,並統籌於一次施行加熱壓接而形成多層印刷佈線板。 在藉由如此步驟所形成的多層印刷佈線板中,形成於所 積層的各電路基板或各絕緣樹脂層上之介層洞,賦予該介 層洞的電路基板表面或絕緣樹脂層表面内角6〇〜9〇度之推 拔。所以’在成為積層之中心的電路基板之至少丨層絕緣 樹脂層中’所形成之介層洞構成第1介層洞組,並配置成 與構成第1介層洞組的絕緣樹脂層呈相對向之狀態;而形 成於所積層之至少1層其他絕緣樹脂層中的介層洞構成第2 "層洞組。該等第1介層洞組及第2介層洞組構成多層堆最 介層洞,而各介層洞組賦予相對於形成介層洞的絕緣樹脂 層表面内角60〜90度的推拔。 (6)其次,在最外側的電路基板表面上分別形成防焊劑 150406.doc •22· 1345438 :。此情況下’電路基板外表面整體塗佈有防焊劑組成 ’將該塗膜乾燥後,再於該塗膜上载置著經財焊錫焊
塾開口部的光罩簿膜,廿名! 这I 旱/専膜,亚利用曝光、顯影處理,分別形 使位於導體電路之介層洞 以,同正上方料電性焊塾部分裸露出 之焊錫焊墊開口。此愔q 丁 f -Γ 月况下亦可貼附防焊劑層乾膜,並 利用曝光•顯影或雷射而形成開口。
在未形成有光罩的部分裸露出之焊錫焊塾上,形 金:财蝕層。此時’錦層之厚度最好為Η叫,金層之厚 度最好為0.0卜(Μ μηι。除該等金屬以外,亦可形成錦^ 金、金(單層)、銀(單層)等。 在上述财蝕層形成之後’將遮罩層剝離。藉此成為形成 財姓層的焊料塾與未形成韻心料料混合存在 的印刷佈線板。 σ
⑺對於依上述⑹步驟所獲得之防焊劑開口朝介層洞正 上方裸露㈣焊錫焊㈣分,供應焊錫體,藉由該焊錫體 的熔融/固化而形成焊錫凸塊,或者’將導電性焊球或導 電性針腳’使用導電性接合劑或焊錫層而接合於焊㈣ 上’以形成多層電路基板。 上返焊錫H與焊錫層的供應^法,可制料轉寫法或 印刷法® 其中焊錫轉寫法係、藉由在預浸體上貼合焊锡箱並使 該焊錫箱蝕刻成僅殘留相當於開口部分的地方,而形成焊 錫圖案作為焊錫載體薄膜,再將該焊锡載體薄膜於在美板 的防焊劑開口部分處塗佈助焊劑之後,積層為焊錫圖i接 150406.doc -23· ] 1345438 觸於焊墊的狀態 並對其加熱而轉寫的方法。 另-方面,印刷法係將在相當於谭墊之部位設有開 P刷遮罩(金屬遮罩)載置於基板上,印刷以焊錫膏並加: 處理的方法。形成此種焊錫凸塊的焊錫可使:
Sn/Ag焊錫、Sn/In焊錫、 涛如. 吁物M/Zn谇錫、Sn/Bi焊錫等,該 的融點最好較低於_在所積層之各電路基板間電^ 凸塊融點。 电『生 (實施例1) ⑴首先,製作構成多層印刷佈線板之—個單位的電路 基板。該電路基板於所積層的複數絕緣層巾,作為積層之 中心的基板’將以環氧樹脂含潤於玻璃纖維布中而形成之 BP皆段的預浸體與㈣進行積層,並經加熱壓貼而獲得雙 面貼銅積層板10,以其為起始材料(參照圖9Α)β 上述絕緣性基材12之厚度係60 μιη,鋼箔14之厚度係12 pm。該積層板銅箔亦可使用較厚於12 0111者,再施以蝕刻 處理將鋼箔厚度調整為12 μιη。 (2)對具銅羯14的雙面電路基板1〇施以二氧化碳雷射照 射,貫通銅殆14及絕緣性基材12,形成到達背面銅箔的介 層洞形成用開口 16,然後於經雷射加工所形成的開口内, 以過錳酸之藥液處理施行去膠渣處理(參照圖9Β)。 另外,在本實施例中,在形成介層洞形成用開口 16時, 使用日立VIΑ公司製之向尖峰短脈衝振盪型二氧化碳雷射 加工機’對於貼附有厚度12 μιη之銅箔而厚度為6〇 μιη之玻 璃纖維布環氧樹脂基材,依以下加工條件在銅箔上直接照 150406.doc •24· 1345438 . 射雷射束,以100孔/秒的速度形成75μιηψ開口 16。 依此種條件所形成的開口 i 6,形成開口之内壁對絕緣性 基材12之表面具有65度推拔角度(内角)的略圓錐梯形。 (雷射加工條件) 脈衝能量 脈衝寬度 脈衝間隔 發射數: 振盪頻率
0.5—10〇mJ 1〜100ps 0.5 ms以上 2
2000〜3000Hz (3)在完成去膠渣處理後’對設置有介層洞形成用開口 16之側的銅||14表面上,以㈣作為電㈣線,依以下條 件施行電解鍍鋼處理,形成電解鍍鋼膜(參照圖吒)。 [電解電鍍液] 2.24mol/l 〇.26mol/l 1 〇.〇ml/l 1 〇.〇ml/l 1 A/dm2 65分 硫酸: 硫酸銅: 添加劑A(反應促進劑): 添加劑B(反應抑制劑): [電解電鍍條件] 電流密度: 時間:
C 溫度 利用添加劑A促進在介層涧裉 】开/成用開口内之電解鐘銅 的形成’相反地,利用添加劑 W «抑制主要附著於銅箔部 之電解鍍銅膜的形成β Λ卜冰,# 成料,於電解錄銅完全填充於介 150406.doc •25·
DO 洞形成用開口内,而與銅箔 時,因為附著有添加劑B,因 解鍍銅膜之形成。 14形成大致相同高度之程度 而如同鋼箔部分般地抑制電 、藉此於開口16内填充電解鑛銅而形成介層洞20,該介層 洞20之表面與銅箔面形成為大致相同高度。 再者,亦可藉由對銅14及由電解鍵銅膜所構成之導體 層施行#刻,而调整厚度。視需要,亦可利用砂帶研磨及 拋光研磨等物理方法調整導體層之厚度。 (4)對依上述(3)步驟所獲得之基板的雙面,在銅箔“與 由電,鍍銅膜所構成之導體層上,形成由感光性乾膜所構 成之厚度15〜20 μηι的光阻。在該光阻上載置描繪有包含介 層洞之獨立點)的導體電路之遮罩,施以曝光·顯影處 理,而形成蝕刻光阻層22(參照圖9D)。然後,對於由未形 成蝕刻光阻之部份裸露出的銅箔14及電解鍍銅膜,使用由 過氧化氫水/硫酸所構成之蝕刻液,施行蝕刻處理而溶 解、去除。 (5)然後,使用鹼液剝離蝕刻光阻層22,形成包含有介 層/同獨立點的導體電路圖案24。藉此,形成電耗接於基板 表面與背面之導體電路間的介層洞2〇,可獲得使該介層洞 2〇與導體電路24的銅箔部分平坦化之電路基板(參照圖 9E) 〇 (6)在經由上述(1)〜(5)步驟所獲得之電路基板的表面及 背面,重疊有含潤環氧樹脂於玻璃纖維布而形成B階段的 厚度60 μηι之預浸體、與厚度12 μηι之銅箔,再將該等於溫 150406.doc •26· 1345438 度.80〜250t、壓力:1·〇〜5·〇 kgf/cm2的壓貼條件下施行 加熱壓貼’以在電路基板上積層厚度6〇 μιη之樹脂絕緣層 26、及厚度丨2 導體層28(參照圖1〇Α)。 (7)其次,大致如同上述(2)步驟,依照下述加工條件, 對基板雙面施行二氧化碳雷射照射,依i 〇〇孔/秒的速度形 成貝通樹脂絕緣層26及導體層28,並到達下層導體電路24 的65 μιηψ之介層洞形成用開口 3〇,然後,對利用雷射加工
所形成的開口内,利用過錳酸的藥液處理而施行去膠渣處 理(參照圖10Β)。 另外’依此種條件所形成開口 3〇,其開口内壁對樹脂絕 緣層26之表面具有65度推拔角度(内角)的略圓錐梯形。 (雷射加工條件) 脈衝能量: 脈衝寬度: 脈衝間隔: 發射數: 0-5-100 mj 1〜100 ps 〇·5 ms以上 2
振盪頻率: 2000〜3〇〇〇 Hz (8)大致如同上述步驟,對完成去膠渣處理後的介層 洞形成用開口側之導體層28,依下述條件施行電解鍍銅處 理,形成電解鍍銅膜32(參照圖i〇c)。 [電解電鍍液] 2.24 mol/1 0.26 mol/1 10.0 ml/1 硫酸: 硫酸銅: 添加劑A(反應促進劑): 150406.doc -27- [S ] 丄345438
添加劑Β(反應抑制劑): 10.0 ml/1 [電解電鍍條件] 電流密度: lA/dm2 時間: 65分 溫度 · 22±2〇C 藉此形成在開口 30内填充有電解鍍銅32的介層洞34,該 介層洞34表面與銅箔面形成為大致相同高度。 (9) 大致如同上述(4)步驟,在依上述(8)所獲得之電解鍍 銅上’形成由感光性乾膜所構成而厚度為15〜20 μπι之光 阻。在該光阻上載置描繪有導體電路及介層洞34之獨立點 等的遮罩,並利用照相機拍攝第二定位標記而施行對基板 之對位,施以曝光•顯影處理而形成蝕刻光阻層36(參照 圖10D)。 然後,對未形成光阻之部份,使用由過氧化氫水/硫酸 所構成之蝕刻液施行蝕刻處理,將相當於未形成光阻之部 份的鍍銅膜及銅箔去除。 (10) 其次,利用鹼液將蝕刻光阻層36剝離,形成包含有 介層洞34及獨立點的導體電路38。藉此獲得使基板表背面 相耦接的介層洞34與構成導體電路38的鋼羯部分平坦化的 電路基板(參照圖10Ε)。 再者,藉由重複上述(6)〜⑽步驟,再形⑴層樹脂絕緣 層40,再於該樹脂絕緣層4〇中所設置之開口内填充電解鍍 銅而形成介層洞42,並且形成包含有介層洞獨立點的㈣ 電路圖案44。藉此可獲得對雙面電路基板10之雙面分別形 150406.doc 1345438 成有2層絕緣層及導體電路的多層化印刷佈線板(參照圖 11) 〇 換言之,形成絕緣層數為5層、導體電路數為6層的多層 印刷佈線板,在雙面電路基板及其上方所積層之2層絕緣 層中所形成的介層洞,構成相對於絕緣層之表面呈65度推 拔的圓錐梯形第1介層洞組,而積層在雙面電路基板下方 的2層絕緣層中所形成之介層洞,亦構成相對於絕緣層之 表面呈65度推拔的圓錐梯形第2介層洞組,該等介層洞組 呈相對向而配置,且大致積層於同一直線上。 (11) 在依上述(10)所獲得之基板中,位於最外側的2個絕 緣層表面上形成防焊劑層46。 首先,將厚度20〜30 μ„ι之薄膜化的防焊劑,貼附於形成 有導體電路38的絕緣層之表面上。接著,施行7〇它下2〇分 鐘以及100t下30分鐘的乾燥處理,然後將利用鉻層描繪 出防焊劑開口部之圓形圖案(遮罩圖案)且厚度5贿的納鈣 玻璃(Soda-lime Glass)基板,使形成有鉻層之一側密接於 防焊劑層46,並以1000 mJ/cm2之紫外線曝光,而施行 DMTG顯影處理。 然後,依小時、15〇。〇下3小時的條件施行加熱 處理’形成具有對應於焊塾部分之開σ48(開口徑· _ 且厚度20 μιη的防焊劑層46(參照圖丨2八)。 在多層&刷佈線板靠最外側的絕緣層表面±,形成防焊 劑層46之前,視需要亦可設置粗化層。 (12) 其次,將形成防焊劑層牝的基板,在由氯化鎳π 150406.doc -29- 1345438 g/1、次磷酸鈉10 g/l、及檸檬酸鈉10 g/l所構成之pH=5的 無電解鑛録液中浸潰20分鐘’在從開口部48裸露出的導體 電路38之表面上形成厚度5μπι的鍍鎳層。 然後’將該基板在由氰化金鉀2 gd、氯化銨75 g/1、擰 樣@九納5 0 g/i、及次填酸鈉丨〇 g/1所構成之無電解鍵金液 中’依93°C之條件浸潰23秒鐘,在鍍鎳層上形成厚度〇〇3 μιη的錢金層’而形成被覆有由鍍鎳層與鍍金層所構成之 金屬層所的導體焊墊5〇。 (13)然後,在防焊劑層46上載置金屬遮罩’並印刷由融 點Τ2約183°C的Sn/Pb焊錫或Sn/Ag/Cu所構成焊錫膏,在將 金屬遮罩拆除後,於1 83。(:下施行迴焊,而獲得在從開口 48裸露出的導體焊墊5〇上形成有焊錫層52的多層印刷佈線 板(參照圖12B)。 其次’藉由在未形成焊錫層52的區域中主要安裝電容 器、電阻等電子零件’並在形成有焊錫層52的區域中安裝 數字鍵盤等外接端子,而製成多層印刷佈線板。 (實施例2) 除將形成於分別積層在上述雙面電路基板之表面及背面 上的絕緣層中,且構成第1介層洞組及第2介層洞組的各介 層洞’如圖3A所示,形成相互偏離約介層洞徑之ι/2距離 的位置之外,其餘均大致如同實施例i般的製造多層印刷 佈線板。 (貫施例3) 除將形成於分別積層在上述雙面電路基板及其上方的絕 150406.doc ⑤ •30· 1345438 緣層中之第1介層洞組,以及形成於積層在雙面電路基板 下方的絕緣層中之第2介層洞組的各介層洞,如圖3B所 示,形成於相互偏離大致介層洞徑的位置之外,其餘均大 致如同實施例1般的製造多層印刷佈線板。 (實施例4) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數4 層、導體電路數5層的多層印刷佈線板之外,其餘均大致 如同實施例1般的製造多層印刷佈線板。 (實施例5) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數4 層、導體電路數5層的多層印刷佈線板之外,其餘均大致 如同實施例2般的製造多層印刷佈線板。 (實施例6) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數4 層、導體電路數5層的多層印刷佈線板之外,其餘均大致 如同實施例3般的製造多層印刷佈線板。 (實施例7) 除將形成於積層在上述雙面電路基板及其上方之絕緣層 中的第1介層洞組,如圖4所示,相對於形成於積層在雙^ 電路基板下方之絕緣層中的第2介層洞組,依相互朝:平 方向偏離大致介層洞徑的位置關係施行積層之外,其餘均 150406.doc 1345438 大致如同實施例1般的製造多層印刷佈線板。 (實施例8) 除在上述雙面電路基板之上方積層有2層絕緣層,並在 雙面電路基板之下方積層有1層絕緣層,而形成絕緣層數4 層、導體電路數5層的多層印刷佈線板之外,其餘均大致 如同實施例7般的製造多層印刷佈線板。 (實施例9) 除使形成上述第1介層洞組的介層洞,如圖5Β所示,位 於絕緣基板上的假想正方格子(格子間隔:mm)之各頂 點處’並使形成另一介層洞組的介層洞位於上述假想正方 格子之中心的方式積層之外,其餘均大致如同實施例4般 的製造多層印刷佈線板。 (實施例10) 除依使形成上述第i介層洞組的介層洞,如圖6所示,位 於上述絕緣基板上的假想三角格子(格子間隔:2〇瓜岣之 各頂點處,iu吏形成第2介層洞組的介層、洞位於上述假想 三角格子之巾心、處的方式積層之外,其餘均大致如同實施 例4般的製造多層印刷佈線板。 (實施例11) 除使構成上述第丄介層洞組的介層洞,如圖8a所示,位 於上述絕緣基板大致中央處,並集中配置_ 之區域内,並且使構成第2介層洞㈣介層洞,配置於包 圍上述中央處的周邊區域(在4〇 mmMG贿的中央區域之 外側’且7。mm區域之内側)之外’其餘均大致如 150406.doc ⑤ •32- 1345438 · 同實施例4般的製造多層印刷佈線板。 , (比較例1) 雖形成構成第1介層洞組的介層洞,但並未形成第2介層 洞組。其餘均大致如同實施例1般的製造多層印刷佈線 板。 \ (比較例2) •未形成構成第1介層洞組及第2介層洞組的介層洞。其餘 均大致如同實施例1般的製造多層印刷佈線板。 Φ 對於依照如上述實施例1〜11及比較例1〜2所製得之多層 印刷佈線板,施行A項目評估試驗,將各自所製得之多層 印刷佈線板收納於電子機器的框體中之後,並施行B項目 及C項目的評估試驗。該等評估試驗的結果,如表1所示。 Α·基板負荷試驗 從基板一端被固定的水平狀態,將未固定之另一端上舉 約3 cm而使基板翹曲後’再回復成水平狀態的步驟,重複 實施30次。然後,施行對應於多層介層洞之特定電路的導 ® 通試驗,為確認開路(導體電路斷線)狀態,測量電阻值變 化量’並計算出電阻變化率,結果如表1所示。 另外’電阻變化率=((基板負荷試驗後的電阻值-基板負 荷試驗前的電阻值)/基板負荷試驗前的電阻值) B.可靠度試驗 對於依照上述實施例丨〜丨丨及比較例U所製得之多層印 刷佈線板,施行導通測試,分別隨機取出10個良品。然 後,在熱循環條件下(將_55^:/3分<^[:>130。(:/3分當作1循 150406.doc -33- [S3 1345438 環),分別施行直到循環數為1000次、2000次、3000次為 止,且分別於每隔1000次,自然放置2小時後,再施行導 通試驗,為確認有無出現導體電路斷線之狀況,將耦接電 阻之變化量超過10%((熱循環後的耦接電阻值-初期值的耦 接電阻值)/初期值的耦接電阻值)者視為「不良」,並將該 視為不良之數量記於表1中。 _ C.落下試驗 - 在將安裝液晶顯示部朝下的狀態下,將收納有基板的框 體從lm高度處自然落下。實施50次、100次、150次之掉 φ 洛,而確認導體電路之導通狀態。 另外,當耦接電阻值之變化量在5%以内的情況,記為 〇(佳),當耦接電阻值之變化量在10%以内的情況,記為 △(中等),當耦接電阻值之變化量超過10°/。的情況,記為 χ(不佳)。 (表1)
負荷試驗 可靠度試驗 落下試驗 電阻變化率 1000次 2000次 3000次 50次 100次 150次 實施例1 3% 0 1 3 〇 〇 〇 實施例2 5% 0 1 4 〇 〇 Δ 實施例3 5% 0 2 3 〇 〇 △ 實施例4 4% 0 2 4 〇 〇 〇 實施例5 3% 0 1 4 〇 〇 〇 實施例6 4% 0 2 3 〇 〇 〇 實施例7 5% 1 3 4 〇 〇 Δ 實施例8 4% 0 1 3 〇 〇 〇 實施例9 3% 0 2 4 〇 〇 Δ 實施例10 3% 0 1 3 〇 〇 〇 實施例11 4% 0 2 4 〇 〇 △ 比較例1 9% 1 4 6 〇 Δ X 比較例2 11% 1 6 9 Δ X X 150406.doc • 34· ⑤ 1345438 (參考例) 以評估項目A的結果數據為基礎,分別製作出構成第1介 層洞組與第2介層洞組的介層洞推拔角度(指相對於導體電 路表面的内角)為55度、60度、7〇度、75度、8〇度、85 又90度及95度’合计8種不同基板,並施行模擬。對該 等基板依&、如同各貫施例與比較例中之評估項目A的基板 負荷試驗施行5〇次,而施行純電阻之變化量的模擬,電 阻之變化率的結果,如表2所示。 (表2) 電阻變化率· ~~ 55Ϊ 7.42% 60度 4.89% " ~~ 70度 4.78% '~~ 度 4.65% ~-- 80度 4.58% -- 85Ϊ 4.76% - 90S S.89% 95^ ~~ 6^98% ~~~~----- (產業上之可利用性) 如上述所說明,m U為可抑制掉落時的衝擊力等外部應 力,可抑制絕緣層鈕ώ ^ 曰趨曲之狀況,因而可提供能防止導體電 路出現龜裂或斷線蓉此,〇 瓦寺狀况,且可減輕安裝基板的可靠度與 而才掉落性降低之程声沾夕 亨度的多層印刷佈線板。 【圖式簡單說明】 圖1為本發明之客思^ 夕看印刷佈線板的介層洞推拔形狀說明 概略圖。 圖2A為本發明之客s 夂夕層印刷佈線板的多層堆疊介層洞的一 150406.doc -35- 1345438 基本形態之概略圖,圖2B為具有該多層堆疊介層洞的基板 截面之SEM照片。 圖3 A為多層堆疊介層洞之變化例的概略圖’圖3B為該 基板截面之SEM照片,圖3C為多層堆疊介層洞另一變化例 概略圖,圖3D為該基板截面SEM照片。 圖4為本發明之多層印刷佈線板的多層堆疊介層洞之另 一基本形態的概略圖。 圖5A、5B、5C為構成多層堆疊介層洞,其介層洞平面 配置模式例之概略圖。 圖6為構成多層堆疊介層洞的介層洞平面配置模另一例 (三角格子狀排列)之概略圖。 圖7為構成多層堆疊介層洞的介層洞平面配置模式再另 一例(直線狀排列)之概略圖。 圖8A、8B為構成多層堆疊介層洞的介層洞平面配置模 式再另一例(集中排列、分散排列)之概略圖。 圖9A、9B、9C、9D、9E為製造本發明的實施例丨之多層 印刷佈線板的步驟之一部分的圖。 圖10A、10B、IOC、10D、10E為製造本發明實施例 多層印刷佈線板的步驟之一部分的圖。 圖11為製造本發明實施例1之多層印刷佈線板的步驟之 一部分的圖。 圖12 A、12 B為製造本發明實施例1之多層印刷佈線板的 步驟之一部分的圖。 【主要元件符號說明】 150406.doc ⑤ -36- 1345438
10 雙面貼銅積層板 12 絕緣性基材 14 銅箱 16、30 介層洞形成用開口 20 ' 34 介層洞 20A 第1介層洞組 20B 第2介層洞組 22 ' 36 蝕刻光阻層 24 ' 44 導體電路圖案 26 ' 40 樹脂絕緣層(絕緣層) 28 導體層 32 電解鍍銅膜 38 導體電路 38A 導體電路(外層) 38B 導體電路(内層) 46 防焊劑層 48 開口 50 導體焊墊 52 焊錫層 θ 推拔角度 150406.doc -37-

Claims (1)

1345438 第 099128529 號專利申請案 (-- 中文申請專利範圍替換本(100年4月) (Γΰ 七、申請專利範圍: [----------------------- 1. 一種多層印刷佈線板,其係將絕緣層與導體層交互積 層’並經由設置於絕緣層中之介層洞(via hole)將導體層 彼此電性連接者;其特徵在於: 上述介層洞由第1介層洞組及第2介層洞組所構成;該 • 第1介層洞組由從位於最外侧的2個絕緣層中之一絕緣層 起朝著内側積層的至少1層絕緣層上所設置之介層洞所 構成’該第2介層洞組由從位於最外側的2個絕緣層中之 • 另一絕緣層起朝著内側積層的至少1層絕緣層上所設置 之介層洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,具有 向絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層 之厚度係100 μιη以下; 上述介層洞係在形成於上述絕緣層之開口内填充鑛敷 而成; ^ 上述第1介層洞組及第2介層洞組係形成於不同之絕緣 層。 2_ 一種多層印刷佈線板,其係將絕緣層與導體層交互積 層,並經由設置於絕緣層中之介層洞將導體層彼此電性 連接者;其特徵在於: 上述介層洞由第1介層洞組及第2介層洞組所構成;該 第1介層洞組由從位於最外側的2個絕緣層中之一絕緣層 起朝著内側積層的至少1層絕緣層上所設置之介層洞所 構成;該第2介層洞組由從位於最外側的2個絕緣層中之 150406-1000415.doc 1345438 另一絕緣層起朝著内側積層的至少丨層絕緣層上所設置 之介層洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,具有 向絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層 之厚度係10 Ο μιη以下; 上述介層洞係在形成於上述絕緣層之開口内填充鑛敷 而成; 上述第1介層洞組係以形成於多層佈線板之一方最表 面之絕緣層之介層洞為基點,朝向内層側積層有介層洞 者。 一種多層印刷佈線板,其係將絕緣層與導體層交互積 層,並經由設置於絕緣層中之介層洞將導體層彼此電性 連接者;其特徵在於: 上述介層洞由第1介層洞組及第2介層洞組所構成;該 第1介層洞組由從位於最外側的2個絕緣層中之一絕緣層 起朝著内側積層的至少1層絕緣層上所設置之介層洞所 構成;該第2介層洞組由從位於最外側的2個絕緣層中之 另一絕緣層起朝著内側積層的至少1層絕緣層上所設置 之介層洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,具有 向絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層 之厚度係100 μιη以下; 上述介層洞係在形成於上述絕緣層之開口内填充鑛敷 而成; 150406-1000415.doc 1345438 上述第1介層洞組及第2介層洞組係夾著一包含導體電 路之絕緣基板而形成。 4. 一種多層印刷佈線板,其係將絕緣層與導體層交互積 層’並經由設置於絕緣層中之介層洞將導體層彼此電性 連接者;其特徵在於: 上述介層洞由第1介層洞組及第2介層洞組所構成;該 第1介層洞組由從位於最外側的2個絕緣層中之一絕緣層 起朝著内側積層的至少1層絕緣層上所設置之介層洞所 構成;該第2介層洞組由從位於最外側的2個絕緣層中之 另一絕緣層起朝著内側積層的至少丨層絕緣層上所設置 之介層洞所構成; 構成上述第1介層洞組及第2介層洞組的介層洞,具有 向絕緣層厚度方向逐漸縮徑的推拔形狀,且上述絕緣層 之厚度係100 μιη以下; 上述介層洞係在形成於上述絕緣層開口内填充链敷而 成; 上述第1介層洞組係積層於積層時為中心之絕緣層之 側’上述苐2介層洞組係積層於積廣時為中心之上述 絕緣層之另一側。 5. 如請求項1〜4之任一多層印刷佈線板,其中設置於上述 絕緣層之介層洞係: 積層有下層介層洞及上層介層洞, 以相對於形成有介層洞之絕緣層之一方之表面或設置 於該表面上之導體電路而成為推拔狀之方式所形成, 150406-1000415.doc 積層在與絕緣層之厚度方向大致正交之方向上偏移後 之位置,且 積層於使該等介層洞之底面至少一部份重疊之位置。 6·如明求項j〜4之任一多層印刷佈線板,其中上述介層洞 係以無電解鍍膜或電解鍍膜形成。 月求項1〜4之任一多層印刷佈線板,其中包含於絕緣 性基材之一面或兩面上貼有銅箔之電路基板作為基本單 元; 貼於上述絕緣性基材之銅箔之厚度係5〜2〇 μΓη。 8. 如請求項之任一多層印刷佈線板,其中上述介層洞 形成用開口之口徑係50〜25〇 μηι。 9. 如請求項i〜4之任一多層印刷佈線板,其中上述介層洞 形成用開口之側壁及底壁係施加有去渣(desmear)處理。 1〇·如請求項1〜4之任一多層印刷佈線板,其中作為上述導 體層上之導體電路之一部份的焊盤(land)之外徑係大於 上述介層洞徑。 11. 如請求項1 〇之多層印刷佈線板,其中上述焊盤的外徑係 75〜3 50 〇 12. 如請求項1〜4之任一多層印刷佈線板’其中 構成上述第1介層洞組及第2介層洞組之介層洞係偏移 地積層;且 使構成上述第1介層洞組及第2介層洞組之各介層洞形 成於互相偏移了介層洞徑之1/2的距離之位置上。 150406-1000415.doc
TW099128529A 2005-07-07 2006-07-07 Multilayer printed wiring board TW201101955A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005199443 2005-07-07

Publications (2)

Publication Number Publication Date
TW201101955A TW201101955A (en) 2011-01-01
TWI345438B true TWI345438B (zh) 2011-07-11

Family

ID=37637236

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095124798A TW200718323A (en) 2005-07-07 2006-07-07 Multilayered printed wiring board
TW099128529A TW201101955A (en) 2005-07-07 2006-07-07 Multilayer printed wiring board

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095124798A TW200718323A (en) 2005-07-07 2006-07-07 Multilayered printed wiring board

Country Status (7)

Country Link
US (3) US7834273B2 (zh)
EP (4) EP2312922B1 (zh)
JP (2) JP5172340B2 (zh)
KR (1) KR100987619B1 (zh)
CN (2) CN101069458B (zh)
TW (2) TW200718323A (zh)
WO (1) WO2007007857A1 (zh)

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
JPWO2008053833A1 (ja) * 2006-11-03 2010-02-25 イビデン株式会社 多層プリント配線板
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US8250751B2 (en) * 2007-02-20 2012-08-28 Ddi Global Corp. Method of manufacturing a printed circuit board
US8877565B2 (en) * 2007-06-28 2014-11-04 Intel Corporation Method of forming a multilayer substrate core structure using sequential microvia laser drilling and substrate core structure formed according to the method
US8440916B2 (en) 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
JP2009200310A (ja) * 2008-02-22 2009-09-03 Fujikura Ltd 多層プリント配線板およびその製造方法
JP2009231596A (ja) * 2008-03-24 2009-10-08 Fujitsu Ltd 多層配線板、多層配線板ユニット、および電子機器
US8263878B2 (en) * 2008-03-25 2012-09-11 Ibiden Co., Ltd. Printed wiring board
JP5233637B2 (ja) * 2008-04-02 2013-07-10 日立金属株式会社 多層セラミック基板、及び電子部品
DE102008019127B4 (de) * 2008-04-16 2010-12-09 Epcos Ag Vielschichtbauelement
JP5176995B2 (ja) * 2008-05-14 2013-04-03 凸版印刷株式会社 半導体パッケージ用多層基板の製造方法
DE102008035102A1 (de) * 2008-07-28 2010-02-11 Epcos Ag Vielschichtbauelement
CN101686607B (zh) * 2008-09-22 2012-09-26 天津普林电路股份有限公司 可抑制翘曲的四层电路板
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
US8207453B2 (en) * 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US9230883B1 (en) 2010-01-20 2016-01-05 Amkor Technology, Inc. Trace stacking structure and method
US8528195B2 (en) * 2010-01-20 2013-09-10 Inventec Corporation Layout method for electronic components of double-sided surface mount circuit board
TW201127246A (en) 2010-01-22 2011-08-01 Ibiden Co Ltd Flex-rigid wiring board and method for manufacturing the same
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
CN102404935B (zh) * 2010-09-13 2014-07-02 巨擘科技股份有限公司 多层导通孔叠层结构
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8637968B2 (en) * 2010-12-02 2014-01-28 Tessera, Inc. Stacked microelectronic assembly having interposer connecting active chips
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8693203B2 (en) * 2011-01-14 2014-04-08 Harris Corporation Method of making an electronic device having a liquid crystal polymer solder mask laminated to an interconnect layer stack and related devices
KR20120124319A (ko) * 2011-05-03 2012-11-13 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
WO2013058351A1 (ja) * 2011-10-21 2013-04-25 株式会社村田製作所 多層配線基板、プローブカード及び多層配線基板の製造方法
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
CN103733736B (zh) 2012-01-31 2016-01-20 株式会社村田制作所 高频信号传输线路及电子设备
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
KR101332079B1 (ko) * 2012-03-29 2013-11-22 삼성전기주식회사 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US10096544B2 (en) * 2012-05-04 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor interconnect structure
CN103517583B (zh) * 2012-06-27 2016-09-28 富葵精密组件(深圳)有限公司 多层电路板及其制作方法
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
TWI618464B (zh) * 2012-11-09 2018-03-11 Furukawa Electric Co Ltd 增層多層基板之製造方法及增層多層基板
US9860985B1 (en) 2012-12-17 2018-01-02 Lockheed Martin Corporation System and method for improving isolation in high-density laminated printed circuit boards
TWI519221B (zh) * 2012-12-26 2016-01-21 南亞電路板股份有限公司 電路板及其製造方法
JP2014127623A (ja) 2012-12-27 2014-07-07 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP2014154800A (ja) * 2013-02-13 2014-08-25 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
CN103369827B (zh) * 2013-07-18 2017-05-17 上海华勤通讯技术有限公司 印制电路板
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
US9426900B2 (en) * 2013-11-13 2016-08-23 GlobalFoundries, Inc. Solder void reduction for component attachment to printed circuit boards
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
CN103956342A (zh) * 2014-04-30 2014-07-30 惠州市力道电子材料有限公司 内含固体金属导热填充物的高导热陶瓷基板及其制备工艺
KR102033317B1 (ko) * 2014-09-30 2019-11-08 가부시키가이샤 무라타 세이사쿠쇼 다층 기판
US10514134B2 (en) 2014-12-05 2019-12-24 Jiaxing Super Lighting Electric Appliance Co., Ltd LED tube lamp
JP2016219452A (ja) * 2015-05-14 2016-12-22 富士通株式会社 多層基板及び多層基板の製造方法
JP2017050391A (ja) * 2015-09-01 2017-03-09 株式会社デンソー 多層基板およびその製造方法
KR20170056391A (ko) * 2015-11-13 2017-05-23 삼성전기주식회사 프론트 엔드 모듈
JP2017123459A (ja) * 2016-01-08 2017-07-13 サムソン エレクトロ−メカニックス カンパニーリミテッド. プリント回路基板
US9820386B2 (en) * 2016-03-18 2017-11-14 Intel Corporation Plasma etching of solder resist openings
EP3435747A4 (en) * 2016-03-24 2019-11-27 Kyocera Corporation PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD THEREFOR
JP6613991B2 (ja) * 2016-03-30 2019-12-04 富士通株式会社 配線基板の製造方法
US10204889B2 (en) * 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
CN106507584A (zh) * 2016-11-30 2017-03-15 长沙牧泰莱电路技术有限公司 一种复合式电路板及其制作方法
KR102381266B1 (ko) * 2017-03-30 2022-03-30 삼성전기주식회사 인쇄회로기판
US10332832B2 (en) * 2017-08-07 2019-06-25 General Electric Company Method of manufacturing an electronics package using device-last or device-almost last placement
WO2019044425A1 (ja) * 2017-08-30 2019-03-07 株式会社村田製作所 多層基板及びアンテナモジュール
JP2019079902A (ja) 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP2019079901A (ja) 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP2019079899A (ja) 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP2019079900A (ja) 2017-10-24 2019-05-23 イビデン株式会社 プリント配線板
JP2019121771A (ja) 2018-01-11 2019-07-22 イビデン株式会社 プリント配線板
US10615109B2 (en) 2018-05-10 2020-04-07 Advanced Semiconductor Engineering, Inc. Substrate, semiconductor device package and method of manufacturing the same
EP3833165A4 (en) * 2018-07-31 2022-05-04 Kyocera Corporation CIRCUIT BOARD AND METHOD OF MAKING A CIRCUIT BOARD
US10950463B2 (en) * 2019-01-31 2021-03-16 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Manufacturing trapezoidal through-hole in component carrier material
DE102019108870A1 (de) * 2019-04-04 2020-10-08 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger mit verkleinerter Durchkontaktierung
CN112349676B (zh) 2019-08-06 2022-04-05 奥特斯奥地利科技与系统技术有限公司 半柔性的部件承载件及其制造方法
CN112351571B (zh) 2019-08-06 2022-08-16 奥特斯(中国)有限公司 半柔性部件承载件及其制造方法
JP2021044294A (ja) * 2019-09-06 2021-03-18 株式会社村田製作所 インダクタ部品
WO2021112499A1 (ko) * 2019-12-04 2021-06-10 엘지이노텍 주식회사 인쇄회로기판

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471631A (en) 1968-04-03 1969-10-07 Us Air Force Fabrication of microminiature multilayer circuit boards
JPH0375557A (ja) 1989-08-18 1991-03-29 Mitsubishi Electric Corp 超音波探触子
US5473120A (en) 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP3057924B2 (ja) 1992-09-22 2000-07-04 松下電器産業株式会社 両面プリント基板およびその製造方法
TW232712B (en) 1993-05-26 1994-10-21 Zaptech Corp Method for producing steel
EP0645950B1 (en) 1993-09-21 1998-09-02 Matsushita Electric Industrial Co., Ltd. Connecting member of a circuit substrate and method of manufacturing multilayer circuit substrates by using the same
CN1044762C (zh) 1993-09-22 1999-08-18 松下电器产业株式会社 印刷电路板及其制造方法
CA2137861A1 (en) * 1994-02-21 1995-08-22 Walter Schmidt Process for the production of structures
JPH08116174A (ja) * 1994-08-25 1996-05-07 Matsushita Electric Ind Co Ltd 回路形成基板およびその製造方法
JP3651027B2 (ja) 1994-08-29 2005-05-25 株式会社村田製作所 多層配線基板の製造方法
JP3290041B2 (ja) 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
JPH09293968A (ja) 1996-04-25 1997-11-11 Kyocera Corp 多層配線基板およびその製造方法
US6631558B2 (en) 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
JP3492467B2 (ja) 1996-06-20 2004-02-03 イビデン株式会社 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP4662391B2 (ja) 1997-12-29 2011-03-30 イビデン株式会社 多層プリント配線板
JP2000022337A (ja) 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
JP3067021B2 (ja) 1998-09-18 2000-07-17 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 両面配線基板の製造方法
JP3414653B2 (ja) 1998-10-28 2003-06-09 松下電器産業株式会社 多層基板の製造方法および多層基板
JP4040783B2 (ja) 1999-02-25 2008-01-30 日立ビアメカニクス株式会社 プリント基板のブラインドホール形成方法
EP1194022B1 (en) * 1999-06-02 2006-11-02 Ibiden Co., Ltd. Multilayer printed wiring board and method of manufacturing multilayer printed wiring board
JP3792447B2 (ja) 1999-08-31 2006-07-05 京セラ株式会社 配線基板およびその製造方法
JP2001077497A (ja) 1999-09-01 2001-03-23 Denso Corp プリント基板及びその製造方法
TW512653B (en) 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP4592891B2 (ja) * 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
JP4486196B2 (ja) 1999-12-08 2010-06-23 イビデン株式会社 多層プリント配線板用片面回路基板およびその製造方法
JP2002026522A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2002026521A (ja) 2000-07-07 2002-01-25 Mitsubishi Electric Corp 多層プリント配線板の製造方法
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
JP2002314245A (ja) 2001-04-11 2002-10-25 Ngk Insulators Ltd コア基板の製造方法及びその製造方法により製造されたコア基板、そのコア基板を用いた複層コア基板の製造方法及び多層積層基板の製造方法
JP4683758B2 (ja) * 2001-04-26 2011-05-18 京セラ株式会社 配線基板の製造方法
JP3941433B2 (ja) 2001-08-08 2007-07-04 株式会社豊田自動織機 ビアホールのスミア除去方法
JP3807312B2 (ja) 2002-01-18 2006-08-09 富士通株式会社 プリント基板とその製造方法
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP2003229666A (ja) 2002-02-04 2003-08-15 Ibiden Co Ltd 配線板の製造方法および配線板
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US7260890B2 (en) * 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004158521A (ja) * 2002-11-05 2004-06-03 Nec Toppan Circuit Solutions Inc 多層印刷配線板及びその製造方法並びに半導体装置
JP2004356618A (ja) 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
JP2004356219A (ja) * 2003-05-27 2004-12-16 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP2005026406A (ja) * 2003-07-01 2005-01-27 Matsushita Electric Ind Co Ltd コンデンサ電極保持配線基板およびその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
WO2005031862A1 (en) * 2003-09-26 2005-04-07 Tessera, Inc. Structure and method of making sealed capped chips
JP2005183466A (ja) * 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
US7834273B2 (en) * 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5188816B2 (ja) 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
US8933556B2 (en) 2010-01-22 2015-01-13 Ibiden Co., Ltd. Wiring board

Also Published As

Publication number Publication date
EP1858307A1 (en) 2007-11-21
CN101772261A (zh) 2010-07-07
JP5415580B2 (ja) 2014-02-12
EP2312922A1 (en) 2011-04-20
EP2312922B1 (en) 2012-09-12
US8481424B2 (en) 2013-07-09
CN101069458B (zh) 2010-04-07
US20120005889A1 (en) 2012-01-12
CN101772261B (zh) 2012-08-29
EP1858307A4 (en) 2010-08-11
WO2007007857A1 (ja) 2007-01-18
JP5172340B2 (ja) 2013-03-27
TW200718323A (en) 2007-05-01
KR100987619B1 (ko) 2010-10-13
JP2012156525A (ja) 2012-08-16
EP2312923B1 (en) 2012-09-12
US7834273B2 (en) 2010-11-16
KR20070070225A (ko) 2007-07-03
EP1858307B1 (en) 2012-05-16
CN101069458A (zh) 2007-11-07
US20070096328A1 (en) 2007-05-03
EP2312923A1 (en) 2011-04-20
TWI335784B (zh) 2011-01-01
US8212363B2 (en) 2012-07-03
US20100252318A1 (en) 2010-10-07
JPWO2007007857A1 (ja) 2009-01-29
EP2312924A1 (en) 2011-04-20
TW201101955A (en) 2011-01-01
EP2312924B1 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
TWI345438B (zh)
JP4913053B2 (ja) 多層プリント配線板
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
JP5188809B2 (ja) 多層プリント配線板およびその製造方法
TWI345940B (zh)
JPWO2008053833A1 (ja) 多層プリント配線板
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP4973494B2 (ja) 多層プリント配線板
TW200427382A (en) Double-sided wiring board and manufacturing method of double-sided wiring board
TWI294760B (zh)
JP2002111205A (ja) 多層配線板の製造方法および多層配線板
JP2011159695A (ja) 半導体素子搭載用パッケージ基板及びその製造方法