JP2023039074A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2023039074A JP2023039074A JP2021146038A JP2021146038A JP2023039074A JP 2023039074 A JP2023039074 A JP 2023039074A JP 2021146038 A JP2021146038 A JP 2021146038A JP 2021146038 A JP2021146038 A JP 2021146038A JP 2023039074 A JP2023039074 A JP 2023039074A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- wiring board
- resin insulation
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000004020 conductor Substances 0.000 claims abstract description 158
- 239000011347 resin Substances 0.000 claims abstract description 92
- 229920005989 resin Polymers 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000007788 roughening Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims description 252
- 238000009413 insulation Methods 0.000 claims description 78
- 239000011247 coating layer Substances 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 9
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 18
- 238000002955 isolation Methods 0.000 abstract 5
- 239000011162 core material Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 20
- 239000002184 metal Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 17
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000007800 oxidant agent Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 239000006087 Silane Coupling Agent Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 239000011888 foil Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- UGJPMSBRYUISGR-UHFFFAOYSA-N 1H-pyrrole silane Chemical class [SiH4].N1C=CC=C1 UGJPMSBRYUISGR-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000003851 corona treatment Methods 0.000 description 1
- 238000007766 curtain coating Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012779 reinforcing material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/389—Improvement of the adhesion between the insulating substrate and the metal by the use of a coupling agent, e.g. silane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/143—Treating holes before another process, e.g. coating holes before coating the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】絶縁層と導体層とが良好な密着性を有する配線基板の提供。【解決手段】実施形態の配線基板の製造方法は、第1導体層121、及び、第1導体層121を被覆する第1樹脂絶縁層111を形成することと、第1樹脂絶縁層111を貫通して第1導体層121を露出させる開口13aを形成することと、開口13aにビア導体13を形成すると共に、第1樹脂絶縁層111の上面に接する第2導体層122を形成することと、を含んでいる。開口13aを形成することの前に、第1樹脂絶縁層111の上面に粗化処理が行われる。【選択図】図2A
Description
本発明は配線基板の製造方法に関する。
特許文献1には、多層プリント配線板の製造方法が開示されている。導体回路上に形成される層間樹脂絶縁層にバイアホール用開口が形成された後に、開口の内壁と層間樹脂絶縁層の表面とに酸化剤を用いた処理が実施され、粗化面が形成される。
特許文献1に開示されているプリント配線板の製造方法では、層間絶縁層の表面の粗化と開口内壁の粗化とが、酸化剤を使用して同時に実施される。層間絶縁層の表面における望ましい状態(例えば粗化の程度)と開口内における望ましい状態との両立が困難であると考えられる。
本発明の実施形態である配線基板の製造方法は、第1導体層、及び、前記第1導体層を被覆する第1樹脂絶縁層を形成することと、前記第1樹脂絶縁層を貫通して前記第1導体層を露出させる開口を形成することと、前記開口にビア導体を形成すると共に、前記第1樹脂絶縁層の上面に接する第2導体層を形成することと、を含んでいる。前記開口を形成することの前に、前記第1樹脂絶縁層の前記上面に粗化処理が実施される。
本発明の実施形態によれば、第1樹脂絶縁層の上面に望ましい粗面が形成され、併せて、開口内は望ましい状態とされ得る。樹脂絶縁層と導体層との良好な密着性が実現されると同時に、開口内に良好な状態で形成されるビア導体が実現され得る、信頼性の高い配線基板が提供され得る。
本発明の一実施形態である配線基板の製造方法により製造される配線基板が、図面を参照しながら説明される。なお、以下、参照される図面においては、各構成要素の正確な比率を示すことは意図されておらず、実施形態の特徴が理解され易いように描かれている。図1には、実施形態の製造方法によって製造される配線基板の一例として、配線基板1の断面図が示されている。
図1に示される例の配線基板1は、絶縁層(コア絶縁層)101と、コア絶縁層101の両面に形成された導体層(コア導体層)102を含むコア基板100を有している。コア基板100の両面上には、それぞれ、絶縁層及び導体層が交互に積層されている。図示の例では、コア基板100の一方の面F1上には、絶縁層11、111及び導体層12、121、122が積層された第1ビルドアップ部10が形成されている。また、コア基板100の他方の面F2上には、絶縁層21及び導体層22が積層された第2ビルドアップ部20が形成されている。
第1ビルドアップ部10上には、ソルダーレジスト層110が形成されている。第2ビルドアップ部20上には、ソルダーレジスト層210が形成されている。ソルダーレジスト層110には開口110aが形成され、開口110a内には第1ビルドアップ部10における最も外側の導体層12が有する導体パッド12pが露出している。ソルダーレジスト層210には開口210aが形成され、開口210a内には第2ビルドアップ部20における最も外側の導体層22が有する導体パッド22pが露出している。
実施形態の配線基板の製造方法、及び製造される配線基板の説明においては、配線基板1における第1ビルドアップ部10の導体層121は、第1導体層121とも称される。第1導体層121の上側を被覆する絶縁層111は第1樹脂絶縁層111とも称される。第1樹脂絶縁層111の上側に形成される導体層122は第2導体層122とも称される。
なお、配線基板1及び配線基板1の製造方法の説明においては、コア絶縁層101から遠い側を、「上」、「上側」、「外側」、又は「外」と称し、コア絶縁層101に近い側を、「下」、「下側」、「内側」、又は「内」と称する。また、各絶縁層及び導体層において、コア基板100と反対側を向く表面は「上面」とも称され、コア基板100側を向く表面は「下面」とも称される。従って、実施形態の製造方法によって製造される配線基板の説明では、第1導体層121のコア絶縁層101と反対側を向く面は、第1導体層121の上面とも称される。第1樹脂絶縁層111のコア絶縁層101と反対側を向く面、すなわち第1導体層121と反対側の面は、第1樹脂絶縁層111の上面とも称される。
図示される例において、導体パッド12p及びソルダーレジスト層110それぞれの露出面によって構成される配線基板1の最も外側の表面は、第1面Faと称される。配線基板1における、第1面Faと反対側の、ソルダーレジスト層210及び導体パッド22pそれぞれの露出面によって構成される最も外側の表面は、第2面Fbと称される。すなわち、配線基板1は、配線基板1の厚さ方向と直交する方向に広がる2つの表面として第1面Fa、及び第1面Faの反対面である第2面Fbを有している。
配線基板1が有する各導体層102、12、121、122、22は、任意の導体パターンを有するようにパターニングされている。図示の例では、第1ビルドアップ部10における最も外側の導体層12は、配線基板1の使用時において配線基板1に実装され得る部品が有する接続用の端子と電気的及び機械的に接続し得るパターンに形成されている導体パッド12pを有している。
すなわち、第1面Faを構成する導体パッド12pは外部の部品が配線基板1に搭載される際の接続部として使用され、配線基板1の第1面Faは複数の部品が搭載され得る部品実装面であり得る。導体パッド12pには、例えば、はんだなどの接合材(図示せず)を介して外部の部品の電極が電気的及び機械的に接続され得る。外部の部品として、例えばベアチップ半導体などの電子部品が部品実装面に実装され得る。
図1に示される例の配線基板1における、第1面Faに対して反対側の面である第2面Fbは、例えば任意の電気機器のマザーボードなどの外部要素に配線基板1が実装される場合に、外部要素に接続される接続面であり得る。また、第2面Fbは、第1面Faと同様に、半導体集積回路装置のような電子部品が実装される部品実装面であってもよい。第2面Fbを構成する導体パッド22pは、これらに限定されない任意の基板、電気部品、又は機構部品などと接続され得る。
コア基板100の絶縁層101には、コア基板100における一方の面F1を構成する導体層102と他方の面F2を構成する導体層102とを接続するスルーホール導体103が形成されている。絶縁層11、111、21のそれぞれには、絶縁層11、111、21それぞれを挟む導体層同士を接続するビア導体13、23が形成されている。図示の例では、スルーホール導体103は、一方の面F1及び他方の面F2の両側からコア基板100の厚さにおける中央部分に向かって縮径するテーパー形状を有し、各ビア導体13、23は、配線基板の外側から内側に向かって縮径するテーパー形状を有している。スルーホール導体103は長さ方向(コア基板100の厚さ方向)において径の大きさが略同一に形成されてもよく、あるいは、片方の面から他方の面に向って(例えば、一方の面F1から他方の面F2に向って)縮径するテーパー形状を有してもよい。
絶縁層101、11、111、21は、それぞれ、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などの絶縁性樹脂を用いて形成される。各絶縁層は、ガラス繊維などの補強材(芯材)及び/又はシリカ、アルミナなどの無機フィラーを含んでいてもよい。ソルダーレジスト層110、210は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成され得る。
導体層102、12、121、122、22、ビア導体13、23、及びスルーホール導体103は、銅又はニッケルなどの任意の金属を用いて形成され、例えば、銅箔などの金属箔、及び/又は、めっき若しくはスパッタリングなどで形成される金属膜によって構成される。導体層102、12、121、122、22、ビア導体13、23、及びスルーホール導体103は、図1では単層構造で示されているが、2つ以上の金属層を有する多層構造を有し得る。例えば、絶縁層101の表面上に形成されている導体層102は、金属箔(例えば銅箔)、金属膜(例えば無電解銅めっき膜)、及びめっき膜(例えば電解銅めっき膜)を含む3層構造を有し得る。また、導体層12、121、122、22、ビア導体13、23、並びにスルーホール導体103は、例えば、金属膜及び電解めっき膜を含む2層構造を有し得る。
導体層102、12、121、122、22の表面には、導体層102、12、121、122、22と、導体層102、12、121、122、22を被覆する絶縁層11、111、21との密着性を向上させ得る有機被膜(被覆層)が形成され得る。また、絶縁層11、111、21の上面は、その上に形成される導体層121、122、12、22との密着性を向上させるために粗化され得る。この、導体層の表面に形成される被覆層、及び、絶縁層の粗化され得る上面について、図2Aの拡大図が参照されて詳述される。
図2Aには、図1において一点鎖線で囲まれる、第1導体層121、第1樹脂絶縁層111、及び第2導体層122を含む領域IIを拡大した拡大図が示されている。なお、図示される拡大図においては、導体層121、122が金属膜12a及び電解めっき膜12bの2層を含む例が示されている。図示の例では、第1導体層121が有する導体パターンの表面(上面及び側面)は、被覆層CTで被覆されており、第1樹脂絶縁層111の上面に接して形成される第2導体層122の表面にも被覆層CTが形成されている。
被覆層CTは、例えば、樹脂絶縁層11、111を構成する樹脂などの有機材料、及び、導体層121、122を構成する金属などの無機材料との両方と結合し得る材料によって形成される。被覆層CTは、導体層121、122と、その上に形成されている絶縁層111、11との密着性を向上させ得る。被覆層CTに使用される材料としては、トリアゾール化合物などのアゾールシラン化合物を含むシランカップリング材が例示される。
例えば、導体層121、122によって高周波信号が伝送される場合、導体層121、122の表面の粗化により樹脂絶縁層111、11との密着性の向上が図られると、表皮効果の影響により高周波信号の伝送特性が低下することがある。導体層121、122が粗化されずに、被覆層CTにより導体層121、122と樹脂絶縁層111、11との密着性の向上が図られることに因り、導体層121、122における高周波信号の伝送特性が向上する場合がある。
図示されるように、樹脂絶縁層11、111の上面は、粗面化されている。詳しくは配線基板の製造方法に関して後述されるように、特に、第1樹脂絶縁層111の上面は、導体層122との密着性の観点から望ましい程度に粗化されている。例えば、第1樹脂絶縁層111の粗化される上面の表面粗さは、算術平均粗さで0.03μm~1.0μm程度とされ得る。樹脂絶縁層111と第2導体層122の密着性が向上し剥離などの不良が発生する虞が低減され得る。なお、図2Aにおいては、第1導体層121の下に配置されている絶縁層11の上面も同様に粗化されている例が示されている。
また、特に、第1樹脂絶縁層111に形成される開口13aの内側は、第1導体層121における短絡の発生を抑制する観点から望ましい状態とされ得る。具体的には、図2Aにおける領域Bの拡大図である図2Bに示されるように、第1樹脂絶縁層111に形成されている開口13aの底部の周縁(開口13aの内壁と第1導体層121との隅部)から第1導体層121の上面に沿って拡がる間隙spが生じる場合がある。この第1導体層121と第1樹脂絶縁層111との間隙spの寸法(底部の周縁からの深さ)exは比較的小さく抑制され得る。従って、開口13a及び間隙spを充填するビア導体13は、その底部における第1導体層121の上面に沿っての拡がりが比較的小さく抑制され得る。
開口13aの底部の周縁から拡がる間隙spが、第1導体層121の上面に沿って比較的大きい寸法を有する場合には、間隙spを充填する導体が、第1導体層121の隣接するパターンに近接し、導体パターン間での短絡が発生する虞が高まる場合がある。このような短絡を抑制する観点から、開口13aの底部における隙間spの寸法は比較的小さく抑制されていることが好ましく、1.0μm以下とされていることが好ましい。
詳しくは配線基板の製造方法について後述されるように、第1樹脂絶縁層111の上面の、第2導体層122との密着性の観点からの望ましい粗面と、開口13aの望ましい状態(例えば、残渣除去、及び、短絡抑制の観点から望ましい状態)とは、第1樹脂絶縁層111上面への粗面処理が開口13aの形成前に行われることで実現され得る。
次に、図3A~図3Kを参照して、図1に示される配線基板1が製造される場合を例に、実施形態の配線基板の製造方法が説明される。先ず、図3Aに示されるように、コア基板100が用意される。コア基板100の用意では、例えば、コア絶縁層101を含む両面銅張積層板が用意される。そしてサブトラクティブ法などによって所定の導体パターンを含む導体層102を絶縁層101の両面に形成すると共に、スルーホール導体103を絶縁層101内に形成することによってコア基板100が用意される。
次いで、図3Bに示されるように、コア基板100の一方の面F1上に絶縁層11が形成され、その絶縁層11上に第1導体層121が積層される。コア基板100の他方の面F2上には絶縁層21が形成され、その絶縁層21上に導体層22が積層される。例えば各絶縁層11、21は、フィルム状の絶縁性樹脂を、コア基板100上に熱圧着することによって形成される。導体層121、22は、絶縁層11、21に例えばレーザー光によって形成され得る開口13a、23aを充填するビア導体13、23と同時に、セミアディティブ法などの任意の導体パターンの形成方法を用いて形成される。絶縁層11、21の上面には、絶縁層11、21と導体層121、22との密着性を向上させ得る粗化処理が施され得る。導体層121、22の表面には、導体層121、22と導体層121、22上に形成される絶縁層との密着性を向上させる被覆層CTが形成され得る。
続いて、図3Cに示されるように、コア基板100の一方の面F1及び他方の面F2の外側には、さらに絶縁層及び導体層の積層が繰り返される。コア基板100の一方の面F1側においては、第1導体層121の上には第1樹脂絶縁層111が積層され、さらに第1樹脂絶縁層111の上に第2導体層122が形成される。コア基板100の他方の面F2側においては、導体層22の上に絶縁層21が形成され、絶縁層21の上にさらに導体層22が形成される。
図3Cに示される、第1導体層121上への第1樹脂絶縁層111の形成、及び、第1樹脂絶縁層111上への第2導体層122の形成について、図3D~図3Jを参照して、さらに詳しく説明される。図3D~図3Jには、図3Cに示される、第1導体層121、第1樹脂絶縁層111、及び第2導体層122を含む領域Dに対応する部分の拡大図が示されている。
図3Bに示される状態に次いで、先ず、図3Dに示されるように、例えばフィルム状の絶縁性樹脂を第1導体層121及び第1導体層121の導体パターンから露出する絶縁層11上に熱圧着することによって、第1樹脂絶縁層111が形成される。
次いで、図3Eに示されるように、第1樹脂絶縁111の上面に粗化処理が施され、粗面が形成される。例えば、過マンガン酸塩等の酸化剤を含む薬液を使用する湿式処理によって、第1樹脂絶縁層111の上面が粗化される。第1樹脂絶縁層111の上面の粗化の程度は、使用される薬液の濃度、処理時間、処理温度等によって調整され得る。第1樹脂絶縁層111と第1樹脂絶縁層111上に接して形成される導体層との密着性を良好なものとする観点から、第1樹脂絶縁層111の上面は、算術平均粗さRaで0.03μm~1.0μm程度とされることが好ましい。
次いで、図3Fに示されるように、第1樹脂絶縁層111の上面に保護層PTが配置され得る。保護層PTは、続く第1樹脂絶縁層111へのビア開孔の形成及びビア開孔内へのデスミア処理の工程において、第1樹脂絶縁層111の上面に形成されている粗面の粗さの変化などの望ましくない影響を避けるために設けられる。保護層PTは、例えばポリエチレンテレフタラート(PET)などの樹脂フィルムが第1樹脂絶縁層111の上面に貼付されることで設けられ得る。
次いで図3Gに示されるように、第1樹脂絶縁層111に開口13aが形成される。開口13aは、保護層PTの上側から、第1樹脂絶縁層111の開口13aが形成されるべき位置に対してレーザー光が照射されることによって形成され得る。レーザー光としては、例えば、比較的優れた直進性を有し、形成される開口13a内における樹脂残渣の発生量が比較的少なく抑制され得るエキシマレーザーが好ましく使用され得る。開口13aは炭酸ガスレーザー又はYAGレーザーなどの照射によって形成されてもよい。レーザー光の照射により、第1導体層121の表面に形成されている被覆層CTも一部除去され、開口13aの底部には第1導体層121を構成する導体(電解めっき膜12b)が露出する。
レーザー光による開口13aの形成後、第1樹脂絶縁層111の上面に保護層PTが配置された状態で、開口13a内に残留し得る樹脂残渣を除去するデスミア処理が施され得る。開口13a内へのデスミア処理としては、好ましくは乾式の処理が実施され、例えば、CF4又はCF4+O2によるプラズマ処理、又はコロナ放電による処理などが施され得る。
デスミア処理が実施される間は、第1樹脂絶縁層111の上面は保護層PTで被覆されている。従って、第1樹脂絶縁層111の上面へのデスミア処理による影響は阻止されており、第1樹脂絶縁層111の上面においては図3Eに示される粗度が維持され得る。従って、第1樹脂絶縁層111の上面への影響を危惧せずに、例えば乾式で実施される開口13a内へのデスミア処理の処理時間などの条件が決定され得る。よって、デスミア処理は、開口13a内から樹脂残渣を良好に除去し得る条件で実施され得る。
なお、図3Gにおける領域Hの拡大図である図3Hに示されるように、開口13aの内面へのデスミア処理によって、開口13aの底部の周縁において第1導体層121の上面と第1樹脂絶縁層111との間隙spが生じる場合がある。間隙spはその寸法として、開口13aの底部における周縁から間隙spの開口13aから離れた方向における先端までの長さexを有する場合がある。
レーザー光による開口13aの形成、及び、開口13aの内面へのデスミア処理に続いて、開口13a内面には超音波洗浄が施され得る。開口13aの形成において、例えば、レーザー光による第1樹脂絶縁層111を構成する樹脂材料のアブレーションにより、樹脂に含まれ得るフィラーが開口内に脱落して残留する場合がある。このような、開口13a内に残留し得るフィラーなどの残留物が超音波洗浄によって除去され得る。
なお、開口13aの形成において、開口13a内への残渣の残留が比較的抑制され得るエキシマレーザーなどが使用される場合には、開口13aの形成後にデスミア処理が行われず超音波洗浄が実施される場合もあり得る。
なお、上述の第1樹脂絶縁層111への開口13aの形成、開口13aの内面へのデスミア処理、及び超音波洗浄は、上述の第1樹脂絶縁層111の上面には保護層PTが設けられず、第1樹脂絶縁層111の上面が露出した状態で行われる場合もあり得る。特に、デスミア処理が乾式で行われる場合には、デスミア処理による第1樹脂絶縁層111の上面への影響も比較的小さく、保護層PTが設けられない場合においても、第1樹脂絶縁層111の上面は、望ましい状態の粗面に維持される場合がある。
開口13aの内面に対する超音波洗浄処理が完了した後、図3Iに示されるように、保護層PTが第1樹脂絶縁層111上から除去され、第1樹脂絶縁層111の上面及び開口13aの内面の全体に金属膜12aが形成される。金属膜12aは、無電解めっきやスパッタリングによって、保護層PTの除去により露出する第1樹脂絶縁層111の粗化された上面、並びに、開口13aの内壁面及び底面の全域に形成される。第1樹脂絶縁層111の上面は粗化されているので、第1樹脂絶縁層111の上面に対して良好な密着性を有する金属膜12aが形成され得る。
金属膜12aは開口13aの底部の周縁に生じ得る間隙spをも充填し得る。間隙spの寸法ex(図3H参照)が比較的大きいと、間隙spを充填する金属膜12aが第1導体層121の隣接する配線に近接し短絡する虞が高まる場合があり得る。従って、間隙spの平面方向における寸法exは比較的小さいことが好ましい。寸法exは1.0μm以下であることが好ましく、開口13aの底部の周縁のこのような好ましい状態は、上述の、例えば乾式によるデスミア処理が、適切な条件で実施されることで実現され得る。
次いで、図3Jに示されるように、第2導体層122が形成される。金属膜12aの上に、形成されるべき第2導体層122の導体パターンに応じた開口を有するめっきレジスト(図示せず)が形成され、その開口内に金属膜12aをシード層として用いる電解めっきによって、電解めっき膜12bが形成される。この電解めっきによって、開口13aも電解めっき膜12bで充填され、ビア導体13が形成される。なお、先述された金属膜12aの形成において、開口13aの底部の周縁の間隙spに未充填部があった場合、電解めっき膜12bにより未充填部を充填し得る。その後、めっきレジストが除去され、それにより露出する金属膜12aが除去される。図示されるように、ビア導体13と第2導体層122とが一体的に形成される。
次いで、第2導体層122の上面及び側面には被覆層CTが形成され得る。例えば感光性の材料の露光及び現像によって、被覆層CTが形成されるべき領域を除いた領域を覆うレジスト膜(図示せず)が形成され、レジスト膜に覆われていない部分を被覆する被覆層CTが形成される。被覆層CTは、例えば、シランカップリング剤などの、有機材料及び無機材料の両方と結合し得る材料を含む液体への浸漬やスプレーイングによって形成され得る。次いで、レジスト膜が除去され、表面が被覆層CTに覆われた第2導体層122の形成が完了する。なお、先述された第1導体層121の形成においても同様の工程で被覆層CTが形成され得る。以上、第1導体層121および第2導体層122において被覆層CTが形成される例が説明されたが、本実施形態の配線基板の製造方法は、被覆層CTの形成を含まなくてもよい。第1及び第2導体層121、122の表面には被覆層CTが形成されず、第1及び第2導体層121、122の電解めっき膜12bがその上の絶縁層と接する構成とされてもよい。
本実施形態の配線基板の製造方法では、第1樹脂絶縁層111の上面は、第2導体層122との密着の観点から良好な程度の表面粗さを有する粗面に形成され、第2導体層122と第1樹脂絶縁層111とが比較的高い密着性を有するように形成され得る。一方、第1樹脂絶縁層111に形成される開口13aの内面には、残渣除去の観点から望ましい条件のデスミア処理が施され得る。また、第1樹脂絶縁層111に形成される開口13aの底部の周縁に生じる間隙spの寸法ex(図3H参照)は比較的小さく抑制されており、第1導体層121が短絡する虞は低減されている。
換言すれば、本実施形態の配線基板の製造方法によれば、第1樹脂絶縁層111の上面への粗化処理が開口13aの形成前に実施されることで、第1樹脂絶縁層111と第2導体層122との良好な密着が実現されると同時に、開口13aの内面は残渣除去の観点から良好な状態とされ得る。加えて、第1導体層121の短絡の抑制も実現され得る。開口13aの形成後に第1樹脂絶縁層111の上面の粗化と開口13a内面へのデスミア処理が同時に実施される場合では、上面の粗化の程度と開口13aの内面へのデスミア処理の程度が望ましいものとはされ難く、間隙spが比較的大きく生じる場合がある。これと比較すると、本実施形態では、第1樹脂絶縁層111上への粗化は、開口13aの内面への好ましくない影響を与えることなく密着性の観点から望ましい条件で実施され得る。一方、開口13aの内面への処理は、必要に応じて、残渣除去及び短絡抑制の観点から望ましい条件で実施され得る。
続いて、図3Kに示されるように、コア基板100の両側において、さらに絶縁層11、21及び導体層12、22の積層が繰り返される。上述した第1樹脂絶縁層111及び第2導体層122の形成と同様の方法により、絶縁層11、21、及び導体層12、22が形成され得る。
次いで、図3Lに示されるように、第1ビルドアップ部10の最外の導体層12の上面を被覆するソルダーレジスト層110が形成される。併せて、第2ビルドアップ部20の最外の導体層22の上面を被覆するソルダーレジスト層210が形成される。例えば、スプレーコーティング、カーテンコーティング、又はフィルム貼り付けなどによって、感光性を有するエポキシ樹脂膜が導体層12、22上に形成される。露光及び現像により、ソルダーレジスト層110、210には開口110a、210aが形成される。ソルダーレジスト層110の開口110aには導体パッド12pが露出し、ソルダーレジスト層210の開口210aからは導体パッド22pが露出する。導体パッド12p、22p上には、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、はんだ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。以上の工程を経る事によって図1に示される配線基板1が完成する。
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。本実施形態の製造方法では、少なくとも、第1導体層121、第1樹脂絶縁層111、及び第2導体層122、が形成され、その形成工程において、第1樹脂絶縁層111への開口13aの形成前に第1樹脂絶縁層111上面への粗化処理が行われればよい。従って、実施形態の製造方法によって製造される配線基板は、コア基板100の両面に第1及び第2ビルドアップ部10、20が形成される態様に限定されず、コア基板100の形成、及び、第2ビルドアップ部20の形成は省略されてよい。例えば、第1及び第2導体層121、122、並びに、配線基板1を構成する他の導体層102、12、22を形成する方法においては、被覆層CTの形成が省略されてよい。また、被覆層CTが形成される領域は、導体パターンの上面及び側面に限定されず、絶縁層の上面にも形成され得る。
実施形態の配線基板の製造方法においては、先に説明された製造方法の条件や順序などは、第1樹脂絶縁層111への粗化処理と開口13aの形成の順序を除いて、適宜変更され得る。現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてよい。
1 配線基板
111 第1樹脂絶縁層
121 第1導体層
122 第2導体層
11、21 絶縁層
12、22 導体層
12p、22p 導体パッド
110、210 ソルダーレジスト層
13a 開口
13 ビア導体
CT 被覆層
PT 保護層
sp 間隙
111 第1樹脂絶縁層
121 第1導体層
122 第2導体層
11、21 絶縁層
12、22 導体層
12p、22p 導体パッド
110、210 ソルダーレジスト層
13a 開口
13 ビア導体
CT 被覆層
PT 保護層
sp 間隙
Claims (8)
- 第1導体層、及び、前記第1導体層を被覆する第1樹脂絶縁層を形成することと、
前記第1樹脂絶縁層を貫通して前記第1導体層を露出させる開口を形成することと、
前記開口にビア導体を形成すると共に、前記第1樹脂絶縁層の上面に接する第2導体層を形成することと、
を含む配線基板の製造方法であって、
前記開口を形成することの前に、前記第1樹脂絶縁層の前記上面に粗化処理が行われる。 - 請求項1記載の配線基板の製造方法であって、前記ビア導体及び前記第2導体層が形成される前に、前記開口の内面にデスミア処理が行われる。
- 請求項2記載の配線基板の製造方法であって、前記粗化処理は湿式で実施され、前記デスミア処理は乾式で実施される。
- 請求項2記載の配線基板の製造方法であって、前記デスミア処理は、前記第1樹脂絶縁層の前記上面が保護層で被覆された状態で行われる。
- 請求項1記載の配線基板の製造方法であって、前記開口はエキシマレーザーの照射によって形成される。
- 請求項1記載の配線基板の製造方法であって、前記ビア導体及び前記第2導体層が形成される前に、前記開口の内面に超音波洗浄が行われる。
- 請求項1記載の配線基板の製造方法であって、前記第1導体層の表面には有機被膜により構成される被覆層が形成される。
- 請求項1記載の配線基板の製造方法であって、前記粗化処理によって前記第1樹脂絶縁層の前記上面は、算術平均粗さで0.03μm以上、且つ、1.0μm以下に形成される。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021146038A JP2023039074A (ja) | 2021-09-08 | 2021-09-08 | 配線基板の製造方法 |
US17/822,883 US20230069980A1 (en) | 2021-09-08 | 2022-08-29 | Method for manufacturing wiring substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021146038A JP2023039074A (ja) | 2021-09-08 | 2021-09-08 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023039074A true JP2023039074A (ja) | 2023-03-20 |
Family
ID=85386459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021146038A Pending JP2023039074A (ja) | 2021-09-08 | 2021-09-08 | 配線基板の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230069980A1 (ja) |
JP (1) | JP2023039074A (ja) |
-
2021
- 2021-09-08 JP JP2021146038A patent/JP2023039074A/ja active Pending
-
2022
- 2022-08-29 US US17/822,883 patent/US20230069980A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
US20230069980A1 (en) | 2023-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8541695B2 (en) | Wiring board and method for manufacturing the same | |
US20070069360A1 (en) | Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same | |
KR20090037801A (ko) | 코어 기판 및 그 제조 방법 | |
US11729912B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
TW201444440A (zh) | 配線基板及其製造方法 | |
WO1999026458A1 (fr) | Carte de cablage imprime multicouche et son procede de fabrication | |
US11792937B2 (en) | Component built-in wiring substrate | |
US20220248531A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US11363719B2 (en) | Wiring substrate and component built-in wiring substrate | |
JP2023039074A (ja) | 配線基板の製造方法 | |
US20220369456A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US11792929B2 (en) | Wiring substrate and method for manufacturing wiring substrate | |
US20240237221A9 (en) | Method for manufacturing wiring substrate | |
US20240138076A1 (en) | Method for manufacturing wiring substrate | |
US20220077046A1 (en) | Wiring substrate and method for manufacturing wiring substrate | |
JP2022179156A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022164074A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022115401A (ja) | 配線基板及び配線基板の製造方法 | |
JP2024098871A (ja) | 配線基板 | |
JP2022167591A (ja) | 配線基板の製造方法 | |
JP2024067513A (ja) | 配線基板及び配線基板の製造方法 | |
JP2022131743A (ja) | 部品内蔵配線基板、及び、部品内蔵配線基板の製造方法 | |
JP2023155031A (ja) | 配線基板 | |
JP2022045879A (ja) | 配線基板及び配線基板の製造方法 | |
JP2023180974A (ja) | 配線基板及び配線基板の製造方法 |