CN103779333A - 具有内嵌元件、及电磁屏障的线路板 - Google Patents

具有内嵌元件、及电磁屏障的线路板 Download PDF

Info

Publication number
CN103779333A
CN103779333A CN201310485264.6A CN201310485264A CN103779333A CN 103779333 A CN103779333 A CN 103779333A CN 201310485264 A CN201310485264 A CN 201310485264A CN 103779333 A CN103779333 A CN 103779333A
Authority
CN
China
Prior art keywords
semiconductor element
barrier
screening cover
keeper
layer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310485264.6A
Other languages
English (en)
Other versions
CN103779333B (zh
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN103779333A publication Critical patent/CN103779333A/zh
Application granted granted Critical
Publication of CN103779333B publication Critical patent/CN103779333B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92142Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Abstract

在本发明的较佳实施态样中,具有内嵌元件、及电磁屏障的线路板包括:一半导体元件、一核心层、一屏蔽盖、多个屏蔽狭槽及增层电路。增层电路覆盖半导体元件及核心层,屏蔽狭槽及屏蔽盖是通过增层电路而与半导体元件的至少一接地接触垫电性连接,且屏蔽狭槽及屏蔽盖可分别作为半导体元件的有效的水平及垂直电磁屏障。

Description

具有内嵌元件、及电磁屏障的线路板
技术领域
本发明是关于一种具有内嵌元件、及电磁屏障的线路,尤指一种具有屏蔽盖和屏蔽狭槽的线路板,其中,屏蔽盖和屏蔽狭槽可分别做为内嵌元件的水平及垂直屏障。
背景技术
半导体元件易受到电磁干扰(EMI)或是其他内部元件干扰,例如在高频模式操作时的电容、感应、导电耦合等。当半导体芯片为了微型化而与彼此紧密地设置时,这些不良干扰的严重性可能会大幅上升。为了减少电磁干扰,在某些半导体元件及模块上可能需要屏障。
Bolognia等人的美国专利号8,102,032、Pagaila等人的美国专利号8,105,872、Fuentes等人的美国专利号8,093,691、Chi等人的美国专利号8,314,486及美国专利号8,349,658揭示用于半导体元件屏障的各种方法,包括金属罐、线状网(wire fences)、或球状网(ball fences)。上述所有方法皆设计用于组装于基板及屏蔽材料(例如金属罐、金属膜、线状或球状网)上的元件,屏蔽材料皆为外部添加的形式,其需要额外空间,因而增加半导体封装的尺寸及额外耗费。
Ito等人的美国专利号7,929,313、美国专利号7,957,154及美国专利号8,168,893揭露一种使用位于树脂层中的导电盲孔以形成电磁屏障层的方法,该电磁屏障层环绕用于容纳内嵌半导体元件的凹陷部分。此种结构确保在小空间中内嵌元件的优异电性屏蔽,但导电盲孔的深度需要如同半导体元件的厚度,故钻孔及被覆孔洞时受到高纵横比的限制,且仅能容纳一些超薄的元件。此外,由于作为芯片放置区域的凹陷部分是于导电盲孔金属化后形成,因对准性差造成半导体元件错位,进而使此方法在大量制造时产率极低。
发明内容
本发明是有鉴于以上的情形而发展,其目的在于提供一种具有内嵌元件、及电磁屏障的线路,电磁屏障可有效屏蔽内嵌元件免于电磁干扰。据此,本发明提供一种包括半导体元件、核心层、屏蔽狭槽、屏蔽盖、第一增层电路、及选择性地包含第二增层电路的线路板。此外,本发明亦提供另一线路板,其包含半导体元件、核心层、屏蔽狭槽、第一增层电路、及具有屏蔽盖的第二增层电路。
在一较佳实施态样中,屏蔽狭槽及屏蔽盖是与半导体元件的至少一接地接触垫电性连接,且可分别做为半导体元件的水平及垂直屏障。核心层于垂直于该垂直方向的侧面方向侧向覆盖该半导体元件,屏蔽盖于第二垂直方向覆盖半导体元件,第一增层电路及第二增层电路分别白第一及第二垂直方向覆盖半导体元件及核心层。
本发明的线路板可还包括一定位件,其可作为半导体元件的配置导件,该定位件于侧面方向靠近及侧向对准该半导体元件的外围边缘。该定位件可于第一垂直方向接触该第二增层电路的屏蔽盖或绝缘层,及于第一垂直方向自该第二增层电路的屏蔽盖或绝缘层朝延伸,或自该第一增层电路的绝缘层于第二垂直方向延伸。例如,该定位件可自第二增层电路的绝缘层或屏蔽盖于第一垂直方向延伸,并延伸超过该半导体元件的非主动面;或自第一增层电路的绝缘层于第二垂直方向延伸,或延伸超过该半导体元件的主动面。在任何条件下,该定位件是位于半导体元件的外围边缘外,并靠近半导体元件的外围边缘。
该半导体元件包含一具有多个接触垫的主动面、及与该主动面相反的一非主动面。该半导体元件的主动面面朝该第一垂直方向并背向该第二增层电路或屏蔽盖,且该半导体元件的非主动面面朝该第二垂直方向并朝向该第二增层电路或屏蔽盖。该半导体元件可利用一黏着剂固定在第一或第二增层电路上、或设置在屏蔽盖上。
该核心层可接触并环绕该半导体元件的侧壁及该定位件,且与该半导体元件的侧壁及该定位件同形被覆,及自该半导体元件及该定位件侧向延伸至该线路板的外围边缘。该核心层可由预浸材料制成,例如环氧树指、BT、聚酰亚胺及它种树脂或树脂/玻璃复合物。
该屏蔽狭槽可自该第一增层电路于第二垂直方向延伸至屏蔽盖或定位件。例如,该屏蔽狭槽可于一第一端延伸至第一增层电路的外或内导电层,并电性连接至第一增层电路的外或内导电层;且于一第二端可延伸至屏蔽盖或定位件,并电性连接至屏蔽盖或定位件。另一方面,屏蔽狭槽可自第二增层电路于第一垂直方向延伸至定位件。例如,于第一端的该屏蔽狭槽可延伸至定位件,并电性连接至定位件;且于第二端可延伸至第二增层电路的屏蔽盖,或电性连接至第二增层电路的屏蔽盖。与第一增层电路间隔的屏蔽狭槽可通过导电盲孔或一个以上被覆穿孔而电性连接至第一增层电路,所述导电盲孔是与定位件电性接触,所述被覆穿孔是与屏蔽盖和第一增层电路电性接触。在任何条件下,屏蔽狭槽延伸穿过核心层且侧向覆盖半导体元件,并可通过第一增层电路而电性连接至半导体元件的至少一个接地接触垫。所述屏蔽狭槽可通过形成延伸穿过核心层的狭孔、接着电镀所述狭孔的内侧壁而形成。屏蔽狭槽各自可为一连续的金属化狭槽,且可具有一面朝第一或第二垂直方向的开放端。为了提供有效的侧向EMI屏障,每一屏蔽狭槽较佳是沿着半导体元件的每一侧面边缘侧向延伸,且屏蔽狭槽的两侧端较佳为向外侧向延伸超过半导体元件的外围边缘,甚至侧向延伸至线路板的外围边缘。例如,线路板可设计为具有四个屏蔽狭槽,各自于侧面方向沿着半导体元件的四个侧边而连续延伸超过半导体元件的外围边缘。据此,屏蔽狭槽可完全覆盖半导体元件的侧面,以减少侧面电磁干扰。或者,在屏蔽狭槽延伸至定位件的情况下,半导体元件的侧面可由定位件和屏蔽狭孔的组合完全覆盖。
屏蔽盖是从第二垂直方向对准该半导体元件并覆盖该半导体元件,且可通过第一增层电路而电性连接至半导体元件的至少一接地接触垫。屏蔽盖可为一连续金属层,且为了提供有效的垂直EMI屏障,较佳为至少侧向延伸至与半导体元件的外围边缘重合。例如,屏蔽盖可于侧面方向侧向延伸至与半导体元件的外围边缘共平面,或向外侧向延伸超过半导体元件的外围边缘,且甚至侧向延伸至线路板的外围边缘。据此,屏蔽盖可白第二垂直方向完全覆盖半导体元件,以减少垂直的电磁干扰。与第一增层电路间隔的屏蔽盖可通过屏蔽狭槽而电性连接至第一增层电路,屏蔽狭槽是与第一增层电路电性连接。例如,本发明的一态样中,具有屏蔽狭槽的线路板于第二端延伸至屏蔽盖,屏蔽狭槽接触屏蔽盖并可提供屏蔽盖与第一增层电路间的电性连接。并且,根据另一态样中,当定位件白屏蔽盖朝第一垂直方向延伸,且屏蔽狭槽于第二端延伸至定位件时,屏蔽盖可通过定位件及屏蔽狭槽而电性连接至第一增层电路。再一实施态样的具有屏蔽狭槽的线路板,屏蔽狭槽于第二端延伸至定位件,其中,定位件通过第二增层电路的绝缘层而与屏蔽盖间隔开来,屏蔽盖可通过第二增层电路的导电盲孔或导电沟而电性连接至定位件,因此,屏蔽狭槽、定位件及导电盲孔或导电沟的组合可提供屏蔽盖与第一增层电路间的电性连接。或者,屏蔽盖可通过一个以上的延伸穿过核心层的被覆穿孔而电性连接至第一增层电路。例如,于第一端的被覆穿孔可延伸至第一增层电路,并电性连接至第一增层电路;且于第二端可延伸至屏蔽盖,并电性连接至屏蔽盖。因此,被覆穿孔可提供屏蔽盖与第一增层电路间的电性连接。
第一增层电路自第一垂直方向覆盖半导体元件及核心层,且可包含第一绝缘层及一个以上的第一导线。例如,第一绝缘层于第一垂直方向覆盖半导体元件及核心层,且可延伸至线路板的外围边缘,及第一导线自第一绝缘层朝第一垂直方向延伸。第一绝缘层可包含多个第一盲孔,其设置为邻接于半导体元件的所述接触垫。一个以上的第一导线白第一绝缘层于第一垂直方向延伸,且于第一绝缘层上侧向延伸,并于第二垂直方向延伸进入第一盲孔以形成第一导电盲孔,因而提供半导体元件的信号接触垫的信号路由、及半导体元件的接地接触垫的接地。此外,一实施态样的线路板,其定位件白第一绝缘层于第一垂直方向延伸,第一绝缘层可还包括一或多个额外的第一盲孔,其是设置为邻接于定位件的选定部位。第一导线可于第二垂直方向更延伸进入额外的第一盲孔,以形成一或多个额外的第一导电盲孔,其是与定位件电性接触,因而提供半导体元件的接地接触垫与定位件间的接地。因此,与定位件电性连接的屏蔽狭槽可通过定位件与第一导电盲孔而电性连接至半导体元件的接地接触垫。简言的,第一增层电路是通过第一导电盲孔而电性连接至半导体元件的接触垫,以提供半导体元件的信号路由及接地,并可更通过额外的第一导电盲孔而电性连接至接定位件,以提供定位件的接地。当第一导线可直接接触半导体元件的接触垫与定位件时,半导体元件与第一增层电路件间、定位件与第一增层电路间的电性连接可不含焊料。
根据具有半导体元件设至于屏蔽盖上的线路板态样,可选择性地提供第二增层电路,其自第二垂直方向覆盖屏蔽盖及核心层。在此态样中,第二增层电路可包含第二绝缘层及一个以上第二导线。例如,第二绝缘层白第二垂直方向覆盖屏蔽盖及核心层,且可延伸至线路板的外围边缘,及第二导线白第二绝缘层于第二垂直方向延伸,并于第二绝缘层上侧向延伸。第二绝缘层可包含一个以上第二盲孔,其是设置为邻接于屏蔽盖的选定部位。第二导线可于第一垂直方向更延伸进入第二盲孔,以形成一个以上的第二导电盲孔,因而提供屏蔽盖的电性连接。另一线路板态样,其屏蔽盖内建于第二增层电路中,第二增层电路自第二垂直方向覆盖半导体元件及核心层,并可包含第二绝缘层、屏蔽盖及选择性包含第二导线。例如,第二绝缘层自第二垂直方向覆盖半导体元件及核心层,并可延伸至线路板的外围边缘,且屏蔽盖及第二导线自第二绝缘层朝第二垂直方向延伸,并于第二绝缘层上侧向延伸。在线路板的一实施态样中,定位件自第二绝缘层朝第一垂直方向延伸,第二绝缘层可包含一个以上第二盲孔或沟孔,其是设置为邻接于定位件的选定部位,并可被金属化以形成一个以上的第二导线或导电沟。据此,于第二端的屏蔽狭槽延伸至定位件的条件下,屏蔽盖可通过屏蔽狭槽、定位件、及第二导电盲孔或导电沟而电性连接至第一增层电路以接地。在另一态样的线路板中,屏蔽狭槽自第一增层电路延伸至第二增层电路的屏蔽盖,屏蔽盖可通过屏蔽狭槽而电性连接至第一增层电路。
若需要额外的信号路由,第一及第二增层电路可包含额外介电层、额外盲孔层、及额外导线层。例如,第一增层电路可还包含第三绝缘层及第三导线。第三绝缘层自第一绝缘层及第一导线于第一垂直方向延伸,并可延伸至线路板的外围边缘,且第三导线自第三绝缘层朝第一垂直方向延伸。在屏蔽狭槽于第一端延伸至第一导线且具有朝向第一垂直方向的开放端的情况下,第三绝缘层可于屏蔽狭槽的开放端更延伸进入屏蔽狭槽。第一及第二增层电路的最外导线可分别包含一个以上第一及第二内连接垫,以提供如半导体芯片、塑料封装或另一半导体组体的电子元件的电性接点。第一内连接垫可包含面朝第一垂直方向的外露接触表面,同时第二内连接垫可包含面朝第二垂直方向的外露接触表面。因此,线路板可包含电性接点(例如第一及第二内连接垫),其是互相电性连接且位于面朝相反垂直方向的相反表面,使线路板可堆叠且电子元件可利用各种连接媒介电性连接至该线路板,连接媒介包括打线或焊锡凸块以作为电性接点。
本发明的线路板可还包含一个以上的延伸穿过核心层的被覆穿孔,被覆穿孔可提供第一增层电路与第二增层电路间的电性连接。例如,于第一端的被覆穿孔可延伸至第一增层电路的外或内导电层,并电性连接至第一增层电路的外或内导电层;及于第二端可延伸至第二增层电路的外或内导电层或屏蔽盖,并电性连接至第二增层电路的外或内导电层或屏蔽盖。因此,被覆穿孔可提供垂直方向信号路由的电性连接或接地。
定位件可由金属、光敏性塑料材料、或非光敏性材料制备而成,例如,定位件可大致由铜、铝、镍、铁、锡、其合金所组成,定位件亦可由环氧树脂、或聚酰亚胺所组成。此外,定位件可具有图案以防止半导体元件的不必要位移。如,定位件可包含一连续或不连续的条板或突柱阵列。具体来说,该定位件可侧向对齐该半导体元件的四个侧表面,以防止该半导体元件的横向位移。举例来说,该定位件可沿着该半导体元件的四个侧面、两个对角、或四个角对齐,且该半导体元件以及该定位件间的间隙较佳约于0.001至1毫米的范围的内。因此,未于屏蔽狭槽和半导体元件的定位件可防止半导体元件的位置误差超过最大可接受误差限制。此外,在屏蔽狭槽延伸至定位件的情况下,定位件亦可作为半导体元件的水平屏障的部分。此外,定位件较佳为具有10-200微米的厚度。
本发明更提供了一种三维堆叠组体,其由多个各自具有内嵌元件及电磁屏障的线路板所堆叠而成,多个线路板是利用分别位于两相邻线路板间的内介电层,以背对背(back-to-back)或面对背(face-to-back)的方式堆叠,并通过一或多个被覆穿孔与彼此电性连接。
本发明具有许多优点,其中,屏蔽狭槽和屏蔽盖可分别做为半导体元件的水平及垂直EMI屏障,以降低电磁干扰。该半导体元件的所述接地接触垫与所述屏蔽侧狭槽/屏蔽盖间的电性连接可经由该增层电路提供,以提供嵌埋于该线路板中的该半导体元件的有效的电磁屏障效果。因该增层电路的高路由选择能力(routing capability),该增层电路可提供信号路由并利于展现高I/O值以及高性能。此外,可因实际需求而选择性地提供定位件。例如,在线路板中嵌埋具有精细间距(pitch)的芯片的情况下,该定位件可准确地限制芯片的放置位置,以避免因芯片横向位移导致芯片以及增层电路间的电性连接错误,进而大幅度的改善了产品良率。该线路板及使用其的该堆叠组体的可靠度高、价格低廉、且非常适合大量制造生产。
本发明的上述及其他特征与优点将于下文中通过各种较佳实施例进一步加以说明。
附图说明
为进一步说明本发明的技术内容,以下结合较佳实施例及附图详细说明如后,其中:
图1至图5是本发明一较佳实施例的线路板的制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽盖、屏蔽狭槽、端子、增层电路及被覆穿孔;其中图1A、2A及4A分别为图1、图2及图4的俯视图,且图1B至图1G为定位件的其他参考图案的俯视图。
图6至图15是本发明另一较佳实施例的另一线路板的制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽盖、屏蔽狭槽、双增层电路及被覆穿孔。
图16至图21是本发明再一较佳实施例的再一线路板的制造方法剖视图,该线路板包含与定位件电性接触的屏蔽狭槽。
图22至图27是本发明一较佳实施例的线路板的另一制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽狭槽及双增层电路;其中图22’至图23’为图22至图23的另一实施态样的剖视图。
图26’至27’是图26至图27的另一实施态样的剖视图。
图28至图30是本发明另一较佳实施例的另一线路板的制造方法剖视图,该线路板包含与定位件和屏蔽盖电性连接的屏蔽狭槽。
图31至图33是本发明再一较佳实施例的再一线路板的制造方法剖视图,其中屏蔽盖通过与定位件接触的导电沟而电性连接至第一增层电路;其中图32A为图32的仰视图。
图33’是图33的另一实施态样的剖视图。
图34至图36是本发明又一较佳实施例的又一线路板的制造方法剖视图,其中屏蔽盖通过被覆穿孔而电性连接至第一增层电路。
图37至图39是本发明一较佳实施例的三维堆叠组体的制造方法剖视图,该三维堆叠组体包含多个线路板,其是以面对背的方式堆叠。
图40至图42是本发明另一较佳实施例的另一三维堆叠组体的制造方法剖视图,该三维堆叠组体包含多个线路板,其是以背对背的方式堆叠。
具体实施方式
在下文中,将提供实施例以详细说明本发明的实施态样。本发明的其他优点以及功效将通过本发明所揭露的内容而更为显著。应当注意的是,所述附图为简化的附图,附图中所示的元件数量、形状、以及大小可根据实际条件而进行修改,且元件的配置可能更为复杂。本发明中也可进行其他方面的实践或应用,且不背离本发明所定义的精神与范畴的条件下,可进行各种变化以及调整。
实施例1
图1至图5是本发明一较佳实施例的线路板的制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽盖、屏蔽狭槽、端子、增层电路及被覆穿孔515。
如图5所示,线路板100包含定位件123、半导体元件31、核心层41、屏蔽盖224、屏蔽狭槽414、端子222、增层电路201、及被覆穿孔515。半导体元件31包含主动面311、与主动面311相反的非主动面313、及位于主动面311的接触垫312。定位件123设置于半导体元件31的外围边缘外,并靠近半导体元件31的外围边缘。核心层41侧向覆盖定位件123及半导体元件31,并侧向延伸至线路板100的外围边缘。增层电路201包含第一绝缘层211及第一导线215,并通过第一导线215电性连接至半导体元件31。屏蔽狭槽414白第一导线215于向下方向延伸至屏蔽盖224,并侧向覆盖半导体元件31。屏蔽盖224于向下方向覆盖半导体元件31,端子222自核心层41于向下方向延伸并与屏蔽盖224间隔开来,被覆穿孔515延伸穿过增层电路201及核心层41,并提供增层电路201及端子222间的电性连接。
图1及图1A分别为具有形成于金属层11上的定位件123的结构剖视图以及俯视图。金属层11一般由铜制成,但铜合金或其他材料亦可使用,金属层11的厚度范围为5至200微米。在此实施例中,金属层11绘示为厚度50微米的铜板,定位件123可被各种技术如电镀、无电电镀、蒸镀、溅镀及其组合结合光刻技术而沉积于金属层11上及被图案化。定位件123一般由铜制成,但其他金属材料亦可使用,此外,定位件123较佳具有10至200微米范围内的厚度。在此图中,定位件123由厚度35微米的连续铜条所组成,且与随后设置于金属层11上的半导体元件的四侧相符合。然而,定位件的形式并不受限于此,且可为防止随后设置的半导体元件的不必要位移的任何图案。
图1B至图1G为定位件的各种参考形式。举例来说,定位件123可由一不连续的条板(如图1B、1D及1F所示)、或矩形阵列的多个金属突柱(如图1C、1E及1G所示)所组成,且符合随后设置的半导体元件的四侧(如图1B及1C所示)、两个对角(如图1D及1E所示)、或四个角落(如图1F及1G)。
图2及图2A分别为使用黏着剂16将半导体元件31设置在金属层11上的结构剖视图和俯视图,其中黏着剂16位于金属层11和半导体元件31之间,且黏着剂16接触金属层11和半导体元件31。半导体元件31包含主动面311、与主动面311相反的非主动面313、及位于主动面311的多个接触垫312。定位件123可作为半导体元件31的配置导件,使半导体元件31以其非主动面313面朝金属层11而准确地放置在预定位置。定位件123自金属层11朝向上方向延伸超过半导体元件31的非主动面313,并对准半导体元件31的四侧。当定位件123于侧面方向靠近半导体元件31的四个侧表面且符合半导体元件31的四个侧表面,及在半导体元件31下方的黏着剂16低于定位件123时,可防止因黏着剂固化而导致的半导体元件31的任何不必要位移。半导体元件31及定位件123间的间隙较佳于0.001至1毫米的范围内。然而,对于具有粗间距(coarse pitch)的半导体元件,由黏着剂固化引起的元件错位一般不会造成微孔连接错误,故亦可省略定位件123,且半导体元件31可使用任何已知对位技术而贴附在金属层11上。
图3为层叠有核心层41、第一绝缘层211及金属层21的结构剖视图。核心层41于施加压力以及高温下与半导体元件31、定位件123及金属层11压合然后固化。因此,核心层41于向上方向接触定位件123和金属层11,并白定位件123和金属层11于向上方向延伸,及侧向覆盖、环绕半导体元件31和定位件123,并与半导体元件31和定位件123同型被覆,且白半导体元件31和定位件123侧向延伸至结构的外围边缘。第一绝缘层211接触金属层21及半导体元件31,且位于金属层21及半导体元件31之间、及金属层21及核心层41之间。第一绝缘层211一般具有50微米的厚度,金属层21绘示为17微米厚度的铜层,于施加压力以及高温下,通过施加于金属层21向下的压力或/及施加金属层11向上的压力,第一绝缘层211是被融熔且压缩,据此,第一绝缘层211的固化提供了金属层21与半导体元件31之间、以及金属层21与核心层41之间安全稳固的机械性连接。核心层41及第一绝缘层211可为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物。
图4和图4A分别为具有第一盲孔213、狭孔411及穿孔511的结构剖视图及俯视图。第一盲孔213延伸穿过金属层21及第一绝缘层211,且对齐半导体元件31的接触垫312。第一盲孔213可通过各种技术形成,其包括激光钻孔、电浆蚀刻及光刻技术,且通常具有50微米的直径。可使用脉冲激光提高激光钻孔效能,或者,可使用金属掩膜以及扫描式激光束。举例来说,可先蚀刻铜板以制造一金属窗口后再照射激光。狭孔411延伸穿过金属层21、第一绝缘层211及核心层41,以显露金属层11的选定部位。如图4A所示,狭孔411是经由机械切割,沿着四条对准半导体元件31的四个侧边的切割线穿过金属层21、第一绝缘层211及核心层41而形成。穿孔511是于垂直方向延伸穿过金属层21、第一绝缘层211、核心层41及金属层11。穿孔511可通过机械性钻孔而形成,也可经由其他技术如激光钻孔以及湿式或非湿式的电浆蚀刻而形成。
请参照图5,经由在金属层21上沉积第一被覆层21’并沉积进入第一盲孔213、接着图案化金属层21及其上的第一被覆层21’而于第一绝缘层211上形成第一导线215。或者,在先前的步骤中没有在第一绝缘层211上压合金属层21时,第一绝缘层211可被直接金属化以形成第一导线215。第一导线215自第一绝缘层211于向上方向延伸,于第一绝缘层211上侧向延伸,并于向下方向延伸进入第一盲孔213以形成第一导电盲孔217,该第一导电盲孔217是直接接触接触垫312。因此,第一导线215可提供半导体元件31的信号路由及接地。
亦如图5所示,沉积于狭孔411及穿孔511中的第一被覆层21’是提供屏蔽狭槽414及被覆穿孔515,且第一被覆层21’更沉积于金属层11上。端子222及屏蔽盖224是经由于结构底面图案化金属层11及第一被覆层21’所定义出来。屏蔽狭槽414白第一导线215于向上方向延伸至屏蔽盖224,且侧向覆盖半导体元件31及作为半导体元件的水平EMI屏障。屏蔽盖224于向下方向覆盖半导体元件31、定位件123及屏蔽狭槽414,并作为半导体元件31的垂直EMI屏障。端子222与屏蔽盖224间隔开来,并经由被覆穿孔515而电性连接至第一导线215。
第一被覆层21’可通过各种技术沉积形成单层或多层结构,其包括电镀、无电电镀、蒸镀、溅镀及其组合。举例来说,其结构是首先通过将该结构浸入活化剂溶液中,使绝缘层与无电镀铜产生触媒反应,接着以无电电镀方式被覆一薄铜层作为晶种层,然后以电镀方式将所需厚度的第二铜层形成于晶种层上。或者,于晶种层上沉积电镀铜层前,该晶种层可通过溅镀方式形成如钛/铜的晶种层薄膜。一旦达到所需的厚度,即可使用各种技术图案化被覆层以形成第一导线215、端子222及屏蔽盖224,其包括湿蚀刻、电化学蚀刻、激光辅助蚀刻及其与蚀刻掩膜(图未示)的组合,以定义出第一导线215、端子222及屏蔽盖224。
为了便于说明,金属层11、21及第一被覆层21’是以单一层表示,由于铜为同质被覆,金属层间的界线(均以虚线绘示)可能不易察觉甚至无法察觉,然而第一被覆层21’与第一绝缘层211之间、及第一被覆层21’与核心层41之间的界线则清楚可见。
据此,如图5所示,完成的线路板100包含定位件123、半导体元件31、核心层41、屏蔽盖224、屏蔽狭槽414、增层电路201、端子222及被覆穿孔515。在此实施例中,增层电路201包含第一绝缘层211及第一导线215,且被覆穿孔515实质上由核心层41、增层电路201及端子222共享。半导体元件31利用定位件123作为配置导件而设置于屏蔽盖224上的预定位置,且半导体元件31由屏蔽狭槽414侧向包围;其中屏蔽狭槽414白第一导线215向下延伸至屏蔽盖224,且向外延伸超过半导体元件31的外围边缘。屏蔽狭槽414具有一朝向向上方向的开放端,并通过第一导线215而电性连接至半导体元件31的接地接触垫,且可作为半导体元件31的水平屏障。屏蔽盖224是通过屏蔽狭槽414而电性连接至半导体元件31的接地接触垫,其中屏蔽狭槽414与屏蔽盖224和第一导线215电性接触且可作为半导体元件31的垂直屏障。被覆穿孔515提供增层电路201和端子222间的电性连接,其中端子222自核心层41于向下方向延伸。
实施例2
图6至图15是本发明另一较佳实施例的另一线路板的制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽盖、屏蔽狭槽、双增层电路及被覆穿孔。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图6为一层压基板的剖视图,其包含金属层11、介电层13、和支撑板15。介电层13通常为环氧树脂、玻璃环氧树脂、聚酰亚胺、及其类似物所制成,且具有50微米的厚度。在此实施态样中,介电层13介于金属层11以及支撑板15之间。然而,支撑板15在某些态样下可被省略。支撑板15通常由铜所制成,但铜合金或其他材料皆可被使用,支撑板15的厚度可于25至1000微米的范围内,而以制程及成本作为考虑,其较佳为35至100微米的范围内。在此实施态样中,支撑板15为厚度35微米的铜板。
图7为具有形成于金属层11上的定位件123的结构剖视图。定位件123可被各种技术如电镀、无电电镀、蒸镀、溅镀及其组合结合光刻技术而沉积于金属层11上及被图案化。
图8为于介电层13上定义出屏蔽盖224的结构剖视图。屏蔽盖224可通过光刻技术以及湿式蚀刻法移除金属层11的选定部位而形成,屏蔽盖224对应至用于放置半导体元件的预定位置,并可作为垂直EMI屏障。
图9为利用黏着剂16将半导体元件31设置于屏蔽盖224上的结构剖视图,其中黏着剂16位于屏蔽盖224和半导体元件31之间,并接触屏蔽盖224和半导体元件31。半导体元件31以其非主动面313面朝屏蔽盖224而贴附于屏蔽盖224上,定位件123白屏蔽盖224于向上方向延伸并延伸超过半导体元件31的非主动面313,且定位件123告进半导体元件31的外围边缘以作为半导体元件31的配置导件。
图10为叠合有核心层41、第一绝缘层211及金属层21的结构剖视图。核心层41接触半导体元件31、定位件123、屏蔽盖224及介电层13,并与半导体元件31、定位件123、屏蔽盖224及介电层13压合。第一绝缘层211接触金属层21、半导体元件31及核心层41,并提供金属层21和半导体元件31之间、金属层21和核心层41之间稳固地机械性连结。第一绝缘层211较佳为和介电层13具有相同材料,其中介电层13作为第二绝缘层221。
图11为具有第一盲孔213的结构剖视图。第一盲孔213延伸穿过金属层21和第一绝缘层211,以显露半导体元件31的接触垫312。
请参照图12,经由在金属层21上沉积第一被覆层21’及沉积进入第一盲孔213、然后图案化金属层21及其上第一被覆层21’,以于第一绝缘层211上形成第一导线215。第一导线215白第一绝缘层211于向上方向延伸,于第一绝缘层211上侧向延伸,并于向下方向延伸进入第一盲孔213以形成第一导电盲孔217,其是与接触垫312直接接触。
图13为叠合有第三绝缘层231的结构剖视图。第三绝缘层231接触第一绝缘层211及第一导线215,并于向上方向覆盖第一绝缘层211及第一导线215。
图14为具有第二盲孔223、第三盲孔233、狭孔411及穿孔511的结构剖视图。第二盲孔223延伸穿过支撑板15及第二绝缘层221,以显露屏蔽盖224的选定部位。第三盲孔233延伸穿过第三绝缘层231,以显露第一导线215的选定部位。狭孔411延伸穿过第三绝缘层231、第一绝缘层211及核心层41,以显露屏蔽盖224的选定部位。穿孔511于垂直方向延伸穿过第三绝缘层231、第一绝缘层211、核心层41、第二绝缘层221及支撑板15。
请参照图15,第二导线225及第三导线235是分别形成在第二及第三绝缘层221、231上,其是经由在支撑板15及第三绝缘层231上沉积第二被覆层22’,并沉积进入第二及第三盲孔223、233,接着图案化第二被覆层22’及支撑板15所形成。第二导线225白第二绝缘层221于向下方向延伸,于第二绝缘层221上侧向延伸,并于向上方向延伸进入第二盲孔223以形成第二导电盲孔227,其是电性接触屏蔽盖224。第三导线235自第三绝缘层231于向上方向延伸,于第三绝缘层231上侧向延伸,并于向下方向延伸进入第三盲孔233以形成第三导电盲孔237,其是电性接触第一导线215。并且,第二被覆层22’更沉积于狭孔411及穿孔511中,以提供屏蔽狭槽414及被覆穿孔515。
据此,如图15所示,完成的线路板200包含定位件123、半导体元件31、核心层41、屏蔽盖224、屏蔽狭槽414、双增层电路202、203及被覆穿孔515。第一增层电路202于向上方向覆盖半导体元件31及核心层41,且包含第一绝缘层211、第一导线215、第三绝缘层231及第三导线235。第二增层电路203于向下方向覆盖屏蔽盖224及核心层41,且包含第二绝缘层221及第二导线225。屏蔽狭槽414接触第三导线235并白第三导线235于向下方向延伸至屏蔽盖224,且通过第一及第三导线215、235而电性连接至半导体元件31的接地接触垫。屏蔽盖224于向下方向覆盖半导体元件31,并通过屏蔽狭槽414、第一及第三导线215、235而电性连接至半导体元件31的接地接触垫。被覆穿孔515实质上由核心层41、第一增层电路202及第二增层电路203共享,并提供第二导线225和第三导线235间的电性连接。
实施例3
图16至图21是本发明再一较佳实施例的再一线路板的制造方法剖视图,该线路板包含与定位件电性接触的屏蔽狭槽。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图16为由图1至图3所示相同步骤所制造的结构剖视图。
图17为具有第一盲孔213及狭孔411的结构剖视图。第一盲孔213延伸穿过金属层21及第一绝缘层211,以显露半导体元件31的接触垫312。狭孔411延伸穿过金属层21、第一绝缘层211及核心层41,以显露定位件123的选定部位。
请参照图18,经由在金属层21上沉积第一被覆层21’,并沉积进入第一盲孔213,接着图案化金属层21及其上的第一被覆层21’,以在第一绝缘层211上形成第一导线215。第一被覆层21’亦沉积进入狭孔411,以提供屏蔽狭槽414。第一导线215通过第一导线215提供半导体元件31的信号路由、及半导体元件31的接地接触垫与屏蔽狭槽414间的接地。并且,开口111形成穿过金属层11的用于后续形成被覆穿孔的预定位置。在此实施例中,金属层11作为屏蔽盖224,以提供半导体元件31的垂直EMI屏障效果。
图19为具有第二绝缘层221及第三绝缘层231的结构剖视图。第二绝缘层221于向下方向覆盖屏蔽盖224并填充开口111。第三绝缘层231于向上方向覆盖第一绝缘层211及第一导线215,并自狭孔414的开方端延伸进入狭孔414。
图20为具有第二盲孔223、第三盲孔233及穿孔511的结构剖视图。第二盲孔223延伸穿过第二绝缘层221,并对准屏蔽盖224的选定部位。第三盲孔233延伸穿过第三绝缘层231,并对准第一导线215的选定部位。穿孔511对应开口111,轴向对准开口111,并位于开口111的中心,且于垂直方向延伸穿过第三绝缘层231、第一绝缘层211、核心层41及第二绝缘层221。
请参照图21,第二导线225及第三导线235分别经由金属沉积及图案化而形成在第二及第三绝缘层221,231上。第二导线225白第二绝缘层221于向下方向延伸,于第二绝缘层221上侧向延伸,并于向上方向延伸进入第二盲孔223以形成第二导电盲孔227,其是电性接触屏蔽盖224。第三导线235自第三绝缘层231于向上方向延伸,于第三绝缘层231上侧向延伸,并于向下方向延伸进入第三盲孔233以形成第三导电盲孔237,其是电性接触第一导线215。并且,被覆穿孔515是经由在穿孔511中沉积金属而形成。
据此,如图21所示,完成的线路板300中,定位件123和屏蔽狭槽414的组合可作为半导体元件31的水平屏障,且屏蔽盖224可作为半导体元件31的垂直屏障。屏蔽狭槽414接触第一导线215,并自第一导线215朝向下方向延伸至定位件122,且通过第一导线215而电性连接至半导体元件31的接地接触垫。屏蔽盖224于向下方向覆盖半导体元件31,并通过定位件123、屏蔽狭槽414及第一导线215而电性连接至半导体元件31的接地接触垫。被覆穿孔515实质上由核心层41、第一增层电路202及第二增层电路203共享,且提供第二导线225及第三导线235间的电性连接。
实施例4
图22至图27是本发明一较佳实施例的线路板的另一制造方法剖视图,该线路板包含定位件、半导体元件、核心层、屏蔽狭槽及双增层电路。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图22及图23为在介电层上形成定位件的流程剖视图。
图22为一层压基板的剖视图,其包含金属层12、介电层13、和支撑板15。在此实施例中,介电层13位于金属层12和支撑板15之间。然而,支撑板15在某些态样下可被省略。金属层12绘示为35微米的铜层,但其他材料皆可被使用而不限于铜层。此外,金属层12可通过各种技术于介电层13上沉积形成单层或多层结构,其包括电镀、无电电镀、蒸镀、溅镀及其组合,且较佳为10至200微米间的厚度。
图23为具有于介电层13上形成定位件123的结构剖视图。定位件123可通过光影技术和湿式蚀刻移除金属层12的选定部位而形成。
图22’至23’是于介电层上形成定位件的另一实施态样的剖视图。
图22’为具有一组凹穴121的层压基板剖视图。如上所述,层压基板包含金属层12、介电层13及支撑板15,且凹穴121是通过移除金属层12的选定部位而形成。
图23’为具有于介电层13上形成定位件122的结构剖视图。定位件122可经由于凹穴121中分散或印刷一光敏性塑料材料(如环氧树脂、聚酰亚胺等)或非光敏性材料,接着移除整体金属层12而形成。
图24为使用黏着剂16将半导体元件31设置在介电层13上的结构剖视图和俯视图,其中黏着剂16位于介电层13和半导体元件31之间,且黏着剂16接触介电层13和半导体元件31。半导体元件31以其主动面311面朝介电层13而贴附于介电层13上,其中介电层13是作为第一绝缘层211。定位件123自介电层13于向上方向延伸并延伸超过半导体元件31的主动面311,且靠近半导体元件31的外围边缘以作为半导体元件31的配置导件。
图25为叠合有核心层41、第二绝缘层221及金属层22的结构剖视图。核心层41接触半导体元件31、定位件123及第一绝缘层211,并与半导体元件31、定位件123及第一绝缘层211压合。第二绝缘层221接触金属层22、半导体元件31、核心层41,并提供金属层22与半导体元件31之间、金属层22与核心层41之间稳固的机械式连结。第一绝缘层211及第二绝缘层221较佳为使用相同材料。
图26为具有第一盲孔213及狭孔411的结构剖视图。第一盲孔213延伸穿过支撑板15、第一绝缘层211及黏着剂16,以显露半导体元件的接触垫312。狭孔411延伸穿过的支撑板15、第一绝缘层211、核心层41及第二绝缘层221,以显露金属层22的选定部位。
请参照图27,经由于支撑板15上沉积第一被覆层21’并沉积进入第一盲孔213,然后图案化支撑板15及其上的第一被覆层21’,以于第一绝缘层211上形成第一导线215。第一导线215自第一绝缘层211于向下方向延伸,于第一绝缘层211上侧向延伸,并于向上方向延伸进入第一盲孔213以形成第一导电盲孔217,其是与接触垫312直接接触。并且,第一被覆层21’更沉积于狭孔411中以提供屏蔽狭孔414,且沉积于金属层22上,然后图案化金属层22及其上的第一被覆层21’,以定义出屏蔽盖224及第二导线225。屏蔽狭槽414可作为半导体元件31的水平屏障,并通过第一导线215而电性连接至半导体元件31的接地接触垫。屏蔽盖224可作为半导体元件31的垂直屏障,且通过屏蔽狭槽414和第一导线215而电性连接至半导体元件31的接地接触垫。
据此,如图27所示,完成的线路板400包含定位件123、半导体元件31、核心层41、屏蔽狭槽414及双增层电路202,203。第一增层电路202于向下方向覆盖半导体元件31、定位件123、及核心层41,且第一增层电路202包含第一绝缘层211及第一导线215。第二增层电路203于向上方向覆盖半导体元件31及核心层41,且第二增层电路203包含第二绝缘层221和屏蔽盖224。屏蔽狭槽414接触第一导线215,并自第一导线215于向上方向延伸至屏蔽盖224,及侧向覆盖半导体元件31,以及具有朝向向下方向的开放端。屏蔽盖224于向上方向覆盖半导体元件31并向外侧向延伸至线路板400的外围边缘。
图26’至27’是形成与屏蔽盖224及第一导线215电性接触的屏蔽狭槽414的另一实施态样的剖视图。
图26'为具有第一盲孔213及狭孔411的结构剖视图。该结构相似于图26所示的结构,除了狭孔411延伸穿过金属层22、第二绝缘层221、核心层41及第一绝缘层211,以显露支撑板15的选定部位。
图27’为完成的线路板500的剖视图,其中经由金属沉积及图案化以提供第一导线215、屏蔽狭槽414及屏蔽盖224。线路板500与图27所示结构相似,除了屏蔽狭槽414具有朝向向上方向的开放端,且屏蔽盖侧向延伸至线路板500的外围边缘。
实施例5
图28至图30是本发明另一较佳实施例的另一线路板的制造方法剖视图,该线路板包含与定位件电性连接的屏蔽狭槽和屏蔽盖。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图28为由图22至图25所示相同步骤所制造的结构剖视图。
图29为具有第一盲孔213、狭孔411及穿孔511的结构剖视图。第一盲孔213延伸穿过支撑板15、第一绝缘层211及黏着剂16,以于向下方向显露半导体元件31的接触垫312及定位件123的选定部位。狭孔411延伸穿过金属层22、第二绝缘层221及核心层41,以于向上方向显露定位件123的选定部位。穿孔511于垂直方向延伸穿过金属层22、第二绝缘层221、核心层41、第一绝缘层211及支撑板15。
请参照图30,完成的电路板600,其是经由金属沉积及图案化以提供第一导线215、屏蔽狭槽414、屏蔽盖224及被覆穿孔515。经由在支撑板15上沉积第一被覆层21’及沉积进入第一盲孔213,接着图案化支撑板15及其上的第一被覆层21’,以于第一绝缘层211上形成第一导线215。第一导线215自第一绝缘层211于向下方向延伸,于第一绝缘层211上侧向延伸,并于向上方向延伸进入第一盲孔213以形成第一导电盲孔217,其是与接触垫312和定位件123电性接触。
并且,第一被覆层21’更沉积于狭孔411及穿孔511中,以提供屏蔽狭孔411和被覆穿孔515,并沉积于金属层22上。在此实施例中,金属层22及第一被覆层21’的组合作为屏蔽盖224,以提供半导体元件31的垂直屏障效果。屏蔽狭槽414自屏蔽盖224于向下方向延伸至定位件123,且通过定位件123及第一导线215而电性连接至半导体元件31的接地接触垫。屏蔽盖224自第二绝缘层221于向上方向延伸,且向外侧向延伸至线路板600的外围边缘,即通过屏蔽狭槽414、定位件123及第一导线215而电性连接至半导体元件31的接地接触垫。并且,被覆穿孔515提供屏蔽盖224和第一增层电路202间、屏蔽狭槽414及第一增层电路202间的另一电性连接路径。
实施例6
图31至图33是本发明再一较佳实施例的再一线路板的制造方法剖视图,其中屏蔽盖通过与定位件接触的导电沟而电性连接至第一增层电路。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图31为由图22至图25所示相同步骤所制造的结构剖视图,除了半导体元件31以其非主动面313面朝介电层13而设置于介电层13上,且第一绝缘层211及金属层21是提供以于向上方向覆盖半导体元件31及核心层41。在此实施例中,定位件123白介电层13于向上方向延伸并延伸超过半导体元件31的非主动面313。核心层41接触半导体元件31、定位件123及介电层13,并与半导体元件31、定位件123及介电层13压合,其中介电层13作为第二绝缘层221。第一绝缘层211接触金属层21、半导体元件31、及核心层41,并提供金属层21与半导体元件31之间、金属层21与核心层41之间稳固的机械性连结。
图32及图32A分别为具有第一盲孔213、沟孔226、及狭孔411的结构剖视图及仰视图。第一盲孔213延伸穿过金属层21及第一绝缘层211,以显露半导体元件31的接触垫312。沟孔226延伸穿过支撑板15及第二绝缘层221,以于向下方向显露定位件123的选定部位。狭孔411延伸穿过金属层21、第一绝缘层211及核心层41,以于向上方向显露定位件123的选定部位。如图32A所示,沟孔226是经由机械切割,沿着四条对准定位件123的四个侧边的切割线穿过支撑板15及第二绝缘层221而形成。
图33为完成的线路板700的剖视图,其经由金属沉积及图案化,以提供第一导线215、屏蔽狭槽414、屏蔽盖224及导电沟228。经由在金属层21上沉积第一被覆层21’并沉积进入第一盲孔213,然后图案化金属层21及其上的第一被覆层21’,以于第一绝缘层211上形成第一导线215。并且,第一被覆层21’更沉积进入狭孔411及沟孔226以提供屏蔽狭槽414及导电沟228,及沉积于支撑板15上。在此实施例中,支撑板15和第一被覆层21’的组合视为屏蔽盖224。屏蔽狭槽414和定位件123的组合可作为半导体元件31的水平屏障,且通过第一导线215而电性连接至半导体元件31的接地接触垫。屏蔽盖224可作为半导体元件31的垂直屏障,且通过导电沟228、定位件123、屏蔽狭槽414及第一导线215而电性连接至半导体元件31的接地接触垫。
另一实施态样如图33’所示,屏蔽盖224可通过第二导电盲孔227而电性连接至定位件123。据此,线路板800中,屏蔽盖224通过第二导电盲孔227、定位件123、屏蔽狭槽414及第一导线215而电性连接至半导体元件31的接地接触垫。
实施例7
图34至图36是本发明又一较佳实施例的又一线路板的制造方法剖视图,其中屏蔽盖通过被覆穿孔而电性连接至第一增层电路。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图34为如图31所示相同结构的剖视图。
图35为具有第一盲孔213、狭孔411及穿孔511的结构剖视图。第一盲孔213延伸穿过金属层21及第一绝缘层211,以显露半导体元件31的接触垫212。沟孔411延伸穿过金属层21、第一绝缘层211及核心层41,已于向上方向显露定位件123的选定部位。穿孔511于垂直方向延伸穿过金属层21、第一绝缘层211、核心层41、第二绝缘层211及支撑板15。
图36为完成的电路板900的剖视图,其是经由金属沉积及图案化以提供第一导线215、屏蔽狭槽414、屏蔽盖224及被覆穿孔515。经由在金属层21上沉积第一被覆层211及沉积进入第一盲孔213,接着图案化金属层21及其上的第一被覆层21’,以于第一绝缘层211上形成第一导线215。并且,第一被覆层21’更沉积于狭孔411及穿孔511中以提供屏蔽狭槽414及被覆穿孔515,且沉积于支撑板15上。在此实施例中,支撑板15和第一被覆层21’的组合作为屏蔽盖224。屏蔽狭槽414和定位件123的组合可作为半导体元件31的水平屏障,且通过第一导线215而电性连接至半导体元件31的接地接触垫。屏蔽盖224可作为半导体元件31的垂直屏障,且通过被覆穿孔515及第一导线215而电性连接至半导体元件31的接地接触垫。
实施例8
图37至图39是本发明一较佳实施例的三维堆叠组体的制造方法剖视图,该三维堆叠组体包含多个线路板,其是以面对背的方式堆叠。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图37为具有位于两相邻电路板110、120间的内介电层261的结构剖视图。线路板110,120与图27所示相同,除了线路板110、120更分别包括第三绝缘层231及第四绝缘层241。线路板110、120为垂直堆叠并利用内介电层261而互相结合,其中内介电层261接触并位于线路板110的第二绝缘层221/屏蔽盖224/第二导线225及线路板120的第一绝缘层211/第一导线215之间。第三绝缘层231于向下方向覆盖及接触线路板110的第一绝缘层211及第一导线215,且包含对准第一导线215的选定部位的第三盲孔233。第四绝缘层241于向上方向覆盖及接触线路板120的第二绝缘层221、屏蔽盖224及第二导线225。
图38为具有穿孔511的结构剖视图。穿孔511于垂直方向延伸穿过线路板110,120及内介电层261。
请参照图39,线路板110,120分别具有第三导线225及第四导线245。第三导线235字第三绝缘层231朝向下方向延伸,于第三绝缘层231上侧向延伸,并延伸进入第三盲孔233以形成第三导电盲孔237,其是与第一导线215电性接触。第四导线245白第四绝缘层241于向上方向延伸,并于第四绝缘层241上侧向延伸。亦如图39所示,被覆穿孔515是经由在穿孔511中沉积金属所形成。据此,完成的堆叠组体101包含多个线路板110、120、内介电层261及被覆穿孔515。线路板110、120各自包含定位件123、半导体元件31、核心层41、屏蔽狭槽414、第一增层电路202及第二增层电路203。被覆穿孔515实质上由线路板110、120共享,且延伸穿过内介电层261及线路板110、120,以提供线路板110、120间的电性连接。
实施例9
图40至图42是本发明另一较佳实施例的另一三维堆叠组体的制造方法剖视图,该三维堆叠组体包含多个线路板,其是以背对背的方式堆叠。
为了简要说明的目的,于实施例1中的任何叙述可合并至此处的相同应用部分,且不再重复相同叙述。
图40为具有设于多个线路板130,140间的内介电层261的结构剖视图。线路板130、140为与图3所示相同,并以背对背的方式垂直堆叠,且利用内介电层261而互相结合,其中内介电层261设于线路板130、140之间,并接触各线路板130、140的屏蔽盖224。
图41为具有第一盲孔213、狭孔411及穿孔511的结构剖视图。第一盲孔213延伸穿过金属层21及第一绝缘层211,以显露各线路板130、140中半导体元件3l的接触垫312。狭孔411延伸穿过金属层21、第一绝缘层211及核心层41,以显露各线路板130、140中屏蔽盖224的选定部位。穿孔511于垂直方向延伸穿过线路板130、140及内介电层261。
请参照图42,各线路板130,140通过金属沉积及图案化以形成第一导线215。第一导线215自第一绝缘层211垂直延伸,于第一绝缘层211上侧向延伸,并延伸进入第一盲孔213以形成第一导电盲孔217,其是与半导体元件31的接触垫312电性连接。亦如图42所示,通过在狭孔411及穿孔511中沉积金属,以形成屏蔽狭槽414和被覆穿孔515。据此,完成的堆叠组体102包含线路板130、140、内介电层261及被覆穿孔515。各线路板130、140包含定位件123、屏蔽盖224、屏蔽狭槽414、半导体元件31、核心层41及增层电路201。被覆穿孔515实质上由线路板130、140共享,并延伸穿过内介电层261及线路板130、140,以提供线路板130、140间的电性连接。
上述的线路板以及三维堆叠组体仅为说明范例,本发明尚可通过其他多种实施例实现。此外,上述实施例可基于设计及可靠度的考虑,彼此混合搭配使用或与其他实施例混合搭配使用。线路板可包括多个阵列排序的屏蔽狭槽及屏蔽盖,用于多个并排的半导体元件;且增层电路可包括额外导线,以容纳额外的半导体元件、屏蔽狭槽及屏蔽盖。同理,线路板可包含复阵列定位件以容纳额外的半导体元件。
半导体元件可为已封装或未封装芯片。此外,该半导体元件可为裸芯片或晶圆级封装芯片(wafer level packaged die)等。定位件、屏蔽盖以及由屏蔽狭槽定义区域可客制化以容纳单一半导体元件,举例来说,定位件的图案可为正方形或矩形,俾与单一半导体元件的形状相同或相似。四个屏蔽狭槽的各组可定义为正方形或矩形,俾与单一半导体元件的形状相同或相似。同理,屏蔽盖亦可客制化以与单一半导体元件的形状相同或相似。
在本文中,“邻接”一词意指元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如,接触垫邻接于第一导线,但并未邻接于第二导线。
“重叠”一词意指位于上方并延伸于一下方元件的周缘内。[重叠]包含延伸于该周缘的内、外或坐落于该周缘内。例如,在第一增层电路面朝向上方向时,第一增层电路是重叠于半导体元件,此乃因一假想垂直线可同时贯穿第一增层电路与半导体元件,不论第一增层电路与半导体元件之间是否存有另一同样被该假想垂直线贯穿的元件(如:黏着剂),且亦不论是否有另一假想垂直线仅贯穿第一增层电路而未贯穿半导体元件(半导体元件的周缘外)。同样地,第一增层电路是重叠于核心层,且核心层是被第一增层电路重叠。此外,“重叠”与“位于上方”同义,“被重叠”则与“位于下方”同义。
“接触”一词意指直接接触。例如,第一导电盲孔接触半导体元件的接触垫,但第二导电盲孔并未接触半导体元件的接触垫。
“覆盖”一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如,在第一增层电路面朝向上方向的状态下,第一增层电路于向上方向覆盖半导体元件,不论是否有另一元件(如:黏着剂)位于半导体元件与第一增层电路之间。
“层”字包含图案化及未图案化的层体。例如,当金属层设置于介电层上时,金属层可为一空白未经光刻及湿式蚀刻的平板。此外,“层”可包含多个叠合层。
“对准”、“对齐’’一词意指元件间的相对位置,不论元件之间是否彼此保持距离或邻接,或一元件插入且延伸进入另一元件中。例如,当假想的水平线贯穿定位件及半导体元件时,定位件侧向对准于半导体元件,不论定位件与半导体元件之间是否具有其他被假想线贯穿的元件,且不论是否具有另一贯穿半导体元件但不贯穿定位件的假想垂直线、或另一贯穿定位件但不贯穿半导体元件的假想垂直线。同样地,屏蔽狭槽是侧向对准半导体元件,第一盲孔对准半导体元件的接触垫、且屏蔽盖对准半导体元件。
“靠近”一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域习知通识,当半导体元件以及定位件间的间隙不够窄时,由于半导体元件于间隙中的横向位移而导致半导体元件的位置误差可能会超过可接受的最大误差限制,一旦半导体元件的位置误差超过最大极限时,则不可能使用激光束对准接触垫,而导致半导体元件以及增层电路间的电性连接错误。因此,根据半导体元件的接触垫的尺寸,于本领域的技术人员可经由试误法以确认半导体元件以及定位件间的间隙的最大可接受范围,从而避免半导体元件以及增层电路间的电性连接错误。由此,“定位件靠近半导体元件的外围边缘”的用语是指半导体元件的外围边缘以及定位件间的间隙是窄到足以防止半导体元件的位置误差超过可接受的最大误差限制。
“设置”、“层叠”、“附着”、及“贴附”一语包含接触与非接触单一或多个支撑元件。例如,半导体元件是设置于屏蔽盖上,不论此半导体元件是实际接触屏蔽盖或与屏蔽盖以一黏着剂相隔。
“电性连接”一词意指直接或间接电性连接。例如,被覆穿孔提供了第一导线的电性连接,其不论被覆穿孔是否邻接第一导线、或经由第三导线电性连接至第一导线。
“上方”一词意指向上延伸,且包含邻接与非邻接元件以及重叠与非重叠元件。例如,当第一增层电路面朝向下方向时,定位件于其上方延伸,邻接第一绝缘层并自第一绝缘层突伸而出。
“下方”一词意指向下延伸,且包含邻接与非邻接元件以及重叠与非重叠元件。例如,在第一增层电路面朝向下方向时,第一增层电路于向下方向延伸于半导体元件下方,不论第一增层电路是否邻接该半导体元件。
“第一垂直方向”及“第二垂直方向”并非取决于线路板的定向,凡熟悉此项技术的人士即可轻易了解其实际所指的方向。例如,半导体元件的主动面面朝第一垂直方向,且半导体元件的非主动面面朝第二垂直方向,此与线路板是否倒置无关。屏蔽狭槽或被覆穿孔的第一端面朝第一垂直方向,且屏蔽狭槽或被覆穿孔的第二端面朝第二垂直方向。同样地,定位件是沿一侧向平面[侧向]对准半导体元件,此与线路板是否倒置、旋转或倾斜无关。因此,该第一及第二垂直方向是彼此相反且垂直于侧面方向,且侧向对准的元件是在垂直于第一与第二垂直方向的侧向平面相交。再者,当半导体元件的主动面面朝向下方向时,第一垂直方向为向下方向,第二垂直方向为向上方向;当半导体元件的非主动面面朝向上方向时,第一垂直方向为向上方向,第二垂直方向为向下方向。
本发明的线路板以及使用其的三维堆叠组体具有多项优点。屏蔽狭槽及屏蔽盖可分别作为半导体元件的水平及垂直EMI屏障,以减少电磁干扰。由于增层电路的高路由选择能力,由增层电路提供的信号路由利于高I/O值以及高性能的应用。可依实际需求选择性地于线路板中提供定位件。例如,定位件可作为被屏蔽的半导体元件的精准的配置导件。由于半导体元件由黏着剂结合至增层电路或屏蔽盖,在固化期间可避免因配置错误或黏着剂回流造成的任何位移。因此,线路板及三维堆叠组体的可靠度高、价格平实且极适合量产。
本案的制作方法具有高度适用性,且是以独特、进步的方式结合运用各种成熟的电性连结及机械性连结技术。此外,本案的制作方法不需昂贵工具即可实施。因此,相较于传统封装技术,此制作方法可大幅提升产量、良率、效能与成本效益。
在此所述的实施例是为例示的用,其中所述实施例可能会简化或省略本技术领域已熟知的元件或步骤,以免模糊本发明的特点。同样地,为使附图清晰,附图亦可能省略重复或非必要的元件及元件符号。
精于此项技术的人士针对本文所述的实施例当可轻易思及各种变化及修改的方式。例如,前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序皆仅为范例。本领域人士可于不悖离如随附的权利要求范围所定义的本发明精神与范畴的条件下,进行变化、调整与均等技术。
虽然本发明已于较佳实施态样中说明,然而应当了解的是,在不悖离本发明权利要求范围的精神以及范围的条件下,可对于本发明进行可能的修改以及变化。

Claims (17)

1.一种具有内嵌元件、及电磁屏障的线路板,包括:
一屏蔽盖;
一半导体元件,其利用一黏着剂设置于该屏蔽盖上,且该半导体元件包含一主动面及与该主动面相反的一非主动面,该主动面上具有多个接触垫,其中该主动面面朝一第一垂直方向并背向该屏蔽盖,及该非主动面面朝与该第一垂直方向相反的一第二垂直方向并朝向该屏蔽盖;
一核心层,其于垂直于该第一垂直方向以及该第二垂直方向的侧面方向侧向覆盖该半导体元件;
一第一增层电路,其自该第一垂直方向覆盖该半导体元件及该核心层,且该第一增层电路通过多个第一导电盲孔而电性连接至该半导体元件的所述接触垫;以及
多个屏蔽狭槽,其延伸穿过该核心层并侧向覆盖该半导体元件,且向外侧向延伸超过该半导体元件的外围边缘,其中所述屏蔽狭槽及该屏蔽盖通过该第一增层电路而与所述接触垫的至少一者电性连接以接地。
2.如权利要求1所述的具有内嵌元件、及电磁屏障的线路板,还包括:
一第二增层电路,其自该第二垂直方向覆盖该屏蔽盖及该核心层;以及
一被覆穿孔,其延伸穿过该核心层,以电性连接该第一增层电路与该第二增层电路。
3.如权利要求1所述的具有内嵌元件、及电磁屏障的线路板,还包括:
一定位件,其作为该半导体元件的一配置导件,且该定位件自该屏蔽盖朝该第一垂直方向延伸,靠近该半导体元件的外围边缘,并侧向对准该半导体元件的外围边缘。
4.如权利要求1所述的具有内嵌元件、及电磁屏障的线路板,其中,所述屏蔽狭槽自该第一增层电路朝该第二垂直方向延伸至该屏蔽盖。
5.如权利要求3所述的具有内嵌元件、及电磁屏障的线路板,其中,所述屏蔽狭槽自该第一增层电路朝该第二垂直方向延伸至该定位件。
6.如权利要求1所述的具有内嵌元件、及电磁屏障的线路板,其中,所述屏蔽狭槽各自为一连续的金属化狭槽,并向外侧向延伸至该线路板的外围边缘。
7.如权利要求1所述的具有内嵌元件、及电磁屏障的线路板,其中,该屏蔽盖是一连续金属层,并向外侧向延伸超过该半导体元件的外围边缘。
8.如权利要求3所述的具有内嵌元件、及电磁屏障的线路板,其中,该定位件包括一连续或不连续的条板或突柱阵列。
9.如权利要求3所述的具有内嵌元件、及电磁屏障的线路板,其中,该半导体元件与该定位件间的间隙是于0.001至1mm的范围内。
10.如权利要求3所述的具有内嵌元件、及电磁屏障的线路板,其中,该定位件的高度是于10至200微米的范围内。
11.一种具有内嵌元件、及电磁屏障的线路板,包括:
一半导体元件,其包含一主动面及与该主动面相反的一非主动面,该主动面上具有多个接触垫,其中该主动面面朝一第一垂直方向,及该非主动面面朝与该第一垂直方向相反的一第二垂直方向;
一核心层,其于垂直于该第一垂直方向以及该第二垂直方向的侧面方向侧向覆盖该半导体元件;
一第一增层电路,其自该第一垂直方向覆盖该半导体元件及该核心层,且该第一增层电路通过多个第一导电盲孔而电性连接至该半导体元件的所述接触垫;
一第二增层电路,其自该第二垂直方向覆盖该半导体元件及该核心层,且该第二增层电路包含一屏蔽盖,该屏蔽盖对准该半导体元件;以及
多个屏蔽狭槽,其延伸穿过该核心层并侧向覆盖该半导体元件,且向外侧向延伸超过该半导体元件的外围边缘,其中该屏蔽盖及所述屏蔽狭槽通过该第一增层电路而与所述接触垫的至少一者电性连接以接地。
12.如权利要求11所述的具有内嵌元件、及电磁屏障的线路板,还包括:
一定位件,其作为该半导体元件的一配置导件,且该定位件自该屏蔽盖朝该第一垂直方向延伸,靠近该半导体元件的外围边缘,并侧向对准该半导体元件的外围边缘。
13.如权利要求11所述的具有内嵌元件、及电磁屏障的线路板,其中,该屏蔽盖通过所述屏蔽狭槽而电性连接至该第一增层电路,所述屏蔽狭槽自该第一增层电路朝该第一垂直方向延伸至该屏蔽盖。
14.如权利要求12所述的具有内嵌元件、及电磁屏障的线路板,其中,所述屏蔽狭槽白该第一增层电路朝该第二垂直方向延伸至该定位件。
15.如权利要求14所述的具有内嵌元件、及电磁屏障的线路板,其中,该屏蔽盖通过所述屏蔽狭槽、该定位件及该第二增层电路的一第二导电盲孔而电性连接至该第一增层电路。
16.如权利要求14所述的具有内嵌元件、及电磁屏障的线路板,其中,该屏蔽盖通过所述屏蔽狭槽、该定位件及该第二增层电路的一导电沟而电性连接至该第一增层电路。
17.如权利要求14所述的具有内嵌元件、及电磁屏障的线路板,其中,该屏蔽盖通过一被覆穿孔而电性连接至该第一增层电路,该被覆穿孔延伸穿过该核心层。
CN201310485264.6A 2012-10-17 2013-10-16 具有内嵌元件及电磁屏障的线路板 Expired - Fee Related CN103779333B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201261714960P 2012-10-17 2012-10-17
US61/714,960 2012-10-17

Publications (2)

Publication Number Publication Date
CN103779333A true CN103779333A (zh) 2014-05-07
CN103779333B CN103779333B (zh) 2016-11-30

Family

ID=

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
WO2021056181A1 (zh) * 2019-09-24 2021-04-01 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913862A (en) * 2007-09-14 2009-03-16 Phoenix Prec Technology Corp Circuit board structure having heat-dissipating structure
TW200934342A (en) * 2008-01-25 2009-08-01 Ibiden Co Ltd Multilayer wiring board and its manufacturing method
US20110157762A1 (en) * 2009-12-28 2011-06-30 Sony Corporation Capacitive input device and electro-optical apparatus with input function
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913862A (en) * 2007-09-14 2009-03-16 Phoenix Prec Technology Corp Circuit board structure having heat-dissipating structure
TW200934342A (en) * 2008-01-25 2009-08-01 Ibiden Co Ltd Multilayer wiring board and its manufacturing method
US20110157762A1 (en) * 2009-12-28 2011-06-30 Sony Corporation Capacitive input device and electro-optical apparatus with input function
US20120120609A1 (en) * 2010-11-12 2012-05-17 Unimicron Technology Corporation Package structure having a semiconductor component embedded therein and method of fabricating the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
WO2021056181A1 (zh) * 2019-09-24 2021-04-01 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法
CN112840451A (zh) * 2019-09-24 2021-05-25 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法
CN112840451B (zh) * 2019-09-24 2022-10-18 宏启胜精密电子(秦皇岛)有限公司 封装结构及其制造方法

Also Published As

Publication number Publication date
TW201417222A (zh) 2014-05-01
TWI517312B (zh) 2016-01-11

Similar Documents

Publication Publication Date Title
TWI599284B (zh) 介電材凹穴內設有電性元件之可堆疊式線路板製作方法
CN104733332B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
CN104810320B (zh) 半导体组件及其制作方法
CN104039070A (zh) 具有内建散热座及增层电路的散热增益型线路板
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20140048326A1 (en) Multi-cavity wiring board for semiconductor assembly with internal electromagnetic shielding
US20140048914A1 (en) Wiring board with embedded device and electromagnetic shielding
CN103596386B (zh) 制造具有内建定位件的复合线路板的方法
CN103633060B (zh) 具有内嵌元件及电磁屏障的线路板
US20140061877A1 (en) Wiring board with embedded device, built-in stopper and electromagnetic shielding
CN106057745A (zh) 设有加强层及整合双路由电路的半导体组件及制作方法
CN103594444A (zh) 在中介层及无芯基板之间具有双重连接通道的半导体组件
US9064878B2 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
CN105932008A (zh) 低弯翘无芯基板及其半导体组体
CN103596354B (zh) 具有内建定位件、中介层、以及增层电路的复合线路板
CN103716992A (zh) 具有内嵌元件、内建定位件、及电磁屏障的线路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
CN102543970A (zh) 半导体封装件及其制造方法
US20140048955A1 (en) Semiconductor assembly board with back-to-back embedded semiconductor devices and built-in stoppers
CN104349583A (zh) 具有复合芯层及双增层电路的线路板
CN103594379B (zh) 具有内嵌半导体以及内建定位件的连线基板及其制造方法
CN103594381A (zh) 具有内建定位件的半导体组体,及其制造方法
CN103779333B (zh) 具有内嵌元件及电磁屏障的线路板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161130

Termination date: 20191016