TWI373999B - - Google Patents

Download PDF

Info

Publication number
TWI373999B
TWI373999B TW100109519A TW100109519A TWI373999B TW I373999 B TWI373999 B TW I373999B TW 100109519 A TW100109519 A TW 100109519A TW 100109519 A TW100109519 A TW 100109519A TW I373999 B TWI373999 B TW I373999B
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor element
printed wiring
wiring board
insulating layer
Prior art date
Application number
TW100109519A
Other languages
English (en)
Other versions
TW201125458A (en
Inventor
Sotaro Ito
Michimasa Takahashi
Yukinobu Mikado
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201125458A publication Critical patent/TW201125458A/zh
Application granted granted Critical
Publication of TWI373999B publication Critical patent/TWI373999B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Description

1373999 六、發明說明： 【發明所屬之技術領域】 本發明係關於内藏有ic智略 印刷佈線板，更詳言之子零件(半導體元件)的多層 與多層印刷佈線板的導體電路；^之半^元件的禪塾(_' 1不易降低之多騎刷佈線^二^純接可靠 【先前技術】 =半導體元件的多層印刷佈線板係有 :Γ號公報或曰本專利特開= 半導體元件埋藏用凹部的層:刷佈線板係由:形成有 體元件；在基板上形成被覆^該丰二該基板凹部内的半導 形成於絕緣層表面上的物 ^ 件狀相絕緣層； 首咖 等體電路’以及設置於絕緣層中且將 ^導體電路與半導體元件的焊塾施行電性域的通孔；所構 接多層印刷佈線板係在最外層表面上設置外部連 便:㈣HBGA等）’而基板所_半導體元件 更，，、二由以外部連接端子進行與外部_電性墟。 孰如前述的習知技術，基板中所埋藏半導體元件的焊 墊關，在電_接性她接可#性上出現問題。 特=係半導體兀件料、或在該焊塾職接的通孔附近處， 將谷易發_接不良狀況。即，形成收容著半導體元件之凹 TF1008401 3 1373999 部的樹脂基板’主要係由使環氧 補強材尹的樹脂材科形成，因 '脂等含潤於玻璃織維布等 成凹部的底面，將依位置的㈣在_#孔加王等方式所形 容易使凹部深度呈不均勻狀離。形成不規則凹凸，結果便 的凹部四角落附近，將容易二2 =剖面幾近形成矩形 大多將無法彻峨體 持。在此絲μ，因騎；^是依某程錢斜狀態保 的傾斜狀態，因而焊㈣將形成某程度 難形成所需雜，導財祕行祕料孔便頗 現電性轉接性、_物__=狀況。結果，便出 將該ΐ導與凹部底面之間設置黏著劑層，並 狀態將呈：導τ於凹部底面時， 元件對凹部的劑層不易均句散開，因而半導體 保半導體元件的密接力/絲成不均勻狀態。導致不易確 體在純鄉件下騎可靠性試驗，时導致半導 =細部的密接性明顯降低的情況。 點，提尹—月之目的在於解決環繞習知技術的上述問題 仍可確保電^=半導^件㈣屬讀脂製’ 中，半導體-半.曰，、輕接可靠性，特別係在可靠性試驗 ¥塾與含有其所輕接通孔的導體電路間之 TF1008401 1373999 ^接可靠性^降低的多層印刷料板及其製造方法。 【發明内容】 本發明者等為能實現上述目的，經深入鑽研，结果發現，當 樹脂基板中㈣置的半導體轉收容用凹粒深虞衫某 程又句勻的If況下’基板所内藏半導體元件的焊墊、與其所 ^接的導體電路之間，將容易出現電性祕性與揭接$靠性 降低狀況，根據此種發現構建出如下内容社要構成，遂完 成本發明。 即，本發明係 ^種夕層印刷佈線板，係在收容有半導體元件的樹脂 乡巴緣層上’形成其他的獅崎層與導上述半導 體元件與導H電路之間雜由㈣(via⑽雜行電性減 而成的多層印刷佈線板；其中， V、導肢元件係收容於在樹脂絕緣層中所設置的凹部 内再=該凹部之底面形成有載置半導體元件的金屬層。 丹者，本發明係 絕(tr多層印刷佈線板’係在收容有半導體元件的樹脂 、:上，喊其他_脂絕緣層與導體電路，且 —件與導體電路之間係經由通 +導 層印刷佈線板;其中， 了電_接而成的多 内上Γ/導體立元件係收容於在樹脂絕緣層中所設置的凹部 ㈣k底面形成載置半導體元件的金屬層，而上 TF1008401 1373999 述其他的樹脂絕緣層係具有纖維基材而成。 上述(1)及(2)所，糾巾，最好在收 脂絕緣詹上形鱗㈣路而成，且 元件的樹 而與在其他的樹軌❹上所》^路係經由通孔， 接。 層上卿成料體電路騎電性輕 再者，最好純料⑽树的伽絕 路’且該導體電路係緩由金屬填充通孔 絕緣層上卿成導體魏進行電_接。/…、樹月曰 再者，收容半導體元件的樹脂絕緣層之厚户， 他的樹脂絕緣層之厚度。藉此，⑽== 層便較不易因熱等原因而二= 的福保半導體元件、與所輕接通孔間的輪接性與可靠性 再者’上述其他㈣脂絕緣層 半導體元件純容料導心心㈤路村延伸超過 牛導體兀件的树脂絕緣層的邊界之方 $置。藉此’半_件_接_路便將增 由度。此外’因為外縣接的焊塾、盘 、、良自 :係隔開，因而焊錫㈣外部便較不易受到因熱= 力的影響，亦推定可禮保轉接性與可靠性。 產生應 再者’本發明實施形態中’亦可形絲接於金屬層 匕，構成經由該通孔將半導I#开#, 即，可m & 料導體兀件所發生的熱進行散熱。 到的丰.1 屬相導減，藉此將由金屬層所接受 到的+導體元件熱釋放出於外部。 接又 TF1008401 1373999 再者’本發明係 印刷佈線板，係在收容有来、·_ ，:成其他的樹脂絕緣層與導體電t體元件的樹脂 兀件與導體電路之間係經由通 i且上述半導 層印刷佈線板；其令， 电性耦接而成的多 上述半導體元件係收容於樹脂絕 ⑽^職敍上料導心件t置的凹部 /蜀層係形成大於凹部之底面之 ♦屬層，而 猎由此種構造，便可輕易地確保 '的面積。 外’在基板凹部形成之際，亦 =的收納性。此 :輕易地將軸緣層中所設置二::;狀況。所以， ^不易受其他因素(例如未發生形成凹:成均句狀 與形成金屬層時的影響等）的影響。 $的凹凸影響、 样明中’上述金屬層最好係録面經平 為在半導體元件與金屬芦 —匕。理由係因 地呈厚度均句狀態，因而，可輕易 在熱循環條件下重複施行式、=妾f生均寻，即使 接性。 罪陡私仍可輕易地確保其密 开二，述金屬層最好係由軋延峨成。若由乳延銅箱 料導/^地確縣屬層的平域。此外，亦將容易確 保+導以件的_性與半導體元件的密接性。 再者’上述樹脂絕緣層之凹部之壁面最好裸露出而成。 TF1008401 7 1373999 即，在半導體元件收納時，凹部壁面呈裸露狀態。藉此，可 確保半導體元件的收納性。此外，在凹部壁面上可填充著黏 著劑與其他的樹脂絕緣層，便能輕易地確保半導體元件的接 合性與半導體元件的電耦接性。 再者，上述金屬層最好經雷射處理而裸露出。藉此，凹部 深度便可輕易地呈均勻。 再者，在上述凹部内所裸露出的金屬層厚度，最好較薄於 . 非裸露出部分的厚度。藉此，在半導體元件收納的區域中形 肇 成凹洞，因而推定將可輕易地確保半導體元件的收納性。 再者，上述凹部内所裸露出的金屬層表層最好屬於光澤面 (shiny surface)。理由係若為光澤面，則將可輕易地確保金 屬層與半導體元件間之密接性，並可輕易地確保半導體元件 的耦接性與可靠性。此外將可使在半導體元件與金屬層之間 所形成的黏著劑層厚度呈均勻，因而半導體元件的密接性均 等，即使在熱循環條件下重複施行可靠性試驗，仍可輕易地 鲁 確保密接性。 再者，上述金屬層裸露於上述凹部内之表面的相反側表 面，最好為無光澤面（mat surface)。理由係將確保與其他的 樹脂絕緣層間的密接性。 再者，上述金屬層最好經由黏著劑層，黏合有半導體元 件。因為在金屬層上形成黏著劑層，因而黏著劑層容易呈均 勻狀態，俾可輕易地確保半導體元件的接合性。且，將可輕 TF1008401 8 1373999 易地確保半導體元件、虚 再者， /、斤耦接通孔間之耦接性與可靠性。 丹者上遂黏考劑層喿 的底部周緣處。藉_著_ ==體71件之底面與側面 , β㈢接觸到半導體元件底面與側面 =周緣處’便可“地確料導體元件的密接性。 内二=最好預先内藏於收容半導趙元件的基板 μ错由内臧於基板内，便可 Η^ , 4 減I因其他因素對金屬層平扫 性造成損傷狀況。因而，將可釦且从+ 一 密接性。 地確保與半導體元件間之 再者，該金屬層最好預先内藏於基板 做円、或大致平坦。藉 此，便可輕易地使樹脂絕緣層中所吟番& ^ , 又置的凹部深度呈均勻狀 怨，不易受其他因素（例如未發生形成 X u 〇p時的凹凸影塑、 與形成金屬層時的影響等）的影響。 a 所以，當在凹部中收容半導體元件之阪 ’將可抑制半導妒 元件之傾斜，因而當在樹脂絕緣層中开ο、 v成通孔（其輕接於所 收容半導體元件的焊墊*)之際，亦可形由 战所需的通孔形狀。 藉由金屬層呈大致平坦狀態’在半導體元杜 件表面所配置的雷 極焊墊亦將大致平坦化，因而將可輕昱k 易地確保通孔的耦接 性。 再者，藉由將上述供收容半導體元件的 * W部側面形成推姑
形狀，便可使凹部内所收容的半導體元体B 千’即使承受到側面 方向的應力（例如熱應力、外部應力等），h ;仍可緩和該應力。 此外，將半導體元件固接的黏著劑，亦达 口為黏著劑不致沿 TF1008401 9 1373999 凹部側面擴散，而較不㈣低半導體元件對凹部底部的密接 =者，本發明中，在上述半導體元件的焊墊上亦可形成柱 狀=極或填隙層（i血stitial 理由係將可輕易地進行
半導體元件的焊墊、與通孔間之電,_接。 T 半導體元件的焊塾-般係由铭等進行製造，但是特別係在 未形成有填隙層的！s料焊墊狀態下，當湘光_處理在 層間絕緣層上形成通孔時，在曝光、顯影後，將容易於焊塾
表層上殘留樹脂，且除此之外，因顯影液的附著亦有發生焊 墊變色的狀況。 X =方面，當利用雷射形成通孔的情況時，鋁製等焊墊將 有的危險性。且，若依不會燒傷的條件施行雷射照射， 仍有在焊塾上發生樹脂殘餘的情況。此外，經*後步驟(例 =利用k、氧化劑或綱液施行浸潰步驟、各種回火步驟 等)亦有半導體元件焊塾發生變色或溶解的狀況。況且， 半導體it件焊㈣製成直徑卿m左右而通孔則製成較其 更大的直徑’因而將容易發生位置偏移等狀況，導致焊墊與 通孔間容易發生未_接等+ 〃 相對於此’藉由在半導體元件的焊塾上設置由鋼等構成的 填隙層’便可解除通孔形成的不良狀況，可使用溶劑，因而 可防止焊塾上發生樹脂殘餘狀況，且即使經由後步驟，仍不 致毛生焊^^色與溶解狀況。藉此，焊塾與通孔間之電性麵 TF100B401 i：s73999 接性與耦接可靠性便不致降低。此外，藉由介設著大於半導 體元件晶粒座之直徑的填隙層’便可將焊墊與通孔確實地進 '' 行耦接。
再者’猎由填隙層的没置，當將半導體元件埋藏、收容於 印刷饰線板中時，於收容之前或之後，均可輕易地執行半導 體元件的動作確認與電性檢查。理由係因為形成大於半導體 几件焊墊的填隙層，因而將可輕易地接觸及檢查用探針頭。 错此，便可預先判定產品的良否，將可提升生產性與成本 面。此外’雜不易隨針而造成焊墊缺損或傷害等狀況。 ㈣，藉由在半導體元件焊塾上形成填隙層，便可恰當的執 仃將半導體元件埋藏、收容於印刷佈線中。 再者，本發明係 (4)—種多層印刷佈線板，伤 係在收容有半導體元件的樹脂 層印刷佈線板；其中， 象層上，形成其他的樹脂絕緣層與導體電路，且上述 ^件與導體料之間係經由觀進行紐祕而成的多 上述半_科魏料錢料緣層巾所設置的心 :上^該畴μ㈣錢置上述半導航件的金 且上述凹部的壁面係裸露出。 本發明中，在由凹部之壁面蛊 隙中，最好填充有樹脂層。㈣側面所構成的 元件安^訂㈣地私，將使半導免 y、半％•肢元件的耦接性與可| TF1008401 1373999 性。 再者，最好在由凹部之壁面與半導體元件側面所構成的間 隙中填充有樹脂絕緣層，且與樹脂絕緣層成一體化。藉此， 因為形成通孔的樹脂絕緣層、與由凹部壁面與半導體元件側 面所構成的間隙中的樹脂絕緣層，係屬於同一材料，因而可 抑制因材料間的熱膨脹係數差等，將發生熱應力的狀況，俾 可使半導體元件安定，便可輕易地確保半導體元件的輕接性 與可靠性。 再者’在基板中所設置的凹部係可形成具有隨著其側面從 底面朝向上方而呈逐漸擴大的推拔形狀。 再者，在半導體元件的焊墊上可形成柱狀電極或填隙層， 經由該柱狀電極或填隙層便可將半導體元件烊墊與通孔進 行電性轉接。 再者，本發明係 (5)—種多層印刷佈線板 ^ , 、·…丨不你队合百牛導體元件的樹, 、’巴、’ s上，形成其他的樹脂絕緣層與導體電路，且上述半 2件與導體電路之間係經由通孔進行電㈣接而^的 層印刷佈線板；其中， 上述半導體元件係收容於在樹脂絕緣層中所設置的凹 ’並在伽狀底㈣絲置上料導體元件的 而在形成上述通孔的開口係填充著導電性物質而成" 本發明中，因為通孔係屬於所謂的填充洞⑽咖叫 TF100840] 12 ^73999 導體元件的電性鍵特性將容易安定。所以， :易使_性呈安定。此外，t在通孔上層設置 導 :，兄時，不易發生波浪起伏等狀況，可輕易地二 接性。另外，導電性物質係可使用鐘敷、導電性糊电 再者，通孔之剖面係呈鼓型形狀，即形成在厚度方向^朝 則凹陷的形狀。U此，因為難絕緣層與通㈣合 亦推測將可輕易地獲得通孔的接合性。 而 4=墊最好配置於上述半導體元件的上方。依此， 獲得電特=離便可輕易地呈最短距離，將可輕易地 樹最好在上述其他的樹脂絕緣層上，積層1層以上的 ^緣層’麵賴導體電路_的通孔。舰，更 定即使半導體元件與外部搞接均發生位置 荨狀況，仍可輕易地獲得耦接性與可靠性。 居再者4，在上述半導體元件焊墊上最好形成柱狀電極或填隙 叫接㈣錄狀電極或填_，將上述焊塾與通孔進行電 再者’本發明係 (6)種多層印刷佈線板’係在收容有半 :緣:上’形成其他的樹脂絕緣層與導體電二 TF1008401 13 1373999 上述凹部側面係形成隨著從底面朝向上方呈逐漸擴大的 推拔形狀的多層印刷佈線板》 本發明甲，凹部的推拔形狀係側面與底面的夾角度中較小 的角度最好在60度以上，且未滿90度。理由係將可缓和半 導體元件側面的應力，俾可抑制半導體元件位移狀況。 再者，上述凹部壁面最好裸露出。藉此便可使凹部形狀安 定，且可確保半導體元件的收容性。 再者，由上述凹部壁面與半導體元件側面所構成的間隙 籲 中，最好填充有樹脂層《藉由樹脂的填充，便可使半導體元 件安定’將可輕易地確保半導體元件的耦接性與可靠性。 再者’由上述凹部壁面與半導體元件側面所構成的間隙最 好填充有樹脂絕緣層，且與樹脂絕緣層呈一體化。藉此，為 形成通孔的樹脂絕緣層、與在由凹部壁面與半導體元件側面 所構成間隙中填充的樹脂絕緣層，係屬於同一材料，因而將 可抑制因材料間的熱膨脹係數差等，而發生熱應力的狀況，擊 俾使半導體元件安定，因而可輕易地確保半導體元件的耦接 性與可靠性。 再者，本發明係 (Ό一種多層印刷佈線板之製造方法，係製造在收容、固 定半導體元件而成的樹脂絕緣層上，依序形成其他的樹脂絕 緣層與導體電路，且上述半導體元件與導體電絡之間，經由 通孔進行電性耦接的多層印刷佈線板之多層印刷佈線板之 TF1008401 1373999 製造方法， 其製造步驟中至少包括有以下(a)〜(f)步驟即 ，成第-絕緣性樹脂基材之步驟，而該第 脂基材係在樹脂絕緣層其中一面 、·吐衝 及關聯於所收容之半導體元件’至少形成：導體電略、 層，並在上述樹月旨絕緣層的另_^尺寸的既定面積的金屬 及關聯於上述金屬層相對向上’至少形成:導體電％、 面積的非導體電路形成區域，更形處半導體細尺寸之_ 電路、與另-面的導體電 二成將上述其中—面的導缝 (b)將在樹脂絕緣層其中_ k孔而成， 樹脂基材，壓接於上述第^緣性 、、邑緣性Μ知基材的上述其中一 而一體化的步驟； 八 由 ⑷在上述第二絕緣性樹脂基材其中— 同時，形成將該導體電路μ、+ΐ 料租電路之 上述其中-面上㈣成” 雜樹脂基材之 步驟； 电路，進仃電性耦接之通孔的 W在上述第一絕緣性樹脂基材 「 中，形成從樹_層—•編^部== 屬層表面裸露出的步驟； P並使生 (e)將半導體元件收容於 固定於裸露出於上述凹部内=著劑’黏著、 (〇被覆上述半導體元件，並化皮屬層^甘面的步驟；及 依序形成其他的樹脂絕緣層與 TF1008401 15 1373999 導體電路，之後，形成將上述半導體元件與導體電路 電性耦接之通孔的步驟。 叮 本毛明的衣&方法中，上述凹部利用 =，上械物織㈣上方呈成遂 漸擴大的推拔形狀。 、 上述半導體元件係若縣在其㈣上形成柱狀電核 =’便可經由該检狀電極或填隙層，將上 ： 孔進仃電性耦接。 、嗖 根據本《月的製造方法藉由在樹脂絕 :==層™地_深度二 可輕二：:：矩形的情況’就㈣— 再者，該金屬層最好預先内藏且大 便可輕易地使樹脂絕緣層中所< w ^立由係猎此， 態，不易受其他因細如未H 度呈均句狀 X生开J成凹部時的凹凸影鍵 與形成金屬層時的影響等）的影響。 θ、 再者，因為金屬層形成於樹脂絕緣層内，因而將 t力或外部應力等影響而發生_曲的情況。結果，例如^ 導體兀件_接料、與通孔等的導體電路間將不易2 接:，，因而將可輕易地確保電_輕接可;性 性與減可靠性。 進一步輕易確保電輕接 TFI008401 16 【實施方式】 .=多層印刷佈線板之一實施形態係在收 =的樹㈣緣層上，依相成有其他 2 電路’並訂料導體元件與轉 1、¥體 路間，唑由通孔進;r恭一 及上下的導體電 於.半導㈣多層印刷佈線板，其特徵在 = . + 練容於_躲層巾所妓的 在該凹部底面形成有載置半導體元件的金屬声。 亚 ::導體元件依傾斜狀態收容、内藏於凹部:，即=: + v體兀件的基板係樹脂製，仍可在半導體元件純輝塾、 與^有其所驗通孔的導體電路間，確保電⑽接性與輕接 可靠性的特徵。 再者，該金屬層最好預先内藏於基板内，且大致平扭。夢 此，便可輕㈣使樹脂絕緣層巾所設置的凹部深度呈均句狀 態’並不易受其他因素(例如树生形成凹料的凹凸影 響、與形成金屬層時的影響等）的影響。 本發明實施形態所使用收容著半導體元件的樹脂絕緣 層’係可使用選擇自諸如玻璃纖維布環氧樹脂基材、驗樹脂 基材、玻璃纖維布雙馬來亞_2畊樹脂(bismaieimide tnazineresin)基材、玻璃纖維布聚一樹脂基材、聚酸胺不 織布-環氧樹脂基材、聚雜不織布、聚_胺樹脂基材等之 TF1008401 17 2硬質積層基材等哪之+，最好為玻璃環氧、預浸體、 h潤騎等樹脂材料的纖維基材。除此之夕卜尚可使用一 2印刷佈線板所使用的物質。可使用諸如：雙面或單面貼銅 、板《未具金屬膜的樹脂板、樹脂薄膜、或該等的複合 材料。 σ 上述樹職材其厚度最好在2G〜35_範㈣。理由係若 "/範圍内，便可輕易地確保層間絕緣層的絕緣性，並 :輕易地形顿行層_接的通孔，且可減輕_接性降低 程度。 _ 本I月具知形態中’供形成導體電路用的金屬層及在設 置於樹脂料層中之凹部底面上所形成金屬層，最好使用又 銅 '。其理由係利祕刻處理⑽hing)便可輕易地施行加工。 斤以可任思改變金屬層的大小。此外，即便使在凹部底面 所$成孟屬層具有電轉接性的情況，仍可具有優越的電特 性。 供形成上述導體電路用的銅箔，其厚度最好設定在 5〜20叫範_。其理由係細厚度在此種範圍内，當使 用如後述的雷射加工，在絕緣性樹脂基材上形成通孔形成用 開口之際，將無開口周緣的銅结出現變形的威脅，且可使導 體電路的形成趨於容易。此外，因為利用關處理，便可輕 易地开> 成細微線寬的導體電路圖案。 本發明實施形態所使用銅络亦可利用半姓刻處理，進行該 TF1008401 1373999 厚度的調整。此情況下，樹脂絕緣層上所黏貼的銅箔厚度將 使用大於上述數值者，且最好將經蝕刻後的銅箔厚度調整為 、 5~20μιη。 '再者，當雙面貼銅積層板的情況中，雖將銅箔厚度設定在 上述範圍内，但是亦可雙面為不同的厚度。藉此，便可確保 強度’並不致妨礙後步驟。 - 再者，在上述凹部底面所形成金屬層的銀箔厚度最好設定 ·· 為5〜2〇μιη。理由係若銅箔厚度設定在此種範圍内，當施行 腔銑加工時，便可減少貫穿該銅箔的狀況發生，將不致抵消 因金屬層的形成所產生效果。其他的理由尚有可利用蝕刻處 理輕易地進行金屬層形成。 在上述凹部底面所設置的金屬層，係除銅以外，尚可使用 鎳、鐵、鈷等金屬。此外，亦可使用含有該等金屬的合金、 或含有2種以上的合金。 • 另外，上述絕緣性樹脂基材與銅箔特別以使用，將使環氧 . 樹脂含潤於玻璃纖維布中而形成Β階段的預浸體、與鋼箔 ' 進行積層，且經熱壓而獲得的單面或雙面貼銅積層板為佳。 理由係在銅猪經蝕刻後的處理中，線路圖案與通孔的位置將 不致發生偏移狀況，可獲得優越的位置精度。 本發明實施形態中，為收容半導體元件而在樹月旨絕緣層令 所設置凹部，將可利用諸如雷射加工、鑿孔加工、或沖孔方 式形成’特別以利用雷射加工形成為佳。 TF1008401 19 上述凹部係利用雷射加工形成的情泥，將可較塞孔加工輕 2地獲得深度均勻性，特別係獲得到達金屬層深度的優越均 勻丨生。所以，當將半導體元件進行收納之際便可抑制發生傾 斜等不m此外’將可正確地執行如後述的推拔形狀加 工。 再者，當利用鑿孔加工形成凹部的情況，因為在凹部底面 所形成的金屬層將具有擋止功用，因而可將凹部深度形成均 勻狀態。 上述凹部深度係經配合所收容半導體元件本身的厚度以 ^在該半導體元件耦接焊墊上所形成柱狀電極或填隙層的 厚度而決定。且，因為凹部底部形成整面大致平坦的金屬 s因而便可輕易地將在半導體元件與樹脂絕緣層之間所設 置的黏著劑層厚度形成均勻狀態。 結果’半導體元件與樹脂絕緣層間之密接性便可保持均勻 心。故’即使在熱循環條件下重複施行可靠性試驗，仍可 輕易地確保密接性。 在白知技術中，僅由樹脂絕緣層構成的絕緣基板，利用機 =加工的施行等，便可形成半導體元件收納用凹冑，例如圖 一 013所不的此種印刷佈線板之製造步驟一例。如圖10A 不首先準備由樹脂絕緣層構成的絕緣基板100，然後如 Θ 所不’藉由對絕緣基板100施行機械加工（例如沖孔、 馨孔加工），便形成凹部102。如圖10C與圖10D所示，在 TF1008401 20 1373999 上、且未滿90度，尤以60度〜85度範圍内為佳。其理由係 若角度設定在此種範圍内，便可緩和半導體元件側面的應 力俾可抑制半導體元件的位移狀況。所以，即使施行可靠 性試驗’通孔部仍不致太早出現耦接不良狀況。 本發明實施形態中，收容著丰導體元件的絕緣樹脂層一實 施形態，係使用如上述絕緣性樹脂基材2片即由在其中一 表面形成有因應半導體元件尺寸之尺寸的金屬層的第一絕 緣性樹脂基材，以及積層於該第—絕緣性樹絲材金屬層所 形成側的表面上之第二絕緣性樹脂基材構成，並對第一絕緣 性樹脂基材的另-表面，利用雷射加工形成到達金屬層的半 導體元件收容用凹部，而形成金屬層從該凹部中露出形成的 半導體收容用基板。此外，所露出的金屬層係預先内藏且大 致平坦。 再者，另-實施形態係亦可將第二絕緣性樹脂（其係在其 中-表面上形成尺相應㈣體元件尺寸的金屬層）、與第 一絕緣性龍基材（其係在對應著金屬層的區域預先形成關 口）進行積層，並形成開口其中―端阻塞形態的凹部，而形 成金屬層呈從該凹部中裸露形成的半導體收容用基板。 此種實施形態中，第一絕緣性樹脂基材與第二絕緣性樹脂 基材的厚度最好設定為2〇〜謂帅。理由係若 該範圍内，便可輕易地確保層間絕緣層的絕緣性，=行層 間耦接的通孔形成將趨於容易，並可_ it易地確保電耦接性。 TF1008401 22 者α個、緣性樹脂基材係可使用由單層構成的樹脂基 材亦可使用2層以上的複數層多層化樹脂基材。 /在上述半導體收容基板的凹部内埋藏收容半導體元件之 便在半導體收容用基板的單面或雙面上形成層間樹脂絕 ’彖層’接著再於該層間樹脂鱗層上，形成包含有與半導體 70件間構成Ί性輕接之軌的導體電路，紐再將其他的層 間樹脂絕緣層解體電路進行交互積層，便可製得本發_ 夕層印刷佈線板。 在上述半導體收容基板的凹部内所埋藏的半導體元件，係 可使用諸如:在職接焊虹預先形成有減電極的半導體 元件、或形财_接焊塾被覆之填隙層的半導體元件任一 者4料導體π件最㈣經由柱狀電極或填隙層，而電性 輕接於層間樹脂絕緣層中所設置的通孔。 '以下，針對⑴具有柱狀電極的半導體元件、及⑺具有填 隙層的半導體元件之製造方法進行說明。 (1)具有柱狀電極的半導體元件之製造方法 本發明貫施形態所使用具有柱狀電極的半導體元件，係指 具有柱狀電極或重佈線的半導體元件。 如圖2所承，準備在晶圓狀態的半導體元件工(石夕基板） 上，形成由辟構成的祕_ 2，並在其上面於除輕接焊 塾2中央細外的部分均形成保護膜3(鈍化)物。在該狀態 下，祕焊塾2表面將在未被保護膜3被覆的中央處裸露出。
TF100840J 23 1373999 其次，在半導體元件1上面整體形成基底金屬層4 金屬層係可使用鉻、銅、鎳等。 。 其次，在基底金屬層4上面形成由液狀光阻構 =並在㈣層對應於半導體元件純焊墊的部分^ 其次’將基底金屬層4當作錄電流路徑而施行 在防鑛層開口部㈣基底麵層上面形成柱狀、錢，便 後’將防鍵層剝離’更以柱狀電極5為遮罩，將基底八5。然 的不需要料施行_絲，㈣在減電極下方殘^層 金屬層4。 留基底 斤者’在+導體70件1上面側形成由環氧樹脂、聚醯亞胺 _成的密雜6 °在·態下，當柱狀電極5上面被密封 ^ 6覆蓋的情況時’便對表㈣當地施行研磨，便可使柱狀 电極$上面裸露出。其次’經由晶割（dicing)步驟，便可獲 得各個半導體晶片（具有枉狀電極的半導體元件）。 (2)具有填隙層的半導體元件之製造方法 本發明實施形態所使用的填隙層係指供執行與在半導體 元件焊塾上賴4通㈣’進行賴祕的介設層。 如圖3所示，對内藏的半導體元件1〇整面施行蒸鍍、藏 鍍等，便整面形成導電性金屬層12(第i薄膜層）。該金屬係 最好為諸如錫、鉻、鈦、鎳、鋅、始、金、銅等。厚度係最 好形成0._〜2争範圍内。理由係若厚度設定在該範圍 TF1008401 24 1373999 内便可車二易地在整面上形成均句膜厚的金屬層，將減輕膜 厚發生偏差之情況。當鉻的情況，最好設定為〇」阿左右的 厚度。 .利用上述第1薄膜層12將輕接焊塾14被覆，便可提高填 隙層=0與半導體几件之輕接焊塾Μ之界面處的密接性。再 者藉由利用5亥等金屬將半導體元件W的搞接焊塾Μ被 :復’便可防止I氣參人界面處，將防止焊塾遭受溶解、腐钮， φ 俾使可靠性不易降低。 上述第1薄膜層丨2的金屬最好使用諸如鉻、鎳、欽中任 一種金屬。其理由係耦接焊墊14與金屬層12的密接性佳， 且可輕易地防止濕氣滲入於界面。 在上述第1薄膜層12上，利用濺鍍、蒸鍍、或無電解鍍 敷等方式形成第2薄膜層17。該金屬係有如鎳、銅、金、 銀等。就從電特性、經濟性、或由後步驟所形成增厚層主要 •係由銅形成的觀點，最好第2薄膜層17亦是使用銅形成。 此處設置苐2薄膜層17的理由係若僅依靠第丨薄膜層 12，在對供形成後述增厚層的電鍍用引線，進行拉取時將較 為困難。弟2薄膜層17係使用為增厚引線。 第2薄膜層17的厚度最好設定在〇〇1〜5〇μιη範圍内。其 理由係右將厚度設定在該範圍内，便可發揮引線的作用，且 當施打飯刻處理之際，下層的第！薄膜層被過度削除而形成 間隙的’丨月況會較少，且濕氣較不易滲入，因而將可輕易地確 TF1008401 25 1373999 保可靠性。 在上述第2薄膜層17上利用無電解或電鐘而增加厚度。 所形成金屬的種類係有如:鎳、銅、金、銀、辞、鐵等。就 從電特性、經濟性、使用為填隙層時的強度與構造上的耐 眭、或依後步驟所形成增層（buildup)佈線層的導體層主要係 由銅形成的觀點，最好由電鍍銅形成。 增厚電鍍銅層18的厚度最好設定在範圍内。其 理由係若將厚度設定在該範圍内，便可減輕與上層通孔間之 耦接可菲性降低程度，且當施行餘刻處理之際，發生底切狀 况較少，因而將可抑制在所形成填隙層與通孔的界面處發生 間隙之情況。此外，依情況不同，亦可直接在第i薄膜層上 施行增厚鍍敷，亦可多層積層。 然後，形成抗蝕刻，並施行曝光、顯影，而使除填隙層以 外之部分的金屬裸露出，施行蝕刻處理，便在半導體元件的 焊墊上形成由第1薄膜層12、第2薄膜層17、及增厚層18 構成的填隙層20。 除上述填隙層之製造方法以外，亦可在基板的凹部内内藏 著半導體元件之後，再形成填隙層；亦可在半導體元件與核 〜基板上所形成的金屬膜上，形成乾膜光阻之後，再將屬於 填隙層的部分去除，並利用電鍍施行增厚後，再將光阻剝 離，再利用蝕刻液，同樣的於半導體元件的晶粒座上形成填 隙層。 TF1008401 26 其次，針對製造本發明多層 具體說明。 印刷佈線板的方法一例，進行 A.半導體元件收容用基板之製作 本t明的多層印刷佈線板在進行製造之際，構成其的半導 版兀件收谷用基板，係採取由:在絕緣性樹脂基材的單面或 雙面上黏貼著鋪的第—絕緣性樹脂基材、與第二絕緣性樹 脂基材進行積層的形態者。 ⑴上逑第m生樹脂基材係例如可由雙面貼銅積層板 形成。對此種雙面貼銅積層板的其中—表面施行雷射照射， 而形成貝牙第-絕緣性樹脂基材其中—銅絲面與樹脂絕 ，，彖層_S·到達另-銅續（或導體電路圖案）的通孔形成用開 D 〇 上述雷射照射係使用脈衝振盪型二氧化碳氣體雷射加工 裝置貫施’其加工條件最好設定為:脈衝能量〇 5〜1〇〇mJ、 脈衝見1〜lOOps、脈衝間隔〇.5ms以上、頻率2000〜3000Hz、 撞擊數1〜5範圍内。 在此種加工條件下可形成的通孔形成用開口之口徑，最好 為 50〜250μιη。 另外，為能利用雷射照射在貼銅積層板上形成通孔形成用 開口 ’諸如有:施行同時在銅箔與絕緣性樹脂基材上形成開 口之雷射照射的直接雷射法，以及將屬於通孔形成用開口的 鋼箔部分，利用蝕刻預先去除後，再對絕緣性樹脂基材施行 Τρ1〇〇8401 27 句射束照射的保形法 ，亦可使用任一者。 (2)為了將由上述步驟所形成開口内殘留的樹脂殘餘去 除，最好施行去膠渣處理。 該去膠渣處理(desmear)係可採取諸如：酸或氧化劑（例如 $酸、過鏟酸）的藥液處理等濕式處理，或者諸如氧電漿放 电處理、電暈放電處理、紫外線雷射處理、或準分子雷射處 理等乾式處理。 ♦该等去膠渣處理的選擇方法係配合絕緣性樹脂基材種 、厚度、通孔開口徑、及依雷射條件等而預測將會殘留的 勝渣量選擇。 、（）+"二如行上述去膝》查處理過的基板銅箱面，施行將銅 自使用為錢敷引線的電鍍銅處理，而在開口内完全填充著電 鍍銅，便形成填充洞。 另外，依情況不同，亦可在施行電鍍銅處理後，再將基板 的通孔開口上端所鼓起的電鍍銅，利用砂帶研磨、抛光研 磨、餘刻等方式去除而平坦化。 (4)在上述第一絕緣性樹脂基材的雙面形成光阻層，經曝 光、顯影步驟，再對光阻非形成部分利用由氯化亞銅等形成 的姓刻液施行钮刻處理。然後，藉由將姐剝離，便在第一 絕緣性樹脂基材的其中—表面上，形成含有通孔頂面（via hole land)的導體電路、及對位用定位標記等並在另一表 面上形成具有因應半導體元件之尺寸的金屬層、包含有通孔 TF1008401 28 1373999 頂面的導體電路、及對位用定位標記等。 (5)在上述第-絕緣性樹脂基材的金屬層所形成之側的表 面上，積層第二絕緣性樹脂基材。 例如在黏著劑層的預浸體上重疊著銅落，而形成第二絕緣 性樹脂基材，再將其利㈣祕而積層於第—絕緣性樹脂基 材的單面上，便形成積層體。 ⑹對將構成上述積層體的第二絕緣性樹職材之設置有 &屬層之面，如同上述⑴般的施行雷射照射，便形成貫 穿第二輯輯脂基材義絲面且通過樹脂層，並到達含 有第s緣|1；|^基材上所形成通孔頂面的導體電路之通 孔形成用開口。 4通孔形成用開口的加工條件最好設定為：脈衝能量 0.5〜lOOmJ、脈衝寬卜⑽叫、脈衝間隔乂上、頻率 2000〜3000Hz、撞擊數1〜10的範圍内。 再者在上述加工條件下可形成的通孔形成用開口之口 仏最好叹又為5〇〜ι5〇μπ1。理由係若開口徑設定為該範圍， 便可輕易地獲得層㈣接性的確保與佈線的高密度化。 ⑺為將在依上述(6)步驟所形成通孔形成用開口内殘留的 樹脂殘潰去除’便如同上述⑺㈣施行去_處理。 (8)其夂，在上述第一絕緣性樹脂基材表面由保護薄膜被 覆的狀心下，對上述經施行去膠渣處理的基板之銅箔面，施 行將σ亥銅'名使用為鍵敷引線的電鐘銅處理，而將開口内完全 TF1008401 29 1373999 填充著電鍵銅，便形成填充洞。 另外，依情況不同，亦可在施行電鍍銅處理 的通孔形成用開口上端所鼓起電鍍鋼，利用砂帶研磨、拋光 研磨、餘刻等去除而平坦化。 再者，亦可利用無電解鑛敷方式形成電錄。此情況下，無 電解鍍敷膜亦可使用銅、鎳、銀等金屬。 ‘ (9)在上述電鍍銅膜上形成光阻層。光阻層係可採取塗 佈、或者將預先形成薄膜狀物施行貼附等任何方法。在該光 阻上載置著預先描繪有電路的遮罩，經曝光、顯影處理而形 成抗餘刻層’再對抗侧_成部分的金屬層施行姓刻處 理’便形成含有通孔頂面的導體電路，然後，將依上述⑻ 步驟所黏貼的保護薄膜剝離。 該蝕刻液最好為從硫酸-過氧化氫、過硫酸鹽、氣化亞銅、 氯化亞鐵的水溶液中，至少選擇丨種的水溶液。 對上述銅箱施行餘刻處理而形成導體電路的前處理，為能 較容易地形成精細難，目而亦可預先對，表面整面施 行钮刻而進行厚度調整。 上述導體電路其中—部分的通孔頂面，其㈣最好大致如 同通孔口徑’或形成其外徑大於通孔徑，並將頂面徑形成 75〜350μπι範圍。 (10)其次，在第一絕緣性樹脂基材設置金屬層之一面的對 側表面區域（半導體元件收容區域），利用例如雷射加工，形 TF1008401 30 1373999 成貝穿樹脂層並到達金屬層表面的開口，並形成從該開口中 裸露出金屬層表面的㈣’便形成半導體元件收容用基板。 視而要，亦可經由光阻形成步驟、蝕刻處理步驟，形成使金 屬層裸露出的凹部。 例如在上述第一絕緣性樹脂基材與第二絕緣性樹脂基材 的積層體上’藉由使用脈衝振I型二氧化碳氣體雷射加工裝 置的雷射照射’形戍從第一絕緣性樹脂基材表面貫穿樹脂 鲁層，並到達金屬層表面的開口，而形成將半導體元件收容或 内藏的凹部。 收容上述半導體元件的凹部之加工條件，最好設定為:脈 衝能量〇.5〜100mJ、脈衝寬1〜1 〇〇叫、脈衝間隔0.5ms以上、 頻率2000〜3000Hz、揸擊數卜丨❹範圍内。 依…、此種田射加工，便將形成内藏半導體元件的凹部，並 在該凹部底遽裸露出金屬層（此情況係油f|)。此時，金 屬層將呈光澤面1外，金屬層將形成大致平坦。另外，視 需要’亦可對金屬層表面利關如黑化處理料行某程度的 粗化。藉此亦可確保與黏著劑層間的密接性。 B.半導體元件之收容、埋藏 在m·的⑴〜(零驟所獲得半導體元件收容用 基板中’埋藏著半導體元件。 該埋藏的半導體元件係如前述， 先形成有柱狀電極μ、“ 制在祕知塾上預 的+ ¥心件’或者形成賴接焊墊被覆 TF1008401 31 1373999 之填隙層的半導體元料任—者，此處就使用後者的情況進 行說明。 該填隙層係為將半導體元件的焊塾、與印刷佈線板之含有 通孔的導體電路’進行直接_㈣置的填隙層，係在晶粒 座上設置薄膜層，並在該薄膜層上更進—步設置增厚層而形 成，最好由至少2層以上的金屬層形成。 再者’該填隙層最好形成大於半導體元件晶粒座的尺寸。 藉由形成此種尺寸，便可使與晶粒座間的對位趨於容易，其 結果便將提升與晶粒座間的電_接性，並可在不致對晶粒 座造成損傷的情況下，_雷射照射或絲刻等方式施行通 孔加工。所以，便可確實地執行半導體元件對印刷佈線板的 埋藏、收容、及電耦接等。 再者在/、隙層上’可直接形成將成為印刷佈線板導體電 路的金屬層。 再者’填隙層係除前述的製造方法之外，尚可採行在半導 體元件_接焊塾㈣個表面上、或在將半導體元件埋藏的 2體^件收容用基板上形成的金屬膜上，形成由乾臈構成 Γ 將屬於填分錯後，便麵施行增 子…W ’將光阻剝離並利用钱刻液同樣的在 的耦接焊墊上形成填隙層。 导篮7^件 ^在W容、㈣半導體元件·板上，設置絕緣樹脂 曰之後’减行如同上述A.之⑴〜(4)的相同處理便可形 TF1008401 32 焊电!·生相接於填隙層（其係形成於内藏半導體元件的搞接 件塾㈣孔、紐祕於㈣電路(其純含在半導體元 路用基板上所形成的通孔）的通孔、以及外側的導體電 ^時#基板上的導體電路與金屬層亦可騎粗链化處 Z粗趟化處理係可採取諸如·韻刻加工、鐘敷加工、氧 術還原處理、黑化處理等使金屬層粗化而形成無光澤面的技 藉由重複使絕緣樹脂層與鋪進行積層，並施行上 ·之⑴〜(4)的相同處理，便可獲得更多層化的印刷佈線 樹二==絕緣樹脂層的積層依照逐次積層而施行免缘 祕月曰層的多層化，但是視 仃、巴，，彖 電路基板積層4以上，了將絕_脂層1單位的 緣樹㈣多層㈣多層印:括線Γ加熱㈣，而執行絕 二次在=::路基板表面上分別形成防焊層。 使該塗物彳塗佈，經 體電路之通孔正上料處理’而分卿成使位於導 焊㈣分減 7將防坏層經乾膜化物進行貼附， 4二顯影或雷射加工而形成開口。 亚利用 TF100840] 在攸上迷遮罩層非形成部裸露出的焊錫塾上’形成錄-金 33 =钱層m⑽厚度最好設絲，且金屬厚 度最好設定為0.01〜ο.ίμιη。 _除此之外’亦可形成諸如鎳I金、金（單層）、銀（單層） 寻。在形成賴層之後，便將遮罩層剝離。藉此，便成為有 形成耐#層的焊料、與未形成耐㈣的焊鱗混合存在之 印刷佈線板。 (Η)對從依上述（13)步驟所獲得防焊層開口中裸露出通 ^正上方的焊料料，供麟賴，_㈣焊錫體的溶 、固化’便獲得已形成焊錫層的多層印刷佈線板。或者亦 二錫凸塊、输球、或導電性栓，使用導電性黏著劑 或烊錫層，接合於焊墊部。 料料_在職虹貼合著焊㈣，並 、威仃_處理，蚊僅細目當於,部分的地方，藉此 =^成焊錫圖案而成為焊錫載體薄臈，將該焊錫載料膜 =基板的防焊開口部分施行助焊劑锡 =接觸於焊塾的方式進行積層，並對其施行加熱二 另一方面’印刷法係將在相當於焊墊的地方設有開口 :::(=遮罩)載置於基板上’並施行焊錫膏印刷且施行 口…处，方法。形成此種焊锡層的焊錫，係可使 如錢g焊錫、s職焊錫、Sn/Zn谭錫、sn/ 用堵 (實施例1-1) TFI008401 34 (1) 基材準備 首先’製作構成半導體元件收容用基板的印刷基板。該印 刷基板係由第—絕緣性基材3G與第二絕緣性基材40構成， f將該等基材進行積層而形成。印刷基板材f —例係可將使 環氧系樹脂含潰於玻璃纖維布而形成B階段的預浸體，與 銅箱進行制’並施行減㈣獲得雙面關積層板，使用 作為起始材料。 上述第一絕緣性基材30係使用在厚度1〇〇μπι❾樹月旨絕緣 層32雙面上’黏貼著厚度15μιη的銅箔“而形成的雙面貼 銅積層板。該積層板的銅箱32亦可使用厚於15帅物，並 利用蝕刻處理，將厚度調整為參照圖Μ)。、’ 再者，在第一絕緣基材接觸到第二絕緣性基材的面上，施 行光阻、敍刻處㊣，便形成内藏半導體元件的凹部底面之金 屬層.與導體f路等。視需要，亦可形成雷射鑽孔對位用的定 位標記等。 (2) 通孔形成用開口之形成 對上述第-絕緣性基材3〇纟中一銅绪表面上，施行二氧 化碳氣體雷射照射，便形成貫穿銅箔34與樹脂絕緣層Μ， 且到達另-銅表面的通孔形成用開口 36(參照圖，。此 外，對該開口内利用過錳酸藥液處理施行去膠渣處理。 在該貫施例中，通孔形成用開口 36的形成係使用日立 VIA公司製向峰值紐脈衝振藍型二氧化碳氣體雷射加工 TF1008401 35 ^73999 機於基材厚1(Κ)μιη的玻璃纖維布環氧樹脂基材上，直接 對銅箱依如下照射㈣施行雷射切射，而依⑽孔/秒的 速度，形成直徑75μιη的通孔形成用開口。 (照射條件） 脈衝能量：75mJ 脈衝寬： 80ps 脈衝間隔：〇.7ms 頻率： 2000Hz (3)電鍍銅膜之形成 用開口 36的銅箔面， 依如下的鍍敷條件 敷引線的電鐘銅處理。 〔電鑛液〕 疏酸 2-24m〇l/i 硫酸銅 〇.26m〇l/i 添加劑A(反應促進劑） U.Oml/i 添加劑B (反應抑制劑） 10-〇ml/i 〔電鍍條件〕 電流密度 1 A/dm2 時間 65分 溫度 22±2〇c 藉由此種鍵敷處理， 便將利用添加齊丨上 π TF1008401 36 電鍍铜膜38形成，相反的藉由添加劑B而主要地附著於姻 相部分上，抑制鐘敷膜的形成。此外，若將開口内埴充著兩 鍍銅，而形成與銅箔大致加 ^ 因而便將同織部分，抑:的高度’因為附著添加劑B， :内完全填充電鍍鋼，並從開。裸露出的電鍍銅J = 难34形成大致平坦狀_㈣⑹。 ，、 再者，亦可對由_ 34、電賴％所構㈣導體層藉由 刻處理，而調整厚度。依情況不同，亦可使用 拖光研磨等物理方法，施行導體層厚度的調整。 及 (4)導體電路、填充洞及金屬層之形成 在^上遠⑺步驟的第—絕緣性基材％之銅箱％與銅錢 ^膜二上，使用感光性乾膜形成抗姓刻層(I略圖示)。即 第/巴緣性基材3〇雙面的銅箱面上形成抗侧層。該光 阻層厚度係設定為 俜因範圍内，並使用金屬層（其尺寸 係因應匕3填充洞頂面 寸）經描繪過的遮罩，㈣光= 疋件之尺 非形成部。 、、便在_上形成光阻 刻液二形成部利用由過氧化氫水/硫酸構成的餘 二、。订Μ處理’便將屬於非形成部的銅鍵敷膜與銅羯去 然後，將光阻利用驗液進行剝離， 洞39頂面在内夕道麯带&」 J g 3填充 導豆電路41與半導體元件的金屬層42。 TF1008401 37 1373999 視!要’：:形成虛設圖案、對芈標記、產品辨識記號等。 二二基材3Q的表面與背面便均將形成導 肢电路41，同時形成將該等導體 充洞39,更獲得㈣置著半p _略41進行電_接的填 電路基板。 金屬層42所形成之 另外’在心路基板上所形成的金屬層4 示’將形成於第—絕緣性 係如圖i所 件的凹部所屬區域之電路λ板表面^將形成收容半導體元 .而去除(參照圖勢板表面銅㈣分，利⑽刻處理 (5)第-絕緣性基材與第二絕緣性基材之積層 在上述第-絕雜紐3G上所積 ^ 4〇，係使时厚度♦物親料η單== 生树 厚度15μπι的銅_ 44而構成單面貼銅積層板。黏貼者 此種第二絕緣性基材4G係依未形成有㈣之— 面，在接觸到第一絕緣性基材3〇由金屬層* 又 狀態下進行積層(金屬層42成為載置半導體2表面的 曰）。第-絕緣性基材30與第二絕緣性基材4 依如下的條件將二者騎熱_而實施（參_ d係 亦可對導體層4丨與金屬層42施行形成無光澤面的處理^ 如依飯刻處理而施行的粗面形成等）。 (壓接條件）
180°C 溫度： TF1008401 38 1373999 壓接壓力： 150kgf/cm2 壓接時間： 15分 另外，該實施形態中，第一絕緣性基材30與第二絕緣性 基材40係由單層形成’但是亦可由2層以上的複數層形成。 (6)通孔形成用開口之形成 對上述第二絕緣性基材40之銅箔形成面施行二氡化碳氣 體雷射照射，而形成通孔形成用開口 46(其係貫穿銅箱44， • 且通過樹脂絕緣層43 ’並到達包含有在上述第一絕緣性芙 材30中，所設置填充洞39之洞頂面在内的導體電路4丨夺 面）(參照圖4F)。此外，對該等開口内利用過錳酸藥液處理 施行去膠渣處理。 在該實施例中，在第二絕緣性基材4〇中形成通孔形成用 開口 46，係使用曰立VIA公司製高峰值短脈衝振盪型二氧 化碳氣體雷射加工機。對在第二絕緣性基材4〇之基材严 • 60叫1玻璃纖維布環氧樹脂基材43上，所黏貼的鋼落"料: -接依如下照射條件施行雷射束之照射，而依1〇〇孔/秒的迷 度，形成直徑75μιη的通孔形成用開口 46。 (照射條件）
脈衝能量： 75mJ 脈衝寬： 80gs 脈衝間隔： 0.7ms 頻率： 2000Hz TF1008401 39 1373999 (7)電鍍銅膜之形成 將上述第-絕緣性基材3〇表面利用保 覆後，再對經將開口内結束去膠渣處理後的 刀*、被 鐘銅處理 〔電鍍液〕 硫酸 硫酸銅 添加劑A(反應促進劑) 添加劑B(反應抑制劑） 〔電鍍條件〕 電流密度 時間 溫度 40銅羯面，依如下鍍敷條件，施行以鋼以—％緣性基材 棘加索搜。 z馬鑛敷引線的電
2.24m〇l/i 0.26m〇l/i ll.〇ml/l 10.0ml/l 1 A/dm2 65分 22±2°C 此種鍍敷處理中，利用；上十丨 〜用添加劑A而促進 膜形成’相反的藉由添力〇制β二 問口内的電鍍銅 刀口劑Β而主要附菩 抑制鍍敷膜的形成。此外，若門口 茶於銅箔部分上， 與銅箔大致相同的高唐，m i 内填充著電鍍銅，而形成 门泛，因為附著添加南丨R m 部分，抑制鍍敷膜的形成。― Ν β，因而便同銅箔 鍵銅，並從開π裸祕，便在開口内完全填充著電 再者，亦可對由銅與銅箱，大致形成平坦狀態。 理，來施行厚度之職。二賴所構成導體層施行钱刻處 又情況不同，亦可使用砂帶研磨及 TF1008401 U/3999 拋光研磨之物理方法，施行導體層厚度的調整。 (8)導體電路及填充洞之形成 在經上述⑺步驟的第二絕緣性基材4()之㈣44與銅鍵 敷膜上’使_光性乾卿成抗_層（省略㈣）。該光= 層厚度係設定為15〜20卿範圍内，並使用經描緣含有填充 而頂面之導體電路的遮罩，經曝光、顯影，便在銅落上形成 光阻非形成部。 其^對絲非形成㈣用由過氧化氫水/硫酸構成的银 d液細仃侧處理’便將屬於非形成部的鋪㈣與銅領去 除。 然後將光阻利用驗液施行剝離，更將由上述⑺步驟而 ；第、邑、雜基材30表面上的保護薄膜48剝離，便在 第邑彖吐基材4〇單面上形成導體電路％，且形成填充洞 52，其將該等導體電路
电r生揭接於在第一絕緣性基材30中 所設置的填充洞39之頂而 負面41(參照圖4G)。視需要，尚可形
成虛設圖案、對準棹巧、# σ A 干知°己產品辨識記號等。 (9)半導體元件收容用凹部之形成 對上述⑷步驟中利⑽刻處理而經去除銅糾分的樹脂 、P刀；^丁 —氧化石厌乳體雷射照射，便形成貫穿樹脂層並到
達金屬層表面的開口。佶兮P 開口内裸露出金屬層，且利用該 開口側面與金屬層表 卸（底面），形成供内藏半導體元件55 用的凹部54(參照圖5A)。 TF1008401 1373999 在該實施例1ί7，為了在第一絕緣性基材3〇上形成半導體 元件收容用凹部54，而使用日立VIA公司製高峰值短脈衝 振盪型二氧化碳氣體雷射加工機。對第一絕緣性基材表面經 去除銅箔的區域，於基材厚〗〇〇pm的玻璃纖維布環氧樹月旨 基材上，依如下的照射條件施行雷射束照射，便依較應收容 半導體元件尺寸略大尺寸，形成深度1〇〇μιη的半導體元件 收容用凹部54。 (照射條件）
脈衝能量： lOOmJ 脈衝寬. 9〇μ8 脈衝間隔： 0.7ms 頻率： 2000Hz 另外’利用雷射加工所形成的半導體元件收容用凹部 主現八底面祿露出金屬層42的狀態，且凹部54深度大 一 一 四角落形狀亦未出現圓弧狀。此時，金屬層截 置半導體元件 Λ 面將呈光澤面。然而，視需要’例如亦可利 用黑化處理等妝aβ 心 劑層間之密接1生。 以，將可鉍总n , 此外，上述凹部面積小於金屬層面積。所
、内藏的半導體元件55 ’係使用依照以下 TF1008401 财金屬層表面施行某程度粗化，俾確保與黏著 42 1373999 (a)〜(d)步驟所製得具有柱狀電極的半導體元件。 (a) 矽基板之準備 . 準備在晶圓狀態”基板（半導縣板）上形成搞接烊 塾’亚在其上面於除输谭塾中央部以外的部分均形成保護 膜(純化膜）且輕接焊塾中央部將經由保護膜中所形成的開 口部而裸露出者。 (b) 基底金屬層之形成 • 在石夕基板上面整體利用濺鑛形成由厚度2μιη的銅構成之 基底金屬層。 (c)柱狀電極之形成 …人在基底金屬層上面積層由丙烯酸系樹脂等感光性樹 脂構成的乾骐光阻，而形成厚度11〇μιη的防鑛層。將應形 成的柱狀電極高度設定為ΙΟΟμιη左右。
…人使用在對應防鑛層之焊塾的部分處有描緣開口的遮 罩，經曝光、顯影，便在光阻上形成開口部。 再者’施行以基底金屬層為鍍敷電流路徑 在防鑛層開口部_基底銅層上面 :㈣稭此 叫形成由銅構成的柱狀電 極0 電極為遮罩，對基底金屬 、!僅在柱狀電極下殘留基 最後’將防鍍層剝離，並以柱狀 層的不需要部分施行蝕刻而去除， 底金屬層。 (d)密封膜之形成 TF1008401 43 1373999 在依上述⑷所獲得石夕基板上面側，形成由環氧樹脂、聚 醯亞胺等構成的絕緣樹脂之密封膜。在該狀態下，當柱狀電 極上面被密封賴蓋的情況時，藉由對表祕行適當研磨， 便使柱狀電極上面裸露出。 其次，經由晶割步驟，便可獲得各個半導體晶片（半導體 裝置）。此時，具有柱狀電極的半導體元件的厚度係形成 ΙΟΟμπι。 在經上述⑷〜⑷步驟所製得半導體元件55的下面側，施 以熱硬化齡著#丨（其—例係由將縣樹脂其巾—部分丙婦 化後的熱硬化型樹脂所構成黏著劑），形成厚度3〇〜5,的 黏著劑層56。 然後’經收容於半導體元件收容用基板的凹部Μ中之 後，便於UK)〜細度的溫度間施行熱處理，而使黏著劑層 56硬化。藉此便獲得内藏著半導體元件％的基板岣參照 圖 5Β)。 此時’半導體元件的柱狀電極58前端、與基板上面將大 致在同-面上。即，半導紅件55將無出現傾斜情形且 電極焊墊亦大致平坦。 (11)積層步驟 在依上述⑽所獲得基板60上夾置著預浸體等黏著材層 62,並在其上面積層著單面貼鋼積層板（其係於厚度卿爪 的樹脂絕緣層64單面上，黏貼著厚度15叫的鋼箱㈣參 TF1008401 44 照圖5C)， 照圖5D)。 並依以下條件朝箭 頭方向施行熱壓而 多層化（參 (壓接條件) 溫度： 壓力·· 壓接時間: 190°C 3.0kgf/cm2 35分 (12)通孔形成用開口之形成 如同上述(6)步驟，形成包含通孔頂面的導體電路 孔係貫穿㈣66且通飾旨絕緣層64，並形成於成為= 體几件收容用基板的第一絕緣性基材中）、及通孔形成用開 口 70、72(其係分別到達在半導體元件上的焊墊上所設置柱 狀電極58)(參照圖6Ap此時的雷射照射條件係如同上述 y驟。此外，對該等開口内利用過鐘酸的藥液處理而施行去 膠渣處理。 (13)電鍍銅膜之形成 對經完成開口内的去膠漬處理後之銅箱面，依照如下的鏡 敷條件，施行以銅箱為鑛敷引線的電艘銅處理。 〔電鎮液〕 硫酸 2.24mol/l 硫酸銅 0.26mol/l 添加劑Α(反應促進劑） lO.Oml/1 添加劑B(反應抑制劑） lO.Oml/1 τρ1〇〇84〇1 45 1373999
〔電鍍條件〕 電流密度 1 A/dm2 時間 65分 溫度 22±2〇C 此種鍍敷處理中，利用添加劑A而促進開口内的電鍍銅 膜形成，相反的藉由添加劑B而主要地附著於銅箔部分上， 而抑制鍍敷膜的形成。此外，若將開口内填充著電鍍銅，而 形成與銅箔大致相同的高度，因為有附著添加劑B，因而便 同銅箔部分，抑制鍍敷膜的形成。藉此，便將在開口内完全 填充著電鍍銅，且從開口裸露出的電鍍銅與銅箔，形成大致 平坦狀態。 再者，亦可對由銅箔、電鐘膜所構成導體層藉由姓刻處 理，而施行厚度調整。依情況不同，亦可使用砂帶研磨及拋 光研磨等物理方法，施行導體層厚度的調整。 依此便在開口内完全填充著電鍍銅，便形成將導體電路進 行耦接的通孔、與將半導體元件主體進行耦接的通孔。 (14)導體電路之形成 在經上述（13)步驟的銅箔與銅鍍敷上，使用感光性乾膜形 成抗蝕刻層。該光阻層厚度係設定為15〜20μηι範圍内，並 使用經描繪含有填充洞頂面之導體電路的遮罩，經曝光、顯 影，便在銅箔上形成光阻非形成部。 其次，對光阻非形成部利用由過氧化氫水/硫酸構成的蝕 TF1008401 46 刻液鉍仃蝕刻處理，便將屬於非形成部的銅鍍敷膜與鋼箔去 除。 ' 然後，將光阻利用鹼液施行剝離，便在設計成被覆著半導 體兀件收容用基板的樹脂絕緣層64上，形成導體電路74， 亚在内藏著半導體元件55的基板6G巾所設置填充洞頂面 41上，分別形成填充洞76(其係將上述導體電路％施行電 性耦接）、及填充洞78(其係電性耦接於半導體元件55之焊 墊上所a又置的柱狀電極58)。另外，視需要，尚可形成虛設 圖案、對準標記、產品辨識記號等。 再者，視需要，利用重複上述（11)〜(14)步驟，便可獲得更 多層化的印刷佈線板。 另外，在此種積層化中，係可將通孔方向朝同一方向進行 積層，亦可朝相反方向進行積層。此外，亦可利用該等以外 的組合進行多層化。 (15)防焊層之形成 在位於依上述（1)〜(14)步驟所獲得多層化基板的最上層與 最下層處之電路基板表面上，形成防焊層8〇。利用經薄膜 化之防焊膜的貼附、或利用預先調整過黏度的清漆施行塗 佈，便可在基板上形成2〇〜30μιη厚度的防焊層8〇。 其次，經於7〇t下施行20分鐘、於l〇(TC下施行3〇分鐘 的乾紐處理後，便將利用鉻層描繪出防焊開口部之圓圖案 (遮罩圖案）的厚度5mm鹼石灰玻璃基板，使鉻層所形成之 TF1008401 47 1373999 一侧密接於防焊層，並依1000mJ/cm2紫外線施行曝光， DMTG顯影處理。然後，於120°C下施行1小時、於150。〇 下施行3小時的條件下施行加熱處理，便形成具有對應焊墊 部分之開口 82(開口徑200μιη)的防焊層80(厚度2〇μιη)。 另外’在位於多層化基板最上層與最下層的電路基板表面 上’形成防焊層之前，視需要尚可設置粗化層。 此情況下’在防焊層上形成由感光性樹脂構成之乾膜狀遮 罩層。利用經薄膜化遮罩層的貼附、或利用預先調整過黏度 的清漆施行塗佈，便可在基板上形成1〇〜2〇μιη厚度的遮罩 層。 其-人，級於8〇°C下施行30分鐘的乾燥處理後，便將利用 鉻層描繪出遮罩層形成圖案（遮罩圖案）的厚度5mm鹼石灰 玻璃基板’使鉻層所形成之一侧密接於防焊層，並依 800mJ/cm2紫外線施行曝光，DMTG顯影處理。更進一步， 於120 C下以1小時的條件施行加熱處理，便形成防焊層（厚 度20μιη左右）。 (16)财姑層之形成 其次，將已形成防焊層8〇的基板，在由氣化鎳3〇g/卜次 亞丨夂鈉、及梓檬酸鈉構成的pH=5無電解鍵錄 液中浸潰20分鐘，便在開口部中形成厚度5μιη的鍍錄層。 然後’將該基板在由氰化金鉀㈣、氣化銨¥卜捧檬 酉久鈉5〇g；q、及次亞磷酸鈉1〇g/1構成的無電解鍍金液中，於 TF1008401 48 1373999 隙層。 藉此，便可獲得長5mmx寬5mm、厚ΙΟΟμπι的半導體元 件。 (實施例2-1) 除在上述Α.的（6)步驟中，將半導體元件收容用凹部的側 面形成85度推拔之外，其餘均施行同實施例1-1的處理， 便製得多層印刷佈線板。 (實施例2-2) 除在上述Α.的（6)步驟中，將半導體元件收容用凹部的側 面形成75度推拔之外，其餘均施行同實施例1-1的處理， 便製得多層印刷佈線板。 此時，將凹部中所收容半導體元件被覆，且含有預浸體的 樹脂絕緣層其中一部分，被填充於半導體元件側面與凹部壁 部間之間隙中，該樹脂絕緣層便與將半導體元件固定於凹部 底面的黏著劑層形成一體化。 圖7所示係此種多層印刷佈線板的重要部分剖面SEM照 片一例，凹部中所收容的半導體元件係使用虛設元件。 (實施例2-3) 除在上述Α.的（6)步驟中，將半導體元件收容用凹部的側 面形成60度推拔之外，其餘均施行同實施例1-1的處理， 便製得多層印刷佈線板。 (實施例2-4) TF1008401 50 1373999 除在上述A.的（6)步驟中，將半導體元件收容用凹部的側 面步成85度推拔，且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外，其餘均施行同實施例1-1的 處理，便製得多層印刷佈線板。 (實施例2-5) 除在上述A.的（6)步驟中，將半導體元件收容用凹部的侧 面形成75度推拔，且在該凹部中所收容半導體元件係使用 φ 具有填隙層的半導體元件之外，其餘均施行同實施例1-1的 處理，便製得多層印刷佈線板。 (實施例2-6) 除在上述A.的（6)步驟中，將半導體元件收容用凹部的側 面形成60度推拔，且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外，其餘均施行同實施例1-1的 處理，便製得多層印刷佈線板。 •(實施例3) 除上述半導體收容用基板係使用將第一絕緣性樹脂（其係 在其中一表面上形成有因應半導體元件尺寸之尺寸的金屬 層）、與第二絕緣性樹脂基材（其係在金屬層所對應的區域中 預先形成有開口）進行積層，並形成將開口其中一端經阻塞 之形態的凹部，形成從該凹部中裸露出金屬層之形態的基板 之外，其餘均施行同實施例1-1的處理，便製得多層印刷佈 線板。 TF1008401 51 1373999 (參考例Μ) 除在上述Α.的⑹步射，將半導體元件收容用凹部的側 面形成55度推拔之外，其餘均施行同實施例卜丨的處理， 便製得多層印刷佈線板。 (參考例1-2) 除在上述Α·的⑹步财，將半導體元件收容用凹部的側 面形成55度推拔，且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外，其餘均施行同實施例Μ的 處理，便製得多層印刷佈線板。 (比較例1-1) 除在第-絕緣性樹脂基材中未形成金屬層，且在第一絕緣 性樹脂基材中所設置的凹部係利用馨孔加工形成，而該凹部 底面形成未職第二絕緣性職基材_態之外’其餘均施 行同實施例Μ的處理，便製得多層印刷佈線板。 (比較例1-2) 除在第一絕緣性樹脂基材中未形成金屬層，且在第-絕緣 性樹脂基材中所設置的凹部係利用㈣加工形成，而該凹部 底面形成未到達第二絕緣性樹脂基材的形態之外，其餘均施 行同實施例1-2的處理，便製得多層印刷佈線板。 對在依照上述各實施例、參相及比較例所麟半導體元 件收容用基板凹部令，埋藏著半導體元件之厚度25〇哗的 虛設半導體元件(石夕製），並使用實施例所用的黏著劑而 TFI008401 52 137*3999 固定於凹部底部的基板，施行項目A的評估試驗，更對依 照上返各實施例與比較例所製得多層印刷饰線板施行項目 B與C的評估試驗。各評估試驗的結果係如表工所示。 A. 拉伸強度試驗 在半導體元件收㈣基板的凹部中埋藏著虚設半導體元 件’並在利用黏著劑進行固定的狀態下，將具把手的4mm 方塊之金屬片，使用瞬間黏著劑（例如商品名阿隆發「Ar〇n 參 A1Pha」）’黏接、固定於虛設半導體元件的上面中央處，在 將該把手插入彈簧秤則端，朝錯直方向將彈簧進行拉伸，測 里在虛设半導體元件剝落時的受力。 B. 電阻測量試驗 針對多層印刷佈線板中所埋藏半導體元件，就其所耦接之 導體電路有無導通狀況，分別測量1〇處，並將導通地方的 個數進行。 • C.可靠性試驗 將130°C/3分0々-55°C/3分設定為1循環的熱循環試驗， 經施行2000循環’且自1〇〇〇循環以後，在每隔2〇〇次循環 的試驗結束後，於放置2小時後，便施行導通試驗，測量有 無電阻變化率超過20%的電路，將超過20%的循環數進行 比較。 TF1008401 53 1373999 【圖式簡單說明】 之 說：=收容、埋藏半導一多層印刷佈線板 多二 圖3為本發明具有在半導體元件 層印刷佈線板概略職圖。 W填隙層的多 =从至4G為本發明實施命⑴的多層印刷佈線板之部 刀製造步驟概略剖視圖。 圖认至5D為本發明實施例M的多層印刷佈線板之部 ^製造步驟概略剖視圖。 圖6八至為本發明實施你⑴的多層印刷佈線板之部 分製造步驟概略剖視圖。 圖7為本發明實施例2-2的多層印刷佈線板重要部分剖面 SEM照片。 圖8為本發明實施例Μ變化例的概略剖視圖。 圖9為本發明實施例1-1之另一變化例的概略剖視圖。 圖10Α至10D為S知技術收容、埋藏有半導體元件的多 層印刷佈線板之部分製造步驟概略剖視圖。 圖^為習知技術的多層印刷佈線板之說明概略剖視圖。 【主要元件符號說明】 卜10、. 55、106 半導體元件 TF1008401 56

Claims (1)

1373999 七、申請專利範圍： 1. 一種多層印刷佈線板*係在收容有半導體元件的樹脂絕 緣層上，形成其他的樹脂絕緣層與導體電路，且上述半導體 元件與導體電路之間係經由通孔(via hole)進行電性耦接而 成的多層印刷佈線板，其特徵在於： 上述半導體元件係收容於設在樹脂絕緣層的凹部内， 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 • 擴大的推拔形狀， 上述凹部之底面形成載置上述半導體元件的金屬層， 且於上述凹部壁面與半導體元件側面所構成的間隙填充 有樹脂。 2. —種多層印刷佈線板.，係在收容有半導體元件的樹脂絕 緣層上，形成其他的樹脂絕緣層與導體電路，且上述半導體 元件與導體電路之間係經由通孔進行電性耦接而成的多層 • 印刷佈線板，其特徵在於 上述半導體元件係收容於設在樹脂絕緣層的凹部内， 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀， 上述凹部之底面形成載置上述半導體元件的金屬層， 上述金屬層為雙面貼銅積層板上之銅箔。 3. —種多層印刷佈線板，係在收容有半導體元件的樹脂絕 緣層上，形成其他的樹脂絕緣層與導體電路，且上述半導體 TF1008401 59 1373999 印刷佈線板，其特徵在於. $ _接而成的多層 擴大的推拔形狀仏著其側面從底面朝向上方而呈逐漸 上述凹部之底面形成载置 上述其他的樹脂絕緣層則:=的金屬層； 4.如申請專利範圍第基材’如此所成》 板’其中，在收容上述 、 項之多層印刷佈線 電路而成，且卿體電路係^件的㈣絕緣層上形成導體 緣層上所形成的導體電路進^ ♦通孔，而與在其他的樹脂絕 5.如申請專利範圍第！至3电^輕接。 板’其令，在收容上述半導體_項中任―項之多層印刷佈線 電路而成，且該導體電路係細％件的樹脂絕緣層上形成導體 的樹脂絕緣層上所形成的導^由金屬填充通孔，而與在其他 6‘如申請專利範圍第丨至、電路進行電性耦接。 板’其卜收容上述半導體^項中任一項之多層印刷怖線 其他的樹脂絕緣層之厚度更厚。的樹脂絕緣層之厚度，係比 7.如申請專利範至子3。 板，其_，上述其他的樹脂、^任—項之多層印刷伟線 超過上述半導體元件與U ^料體電路，係叫伸 界之方式設置。 +導體兀件的樹脂絕緣層邊 TF1008401 60 1373999 如申咕專利祀圍第1至3項中任〜項之多層印刷佈線 ’係形油接於上述金屬層的通孔，且朗孔健為導熱 孑L (thermal via)形成。 9·-種多層印刷佈線板’係在收容有半導體科的樹脂絕 緣層上’形成其他的樹脂絕緣層與導體電路，且上述半導體 元件與導體電路之間係經由通孔進行電性純而成的多層 印刷佈線板’其特徵在於： 上述半導體元件係收容於财樹脂絕緣層的凹部内， 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀， 上述凹部之底面形成載置上述半導體元件的金屬層，而上 述金屬層係形成比上述凹部之底面的面積更大之面積。 、10.如申請專利範圍* 9項之多層印刷佈線板，其中，上 述金屬層係大致平坦化。 11.如申請專利範圍第9項之多層印刷佈線板，其中，上 述金屬層係由軋延銅箔構成。 以如申請專利範圍第9項之多層印刷佈線板，其中，上 述樹脂絕緣層的凹部之壁面係以裸露方式形成。 13·如申請專利範圍第9項之多層印二反。，其中，上 述金屬層係經雷射處理而裸露出。 十14.如帽專利第9項之多層印刷佈線板，其中，上 处金屬層稞4之部分的#度，魏麵層未裸露出之部分 TF1008401 61 的厚度更薄。 士中„月專利範圍第9項之多層印刷佈線板，其中，上 …層裸露出之部分的表層係屬於光澤面 surface)。 =申凊專利範㈣9項之多騎刷佈線板，其中，上 /層之背側之表層係屬於無光澤面（mat surface)。 述丰2請專魏^第9項之多騎刷佈線板，其中，上 -兀件經由料#j層黏合於上述金屬層上。 著^中_範㈣9項之多騎刷佈棘’其中，黏 “係接觸到半導體元件之底面與侧面的底部周緣。 广如申請專利範圍第9項之多層印刷佈線板，其中，上 述金屬層係預先㈣於基板内而成。 ^0·種多層印刷佈線板，係在收容有半㈣元件的樹脂 絕緣層上，形成其他_脂絕緣層與導體電路，且上述半導 體兀件與導體電路之間係經由通孔進行電性柄接而成的多 層印刷佈線板，其特徵在於： 上述半導體元件係收容於設在樹脂絕緣層的凹部内， 迟凹。卩係开> 成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀， 在上述凹部之底面上形成載置上述半導體元件的金屬層； 而上述凹部之壁面係裸露出。 21·如申請專利範圍第2〇項之多層印刷佈線板，其中，在 TF1008401 62 1373999 由上述凹部之壁面與半導體元件之側面所構成的間隙中，係 填充有樹脂層。 22. 如申請專利範圍第20項之多層印刷佈線板，其中，在 由上述凹部之壁面與半導體元件之侧面所規定的間隙中，填 充有樹脂絕緣層，且該樹脂絕緣層與半導體元件形成一體 化。 23. 如申請專利範圍第20項之多層印刷佈線板，其中，上 φ 述推拔形狀係具有60度以上、且未滿90度的角度。 24. —種多層印刷佈線板，係在收容有半導體元件的樹脂 絕緣層上，形成其他的樹脂絕緣層與導體電路，且上述半導 體元件與導體電路之間係經由通孔進行電性耦接而成的多 層印刷佈線板，其特徵在於： 上述半導體元件係收容於設在樹脂絕緣層的凹部内， 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 φ 擴大的推拔形狀， 在上述凹部之底面形成載置上述半導體元件的金屬層， 在形成上述通孔的開口係被填充導電性物質。 25. 如申請專利範圍第24項之多層印刷佈線板，其中，上 述通孔之剖面係呈鼓型形狀。 26. 如申請專利範圍第24項之多層印刷佈線板，其中，焊 錫墊係配置於上述半導體元件之上方。 27. 如申請專利範圍第24項之多層印刷佈線板，其中，在 TF1008401 63 1373999 上述其他的樹脂絕緣層上，係積層！層以上的樹脂絕緣層， 並形成與導體電路輕接的通孔。 28·如申5月專利範圍苐24項之多層印刷佈線板，其中，在 上述半導體元件之焊墊(Pad)上係形成桎狀電極或填隙層 (mterstitial layer)，並經由該柱狀電極或填隙層，將上述焊 墊與通孔進行電性耦接。 29. 如申請專利範圍苐24項之多層印刷佈線板，其中，上 述推拔形狀係60度以上、且未滿9〇度的角度。 30. 如申請專利範圍第24項之多層印刷佈線板，其中，上 述凹部之壁面係裸露出。 31. 如申請專利範圍第24項之多層印刷佈線板，其中，在 由上述凹。卩之壁面與半導體元件之側面所構成的間隙中，係 填充有樹脂層。 32.如申請專利範圍第24項之多層印刷佈線板，其中，在 由上述凹。p之壁面與半導體元件之側面所構成的間隙中，係 填充有樹脂絕緣層，且與樹脂絕緣層形成一體化。 33. 種夕盾印刷佈線板，係錢容有半導體元件而成的 雙面貼銅積層板，形成賴絕緣層㈣體電路，且上述半導 體元件與賴電路之間，、㈣通錢行紐而成的多層 印刷佈線板，其特徵在於， 立上述半導體元件係收容於設在切雙㈣銅積層板之四 部内’且於其凹部底面形成有用以载置上述半導體元件之金 TF1008401 64 1373999 屬層， 上述金屬層係貼附於上述雙面貼銅積層板之一面。 TF1008401 65
TW100109519A 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same TW201125458A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300349 2005-10-14

Publications (2)

Publication Number Publication Date
TW201125458A TW201125458A (en) 2011-07-16
TWI373999B true TWI373999B (zh) 2012-10-01

Family

ID=37942925

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095137843A TW200731908A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same
TW100109519A TW201125458A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095137843A TW200731908A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same

Country Status (7)

Country Link
US (5) US8101868B2 (zh)
EP (1) EP1945013A4 (zh)
JP (1) JP5188809B2 (zh)
KR (1) KR20080046275A (zh)
CN (2) CN102752958B (zh)
TW (2) TW200731908A (zh)
WO (1) WO2007043714A1 (zh)

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
CN101803483B (zh) 2007-09-11 2012-10-24 味之素株式会社 多层印刷电路板的制造方法
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems
WO2009093343A1 (ja) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
CN102047403A (zh) * 2008-06-02 2011-05-04 Nxp股份有限公司 电子器件及电子器件的制造方法
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
DE102008063863A1 (de) * 2008-12-19 2010-07-01 Martin Schneider Elektronisches Bauteil mit aufgenommenem elektronischen Bauelement
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5515450B2 (ja) * 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5272999B2 (ja) * 2009-09-30 2013-08-28 凸版印刷株式会社 光基板の製造方法
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
JP5100878B1 (ja) 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8963313B2 (en) 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102623426B (zh) * 2012-03-31 2015-04-22 苏州晶方半导体科技股份有限公司 半导体封装方法
CN102686029B (zh) * 2012-04-24 2015-09-02 宜兴硅谷电子科技有限公司 电路板盲槽的制作方法
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
JP6353184B2 (ja) * 2012-07-26 2018-07-04 味の素株式会社 保護フィルム付き接着シート、積層体の製造方法、及びプリント配線板の製造方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9484621B2 (en) * 2012-11-02 2016-11-01 Nokia Technologies Oy Portable electronic device body having laser perforation apertures and associated fabrication method
KR20140068653A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
KR101472640B1 (ko) 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
EP2775523A1 (en) * 2013-03-04 2014-09-10 Dialog Semiconductor GmbH Chip on chip attach (passive IPD and PMIC) flip chip BGA using new cavity BGA substrate
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9763317B2 (en) * 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
CN105027692B (zh) * 2013-05-17 2018-01-30 株式会社村田制作所 元器件内置多层基板的制造方法以及元器件内置多层基板
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
KR101835452B1 (ko) * 2013-10-30 2018-03-08 쿄세라 코포레이션 배선 기판 및 이것을 사용한 실장 구조체
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US9578744B2 (en) 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP6473619B2 (ja) * 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
CN104779216B (zh) * 2015-04-09 2018-03-23 无锡中感微电子股份有限公司 一种电池保护板和电子设备
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
WO2017049510A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Substrates, assemblies, and techniques to enable multi-chip flip chip packages
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
US11291124B2 (en) * 2016-06-06 2022-03-29 Lincstech Co., Ltd. Method for manufacturing multilayer wiring board
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
DE102018207127A1 (de) 2017-05-11 2018-11-15 Schweizer Electronic Ag Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
CN117577589A (zh) * 2017-12-27 2024-02-20 株式会社村田制作所 半导体复合装置及其所使用的封装基板
JP2019121774A (ja) * 2017-12-28 2019-07-22 株式会社フジクラ 金属片付き配線基板および金属片付き配線基板の製造方法
JP6978335B2 (ja) * 2018-02-02 2021-12-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
JP7147885B2 (ja) * 2019-02-05 2022-10-05 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
TWI686108B (zh) * 2019-02-26 2020-02-21 嘉聯益科技股份有限公司 線路板模組及其散熱板結構
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
US11121076B2 (en) * 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
CN110416248B (zh) 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
EP4037443A4 (en) * 2019-09-25 2023-07-12 Kyocera Corporation CIRCUIT BOARD AND METHOD OF MAKING A CIRCUIT BOARD
KR20210046978A (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
KR20220037713A (ko) * 2020-09-18 2022-03-25 엘지이노텍 주식회사 회로기판, 패키지 기판 및 이의 제조 방법
CN114521041A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种线路板及其制造方法
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法
TWI787777B (zh) * 2021-04-01 2022-12-21 歆熾電氣技術股份有限公司 基板及電路基板
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
CN115295502A (zh) * 2022-07-21 2022-11-04 深南电路股份有限公司 立体封装结构及其制作方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946051A (ja) * 1982-09-09 1984-03-15 Hitachi Ltd 絶縁型半導体装置
US4640010A (en) 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
EP1098368B1 (en) 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004064052A (ja) 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
CN1210789C (zh) 2002-09-19 2005-07-13 威盛电子股份有限公司 具有散热结构的半导体封装元件
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
JP2005101031A (ja) 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
TWI283155B (en) 2004-02-02 2007-06-21 Phoenix Prec Technology Corp Substrate structure integrated with passive component
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
JP4298559B2 (ja) 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
US7957154B2 (en) 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
WO2009093343A1 (ja) 2008-01-25 2009-07-30 Ibiden Co., Ltd. 多層配線板およびその製造方法
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same

Also Published As

Publication number Publication date
EP1945013A4 (en) 2010-08-18
TW200731908A (en) 2007-08-16
JP5188809B2 (ja) 2013-04-24
CN101288350A (zh) 2008-10-15
US20120006587A1 (en) 2012-01-12
US20070095471A1 (en) 2007-05-03
EP1945013A1 (en) 2008-07-16
TWI373996B (zh) 2012-10-01
US9027238B2 (en) 2015-05-12
CN101288350B (zh) 2012-11-07
US20110314668A1 (en) 2011-12-29
CN102752958A (zh) 2012-10-24
US8692132B2 (en) 2014-04-08
CN102752958B (zh) 2014-11-12
US8101868B2 (en) 2012-01-24
US8973259B2 (en) 2015-03-10
TW201125458A (en) 2011-07-16
US20120077317A1 (en) 2012-03-29
JPWO2007043714A1 (ja) 2009-04-23
WO2007043714A1 (ja) 2007-04-19
KR20080046275A (ko) 2008-05-26
US20120106108A1 (en) 2012-05-03
WO2007043714A9 (ja) 2007-06-28
US8912451B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
TWI373999B (zh)
TWI354522B (zh)
TWI345438B (zh)
TW401726B (en) Multiple layer printing circuit board
TWI334757B (zh)
TWI345940B (zh)
TW404158B (en) Multiple layer printed wiring plate with package conductive hole structure
US8737087B2 (en) Multilayer printed wiring board and manufacturing method of multilayer printed wiring board
TWI328992B (zh)
TW201110834A (en) Printed circuit board and manufacturing method of printed circuit board
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
TW201121376A (en) Circuit wiring board incorporating heat resistant substrate
TW200806121A (en) Printed circuit board, its methods for manufacture and use
JP2010100942A (ja) キャリア付き極薄銅箔、その製造方法及びプリント配線基板
TW201132261A (en) Printed wiring board and process for producing the same
TW201018347A (en) Wiring board capable of having built-in functional element and method for manufacturing the same
TW201220968A (en) Multilayer wiring board
TW201247053A (en) Printed circuit board and method for manufacturing the same
TWI294760B (zh)
TW200917925A (en) Core substrate and method of producing the same
JP2010206170A (ja) プリント配線板
CN104115571B (zh) 印刷电路板及其制造方法
TWI312650B (en) Method for producing multilayer printed wiring board, multilayer printed wiring board, and electronic device
JP2006207032A (ja) キャリア付き極薄銅箔、及びその製造方法、キャリア付き極薄銅箔を用いたプリント配線基板
JP2012190894A (ja) 半導体素子搭載用パッケージ基板及び半導体パッケージ