TW201125458A - Multilayer printed wiring board and method for manufacturing same - Google Patents

Multilayer printed wiring board and method for manufacturing same Download PDF

Info

Publication number
TW201125458A
TW201125458A TW100109519A TW100109519A TW201125458A TW 201125458 A TW201125458 A TW 201125458A TW 100109519 A TW100109519 A TW 100109519A TW 100109519 A TW100109519 A TW 100109519A TW 201125458 A TW201125458 A TW 201125458A
Authority
TW
Taiwan
Prior art keywords
layer
semiconductor element
wiring board
printed wiring
multilayer printed
Prior art date
Application number
TW100109519A
Other languages
English (en)
Other versions
TWI373999B (zh
Inventor
Sotaro Ito
Michimasa Takahashi
Yukinobu Mikado
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW201125458A publication Critical patent/TW201125458A/zh
Application granted granted Critical
Publication of TWI373999B publication Critical patent/TWI373999B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385Assembly of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20Structure, shape, material or disposition of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047Details of electrical connections between containers
    • H01L2225/1058Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01011Sodium [Na]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0103Zinc [Zn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0133Ternary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1532Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/1579Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10439Position of a single component
    • H05K2201/10477Inverted
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

201125458 六、發明說明: 【發明所屬之技術領域】 本發明係關於内藏有ic等電子零件(半導體元件)的多層 印刷佈線板’更詳言之,_於使半導體元件的焊塾(㈣、 與多層印刷佈線板的導體電路間之電㈣接性她接可靠 性,不易降低之多層印刷佈線板及其製造方法。 【先前技術】 内藏半導體元件的多@印刷佈線板係有如日本專利特開 2001-339165號公報或日本專利特開2()㈣通%號公報等 所揭示者。料讀所揭示的多層印刷佈線板係由:形成有 +導紅件埋藏用凹部的基板;埋藏於該基板㈣内的半導 體凡件·,在基板上形成被覆著該半導體元件狀態的絕緣層; 形成於絕緣層表面上的導料路;以及設置於絕緣層中且將 該導體電路財導體元㈣焊魏行電絲接料孔;所構 _習知?層印難線㈣在最外層表面上設置外部連 #二^列:PGA、BGA等),而基板所内藏的半導體元件 I该等外部連接端子進行與外部間的電性輛接。 塾=二::的1知技術’基板中所埋藏半導體元件的焊 特別係丰㈣-^㈣啸性雜接可靠性上丨現問題。 ' a7G件焊墊、或在該料所耦接#通孔附近處, 將容易軸接不叫即,峨容_== TFI008401 3 201125458 部的樹脂基板,主要係由使環氧樹脂等含潤於玻璃纖维布等 補強材中的樹脂材料形成,因而在彻祕加工等方式所形 成凹部的底面,將依位置的不同㈣成不制凹凸,社 容易使凹部·呈不均勾狀態。特別係在剖面幾近形成矩形 的凹部四角洛附近,將容易較其他部分處形成較淺的凹部深 度。結果,#在凹部⑽容半導體元件時,半導體元件整體 =多;F無法充分簡水平㈣,而是依某錢傾斜狀態保 =:種狀態下,因為半導體元件的焊墊亦將形成某程度 的傾斜狀態,因而將該焊塾與導體電路進行輕接的通孔便頗 難形成所_狀,導致容易發絲接不良狀況。結果,便出 現電性耦接性、耦接可靠性降低的問題。 將=!在半導體元件與凹部底面之間設置黏著劑層,並 件黏合、固定於凹部底面時,凹部底面的表面 *均勾,導致黏著劑層不易均勾散開,因而半導體 二:的::::將容易形成不均勻狀"致“確 點接安本么月之目的在於解決環繞習知技術的上述問題 仍可^-種即便收容著半導體元件的基板係屬於樹脂製, 中,半導體可靠性,特別係在可靠性試驗 肢70〒塾、與含有其所相接通孔的導體電路間之 TF]008401 201125458 印刷佈線板及其製造方法。 耦接可靠性不易降低的多層 【發明内容】 θ者等為月匕貝現上述目的,經深入鑽研結果發現,當 ♦曰基板中収置的半導體元件收容用凹部之深度非呈某 程度均勻的情況下,基板所内藏半導體元件的賴、與其所 ^接的V體電路容!電性雛性與耦接可靠性 低狀况’根據此種發現構建出如下内容的主要構成 ,遂完 成本發明。 即,本發明係 浐(纟)種夕層印刷佈線板,係在收容有半導體元件的樹脂 :緣層上,形成其他的樹脂絕緣層與導體電路,且上述半導 凡件與‘體電路之間係經由通孔(via hole)進行電性耦接 而成的多層印刷佈線板;其中, 上述半‘體TL件係收容於在樹脂絕緣層中所設置的凹部 、、/凹。卩之底面形成有載置半導體元件的金屬層。 再者,本發明係 ^ 夕^ P刷佈線板,係在收容有半導體元件的樹脂 、、' A成其他的樹脂絕緣層與導體電路,且上述半導 成一牛/、‘紅毛路之間係經由通孔進行電性耦接而成的多 層印刷佈線板;其中, 述半導體元件係收容於在樹脂絕緣層中所設置的四部 ’亚在該凹部<底面形成載置半導體元件的金屬層,而上 TF1008401 201125458 述其他的樹脂絕緣層係具有纖維基材而成。 通孔 上述⑴及(2)所記载發明中’最好在 脂絕緣層上形成導體電路而成,且該導體電由件的树 :與在其他_職緣層—體電=電性賴 路再且者:導:在電::導體元件的樹脂絕緣層上形成導體電 路且料體電路係經由金屬填充通孔 絕緣層上卿成導體魏進行電_接。,、咖曰 再者收谷半導體元件的樹脂絕緣層之 他的樹脂絕緣層之厚度 ―予度最好居於其 H ,收谷半導體元件的樹脂絕緣 發生㈣等狀況 的確保半導體元件、* 便几易 ”所轉接通孔間的耦接性與可靠性。 半導體it件m樹脂⑽層上的導體電路亦可延伸超過 —厂各5亥半導體元件的樹脂絕緣層的邊界之方 〆置藉此_導體疋件所搞接導體電路便將增加佈線自 由度。_此外,因為外部耗接的焊塾、與半導體元件所搞接通 孔係開’因而焊錫墊❸卜部便較不易受到因熱等所產生應 力的4,亦推定可確保墟性與可靠性。 再者’本發明實施形態中,亦可形成麵接於金屬層的通 孔’構成㈣該通孔將半導體元件所發生的熱進行散熱。 可形成輕接於金屬層的導熱孔,藉此將由金屬層所接受 到的半導體元件熱釋放出於外部。 TF1008401 201125458 再者,本發明係 (3)-種多層印刷佈線板,係 絕緣層上,形成其他的職㈣半導體元件的樹脂 體元件與導體電路之間係經由^、。體電路,且上述半導 層印刷饰線板;其中, 進行免性輕接而成的多 上述金屬層係形成大於凹部 半導^件的金屬層,而 藉由此種構造,便可輕易地::::積的面積。 外’在基板凹部形成之際,亦容許對胃①件的收納性。此 可輕易地將樹脂絕緣層中° 仅置偏移狀況。所以, 狀 不易受其他因素^如未mm度形成均勾 與形成金屬層時的影響等)的影響。的凹凸影響 本發明中,上述金屬層最好係其表面經平 :在半導體元件與金屬層之間所形成劑 地呈厚度均勻狀態,因而使半導體元件的密彳==可輕! =循環條件下重複施行可靠性試驗’仍可輕易地:: 再者,上述金屬層最好係由乳延銅箱構成。若由 形成’便可輕祕確保金初的平城。料,亦將容易禮 保半導體元件的收納性與半導體元件的密接性。 再者,上述樹脂絕緣層之凹部之壁面最好裸露出而成。 TF1008401 201125458 即’在半導體元件收納時,凹部壁面呈裸露狀態。藉此,可 確保半導體元件的收納性。此外,在凹部壁面上可填充著黏 者劑與其他的樹賴緣層,便能㈣地_保半導體元件的接 合性與半導體元件的電耦接性。 再者,上述金屬層最好經雷射處理而裸露出。藉此,凹部 深度便可輕易地呈均勻。 再者,在上述凹部内所裸露出的金屬層厚度,最好 非稞露出部分的厚度。藉此,在半導體 /、 成凹洞,因而推定將可輕易地確保 :的&域中形 再者,上述凹部内所裸露出的金屬層表層最於内= (shmy surface)。理由係若為光澤面,則將'先澤面 屬層與半導體元件間之密接性,並可輕易地可輕易地確保金 的耦接性與可靠性。此外將可使在半導體元,::導體元件 所形成的黏著劑層厚度呈均勻,因而半導=件與金屬層之間 等,即使在熱觸條件下重舰行可心密接性均 確保密接性。 # ’仍可輕易地 再者,上述金屬層裸露於上述凹部内之 面,最好為無光澤面(mat surface)。理由、面的相反側表 樹脂絕緣層_密接性。 ’靖確保與其他的 再者,上述金屬層最好經由黏著劑層,黏人“ 件。因為在金屬層上形成黏著劑層,因而”=:導體元 勻狀態’俾可輕易地確保半導體元件 % 4易呈均 σ性。且’將可輕 TF1008401 201125458 易地確保半導體兀件、與軸接通孔間之_性與可靠性。 再者,上述黏者劑層最好接觸到半導體元件之底面與側面 的底部周緣處。措由黏著劑層接朗半導體元件底面與側面 的底部周緣處’便可輕易地確保半導體元件的密接性。 再者,上述金屬層最好預先内藏於收容半導體^件的基板 内。藉由内藏於基板内,便可減輕因其他因素對金屬層平坦 性造成損傷狀況。因而’將可輕易地確保與半導體元件間之 密接性。 s 再者’該金屬層最好預先内藏於基板内、或大致平坦。藉 此,便可輕易地使樹脂絕緣層中所設置的凹部深产呈土句勺狀 態,不易受其他因素(例如未發生形成凹部時的凹凸影響、 與形成金屬層時的影響等)的影響。 所以,當在凹部中收容半導體元件之際,將可抑制半導體 元件之傾斜’因而當在樹脂絕緣層中形成通孔(其耦接於戶二 收容半導體元件的焊墊)之際,亦可形成所需的通孔形狀。 藉由金屬層呈大致平坦狀態’在半導體元件表面所配置的電 極焊塾亦將大致平坦化’因而將可輕易地確保通孔的輕接 性。 再者,藉*將上述供收容半導體元件⑽部側面形成推拔 形狀,便可使㈣内所收㈣半導體元件,即使承受到側面 方向的應力(例如熱應力、外部應力等),仍可緩和該應力。 此外’將半導體元件固接的黏著劑,亦因為”劑不致 TF1008401 9 201125458 凹部側面擴散’喊不將低半導體元件對凹部底部的密接 再者’本發0种,在上述半賴元件的焊塾上亦可形成柱 狀電極或填隙層(interstitial layer)。理由係將可輕易地進行 半導體元件的焊墊、與通孔間之電性耦接。 丁 半導體元件的焊塾一般係由紹等進行製造,但是特別係在 未形成有填隙層_製等烊墊狀態T,t利用絲刻處理在 層間、、、邑緣層上形成通孔時,在曝光、顯影後,將容易於禪势 表層上殘留樹脂,且除此之外,因顯影液_著何 墊變色的狀況。 知 另一方面,當利用雷射形成通孔的情況時,鋁製等焊墊將 有^0¼的危險性^且,若依不會燒傷的條件施行雷射照射’, 仍有在焊塾上發生細旨殘餘的情況。此外,經由後步驟(例 如利用酸、氧化劑絲刻液施行浸潰步驟、各種回火步驟 專)亦有半導體元件烊墊發生變色或溶解的狀況。况且, 半導體it件焊墊係製成直徑卿m左右,而通孔則製成較其 更大的直徑,因而將容易發生位置偏移等狀況,導致焊塾與 通孔間容易發生未耦接等不良狀況。 相對於此’藉由在半導體元件的焊墊上設置由鋼等構成的 填隙層,便可解除通孔形成的不良狀況,可使用溶劑,因而 可防止知塾上發生樹脂殘餘狀況,且即使經由後步驟,仍不 致發生焊㈣色與溶解狀況。#此,焊墊與通孔間之電性搞 TF1008401 10 201125458 接性與耦接可靠性便不致降低。此外,藉由介設著大於半導 體元件晶粒座之直徑的填隙層,便可將焊墊與通孔確實地進 4亍輕接。 再者,藉由填隙層的設置,當將半導體元件埋藏、收容於 印刷佈線板中時,於收容之前或之後,均可輕易地執行半導 體元件的動作確認與電性檢查。理由係目為形成大於半導體 ^牛谭塾的填隙層,因而將可輕易地接觸及檢查用探針頭。 藉此’便可預先判定產品的良否’將可提升生產性與成本 面。此外,亦較不易因探針而造成烊墊缺損或傷害等狀況。 所以’藉由在半導體元件焊塾上形成填隙層,便可恰當的執 行將半導體元件埋藏、收容於印刷佈線中。 再者,本發明係 /)一種多層印刷佈線板,係在收容有半導體元件的樹脂 、”邑緣層上’形成其他賴脂絕緣層與導體電路,且上述半導 2件與導體電路之間係、經由通孔進行電性域而成的多 層印刷佈線板;其中, 〜干㈣㈣佩錢在樹賴緣層中所設置的凹 ^在咖狀底㈣成鼓上料料树的 且上述凹部的壁面係裸露出。 本發明中,在由凹部之壁面與半導體 隙中’最好填充有樹脂層。藉由_構成的 亓杜〜 由树知的填充,將可使半導 女定,因而將可輕_確保半導體元件吨接性與可 TF1008401 201125458 性。 、再者最好在由凹部之壁面與半導體元件側面所構成的間 隙中,、充有樹月旨絕緣層,且與樹脂絕緣層成一體化。藉此, 因為形成通孔叫脂絕緣層 、與由凹部壁面與半導體元件側 面所構成的間隙中的樹脂絕緣層,係屬於同—材料,因而可 ^制因材料間的㈣彡脹係數差等,將發生減力的狀況,俾 可使半導虹TL件安定,便可輕易地確保半導體元件的耦接性 與可靠性。 再者’在基板巾較置的凹部射軸具树著其侧面從 底面朝向上方而呈逐漸擴大的推拔形狀。 一再者,在半導體元件的焊墊上可形成柱狀電極或填隙層, 經由該柱㈣極或填隙層便可將半導體元件焊墊與通孔進 行電性耗接。 再者,本發明係 ⑺-種多層印刷佈線板’係在收容有半導體元件的樹脂 絕緣層上,形成其他的賴絕緣層與導體電路1上述半導 組凡件與導體電路之間係經由通孔進行電性耗接而成的多 層印刷佈線板;其中, 上述半導體元件係收容於在樹脂絕緣層中所設置的凹部 内,並在該凹部之底面形錢£上述半導體元件的金屬斧, 而在形成上述通孔的開Π係填充著導電性物質而成。 本發明中,因為通孔係屬於所謂的填充洞_edvia),因 TF1008401 12 201125458 而與半導體元件的電絲接特性將容易安定。·, 容易使減性呈安定。此外,當在通孔上層設置絕_或夺 體層的情況時,W發生波浪起伏等狀況,可輕易㈣= 柄接性。另外,導電性物質係可使用錄、導電性糊劑等: 再者,通孔之剖面係呈鼓型形狀,即形成在厚度方向上朝 内侧凹陷的形狀。藉此,因為樹脂絕緣層與通心合,因而 亦推測將可輕易地獲得通孔的接合性。 再者,焊錫塾最好配置於上述半導體元件的上方。依此, =+導體元件間之距離便可輕易地呈最短距離,將可輕易地 獲得電特性。 再者,最好在上述其他的樹脂絕緣層上,積層!層以上的 絕緣層’並形成與導體電路輕接的通孔。藉此,更可進 的繞線。推定即使半導體元件與外部轉接均發生位置 偏私4狀況,仍可輕易地獲得耦接性與可靠性。 再者’在上述半導體元件焊墊上最好形成柱狀電極或填隙 狀電㈣填_,將上料㈣通孔進行電 再者,本發明係 種多層印刷佈線板,係在收容有半導Μ件的樹脂 :麵上,形成其他的樹脂絕緣層與導體電路q上述半導 ::與導體電路之間係經由通孔進行電性 層印刷佈線板;其中, TF100840] 13 201125458 上述凹部侧面係形成隨著從底面朝向上方呈逐漸擴大的 推拔形狀的多層印刷佈線板。 本發明中’凹部的推拔形狀係側面與底面的夾角度中較小 的角度最好在60度以上,且未滿9〇度。理由係將可緩和半 導體兀件側面的應力’俾可抑制半導體元件位移狀況。 再者,上述凹部壁面最好裸露出。藉此便可使凹部形狀安 疋,且可確保半導體元件的收容性。 再,由上述凹壁面與半導體元件侧面所構成的間隙 中’取好填充有樹脂層。藉由樹脂的填充,便可使半導體元 件安定,將可㈣地確保半導體元件_接性與可靠性。 再者’由上述凹部壁面與半導體元件側面所構成的間隙最 好填充有樹脂絕緣層,且與㈣絕緣層呈—體化。藉此,為 形成通孔的樹脂絕緣層、與在由凹部壁面與半導體元胃件側面 所構成間隙中填充的樹脂絕緣層,係屬於同—材料,因而將 可抑制因材料間的熱膨脹係數差等,而發生熱應力的狀況, 俾使半導航件安定,因而可輕易地確料導體元件的 性與可靠性。 再者,本發明係 〜⑺-鮮層印刷佈線板之製造方法,係製造在收容、固 定半導體元件而成的樹脂絕緣層上,依序形成其他的樹脂絕 緣層與導體料,且上述半導體元件與導體電路之間,經由 通孔進仃電㈣接的彡層印㈣線板之乡層印㈣線板之 TF1008401 201125458 製造方法, 其製造步驟中至少包括有以下(a)〜⑴步驟,即.· (a) 形成第一絕緣性樹脂基材之步驟,而該第一絕緣性樹 脂基材係在樹脂絕緣層其中一面上,至少形成:導體電路、 及關聯於所收容之半導體元件之尺寸的既定面積的金屬 層,並在上述樹脂絕緣層的另一面上,至少形成:導體電路、 及關聯於上述金屬層相對向位置處半導體元件尺寸之既定 面積的非導體電路形成區域,更形成將上述其中一面的導體 電路、與另一面的導體電路進行電性耦接的通孔而成; (b) 將在樹脂絕緣層其中一面上黏貼有銅箔的第二絕緣性 樹脂基材,壓接於上述第一絕緣性樹脂基材的上述其中一面 而一體化的步驟; (c) 在上述第二絕緣性樹脂基材其中一面形成導體電路之 同時,形成將該導體電路、與在上述第一絕緣性樹脂基材之 上述其中一面上所形成的導體電路,進行電性耦接之通孔的 步驟; (d) 在上述第一絕緣性樹脂基材的非導體電路形成區域 中,形成從樹脂絕緣層表面到達金屬層表面的凹部,並使金 屬層表面裸露出的步驟; (e) 將半導體元件收容於上述凹部内,使用黏著劑,黏著、 固定於裸露出於上述凹部内的金屬層表面的步驟;及 (f) 被覆上述半導體元件,並依序形成其他的樹脂絕緣層與 TF1008401 15 201125458 導體電路,夕& & 士、_ , 後,形成將上述半導體元件與導體電路間進行 電性耗接之通孔的步驟。 明的製造方法中’上述凹部最好利用雷射照射形成。 ’上逃凹部側面最好形成具有隨著從底面朝上方呈逐 漸擴大的推拔形狀。 5^者'^半導體^件係若預先在S料上職柱狀電極 S I層便可經由该柱狀電極或填隙層,將上述焊塾與通 孔進行電性耦接。 再者立根據本發明的製造方法,藉由在樹脂絕緣層中所設 '卩之底面形成金屬層,便可輕易地將凹部深度岣勹 化特別係當凹部形成剖面矩形的情況,就連四角落附 可輕易地將凹部深度均勻化。 = 再者,該金屬層最好預先内藏且大致平坦。理由係藉此 便可輕易地使樹脂絕緣層中所設置的凹部深度呈均勹’ L,不易党其他因素(例如未發生形成凹部時的凹凸影響大 與形成金屬層時的影響等)的影響。 9 ' 丹者’因為金屬層形成於樹脂絕緣層内,因而將可減軟 熱應力或外部應力等影響而發生翹曲的情況。結果,例^因 導體凡件的耦接焊墊、與通孔等的導體電路間將不易發半 接不良狀況,因而將可輕易地確保電耦接性與麵接可靠座 猎由上述金屬層呈大致平坦,可更進一步輕易確 。 性與耦接可靠性。 耦轾 丁 F100840】 16 【實施方式】 一本發明多層印刷佈線板之—料 元件的樹脂絕緣屏上 、形態係在收容著半導體 電路,並將上 成有“他的樹脂絕緣層與導體 千V體元件盘導濟恭μ 路間,經由通?丨 ” 包路間、及上下的導體電 亍電性耗接的多岸 於:半導體元件佐& 9印刷佈線板,其特徵在 干係收容於樹脂絕緣層 在該凹部底面 中所设置的凹部内,並 也成有載置半導體元件 換吕之,藉由在收六基坐、首碰 金屬層 部中形成金# # ^件㈣㈣絕緣層之凹部底 將半導可使㈣深度呈㈣,㈣便具有不致 半導體元件㈣㈣㈣’即使收容著 斑人有1料板係樹脂製’仍可在半導體元魏接焊塾、 μ所耦接通孔的導體電賴,確保電軸接性與叙接 可靠性的特徵。 % 再者’該金屬層最好預先内藏於基板内,且大致平坦。藉 便可易地使樹脂絕緣層巾所設置的凹部深度呈均句狀 悲,亚不易受其他因素(例如未發生形成凹部時的凹凸影 響、與形成金屬層時的影響等)的影響。 本發明實施形態所使用收容著半導體元件的樹脂絕緣 層,係可使用選擇自諸如玻璃纖維布環氧樹脂基材、盼樹脂 基材、玻璃纖維布雙馬來亞醯胺三畊樹脂(bisma】dmide triazine resin)基材、玻璃纖維布聚苯醚樹脂基材、聚醯胺不 織布-環氧樹脂基材、聚醯胺不織布-聚醯亞胺樹脂基材等之 TF1008401 17 201125458 中的硬質積層基材等。該等之中,最好為玻璃環氧、預浸體、 或3潤心材等樹脂材料的纖維基材。除此之外,尚可使用一 般印刷佈線板所使㈣物質π使麟如··雙Μ單面貼銅 積層板、或未具金屬膜的樹脂板、樹脂薄膜、或該等的複合 材料。 上述树脂基材其厚度最好在20〜35〇jLim範圍内。理由係若 厚度在錄圍内’便可輕易地確保層間絕緣層的絕緣性,並 可心易地械執行層間#接的通孔,且可減輕電耦接性降低 程度。 本毛明實施形態中,供形成導體電路用的金屬層、及在設 置於樹脂絕緣層中之凹部底面上所形成金屬層,最好使用 銅“理由係利用钮刻處理(etching)便可輕易地施行加工。 所以,可任意改變金屬層的大小。此外,即便使在凹部底面 上所形成金屬層具有電_性的情況,仍可具有優越的電特 供形t上述導體電路用的Μ,其厚度最好設定在 μ fc圍内。其理由係若銅_厚度在此種範圍内,當使 用如後述的f射加工,在絕雜樹絲材上形成通孔形成用 將無開Π周緣的鋼㉔現變形的威脅,且可使導 易旦地开1形成趨於谷易。此外,因為利祕刻處理,便可_ 易地形成細微線寬的導體電路圖案。 本發明實卿態所使用_亦㈣科糊處理,進行該 TF1008401 201125458 厚度的調整。此情況下,樹脂絕緣層上所黏貝占的銅落厚度將 使用大於上述數值者,且最好將經㉝刻後的銅箱厚度調整為 5〜20μιη。 再者,當雙面貼銅積層板的情況中,雖將銅搭厚度設定在 上述範_ ’但是亦可雙面為不_厚度。藉此,便可確保 強度’並不致妨礙後步驟。 再者’在上述凹部底面卿成金屬層的㈣厚度最好設定 為5〜2〇μΐΏ。理由係若銅猪厚度設定在此種範_,當施行 腔銑加工時,便可減少貫穿該銅㈣狀況發生,將不致抵消 因金屬層的形摘產生效果。其_理由尚有可利祕刻處 理輕易地進行金屬層形成。 在上述凹部底面所設置的金屬層,係除銅以外,尚可使用 ^鐵、料金屬。此外,亦可使用含有該等金屬的合金、 或含有2種以上的合金。 =,上述絕緣性樹脂基材蝴特別以使 樹脂含潤於玻璃纖維布中而形成Β階段的預浸體、盘= 進订積層,且經熱壓而獲得的單面或雙面 佳 理由係在銅H祕職的處对 、日板為佳。 _ L v A路圖案與通孔的位置將 不致么生偏移狀況,可獲得優越的伋置精产。 心件;;樹脂絕緣 所設置凹部,將可利用諸如雷射加上、盤孔加i或沖孔方 式形成’特別以利用雷射加工形成為佳。 TF1008401 19 201125458 上述凹部係利用雷射加卫形成的情況,將可㈣孔加工輕 易地後域度均勻性’特·獲得到達金屬層深度的優越均 句!^所以’虽將半導體元件進行收納之際便可抑制發生傾 斜寻不良狀況。此外’將可正確地執行如後述的推拔形狀加 工〇 再者’當利用馨孔加工形成凹部的情況,因為在凹部底面 所形成的金屬層將具有擋止功用,因而可將凹部深度形 勻狀態。 上述凹部深度係經配合所收容半導體元件本身的厚度、以 及在及半導體元件輕接焊塾上所形成柱狀電極或填隙層的 、疋且’因為凹部底部形成整面大致平坦的金屬 層因而便可輕易地將在半導體元件與樹脂絕緣層之間所設 置的黏著劑層厚度形成均勻狀態。 結果,半導體元件與樹脂絕緣層間之密接性便可保持均勻 狀態。故’即使在熱循環條件下重複施行可靠性試驗,仍可 輕易地確保密接性。 在習知技術中’僅由樹脂絕緣層構成的絕緣基板,利用機 械加工的施行等,便可形成半導體元件收納用凹部,例如圖 10 A〜1 〇 D所示的此種印刷佈線板之製造步驟一例。如圖丨〇 A 所不’首先準備由樹脂絕緣層構成的絕緣基板1〇〇,然後如 圖10B所示’藉由對絕緣基板ι〇〇施行機械加工(例如沖孔、 馨孔加工),便形成凹部102。如圖10C與圖10D所示,在 TF1008401 20 201125458 凹部102底部形成點著劑層1〇4,並收納著半導體元件如。 藉此,便可獲仔在絕緣基板100中收容著半導體元件 的印刷佈線板(參照圖11)。 此時,絕緣材料係僅由樹脂形成。例如可使用在芯讨中备 潤樹脂的物質進行積層的絕緣層。此時,若施行前述的機械 加工,凹部將不易形成平坦。此現象係因為在機械加工f ’ 當形成凹部之際’將隨深度的不同、或樹脂狀況(因為樹脂 將編入父、材,因而隨位置的不同,而出現芯材的有無)等因 素’而形成凹凸。該凹凸在收容著半導體元件之際,將因半 導體元件的傾斜而有顧難確保電極谭墊與通孔間的柄接狀 再者’因為形成通孔的絕吟々木言有芯材等 脂,因而將頗難確保通孔的耦接。 因而,本發明中,供收容半導體元件用的凹部,最好側面 形成從底面朝上方呈逐漸擴大的推拔形狀。#由形成^ 狀,在凹部⑽收容的半導體元件,即便承受到側面^ 應力(例如熱應力或外部應力等),仍可緩和該應 將半導體元件固接而在半導體元件底面賴置的崎劑= 用毛細ΐ現象而沿凹部側面流動的情形將減輕,便可 確保半導體元件對凹部底部的密接性。 本發明實施形態中,上述推拔的角度係如圖i所示, 為凹部側面與底面的外角’該推拔角度最好設定為6^以 TF1008401 201125458 上、且未滿90度,尤以60度〜85度範圍内為佳。其理由係 若角度設定在此種範圍内,便可緩和半導體元件側面的應 力’俾可抑制半導體元件的位移狀況。所以,即使施行可靠 性試驗’通孔部仍不致太早出現耦接不良狀況。 本發明實施形態中,收容著丰導體元件的絕緣樹脂層一實 施形態’係使用如上述絕緣性樹脂基材2片,即由在其中一 表面形成有因應半導體元件尺寸之尺寸的金屬層的第一絕 緣性樹脂基材,以及積層於該第一絕緣性樹脂基材金屬層所 形成側的表面上之第二絕緣性樹脂基材構成,並對第一絕緣 性樹脂基材的另一表面,利用雷射加工形成到達金屬層的半 導體元件收容用凹部,而形成金屬層從該凹部中露出形成的 半導體收容用基板。此外,所露出的金屬層係預先内藏且大 致平坦。 再者,另一實施形態係亦可將第二絕緣性樹脂(其係在其 中一表面上形成尺寸因應半導體元件尺寸的金屬層)、與第 一絕緣性樹脂基材(其係在對應著金屬層的區域預先形成開 口)進行積層’並形成開口其中一端阻塞形態的凹部,而形 成金屬層呈從該凹部中裸露形成的半導體收容用基板。 此種實施形態中,第一絕緣性樹脂基材與第二絕緣性樹脂 基材的厚度最好設定為20〜250μηι。理由係若將厚度設定在 該範圍内,便可輕易地確保層間絕緣層的絕緣性,且執行層 間耦接的通孔形成將趨於容易,並可輕易地確保電耦接性\ TF1008401 22 201125458 材再^各個絕緣性職基㈣可使^單層構成的樹脂基 /亦可❹2層以上的複數層多層化樹脂基材。 後,半導體收容基板的凹部内埋藏收容半導體元件之 +導體收容用基板的單面或雙面上形成層間樹脂絕 接者再於該層間樹脂絕緣層上,形成包含有與半導體 構成電_接之通孔的導體電路,然後再將其他的層 曰L、、錄層與導體電路進行交互 多層印刷佈線板。 便了1付柄明的 :二:半導體收容基板的凹部内所垣藏的半導體元件,係 元=^如:在_接焊塾上預先形成有柱狀電極的半導體 者件有職接焊触叙翻層料㈣元件任一 搞接導體%件最好係經由柱狀電極或填隙層,而電性 妾於層間樹脂絕緣層中所設置的通孔。 柱狀電極的半導體元件、及⑺具有填 ,、曰、半導體兀件之製造方法進行說明。 '、 (υ具有柱狀電極的半導體元件之製造方法 且形態所使用具有柱狀電極的半導體元件,係指 /、有柱狀龟極或重佈線的半導體元件。 士圖2所不,準備在晶圓狀態的半導體元件ι(石夕基 ,形成由鋁等構成的耦接焊墊2,並在苴上 土 墊2中央處以外的部分均形成保護 下姻物㈣在未祕_編中央== TF1008401 23 201125458 其次,在半導體元件1上面整體形成基底金屬層4。基底 金屬層係可使用鉻、銅、鎳等。 其次,在基底金屬層4上面形成由液狀光阻構成的防鍍 層,並在防鍍層對應於半導體元件耦接焊墊的部分處形成開 口部。 其次,將基底金屬層4當作鍍敷電流路徑而施行電鍍,便 在防鍍層開口部内的基底金屬層上面形成柱狀電極5。然 後,將防鍍層剝離,更以柱狀電極5為遮罩,將基底金屬層 的不需要部分施行蝕刻去除,而僅在柱狀電極下方殘留基底 金屬層4。 再者,在半導體元件1上面側形成由環氧樹脂、聚醯亞胺 等構成的密封膜6。在該狀態下,當柱狀電極5上面被密封 膜6覆蓋的情況時,便對表面適當地施行研磨,便可使柱狀 電極5上面裸露出。其次,經由晶割(dicing)步驟,便可獲 得各個半導體晶片(具有柱狀電極的半導體元件)。 (2)具有填隙層的半導體元件之製造方法 本發明實施形態所使用的填隙層係指供執行與在半導體 元件焊墊上所設置通孔間,進行電性耦接的介設層。 如圖3所示,對内藏的半導體元件10整面施行蒸鍍、濺 鍍等,便整面形成導電性金屬層12(第1薄膜層)。該金屬係 最好為諸如錫、鉻、鈦、鎳、鋅、銘、金、銅等。厚度係最 好形成0.001〜2.Ομηι範圍内。理由係若厚度設定在該範圍 TF1008401 24 201125458 内,便可輕易地在整面场朗㈣厚的金相 厚發生偏m當鉻㈣況,最好設日=膜 厚度。 .wm左右的 利用上述第1薄膜層^將轉接焊墊14被覆 隙層2〇與半導體元件之墟谭㈣之界面處的二高填 ^ ’藉由_鱗金屬將半導體元件1Q的㈣铸墊 覆,便可防止濕氣滲人界面處,將防止焊塾遭受 子 俾使可靠性不易降低^ 肉蝕, 上述第1薄膜層12的金屬最好使用諸如鉻、鎳、軚中任 一種金屬。其理由係耦接焊墊14與金屬層12的密接性佳壬 且可輕易地防止濕氣滲入於界面。 在上述第1薄膜層12上,利用濺鍍、蒸鍍、或無電解铲 敷等方式形成第2薄膜層17。該金屬係有如鎳、銅、金、 銀等。就從電特性、經濟性、或由後步驟所形成增厚層主要 係由銅形成的觀點,最好第2薄膜層Π亦是使用銅形成。 此處設置第2薄膜層17的理由係若僅依靠第1薄膜層 12’在對供形成後述增厚層的電鑛用引線’進行拉取時將較 為困難。第2薄膜層π係使用為增厚引線。 第2薄膜層π的厚度最好設定在0.01〜5.0叩1範圍内。其 理由係若將厚度設定在該範圍内,便可發揮引線的作用,且 當施行I虫刻處理之際,下層的第1薄膜層被過度削除而形成 間隙的情況會較少,且濕氣較不易滲入,因而將可輕易地確 TF1008401 25 201125458 保可靠性。 在上述第2薄膜層17上利用無電解或電鍍而增加厚度。 所形成金屬的種類係有如:鎳、銅、金、銀、辞、鐵等。就 從電特性、經濟性、使用為填隙層時的強度與構造上的耐 性、或依後步驟所形成增層(buildup)佈線層的導體層主要係 由銅形成的觀點,最好由電鍍銅形成。 增厚電鍍銅層18的厚度最好設定在1〜20μπι範圍内。其 理由係若將厚度設定在該範圍内,便可減輕與上層通孔間之 耦接可靠性降低程度,且當施行蝕刻處理之際,發生底切狀 況較少,因而將可抑制在所形成填隙層與通孔的界面處發生 間隙之情況。此外,依情況不同,亦可直接在第丨薄膜層上 施行增厚鍍敷,亦可多層積層。 然後,形成抗蝕刻,並施行曝光、顯影,而使除填隙層以 外之邛为的金屬裸露出,施行名虫刻處理,便在半導體元件的 焊墊上形成由第1薄膜層12、第2薄膜層17、及增厚層18 構成的填隙層20。 除上述填隙層之製造方法以外,亦可在基板的凹部内内藏 著半導體元件之後,再形成填_;亦可在半導體元件與核 心基板上所形成的金相上,形成乾膜級之後,再將屬於 填隙層的部分去除’並利用電鍍施行增厚後,再將光阻剝 離,再利職職,同樣的於半導體元件的晶粒座上填 TF1008401 26 201125458 其次,針對製造本發明多層印刷佈線板的方法一例,進行 具體說明。 A.半導體元件收容用基板之製作 ‘本發明的多層印刷佈線板在進行製造之際,構成其的半導 體元件收容用基板,係採取由:在絕緣性樹脂基材的單面或 雙面上黏貼著銅箱的第一絕緣性樹脂基材、與第二絕緣性樹 脂基材進行積層的形態者。 /1)上述第-絕緣性樹脂基材係例如可由雙面貼銅積層板 形成對此種雙面貼銅積層板的其中一表面施行雷射照射, 而形成貫穿第-絕緣性樹脂基材其中一銅猪表面與樹脂絕 緣層’以彳達另(或導體電關案)的通孔形成用開 口 ° 上,雷射照射係使衝振H氧化碳氣體雷射加工 裝置^施,其加工條件最好設定為:脈衝能量0. 5〜100mJ、 脈衝免1 1〇〇μ5、脈種〒間隔〇 5ms以上、頻率〜議犯z、 撞擊數1〜5範圍内。 在此種加工條件下可形成的通孔形成用開口之口徑,最好 為 50〜250μηι。 另外為月b利用雷射照射在貼銅積層板上形成通孔形成用 開口堵如有:施行同時在銅箔與絕緣性樹脂基材上形成開 口之田射‘^射的直接雷射法’以及將屬於通孔形成用開口的 銅箱部分’利祕_先去除後’再對絕緣性樹脂基材施行 TF1008401 27 201125458 雷射束照射的保形法,亦可使用任一者。 (2)為了將由上述步驟所形成開口内殘留的樹脂殘餘去 除’最好施行去膠渣處理。 該去膠澄處理(desmear)係可採取諸如:酸或氧化劑(例如 鉻酸、過錳酸)的藥液處理等濕式處理,或者諸如氧電漿放 電處理、電暈放電處理、紫外線雷射處理、或準分子雷射處 理等乾式處理。 該等去膠渣處理的選擇方法係配合絕緣性樹脂基材種 類、厚度、通孔開口徑、及依雷射條件等而預測將會殘留的 膠渣量選擇。 „(3)對經施行上述去膠渣處理過的基板銅箱面,施行將銅 猪使用為鍵敷引線的電鍍銅處理,而在開口内完全填充著電 鑛銅,便形成填充洞。 另外,依情況不同,亦可在施行電鑛銅處理後,再將基板 的通孔開口上端所鼓起的電鍍銅,利时帶研磨、抛光研 磨、触刻等方式去除而平坦化。 (4)在上述第—絕緣性樹脂基材的雙面形成光阻層,經曝 光U驟’再對光阻非形成部分利用由氯化亞銅等形成 的钱刻液〜仃則處理。然後,藉由將光阻剝離,便在第一 絕緣性樹脂基材的其中-表面上,形成含有通孔頂面(via holel㈣料體電路、及對位収位標記等 ,並在另一表 面上也成具有gj應半導體元叙尺寸的金屬層、包含有通孔 TF1008401 28 201125458 頂面的導體電路、及對位用定位標記等。 (5) 在上述第一絕緣性樹脂基材的金屬層所形成之側的表 面上,積層第二絕緣性樹脂基材。 例如在黏著劑層的預浸體上重疊著銅箔,而形成第二絕緣 性樹脂基材,再將其利用熱壓接而積層於第一絕緣性樹脂基 材的單面上,便形成積層體。 (6) 對將構成上述積層體的第二絕緣性樹脂基材之設置有 金屬層之一面,如同上述(1)般的施行雷射照射,便形成貫 穿第二絕緣性樹脂基材的銅箔表面且通過樹脂層,並到達含 有第一絕緣性樹脂基材上所形成通孔頂面的導體電路之通 孔形成用開口。 該通孔形成用開口的加工條件最好設定為:脈衝能量 0.5〜100mJ、脈衝寬1〜lOOps、脈衝間隔0.5ms以上、頻率 2000〜3000Hz、撞擊數1〜10的範圍内。 再者,在上述加工條件下可形成的通孔形成用開口之口 徑,最好設定為50〜150μιη。理由係若開口徑設定為該範圍, 便可輕易地獲得層間耦接性的確保與佈線的高密度化。 (7) 為將在依上述(6)步驟所形成通孔形成用開口内殘留的 樹脂殘渣去除,便如同上述(2)般的施行去膠渣處理。 (8) 其次,在上述第一絕緣性樹脂基材表面由保護薄膜被 覆的狀態下,對上述經施行去膠渣處理的基板之銅箔面,施 行將該銅箔使用為鍍敷引線的電鍍銅處理,而將開口内完全 TF1008401 29 201125458 填充者電鍵銅’便形成填充洞。 另外,依情況不同,亦可在施行電鍍鋼處理後,再將基板 的通孔形成用開口上端所鼓起電鍍銅,利用砂帶研磨、拋光 研磨、蝕刻等去除而平垣化。 再者,亦可利用無電解鐘敷方式形成電錢。此情況下,無 電解鍍敷膜亦可使用銅、鎳、銀等金屬。 … (9)在上述電職膜切成光阻i光阻層係可採取塗 佈、或者將預先形成薄膜狀物施行貼附等任何方法。在該光 阻上載置著預先描㈣電路的遮罩,經曝光、顯影處理而形 成抗_層,再對抗_非形成部分的金屬層施行触刻處 理’便形成含有通孔頂面的導體電路,然後’將依上述⑻ 步驟所黏貼的保護薄膜剝離。 該_液最好為從鍊過氧化氫、過硫酸鹽、氯化亞銅、 氯化亞鐵的切液巾,至少藝1㈣雜液。 ^上述㈣施行_處理而形成導體電㈣前處理,為能 較容易地形成精細圖案,因而亦可預先對銅㈣表面整面施 行钱刻而進行厚度調整。 =導體電路其中-部分_孔頂面,其⑽最好大致如 =時,或形成其外徑大於通孔徑,並將頂面徑形成 75〜350μιη乾園。 (10)其次’在第一絕緣性樹脂基材設置金屬層之一面的對 側表面區域(半導體元件收容區域),_彳如雷射加工,形 TF1008401 201125458 成貫穿樹脂層並到達金屬層表面的開口,並形成從該開口中 裸露出金屬層表面的凹部,便形成半導體元件收容用基板。 視需要,亦可經由光阻形成步驟、蝕刻處理步驟,形成使金 屬層裸露出的凹部。 例如在上述第一絕緣性樹脂基材與第二絕緣性樹脂基材 的積層體上,藉由使用脈衝振盪型二氧化碳氣體雷射加工裝 置的雷射照射,形成從第一絕緣性樹脂基材表面貫穿樹脂 層,並到達金屬層表面的開口,而形成將半導體元件收容或 内藏的凹部。 收容上述半導體元件的凹部之加工條件,最好設定為:脈 衝能量0.5〜100mJ、脈衝寬1〜ΙΟΟμΞ、脈衝間隔0.5ms以上、 頻率2000〜3000Hz、撞擊數1〜10範圍内。 依照此種雷射加工,便將形成内藏半導體元件的凹部,並 在該凹部底面處裸露出金屬層(此情況係指銅箔)。此時,金 屬層將呈光澤面。此外,金屬層將形成大致平坦。另外,視 需要,亦可對金屬層表面利用例如黑化處理等施行某程度的 粗化。藉此亦可確保與黏著劑層間的密接性。 B.半導體元件之收容、埋藏 (11)在依上述A.的(1)〜(10)步驟所獲得半導體元件收容用 基板中,埋藏著半導體元件。 該埋藏的半導體元件係如前述,將可使用在耦接焊墊上預 先形成有柱狀電極的半導體元件,或者形成將耦接焊墊被覆 TF1008401 31 201125458 之填隙層的半導體π件等任—者,此處就使用後者的情況進 行說明。 »亥填隙層係為將半導體元件的焊墊、與印刷佈線板之含有 通孔的導體f路’進行直接_接而設置的填隙層,係在晶粒 座找置薄膜層,並在該薄膜層上更進—步設置增厚層而形 成,最好由至少2層以上的金屬層形成。 再者’該填隙層最好形成大於半導體元件晶粒座的尺寸。 藉由形成此種尺寸,便可使與晶粒座間的對位趨於容易,其 結果便將提升與晶粒座間的電性輕接性,並可在不致對晶粒 座造成損傷的情況下,利用雷射照射或光钱刻等方式施行通 孔力口工。所以’便可確實地執行半導體元件對印刷佈線板的 埋臧、收容、及電耦接等。 緒層上’可直跡成將成為印刷佈線板導體電 路的金屬層。 體除前述的製造方法之外,尚可採行在半導 個表面上、或在將半導體元件埋藏的 容用基板上形成的金屬膜上,形成由乾膜構成 =後再屬於填隙層的部分去除後糊^ 二m光阻_制祕騎,同樣的在半導體元件 的耦接焊墊上形成填隙層。 ===容'内藏半導體元件的基板上,設置絕緣樹脂 ^行如同上述A.之(1)〜(4)的相同處理,便可形 TF1008401 32 201125458 成:電性耦接於填隙層(其係形成於内藏半導體元件的耦接 焊墊上)的通孔、電性耦接於導體電路(其係包含在半導體元 件收容用基板上所形成的通孔)的通孔、以及外側的導體電 路。此時,對基板上的導體電路與金屬層亦可施行粗糙化處 理。該粗糙化處理係可採取諸如:蝕刻加工、鍍敷加工、氧 化還原處理、黑化處理等使金屬層粗化而形成無光澤面的技 術。 再者,藉由重複使絕緣樹脂層與銅箔進行積層,並施行上 述A.之(1)〜(4)的相同處理,便可獲得更多層化的印刷佈線 板。 前述方法係絕緣樹脂層的積層依照逐次積層而施行絕緣 樹脂層的多層化,但是視需要,亦可將絕緣樹脂層1單位的 電路基板積層2層以上,並統括式施行加熱壓接,而執行絕 緣樹脂層多層化的多層印刷佈線板。 (13)其次,在最外侧的電路基板表面上分別形成防焊層。 此情況下,在電路基板外表面整體施行防焊組成物塗佈,經 使該塗膜乾燥後,再於該塗膜上載置著經描繪焊錫墊開口部 的光罩薄膜,並施行曝光、顯影處理,而分別形成使位於導 體電路之通孔正上方的導電性焊墊部分裸露出之焊錫墊開 口。此情況下,亦可將防焊層經乾膜化物進行貼附,並利用 曝光、顯影或雷射加工而形成開口。 在從上述遮罩層非形成部裸露出的焊錫墊上,形成鎳-金 TF1008401 33 201125458 等耐姓層。此時,鎳層厚度最好設定為1〜,且金屬严 度最好設定為0.01〜Ο.ίμιη。 除此之外’亦可形成諸如錄-16-金、金(單層)、銀(單層) 等。在形成耐蝕層之後,便將遮罩層剝離。藉此,便成為胃有 形成耐蝕層的焊錫墊、與未形成耐蝕層的坪锡塾混人存在之 印刷佈線板。 (14)對從依上述(13)步驟所獲得防焊層開口中,裸露出通 孔正上方的焊錫塾部分,供應焊題,再_該焊錫體的= 融、固化,便獲得已形成焊錫層的多層印刷佈線板。或者亦 可將焊錫凸塊、導電性球、或導電性栓,使用導電性黏著劑 或焊錫層,接合於焊墊部。 此處,焊錫轉印法係在預浸體上貼合著焊錫箔,並對焊錫 伯施行银刻處理’而使僅殘留相當於開口部分的地方,藉此 便將形成焊而成為焊錫載體薄膜,將該焊錫載體薄膜 •在於基板的防焊開口部分施行助焊劑塗佈之後,便依使焊錫 圖案接觸於焊塾的方式進行積層,並對其施行加熱而轉印的 方法。 另方面,印刷知系將在相當於焊塾的地方設有開口之印 刷遮罩(金屬遮罩織Ϊ於基板上,並施行焊錫膏印刷且施行 加熱處理的方法。形成此種焊錫層的㈣,係可使用諸 如.Sn/Ag焊錫、Sn/in焊錫、Sn/Zn焊錫、Sn/Bi焊錫等。 (實施例1-1) TF1008401 34 201125458 (1)基材準備 首先,製作構成半導體元件收容用基板的印刷基板《該印 刷基板係由第一絕緣性基材30與第二絕緣性基材40構成, 並將該等基材進行積層而形成。印刷基板材質一例係可將使 環氧系樹脂含潰於玻璃纖維布而形成B階段的預浸體,與 銅箱進行積層,並施行熱壓而所獲得雙面貼銅積層板,使用 作為起始材料。 、'卜、邑緣性基材30係使用在厚度1 ΟΟμιη的樹脂絕緣 層32雙面卜 ' 曰 又 ’黏貼著厚度15μιη的銅箔34而形成的雙面貼 銅積層板。該拉_狂, 〆積層板的銅箔32亦可使用厚於υμιη物,並 利用蝕刻處理 w ’將銅箔厚度調整為Ι5μηι(參照圖4Α)。 再者,在第 ,〜、、€緣基材接觸到第二絕緣性基材的面上,施 订无阻、餘刻卢 屬層與導體電义理,便形成内藏半導體元件的凹部底面之金 位標記等。路等。視需要,亦可形成雷射鑽孔對位用的定 (2)通孔形成用 對上述第^之形成 化碳氣體雷•二▲性基材3G其中—銅絲面上,施行二氧 且到達另一輞二射,便形成貫穿銅箔34與樹脂絕緣層32, 外,對該開:'自表面的通孔形成用開口 36(參照圖4B)。此 在該實施例引用過錳酸藥液處理施行去膠渣處理。 VIA公司製通孔形成用開口 36的形成係使用曰立 巧年值短脈衝振盪型二氧化碳氣體雷射加工 TF1008401 35 201125458 機,於基材厚 ΙΟΟμιη的玻_維布環氧樹絲材上,直接 對銅箱依如下照射條件施行雷射束照射,而依孔/秒的 速度’形成直徑75μπι的通孔形成用開口。 (照射條件) 脈衝能量: 75mJ 脈衝寬: δΟμΞ 脈衝間隔: 0.7ms 頻率: 2000Hz (3)電鍍銅膜之形成 對經完成去膠渣處理的第一絕緣性基材3〇設有通孔形成 用開口 36的銅箔面, 依如下的鍍敷條件,施行以銅箔為鍍 敷引線的電鐘銅處理。 〔電鍍液〕 硫酸 2.24mol/l 硫酸鋼 〇.26mol/l 添加劑A(反應促進劑) 1 l.〇ml/l 添加劑B(反應抑制劑) l〇.〇ml/l 〔電鍍條件〕 電流密度 1 A/dm2 時間 65分 溫度 22±2〇C 藉由此種鍍敷處理, 便將利用添加劑A而促進開口内的 TF1008401 36 201125458 電鍍銅膜38形成’相反的藉由添加劑B而主要地附著於銅 箔部分上,抑制鍍敷膜的形成。此外,若將開口内填充著" 鐘銅’而形成與銅箔大致相同的高度,因為附著添力17劍於 因而便將同銅箔部分,抑制錢敷膜的形成。藉此’便將在開 口内完全填充電鍍銅,並從開口裸露出的電鍍銅38、與銅 箔34形成大致平坦狀態(參照圖4C)。 再者,亦可對由銅箔34、電鍍膜38所構成的導體層藉由 蝕刻處理,而調整厚度。依情況不同,亦可使用砂帶研磨及 拋光研磨等物理方法,施行導體層厚度的調整。 (4)導體電路、填充洞及金屬層之形成 在經上述(3)步驟的第一絕緣性基材3〇之銅箔%與銅鍍 敷膜3 8上,使用感光性乾膜形成抗韻刻層(賓略圖示)。即, 在第-麟性基材3〇雙面_“上形成抗_層。該光 阻層厚度係設定為15〜2〇_範_,並使用金屬層(其尺寸 係因應包含填充洞頂面在内的導體電路與半導體元件之尺 寸)經描綠過的遮罩’經曝光、顯影。便在銅訂形成光阻 非形成部。 .其次,對光阻非形成部利料過氧化氫水/硫酸構成賴 •刻祕行_處理,便料於相成部_織膜與銅猪去 除。 然後,將光阻利用鹼液進行制離,便形成接觸到包含填充 洞39頂面在内之導體電路41與半導體元件的金屬層42。 TF1008401 37 201125458 視需要,尚可形成虛設圖案、對準標記、產品辨識記號等。 藉此,在第一絕緣性基材30的表面與背面便均將形成導 體電路41,同時形成將該等導體電路41進行電性耦接的填 充洞39,更獲得由載置著半導體元件的金屬層42所形成之 電路基板。 另外,在該電路基板上所形成的金屬層42,係如圖1所 示,將形成於第一絕緣性基材背面,並將形成收容半導體元 件的凹部所屬區域之電路基板表面銅箔部分,利用蝕刻處理 而去除(參照圖4D)。 (5)第一絕緣性基材與第二絕緣性基材之積層 在上述第一絕緣性基材30上所積層的第二絕緣性基材 40,係使用在厚度60μιη的樹脂絕緣層43單面上,黏貼著 厚度15 μπι的銅箔44而構成單面貼銅積層板。 此種第二絕緣性基材40係依未形成有銅箔之一側的表 面,在接觸到第一絕緣性基材30由金屬層42所形成表面的 狀態下進行積層(金屬層42成為載置半導體元件的金屬 層)。第一絕緣性基材30與第二絕緣性基材40的積層,係 依如下的條件將二者施行熱壓接而實施(參照圖4Ε)。此時, 亦可對導體層41與金屬層42施行形成無光澤面的處理(例 如依独刻處理而施行的粗面形成等)。 (壓接條件)
溫度: 180°C TF1008401 38 201125458 壓接壓力: 150kgf/cm2 壓接時間: 15分 另外,該實施形態中,第一絕緣性基材30與第二絕緣性 基材40係由單層形成,但是亦可由2層以上的複數層形成。 (6)通孔形成用開口之形成 對上述第二絕緣性基材40之銅箔形成面施行二氧化碳氣 體雷射照射,而形成通孔形成用開口 46(其係貫穿銅箔44, 且通過樹脂絕緣層43,並到達包含有在上述第一絕緣性基 材30中,所設置填充洞39之洞頂面在内的導體電路41表 面)(參照圖4F)。此外,對該等開口内利用過錳酸藥液處理 施行去膠渣處理。 在該實施例中,在第二絕緣性基材40中形成通孔形成用 開口 46,係使用日立VIA公司製高峰值短脈衝振盪型二氧 化碳氣體雷射加工機。對在第二絕緣性基材40之基材厚 60μηι玻璃纖維布環氧樹脂基材43上,所黏貼的銅箔44直 接依如下照射條件施行雷射束之照射,而依100孔/秒的速 度,形成直徑75μιη的通孔形成用開口 46。 (照射條件)
脈衝能量: 75mJ 脈衝寬: 80ps 脈衝間隔: 0.7ms 頻率: 2000Hz TF1008401 39 201125458 (7)電鍍銅膜之形成 將上述第一絕緣性基材3 0表面利用保護薄膜4 8黏貼而被 覆後,再對經將開口内結束去膠渣處理後的第二絕緣性基材 40銅箔面,依如下鍍敷條件,施行以銅箔為鍍敷引線的電 鍵銅處理。 〔電鍍液〕
硫酸 2.24mol/l 硫酸銅 0.26mol/l 添加劑A(反應促進劑) 11.0ml/l 添加劑B (反應抑制劑) 10.0ml/l 〔電鍍條件〕 電流密度 1 A/dm2 時間 65分 溫度 22±2〇C 此種鍍敷處理中,利用添加劑A而促進開口内的電鍍銅 膜形成,相反的藉由添加劑B而主要附著於銅箔部分上, 抑制鍍敷膜的形成。此外,若開口内填充著電鍍銅,而形成 與銅箔大致相同的高度,因為附著添加劑B,因而便同銅箔 部分,抑制鍍敷膜的形成。藉此,便在開口内完全填充著電 鍍銅,並從開口裸露出的電鍍銅與銅箔,大致形成平坦狀態。 再者,亦可對由銅箔、電鍍膜所構成導體層施行蝕刻處 理,來施行厚度之調整。依情況不同,亦可使用砂帶研磨及 TF1008401 40 201125458 抛光研磨之物#法,施行導縣厚度的調整。 (8)導體電路及填充洞之形成 在經上述⑺步驟的第二絕緣性基材仙 敷膜上,使用感光性乾膜形成抗钱刻層(省略^ 4與銅鑛 層厚度係設定為15〜?Π〜 七略圖不)。該光阻
Mm靶圍内,並使 洞頂面之導體電路的遽軍,經曝光、 =充 光阻非形成部。 使在銅泊上形成 其次,對光随非形成部 刻液施行__,#㈣ 魏麻/俩構成的蝕 除。 便將屬於非形成部的銅錢敷膜與銅箱去 然後,將光阻利祕液施行剝離 黏貼於第-絕緣性λ 將由上述⑺步‘而 Μ ¥ ^ 表面上的保蒦薄膜48剝離,便在 弟一絕緣性基材4〇單 ^ 52 , ^ 形成導肢電路5〇,且形成填充洞 ^、、μ :、體電路電性轉接於在第一絕緣性基材%中 所設置的填充洞39夕了5 、 之頂面41(參照圖4G)。視需要,尚可形 成虛β又圖案、對準榡記、產品辨識記號等。 (9)半導體元件收容用凹部之形成 4對上fr)步驟中彻偏彳處理而經去除㈣部分的樹脂 11體雷射照射’便形成貫穿樹脂層並到 、王屬層表面的開口。使該開口内裸露出金屬層,且利用該 開口側面與金屬層砉而 蜀層表面(底面),形成供内藏半導體元件55 用的凹部54(參照圖5A)。 TF1008401 41 201125458 在該實施例中’為了在第一絕緣性基材%上形成半導體 兀件收容用凹部54 ’而使用日立VIA公司製高峰值短脈衝 振盛型二氧化碳氣體雷射加卫機。對第―絕緣性基材表面經 去除銅名的區域’於基材厚⑽阿的玻璃纖維布環氧樹脂 基材上,依如下的照射條件施行雷射束照射,便依較應收容 半導體元件尺寸略大尺寸,形成深度ΙΟΟμιη的半導體元件 收容用凹部54。 (照射條件) 脈衝能量: 90μΞ 0.7ms 脈衝寬: 脈衝間隔: 另外’利用雷射加工所形成的半導體元件收容用凹部 54 ’呈現其底面裸露出金屬層42的狀態,且凹部54深度大 致均勻就連四角落形狀亦未出現圓弧狀。此時,金屬層載 置半導體it件之面將呈光澤面。然而,視需要,例如亦可利 用黑化處理等將金制表面施行某程度粗化,俾確保與黏著 層門之③、接性。此外,上述凹部面積小於金屬層面積。戶斤 以’將可輕易地確保凹部深度均句性。 具有柱狀電極的半導體元件之收容 在依照上述(1)〜(9)步驟所製得半導體元件收容用基板的 凹部5 4中,dA· ^ 收各、内藏的半導體元件55,係使用依照以下 TF1008401 42 201125458 (a)〜⑷步騎製得具有減電極的半導體元件。 (a)矽基板之準備 準備在晶圓狀態的矽基板(半導體基板)上形成耦接焊 塾並在其上面於除輕接焊墊中央部以外的部分均形成保護 膜(純化膜)’且輕接焊墊中央部將經由保護膜中所形成的開 口部而裸露出者。 (b)基底金屬層之形成 在夕基板上面整體利用濺錢形成由厚度2μιη的銅構成之 基底金屬層。 (c)柱狀電極之形成 jj- . 人’在基底金屬層上面積層由丙烯酸系樹脂等感光性樹 冓成的乾膜光阻,而形成厚度㈣的防鍵層。將應开) 成的柱狀電極高度設定為ιοομηι左右。 其次,使用在對應防鑛層之焊塾的部分處有描繪開口的遞 罩’經曝光、顯影’便在光阻上形成開口部。 二:晴以基底金屬層為鐘敷電流路經的電鐘銅,藉此 極。 甶形成由鋼構成的柱狀電 取後,將防鍍層剝離,並以柱狀電極 層的不需要部八# - + ’·、、<軍’對基底金肩 底金屬層。 狀电極下殘留 (d)密封膜之形成 TF1008401 43 201125458 在依上述(C)所獲得石夕基板上面側,形成由環氧樹脂、聚 醯亞胺等構成的絕緣樹脂之密封膜。在該狀態下,當柱狀電 極上面被密封膜覆蓋的情況時’藉由對表面施行適當研磨, 便使柱狀電極上面裸露出。 其次’經由晶割步驟’便可獲得各個半導體晶片(半導體 裝置)。此時,具有柱狀電極的半導體元件的厚度係形成 ΙΟΟμηι。 在經上述(a)〜(d)步驟所製得半導體元件55的下面側,施 以熱硬化型黏著劑(其一例係由將環氧樹脂其中一部分丙婦 化後的熱硬化型樹脂所構成黏著劑)’形成厚度3〇〜5〇pm的 黏著劑層56。 然後’經收容於半導體元件收容用基板的凹部54中之 後,便於100〜200度的溫度間施行熱處理,而使黏著劑層 56硬化。藉此便獲得内藏著半導體元件55的基板6〇(參照 圖 5B)。 此時,半導體元件的柱狀電極58前端、與基板上面將大 致在同一面上。即,半導體元件55將無出現傾斜情形,且 電極焊墊亦大致平坦。 (Π)積層步驟 在依上述(10)所獲得基板60上夾置著預浸體等黏著材層 62,並在其上面積層著單面貼銅積層板(其係於厚度 的樹脂絕緣層64單面上,黏貼著厚度15μιη的銅箔66)(參 TF1008401 44 201125458 照圖5C),並依以下條件朝箭頭方向施行熱壓而多層化(參 照圖5D)。 (壓接條件)
胃 溫度: 190°C 壓力: 3.0kgf/cm2 壓接時間: 35分 (12) 通孔形成用開口之形成 如同上述(6)步驟,形成包含通孔頂面的導體電路41(該通 孔係貫穿銅箔66且通過樹脂絕緣層64,並形成於成為半導 體元件收容用基板的第一絕緣性基材中)、及通孔形成用開 口 70、72(其係分別到達在半導體元件上的焊墊上所設置柱 狀電極58)(參照圖6A)。此時的雷射照射條件係如同上述(6) 步驟。此外,對該等開口内利用過猛酸的藥液處理而施行去 膠渣處理。 (13) 電鍍銅膜之形成 對經完成開口内的去膠渣處理後之銅箔面,依照如下的鍍 敷條件,施行以銅羯為鍍敷引線的電鍍銅處理。 〔電鍍液〕 硫酸 2.24mol/l 硫酸銅 0.26mol/l 添加劑A(反應促進劑) 10.0ml/l 添加劑B (反應抑制劑) 10.0ml/l TF1008401 45 201125458 〔電鍍條件〕 電流密度 時間 认⑽ ί 65分 ✓皿度
, 22±2〇C 此種鍍敷處理中 膜形成,相反的藉由六 劑而促進開口⑽電鑛銅 而抑制鍍敷膜㈣而主要地附著於_部分上, 形成與_大致相若將開口内填充著電鑛銅,而 同銅_,抑制鍍敷:加劑B’因而便 填充著電鍍銅’且從門、.•精此’便將在開°内完全 平坦狀熊。 汗口稞路出的電鍍銅與銅箔,形成大致 再者二亦可對由㈣、電鍍騎構成導體由钮刻處 ㈣2仃厚度賴。依情況不同’亦可使用砂帶研磨及拋 研磨荨物理方法’施行導體層厚度的調整。 依此便在開口内完全填充著電鍍鋼,便形成將導體電路 行輕接的通孔、與將半導體元件主體進行祕的通孔。 (14)導體電路之形成 '在經上述(13)步驟的㈣與銅鑛敷上,使用感光性乾膜形 成抗蝕刻層。該光阻層厚度係設定為15〜2〇μπι範圍内,、^ 使用經贿含有填充洞頂面之導體電路的遮罩,經曝光、顯 影’便在銅箔上形成光阻非形成部。 其次,對光阻非形成部利用由過氧化氫水/硫酸構成的蝕 TF1008401 46 201125458 刻液施行钱刻處 除。 理,便將屬於非形成部的銅鑛敷膜與銅箱去 體=收:::用鹼液施行制離’便在設計成被覆著半導 並在内藏Sr:::64上’形成導體電路& 4 ^件55的基板6G中所設置填充洞頂面 刀別形成填充洞%其係將上述導體電路 ί·生祕)、及填充洞78(其係電性㈣於半導體元件%之^ =所設置的柱狀電極58)。另外,視需要,尚可形成虛言I 圖案、對準標記、產品辨識記號等。 再者,視需要,利用重複上述⑴)〜(14)步驟,便可獲得更 多層化的印刷佈線板。 另外,在此種積層化中,係可將通孔方向朝同一方向進行 積層’亦可朝相反方向進行積層。此外,亦可利用該等以外 的組合進行多層化。 (15)防焊層之形成 在位於依上述(1)〜(14)步驟所獲得多層化基板的最上層與 最下層處之電路基板表面上,形成防焊層80。利用經薄膜 化之防焊膜的貼附、或利用預先調整過黏度的清漆施行塗 佈’便可在基板上形成2〇〜30μιη厚度的防焊層80。 其次,經於7〇°C下施行20分鐘、於100。(:下施行3〇分鐘 的乾燥處理後,便將利用鉻層描繪出防焊開口部之圓圖案 (遮罩圖案)的厚度5mm鹼石灰玻璃基板,使鉻層所形成之 ΤΠ 00840】 47 201125458 一側密接於防焊層,並依l〇〇〇mJ/Cm2紫外線施行曝光, DMTG顯影處理。然後,於120。(:下施行1小時、於15〇。〇 下施行3小時的條件下施行加熱處理,便形成具有對應焊塾 部分之開口 82(開口徑200μιη)的防焊層80(厚度20μιη)。 另外,在位於多層化基板最上層與最下層的電路基板表面 上,形成防焊層之前,視需要尚可設置粗化層。 此情況下’在防焊層上形成由感光性樹脂構成之乾膜狀遮 罩層。利用經薄膜化遮罩層的貼附、或利用預先調整過黏度 的清漆施行塗佈,便可在基板上形成1〇〜2〇μιη厚度的遮罩 層。 其次,經於80 C下施行30分鐘的乾燥處理後,便將利用 絡層描繪出遮罩層形成圖案(遮罩圖案)的厚度5麵鹼石灰 玻璃基板,使鉻層所形成之一侧密接於防焊層,並依 800mJ/cm2紫外線施行曝光,DMTG顯影處理。更進一步, 於120C下以1小時的條件施行加熱處理,便形成防焊層(厚 度20μηι左右)。 (16)对钮層之形成 其次’將已形成防焊層8〇的基板,在由氣化錄3〇g/卜次 亞構酸納i〇g/卜及檸檬酸鈉10g/1構成的pH=5無電解艘鎳 液中浸潰2G分鐘’便麵口部中形成厚度5,的鍍錄層。 然後’將該基板在由氰化金鉀2g/卜氣化銨75g/卜檸檬 酸納50g/:I、及次亞磷酸納1Qg/1構成的無電解鑛金液中,於 TF100S401 48 201125458 93 C條件下浸潰23秒鐘,便在賴層上形成厚度⑽叫爪左 ^金層’㈣心麟層無錢構細 屬層 (省略圖示)。 (17)焊錫層之形成 然後,對從覆蓋著最上層多層電路基板的防焊層8〇之開 口 82中’裸露出的焊墊’將由融點赋之Sn/Pb焊錫或
Sn/Ag/Cu構朗料#騎印刷,並於丨阶下施行迴焊 (reflow),便形成焊錫層84。 (實施例1-2) 除將依以下⑻〜⑷步驟所製得具有填隙層的半導體元件 55 ^里藏於半導體元件收容用基板的凹部^中之外,其餘 均施仃同貫施爿M般的相同處理,便製得多層印刷佈線 板。 ⑻在轉接焊塾與佈線圖案上已形成保護膜的半導體元件 面利用濺鑛在真空室内連續整面形成厚度的絡薄 膜與其上面的厚度〇 5μιη銅薄膜層之2層。 ⑻然後’在薄關上形成使用有乾朗植層。將已描 繪出將形成填隙層部分的遮罩,載置於料阻層上,經曝 光‘、、具〜 <更形成光阻非形成部。經施行電鑛銅,便在光阻 非形成部中設置厚度1()μιη左右的增厚層(電鐘銅膜)。 ⑷將防鑛利帛m夜等施行去除後,便將防鐘層下的金 屬膜利韻難施行去除,便在半導體元件的焊塾上形成填 TF1008401 49 201125458 隙層。 藉此,便可獲得長5mmx寬5mm、厚ΙΟΟμπι的半導體元 件。 (實施例2-1) 除在上述Α.的(6)步驟中,將半導體元件收容用凹部的側 面形成85度推拔之外,其餘均施行同實施例1-1的處理, 便製得多層印刷佈線板。 (實施例2-2) 除在上述Α.的(6)步驟中,將半導體元件收容用凹部的側 面形成75度推拔之外,其餘均施行同實施例1-1的處理, 便製得多層印刷佈線板。 此時,將凹部中所收容半導體元件被覆,且含有預浸體的 樹脂絕緣層其中一部分,被填充於半導體元件側面與凹部壁 部間之間隙中,該樹脂絕緣層便與將半導體元件固定於凹部 底面的黏著劑層形成一體化。 圖7所示係此種多層印刷佈線板的重要部分剖面SEM照 片一例,凹部中所收容的半導體元件係使用虛設元件。 (實施例2-3) 除在上述Α.的(6)步驟中,將半導體元件收容用凹部的側 面形成60度推拔之外,其餘均施行同實施例1-1的處理, 便製得多層印刷佈線板。 (實施例2-4) TF1008401 50 201125458 除在上述A_的(6)步驟中,將半導體元件收容用凹部的側 面形成85度推拔,且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外,其餘均施行同實施例M的 處理’便製得多層印刷佈線板。 (實施例2-5) 除在上述A.的(6)步驟中,將半導體元件收容用凹部的側 面形成75度推拔,且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外,其餘均施行同實施例M的 處理,便製付多層印刷佈線板。 (實施例2-6) 除在上述A.的(6)步驟中’將半導體元件收容用凹部的侧 面形成60度推拔’且在該凹部中所收容半導體元件係使用 具有填隙層的半導體元件之外,其餘均施行同實施例M的 處理,便製得多層印刷饰線板。 (實施例3) 除上述半導體收容用基板係使用將第一絕緣性樹脂(其係 在其中一表面上形成有因應半導體元件尺寸之尺寸的金屬 層)、與第二絕緣性樹脂基材(其係在金屬層所對應的區域中 預先形成有開口)進行積層,並形成將開口其中一端經阻塞 之形態的凹部,形成從該凹部中裸露出金屬層之形態的基板 之外’其餘均施彳亍同實施例1 _ 1的處理,便製得多層印刷佈 線板。
TF100840I 51 201125458 (參考例1 -1) 除在上述Α·的⑹步驟中,將半導體元件收容用凹部的側 面形成55度推拔之外,其餘均施行同實施例μ的處理, 便製得多層印刷佈線板。 (參考例1-2) 除在上述Α.的⑹步驟中,將半導體元件收容用凹部的側 面形成55度推拔,且在該凹部中所收容半導體元件係使用 ,有填隙層的半導體元件之外,其餘均施行同實施例m的 處理,便製得多層印刷佈線板。 (比較例M) 料第-絕緣性樹脂基材中未形成金屬層,且在第一絕緣 ^脂基材中所設㈣凹部係利㈣孔加讀成,而該凹部 底面形成未到達第二絕緣性樹脂基材的㈣之外,其餘均施 仃同貫施例W的處理,便製得多層印刷佈線板。 (比較例1-2) :在第-絕緣性_基材中切成金屬層,且在第一絕緣 ㈣脂基材中所設置的凹部係利㈣孔加卫形成,_凹部 底^成未到達第二絕緣性樹脂基材的形態之外,其餘均施 订同貫施例L 2的處理,便製得多騎刷佈線板。 ^在依照上述各實施例、參相錢較朗製得半導體元 2收容用基板凹部中,埋藏著半導體元件之厚度25〇陣的 虛設半導體元件(㈣),並使用實施例m所㈣黏著劑而 TF1008401 52 201125458 A.拉伸強度試驗 ==底部的基板’施行項目A的評估試驗,更對依 ^述各貫關與崎騎製衫騎刷佈錄,施行項目 B與C的評估試驗。各評估試驗料果係如表i所示。 在半¥體元件收容用基板的凹部中埋藏著虚料導體元 件’亚在利用黏著劑進行固定的狀態下,將具把手的細 方塊之金屬片’使用瞬_著劑(例如商品名阿隆發「A醒 A_a」)’黏接、固定於虛設半導體元件的上面中央處,在 賊把手插人彈簧秤前端,朝料方向將彈簧進行拉伸,測 量在虛設半導體元件剝落時的受力。 B. 電阻測量試驗 針對多層印刷佈線板中所埋藏半導體元件,就其所轉接之 導體電路有無導通狀況,分別測量1G處,並將導通地方的 個數進行。 C. 可靠性試驗 將130C/3分々〇_55°c/3分設定為j循環的熱循環試驗, 經施行2000循環,且自10〇〇循環以後,在每隔2〇〇次循環 的試驗結束後,於放置2小時後,便施行導通試驗,測量有 無電阻變化率超過20%的電路,將超過20%的循環數進行 比較。 TF1008401 53 201125458 (表l) 金屬層 凹部推拔角度 (度) 拉,伸試驗 (Kgf) 貫施例1 -1 有 90 4.2 9 1800 實施例1-2 有 90 4.1 10 1800 實施例2-1 有 85 4.9 — 10 1800 實施例2-2 有 85 4.3 " —--- 10 2000 實施例2-3 有 75 4.2 10 1800 實施例2-4 有 75 4.7 9 2000 實施例2-5 有 60 4.5 10 2000 實施例2-6 有 60 4.3 10 2000 參考例1 -1 有 55 4.0 9 1600 參考例1-2 有 55 4.1 10 1800 比較例1-1 無 — 2.3 3 1000 比較例1-2 ----- — 無 2.0 4 1000 由以上试驗結果確5忍到·在樹脂絕緣層内形成將半導體元 件收各的四部,並在凹部底部形成接觸到半導體元件的金屬 層之各實施例多層印刷佈線板,相較於凹部底部未形成接觸 :半導體元件的金屬層之比較例多層印刷佈線板,實施例的 密接性、電_純、_可靠性及耐熱循雜等方面均特 別優越。 再者,當使凹部側面具推拔角的情況,所收容的半導體元 件、^確⑽到·即使承受到側面方向的熱應力或外部應力等, 仍可將該應力緩和’因而耐鋪環鋪優越,及在將半導體 兀件固接的黏著劑中,亦不會出現黏著劑沿凹部側面進行擴 TF1008401 54 201125458 散的狀況,半導體元件對ω部底部的密 別係當推拔角度達6。度以上、且未满性車又不易降低。特 彰顯。 ^9G㈣’效果將最為 另外,本發明的各實施形態中,可形 件的樹脂絕緣層上,形成複數層的導&容著半導體元 絕緣層(例如圖8所*,在收容著半:路、與其他的樹脂 上形成其他的2層樹脂絕緣層),並 +的㈣絕緣層 導體電路間進行電性祕料孔。將半導體兀件與各 再者,本發明的各實施形態中,如圖 絕緣層内形絲接於金屬層的通孔 7’亦可在樹脂 半導體元件所發生賴散熱至^由該軌,形成將 (th_alvia)。 ^卜部之利的導熱孔 (產業上之可利用性) =上述所說明’本發明的多層印刷佈線板,因為在基板 中形纽谷著半導體元件的凹部,並在該凹部底面形成金屬 層生因此將轉凹部深度㈣料,俾可㈣所收容半導體 現騎狀況。結果,將提料導體元件絲基板能抑 制+ ¥體兀件對基板的密接性降低,且因為金屬層較不易受 到熱應力與外部應力等的影響,因而發生勉曲狀況較少,且 將抑制半賴元件_接科、與通孔等之導體電路間發生 搞接不良狀m承受熱循環試料嚴苛條件下的評估試 驗’且不易導致電_性餘接可靠性降低。 TF1008401 55 201125458 【圖式簡單說明】 之 本發明收容、埋藏半導體元件的多層印刷佈線板 說明概略剖視圖。 圖2為本發明財在半導體元件料 多層印刷佈線板概略剖涵。 成絲電極的 圖3為本發㈣有在半㈣元件_切成填隙層的多 層印刷佈線板概略剖視圖。 圖4A至4G為本發明實侧M的多層印 分製造步概略·_。 & # 圖5Α至5D為本發明實施例^的多層印刷佈線板之部 分製造步驟概略剖視圖。 圖6A至6D為本發明實施例卜丨的多層印刷佈線板之部 分製造步驟概略剖視圖。 圖7為本發明實施例2_2的多層印刷佈線板重要部分剖面 SEM照片。 〇刀0 圖8為本發明實施例μ變化例的概略剖視圖。 圖9為本發明實施例Μ之另一變化例的概略剖視圖。 圖10Α至10D為習知技術收容、埋藏有半導體元件的多 層印刷佈線板之部分製造步驟概略剖視圖。 圖11為習知技術00層印刷佈線板之說明概略剖視圖。 f主要元件符號說明】 11 10 ' 55 ' 106 半導體元件 TF1008401 56 201125458 2、14 耦接焊墊 3 保護膜 4 基底金屬層 ^ 5、58 柱狀電極 , 6 密封膜 12 金屬層(第1薄膜層) 17 第2薄膜層 18 增厚電鍍銅層 20 填隙層 30 第一絕緣性基材 32 、 43 、 64 樹脂絕緣層 34 、 44 、 66 銅猪 36、46、70、72 通孔形成用開口 38 電鍍銅膜 39、52、76、78 填充洞 40 第二絕緣性基材 41 頂面 42 凹部 * 48 保護薄膜 ^ 50 、 74 導體電路 54 、 102 凹部 56 、 104 黏著劑層 TFl008401 57 201125458 60 基板 62 黏著材層 80 防焊層 82 開口 84 焊錫層 100 絕緣基板 TF1008401 58

Claims (1)

  1. 201125458 七、申請專利範圍: 1.一種多層印刷佈線板,係在收容有半導體元件的樹脂絕 緣層上,形成其他的樹脂絕緣層與導體電路,且上述半導= 元件與導體電路之間係經由通孔(via hGle)進行電性輕= 成的多層印刷佈線板,其特徵在於: 上述半導體元件係收容於設在樹脂絕緣層的凹部内, 上述凹部細彡成為隨著其麻從底面朝向上 擴大的推拔形狀, μ漸 上述凹部之底㈣減置上述半導體元件的金屬層, 有=以凹部壁面與半導體元件侧面所構成的間3隙填充 緣芦上種=印刷佈線板’係在收容有半導體元件的樹脂絕 元料導體他的樹脂絕緣層與導趙電路’且上述半導體 印·Γ:間係經由通孔進行電性―層 印刷佈線板,其特徵在於: 夕 =述半=元件餘容於設在樹脂崎層的凹部内, 述凹邛係形成為隨著其側面從底面朝 擴大的推拔形狀, 扣上方而呈逐漸 上述凹部之底㈣成載置上述半導體元件的, 3上边金屬層為雙面賴板上之銅·。 日 種夕層印刷佈線板’係在彳 緣層上,料^ 料導體①件的樹脂絕 成"他的樹脂絕緣層與導體電路,且上述半導體 TF1008401 59 201125458 元件與導體電路之間係經由通孔進行電性耦接而成的多層 印刷佈線板,其特徵在於: 上述半導體元件係收容於設在樹脂絕緣層的凹部内, 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀, 上述凹部之底面形成載置上述半導體元件的金屬層; 上述其他的樹脂絕緣層則係具有纖維基材,如此所成。 4. 如申請專利範圍第1至3項中任一項之多層印刷佈線 板,其中,在收容上述半導體元件的樹脂絕緣層上形成導體 電路而成,且該導體電路係經由通孔,而與在其他的樹脂絕 緣層上所形成的導體電路進行電性耦接。 5. 如申請專利範圍第1至3項中任一項之多層印刷佈線 板,其中,在收容上述半導體元件的樹脂絕緣層上形成導體 電路而成,且該導體電路係經由金屬填充通孔,而與在其他 的樹脂絕緣層上所形成的導體電路進行電性耦接。 6. 如申請專利範圍第1至3項中任一項之多層印刷佈線 板,其中,收容上述半導體元件的樹脂絕緣層之厚度,係比 其他的樹脂絕緣層之厚度更厚。 7. 如申請專利範圍第1至3項中任一項之多層印刷佈線 板,其中,上述其他的樹脂絕緣層上的導體電路,係以延伸 超過上述半導體元件與收容該半導體元件的樹脂絕緣層邊 界之方式設置。 TF1008401 60 201125458 8. 如申請專利範圍第1至3項中任一項之多層印刷佈線 板1係形成輛接於上述金屬層的通孔,且該通孔係作為導熱 孑L (thermal via)形成。 9. 一種多層印刷佈線板’係在收容有半導體元件的樹脂絕 ' 緣層上,形成其他的樹脂絕緣層與導體電路,且上述半導體 元件與導體電路之間係經由通孔進行電性耦接而成的多層 印刷佈線板,其特徵在於: 上述半導體元件係收容於設在樹脂絕緣層的凹部内, 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀, 上述凹部之底面形成載置上述半導體元件的金屬層,而上 述金屬層係形成比上述凹部之底面的面積更大之面積。 10. 如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層係大致平坦化。 11. 如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層係由軋延銅箔構成。 12. 如申請專利範圍第9項之多層印刷佈線板,其中,上 述樹脂絕緣層的凹部之壁面係以裸露方式形成。 ' 13.如申請專利範圍第9項之多層印刷佈線板,其中,上 " 述金屬層係經雷射處理而裸露出。 14.如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層裸露出之部分的厚度,係比金屬層未裸露出之部分 TF1008401 61 201125458 的厚度更薄。 15.如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層裸露出之部分的表層係屬於光澤面(shiny surface) 〇 、16·如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層之背側之表層係屬於無光澤面(mat surface)。 、17.如申請專利範園第9項之多層印刷佈線板,其中,上 述半導體元件經由黏著劑層黏合於上述金屬層上。 — 18.如申請專利範園第9項之多層印刷佈線板,其中,黏 著劑層係接觸到半導體元件之底面與側面的底部周緣。 19.如申請專利範圍第9項之多層印刷佈線板,其中,上 述金屬層係預先内藏於基板内而成。 20’一種多層印刷佈線板,係在收容有半導雔元件的樹脂 絕緣層上,形成其他的樹脂絕緣層與導體電路,且上述半導 體疋件與導體電路之間雜由祕進行電性耦接而成的多 層印_線板’其特徵在於: 上述半導體元件係收容於設在樹脂絕緣層的凹部内, 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀, 在上迷凹部之底面上形成載置上述半導體元件的金屬層. 而上述凹部之壁面係裸露出。 θ’ 21·如申請專利範圍第20項之多層印刷佈線板,其中,在 TF1008401 62 201125458 由上述凹部之壁面與半導體元件之側面所構成的間隙中,係 填充有樹脂層。 22. 如申請專利範圍第20項之多層印刷佈線板,其中,在 由上述凹部之壁面與半導體元件之側面所規定的間隙中,填 充有樹脂絕緣層,且該樹脂絕緣層與半導體元件形成一體 化。 23. 如申請專利範圍第20項之多層印刷佈線板,其中,上 述推拔形狀係具有60度以上、且未滿90度的角度。 24. ·一種多層印刷佈線板^係在收容有半導體元件的樹脂 絕緣層上,形成其他的樹脂絕緣層與導體電路,且上述半導 體元件與導體電路之間係經由通孔進行電性耦接而成的多 層印刷佈線板,其特徵在於: 上述半導體元件係收容於設在樹脂絕緣層的凹部内, 上述凹部係形成為隨著其側面從底面朝向上方而呈逐漸 擴大的推拔形狀, 在上述凹部之底面形成載置上述半導體元件的金屬層, 在形成上述通孔的開口係被填充導電性物質。 25. 如申請專利範圍第24項之多層印刷佈線板,其中,上 述通孔之剖面係呈鼓型形狀。 26. 如申請專利範圍第24項之多層印刷佈線板,其中,焊 錫墊係配置於上述半導體元件之上方。 27. 如申請專利範圍第24項之多層印刷佈線板,其中,在 TF1008401 63 201125458 上述其他的樹脂絕緣層上,係積層i層以上的樹脂絕緣層 並形成與導體電路耦接的通孔。 28. 如申請專利範圍第24項之多層印刷佈線板,其中,在 上述+導體兀件之焊塾(padU係形成板狀 電極或填隙層 (mtersmml layer·),亚經由該柱狀電述焊 墊與通孔進行電性耦接。 其中 29. 如申請專利範圍第24項之多層印刷佈線板 述推拔形狀⑽度以上、且未滿9。度的= 其中,上 30. 如申請專利範圍第24項之多層 述凹部之壁面係裸露出。 师、.災才 31. 如中請專利_第24項之多層印 由上述凹部之壁面與半導體 、別- 填充有樹脂層。 之側面所構成的_中,係 32. 如申請專利範園第24項之多 由上述凹部之壁面與半導體元件之:⑯線板其中在 填充有樹脂絕緣層,且與樹脂絕緣層形^成的間隙中’係 33· 一種多層印刷佈線板,係在 J體化。 雙面貼銅⑽板,形賴鍊❹^有半導體元件而成的 體元件與導體電路之間,經由通^、導,電路,且上述半導 印刷佈線板,其特徵在於, 订電性耦接而成的多層 上述半導體元件係&容於設在上 部内,且於其凹部底面形成有 ^面貼銅積層板之凹 TF1008401 栽置上述半導體元件之金 64 201125458 屬層, 上述金屬層係貼附於上述雙面貼銅積層板之一面。 TF1008401 65
TW100109519A 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same TW201125458A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005300349 2005-10-14

Publications (2)

Publication Number Publication Date
TW201125458A true TW201125458A (en) 2011-07-16
TWI373999B TWI373999B (zh) 2012-10-01

Family

ID=37942925

Family Applications (2)

Application Number Title Priority Date Filing Date
TW095137843A TW200731908A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same
TW100109519A TW201125458A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW095137843A TW200731908A (en) 2005-10-14 2006-10-14 Multilayer printed wiring board and method for manufacturing same

Country Status (7)

Country Link
US (5) US8101868B2 (zh)
EP (1) EP1945013A4 (zh)
JP (1) JP5188809B2 (zh)
KR (1) KR20080046275A (zh)
CN (2) CN102752958B (zh)
TW (2) TW200731908A (zh)
WO (1) WO2007043714A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502718B (zh) * 2011-12-22 2015-10-01 雷神公司 透過調整圖案化利用低損互連之異質晶片整合
TWI787777B (zh) * 2021-04-01 2022-12-21 歆熾電氣技術股份有限公司 基板及電路基板

Families Citing this family (125)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP4380718B2 (ja) * 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
WO2009035014A1 (ja) * 2007-09-11 2009-03-19 Ajinomoto Co., Inc. 多層プリント配線板の製造方法
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems
EP2136610A4 (en) * 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5203108B2 (ja) 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
DE102008063863A1 (de) * 2008-12-19 2010-07-01 Martin Schneider Elektronisches Bauteil mit aufgenommenem elektronischen Bauelement
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5515450B2 (ja) * 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5272999B2 (ja) * 2009-09-30 2013-08-28 凸版印刷株式会社 光基板の製造方法
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP5100878B1 (ja) 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102623426B (zh) * 2012-03-31 2015-04-22 苏州晶方半导体科技股份有限公司 半导体封装方法
CN102686029B (zh) * 2012-04-24 2015-09-02 宜兴硅谷电子科技有限公司 电路板盲槽的制作方法
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
JP6353184B2 (ja) * 2012-07-26 2018-07-04 味の素株式会社 保護フィルム付き接着シート、積層体の製造方法、及びプリント配線板の製造方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9484621B2 (en) * 2012-11-02 2016-11-01 Nokia Technologies Oy Portable electronic device body having laser perforation apertures and associated fabrication method
KR20140068653A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
KR101472640B1 (ko) 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
EP3133645A1 (en) * 2013-03-04 2017-02-22 Dialog Semiconductor GmbH Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
US9461025B2 (en) * 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9763317B2 (en) * 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
WO2014185438A1 (ja) 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
WO2015064642A1 (ja) * 2013-10-30 2015-05-07 京セラ株式会社 配線基板およびこれを用いた実装構造体
WO2015077808A1 (de) 2013-11-27 2015-06-04 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Leiterplattenstruktur
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ic内蔵基板の製造方法
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US9578744B2 (en) 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP6473619B2 (ja) * 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
CN104779216B (zh) * 2015-04-09 2018-03-23 无锡中感微电子股份有限公司 一种电池保护板和电子设备
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
WO2017049510A1 (en) * 2015-09-23 2017-03-30 Intel Corporation Substrates, assemblies, and techniques to enable multi-chip flip chip packages
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
SG11201810482XA (en) * 2016-06-06 2018-12-28 Hitachi Chemical Co Ltd Method for manufacturing multilayer wiring board
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
US10777503B2 (en) 2017-05-11 2020-09-15 Schweizer Electronic Ag Method for contacting a metallic contact pad in a printed circuit board and printed circuit board
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
DE112018006091T5 (de) * 2017-12-27 2020-08-20 Murata Manufacturing Co., Ltd. Halbleiter-verbund-bauelement und darin verwendete package-platine
JP2019121774A (ja) * 2017-12-28 2019-07-22 株式会社フジクラ 金属片付き配線基板および金属片付き配線基板の製造方法
JP6978335B2 (ja) * 2018-02-02 2021-12-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
WO2020162473A1 (ja) * 2019-02-05 2020-08-13 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
TWI686108B (zh) 2019-02-26 2020-02-21 嘉聯益科技股份有限公司 線路板模組及其散熱板結構
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
US11121076B2 (en) * 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
CN110416248B (zh) 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
WO2021059416A1 (ja) * 2019-09-25 2021-04-01 京セラ株式会社 印刷配線板および印刷配線板の製造方法
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
KR20210046978A (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
KR20220037713A (ko) * 2020-09-18 2022-03-25 엘지이노텍 주식회사 회로기판, 패키지 기판 및 이의 제조 방법
CN114286508A (zh) * 2020-09-28 2022-04-05 深南电路股份有限公司 一种线路板及其制造方法
CN114501840A (zh) * 2020-10-26 2022-05-13 鹏鼎控股(深圳)股份有限公司 电路板组件的制作方法及电路板组件
CN114521041A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种线路板及其制造方法
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
CN116456619B (zh) * 2022-01-10 2024-06-14 无锡深南电路有限公司 印制电路板的制作方法
CN115295502A (zh) * 2022-07-21 2022-11-04 深南电路股份有限公司 立体封装结构及其制作方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946051A (ja) * 1982-09-09 1984-03-15 Hitachi Ltd 絶縁型半導体装置
US4640010A (en) 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
CN1094717C (zh) * 1995-11-16 2002-11-20 松下电器产业株式会社 印刷电路板的安装体
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
EP1098368B1 (en) 1999-04-16 2011-12-21 Panasonic Corporation Module component and method of manufacturing the same
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
US7855342B2 (en) * 2000-09-25 2010-12-21 Ibiden Co., Ltd. Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2003100937A (ja) 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004064052A (ja) 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
CN1210789C (zh) 2002-09-19 2005-07-13 威盛电子股份有限公司 具有散热结构的半导体封装元件
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
WO2004077560A1 (ja) * 2003-02-26 2004-09-10 Ibiden Co., Ltd. 多層プリント配線板
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
TWI283155B (en) 2004-02-02 2007-06-21 Phoenix Prec Technology Corp Substrate structure integrated with passive component
JP4298559B2 (ja) 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
JP5188816B2 (ja) * 2005-12-16 2013-04-24 イビデン株式会社 多層プリント配線板およびその製造方法
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
EP2136610A4 (en) 2008-01-25 2011-07-13 Ibiden Co Ltd MULTILAYER CONDUCTOR PLATE AND METHOD FOR THE PRODUCTION THEREOF
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502718B (zh) * 2011-12-22 2015-10-01 雷神公司 透過調整圖案化利用低損互連之異質晶片整合
TWI787777B (zh) * 2021-04-01 2022-12-21 歆熾電氣技術股份有限公司 基板及電路基板

Also Published As

Publication number Publication date
CN101288350B (zh) 2012-11-07
JPWO2007043714A1 (ja) 2009-04-23
US20070095471A1 (en) 2007-05-03
US8101868B2 (en) 2012-01-24
US8912451B2 (en) 2014-12-16
US20120006587A1 (en) 2012-01-12
US20120106108A1 (en) 2012-05-03
WO2007043714A1 (ja) 2007-04-19
TWI373996B (zh) 2012-10-01
US8973259B2 (en) 2015-03-10
EP1945013A1 (en) 2008-07-16
EP1945013A4 (en) 2010-08-18
US20110314668A1 (en) 2011-12-29
KR20080046275A (ko) 2008-05-26
US9027238B2 (en) 2015-05-12
CN101288350A (zh) 2008-10-15
WO2007043714A9 (ja) 2007-06-28
TWI373999B (zh) 2012-10-01
CN102752958B (zh) 2014-11-12
TW200731908A (en) 2007-08-16
JP5188809B2 (ja) 2013-04-24
CN102752958A (zh) 2012-10-24
US8692132B2 (en) 2014-04-08
US20120077317A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
TW201125458A (en) Multilayer printed wiring board and method for manufacturing same
TWI335784B (zh)
TWI354522B (zh)
TWI345940B (zh)
JP4913053B2 (ja) 多層プリント配線板
TW401726B (en) Multiple layer printing circuit board
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
TW201132261A (en) Printed wiring board and process for producing the same
WO2006046510A1 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4062907B2 (ja) 回路基板およびその製造方法
JP2003264362A (ja) 回路基板とその製造方法