JPWO2007043714A1 - 多層プリント配線板およびその製造方法 - Google Patents

多層プリント配線板およびその製造方法 Download PDF

Info

Publication number
JPWO2007043714A1
JPWO2007043714A1 JP2007540236A JP2007540236A JPWO2007043714A1 JP WO2007043714 A1 JPWO2007043714 A1 JP WO2007043714A1 JP 2007540236 A JP2007540236 A JP 2007540236A JP 2007540236 A JP2007540236 A JP 2007540236A JP WO2007043714 A1 JPWO2007043714 A1 JP WO2007043714A1
Authority
JP
Japan
Prior art keywords
semiconductor element
layer
printed wiring
multilayer printed
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007540236A
Other languages
English (en)
Other versions
JP5188809B2 (ja
Inventor
宗太郎 伊藤
宗太郎 伊藤
通昌 高橋
通昌 高橋
幸信 三門
幸信 三門
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007540236A priority Critical patent/JP5188809B2/ja
Publication of JPWO2007043714A1 publication Critical patent/JPWO2007043714A1/ja
Application granted granted Critical
Publication of JP5188809B2 publication Critical patent/JP5188809B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167—Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが順次形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、樹脂絶縁層に設けた凹部内に半導体素子を収容し、その凹部の底面には半導体素子を載置する金属層を形成してなる多層プリント配線板あるいは半導体素子実装基板である。それにより、内蔵された半導体素子がビアホールを介して電気接続を有する多層プリント配線板が得られる。

Description

本発明は、ＩＣなどの電子部品（半導体素子）が内蔵された多層プリント配線板に係り、更に詳しくは、半導体素子のパッドと多層プリント配線板の導体回路との電気的接続性や接続信頼性を低下し難くする多層プリント配線板およびその製造方法に関する。
半導体素子を内蔵する多層プリント配線板としては、例えば、特開２００１−３３９１６５号公報または特開２００２−０５０８７４号公報等に開示されたものがある。これらの文献に開示された多層プリント配線板は、半導体素子埋め込み用の凹部が形成された基板と、その基板の凹部内に埋め込まれた半導体素子と、その半導体素子を被覆するように基板上に形成した絶縁層と、絶縁層の表面に形成された導体回路と、その導体回路と半導体素子のパッドとを電気的に接続するように絶縁層に設けたビアホールとから構成されている。
このような従来の多層プリント配線板においては、その最外層の表面に外部接続端子（例えば、ＰＧＡ、ＢＧＡ等）が設けられ、基板に内蔵された半導体素子は、これらの外部接続端子を介して外部との電気的な接続を行うようになっている。
しかしながら、前述したような従来技術においては、基板に埋め込まれた半導体素子のパッドと導体回路との電気的接続性や接続信頼性において問題があった。特に、半導体素子のパッドや、そのパッドに接続されるビアホールの近傍において接続不良を引き起こしやすい。即ち、半導体素子を収容する凹部が形成される樹脂基板は、主としてエポキシ樹脂などをガラス布等の補強材に含浸させた樹脂材料から形成されていることから、ザグリ加工等により形成した凹部の底面では、位置によって不規則な凹凸が形成され、その結果、凹部の深さが不均一になりやすい。特に、断面をほぼ矩形に形成した凹部の四隅付近では、他の部分に比して凹部の深さが浅くなりやすい。その結果、凹部内に半導体素子を収容したときに、半導体素子の全体が十分に水平な状態に保持されないで、ある程度傾いた状態で保持されることがある。このような状態では、半導体素子のパッドもある程度傾いた状態となるため、該パッドと導体回路とを接続するビアホールが所望の形状に形成されにくくなり、接続不良を引き起こしやすくなる。その結果、電気的接続性や接続信頼性が低下することがある。
また、半導体素子と凹部底面との間に接着剤層を設け、その半導体素子を凹部底面に接着・固定する場合には、凹部の底面での表面状態が不均一であり、接着剤層が均一に広がりにくくなるため、凹部への半導体素子の密着性も不均一になりやすくなる。そのため、半導体素子の密着力が確保されにくくなるのである。
さらに、ヒートサイクル条件下における信頼性試験を行うと、凹部への半導体素子の密着性の著しい低下を招くこともある。
そこで、本発明の目的は、従来技術が抱える前記問題点を解決して、半導体素子を収容する基板が樹脂製であっても、電気的接続性や接続信頼性を確保し、特に、信頼性試験において、半導体素子パッドと、それに接続されたビアホールを含んだ導体回路との接続信頼性を低下させにくくすることができる多層プリント配線板およびその製造方法を提案することにある。
本発明者らは、前記目的の実現のために鋭意研究を重ねた結果、樹脂基板に設けた半導体素子収容用の凹部の深さがある程度均一でない場合に、基板に内蔵された半導体素子のパッドと、それに接続される導体回路との間の電気的接続性や接続信頼性が低下しがちであることを知見し、そのような知見に基づいて、以下のような内容を要旨構成とする本発明を完成した。
すなわち、本発明は、
（１）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路が形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には半導体素子を載置する金属層が形成されている多層プリント配線板である。
また、本発明は、
（２）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には半導体素子を載置する金属層が形成されて、前記他の樹脂絶縁層が繊維基材を有してなる多層プリント配線板である。
上記（１）および（２）に記載された発明においては、半導体素子が収容される樹脂絶縁層上に、導体回路が形成されてなり、その導体回路はビアホールを介して、他の樹脂絶縁層上に形成された導体回路と電気的に接続されてなることが望ましい。
また、半導体素子が収容される樹脂絶縁層上に、導体回路が形成されてなり、その導体回路は金属充填ビアホールを介して、他の樹脂絶縁層上に形成された導体回路と電気的に接続されてなることが望ましい。
また、半導体素子が収容される樹脂絶縁層の厚みは、他の樹脂絶縁層の厚みよりも厚いことが望ましい。これにより、半導体素子が収容された樹脂絶縁層での熱などを起因とする反りなどが発生しにくくなる。そのために、半導体素子と接続されるビアホールとの接続性や信頼性が確保されやすくなる。
また、半導体素子とその半導体素子が収容される樹脂絶縁層の境界を越えて、前記他の樹脂絶縁層上の導体回路を延設することも可能である。それにより、半導体素子と接続される導体回路が、配線の自由度が増す。また、外部接続される半田パッドと半導体素子と接続されるビアホールが離れているので、半田パッドである外部で受けた熱などによる応力の影響を受けにくくなり、接続性や信頼性が確保されることも推定される。
さらに、本発明の実施形態において、金属層に接続されるビアホールが形成されて、このビアホールを介して半導体素子で発生した熱を放熱するように構成してもよい。即ち、金属層に接続されるサーマルビアを形成して、これにより、金属層で受けた半導体素子の熱を外部に放出させることもできる。
また、本発明は、
（３）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、前記金属層は、凹部の底面の面積よりも大きな面積に形成されている多層プリント配線板である。
このような構成により、半導体素子の収納性が確保されやすくなる。また、基板の凹部形成の際のアライメント位置ズレに対しても許容される。そのため、樹脂絶縁層に設けた凹部の深さを均一にしやすくなり、その他の要因（例えば、凹部を形成時における凹凸の影響や金属層を形成した際での影響などを引き起こさない。）を受けにくくなるのである。
本発明においては、前記金属層は、その表面が平坦化されていることが望ましい。半導体素子と金属層との間に形成される接着剤層は、厚みを均一にすることが容易となるので、半導体素子の密着性を均等にして、ヒートサイクル条件下における信頼性試験を繰り返し行っても、その密着性が確保しやすくなるからである。
また、前記金属層は、圧延銅箔から形成されることが望ましい。圧延銅箔から形成すると、金属層の平坦性が確保されやすくなる。また、半導体素子の収納性や半導体素子の密着性を確保しやすくなるからである。
また、前記樹脂絶縁層の凹部の壁面は、露出されてなることが望ましい。つまり、半導体素子が収納時には、凹部の壁面が露出されているのである。これにより、半導体素子の収納性が確保される。また、凹部の壁面に、接着剤や他の樹脂絶縁層を充填させることを可能にし、半導体素子の接合性や半導体素子の電気接続性が確保されやすくなるのである。
また、前記金属層は、レーザ処理により露出されることが望ましい。これにより、凹部の深さが均一になりやすくなる。
また、前記凹部内に露出されている金属層の厚みは、非露出部分の厚みよりも薄いことが望ましい。これにより、半導体素子の収納する領域に、窪みが形成されるので、半導体素子の収納性が確保されやすくなるのであると推定される。
また、前記凹部内に露出されている金属層の表層は、シャイニー面であることが望ましい。シャイニー面であると、金属層と半導体素子との密着性が確保しやすいなるし、半導体素子の接続性や信頼性が確保しやすくなるからである。また、半導体素子と金属層との間に形成される接着剤層の厚みを均一にすることが容易となるので、半導体素子の密着性を均等にして、ヒートサイクル条件下における信頼性試験を繰り返し行っても、その密着性が確保しやすくなる。
また、前記金属層の前記凹部内への露出表面と反対側の表面は、マット面であることが望ましい。他の樹脂絶縁層との密着性が確保されるからである。
また、前記金属層は、接着剤層を介して、半導体素子を接合していることが望ましい。金属層上に接着剤層を形成させているので、接着剤層が均一になりやすくなり、半導体素子の接合性が確保されやすくなる。さらに半導体素子と接続されるビアホールとの接続性や信頼性が確保されやすくなる。
また、前記接着剤層が、半導体素子の底面および側面の底部周縁に接触していることが望ましい。接着剤層が、半導体素子の底面および側面の底部周縁に接触していることにより、半導体素子の密着性が確保されやすくなる。
また、前記金属層は、半導体素子を収容する基板内に予め内蔵されていることが望ましい。基板内に内蔵されていることにより、他の要因による金属層の平坦性が損なわれることが少なくなる。そのため、半導体素子との密着性を確保しやすくなるからである。
また、該当の金属層は、基板内に予め内蔵されていて、もしくは、ほぼ平坦であることが望ましい。それにより、樹脂絶縁層に設けた凹部の深さを均一にしやすくなり、その他の要因（例えば、凹部を形成時における凹凸の影響や金属層を形成した際での影響などを引き起こさない。）を受けにくくなるからである。
したがって、凹部に半導体素子を収容する際には、半導体素子が傾くことが抑えられるので、収容された半導体素子のパッドに接続されるビアホールを樹脂絶縁層に形成する際にも、所望のビアホール形状とすることができる。金属層が、ほぼ平坦であることにより、半導体素子の表面の配置された電極パッドもほぼ平坦化されるのであり、ビアホールでの接続性が確保されやすくなる。
また、前記半導体素子を収容するための凹部の側面をテーパ形状に形成することによって、凹部内に収容された半導体素子は、側面方向の応力（例えば、熱応力や外部応力等）を受けても、その応力を緩和することができる。
また、半導体素子を固着させる接着剤においても、接着剤が凹部の側面に沿って、拡散することがなくなり、半導体素子の凹部底部への密着性が低下しにくくなるのである。
また、本発明では、前記半導体素子のパッド上に柱状電極または仲介層を形成することもできる。半導体素子のパッドとビアホールとの電気的な接続を容易に行なうことができるからである。
半導体素子のパッドは、一般的にアルミニウムなどで製造されているが、特に、仲介層が形成されていないアルミ製などのパッドの状態で、フォトエッチングにより層間絶縁層にビアホールを形成させた場合には、露光、現像後にパッドの表層に樹脂が残りやすく、またそれに加えて、現像液の付着によりパッドの変色を引き起こす場合があった。
一方、レーザによりビアホールを形成する場合には、アルミニウム製などのパッドを焼損する危険がある。また、焼損しない条件でレーザ照射を行うと、パッド上に樹脂残りが発生する場合がある。また、後工程（例えば、酸や酸化剤あるいはエッチング液に浸漬工程、種々のアニール工程等をさす。）を経ると、半導体素子のパッドの変色や溶解が発生する場合もあった。更に、半導体素子のパッドは、直径４０μｍ程度に作られ、ビアホールはそれより大きい径に作られているために、位置ずれなどが起きやすくなり、パッドとビアホールとの未接続など不具合が発生しやすくなる。
これに対して、半導体素子のパッド上に、銅等からなる仲介層を設けることで、ビアホール形成の不具合が解消されて、溶剤の使用が可能となるため、パッド上の樹脂残りを防ぐことができると共に、後工程を経てもパッドの変色や溶解が発生しない。これにより、パッドとビアホールとの電気的な接続性や接続信頼性が低下しにくくなる。更に、半導体素子のダイパッドよりも大きな径の仲介層を介在させることで、パッドとビアホールとを確実に接続させることができる。
さらに、仲介層を設けることによって、半導体素子をプリント配線板に埋め込む、収容、収容する前、もしくはその後にでも半導体素子の動作確認や電気検査を容易に行なうことができる。その理由は、半導体素子のパッドよりも大きい仲介層が形成されているので、検査用プローブピンが接触し易くなるからである。それにより、予め製品の可否が判定することができ、生産性やコスト面でも向上させることができる。また、プローブによるパッドの損失や傷なども発生しにくくなる。したがって、半導体素子のパッド上に仲介層を形成することによって、半導体素子をプリント配線に埋め込み、収容、収容することが好適に行うことができる。
また、本発明は、
（４）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、前記凹部の壁面は、露出されている多層プリント配線板である。
本発明においては、凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填されていることが望ましい。樹脂が充填されていることにより、半導体素子が安定するために、半導体素子の接続性や信頼性を確保しやすくなる。
また、凹部の壁面と半導体素子の側面とで構成される間隙に樹脂絶縁層が充填されていて、かつ、樹脂絶縁層と一体化されていることが望ましい。これにより、ビアホールを形成する樹脂絶縁層と凹部の壁面と半導体素子の側面とで構成される間隙に樹脂絶縁層が同一材料であることから、材料間における熱膨張係数の差などにより熱による応力が発生することを抑えられ、半導体素子が安定するために、半導体素子の接続性や信頼性を確保しやすくなる。
また、基板に設けた凹部は、その側面が底面から上方に向かうにつれて末広がりとなるようなテーパを有した形状に形成することができる。
また、半導体素子のパッド上には、柱状電極または仲介層を形成することができ、この柱状電極または仲介層を介して半導体素子のパッドとビアホールとを電気的に接続することができる。
また、本発明は、
（５）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、前記ビアホールを形成する開口には導電性物質が充填されてなる多層プリント配線板である。
本発明においては、ビアホールが所謂フィルドビアであるために、半導体素子と接続した電気特性が安定しやすくなる。そのために、接続性が安定しやすくなると推測される。さらに、ビアホールの上層に絶縁層や導体層を設けた場合には、うねり等を引き起こしにくくなり、電気接続性を確保しやすくなる。なお、導電性物質としては、めっきや、導電性ペースト等を用いることができる。
また、ビアホールが断面鼓型形状、即ち、厚さ方向に内側に凹んでいる形状であることが望ましい。これにより、樹脂絶縁層とビアホールとが嵌合されるので、ビアホールの接合性が得やすくなるとも推測される。
また、半田パッドが前記半導体素子の上方に配置されていることが望ましい。半導体素子との距離が最短になりやすく、電気特性を得やすくなる。
また、前記他の樹脂絶縁層上に、１層以上の樹脂絶縁層が積層され、導体回路と接続されるビアホールが形成されることが望ましい。これにより、さらに配線を引き回すことができる。半導体素子と外部接続とも位置をずらすことができるなどの接続性や信頼性を得やすくなるとも推定される。
さらに、前記半導体素子のパッド上に柱状電極または仲介層が形成され、その柱状電極または仲介層を介して前記パッドとビアホールとが電気的に接続されていることが望ましい。
また、本発明は、
（６）半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
前記凹部の側壁面が底面から上方に向かうにつれて末広がりとなるテーパ形状に形成されてなる多層プリント配線板である。
本発明において、凹部のテーパ形状は、側面と底面とのなす角度のうちの小さい方の角度が６０度以上であり、９０度未満であることが望ましい。半導体素子の側面における応力が緩和されて、半導体素子の変位を抑制することができるからである。
また、前記凹部の壁面は、露出されていることが望ましい。それにより、凹部の形状が安定することと、半導体素子の収容性が確保されるからである。
また、前記凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填されていることが望ましい。樹脂が充填されていることにより、半導体素子が安定するために、半導体素子の接続性や信頼性を確保しやすくなるからである。
さらに、前記凹部の壁面と半導体素子の側面とで構成される間隙に樹脂絶縁層が充填されていて、かつ、樹脂絶縁層と一体化されていることが望ましい。これにより、ビアホールを形成する樹脂絶縁層と凹部の壁面と半導体素子の側面とで構成される間隙に樹脂絶縁層が同一材料であることから、材料間における熱膨張係数の差などにより熱による応力が発生することを抑えられ、半導体素子が安定するために、半導体素子の接続性や信頼性を確保しやすくなる。
さらに、本発明は、
（７）半導体素子が収容、固定されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが順次形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、
その製造工程中に、少なくとも以下の（ａ）〜（ｆ）の工程、即ち、
（ａ）樹脂絶縁層の一面に少なくとも導体回路と、収容される半導体素子のサイズに関連する所定面積の金属層とを形成すると共に、前記樹脂絶縁層の他面に少なくとも導体回路と、前記金属層に対向する位置に半導体素子のサイズに関連する所定面積の導体回路非形成領域とを形成し、さらに前記一面の導体回路と他面の導体回路とを電気的に接続するビアホールを形成してなる第一絶縁性樹脂基材を形成する工程、
（ｂ）樹脂絶縁層の一面に銅箔が貼付された第二絶縁性樹脂基材を、前記第一絶縁性樹脂基材の前記一面に圧着して一体化する工程、
（ｃ）前記第二絶縁性樹脂基材の一面に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材の前記一面に形成した導体回路とを電気的に接続するビアホールを形成する工程、
（ｄ）前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から金属層表面に達する凹部を形成して、金属層表面を露出させる工程、
（ｅ）半導体素子を前記凹部内に収容し、接着剤を用いて前記凹部内に露出した金属層表面に接着、固定させる工程、
（ｆ）前記半導体素子を被覆して他の樹脂絶縁層と導体回路とを順次形成し、その後、前記半導体素子と導体回路との間を電気的に接続するビアホールを形成する工程、
を含む製造方法である。
本発明にかかる製造方法において、前記凹部はレーザ照射によって形成されることが望ましい。
また、前記凹部の側面は底面から上方に向かうにつれて末広がりとなるようなテーパを有する形状にすることが望ましい。
また、前記半導体素子は、予めそのパッド上に柱状電極または仲介層が形成されると、その柱状電極または仲介層を介して前記パッドとビアホールとを電気的に接続することができる。
また、本発明にかかる製造方法によれば、樹脂絶縁層に設けた凹部の底面に金属層を形成することにより、凹部の深さの均一化が容易になる。特に、凹部が断面矩形の場合には、四隅付近での凹部の深さも均一化しやすくなる。
また、該当の金属層は、予め内蔵されていて、ほぼ平坦であることが望ましい。それにより、樹脂絶縁層に設けた凹部の深さを均一にしやすくなり、その他の要因（例えば、凹部を形成時における凹凸の影響や金属層を形成した際での影響などを引き起こさない。）を受けにくくなるのである。
さらに、金属層は樹脂絶縁層内に形成されているので、熱応力や外部応力などの影響によって反りが生じることが少なくなる。その結果、例えば、半導体素子の接続パッドとビアホール等の導体回路との接続不良が起きにくくなるため、電気接続性や接続信頼性が確保しやすくなる。
前記金属層が、ほぼ平坦であることにより、さらに、電気接続性や接続信頼性が確保しやすくなる。
図１は、本発明にかかる半導体素子が収容、埋め込まれた多層プリント配線板を説明するための概略的断面図、
図２は、本発明にかかる半導体素子のパッド上に形成される柱状電極を有する多層プリント配線板を示す概略的断面図、
図３は、本発明にかかる半導体素子のパッド上に形成される仲介層を有する多層プリント配線板における示す概略的断面図、
図４Ａ〜４Ｇは、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図、
図５Ａ〜５Ｄは、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図、
図６Ａ〜６Ｄは、本発明の実施例１−１にかかる多層プリント配線板を製造する工程の一部を示す概略的断面図である。
図７は、本発明の実施例２−２にかかる多層プリント配線板の要部断面を示すＳＥＭ写真である。
図８は、本発明の実施例１−１の改変例を示す概略的断面図である。
図９は、本発明の実施例１−１の他の改変例を示す概略的断面図である。
図１０Ａ〜１０Ｄは、従来技術にかかる半導体素子が収容、埋め込まれた多層プリント配線板を製造する工程の一部を示す概略的断面図である。
図１１は、従来技術にかかる多層プリント配線板を説明するための概略的断面図である。
本発明の多層プリント配線板の一実施形態は、半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが順次形成され、前記半導体素子と導体回路との間、および上下の導体回路間がビアホールを介して電気的に接続されてなる多層プリント配線板において、半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には半導体素子と載置する金属層が形成されていることを特徴とする。
すなわち、半導体素子を収容する樹脂絶縁層の凹部の底部に金属層を形成することによって、凹部の深さを均一にすることが可能となり、それによって半導体素子が凹部内に傾いた状態で収容、内蔵されることがなく、半導体素子を収容する基板が樹脂製であっても、半導体素子の接続パッドと、それに接続されたビアホールを含んだ導体回路との電気的接続性や接続信頼性を確保できる点に特徴がある。
また、該当の金属層は、基板内に予め内蔵されていて、ほぼ平坦であることが望ましい。それにより、樹脂絶縁層に設けた凹部の深さを均一にしやすくなり、その他の要因を受けにくくなる（例えば、凹部を形成時における凹凸の影響や金属層を形成した際での影響などを引き起こさない。）のである。
本発明の実施形態にて用いられる、半導体素子を収容する樹脂絶縁層としては、ガラス布エポキシ樹脂基材、フェノール樹脂基材、ガラス布ビスマレイミドトリアジン樹脂基材、ガラス布ポリフェニレンエーテル樹脂基材、アラミド不織布−エポキシ樹脂基材、アラミド不織布−ポリイミド樹脂基材などから選ばれる硬質な積層基材などを用いることができる。これらには、ガラスエポキシ、プリプレグや心材が含浸されているなどの樹脂材料である繊維基材であることが望ましい。これ以外にも、一般的にプリント配線板で使用されるものを用いることができる。例えば、両面または片面銅張積層板や、金属膜を有しない樹脂板、樹脂フィルム、あるいはそれらの複合材料も用いることができる。
前記樹脂基材は、その厚さが、２０〜３５０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内では、層間絶縁層の絶縁性の確保が容易であると共に、層間接続を行うビアホールの形成が容易であり、しかも電気接続性が低下することが少ないからである。
本発明の実施形態において、導体回路を形成するための金属層および樹脂絶縁層に設ける凹部の底面に形成する金属層としては、銅が用いられることが望ましい。その理由は、エッチングにより加工が容易であるからである。そのため、金属層の大きさを任意に変えることができる。また、凹部の底面に形成する金属層に、電気接続性を持たせた場合でも、電気的特性が優れているからである。
前記導体回路を形成するための銅箔は、その厚さが、５〜２０μｍの範囲であることが望ましい。その理由は、銅箔の厚さがそのような範囲内では、後述するようなレーザ加工を用いて、絶縁性樹脂基材にビアホール形成用の開口を形成する際に、開口周縁の銅箔が変形するおそれがないと共に、導体回路の形成が容易になるからである。また、エッチングにより、微細な線幅の導体回路パターンを形成することが容易になるからである。
本発明の実施形態で用いる銅箔は、ハーフエッチング処理により、その厚みを調整したものでもよい。この場合には、樹脂絶縁層に貼付した銅箔の厚みは、前記の数値よりも大きいものを用い、エッチング後の銅箔の厚みが、５〜２０μｍとなるように調整することが望ましい。
さらに、両面銅張積層版の場合では、銅箔厚みが前記の範囲内であるが、両面で厚みが異なっていてもよい。それにより、強度を確保したりして後工程を阻害しないようにすることができる。
また、前記凹部の底面に形成される金属層としての銅箔の厚さは、５〜２０μｍが望ましい。その理由は、銅箔の厚さがそのような範囲内では、キャビティ加工を行った場合に、該銅箔を貫通してしまうことが少ないので、金属層を形成させることの効果が相殺されることがない。また、エッチングでの金属層形成が容易になるからである。
前記凹部の底面に設ける金属層としては、銅以外にも、ニッケル、鉄、コバルトなどの金属を用いてもよい。また、これらの金属を含有した合金もしくは２種以上を含有した合金であってもよい。
なお、前記絶縁性樹脂基材および銅箔としては、特に、エポキシ樹脂をガラスクロスに含浸させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面もしくは両面銅張積層板を用いることが好ましい。その理由は、銅箔がエッチングされた後の取扱中に、配線パターンやビアホールの位置がずれることがなく、位置精度に優れるからである。
本発明の実施形態において、半導体素子を収容するために樹脂絶縁層に設ける凹部は、レーザ加工、ざぐり加工、またはパンチングによって形成することができ、特に、レーザ加工によって形成されることが望ましい。
前記凹部をレーザ加工によって形成する場合は、ザグリ加工に比べて深さの均一性が得られやすく、特に、金属層までの深さの均一性に優れる。そのために、半導体素子を収納した際の傾きなどの不具合を抑えられる。また、後述するようなテーパ形状の加工を正確に行うことができる。
また、ザグリ加工によって凹部を形成する場合には、凹部の底面に形成した金属層がストッパーの役目を果たすので、凹部の深さを均一にすることができる。
前記凹部の深さは、収容される半導体素子自体の厚みおよびその半導体素子の接続パッド上に形成されることがある柱状電極あるいは仲介層の厚みに応じて決められる。そして、凹部の底部には全面がほぼ平坦な金属層が形成されるので、半導体素子と樹脂絶縁層との間に設けられる接着剤層の厚みを均一にすることが容易となる。
その結果、半導体素子と樹脂絶縁層との密着性を均一に保持することができる。それ故に、ヒートサイクル条件下における信頼性試験を繰り返し行っても、その密着性を確保しやすくなる。
従来技術においては、樹脂絶縁層だけからなる絶縁基板に、機械加工を行うなどで、半導体素子収納用の凹部を形成させるものであり、例えば、図１０Ａ〜１０Ｄにそのようなプリント配線板の製造工程の一例が示される。図１０Ａに示すように、まず樹脂絶縁層からなる絶縁基板１００が準備され、その後、図１０Ｂに示すように、絶縁基板１００に対して、機械加工（例えば、パンチング、ザグリ加工）を施こすことによって、凹部１０２が形成される。図１０Ｃおよび図１０Ｄに示すように、凹部１０２の底部に接着剤層１０４を形成して、半導体素子１０６を収納する。それにより、絶縁基板１００に半導体素子１０６を収容したプリント配線板が得られる（図１１参照）。
このときに、絶縁材料としては、樹脂だけで形成されている。例えば、心材に樹脂が含浸されたものを積層した絶縁層を用いることができる。このとき、前述の機械加工を行うと、凹部が平坦になりにくいことがある。それは、機械加工において、凹部を形成させた際、深さが異なったりすることや樹脂の状況（樹脂に心材が織り込まれているので、位置によっては、心材の有無がある。）などにより、凹凸が形成される。この凹凸が、半導体素子を収容する際に、半導体素子の傾きにより電極パッドとビアホールの接続を確保し難くなることがある。
また、バイアホールを形成させる絶縁層には、心材などが含まれない樹脂を用いていることで、ビアホールの接続を確保し難くなることがある。
そのため、本発明においては、半導体素子を収容するための凹部は、その側面を底面から上方に向かうにつれて末広がりとなるようなテーパを有する形状に形成されることが望ましい。そのような形状とすることで、凹部内に収容された半導体素子は、側面方向の応力（例えば、熱応力や外部応力等）を受けても、その応力を緩和することができる。さらに、半導体素子を固着させるために半導体素子の底面に設けた接着剤が、毛管現象によって凹部の側面に沿って流動することが少なくなるので、半導体素子の凹部底部への密着性を確保し易くなる。
本発明の実施形態において、上記テーパの角度は、図１に示すように、凹部の側面と底面とがなす外角で定義され、そのテーパの角度は、６０度以上、９０度未満であることが望ましく、６０度〜８５度の範囲がより望ましい。その理由は、角度がそのような範囲内では、半導体素子の側面における応力が緩和されて、半導体素子の変位を抑制することができる。そのため、信頼性試験を行っても、ビアホール部での接続不具合が早期に起こりにくくなる。
本発明の実施形態において、半導体素子を収容する絶縁樹脂層の一実施形態としては、上述したような絶縁性樹脂基材を２枚用いる、即ち、一方の表面に半導体素子のサイズに関連したサイズの金属層が形成された第一絶縁性樹脂基材と、その第一絶縁性樹脂基材の金属層が形成された側の表面に積層される第二絶縁性樹脂基材とからなり、第一絶縁性樹脂基材の他方の表面に対して、レーザ加工により金属層に達する半導体素子収容用凹部を形成し、その凹部から金属層が露出するように形成してなる半導体収容用基板を形成する。また、露出した金属層は、予め内蔵されていて、ほぼ平坦である。
また、他の実施形態としては、一方の表面に半導体素子のサイズに関連するサイズの金属層が形成されてなる第一絶縁性樹脂と、金属層に対応する領域に予め開口が形成されてなる第二絶縁性樹脂基材とを積層して、開口の一方が塞がれた形態の凹部を形成し、その凹部から金属層が露出するように形成してなる半導体収容用基板を形成してもよい。
このような実施形態では、第一の絶縁性樹脂基材および第二の絶縁性樹脂基材の厚さは、２０〜２５０μｍであることが望ましい。その理由は、厚さがそのような範囲内では、層間絶縁層の絶縁性の確保が容易になると共に、層間接続を行うビアホールの形成が容易となり、しかも電気接続性が確保しやすくなるからである。
また、それぞれの絶縁性樹脂基材としては、単層からなる樹脂基材を用いてもよいし、２層以上の複数層に多層化した樹脂基材を用いてもよい。
前記半導体収容基板の凹部内用に半導体素子を埋め込んで収容させた後、半導体収容用基板の片面もしくは両面に層間樹脂絶縁層を形成し、次いでその層間樹脂絶縁層に、半導体素子との電気的接続をなすビアホールを含んだ導体回路を形成した後、更に他の層間樹脂絶縁層と導体回路とを交互に積層することによって、本発明にかかる多層プリント配線板を製造することができる。
前記半導体収容基板の凹部内に埋め込む半導体素子としては、その接続パッド上に予め柱状電極が形成された半導体素子、あるいは接続パッドを被覆する仲介層が形成された半導体素子のいずれでも用いることができる。これらの半導体素子は、柱状電極あるいは仲介層を介して層間樹脂絶縁層に設けたビアホールに電気的に接続されることが望ましい。
以下、（１）柱状電極を有する半導体素子および（２）仲介層を有する半導体素子の製造方法について説明する。
（１）柱状電極を有する半導体素子の製造方法
本発明の実施形態にて用いる柱状電極を有する半導体素子とは、柱状電極あるいは再配線を有する半導体素子を意味する。
図２に示すように、ウエハ状態の半導体素子１（シリコン基板）上にアルミニウムなどからなる接続パッド２を形成し、その上面において接続パッド２の中央部を除く部分に保護膜３（パッシベーション膜）を形成したものを用意する。この状態では、接続パッド２の表面は、保護膜３に被覆されていない中央部において露出している。
次に、半導体素子１の上面全体に下地金属層４を形成する。下地金属層としては、クロム、銅、ニッケルなどを用いることができる。
次いで、下地金属層４の上面に液状レジストからなるメッキレジスト層を形成し、メッキレジスト層の半導体素子の接続パッドに対応する部分に開口部を形成する。
次いで、下地金属層４をメッキ電流路として電解メッキを行うことにより、メッキレジスト層の開口部内の下地金属層の上面に柱状電極５を形成する。その後、メッキレジスト層を剥離し、さらに、柱状電極５をマスクとして下地金属層の不要な部分をエッチングして除去すると、柱状電極下にのみ下地金属層４が残存される。
さらに、半導体素子１の上面側にエポキシ樹脂やポリイミド等からなる封止膜６を形成する。この状態において、柱状電極５の上面が封止膜６によって覆われた場合には、表面を適宜に研磨することにより、柱状電極５の上面を露出させる。次に、ダイシング工程を経ると、個々の半導体チップ（柱状電極を有する半導体素子）が得られる。
（２）仲介層を有する半導体素子の製造方法
本発明の実施形態にて用いられる仲介層とは、半導体素子のパッド上に設けられるビアホールとの電気的な接続を行うための介在層を意味する。
図３に示すように、内蔵する半導体素子１０の全面に蒸着、スパッタリングなどを行い、全面に導電性の金属層１２（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの範囲内で形成させるのがよい。その理由は、厚みがそのような範囲内では、全面に均一な膜厚の金属層を形成することが容易であり、膜厚にバラツキが生じることが少ないからである。クロムの場合には０．１μｍ程度の厚みが望ましい。
上記第１薄膜層１２により、接続パッド１４が被覆され、仲介層２０と半導体素子の接続パッド１４の界面の密着性を高めることができる。また、これらの金属で半導体素子１０の接続パッド１４を被覆することで、界面への湿分の侵入を防ぎ、パッドの溶解、腐食を防止し、信頼性を低下させにくくすることができる。
前記第１薄膜層１２の金属としては、クロム、ニッケル、チタンのいずれかの金属を用いることが望ましい。その理由は、接続パッド１４と金属層１２との密着性がよく、また、界面への湿分の侵入を防止させやすいからである。
前記第１薄膜層１２上に、スパッタ、蒸着、または無電解めっきにより第２薄膜層１７を形成させる。その金属としてはニッケル、銅、金、銀などがある。電気特性、経済性、あるいは後工程で形成される厚付け層が主として銅から形成されることから、第２薄膜層１７も銅を用いて形成することが望ましい。
ここで第２薄膜層１７を設ける理由は、第１薄膜層１２だけでは、後述する厚付け層を形成するための電解めっき用のリードを取ることが難しいためである。第２薄膜層１７は、厚付けのリードとして用いられる。
第２薄膜層１７の厚みは、０．０１〜５．０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内では、リードとしての役割を果たすことができると共に、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまうことが少なく、湿分が侵入し難くなるので、信頼性が確保しやすくなるからである。
前記第２薄膜層１７上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、仲介層としての強度や構造上の耐性、あるいは後工程で形成されるビルドアップ配線層の導体層は主として銅から形成されることから、電解銅めっきにより形成することが望ましい。
厚付け電解銅めっき層１８の厚みは、１〜２０μｍの範囲が望ましい。その理由は、厚さがそのような範囲内では、上層のビアホールとの接続信頼性が低下することが少なく、また、エッチングの際にアンダーカットが生じることが少ないので、形成される仲介層とビアホールの界面に隙間が発生することを抑制することができる。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
その後、エッチングレジストを形成して、露光、現像して仲介層以外の部分の金属を露出させてエッチングを行い、半導体素子のパッド上に第１薄膜層１２、第２薄膜層１７、厚付け層１８からなる仲介層２０を形成させる。
上記仲介層の製造方法以外にも、基板の凹部内に半導体素子を内蔵した後、仲介層を形成してもよいし、半導体素子およびコア基板の上に形成した金属膜上にドライフィルムレジストを形成して仲介層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様に半導体素子のダイパッド上に仲介層を形成させることもできる。
次に、本発明にかかる多層プリント配線板を製造する方法の一例について、具体的に説明する。
Ａ．半導体素子収容用基板の作製
本発明にかかる多層プリント配線板を製造するに当たって、それを構成する半導体素子収容用基板としては、絶縁性樹脂基材の片面もしくは両面に銅箔が貼付けられてなる第一の絶縁性樹脂基材と第二の絶縁性樹脂基材とを積層した形態のものを用いる。
（１） 前記第一絶縁性樹脂基材は、例えば、両面銅張積層板から形成することができる。このような両面銅張積層板の一方の表面にレーザ照射を行って、第一絶縁性樹脂基材の一方の銅箔表面および樹脂絶縁層を貫通して他方の銅箔（あるいは導体回路パターン）に達するビアホール形成用開口を形成する。
前記レーザ照射は、パルス発振型炭酸ガスレーザ加工装置を用いて行われ、その加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜５の範囲内であることが望ましい。
このような加工条件のもとで形成され得るビアホール形成用開口の口径は、５０〜２５０μｍであることが望ましい。
なお、レーザ照射によって銅張積層板にビアホール形成用開口を形成させるには、銅箔と絶縁性樹脂基材とに同時に開口を形成するようなレーザ照射を行うダイレクトレーザ法と、ビアホール形成用開口に該当する銅箔部分をエッチングにより予め除去した後に、絶縁性樹脂基材にビーム照射を行うコンフォーマル法があり、そのどちらを用いてもよい。
（２） 前記工程で形成された開口内に残留する樹脂残滓を除去するために、デスミア処理を行うことが望ましい。
このデスミア処理は、酸あるいは酸化剤（例えば、クロム酸、過マンガン酸）の薬液処理等の湿式処理や、酸素プラズマ放電処理、コロナ放電処理、紫外線レーザ処理またはエキシマレーザ処理等の乾式処理によって行われる。
これらのデスミア処理を選択する方法は、絶縁性樹脂基材の種類や、厚み、ビアホールの開口径、レーザ条件等により残留が予想されるスミア量に応じて選ばれる。
（３） 前記デスミア処理した基板の銅箔面に対して、銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを完全に充填して、フィルドビアが形成される。
なお、場合によっては電解銅めっき処理の後、基板のビアホール開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
（４） 前記第一の絶縁性樹脂基材の両面にレジスト層を形成し、露光・現像工程を経て、レジスト非形成部分に対して、塩化第二銅などからなるエッチング液により、エッチング処理を行う。その後、レジストを剥離することにより、第一の絶縁性樹脂基材の一方の表面には、ビアホールランドを含んだ導体回路、位置合わせ用の位置決めマーク等が形成され、他方の表面には、半導体素子に関連したサイズを有する金属層、ビアホールランドを含んだ導体回路、位置合わせ用の位置決めマーク等が形成される。
（５）前記第一の絶縁性樹脂基材の金属層が形成された側の表面に第二の絶縁性樹脂基材を積層する。
例えば、接着剤層であるプリプレグに銅箔を重ね合わせたものから第二の絶縁性樹脂基材を形成し、それを第一の絶縁性樹脂基材の片面に熱圧着により積層してなる積層体を形成する。
（６）前記積層体を構成する第一絶縁性樹脂基材の金属層を設けた面に、前記（１）と同様にレーザ照射を行って、第二絶縁性樹脂基材の銅箔表面を貫通すると共に樹脂層を通過して、第一絶縁性樹脂基材に形成したビアホールランドを含んだ導体回路に達するビアホール形成用の開口を形成する。
このビアホール形成用開口の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。
また、前記加工条件のもとで形成され得るビアホール形成用開口の口径は、５０〜１５０μｍであることが望ましい。開口径がそのような範囲では、層間接続性の確保と配線の高密度化が得られやすいからである
（７） 前記（６）の工程で形成されたビアホール形成用開口内に残留する樹脂残滓を除去するために、前記（２）と同様にデスミア処理を行う。
（８） 次に、前記第一絶縁性樹脂基材の表面を保護フィルムにより被覆した状態で、前記デスミア処理した基板の銅箔面に対して、その銅箔をめっきリードとする電解銅めっき処理を施して、開口内に電解銅めっきを完全に充填し、フィルドビアを形成する。
なお、場合によっては電解銅めっき処理の後、基板のビアホール形成用開口の上部に盛り上がった電解銅めっきを、ベルトサンダー研磨、バフ研磨、エッチング等によって除去して平坦化してもよい。
また、無電解めっきを経て、電解めっきを形成してもよい。この場合には、無電解めっき膜は、銅、ニッケル、銀等の金属を用いてもよい。
（９） 前記電解銅めっき膜上に、レジスト層を形成する。レジスト層は、塗布でも予めフィルム状にしたものを貼り付けるいずれの方法でもよい。このレジスト上に予め回路が描画されたマスクを載置して、露光、現像処理してエッチングレジスト層を形成し、エッチングレジスト非形成部分の金属層をエッチングして、ビアホールランドを含んだ導体回路を形成し、その後、前記（８）の工程で貼付した保護フィルムを剥離させる。
このエッチング液としては、硫酸一過酸化水素、過硫酸塩、塩化第二銅、塩化第二鉄の水溶液から選ばれる少なくとも１種の水溶液が望ましい。
前記銅箔をエッチングして導体回路を形成する前処理として、ファインパターンを形成しやすくするため、あらかじめ、銅箔の表面全面をエッチングして厚さを調整してもよい。
前記導体回路の一部としてのビアホールランドは、その内径がビアホール口径とほぼ同様であるか、その外径をビアホール径よりも大きく形成し、ランド径を７５〜３５０μｍの範囲に形成することが好ましい。
（１０）次いで、第一絶縁性樹脂基材の金属層を設けた面と反対側の表面領域（半導体素子収容領域）に、例えば、レーザ加工によって樹脂層を貫通して金属層表面に達する開口を形成し、その開口から金属層表面が露出するような凹部を形成して、半導体素子収容用基板とする。必要に応じて、レジスト形成工程、エッチング処理工程を経て、金属層が露出されるような凹部を形成することもできる。
例えば、前記第一絶縁性樹脂基材と第二絶縁性樹脂基材との積層体に、パルス発振型炭酸ガスレーザ加工装置を用いたレーザ照射によって、第一絶縁性樹脂基材の表面から樹脂層を貫通して金属層表面に達する開口を形成して半導体素子を収容または内蔵させる凹部を形成する。
前記半導体素子を収容する凹部の加工条件は、パルスエネルギーが０．５〜１００ｍＪ、パルス幅が１〜１００μｓ、パルス間隔が０．５ｍｓ以上、周波数２０００〜３０００Ｈｚ、ショット数が１〜１０の範囲内であることが望ましい。
このようなレーザ加工により、半導体素子を内蔵させる凹部が形成され、該凹部の底面には、金属層（この場合は、銅箔を指す。）が露出される。このとき、金属層はシャイニー面となっている。また、金属層は、ほぼ平坦になっている。また、必要応じて、金属層の表面を、例えば、黒化処理等である程度荒らしてもよい。それにより、接着剤層との密着性を確保してもよい。
Ｂ．半導体素子の収容、埋め込み
（１１） 前記Ａ．の（１）〜（１０）の工程により得られた半導体素子収容用基板に、半導体素子を埋め込む。
この埋め込まれる半導体素子としては、前述したように、接続パッド上に予め柱状電極が形成された半導体素子、あるいは接続パッドを被覆する仲介層が形成された半導体素子のいずれをも用いることができるが、ここでは後者を用いる場合について説明する。
この仲介層は、半導体素子のパッドとプリント配線板のビアホールを含む導体回路とを直接的に接続させるために設けられた仲介層であり、ダイパッド上に、薄膜層を設け、その薄膜層上にさらに厚付け層を設けることによって形成され、少なくとも２層以上の金属層で形成することが好ましい。
また、この仲介層は、半導体素子のダイパッドよりも大きなサイズに形成されることが好ましい。そのようなサイズにすることによって、ダイパッドとの位置合わせが容易となり、その結果、ダイパッドとの電気的接続性が向上すると共に、ダイパッドにダメージを与えることなくレーザ照射やフォトエッチングによるビアホール加工が可能となる。そのため、半導体素子のプリント配線板への埋め込み、収容、収容や電気的な接続を確実に行うことができる。
また、仲介層上には、直接、プリント配線板の導体回路をなす金属層を形成することが可能となる。
また、仲介層は、前述したような製造方法以外にも、半導体素子の接続パッド側の全表面または半導体素子を埋め込んだ半導体素子収容用基板上に形成した金属膜上に、ドライフィルムからなるレジストを形成し、仲介層に該当する部分を除去させた後、電解めっきによって厚付けし、その後、レジストを剥離してエッチング液によって、同様に半導体素子の接続パッド上に仲介層を形成させることもできる。
（１２）半導体素子を収容、内蔵した基板上に、絶縁樹脂層を設けた後、前記Ａ．の（１）〜（４）と同様の処理を行うことにより、内蔵された半導体素子の接続パッド上に形成した仲介層に電気的に接続されるビアホール、半導体素子収容用基板に形成されたビアホールを含む導体回路に電気的に接続されるビアホール、および外側の導体回路を形成することができる。このとき、基板上の導体回路及び金属層には、マット処理を行なってもよい。このマット処理には、エッチングによる加工、めっきによる加工、酸化還元処理、黒化処理などの金属層に荒らして、マット面を形成させる技術を用いることができる。
さらに、絶縁樹脂層と銅箔を積層させ、前記Ａ．の（１）〜（４）と同様の処理を繰り返し行うことにより、更に多層化したプリント配線板を得ることができる。
前述の方法は、絶縁樹脂層の積層を逐次積層することにより絶縁樹脂層の多層化を行ったが、必要に応じて、絶縁樹脂層が１単位の回路基板を２層以上に積層し、一括で加熱圧着することによって、絶縁樹脂層の多層化を行うような多層プリント配線板としてもよい。
（１３） 次に、最も外側の回路基板の表面にソルダーレジスト層をそれぞれ形成する。この場合、回路基板の外表面全体にソルダーレジスト組成物を塗布し、その塗膜を乾燥した後、この塗膜に、半田パッドの開口部を描画したフォトマスクフィルムを載置して露光、現像処理することにより、導体回路のビアホール直上に位置する導電性パッド部分を露出させた半田パッド開口をそれぞれ形成する。この場合、ソルダーレジスト層をドライフィルム化したものを貼り付けて、露光・現像もしくはレーザ加工により開口を形成させてもよい。
前記マスク層の非形成部から露出した半田パッド上に、ニッケル−金などの耐食層を形成する。このとき、ニッケル層の厚みは、１〜７μｍが望ましく、金層の厚みは０．０１〜０．１μｍが望ましい。
これ以外にも、ニッケル−パラジウム−金、金（単層）、銀（単層）等を形成してもよい。耐食層を形成した後に、マスク層を剥離する。これにより、耐食層を形成された半田パッドと耐食層が形成されていない半田パッドとが混在するプリント配線板となる。
（１４） 前記（１３）の工程で得られたソルダーレジストの開口からビアホール直上に露出した半田パッド部分に、半田体を供給し、この半田体の溶融・固化によって半田層が形成された多層プリント配線板が形成される。あるいは半田バンプや導電性ボールまたは導電性ピンを導電性接着剤もしくは半田層を用いてパッド部に接合してもよい。
ここで、半田転写法は、プリプレグに半田箔を貼合し、この半田箔を開口部分に相当する箇所のみを残してエッチングすることにより、半田パターンを形成して半田キャリアフィルムとし、この半田キャリアフィルムを、基板のソルダーレジスト開口部分にフラックスを塗布した後、半田パターンがパッドに接触するように積層し、これを加熱して転写する方法である。
一方、印刷法は、パッドに相当する箇所に開口を設けた印刷マスク（メタルマスク）を基板に載置し、半田ペーストを印刷して加熱処理する方法である。このような半田層を形成する半田としては、Ｓｎ／Ａｇ半田、Ｓｎ／Ｉｎ半田、Ｓｎ／Ｚｎ半田、Ｓｎ／Ｂｉ半田などが使用できる。
［実施例１−１］
（１）基材の準備
まず、半導体素子収容用基板を構成するプリント基板を製作する。このプリント基板は、第一絶縁性基材３０と第二絶縁性基材４０からなり、それらの基材を積層して形成する。プリント基板の材質の一例としては、エポキシ系樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる両面銅張積層板を出発材料として用いる。
前記第一絶縁性基材３０として、厚みが１００μｍの樹脂絶縁層３２の両面に、厚みが１５μｍの銅箔３４を貼付してなる両面銅張積層板を用いる。この積層板の銅箔３２が１５μｍよりも厚いものを用いて、エッチング処理により、銅箔の厚みを１５μｍに調整してもよい（図４Ａ参照）。
また、第一絶縁基材の第二絶縁性基材と接触する面上に、レジスト、エッチング処理を経て、半導体素子内臓の凹部の底面の金属層と導体回路等が形成されている。必要に応じて、レーザ穴明けの位置合わせ用の位置決めマーク等を形成してもよい。
（２）ビアホール形成用開口の形成
前記第一絶縁性基材３０の一方の銅箔表面に、炭酸ガスレーザ照射を行って、銅箔３４および樹脂絶縁層３２を貫通して他方の銅箔表面に達するビアホール形成用開口３６を形成する（図４Ｂ参照）。さらにその開口内を過マンガン酸の薬液処理によってデスミア処理する。
この実施例においては、ビアホール形成用の開口３６の形成には、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用し、基材厚６０μｍのガラス布エポキシ樹脂基材に、銅箔にダイレクトに、以下のような照射条件で、レーザビームを照射して１００穴／秒のスピードで、直径７５μｍのビアホール形成用の開口を形成する。
（照射条件）
パルスエネルギー： ７５ｍＪ
パルス幅： ８０μｓ
パルス間隔： ０．７ｍｓ
周波数： ２０００Ｈｚ
（３）電解銅めっき膜の形成
デスミア処理を終えた第一絶縁性基材３０のビアホール形成用開口３６を設けた銅箔面に、以下のようなめっき条件で、銅箔をめっきリードとする電解銅めっき処理を施す。
〔電解めっき液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １１．０ ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ６５分
温度 ２２±２ ℃
このようなめっき処理によって、添加剤Ａにより開口内の電解銅めっき膜３８の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっき３８と銅箔３４とがほぼ平坦に形成される（図４Ｃ参照）。
また、銅箔３４、電解めっき膜３８からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
（４）導体回路、フィルドビアおよび金属層の形成
前記（３）の工程を経た第一絶縁性基材３０の銅箔３４および銅めっき膜３８上に、感光性ドライフィルムを用いてエッチングレジスト層（図示を省略）を形成する。即ち、第一絶縁性基材３０の両面の銅箔面にエッチングレジスト層を形成する。そのレジスト層の厚みは、１５〜２０μｍの範囲であり、フィルドビアのランドを含む導体回路および半導体素子のサイズに関連したサイズの金属層が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成する。
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
その後、レジストをアルカリ液により剥離することによって、フィルドビア３９のランドを含む導体回路４１および半導体素子を接触させる金属層４２が形成される。必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することができる。
これによって、第一絶縁性基材３０の表面と裏面に導体回路４１が形成されると共に、これらの導体回路４１を電気的に接続するフィルドビア３９が形成され、さらに、半導体素子を載置する金属層４２が形成されてなる回路基板が得られる。
なお、この回路基板に形成される金属層４２は、図１に示すように、第一絶縁性基材の裏面に形成され、半導体素子を収容する凹部を形成する領域に相当する回路基板表面の銅箔部分はエッチングにより除去される（図４Ｄ参照）。
（５）第一絶縁性基材と第二絶縁性基材との積層
前記第一絶縁性基材３０に積層される第二絶縁性基材４０としては、厚みが６０μｍの樹脂絶縁層４３の片面に、厚みが１５μｍの銅箔４４が貼付されてなる片面銅張積層板を用いる。
このような第二絶縁性基材４０は、銅箔が形成されていない側の表面が第一絶縁性基材３０の金属層４２が形成された表面に接触した状態で積層される（金属層４２は、半導体素子を載置する金属層となる）。第一絶縁性基材３０と第二絶縁性基材４０の積層は、以下のような条件で両者を熱圧着することにより行われる（図４Ｅ参照）。このとき、導体層４１および金属層４２には、マット面を形成する処理（例えば、エッチング処理による粗面形成等）を行なってもよい。
（圧着条件）
温度： １８０℃
プレス圧力： １５０ｋｇｆ／ｃｍ２
圧着時間： １５分
なお、この実施形態では、第一絶縁性基材３０および第二絶縁性基材４０を単層で形成させるが、２層以上の複数層で形成してもよい。
（６）ビアホール形成用開口の形成
前記第二絶縁性基材４０の銅箔形成面に対して、炭酸ガスレーザ照射を行って、銅箔４４を貫通すると共に、樹脂絶縁層４３を通過して、前記第一絶縁性基材３０に設けたフィルドビア３９のビアランドを含む導体回路４１表面に達するビアホール形成用開口４６を形成する（図４Ｆ参照）。さらに、それら開口内を過マンガン酸の薬液処理によってデスミア処理する。
この実施例において、第二絶縁性基材４０にビアホール形成用の開口４６を形成するには、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用する。第二絶縁性基材４０の基材厚６０μｍのガラス布エポキシ樹脂基材４３に貼付された銅箔４４にダイレクトに、以下のような照射条件で、レーザビームを照射して１００穴／秒のスピードで、直径７５μｍのビアホール形成用の開口４６を形成する。
（照射条件）
パルスエネルギー： ７５ｍＪ
パルス幅： ８０μｓ
パルス間隔： ０．７ｍｓ
周波数： ２０００Ｈｚ
（７）電解銅めっき膜の形成
前記第一絶縁性基材３０の表面を保護フィルム４８を貼付して被覆した後、開口内のデスミア処理を終えた第二絶縁性基材４０の銅箔面に、以下のようなめっき条件で、銅箔をめっきリードとする電解銅めっき処理を施す。
〔電解めっき液〕
硫酸 ２．２４ｍｏｌ／ｌ
硫酸銅 ０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １１．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ６５分
温度 ２２±２℃
このようなめっき処理においては、添加剤Ａにより開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっきと銅箔とがほぼ平坦に形成する。
また、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
（８）導体回路およびフィルドビアの形成
前記（７）工程を経た第二絶縁性基材４０の銅箔４４および銅めっき上に、感光性ドライフィルムを用いてエッチングレジスト層（図示を省略）を形成した。このレジスト層の厚みは、１５〜２０μｍの範囲であり、フィルドビアのランドを含む導体回路が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成する。
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
その後、レジストをアルカリ液により剥離し、さらに、前記（７）の工程にて第一絶縁性基材３０の表面に貼付した保護フィルム４８を剥離させることによって、第二絶縁性基材４０の片面に導体回路５０が形成されると共に、これらの導体回路を第一絶縁性基材３０に設けたフィルドビア３９のランド４１に電気的に接続するフィルドビア５２が形成される（図４Ｇ参照）。必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することもできる。
（９）半導体素子収容用凹部の形成
前記（４）の工程で、エッチングによって銅箔部分が除去されている樹脂部分に炭酸ガスレーザ照射を行って、樹脂層を貫通して金属層表面に達する開口を形成する。その開口内に金属層が露出するようにして、その開口の側面と金属層表面（底面）によって半導体素子５５を内蔵するための凹部５４が形成される（図５Ａ参照）。
この実施例において、第一絶縁性基材３０に半導体素子収容用の凹部５４を形成するには、日立ビア社製の高ピーク短パルス発振型炭酸ガスレーザ加工機を使用する。第一絶縁性基材表面の銅箔が除去された領域に対して、基材厚６０μｍのガラス布エポキシ樹脂基材に、以下のような照射条件でレーザビームを照射して、収容すべき半導体素子のサイズよりも僅かに大きなサイズで、深さが１００μｍであるような半導体素子収容用の凹部５４を形成する。
（照射条件）
パルスエネルギー： １００ｍＪ
パルス幅： ９０μｓ
パルス間隔： ０．７ｍｓ
周波数： ２０００Ｈｚ
なお、レーザ加工により形成された半導体素子収容用の凹部５４は、その底面に金属層４２が露出された状態となり、凹部５４の深さはほぼ均一であり、四隅の形状も円弧状になっていなかった。このとき、金属層の半導体素子を載置する面は、シャイニー面となっている。しかしながら、必要応じて、例えば、黒化処理等により金属層の表面をある程度荒らして、接着剤層との密着性を確保してもよい。また、前記凹部の面積は、金属層の面積よりも小さくなっている。このために、凹部の深さの均一性が確保されやすくなっている。
（１０）柱状電極を有する半導体素子の収容
前記（１）〜（９）の工程に従って作製された半導体素子収容用基板の凹部５４に収容、内蔵させる半導体素子５５としては、以下の（ａ）〜（ｄ）の工程により作製した柱状電極を有する半導体素子を用いる。
（ａ）シリコン基板の準備
ウエハ状態のシリコン基板（半導体基板）上に接続パッドが形成され、その上面において接続パッドの中央部を除く部分に保護膜（パッシベーション膜）が形成され、接続パッドの中央部が保護膜に形成された開口部を介して露出されたものを用意する。
（ｂ）下地金属層の形成
シリコン基板の上面全体に、スパッタリングにより、厚みが２μｍの銅からなる下地金属層を形成する。
（ｃ）柱状電極の形成
次に、下地金属層の上面にアクリル系樹脂等の感光性樹脂からなるドライフィルムレジストをラミネートして、厚みが１１０μｍのメッキレジスト層を形成する。形成すべき柱状電極の高さを１００μｍ程度に設定する。
次いで、メッキレジスト層のパッドに対応する部分に開口を描画したマスクを用いて、露光、現像を経て、レジストに開口部が形成する。
さらに、下地金属層をメッキ電流路として電解銅めっきを行うことにより、メッキレジスト層の開口部内の下地銅層の上面に銅からなる柱状電極を形成する。
最後に、メッキレジスト層を剥離し、柱状電極をマスクとして下地金属層の不要な部分をエッチングして除去すると、柱状電極下にのみ下地金属層が残存される。
（ｄ）封止膜の形成
前記（ｃ）で得られたシリコン基板の上面側にエポキシ樹脂やポリイミド等からなる絶縁樹脂である封止膜を形成する。この状態において、柱状電極の上面が封止膜によって覆われた場合には、表面を適宜に研磨することにより、柱状電極の上面を露出させる。
次に、ダイシング工程により、個々の半導体チップ（半導体装置）が得られる。このとき、柱状電極を有する半導体素子の厚みは１００μｍに形成する。
前記（ａ）〜（ｄ）の工程によって作製した半導体素子５５の下面側に、熱硬化型の接着剤、その一例として、エポキシ樹脂の一部をアクリル化した熱硬化型樹脂からなる接着剤を施して、厚みが３０〜５０μｍの接着剤層５６を形成する。
その後、半導体素子収容用基板の凹部５４に収容した後、１００〜２００度の間で熱処理を行い、接着剤層５６を硬化させた。これにより、半導体素子５５が内蔵された基板６０が得られる（図５Ｂ参照）。
このとき、半導体素子の柱状電極５８の先端と基板の上面とはほぼ同一面上となる。即ち、半導体素子５５には傾きはなく、電極パッドもほほ平坦となる。
（１１）積層工程
前記（１０）で得られた基板６０上にプリプレグなどの接着材層６２を挟み、この上に厚みが６０μｍの樹脂絶縁層６４の片面に、厚みが１５μｍの銅箔６６が貼付されてなる片面銅張積層板を積層し（図５Ｃ参照）、以下のような条件で、矢印方向に加熱プレスを行って多層化する（図５Ｄ参照）。
（プレス条件）
温度： １９０℃
圧力： ３．０ｋｇｆ／ｃｍ２
プレス時間： ３５分
（１２）ビアホール形成用開口の形成
前記（６）の工程と同様にして、銅箔６６を貫通すると共に、樹脂絶縁層６４を通過して、半導体素子収容用基板をなす第一絶縁性基材に形成されたビアランドを含む導体回路４１、および半導体素子上のパッド上に設けた柱状電極５８にそれぞれ達するビアホール形成用開口７０、７２を形成する（図６Ａ参照）。この際のレーザ照射条件は、前記（６）の工程と同じである。さらに、それら開口内を過マンガン酸の薬液処理によってデスミア処理する。
（１３）電解銅めっき膜の形成
開口内のデスミア処理を終えた銅箔面に、以下のようなめっき条件で、銅箔をめっきリードとする電解銅めっき処理を施す。
〔電解めっき液〕
硫酸 ２．２４ｍｏｌ／ｌ
硫酸銅 ０．２６ｍｏｌ／ｌ
添加剤Ａ（反応促進剤） １０．０ｍｌ／ｌ
添加剤Ｂ（反応抑制剤） １０．０ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ６５分
温度 ２２±２℃
このようなめっき処理においては、添加剤Ａにより開口内の電解銅めっき膜の形成が促進され、逆に添加剤Ｂにより主として銅箔部分に付着されて、めっき膜の形成を抑制される。また、開口内が電解銅めっきで充填されて、銅箔とほぼ同一の高さになると、添加剤Ｂが付着されるので、銅箔部分と同様にめっき膜の形成が抑制される。これにより、開口内に完全に電解銅めっきが充填されると共に、開口から露出した電解銅めっきと銅箔とがほぼ平坦に形成される。
また、銅箔、電解めっき膜からなる導体層をエッチングによって、厚みを調整してもよい。場合によってはサンダーベルト研磨およびバフ研磨の物理的方法によって導体層の厚みを調整してもよい。
これにより、開口内に電解銅めっきを完全に充填して、導体回路を接続すされるビアホールと半導体素子のホストと接続されるビアホールが形成される。
（１４）導体回路の形成
前記（１３）の工程を経た銅箔および銅めっき上に、感光性ドライフィルムを用いてエッチングレジスト層を形成する。このレジスト層の厚みは、１５〜２０μｍの範囲であり、フィルドビアのランドを含む導体回路が描画されたマスクを用いて、露光・現像を経て、銅箔上にレジスト非形成部を形成する。
次いで、レジスト非形成部に、過酸化水素水／硫酸からなるエッチング液により、エッチングを行い、非形成部に該当する銅めっき膜および銅箔を除去する。
その後、レジストをアルカリ液により剥離することによって、半導体素子収容用基板を被覆して設けた樹脂絶縁層６４上に導体回路７４が形成されると共に、半導体素子５５を内蔵した基板６０に設けたフィルドビアのランド４１に前記導体回路７４を電気的に接続するフィルドビア７６や、半導体素子５５のパッド上に設けた柱状電極５８に電気的に接続されるフィルドビア７８がそれぞれ形成される。なお、必要に応じて、ダミーパターンや、アライメントマーク、製品認識記号等を形成することもできる。
さらに、必要に応じて、前記（１１）〜（１４）の工程を繰り返すことによって、より多層化したプリント配線板を得ることができる。
なお、このような積層化において、ビアホールの向きが同一方向になるように積層してもよいし、逆方向となるように積層してもよい。また、これら以外の組み合わせにより多層化をしてもよい。
（１５）ソルダーレジスト層の形成
前記（１）〜（１４）の工程により得られた多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層８０を形成する。フィルム化されたソルダーレジストを貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することにより基板上に、ソルダーレジスト層８０を２０〜３０μｍの厚さで形成する。
次いで、７０℃で２０分間、１００℃で３０分間の乾燥処理を行った後、クロム層によってソルダーレジスト開口部の円パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて１０００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理する。さらに、１２０℃で１時間、１５０℃で３時間の条件で加熱処理し、パッド部分に対応した開口８２を有する（開口径２００μｍ）ソルダーレジスト層８０（厚み２０μｍ）を形成する。
なお、多層化基板の最上層および最下層に位置する回路基板の表面に、ソルダーレジスト層を形成する前に、必要に応じて、粗化層を設けることもできる。
この場合には、ソルダーレジスト層上に感光性樹脂からなるドライフィルム状となったマスク層を形成する。フィルム化されたマスク層を貼り付ける、もしくは予め粘度を調整されたワニスにより塗布することによりソルダーレジスト層上に、マスク層を１０〜２０μｍの厚さで形成する。
次いで、８０℃で３０分間の乾燥処理を行った後、クロム層によってマスク層の形成パターン（マスクパターン）が描画された厚さ５ｍｍのソーダライムガラス基坂を、クロム層が形成された側をソルダーレジスト層に密着させて８００ｍＪ／ｃｍ２の紫外線で露光し、ＤＭＴＧ現像処理する。さらに、１２０℃で１時間の条件で加熱処理して、ソルダーレジスト層を（厚み２０μｍ程度）を形成する。
（１６）耐食層の形成
次に、ソルダーレジスト層８０を形成した基板を、塩化ニッケル３０ｇ／１、次亜リン酸ナトリウム１０ｇ／１、クエン酸ナトリウム１０ｇ／１からなるｐＨ＝５の無電解ニッケルめっき液に２０分間浸漬して、開口部に厚さ５μｍのニッケルめっき層を形成する。
さらに、その基板を、シアン化金カリウム２ｇ／１、塩化アンモニウム７５ｇ／１、クエン酸ナトリウム５０ｇ／１、次亜リン酸ナトリウム１０ｇ／１からなる無電解金めっき液に９３℃の条件で２３秒間浸漬して、ニッケルめっき層上に厚さ０．０３μｍ程度の金めっき層を形成し、ニッケルめっき層と金めっき層とからなる被覆金属層（図示を省略）を形成する。
（１７）半田層の形成
そして、最上層の多層回路基板を覆うソルダーレジスト層８０の開口８２から露出する半田パッドに対して、融点が１８３℃のＳｎ／Ｐｂ半田もしくはＳｎ／Ａｇ／Ｃｕからなる半田ペーストを印刷し、１８３℃でリフローすることにより、半田層８４を形成する。
［実施例１−２］
以下の（ａ）〜（ｃ）の工程で作製した、仲介層を有する半導体素子５５を半導体素子収容用基板の凹部４２に埋め込んだ以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
（ａ）接続パッドおよび配線パターンの上に保護膜が形成された半導体素子上にスパッタリングによって、全面に亘って、厚みが０．１μｍのクロム薄膜と、その上に厚みが０．５μｍの銅薄膜層の２層を真空チャンバー内で連続して形成させる。
（ｂ）その後、ドライフィルムを用いたレジスト層を薄膜層上に形成させる。仲介層を形成する部分が描画されたマスクを該レジスト層上に、載置して、露光、現像を経て、レジスト非形成部を形成させる。電解銅めっきを施してレジスト非形成部に、厚みが１０μｍ程度の厚付け層（電解銅めっき膜）を設ける。
（ｃ）メッキレジストをアルカリ溶液等で除去した後、メッキレジスト下の金属膜をエッチング液によって除去することで、半導体素子のパッド上に仲介層を形成する。
これにより、縦５ｍｍ×横５ｍｍ、厚さが１００μｍである半導体素子が得られた。
［実施例２−１］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に８５度のテーパを形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
［実施例２−２］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に７５度のテーパを形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
この際、凹部に収容した半導体素子を被覆するプリプレグを含んだ樹脂絶縁層の一部が、半導体素子の側面と凹部の壁部との間の隙間に充填されて、その樹脂絶縁層が半導体素子を凹部底面に固定する接着剤層と一体化されている。
図７は、このような多層プリント配線板の要部断面を示すＳＥＭ写真の一例であり、凹部に収容される半導体素子はダミー素子が用いられている。
［実施例２−３］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に６０度のテーパを形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
［実施例２−４］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に８５度のテーパを形成し、その凹部に収容する半導体素子として、仲介層を有する半導体素子を用いた以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
［実施例２−５］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に７５度のテーパを形成し、その凹部に収容する半導体素子として、仲介層を有する半導体素子を用いた以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
［実施例２−６］
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に６０度のテーパを形成し、その凹部に収容する半導体素子として、仲介層を有する半導体素子を用いた以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
前記半導体収容用基板として、一方の表面に半導体素子のサイズに関連するサイズの金属層が形成されてなる第一絶縁性樹脂と、金属層に対応する領域に予め開口が形成されてなる第二絶縁性樹脂基材とを積層して、開口の一方が塞がれた形態の凹部を形成し、その凹部から金属層が露出するように形成した基板を用いた以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
（参考例１−１）
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に５５度のテーパを形成した以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
（参考例１−２）
前記Ａ．の（６）の工程において、半導体素子収容用の凹部の側面に５５度のテーパを形成し、その凹部に収容する半導体素子として、仲介層を有する半導体素子を用いた以外は、実施例１−１と同様の処理を行って、多層プリント配線板を製造した。
（比較例１−１）
第一絶縁性樹脂基材に金属層を形成しないこと、および第一絶縁性樹脂基材に設ける凹部をザグリ加工によって形成し、その凹部の底面が第二絶縁性樹脂基材に達しないような形態にすること以外は、実施例１−１と同様にして、多層プリント配線板を製造した。
（比較例１−２）
第一絶縁性樹脂基材に金属層を形成しないこと、および第一絶縁性樹脂基材に設ける凹部をザグリ加工によって形成し、その凹部の底面が第二絶縁性樹脂基材に達しないような形態にすること以外は、実施例１−２と同様にして、多層プリント配線板を製造した。
上記各実施例、参考例および比較例にしたがって作製した半導体素子収容用基板の凹部に、半導体素子として厚み２５０μｍのダミー半導体素子（シリコン製）を埋め込み、実施例１−１で用いられた接着剤を用いて凹部の底部に固定してなる基板に対して項目Ａの評価試験を行い、さらに、上記各実施例および比較例にしたがって作製し製造された多層プリント配線板に対して項目ＢおよびＣの評価試験を行った。各評価試験の結果は、表１に示す。
Ａ．引っ張り強度試験
半導体素子収容用基板の凹部にダミーの半導体素子を埋め込み、接着剤により固定した状態で、取手の付いた４ｍｍ□の金属片を瞬間接着剤（例えば、商品名「アロンアルファ」）を用いて、ダミーの半導体素子の上面中央部に接着、固定し、その取手に、バネ秤の先端を入れて、鉛直方向にバネを引っ張り、ダミー半導体素子が剥れたときの力を測定した。
Ｂ．抵抗測定試験
多層プリント配線板に埋め込まれた半導体素子に接続される導体回路の導通の有無を１０ヶ所で測定し、その導通された個所数を比較した。
Ｃ．信頼性試験
１３０℃／３分⇔−５５℃／３分を１サイクルとするヒートサイクル試験を２０００サイクルまで行い、１０００サイクル以降２００サイクル毎に、試験終了後、２時間放置させた後に、導通試験を行い、抵抗変化率が２０％を越えた回路の有無を測定し、２０％を越えたサイクル数を比較した。
Figure 2007043714
 以上の試験結果から、半導体素子を収容する凹部を樹脂絶縁層内に形成すると共に、凹部の底部に半導体素子に接触する金属層を形成した各実施例にかかる多層プリント配線板が、凹部の底部に半導体素子に接触する金属層を形成していない比較例にかかる多層プリント配線板よりも、密着性、電気的接続性、接続信頼性および耐ヒートサイクル性の点で格段に優れていることが確認された。
また、凹部の側面にテーパ角を付与した場合には、収容された半導体素子は、側面方向の熱応力や外部応力等を受けても、その応力を緩和することができるので、耐ヒートサイクル性に優れること、および半導体素子を固着させる接着剤においても、接着剤が凹部の側面に沿って、拡散することがなくなり、半導体素子の凹部底部への密着性が低下しにくくなることが確認された。特に、テーパ角度が６０度以上、９０度未満である場合に効果的であることが分かった。
なお、本発明の各実施形態においては、半導体素子が収容されている樹脂絶縁層上に、導体回路と他の樹脂絶縁層とを複数層形成し（例えば、図８に示すように、半導体素子が収容されている樹脂絶縁層上に他の２層の樹脂絶縁層を形成する）、半導体素子と各導体回路との間の電気的接続を行うビアホールを形成した構成とすることができる。
また、本発明の各実施形態においては、図９に示すように、金属層に接続されるビアホールを樹脂絶縁層内に形成し、このビアホールを介して半導体素子で発生した熱を基板外部に放熱するような形態のサーマルビアに形成することもできる。
以上説明したように、本発明にかかる多層プリント配線板は、半導体素子を収容する凹部を基板に形成し、その凹部の底面に金属層を形成したので、凹部の深さを均一に維持し、収容された半導体素子の傾きを抑えることができる。その結果、半導体素子の基板に対する密着性の低下を抑えることができ、しかも、金属層は、熱応力や外部応力などの影響を受けにくいので反りが生じることが少なくなるので、半導体素子の接続パッドとビアホール等の導体回路との接続不良の発生を抑え、ヒートサイクル試験等の過酷な条件での評価試験にも耐え得る、電気接続性や接続信頼性の低下を招きにくい半導体素子実装基板を提供する。

Claims (36)

  1. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されていることを特徴とする多層プリント配線板。
  2. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、
    前記他の樹脂絶縁層が繊維基材を有してなることを特徴とする多層プリント配線板。
  3. 前記半導体素子が収容される樹脂絶縁層上に、導体回路が形成されてなり、その導体回路はビアホールを介して、他の樹脂絶縁層上に形成された導体回路と電気的に接続されてなる請求項１または２に記載の多層プリント配線板。
  4. 前記半導体素子が収容される樹脂絶縁層上に、導体回路が形成されてなり、その導体回路は金属充填ビアホールを介して、他の樹脂絶縁層上に形成された導体回路と電気的に接続されてなる請求項１または２に記載の多層プリント配線板。
  5. 前記半導体素子が収容される樹脂絶縁層の厚みは、他の樹脂絶縁層の厚みよりも厚いことを特徴とする請求項１または２に記載の多層プリント配線板。
  6. 前記半導体素子とその半導体素子が収容される樹脂絶縁層の境界を越えて、前記他の樹脂絶縁層上の導体回路が延設されてなる請求項１または２に記載の多層プリント配線板。
  7. 前記金属層に接続されるビアホールが形成され、そのビアホールは、サーマルビアとして形成されてなる請求項１または２に記載の多層プリント配線板。
  8. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、前記金属層は、前記凹部の底面の面積よりも大きな面積に形成されている多層プリント配線板。
  9. 前記金属層は、ほぼ平坦化されてなる請求項８に記載の多層プリント配線板。
  10. 前記金属層は、圧延銅箔からなる請求項８に記載の多層プリント配線板。
  11. 前記樹脂絶縁層の凹部の壁面は、露出されてなる請求項８に記載の多層プリント配線板。
  12. 前記金属層は、レーザ処理により露出されている請求項８に記載の多層プリント配線板。
  13. 前記金属層の露出されている部分の厚みは、金属層が露出されていない部分の厚みよりも薄いことを特徴とする請求項８に記載の多層プリント配線板。
  14. 前記金属層の露出されている部分の表層は、シャイニー面である請求項８に記載の多層プリント配線板。
  15. 前記金属層の裏側の表層は、マット面である請求項８に記載の多層プリント配線板。
  16. 前記金属層には、接着剤層を介して、前記半導体素子が接合されている請求項８に記載の多層プリント配線板。
  17. 接着剤層が、半導体素子の底面および側面の底部周縁に接触している請求項８に記載の多層プリント配線板。
  18. 前記金属層は、基板内に予め内蔵されてなる請求項８に記載の多層プリント配線板。
  19. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、
    前記凹部の壁面は、露出されている多層プリント配線板。
  20. 前記凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填されている請求項１９に記載の多層プリント配線板。
  21. 前記凹部の壁面と半導体素子の側面とにより規定される間隙に樹脂絶縁層が充填されていて、かつ、その樹脂絶縁層が半導体素子と一体化されている請求項１９に記載の多層プリント配線板。
  22. 前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるテーパ形状である請求項１９に記載多層プリント配線板。
  23. 前記テーパ形状は、６０度以上であり、９０度未満の角度を有する請求項１９に記載多層プリント配線板。
  24. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記半導体素子は、樹脂絶縁層に設けた凹部内に収容され、その凹部の底面には前記半導体素子を載置する金属層が形成されて、
    前記ビアホールを形成する開口には導電性物質が充填されてなる多層プリント配線板。
  25. 前記ビアホールが断面鼓型形状である請求項２４に記載の多層プリント配線板。
  26. 前記前記半田パッドが前記半導体素子の上方に配置されている請求項２４に記載の多層プリント配線板。
  27. 前記他の樹脂絶縁層上に、１層以上の樹脂絶縁層が積層され、導体回路と接続されるビアホールが形成されてなる請求項２４に記載の多層プリント配線板。
  28. 前記半導体素子のパッド上に柱状電極または仲介層が形成され、その柱状電極または仲介層を介して前記パッドとビアホールとが電気的に接続されていることを特徴とする請求項２４に記載の多層プリント配線板。
  29. 半導体素子が収容されている樹脂絶縁層上に、他の樹脂絶縁層と導体回路とが形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板において、
    前記凹部は、その側面が底面から上方に向かうにつれて末広がりとなるテーパ形状である多層プリント配線板
  30. 前記テーパ形状は、６０度以上であり、９０度未満の角度である請求項２９に記載多層プリント配線板。
  31. 前記凹部の壁面は、露出されている請求項２９に記載の多層プリント配線板。
  32. 前記凹部の壁面と半導体素子の側面とで構成される間隙に樹脂層が充填されている請求項２９に記載の多層プリント配線板。
  33. 前記凹部の壁面と半導体素子の側面とで構成される間隙に樹脂絶縁層が充填されていて、かつ、樹脂絶縁層と一体化されている請求項２９に記載の多層プリント配線板。
  34. 半導体素子が収容、固定されてなる樹脂絶縁層上に、他の樹脂絶縁層と導体回路が形成され、前記半導体素子と導体回路との間がビアホールを介して電気的に接続されてなる多層プリント配線板を製造するにあたって、
    その製造工程中に、少なくとも以下の工程、
    樹脂絶縁層の一面に少なくとも導体回路と、収容される半導体素子のサイズに関連する所定面積の金属層とを形成すると共に、その他面に少なくとも導体回路と、前記金属層に対向する位置に半導体素子のサイズに関連する所定面積の導体回路非形成領域を形成し、さらに前記一面の導体回路と他面の導体回路とを電気的に接続するビアホールを形成してなる第一絶縁性樹脂基材を形成する工程、
    樹脂絶縁層の一面に銅箔が貼付された第二絶縁性樹脂基材を、前記第一絶縁性樹脂基材の前記一面に圧着して一体化する工程、
    前記第二絶縁性樹脂基材の一面に導体回路を形成すると共に、その導体回路と前記第一絶縁性樹脂基材の前記一面に形成した導体回路とを電気的に接続するビアホールを形成する工程、
    前記第一絶縁性樹脂基材の導体回路非形成領域に、樹脂絶縁層表面から金属層表面に達する凹部を形成して、金属層表面を露出させる工程、
    半導体素子を前記凹部内に収容し、接着剤を用いて前記凹部内に露出した金属層表面に接着、固定させる工程、
    前記半導体素子を被覆して他の樹脂絶縁層と導体回路とを形成し、その後、前記半導体素子と導体回路との間を電気的に接続するビアホールを形成する工程、
    を含むことを特徴とする多層プリント配線板の製造方法。
  35. 前記凹部はレーザ照射によって形成され、その側面は底面から上方に向かうにつれて末広がりとなるようなテーパを有する形状に形成されることを特徴とする請求項３４に記載の多層プリント配線板の製造方法。
  36. 前記半導体素子は、予めそのパッド上に柱状電極または仲介層が形成され、その柱状電極または仲介層を介して前記パッドとビアホールとが電気的に接続されることを特徴とする請求項３４に記載の多層プリント配線板の製造方法。
JP2007540236A 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法 Active JP5188809B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007540236A JP5188809B2 (ja) 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005300349 2005-10-14
JP2005300349 2005-10-14
PCT/JP2006/320988 WO2007043714A1 (ja) 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法
JP2007540236A JP5188809B2 (ja) 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2007043714A1 true JPWO2007043714A1 (ja) 2009-04-23
JP5188809B2 JP5188809B2 (ja) 2013-04-24

Family

ID=37942925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007540236A Active JP5188809B2 (ja) 2005-10-14 2006-10-16 多層プリント配線板およびその製造方法

Country Status (7)

Country Link
US (5) US8101868B2 (ja)
EP (1) EP1945013A4 (ja)
JP (1) JP5188809B2 (ja)
KR (1) KR20080046275A (ja)
CN (2) CN102752958B (ja)
TW (2) TW200731908A (ja)
WO (1) WO2007043714A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053465A (ja) * 2013-08-05 2015-03-19 ローム株式会社 半導体装置

Families Citing this family (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
US7759582B2 (en) * 2005-07-07 2010-07-20 Ibiden Co., Ltd. Multilayer printed wiring board
US7834273B2 (en) 2005-07-07 2010-11-16 Ibiden Co., Ltd. Multilayer printed wiring board
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101331814B (zh) * 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
JP3942190B1 (ja) * 2006-04-25 2007-07-11 国立大学法人九州工業大学 両面電極構造の半導体装置及びその製造方法
US20080123335A1 (en) * 2006-11-08 2008-05-29 Jong Kun Yoo Printed circuit board assembly and display having the same
JP4962228B2 (ja) * 2006-12-26 2012-06-27 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
KR100861619B1 (ko) * 2007-05-07 2008-10-07 삼성전기주식회사 방열 인쇄회로기판 및 그 제조방법
TW200906263A (en) * 2007-05-29 2009-02-01 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
CN101803483B (zh) 2007-09-11 2012-10-24 味之素株式会社 多层印刷电路板的制造方法
US8084692B2 (en) * 2007-10-25 2011-12-27 International Business Machines Corporation Reducing noise coupling in high speed digital systems
CN101653053B (zh) * 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
AT10247U8 (de) * 2008-05-30 2008-12-15 Austria Tech & System Tech Verfahren zur integration wenigstens eines elektronischen bauteils in eine leiterplatte sowie leiterplatte
US20110073357A1 (en) * 2008-06-02 2011-03-31 Nxp B.V. Electronic device and method of manufacturing an electronic device
KR100996914B1 (ko) * 2008-06-19 2010-11-26 삼성전기주식회사 칩 내장 인쇄회로기판 및 그 제조방법
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
DE102008063863A1 (de) * 2008-12-19 2010-07-01 Martin Schneider Elektronisches Bauteil mit aufgenommenem elektronischen Bauelement
US20110156261A1 (en) * 2009-03-24 2011-06-30 Christopher James Kapusta Integrated circuit package and method of making same
US9299661B2 (en) * 2009-03-24 2016-03-29 General Electric Company Integrated circuit package and method of making same
JP5280945B2 (ja) * 2009-06-19 2013-09-04 新光電気工業株式会社 半導体装置及びその製造方法
JP5515450B2 (ja) * 2009-06-24 2014-06-11 富士通株式会社 プリント基板の製造方法
TWI418272B (zh) * 2009-08-25 2013-12-01 Samsung Electro Mech 處理核心基板之空腔的方法
JP5588137B2 (ja) * 2009-09-14 2014-09-10 新光電気工業株式会社 半導体装置の製造方法
JP5272999B2 (ja) * 2009-09-30 2013-08-28 凸版印刷株式会社 光基板の製造方法
JP2011146547A (ja) * 2010-01-15 2011-07-28 Murata Mfg Co Ltd 回路モジュール
JP5436259B2 (ja) * 2010-02-16 2014-03-05 日本特殊陶業株式会社 多層配線基板の製造方法及び多層配線基板
US8633597B2 (en) * 2010-03-01 2014-01-21 Qualcomm Incorporated Thermal vias in an integrated circuit package with an embedded die
US8541693B2 (en) * 2010-03-31 2013-09-24 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011233854A (ja) * 2010-04-26 2011-11-17 Nepes Corp ウェハレベル半導体パッケージ及びその製造方法
KR101085727B1 (ko) 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
KR101085733B1 (ko) 2010-05-28 2011-11-21 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법
KR101117155B1 (ko) * 2010-07-01 2012-03-07 삼성전기주식회사 임베디드 기판 제조방법
KR20120026855A (ko) 2010-09-10 2012-03-20 삼성전기주식회사 임베디드 볼 그리드 어레이 기판 및 그 제조 방법
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
TW201240169A (en) * 2011-03-18 2012-10-01 Lextar Electronics Corp Semiconductor devices
TWI435205B (zh) * 2011-05-12 2014-04-21 Subtron Technology Co Ltd 蓋板結構及其製作方法
KR101231286B1 (ko) * 2011-06-01 2013-02-07 엘지이노텍 주식회사 부품 내장형 인쇄회로기판 및 그 제조 방법
US20130000968A1 (en) * 2011-06-30 2013-01-03 Broadcom Corporation 1-Layer Interposer Substrate With Through-Substrate Posts
JP2013030593A (ja) * 2011-07-28 2013-02-07 J Devices:Kk 半導体装置、該半導体装置を垂直に積層した半導体モジュール構造及びその製造方法
JP5100878B1 (ja) * 2011-09-30 2012-12-19 株式会社フジクラ 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP5754333B2 (ja) * 2011-09-30 2015-07-29 イビデン株式会社 多層プリント配線板及び多層プリント配線板の製造方法
KR20130051708A (ko) * 2011-11-10 2013-05-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9040837B2 (en) * 2011-12-14 2015-05-26 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8963313B2 (en) * 2011-12-22 2015-02-24 Raytheon Company Heterogeneous chip integration with low loss interconnection through adaptive patterning
US20130256007A1 (en) * 2012-03-28 2013-10-03 Ibiden Co., Ltd. Wiring board with built-in electronic component and method for manufacturing the same
CN102623426B (zh) * 2012-03-31 2015-04-22 苏州晶方半导体科技股份有限公司 半导体封装方法
CN102686029B (zh) * 2012-04-24 2015-09-02 宜兴硅谷电子科技有限公司 电路板盲槽的制作方法
CN204231766U (zh) * 2012-06-14 2015-03-25 株式会社村田制作所 高频模块
CN103579008B (zh) * 2012-07-26 2017-11-10 中芯国际集成电路制造(上海)有限公司 一种焊盘结构及其制备方法
JP6353184B2 (ja) * 2012-07-26 2018-07-04 味の素株式会社 保護フィルム付き接着シート、積層体の製造方法、及びプリント配線板の製造方法
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9484621B2 (en) * 2012-11-02 2016-11-01 Nokia Technologies Oy Portable electronic device body having laser perforation apertures and associated fabrication method
KR20140068653A (ko) * 2012-11-28 2014-06-09 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
JP2014116548A (ja) * 2012-12-12 2014-06-26 Ngk Spark Plug Co Ltd 多層配線基板およびその製造方法
KR101472640B1 (ko) 2012-12-31 2014-12-15 삼성전기주식회사 회로 기판 및 회로 기판 제조방법
EP3133645A1 (en) * 2013-03-04 2017-02-22 Dialog Semiconductor GmbH Chip on chip attach (passive ipd and pmic) flip chip bga using new cavity bga substrate
US9461025B2 (en) 2013-03-12 2016-10-04 Taiwan Semiconductor Manfacturing Company, Ltd. Electric magnetic shielding structure in packages
US9763317B2 (en) * 2013-03-14 2017-09-12 Cisco Technology, Inc. Method and apparatus for providing a ground and a heat transfer interface on a printed circuit board
WO2014185438A1 (ja) * 2013-05-17 2014-11-20 株式会社村田製作所 部品内蔵多層基板の製造方法および部品内蔵多層基板
JP2015032649A (ja) * 2013-08-01 2015-02-16 イビデン株式会社 配線板の製造方法および配線板
CN104470211B (zh) * 2013-09-24 2018-02-27 深南电路股份有限公司 Pcb板加工方法及pcb板
EP3065514A4 (en) * 2013-10-30 2017-04-26 Kyocera Corporation Wiring board and mounting structure using same
JP6303443B2 (ja) * 2013-11-27 2018-04-04 Tdk株式会社 Ｉｃ内蔵基板の製造方法
US10219384B2 (en) 2013-11-27 2019-02-26 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Circuit board structure
AT515101B1 (de) 2013-12-12 2015-06-15 Austria Tech & System Tech Verfahren zum Einbetten einer Komponente in eine Leiterplatte
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9522514B2 (en) 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US11523520B2 (en) * 2014-02-27 2022-12-06 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Method for making contact with a component embedded in a printed circuit board
US9806051B2 (en) * 2014-03-04 2017-10-31 General Electric Company Ultra-thin embedded semiconductor device package and method of manufacturing thereof
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP6317629B2 (ja) 2014-06-02 2018-04-25 株式会社東芝 半導体装置
TWI660476B (zh) * 2014-07-11 2019-05-21 矽品精密工業股份有限公司 封裝結構及其製法
JP2016082163A (ja) * 2014-10-21 2016-05-16 イビデン株式会社 プリント配線板
US9578744B2 (en) * 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP6473619B2 (ja) * 2014-12-25 2019-02-20 イビデン株式会社 キャビティ付き配線板の製造方法
JP2016143725A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
JP2016143727A (ja) * 2015-01-30 2016-08-08 イビデン株式会社 プリント配線板およびその製造方法
DE102015104641A1 (de) * 2015-03-26 2016-09-29 At & S Austria Technologie & Systemtechnik Ag Träger mit passiver Kühlfunktion für ein Halbleiterbauelement
CN104779216B (zh) * 2015-04-09 2018-03-23 无锡中感微电子股份有限公司 一种电池保护板和电子设备
JP2017050315A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2017050313A (ja) * 2015-08-31 2017-03-09 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN108028233B (zh) * 2015-09-23 2023-02-24 英特尔公司 用于实现多芯片倒装芯片封装的衬底、组件和技术
KR101933409B1 (ko) * 2015-12-16 2019-04-05 삼성전기 주식회사 전자 부품 패키지 및 그 제조방법
EP3211976A1 (en) * 2016-02-29 2017-08-30 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Printed circuit board with antenna structure and method for its production
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
CN107404804B (zh) * 2016-05-20 2020-05-22 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
SG10202011919XA (en) * 2016-06-06 2021-01-28 Showa Denko Materials Co Ltd Method for manufacturing multilayer wiring board
DE102016111914A1 (de) * 2016-06-29 2018-01-04 Snaptrack, Inc. Bauelement mit Dünnschicht-Abdeckung und Verfahren zur Herstellung
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
EP3349247B1 (en) * 2017-01-13 2020-12-23 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Patterned cover layer on base structure defining cavity and alignment marker
DE102018207127A1 (de) 2017-05-11 2018-11-15 Schweizer Electronic Ag Verfahren zum Ankontaktieren einer metallischen Kontaktfläche in einer Leiterplatte und Leiterplatte
KR101901713B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR101942744B1 (ko) 2017-11-03 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
TWI645195B (zh) * 2017-11-14 2018-12-21 旺矽科技股份有限公司 Probe card
JP7007882B2 (ja) * 2017-12-08 2022-01-25 新光電気工業株式会社 配線基板及びその製造方法
KR20190075647A (ko) * 2017-12-21 2019-07-01 삼성전자주식회사 팬-아웃 반도체 패키지
CN111566811B (zh) * 2017-12-27 2023-11-24 株式会社村田制作所 半导体复合装置及其所使用的封装基板
JP2019121774A (ja) * 2017-12-28 2019-07-22 株式会社フジクラ 金属片付き配線基板および金属片付き配線基板の製造方法
JP6978335B2 (ja) * 2018-02-02 2021-12-08 新光電気工業株式会社 電子部品内蔵基板及びその製造方法と電子部品装置
US10748831B2 (en) * 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
KR102513087B1 (ko) * 2018-11-20 2023-03-23 삼성전자주식회사 팬-아웃 반도체 패키지
CN216531888U (zh) * 2019-02-05 2022-05-13 株式会社村田制作所 树脂多层基板
TWI686108B (zh) 2019-02-26 2020-02-21 嘉聯益科技股份有限公司 線路板模組及其散熱板結構
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
EP3982700A4 (en) 2019-06-04 2023-11-29 LG Innotek Co., Ltd. PRINTED CIRCUIT BOARD
US11121076B2 (en) * 2019-06-27 2021-09-14 Texas Instruments Incorporated Semiconductor die with conversion coating
CN110416248B (zh) 2019-08-06 2022-11-04 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114402703A (zh) * 2019-09-25 2022-04-26 京瓷株式会社 印刷布线板以及印刷布线板的制造方法
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung
WO2021080305A1 (ko) * 2019-10-21 2021-04-29 엘지이노텍 주식회사 인쇄회로기판
CN111554676B (zh) * 2020-05-19 2022-03-29 上海先方半导体有限公司 一种局部带宽增强的转接板封装结构及制作方法
KR20220037713A (ko) * 2020-09-18 2022-03-25 엘지이노텍 주식회사 회로기판, 패키지 기판 및 이의 제조 방법
CN114286508A (zh) * 2020-09-28 2022-04-05 深南电路股份有限公司 一种线路板及其制造方法
CN114501840B (zh) * 2020-10-26 2024-07-05 鹏鼎控股(深圳)股份有限公司 电路板组件的制作方法及电路板组件
CN114521041A (zh) * 2020-11-18 2022-05-20 深南电路股份有限公司 一种线路板及其制造方法
CN112616259B (zh) * 2021-02-25 2021-06-08 四川英创力电子科技股份有限公司 含有台阶插件孔的印制电路板及其制作方法
JP7535463B2 (ja) 2021-03-01 2024-08-16 新光電気工業株式会社 部品内蔵基板及び部品内蔵基板の製造方法
TWI787777B (zh) * 2021-04-01 2022-12-21 歆熾電氣技術股份有限公司 基板及電路基板
TWI777741B (zh) * 2021-08-23 2022-09-11 欣興電子股份有限公司 內埋元件基板及其製作方法
CN116456619B (zh) * 2022-01-10 2024-06-14 无锡深南电路有限公司 印制电路板的制作方法
CN115295502A (zh) * 2022-07-21 2022-11-04 深南电路股份有限公司 立体封装结构及其制作方法

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5946051A (ja) * 1982-09-09 1984-03-15 Hitachi Ltd 絶縁型半導体装置
US4640010A (en) 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPH05175407A (ja) * 1991-12-25 1993-07-13 Sumitomo Bakelite Co Ltd 半導体搭載基板
US5506755A (en) 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
JPH0823149A (ja) * 1994-05-06 1996-01-23 Seiko Epson Corp 半導体装置及びその製造方法
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Industrial Co., Ltd. Gedruckte Leiterplatte und ihre Anordnung
JP3588230B2 (ja) 1997-07-31 2004-11-10 京セラ株式会社 配線基板の製造方法
US6239980B1 (en) * 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
WO2000063970A1 (fr) 1999-04-16 2000-10-26 Matsushita Electric Industrial Co., Ltd. Composant modulaire et son procede de production
JP2000312063A (ja) * 1999-04-28 2000-11-07 Kyocera Corp 配線基板及びその製造方法
JP4592891B2 (ja) 1999-11-26 2010-12-08 イビデン株式会社 多層回路基板および半導体装置
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP3809053B2 (ja) * 2000-01-20 2006-08-16 新光電気工業株式会社 電子部品パッケージ
JP4854847B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板および多層プリント配線板の製造方法
JP4854845B2 (ja) 2000-02-25 2012-01-18 イビデン株式会社 多層プリント配線板
US6909054B2 (en) * 2000-02-25 2005-06-21 Ibiden Co., Ltd. Multilayer printed wiring board and method for producing multilayer printed wiring board
JP2002016327A (ja) * 2000-04-24 2002-01-18 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
US6292366B1 (en) * 2000-06-26 2001-09-18 Intel Corporation Printed circuit board with embedded integrated circuit
WO2002027786A1 (fr) * 2000-09-25 2002-04-04 Ibiden Co., Ltd. Element semi-conducteur, procede de fabrication d'un element semi-conducteur, carte a circuit imprime multicouche, et procede de fabrication d'une carte a circuit imprime multicouche
JP4248157B2 (ja) * 2000-12-15 2009-04-02 イビデン株式会社 多層プリント配線板
US6621012B2 (en) 2001-02-01 2003-09-16 International Business Machines Corporation Insertion of electrical component within a via of a printed circuit board
JP2002353633A (ja) * 2001-05-25 2002-12-06 Shin Kobe Electric Mach Co Ltd 多層プリント配線板の製造法及び多層プリント配線板
JP2003100937A (ja) * 2001-09-26 2003-04-04 Hitachi Ltd 高周波モジュール
JP3492348B2 (ja) * 2001-12-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージの製造方法
JP3937840B2 (ja) 2002-01-10 2007-06-27 株式会社日立製作所 高周波モジュール
DE10225431A1 (de) * 2002-06-07 2004-01-08 Siemens Dematic Ag Verfahren zur Anschlußkontaktierung von elektronischen Bauelementen auf einem isolierenden Substrat und nach dem Verfahren hergestelltes Bauelement-Modul
US7260890B2 (en) 2002-06-26 2007-08-28 Georgia Tech Research Corporation Methods for fabricating three-dimensional all organic interconnect structures
JP2004064052A (ja) 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
CN1210789C (zh) 2002-09-19 2005-07-13 威盛电子股份有限公司 具有散热结构的半导体封装元件
JP4103549B2 (ja) 2002-10-31 2008-06-18 株式会社デンソー 多層配線基板の製造方法及び多層配線基板
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
EP1601017A4 (en) * 2003-02-26 2009-04-29 Ibiden Co Ltd MULTILAYER PRINTED PCB
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
JP2005072328A (ja) 2003-08-26 2005-03-17 Kyocera Corp 多層配線基板
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
JP2005101031A (ja) * 2003-09-22 2005-04-14 Rohm Co Ltd 半導体集積回路装置、及び電子機器
JP2005183466A (ja) 2003-12-16 2005-07-07 Ibiden Co Ltd 多層プリント配線板
TWI283155B (en) 2004-02-02 2007-06-21 Phoenix Prec Technology Corp Substrate structure integrated with passive component
JP4298559B2 (ja) 2004-03-29 2009-07-22 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
KR100645643B1 (ko) 2004-07-14 2006-11-15 삼성전기주식회사 수동소자칩 내장형의 인쇄회로기판의 제조방법
JP4575071B2 (ja) * 2004-08-02 2010-11-04 新光電気工業株式会社 電子部品内蔵基板の製造方法
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US8101868B2 (en) 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
CN101331814B (zh) * 2005-12-16 2012-06-27 揖斐电株式会社 多层印刷线路板及其制造方法
TWI334747B (en) 2006-12-22 2010-12-11 Unimicron Technology Corp Circuit board structure having embedded electronic components
CN101653053B (zh) 2008-01-25 2012-04-04 揖斐电株式会社 多层线路板及其制造方法
US7884461B2 (en) 2008-06-30 2011-02-08 Advanced Clip Engineering Technology Inc. System-in-package and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053465A (ja) * 2013-08-05 2015-03-19 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
TWI373996B (ja) 2012-10-01
EP1945013A4 (en) 2010-08-18
TWI373999B (ja) 2012-10-01
US20110314668A1 (en) 2011-12-29
US20120006587A1 (en) 2012-01-12
US20120106108A1 (en) 2012-05-03
US8692132B2 (en) 2014-04-08
KR20080046275A (ko) 2008-05-26
TW200731908A (en) 2007-08-16
TW201125458A (en) 2011-07-16
WO2007043714A9 (ja) 2007-06-28
US8101868B2 (en) 2012-01-24
WO2007043714A1 (ja) 2007-04-19
EP1945013A1 (en) 2008-07-16
US20120077317A1 (en) 2012-03-29
CN101288350A (zh) 2008-10-15
US9027238B2 (en) 2015-05-12
CN101288350B (zh) 2012-11-07
CN102752958A (zh) 2012-10-24
US8973259B2 (en) 2015-03-10
US8912451B2 (en) 2014-12-16
US20070095471A1 (en) 2007-05-03
JP5188809B2 (ja) 2013-04-24
CN102752958B (zh) 2014-11-12

Similar Documents

Publication Publication Date Title
JP5188809B2 (ja) 多層プリント配線板およびその製造方法
JP5188816B2 (ja) 多層プリント配線板およびその製造方法
JP4673207B2 (ja) 多層プリント配線板およびその製造方法
JP5415580B2 (ja) 多層プリント配線板
JP4913053B2 (ja) 多層プリント配線板
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR101199807B1 (ko) 프린트 배선판의 제조 방법 및 프린트 배선판
WO2008053833A1 (fr) Tableau de câblage imprimé multicouche
JP4022405B2 (ja) 半導体チップ実装用回路基板
JP2013122962A (ja) 配線基板
JP2002329966A (ja) 多層配線板製造用配線基板及び多層配線板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5188809

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250