JP2015053465A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015053465A
JP2015053465A JP2014110172A JP2014110172A JP2015053465A JP 2015053465 A JP2015053465 A JP 2015053465A JP 2014110172 A JP2014110172 A JP 2014110172A JP 2014110172 A JP2014110172 A JP 2014110172A JP 2015053465 A JP2015053465 A JP 2015053465A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
sensor element
main surface
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014110172A
Other languages
English (en)
Other versions
JP6373642B2 (ja
Inventor
太郎 西岡
Taro Nishioka
太郎 西岡
守 山上
Mamoru Yamagami
守 山上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2014110172A priority Critical patent/JP6373642B2/ja
Priority to US14/450,896 priority patent/US9476949B2/en
Publication of JP2015053465A publication Critical patent/JP2015053465A/ja
Application granted granted Critical
Publication of JP6373642B2 publication Critical patent/JP6373642B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/0206—Three-component magnetometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C17/00—Compasses; Devices for ascertaining true or magnetic north for navigation or surveying purposes
    • G01C17/02—Magnetic compasses
    • G01C17/28—Electromagnetic compasses
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0005—Geometrical arrangement of magnetic sensor elements; Apparatus combining different magnetic sensor types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electromagnetism (AREA)
  • Measuring Magnetic Variables (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 小型化を図ることが可能な半導体装置を提供すること。【解決手段】 半導体装置１０１は、基板１と、互いに異なる検出基準軸を有する３つの方位センサ素子２，３，４と、を備えており、基板１は、ｚ方向において互いに反対側を向く主面１１１および裏面と、主面１１１から上記裏面側へと陥没する陥没部１１４とを有しており、３つの方位センサ２，３，４に含まれる第１方位センサ素子２が、ｚ方向において少なくともその一部が陥没部１１４と重なる位置に設けられており、３つの方位センサに含まれる第２方位センサ素子３が、ｚ方向視において主面１１１と重なる位置に配置されている。【選択図】 図１

Description

本発明は、半導体装置に関する。
地磁気を利用した複数の方位センサ素子を備えることにより、３次元空間における３軸に対する姿勢を検出する半導体装置が提案されている。特許文献１には、基板と、この基板に搭載された３つの方位センサ素子および集積回路素子と、を備える半導体装置が開示されている。３つの方位センサ素子は、それぞれの検出基準軸を構成する磁心を有している。３つの方位センサ素子は、それぞれの磁心が異なる方向、たとえば互いに直角である方向となるように基板に搭載されている。また、集積回路素子は、３つの方位センサ素子からの出力によって、この半導体装置の３軸に対する姿勢を電気信号として出力する。
しかしながら、３つの方位センサ素子のいずれかは、その検出基準軸が基板の厚さ方向と一致するものとなることが一般的である。このため、基板の厚さ方向における半導体装置の寸法は、基板の厚さと方位センサ素子の高さとを足した大きさとなる。方位センサ素子の検出精度は、磁心の長さに依存する。このため、磁心の長さを短縮することは困難であり、方位センサ素子の寸法は、磁心が延びる方向における寸法がもっとも大きくなる。このため、基板の厚さ方向における半導体装置の寸法が大きくなってしまうという問題があった。
特開２００９−３０００９３号公報
本発明は、上記した事情のもとで考え出されたものであって、小型化を図ることが可能な半導体装置を提供することをその課題とする。
本発明の第一の側面によって提供される半導体装置は、基板と、互いに異なる検出基準軸を有する３つの方位センサ素子と、を備えており、上記基板は、厚さ方向において互いに反対側を向く主面および裏面と、上記主面から上記裏面側へと陥没する陥没部とを有しており、上記３つの方位センサに含まれる第１方位センサ素子が、上記厚さ方向において少なくともその一部が上記陥没部と重なる位置に設けられており、上記３つの方位センサに含まれる第２方位センサ素子が、上記厚さ方向視において上記主面と重なる位置に配置されている。
本発明の好ましい実施の形態においては、上記３つの方位センサに含まれる第３方位センサ素子が、上記厚さ方向視において上記主面と重なる位置に配置されている。
本発明の好ましい実施の形態においては、第１方位センサ素子の上記検出基準軸は、上記厚さ方向に沿っている。
本発明の好ましい実施の形態においては、上記第２方位センサ素子の上記検出軸は、上記主面に対して平行である。
本発明の好ましい実施の形態においては、上記第３方位センサ素子の上記検出軸は、上記主面に対して平行である。
本発明の好ましい実施の形態においては、上記第１ないし第３方位センサ素子の上記検出基準軸は、互いに直角である。
本発明の好ましい実施の形態においては、上記主面と上記第２方位センサ素子および上記第３方位センサ素子との間に介在する集積回路素子を備える。
本発明の好ましい実施の形態においては、上記第１方位センサ素子の一部が、上記厚さ方向において上記基板の主面から突出している。
本発明の好ましい実施の形態においては、上記陥没部は、上記厚さ方向において上記主面と上記裏面との間に位置する底面を有しており、上記第１方位センサ素子は、上記底面に支持されている。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面に繋がる内側面を有している。
本発明の好ましい実施の形態においては、上記内側面は、上記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、上記陥没部は、上記底面と上記内側面とを繋ぐ曲面を有している。
本発明の好ましい実施の形態においては、上記基板は、上記主面および上記裏面を構成する基材と、上記３つの方位センサ素子に導通する配線パターンとを有している。
本発明の好ましい実施の形態においては、上記配線パターンは、上記厚さ方向において上記主面と上記裏面との間に位置する中間層を有しており、上記中間層は、上記陥没部の上記底面を構成する阻止部を有している。
本発明の好ましい実施の形態においては、上記阻止部は、上記厚さ方向視において上記底面よりも大である。
本発明の好ましい実施の形態においては、上記基材は、上記中間層に対して上記裏面側に位置する部分を有している。
本発明の好ましい実施の形態においては、上記配線パターンは、上記裏面側に露出する複数の裏面電極を有している。
本発明の好ましい実施の形態においては、上記複数の裏面電極のいずれかは、上記厚さ方向視において上記中間層の上記阻止部と重なる。
本発明の好ましい実施の形態においては、上記阻止部と上記複数の裏面電極とは、互いに絶縁されている。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向において一方向にのみ開口している。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向において二方向に開口している。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向においていずれの方向にも閉じている。
本発明の好ましい実施の形態においては、上記阻止部が上記裏面側に露出している。
本発明の好ましい実施の形態においては、上記第１方位センサ素子、上記第２方位素子センサ、上記第３方位素子センサおよび上記集積回路素子は、それぞれが複数の素子側パッドを有しており、上記配線パターンは、上記主面側に露出し、かつ複数の基板側パッドを有する主面層を有する。
本発明の好ましい実施の形態においては、上記第１方位センサ素子の上記素子側パッドに接続されたファーストボンディング部と、上記集積回路素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第１ワイヤを備える。
本発明の好ましい実施の形態においては、上記第１方位センサ素子の上記素子側パッドに接続されたファーストボンディング部と、上記基板の上記基板側パッドに接続されたセカンドボンディング部と、を有する第２ワイヤを備える。
本発明の好ましい実施の形態においては、上記集積回路素子の上記素子側パッドに接続されたファーストボンディング部と、上記第２方位センサ素子または上記第３方位センサ素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第３ワイヤを備える。
本発明の好ましい実施の形態においては、上記集積回路素子の上記素子側パッドに接続されたファーストボンディング部と、上記基板の上記基板側パッドに接続されたセカンドボンディング部と、を有する第４ワイヤを備える。
本発明の好ましい実施の形態においては、上記基板の上記基板側パッドに接続されたファーストボンディング部と、上記集積回路素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第５ワイヤを備える。
本発明の好ましい実施の形態においては、上記基板に対して上記主面側に位置し、上記第１方位センサ素子、上記第２方位センサ素子および上記第３方位センサ素子を覆い、かつその一部が上記陥没部に充填された封止樹脂を備える。
本発明の好ましい実施の形態においては、上記基板は、上記主面と上記裏面とを繋ぐ基板側外側面を有しており、上記封止樹脂は、上記基板側外側面と面一とされた封止樹脂側外側面を有している。
このような構成によれば、上記第一方位センサ素子が、上記厚さ方向においてその一部が上記陥没部と重なる位置に設けられている。これにより、上記基板の上記主面から上記厚さ方向上方に突出する上記第一方位センサ素子の寸法を縮小することが可能である。したがって、上記半導体装置の小型化を図ることができる。
本発明の第二の側面によって提供される基板は、厚さ方向において互いに反対側を向く主面および裏面と、上記主面から上記裏面側へと陥没する陥没部とを有している。
本発明の好ましい実施の形態においては、上記陥没部は、上記厚さ方向において上記主面と上記裏面との間に位置する底面を有している。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面に繋がる内側面を有している。
本発明の好ましい実施の形態においては、上記内側面は、上記厚さ方向に対して傾斜している。
本発明の好ましい実施の形態においては、上記陥没部は、上記底面と上記内側面とを繋ぐ曲面を有している。
本発明の好ましい実施の形態においては、上記基板は、上記主面および上記裏面を構成する基材と、上記３つの方位センサ素子に導通する配線パターンとを有している。
本発明の好ましい実施の形態においては、上記配線パターンは、上記厚さ方向において上記主面と上記裏面との間に位置する中間層を有しており、上記中間層は、上記陥没部の上記底面を構成する阻止部を有している。
本発明の好ましい実施の形態においては、上記阻止部は、上記厚さ方向視において上記底面よりも大である。
本発明の好ましい実施の形態においては、上記基材は、上記中間層に対して上記裏面側に位置する部分を有している。
本発明の好ましい実施の形態においては、上記配線パターンは、上記裏面側に露出する複数の裏面電極を有している。
本発明の好ましい実施の形態においては、上記複数の裏面のいずれかは、上記厚さ方向視において上記中間層の上記阻止部と重なる。
本発明の好ましい実施の形態においては、上記阻止部と上記複数の裏面電極とは、互いに絶縁されている。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向において一方向にのみ開口している。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向において二方向に開口している。
本発明の好ましい実施の形態においては、上記陥没部は、上記主面が広がる方向においていずれの方向にも閉じている。
本発明の好ましい実施の形態においては、上記阻止部が上記裏面側に露出している。
本発明の好ましい実施の形態においては、互いに異なる検出基準軸を有する３つの方位センサ素子と集積回路素子とを含む半導体装置の製造に用いられる。
本発明の好ましい実施の形態においては、上記陥没部は、上記３つの方位素子センサのいずれかの一部を収容するために用いられる。
本発明の第三の側面によって提供される基板の製造方法は、厚さ方向において互いに反対側を向く主面および裏面を構成する基材と、上記厚さ方向において上記主面と上記裏面との間に位置するとともに阻止部を含む中間層を有する配線パターンと、を備える基板材料を用意する工程と、上記基材のうち上記厚さ方向視において上記素子部と重なる部分を除去することにより、上記主面から上記裏面側へと陥没する陥没部を形成する工程と、を備える。
本発明の好ましい実施の形態においては、上記陥没部を形成する工程においては、レーザーによって上記基材の一部を除去する。
本発明の好ましい実施の形態においては、上記阻止部は、上記配線パターンのうち上記阻止部以外の部位に対して絶縁されている。
このような構成によれば、上記陥没部に素子などを実装することにより、上記基板を用いて製造される半導体装置の小型化を図ることができる。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の第一実施形態に基づく半導体装置を示す斜視図である。 図１の半導体装置を示す要部平面図である。 図１の半導体装置を示す底面図である。 図２のＩＶ−ＩＶ線に沿う断面図である。 図２のＶ−Ｖ線に沿う断面図である。 図２のＶＩ−ＶＩ線に沿う断面図である。 図２のＶＩＩ−ＶＩＩ線に沿う断面図である。 図１の半導体装置に用いられる基板を示す斜視図である。 図８の基板を示す平面図である。 図９のＸ−Ｘ線に沿う断面図である。 図９のＸＩ−ＸＩ線に沿う断面図である。 図８の基板の製造に用いられる基板材料を示す斜視図である。 図８の基板の製造方法において基材の一部を除去する工程を示す斜視図である。 本発明の第二実施形態に基づく半導体装置を示す要部平面図である。 図１４のＸＶ−ＸＶ線に沿う断面図である。 図１４のＸＶＩ−ＸＶＩ線に沿う断面図である。 図１４の半導体装置に用いられる基板を示す平面図である。 図１７のＸＶＩＩＩ−ＸＶＩＩＩ線に沿う断面図である。 図１７のＸＩＸ−ＸＩＸ線に沿う断面図である。 本発明の第三実施形態に基づく半導体装置を示す要部平面図である。 図２０のＸＸＩ−ＸＸＩ線に沿う断面図である。 図２０の半導体装置に用いられる基板を示す平面図である。 図２２のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。 本発明の第四実施形態に基づく半導体装置を示す断面図である。 図２４の半導体装置の製造方法を示す断面図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１〜図７は、本発明の第一実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０１は、基板１、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４、第五ワイヤ６５および封止樹脂７を備えている。半導体装置１０１は、地磁気を利用して３次元空間におけるｘ軸、ｙ軸、ｚ軸の３軸に対する姿勢を検出し、その検出結果を電気信号として出力可能に構成されている。本実施形態においては、半導体装置１０１は、直方体であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．８ｍｍ程度とされる。
図１は、半導体装置１０１を示す斜視図である。図２は、半導体装置１０１を示す要部平面図である。図３は、半導体装置１０１を示す底面図である。図４は、図２のＩＶ−ＩＶ線に沿うｚｘ平面における断面図である。図５は、図２のＶ−Ｖ線に沿うｚｘ平面における断面図である。図６は、図２のＶＩ−ＶＩ線に沿うｙｚ平面における断面図である。図７は、図２のＶＩＩ−ＶＩＩ線に沿うｙｚ平面における断面図である。なお、図１においては理解の便宜上、封止樹脂７を想像線で示しており、図２においては封止樹脂７を省略している。
基板１は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５を支持しており、半導体装置１０１の土台となるものである。本実施形態においては、基板１は、基材１１および配線パターン１２を具備している。また、基板１は、主面１１１、裏面１１２、基板側外側面１１３および陥没部１１４を有している。本実施形態においては、基板１は、矩形状であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．２３ｍｍ程度とされる。
主面１１１および裏面１１２は、基板１の厚さ方向であるｚ方向において互いに反対側を向いており、主面１１１は、ｚ方向上方を向く面であり、裏面１１２は、ｚ方向下方を向く面である。基板側外側面１１３は、主面１１１および裏面１１２を繋ぐ面であり、本実施形態においては、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。
陥没部１１４は、主面１１１から裏面１１２側へと陥没した部分である。本実施形態においては、図２によく表れているように、陥没部１１４は、基板１のｘ方向左端に形成されており、ｘ方向左方のみに開口しており、ｘ方向右方およびｙ方向両方向の三方に閉じている。陥没部１１４は、ｚ方向視略矩形状であり、たとえばｘ方向寸法が０．５ｍｍ程度、ｙ方向寸法が１．０ｍｍ程度、ｚ方向深さが０．１５ｍｍ程度である。
図８〜図１１は、半導体装置１０１に用いられる基板１単体を示している。これらの図に示すように、陥没部１１４は、底面１１５、内側面１１６および曲面１１７を有している。底面１１５は、ｚ方向において主面１１１と裏面１１２との間に位置しており、ｚ方向上方を向いている。本実施形態においては、底面１１５は、平らな平滑面とされている。内側面１１６は、主面１１１に繋がっており、本実施形態においては、ｚ方向視コの字状である。本実施形態においては、内側面１１６は、ｚ方向上方に向かうほど底面１１５の平面視中央から離間するようにｚ方向に対して傾斜している。内側面１１６は、内側面１１６と底面１１５とを繋いており、凹曲面とされている。
基材１１は、絶縁性材料からなり、本実施形態においては、たとえばガラスエポキシ樹脂からなる。配線パターン１２は、金属からなり、たとえばＣｕ，Ｎｉ，Ａｕが積層された構造とされている。配線パターン１２は、主面層１３、中間層１４および複数の裏面電極１５を有している。基板１は、基材１１と主面層１３、中間層１４および複数の裏面電極１５とが積層された多層基板とされている。
主面層１３は、主面１１１側に露出しており、複数の基板側パッド１３１を有している。複数の基板側パッド１３１からは、導通経路をなす帯状部が延びている。本実施形態においては、複数の基板側パッド１３１は、基材１１のｘ方向右方の辺およびｙ方向両側にある二辺の近傍に配置されている。
中間層１４は、ｚ方向において基材１１の内部に設けられた層である。本実施形態においては、ｚ方向に離間する２つの中間層１４が設けられている。これらの中間層１４と主面層１３および複数の裏面電極１５とは、スルーホール電極あるいはビア電極と称される、基材１１の一部をｚ方向に貫通する部分によって互いの適所が導通している。
２つの中間層１４のうちｚ方向下方に位置するものは、阻止部１４１を有している。阻止部１４１は、ｚ方向視において陥没部１１４より大であり、陥没部１１４のすべてと重なっている。また、阻止部１４１のｚ方向上面によって、陥没部１１４の底面１１５のすべてが構成されている。本実施形態においては、阻止部１４１は、矩形状とされている。また、阻止部１４１は、配線パターン１２のうち阻止部１４１以外のいずれの部位とも導通しておらず、これらの部位に対して絶縁されている。
複数の裏面電極１５は、裏面１１２側に露出しており、半導体装置１０１をたとえば回路基板などに実装する際に用いられる。図３に示すように、本実施形態においては、８個の裏面電極１５が基材１１の四辺に沿って配置されている。また、図中ｘ方向左方に位置する２つの裏面電極１５は、ｚ方向視において配線パターン１２の阻止部１４１と重なっており、阻止部１４１に対してｚ方向下方に位置している。
ここで、基板１の製造方法について図１２および図１３を参照しつつ説明する。
図１２は、基板１の製造に用いられる基板材料１０を示す斜視図である。基板材料１０は、基材１１および配線パターン１２を有している。基材１１および配線パターン１２は、上述した構成と類似の構成とされている。ただし、基板材料１０には、いまだ陥没部１１４が形成されていない。このため、基材１１は、厚さが均一である。また、配線パターン１２の阻止部１４１は、基材１１内に配置されており、そのｚ方向上面は基板材料１０によって覆われている。なお、同図は、基板材料１０のうち基板１となる部分のみを示している。たとえば、図示された基板材料１０よりもさらに大きな基板材料１０を用いて１を製造してもよい。この場合、たとえばｘ方向左方に延出した、より大きなサイズの阻止部１４１を採用することが好ましい。
次いで、図１３に示すように、主面１１１側からレーザー光Ｌを基材１１に照射する。このレーザー光Ｌは、基材１１に吸収されうる波長の光である。レーザー光Ｌを吸収することにより、基材１１のうちレーザー光Ｌが照射された部位が瞬時に高温とされ除去される。このレーザー光Ｌの照射を、基材１１のうちｚ方向視において阻止部１４１と重なる部位であって、阻止部１４１よりも面積が小である領域に対して行う。阻止部１４１は、金属からなり、レーザー光Ｌを比較的反射する材質からなる。たとえば、レーザー光ＬがＹＡＧレーザーである場合、阻止部１４１の材質としてはＣｕが好適である。このように、レーザー光Ｌによって基材１１のみが除去され、阻止部１４１が露出することとなる。これにより、陥没部１１４が形成される。また、阻止部１４１のｚ方向上面が、阻止部１４１の底面１１５となる。
レーザー光Ｌは、図示しない光学系によって基材１１に集光されている。このため、レーザー光Ｌは、典型的には、下方に向かうほど小となる円錐形状である。したがって、陥没部１１４には、レーザー光Ｌの円錐形状に対応して、ｚ方向に対して傾斜した内側面１１６が形成される。また、内側面１１６と底面１１５との間には、なだらかな曲面１１７が形成される。
集積回路素子５は、第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４を用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子５は、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子として構成されており、その厚さが８０〜１００μｍ程度とされている。
集積回路素子５は、基板１の主面１１１に支持されており、接合材５３によって主面１１１に接合されている。集積回路素子５は、ｚ方向視においてそのすべてが主面１１１と重なっており、陥没部１１４とは重なっていない。
集積回路素子５の図中ｚ方向上面には、複数の素子側パッド５２が形成されている。複数の素子側パッド５２は、たとえば表面がＡｕからなり、本実施形態においては、ｚ方向視において集積回路素子５の四辺のうちの三辺に沿って配列されている。
第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４は、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置１０１の姿勢を検出するために用いられる。本実施形態においては、第一方位センサ素子２は、磁心２１を有しており、第二方位センサ素子３は磁心３１を有しており、第三方位センサ素子４は磁心４１を有している。磁心２１、磁心３１および磁心４１は、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の上記検出基準軸に相当する。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４はさらに、磁心２１、磁心３１および磁心４１を取り囲むように形成されたコイル（図示略）を有している。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の磁心２１、磁心３１および磁心４１が延びる方向における寸法は、たとえば０．６ｍｍ程度である。
第一方位センサ素子２は、阻止部１４１の底面１１５に接合材２３によって接合されている。第一方位センサ素子２は、磁心２１がｚ方向に平行となる姿勢で搭載されている。このような搭載形態により、第一方位センサ素子２の下側部分は、ｚ方向において阻止部１４１と重なっており、阻止部１４１に収容されている。第一方位センサ素子２のｚ方向上側部分は、阻止部１４１からｚ方向上方に突出している。第一方位センサ素子２には４つの素子側パッド２２が形成されている。４つの素子側パッド２２は、第一方位センサ素子２のｚ方向上端よりも若干下方に配置されており、ｚ方向上方を向いている。素子側パッド２２は、その表面がたとえばＡｕからなる。
第二方位センサ素子３は、集積回路素子５の図中ｚ方向上面に接合材３３によって接合されている。第二方位センサ素子３は、磁心３１がｙ方向に平行となる姿勢で搭載されている。第二方位センサ素子３は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第二方位センサ素子３には、４つの素子側パッド３２が形成されている。４つの素子側パッド３２は、ｙ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド３２は、その表面がたとえばＡｕからなる。
第三方位センサ素子４は、集積回路素子５の図中ｚ方向上面に接合材４３によって接合されている。第三方位センサ素子４は、磁心４１がｘ方向に平行となる姿勢で搭載されている。第三方位センサ素子４は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第三方位センサ素子４には、４つの素子側パッド４２が形成されている。４つの素子側パッド４２は、ｘ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド４２は、その表面がたとえばＡｕからなる。
第一ワイヤ６１は、第一方位センサ素子２の素子側パッド２２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図４に示すように、第一ワイヤ６１のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第一ワイヤ６１のセカンドボンディング部が、バンプを介して集積回路素子５の素子側パッド５２に接続されている。上記バンプは、第一ワイヤ６１のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド５２に付着させることによって形成される。
第二ワイヤ６２は、第一方位センサ素子２の素子側パッド２２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第二ワイヤ６２のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第二ワイヤ６２のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第二ワイヤ６２のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
第三ワイヤ６３は、第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図５に示すように、第三ワイヤ６３のファーストボンディング部が集積回路素子５の素子側パッド５２に接続されている。また、第三ワイヤ６３のセカンドボンディング部が第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第三ワイヤ６３のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド３２または素子側パッド４２に付着させることによって形成される。
第四ワイヤ６４は、第三方位センサ素子４の素子側パッド４２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。図４に示すように、第四ワイヤ６４のファーストボンディング部は、基板１の基板側パッド１３１に接続されている。また、第四ワイヤ６４のセカンドボンディング部は、第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第四ワイヤ６４のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド４２に付着させることによって形成される。
第五ワイヤ６５は、集積回路素子５の素子側パッド５２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第五ワイヤ６５のファーストボンディング部が、集積回路素子５の素子側パッド５２に接続されている。また、第五ワイヤ６５のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第五ワイヤ６５のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
図２に示すように、主面１１１のうちｙ方向両側において陥没部１１４を挟む部分に、複数の基板側パッド１３１が形成されており、これらの基板側パッド１３１に第二ワイヤ６２または第五ワイヤ６５がボンディングされている。
封止樹脂７は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４および第五ワイヤ６５を覆っている。また、封止樹脂７は、その一部が陥没部１１４に充填されている。封止樹脂７の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。
封止樹脂７は、封止樹脂側外側面７１を有している。封止樹脂側外側面７１は、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。また、本実施形態においては、封止樹脂側外側面７１は、基板１の基板側外側面１１３と面一となっている。
次に、半導体装置１０１および基板１の作用について説明する。
本実施形態によれば、第一方位センサ素子２が、ｚ方向においてその一部が陥没部１１４と重なる位置に設けられている。これにより、基板１の主面１１１からｚ方向上方に突出する第一方位センサ素子２の寸法を縮小することが可能である。したがって、半導体装置１０１の小型化を図ることができる。
特に第一方位センサ素子２の磁心２１は、ｚ方向に平行である。このような第一方位センサ素子２は、ｚ方向寸法が大となることが一般的である。第一方位センサ素子２の一部を阻止部１４１に収容することにより、主面１１１から突出する第一方位センサ素子２のｚ方向寸法を縮小することは、半導体装置１０１の小型化に有利である。
第二方位センサ素子３は磁心３１がｙ方向に平行であり、第三方位センサ素子４は磁心４１がｘ方向に平行である。このため、第二方位センサ素子３および第三方位センサ素子４のｚ方向寸法は相対的に小となる。このような第二方位センサ素子３および第三方位センサ素子４を主面１１１と重なる位置に配置することは、半導体装置１０１のｚ方向寸法が増大することを引き起こすことがなく合理的である。
さらに、第二方位センサ素子３および第三方位センサ素子４を集積回路素子５上に搭載することにより、半導体装置１０１のｚ方向寸法を増大させること無く、半導体装置１０１のｘ方向およびｙ方向寸法を縮小することができる。
配線パターン１２に阻止部１４１を設けることにより、図１３を参照して説明した通り、レーザー光Ｌを用いて阻止部１４１を容易に形成することができる。また、阻止部１４１によってレーザー光Ｌによる除去作用が確実に阻止されるため、所望の深さの阻止部１４１を形成することができる。阻止部１４１が底面１１５よりも大であることにより、たとえばレーザー光Ｌの照射精度に若干のばらつきがあっても、レーザー光Ｌが裏面１１２に意図せず到達してしまうことを阻止することができる。
図９に示すように、基板１においては、陥没部１１４を挟んでｙ方向両側に主面１１１が存在している。この主面１１１が存在している部分は、陥没部１１４よりもｚ方向厚さが厚い部分である。このような構成により、陥没部１１４が形成されているにもかかわらず、基板１の剛性は適切に確保されている。これにより、半導体装置１０１の製造において基板１が不当に撓んでしまうことなどを防止することができる。
阻止部１４１と２つの裏面電極１５とを重ならせることにより、裏面１１２において複数の裏面電極１５を偏ること無く均一にバランスよく配置することができる。
第一ワイヤ６１のセカンドボンディング部がバンプを介して５の素子側パッド５２に接続されていることにより、比較的大きな力が付与されるセカンドボンディング部のボンディング工程において、集積回路素子５に不当に大きな力が作用することを抑制することができる。
第三ワイヤ６３のセカンドボンディング部がバンプを介して第一方位センサ素子２の素子側パッド２２または第二方位センサ素子３の素子側パッド３２に接続されていることにより、第三ワイヤ６３のセカンドボンディング部のボンディング工程において、第二方位センサ素子３または第三方位センサ素子４に不当に大きな力が作用することを抑制することができる。また、第二方位センサ素子３または第三方位センサ素子４側にセカンドボンディング部を配置することにより、半導体装置１０１のｚ方向高さが過大に大きくなってしまうことを回避することができる。
図１４〜図２５は、本発明の他の実施形態を示している。なお、これらの図において、上記実施形態と同一または類似の要素には、上記実施形態と同一の符号を付している。
図１４〜図１６は、本発明の第二実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０２は、基板１、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４、第五ワイヤ６５および封止樹脂７を備えている。半導体装置１０２は、地磁気を利用して３次元空間におけるｘ軸、ｙ軸、ｚ軸の３軸に対する姿勢を検出し、その検出結果を電気信号として出力可能に構成されている。本実施形態においては、半導体装置１０２は、直方体であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．８ｍｍ程度とされる。
図１４は、半導体装置１０２を示す要部平面図である。図１５は、図１４のＸＶ−ＸＶ線に沿うｚｘ平面における断面図である。図１６は、図１４のＸＶＩ−ＸＶＩ線に沿うｙｚ平面における断面図である。なお、図１４においては、理解の便宜上、封止樹脂７を省略している。
基板１は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５を支持しており、半導体装置１０２の土台となるものである。本実施形態においては、基板１は、基材１１および配線パターン１２を具備している。また、基板１は、主面１１１、裏面１１２、基板側外側面１１３および陥没部１１４を有している。本実施形態においては、基板１は、矩形状であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．２３ｍｍ程度とされる。
主面１１１および裏面１１２は、基板１の厚さ方向であるｚ方向において互いに反対側を向いており、主面１１１は、ｚ方向上方を向く面であり、裏面１１２は、ｚ方向下方を向く面である。基板側外側面１１３は、主面１１１および裏面１１２を繋ぐ面であり、本実施形態においては、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。
陥没部１１４は、主面１１１から裏面１１２側へと陥没した部分である。本実施形態においては、図１４によく表れているように、陥没部１１４は、基板１のｘ方向左端であって、ｙ方向図中上端に形成されており、ｘ方向左方およびｙ方向上方の二方向に開口している。陥没部１１４は、ｚ方向視略矩形状であり、たとえばｘ方向寸法が０．５ｍｍ程度、ｙ方向寸法が１．０ｍｍ程度、ｚ方向深さが０．１５ｍｍ程度である。
図１７〜図１９は、半導体装置１０２に用いられる基板１単体を示している。これらの図に示すように、陥没部１１４は、底面１１５、内側面１１６および曲面１１７を有している。底面１１５は、ｚ方向において主面１１１と裏面１１２との間に位置しており、ｚ方向上方を向いている。本実施形態においては、底面１１５は、平らな平滑面とされている。内側面１１６は、主面１１１に繋がっており、本実施形態においては、ｚ方向視逆Ｌ字状である。本実施形態においては、内側面１１６は、ｚ方向上方に向かうほど底面１１５の平面視中央から離間するようにｚ方向に対して傾斜している。内側面１１６は、内側面１１６と底面１１５とを繋いており、凹曲面とされている。
基材１１は、絶縁性材料からなり、本実施形態においては、たとえばガラスエポキシ樹脂からなる。配線パターン１２は、金属からなり、たとえばＣｕ，Ｎｉ，Ａｕが積層された構造とされている。配線パターン１２は、主面層１３、中間層１４および複数の裏面電極１５を有している。基板１は、基材１１と主面層１３、中間層１４および複数の裏面電極１５とが積層された多層基板とされている。
主面層１３は、主面１１１側に露出しており、複数の基板側パッド１３１を有している。複数の基板側パッド１３１からは、導通経路をなす帯状部が延びている。本実施形態においては、複数の基板側パッド１３１は、基材１１のｘ方向両側にある二辺の近傍に配置されている。
中間層１４は、ｚ方向において基材１１の内部に設けられた層である。本実施形態においては、ｚ方向に離間する２つの中間層１４が設けられている。これらの中間層１４と主面層１３および複数の裏面電極１５とは、スルーホール電極あるいはビア電極と称される、基材１１の一部をｚ方向に貫通する部分によって互いの適所が導通している。
２つの中間層１４のうちｚ方向下方に位置するものは、阻止部１４１を有している。阻止部１４１は、ｚ方向視において陥没部１１４より大であり、陥没部１１４のすべてと重なっている。また、阻止部１４１のｚ方向上面によって、陥没部１１４の底面１１５のすべてが構成されている。本実施形態においては、阻止部１４１は、矩形状とされている。また、阻止部１４１は、配線パターン１２のうち阻止部１４１以外のいずれの部位とも導通しておらず、これらの部位に対して絶縁されている。
複数の裏面電極１５は、裏面１１２側に露出しており、半導体装置１０２をたとえば回路基板などに実装する際に用いられる。複数の裏面電極１５の配置は、図３に示す配置と同様である。また、いずれかの裏面電極１５は、ｚ方向視において配線パターン１２の阻止部１４１と重なっており、阻止部１４１に対してｚ方向下方に位置している。
本実施形態の基板１の製造は、たとえば、図１２および図１３を参照して上述した方法によって形成される。
集積回路素子５は、第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４を用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子５は、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子として構成されており、その厚さが８０〜１００μｍ程度とされている。
集積回路素子５は、基板１の主面１１１に支持されており、接合材５３によって主面１１１に接合されている。集積回路素子５は、ｚ方向視においてそのすべてが主面１１１と重なっており、陥没部１１４とは重なっていない。
集積回路素子５の図中ｚ方向上面には、複数の素子側パッド５２が形成されている。複数の素子側パッド５２は、たとえば表面がＡｕからなり、本実施形態においては、ｚ方向視において集積回路素子５の四辺のうちの三辺に沿って配列されている。
第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４は、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置１０２の姿勢を検出するために用いられる。本実施形態においては、第一方位センサ素子２は、磁心２１を有しており、第二方位センサ素子３は磁心３１を有しており、第三方位センサ素子４は磁心４１を有している。磁心２１、磁心３１および磁心４１は、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の上記検出基準軸に相当する。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４はさらに、磁心２１、磁心３１および磁心４１を取り囲むように形成されたコイル（図示略）を有している。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の磁心２１、磁心３１および磁心４１が延びる方向における寸法は、たとえば０．６ｍｍ程度である。
第一方位センサ素子２は、阻止部１４１の底面１１５に接合材２３によって接合されている。第一方位センサ素子２は、磁心２１がｚ方向に平行となる姿勢で搭載されている。このような搭載形態により、第一方位センサ素子２の下側部分は、ｚ方向において阻止部１４１と重なっており、阻止部１４１に収容されている。第一方位センサ素子２のｚ方向上側部分は、阻止部１４１からｚ方向上方に突出している。第一方位センサ素子２には４つの素子側パッド２２が形成されている。４つの素子側パッド２２は、第一方位センサ素子２のｚ方向上端よりも若干下方に配置されており、ｚ方向上方を向いている。素子側パッド２２は、その表面がたとえばＡｕからなる。
第二方位センサ素子３は、集積回路素子５の図中ｚ方向上面に接合材３３によって接合されている。第二方位センサ素子３は、磁心３１がｙ方向に平行となる姿勢で搭載されている。第二方位センサ素子３は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第二方位センサ素子３には、４つの素子側パッド３２が形成されている。４つの素子側パッド３２は、ｙ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド３２は、その表面がたとえばＡｕからなる。
第三方位センサ素子４は、集積回路素子５の図中ｚ方向上面に接合材４３によって接合されている。第三方位センサ素子４は、磁心４１がｘ方向に平行となる姿勢で搭載されている。第三方位センサ素子４は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第三方位センサ素子４には、４つの素子側パッド４２が形成されている。４つの素子側パッド４２は、ｘ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド４２は、その表面がたとえばＡｕからなる。
第一ワイヤ６１は、第一方位センサ素子２の素子側パッド２２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図１５に示すように、第一ワイヤ６１のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第一ワイヤ６１のセカンドボンディング部が、バンプを介して集積回路素子５の素子側パッド５２に接続されている。上記バンプは、第一ワイヤ６１のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド５２に付着させることによって形成される。
第二ワイヤ６２は、第一方位センサ素子２の素子側パッド２２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第二ワイヤ６２のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第二ワイヤ６２のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第二ワイヤ６２のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
第三ワイヤ６３は、第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図５に示した構成と同様に、第三ワイヤ６３のファーストボンディング部が集積回路素子５の素子側パッド５２に接続されている。また、第三ワイヤ６３のセカンドボンディング部が第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第三ワイヤ６３のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド３２または素子側パッド４２に付着させることによって形成される。
第四ワイヤ６４は、第三方位センサ素子４の素子側パッド４２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。図１５に示すように、第四ワイヤ６４のファーストボンディング部は、基板１の基板側パッド１３１に接続されている。また、第四ワイヤ６４のセカンドボンディング部は、第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第四ワイヤ６４のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド４２に付着させることによって形成される。
第五ワイヤ６５は、集積回路素子５の素子側パッド５２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第五ワイヤ６５のファーストボンディング部が、集積回路素子５の素子側パッド５２に接続されている。また、第五ワイヤ６５のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第五ワイヤ６５のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
図１４に示すように、主面１１１のうち陥没部１１４に対してｙ方向図中下方に位置する部分に、複数の基板側パッド１３１が形成されており、これらの基板側パッド１３１に第二ワイヤ６２または第五ワイヤ６５がボンディングされている。
封止樹脂７は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４および第五ワイヤ６５を覆っている。また、封止樹脂７は、その一部が陥没部１１４に充填されている。封止樹脂７の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。
封止樹脂７は、封止樹脂側外側面７１を有している。封止樹脂側外側面７１は、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。また、本実施形態においては、封止樹脂側外側面７１は、基板１の基板側外側面１１３と面一となっている。
このような実施形態によっても半導体装置１０２の小型化を図ることができる。また、主面１１１が広がる方向において陥没部１１４が２方向に開口している構成であるため、主面１１１のうち陥没部１１４に隣接する部分が縮小している。これにより、たとえば配線パターン１２の主面層１３や集積回路素子５の配置に用いることができる主面１１１の面積を拡大することができる。
図２０および図２１は、本発明の第三実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０３は、基板１、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４、第五ワイヤ６５および封止樹脂７を備えている。半導体装置１０３は、地磁気を利用して３次元空間におけるｘ軸、ｙ軸、ｚ軸の３軸に対する姿勢を検出し、その検出結果を電気信号として出力可能に構成されている。本実施形態においては、半導体装置１０３は、直方体であり、たとえばｘ方向およびｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．８ｍｍ程度とされる。
図２０は、半導体装置１０３を示す要部平面図である。図２１は、図２０のＸＸＩ−ＸＸＩ線に沿うｚｘ平面における断面図である。なお、図２０においては、理解の便宜上、封止樹脂７を省略している。
基板１は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５を支持しており、半導体装置１０３の土台となるものである。本実施形態においては、基板１は、基材１１および配線パターン１２を具備している。また、基板１は、主面１１１、裏面１１２、基板側外側面１１３および陥没部１１４を有している。本実施形態においては、基板１は、矩形状であり、たとえばｘ方向が２．１ｍｍ程度、ｙ方向寸法が２．０ｍｍ程度、ｚ方向寸法が０．２３ｍｍ程度とされる。
主面１１１および裏面１１２は、基板１の厚さ方向であるｚ方向において互いに反対側を向いており、主面１１１は、ｚ方向上方を向く面であり、裏面１１２は、ｚ方向下方を向く面である。基板側外側面１１３は、主面１１１および裏面１１２を繋ぐ面であり、本実施形態においては、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。
陥没部１１４は、主面１１１から裏面１１２側へと陥没した部分である。本実施形態においては、図２０によく表れているように、陥没部１１４は、基板１のｘ方向左端寄りに形成されており、その周囲が主面１１１によって囲まれている。すなわち、本実施形態の陥没部１１４は、主面１１１が広がる方向においていずれの方向にも閉じている。陥没部１１４は、ｚ方向視略矩形状であり、たとえばｘ方向寸法が０．５ｍｍ程度、ｙ方向寸法が１．０ｍｍ程度、ｚ方向深さが０．１５ｍｍ程度である。
図２２および図２３は、半導体装置１０３に用いられる基板１単体を示している。これらの図に示すように、陥没部１１４は、底面１１５、内側面１１６および曲面１１７を有している。底面１１５は、ｚ方向において主面１１１と裏面１１２との間に位置しており、ｚ方向上方を向いている。本実施形態においては、底面１１５は、平らな平滑面とされている。内側面１１６は、主面１１１に繋がっており、本実施形態においては、ｚ方向視矩形状である。本実施形態においては、内側面１１６は、ｚ方向上方に向かうほど底面１１５の平面視中央から離間するようにｚ方向に対して傾斜している。内側面１１６は、内側面１１６と底面１１５とを繋いており、凹曲面とされている。
基材１１は、絶縁性材料からなり、本実施形態においては、たとえばガラスエポキシ樹脂からなる。配線パターン１２は、金属からなり、たとえばＣｕ，Ｎｉ，Ａｕが積層された構造とされている。配線パターン１２は、主面層１３、中間層１４および複数の裏面電極１５を有している。基板１は、基材１１と主面層１３、中間層１４および複数の裏面電極１５とが積層された多層基板とされている。
主面層１３は、主面１１１側に露出しており、複数の基板側パッド１３１を有している。複数の基板側パッド１３１からは、導通経路をなす帯状部が延びている。本実施形態においては、複数の基板側パッド１３１は、基材１１のｘ方向両側にある二辺およびｙ方向図中下方側の一辺の近傍に配置されている。
中間層１４は、ｚ方向において基材１１の内部に設けられた層である。本実施形態においては、ｚ方向に離間する２つの中間層１４が設けられている。これらの中間層１４と主面層１３および複数の裏面電極１５とは、スルーホール電極あるいはビア電極と称される、基材１１の一部をｚ方向に貫通する部分によって互いの適所が導通している。
２つの中間層１４のうちｚ方向下方に位置するものは、阻止部１４１を有している。阻止部１４１は、ｚ方向視において陥没部１１４より大であり、陥没部１１４のすべてと重なっている。また、阻止部１４１のｚ方向上面によって、陥没部１１４の底面１１５のすべてが構成されている。本実施形態においては、阻止部１４１は、矩形状とされている。また、阻止部１４１は、配線パターン１２のうち阻止部１４１以外のいずれの部位とも導通しておらず、これらの部位に対して絶縁されている。
複数の裏面電極１５は、裏面１１２側に露出しており、半導体装置１０３をたとえば回路基板などに実装する際に用いられる。複数の裏面電極１５の配置は、図３に示す配置と同様である。また、半導体装置１０１と同様に、２つの裏面電極１５が、ｚ方向視において配線パターン１２の阻止部１４１と重なっており、阻止部１４１に対してｚ方向下方に位置している。
本実施形態の基板１の製造は、たとえば、図１２および図１３を参照して上述した方法によって形成される。
集積回路素子５は、第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４を用いた方位検出処理を制御するためのものである。本実施形態においては、集積回路素子５は、いわゆるＡＳＩＣ（Application Specific Integrated Circuit）素子として構成されており、その厚さが８０〜１００μｍ程度とされている。
集積回路素子５は、基板１の主面１１１に支持されており、接合材５３によって主面１１１に接合されている。集積回路素子５は、ｚ方向視においてそのすべてが主面１１１と重なっており、陥没部１１４とは重なっていない。
集積回路素子５の図中ｚ方向上面には、複数の素子側パッド５２が形成されている。複数の素子側パッド５２は、たとえば表面がＡｕからなり、本実施形態においては、ｚ方向視において集積回路素子５の四辺のうちの三辺に沿って配列されている。
第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４は、互いに異なる方向に沿う検出基準軸を有しており、たとえば地磁気に対する半導体装置１０３の姿勢を検出するために用いられる。本実施形態においては、第一方位センサ素子２は、磁心２１を有しており、第二方位センサ素子３は磁心３１を有しており、第三方位センサ素子４は磁心４１を有している。磁心２１、磁心３１および磁心４１は、所定の方向に延びる金属製の棒状部材であり、これらの長手方向が第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の上記検出基準軸に相当する。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４はさらに、磁心２１、磁心３１および磁心４１を取り囲むように形成されたコイル（図示略）を有している。第一方位センサ素子２、第二方位センサ素子３および第三方位センサ素子４の磁心２１、磁心３１および磁心４１が延びる方向における寸法は、たとえば０．６ｍｍ程度である。
第一方位センサ素子２は、阻止部１４１の底面１１５に接合材２３によって接合されている。第一方位センサ素子２は、磁心２１がｚ方向に平行となる姿勢で搭載されている。このような搭載形態により、第一方位センサ素子２の下側部分は、ｚ方向において阻止部１４１と重なっており、阻止部１４１に収容されている。第一方位センサ素子２のｚ方向上側部分は、阻止部１４１からｚ方向上方に突出している。第一方位センサ素子２には４つの素子側パッド２２が形成されている。４つの素子側パッド２２は、第一方位センサ素子２のｚ方向上端よりも若干下方に配置されており、ｚ方向上方を向いている。素子側パッド２２は、その表面がたとえばＡｕからなる。
第二方位センサ素子３は、集積回路素子５の図中ｚ方向上面に接合材３３によって接合されている。第二方位センサ素子３は、磁心３１がｙ方向に平行となる姿勢で搭載されている。第二方位センサ素子３は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第二方位センサ素子３には、４つの素子側パッド３２が形成されている。４つの素子側パッド３２は、ｙ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド３２は、その表面がたとえばＡｕからなる。
第三方位センサ素子４は、集積回路素子５の図中ｚ方向上面に接合材４３によって接合されている。第三方位センサ素子４は、磁心４１がｘ方向に平行となる姿勢で搭載されている。第三方位センサ素子４は、ｚ方向視においてそのすべてが集積回路素子５と重なっている。第三方位センサ素子４には、４つの素子側パッド４２が形成されている。４つの素子側パッド４２は、ｘ方向に沿って一列に配置されており、ｚ方向上方を向いている。素子側パッド４２は、その表面がたとえばＡｕからなる。
第一ワイヤ６１は、第一方位センサ素子２の素子側パッド２２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図２１に示すように、第一ワイヤ６１のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第一ワイヤ６１のセカンドボンディング部が、バンプを介して集積回路素子５の素子側パッド５２に接続されている。上記バンプは、第一ワイヤ６１のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド５２に付着させることによって形成される。
第二ワイヤ６２は、第一方位センサ素子２の素子側パッド２２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第二ワイヤ６２のファーストボンディング部が、第一方位センサ素子２の素子側パッド２２に接続されている。また、第二ワイヤ６２のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第二ワイヤ６２のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
第三ワイヤ６３は、第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２と集積回路素子５の素子側パッド５２とを接続しており、たとえばＡｕからなる。図５に示した構成と同様に、第三ワイヤ６３のファーストボンディング部が集積回路素子５の素子側パッド５２に接続されている。また、第三ワイヤ６３のセカンドボンディング部が第二方位センサ素子３の素子側パッド３２または第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第三ワイヤ６３のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド３２または素子側パッド４２に付着させることによって形成される。
第四ワイヤ６４は、第三方位センサ素子４の素子側パッド４２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。図２１に示すように、第四ワイヤ６４のファーストボンディング部は、基板１の基板側パッド１３１に接続されている。また、第四ワイヤ６４のセカンドボンディング部は、第三方位センサ素子４の素子側パッド４２にバンプを介して接続されている。上記バンプは、第四ワイヤ６４のボンディングに先立って、Ａｕからなるワイヤの先端を溶融させ、この溶融ボールを素子側パッド４２に付着させることによって形成される。
第五ワイヤ６５は、集積回路素子５の素子側パッド５２と基板１の基板側パッド１３１とを接続しており、たとえばＡｕからなる。第五ワイヤ６５のファーストボンディング部が、集積回路素子５の素子側パッド５２に接続されている。また、第五ワイヤ６５のセカンドボンディング部が、基板１の基板側パッド１３１に接続されている。第五ワイヤ６５のセカンドボンディング部と基板側パッド１３１との間には、バンプは介在していない。
図２０に示すように、主面１１１のうちｙ方向において陥没部１１４を挟む部分に、複数の基板側パッド１３１が形成されており、これらの基板側パッド１３１に第二ワイヤ６２または第五ワイヤ６５がボンディングされている。
封止樹脂７は、第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４、集積回路素子５、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４および第五ワイヤ６５を覆っている。また、封止樹脂７は、その一部が陥没部１１４に充填されている。封止樹脂７の材質としては、たとえばエポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリベンゾオキサゾール（ＰＢＯ）樹脂、シリコーン樹脂が挙げられる。
封止樹脂７は、封止樹脂側外側面７１を有している。封止樹脂側外側面７１は、ｘ方向およびｙ方向を向いており、ｚ方向に平行である。また、本実施形態においては、封止樹脂側外側面７１は、基板１の基板側外側面１１３と面一となっている。
このような実施形態によっても半導体装置１０３の小型化を図ることができる。また、陥没部１１４の周囲すべてが主面１１１によって囲まれる構成とすることにより、ｚ方向厚さが厚い矩形状部分によって陥没部１１４が取り囲まれた格好となる。これは、基板１の剛性向上に有利であり、たとえば基板１のさらなる薄型化を図るのに有利である。
図２４は、本発明の第四実施形態に基づく半導体装置を示している。本実施形態の半導体装置１０４は、基板１の構成が異なる他は、上述した半導体装置１０１と同様の構成とされている。
本実施形態においては、基板１の配線パターン１２が上述した阻止部１４１に代えて、阻止部１５１を有している。阻止部１５１は、裏面電極１５と同層に形成されており、そのｚ方向下面が裏面１１２側に露出している。阻止部１５１のｚ方向上面が阻止部１４１の底面１１５を構成する点は、阻止部１４１と同様である。
阻止部１５１のｚ方向下面が露出していることにより、言い換えると、本実施形態においては、基材１１は、阻止部１５１のｚ方向下方に位置する部分を有していない。また、阻止部１５１は、配線パターン１２のうち阻止部１５１以外の部位とは導通していないものの、半導体装置１０４が実装される回路基板（図示略）などと導通することを回避するために、適宜レジスト層（図示略）などを設けてもよい。
図２５は、半導体装置１０４の製造方法における一工程を示している。同図は、基板材料１０に第一方位センサ素子２、第二方位センサ素子３、第三方位センサ素子４および集積回路素子５の搭載と、第一ワイヤ６１、第二ワイヤ６２、第三ワイヤ６３、第四ワイヤ６４および第五ワイヤ６５のボンディングを終えた後に封止樹脂７を形成した状態である。なお、同図は、１つの半導体装置１０４を製造するために必要となる部分を示しているが、図示された基板材料１０よりも大きな基板材料１０を用いることにより、複数の半導体装置１０４を一括して製造してもよい。
本実施形態の基板材料１０においては、基材１１に除去予定部１１９が設けられている。除去予定部１１９は、阻止部１５１および複数の裏面電極１５をｚ方向下方から覆う部分である。この除去予定部１１９は、基材１１のうち除去予定部１１９以外の部位と同一の素材によって連続的に形成されていてもよいし、基材１１のうち除去予定部１１９以外の部位とは、異なる材質によって形成してよい。あるいは、基材１１のうち除去予定部１１９以外の部位に対して別体のシートを貼り付けることによって除去予定部１１９を形成してもよい。
封止樹脂７の形成が終えるまでの工程においては、除去予定部１１９は、基板材料１０の剛性に寄与する部分として用いられる。そして、封止樹脂７の形成が終了した後に、除去予定部１１９を除去することにより、阻止部１５１と複数の裏面電極１５とを裏面１１２側に露出される。除去予定部１１９を除去する方法は特に限定されないが、除去予定部１１９が基材１１のうち除去予定部１１９以外の部位と同一素材である場合は、研磨によって行うことができる。除去予定部１１９が、基材１１のうち除去予定部１１９以外の部位とは異なる材質によって形成されている場合は、除去予定部１１９のみを選択的に溶解させるエッチングなどの化学的手法を用いることができる。あるいは、除去予定部１１９が、基材１１のうち除去予定部１１９以外の部位に対して別体のシートを貼り付けることによって形成されている場合、このシートを剥離することによって除去予定部１１９を除去してもよい。
このような構成によれば、半導体装置１０４のｚ方向寸法を、阻止部１５１と第一方位センサ素子２と封止樹脂７のうち第二方位センサ素子３を覆う部分とを合計した寸法に縮小することが可能である。このため、半導体装置１０４のさらなる小型化を図ることができる。また、図２５に示した除去予定部１１９は、封止樹脂７の形成終了後に除去するため、封止樹脂７の形成までの工程において基板材料１０の剛性が不足する事態を避けることができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。
以上のまとめとして、これらの実施形態にかかる構成およびそのバリエーションを以下に付記として列挙する。
（付記１）
厚さ方向において互いに反対側を向く主面および裏面と、上記主面から上記裏面側へと陥没する陥没部とを有している、基板。
（付記２）
上記陥没部は、上記厚さ方向において上記主面と上記裏面との間に位置する底面を有している、付記１に記載の基板。
（付記３）
上記陥没部は、上記主面に繋がる内側面を有している、付記２に記載の基板。
（付記４）
上記内側面は、上記厚さ方向に対して傾斜している、付記３に記載の基板。
（付記５）
上記陥没部は、上記底面と上記内側面とを繋ぐ曲面を有している、付記４に記載の基板。
（付記６）
上記基板は、上記主面および上記裏面を構成する基材と、上記３つの方位センサ素子に導通する配線パターンとを有している、付記２に記載の基板。
（付記７）
上記配線パターンは、上記厚さ方向において上記主面と上記裏面との間に位置する中間層を有しており、
上記中間層は、上記陥没部の上記底面を構成する阻止部を有している、付記６に記載の基板。
（付記８）
上記阻止部は、上記厚さ方向視において上記底面よりも大である、付記７に記載の基板。
（付記９）
上記基材は、上記中間層に対して上記裏面側に位置する部分を有している、付記８に記載の基板。
（付記１０）
上記配線パターンは、上記裏面側に露出する複数の裏面電極を有している、付記９に記載の基板。
（付記１１）
上記複数の裏面のいずれかは、上記厚さ方向視において上記中間層の上記阻止部と重なる、付記１０に記載の基板。
（付記１２）
上記阻止部と上記複数の裏面電極とは、互いに絶縁されている、付記１０に記載の基板。
（付記１３）
上記陥没部は、上記主面が広がる方向において一方向にのみ開口している、付記１に記載の基板。
（付記１４）
上記陥没部は、上記主面が広がる方向において二方向に開口している、付記１に記載の基板。
（付記１５）
上記陥没部は、上記主面が広がる方向においていずれの方向にも閉じている、付記１に記載の基板。
（付記１６）
上記阻止部が上記裏面側に露出している、付記７に記載の基板。
（付記１７）
互いに異なる検出基準軸を有する３つの方位センサ素子と集積回路素子とを含む半導体装置の製造に用いられる、付記１に記載の基板。
（付記１８）
上記陥没部は、上記３つの方位素子センサのいずれかの一部を収容するために用いられる、付記１７に記載の基板。
（付記１９）
厚さ方向において互いに反対側を向く主面および裏面を構成する基材と、上記厚さ方向において上記主面と上記裏面との間に位置するとともに阻止部を含む中間層を有する配線パターンと、を備える基板材料を用意する工程と、
上記基材のうち上記厚さ方向視において上記素子部と重なる部分を除去することにより、上記主面から上記裏面側へと陥没する陥没部を形成する工程と、を備える、基板の製造方法。
（付記２０）
上記陥没部を形成する工程においては、レーザーによって上記基材の一部を除去する、付記１９に記載の基板の製造方法。
（付記２１）
上記阻止部は、上記配線パターンのうち上記阻止部以外の部位に対して絶縁されている、付記２０に記載の基板の製造方法。
１０１〜１０４ 半導体装置
１ 基板
１１１ 主面
１１２ 裏面
１１３ 基板側外側面
１１４ 陥没部
１１５ 底面
１１６ 内側面
１１７ 曲面
１１９ 除去予定部
１１ 基材
１２ 配線パターン
１３ 主面層
１３１ 基板側パッド
１４ 中間層
１４１ 阻止部
１５ 裏面電極
１５１ 阻止部
１０ 基板材料
２ 第一方位センサ素子
２１ 磁心
２２ 素子側パッド
２３ 接合材
３ 第二方位センサ素子
３１ 磁心
３２ 素子側パッド
３３ 接合材
４ 第三方位センサ素子
４１ 磁心
４２ 素子側パッド
４３ 接合材
５ 集積回路素子
５２ 素子側パッド
５３ 接合材
６１ 第一ワイヤ
６２ 第二ワイヤ
６３ 第三ワイヤ
６４ 第四ワイヤ
６５ 第五ワイヤ
７ 封止樹脂
７１ 封止樹脂側外側面

Claims (31)

  1. 基板と、
    互いに異なる検出基準軸を有する３つの方位センサ素子と、を備えており、
    上記基板は、厚さ方向において互いに反対側を向く主面および裏面と、上記主面から上記裏面側へと陥没する陥没部とを有しており、
    上記３つの方位センサに含まれる第１方位センサ素子が、上記厚さ方向において少なくともその一部が上記陥没部と重なる位置に設けられており、
    上記３つの方位センサに含まれる第２方位センサ素子が、上記厚さ方向視において上記主面と重なる位置に配置されている、半導体装置。
  2. 上記３つの方位センサに含まれる第３方位センサ素子が、上記厚さ方向視において上記主面と重なる位置に配置されている、請求項１に記載の半導体装置。
  3. 第１方位センサ素子の上記検出基準軸は、上記厚さ方向に沿っている、請求項２に記載の半導体装置。
  4. 上記第２方位センサ素子の上記検出軸は、上記主面に対して平行である、請求項２に記載の半導体装置。
  5. 上記第３方位センサ素子の上記検出軸は、上記主面に対して平行である、請求項２に記載の半導体装置。
  6. 上記第１ないし第３方位センサ素子の上記検出基準軸は、互いに直角である、請求項２に記載の半導体装置。
  7. 上記主面と上記第２方位センサ素子および上記第３方位センサ素子との間に介在する集積回路素子を備える、請求項２に記載の半導体装置。
  8. 上記第１方位センサ素子の一部が、上記厚さ方向において上記基板の主面から突出している、請求項７に記載の半導体装置。
  9. 上記陥没部は、上記厚さ方向において上記主面と上記裏面との間に位置する底面を有しており、
    上記第１方位センサ素子は、上記底面に支持されている、請求項８に記載の半導体装置。
  10. 上記陥没部は、上記主面に繋がる内側面を有している、請求項９に記載の半導体装置。
  11. 上記内側面は、上記厚さ方向に対して傾斜している、請求項１０に記載の半導体装置。
  12. 上記陥没部は、上記底面と上記内側面とを繋ぐ曲面を有している、請求項１１に記載の半導体装置。
  13. 上記基板は、上記主面および上記裏面を構成する基材と、上記３つの方位センサ素子に導通する配線パターンとを有している、請求項９に記載の半導体装置。
  14. 上記配線パターンは、上記厚さ方向において上記主面と上記裏面との間に位置する中間層を有しており、
    上記中間層は、上記陥没部の上記底面を構成する阻止部を有している、請求項１３に記載の半導体装置。
  15. 上記阻止部は、上記厚さ方向視において上記底面よりも大である、請求項１４に記載の半導体装置。
  16. 上記基材は、上記中間層に対して上記裏面側に位置する部分を有している、請求項１５に記載の半導体装置。
  17. 上記配線パターンは、上記裏面側に露出する複数の裏面電極を有している、請求項１６に記載の半導体装置。
  18. 上記複数の裏面電極のいずれかは、上記厚さ方向視において上記中間層の上記阻止部と重なる、請求項１７に記載の半導体装置。
  19. 上記阻止部と上記複数の裏面電極とは、互いに絶縁されている、請求項１７に記載の半導体装置。
  20. 上記陥没部は、上記主面が広がる方向において一方向にのみ開口している、請求項１に記載の半導体装置。
  21. 上記陥没部は、上記主面が広がる方向において二方向に開口している、請求項１に記載の半導体装置。
  22. 上記陥没部は、上記主面が広がる方向においていずれの方向にも閉じている、請求項１に記載の半導体装置。
  23. 上記阻止部が上記裏面側に露出している、請求項１３ないし２２のいずれかに記載の半導体装置。
  24. 上記第１方位センサ素子、上記第２方位素子センサ、上記第３方位素子センサおよび上記集積回路素子は、それぞれが複数の素子側パッドを有しており、
    上記配線パターンは、上記主面側に露出し、かつ複数の基板側パッドを有する主面層を有する、請求項２３に記載の半導体装置。
  25. 上記第１方位センサ素子の上記素子側パッドに接続されたファーストボンディング部と、上記集積回路素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第１ワイヤを備える、請求項２４に記載の半導体装置。
  26. 上記第１方位センサ素子の上記素子側パッドに接続されたファーストボンディング部と、上記基板の上記基板側パッドに接続されたセカンドボンディング部と、を有する第２ワイヤを備える、請求項２４に記載の半導体装置。
  27. 上記集積回路素子の上記素子側パッドに接続されたファーストボンディング部と、上記第２方位センサ素子または上記第３方位センサ素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第３ワイヤを備える、請求項２４に記載の半導体装置。
  28. 上記集積回路素子の上記素子側パッドに接続されたファーストボンディング部と、上記基板の上記基板側パッドに接続されたセカンドボンディング部と、を有する第４ワイヤを備える、請求項２４に記載の半導体装置。
  29. 上記基板の上記基板側パッドに接続されたファーストボンディング部と、上記集積回路素子の上記素子側パッドにバンプを介して接続されたセカンドボンディング部と、を有する第５ワイヤを備える、請求項２８に記載の半導体装置。
  30. 上記基板に対して上記主面側に位置し、上記第１方位センサ素子、上記第２方位センサ素子および上記第３方位センサ素子を覆い、かつその一部が上記陥没部に充填された封止樹脂を備える、請求項２４に記載の半導体装置。
  31. 上記基板は、上記主面と上記裏面とを繋ぐ基板側外側面を有しており、
    上記封止樹脂は、上記基板側外側面と面一とされた封止樹脂側外側面を有している、請求項１に記載の半導体装置。
JP2014110172A 2013-08-05 2014-05-28 半導体装置 Expired - Fee Related JP6373642B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014110172A JP6373642B2 (ja) 2013-08-05 2014-05-28 半導体装置
US14/450,896 US9476949B2 (en) 2013-08-05 2014-08-04 Semiconductor device provided with direction sensor elements

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013162375 2013-08-05
JP2013162376 2013-08-05
JP2013162376 2013-08-05
JP2013162375 2013-08-05
JP2014110172A JP6373642B2 (ja) 2013-08-05 2014-05-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2015053465A true JP2015053465A (ja) 2015-03-19
JP6373642B2 JP6373642B2 (ja) 2018-08-15

Family

ID=52427090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014110172A Expired - Fee Related JP6373642B2 (ja) 2013-08-05 2014-05-28 半導体装置

Country Status (2)

Country Link
US (1) US9476949B2 (ja)
JP (1) JP6373642B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101657A (ja) * 2016-12-19 2018-06-28 ローム株式会社 センサモジュール
JP2019511702A (ja) * 2016-02-05 2019-04-25 日本テキサス・インスツルメンツ合同会社 ３次元検知を備える集積フラックスゲートデバイス
WO2020166550A1 (ja) * 2019-02-14 2020-08-20 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10075132B2 (en) 2015-03-24 2018-09-11 Nxp Usa, Inc. RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US9787254B2 (en) * 2015-09-23 2017-10-10 Nxp Usa, Inc. Encapsulated semiconductor device package with heatsink opening, and methods of manufacture thereof
JP6610178B2 (ja) 2015-11-09 2019-11-27 Ｔｄｋ株式会社 磁気センサ
CN108036780A (zh) * 2017-12-11 2018-05-15 广州休波曼智能科技有限公司 一种森林电子罗盘
JP7538503B2 (ja) * 2021-09-16 2024-08-22 株式会社東芝 半導体パッケージ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613488A (ja) * 1992-06-24 1994-01-21 Fuji Film Micro Device Kk 回路基板とその製造方法
JPH0961455A (ja) * 1995-08-30 1997-03-07 Hitachi Ltd 加速度センサ
JP2004153023A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 高周波用多層回路基板
JP2005116961A (ja) * 2003-10-10 2005-04-28 Denso Corp 半導体装置
JP2006165036A (ja) * 2004-12-02 2006-06-22 Citizen Electronics Co Ltd 半導体パッケージ及び複合実装モジュール
JP2007178203A (ja) * 2005-12-27 2007-07-12 Alps Electric Co Ltd 磁気方位検出装置
JP2008525800A (ja) * 2004-12-22 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド ３軸磁気センサのための単一パッケージの設計
JPWO2007043714A1 (ja) * 2005-10-14 2009-04-23 イビデン株式会社 多層プリント配線板およびその製造方法
JP2009229296A (ja) * 2008-03-24 2009-10-08 Alps Electric Co Ltd 磁気センサパッケージ
JP2009300093A (ja) * 2008-06-10 2009-12-24 Aichi Steel Works Ltd マグネトインピーダンスセンサ素子

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965568A (en) * 1973-08-27 1976-06-29 Texas Instruments Incorporated Process for fabrication and assembly of semiconductor devices
JP3812500B2 (ja) * 2002-06-20 2006-08-23 セイコーエプソン株式会社 半導体装置とその製造方法、電気光学装置、電子機器
KR100944308B1 (ko) * 2003-07-03 2010-02-24 아사히 가세이 일렉트로닉스 가부시끼가이샤 방위각 계측 장치 및 방위각 계측 방법
JPWO2006035505A1 (ja) * 2004-09-29 2008-05-22 株式会社シーアンドエヌ 磁気センサの制御方法、制御装置、および携帯端末装置
JP2008064761A (ja) * 2006-09-06 2008-03-21 Samsung Electro Mech Co Ltd ハイブリッド型センサモジュール及びそれを用いたセンシング方法
JP2014066638A (ja) * 2012-09-26 2014-04-17 Lapis Semiconductor Co Ltd 判定装置、電子機器及び判定方法
US8895429B2 (en) * 2013-03-05 2014-11-25 Eastman Kodak Company Micro-channel structure with variable depths
JP6483498B2 (ja) * 2014-07-07 2019-03-13 ローム株式会社 電子装置およびその実装構造
US20160033658A1 (en) * 2014-08-01 2016-02-04 Hitachi High-Technologies Science America, Inc Semiconductor radiation detector array
US9590129B2 (en) * 2014-11-19 2017-03-07 Analog Devices Global Optical sensor module

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613488A (ja) * 1992-06-24 1994-01-21 Fuji Film Micro Device Kk 回路基板とその製造方法
JPH0961455A (ja) * 1995-08-30 1997-03-07 Hitachi Ltd 加速度センサ
JP2004153023A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 高周波用多層回路基板
JP2005116961A (ja) * 2003-10-10 2005-04-28 Denso Corp 半導体装置
JP2006165036A (ja) * 2004-12-02 2006-06-22 Citizen Electronics Co Ltd 半導体パッケージ及び複合実装モジュール
JP2008525800A (ja) * 2004-12-22 2008-07-17 ハネウェル・インターナショナル・インコーポレーテッド ３軸磁気センサのための単一パッケージの設計
JPWO2007043714A1 (ja) * 2005-10-14 2009-04-23 イビデン株式会社 多層プリント配線板およびその製造方法
JP2007178203A (ja) * 2005-12-27 2007-07-12 Alps Electric Co Ltd 磁気方位検出装置
JP2009229296A (ja) * 2008-03-24 2009-10-08 Alps Electric Co Ltd 磁気センサパッケージ
JP2009300093A (ja) * 2008-06-10 2009-12-24 Aichi Steel Works Ltd マグネトインピーダンスセンサ素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019511702A (ja) * 2016-02-05 2019-04-25 日本テキサス・インスツルメンツ合同会社 ３次元検知を備える集積フラックスゲートデバイス
JP2022095669A (ja) * 2016-02-05 2022-06-28 テキサス インスツルメンツ インコーポレイテッド ３次元検知を備える集積フラックスゲートデバイス
JP2018101657A (ja) * 2016-12-19 2018-06-28 ローム株式会社 センサモジュール
WO2020166550A1 (ja) * 2019-02-14 2020-08-20 株式会社村田製作所 電子部品モジュールの製造方法、及び電子部品モジュール
US11876029B2 (en) 2019-02-14 2024-01-16 Murata Manufacturing Co., Ltd. Method of manufacturing electronic component module, and electronic component module

Also Published As

Publication number Publication date
JP6373642B2 (ja) 2018-08-15
US20150035528A1 (en) 2015-02-05
US9476949B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
JP6373642B2 (ja) 半導体装置
US9941237B2 (en) Semiconductor device and method for making semiconductor device
JP6244147B2 (ja) 半導体装置の製造方法
JP2006313798A (ja) 半導体装置及びその製造方法
JP2007184438A (ja) 半導体装置
JP7267767B2 (ja) 半導体装置および半導体装置の製造方法
KR20140141474A (ko) 반도체 장치
JP4447143B2 (ja) 半導体装置及びその製造方法
JP4601686B2 (ja) 半導体装置および半導体装置の製造方法
JP7413485B2 (ja) 半導体装置
JP2019050302A (ja) 半導体装置
JP2012099610A (ja) 配線基板およびその製造方法、並びに半導体パッケージの製造方法
JP6336298B2 (ja) 半導体装置
WO2012108469A1 (ja) 半導体装置および半導体装置の製造方法
KR20080037681A (ko) 반도체 칩 및 그 제조 방법 및 반도체 장치
JP2008300483A (ja) 半導体装置
JP2007043017A (ja) 半導体センサ装置
JP4976673B2 (ja) 半導体装置、基板及び半導体装置の製造方法
JP6899244B2 (ja) 半導体装置
JP6549821B2 (ja) 半導体装置
JP2007180900A (ja) 水晶発振器及びその製造方法
JP5606243B2 (ja) 半導体装置の製造方法
JP2018088505A (ja) 半導体装置およびその製造方法
JP2007141947A (ja) 半導体装置およびその製造方法
JP2014086963A (ja) パッケージおよびパッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180718

R150 Certificate of patent or registration of utility model

Ref document number: 6373642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees