JP2022095669A - ３次元検知を備える集積フラックスゲートデバイス - Google Patents

Abstract

【課題】３次元検知を備える集積フラックスゲートデバイスの製造のためのシステム及び技法を提供する。【解決手段】パッケージ基板１０２上に搭載される第１のダイ１１０、及びパッケージ基板１０２上に搭載される第２のダイ１５０を備える、電磁検知デバイス１００を含む。第１のダイ１１０は、第１の集積回路１１３と、第１の集積回路１１３の上に形成される第１の磁気コア１１６とを含む。第１の磁気コア１１６は、パッケージ基板１０２の平坦表面１０３に平行な第１の検知軸１３２を有する。第２のダイ１５０は、第２の集積回路１５３と、第２の集積回路１５３の上に形成される第２の磁気コア１５６とを含む。第２の磁気コア１５６は、パッケージ基板１０２の平坦表面１０３に直交する第２の検知軸１７２を有する。【選択図】図１

Description

本願は、電磁検知デバイスの製造のためのシステム及び技法に関する。

フラックスゲートデバイスは、一般に、磁気コア構造と、磁気コアに巻き付くコイル部材とを含む。関連付けられた磁気コア構造に近接する環境における磁束の変化を検出するために、フラックスゲートデバイスを用いることが可能である。様々な工業用途を実装するために、フラックスゲートデバイスを集積回路とインタフェースさせる試みが行われてきている。例えば、制御回路とインタフェースされるフラックスゲートデバイスは、モータ制御システムにおいて用いるための電流測定デバイスとして、又は、ロボットシステムにおいて用いるための位置検知デバイスとして、適合可能である。しかしながら、これらのソリューションは一般に実装にコストがかかり、動作が複雑であって、一般に、単一パッケージプラットフォームにおける３次元（３Ｄ）検知は提供しない。

説明する例において、電磁検知デバイスが、パッケージ基板上に搭載される複数の集積（ｉｎｔｅｇｒａｔｅｄ）フラックスゲートダイを含む。集積フラックスゲートダイの１つは短縮垂直エッジを用いて製造され、短縮垂直エッジによってパッケージ基板上に搭載され得るようになっている。集積フラックスゲートダイの検知方向は、概して、それぞれの垂直エッジに直交する。有利なことに、短縮垂直エッジを備える集積フラックスゲートダイは、パッケージ基板の平坦表面に直交する検知方向を提供する。

一つの例示的実装において、集積フラックスゲートデバイスが、パッケージ基板、第１の集積フラックスゲートダイ、及び第２の集積フラックスゲートダイを含む。第１及び第２の集積フラックスゲートダイはどちらも、パッケージ基板の平坦表面上に搭載される。第１の集積フラックスゲートダイは、第１の半導体基板と、第１の半導体基板上に形成される第１の集積回路とを含む。第１の集積フラックスゲートダイはまた、第１の集積回路の上に形成され、パッケージ基板の平坦表面に対して平行に向けられる、第１の磁気コアを含む。第２の集積フラックスゲートダイは、第２の半導体基板と、第２の半導体基板上に形成される第２の集積回路とを含む。第２の集積フラックスゲートダイはまた、第２の集積回路の上に形成され、パッケージ基板の平坦表面に直交して向けられる、第２の磁気コアを含む。

別の例示的実装において、電磁検知デバイスが、パッケージ基板、パッケージ基板上に搭載される第１のダイ、及びパッケージ基板上に搭載される第２のダイを含む。第１のダイは、第１の集積回路と、第１の集積回路の上に形成される第１の磁気コアとを含む。第１の磁気コアは、パッケージ基板の平坦表面に対して平行な第１の検知軸を有する。第２のダイは、第２の集積回路と、第２の集積回路の上に形成される第２の磁気コアとを含む。第２の磁気コアは、パッケージ基板の平坦表面に直交する第２の検知軸を有する。

更に別の例示的実装において、集積フラックスゲート回路が、基板、基板上に形成される回路、及び集積フラックスゲート回路の上に形成されるフラックスゲートを含む。集積フラックスゲート回路は、基板上でつくられる能動領域を備えるトランジスタと、トランジスタに対する相互接続を提供するために能動領域の上に形成される金属層とを含む。フラックスゲートは、金属層の上に形成される第１の磁気コアセグメント、第１の磁気コアセグメントと平行に整合される第２の磁気コアセグメント、並びに、集合磁気コアを確立するために第１及び第２の磁気コアセグメントに巻き付くコイルを含む。

一態様に従った電磁検知デバイスの断面側部図を示す。

別の態様に従った電磁検知デバイスの部分的に露出された斜視図を示す。

一態様に従った３次元（３Ｄ）電磁検知デバイスの上面図を示す。

別の態様に従った別の３Ｄ電磁検知デバイスの上面図を示す。

様々な図面における同様の参照記号は同様の要素を示す。図面は一定の縮尺で描画されていない。

例示的実施形態は、一つ又は複数の制御回路と集積可能な、低コスト及び高歩留りプロセスを用いて製造可能な３Ｄ検知フラックスゲートデバイスを含む。

一態様によれば、集積フラックスゲートデバイスが半導体ダイ上に、同じ半導体ダイに形成される集積回路と同じ製造プロセスフローを用いて構築される。結果として、集積フラックスゲートデバイスは、２本の直交配置される検知軸（例えば、Ｘ軸及びＹ軸）における磁束を検知するための一つ又は複数の磁気コア構造を含み得る。集積フラックスゲートダイは、製造された後、パッケージ基板上に搭載され得る。直交配置される検知軸は、通常、パッケージ基板の平坦表面に対して平行である。３次元（３Ｄ）電磁検知を実装するために、他の２本の直交配置される検知軸によって画定される面（例えば、Ｘ－Ｙ面）に直交するように、第３の検知軸（例えば、Ｚ軸）が追加され得る。しかしながら、第１のパッケージ基板の平坦表面は２本の直交配置される検知軸のみを保持し得るため、第３の直交する検知軸は第２のパッケージ基板上に追加される。結果として、追加のパッケージ基板は、いくつかのコンパクトな応用例にとって３Ｄ検知を非常に空間効率の悪いものにし得る。例示の実施形態は、空間効率の良い３Ｄ検知を助けるために、単一のパッケージプラットフォーム内に第３の直交検知軸を追加するための特定のソリューションを提供する。

図１は、一態様に従った電磁検知デバイス１００の断面側部図を示す。電磁検知デバイス１００は、パッケージ基板１０２、第１の集積フラックスゲートダイ１１０、及び第２の集積フラックスゲートダイ１５０を含む。パッケージ基板１０２は平坦表面１０３を有し、平坦表面１０３の上に、第１のダイ取り付けプラットフォーム１０８及び第２のダイ取り付けプラットフォーム１０９が形成される。第１のダイ取り付けプラットフォーム１０８は、第１の集積フラックスゲートダイ１１０を受け取り、これをパッケージ基板１０２に取り付けるように構成される。同様に、第２のダイ取り付けプラットフォーム１０９は、第２の集積フラックスゲートダイ１５０を受け取り、これをパッケージ基板１０２に取り付けるように構成される。第１及び第２の取り付けプラットフォーム１０８及び１０９の各々は、第１及び第２の集積フラックスゲートダイ１１０及び１５０を受け取って取り付けるためのエポキシ材料を含み得る。

第１の集積フラックスゲートダイ１１０は、第１のダイ取り付けプラットフォーム１０８を介して、パッケージ基板１０２の平坦表面１０３上に搭載される。第１の集積フラックスゲートダイ１１０は、一つ又は複数の第１のボンディングワイヤ１０５及び第１のはんだ構造１０４を介して、パッケージ基板１０２に電気的に結合される。より具体的に言えば、第１のはんだ構造１０４はパッケージ基板１０２の平坦表面１０３上に形成され、第１のはんだ構造１０４は、パッケージ基板１０２に埋め込まれる配線構造に電気的に結合される。第１のボンディングワイヤ１０５は、第１の集積フラックスゲートダイ１１０を第１のはんだ構造１０４に電気的に接続し、それによって、第１の集積フラックスゲートダイ１１０をパッケージ基板１０２に電気的に結合することができる。

第１の集積フラックスゲートダイ１１０は第１の集積フラックスゲート回路を含み、第１の集積フラックスゲート回路は、第１のセンサ回路を単一の半導体ダイ上の第１のフラックスゲートデバイスと集積する。第１の集積フラックスゲートダイ１１０は、第１の半導体基板１１２、第１の半導体基板１１２上に形成される回路層１１４、及び回路層１１４上に形成されるフラックスゲート層１１６を含む。第１の半導体基板１１２は、一つ又は複数のトランジスタ能動領域１１３を含み、その上にいくつかのトランジスタデバイスが形成される。回路層１１４は、トランジスタ能動領域１１３内に形成されるトランジスタデバイスを相互接続するための、一つ又は複数の導電配線層（例えば、ポリシリコン及び／又は金属配線層）を含む。回路層１１４及びトランジスタ能動領域１１３は共に、第１の集積回路１１１を形成し、第１の集積回路１１１は、フラックスゲート層１１６に形成される第１のフラックスゲートデバイスの一つ又は複数の検知動作を実施するように構成される。

第１の集積フラックスゲートダイ１１０において具体化される第１の集積フラックスゲート回路は、第１の集積回路１１１を、フラックスゲート層１１６に形成される第１のフラックスゲートデバイスと接続するための、デバイス間接続構造を含む。一実装において、第１の集積フラックスゲートダイ１１０は、下側バイア１２１、下側相互接続金属層１２２、上側バイア１２３、及び上側相互接続金属層１２４を含む。第１の集積回路１１１は、下側バイア１２１及び下側相互接続金属層１２２を用いて、第１のフラックスゲートデバイス（例えば、１１６）に接続され得る。また、外部回路要素（例えば、パッケージ基板１０２及び第２の集積フラックスゲートダイ１５０）が、一つ又は複数の第１のボンディングパッド１２５を介して、第１の集積回路１１１と通信し得、一つ又は複数の第１のボンディングパッド１２５は、上側相互接続金属層１２５に、次いで上側バイア１２３に、また次いで下側相互接続金属層１２２及び下側バイア１２１に、電気的に結合される。

フラックスゲート層１１６において形成される第１のフラックスゲートデバイスは、第１の磁気コア１３０を含む。そのため、第１の磁気コア１３０は、第１の集積回路１１１の上に配置され、第１の磁気コア１３０は、パッケージ基板１０２の平坦表面１０３に対して平行に向けられる。したがって、第１の磁気コア１３０は、パッケージ基板１０２の平坦表面１０３に対して平行な第１の検知軸１３２を有する。第１の集積回路１１１は、第１の磁気コア１３０の動作を較正及び制御するための、一つ又は複数のセンサ回路を含む。結果として、第１の集積フラックスゲートダイ１１０において具体化される第１の集積フラックスゲート回路は、パッケージ基板１０２の平坦表面１０３に対して平行な磁場を検知し得る。

第２の集積フラックスゲートダイ１５０は、第２のダイ取り付けプラットフォーム１０９を介してパッケージ基板１０２の平坦表面１０３上に横方向に（又は縦方向に）搭載される。第２の集積フラックスゲートダイ１５０は、一つ又は複数の第２のボンディングワイヤ１０７及び第２のはんだ構造１０６を介して、パッケージ基板１０２に電気的に結合される。より具体的に言えば、第２のはんだ構造１０６は、パッケージ基板１０２の平坦表面１０３上に形成され、第２のはんだ構造１０６は、パッケージ基板１０２に埋め込まれた配線構造に電気的に結合される。第２のボンディングワイヤ１０７は、第２の集積フラックスゲートダイ１５０を第２のはんだ構造１０６に電気的に接続し、それによって、第２の集積フラックスゲートダイ１５０をパッケージ基板１０２に電気的に結合させ得る。したがって、第２の集積フラックスゲートダイ１５０は、パッケージ基板１０２を介して第１の集積フラックスゲートダイ１１０との接続を確立し得る。

第２の集積フラックスゲートダイ１５０は第２の集積フラックスゲート回路を含み、第２の集積フラックスゲート回路は、第２のセンサ回路を単一の半導体ダイ上の第２のフラックスゲートデバイスと集積する。第２の集積フラックスゲートダイ１５０は、第２の半導体基板１５２、第２の半導体基板１５２上に形成される回路層１５４、及び、回路層１５４上に形成されるフラックスゲート層１５６を含む。第２の半導体基板１５２は、一つ又は複数のトランジスタ能動領域１５３を含み、その上にいくつかのトランジスタデバイスが形成される。回路層１５４は、トランジスタ能動領域１５３内に形成されるトランジスタデバイスを相互接続するための、一つ又は複数の導電配線層（例えば、ポリシリコン及び／又は金属配線層）を含む。回路層１５４及びトランジスタ能動領域１５３は共に、第２の集積回路１５１を形成し、第２の集積回路１５１は、フラックスゲート層１５６において形成される第２のフラックスゲートデバイスの一つ又は複数の検知動作を実施するように構成される。

第２の集積フラックスゲートダイ１５０において具体化される第２の集積フラックスゲート回路は、第２の集積回路１５１を、フラックスゲート層１５６において形成される第２のフラックスゲートデバイスと接続するためのデバイス間接続構造を含む。一実装において、第２の集積フラックスゲートダイ１５０は、下側バイア１６１、下側相互接続金属層１６２、上側バイア１６３、及び上側相互接続金属層１６４を含む。第２の集積回路１５１は、下側バイア１６１及び下側相互接続金属層１６２を用いて、第２のフラックスゲートデバイス（例えば、１５６）に接続され得る。また、外部回路要素（例えば、パッケージ基板１０２及び第１の集積フラックスゲートダイ１１０）が、一つ又は複数の第２のボンディングパッド１６５を介して第２の集積回路１５１と通信し得、一つ又は複数の第２のボンディングパッド１６５は、上側相互接続金属層１６４に、次いで上側バイア１６３に、また次いで下側相互接続金属層１６２及び下側バイア１６１に、電気的に結合される。

フラックスゲート層１５６において形成される第２のフラックスゲートデバイスは、第２の磁気コア１７０を含む。そのため、第２の磁気コア１７０は第２の集積回路１５１の上に配置され、第２の磁気コア１７０は、パッケージ基板１０２の平坦表面１０３に直交して向けられる。したがって、第２の磁気コア１７０は、パッケージ基板１０２の平坦表面１０３に、及び第１の検知軸１３２に直交する、第２の検知軸１７２を有する。第２の集積回路１５１は、第２の磁気コア１７０の動作を較正及び制御するための、一つ又は複数のセンサ回路を含む。代替として、第１の集積回路１１１における一つ又は複数のセンサ回路が、パッケージ基板１０２によって確立される接続を介して第２の磁気コア１７０の動作を較正及び制御し得る。いずれの場合も、第２の集積フラックスゲートダイ１５０において具体化される第２の集積フラックスゲート回路は、パッケージ基板１０２の平坦表面１０３に直交する磁場を検知し得る。

第１及び第２の集積フラックスゲート回路（例えば、１１０及び１５０）は共に、２本の直交配置される軸（例えば、１３２及び１７２）における磁場を検知するように構成され得る。これら２本の軸の一方は平坦表面１０３に対して平行であり、これら２本の軸の他方は平坦表面１０３に直交する。一実装において、第１及び第２の集積フラックスゲート回路（例えば、１１０及び１５０）の各々は、各検知軸に沿って検知を独立して制御し得る。例えば、第１の集積回路１１１は、第１の励振信号を生成するように構成され得、第２の集積回路１５１は、第１の励振信号とは無関係な第２の励振信号を生成するように構成され得る。次いで、第１の磁気コア１３０は、第１の励振信号に応答して第１の検知軸１３２に沿って第１の磁場を検知するように構成される。これとは別に、第２の磁気コア１７０は、第２の励振信号に応答して第２の検知軸１５２に沿って第２の磁場を検知するように構成される。

別の実装において、第１及び第２の集積フラックスゲート回路（例えば、１１０及び１５０）は、通常、両方の検知軸（例えば、１３２及び１７２）における磁場を検知するために制御され得る。例えば、第１の集積回路１１１又は第２の集積回路１５１のうちのいずれか１つが、第１の励振信号を生成するように構成され得る。次いで、第１の磁気コア１３０は、第１の励振信号に応答して、第１の検知軸１３２に沿って第１の磁場を検知するように構成される。同様に、第２の磁気コア１７０は、第１の励振信号に応答して、第２の検知軸１５２に沿って第２の磁場を検知するように構成される。

３Ｄ検知を可能にするために、第３の磁気コア（例えば、図３及び図４に示される第３の磁気コア３５２を参照）を電磁検知デバイス１００に追加することが可能である。第３の磁気コアは第３の検知軸（例えば、図３及び図４に示される第３の検知軸３５８を参照）を有し、第３の検知軸は、第３の検知軸が第１及び第２の検知軸（例えば、１３２及び１７２）の両方に直交するように配置される。そのようにして、第１及び第３の検知軸は第１の検知面（例えば、Ｘ－Ｙ面）を形成し、第１及び第２の検知軸は第２の検知面（例えば、Ｘ－Ｚ面）を形成し、第３及び第２の検知軸は第３の検知面（例えば、Ｙ－Ｚ面）を形成する。

第２の磁気コア１７２はパッケージ基板１０２に対して垂直位置に配置されるので、第３の磁気コアはパッケージ基板１０２に対して水平位置に配置され得る。したがって、第３の磁気コアの配置は、第１の磁気コア１３０の配置と同様とすることが可能である。実際に、第３の磁気コアは、一態様（例えば、図４を参照）に従って第１の集積フラックスゲートダイ１１０に集積され得る。しかしながら、第１の集積フラックスゲートダイ１１０の製造プロセスを簡略化するために、第３の磁気コアは、別の態様（例えば、図３を参照）に従って第３の集積フラックスゲートダイによって実装され得る。いずれの場合においても、例示的実施形態は、単一のパッケージプラットフォームを用いて３Ｄ電磁検知を実施するための、空間効率が良く低コストのソリューションを提供する。

第１の集積フラックスゲートダイ１１０は、通常、第１の取り付けベース幅１４４、及び第１の高さ１４２を有する。一方、第２の集積フラックスゲート１５０は、第１の高さ１４２に相応する第２の取り付けベース幅１８４、及び、第１の取り付けベース幅１４４よりも小さい第２の高さ１８２を有する。一つの例示的実装において、第２の高さ１８２は、第１の取り付けベース幅１４４の半分よりも小さくし得る。別の例示的実装において、第２の高さ１８２は、第１の取り付けベース幅１４４の３分の１よりも小さくし得る。したがって、第２の集積フラックスゲートダイ１５０の横寸法は、第１の集積フラックスゲートダイ１１０の横寸法よりも小さくし得る。この寸法関係により、第２の集積フラックスゲートダイ１５０は、パッケージ全体の縦サイズを著しく増加させることなく横方向に（すなわち、跳ね上げ式に（ｆｌｉｐｐｅｄ ｕｐ））搭載され得る。

図２は、図１に示されるような断面Ａから取られる電磁検知デバイス１００の部分的に露出された斜視図を示す。第２の集積フラックスゲートダイ１５０は、垂直エッジ２０２、第１の水平エッジ２０４、及び第２の水平エッジ２０６を有する。垂直エッジ２０２は、第２の集積フラックスゲート回路が形成される方向に沿って画定され、そのため、垂直エッジ２０２は、第２の集積フラックスゲートダイ１５０の頂部表面１８１及び底部表面１８３に対して直角である。したがって、垂直エッジ２０２の寸法は、第２の集積フラックスゲートダイ１５０の厚みに対応する。

第１の水平エッジ２０４及び第２の水平エッジ２０６は、第２の集積フラックスゲートダイ１５０の頂部表面１８１及び底部表面１８３に対して平行である。第１の水平エッジ２０４は、第２の検知軸１７２に対して直角な方向を画定し、第２の水平エッジ２０６は、第２の検知軸１７２に対して平行な方向を画定する。一般に、第１の水平エッジ２０４は第２の水平エッジ２０６よりも長い。パッケージ基板１０２に水平に搭載される第１の集積フラックスゲートダイ１１０とは異なり、第２の集積フラックスゲートダイ１５０は、パッケージ基板１０２に横方向に搭載される。したがって、垂直エッジ２０２及び第１の水平エッジ２０４は、搭載可能表面２０８を画定し、これに沿って第２の集積フラックスゲートダイ１５０がパッケージ基板１０２に搭載される。また、第１の集積フラックスゲートダイ１１０とは異なり、第２の集積フラックスゲートダイ１５０は、パッケージ基板１０２の平坦表面１０３に直交するように向けられる第２の水平エッジ２０６を有する。

電磁検知デバイス１００の空間効率の良いパッケージ配置を達成するために、垂直エッジ２０２、第１の水平エッジ２０４、及び第２の水平エッジ２０６は、各々が或る寸法関係を採用し得る。垂直エッジ２０２は第１のベース幅１８４を有する。第１の水平エッジ２０４は第２のベース幅１８６を有する。第２の水平エッジ２０６は高さ１８２を有する。一実装において、高さ１８２は、第１のベース幅１８４よりも大きいが、第１のベース幅１８４の３倍よりも小さい。例えば、第１のベース幅が０．４ｍｍである場合、高さは１．２ｍｍ未満であり得る。別の実装において、第２の集積フラックスゲートダイ１５０を高さ１ｍｍのパッケージ内に収めることができるように、高さ１８２は１ｍｍ未満であり得る。

一態様によれば、第２の磁気コア１７０は、第１の磁気コア１３０の感度に相応する感度を有するように構成される。したがって、第２の磁気コア１７０の硬質磁気軸は、第１の磁気コア１３０の硬質磁気軸の総長に相応する総長を有する。しかしながら、第２の検知軸１７２はパッケージ基板１０２の平坦表面１０３に直交して向けられるため、第２の磁気コア１７０の寸法は、第２の集積フラックスゲートダイ１５０の高さ１８２によって制限される。そのため、第２の磁気コア１７０は、第１の磁気コア１３０とは異なる構成を採用し得る。

一つの例示的実装において、第２の磁気コア１７０を複数の磁気コアセグメントに切り離すことが可能である。これらの磁気コアセグメントは、互いに平行に、及び、第２の集積フラックスゲートダイ１５０の垂直エッジ２０２に直交して整合される。これらの磁気コアセグメントの各々が、セグメント長を有する。組み合わされたとき、磁気コアセグメントの総セグメント長は、おおよそ、第１の磁気コア１３０の連続的な長さに等しいか、又はそれよりも大きい。セグメント長は、磁気コアセグメント間で等しく分配され得る。代替として、一つの磁気コアセグメントが、別の磁気コアセグメントとは異なるセグメント長を有し得る。

一例として、第２の磁気コア１７０は、第１の磁気コアセグメント２１０、第２の磁気コアセグメント２３０、及び第３の磁気コアセグメント２５０を含み得る。第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０の各々は、図１に示されるように下側相互接続金属層１２２の上に形成され、下側相互接続金属層１２２から絶縁される。したがって、磁気コアセグメント２１０、２３０、及び２５０は、それらの下に配置された第２の集積回路１５１からの干渉を受けない。図２に示されるように、第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０は、互いに平行に整合される。第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０の各々は、垂直エッジ２０２に直交し、及び、第１及び第２の水平エッジ２０４及び２０６に対して平行に、整合される。電磁結合が確立されるとき、第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０は、単一の磁気コアとして機能する。

第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０は、組み合わせて、第１の磁気コア１３０と同様の感度を保持するように、第１の磁気コア１３０の連続的なコア長に相応する総コア長を有する。一実装において、第２の磁気コア１７０の総コア長は、第１の磁気コア１３０の連続的なコア長と実質的に同じとすることができる。したがって、第１の磁気コア１３０の連続的なコア長が１ｍｍである場合、第２の磁気コア１７０の総コア長は、１０％の偏差を伴い、１ｍｍとし得る。別の実装において、第２の磁気コア１７０の総コア長は、第１の磁気コア１３０の連続的なコア長よりも大きくし得る。したがって、第１の磁気コア１３０の連続的なコア長が１ｍｍである場合、第２の磁気コア１７０の総コア長は、１０％の偏差を伴い、１．２ｍｍとし得る。

総コア長は、磁気コアセグメントに均等に分配され得る。一つの例示的構成において、第１の磁気コアセグメント２１０は、第１のセグメントコア長２２１を有し、第１のセグメントコア長２２１は、第２の磁気コアセグメント２３０の第２のセグメントコア長２４１及び第３の磁気コアセグメント２５０の第３のセグメントコア長２６１に等しい。第１、第２、及び第３のセグメントコア長２２１、２４１、及び２６１は共に、総コア長を画定する。第１、第２、及び第３のセグメントコア長２２１、２４１、及び２６１の各々は、第１の磁気コア１３０の連続的なコア長の約３分の１とすることができる。したがって、第１の磁気コア１３０の連続的なコア長が１ｍｍ～２ｍｍの範囲である場合、第１、第２、及び第３のセグメントコア長２２１、２４１、及び２６１の各々は、０．３ｍｍ～０．７ｍｍの範囲であり得る。

一態様によれば、集合磁気コア１７０を形成するために、第１、第２、及び第３のコアセグメント２１０、２３０、及び２５０の間に、電磁結合が確立され得る。より具体的に言えば、電磁結合は、複数のコイルセグメントを含む連続的なコイルによって確立され得る。一つの例示的実装において、第２の集積フラックスゲートダイ１５０は、第１のコイルセグメント２１５、第２のコイルセグメント２３５、及び第３のコイルセグメント２５５を包含する連続的なコイルを含む。第１、第２、及び第３のコイルセグメント２１５、２３５、及び２５５は、フラックスゲート層１５６（図１を参照）内に形成され、上側相互接続金属層１６４などの相互接続金属層の導電ワイヤによって接続される。

第１のコイルセグメント２１５は、第１の磁気コアセグメント２１０に巻き付く。第１のコイルセグメント２１５は、第１の頂部コイル部材２１３及び第１の底部コイル部材２１４を含む。第１の頂部コイル部材２１３は、上側相互接続金属層１６４の１つにおいて形成され得、第１の底部コイル部材２１４は、第１の頂部コイル部材２１３の下に形成され得る。第１の頂部コイル部材２１３は、第１のコイルセグメント２１５においてコイルリングを形成するために、上側バイア１６３（図１を参照）によって第１の底部コイル部材２１４に接続される。第１のコイルセグメント２１５は、上側相互接続金属層１６４の１つにおいて形成されるワイヤ構造を用いて、第２のコイルセグメント２３５に接続される。一実装において、第１のコイルセグメント２１５は、第１の頂部コイル部材２１３の同じ金属層における配線構造を用いて、第２のコイルセグメント２３５に接続され得る。別の実装において、第１のコイルセグメント２１５は、第１の底部コイル部材２１４の同じ金属層における配線構造を用いて、第２のコイルセグメント２３５に接続され得る。

第２のコイルセグメント２３５は、第２の磁気コアセグメント２３０に巻き付く。第２のコイルセグメント２３５は、第２の頂部コイル部材２３３及び第２の底部コイル部材２３４を含む。第２の頂部コイル部材２３３は、上側相互接続金属層１６４の１つにおいて形成され得、第２の底部コイル部材２３４は、第２の頂部コイル部材２３３の下に形成され得る。第２の頂部コイル部材２３３は、第２のコイルセグメント２３５においてコイルリングを形成するために、上側バイア１６３（図１を参照）によって第２の底部コイル部材２３４に接続される。第２のコイルセグメント２３５は、上側相互接続金属層１６４の１つにおいて形成されるワイヤ構造を用いて、第３のコイルセグメント２５５に接続される。一実装において、第２のコイルセグメント２３５は、第２の頂部コイル部材２３３の同じ金属層における配線構造を用いて、第３のコイルセグメント２５５に接続され得る。別の実装において、第２のコイルセグメント２３５は、第２の底部コイル部材２３４の同じ金属層における配線構造を用いて、第３のコイルセグメント２５５に接続され得る。

第３のコイルセグメント２５５は、第３の磁気コアセグメント２５０に巻き付く。第３のコイルセグメント２５５は、第３の頂部コイル部材２５３及び第３の底部コイル部材２５４を含む。第３の頂部コイル部材２５３は、上側相互接続金属層１６４の１つにおいて形成され得、第３の底部コイル部材２５４は、第３の頂部コイル部材２５３の下に形成され得る。第３の頂部コイル部材２５３は、第３のコイルセグメント２５５においてコイルリングを形成するために、上側バイア１６３（図１を参照）によって第３の底部コイル部材２５４に接続される。コイルセグメント２１５、２３５、及び２５５が活性化されるとき、磁気コアセグメント２１０、２３０、及び２５０は、第２の検知軸１７２における磁場を検知するように構成される。

図２は、第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０に巻き付く単一コイルを示すが、これらのコアセグメントに巻き付けるために複数のコイルを追加することも可能である。一つの例示的実装において、第２の集積フラックスゲートダイ１５０は、第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０の間の電圧を検知するための第１のコイルと、第１、第２、及び第３の磁気コアセグメント２１０、２３０、及び２５０の周囲を流れる励振電流を導電させるための第２のコイルとを含み得る。第１及び第２のコイルは、前述のものと同じ構造的特性を有し得る。例えば、第１及び第２のコイルの頂部コイル部材（例えば、２１３、２３３、及び２５３）は、垂直エッジ２０２に直交し、第１及び第２の水平エッジ２０４及び２０６に対して平行な、頂部相互接続金属層（例えば、１６４）において形成され得る。

前述のように、例示的実施形態は、単一のパッケージプラットフォームを用いて３Ｄ電磁検知を実施するための、空間効率が良く低コストのソリューションを提供する。３Ｄ検知を可能にするために、電磁検知デバイス１００に第３の磁気コアを追加することが可能である。第３の磁気コアは第３の検知軸を有し、第３の検知軸は、第３の検知軸が第１及び第２の検知軸（例えば、図１における１３２及び１７２）の両方に直交するように配置される。そのようにして、第１及び第３の検知軸は第１の検知面（例えば、Ｘ－Ｙ面）を形成し、第１及び第２の検知軸は第２の検知面（例えば、Ｘ－Ｚ面）を形成し、第３及び第２の検知軸は第３の検知面（例えば、Ｙ－Ｚ面）を形成する。

図３は、一態様に従った３Ｄ電磁検知（ＥＭＳ）デバイス３００の上面図を示す。３Ｄ ＥＭＳデバイス３００は、図１及び図２において図示及び説明されるような電磁検知デバイス１００に基づいて改変される。３Ｄ ＥＭＳデバイス３００は、３つの直交配置される面（例えば、Ｘ－Ｙ面、Ｘ－Ｚ面、及びＹ－Ｚ面）における磁場を検知するための、３つの直交配置される検知軸（すなわち、３１８、３３８、及び３５８）を画定する。具体的に言えば、３Ｄ ＥＭＳデバイス３００は、３つの直交配置される検知軸を活性化するための、３つの別々の集積フラックスゲートダイを含む。ＥＭＳデバイス１００と同様に、３Ｄ ＥＭＳデバイス３００は、その平坦表面上に、第１のダイ３１０、第２のダイ３３０、及び第３のダイ３５０を搭載するためのパッケージ基板３０１を含む。

第１のダイ３１０は、図１において図示及び説明されるような第１の集積フラックスゲートダイ１１０の構造的特性を組み込む。例えば、第１のダイ３１０は、第１のコイル３１４によって巻き付けられる第１の磁気コア３１２を含む。第１の磁気コア３１２は、第１の検知軸３１８に沿った磁場を検知するのに充分な第１の連続的なコア長３１６を有する。一つの例示的実装において、第１の連続的なコア長３１６は０．７ｍｍ～２ｍｍの範囲であり得る。別の実装において、第１の連続的なコア長３１６は１ｍｍであり得る。第１の検知軸３１８は、パッケージ基板３０１の平坦表面に対して平行である。

第２のダイ３３０は、図１及び図２において図示及び説明されるような第２の集積フラックスゲートダイ１５０の構造的特性を組み込む。例えば、第２のダイ３３０は、半導体基板３３４内でつくられるトランジスタ能動領域３３６の上に形成される、第２の磁気コア３３２を含む。第２の磁気コア３３２は、各々がセグメントコア長を有する、２つ又はそれ以上（例えば、３つ）のコアセグメントを有する。セグメントコア長は、第２の検知軸３３８に沿って磁場を検知するのに充分な総コア長に統合され得る。一実装において、総コア長は０．７ｍｍ～２ｍｍの範囲であり得る。別の実装において、総コア長は１ｍｍであり得る。第２の検知軸３３８は、第１の検知軸３１８及びパッケージ基板３０１の平坦表面に直交する。第１及び第２の検知軸３１８及び３３８は、共に、パッケージ基板３０１の平坦表面に直交する第１の検知面（例えば、Ｘ－Ｚ面）を画定する。

第１のダイ３１０と同様、第３のダイ３５０は、図１において図示及び説明されるような第１の集積フラックスゲートダイ１１０の構造的特性を組み込む。例えば、第３のダイ３５０は、第３のコイル３５４によって巻き付けられる第３の磁気コア３５２を含む。第３の磁気コア３５２は、第３の検知軸３５８に沿った磁場を検知するのに充分な第２の連続的なコア長３５６を有する。一つの例示的実装において、第２の連続的なコア長３５６は０．７ｍｍ～２ｍｍの範囲であり得る。別の実装において、第２の連続的なコア長３５６は１ｍｍであり得る。第１の検知軸３１８と同様に、第３の検知軸３５８はパッケージ基板３０１の平坦表面に対して平行である。第３の検知軸３５８は、第２の検知面（例えば、Ｘ－Ｙ面）を画定するために用いる第１の検知軸３１８に直交する。第３の検知軸３５８はまた、第３の検知面（例えば、Ｙ－Ｚ面）を画定するために用いる第２の検知軸３３８と直交する。第２の検知面はパッケージ基板３０１の平坦表面に対して平行である一方で、第３の検知面はパッケージ基板３０１の平坦表面に直交する。

第１、第２、及び第３のダイ３１０、３３０、及び３５０の各々は、それ自体の励振信号を生成し得、これらの別個に生成される励振信号に応答して、電磁検知を実施し得る。或いは、第１、第２、及び第３のダイ３１０、３３０、及び３５０のうちの１つが、共通励振信号を生成し得、この共通励振信号が、第１、第２、及び第３のダイ３１０、３３０、及び３５０の各々に電磁検知を実施させる。３Ｄ ＥＭＳデバイス３００は、有利にも、単一パッケージ基板上で３Ｄ検知を実施するために、空間効率の良い低コストのソリューションを提供する。

図４は、別の態様に従った、別の３Ｄ電磁検知デバイス４００の上面図を示す。３Ｄ ＥＭＳデバイス４００は、図１及び図２において図示及び説明されるような電磁検知デバイス１００、並びに、図３において図示及び説明されるような３Ｄ ＥＭＳデバイス３００に基づいて、改変される。３Ｄ ＥＭＳデバイス４００は、３つの直交配置される面（例えば、Ｘ－Ｙ面、Ｘ－Ｚ面、及びＹ－Ｚ面）における磁場を検知するための、３つの直交配置される検知軸（すなわち、３１８、３３８、及び３５８）を画定する。具体的に言えば、３Ｄ ＥＭＳデバイス３００は、３つの直交配置される検知軸を活性化するための、２つの別々の集積フラックスゲートダイを含む。ＥＭＳデバイス１００と同様に、３Ｄ ＥＭＳデバイス４００は、その平坦表面上に第１のダイ４１０及び第２のダイ３３０を搭載するためのパッケージ基板４０１を含む。

第１のダイ４１０は、図３において図示及び説明されるような、第１のダイ３１０及び第３のダイ３５０の組み合わせとし得る。具体的に言えば、第１のダイ４１０は、第１の磁気コア３１２及び第３の磁気コア３５２の両方を、単一のダイ構造に組み込み得る。３Ｄ ＥＭＳデバイス４００における第１のダイ４１０は、有利にも、３Ｄ ＥＭＳデバイス３００の実装と比較すると、付加的な空間効率を提供する。

本説明において、「するように構成される」という用語は、一つ又は複数の有形の非一時的構成要素の構造的及び機能的特性を説明する。例えば、「するように構成される」という用語は、或る機能を行うために設計又は専門化される、特定の構成を含み得る。したがって、或るデバイスが、或る機能を行うようにイネーブル、活性化、又は給電され得る有形の非一時的構成要素を含む場合、そのデバイスは、その機能を行う「ように構成される」。また、例えば、「するように構成される」という用語は、デバイスを説明するために用いられる場合、そのデバイスを任意の所与の時点で構成可能とする必要はない。

前述の構成要素（例えば、要素、リソース）によって行われる様々な機能に関して、こうした構成要素を説明するために用いられる用語は、特に指定されない限り、たとえ説明される構造と構造的に等価でない場合であっても、説明される構成要素（例えば、機能的に等価）の特定の機能を行なう任意の構成要素に対応することが意図される。特定の特徴が、いくつかの実装の１つのみに関して説明されているが、こうした特徴は、他の実装の一つ又は複数の他の特徴と組み合わされ得る。

別々の実施形態のコンテキストで本明細書において説明される或る特徴が、単一の実施形態において組み合わせで実装され得る。反対に、単一の実施形態のコンテキストで説明される様々な特徴が、複数の実施形態において別々に、又は好適な下位組み合わせで、実装され得る。

図面は動作を特定の順で示しているが、こうした動作は、望ましい結果を達成するために、示された特定の順で又は順次に実施される必要はなく、例示のすべての動作が実施される必要もない。或る状況において、マルチタスキング及び並列処理が有利であり得る。また、上述の実施形態における様々のシステム構成要素の分離は、すべての実施形態においてこうした分離を必要とする訳ではない。

特許請求の範囲内で、説明した実施形態における改変が可能であり、他の実施形態も可能である。

Claims (20)

1. 集積フラックスゲートデバイスであって、
   平坦表面を有するパッケージ基板、
   前記パッケージ基板の前記平坦表面上に搭載される第１の集積フラックスゲートダイ、及び、
   前記パッケージ基板の前記平坦表面上に搭載される第２の集積フラックスゲートダイ、
   を含み、
   前記第１の集積フラックスゲートダイが、
   第１の半導体基板と、
   前記第１の半導体基板上に形成される第１の集積回路と、
   前記第１の集積回路の上に形成され、前記パッケージ基板の前記平坦表面に対して平行に向けられる、第１の磁気コアと、
   を含み、
   前記第２の集積フラックスゲートダイが、
   第２の半導体基板と、
   前記第２の半導体基板上に形成される第２の集積回路と、
   前記第２の集積回路の上に形成され、前記パッケージ基板の前記平坦表面に直交して向けられる、第２の磁気コアと、
   を含む、集積フラックスゲートデバイス。
2. 請求項１に記載の集積フラックスゲートデバイスであって、
   前記第１の集積フラックスゲートダイが、前記第１の集積回路の上に形成される第３の磁気コアであって、前記パッケージ基板の前記平坦表面に平行に、及び、前記第１及び前記第２の磁気コアに直交して向けられる、前記第３の磁気コアを含む、集積フラックスゲートデバイス。
3. 請求項１に記載の集積フラックスゲートデバイスであって、
   前記パッケージ基板の前記平坦表面上に搭載される第３の集積フラックスゲートダイを更に含み、
   前記第３の集積フラックスゲートダイが、
   第３の半導体基板と、
   前記第３の半導体基板上に形成される第３の集積回路と、
   前記第３の集積回路の上に形成され、前記パッケージ基板の前記平坦表面に平行に、及び、前記第１及び前記第２の磁気コアに直交して向けられる、第３の磁気コアと、
   を含む、集積フラックスゲートデバイス。
4. 請求項１に記載の集積フラックスゲートデバイスであって、
   前記第２の集積フラックスゲートダイが、垂直エッジと、第１の水平エッジと、前記垂直エッジ及び前記第１の水平エッジによって画定される搭載可能表面とを有し、
   前記第２の集積フラックスゲートダイが、前記搭載可能表面によって前記パッケージ基板に搭載される、集積フラックスゲートデバイス。
5. 請求項４に記載の集積フラックスゲートデバイスであって、
   前記第２の集積フラックスゲートダイが、前記第１の水平エッジに対して直角に配置される第２の水平エッジを有し、前記第２の水平エッジが、１ｍｍ未満の長さ、及び前記パッケージ基板の前記平坦表面に直交する位置を有する、集積フラックスゲートデバイス。
6. 請求項４に記載の集積フラックスゲートデバイスであって、
   前記第２の集積回路が、前記垂直エッジに直交し、及び、前記第１の水平エッジに平行に配置される、頂部金属層を含む、集積フラックスゲートデバイス。
7. 請求項４に記載の集積フラックスゲートデバイスであって、
   前記第２の磁気コアが、互いに平行に、及び、前記第２の集積フラックスゲートダイの前記垂直エッジに直交して、整合される磁気コアセグメントを含む、集積フラックスゲートデバイス。
8. 請求項７に記載の集積フラックスゲートデバイスであって、
   前記磁気コアセグメントの各々が、０．７ｍｍに等しいか又は０．７ｍｍよりも小さいセグメント長を有する、集積フラックスゲートデバイス。
9. 請求項７に記載の集積フラックスゲートデバイスであって、
   前記第１の磁気コアが連続的なコア長を有し、
   前記第２の磁気コアの前記磁気コアセグメントが、前記連続的なコア長と実質的に同じ総コア長を有する、集積フラックスゲートデバイス。
10. 請求項７に記載の集積フラックスゲートデバイスであって、
    前記第１の磁気コアが連続的なコア長を有し、
    前記第２の磁気コアの前記磁気コアセグメントの各々が、前記連続的なコア長の約３分の１のセグメントコア長を有する、集積フラックスゲート。
11. 電磁検知デバイスであって、
    平坦表面を有するパッケージ基板、
    前記パッケージ基板上に搭載される第１のダイ、及び、
    前記パッケージ基板上に搭載される第２のダイ、
    を含み、
    前記第１のダイが、
    第１の集積回路と、
    前記第１の集積回路の上に形成され、前記パッケージ基板の前記平坦表面に平行な第１の検知軸を有する、第１の磁気コアと、
    を含み、
    前記第２のダイが、
    第２の集積回路と、
    前記第２の集積回路の上に形成され、前記パッケージ基板の前記平坦表面に直交する第２の検知軸を有する、第２の磁気コアと、
    を含む、電磁検知デバイス。
12. 請求項１１に記載の電磁検知デバイスであって、
    前記第１のダイが、前記第１の集積回路の上に形成される第３の磁気コアを含み、
    前記第３の磁気コアが、前記パッケージ基板の前記平坦表面に平行な、及び、前記第１の検知軸及び前記第２の検知軸に直交する、第３の検知軸を含む、電磁検知デバイス。
13. 請求項１１に記載の電磁検知デバイスであって、
    前記パッケージ基板上に搭載される第３のダイを更に含み、
    前記第３のダイが、
    第３の集積回路と、
    前記第３の集積回路の上に形成され、前記平坦表面に平行な、及び、前記第１の検知軸及び前記第２の検知軸に直交する、第３の検知軸を有する、第３の磁気コアと、
    を含む、電磁検知デバイス。
14. 請求項１１に記載の電磁検知デバイスであって、
    前記第１の集積回路が、第１の励振信号を生成するように構成され、
    前記第１の磁気コアが、前記第１の励振信号に応答して前記第１の検知軸に沿って第１の磁場を検知するように構成される、電磁検知デバイス。
15. 請求項１４に記載の電磁検知デバイスであって、
    前記第２の集積回路が、第２の励振信号を生成するように構成され、
    前記第２の磁気コアが、前記第２の励振信号に応答して前記第２の検知軸に沿って第２の磁場を検知するように構成される、電磁検知デバイス。
16. 請求項１４に記載の電磁検知デバイスであって、
    前記第２の磁気コアが、前記第１の励振信号に応答して前記第２の検知軸に沿って第２の磁場を検知するように構成され、
    前記第２の集積回路が、前記第１の励振信号に応答して、前記検知された前記第２の磁場を測定するように構成される、電磁検知デバイス。
17. 集積フラックスゲート回路であって、
    基板、回路、及び、フラックスゲート、を含み、
    前記回路が、
    前記基板上でつくられる能動領域を備えるトランジスタと、
    前記トランジスタに対する相互接続を提供するために前記能動領域の上に形成される金属層と、
    を有し、
    前記フラックスゲートが、
    前記金属層の上に形成される第１の磁気コアセグメントと、
    前記金属層の上に形成され、前記第１の磁気コアセグメントと平行に整合される、第２の磁気コアセグメントと、
    集合磁気コアを確立するために前記第１及び第２の磁気コアセグメントに巻き付くコイルと、
    を有する、集積フラックスゲート回路。
18. 請求項１７に記載の集積フラックスゲート回路であって、
    前記第１の磁気コアセグメントが第１のセグメントコア長を有し、
    前記第２の磁気コアセグメントが第２のセグメントコア長を有し、
    前記第１のセグメントコア長及び前記第２のセグメントコア長が、約１ｍｍであるか又は１ｍｍよりも大きい総コア長を画定する、集積フラックスゲート回路。
19. 請求項１７に記載の集積フラックスゲート回路であって、
    前記フラックスゲートが、前記金属層の上に形成される第３の磁気コアセグメントを含
    み、前記第３の磁気コアセグメントが、前記第１及び第２の磁気コアセグメントと平行に整合され、
    前記コイルが、前記集合磁気コアを確立するように、前記第１、第２、及び第３の磁気コアセグメントに巻き付く、集積フラックスゲート回路。
20. 請求項１９に記載の集積フラックスゲート回路であって、
    前記第１の磁気コアセグメントが第１のセグメントコア長を有し、
    前記第２の磁気コアセグメントが第２のセグメントコア長を有し、
    前記第３の磁気コアセグメントが第３のセグメントコア長を有し、
    前記第１、第２、及び第３のセグメントコア長が、約１ｍｍであるか又は１ｍｍよりも大きい総コア長を画定する、集積フラックスゲート回路。

Images