KR20170009754A - 적층 세라믹 콘덴서 - Google Patents

적층 세라믹 콘덴서 Download PDF

Info

Publication number
KR20170009754A
KR20170009754A KR1020160087944A KR20160087944A KR20170009754A KR 20170009754 A KR20170009754 A KR 20170009754A KR 1020160087944 A KR1020160087944 A KR 1020160087944A KR 20160087944 A KR20160087944 A KR 20160087944A KR 20170009754 A KR20170009754 A KR 20170009754A
Authority
KR
South Korea
Prior art keywords
side margin
layer
ceramic capacitor
layers
multilayer ceramic
Prior art date
Application number
KR1020160087944A
Other languages
English (en)
Other versions
KR101867872B1 (ko
Inventor
히데아키 타나카
다이키 후쿠나가
코지 모리야마
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20170009754A publication Critical patent/KR20170009754A/ko
Priority to KR1020180065811A priority Critical patent/KR102283103B1/ko
Application granted granted Critical
Publication of KR101867872B1 publication Critical patent/KR101867872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Abstract

사이드 마진부의 폭방향의 치수가 작아도 사이드 마진부의 강도의 향상
를 도모할 수 있고, 신뢰성이 향상된 적층 세라믹 콘덴서를 제공한다.
본 발명에 따른 적층 세라믹 콘덴서(10)는 적층체(12)와 적층체(12)의 양 단면에 각각 형성된 제1 및 제2 외부전극(40, 42)으로 구성된다. 적층체(12)를 적층방향에서 본 절단면에서, 제1 내부전극(22)과 제2 내부전극(24)이 존재하지 않는 영역을 사이드 마진부(32, 34)로 하면, 사이드 마진부(32, 34)는 복수의 사이드 마진층을 갖고, 가장 내부전극 측의 사이드 마진층보다, 내부전극 측의 사이드 마진층 이외의 사이드 마진층의 Si의 함유량이 많은 것을 특징으로 한다.

Description

적층 세라믹 콘덴서{MULTILAYER CERAMIC CAPACITOR}
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
최근, 대용량이면서 소형의 적층 세라믹 콘덴서가 요구되고 있다. 이러한 적층 세라믹 콘덴서는, 예를 들면 내부전극이 인쇄되는 내층용 유전체층과 내부전극이 번갈아 적층되며, 게다가 그 상부면과 하부면에 외층용 세라믹층이 적층되어, 직육면체 형상으로 형성된 적층체를 가진다. 그리고 그 적층체의 양 단면(端面)에 형성된 외부전극을 가진다. 이러한 적층 세라믹 콘덴서에는 적층체의 측면에서 내부전극이 외부전극에 접속되는 것을 방지하기 위해, 측면 상에 사이드 마진부(side margin portions)라고 불리는 유전체층이 형성된 것이다.
특허문헌 1에는 전술한 바와 같은 사이드 마진부를 갖는 적층 세라믹 콘덴서의 제조방법이 개시되어 있다. 특허문헌 1에 기재된 적층 세라믹 콘덴서의 제조 방법으로는 우선, 내부전극이 되는 도전막이 표면에 형성된 세라믹 그린 시트가 적층된다. 다음으로 머더 적층체가 형성되어, 그 머더 적층체를 절단함에 있어서, 외부전극이 형성되지 않는 측면에서 도전막이 노출되도록 절단된다. 그 결과, 적층체 칩이 얻어진다. 그리고 절단된 적층체 칩의 양측에 노출된 내부전극에 대하여 사이드 마진부가 되는 세라믹 슬러리가 도포된다. 이에 따라, 적층체 칩의 전폭에 걸쳐서 내부전극을 형성하는 것이 가능해지기 때문에, 정전용량의 취득 효율을 높임과 함께 정전용량의 편차를 적게 할 수 있다.
일본 공개특허공보 소61-248413호
그러나 특허문헌 1의 적층 세라믹 콘덴서는, 예를 들면 보다 작은 적층 세라믹 콘덴서의 사이즈로, 보다 큰 정전용량을 얻는 것을 목적으로 해서 사이드 마진부의 두께, 즉, 적층체의 폭방향을 따른 치수를 작게 하면, 사이드 마진부의 충분한 강도를 얻을 수 없다. 이에 따라, 특허문헌 1의 적층 세라믹 콘덴서는 충분한 항절(抗折) 강도를 얻을 수 없다는 문제가 있었다. 게다가, 사이드 마진부에 균열이나 결락이 생기기 쉬워져서, 그 균열이나 결락으로부터 수분이 침입한다. 이에 따라, 특허문헌 1의 적층 세라믹 콘덴서의 절연성이 저하된다는 문제가 있었다.
본 발명의 주된 목적은 사이드 마진부의 폭방향의 치수가 작아도 사이드 마진부의 강도의 향상을 도모할 수 있고, 신뢰성이 향상된 적층 세라믹 콘덴서를 제공하는 것이다.
본 발명에 따른 적층 세라믹 콘덴서는 적층된 복수의 유전체층과 복수의 내부전극을 포함하는 적층체와, 내부전극에 전기적으로 접속된 외부전극을 포함한 적층 세라믹 콘덴서로서, 적층체는 적층방향에서 서로 마주보는 제1 주면(主面) 및 제2 주면, 적층방향과 직교하는 폭방향에서 서로 마주보는 제1 측면 및 제2 측면, 그리고 적층방향 및 폭방향과 직교하는 길이방향에서 서로 마주보는 제1 단면 및 제2 단면을 포함하는 직육면체 형상으로 형성되고, 복수의 내부전극은 제1 단면에 노출되는 제1 내부전극과, 제1 내부전극과 유전체층을 사이에 두고 대향하도록 제2 단면에 노출되는 제2 내부전극을 포함하고, 복수의 외부전극은 제1 단면을 덮도록 형성되면서 제1 내부전극에 전기적으로 접속된 제1 외부전극과, 제2 단면을 덮도록 형성되면서 제2 내부전극에 접속된 제2 외부전극을 포함하고, 적층체를 적층방향에서 본 절단면에서, 제1 내부전극과 제2 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면, 사이드 마진부는 복수의 사이드 마진층을 갖고, 가장 내부전극측의 사이드 마진층보다, 내부전극측의 사이드 마진층 이외의 사이드 마진층의 Si의 함유량이 많은 것을 특징으로 하는 적층 세라믹 콘덴서이다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는, 적층체는 제1 측면 및 제2 측면에서의 제1 내부전극 및 제2 내부전극의 노출면이, 제1 내부전극 및 제2 내부전극의 중앙부보다도 Si를 많이 포함하는 것이 바람직하다.
게다가, 본 발명에 따른 적층 세라믹 콘덴서에서는 사이드 마진부의 Si의 mol수/Ti의 mol수는 1.0 이상 7.0 이하인 것이 바람직하다.
또한, 본 발명에 따른 적층 세라믹 콘덴서에서는 사이드 마진부의 폭방향을 따른 치수는 5㎛ 이상 40㎛ 이하인 것이 바람직하다.
본 발명에 따른 적층 세라믹 콘덴서에서는 적층체를 적층방향에서 보아 제1 내부전극과 제2 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면, 사이드 마진부가 복수의 사이드 마진층을 가지고, 가장 내부전극측의 사이드 마진층보다, 내부전극측의 사이드 마진층 이외의 사이드 마진층의 Si의 함유량이 많으므로 사이드 마진부의 강도를 올릴 수 있다. 이에 따라, 적층 세라믹 콘덴서의 항절 강도를 향상시킬 수 있다. 게다가, 사이드 마진부에 균열이나 결락이 생기기 어려워져서, 수분의 침입을 방지할 수 있다. 이에 따라, 적층 세라믹 콘덴서의 절연성을 확보할 수 있다. 그 결과, 충분히 신뢰성이 있는 적층 세라믹 콘덴서를 얻을 수 있다.
본 발명에 따르면, 사이드 마진부의 폭방향의 치수가 작아도 사이드 마진부 의 강도의 향상을 도모할 수 있고, 신뢰성이 향상된 적층 세라믹 콘덴서를 제공할 수 있다.
본 발명의 상술한 목적, 그 밖의 목적, 특징 및 이점은 도면을 참조해서 시행하는 이하의 발명을 실시하기 위한 형태의 설명으로부터 한층 명백해질 것이다.
도 1은 실시형태의 적층 세라믹 콘덴서의 외관 사시도(斜視圖)이다.
도 2는 실시형태의 적층 세라믹 콘덴서를 나타내는 도 1의 A-A 단면도이다.
도 3은 실시형태의 적층 세라믹 콘덴서를 나타내는 도 1의 B-B 단면도이다.
도 4는 실시형태의 적층 세라믹 콘덴서를 나타내는 도 3의 C부 확대도이다.
도 5는 실시형태의 적층 세라믹 콘덴서가 포함하는 사이드 마진부의 Si의 편석(偏析) 부분을 WDX에 의해 촬상한 도면이다.
도 6은 실시형태의 적층 세라믹 콘덴서가 포함하는 사이드 마진부 표면 근방의 Mg의 편석 부분을 WDS에 의해 촬상한 도면이다.
도 7은 실시형태의 적층 세라믹 콘덴서가 포함하는 사이드 마진부 표면 근방의 Ni의 편석 부분을 WDS에 의해 촬상한 도면이다.
도 8은 실시형태의 적층 세라믹 콘덴서가 포함하는 사이드 마진부 표면 근방의 Si의 편석 부분을 WDS에 의해 촬상한 도면이다.
도 9는 본 발명에 따른 적층 세라믹 콘덴서의 제조 방법을 설명하기 위한 도면이며, (a)가 도전막이 형성된 세라믹 그린 시트를 나타내는 개략도, (b)가 도전막이 형성된 세라믹 그린 시트를 적층하는 모습을 나타낸 모식도이다.
도 10은 본 발명에 따른 적층 세라믹 콘덴서의 제조 방법에서 얻어지는 적층체 칩의 외관의 일례를 나타낸 사시도이다.
도 11은 사이드 마진부 표면 근방의 포어(pore) 면적율과 사이드 마진부 표면의 비커스 경도의 관계를 나타내는 도면이다.
1. 적층 세라믹 콘덴서
본 발명에 따른 적층 세라믹 콘덴서의 한 실시예에 대해서, 도 1~4를 참조하여 설명한다. 도 1은 실시형태의 적층 세라믹 콘덴서를 나타내는 외관 사시도이다. 도 2는 실시형태의 적층 세라믹 콘덴서를 나타내는 도 1의 A-A 단면도이다. 도 3은 실시형태의 적층 세라믹 콘덴서를 나타내는 도 1의 B-B 단면도이다. 도 4는 실시형태의 적층 세라믹 콘덴서를 나타내는 도 3의 C부 확대도이다.
도 1에 도시하는 바와 같이, 이 실시형태의 적층 세라믹 콘덴서(10)는 대략, 적층체(12)와 적층체(12)의 양 단면에 각각 형성된 제1 및 제2 외부전극(40, 42)으로부터 구성된다.
본 발명에 따른 적층 세라믹 콘덴서(10)의 크기는 "길이(L)방향의 치수×폭(W)방향의 치수×적층(T)방향의 치수"로 하여 기재하면 예를 들어, "1.6㎜×0.8㎜×0.8㎜", "1.0㎜×0.5㎜×0.5㎜", "0.6㎜×0.3㎜×0.3㎜", "0.4㎜×0.2㎜×0.2㎜", "0.2㎜×0.1㎜×0.1㎜"와 같은 크기가 되는 것이 통상 가정된다.
도 1에 도시하는 바와 같이 적층체(12)는 대개 직육면체 형상으로 형성된다. 이 적층체(12)는 폭(W)방향 및 적층(T)방향을 따라 연장되는 제1 단면(13) 및 제2 단면(14)과, 길이(L)방향 및 적층(T)방향을 따라 연장되는 제1 측면(15) 및 제2 측면(16)과, 길이(L)방향 및 폭(W)방향을 따라 연장되는 제1 주면(17) 및 제2 주면(18)을 갖는다. 제1 단면(13) 및 제2 단면(14)은 서로 대향하고, 제1 측면(15) 및 제2 측면(16)은 서로 대향하고, 그리고 제1 주면(17) 및 제2 주면(18)은 서로 대향한다. 또한, 제1 측면(15) 및 제2 측면(16)은 제1 단면(13) 및 제2 단면(14)에 직교하고, 제1 주면(17) 및 제2 주면(18)은 제1 단면(13) 및 제1 측면(15)에 직교한다. 한편, 적층체(12)는 대략 직육면체의 형상을 지니고 있다면, 모퉁이부 및 능선부에는 둥그스름함 등이 형성되어 있는 것이 바람직하다.
도 2에 도시하는 바와 같이, 적층체(12)는 내층용 세라믹층(20)끼리의 계면에 제1 내부전극(22)이 배치되며, 제1 내부전극(22)과 대향하도록 내층용 세라믹층(20)을 끼워서 제2 내부전극(24)이 배치되어 있다. 이러한 내층용 세라믹층(20), 제1 내부전극(22) 및 제2 내부전극(24)의 조합을 복수 적층함으로써 내층부(26)를 구성한다. 이 내층부(26)를 적층(T)방향으로부터 끼우도록 외층부(28) 및 외층부(30)가 마련된다. 외층부(28)는 복수의 외층용 세라믹층(46)을 갖고, 외층부(30)는 복수의 외층부 세라믹층(48)을 갖는다. 내층부(26) 및 외층부(28, 30)를 폭(W)방향으로부터 끼우도록 사이드 마진부(32 및 34)가 마련된다. 이들 사이드 마진부(32 및 34)는 복수의 사이드 마진용 세라믹층에 의해 구성된다. 바꿔말하면, 내층부(26)는 적층(T)방향을 따라 제1 주면(17)에 가장 가까운 제1 내부전극(22b)과 제2 주면(18)에 가장 가까운 제2 내부전극(24b)에 끼인 영역이다. 또한, 사이드 마진부(32, 34)는 적층체(12)를 적층(T)방향에서 본 절단면에서, 제1 내부전극(22) 및 제2 내부전극(24)이 존재하지 않는 영역이다.
복수의 내층용 세라믹층(20) 각각은 제1 내부전극(22)과 제2 내부전극(24)의 사이에 끼워지도록 형성된다. 내층용 세라믹층(20)은 예를 들면 Ba, Ti를 함유하는 페로브스카이트형 화합물을 주성분으로 하여 페로브스카이트 구조를 포함하는 유전체 세라믹 입자로 이루어진다. 또한, 이들의 주성분에 Si, Mg 및 Ba 중 적어도 한 종류가 첨가제로서 첨가되어도 된다. 첨가제는 세라믹 입자 간에 존재한다. 소성 후의 내층용 세라믹층(20)의 두께는 0.2㎛ 이상 10㎛ 이하가 된다.
적층체(12)에서는, 상하에 배치된 외층부(28, 30)를 구성하는 외층용 세라믹층(46, 48)은 내층용 세라믹층(20)과 동일한 유전체 세라믹 재료로 형성된다. 한편, 외층용 세라믹층(46, 48)은 내층용 세라믹층(20)과 다른 재료로 형성되어도 된다. 또한, 외층용 세라믹층(46, 48)이 각각 복층 구조일 경우, 가장 제1 및 제2 내부전극(22b, 24b) 측에 위치하는 외층용 세라믹층(46, 48)의 Si의 편석 부분보다도, 그 밖의 외층용 세라믹층(46, 48)의 편석 부분 쪽이 많은 것이 바람직하다. 이에 따라, 적층 세라믹 콘덴서(10)의 적층(T)방향 측으로부터의 항절 강도를 향상시킬 수 있다. 한편, 소성 후의 외층부(28, 30)의 두께는 15㎛ 이상 40㎛ 이하가 된다. 한편, 외층용 세라믹층(46, 48) 각각은 복수가 아닌 단층 구조이어도 된다.
제1 내부전극(22)과 제2 내부전극(24)은 적층(T)방향에서, 내층용 세라믹층(20)을 사이에 두고 대향하고 있다. 이 제1 내부전극(22)과 제2 내부전극(24)이 내층용 세라믹층(20)을 사이에 두고 대향하고 있는 부분에 의해 정전용량이 발생한다.
내층용 세라믹층(20)은 폭(W)방향 및 길이(L)방향을 따라 연장되고 있고, 복수의 제1 내부전극(22) 각각은 내층용 세라믹층(20)을 따라 평판 형상으로 연장된다. 복수의 제1 내부전극(22) 각각은 적층체(12)의 제1 단면 (13)에 인출되며, 제1 외부전극(40)에 전기적으로 접속된다. 또한, 복수의 제2 내부전극(24) 각각은 제1 내부전극(22)과 내층용 세라믹층(20)을 사이에 두고 대향하도록 평판 형상으로 연장된다. 복수의 제2 내부전극(24) 각각은 적층체(12)의 제2 단면(14)에 인출되며, 제2 외부전극(42)에 전기적으로 접속된다.
제1 및 제2 내부전극(22, 24) 각각의 두께는 예를 들면 0.3㎛ 이상 2.0㎛ 이하이다. 제1 및 제2 내부전극(22, 24)은 Ni를 포함하는 것이 바람직하다. 한편, Ni 이외에 예를 들면 Cu, Ag, Pd, Ag-Pd 합금, Au 등의 금속을 포함할 수 있다. 한편, 제1 및 제2 내부전극(22, 24)은 내층용 세라믹층(20)과 동일한 유전체 입자를 포함해도 된다.
도 4에 도시하는 바와 같이, 제1 및 제2 내부전극(22, 24)의 가장 사이드 마진부(32, 34) 측에 노출되어 있는 면을 포함하는 부위에는 Si가 편석하고 있다. Si는 사이드 마진부로부터 폭(W)방향의 중앙부를 향하고, 적어도 0.5㎛ 이하의 범위 내에는 내부전극령에 편석 영역을 갖고 있으며, 편석부(22a, 24a)를 형성하고 있다. 바꿔말하면, 편석부(22a)는 제1 내부전극(22)의 사이드 마진부(32, 34) 측에 형성되어 있고, 편석부(24a)는 제2 내부전극의 사이드 마진부(32, 34) 측에 형성되어 있다. 이 편석부(22a, 24a)에 의해, 적층 세라믹 콘덴서(10)의 항절 강도가 향상된다.
적층체(12)를 적층(T)방향으로부터의 절단면으로서 보아, 제1 내부전극(22)과 제2 내부전극(24)이 존재하지 않는 영역을 사이드 마진부(32, 34)로 하면, 사이드 마진부(32, 34)가 복수의 사이드 마진층을 가지고, 가장 내부전극(22, 24) 측의 사이드 마진층보다 그 이외의 사이드 마진층의 Si의 함유량이 많으므로, 사이드 마진부(32, 34)의 강도를 올릴 수 있다. 이에 따라, 적층 세라믹 콘덴서(10)의 항절 강도를 향상시킬 수 있다. 게다가, 사이드 마진부(32, 34)에 균열이나 결락이 생기기 어려워져서, 수분의 침입을 방지할 수 있다. 이에 따라, 적층 세라믹 콘덴서(10)의 절연성을 확보할 수 있다. 그 결과, 충분히 신뢰성이 있는 적층 세라믹 콘덴서(10)를 얻을 수 있다.
또한, 적층체(12)가 제1 내부전극(22) 및 제2 내부전극(24)은 사이드 마진부(32, 34) 측에 편석부(22a, 24a)를 포함하고 있고, 편석부(22a, 24a)는 Si를 포함하는 경우, 적층 세라믹 콘덴서의 항절 강도를 더욱 향상시킬 수 있다. 사이드 마진부(32, 34) 각각은 적층체(12)의 제1 및 제2 측면(15, 16) 측에 위치하는 아우터층(outer layers)(32a, 34a)과, 제1 및 제2 내부전극(22, 24) 측에 위치하는 이너층(inner layers)(32b, 34b)을 포함하는 복층 구조이다. 한편, 사이드 마진부(32, 34)가 복층 구조인 것은 아우터층(32a, 34a)과 이너층(32b, 34b)에서의 소결성의 차이에 의해, 광학 현미경을 이용해서 관찰함으로써 용이하게 확인할 수 있다.
소성 후의 사이드 마진부(32, 34)의 폭(W)방향의 치수는 예를 들면 5㎛ 이상 40㎛ 이하로 한다. 보다 바람직하게는 20㎛ 이하이다. 또한, 아우터층(32a, 34a)의 폭(W)방향의 치수는 이너층(32b, 34b)의 폭(W)방향의 치수보다도 크다. 구체적으로는, 아우터층(32a, 34a)의 폭(W)방향의 치수는 5㎛ 이상 20㎛ 이하이다. 이너층(32b, 34b)의 폭(W)방향의 치수는 0.1㎛ 이상 20㎛ 이하이다.
한편, 본 발명에서의 사이드 마진부(32, 34)의 폭(W)방향의 치수란, 적층 (T)방향을 따라 사이드 마진부(32, 34)의 치수를 복수 부분에서 측정하고, 측정 결과에 의해 산출된 평균 치수를 의미한다. 측정 방법은 다음과 같다. 우선, 적층 세라믹 콘덴서(10)의 폭(W)방향과 적층(T)방향을 포함하는 면(이하, "WT절단면"이라고 한다)을 노출시킨다. 그 다음에, WT절단면의 제1 및 제2 내부전극(22, 24)의 폭(W)방향의 단부와 사이드 마진부(32, 34) 중 어느 한쪽의 사이드 마진부가 동일 시야에 들어오도록 광학 현미경에 의해 촬상한다. 촬상 부분은 적층(T)방향에서 상부, 중앙부 및 하부의 3군데를 각각 촬상한다. 그리고 상부, 중앙부 및 하부에서 제1 및 제2 내부전극(22, 24)의 폭(W)방향의 단부로부터 제1 및 제2 측면(15, 16)을 향해서 폭(W)방향에 평행한 복수의 선분(line segment)을 각각 그어, 각각의 선분의 길이를 측정한다. 이렇게 측정한 선분의 길이에 대해서 상부, 중앙부 및 하부 각각의 평균치를 산출한다. 또한, 각각의 평균치를 한층 더 평균화함으로써 사이드 마진부 (32, 34)의 두께 치수가 얻어진다.
사이드 마진부(32, 34)는 예를 들면, BaTiO3 등의 주성분으로 이루어진 페로브스카이트 구조를 포함하는 유전체 세라믹 재료로 이루어진다. 이들의 주성분에 Si가 첨가제로서 추가되고, 세라믹 입자 간에 그들의 첨가제가 편석하고 있는 부분이 존재한다. Si의 편석 부분이 존재함으로써, 사이드 마진부(32, 34)의 항절 강도가 향상된다. Si는, 아우터층(32a, 34a)에서는 Si의 mol수/Ti의 mol수가 3.0 이상 7.0 이하 첨가되며, 이너층(32b, 34b)에서는 Si의 mol수/Ti의 mol수가 1.0 이상 4.0 이하 첨가된다. 특히, 아우터층(32a, 34a)의 Si의 편석 부분은 이너층(32b, 34b)의 Si의 편석 부분보다도 많이 존재하고 있다.
도 5는 적층 세라믹 콘덴서(10)가 포함하는 사이드 마진부의 Si의 편석 부분을 파장분산형 X선 분석 장치(이후, WDX라고 부른다)에 의해 촬상한 도면이다. 사이드 마진부(32, 34)의 Si의 편석 부분은 적층체(12)의 길이(L)방향의 대략 중앙에서 WT절단면을 노출 시킨 후, WDX를 이용해서 관찰함으로써 확인할 수 있다. 게다가, 제1 및 제2 내부전극(22, 24)의 가장 사이드 마진부(32, 34) 측에는 Si의 편석부(22a, 24a)가 형성되어 있는 것을 확인할 수 있다. 한편, Si뿐만 아니라 Mg의 편석도 확인되고 있다. 도 6~8은 적층 세라믹 콘덴서(10)의 동일 부분(사이드 마진부 표면 근방)을 WDS에 의해 촬상한 도면이며, 도 6이 Mg의 편석 부분을 촬상한 도면, 도 7이 Ni의 편석 부분을 촬상한 도면, 도 8이 Si의 편석 부분을 촬상한 도면이다.
내층용 세라믹층(20), 아우터층(32a, 34a) 및 이너층(32b, 34b) 각각의 세라믹 입자 간에서의 첨가제인 Ba의 양은, 내층용 세라믹층(20)＜아우터층(32a, 34a)＜이너층(32b, 34b)이다.
이처럼, 내층용 세라믹층(20), 아우터층(32a, 34a) 및 이너층(32b, 34b) 각각의 세라믹 입자 간에서의 Ba의 함유량이 다르다. 한편, Ba의 함유량의 차이는 TEM분석에 의해 찾아낼 수 있다.
또한, 내층부(26), 사이드 마진부(32, 34)의 아우터층(32a, 34a) 및 이너층(32b, 34b)에서의 Ba의 함유량은, Ti가 1mol에 대한 mol비(比)가 센터 값으로, 아우터층(32a, 34a)은 1.01보다 크고 1.020 이하, 이너층(32b, 34b)은 1.020보다 크고 1.040 미만, 내층부(26)는 0.99보다 크고 1.01 미만이도록 조합된다.
한편, 상기한 mol비를 확인하는 방법은 다음과 같다. 우선, 사이드 마진부(32, 34) 측으로부터 적층체(12)의 사이드 마진부(32, 34)에서의 아우터층(32a, 34a) 및 이너층(32b, 34b)을 연마한다. 그 다음에, 연마함으로써 얻어진 아우터층(32a, 34a) 및 이너층(32b, 34b)의 가루 각각을 산(酸)에 의해 용해한다. 그리고 ICP 발광 분광 분석을 실시함으로써, 아우터층(32a, 34a) 및 이너층(32b, 34b) 각각이 상기 mol비인지를 확인할 수 있다.
아우터층(32a, 34a)의 세라믹 입자 간의 Ba의 함유량에 대하여, 이너층(32b, 34b)의 세라믹 입자 간의 Ba의 함유량이 100%을 초과하고 140% 미만의 범위에서 많이 첨가된다.
또한, 사이드 마진부(32, 34)는 내부전극 측에서 측면 측을 향해 틈부가 감소하도록 형성된다. 즉, 아우터층(32a, 34a)에서의 틈부는 이너층(32b, 34b)에서의 틈부보다도 적다. 이에 따라, 사이드 마진부(32, 34)로부터 적층체(12) 내측으로의 수분의 침입이 억제되기 때문에, 적층 세라믹 콘덴서(10)의 내습성을 향상시킬 수 있다. 게다가, 적층 세라믹 콘덴서(10)의 절연성을 확보할 수 있다.
(제1 및 제2 외부전극(40, 42))
제1 외부전극(40)은 적층체(12)의 제1 단면(13)을 덮도록 형성되면서 적층체(12)의 제1 단면(13)에 인출된 제1 내부전극(22)과 전기적으로 접속된다. 또한, 제2 외부전극(42)은 적층체(12)의 제2 단면(14)을 덮도록 형성되면서 적층체(12)의 제2 단면(14)에 인출된 제2 내부전극(24)과 전기적으로 접속된다.
도 1 및 도 2에 도시하는 바와 같이, 제1 외부전극(40)은 베이스 전극층(40a), 그 베이스 전극층(40a)의 표면에 형성된 하층 도금(40b), 및 그 하층 도금(40b)의 표면에 형성된 상층 도금(40c)을 포함하는 3층 구조이다. 베이스 전극층(40a)은 적층체(12)의 제1 단면(13)의 전체를 덮도록 마련됨과 함께 그 단면(13)을 덮는 부분으로부터 제1 측면(15) 및 제2 측면(16) 각각의 일부 그리고 제1 주면(17) 및 제2 주면(18) 각각의 일부를 덮도록 마련된다.
도 1 및 도 2에 도시하는 바와 같이, 제2 외부전극(42)은 베이스 전극층(42a)과 그 베이스 전극층(42a)의 표면에 형성된 하층 도금(42b)과 그 하층 도금(42b)의 표면에 형성된 상층 도금(42c)을 포함하는 3층 구조이다. 베이스 전극층(42a)은 적층체(12)의 제2 단면(14)의 전체를 덮도록 마련됨과 함께, 그 단면(14)을 덮는 부분으로부터, 제1 측면(15) 및 제2 측면(16) 각각의 일부 및 제1 주면(17) 및 제2 주면(18) 각각의 일부를 덮도록 마련된다.
베이스 전극층(40a, 42a)은 베이킹에 의해 형성된 Cu를 포함하는 것이 바람직하다. 한편, Cu 이외에 예를 들면 Ni, Ag, Pd, Ag-Pd 합금 또는 Au 등을 포함할 수 있다. 또한, 베이스 전극층(40a, 42a)은 복수층이어도 된다. 한편, 베이스 전극층(40a, 42a)은 제1 내부전극(22) 및 제2 내부전극(24)과 동시 소성한, 이른바 코파이어(co-firing)에 의해 형성되어도 되고, 도전성 페이스트를 도포해서 베이킹한, 이른바 포스트 파이어(post-firing)에 의해 형성되어도 된다. 또한, 베이스 전극층(40a, 42a)은 직접 도금에 의해 형성되어 있어도 되고, 도전성 입자와 열경화성 수지를 포함하는 수지층을 경화시킴으로써 형성되어도 된다.
하층 도금(40b, 42b)은 솔더 리칭(solder leaching)을 방지하기 위해서 Ni를 포함하는 것이 바람직하다. 또한, 상층 도금(40c, 42c)은 실장성을 높이기 위해서 Sn을 포함하는 것이 바람직하다. 한편, 하층 도금(40b, 42b)은 Ni 이외에, 또는 상층 도금(40c, 42c)으로서 Sn 이외에, 예를 들면 Cu, Ag, Pd, Ag-Pd 합금, 또는 Au 등을 포함할 수 있다. 한편, 베이스 전극층(40a)과 하층 도금(40b)의 사이, 및 베이스 전극층(42a)과 하층 도금(42b)의 사이에, 응력 완화용의 도전성 수지층이 형성되어도 된다. 또, 적층체(12)에 직접 도금함으로써, 도금에 의해 제1 및 제2 외부전극(40, 42)이 형성되어도 된다.
한편, 외부전극(40, 42)으로서 직접 도금을 하면서 제1 및 제2 내부전극(22, 24)으로서 Ni를 이용할 경우, 하층 도금(40b, 42b)으로서 Ni와 접합성이 좋은 Cu를 이용하는 것이 바람직하다. 게다가, 상층 도금(40c, 42c)은 하층 도금(40b, 42b)의 표면에 형성된 상층 도금 제1층과, 상층 도금 제1층의 표면에 형성된 상층 도금 제2층을 포함하는 2층 구조인 것이 바람직하다. 상층 도금 제1층은 솔더 리칭을 방지하는 기능을 갖는 Ni를 포함하는 것이 바람직하다. 상층 도금 제2층은 솔더 젖음성이 좋은 Sn이나 Au를 포함하는 것이 바람직하다.
도 3에 도시하는 바와 같이, 이 실시형태의 적층 세라믹 콘덴서(10)는 그 사이드 마진부(32, 34)가 복수의 층으로 이루어진다. 사이드 마진부(32)는 아우터층(32a) 및 이너층(32b)을 가진다. 이너층(32b)은 제1 및 제2 내부전극(22, 24)과 아우터층(32a)의 사이에 배치되어 있다. 가장 제1 및 제2 내부전극(22, 24) 측에 배치되어 있는 이너층(32b)보다, 이너층(32b) 이외의 사이드 마진층인 아우터층(32a)의 Si의 함유량이 많다. 사이드 마진부(34)는 아우터층(34a) 및 이너층(34b)을 갖는다. 이너층(34b)은 제1 및 제2 내부전극(22, 24)과 아우터층의 사이에 배치되어 있다. 가장 제1 및 제2 내부전극(22, 24) 측에 배치되어 있는 이너층(34b)보다, 이너층(34b) 이외의 사이드 마진층인 아우터층(34a)의 Si의 함유량이 많다. 이에 따라, 사이드 마진부(32, 34)의 강도의 향상을 도모할 수 있기 때문에, 적층 세라믹 콘덴서(10)의 항절 강도가 향상된다. 게다가, 사이드 마진부(32, 34)에 균열이나 결락이 생기기 어려워져서, 수분의 침입을 방지할 수 있기 때문에 적층 세라믹 콘덴서(10)의 절연성을 확보할 수 있다. 그 결과, 신뢰성이 향상된 적층 세라믹 콘덴서(10)를 제공할 수 있다. 또한, 아우터층(32a, 34a)과 이너층(32b, 34b)의 사이에는 계면이 존재하고, 이 계면에 의해 적층 세라믹 콘덴서(10)에 가해지는 응력을 완화할 수 있다.
또한, 이 실시형태의 적층 세라믹 콘덴서(10)는 그 제1 및 제2 내부전극(22, 24)의 중앙부보다도, 가장 사이드 마진부(32, 34) 측의 표면에 Si를 많이 포함한다. 그 결과, 사이드 마진부(32, 34)의 강도를 더욱 향상시킬 수 있다.
게다가, 이 실시형태의 적층 세라믹 콘덴서(10)는 그 사이드 마진부(32, 34)의 Si의 함유량을 Si의 mol수/Ti의 mol수로 계산하면 1.0 이상 7.0 이하이다. Si의 mol수/Ti의 mol수가 1.0 미만인 경우, 사이드 마진부(32, 34)의 소결이 불충분해져서, 다공성(porosity)이 증가하고, 충분한 항절 강도의 향상을 바랄 수 없다. 한편, Si의 mol수/Ti의 mol수가 7.0을 초과할 경우, Si가 내부전극에 과잉으로 확산되고, 과소결(過燒結)이 되어 절연 저항값 등의 신뢰성이 저하된다.
또한, 이 실시형태의 적층 세라믹 콘덴서(10)는 적층체(12)의 폭방향에서 그 사이드 마진부(32, 34)의 치수가 5㎛ 이상 40㎛ 이하이다. 사이드 마진부(32, 34)가 40㎛를 초과하면 필요로 하는 용량을 확보할 수 없게 된다. 5㎛ 미만에서는 사이드 마진부(32, 34)의 소결이 충분히 진행되지 않아, 치밀한 사이드 마진부(32, 34)가 얻어지지 않는다. 사이드 마진부가 치밀하지 않으면 외부로부터의 수분 침입이 용이해진다.
2. 적층 세라믹 콘덴서의 제조 방법
계속해서, 적층 세라믹 콘덴서의 제조 방법에 대해서 설명한다. 도 9는 이 실시형태의 적층 세라믹 콘덴서의 제조 방법을 설명하기 위한 도면이며, (a)가 도전막이 형성된 세라믹 그린 시트를 나타내는 개략도, (b)가 도전막이 형성된 세라믹 그린 시트를 적층하는 모습을 나타낸 모식도이다. 도 10은 이 실시형태의 적층 세라믹 콘덴서의 제조 방법에서 얻어지는 적층체 칩의 외관의 일례를 나타내는 사시도이다.
(1) 적층체 칩의 형성
우선, 유전체 세라믹 재료로서, Ba 및 Ti를 포함하는 페로브스카이트형 화합물이 준비된다. 이 유전체 세라믹 재료로부터 얻어지는 유전체 분말에 첨가제로서 Si, Mg 및 Ba 중 적어도 한 종류, 그리고 유기 바인더, 유기용제, 가소제 및 분산제를 소정의 비율로 혼합함으로써 세라믹 슬러리가 제작된다. 세라믹 슬러리는 복수 장의 수지 필름(도시하지 않음)의 표면에 세라믹 그린 시트(50a와 50b)가 성형된다. 세라믹 그린 시트(50b)는 세라믹 그린 시트(50a)와 번갈아 적층되는 것이며, 세라믹 그린 시트(50a(50b))의 성형은 예를 들면 다이 코터, 그라비어 코터 및 마이크로그라비어 코터 등을 이용해서 실행된다.
다음으로, 도 9(a)에 도시하는 바와 같이, 세라믹 그린 시트(50a(50b))의 표면에 내부전극용 도전성 페이스트를 X방향으로 스트라이프 모양으로 인쇄하고, 건조한다. 한편, 이하 내부전극용 도전성 페이스트가 스트라이프 모양으로 연장되는 방향을 X방향으로 한다. 또한, 도전막(52a, 52b)의 폭방향을 Y방향으로 한다. 이렇게 하여, 제1 내부전극(22)(제2 내부전극(24))이 되는 도전막(52a(52b))이 형성된다. 인쇄 방법은 스크린 인쇄, 잉크젯 인쇄, 그라비어 인쇄 등 각종 방법을 이용할 수 있다. 도전막(52a, 52b)의 두께는 예를 들면 1.5㎛ 이하로 한다.
처음에 외층부(28)가 되는 도전막이 형성되어 있지 않은 세라믹 그린 시트가 소정 매수 겹겹이 쌓이고, 다음으로, 도 9(b)에 도시하는 바와 같이, 도전막(52a, 52b)이 인쇄된 복수 장의 세라믹 그린 시트(50a, 50b)를 Y방향으로 어긋나게 하여 적층되어 내층부(26)가 된다. 게다가, 내층부(26) 상에 외층부(30)가 되는 도전막이 형성되어 있지 않은 세라믹 그린 시트가 소정 매수 겹겹이 쌓여, 머더 적층체가 얻어진다.
다음으로, 얻어진 머더 적층체는 프레스된다. 머더 적층체를 프레스하는 방법은 강체 프레스, 정수압 프레스 등의 방법을 이용할 수 있다.
그 다음에, 프레스된 머더 적층체가 칩 형상으로 잘라져, 도 10에 나타낸 적층체 칩(60)이 얻어진다. 머더 적층체를 자르는 방법은 푸쉬 컷팅(push-cutting), 다이싱(dicing), 레이저 등의 각종 방법을 이용할 수 있다.
도 10에 도시하는 바와 같이, 이상의 공정에 의해 얻어진 적층체 칩(60)의 한쪽 단면에는 세라믹 그린 시트(50a)의 도전막(52a)만이 노출된다. 또한, 다른 쪽 단면에는, 세라믹 그린 시트(50b)의 도전막(52b)만이 노출된다.
또한, 적층체 칩(60)의 양 측면에는 세라믹 그린 시트(50a)의 도전막(52a), 및 세라믹 그린 시트(50b)의 도전막(52b)의 각각이 노출된다.
(2) 사이드 마진부의 형성
계속해서, 사이드 마진부(32, 34)가 되는 사이드 마진용 세라믹 그린 시트를 제작하는 순서에 대해 설명한다.
우선, 유전체 세라믹 재료로서 Ba 및 Ti를 포함하는 페로브스카이트형 화합물이 준비된다. 이 유전체 세라믹 재료로부터 얻어지는 유전체 분말에 첨가제로서Si, Mg 및 Ba 중 적어도 한 종류, 그리고 바인더 수지, 유기용제, 가소제 및 분산제를 소정의 비율로 혼합하여 세라믹 슬러리가 제작된다.
여기서, 사이드 마진부(32)의 아우터층(32a) (및 사이드 마진부(34)의 아우터층(34a))이 되는 세라믹 슬러리에는 Si가 첨가된다. 구체적으로는, Si는 Si의 mol수/Ti의 mol수가 1.0 이상 7.0 이하가 되도록 첨가된다. 또, 사이드 마진부(32)의 이너층(32b) (및 사이드 마진부(34)의 이너층(34b))이 되는 세라믹 슬러리에도 Si가 첨가된다. 구체적으로는, Si는 Si의 mol수/Ti의 mol수가 1.0 이상 4.0 이하가 되도록 첨가된다.
또한, 사이드 마진부(32)의 아우터층(32a) (및 사이드 마진부(34)의 아우터층(34a))이 되는 세라믹 슬러리에는 Ba가 첨가된다. 구체적으로는, Ba는 Ba의 mol수/Ti의 mol수가 0.00 이상 0.02 미만이 되도록 첨가된다. 또한, 사이드 마진부(32)의 이너층(32b) (및 사이드 마진부(34)의 이너층(34b))이 되는 세라믹 슬러리에도 Ba가 첨가된다. 구체적으로는, Ba는 Ba의 mol수/Ti의 mol수가 0.02 이상 0.04 미만이 되도록 첨가된다.
게다가, 사이드 마진부(32, 34)의 아우터층(32a, 34a)이 되는 세라믹 슬러리에 포함되는 폴리염화비닐인 PVC의 양은, 사이드 마진부(32, 34)의 이너층(32b, 34b)가 되는 세라믹 슬러리에 포함되는 폴리염화비닐(PVC)의 양보다도 많이 포함된다.
또한, 사이드 마진부(32, 34)의 이너층(32b, 34b)이 되는 세라믹 슬러리에 포함되는 용제는 아우터층용 세라믹 그린 시트에 대한 용해를 방지하기 위해서, 적절히 최적인 용제가 선택된다. 또한, 이 이너층용 세라믹 그린 시트는 적층체 칩(60)과 접착하기 위한 역할을 가진다.
그리고 수지 필름의 표면에, 제작된 아우터층(32a, 34a)이 되는 세라믹 슬러리를 도포하고, 건조함으로써, 아우터층용 세라믹 그린 시트가 얻어진다.
그 다음에, 아우터층용 세라믹 그린 시트의 표면에, 제작된 이너층(32b, 34b)이 되는 세라믹 슬러리를 도포하고, 건조해서 이너층용 세라믹 그린 시트가 형성된다. 이상과 같이 해서, 2층 구조를 갖는 사이드 마진용 세라믹 그린 시트가 얻어진다.
여기서, 이너층용 세라믹 그린 시트의 폭방향을 따른 치수는, 아우터층용 세라믹 그린 시트의 폭방향을 따른 치수보다도 작은 것이 바람직하다. 구체적으로는, 예를 들면 소성 후의 두께에 대해서 아우터층용 세라믹 그린 시트가 5㎛ 이상 20㎛ 이하로 형성되고, 이너층용 세라믹 그린 시트가 0.1㎛ 이상 20㎛ 이하로 형성된다.
한편, 상기에서는 2층 구조의 사이드 마진용 세라믹 그린 시트는 아우터층용 세라믹 그린 시트의 표면에 이너층용 세라믹 그린 시트를 도포하여 건조함으로써 얻어지는 경우에 대해서 설명했다. 그러나 이 경우에 한정되지 않고, 아우터층용 세라믹 그린 시트와 이너층용 세라믹 그린 시트의 각각이 미리 형성되어, 그 후, 각각을 접합함으로써 2층 구조의 사이드 마진용 세라믹 그린 시트가 얻어지도록 해도 된다. 한편, 사이드 마진용 세라믹 그린 시트는 2층에 한하지 않고, 3층 이상의 복수층도 된다.
그 다음에, 수지 필름으로부터 사이드 마진용 세라믹 그린 시트가 박리된다.
계속해서, 박리된 사이드 마진용 세라믹 그린 시트에서의 이너층용 세라믹 그린 시트와 적층체 칩(60)의 도전막(52a, 52b)이 노출되는 측면을 대향시켜, 꽉 눌러서 펀칭함으로써, 사이드 마진부(32)가 되는 층이 형성된다. 게다가, 적층체 칩(60)의 사이드 마진부(32)가 되는 층이 형성되어 있지 않은 측면에 대해서도, 적층체 칩(60)의 도전막(52a, 52b)이 노출되는 측면과 이너층용 세라믹 그린 시트를 대향시켜, 꽉 눌러서 펀칭함으로써, 사이드 마진부(34)가 되는 층이 형성된다. 이때, 적층체 칩(60)의 측면에는 미리 접착제가 되는 유기용제를 도포해 두는 것이 바람직하다.
그 다음에, 사이드 마진부(32, 34)가 되는 층이 형성된 적층체 칩(60)은 질소 분위기 중, 소정의 조건으로 탈지 처리된 후, 질소-수소-수증기 혼합 분위기 중에서 소정의 온도로 소성되어 소결한 적층체(12)가 얻어진다.
그 다음에, 소결한 적층체(12)의 두 개의 단면 각각에 Cu를 주성분으로 하는 외부전극 페이스트를 도포해서 베이킹하고, 제1 내부전극(22)에 접속된 베이스 전극(40a)과, 제2 내부전극에 접속된 베이스 전극(42a)을 형성한다. 게다가, 베이스 전극층(40a, 42a)의 표면에 Ni 도금에 의한 하층 도금(40b, 42b)이 형성되고, 하층 도금(40b, 42b)의 표면에 Sn 도금에 의한 상층 도금(40c, 42c)이 형성되어, 제1 및 제2 외부전극(40, 42)이 형성된다.
이상과 같이 해서, 도 1에 도시하는 적층 세라믹 콘덴서(10)가 제조된다.
한편, 사이드 마진부(32, 34)의 형성은 적층체 칩(60)의 도전막(52a, 52b)이 노출되고 있는 양 측면에, 사이드 마진용의 세라믹 슬러리를 도포함으로써 형성해도 된다.
즉, 적층체 칩(60)의 도전막(52a, 52b)이 노출되고 있는 양 측면에 이너층(32b, 34b)이 되는 세라믹 슬러리가 각각 도포되어 건조된다. 게다가, 이너층(32b, 34b)의 표면에 아우터층(32a, 34a)이 되는 세라믹 슬러리가 도포된다.
이 경우, 아우터층(32a, 34a) 및 이너층(32b, 34b)이 되는 세라믹 슬러리 각각의 두께는 각각의 세라믹 슬러리에 포함되는 수지의 양을 바꿈으로써 조정할 수 있다.
또한, 사이드 마진부(32, 34)의 형성은, 적층체 칩(60)의 양 단면을 수지 등으로 마스크한 후에, 이 적층체 칩(60)을 통째로 이너층(32b, 34b)이 되는 세라믹 슬러리 내에 디핑(dipping)하고 건조시키며, 게다가, 아우터층(32a, 34a)이 되는 세라믹 슬러리 내에 디핑함으로써 형성해도 된다. 이 경우, 외층부(28, 30) 상에 이너층 및 아우터층이 형성되어 3층 구조로 형성된다.
3. 실험예
이하, 본 발명의 효과를 확인하기 위해서 발명자들이 실시한 실험예에 대해서 설명한다. 실험예에서는, 이하에 나타낸 실시예 및 비교예의 적층 세라믹 콘덴서의 각 시료가 제조되어, 적층 세라믹 콘덴서의 사이드 마진부 표면의 경도가 비커스 경도계로 계측됨으로써 평가했다.
(실시예)
우선, 실시예에서는 상술한 방법으로, 도 1에 도시하는 적층 세라믹 콘덴서의 시료를 제조했다. 이 경우, 적층 세라믹 콘덴서의 외형치수를 길이 1.0㎜, 폭 0.5㎜, 높이 0.5㎜로 했다. 실시예에서는 Ti에 대하여 Si를 Si의 mol수/Ti의 mol수가 3.5가 되도록 함유하는 이너층과, Ti에 대하여 Si를 Si의 mol수/Ti의 mol수가 5가 되도록 함유하는 아우터층으로 이루어진 2층 구조의 사이드 마진부를 포함하는 적층 세라믹 콘덴서가 준비되었다. 또한, 사이드 마진부의 두께는 20㎛로 했다. 한편, 실시예의 사이드 마진부에 대해서 아우터층의 두께를 16㎛로 하고, 이너층의 두께를 4㎛로 했다.
(비교예)
비교예에서는 이너층 및 아우터층의 2층으로 이루어진 사이드 마진부를 마련하지 않고, Ti에 대하여 Si를 Si의 mol수/Ti의 mol수가 3.5가 되도록 함유하는 1층 구조의 사이드 마진부로 한 것 이외에는 실시예와 동일한 조건으로 적층 세라믹 콘덴서를 제조했다.
(평가방법)
상기한 실시예 및 비교예의 적층 세라믹 콘덴서의 각 시료를 각각 5개씩 준비하고, 적층 세라믹 콘덴서의 양 측면의 사이드 마진부 표면의 경도를 비커스 경도계로 측정했다. 비커스 경도의 측정 조건은 측정 가중: 200gf, 하사점 유지시간: 10s로 했다. 또한, 실시예 및 비교예의 적층 세라믹 콘덴서의 각 시료의 사이드 마진부 표면 근방의 포어 면적률이 산출되었다. 이 포어 면적률은 사이드 마진부를 포함하는 면을 노출시켜서 SEM에 의해 촬상한다. 촬상한 화상에 화상 처리를 실시하여 포어의 면적을 측정한다. 이 포어의 면적을 촬상한 화상에 찍힌 적층 세라믹 콘덴서의 면적으로 나눈 것을 포어 면적률로 하여 산출하고 있다.
도 11은 사이드 마진부 표면 근방의 포어 면적률과 사이드 마진부 표면의 비커스 경도의 관계를 나타낸 도면이다.
실험의 결과, 도 11에 도시하는 바와 같이, 실시예의 적층 세라믹 콘덴서에서는 사이드 마진부 표면 부근의 포어 면적률이 0.3%이며, 사이드 마진부 표면의 비커스 경도는 1470MPa 이상 1680MPa 이하였다.
한편, 도 11에 도시하는 바와 같이, 비교예의 적층 세라믹 콘덴서에서는 사이드 마진부 표면 부근의 포어 면적률은 1.9%이며, 사이드 마진부 표면의 비커스 경도는 1140MPa 이상 1270MPa 이하였다.
이상으로, 실시예의 적층 세라믹 콘덴서 쪽이 비교예의 적층 세라믹 콘덴서보다도 항절 강도가 향상되어 있는 것이 명확해졌다.
한편, 본 발명은 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 종종 변형된다.
10 적층 세라믹 콘덴서
12 적층체
13 제1 단면
14 제2 단면
15 제1 측면
16 제2 측면
17 제1 주면
18 제2 주면
20 내층용 세라믹층
22 제1 내부전극
22a, 24a 편석부
22b 제1 주면에 가장 가까운 제1 내부전극
24 제2 내부전극
24b 제2 주면에 가장 가까운 제2 내부전극
26 내층부
28, 30 외층부
32, 34 사이드 마진부
32a, 34a 아우터층
32b, 34b 이너층
40 제1 외부전극
42 제2 외부전극
40a, 42a 베이스 전극층
40b, 42b 하층 도금
40c, 42c 상층 도금
46, 48 외층용 세라믹층
50a, 50b 세라믹 그린 시트
52a, 52b 도전막
60 적층체 칩

Claims (4)

  1. 적층된 복수의 유전체층과 복수의 내부전극을 포함하는 적층체와, 상기 내부전극에 전기적으로 접속된 복수의 외부전극을 포함한 적층 세라믹 콘덴서로서,
    상기 적층체는, 적층방향에서 서로 마주보는 제1 주면(主面) 및 제2 주면, 적층방향과 직교하는 폭방향에서 서로 마주보는 제1 측면 및 제2 측면, 그리고 적층방향 및 폭방향과 직교하는 길이방향에서 서로 마주보는 제1 단면(端面) 및 제2 단면을 포함하는 직육면체 형상으로 형성되고,
    상기 복수의 내부전극은, 상기 제1 단면에 노출되는 제1 내부전극과, 상기 제1 내부전극과 유전체층을 사이에 두고 대향하도록 상기 제2 단면에 노출되는 제2 내부전극을 포함하고,
    상기 복수의 외부전극은, 상기 제1 단면을 덮도록 형성되면서 상기 제1 내부전극에 전기적으로 접속된 제1 외부전극과, 상기 제2 단면을 덮도록 형성되면서 상기 제2 내부전극에 접속된 제2 외부전극을 포함하고,
    상기 적층체를 적층방향에서 본 절단면에서, 상기 제1 내부전극과 상기 제2 내부전극이 존재하지 않는 영역을 사이드 마진부로 하면,
    상기 사이드 마진부는, 복수의 사이드 마진층을 가지고, 가장 내부전극 측의 사이드 마진층보다, 상기 내부전극 측의 사이드 마진층 이외의 사이드 마진층의 Si의 함유량이 많은 것을 특징으로 하는 적층 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 적층체는, 상기 제1 측면 및 상기 제2 측면에서의 상기 제1 내부전극 및 상기 제2 내부전극의 노출면이, 상기 제1 내부전극 및 제2 내부전극의 중앙부보다도 Si를 많이 포함하는 것을 특징으로 하는 적층 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 사이드 마진부의 Si의 mol수/Ti의 mol수는 1.0 이상 7.0 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
  4. 제1항 또는 제2항에 있어서,
    상기 사이드 마진부의 상기 폭방향을 따른 치수는 5㎛ 이상 40㎛ 이하인 것을 특징으로 하는 적층 세라믹 콘덴서.
KR1020160087944A 2015-07-17 2016-07-12 적층 세라믹 콘덴서 KR101867872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180065811A KR102283103B1 (ko) 2015-07-17 2018-06-08 적층 세라믹 콘덴서

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-142975 2015-07-17
JP2015142975A JP6665438B2 (ja) 2015-07-17 2015-07-17 積層セラミックコンデンサ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180065811A Division KR102283103B1 (ko) 2015-07-17 2018-06-08 적층 세라믹 콘덴서

Publications (2)

Publication Number Publication Date
KR20170009754A true KR20170009754A (ko) 2017-01-25
KR101867872B1 KR101867872B1 (ko) 2018-06-15

Family

ID=57775203

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020160087944A KR101867872B1 (ko) 2015-07-17 2016-07-12 적층 세라믹 콘덴서
KR1020180065811A KR102283103B1 (ko) 2015-07-17 2018-06-08 적층 세라믹 콘덴서
KR1020210096774A KR102435634B1 (ko) 2015-07-17 2021-07-23 적층 세라믹 콘덴서
KR1020220103683A KR102566621B1 (ko) 2015-07-17 2022-08-19 적층 세라믹 콘덴서
KR1020230001109A KR102617578B1 (ko) 2015-07-17 2023-01-04 적층 세라믹 콘덴서
KR1020230186564A KR20240001096A (ko) 2015-07-17 2023-12-20 적층 세라믹 콘덴서

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020180065811A KR102283103B1 (ko) 2015-07-17 2018-06-08 적층 세라믹 콘덴서
KR1020210096774A KR102435634B1 (ko) 2015-07-17 2021-07-23 적층 세라믹 콘덴서
KR1020220103683A KR102566621B1 (ko) 2015-07-17 2022-08-19 적층 세라믹 콘덴서
KR1020230001109A KR102617578B1 (ko) 2015-07-17 2023-01-04 적층 세라믹 콘덴서
KR1020230186564A KR20240001096A (ko) 2015-07-17 2023-12-20 적층 세라믹 콘덴서

Country Status (4)

Country Link
US (14) US9984824B2 (ko)
JP (1) JP6665438B2 (ko)
KR (6) KR101867872B1 (ko)
CN (2) CN106356189B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121146A (ko) * 2018-08-14 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20200041254A (ko) * 2018-10-11 2020-04-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20200041256A (ko) * 2018-10-11 2020-04-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
US11101069B2 (en) 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6515758B2 (ja) * 2015-09-15 2019-05-22 Tdk株式会社 積層電子部品
JP6429027B2 (ja) * 2015-09-15 2018-11-28 Tdk株式会社 積層電子部品
JP6345208B2 (ja) * 2016-02-18 2018-06-20 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6909011B2 (ja) * 2017-02-21 2021-07-28 太陽誘電株式会社 積層セラミックコンデンサ
JP7238086B2 (ja) * 2017-03-08 2023-03-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7019374B2 (ja) * 2017-10-26 2022-02-15 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP7444346B2 (ja) * 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
JP7347919B2 (ja) 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
JP7150437B2 (ja) * 2018-01-17 2022-10-11 太陽誘電株式会社 積層セラミックコンデンサの製造方法
US11145458B2 (en) * 2018-02-22 2021-10-12 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
US11049660B2 (en) * 2018-03-28 2021-06-29 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP7036430B2 (ja) 2018-05-09 2022-03-15 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7266969B2 (ja) 2018-05-21 2023-05-01 太陽誘電株式会社 積層セラミック電子部品の製造方法
KR102543977B1 (ko) * 2018-08-09 2023-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102497972B1 (ko) 2018-08-09 2023-02-09 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2020035788A (ja) * 2018-08-27 2020-03-05 株式会社村田製作所 電子部品
KR102132794B1 (ko) 2018-09-06 2020-07-10 삼성전기주식회사 커패시터 부품
CN110875139B (zh) * 2018-09-03 2022-09-23 三星电机株式会社 电容器组件
KR102029598B1 (ko) * 2018-09-06 2019-10-08 삼성전기주식회사 세라믹 전자 부품
JP7304686B2 (ja) * 2018-09-10 2023-07-07 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP7040384B2 (ja) 2018-09-27 2022-03-23 株式会社村田製作所 積層セラミックコンデンサ
JP2020053577A (ja) 2018-09-27 2020-04-02 株式会社村田製作所 電子部品
KR102148446B1 (ko) * 2018-10-02 2020-08-26 삼성전기주식회사 적층 세라믹 전자부품
JP2020057738A (ja) 2018-10-04 2020-04-09 株式会社村田製作所 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2020065044A (ja) * 2018-10-11 2020-04-23 株式会社村田製作所 電子部品
JP2020068227A (ja) * 2018-10-22 2020-04-30 株式会社村田製作所 積層セラミック電子部品
US11094462B2 (en) * 2018-10-22 2021-08-17 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP7136053B2 (ja) * 2018-10-22 2022-09-13 株式会社村田製作所 積層セラミック電子部品
JP7180569B2 (ja) * 2018-10-22 2022-11-30 株式会社村田製作所 積層セラミック電子部品
US10923279B2 (en) 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
KR20190121226A (ko) * 2018-11-29 2019-10-25 삼성전기주식회사 커패시터 부품
KR102551222B1 (ko) * 2018-12-17 2023-07-03 삼성전기주식회사 적층형 커패시터
US10937596B2 (en) * 2019-02-06 2021-03-02 Tdk Corporation Electronic component
JP7221718B2 (ja) * 2019-02-13 2023-02-14 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2020149996A (ja) * 2019-03-11 2020-09-17 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020167202A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP7024756B2 (ja) 2019-03-28 2022-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2020167197A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167283A (ja) * 2019-03-29 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP6858217B2 (ja) * 2019-04-26 2021-04-14 太陽誘電株式会社 積層セラミックコンデンサの製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
KR102319597B1 (ko) 2019-06-27 2021-11-02 삼성전기주식회사 적층 세라믹 전자부품
KR20190116119A (ko) * 2019-07-01 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190116128A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
KR102257992B1 (ko) 2019-07-08 2021-05-28 삼성전기주식회사 커패시터 부품
KR102333093B1 (ko) 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
KR102333094B1 (ko) 2019-07-08 2021-12-01 삼성전기주식회사 커패시터 부품
JP2021034648A (ja) * 2019-08-28 2021-03-01 株式会社村田製作所 積層セラミックコンデンサ
KR102283078B1 (ko) * 2019-09-10 2021-07-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
US11515091B2 (en) 2019-09-17 2022-11-29 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
US11600446B2 (en) 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11373810B2 (en) * 2019-12-27 2022-06-28 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11322307B2 (en) * 2019-12-27 2022-05-03 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11450484B2 (en) * 2019-12-27 2022-09-20 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021108362A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ
US11508524B2 (en) * 2019-12-27 2022-11-22 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2021118302A (ja) * 2020-01-28 2021-08-10 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2021150301A (ja) 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2021174821A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174838A (ja) 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022016003A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP2022034315A (ja) * 2020-08-18 2022-03-03 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7276296B2 (ja) * 2020-09-30 2023-05-18 株式会社村田製作所 積層セラミックコンデンサ
JP7351279B2 (ja) * 2020-09-30 2023-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2022073573A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ包装体
JP2022073617A (ja) * 2020-11-02 2022-05-17 株式会社村田製作所 積層セラミックコンデンサ
KR20220063555A (ko) * 2020-11-10 2022-05-17 삼성전기주식회사 적층 세라믹 커패시터
JP2022083829A (ja) * 2020-11-25 2022-06-06 株式会社村田製作所 積層セラミックコンデンサ
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품
JP2022114084A (ja) * 2021-01-26 2022-08-05 株式会社村田製作所 積層セラミックコンデンサ
JP2022114762A (ja) * 2021-01-27 2022-08-08 太陽誘電株式会社 セラミック電子部品、回路基板およびセラミック電子部品の製造方法
JP2022123936A (ja) * 2021-02-15 2022-08-25 株式会社村田製作所 積層セラミックコンデンサ
JP2022181544A (ja) * 2021-05-26 2022-12-08 Tdk株式会社 誘電体組成物および積層セラミック電子部品。
KR20230092407A (ko) * 2021-12-17 2023-06-26 삼성전기주식회사 적층 세라믹 커패시터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
WO2012023334A1 (ja) * 2010-08-18 2012-02-23 太陽誘電株式会社 積層型セラミック電子部品
KR20140121728A (ko) * 2013-04-08 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762309B2 (ja) * 1989-12-22 1998-06-04 マルコン電子株式会社 誘電体磁器組成物及びこれを使用した電子部品
US5319517A (en) * 1992-03-27 1994-06-07 Tdk Corporation Multilayer ceramic chip capacitor
JP3179313B2 (ja) * 1995-05-31 2001-06-25 松下電器産業株式会社 電子部品の製造方法
CN1323969C (zh) * 1999-06-16 2007-07-04 松下电器产业株式会社 玻璃陶瓷组合物及使用了该组合物的电子部件和叠层式lc复合部件
JP3452033B2 (ja) * 2000-07-05 2003-09-29 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP2003318059A (ja) * 2002-04-25 2003-11-07 Kyocera Corp 積層セラミックコンデンサ
JP3874278B2 (ja) * 2002-12-25 2007-01-31 Ｔｄｋ株式会社 誘電体磁器組成物、電子部品およびこれらの製造方法
US7224570B2 (en) * 2004-06-28 2007-05-29 Kyocera Corporation Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor
JP4574267B2 (ja) * 2004-07-28 2010-11-04 京セラ株式会社 積層型電子部品の製法および積層型電子部品
JP4591537B2 (ja) * 2007-06-08 2010-12-01 株式会社村田製作所 積層セラミック電子部品
US7859823B2 (en) 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP5164463B2 (ja) * 2007-07-26 2013-03-21 太陽誘電株式会社 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5022176B2 (ja) * 2007-10-26 2012-09-12 本田技研工業株式会社 ハニカム形状の触媒担体
JP5239731B2 (ja) * 2007-12-21 2013-07-17 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP2010021524A (ja) * 2008-06-11 2010-01-28 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
JP5315856B2 (ja) * 2008-08-21 2013-10-16 株式会社村田製作所 積層セラミック電子部品
CN102099880B (zh) 2009-06-15 2015-03-25 株式会社村田制作所 层叠陶瓷电子部件及其制造方法
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
KR101533411B1 (ko) 2009-12-11 2015-07-03 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품
JP5362033B2 (ja) * 2009-12-11 2013-12-11 株式会社村田製作所 積層型セラミックコンデンサ
JP5077393B2 (ja) * 2010-06-15 2012-11-21 Ｔｄｋ株式会社 セラミック電子部品およびその製造方法
JP2012129508A (ja) * 2010-11-22 2012-07-05 Tdk Corp 積層型セラミック電子部品
CN103124706B (zh) * 2011-02-14 2015-06-10 株式会社村田制作所 层叠陶瓷电容器以及层叠陶瓷电容器的制造方法
KR101435398B1 (ko) * 2011-03-04 2014-08-28 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5387800B2 (ja) * 2011-09-29 2014-01-15 株式会社村田製作所 積層セラミックコンデンサ、および積層セラミックコンデンサの製造方法
JP5783096B2 (ja) * 2012-03-16 2015-09-24 株式会社村田製作所 セラミックコンデンサ
CN104246930B (zh) * 2012-03-19 2018-04-06 株式会社村田制作所 陶瓷电子部件
JP5211262B1 (ja) * 2012-06-29 2013-06-12 太陽誘電株式会社 積層セラミックコンデンサ
JP6003988B2 (ja) * 2012-08-07 2016-10-05 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5835150B2 (ja) * 2012-08-09 2015-12-24 株式会社村田製作所 積層セラミックコンデンサ
JP5772808B2 (ja) * 2012-12-25 2015-09-02 株式会社村田製作所 積層セラミック電子部品
JP2014146752A (ja) * 2013-01-30 2014-08-14 Tdk Corp 積層セラミックコンデンサ
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
KR101681358B1 (ko) * 2013-04-08 2016-11-30 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101565640B1 (ko) 2013-04-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) * 2013-04-08 2015-04-22 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101474138B1 (ko) * 2013-06-05 2014-12-17 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR101496813B1 (ko) * 2013-07-05 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법
KR101532141B1 (ko) * 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP6024830B2 (ja) * 2013-09-27 2016-11-16 株式会社村田製作所 積層セラミック電子部品
JP2015026837A (ja) * 2013-10-30 2015-02-05 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP6439551B2 (ja) * 2014-05-21 2018-12-19 株式会社村田製作所 積層セラミックコンデンサ
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
KR20160016392A (ko) * 2014-08-05 2016-02-15 삼성전기주식회사 적층 세라믹 커패시터
JP2014212352A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2015043447A (ja) * 2014-10-03 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
JP2015053526A (ja) * 2014-12-04 2015-03-19 株式会社村田製作所 積層セラミックコンデンサ
KR101565725B1 (ko) * 2015-01-08 2015-11-05 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP2016181597A (ja) * 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
KR101884392B1 (ko) * 2015-03-30 2018-08-02 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서
US20160351330A1 (en) * 2015-05-26 2016-12-01 Apple Inc. Multi-layer capacitor having upper and lower portions with different dielectric layer materials to reduce acoustic vibration
JP6370744B2 (ja) * 2015-06-24 2018-08-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP6266583B2 (ja) * 2015-12-07 2018-01-24 太陽誘電株式会社 積層セラミックコンデンサ
JP6496270B2 (ja) * 2016-04-14 2019-04-03 太陽誘電株式会社 セラミック電子部品及びその製造方法
JP6470228B2 (ja) * 2016-05-24 2019-02-13 太陽誘電株式会社 積層セラミックコンデンサ
JP2017220524A (ja) * 2016-06-06 2017-12-14 株式会社村田製作所 積層セラミック電子部品
CN107871605B (zh) * 2016-09-28 2019-10-01 株式会社村田制作所 介质以及电子部件的制造方法
JP7444346B2 (ja) * 2017-12-07 2024-03-06 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
US10923279B2 (en) * 2018-10-22 2021-02-16 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component
JP2021052132A (ja) * 2019-09-26 2021-04-01 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
WO2012023334A1 (ja) * 2010-08-18 2012-02-23 太陽誘電株式会社 積層型セラミック電子部品
KR20140121728A (ko) * 2013-04-08 2014-10-16 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121146A (ko) * 2018-08-14 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20200041254A (ko) * 2018-10-11 2020-04-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
KR20200041256A (ko) * 2018-10-11 2020-04-21 가부시키가이샤 무라타 세이사쿠쇼 전자부품
US11081277B2 (en) 2018-10-11 2021-08-03 Murata Manufacturing Co., Ltd. Electronic component
US11101069B2 (en) 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component

Also Published As

Publication number Publication date
US11120945B2 (en) 2021-09-14
JP6665438B2 (ja) 2020-03-13
US20200020483A1 (en) 2020-01-16
US20190096586A1 (en) 2019-03-28
KR20180067482A (ko) 2018-06-20
KR20210095608A (ko) 2021-08-02
US9984824B2 (en) 2018-05-29
US10714263B2 (en) 2020-07-14
CN106356189B (zh) 2019-03-15
US10892104B2 (en) 2021-01-12
KR101867872B1 (ko) 2018-06-15
KR20240001096A (ko) 2024-01-03
KR20230010785A (ko) 2023-01-19
CN106356189A (zh) 2017-01-25
US20190103226A1 (en) 2019-04-04
KR102283103B1 (ko) 2021-07-29
US20190189354A1 (en) 2019-06-20
US10720281B2 (en) 2020-07-21
US10325726B2 (en) 2019-06-18
KR102617578B1 (ko) 2023-12-27
US20240013982A1 (en) 2024-01-11
CN109712810A (zh) 2019-05-03
US10410791B2 (en) 2019-09-10
US20200185154A1 (en) 2020-06-11
US20200266000A1 (en) 2020-08-20
KR102566621B1 (ko) 2023-08-14
JP2017028013A (ja) 2017-02-02
US10600575B2 (en) 2020-03-24
CN109712810B (zh) 2021-08-06
KR20220119585A (ko) 2022-08-30
US20190189355A1 (en) 2019-06-20
KR102435634B1 (ko) 2022-08-24
US20210202182A1 (en) 2021-07-01
US20180240598A1 (en) 2018-08-23
US10361034B2 (en) 2019-07-23
US20190189356A1 (en) 2019-06-20
US10892103B2 (en) 2021-01-12
US20170018363A1 (en) 2017-01-19
US20190189353A1 (en) 2019-06-20
US20200266001A1 (en) 2020-08-20
US10622156B2 (en) 2020-04-14
US10490354B2 (en) 2019-11-26
US11798746B2 (en) 2023-10-24

Similar Documents

Publication Publication Date Title
KR101867872B1 (ko) 적층 세라믹 콘덴서
KR101699388B1 (ko) 적층 세라믹 콘덴서
US11239030B2 (en) Electronic component
JP7237806B2 (ja) 積層セラミックコンデンサ
JP7314983B2 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right