KR20060051830A - 표시장치, 전자기기, 및 그 표시장치의 제작방법 - Google Patents

표시장치, 전자기기, 및 그 표시장치의 제작방법 Download PDF

Info

Publication number
KR20060051830A
KR20060051830A KR1020050091153A KR20050091153A KR20060051830A KR 20060051830 A KR20060051830 A KR 20060051830A KR 1020050091153 A KR1020050091153 A KR 1020050091153A KR 20050091153 A KR20050091153 A KR 20050091153A KR 20060051830 A KR20060051830 A KR 20060051830A
Authority
KR
South Korea
Prior art keywords
electrode layer
layer
spacer
forming
film
Prior art date
Application number
KR1020050091153A
Other languages
English (en)
Other versions
KR101221341B1 (ko
Inventor
순페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20060051830A publication Critical patent/KR20060051830A/ko
Application granted granted Critical
Publication of KR101221341B1 publication Critical patent/KR101221341B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

본 발명에서는 고화질로 신뢰성이 높은 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명은 화소 영역에서의 화소전극층 상, 및 화소전극층 주변을 덮는 격벽으로서 기능하는 절연층 상에, 스페이서를 갖는다. 이 스페이서에 의해서, 발광재료를 화소전극층 상에 형성할 때, 선택적으로 형성하기 위한 마스크는 지지되고, 마스크의 비틀림이나 휘어짐 등에 의해서 화소전극층에 접하는 것을 방지한다. 따라서, 화소전극층에는 마스크에 의한 상처 등의 손상이 생기지 않고, 화소전극층은 형상 불량으로 되지 않기 때문에, 매우 섬세한 표시를 하는 고신뢰성의 표시장치를 제작할 수 있다.
표시장치, 스페이서, 발광재료, 절연층, 전계발광층, 전극층

Description

표시장치, 전자기기, 및 그 표시장치의 제작방법{Display device, electronic apparatus, and method of fabricating the display device}
도 1은 본 발명의 표시장치를 설명하는 도면.
도 2는 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 3은 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 4는 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 5는 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 6은 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 7은 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 8은 본 발명의 표시장치를 설명하는 도면.
도 9는 본 발명의 표시장치를 설명하는 도면.
도 10은 본 발명의 표시장치를 설명하는 도면.
도 11은 본 발명의 표시장치를 설명하는 도면.
도 12는 본 발명의 표시장치를 설명하는 도면.
도 13은 본 발명에 적용할 수 있는 발광소자의 구성을 설명하는 도면.
도 14는 도 15에서 설명하는 EL 표시장치의 등가회로도.
도 15는 본 발명의 표시장치를 설명하는 상면도.
도 16은 본 발명의 표시장치의 상면도.
도 17은 본 발명의 표시장치의 상면도.
도 18은 본 발명의 표시장치의 상면도.
도 19는 본 발명에 적용할 수 있는 적하주입법을 설명하는 도면.
도 20은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 21은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 22는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 23은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 24는 본 발명의 표시장치를 설명하는 도면.
도 25는 본 발명의 표시장치의 상면도.
도 26은 본 발명의 표시장치의 상면도.
도 27은 본 발명의 표시장치의 상면도.
도 28은 본 발명의 표시장치를 설명하는 도면.
도 29는 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 30은 본 발명의 표시장치의 상면도.
도 31은 본 발명의 표시장치를 설명하는 도면.
도 32는 본 발명의 표시장치의 제작방법을 설명하는 도면.
도 33은 본 발명의 표시장치의 상면도.
도 34는 본 발명의 표시장치의 상면도.
도 35는 본 발명의 표시장치를 설명하는 도면.
* 도면의 주요부분에 대한 부호의 간단한 설명*
100...기판 201...분리 영역
202...접속영역 203...배선영역
204...주변 구동회로 영역 205...접속영역
206...화소 영역
본 발명은 표시장치, 전자기기, 및 그 표시장치의 제작방법에 관한 것이다.
일렉트로루미네선스(이하, EL이라고도 기재한다) 소자를 구비하는 표시장치에 있어서, 풀컬러 표시를 하기 위해서, 컬러 발광하는 컬러 발광소자를 사용한다. 컬러 발광소자를 형성하기 위해서는, 각 색의 발광재료를 미세한 패턴으로 전극 상에 형성하는 것이 중요한 요소의 하나가 된다.
상기 목적을 위해서, 증착법 등을 사용하여 재료를 형성할 때, 마스크를 사용하여 미세패턴으로 형성하는 방법이 일반적으로 사용되고 있다.
그러나 고섬세화에 동반하는 화소 영역의 미세화, 대면적화에 따른 기판의 대형화에 의해서, 증착 시에 사용하는 마스크의 정밀도와 휘어짐 등에 의한 불량이 문제로 되고 있다. 증착 마스크의 고정밀도화, 고신뢰성화를 목표로 하는 연구가 보고되어 있다(예를 들면, 특허문헌 1 참조.).
[특허문헌 1]
일본 공개특허공보 2000-129419호
본 발명에서는 공정, 장치를 복잡화하지 않고서, 고섬세성 및 고신뢰성을 갖는 표시장치를 수율(收率) 좋게 제조할 수 있는 기술을 제공하는 것을 목적으로 한다.
본 발명은 화소 영역에서의 화소전극층 상, 및 화소전극층 주변을 덮는 격벽으로서 기능하는 절연층 상에, 스페이서를 갖는다. 이 스페이서에 의해서, 발광재료를 화소전극층 상에 형성할 때, 선택적으로 형성하기 위한 마스크는 지지되고, 마스크의 비틀어짐이나 휘어짐 등에 의해서 화소전극층에 접하는 것을 방지한다. 따라서, 화소전극층에는 마스크에 의한 상처 등의 손상이 생기지 않고, 화소전극층은 형상 불량으로 되지 않기 때문에, 매우 섬세한 표시를 하는, 고신뢰성의 표시장치를 제작할 수 있다.
본 발명을 사용할 수 있는 표시장치로는, 일렉트로루미네선스라고 불리는 발광을 발현하는 유기물, 또는 유기물과 무기물의 혼합물을 포함하는 층을, 전극간에 개재시킨 발광소자와 박막 트랜지스터(이하 TFT라고도 기재한다)가 접속된 발광표시장치가 있다.
본 발명의 표시장치의 하나는 제 1 전극층 상에 제 1 스페이서를 갖고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 갖고, 절연층 상에, 제 2 스페이서를 갖고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 갖고, 전계발광층 상에 제 2 전극층을 갖는다.
본 발명의 표시장치의 하나는 제 1 전극층 상에 제 1 스페이서를 갖고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 갖고, 절연층 상에, 제 2 스페이서를 갖고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 갖고, 전계발광층 상에 제 2 전극층을 갖고, 절연층 및 제 1 스페이서는 동일한 재료로 이루어진다.
본 발명의 표시장치의 하나는 제 1 전극층 상에 제 1 스페이서를 갖고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 갖고, 절연층 상에, 제 2 스페이서를 갖고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 갖고, 전계발광층 상에 제 2 전극층을 갖고, 제 1 스페이서 및 제 2 스페이서는 동일한 재료로 이루어진다.
상기 구성에 있어서, 제 1 스페이서와 절연층은 도 25, 도 30과 같이 분리되어 있어도 좋고, 도 26, 도 30과 같이, 연속적으로 연결되어 있어도 좋다. 마찬가지로 1 스페이서와 제 2 스페이서는 분리되어 있어도 좋고, 연속적으로 연결되어 있어도 좋다. 제 1 스페이서, 제 2 스페이서는, 화소전극층으로서 기능하는 제 1 전극층 상에 전계발광층을 형성할 때, 사용하는 마스크에 대한 스페이서로 될 뿐만 아니라, 전계발광층을 형성하고, 밀봉((封止) 기판에 의해 밀봉하여 표시장치로서 완성된 후에도, 표시장치가 외부로부터의 압력이나 충격에 의해, 손상, 변형되는 것을 막는 스페이서로서 기능한다.
본 발명의 표시장치의 제작방법의 하나는 제 1 전극층을 형성하고, 제 1 전 극층의 단부를 덮는 절연층(절연물), 및 제 1 전극층 상에 제 1 스페이서를 형성하고, 절연층 상에 제 2 스페이서를 형성하고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 형성하고, 전계발광층 상에 제 2 전극층을 형성한다.
본 발명의 표시장치의 제작방법의 하나는 제 1 전극층을 형성하고, 제 1 전극층의 단부를 덮는 절연층(절연물), 및 제 1 전극층 상에 제 1 스페이서를 형성하고, 제 2 스페이서에 접하여 마스크를 설치하고, 선택적으로 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 형성하고, 전계발광층 상에 제 2 전극층을 형성한다.
본 발명의 표시장치의 제작방법의 하나는 제 1 전극층을 형성하고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 형성하고, 제 1 전극층 상에 제 1 스페이서, 및 절연층 상에 제 2 스페이서를 형성하고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 형성하고, 전계발광층 상에 제 2 전극층을 형성한다.
본 발명의 표시장치의 제작방법의 하나는 제 1 전극층을 형성하고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 형성하고, 제 1 전극층 및 절연층 상에 절연막(절연층)을 형성하고, 절연막을 패터닝하여 제 1 전극층 상에 제 1 스페이서, 및 절연층 상에 제 2 스페이서를 형성하고, 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 형성하고, 전계발광층 상에 제 2 전극층을 형성한다.
본 발명의 표시장치의 제작방법의 하나는 제 1 전극층을 형성하고, 제 1 전극층의 단부를 덮는 절연층(절연물)을 형성하고, 제 1 전극층 상에 제 1 스페이서, 및 절연층 상에 제 2 스페이서를 형성하고, 제 2 스페이서에 접하여 마스크를 설치하고, 선택적으로 제 1 전극층 및 제 1 스페이서 상에 전계발광층을 형성하고, 전 계발광층 상에 제 2 전극층을 형성한다.
본 발명을 사용하면, 신뢰성이 높은 표시장치를 간략화한 공정에서 제작할 수 있다. 따라서, 고세밀, 고화질의 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있다.
본 발명의 실시예에 대하여, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않으며, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 제시하는 실시예의 기재 내용에 한정하여 해석되지 않는다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 다른 도면 간에서 공통하여 사용하고, 그 반복 설명은 생략한다.
(실시예 1)
본 실시예에 있어서의 박막 트랜지스터의 제작방법을, 도 1 내지 도 6, 도 16, 도 17을 사용하여 상세하게 설명한다.
도 16a는 본 발명에 따른 표시패널의 구성을 도시하는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스 상에 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러가지의 규격에 따라서 설치하면 좋고, XGA이면 1024×768×3(RGB), UXGA이면 1600×1200×3(RGB), 풀스펙 하이비전에 대응시키는 것이면 1920×1080×3(RGB)으로 하면 좋다.
화소(2702)는 주사선측 입력단자(2703)로부터 연장되는 주사선과, 신호선측 입력단자(2704)로부터 연장되는 신호선이 교차함으로써, 매트릭스상(狀)으로 배치된다. 화소(2702)의 각각에는 스위칭 소자와 그것에 접속하는 화소전극층이 구비되어 있다. 스위칭 소자의 대표적인 일 예는 TFT이고, TFT의 게이트 전극층측이 주사선과, 소스 또는 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 되어 있다.
TFT의 주요한 구성 요소로서, 반도체층, 게이트 절연층 및 게이트 전극층을 들 수 있고, 반도체층에 형성되는 소스 및 드레인 영역에 접속하는 배선층이 그것에 부수한다. 구조적으로는 기판측으로부터 반도체층, 게이트 절연층 및 게이트 전극층을 배치한 톱게이트형과, 기판측으로부터 게이트 전극층, 게이트 절연층 및 반도체층을 배치한 보텀게이트형 등이 대표적으로 알려져 있지만, 본 발명에 있어서는 그러한 구조의 어떠한 것을 사용하여도 좋다.
도 16a는 주사선 및 신호선으로 입력하는 신호를, 외장의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 17a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 17b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체기판에 형성된 것이라도 좋고, 유리기판상에 TFT로 회로를 형성한 것이라도 좋다. 도 17에 있어서, 드라이버 IC(2751)는 FPC(Flexible printed circuit; 2750)와 접속하고 있다.
또한, 화소에 설치하는 TFT를 결정성을 갖는 반도체로 형성하는 경우에는 도 16b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성하여 일체화할 수도 있다. 도 16b에 있어서, 화소부(3701)는 신호선측 입력단자(3704)와 접속한 도 16a와 같이 외장의 구동회로에 의해 제어한다. 화소에 설치하는 TFT를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는, 도 16c는 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
절연표면을 갖는 기판(100)상에 하지막으로서, 스퍼터링법, PVD법(Physical Vapor Deposition), 감압 CVD법(LPCVD법), 또는 플라즈마 CVD법 등의 CVD법(Chemical Vapor Deposition) 등에 의해 질화산화규소막(SiNO)을 사용하여 하지막(101a)을 10 내지 200nm(바람직하게는 50 내지 100nm) 형성하고, 산화질화규소막(SiON)을 사용하여 하지막(101b)을 50 내지 200nm(바람직하게는 100 내지 150nm) 적층한다. 본 실시예에서는 플라즈마 CVD법을 사용하여 하지막(101a), 하지막(101b)을 형성한다. 기판(100)으로서는 유리기판, 석영기판이나 실리콘기판, 금속기판, 또는 스텐리스 기판의 표면에 절연막을 형성한 것을 사용하여도 좋다. 또한, 본 실시예의 처리 온도에 견딜 수 있는 내열성을 갖는 플라스틱 기판을 사용하여도 좋고, 필름과 같은 가요성 기판을 사용하여도 좋다. 플라스틱 기판으로서는 PET(폴리에틸렌텔레프탈레이트), PEN(폴리에틸렌나프탈레이트), PES(폴리에테르설파이드)로 이루어지는 기판, 가요성 기판으로서는 아크릴 등의 합성 수지를 사용할 수 있다.
하지막으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소 등을 사용 할 수 있고, 단층이나 2층, 3층과 같은 적층구조라도 좋다. 또 본 명세서 중에 있어서 산화질화규소란 산소의 조성비가 질소의 조성비보다 큰 물질이고, 질소를 포함하는 산화규소라고도 할 수 있다. 마찬가지로, 질화산화규소란 질소의 조성비가 산소의 조성비보다 큰 물질이고, 산소를 포함하는 질화규소라고도 할 수 있다. 본 실시예에서는 기판상에 SiH4, NH3, N2O, N2 및 H2를 반응가스로서 질화산화규소막을 막두께 50nm 형성하고, SiH4 및 N2O를 반응가스로서 산화질화규소막을 막두께 100nm로 형성한다. 또한 질화산화규소막의 막두께를 140nm, 적층하는 산화질화규소막의 막두께를 100nm로 하여도 좋다.
반도체층에 접하는 하지막의 최상층에, 막두께 0.3nm 내지 5nm의 질화규소막, 또는 질화규소산화막을 형성하면 바람직하다. 본 실시예에서는 반도체층에 결정화를 촉진하는 금속원소(본 실시예에서는 니켈을 사용한다)를 첨가하고, 그 후 게터링처리를 하여 제거한다. 산화규소막과 규소막은 계면상태는 양호하지만, 계면에서 규소막 중의 금속원소와 산화규소 중의 산소가 반응하여, 산화금속물(본 실시예에서는 산화니켈(NiOx))이 되기 쉽고, 금속원소가 게터링되기 어려워지는 경우가 있다. 또한, 질화규소막은 질화규소막의 응력이나, 트랩의 영향에 의해, 반도체층과의 계면상태에 악영향을 줄 우려가 있다. 따라서, 반도체층에 접하는 절연층의 최상층에, 막두께 0.3 내지 5nm의 질화규소막, 또는 질화산화규소막을 형성한다. 본 실시예에서는 기판(100)상에 질화산화규소막, 산화질화규소막을 적층한 후, 산화질화규소막상에 막두께 0.3nm 내지 5nm의 질화산화규소막을 형성하고, 3층의 적층구조로 한다. 이러한 구조이면, 반도체층 중의 금속원소의 게터링 효율도 높아지고, 또한 반도체층으로의 질화규소막의 악영향도 경감시킬 수 있다. 또한 적층되는 절연층은 동일 챔버 내에서 진공을 파괴하지 않고서 동일 온도하에서, 반응가스를 전환하면서 연속적으로 형성하면 좋다. 진공을 파괴하지 않고서 연속적으로 형성하면, 적층되는 막끼리의 계면이 오염되는 것을 막을 수 있다.
이어서, 하지막상에 반도체막을 형성한다. 반도체막은 25 내지 200nm(바람직하게는 30 내지 150nm)의 두께로 공지의 수단(스퍼터법, LPCVD법, 또는 플라즈마 CVD법 등)에 의해 성막하면 좋다. 본 실시예에서는 비정질 반도체막을, 레이저 결정화하여, 결정성 반도체막으로 하는 것을 사용하는 것이 바람직하다.
반도체막을 형성하는 재료는 실란이나 게르만으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제작되는 비정질 반도체(이하 「아모르퍼스 반도체: AS」라고도 한다.), 상기 비정질 반도체를 빛에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미아모르퍼스(미결정이라고도 불린다. 이하「SAS」라고도 한다.) 반도체 등을 사용할 수 있다.
SAS는 비정질과 결정구조(단결정, 다결정을 포함한다)의 중간적인 구조를 갖고, 자유에너지적으로 안정된 제 3 상태를 갖는 반도체이며, 단거리질서를 갖고 격자 일그러짐을 갖는 결정질인 영역을 포함하고 있다. 적어도 막 중의 일부의 영역에는 0.5 내지 20nm의 결정영역을 관측할 수 있고, 규소를 주성분으로 하는 경우에는 라만 스펙트럼이 520cm-1보다도 저파수측으로 시프트하고 있다. X선 회절에서는 규소 결정 격자에 유래되는 (111), (220)의 회절 피크가 관측된다. 미결합수(댕글링 본드)를 종단화시키기 위해서 수소 또는 할로겐을 적어도 1원자% 또는 그 이상 포함시키고 있다. SAS는 규화물 기체를 글로 방전 분해(플라즈마 CVD)하여 형성한다. 규화물 기체로서는 SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 규화물 기체를 H2, 또는, H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희(稀)가스 원소로 희석하여도 좋다. 희석율은 2 내지 1000배의 범위, 압력은 대략 0.1Pa 내지 133Pa의 범위, 전원주파수는 1MHz 내지 120MHz, 바람직하게는 13MHz 내지 60MHz이다. 기판 가열 온도는 300℃ 이하가 바람직하고, 100 내지 200℃의 기판 가열 온도에서도 형성 가능하다. 여기에서, 주로 성막 시에 들어간 불순물 원소로서, 산소, 질소, 탄소 등의 대기성분에 유래되는 불순물은 1×1O20cm-3 이하로 하는 것이 바람직하고, 특히, 산소 농도는 5×1019cm-3 이하, 바람직하게는 1×1O19cm-3 이하가 되도록 하는 것이 바람직하다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스원소를 포함하여 격자 일그러짐을 더욱 조장시킴으로써 안정성이 증가하여 양호한 SAS가 얻어진다. 또한 반도체막으로서 불소를 포함하는 규화물 기체로 형성되는 SAS층에 수소를 포함하는 규화물 기체로 형성되는 SAS층을 적층하여도 좋다.
비정질 반도체로서는 대표적으로는 수소화 아모르퍼스실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정실리콘)에는 800℃ 이상의 프로세스 온도를 거쳐서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도로 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미아모르퍼스 반도체 또는 반도체막의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체막에, 결정성 반도체막을 사용하는 경우, 그 결정성 반도체막의 제작방법은 공지방법(레이저결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수도 있다. 결정화를 조장하는 원소를 도입하지 않는 경우는 비정질 반도체막에 레이저광을 조사하기 전에, 질소분위기하 500℃에서 1시간 가열함으로써 비정질 반도체막의 함유 수소 농도를 1×1O20atoms/㎤ 이하로까지 방출시킨다. 이것은 수소를 많이 포함한 비정질 반도체막에 레이저광을 조사하면 비정질 반도체막이 파괴되어 버리기 때문이다. 결정화를 위한 가열처리는 가열로(加熱爐), 레이저 조사, 또는 램프로부터 발하는 빛의 조사(램프어닐이라고도 한다) 등을 사용할 수 있다. 가열방법으로서 GRTA(Gas Rapid Thermal Anneal)법, LRTA(Lamp Rapid Thermal Anneal)법, 등의 RTA법이 있다.
비정질 반도체막으로의 금속원소의 도입 방법으로서는 상기 금속원소를 비정질 반도체막의 표면 또는 그 내부에 존재시킬 수 있는 수법이라면 특히 한정되지 않으며, 예를 들면 스퍼터법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함한다), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체막의 표면의 젖음성을 개선하고, 비정질 반도체막의 표면 전체에 수용액을 널리 퍼지게 하기 위해서, 산소 분위기 중에서의 UV광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
연속 발진이 가능한 고체 레이저를 사용하여, 기본파의 제 2 고조파 내지 제 4 고조파의 레이저광을 조사함으로써, 대입자직경의 결정을 얻을 수 있다. 예를 들면, 대표적으로는 Nd:YVO4 레이저(기본파 1064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 사용하는 것이 바람직하다. 구체적으로는, 연속발진의 YVO4레이저로부터 사출된 레이저광을 비선형 광학소자에 의해 고조파로 변환하고, 출력수 W 이상의 레이저광을 얻는다. 그리고, 바람직하게는 광학계에 의해 조사면에서 직사각형상 또는 타원형상의 레이저광으로 성형하고, 반도체막에 조사한다. 이 때의 에너지 밀도는 0.001 내지 100MW/㎠ 정도(바람직하게는 O.1 내지 10MW/㎠)가 필요하다. 그리고, 주사 속도를 O.5 내지 200Ocm/sec 정도(바람직하게는 10 내지 200cm/sec)로 하여, 조사한다.
레이저의 빔 형상은 선형상으로 하면 바람직하다. 그 결과, 스루풋을 향상시킬 수 있다. 또한 레이저는 반도체막에 대하여 입사각θ(0<θ<90도)를 갖게 하 여 조사시키면 좋다. 레이저의 간섭을 방지할 수 있기 때문이다.
이러한 레이저와, 반도체막을 상대적으로 주사함으로써, 레이저 조사를 할 수 있다. 또한 레이저 조사에 있어서, 빔을 정밀도 좋게 겹치거나, 레이저 조사 개시 위치나 레이저 조사 종료 위치를 제어하기 위해서, 마커를 형성할 수도 있다. 마커는 비정질 반도체막과 동시에, 기판 상에 형성하면 좋다.
또 레이저는 연속 발진 또는 펄스 발진의 기체 레이저, 고체 레이저, 동(銅)증기 레이저 또는 금(金)증기 레이저 등을 사용할 수 있다. 기체 레이저로서, 엑시머 레이저, Ar 레이저, Kr 레이저, He-Cd 레이저 등이 있고, 고체 레이저로서, YAG 레이저, YVO4 레이저, YLF 레이저, YAlO3 레이저, Y2O3 레이저, 유리 레이저, 루비 레이저, 알렉산드라이드 레이저, Ti: 사파이어 레이저 등을 들 수 있다.
또한, 펄스 발진의 레이저광의 발진 주파수를 0.5MHz 이상으로 하고, 통상 사용되고 있는 수십 Hz 내지 수백 Hz의 주파수대보다도 현저하게 높은 주파수대를 사용하여 레이저 결정화를 하여도 좋다. 펄스 발진으로 레이저광을 반도체막에 조사하고 나서 반도체막이 완전하게 고화하기까지의 시간은 수십 nsec 내지 수백 nsec로 되고 있다. 따라서 상기 주파수대를 사용함으로써, 반도체막이 레이저광에 의해서 용융되고 나서 고화할 때까지, 다음의 펄스의 레이저광을 조사할 수 있다. 따라서, 반도체막 중에 있어서 고액계면을 연속적으로 이동시킬 수 있기 때문에, 주사방향을 향하여 연속적으로 성장한 결정립을 갖는 반도체막이 형성된다. 구체적으로는, 포함되는 결정립의 주사방향에서의 폭이 10 내지 30㎛, 주사방향에 대하 여 수직인 방향에서의 폭이 1 내지 5㎛ 정도의 결정립의 집합을 형성할 수 있다. 상기 주사방향에 따라서 길게 연장된 단결정의 결정립을 형성함으로써, 적어도 박막 트랜지스터의 채널방향에는 결정립계가 거의 존재하지 않는 반도체막의 형성이 가능해진다.
또한, 희가스나 질소 등의 불활성 가스 분위기 중에서 레이저광을 조사하도록 하여도 좋다. 이로써, 레이저광의 조사에 의해 반도체 표면의 거칠기를 억제할 수 있고, 계면 준위 밀도의 격차에 의해서 생기는 임계치의 격차를 억제할 수 있다.
비정질 반도체막의 결정화는 열처리와 레이저광 조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저광 조사를 단독으로, 복수회 행하여도 좋다.
본 실시예에서는 하지막(101b)상에, 비정질 반도체막을 형성하고, 비정질 반도체막을 결정화시킴으로써 결정성 반도체막을 형성한다. 비정질 반도체막으로서는, SiH4, H2의 반응가스에 의해 형성하는 비정질규소를 사용한다. 본 실시예에 있어서, 하지막(1O1a), 하지막(1O1b), 비정질 반도체막은 동챔버 내에서 진공을 파괴하지 않고서 330℃의 동일 온도하에서, 반응가스를 전환하면서 연속적으로 형성한다.
비정질 반도체막 상에 형성된 산화막을 제거한 후, 산소분위기 중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화수소에 의한 처리 등에 의해, 산화막을 10 내지 50Å 형성한다. 본 실시예에서는 결정화를 조장하는 원소로서 Ni를 사용한다. Ni 아세트산염 10ppm을 함유한 수용액을 스핀 코팅법에 의해 도포한다.
본 실시예에서는 열처리를 RTA법에 의해 650℃에서 6분간 행한 후, 반도체막 상에 형성되는 산화막을 제거하고, 레이저광을 조사한다. 비정질 반도체막은 이상의 결정화처리에 의해, 결정성 반도체막으로서 형성된다.
금속원소를 사용한 결정화를 한 경우, 금속원소를 저감, 또는 제거하기 위해서 게터링 공정을 실시한다. 본 실시예에서는 비정질 반도체막을 게터링 싱크로서 금속원소를 포획한다. 우선, 결정성 반도체막 상에 산소분위기 중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존수 또는 과산화 수소에 의한 처리 등에 의해, 산화막을 형성한다. 산화막은 가열처리에 의해서 후막화하는 것이 바람직하다. 본 실시예에서는 산화막 형성 후에, RTA법에 의해 650℃에서 6분간 열처리함으로써, 산화막의 후막화를 한다. 이어서 플라즈마 CVD법(본 실시예에 있어서의 조건 350W, 35Pa)을 사용하여, 비정질 반도체막을 30nm의 막두께로 형성한다.
그 후, RTA법에 의해 650℃에서 6분간 열처리를 하고, 금속원소를 저감, 또는 제거한다. 열처리는 질소분위기하에서 행하여도 좋다. 그리고, 게터링 싱크로 되어 있는 비정질 반도체막, 및 비정질 반도체막 상에 형성된 산화막을 불산 등에 의해 제거하고, 금속원소가 저감, 또는 제거된 결정성 반도체막(102)을 얻을 수 있다(도 2a 참조.). 본 실시예에서는 게터링 싱크로 된 비정질 반도체막의 제거를 TMAH(Tetramethyl ammonium hydroxide)를 사용하여 행한다.
이렇게 하여 얻어진 반도체막에 대하여, 박막 트랜지스터의 임계치 전압을 제어하기 위해서 미량의 불순물 원소(붕소 또는 인)의 도핑을 하여도 좋다. 이 불순물 원소의 도핑은 결정화 공정 전의 비정질 반도체막에 행하여도 좋다. 비정질 반도체막의 상태에서 불순물 원소를 도핑하면, 그 후의 결정화를 위한 가열처리에 의해서, 불순물의 활성화도 할 수 있다. 또한, 도핑 시에 생기는 결함 등도 개선할 수 있다.
다음에 결정성 반도체막(102)을 마스크를 사용하여 패터닝한다. 본 실시예에서는 결정성 반도체막(102)상에 형성된 산화막을 제거한 후, 새롭게 산화막을 형성한다. 그리고, 포토마스크를 제작하여, 포토리소그래피법을 사용한 패터닝처리에 의해, 반도체층(103), 반도체층(104), 반도체층(105), 및 반도체층(106)을 형성한다.
패터닝 시의 에칭가공은 플라즈마 에칭(드라이 에칭) 또는 웨트 에칭의 어느 쪽을 채용하여도 좋지만, 대면적 기판을 처리하기 위해서는 플라즈마 에칭이 적합하다. 에칭가스로서는 CF4, NF3 등의 불소를 포함하는 가스, Cl2, BCl3 등의 염소를 포함하는 가스를 사용하여, He나 Ar 등의 불활성가스를 적절하게 가하여도 좋다. 또한, 대기압 방전의 에칭 가공을 적용하면, 국소적인 방전 가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
본 발명에 있어서, 배선층 또는 배선층 또는 전극층을 형성하는 도전층이나, 소정의 패턴을 형성하기 위한 마스크층 등을, 액적토출법과 같은 선택적으로 패턴 을 형성할 수 있는 방법에 의해 형성하여도 좋다. 액적토출(분출)법(그 방식에 따라서는 잉크젯법이라고도 불린다.)은 특정한 목적으로 조합된 조성물의 액적을 선택적으로 토출(분출)하여 소정의 패턴(도전층이나 절연층 등)을 형성할 수 있다. 이 때, 피형성 영역에 젖음성이나 밀착성을 제어하는 처리를 하여도 좋다. 또한, 패턴이 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법) 등도 사용할 수 있다.
본 실시예에 있어서, 사용하는 마스크는 에폭시수지, 아크릴수지, 페놀수지, 노볼락수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용한다. 또한, 벤조사이클로부텐, 파릴렌, 투과성을 갖는 폴리이미드 등의 유기재료, 실록산계 중합체 등의 중합에 의해서 생성된 화합물 재료, 수용성 호모중합체(Homopolymer)와 수용성 공중합체를 포함하는 조성물 재료 등을 사용할 수도 있다. 또는, 감광제를 포함하는 시판의 레지스트 재료를 사용하여도 좋고, 예를 들면, 대표적인 포지티브형 레지스트인, 노볼락 수지와 감광제인 나프토퀴논디아지드 화합물, 네거티브형 레지스트인, 베이스 수지, 디페닐실란디올 및 산발생제 등을 포함하는 레지스트를 사용하여도 좋다. 액적토출법을 사용하는 경우, 어느 재료를 사용하더라도, 그 표면 장력과 점도는 용매의 농도를 조정하거나, 계면활성제 등을 가하여 적절하게 조정한다.
반도체층상의 산화막을 제거하여, 반도체층(103), 반도체층(104), 반도체층(105), 및 반도체층(106)을 덮는 게이트 절연층(107)을 형성한다. 게이트 절연층(107)은 플라즈마 CVD법 또는 스퍼터법 등을 사용하여, 두께를 10 내지 150nm로 하 여 규소를 포함하는 절연막으로 형성한다. 게이트 절연층(107)으로서는 질화규소, 산화규소, 산화질화규소, 질화산화규소로 대표되는 규소의 산화물재료 또는 질화물재료 등의 공지의 재료로 형성하면 좋고, 적층이나 단층이라도 좋다. 본 실시예에서는 게이트 절연층은 질화규소막, 산화규소막, 질화규소막의 3층의 적층을 사용한다. 또한 그것들이나, 산화질화규소막의 단층, 2층으로 이루어지는 적층이라도 좋다. 바람직하게는, 치밀한 막질을 갖는 질화규소막을 사용하면 좋다. 또한 반도체층과 게이트 절연층의 사이에, 막두께 1 내지 100nm, 바람직하게는 1 내지 10nm, 더욱 바람직하게는 2 내지 5nm인 막두께가 얇은 산화규소막을 형성하여도 좋다. 얇은 산화규소막의 형성방법으로서는 GRTA법, LRTA법 등을 사용하여 반도체 영역 표면을 산화하여, 열산화막을 형성함으로써, 막두께가 얇은 산화규소막을 형성할 수 있다. 또한, 낮은 성막 온도로 게이트 누설(leak) 전류가 적은 치밀한 절연막을 형성하기 위해서는, 아르곤 등의 희가스원소를 반응가스에 포함시켜, 형성되는 절연막 중에 혼입시키면 좋다.
이어서, 게이트 절연층(107)상에 게이트 전극층으로서 사용하는 막두께 20 내지 100nm의 제 1 도전막(108)과, 막두께 100 내지 400nm의 제 2 도전막(109)을 적층하여 형성한다(도 2b 참조.). 제 1 도전막(108) 및 제 2 도전막(109)은 스퍼터링법, 증착법, CVD법 등의 공지의 수법에 의해 형성할 수 있다. 제 1 도전막(108) 및 제 2 도전막(109)은 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료로 형성하면 좋다. 또한, 제 1 도전막(108) 및 제 2 도전막(109)으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 2층 구조에 한정되지 않으며, 예를 들면, 제 1 도전막으로서 막두께 50nm의 텅스텐막, 제 2 도전막으로서 막두께 500nm의 알루미늄과 실리콘의 합금(Al-Si)막, 제 3 도전막으로서 막두께 30nm의 질화티타늄막을 순차 적층한 3층 구조로 하여도 좋다. 또한, 3층 구조로 하는 경우, 제 1 도전막의 텅스텐 대신에 질화텅스텐을 사용하여도 좋고, 제 2 도전막의 알루미늄과 실리콘의 합금(Al-Si)막 대신에 알루미늄과 티타늄의 합금막(Al-Ti)을 사용하여도 좋고, 제 3 도전막의 질화티타늄막 대신에 티타늄막을 사용하여도 좋다. 또한, 단층구조라도 좋다. 본 실시예에서는 제 1 도전막(108)으로서 질화타탈륨(TaN)을 막두께 30nm 형성하고, 제 2 도전막(109)으로서 텅스텐(W)을 막두께 370nm 형성한다.
다음에, 포토리소그래피법을 사용하여 레지스트로 이루어지는 마스크(11Oa), 마스크(11Ob), 마스크(11Oc), 마스크(11Od), 및 마스크(11Of)를 형성하고, 제 1 도전막(108) 및 제 2 도전막(108)을 패터닝하여, 제 1 게이트 전극층(121), 제 1 게이트 전극층(122), 도전층(123), 제 1 게이트 전극층(124), 제 1 게이트 전극층(125), 및 제 1 게이트 전극층(126), 및 도전층(111), 도전층(112), 도전층(113), 도전층(114), 도전층(115), 및 도전층(116)을 형성한다(도 2c 참조.). ICP(Inductively Coupled Plasma: 유도결합형 플라즈마) 에칭법을 사용하여, 에칭 조건(코일형의 전극층에 인가되는 전력량, 기판측의 전극층에 인가되는 전력량, 기판측의 전극 온도 등)을 적절하게 조절함으로써, 제 1 게이트 전극층(121), 제 1 게이트 전극층(122), 도전층(123), 제 1 게이트 전극층(124), 제 1 게이트 전극층(125), 및 제 1 게이트 전극층(126), 및 도전층(111), 도전층(112), 도전층(113), 도전층(114), 도전층(115), 및 도전층(116)을 소망의 테이퍼 형상을 갖도록 에칭할 수 있다. 또한, 테이퍼 형상은 마스크(110a), 마스크(110b), 마스크(110c), 마스크(110d), 및 마스크(110f)의 형상에 의해서도 각도 등을 제어할 수 있다. 또, 에칭용 가스로서는, Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, CF5, SF6 또는 NF3 등을 대표로 하는 불소계 가스 또는 O2를 적절하게 사용할 수 있다. 본 실시예에서는 CF5, Cl2, O2로 이루어지는 에칭용 가스를 사용하여 제 2 도전막(109)의 에칭을 하고, 연속하여 CF5, Cl2로 이루어지는 에칭용 가스를 사용하여 제 1 도전막(108)을 에칭한다.
다음에, 마스크(110a), 마스크(110b), 마스크(110c), 마스크(110d), 및 마스크(110f)를 사용하여, 도전층(111), 도전층(112), 도전층(113), 도전층(114), 도전층(115), 및 도전층(116)을 패터닝한다. 이 때, 도전층을 형성하는 제 2 도전막(109)과, 제 1 게이트 전극층을 형성하는 제 1 도전막(108)과의 선택비가 높은 에칭 조건으로, 도전층을 에칭한다. 이 에칭에 의해서, 도전층(111), 도전층(112), 도전층(113), 도전층(114), 도전층(115), 및 도전층(116)을 에칭하고, 제 2 게이트 전극층(131), 제 2 게이트 전극층(132), 도전층(133), 제 2 게이트 전극층(134), 제 2 게이트 전극층(135), 및 제 2 게이트 전극층(136)을 형성한다. 본 실시예에서는 제 3 도전층도 테이퍼 형상을 갖고 있지만, 그 테이퍼 각도는 제 1 게이트 전 극층(121), 제 1 게이트 전극층(122), 도전층(123), 제 1 게이트 전극층(124), 제 1 게이트 전극층(125), 및 제 1 게이트 전극층(126)이 갖는 테이퍼 각도보다 크다. 또 테이퍼 각도란 제 1 게이트 전극층, 제 2 게이트 전극층, 도전층 표면에 대한 측면의 각도이다. 따라서, 테이퍼 각도를 크게 하여, 90도의 경우 도전층은 수직인 측면을 갖고 있고, 테이퍼 형상을 갖지 않게 된다. 본 실시예에서는 제 2 게이트 전극층을 형성하기 위한 에칭용 가스로서 Cl2, SF6, O2를 사용한다.
본 실시예에서는 제 1 게이트 전극층, 도전층, 및 제 2 게이트 전극층을, 테이퍼 형상을 갖도록 형성하기 때문에, 2층의 게이트 전극층 양쪽이 테이퍼 형상을 갖고 있다. 그러나, 본 발명은 그것에 한정되지 않으며, 게이트 전극층의 일층만이 테이퍼 형상을 갖고, 다른쪽은 이방성 에칭에 의해서 수직인 측면을 갖고 있어도 좋다. 본 실시예와 같이, 테이퍼 각도도 적층하는 게이트 전극층간에서 다르거나, 동일하여도 좋다. 테이퍼 형상을 가짐으로써, 그 위에 적층하는 막의 피복성이 향상되고, 결함이 경감되기 때문에 신뢰성이 향상된다.
이상의 공정에 의해서, 주변 구동회로 영역(204)에 제 1 게이트 전극층(121) 및 제 2 게이트 전극층(131)으로 이루어지는 게이트 전극층(117), 제 1 게이트 전극층(122) 및 제 2 게이트 전극층(132)으로 이루어지는 게이트 전극층(118), 화소 영역(206)에 제 1 게이트 전극층(124) 및 제 2 게이트 전극층(134)으로 이루어지는 게이트 전극층(127), 제 1 게이트 전극층(125) 및 제 2 게이트 전극층(135)으로 이루어지는 게이트 전극층(128), 제 1 게이트 전극층(126) 및 제 2 게이트 전극층 (136)으로 이루어지는 게이트 전극층(129), 접속영역(205)에 도전층(123) 및 도전층(133)으로 이루어지는 도전층(130)을 형성할 수 있다(도 2d 참조.). 본 실시예에서는 게이트 전극층의 형성을 드라이에칭으로 하지만 웨트에칭이라도 좋다.
게이트 전극층을 형성할 때의 에칭 공정에 의해서, 게이트 절연층(107)은 다소 에칭되고, 막두께가 감소되는(소위 막 감소) 경우가 있다.
게이트 전극층을 형성할 때, 게이트 전극층의 폭을 가늘게 함으로써, 고속 동작이 가능한 박막 트랜지스터를 형성할 수 있다. 게이트 전극층을 채널방향의 폭을 가늘게 형성하는 2가지의 방법을 이하에 제시한다.
제 1 방법은 게이트 전극층의 마스크를 형성한 후, 마스크를 폭 방향으로 에칭, 애싱 등에 의해 슬리밍하여, 더욱 폭이 가는 마스크를 형성한다. 미리 폭이 가는 형상으로 형성된 마스크를 사용함으로써, 게이트 전극층도 폭이 가는 형상으로 형성할 수 있다.
다음에, 제 2 방법은 통상의 마스크를 형성하고, 그 마스크를 사용하여 게이트 전극층을 형성한다. 다음에 얻어진 게이트 전극층을 폭 방향으로 더욱 사이드 에칭하여 가늘어지게 한다. 따라서 최종적으로 폭이 가는 게이트 전극층을 형성할 수 있다. 이상의 공정을 거침으로써, 나중에 채널길이가 짧은 박막 트랜지스터를 형성하는 것이 가능하고, 고속도 동작이 가능한 박막 트랜지스터를 제작하는 것이 가능하다.
다음에, 게이트 전극층(117), 게이트 전극층(118), 게이트 전극층(127), 게이트 전극층(128), 게이트 전극층(129), 도전층(130)을 마스크로 하여, n형을 부여 하는 불순물 원소(151)를 첨가하고, 제 1 n형 불순물 영역(140a), 제 1 n형 불순물 영역(140b), 제 1 n형 불순물 영역(141a), 제 1 n형 불순물 영역(141b), 제 1 n형 불순물 영역(142a), 제 1 n형 불순물 영역(142b), 제 1 n형 불순물 영역(142c), 제 1 n형 불순물 영역(143a), 제 1 n형 불순물 영역(143b)을 형성한다(도 3a 참조.). 본 실시예에서는 불순물 원소를 포함하는 도핑가스로서 포스핀(PH3; P의 조성비율은 5%)을 사용하여, 가스 유량 80sccm, 빔 전류 54μA/cm, 가속전압 50kV, 첨가하는 도즈량 7.O×1013ions/㎠의 조건하에서 도핑을 한다. 여기에서는 제 1 n형 불순물 영역(140a), 제 1 n형 불순물 영역(140b), 제 1 n형 불순물 영역(141a), 제 1 n형 불순물 영역(141b), 제 1 n형 불순물 영역(142a), 제 1 n형 불순물 영역(142b), 제 1 n형 불순물 영역(142c), 제 1 n형 불순물 영역(143a), 제 1 n형 불순물 영역(143b)에, n형을 부여하는 불순물 원소가 1×1017 내지 5×1018/㎤ 정도의 농도로 포함되도록 첨가한다. 본 실시예에서는 n형을 부여하는 불순물 원소로서 인(P)을 사용한다.
본 실시예에서는 불순물 영역이 게이트 절연층을 개재하여 게이트 전극층과 겹치는 영역을 Lov 영역으로 나타내고, 불순물 영역이 게이트 절연층을 개재하여 게이트 전극층과 겹치지 않은 영역을 Loff 영역으로 나타낸다. 도 3에서는 불순물 영역에서 빗금과 흰바탕으로 나타내고 있지만, 이것은 흰바탕 부분에 불순물 원소가 첨가되어 있지 않다는 것을 나타내는 것은 아니며, 이 영역의 불순물 원소의 농도 분포가 마스크나 도핑 조건을 반영하고 있는 것을 직감적으로 이해할 수 있도록 하기 위해서이다. 또, 이것은 본 명세서의 다른 도면에 있어서도 동일하다.
다음에 반도체층(103), 반도체층(105)의 일부, 반도체층(106)을 덮는 마스크(153a), 마스크(153b), 마스크(153c), 및 마스크(153d)를 형성한다. 마스크(153a), 마스크(153b), 마스크(153c), 마스크(153d), 제 2 게이트 전극층(132)을 마스크로 하여 n형을 부여하는 불순물 원소(152)를 첨가하고, 제 2 n형 불순물 영역(144a), 제 2 n형 불순물 영역(144b), 제 3 n형 불순물 영역(145a), 제 3 n형 불순물 영역(145b), 제 2 n형 불순물 영역(147a), 제 2 n형 불순물 영역(147b), 제 2 n형 불순물 영역(147c), 제 3 n형 불순물 영역(148a), 제 3 n형 불순물 영역(148b), 제 3 n형 불순물 영역(148c), 제 3 n형 불순물 영역(148d)이 형성된다. 본 실시예에서는 불순물 원소를 포함하는 도핑가스로서 PH3(P의 조성비율은 5%)를 사용하고, 가스 유량 80sccm, 빔 전류 540μA/cm, 가속전압 70kV, 첨가하는 도즈량 5.O×1015ions/㎠의 조건하에서 도핑한다. 여기에서는, 제 2 n형 불순물 영역(144a), 제 2 n형 불순물 영역(144b)에 n형을 부여하는 불순물 원소가 5×1019 내지 5×1020/㎤ 정도의 농도로 포함되도록 첨가한다. 제 3 불순물 영역(145a), 제 3 불순물 영역(145b)은 제 3 n형 불순물 영역(148a), 제 3 n형 불순물 영역(148b), 제 3 n형 불순물 영역(148c), 제 3 n형 불순물 영역(148d)과 동일 정도, 또는 조금 높은 쪽의 농도로 n형을 부여하는 불순물 원소를 포함하도록 형성된다. 또한, 반도체층(104)에 채널 형성 영역(146), 반도체층(105)에 채널 형성 영역(149a) 및 채널 형성 영역(149b)이 형성된다.
제 2 n형 불순물 영역(144a), 제 2 n형 불순물 영역(144b), 제 2 n형 불순물 영역(147a), 제 2 n형 불순물 영역(147b), 제 2 n형 불순물 영역(147c)은 고농도 n형 불순물 영역이고, 소스, 드레인으로서 기능한다. 한편, 제 3 n형 불순물 영역(145a), 제 3 n형 불순물 영역(145b), 제 3 n형 불순물 영역(148a), 제 3 n형 불순물 영역(148b), 제 3 n형 불순물 영역(148c), 제 3 n형 불순물 영역(148d)은 저농도 불순물 영역이고, LDD(Lightly Doped Drain) 영역으로 된다. n형 불순물 영역(145a), n형 불순물 영역(145b)은 게이트 절연층(107)을 개재하여, 제 1 게이트 전극층(122)에 덮여져 있기 때문에 Lov 영역이고, 드레인 근방의 전계를 완화하고, 핫캐리어에 의한 온전류의 열화를 억제하는 것이 가능하다. 이 결과, 고속 동작이 가능한 박막 트랜지스터를 형성할 수 있다. 한편, 제 3 n형 불순물 영역(148a), 제 3 n형 불순물 영역(148b), 제 3 n형 불순물 영역(148c), 제 3 n형 불순물 영역(148d)은 게이트 전극층(127), 게이트 전극층(128)에 덮여져 있지 않은 Loff 영역에 형성되기 때문에, 드레인 근방의 전계를 완화하여 핫캐리어 주입에 의한 열화를 막는 동시에, 오프 전류를 저감시키는 효과가 있다. 이 결과, 신뢰성이 높고, 저소비 전력의 반도체 장치를 제작하는 것이 가능하다.
다음에, 마스크(153a), 마스크(153b), 마스크(153c) 및 마스크(153d)를 제거하고, 반도체층(103), 반도체층(105)을 덮는 마스크(155a), 마스크(155b)를 형성한다. 마스크(155a), 마스크(155b), 게이트 전극층(117) 및 게이트 전극층(129)을 마스크로 하여 p형을 부여하는 불순물 원소(154)를 첨가하고, 제 1 p형 불순물 영 역(160a), 제 1 p형 불순물 영역(160b), 제 1 p형 불순물 영역(163a), 제 1 p형 불순물 영역(163b), 제 2 p형 불순물 영역(161a), 제 2 p형 불순물 영역(161b), 제 2 p형 불순물 영역(164a), 제 2 p형 불순물 영역(164b)이 형성된다. 본 실시예에서는 불순물 원소로서 붕소(B)를 사용하기 때문에, 불순물 원소를 포함하는 도핑가스로서 디보란(B2Hb; B의 조성비율은 15%)을 사용하고, 가스 유량 70sccm, 빔 전류 180μA/cm, 가속전압 80kV, 첨가하는 도즈량 2.0×1015ions/㎠의 조건하에서 도핑을 한다. 여기에서는 제 1 p형 불순물 영역(16Oa), 제 1 p형 불순물 영역(160b), 제 1 p형 불순물 영역(163a), 제 1 p형 불순물 영역(163b), 제 2 p형 불순물 영역(161a), 제 2 p형 불순물 영역(161b), 제 2 p형 불순물 영역(164a), 제 2 p형 불순물 영역(164b)에 p형을 부여하는 불순물 원소가 1×1020 내지 5×1021/㎤ 정도의 농도로 포함되도록 첨가한다. 본 실시예에서는 제 2 p형 불순물 영역(161a), 제 2 p형 불순물 영역(161b), 제 2 p형 불순물 영역(164a) , 제 2 p형 불순물 영역(164b)은 게이트 전극층(117) 및 게이트 전극층(129)의 형상을 반영하고, 자기정합적으로 제 1 p형 불순물 영역(160a), 제 1 p형 불순물 영역(160b), 제 1 p형 불순물 영역(163a), 제 1 p형 불순물 영역(163b)보다 저농도가 되도록 형성한다. 또한, 반도체층(103)에 채널 형성 영역(162), 반도체층(106)에 채널 형성 영역(165)이 형성된다.
제 2 n형 불순물 영역(144a), 제 2 n형 불순물 영역(144b), 제 2 n형 불순물 영역(147a), 제 2 n형 불순물 영역(147b), 제 2 n형 불순물 영역(147c)은 고농도 n 형 불순물 영역이고, 소스, 드레인으로서 기능한다. 한편, 제 2 p형 불순물 영역(161a), 제 2 p형 불순물 영역(161b), 제 2 p형 불순물 영역(164a), 제 2 p형 불순물 영역(164b)은 저농도 불순물 영역이고, LDD(Lightly Doped Drain) 영역으로 된다. 제 2 p형 불순물 영역(161a), 제 2 p형 불순물 영역(161b), 제 2 p형 불순물 영역(164a), 제 2 p형 불순물 영역(164b)은 게이트 절연층(107)을 개재하여, 제 1 게이트 전극층(121), 제 1 게이트 전극층(126)에 덮여져 있기 때문에 Lov 영역이고, 드레인 근방의 전계를 완화하고, 핫캐리어에 의한 온 전류의 열화를 억제하는 것이 가능하다.
마스크(155a), 마스크(155b)를 O2 애싱이나 레지스트 박리액에 의해 제거하고, 산화막도 제거한다. 그 후, 게이트 전극층의 측면을 덮도록, 절연막, 소위 사이드월(sidewall)을 형성하여도 좋다. 사이드월은 플라즈마 CVD법이나 감압 CVD(LPCVD)법을 사용하여, 규소를 갖는 절연막에 의해 형성할 수 있다.
불순물 원소를 활성화하기 위해서 가열처리, 강광의 조사, 또는 레이저광의 조사를 하여도 좋다. 활성화와 동시에 게이트 절연층으로의 플라즈마 대미지나 게이트 절연층과 반도체층과의 계면으로의 플라즈마 대미지를 회복할 수 있다.
이어서, 게이트 전극층, 게이트 절연층을 덮는 층간 절연층을 형성한다. 본 실시예에서는 절연막(167)과 절연막(168)의 적층 구조로 한다(도 4a 참조.). 절연막(167)으로서 질화산화규소막을 막두께 200nm 형성하고, 절연막(168)으로서 산화질화절연막을 막두께 800nm 형성하여, 적층구조로 한다. 또한, 게이트 전극층, 게 이트 절연층을 덮고, 산화질화규소막을 막두께 30nm 형성하고, 질화산화규소막을 막두께 140nm 형성하고, 산화질화규소막을 막두께 800nm 형성하여, 3층의 적층구조로 하여도 좋다. 본 실시예에서는 절연막(167) 및 절연막(168)을 하지막과 동일하게 플라즈마 CVD법을 사용하여 연속적으로 형성한다. 절연막(108)은 질화규소막에 한정되지 않으며, 스퍼터법, 또는 플라즈마 CVD를 사용한 질화산화규소막, 산화질화규소막, 산화규소막이라도 좋고, 다른 규소를 포함하는 절연막을 단층 또는 3층 이상의 적층 구조로 하여도 좋다.
또한, 질소분위기 중에서, 300 내지 550℃에서 1 내지 12시간의 열처리를 하고, 반도체층을 수소화하는 공정을 한다. 바람직하게는 400 내지 500℃에서 행한다. 이 공정은 층간 절연층인 절연막(167)에 포함되는 수소에 의해 반도체층의 댕글링 본드를 종단하는 공정이다. 본 실시예에서는 410도(℃)에서 가열처리를 한다.
절연막(167), 절연막(168)으로서는 그 외에 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소막(CN), 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산재료(무기실록산, 유기실록산)를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐을 사용할 수 있다. 평탄성이 좋은 도포법에 의해서 이루어지는 도포막을 사용하여도 좋다.
이어서, 레지스트로 이루어지는 마스크를 사용하여 절연막(167), 절연막(168), 게이트 절연층(107)에 반도체층에 도달하는 콘택트홀(개구부)을 형성한다. 에칭은 사용하는 재료의 선택비에 따라서, 1회로 행하거나 복수회 행하여도 좋다. 본 실시예에서는 산화질화규소막인 절연막(168)과, 질화산화규소막인 절연막(167) 및 게이트 절연층(107)과 선택비가 얻어지는 조건으로, 제 1 에칭을 하고, 절연막(168)을 제거한다. 다음에 제 2 에칭에 의해서, 절연막(167) 및 게이트 절연층(107)을 제거하고, 소스 영역 또는 드레인 영역인 제 1 p형 불순물 영역(160a), 제 1 p형 불순물 영역(160b), 제 1 p형 불순물 영역(163a), 제 1 p형 불순물 영역(163b), 제 2 n형 불순물 영역(144a), 제 2 n형 불순물 영역(144b), 제 2 n형 불순물 영역(147a), 제 2 n형 불순물 영역(147b)에 도달하는 개구부를 형성한다. 본 실시예에서는 제 1 에칭을 웨트에칭에 의해서 행하고, 제 2 에칭을 드라이에칭에 의해서 행한다. 웨트에칭의 에천트는 불소수소암모늄 및 플루오르화암모늄을 포함하는 혼합용액과 같은 불산계의 용액을 사용하면 좋다. 에칭용 가스로서는 Cl2, BCl3, SiCl4 또는 CCl4 등을 대표로 하는 염소계 가스, CF4, SF6 또는 NF3 등을 대표로 하는 불소를 포함하는 가스 또는 O2를 적절하게 사용할 수 있다. 또한 사용하는 에칭용 가스에 불활성 기체를 첨가하여도 좋다. 첨가하는 불활성 원소로서는 He, Ne, Ar, Kr, Xe로부터 선택된 일종 또는 복수종의 원소를 사용할 수 있다.
개구부를 덮도록 도전막을 형성하고, 도전막을 에칭하여 각 소스 영역 또는 드레인 영역의 일부와 각각 전기적으로 접속하는 소스 전극층 또는 드레인 전극층 (169a), 소스 전극층 또는 드레인 전극층(169b), 소스 전극층 또는 드레인 전극층(170a), 소스 전극층 또는 드레인 전극층(170b), 소스 전극층 또는 드레인 전극층(171a), 소스 전극층 또는 드레인 전극층(171b), 소스 전극층 또는 드레인 전극층(172a), 소스 전극층 또는 드레인 전극층(172b), 배선(156)을 형성한다. 소스 전극층 또는 드레인 전극층은 PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 소망의 형상으로 에칭하여 형성할 수 있다. 또한, 액적토출법, 인쇄법, 전계도금법 등에 의해, 소정의 장소에 선택적으로 도전층을 형성할 수 있다. 또한 리플로법, 다마신(Damascene)법을 사용하여도 좋다. 소스 전극층 또는 드레인 전극층의 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그 합금, 또는 그 금속 질화물을 사용하여 형성한다. 또한, 이들의 적층 구조로 하여도 좋다. 본 실시예에서는 티타늄(Ti)을 막두께 100nm 형성하고, 알루미늄과 실리콘의 합금(Al-Si)을 막두께 700nm 형성하고, 티타늄(Ti)을 막두께 200nm 형성하고, 소망의 형상으로 패터닝한다.
이상의 공정에서 주변 구동회로 영역(204)에 Lov 영역에 p형 불순물 영역을 갖는 p 채널형 박막 트랜지스터(173), Lov 영역에 n 채널형 불순물 영역을 갖는 n 채널형 박막 트랜지스터(174)를, 접속영역에, 도전층(177)을, 화소 영역(206)에 Loff 영역에 n형 불순물 영역을 갖는 멀티채널형의 n 채널형 박막 트랜지스터(175), Lov 영역에 p형 불순물 영역을 갖는 p 채널형 박막 트랜지스터(176)를 갖는 액티브 매트릭스 기판을 제작할 수 있다(도 4b 참조.).
그리고, 액티브 매트릭스기판은 자발광소자를 갖는 발광장치, 액정소자를 갖 는 액정표시장치, 그 밖의 표시장치에 사용할 수 있다. 또한 CPU(중앙연산처리장치)로 대표되는 각종 프로세서나 ID 칩을 탑재한 카드 등의 반도체장치에 사용할 수 있다.
본 실시예에 한정되지 않으며, 박막 트랜지스터는 채널형성 영역이 1개 형성되는 싱글 게이트 구조이거나, 2개 형성되는 더블 게이트 구조 또는 3개 형성되는 트리플 게이트 구조라도 좋다. 또한, 주변 구동회로 영역의 박막 트랜지스터도, 싱글 게이트 구조, 더블 게이트 구조 또는 트리플 게이트 구조라도 좋다.
또, 본 실시예에서 제시된 박막 트랜지스터의 제작방법에 한정되지 않으며, 톱게이트형(플래너형), 보텀게이트형(역스태거형), 또는 채널영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이나 그 밖의 구조에 있어서도 적용할 수 있다.
다음에 제 2 층간 절연층으로서 절연막(180) 및 절연막(181)을 형성한다(도 5a 참조.). 도 5는 표시장치의 제작 공정을 도시하고, 스크라이브에 의한 분리를 위한 분리 영역(201), FPC의 접착부인 외부단자 접속영역(202), 주변부의 끌어넣음(引回) 배선영역인 배선영역(203), 주변 구동회로 영역(204), 접속영역(205), 화소 영역(206)이다. 배선영역(203)에는 배선(179a), 배선(179b)이 설치되고, 외부단자 접속영역(202)에는 외부단자와 접속하는 단자전극층(178)이 설치되어 있다.
절연막(180), 절연막(181)으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본 (DLC), 질소함유탄소막(CN), PSG(인글라스), BPSG(인붕소글라스), 알루미나막, 알루미나막, 폴리실라잔, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또, 실록산수지란 Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은 실리콘(Si)과 산소(0)의 결합으로 골격구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는 감광성, 비감광성 어느 것이라도 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스, 벤조사이클로부텐, 저유전율 유기절연성 재료를 사용할 수 있다.
본 실시예에서는 절연막(180)으로서 CVD법을 사용하여 산화질화규소막을 막두께 200nm 형성한다. 평탄화를 위해 설치하는 층간 절연층으로서는 내열성 및 절연성이 높고, 또한, 평탄화율이 높은 것이 요구되기 때문에, 절연막(181)의 형성방법으로서는 스핀 도포법으로 대표되는 도포법을 사용하면 바람직하다.
본 실시예에서는 절연막(181)의 재료로서는, 실록산 수지재료를 사용한 도포막을 사용한다. 소성한 후의 막은 알킬기를 포함하는 산화규소막(SiOx; x, y= 1, 2···)이라고 부를 수 있다. 이 알킬기를 포함하는 산화규소막은 300℃ 이상의 가열처리에도 견딜 수 있는 것이다.
절연막(180), 절연막(181)은 디프, 스프레이 도포, 닥터 나이프, 롤피복기, 커텐 피복기, 나이프 피복기, CVD법, 증착법 등을 채용하여 형성할 수 있다. 액적 토출법에 의해 절연막(180), 절연막(181)을 형성하여도 좋다. 액적토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한, 액적토출법과 같이 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법) 등도 사용할 수 있다.
다음에, 도 5b에 도시한 바와 같이, 제 2 층간 절연층인 절연막(180) 및 절연막(181)에 개구부를 형성한다. 절연막(180) 및 절연막(181)은 접속영역(205), 배선영역(203), 외부단자 접속영역(202), 분리 영역(201) 등에서는 광면적으로 에칭할 필요가 있다. 그러나, 화소 영역(206)에 있어서는 개구 면적이, 접속영역(205) 등의 개구 면적과 비교하여 대단히 작고, 미세한 것으로 된다. 따라서, 화소 영역의 개구부 형성용의 포토리소그래피 공정과, 접속영역의 개구부 형성용의 포토리소그래피 공정을 설치함으로써, 에칭 조건의 마진을 보다 확장할 수 있다. 그 결과, 수율을 향상시킬 수 있다. 또한 에칭 조건의 마진이 넓어짐으로써, 화소 영역에 형성되는 콘택트홀을 고정밀도로 형성할 수 있다.
구체적으로는 접속영역(205), 배선영역(203), 외부단자 접속영역(202), 분리 영역(201), 주변 구동회로 영역(204)의 일부에 설치된 절연막(180) 및 절연막(181)에 광면적인 개구부를 형성한다. 그 때문에, 화소 영역(206), 접속영역(205)의 일부, 및 주변 구동회로 영역(204)의 일부의 절연막(180) 및 절연막(181)을 덮도록 마스크를 형성한다. 에칭은 병행평판 RIE 장치나 ICP 에칭장치를 사용할 수 있다. 또 에칭시간은 배선층이나 제 1 층간 절연층이 오버 에칭될 정도로 하면 좋다. 이와 같이 오버 에칭될 정도로 설정하면, 기판 내의 막두께 불균일함과, 에칭 레이트 의 불균일함을 저감시킬 수 있다. 이렇게 하여 접속영역(205)에는 개구부(182)가, 외부단자 접속영역(202)에는 개구부(183)가 각각 형성된다.
그 후 도 5b에 도시하는 바와 같이, 화소 영역(206)의 절연막(180) 및 절연막(181)에 미세한 개구부, 즉 콘택트홀을 형성한다(도 5c 참조.). 이 때, 화소 영역(206), 접속영역(205)의 일부, 및 주변 구동회로 영역(204), 화소 영역(206)을 덮도록 마스크를 형성한다. 마스크는 화소 영역(206)의 개구부 형성용의 마스크이고, 소정의 개소에 미세한 개구부가 설치되어 있다. 이러한 마스크로서는 예를 들면 레지스트 마스크를 사용할 수 있다.
그리고, 병행평판 RIE 장치를 사용하여, 절연막(180) 및 절연막(181)을 에칭한다. 또 에칭시간은 배선층이나 제 1 층간 절연층이 오버 에칭될 정도로 하면 좋다. 이와 같이 오버 에칭될 정도로 하면, 기판 내의 막두께 불균일함과, 에칭 레이트의 불균일함을 저감시킬 수 있다.
또한 에칭장치에 ICP 장치를 사용하여도 좋다. 이상의 공정에서, 화소 영역(206)에 소스 전극 또는 드레인 전극(172a)에 도달하는 개구부(184)를 형성한다. 본 발명에 있어서, 소스 전극 또는 드레인 전극(172a)은 박막 트랜지스터(176)에 있어서 박막이 많이 적층되어 있어 총 막두께가 큰 경우인 게이트 전극층(126)을, 절연막(167) 및 절연막(168)을 개재하여 덮도록 형성되어 있다. 따라서 개구부(184)를 막 두께 깊게 개구할 필요가 없기 때문에, 개구 공정을 단축시킬 수 있고, 제어성도 향상된다. 또한, 개구부에 형성되는 전극층도, 각도가 큰 개구부를 넓게 피복할 필요가 없기 때문에, 피복성 좋게 형성할 수 있고, 신뢰성도 향상된다.
본 실시예에서는 접속영역(205), 배선영역(203), 외부단자 접속영역(202), 분리 영역(201), 주변 구동회로 영역(204)의 일부를 덮고, 화소 영역(206)에 소정의 개구부가 설치된 마스크로, 절연막(180) 및 절연막(181)을 에칭하는 경우를 설명하였지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 접속영역(205)의 개구부는 광(廣)면적이기 때문에, 에칭하는 양이 많다. 이러한 광면적인 개구부는 복수회 에칭하여도 좋다. 또한, 그 밖의 개구부와 비교하여, 깊은 개구부를 형성하는 경우, 마찬가지로 복수회 에칭하여도 좋다. 그 때문에, 배선영역(203), 외부단자 접속영역(202), 분리 영역(201), 주변 구동회로 영역(204)의 일부의 절연막(180) 및 절연막(181)만 덮고, 접속영역(205) 및 화소 영역(206)에는 소정의 개구부가 설치된 마스크를 사용하여, 절연막(180) 및 절연막(181)을 에칭하여도 좋다. 이러한 마스크를 사용하여, 에칭하는 경우, 접속영역(205)에 있어서의, 절연막(180) 및 절연막(181)은 깊이가 증가하도록 에칭되고, 절연막(168)이 노출될 때까지 에칭한다.
또한, 본 실시예에서는 절연막(180) 및 절연막(181)으로의 개구부의 형성을 도 5b, 도 5c로 도시하는 바와 같이 복수회로 나눠 행하지만, 1회의 에칭 공정에 의해서 형성하여도 좋다. 이 경우, ICP 장치를 사용하여, ICP 파워 7000W, 바이어스파워 1000W, 압력 0.8파스칼(Pa), 에칭가스로서 CF4를 240sccm, O2를 160sccm로 하여 에칭한다. 바이어스 파워는 1000 내지 4000W가 바람직하다. 1회의 에칭 공정에서 개구부를 형성할 수 있기 때문에 공정이 간략화되는 이점이 있다.
다음에, 소스 전극층 또는 드레인 전극층(172a)과 접하도록, 제 1 전극층(185; 화소전극층이라고도 한다.)을 형성한다. 제 1 전극층은 양극, 또는 음극으로서 기능하고, Ti, Ni, W, Cr, Pt, Zn, Sn, In, 또는 Mo로부터 선택된 원소, TiN, TiSiXNY, WSiX, WNX, WSiXNY, NbN, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료를 주성분으로 하는 막 또는 그 적층막을 총막두께 100nm 내지 800nm의 범위에서 사용하면 좋다.
본 실시예에서는 표시소자로서 발광소자를 사용하여, 발광소자로부터의 빛을 제 1 전극층(185)측으로부터 추출하는 구조이므로, 제 1 전극층(185)이 투광성을 갖는다. 제 1 전극층(185)으로서, 투명도전막을 형성하고, 소망의 형상으로 에칭함으로써 제 1 전극층(185)을 형성한다. 본 발명에서 사용하는 제 1 전극층(185)으로서, 산화규소를 포함하는 산화인듐주석(산화규소를 포함하는 인듐주석산화물이라고도 한다, 이하, 「ITSO」라고 한다.), 산화아연, 산화주석, 산화인듐 등을 사용하여도 좋다. 그 외에, 산화인듐에 2 내지 20%의 산화아연(ZnO)을 혼합한 산화인듐산화아연합금 등의 투명도전막을 사용할 수 있다. 제 1 전극층(185)으로서 상기 투명도전막 외에, 질화티타늄막 또는 티타늄막을 사용하여도 좋다. 이 경우, 투명도전막을 성막한 후에, 질화티타늄막 또는 티타늄막을, 빛이 투과할 정도의 막두께(바람직하게는, 5nm 내지 30nm 정도)로 성막한다. 본 실시예에서는 제 1 전극층(185)으로서, 산화인듐주석과 산화규소를 사용한 ITSO를 사용한다. 본 실시예에서는 ITSO막을, 인듐주석산화물에 1 내지 10[%]의 산화규소(SiO2)를 혼합한 타깃을 사용하고, Ar 가스 유량을 120sccm, O2 가스 유량을 5sccm, 압력을 0.25Pa, 전력 3.2kW의 조건하에서 스퍼터법에 의해 막두께 185nm로 성막한다. 제 1 전극층(185)은 그 표면이 평탄화되도록, CMP법, 폴리비닐알콜계의 다공질체로 식정(拭淨)하여, 연마하여도 좋다. 또한 CMP법을 사용한 연마 후에, 제 1 전극층(185)의 표면에 자외선 조사, 산소 플라즈마 처리 등을 하여도 좋다.
제 1 전극층(185)을 형성한 후, 가열처리를 하여도 좋다. 이 가열처리에 의해, 제 1 전극층(185)중에 포함되는 수분은 방출된다. 따라서, 제 1 전극층(185)은 탈가스 등을 발생하지 않기 때문에, 제 1 전극층 상에 수분에 의해서 열화되기 쉬운 발광재료를 형성하더라도, 발광재료는 열화되지 않고, 신뢰성이 높은 표시장치를 제작할 수 있다. 본 실시예에서는 제 1 전극층(185)에 ITSO를 사용하고 있기 때문에, 베이킹을 하더라도 ITO(산화인듐산화주석합금)와 같이 결정화하지 않고서, 아모르퍼스 상태인 채로 있다. 따라서, ITSO는 ITO보다도 평탄성이 높고, 유기 화합물을 포함하는 층이 얇아도 음극과의 단락(short)이 생기기 어렵다.
다음에, 제 1 전극층(185)의 단부, 소스 전극층 또는 드레인 전극층을 덮는 절연물(절연층; 186; 뱅크, 격벽, 장벽, 제방 등이라고 불린다)을 형성한다(도 6b 참조.). 또한 동 공정도에서 외부단자 접속영역(202)에 절연물(187a), 절연물(187b)을 형성한다.
풀컬러 표시를 하기 위해서는 제 1 전극층 상에 전계발광층을 형성할 때, RGB의 발광을 하는 전계발광층을 각각 나누어 제조하지 않으면 안 된다. 따라서, 타색의 전계발광층을 형성할 때는 그 화소전극층(제 1 전극층)은 마스크에 의해서 덮여 있다. 마스크는 금속재료 등으로 이루어지는 막상의 형태를 사용할 수 있다. 이 때, 마스크는 격벽으로 되는 절연물(186)상에 설치되고, 지지되지만, 휘어짐이나 비틀림에 의해서, 화소전극층에 접할 가능성이 있고, 화소전극층에 상처를 내어버린다. 화소전극층에 상처 등에 의해 형상 불량이 생기면, 발광 불량이나, 표시 불량 등을 야기하여, 화질의 저하를 초래한다. 따라서 신뢰성도 성능도 저하하여 버린다.
본 실시예에 있어서는 화소전극층인 제 1 전극층(185)상에 절연물(186)과 동등한 막두께로 스페이서(199)를 형성한다. 이 스페이서(199)에 의해 마스크는 지지되기 때문에, 제 1 전극층에 접촉하지 않게 된다. 따라서, 마스크에 의한 제 1 전극층으로의 형상 불량은 방지되고, 제 1 전극층은 발광 불량, 표시 불량을 야기하지 않고서, 신뢰성이 높은 고화질인 표시장치로 할 수 있다.
본 실시예에서는 스페이서(199)는 격벽인 절연물(186)과 동재료, 동공정에서 형성되지만, 다른 공정에서 형성되어도 좋다. 스페이서의 형상이나 크기는 한정되지 않고, 화소 영역의 크기나, 개구율 등을 고려하여 설정하면 좋다. 본 실시예에서는 도 6b로 도시하는 바와 같은 주상이며 상부가 반구와 같이 둥근 형상으로 되어 있고, 크기는 1㎛ 내지 2㎛(바람직하게는 1.5㎛ 이상 2㎛ 이하)이다.
스페이서의 형상의 예를 도 31 및 도 28을 사용하여 설명한다. 도 28, 도 31과 같이 격벽인 절연물(절연층)과, 스페이서가 연속적으로 이어져 형성하고 있어도 좋다. 도 31a, 도 31c, 도 28a, 도 28c는 화소 영역의 상면도이고, 도 31b, 도 31c, 도 28b, 도 28d는 도 31a, 도 31c, 도 28a, 도 28c에 있어서의 선 X 1-Y1, X2-Y2, X3-Y3, X4-Y4의 단면도이다. 도 31a 및 도 31b에 있어서, 기판(600), 하지막(601a), 하지막(601b), 게이트 절연층(602), 절연막(603), 절연막(604), 절연막(605), 절연막(606)상에 화소전극층인 제 1 전극층(607)이 형성되어 있다. 제 1 전극층(607)의 단부를 덮도록 하여 격벽인 절연물(절연층; 608)이 형성되고, 절연물(608)과 동재료, 동공정에서 스페이서(609)가 형성되어 있다.
도 31a 및 도 31b에 있어서, 스페이서(609)는 절연물(608)과 접하도록 형성되고, 제 1 전극층 상을, 제 1 전극층(607)을 대각선상으로 가로지르도록 연속하여 형성되어 있다. 이와 같이 연속적으로 스페이서(609)를 형성하면, 마스크는 이동 중도 언제나 스페이서(609)에 지지되기 때문에, 제 1 전극층(607)에 접하고, 제 1 전극층(607)의 형상 불량을 야기하는 것을 방지할 수 있다.
도 31c 및 도 31d에 있어서, 기판(610), 하지막(611a), 하지막(611b), 게이트 절연층(612), 절연막(613), 절연막(614), 절연막(615), 절연막(616)상에 화소전극층인 제 1 전극층(617)이 형성되어 있다. 제 1 전극층(617)의 단부를 덮도록 하여 격벽인 절연물(절연층; 618)이 형성되고, 절연물(618)과 동재료, 동공정에서 스페이서(619)가 형성되어 있다.
도 31c 및 도 31d에 있어서, 스페이서(619)는 절연물(618)과 접하도록 형성되고, 제 1 전극층 상을, 제 1 전극층(619)의 단변방향으로 가로지르도록 연속하여, 2개소에서 형성되어 있다. 이와 같이 복수 개소에 연속적으로 스페이서(619)를 형성하면, 마스크는 이동 중에도 언제나 스페이서(619)에 지지되기 때문에, 제 1 전극층(617)에 접하여, 제 1 전극층(617)의 형상 불량을 야기하는 것을 방지할 수 있다.
도 28a 및 도 28b에 있어서, 기판(620), 하지막(621a), 하지막(621b), 게이트 절연층(622), 절연막(623), 절연막(624), 절연막(625), 절연막(626)상에 화소전극층인 제 1 전극층(627)이 형성되어 있다. 제 1 전극층(627)의 단부를 덮도록 하여 격벽인 절연물(절연층; 628)이 형성되고, 절연물(628)과 동재료, 동공정에서 스페이서(629)가 형성되어 있다.
도 28a 및 도 28b에 있어서, 스페이서(629)는 절연물(628)과 접하도록 형성되고, 제 1 전극층 상을, 제 1 전극층(627)의 장변방향 및 단변방향으로 가로지르도록 연속하여, 격자상으로 형성되어 있다. 이와 같이 스페이서(629)를 격자상으로 연속적으로 형성하면, 마스크는 이동 중에도 언제나 스페이서(629)에 지지되기 때문에, 제 1 전극층(627)에 접하여, 제 1 전극층(627)의 형상 불량을 야기하는 것을 방지할 수 있다.
도 28c 및 도 28d에 있어서, 기판(630), 하지막(631a), 하지막(631b), 게이트 절연층(632), 절연막(633), 절연막(634), 절연막(635), 절연막(636)상에 화소전극층인 제 1 전극층(637)이 형성되어 있다. 제 1 전극층(637)의 단부를 덮도록 하여 격벽인 절연물(절연층; 638)이 형성되고, 절연물(638)과 동재료, 동공정에서 스페이서(639)가 형성되어 있다.
도 28c 및 도 28d에 있어서, 스페이서(639)는 절연물(638)과 접하도록 형성되고, 제 1 전극층(637)상을 절연물(638)과의 계면에 대하여 비스듬하게 몇번 가로 지르도록 형성되어 있다. 본 실시예에서는 제 1 전극층(637)과 절연물과의 계면의 단축과, 스페이서(639)와의 각도를 45도로 한다. 이와 같이 스페이서(639)를 연속적으로 형성하면, 마스크는 이동 중도 언제나 스페이서(639)에 지지되기 때문에, 제 1 전극층(637)에 접하여, 제 1 전극층(637)의 형상 불량을 야기하는 것을 방지할 수 있다.
도 28b에 도시하는 바와 같이, 스페이서(629)는 테이퍼를 갖는 형상을 하고 있다. 이와 같이 스페이서는, 도 31b 및 도 28d와 같이 대략 직방체라도 좋고, 원기둥, 각기둥, 원뿔, 각뿔, 테이퍼 형상을 갖고 있는 것 등 여러 가지의 형상인 것을 사용할 수 있다.
도 31 및 도 28에 있어서, 스페이서는 격벽이 되는 절연물(절연층)과 접하여 형성되어 있지만, 접하지 않고, 떨어져 형성되어 있어도 좋다.
스페이서는 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족폴리아미드, 폴리벤조이미다졸(polybenzoimidazole) 등의 내열성 고분자, 또는 실록산수지 등의 절연성 재료로 형성할 수 있다. 본 실시예에서는 스페이서(199)에 아크릴을 사용한다.
본 실시예에서는 절연물(186)에 아크릴을 사용한다. 또한 절연물(186)에 절연막(181)과 동재료를 사용하여, 동공정에서 형성하면, 제조 비용을 삭감할 수 있다. 또한, 도포 성막 장치나 에칭장치 등의 장치의 공통화에 의한 비용 절감을 도모할 수 있다.
절연물(186)은 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드, 방향족 폴리아미드, 폴리벤조이미다졸 등의 내열성 고분자, 또는 실록산수지 등의 절연성 재료로 형성할 수 있다. 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용하여 형성하여도 좋다. 절연물(186)은 곡율 반경이 연속적으로 변화하는 형상이 바람직하고, 위에 형성되는 전계발광층(188), 제 2 전극층(189)의 피복성이 향상된다.
접속영역(205)에 있어서, 절연물(186)은 개구부(182)의 측면의 절연막(180) 및 절연막(181)의 단부를 덮도록 형성되어 있다. 패터닝에 의해서 단차를 갖도록 가공된 절연막(180) 및 절연막(181)의 단부는 그 급격한 단차 때문에, 그 위에 적층되는 제 2 전극층(189)의 피복성이 나쁘다. 따라서 본 발명과 같이, 개구부 주변의 단차를 절연물(186)에 의해서 덮고, 단차를 완만하게 함으로써, 적층하는 제 2 전극층(189)의 피복성을 향상시킬 수 있다. 접속영역(205)에 있어서, 제 2 전극층과 동공정, 동재료로 형성되는 배선층은 배선층(156)과 전기적으로 접속한다. 본 실시예에서는 제 2 전극층(189)은 배선층(156)과 직접 접하여 전기적으로 접속되어 있지만, 다른 배선을 통하여 전기적으로 접속되어도 좋다.
본 발명에 있어서는 격벽으로서 기능하는 절연물(186)상에 스페이서(198)를 형성한다. 이 스페이서도 화소전극층 상에 형성한 스페이서(199)와 마찬가지로, 스페이서(198)에 의해, 전계발광층 증착 시에 사용하는 마스크는 지지되기 때문에, 제 1 전극층에 접촉하지 않게 된다. 절연물(186)상에 형성하는 스페이서(198)는 박막 트랜지스터 상을 피하도록 하면, 정전파괴 등의 불량이 일어나기 어려워 바람직하다. 또, 화소전극층 상에 형성하는 스페이서(199)를 제 1 스페이서, 절연물(186)상에 형성하는 스페이서(198)를 제 2 스페이서라고 부를 수도 있게 된다. 따라서, 마스크는 제 1 스페이서 및 제 2 스페이서에 지지되기 때문에, 마스크에 의한 제 1 전극층으로의 형상 불량은 방지되고, 제 1 전극층은 발광 불량, 표시 불량을 야기하지 않고서, 신뢰성이 높은 고화질의 표시장치로 할 수 있다.
절연물(186), 스페이서(199), 스페이서(198)는 디프, 스프레이 도포, 닥터 나이프, 롤피복기, 커텐 피복기, 나이프 피복기, CVD법, 증착법 등을 채용할 수 있다. 액적토출법에 의해 절연물(186), 스페이서(199), 스페이서(198)를 형성하여도 좋다. 액적토출법을 사용한 경우에는 재료액을 절약할 수 있다. 또한, 액적토출법과 같이 패턴을 전사, 또는 묘사할 수 있는 방법, 예를 들면 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법) 등도 사용할 수 있다.
또한, 절연물(186), 스페이서(199), 스페이서(198)를 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는 롤러형상인 것을 표면에 주사함으로써, 요철을 고르게 하도록 경감시키거나, 평탄한 판형상인 것으로 표면을 수직으로 프레스하여도 좋다. 프레스할 때에, 가열공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다.
스페이서(198)는 스페이서(199)와 동재료, 동공정에서 형성되어도 좋고, 본 실시예와 같이, 다른 공정에서 형성되어도 좋다. 스페이서의 형상이나 크기는 한정되지 않고, 화소 영역의 크기나, 마스크 재료나 막두께 등을 고려하여 설정하면 좋다. 본 실시예에서는 도 6b에 도시하는 바와 같은 주상으로 상부가 반구와 같이 둥그스름한 모양을 띤 형상으로 되어 있고, 높이는 1㎛ 내지 3㎛(바람직하게는 1.5㎛ 이상 2㎛ 이하)이다. 또한, 스페이서(198), 및 스페이서(199)를 다른 재료, 다른 공정에서 형성하는 경우, 각각 형상이나 막 두께가 다른 스페이서를 자유롭게 형성할 수 있다. 본 실시예에서는 스페이서(198)와 스페이서(199)의 상면의 기판(100)으로부터의 높이는 다르지만, 절연물(186)을 형성한 후, 평탄성이 높은 도포막 등을 사용하여 스페이서(198) 및 스페이서(199)를 형성하면, 동일 정도의 높이에 일치시켜서 형성할 수도 있다. 이러한 경우는 마스크의 스페이서에 의한 지지영역이 늘어나기 때문에, 마스크는 더욱 안정하게 설치될 수 있다.
절연층(186)과 스페이서(198)은 적층하여 다른 형상으로 형성되기 때문에, 에칭 시의 선택비가 높은 재료를 사용하는 것이 바람직하다. 예를 들면, 절연층(186)에 무기재료, 스페이서(198)에 유기재료를 사용하면 선택비가 높고 양호한 형상으로 패터닝할 수 있다.
또한, 더욱 신뢰성을 향상시키기 위해서, 전계발광층(유기 화합물을 포함하는 층; 188)의 형성 전에 진공가열하여 탈기하는 것이 바람직하다. 예를 들면, 유기 화합물 재료를 증착하기 전에, 기판에 포함되는 가스를 제거하기 위해서 감압 분위기나 불활성 분위기에서 200 내지 400℃, 바람직하게는 250 내지 350℃에서의 가열처리를 하는 것이 바람직하다. 또한 그대로 대기에 노출시키지 않고서 전계발 광층(188)을 진공증착법이나, 감압하의 액적토출법으로 형성하는 것이 바람직하다. 이 열처리에서, 제 1 전극층이 되는 도전막이나 절연층(격벽)에 함유, 부착되어 있는 수분을 방출할 수 있다. 이 가열처리는 진공을 파괴하지 않고, 진공의 챔버 내를 기판이 수송할 수 있는 것이면, 앞서의 가열공정과 겸할 수도 있고, 앞서의 가열 공정을 절연층(격벽) 형성 후에, 1번 행하면 좋다. 여기에서는 층간절연막과 절연물(격벽)을 고내열성을 갖는 물질로 형성하면 신뢰성 향상을 위한 가열처리 공정을 충분하게 할 수 있다.
제 1 전극층(185)상에는 전계발광층(188)이 형성된다. 또, 도 1에서는 1화소밖에 도시하고 있지 않지만, 본 실시예에서는 R(적색), G(녹색), B(청색)의 각 색에 대응한 전계전극층을 나누어 제조하고 있다. 본 실시예에서는 전계발광층(188)으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해서 선택적으로 형성하는 모양을 도 32 및 도 29에 도시한다. 도 32 및 도 29는 적색의 발광을 나타내는 재료를 형성하는 공정을 도시하고 있다. 본 실시예에서는 각 색을 별도의 증착장치 및 증착 마스크를 사용하여 각각 형성하는 방법을 사용하지만, 3색의 발광재료를 동 챔버에서 하나의 마스크를 움직이면서 형성할 수도 있다.
도 29a는 증착 공정의 개략도이고, 도 29b는 증착원(761)측으로부터 본 소자기판 및 증착 마스크의 도면이다. 도 29a에 도시하는 바와 같이, 증착장치의 챔버(760)내에, 마스크의 위치를 제어하고, 소자기판(764)으로의 착탈을 하는 자성체(765), 소자기판(764), 마스크(763), 셔터(762), 증착원(761)이 설치되어 있다. 자성체(765)는 제어장치(772)에 의해서 화살표 770 방향으로 이동하고, 소자기판(764)과 마스크(763)의 얼라인먼트를 맞추기 위해서, 카메라(771a), 카메라(771b)로 관찰한다. 그 외, 증착장치에는 증착원을 가열하는 히터나, 막두께를 제어하기 위한 수정 진동자, 각각의 부분에 있어서 온도나 위치를 제어하는 제어장치 등이 설치되어 있다. 소자기판(764)은 증착원(761)을 향하여 소자측이 하향으로 되도록 설치되어 있고, 증착원(761)측을 향하여, 소자기판(764)에 근접하여 마스크(763), 마스크(763)와 증착원(761) 사이에 증착의 개시 종료를 제어하는 셔터(762)가 설치되어 있다. 마스크(763)는 금속재료로 될 수 있고, 자성을 갖기 때문에, 마스크(763)의 화살표 770 방향으로 나타내는 상하의 위치제어는, 자성 재료로 이루어지는 자성체(765)로 행한다.
도 29b는 증착원(761)측으로부터만 마스크(763) 및 소자기판(764)이고, 마스크(763)는 소자기판(764)의 소자측에, 자성체(765)의 자력에 의해서 밀착하도록 설치되어 있다. 또한, 각 화소의 배열은 적색·녹색·청색에 대응한 화소를 스트라이프형상으로 배열한 스트라이프 배열, 1라인마다 반피치 비켜 놓는 델타 배열, 적색·녹색·청색에 대응한 부화소를 비스듬하게 배열하는 모자이크 배열의 어느 배열 방법을 채용하여도 좋다. 스트라이프 배열은 선, 도형, 문자의 표시 등에 적합하기 때문에, 모니터에 적용하는 것이 바람직하다. 또한, 모자이크 배열은, 스트라이프 배열보다도 자연스러운 화상이 얻어지기 때문에, 텔레비전 장치 등에 적용하는 것이 바람직하다. 또한, 델타 배열도 자연스러운 화상표시가 얻어지기 때문에, 텔레비전 장치 등에 적용하는 것이 바람직하다. 텔레비전 장치는 단지, 텔레 비전이라고도 불린다.
본 실시예에서는 화소의 배열로서 스트라이프 배열을 사용하고 있고, 도 29b에 도시하는 바와 같이 마스크(763)는 개구부(769a) 및 개구부(769b)와 같은 슬릿상의 개구부를 갖는 슬릿형을 사용한다. 슬릿형은 각 색에 있어서, 한번에 그 색으로 발광하는 화소를 전부 형성할 수 있기 때문에, 생산성이 높다. 슬릿형 외에, 각 화소 하나 하나에 대응하여 개구부를 갖고, 슬릿형과 같이 연속적인 개구부를 갖지 않는 슬롯상의 개구부를 갖는 슬롯형의 마스크도 사용할 수 있다. 슬롯형은 스트라이프 배열의 화소에 있어서는 1색에 관하여 복수회(2회 이상)의 증착이 필요한 경우가 있지만, 배열이 직선적이 아닌 델타 배열 등에는 적합하고, 하나의 개구부가 작기 때문에 마스크의 강성도 높다.
소자기판(764)에는 적색 표시하는 화소가 되는 화소전극층(766a), 녹색 표시하는 화소가 되는 화소전극층(766b), 청색 표시하는 화소가 되는 화소전극층(766c)이 설치되어 있다. 도 29는 적색발광 재료를 형성하는 경우이므로, 적색 표시하는 화소전극층에 개구부(769a), 개구부(769b)가 대응하도록 마스크(763)는 설치되어 있다.
본 발명에서는 화소전극층 상 및 각 화소전극층 단부를 덮어 격벽으로서 기능하는 절연물(절연층)상에, 스페이서를 형성한다. 따라서, 도 29b에 도시하는 화소전극층 및 절연물(절연층)상에도 스페이서(767), 및 스페이서(768)가 설치되어 있다. 마스크(763)는 이들의 스페이서(767) 및 스페이서(768)에 의해서 지지되기 때문에, 가령 마스크(763)의 강성이 약하고, 자력이나 인력 등의 관계로 비틀림이 나 휘어짐 등이 생겼다고 해도, 마스크(763)가 화소전극층(766a), 화소전극층(766b), 화소전극층(766c)에 접촉하는 것을 막을 수 있다. 따라서, 화소전극층으로의 손상이 생기지 않기 때문에, 양호한 발광, 표시를 할 수 있다. 기판이 대형화, 고섬세화하여, 마스크의 개구부의 대형화, 차폐부의 세선화에 동반하여, 마스크 자체의 강성의 약화가 진행되고, 마스크의 정확한 위치 제어가 곤란하게 되더라도, 이 스페이서에 의해서 마스크는 지지되고, 소망의 위치에 설치할 수 있다.
도 32를 사용하여, 소자기판과 마스크의 상세한 위치 관계에 관해서 설명한다. 도 32는 증착 시의 소자기판과 마스크를 증착원을 위로 하여 보았을 때의 단면도이다. 따라서 도 29a로 도시하는 소자기판과는 거꾸로인 상태로 되어 있다. 도 32에 있어서, 박막 트랜지스터(651a), 박막 트랜지스터(651b), 박막 트랜지스터(651c), 박막 트랜지스터(651d)는 화소전극층인 제 1 전극층(652a), 제 1 전극층(652b), 제 1 전극층(652c), 제 1 전극층(652d)과 접속하고 있다. 제 1 전극층의 단부는 각각, 격벽으로서 기능하는 절연물(절연층; 653a), 절연물(절연층; 653b), 절연물(절연층; 653c), 절연물(절연층; 653d)에 덮여져 있고, 제 1 전극층 상에는, 스페이서(654a), 스페이서(654b), 스페이서(654c), 스페이서(654d)가 형성되어 있다. 마찬가지로 절연물(절연층)상에는 스페이서(657a), 스페이서(657b), 스페이서(657c), 스페이서(657d)가 형성되어 있다. 도 32에 있어서, 스페이서(654a), 스페이서(654b), 스페이서(654c), 스페이서(654d), 스페이서(657a), 스페이서(657b), 스페이서(657c), 스페이서(657d)는 절연물(653a), 절연물(653b), 절연물(653c), 절연물(653d)을 형성한 후, 동재료, 동공정에서 형성하는 예를 도시하고 있다.
스페이서(654a) 내지 스페이서(654d)와 스페이서(657a)와 스페이서(657b)는 도포법에 의해 평탄성이 높은 층을 형성한 후, 드라이에칭에 의한 패터닝에 의해 형성하고 있기 때문에, 기판으로부터의 높이는 같고, 또한 주상으로 마스크에 접하는 상면이 평탄하다. 이러한 높이가 일치하고 있고, 또한 지지면이 평탄한 스페이서에 의해서, 마스크를 지지하면, 마스크의 지지면이 커지기 때문에 마스크가 더욱 안정된다. 절연물(653a)로부터 절연물(653d)은 그 위에 형성되는 전계발광층이나 제 2 전극층의 피복성을 향상시키기 위해서, 단부를 곡율을 갖는 완만한 형상이 바람직하다. 절연물과 스페이서를 별도 공정에서 형성하면, 다른 재료, 다른 공정에 의해, 자유로운 형상으로 각각의 스페이서를 형성할 수 있다. 따라서, 화소의 레이아웃이나 증착 마스크에 적합한 스페이서를 설치할 수 있다. 물론, 화소전극층 상의 스페이서와 절연물(절연층)을 동재료, 동공정에서 형성하면, 공정의 단축, 재료의 고효율화를 할 수 있는 이점도 있다. 화소전극층 상의 스페이서와 절연물을 동재료, 동공정에서 형성한 후, 절연물상의 스페이서를 형성할 때에, 다시 화소전극층 상에도 다른 스페이서를 형성할 수도 있다.
제 1 전극층(652a) 및 제 1 전극층(652d)은 적색 표시하는 화소이고, 마스크(656)의 개구부와 대응하도록 설치되어 있다. 그리고, 제 1 전극층(652a) 및 제 1 전극층(652d) 상에 적색 발광 재료를 전계발광층으로서 형성된다. 한편, 제 1 전극층(652b)은 녹색 표시하는 화소이고, 제 1 전극층(652c)은 청색 표시하는 화소이므로 마스크(656)의 차폐부에 대응하도록 설치되어 있다. 마스크(656)는 제 1 전극층 상 및 절연물상에 형성된 스페이서에 의해서 안정하게 지지되어 있기 때문에, 비틀림이나 휘어짐 등에 의해서, 제 1 전극층에 접하고, 제 1 전극층에 형상 불량을 야기하는 문제가 없다. 따라서, 제 1 전극층은 발광 불량, 표시 불량을 야기하지 않으며, 신뢰성이 높은 고화질인 표시장치를 제작할 수 있다.
화소전극층(652a)상에 설치된 스페이서(654a)는 화소전극층(652a) 상에 전계발광층이 형성될 때, 마스크에 의해서 차폐되지 않기 때문에, 스페이서(654a)의 표면이나 주위에 걸쳐 전계발광층이 형성되는 경우가 있다. 한편, 절연물(653a), 절연물(653b), 스페이서(657a), 스페이서(657b)는 마스크(656)에 의해서 거의 차폐되어 있기 때문에, 전계발광층이 형성될 수 있는 경우는 마스크(656)의 개구에 가까운 주변부뿐이다. 본 실시예와 같이, 절연물(653a)상에 설치된 스페이서(657a), 화소전극층(652a)상에 설치된 스페이서(654a)와 같이 복수의 스페이서를 설치하면, 전계발광층 증착 시에, 마스크(656)에 접하고 있는 스페이서(657a)와, 마스크(656)에 접하지 않은 스페이서(654a)가 존재한다.
또한, 마스크(656) 1장에 의해서, 각 색의 발광재료를 선택적으로 형성하는 경우, 마스크(656)는 제 1 전극층(652a), 제 1 전극층(652d)에 전계발광층을 형성한 후, 화살표 655의 방향으로 이동하고, 각 제 1 전극층 상에 전계발광층을 형성할 수 있다.
다음에, 전계발광층(188)상에 도전막으로 이루어지는 제 2 전극층(189)이 설치된다. 제 2 전극층(189)으로서는 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이들의 합금이나 화합물, MgAg, MgIn, AlLi, CaF2, 또는 CaN)를 사용하면 좋다. 이렇 게 하여 제 1 전극층(185), 전계발광층(188) 및 제 2 전극층(189)으로 이루어지는 발광소자(190)가 형성된다.
도 1에 도시한 본 실시예의 표시장치에 있어서, 발광소자(190)로부터 발한 빛은 제 1 전극층(185)측으로부터, 도 1 중의 화살표의 방향으로 투과하여 출사된다.
제 2 전극층(189)을 덮도록 하여 패시베이션막(191)을 설치하는 것은 유효하다. 패시베이션막(191)으로서는 질화규소, 산화규소, 산화질화규소(SiON), 질화산화규소(SiNO), 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 질소함유탄소막(CN)을 포함하는 절연막으로 이루어지고, 상기 절연막을 단층 또는 조합한 적층을 사용할 수 있다. 또한, 실록산 수지재료를 사용하여도 좋다.
이 때, 커버리지가 좋은 막을 패시베이션막으로서 사용하는 것이 바람직하고, 탄소막, 특히 DLC막을 사용하는 것은 유효하다. DLC막은 실온으로부터 100℃ 이하의 온도범위에서 성막 가능하기 때문에, 내열성이 낮은 전계발광층(119)의 상방에도 용이하게 성막할 수 있다. DLC막은 플라즈마 CVD법(대표적으로는, RF 플라즈마 CVD법, 마이크로파 CVD법, 전자사이클로톤공명(ECR) CVD법, 열필라멘트 CVD법 등), 연소염법, 스퍼터법, 이온빔증착법, 레이저증착법 등으로 형성할 수 있다. 성막에 사용하는 반응가스는 수소가스와, 탄화수소계의 가스(예를 들면 CH4, C2H2, C6H6 등)를 사용하여, 글로 방전에 의해 이온화하여, 부(負)의 자기바이어스가 걸린 캐소드에 이온을 가속 충돌시켜 성막한다. 또한, CN막은 반응가스로서 C2H4 가스와 N2 가스를 사용하여 형성하면 좋다. DLC막은 산소에 대한 블로킹 효과가 높고, 전계발광층(188)의 산화를 억제하는 것이 가능하다. 그 때문에, 이 후에 계속되는 밀봉 공정을 하는 동안에 전계발광층(188)이 산화되는 문제를 방지할 수 있다.
본 실시예에서 제작한 표시장치의 화소 영역의 상면도를 도 18에 도시한다. 도 18에 있어서, 화소(2702)는 TFT(501), TFT(502), 용량소자(504), 제 1 전극층(185), 게이트 배선층(506), 소스 및 드레인 배선층(505), 전원선(507)으로 구성되어 있다. 도 18의 표시장치는 제 1 전극층(185)까지 형성한 도면이다.
다음에 제 1 전극층(185)의 주변단부를 덮어 격벽으로서 기능하는 절연물(186), 스페이서(199), 스페이서(198)를 형성한 표시장치를 도 30에 도시한다. 도 30에 있어서, 제 1 전극층 상에 스페이서(199)가, 절연물(186)상에 스페이서(198)가 복수 설치되어 있다. 절연물(186)상에 형성하는 스페이서(198)는 절연물(186)하에 박막 트랜지스터가 형성되어 있지 않은 영역에 형성하면, 정전파괴 등의 불량이 생기기 어렵기 때문에 바람직하다. 또한, 절연물상의 스페이서(198)의 대신에, 스페이서(198)에 대응하는 장소에 오목부를 설치한 마스크를 사용하여도 좋다. 스페이서는 단수이거나 복수라도 좋고, 복수인 경우, 동일한 형상일 필요도 없다. 이 스페이서에 의해서, 전계발광층을 형성하는 공정에서 사용되는 마스크는 지지되기 때문에, 비틀림이나 휘어짐에 의해서 제 1 전극층에 접하여 손상을 주는 일이 없다.
이와 같이 발광소자(190)가 형성된 기판(100)과, 밀봉기판(195)을 시일(seal)재(192)에 의해서 고착하여, 발광소자를 밀봉한다(도 1 참조). 본 발명의 표시장치에 있어서는, 시일재(192)와 절연물(186)을 접하지 않도록 분리하여 형성한다. 이와 같이 시일재와, 절연물(186)을 분리하여 형성하면, 절연물(186)에 흡습성이 높은 유기재료를 사용한 절연재료를 사용하더라도, 수분이 침입하기 어렵고, 발광소자의 열화를 방지할 수 있으며, 표시장치의 신뢰성이 향상된다. 시일재(192)로서는 대표적으로는 가시광 경화성, 자외선 경화성 또는 열경화성의 수지를 사용하는 것이 바람직하다. 예를 들면, 비스페놀 A형 액상수지, 비스페놀 A형 고형수지, 브롬함유 에폭시수지, 비스페놀 F형 수지, 비스페놀 AD형수지, 페놀형수지, 크레졸형수지, 노볼락형수지, 환상지방족에폭시수지, 에피비스형 에폭시수지, 글리시딜에스테르수지, 글리디실아민계수지, 복소환식에폭시수지, 변성에폭시수지 등의 에폭시수지를 사용할 수 있다. 또, 시일재로 둘러싸인 영역에는 충전재(193)를 충전하여도 좋고, 질소분위기하에서 밀봉함으로써, 질소 등을 봉입하여도 좋다. 본 실시예는 하면 출사형이므로, 충전재(193)는 투광성을 가질 필요는 없지만, 충전재(193)를 투과하여 빛을 추출하는 구조인 경우는, 투광성을 가질 필요가 있다. 대표적으로는 가시광경화, 자외선경화 또는 열경화의 에폭시수지를 사용하면 좋다. 이상의 공정에서, 본 실시예에 있어서의, 발광소자를 사용한 표시기능을 갖는 표시장치가 완성된다. 또한 충전재는 액상의 상태에서 적하하여, 표시장치 내에 충전할 수도 있다.
디스펜서(dispenser) 방식을 채용한 적하주입법을 도 19를 사용하여 설명한다. 도 19의 적하주입법은 제어장치(40), 촬상수단(42), 헤드(43), 충전재(33), 마커(35), 마커(45)는, 배리어층(34), 시일재(32), TFT 기판(30), 대향기판(20)으로 이루어진다. 시일재(32)로 폐쇄 루프를 형성하고, 그 속에 헤드(43)로부터 충전재(33)를 1회 또는 복수회 적하한다. 충전재재료의 점성이 높은 경우는, 연속적으로 토출되고, 연결된 채로 피형성 영역에 부착한다. 한편, 충전재재료의 점성이 낮은 경우에는 도 19와 같이 간헐적으로 토출되어 충전재가 적하된다. 그 때, 시일재(32)와 충전재(33)가 반응하는 것을 막기 위해서, 배리어층(34)을 설치하여도 좋다. 계속해서, 진공 중에서 기판을 접착하고, 그 후 자외선 경화를 하여 충전재가 충전된 상태로 한다. 이 충전제로서, 건조제 등의 흡습성을 포함하는 물질을 사용하면, 한층 더 흡수 효과가 얻어지고, 소자의 열화를 막을 수 있다.
EL 표시패널 내에는 소자의 수분에 의한 열화를 막기 위해서, 건조제를 설치한다. 본 실시예에서는 건조제는 화소 영역을 둘러싸도록 밀봉기판에 형성된 오목부에 설치되고, 박형화를 방해하지 않는 구성으로 한다. 또한, 게이트 배선층에 대응하는 영역에도 건조제를 형성하고, 흡수 면적을 넓게 잡고 있기 때문에, 흡수 효과가 높다. 또한, 직접 발광하지 않은 게이트 배선층 상에 건조제를 형성하고 있기 때문에, 광추출 효율을 저하시키는 일도 없다.
또, 본 실시예에서는 유리기판으로 발광소자를 밀봉한 경우를 제시하지만, 밀봉 처리란 발광소자를 수분으로부터 보호하기 위한 처리이고, 커버재로 기계적으로 봉입하는 방법, 열경화성수지 또는 자외광경화성수지로 봉입하는 방법, 금속산 화물이나 질화물 등의 배리어 능력이 높은 박막에 의해 밀봉하는 방법의 어느 하나를 사용한다. 커버재로서는 유리, 세라믹, 플라스틱 또는 금속을 사용할 수 있지만, 커버재측에 빛을 방사시키는 경우는 투광성이 아니면 안 된다. 또한, 커버재와 상기 발광소자가 형성된 기판은 열경화성수지 또는 자외광경화성수지 등의 시일재를 사용하여 접착되고, 열처리 또는 자외광 조사처리에 의해서 수지를 경화시켜 밀폐공간을 형성한다. 이 밀폐공간 속에 산화바륨으로 대표되는 흡습재를 설치하는 것도 유효하다. 이 흡습재는 시일재 상에 접하여 설치하여도 좋고, 발광소자로부터의 빛을 방해하지 않는, 격벽의 위나 주변부에 설치하여도 좋다. 또한, 커버재와 발광소자의 형성된 기판과의 공간을 열경화성 수지 또는 자외광 경화성수지로 충전하는 것도 가능하다. 이 경우, 열경화성 수지 또는 자외광경화성수지의 속에 산화바륨으로 대표되는 흡습재를 첨가하여 두는 것은 유효하다.
본 실시예에서는 외부단자 접속영역(202)에 있어서, 단자전극층(178)에 이방성 도전층(196)에 의해서 FPC(194)를 접속하고, 외부와 전기적으로 접속하는 구조로 한다. 또한 표시장치의 상면도인 도 1a로 도시하는 바와 같이, 본 실시예에 있어서 제작되는 표시장치는 신호선 구동회로를 갖는 주변 구동회로 영역(204) 이외에, 주사선 구동회로를 갖는 주변 구동회로 영역(207a), 주변 구동회로 영역(207b)이 설치되어 있다.
본 실시예에서는 상기와 같은 회로로 형성하지만, 본 발명은 이것에 한정되지 않고, 주변 구동회로로서 IC 칩을 상술한 COG 방식이나 TAB 방식에 의해서 실장한 것이라도 좋다. 또한, 게이트선 구동회로, 소스선 구동회로는 복수이거나 단수 라도 좋다.
또한, 본 발명의 표시장치에 있어서, 화면표시의 구동방법은 특히 한정되지 않으며, 예를 들면, 점순차 구동방법이나 선순차 구동방법이나 면순차 구동방법 등을 사용하면 좋다. 대표적으로는 선순차 구동방법으로 하고, 시분할계조 구동방법이나 면적계조 구동방법을 적절하게 사용하면 좋다. 또한, 표시장치의 소스선에 입력하는 영상신호는, 아날로그신호라도 좋고, 디지털 신호라도 좋고, 적절하게, 영상신호에 맞추어서 구동회로 등을 설계하면 좋다.
또한, 비디오신호가 디지털의 표시장치에 있어서, 화소에 입력되는 비디오신호가 정전압(CV)인 것과, 정전류(CC)인 것이 있다. 비디오 신호가 특정압의 것(CV)에는, 발광소자에 인가되는 전압이 일정한 것(CVCV)과, 발광소자에 인가되는 전류가 일정한 것(CVCC)이 있다. 또한, 비디오신호가 정전류인 것(CC)에는, 발광소자에 인가되는 전압이 일정한 것(CCCV)과, 발광소자에 인가되는 전류가 일정한 것(CCCC)이 있다.
본 발명을 사용하면, 신뢰성이 높은 표시장치를 간략화한 공정에서 제작할 수 있다. 따라서, 고세밀, 고화질의 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있다.
(실시예 2)
본 발명의 실시예를, 도 7 내지 도 9를 사용하여 설명한다. 본 실시예는 실시예 1에서 제작한 표시장치에 있어서, 제 2 층간 절연층을 형성하지 않은 예를 제시한다. 따라서, 동일 부분 또는 동일 기능을 갖는 부분의 반복 설명은 생략한다.
실시예 1에서 제시한 바와 같이, 기판(100)상에 박막 트랜지스터(173), 박막 트랜지스터(174), 박막 트랜지스터(175), 박막 트랜지스터(176), 도전층(177)을 형성하고, 절연막(168), 절연막(168)을 형성한다. 각 박막 트랜지스터에는 반도체층의 소스 영역 또는 드레인 영역에 접속하는 소스 전극층 또는 드레인 전극층이 형성되어 있다. 화소 영역(206)에 설치된 박막 트랜지스터(176)에 있어서의 소스 전극층 또는 드레인 전극층(172b)에 접하여 제 1 전극층(395)을 형성한다(도 7a 참조.).
제 1 전극층(395)은 화소전극으로서 기능하고, 실시예 1에 있어서의 제 1 전극층(185)과 동일 재료와 공정에서 형성하면 좋다. 본 실시예에서도 실시예 1과 마찬가지로 제 1 전극층 중을 빛을 통과시켜 추출하기 위해서, 투명도전막인 ITSO를 제 1 전극층(395)에 사용하여 패터닝하여 형성한다.
제 1 전극층(395)의 단부 및 박막 트랜지스터를 덮도록 절연물(186) 및 화소전극층 상에 스페이서(199)를 형성한다. 절연물(186)을 형성한 후, 절연물(186)상에 스페이서(198)를 형성한다(도 7b 참조.). 절연물(186), 스페이서(199)에는 본 실시예에서는 아크릴을 사용한다. 본 실시예에서는 스페이서(198)를 주상으로 하여, 상면의 평탄성이 보다 높은 형상으로 되어 있다. 그 스페이서(198) 및 스페이서(199)에 의해서, 전계 발광층 형성 시의 마스크를 지지하기 때문에, 마스크에 의해서 화소전극층의 손상이 생기는 일은 없다. 따라서, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다. 또한, 본 실시예와 같이, 스페이서(198)에 의해서, 볼록부가 형성되고, 이 볼록부에서 밀봉기판(195)을 지지하는 구조로 하면, 소자기판과 밀봉기판과의 간격이 균일하게 되도록 제어할 수 있다. 간격이 균일하고, 발광소자로부터 방출된 빛이 간섭하는 등의 표시 불량을 발생하지 않으며, 양호하고 고화질의 표시를 할 수 있다.
제 1 전극층 상에 전계발광층(188)을 형성하고, 제 2 전극층(189)을 적층함으로써 발광소자(190)를 형성한다. 제 2 전극층(189)은 접속영역(205)에 있어서 배선층(156)과 전기적으로 접속하고, 외부단자 접속영역(202)에 있어서 단자전극층(178)은 이방성 도전층(196)을 개재하여 FPC(194)와 접착된다. 제 2 전극층(189)을 덮도록 패시베이션막(191)을 형성한다. 기판(100)은 시일재(192)에 의해서 밀봉기판(195)과 접착되고, 표시장치 내에는 충전재(193)가 충전되어 있다(도 8참조). 본 발명의 표시장치에 있어서는 시일재(192)와 절연물(186)을 접하지 않도록 분리하여 형성한다. 이와 같이 시일재와, 절연물(186)을 분리하여 형성하면, 절연물(186)에 흡습성이 높은 유기재료를 사용한 절연재료를 사용하더라도, 수분이 침입하기 어렵고, 발광소자의 열화를 방지할 수 있으며, 표시장치의 신뢰성이 향상된다.
또한 도 9에 있어서의 표시장치는 제 1 전극층(395)을, 박막 트랜지스터(176)와 접속하는 소스 전극층 또는 드레인 전극층(172b)의 형성 전에, 절연막(168)상에 선택적으로 형성할 수도 있다. 이 경우, 본 실시예는 소스 전극층 또는 드레인 전극층(172b)과, 제 1 전극층(395)의 접속구조가, 제 1 전극층(395)의 위에 소스 전극층 또는 드레인 전극층(172b)이 적층하는 구조로 된다. 제 1 전극층(395)을 소스 전극층 또는 드레인 전극층(172b)보다 먼저 형성하면, 평탄한 형성영 역에 형성할 수 있기 때문에, 피복성, 성막성이 좋고, CMP 등의 연마처리도 충분하게 할 수 있으므로 평탄성 좋게 형성할 수 있는 이점이 있다.
본 발명을 사용하면, 신뢰성이 높은 표시장치를 간략화한 공정에서 제작할 수 있다. 따라서, 고세밀, 고화질의 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있다.
(실시예 3)
본 발명의 실시예를, 도 10을 사용하여 설명한다. 본 실시예는 실시예 1에서 제작한 표시장치에 있어서, 박막 트랜지스터의 게이트 전극층의 구조가 다른 예를 제시한다. 따라서, 동일 부분 또는 동일한 기능을 갖는 부분의 반복되는 설명은 생략한다.
도 10a 내지 도 10c는 제작 공정에 있는 표시장치이고, 실시예 1에서 제시한 도 4b의 표시장치와 대응하고 있다.
도 10a에 있어서, 주변 구동회로 영역(214)에 박막 트랜지스터(273) 및 박막 트랜지스터(274)가, 접속영역에 도전층(277)이, 화소 영역(216)에 박막 트랜지스터(275) 및 박막 트랜지스터(276)가 설치되어 있다. 도 10a에 있어서의 박막 트랜지스터의 게이트 전극층은 2층의 도전막의 적층으로 구성되고, 상층의 게이트 전극층이 하층의 게이트 전극층보다 폭이 가늘게 패터닝되어 있다. 하층의 게이트 전극층은 테이퍼형상을 갖고 있지만, 상층의 게이트 전극층은 테이퍼형상을 갖고 있지 않다. 이와 같이, 게이트 전극층은 테이퍼형상을 갖고 있어도 좋고, 측면의 각도가 수직에 가까운 형상, 소위 테이퍼형상을 갖지 않은 형상이라도 좋다.
도 10b에 있어서, 주변 구동회로영역(214)에 박막 트랜지스터(373) 및 박막 트랜지스터(374)가, 접속영역에 도전층(377)이, 화소 영역(216)에 박막 트랜지스터(375) 및 박막 트랜지스터(376)가 설치되어 있다. 도 10b에 있어서의 박막 트랜지스터의 게이트 전극층도 2층의 도전막의 적층으로 구성되어 있지만, 상층의 게이트 전극층과 하층의 게이트 전극층은 연속적인 테이퍼형상을 갖고 있다.
도 10c에 있어서, 주변 구동회로영역(214)에 박막 트랜지스터(473) 및 박막 트랜지스터(474)가, 접속영역에 도전층(477)이, 화소 영역(216)에 박막 트랜지스터(475) 및 박막 트랜지스터(476)가 설치되어 있다. 도 10c에 있어서의 박막 트랜지스터의 게이트 전극층은 단층구조이고 테이퍼형상을 갖고 있다. 이와 같이 게이트 전극층은 단층구조라도 좋다.
이상과 같이, 게이트 전극층은 그 구성과 형상에 따라서 여러 가지의 구조를 취할 수 있다. 따라서 제작되는 표시장치도 여러 가지의 구조를 나타낸다. 반도체층 중의 불순물영역은 게이트 전극층을 마스크로서 자기정합적으로 형성되는 경우, 게이트 전극층의 구조에 의해서 그 불순물영역의 구조나 농도 분포가 변화한다. 이상의 사실도 고려하여 설계를 하면 소망의 기능을 갖는 박막 트랜지스터를 제작할 수 있다.
본 실시예는 실시예 1 및 실시예 2와 각각과 조합하여 사용하는 것이 가능하다.
(실시예 4)
본 발명을 적용하여 발광소자를 갖는 표시장치를 형성할 수 있지만, 상기 발 광소자로부터 발생하는 빛은, 하면방사, 상면방사, 양면방사의 어느 하나를 행한다. 본 실시예에서는 양면출사형, 상면출사형의 예를, 도 11 및 도 12를 사용하여 설명한다.
도 12에 도시하는 표시장치는 소자기판(1300), 박막 트랜지스터(1355), 박막 트랜지스터(1365), 박막 트랜지스터(1375), 제 1 전극층(1317), 전계발광층(1319), 제 2 전극층(1320), 투명도전막(1321), 충전재(1322), 시일재(1325), 게이트 절연층(1310), 절연막(1311), 절연막(1312), 절연막(1313), 절연막(1309), 절연물(절연층; 1314), 밀봉기판(1323), 배선층(1380), 단자전극층(1381),이방성 도전층(1382), FPC(1383), 스페이서(1330), 스페이서(1399a), 스페이서(1399b)에 의해서 구성되어 있다. 도 12에 도시하는 바와 같이, 절연물 상의 스페이서(1399a)와 스페이서(1399b)는 다른 형상인 것이 복수 형성되어 있어도 좋다. 표시장치는 분리 영역(221), 외부단자 접속영역(222), 배선영역(223), 주변 구동회로영역(224), 화소 영역(226)을 갖고 있다. 충전재(1322)는 도 19의 적하법과 같이, 액상의 조성물, 적하법에 의해서 형성할 수 있다. 적하법에 의해서 충전재가 형성된 소자기판(1300)과 밀봉기판(1323)을 접착하여 발광표시장치를 밀봉한다.
도 12의 표시장치는 양면출사형이며, 화살표 방향으로 소자기판(1300)측으로부터도, 밀봉기판(1323)측으로부터도 빛을 출사하는 구조이다. 또 본 실시예에서는 투명도전막을 성막하여, 소망의 형상으로 에칭함으로써 제 1 전극층(1317)을 형성한다. 제 1 전극층(1317)으로서 투명도전막을 사용할 수 있다. 제 1 전극층(1317)으로서 상기 투명도전막 외에, 질화티타늄막 또는 티타늄막을 사용하여도 좋 다. 이 경우, 투명도전막을 성막한 후에, 질화티타늄막 또는 티타늄막을, 빛이 투과하는 정도의 막두께(바람직하게는, 5nm 내지 30nm 정도)로 성막한다. 본 실시예에서는 제 1 전극층(1317)으로서 ITSO를 사용하고 있다.
다음에, 전계발광층(1319)상에는 도전막으로 이루어지는 제 2 전극층(1320)이 설치된다. 제 2 전극층(1320)으로서는, 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이들의 합금이나 화합물, MgAg, MgIn, AlLi, CaF2, 또는 CaN)를 사용하면 좋다. 도 6의 표시장치에서는 발광이 투과하도록, 제 2 전극층(1320)으로서 막두께를 얇게 한 금속박막(MgAg: 막두께 10nm)과, 투명도전막(1321)으로서, 막두께 100nm의 ITSO와의 적층을 사용한다. 투명도전막(1321)으로서 상술한 제 1 전극층(1317)과 동일한 것을 사용할 수 있다.
도 11의 표시장치는 편면 출사형이고, 화살표 방향으로 상면 출사하는 구조이다. 도 11에 도시하는 표시장치는, 소자기판(1600), 박막 트랜지스터(1655), 박막 트랜지스터(1665), 박막 트랜지스터(1675), 반사성을 갖는 금속층(1624), 제 1 전극층(1617), 전계발광층(1619), 제 2 전극층(1620), 투명도전막(1621), 충전재(1622), 시일재(1625), 게이트 절연층(1610), 절연막(1611), 절연막(1612), 절연막(1613), 절연막(1609), 절연물(절연층; 1614), 밀봉기판(1623), 배선층(1680), 단자전극층(1681), 이방성 도전층(1682), FPC(1683), 스페이서(1630), 스페이서(1699)에 의해서 구성되어 있다. 도 11에서의 표시장치에 있어서, 단자전극층(1681)에 적층하고 있는 절연층은 에칭에 의해서 제거되어 있다. 이와 같이 단자 전극층의 주위에 투습성을 갖는 절연층을 설치하지 않은 구조이면 신뢰성이 보다 향상된다. 또한, 표시장치는 분리 영역(231), 외부단자 접속영역(232), 배선영역(233), 주변 구동회로영역(234), 화소 영역(236)을 갖고 있다. 이 경우, 상술한 도 12에서 도시한 양면출사형의 표시장치에 있어서, 제 1 전극층(1317)의 하에, 반사성을 갖는 금속층(1624)을 형성한다. 반사성을 갖는 금속층(1624)의 위에 양극으로서 기능하는 투명도전막인 제 1 전극층(1617)을 형성한다. 금속층(1624)으로서는, 반사성을 가지면 좋기 때문에, Ta, W, Ti, Mo, Al, Cu 등을 사용하면 좋다. 바람직하게는, 가시광의 영역에서 반사성이 높은 물질을 사용하는 것이 좋고, 본 실시예에서는 TiN 막을 사용한다.
전계발광층(1619) 상에는 도전막으로 이루어지는 제 2 전극층(1620)이 설치된다. 제 2 전극층(1620)으로서는, 음극으로서 기능시키기 때문에 일함수가 작은 재료(Al, Ag, Li, Ca, 또는 이들의 합금이나 화합물, MgAg, MgIn, AlLi, CaF2, 또는 CaN)을 사용하면 좋다. 본 실시예에서는 발광이 투과하도록, 제 2 전극층(1620)으로서 막두께를 얇게 한 금속박막(MgAg: 막두께 10nm)과, 투명도전막(1621)으로서, 막두께 110nm의 ITSO와의 적층을 사용한다.
본 실시예에 있어서 적용할 수 있는 발광소자의 형태를 도 13에 도시한다. 발광소자는 전계 발광층(860)을 제 1 전극층(870)과 제 2 전극층(850)으로 끼운 구성으로 되어 있다. 제 1 전극층 및 제 2 전극층은 일함수를 고려하여 재료를 선택할 필요가 있고, 그리고 제 1 전극층 및 제 2 전극층은 화소 구성에 의해 모두 양 극, 또는 음극으로 될 수 있다. 본 실시예에서는 구동용 TFT의 극성이 p 채널형인 경우, 제 1 전극층을 양극, 제 2 전극층을 음극으로 하면 좋다. 또한, 구동용 TFT의 극성이 N 채널형이므로, 제 1 전극층을 음극, 제 2 전극층을 양극으로 하면 바람직하다.
도 13a 및 도 13b는 제 1 전극층(870)이 양극이고, 제 2 전극층(850)이 음극인 경우이고, 전계 발광층(860)은 제 1 전극층(870)측으로부터, HIL(홀주입층) HTL(홀수송층; 804), EML(발광층; 803), ETL(전자수송층) EIL(전자주입층; 802), 제 2 전극층(850)의 순으로 적층하는 것이 바람직하다. 도 13a는 제 1 전극층(870)으로부터 빛을 방사하는 구성이고, 제 1 전극층(870)은 투광성을 갖는 산화물 도전성 재료로 이루어지는 전극층(805)으로 구성하고, 제 2 전극층은 전계 발광층(860)측으로부터, LiF나 MgAg 등 알칼리금속 또는 알칼리토류 금속을 포함하는 전극층(801)과 알루미늄 등의 금속재료로 형성하는 전극층(800)으로 구성되어 있다. 도 13b는 제 2 전극층(850)으로부터 빛을 방사하는 구성이고, 제 1 전극층은 알루미늄, 티타늄 등의 금속, 또는 상기 금속과 화학양론적 조성비 이하의 농도로 질소를 포함하는 금속재료로 형성하는 전극층(807)과, 산화규소를 1 내지 15원자%의 농도로 포함하는 산화물 도전성 재료로 형성하는 제 2 전극층(806)으로 구성되어 있다. 제 2 전극층은 제 2 전극층은 전계 발광층(860)측으로부터, LiF나 MgAg 등 알칼리금속 또는 알칼리토류 금속을 포함하는 전극층(801)과 알루미늄 등의 금속재료로 형성하는 전극층(800)으로 구성되어 있지만 어느 층도 1OOnm 이하의 두께로서 빛을 투과 가능한 상태로 해둠으로써, 제 2 전극층(850)으로부터 빛을 방사하는 것 이 가능해진다.
도 13c 및 도 13d는 제 1 전극층(870)이 음극이고, 제 2 전극층(850)이 양극인 경우이며, 전계 발광층(860)은 음극측으로부터 EIL(전자주입층) ETL(전자수송층; 802), EML(발광층; 803), HTL(홀수송층) HIL(홀주입층; 804), 양극인 제 2 전극층(850)의 순으로 적층하는 것이 바람직하다. 도 13c는 제 1 전극층(870)으로부터 빛을 방사하는 구성이고, 제 1 전극층(870)은 전계 발광층(860)측으로부터, LiF나 MgAg 등 알칼리금속 또는 알칼리토류 금속을 포함하는 전극층(801)과 알루미늄 등의 금속재료로 형성하는 전극층(800)으로 구성되어 있지만 어느 층도 100nm 이하의 두께로서 빛을 투과 가능한 상태로 해 둠으로써, 제 1 전극층(870)으로부터 빛을 방사하는 것이 가능해진다. 제 2 전극층은 전계 발광층(860)측으로부터, 산화규소를 1 내지 15원자%의 농도로 포함하는 산화물 도전성 재료로 형성하는 제 2 전극층(806), 알루미늄, 티타늄 등의 금속, 또는 상기 금속과 화학양론적 조성비 이하의 농도로 질소를 포함하는 금속재료로 형성하는 전극층(807)으로 구성되어 있다. 도 13d는 제 2 전극층(850)으로부터 빛을 방사하는 구성이고, 제 1 전극층(870)은 전계 발광층(860)측으로부터, LiF나 MgAg 등 알칼리금속 또는 알칼리토류 금속을 포함하는 전극층(801)과 알루미늄 등의 금속재료로 형성하는 전극층(800)으로 구성되어 있고, 막두께는 전계 발광층(860)에서 발광한 빛을 반사 가능한 정도로 두껍게 형성하고 있다. 제 2 전극층(850)은 투광성을 갖는 산화물 도전성 재료로 이루어지는 전극층(805)으로 구성되어 있다. 또 전계발광층은 적층 구조 이외에 단층 구조, 또는 혼합 구조를 취할 수 있다.
또한, 전계발광층으로서, 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료를, 각각 증착 마스크를 사용한 증착법 등에 의해서 선택적으로 형성한다. 적색(R), 녹색(G), 청색(B)의 발광을 나타내는 재료는 컬러 필터와 동일하게, 액적 토출법에 의해 형성할 수도 있고(저분자 또는 고분자 재료 등), 이 경우 마스크를 사용하지 않더라도, RGB를 나누어 도포할 수 있기 때문에 바람직하다.
또한 상면방사형인 경우에, 제 2 전극층에 투광성을 갖는 ITO나 ITSO를 사용하는 경우, 벤조옥사졸 유도체(BzOs)에 Li를 첨가한 BzOs-Li 등을 사용할 수 있다. 또한 예를 들면 EML은 R, G, B의 각각의 발광색에 대응한 도펀트(R의 경우 DCM 등, G의 경우 DMQD 등)를 도프한 Alq3을 사용하면 좋다.
또, 전계발광층은 상기 재료에 한정되지 않는다. 예를 들면, CuPc이나 PEDOT 대신에 산화몰리브덴(MoOx:x= 2 내지 3) 등의 산화물과 α-NPD나 루블렌을 공증착하여 형성하고, 홀주입성을 향상시킬 수 있다. 또한 전계발광층의 재료는 유기재료(저분자 또는 고분자를 포함한다), 또는 유기재료와 무기재료의 복합재료로서 사용할 수 있다. 이하 발광소자를 형성하는 재료에 대하여 상세하게 기술한다.
전하주입 수송물질 중, 특히 전자수송성이 높은 물질로서는, 예를 들면 트리스(8-퀴놀리놀라트)알루미늄(약칭: Alq3), 트리스(5-메틸-8-퀴놀리놀라트)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리놀라트)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀라트)-4-페닐페놀라트알루니늄(약칭: BAlq) 등, 퀴놀린 골격 또 는 벤조퀴놀린 골격을 갖는 금속착체 등을 들 수 있다. 또한 정공 수송성이 높은 물질로서는 예를 들면 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(약칭: α-NPD)이나 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭: TPD)이나 4,4',4''-트리스(N,N-디페닐-아미노)-트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(약칭: MTDATA) 등의 방향족 아민계(즉, 벤젠환-질소의 결합을 갖는다)의 화합물을 들 수 있다.
또한, 전하주입 수송물질 중, 특히 전자주입성이 높은 물질로서는 플루오르화리튬(LiF), 플루오르화세슘(CsF), 플루오르화칼슘(CaF2) 등과 같은 알칼리금속 또는 알칼리토류 금속의 화합물을 들 수 있다. 또한, 이 밖에, Alq3와 같은 전자수송성이 높은 물질과 마그네슘(Mg)과 같은 알칼리토류 금속과의 혼합물이라도 좋다.
전하주입 수송물질 중, 정공 주입성이 높은 물질로서는 예를 들면, 몰리브덴산화물(MoOx)이나 바나듐산화물(VOx), 루테늄산화물(RuOx), 텅스텐산화물(W0x), 망간산화물(Mn0x) 등의 금속산화물을 들 수 있다. 또한, 그 밖에, 프탈로시아닌(약칭: H2Pc)이나 동프탈로시아닌(CuPc) 등의 프탈로시아닌계의 화합물을 들 수 있다.
발광층은 발광파장대가 다른 발광층을 화소마다 형성하고, 컬러 표시를 하는 구성으로 하여도 좋다. 전형적으로는 R(적색), G(녹색), B(청색)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광방사측에 그 발광파장대의 빛을 투과하는 필터를 설치한 구성으로 함으로써, 색 순도의 향상이나, 화소부의 경면화(비쳐 들어감)의 방지를 도모할 수 있다. 필터를 설치함으로써, 종래 필요로 되어 있던 원편광판 등을 생략하는 것이 가능해지고, 발광층으로부터 방사되는 빛의 손실을 없앨 수 있다. 게다가, 사방으로부터 화소부(표시화면)를 본 경우에 발생하는 색조의 변화를 저감시킬 수 있다.
발광재료에는 여러 가지 재료가 있다. 저분자 유기발광재료에서는 4-디시아노메틸렌-2-메틸-6-[2-(1,1,7,7--테트라메틸-9-듀롤리딜)에테닐]-4H-필란(약칭: DCJT), 4-디시아노메틸렌-2-t-부틸-6-[2-(1,1,7,7-테트라메틸듀롤리딘-9-일)에테닐]-4H-필란(약칭: DCJTB), 페리플란텐, 2,5-디지시아노-1,4-비스[2-(10-메톡시-1,1,7,7-테트라메틸듀롤리딘-9-일)에테닐]벤젠, N,N'-디메틸퀴나크리돈(약칭: DMQd), 쿠마린6, 쿠마린545T, 트리스(8-퀴놀리놀라트)알루미늄(약칭: Alq3), 9,9'-비안트릴, 9,10-디페닐안트라센(약칭: DPA)이나 9,10-비스(2-나프틸)안트라센(약칭: DNA) 등을 사용할 수 있다. 또한, 그 외의 물질이라도 좋다.
한편, 고분자계 유기발광재료는 저분자계에 비하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한 도포에 의해 성막하는 것이 가능하기 때문에, 소자의 제작이 비교적 용이하다. 고분자계 유기발광재료를 사용한 발광소자의 구조는 저분자계 유기발광재료를 사용하였을 때와 기본적으로는 동일하고, 순차로 음극, 유기발광층, 양극이 된다. 그러나, 고분자계 유기발광재료를 사용한 발광층을 형성할 때는, 저분자계 유기발광재료를 사용하였을 때와 같은 적층구조를 형성시키는 것은 어렵고, 대부분의 경우 2층 구조가 된다. 구체적으로는, 차례로 음극, 발광층, 정공 수송층, 양극과 같은 구조이다.
발광색은 발광층을 형성하는 재료로 결정되기 때문에, 이들을 선택함으로써 소망의 발광을 나타내는 발광소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계발광재료는, 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌계로는 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥소시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌계로는 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥소시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계로는 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-사이클로헥실티오펜)[PCHT], 폴리(3-사이클로헥실-4-메틸티오펜)[PCHMT], 폴리(3,4-디사이클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2비티오펜][PTOPT] 등을 들 수 있다. 폴리플루오렌계로는 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.
또, 정공 수송성의 고분자계 유기발광재료를, 양극과 발광성의 고분자계 유기발광재료의 사이에 끼워 형성하면, 양극으로부터의 정공 주입성을 향상시킬 수 있다. 일반적으로 억셉터 재료와 함께 물에 용해시킨 것을 스핀 도포법 등으로 도포한다. 또한, 유기용매에는 불용이기 때문에, 상술한 발광성의 유기발광재료와의 적층이 가능하다. 정공 수송성의 고분자계 유기발광재료로서는, PEDOT과 억셉터재 료로서의 장뇌(camphor)설폰산(CSA)의 혼합물, 폴리아닐린[PANI]과 억셉터 재료로서의 폴리스티렌설폰산[PSS]의 혼합물 등을 들 수 있다.
또한, 발광층은 단색 또는 백색의 발광을 나타내는 구성으로 할 수 있다. 백색 발광 재료를 사용하는 경우에는, 화소의 광방사측에 특정한 파장의 빛을 투과하는 필터(착색층)를 설치한 구성으로서 컬러 표시를 가능하게 할 수 있다.
백색으로 발광하는 발광층을 형성하기 위해서는 예를 들면, Alq3, 부분적으로 적색발광색소인 나일레드를 도프한 Alq3, Alq3, p-EtTAZ, TPD(방향족 디아민)을 증착법에 의해 순차 적층함으로써 백색을 얻을 수 있다. 또한, 스핀 도포를 사용한 도포법에 의해 EL을 형성하는 경우에는, 도포한 후, 진공가열로 소성하는 것이 바람직하다. 예를 들면, 정공 주입층으로서 작용하는 폴리(에틸렌디옥시티오펜)/폴리(스티렌설폰산) 수용액(PEDOT/PSS)을 전체면에 도포, 소성하고, 그 후, 발광층으로서 작용하는 발광중심색소(1,1,4,4-테트라페닐-1,3-부타디엔(TPB),4-디시아노메틸렌-2-메틸-6-(p-디메틸아미노스티릴)-4H-필란(DCM1), 나일레드, 쿠마린6 등) 도프한 폴리비닐카바졸(PVK) 용액을 전체면에 도포, 소성하면 좋다.
발광층은 단층으로 형성할 수도 있고, 홀수송성의 폴리비닐카바졸(PVK)에 전자수송성의 1,3,4-옥사디아졸 유도체(PBD)를 분산시켜도 좋다. 또한, 30중량%의 PBD를 전자수송제로서 분산하고, 4종류의 색소(TPB, 쿠마린6, DCM1, 나일레드)를 적당량 분산함으로써 백색발광이 얻어진다. 여기에서 나타낸 백색발광이 얻어지는 발광소자 외에도, 발광층의 재료를 적절하게 선택함으로써, 적색발광, 녹색발광, 또는 청색발광이 얻어지는 발광소자를 제작할 수 있다.
또한, 발광층은 1중항 여기 발광재료 외에, 금속 착체 등을 포함하는 3중항 여기재료를 사용하여도 좋다. 예를 들면, 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소 중, 휘도 반감시간이 비교적 짧은 적색의 발광성의 화소를 3중항 여기 발광재료로 형성하고, 다른 것을 1중항 여기 발광재료로 형성한다. 3중항 여기 발광재료는 발광 효율이 좋기 때문에, 동일한 휘도를 얻는 데 소비전력이 적어도 충분하다는 특징이 있다. 즉, 적색화소에 적용한 경우, 발광소자에 흘리는 전류량이 적어도 충분하기 때문에, 신뢰성을 향상시킬 수 있다. 저소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 3중항 여기 발광재료로 형성하고, 청색의 발광성의 화소를 1중항 여기 발광재료로 형성하여도 좋다. 사람의 시감도가 높은 녹색의 발광소자도 3중항 여기 발광재료로 형성함으로써, 보다 저소비 전력화를 도모할 수 있다.
3중항 여기 발광재료의 일 예로서는 금속착체를 도펀트로서 사용한 것이 있고, 제 3 천이계열 원소인 백금을 중심금속으로 하는 금속착체, 이리듐을 중심금속으로 하는 금속착체 등이 알려져 있다. 3중항 여기 발광재료로서는 이들의 화합물에 한정되지 않고서, 상기 구조를 갖고, 또한 중심금속에 주기표의 8 내지 10속에 속하는 원소를 갖는 화합물을 사용하는 것도 가능하다.
이상으로 예로 든 발광층을 형성하는 물질은 일 예이고, 정공주입수송층, 정공수송층, 전자주입수송층, 전자수송층, 발광층, 전자블록층, 정공 블록층 등의 기능성의 각 층을 적절하게 적층함으로써 발광소자를 형성할 수 있다. 또한, 이들의 각 층을 합친 혼합층 또는 혼합접합을 형성하여도 좋다. 발광층의 층구조는 변화할 수 있는 것이며, 특정한 전자주입영역이나 발광영역을 구비하고 있지 않는 대신에, 오로지 이 목적용의 전극층을 구비하거나, 발광성의 재료를 분산시켜 구비하기도 하는 변형은, 본 발명의 취지를 일탈하지 않은 범위에 있어서 허용될 수 있는 것이다.
상기와 같은 재료로 형성한 발광소자는 순방향으로 바이어스함으로써 발광한다. 발광소자를 사용하여 형성하는 표시장치의 화소는, 단순 매트릭스 방식, 혹은 액티브 매트릭스 방식으로 구동할 수 있다. 어떻게 하더라도, 개개의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가하여 발광시키는 것으로 되지만, 어떤 일정 기간은 비발광상태로 되어 있다. 이 비발광시간에 역방향의 바이어스를 인가함으로써 발광소자의 신뢰성을 향상시킬 수 있다. 발광소자에서는 일정 구동조건하에서 발광 강도가 저하되는 열화나, 화소 내에서 비발광 영역이 확대하여 외관상 휘도가 저하되는 열화모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 함으로써, 열화의 진행을 느리게 할 수 있고, 발광장치의 신뢰성을 향상시킬 수 있다. 또한, 디지털 구동, 아날로그 구동 모두 적용 가능하다.
따라서, 밀봉 기판에 컬러 필터(착색층)를 형성하여도 좋다. 컬러 필터(착색층)는 증착법이나 액적토출법에 의해서 형성할 수 있고, 컬러 필터(착색층)를 사용하면, 고세밀의 표시를 할 수도 있다. 컬러 필터(착색층)에 의해, 각 RGB의 발광 스펙트럼에 있어서 브로드한(broad) 피크를 예리한 피크가 되도록 보정할 수 있 기 때문이다.
이상, 각 RGB의 발광을 나타내는 재료를 형성하는 경우를 설명하였지만, 단색의 발광을 나타내는 재료를 형성하고, 컬러필터나 색변환층을 조합함으로써 풀컬러 표시를 할 수 있다. 컬러 필터(착색층)나 색변환층은 예를 들면 제 2 기판(밀봉 기판)에 형성하고, 기판으로 접착하면 좋다.
물론 단색발광의 표시를 하여도 좋다. 예를 들면, 단색발광을 사용하여 에어리어 컬러 타입의 표시장치를 형성하여도 좋다. 에어리어 컬러 타입은 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
상기 구성에 있어서, 음극으로서는, 일함수가 작은 재료를 사용하는 것이 가능하고, 예를 들면, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. 전계발광층은 단층형, 적층형, 또한 층의 계면이 없는 혼합형의 어떠한 것이라도 좋다. 또한 싱글레트 재료, 트리플릿 재료, 또는 그것들을 조합한 재료나, 유기 화합물 또는 무기화합물을 포함하는 전하주입 수송물질 및 발광재료로 형성하고, 그 분자수로부터 저분자계 유기 화합물, 중분자계 유기화합물(승화성을 갖지 않고, 또한 분자수가 20 이하, 또는 연쇄되는 분자의 길이가 10㎛ 이하인 유기 화합물을 가리킨다고 한다), 고분자계 유기 화합물로부터 선택된 일종 또는 복수종의 층을 포함하여, 전자주입 수송성 또는 정공주입 수송성의 무기화합물과 조합하여도 좋다. 제 1 전극층은 빛을 투과하는 투명도전막을 사용하여 형성하고, 예를 들면 ITO, ITSO 외에, 산화인듐에 2 내지 20%의 산화아연(ZnO)을 혼합한 투명도전막을 사용한다. 또, 제 1 전극층을 형성하기 전에, 산소분위기 중에서의 플라즈마처리나 진공분위기하에서의 가열처리를 하면 좋다. 격벽(제방이라고도 한다)은 규소를 포함하는 재료, 유기재료 및 화합물재료를 사용하여 형성한다. 또한, 다공질막을 사용하여도 좋다. 단, 아크릴, 폴리이미드 등의 감광성, 비감광성의 재료를 사용하여 형성하면, 그 측면은 곡율 반경이 연속적으로 변화하는 형상으로 되고, 상층의 박막이 끊기지 않고서(찢어지지 않고서) 형성되기 때문에 바람직하다. 본 실시예는 상기 실시예와 자유롭게 조합하는 것이 가능하다.
본 발명을 사용하면, 신뢰성이 높은 표시장치를 간략화한 공정에서 제작할 수 있다. 따라서, 고세밀, 고화질의 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있다.
본 실시예는 실시예 1 내지 실시예 3의 각각과 조합하여 사용하는 것이 가능하다.
(실시예 5)
주사선측 입력단자부와 신호선측 입력단자부과 보호 다이오드를 설치한 일 형태에 관해서 도 15를 참조하여 설명한다. 도 15에 있어서 화소(2702)에는 TFT(501), TFT(502), 용량소자(504), 화소전극층(503)이 설치되어 있다. 이 TFT는 실시예 1과 동일한 구성을 갖고 있다. 화소전극층(503)상에는 스페이서(510a) 및 스페이서(510b)가, 화소전극층(503)의 주변부를 덮는 절연물(도시하지 않음)상에 스페이서(511a) 및 스페이서(511b)가 설치되어 있다. 이 스페이서는 화소전극층(503)상에 전계발광층을 형성할 때 사용하는 증착 마스크를 지지하기 때문에, 이 스페이서에 의해서, 마스크가, 화소전극층(503)에 접촉하여, 손상을 주는 것을 막 을 수 있다.
신호선측 입력단자부에는 보호 다이오드(561)와 보호 다이오드(562)가 설치되어 있다. 이 보호 다이오드는 TFT(501) 또는 TFT(502)와 동일한 공정에서 제작되고, 게이트와 드레인 또는 소스의 한쪽을 접속함으로써 다이오드로서 동작시키고 있다. 도 15에서 도시하는 상면도의 등가회로도를 도 14에 도시하고 있다.
보호 다이오드(561)는 게이트 전극층, 반도체층, 배선층으로 이루어지고 있다. 보호 다이오드(562)도 동일한 구조이다. 이 보호 다이오드와 접속하는 공통전위선(554), 공통전위선(555)은 게이트 전극층과 동일 층으로 형성하고 있다. 따라서, 배선층과 전기적으로 접속하기 위해서는, 절연층에 콘택트홀을 형성할 필요가 있다.
절연층으로의 콘택트홀은 마스크층을 형성하고, 에칭 가공하면 좋다. 이 경우, 대기압방전의 에칭가공을 적용하면, 국소적인 방전가공도 가능하고, 기판의 전체면에 마스크층을 형성할 필요는 없다.
신호 배선층은 TFT(501)에 있어서의 소스 및 드레인 배선층(505)과 동일한 층으로 형성되고, 그것에 접속하고 있는 신호 배선층과 소스 또는 드레인측이 접속하는 구조로 되어 있다.
주사신호선측의 입력단자부도 동일한 구성이다. 보호 다이오드(563)는 게이트 전극층, 반도체층, 배선층으로 이루어져 있다. 보호 다이오드(564)도 동일한 구조이다. 이 보호 다이오드와 접속하는 공통전위선(556), 공통전위선(557)은 소스 및 드레인 배선층과 동일한 층에서 형성되어 있다. 입력단에 설치되는 보호 다 이오드를 동시에 형성할 수 있다. 또, 보호 다이오드를 삽입하는 위치는 본 실시예에만 한정되지 않으며, 구동회로와 화소의 사이에 설치하는 것도 가능하다.
(실시예 6)
본 발명에 의해서 형성되는 표시장치에 의해서, 텔레비전 장치를 완성시킬 수 있다. 표시패널에는 도 16a에 도시하는 바와 같은 구성으로서 화소부만이 형성되어 주사선측 구동회로와 신호선측 구동회로가, 도 17b와 같은 TAB 방식에 의해 실장되는 경우와, 도 17a와 같은 COG 방식에 의해 실장되는 경우와, 도 16b에 도시하는 바와 같이 SAS로 TFT를 형성하고, 화소부와 주사선측 구동회로를 기판상에 일체로 형성하여 신호선측 구동회로를 다른 드라이버 IC로서 실장하는 경우, 또한 도 16c와 같이 화소부와 신호선측 구동회로와 주사선측 구동회로를 기판상에 일체로 형성하는 경우 등이 있지만, 어떠한 형태로 하여도 좋다.
그 밖의 외부회로의 구성으로서, 영상신호의 입력측에서는 튜너에서 수신한 신호 중, 영상신호를 증폭하는 영상신호 증폭회로와, 거기로부터 출력되는 신호를 적색, 녹색, 청색의 각 색에 대응한 색신호로 변환하는 영상신호 처리회로와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤회로 등으로 이루어져 있다. 컨트롤회로는 주사선측과 신호선측에 각각 신호가 출력한다. 디지털 구동하는 경우에는 신호선측에 신호 분할회로를 설치하고, 입력 디지털신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너에서 수신한 신호 중, 음성신호는 음성신호 증폭회로에 보내지고, 그 출력은 음성신호 처리회로를 지나서 스피커에 공급된다. 제어회로는 수신국(수신 주 파수)이나 음량의 제어정보를 입력부로부터 받아들이고, 튜너나 음성신호 처리회로에 신호를 송출한다.
표시모듈을, 도 20a, 도 20b에 도시하는 바와 같이, 케이스에 장착하고, 텔레비전 장치를 완성시킬 수 있다. FPC까지 설치된 도 1과 같은 표시패널의 것을 일반적으로는 EL 표시모듈이라고도 한다. 따라서 도 1과 같은 EL 표시모듈을 사용하면, EL 텔레비전 장치를 완성할 수 있다. 표시모듈에 의해 주화면(2003)이 형성되고, 그 외 부속설비로서 스피커부(2009), 조작스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.
또한, 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 빛의 반사광을 차단하도록 하여도 좋다. 또한 상면방사형의 표시장치라면, 격벽이 되는 절연층을 착색하여 블랙매트릭스로서 사용하여도 좋다. 이 격벽은 액적토출법 등에 의해서도 형성할 수 있고, 안료계의 흑색수지나, 폴리이미드 등의 수지재료에, 카본 블랙 등을 혼합시켜도 좋고, 그 적층이라도 좋다. 액적토출법에 의해서, 다른 재료를 동영역에 복수회 토출하여, 격벽을 형성하여도 좋다. 위상차판, 위상차판으로서는 λ/4판, λ/2판을 사용하여, 빛을 제어할 수 있도록 설계하면 좋다. 구성으로서는 순차로 TFT 소자기판, 발광소자, 밀봉기판(밀봉재), 위상차판, 위상차판(λ/4판, λ/2판), 편광판으로 되고, 발광소자로부터 방사된 빛은, 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 빛이 방사되는 측에 설치하면 좋고, 양면 방사되는 양면 방사형의 표시장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사방지막을 갖고 있어도 좋다. 이로써, 보다 고섬세하고 정밀한 화상을 표시할 수 있다.
도 20a에 도시한 바와 같이, 케이스(2001)에 표시소자를 이용한 표시용 패널(2002)이 장착되고, 수신기(2005)에 의해 일반의 텔레비전 방송의 수신을 비롯하여, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로서 한방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보 통신을 할 수도 있다. 텔레비전 장치의 조작은 케이스에 장착된 스위치 또는 별체의 리모콘 조작기(2006)에 의해 행하는 것이 가능하고, 이 리모콘 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 좋다.
또한, 텔레비전 장치에도, 주화면(2003) 외에 서브화면(2008)을 제 2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에 있어서, 주화면(2003)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비 전력으로 표시 가능한 액정표시용 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선시키기 위해서는 주화면(2003)을 액정표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대형기판을 사용하여, 많은 TFT이나 전자부품을 사용하더라도, 신뢰성이 높은 표시장치로 할 수 있다.
도 20b는 예를 들면 20 내지 80인치의 대형의 표시부를 갖는 텔레비전 장치이며, 케이스(2010), 조작부인 키보드부(2012), 표시부(2011), 스피커부(2013) 등을 포함한다. 본 발명은 표시부(2011)의 제작에 적용된다. 도 20b의 표시부는 만곡(彎曲) 가능한 물질을 사용하고 있기 때문에, 표시부가 만곡된 텔레비전 장치로 되어 있다. 이와 같이 표시부의 형상을 자유롭게 설계할 수 있기 때문에, 소망 형상의 텔레비전 장치를 제작할 수 있다.
본 발명에 의해, 간략한 공정에서 표시장치를 형성할 수 있으므로, 비용 절감도 달성할 수 있다. 따라서 본 발명을 사용한 텔레비전 장치에서는 대화면의 표시부를 갖더라도 저렴한 비용으로 형성할 수 있다. 따라서 고성능, 고신뢰성의 텔레비전 장치를 수율 좋게 제작할 수 있다.
물론, 본 발명은 텔레비전 장치에 한정되지 않으며, 퍼스널컴퓨터의 모니터를 비롯하여, 철도의 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고표시반 등 대면적의 표시매체로 하여도 여러 가지의 용도에 적용할 수 있다.
(실시예 7)
본 발명의 실시예를, 도 25, 도 26, 도 33 및 도 34를 사용하여 설명한다. 본 실시예는 본 발명을 사용한 화소의 배열 및 스페이서를 설치하는 위치가 다른 액티브 매트릭스형 표시장치의 예를 제시한다. 따라서, 동일 부분 또는 동일 기능을 갖는 부분의 반복되는 설명은 생략한다.
도 25는 화소를 스트라이프상으로 배열한 스트라이프 배열의 화소 영역의 상면도이다. 화소전극층인 제 1 전극층(780)상에, 스페이서(782)가 형성되고, 제 1 전극층(780) 단부를 덮는 격벽으로서 기능하는 절연물(절연층; 783)상에 스페이서(781)가 각각 형성되어 있다. 스페이서(781)는 게이트선 및 소스선의 교차상에, 절연물(783)을 개재하여 형성되어 있다. 이 스페이서(781) 및 스페이서(782)에 의해서, 전계발광층 형성 시에 마스크는 지지되기 때문에, 마스크에 의해서 제 1 전 극층에 손상이 생기는 일은 없다. 제 1 전극층의 형상 불량에 의한 표시 불량 등이 생기지 않기 때문에, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다.
스페이서는 무기절연재료, 또는 유기절연재료를 사용할 수 있지만, 본 실시예에서는 스페이서(781), 스페이서(782)로서 폴리이미드를 사용하고, 스페이서(781)는 높이를 1 내지 1.5㎛(본 실시예에서는 1.5㎛), 상면도에 있어서의 직경 10㎛ 내지 15㎛(본 실시예에서는 15㎛)의 상면으로부터 저면으로 감에 따라서 직경이 커지는 테이퍼형상을 갖는 종(鍾) 형상으로 한다. 스페이서(781)는 전원선과 소스선의 사이에 위치하고, 화소전극층과 가까이 밀접하여 설치되어 있기 때문에, 전계발광층 형성 시의 마스크를 보다 확실하고 안정하게 지지할 수 있다. 따라서, 화소전극층을, 마스크의 접촉으로부터 보호할 수 있다.
도 33은 화소를 스트라이프 형상으로 배열한 스트라이프 배열의 화소 영역의 상면도이다. 화소전극층인 제 1 전극층(580)상에, 스페이서(582)가 형성되고, 제 1 전극층(580) 단부를 덮는 격벽으로서 기능하는 절연물(절연층; 583)상에 스페이서(581)가 각각 형성되어 있다. 이 스페이서(581) 및 스페이서(582)에 의해서, 전계발광층 형성 시에 마스크는 지지되기 때문에, 마스크에 의해서 제 1 전극층에 손상이 생기는 일은 없다.
스페이서는 무기절연재료, 또는 유기절연재료를 사용할 수 있지만, 본 실시예에서는 스페이서(581), 스페이서(582)로서 아크릴을 사용하고, 스페이서(581)는 높이를 1 내지 1.5㎛(본 실시예에서는 1.5㎛), 상면도에 있어서의 직경 5㎛의 상면으로부터 저면으로 감에 따라서 직경이 커지는 테이퍼 형상을 갖는 종 형상으로 한 다. 스페이서(781)는 전원선과 소스선의 사이에 위치하고, 화소전극층과 가까이 밀접하여 설치되어 있기 때문에, 보다 전계 발광층 형성 시의 마스크를 확실하게 안정하여 지지할 수 있다. 따라서, 화소전극층을, 마스크의 접촉으로부터 보호할 수 있다. 제 1 전극층의 형상 불량에 의한 표시불량 등이 생기지 않으므로, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다.
화소전극층 주위를 덮는 절연물상의 스페이서는 도 25에서는 게이트선을 따르도록, 게이트선 및 소스선의 교차부에 대응하고, 도 33에서는 소스선에 따르도록 각각 설치되는 예를 도시하였지만, 도 34에서 도시하는 바와 같이 게이트선에 따라 설치되는 스페이서(591a)와, 소스선에 따라서 설치되는 스페이서(591b)를, 2종류의 스페이서를 갖는 표시장치의 예를 설명한다.
도 34a, 도 25 및 도 33과 마찬가지로, 화소를 스트라이프 형상으로 배열한 스트라이프 배열의 화소 영역의 상면도이다. 화소전극층인 제 1 전극층(590)상에, 스페이서(592)가 형성되고, 제 1 전극층(590) 단부를 덮는 격벽으로서 기능하는 절연물(절연층; 593)상에 스페이서(591a), 스페이서(591b)가 각각 형성되어 있다. 스페이서(591a)는 게이트선에 따라서, 게이트선 및 소스선의 교차상에, 절연물(593)을 개재하여 형성되어 있다. 또한, 스페이서(591b)는 소스선에 따라서 절연물(593)을 개재하여 형성되어 있다.
도 34a에 있어서의 선 C-D의 단면도를 도 34b에 도시한다. 기판(595)상에 게이트선(597)이 형성되고, 게이트 절연층(596)이 형성되어 있다. 격벽으로서 기능하는 절연물(593)상에는, 스페이서(591a) 및 스페이서(591b)가 설치되어 있다. 본 실시예에서는 스페이서(591a), 스페이서(591b), 절연물(593)의 막두께(높이)는 1.5㎛이고, 절연물(593)과 스페이서(591a), 또는 스페이서(591b)와의 합계의 높이는 3㎛이다. 스페이서(591a)는 저면의 직경 10㎛ 내지 15㎛(본 실시예에서는 15㎛)이고, 스페이서(591b)는 저면의 직경 5㎛이다. 형상은 스페이서(591a) 및 스페이서(591b) 함께 상면으로부터 저면에 걸쳐서 막두께 방향으로 직경이 커지는 테이퍼형상을 갖는다. 적절한 테이퍼형상을 가지면 스페이서가 안정하기 때문에, 증착 마스크도 안정하게 지지할 수 있다. 또한, 스페이서(591b)는 도 34b에 도시하는 바와 같이, 형상이 둥그스름한 것을 띠고 있고, 곡율을 갖는 완만한 형상을 하고 있다. 스페이서(591b)는 전원선과 소스선과의 사이에 위치하고, 화소전극층과 가까이 밀접하여 설치되어 있기 때문에, 전계발광층 형성 시의 마스크를 더욱 확실하고 안정하게 지지할 수 있다.
이와 같이, 크기나 형상이 다른 스페이서를 2종류 이상 설치함으로써, 전계발광층 형성 시의 마스크를 보다 확실하고 안정하게 지지할 수 있다. 스페이서(592), 스페이서(591a) 및 스페이서(591b)에 의해서, 전계발광층 형성 시에 마스크는 지지되기 때문에, 마스크에 의해서 제 1 전극층에 손상이 생기는 일은 없다. 제 1 전극층의 형상 불량에 의한 표시 불량 등이 생기지 않기 때문에, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다.
도 26은 화소를 1라인마다 반피치 비키어 놓은 델타 배열의 화소 영역의 상면도이다. 화소전극층인 제 1 전극층(790)상에, 스페이서(792)가 형성되어고, 제 1 전극층(790) 단부를 덮는 격벽으로서 기능하는 절연물(절연층; 793)상에 스페이 서(791)가 각각 형성되어 있다. 도 25에 있어서의 제 1 전극층(780)상의 스페이서(782)는 절연물(783)과 접하지 않고 형성되지만, 도 26에 있어서의 제 1 전극층(790)상의 스페이서(792)는 절연물과 접하도록 형성된다. 이와 같이 스페이서의 형상은 자유롭게 설정할 수 있다. 이 스페이서(791) 및 스페이서(792)에 의해서, 전계발광층 형성 시에 마스크는 지지되기 때문에, 마스크에 의해서 제 1 전극층에 손상이 생기는 일은 없다. 제 1 전극층의 형상 불량에 의한 표시불량 등이 생기지 않기 때문에, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다.
(실시예 8)
본 발명의 실시예를, 도 27을 사용하여 설명한다. 본 실시예는 본 발명을 사용한 패시브형 표시장치의 예를 도시한다. 따라서, 동일 부분 또는 동일 기능을 갖는 부분의 반복 설명은 생략한다.
도 27a는 패시브형 표시장치의 상면도이고, 도 27b는 도 27a에 있어서 선A-B의 단면도이다. 기판(750)상에, 제 1 전극층(751)이 형성되고, 제 1 전극층 상에, 스페이서(752)와 격벽으로서 기능하는 절연물(절연층; 753)이 형성되어 있다. 절연물(753)상에는 스페이서(754)가 형성되어 있고, 제 1 전극층(751)상에 전계발광층(755), 제 2 전극층(756)을 형성하고, 발광소자를 형성한다. 이들의 스페이서(752) 및 스페이서(754)에 의해, 전계 발광층(755) 증착 시의 마스크를 지지한다. 따라서 마스크에 의해서 제 1 전극층에 손상이 생기는 일은 없다. 제 1 전극층의 형상 불량에 의한 표시 불량 등이 생기지 않기 때문에, 고화질 및 고신뢰성의 패시브형 표시장치를 수율 좋게 제작할 수 있다.
(실시예 9)
본 발명의 실시예를, 도 24 및 도 35를 사용하여 설명한다. 본 실시예는 실시예 1에서 제작한 표시장치에 있어서, 박막 트랜지스터를 채널 H형역 스태거형 박막 트랜지스터를 사용하여, 제 1 층간절연층 및 제 2 층간절연층을 형성하지 않는 예를 도시한다. 따라서, 동일 부분 또는 동일한 기능을 갖는 부분의 반복 설명은 생략한다.
도 24에 도시하는 표시장치는 기판(700)상에, 주변 구동회로 영역(255)에, 역스태거형 박막 트랜지스터(701), 역스태거형 박막 트랜지스터(702), 화소 영역(256)에 역스태거형 박막 트랜지스터(703), 제 1 전극층(704), 스페이서(705a), 스페이서(705b), 절연물(절연층; 709), 전계발광층(707), 스페이서(706), 제 2 전극층(708), 충전재(711), 밀봉기판(710), 밀봉영역에 시일재(712), 단자전극층(713), 이방성 도전층(714), FPC(715), 편광판(717), 패시베이션막으로 되는 보호막(716)이 설치되어 있다.
본 실시예에서 제작되는 역스태거형 박막 트랜지스터(701), 역스태거형 박막 트랜지스터(702), 역스태거형 박막 트랜지스터(703)의 게이트 전극층, 소스 전극층, 및 드레인 전극층은 액적토출법에 의해서 형성되어 있다. 액적토출법은 액상의 도전성 재료를 갖는 조성물을 토출하고, 건조나 소성에 의해서 고화하고, 도전층이나 전극층을 형성하는 방법이다. 절연성 재료를 포함하는 조성물을 토출하고, 건조나 소성에 의해서 고화하면 절연층도 형성할 수 있다. 선택적으로 도전층이나 절연층 등의 표시장치의 구성물을 형성할 수 있기 때문에, 공정이 간략화하여, 재 료의 로스(loss)를 막을 수 있으므로, 저렴한 비용으로 생산성 좋게 표시장치를 제작할 수 있다.
액적토출법에 사용하는 액적토출수단이란, 조성물의 토출구를 갖는 노즐이나, 1개 또는 복수의 노즐을 구비한 헤드 등의 액적을 토출하는 수단을 갖는 것의 총칭으로 한다. 액적토출수단이 구비하는 노즐의 직경은 0.02 내지 100㎛(적합하게는 30㎛ 이하)로 설정하고, 상기 노즐로부터 토출되는 조성물의 토출량은 0.001pl 내지 100pl(적합하게는 0.1pl 이상 40pl 이하, 보다 바람직하게는 10pl 이하)로 설정한다. 토출량은 노즐의 직경의 크기에 비례하여 증가한다. 또한, 피처리물과 노즐의 토출구의 거리는 소망의 개소에 적하하기 위해서, 가능한 한 가까이 두는 것이 바람직하고, 적합하게는 0.1 내지 3mm(적합하게는 1mm 이하) 정도로 설정한다.
토출구로부터 토출하는 조성물은 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, A 1 등의 금속, Cd, Zn의 금속황화물, Fe, Ti, Si, Ge, Si, Zr, Ba 등의 산화물, 할로겐화은의 미립자 또는 분산성 나노입자에 상당한다. 또한, 투명도전막으로서 사용되는 인듐주석산화물(ITO), 인듐주석산화물과 산화규소로 이루어지는 ITSO, 유기인듐, 유기주석, 산화아연, 질화티타늄 등에 상당한다. 단, 토출구로부터 토출하는 조성물은 비저항치를 고려하여, 금, 은, 동의 어느 하나의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하고, 보다 적합하게는 저저항인 은, 동을 사용하면 좋다. 단, 은, 동을 사용하는 경우에는 불순물 대책을 위해, 아울러 배리어막을 설 치하면 좋다. 배리어막으로서는, 질화규소막이나 니켈붕소(NiB)를 사용할 수 있다.
또한, 도전성 재료의 주위에 다른 도전성 재료가 코팅되고, 복수의 층으로 되어 있는 입자라도 좋다. 예를 들면, 동의 주위에 니켈붕소(NiB)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 하여도 좋다. 용매는 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제, 물 등을 사용한다. 조성물의 점도는 20mPa·s(cp) 이하가 적합하고, 이것은 건조가 일어나는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 또한, 조성물의 표면장력은 40mN/m 이하가 적합하다. 단, 사용하는 용매나, 용도에 맞추어서, 조성물의 점도 등은 적절하게 조정하면 좋다. 일 예로서, ITO나, 유기인듐, 유기주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 은을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지20 mPa·s에 설정하면 좋다.
또한, 도전층은 복수의 도전성 재료를 적층하여도 좋다. 또한, 처음에 도전성 재료로서 은을 사용하여, 액적토출법으로 도전층을 형성한 후, 동 등으로 도금을 하여도 좋다. 도금은 전기도금이나 화학(무전계) 도금법으로 하면 좋다. 도금은 도금의 재료를 갖는 용액을 만족시킨 용기에 기판 표면을 담그더라도 좋지만, 기판을 비스듬하게(또는 수직) 세워 설치하고, 도금하는 재료를 갖는 용액을, 기판 표면에 흘리도록 도포하여도 좋다. 기판을 세워 용액을 도포하도록 도금을 하면, 공정 장치가 소형화되는 이점이 있다.
각 노즐의 직경이나 소망의 패턴형상 등에 의존하지만, 노즐의 막힘 방지나 고세밀 패턴의 제작을 위해서, 도전체의 입자의 직경은 가능하면 작은 쪽이 바람직하고, 적합하게는 입자 직경 O.1㎛ 이하가 바람직하다. 조성물은 전해법, 아토마이즈법 또는 습식환원법 등의 공지방법으로 형성되는 것이며, 그 입자 사이즈는 일반적으로 약 0.O1 내지 1O㎛ 이다. 단, 가스 중 증발법으로 형성하면, 분산제로 보호된 나노분자는 약 7nm로 미세하고, 또한 이 나노입자는 피복제를 사용하여 각 입자의 표면을 덮으면, 용제 중에 응집이 없고, 실온에서 안정하게 분산하고, 액체와 거의 동일한 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
또한, 조성물을 토출하는 공정은 감압하에서 행하여도 좋고, 감압하로 하면, 도전층의 표면에 산화막 등이 형성되지 않기 때문에 바람직하다. 조성물을 토출 후, 건조와 소성의 한쪽 또는 양쪽의 공정을 행한다. 건조와 소성의 공정은, 양 공정 모두 가열처리의 공정이지만, 예를 들면, 건조는 100도에서 3분간, 소성은 200 내지 350도에서 15분간 내지 60분간으로 함으로써, 그 목적, 온도와 시간이 다른 것이다. 건조의 공정, 소성의 공정은 상압하 또는 감압하에서, 레이저광의 조사나 순간 열어닐, 가열로(加熱爐) 등에 의해 행한다. 또, 이 가열처리를 하는 타이밍, 가열처리의 회수는 특히 한정되지 않는다. 건조와 소성의 공정을 양호하게 하기 위해서는, 기판을 가열하여 두어도 좋으며, 그 때의 온도는 기판 등의 재질에 의존하지만, 일반적으로는 100 내지 800도(바람직하게는 200 내지 350도)로 한다. 본 공정에 의해, 조성물 중의 용매의 휘발, 또는 화학적으로 분산제를 제거함 과 동시에, 주위의 수지가 경화 수축함으로써, 나노입자간을 접촉시켜, 융합과 융착을 가속한다.
건조나 소성의 공정에서 사용되는 레이저광의 조사는, 연속발진 또는 펄스발진의 기체 레이저 또는 고체 레이저를 사용하면 좋다. 전자의 기체 레이저로서는, 엑시머 레이저, He-Cd 레이저, Ar 레이저 등을 들 수 있고, 후자의 고체레이저로서는, Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 또, 레이저광의 흡수율의 관계로부터, 연속발진의 레이저를 사용하는 것이 바람직하다. 또한, 펄스발진과 연속발진을 조합한 소위 하이브리드의 레이저 조사방법을 사용하여도 좋다. 단, 기판(700)의 내열성에 따라서는, 레이저광의 조사에 의한 가열처리는 기판(700)을 파괴하지 않도록, 수마이크로초로부터 수십초의 동안에서 순간적으로 하면 좋다. 순간 열어닐(RTA)은 불활성가스의 분위기하에서, 자외광 내지 적외광을 조사하는 적외램프나 할로겐램프 등을 사용하여, 급격하게 온도를 상승시키고, 수분 내지 수마이크로초의 동안에서 순간적으로 열을 가하여 행한다. 이 처리는 순간적으로 하기 때문에, 실질적으로 최표면의 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱 기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
또한, 도전층을 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는 롤러형상인 것을 표면에 주사함으로써, 요철을 길들이도록 경감시키거나, 평탄한 판형상인 것으로 표면을 수직으로 프레스하여도 좋다. 프레스할 때에, 가열공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP법을 사용하여 연마하여도 좋다. 이 공정은 액적토출법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다.
본 실시예에서는 반도체층으로서 비정질 반도체를 사용하고 있고, 일 도전성형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시예에서는 반도체층과 일 도전형을 갖는 반도체층으로서 비정질 N형 반도체층을 적층한다. 또한 N형 반도체층을 형성하여, N 채널형 TFT의 NMOS 구조, P형 반도체층을 형성한 P 채널형 TFT의 PMOS 구조, N 채널형 TFT과 P 채널형 TFT과의 CMOS 구조를 제작할 수 있다. 본 실시예에서는 역스태거형 박막 트랜지스터(701)와 역스태거형 박막 트랜지스터(703)를 N 채널형 TFT, 역스태거형 박막 트랜지스터(702)를 P 채널형 TFT로 형성하고 있고, 주변 구동회로영역(255)에 있어서, 역스태거형 박막 트랜지스터(701)와 역스태거형 박막 트랜지스터(702)는 CM0S 구조로 되어 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하고, 불순물영역을 반도체층에 형성함으로써, N 채널형 TFT, P 채널형 TFT을 형성할 수도 있다. N형 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
또한, 반도체로서, 유기반도체 재료를 사용하여, 인쇄법, 스프레이법, 스핀도포법, 액적토출법 등으로 형성할 수 있다. 이 경우, 상기 에칭 공정이 필요하기 때문에, 공정수를 삭감하는 것이 가능하다. 유기반도체로서는 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기반도체 재료로서는 그 골격이 공액 2중 결합으로 구성되는 π전자공액계의 고분자재료가 바람직하다. 대표적으로는 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체, 펜타센 등의 가용성의 고분자재료를 사용할 수 있다.
스페이서(705a), 스페이서(705b) 및 스페이서(706)에 의해서, 전계발광층 형성 시의 마스크를 지지하기 때문에, 마스크에 의해서 화소전극층의 손상이 생기는 일은 없다. 따라서, 고화질 및 고신뢰성의 표시장치를 제작할 수 있다.
본 발명에 적용할 수 있는 발광소자의 구성은 상기 실시예에서 기술한 바와 같은 구성을 사용할 수 있다. 또한, 이하에 말하는 본 실시예에 있어서의 발광소자의 구성도 상기 실시예에 각각 조합하여 사용할 수 있다. 발광소자는 한 쌍의 전극간에 끼워진 복수의 층을 갖고, 그 중 적어도 일층은 발광물질을 포함하는 층(전계발광층이라고도 기재한다)으로 구성되어 있다.
적합한 발광소자의 일 예는, 발광물질을 포함하는 층과, 다른 층 중 적어도 일층을, 무기물질과 유기물질을 포함하는 혼합층으로 구성된다. 이 혼합된 층은 무기물질과 유기물질의 선택에 의해, 정공 주입 수송성의 층 또는 전자주입 수송성의 층으로 할 수 있다.
정공 주입 수송성의 층의 조합의 일 예는 이하와 같다. 무기물질로서는, 몰리브덴산화물(Mo0x), 바나듐산화물(V0x), 루테늄산화물(RuOx), 텅스텐산화물(WOx) 등을 들 수 있다. 이 밖에, 인듐주석산화물(ITO)이나 아연산화물(ZnO), 주석산화물(SnO)을 사용할 수 있다. 단, 여기에 제시한 것에 한정되지 않고, 그 밖의 물질을 사용하여도 좋다. 유기물질로서는, 정공 수송성이 높은 화합물이고, 예를 들면 4,4'-비스[N-(1-나프틸)-N-페닐-아미노]-비페닐(약칭:α-NPD)이나 4,4'-비스[N-(3-메틸페닐)-N-페닐-아미노]-비페닐(약칭: TPD)이나 4,4',4''-트리스(N,N-디페닐-아미노)-트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐-아미노]-트리페닐아민(약칭: MTDATA) 등의 방향족 아민계(즉, 벤젠환-질소의 결합을 갖는다)의 화합물을 들 수 있다. 단, 여기에 나타낸 것에 한정되지 않으며, 그 밖의 물질을 사용하여도 좋다.
전자주입 수송성의 층의 조합의 일 예는 이하와 같다. 무기물질로서는, 전자공급성을 나타내고, 리튬, 세슘, 마그네슘, 칼슘, 바륨, 에르븀, 이테르븀으로부터 선택되는 어느 1 또는 2 이상의 금속이다. 유기물질로서는, 전자수송성이 높은 물질이고, 트리스(8-퀴놀리놀라트)알루미늄(약칭: Alq3), 트리스(5-메틸-8-퀴놀리놀라트)알루미늄(약칭: Almq3), 비스(10-하이드록시벤조[h]-퀴놀리놀라트)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀라트-4-페닐페놀라트알루니늄(약칭: BAlq) 등, 퀴놀린 골격 또는 벤조퀴놀린 골격을 갖는 금속 착체 등으로 이루어지는 층이다. 또한, 이밖에 비스[2-(2-하이드록시페닐)-벤조옥사졸라트]아연(약칭: Zn(BOX)2), 비스[2-(2-하이드록시페닐)-벤조티아졸라트]아연(약칭: Zn(BTZ)2)인 등의 옥사졸계, 티아졸계 배위자를 갖는 금속 착체 등도 사용할 수 있다. 또한, 금속 착체 이외에도, 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD)이나, 1,3-비스[5-(p-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 3-(4-tert-부틸페닐)-4-페닐-5-(4-비페니릴)-1,2,4-트리아졸(약칭: TAZ), 3-(4-tert-부틸페닐)-4-(4-에틸페닐)-5-(4-비페니릴)-1,2,4-트리아졸(약칭: p-EtTAZ), 바소페난트롤린(약칭: BPhen), 바소큐브로인(약칭: BCP) 등도 사용할 수 있다. 단, 본 실시예에서 기재한 것에 한정되지 않으며, 상기 실시예에서 기재한 것 외의 것을 사용하여도 좋다.
발광소자는 발광물질을 포함하는 층과, 상기의 혼합된 층을 적절하게 조합하여 구성한다. 예를 들면, 발광물질을 포함하는 층의 한쪽에, 정공 주입 수송성의 층 또는 전자주입수송성의 층을 배치시킨 구성으로 할 수 있다. 또한, 발광물질을 포함하는 층을 끼우고, 한쪽에 정공 주입 수송성의 층을 배치하여, 다른쪽에 전자주입수송성의 층을 배치시킨 구성으로 할 수 있다.
한 쌍의 전극 중, 적어도 한쪽 또는 양쪽의 전극은 산화인듐, 산화주석, 산화아연, 또는 상기 산화물의 적어도 복수종을 혼합한 투명 도전성물질로 형성된다. 예를 들면, 산화인듐과 산화주석의 혼합물(ITO라고도 기재한다), 산화인듐과 산화인듐과 산화아연의 혼합물 등이다. 또한 이들의 산화물의 결정화를 억제하고, 표면의 평활성을 유지하기 위해서 산화규소, 산화티타늄, 산화몰리브덴 등의 산화물을 적정량 포함시킨 투명 도전성물질로 하여도 좋다. 또한, 한 쌍의 전극중, 적어도 한쪽의 전극은 알루미늄, 은, 티타늄, 탄탈륨, 몰리브덴, 크롬, 텅스텐 등을 주 성분으로 하는 금속물질로 형성하여도 좋다.
도 24의 표시장치는 밀봉기판(710)측으로부터 빛을 추출하는 상면방사형 표시장치로 되어 있고, 밀봉기판(710)은 소자기판측에 편광판(716), 보호막(716)을 갖고 있다. 편광판(716)은 밀봉기판(710) 및 보호막(716)에 덮여져 있고, 오염이나 손상 등으로부터 보호되고 있다. 또한, 편광판의 이외에 위상차판(λ/4판, λ/2판)이나 반사방지막을 설치하여도 좋다. 위상차판이나 편광판을 사용하면, 외부로부터 입사하는 빛의 반사광을 차단할 수 있고, 보다 고섬세하고 정밀한 화상을 표시할 수 있다.
도 35에 편광판 및 보호막을 갖는 양면방사형의 표시장치를 도시한다. 도 35의 표시장치는 도 24의 표시장치를 양면방사형으로 한 것이며, 도 24와 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 사용하고, 다른 도면간에서 공통하여 사용하고, 그 반복되는 설명은 생략한다. 도 35에 있어서, 보호막은 보호막(726)으로서 밀봉 기판의 소자기판과 반대측에 설치되어 있다. 또한, 도 35의 표시장치는 도면 중 화살표로 나타내는 바와 같이, 밀봉기판(710)측으로부터도, 소자기판(700)측으로부터도 방사되기 때문에, 소자기판(700)의 소자를 갖는 측과 반대측에도, 편광판(728)과 보호막(729)이 설치되어 있다. 보호막(726), 보호막(729)은 표시장치 및 편광판을 오염이나 손상 등으로부터 보호하고, 표시장치의 신뢰성을 높인다. 또한, 편광판 이외에 위상차판(λ/4판, λ/2판)이나 반사방지막을 설치하여도 좋다. 위상차판이나 편광판을 사용하면, 외부로부터 입사하는 빛의 반사광을 차단할 수 있고, 보다 고섬세하고 정밀한 화상을 표시할 수 있다.
보호막(716)으로서는 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질소함유량이 산소함유량보다도 많은 질화산화알루미늄(AlNO) 또는 산화알루미늄, 다이아몬드라이크카본(DLC),질소함유탄소막(CN) 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 폴리실라잔을 사용할 수 있다. 평탄성이 좋은 도포법에 의해서 되는 도포막을 사용하여도 좋다. 또한, 단락(short)등의 전기 특성의 불량이 생기지 않는 설계라면, 도전성 재료를 사용하여도 좋다. 도 24 및 도 35의 표시장치로서는 보호막(716), 보호막(726) 및 보호막(729)으로서 질화산화알루미늄(AlNXOY)을 사용하여, AlNXOY 중의 조성에 있어서 O가 차지하는 비율이 0.1 내지 30atomic% 이다. AlNXOY막은 열을 확산하는 열확산 효과를 갖기 때문에, 발광소자로부터 생기는 열을 확산시킬 수 있고, 발광소자 및 표시장치의 열화를 방지하고, 신뢰성을 향상시킬 수 있다. 도 24와 같이, 보호막(716)이 발광소자측에 설치되면 발광소자에 의해 가깝기 때문에, 열확산의 효과를 크게 발휘할 수 있다.
본 실시예에서는 충전재(711)로서, 액상의 건조재를 적하에 의해 주입하여, 고화하여 사용하고 있다. 따라서 흡습성을 포함하는 물질이기 때문에 흡수효과가 얻어지고, 소자의 열화를 막을 수 있다. 또한, 본 실시예와 같이, 스페이서(198)에 의해서, 볼록부가 형성되고, 이 볼록부에서 밀봉기판(195)을 지지하는 구조로 하면, 소자기판과 밀봉 기판과의 간격이 균일하게 되도록 제어할 수 있다. 간격이 균일하고, 충전재(711)도 균일하게 충전되고, 발광소자로부터 방출된 빛이 간섭하는 등의 표시불량을 생기지 않으며, 양호하고 고화질인 표시를 할 수 있다.
(실시예 10)
본 실시예를 도 21을 사용하여 설명한다. 본 실시예는 실시예 1 내지 9에서 제작하는 표시장치를 갖는 패널을 사용한 모듈의 예를 도시한다.
도 21a에 도시하는 정보단말의 모듈은, 프린트 배선기판(946)에, 컨트롤러(901), 중앙처리장치(CPU; 902), 메모리(911), 전원회로(903), 음성처리회로(929) 및 송수신회로(904)나, 그 외, 저항, 버퍼, 용량소자 등의 소자가 실장되어 있다. 또한, 패널(900)이 플렉시블 배선기판(FPC; 908)을 개재하여 프린트 배선기판(946)에 접속되어 있다.
패널(900)에는 발광소자가 각 화소에 설치된 화소부(905)와, 상기 화소부(905)가 갖는 화소를 선택하는 제 1 주사선 구동회로(906a), 제 2 주사선 구동회로(906b)와, 선택된 화소에 비디오신호를 공급하는 신호선 구동회로(907)가 설치되어 있다.
프린트 배선기판(946)에 구비된 인터페이스(1/F)부(909)를 통하여, 각종 제어신호의 입출력이 행하여진다. 또한, 안테나와의 사이의 신호의 송수신을 하기 위한 안테나용 포트(910)가, 프린트 배선기판(946)에 설치되어 있다.
또, 본 실시예에서는 패널(900)에 프린트 배선기판(946)이 FPC(908)를 통하여 접속되어 있지만, 반드시 이 구성에 한정되지 않는다. COG(Chip on Glass) 방 식을 사용하여, 컨트롤러(901), 음성처리회로(929), 메모리(911), CPU(902) 또는 전원회로(903)를 패널(900)에 직접 실장시키도록 하여도 좋다. 또한, 프린트 배선기판(946)에는 용량소자, 버퍼 등의 각종 소자가 설치되고, 전원전압이나 신호에 노이즈가 올라가거나, 신호의 상승이 둔해지는 것을 막고 있다.
도 21b는 도 21a에 도시한 모듈의 블록도를 도시한다. 이 모듈(999)은 메모리(911)로서 VRAM(932), DRAM(925), 플래시 메모리(926) 등이 포함되어 있다. VRAM(932)에는 패널에 표시하는 화상의 데이터가, DRAM(925)에는 화상 데이터 또는 음성데이터가, 플래시 메모리에는 각종 프로그램이 기억되어 있다.
전원회로(903)에서는 패널(900), 컨트롤러(901), CPU(902), 음성처리회로(929), 메모리(911), 송수신회로(931)에 주는 전원전압이 생성된다. 또한 패널의 사양에 따라서는, 전원회로(903)에 전류원이 구비되어 있는 경우도 있다.
CPU(902)는 제어신호 생성회로(920), 디코더(921), 레지스터(922), 연산회로(923), RAM(924), CPU용의 인터페이스(935) 등을 갖고 있다. 인터페이스(935)를 통하여 CPU(902)에 입력된 각종 신호는 일단 레지스터(922)에 보유된 후, 연산회로(923), 디코더(921) 등에 입력된다. 연산회로(923)에서는 입력된 신호에 기초하여 연산을 행하고, 각종 명령을 보내는 장소를 지정한다. 한편 디코더(921)에 입력된 신호는 디코드되고, 제어신호 생성회로(920)에 입력된다. 제어신호 생성회로(920)는 입력된 신호에 기초하여, 각종 명령을 포함하는 신호를 생성하고, 연산회로(923)에 있어서 지정된 장소, 구체적으로는 메모리(911), 송수신회로(931), 음성처리회로(929), 컨트롤러(901) 등에 보낸다.
메모리(911), 송수신회로(931), 음성처리회로(929), 컨트롤러(901)는 각각 받은 명령에 따라서 동작한다. 이하 그 동작에 관해서 간단하게 설명한다.
입력수단(934)으로부터 입력된 신호는 인터페이스(909)를 통하여 프린트 배선기판(946)에 실장된 CPU(902)에 보내진다. 제어신호 생성회로(920)는 포인팅 디바이스나 키보드 등의 입력수단(934)으로부터 보내져 온 신호에 따라서, VRAM(932)에 격납되어 있는 화상데이터를 소정의 포맷으로 변환하고, 컨트롤러(901)에 송부한다.
컨트롤러(901)는 패널의 사양에 맞추어서 CPU(902)로부터 보내져 온 화상데이터를 포함하는 신호에 데이터 처리를 실시하여, 패널(900)에 공급한다. 또한 컨트롤러(901)는 전원전압(903)으로부터 입력된 전원전압이나 CPU(902)로부터 입력된 각종 신호를 바탕으로, Hsync 신호, Vsync 신호, 클록신호 CLK, 교류전압(AC Cont), 전환 신호 L/R을 생성하여, 패널(900)에 공급한다.
송수신회로(904)에서는 안테나(933)에 있어서 전파로서 송수신되는 신호가 처리되어 있고, 구체적으로는 아이솔레이터, 밴드패스 필터, VCO(Voltage Controlled Oscillator), LPF(Low Pass Filter), 커플러(coupler), 벨룬(balun) 등의 고주파회로를 포함하고 있다. 송수신회로(904)에 있어서 송수신되는 신호 중 음성정보를 포함하는 신호가, CPU(902)로부터의 명령에 따라서, 음성처리회로(929)에 보내진다.
CPU(902)의 명령에 따라서 보내진 음성정보를 포함하는 신호는, 음성처리회로(929)에 있어서 음성신호로 복조되고, 스피커(928)로 보내진다. 또한 마이크 (927)로부터 보내져 온 음성신호는, 음성처리회로(929)에 있어서 변조되고, CPU(902)로부터의 명령에 따라서, 송수신회로(904)에 보내진다.
컨트롤러(901), CPU(902), 전원회로(903), 음성처리회로(929), 메모리(911)를, 본 실시예의 패키지로서 실장할 수 있다. 본 실시예는 아이솔레이터, 밴드패스필터, VCO(Voltage Controlled Oscillator), LPF(Low Pass Fjlter), 커플러, 커플러, 벨룬 등의 고주파회로 이외라면, 어떠한 회로에도 응용할 수 있다.
표시패널(900)은 화소전극상, 또는 화소전극 주위를 덮는 절연물상에 스페이서를 구비하고 있다. 그것에 의해서, 이 표시패널(900)을 구비하는 모듈은 전계 발광층을 형성할 때에 사용하는 마스크가 화소전극과 접촉하지 않도록 지지하기 때문에, 화소 전극의 손상을 막고, 고화질의 표시와 높은 신뢰성과 같은 효과를 나타낼 수 있다.
(실시예 11)
본 실시예를 도 21 및 도 22를 사용하여 설명한다. 도 22는 본 실시예 10에서 제작하는 모듈을 포함하는 무선을 사용한 운반 가능한 소형전화기(휴대전화)의 일 형태를 도시하고 있다. 표시패널(900)은 하우징(1001)에 착탈 자유롭게 조립하여 모듈(999)과 용이하게 일체화할 수 있도록 하고 있다. 하우징(1001)은 장착된 전자기기에 맞추어서, 형상이나 치수를 적절하게 변경할 수 있다.
표시패널(900)을 고정한 하우징(1001)은 프린트 배선기판(946)에 감착되어 모듈로서 조립된다. 프린트 배선기판(946)에는 컨트롤러, CPU, 메모리, 전원회로, 그 외, 저항, 버퍼, 용량소자 등이 실장되어 있다. 또한, 마이크로폰(995) 및 스 피커(995)를 포함하는 음성처리회로, 송수신회로 등의 신호처리회로(993)가 구비되어 있다. 패널(900)은 FPC(908)을 통하여 프린트 배선기판(946)에 접속된다.
이러한 모듈(999), 입력수단(998), 배터리(997)는 케이스(996)에 수납된다. 표시패널(900)의 화소부는 케이스(996)에 형성된 개구창으로부터 시인할 수 있도록 배치되어 있다.
표시패널(900)은 화소전극 상, 또는 화소전극 주위를 덮는 절연물 상에 스페이서를 구비하고 있다. 그것에 의해서, 이 표시패널(900)을 구비하는 모듈은 전계발광층을 형성할 때에 사용하는 마스크가 화소전극과 접촉하지 않도록 지지하기 때문에, 화소 전극의 손상이 방지되고, 고화질의 표시와 높은 신뢰성과 같은 효과를 나타낼 수 있다.
도 22에서 도시하는 케이스(996)는 전화기의 외관형상을 일 예로서 도시하고 있다. 그러나, 본 실시예에 따른 전자기기는 그 기능이나 용도에 따라서 여러가지 형태로 변용할 수 있다. 이하에 제시하는 실시예에서, 그 형태의 일 예를 설명한다.
(실시예 12)
본 발명을 적용하여, 여러 가지의 표시장치를 제작할 수 있다. 즉, 그 표시장치를 표시부에 장착한 여러 가지의 전자기기에 본 발명을 적용할 수 있다.
그와 같은 전자기기로서는 비디오카메라, 디지털카메라 등의 카메라, 프로젝터, 헤드마운트 디스플레이(고글형 디스플레이), 카네비게이션, 카스테레오, 퍼스널 컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화 또는 전자서적 등), 기록매체를 구비한 화상재생장치{구체적으로는 Digital Versatile Disc(DVD) 등의 기록매체를 재생하고, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치} 등을 들 수 있다. 그러한 예를 도 23에 도시한다.
도 23a는 컴퓨터이고, 본체(2101), 케이스(2102), 표시부(2103), 키보드(2104), 외부접속 포트(2105), 포인팅 마우스(2106) 등을 포함한다. 본 발명을 사용하면, 소형화하여, 화소가 미세화되더라도, 신뢰성이 높고, 고화질인 화상을 표시하는 컴퓨터를 완성시킬 수 있다.
도 23b는 기록매체를 구비한 화상재생장치(구체적으로는 DVD 재생장치)이고, 본체(2201), 케이스(2202), 표시부A(2203), 표시부B(2204), 기록매체(DVD 등) 판독부(2205), 조작키(2206), 스피커부(2207) 등을 포함한다. 표시부A(2203)는 주로 화상정보를 표시하고, 표시부 B(2204)는 주로 문자정보를 표시한다. 본 발명을 사용하면, 소형화하여, 화소가 미세화하더라도, 신뢰성이 높고, 고화질인 화상을 표시하는 화상재생장치를 완성시킬 수 있다.
도 23c는 휴대전화이고, 본체(2301), 음성 출력부(2302), 음성입력부(2303), 표시부(2304), 조작 스위치(2305), 안테나(2306) 등을 포함한다. 본 발명을 사용하면, 소형화하여, 화소가 미세화되더라도, 신뢰성이 높고, 고화질인 화상을 표시하는 휴대전화를 완성할 수 있다.
도 23d는 비디오카메라이고, 본체(2401), 표시부(2402), 케이스(403), 외부접속 포트(2404), 리모콘 수신부(2405), 수상부(2406), 배터리(2407), 음성 입력부(2408), 접안부(2409), 조작키(2410) 등을 포함한다. 본 발명을 사용하면, 소형화 하여, 화소가 미세화되더라도, 신뢰성이 높고, 고화질인 화상을 표시할 수 있는 비디오카메라를 완성할 수 있다. 본 실시예는 상기 실시예와 자유롭게 조합할 수 있다.
본 발명을 사용하면, 신뢰성이 높은 표시장치를 간략화한 공정에서 제작할 수 있다. 따라서, 고세밀, 고화질의 표시장치를 저렴한 비용으로 수율 좋게 제조할 수 있다.

Claims (36)

  1. 제 1 전극층 상에 제 1 스페이서를 갖고,
    상기 제 1 전극층의 단부를 덮는 절연층을 갖고,
    상기 절연층 상에, 제 2 스페이서를 갖고,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 갖고,
    상기 전계발광층 상에 제 2 전극층을 갖는 것을 특징으로 하는 표시장치.
  2. 제 1 전극층 상에 제 1 스페이서를 갖고,
    상기 제 1 전극층의 단부를 덮는 절연층을 갖고,
    상기 절연층 상에, 제 2 스페이서를 갖고,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 갖고,
    상기 전계발광층 상에 제 2 전극층을 갖고,
    상기 절연층 및 상기 제 1 스페이서는 동재료로 이루어지는 것을 특징으로 하는 표시장치.
  3. 제 1 전극층 상에 제 1 스페이서를 갖고,
    상기 제 1 전극층의 단부를 덮는 절연층을 갖고,
    상기 절연층 상에, 제 2 스페이서를 갖고,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 갖고,
    상기 전계발광층 상에 제 2 전극층을 갖고,
    상기 제 1 스페이서 및 상기 제 2 스페이서는 동재료로 이루어지는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 제 1 스페이서 및 상기 제 2 스페이서는 주상(柱狀)인 것을 특징으로 하는, 표시장치.
  5. 제 1 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 분리되어 있는 것을 특징으로 하는, 표시장치.
  6. 제 1 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 연결되어 있는 것을 특징으로 하는, 표시장치.
  7. 제 1 항에 있어서,
    상기 제 1 스페이서와 상기 제 2 스페이서는 분리되어 있는 것을 특징으로 하는, 표시장치.
  8. 제 2 항에 있어서, 상기 제 1 스페이서와 상기 제 2 스페이서는 분리되어 있는 것을 특징으로 하는, 표시장치.
  9. 제 1 항에 있어서,
    게이트 전극층, 게이트 절연층, 반도체층, 소스 전극층 및 드레인 전극층을 포함하는 박막 트랜지스터를 갖고,
    상기 소스 전극층 또는 상기 드레인 전극층과 상기 제 1 전극층은 전기적으로 접속하는 것을 특징으로 하는, 표시장치.
  10. 제 1 전극층을 형성하는 단계,
    상기 제 1 전극층의 단부를 덮는 절연층, 및 상기 제 1 전극층 상에 제 1 스페이서를 형성하는 단계,
    상기 절연층 상에 제 2 스페이서를 형성하는 단계,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 형성하는 단계,
    상기 전계발광층 상에 제 2 전극층을 형성하는 단계를 특징으로 하는 표시장치 제작방법.
  11. 제 1 전극층을 형성하는 단계,
    상기 제 1 전극층의 단부를 덮는 절연층, 및 상기 제 1 전극층 상에 제 1 스페이서를 형성하는 단계,
    상기 절연층 상에 제 2 스페이서를 형성하는 단계,
    상기 제 2 스페이서에 접하여 마스크를 설치하고, 선택적으로 상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 형성하는 단계,
    상기 전계발광층 상에 제 2 전극층을 형성하는 단계를 특징으로 하는 표시장치 제작방법.
  12. 제 1 전극층을 형성하는 단계,
    상기 제 1 전극층의 단부를 덮는 절연층을 형성하는 단계,
    상기 제 1 전극층 상에 제 1 스페이서, 및 상기 절연층 상에 제 2 스페이서를 형성하는 단계,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 형성하는 단계,
    상기 전계발광층 상에 제 2 전극층을 형성하는 단계를 특징으로 하는 표시장치 제작방법.
  13. 제 1 전극층을 형성하는 단계,
    상기 제 1 전극층의 단부를 덮는 절연층을 형성하는 단계,
    상기 제 1 전극층 및 상기 절연층 상에 절연막을 형성하는 단계,
    상기 절연막을 패터닝하여 상기 제 1 전극층 상에 제 1 스페이서, 및 상기 절연층 상에 제 2 스페이서를 형성하는 단계,
    상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 형성하는 단계,
    상기 전계발광층 상에 제 2 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  14. 제 1 전극층을 형성하는 단계,
    상기 제 1 전극층의 단부를 덮는 절연층을 형성하는 단계,
    상기 제 1 전극층 상에 제 1 스페이서, 및 상기 절연층 상에 제 2 스페이서를 형성하는 단계,
    상기 제 2 스페이서에 접하여 마스크를 설치하고, 선택적으로 상기 제 1 전극층 및 상기 제 1 스페이서 상에 전계발광층을 형성하는 단계,
    상기 전계발광층 상에 제 2 전극층을 형성하는 단계를 특징으로 하는 표시장치 제작방법.
  15. 제 10 항에 있어서,
    게이트 전극층을 형성하는 단계,
    상기 게이트 전극층 상에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에, 상기 제 1 전극층과 전기적으로 접속하는 소스 전극층 및 드레인 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  16. 제 15 항에 있어서,
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층을, 도전성 재료를 포함하는 조성물을 토출하여 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  17. 제 11 항에 있어서,
    게이트 전극층을 형성하는 단계,
    상기 게이트 전극층 상에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에, 상기 제 1 전극층과 전기적으로 접속하는 소스 전극층 및 드레인 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  18. 제 12 항에 있어서,
    게이트 전극층을 형성하는 단계,
    상기 게이트 전극층 상에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에, 상기 제 1 전극층과 전기적으로 접속하는 소스 전극층 및 드레인 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  19. 제 13 항에 있어서,
    게이트 전극층을 형성하는 단계,
    상기 게이트 전극층 상에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에, 상기 제 1 전극층과 전기적으로 접속하는 소스 전극층 및 드레인 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  20. 제 14 항에 있어서,
    게이트 전극층을 형성하는 단계,
    상기 게이트 전극층 상에 게이트 절연층을 형성하는 단계,
    상기 게이트 절연층 상에 반도체층을 형성하는 단계,
    상기 반도체층 상에, 상기 제 1 전극층과 전기적으로 접속하는 소스 전극층 및 드레인 전극층을 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  21. 제 17 항에 있어서,
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층을, 도전성 재료를 포함하는 조성물을 토출하여 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  22. 제 18 항에 있어서,
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층을, 도전성 재료를 포함하는 조성물을 토출하여 형성하는 단계를 특징으로 하는, 표시장치 제작 방법.
  23. 제 19 항에 있어서,
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층을, 도전성 재료를 포함하는 조성물을 토출하여 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  24. 제 20 항에 있어서,
    상기 게이트 전극층, 상기 소스 전극층 및 상기 드레인 전극층을, 도전성 재료를 포함하는 조성물을 토출하여 형성하는 단계를 특징으로 하는, 표시장치 제작방법.
  25. 제 2 항에 있어서,
    상기 제 1 스페이서 및 상기 제 2 스페이서는 주상인 것을 특징으로 하는, 표시장치.
  26. 제 3 항에 있어서,
    상기 제 1 스페이서 및 상기 제 2 스페이서는 주상인 것을 특징으로 하는, 표시장치.
  27. 제 2 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 분리되어 있는 것을 특징으로 하는, 표시장치.
  28. 제 3 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 분리되어 있는 것을 특징으로 하는, 표시장치.
  29. 제 2 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 연결되어 있는 것을 특징으로 하는, 표시장치.
  30. 제 3 항에 있어서,
    상기 제 1 스페이서와 상기 절연층은 연결되어 있는 것을 특징으로 하는, 표시장치.
  31. 제 3 항에 있어서,
    상기 제 1 스페이서와 상기 제 2 스페이서는 분리되어 있는 것을 특징으로 하는, 표시장치.
  32. 제 2 항에 있어서,
    게이트 전극층, 게이트 절연층, 반도체층, 소스 전극층 및 드레인 전극층을 포함하는 박막 트랜지스터를 갖고,
    상기 소스 전극층 또는 상기 드레인 전극층과 상기 제 1 전극층은 전기적으로 접속하는 것을 특징으로 하는, 표시장치.
  33. 제 3 항에 있어서,
    게이트 전극층, 게이트 절연층, 반도체층, 소스 전극층 및 드레인 전극층을 포함하는 박막 트랜지스터를 갖고,
    상기 소스 전극층 또는 상기 드레인 전극층과 상기 제 1 전극층은 전기적으로 접속하는 것을 특징으로 하는, 표시장치.
  34. 제 1 항에 기재된 표시장치를 갖는 전자기기에 있어서, 텔레비전 장치, 컴퓨터, 기록매체를 구비한 화상재생장치, 휴대전화, 및 비디오카메라의 그룹으로부터 선택되는 것을 특징으로 하는, 전자기기.
  35. 제 2 항에 기재된 표시장치를 갖는 전자기기에 있어서, 텔레비전 장치, 컴퓨터, 기록매체를 구비한 화상재생장치, 휴대전화, 및 비디오카메라의 그룹으로부터 선택되는 것을 특징으로 하는, 전자기기.
  36. 제 3 항에 기재된 반도체장치를 갖는 전자기기에 있어서, 텔레비전 장치, 컴퓨터, 기록매체를 구비한 화상재생장치, 휴대전화, 및 비디오카메라의 그룹으로부터 선택되는 것을 특징으로 하는, 전자기기.
KR1020050091153A 2004-09-29 2005-09-29 표시장치, 전자기기, 및 그 표시장치의 제작방법 KR101221341B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00284940 2004-09-29
JP2004284940 2004-09-29

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020110056201A Division KR101125523B1 (ko) 2004-09-29 2011-06-10 액티브 매트릭스 표시 장치
KR1020120045513A Division KR101363886B1 (ko) 2004-09-29 2012-04-30 액티브 매트릭스형 표시장치

Publications (2)

Publication Number Publication Date
KR20060051830A true KR20060051830A (ko) 2006-05-19
KR101221341B1 KR101221341B1 (ko) 2013-01-11

Family

ID=36936149

Family Applications (4)

Application Number Title Priority Date Filing Date
KR1020050091153A KR101221341B1 (ko) 2004-09-29 2005-09-29 표시장치, 전자기기, 및 그 표시장치의 제작방법
KR1020110056201A KR101125523B1 (ko) 2004-09-29 2011-06-10 액티브 매트릭스 표시 장치
KR1020120045513A KR101363886B1 (ko) 2004-09-29 2012-04-30 액티브 매트릭스형 표시장치
KR1020130101335A KR101362691B1 (ko) 2004-09-29 2013-08-26 액티브 매트릭스형 표시장치

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR1020110056201A KR101125523B1 (ko) 2004-09-29 2011-06-10 액티브 매트릭스 표시 장치
KR1020120045513A KR101363886B1 (ko) 2004-09-29 2012-04-30 액티브 매트릭스형 표시장치
KR1020130101335A KR101362691B1 (ko) 2004-09-29 2013-08-26 액티브 매트릭스형 표시장치

Country Status (4)

Country Link
US (12) US7753751B2 (ko)
JP (13) JP5478574B2 (ko)
KR (4) KR101221341B1 (ko)
CN (2) CN1825616B (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1942526A2 (en) 2007-01-04 2008-07-09 Samsung SDI Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8039839B2 (en) 2008-01-31 2011-10-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
KR20160035189A (ko) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 유기전계발광 표시장치
US9337244B2 (en) 2011-02-25 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
US9929220B2 (en) 2009-01-08 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US11071224B2 (en) * 2014-10-28 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device

Families Citing this family (104)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US8350466B2 (en) 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP4533392B2 (ja) * 2006-03-22 2010-09-01 キヤノン株式会社 有機発光装置
US7736936B2 (en) 2006-08-29 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Method of forming display device that includes removing mask to form opening in insulating film
TW200834607A (en) * 2007-02-15 2008-08-16 Univ Nat Taiwan Nano zinc oxide organic and inorganic composite film, fabrication method, and electro-luminescent components using the composite film thereof
KR101453878B1 (ko) * 2008-08-07 2014-10-23 삼성디스플레이 주식회사 평판 표시장치의 제조방법
JP5498762B2 (ja) * 2008-11-17 2014-05-21 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
KR101824425B1 (ko) * 2008-12-17 2018-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8911653B2 (en) 2009-05-21 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing light-emitting device
US8383434B2 (en) * 2010-02-22 2013-02-26 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
TWI429326B (zh) 2010-11-10 2014-03-01 Au Optronics Corp 發光裝置及其製造方法
US8669702B2 (en) * 2010-11-19 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Lighting device
CN102110707B (zh) * 2010-11-23 2013-07-03 友达光电股份有限公司 发光装置及其制造方法
US8476622B2 (en) * 2011-01-05 2013-07-02 Electronics And Telecommunications Research Institute Active matrix organic light emitting diode
KR101894898B1 (ko) 2011-02-11 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 사용한 전자 기기
KR101993760B1 (ko) 2011-02-11 2019-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 표시 장치
US8957442B2 (en) 2011-02-11 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
KR101914577B1 (ko) 2011-02-11 2018-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치 및 표시 장치
JP5820295B2 (ja) 2011-02-21 2015-11-24 株式会社半導体エネルギー研究所 照明装置
JP2012199231A (ja) 2011-03-04 2012-10-18 Semiconductor Energy Lab Co Ltd 表示装置
KR20120103970A (ko) * 2011-03-11 2012-09-20 삼성디스플레이 주식회사 유기전계발광 표시장치
TWI562424B (en) 2011-03-25 2016-12-11 Semiconductor Energy Lab Co Ltd Light-emitting panel, light-emitting device, and method for manufacturing the light-emitting panel
JP5919807B2 (ja) * 2011-03-30 2016-05-18 ソニー株式会社 有機発光素子、有機発光素子の製造方法および表示装置
KR101960759B1 (ko) 2011-04-08 2019-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치, 전자 기기, 및 조명 장치
KR101920374B1 (ko) 2011-04-27 2018-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 제작 방법
KR101917752B1 (ko) 2011-05-11 2018-11-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 모듈, 발광 패널, 발광 장치
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
JP2013030467A (ja) 2011-06-24 2013-02-07 Semiconductor Energy Lab Co Ltd 発光装置および発光装置の作製方法
WO2013008765A1 (en) 2011-07-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting module, light-emitting device, and method for manufacturing the light-emitting module
CN102903829B (zh) * 2011-07-26 2015-01-07 展晶科技(深圳)有限公司 发光二极管光源装置
KR102079188B1 (ko) 2012-05-09 2020-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
KR102082793B1 (ko) 2012-05-10 2020-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
KR102037700B1 (ko) * 2012-05-23 2019-10-30 삼성디스플레이 주식회사 휴대형 표시 장치 및 그의 조립 방법
KR102022698B1 (ko) * 2012-05-31 2019-11-05 삼성디스플레이 주식회사 표시 패널
JP6302186B2 (ja) 2012-08-01 2018-03-28 株式会社半導体エネルギー研究所 表示装置
JP6076683B2 (ja) 2012-10-17 2017-02-08 株式会社半導体エネルギー研究所 発光装置
JP6204012B2 (ja) 2012-10-17 2017-09-27 株式会社半導体エネルギー研究所 発光装置
JP6155020B2 (ja) 2012-12-21 2017-06-28 株式会社半導体エネルギー研究所 発光装置及びその製造方法
JP6216125B2 (ja) 2013-02-12 2017-10-18 株式会社半導体エネルギー研究所 発光装置
JP6429465B2 (ja) * 2013-03-07 2018-11-28 株式会社半導体エネルギー研究所 装置及びその作製方法
JP6104649B2 (ja) 2013-03-08 2017-03-29 株式会社半導体エネルギー研究所 発光装置
TWI612689B (zh) 2013-04-15 2018-01-21 半導體能源研究所股份有限公司 發光裝置
US10290531B2 (en) * 2013-04-30 2019-05-14 John Cleaon Moore Release layer for subsequent manufacture of flexible substrates in microelectronic applications
KR102080008B1 (ko) * 2013-07-12 2020-02-24 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US9614021B2 (en) * 2013-07-24 2017-04-04 Samsung Display Co., Ltd. Organic light-emitting display apparatus and manufacturing method thereof
US9269914B2 (en) * 2013-08-01 2016-02-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, electronic device, and lighting device
KR102081288B1 (ko) * 2013-08-08 2020-02-26 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
CN103531725A (zh) * 2013-10-16 2014-01-22 上海和辉光电有限公司 电激发光组件及其封装方法
KR102132697B1 (ko) * 2013-12-05 2020-07-10 엘지디스플레이 주식회사 휘어진 디스플레이 장치
KR20160066045A (ko) * 2013-12-16 2016-06-09 사빅 글로벌 테크놀러지스 비.브이. 자외선 및 열 처리된 중합 멤브레인들
JPWO2015136670A1 (ja) * 2014-03-13 2017-04-06 パイオニア株式会社 発光装置
EP2960962B1 (en) * 2014-06-25 2020-04-01 LG Display Co., Ltd. Organic light emitting display apparatus
JP2016018734A (ja) * 2014-07-10 2016-02-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
TWI683169B (zh) * 2014-07-25 2020-01-21 日商半導體能源研究所股份有限公司 堆疊結構體、輸入／輸出裝置、資訊處理裝置及堆疊結構體的製造方法
KR102377360B1 (ko) 2014-08-08 2022-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 소자, 발광 장치, 조명 장치, 표시 장치, 디스플레이 패널, 전자 기기
KR102343768B1 (ko) * 2014-08-14 2021-12-24 에스케이넥실리스 주식회사 배리어 필름 구조체 및 이를 구비하는 유기전자소자
CN104216161B (zh) * 2014-08-22 2018-06-05 京东方科技集团股份有限公司 一种显示装置
KR102375250B1 (ko) * 2014-09-04 2022-03-15 엘지디스플레이 주식회사 터치 스크린 일체형 유기 발광 표시 장치 및 터치 스크린 일체형 유기 발광 표시 장치 제조 방법
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
CN111710794A (zh) * 2014-10-17 2020-09-25 株式会社半导体能源研究所 发光装置、模块、电子设备以及发光装置的制造方法
JP6402599B2 (ja) * 2014-11-13 2018-10-10 富士通株式会社 情報処理装置、設計支援方法、及び設計支援プログラム
KR102357269B1 (ko) * 2014-12-12 2022-02-03 삼성디스플레이 주식회사 유기발광 표시장치 및 그 제조방법
KR102420461B1 (ko) * 2015-02-06 2022-07-14 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN104779268B (zh) * 2015-04-13 2016-07-06 深圳市华星光电技术有限公司 Oled显示器件
KR102343411B1 (ko) 2015-05-15 2021-12-24 삼성디스플레이 주식회사 표시 장치
US10516118B2 (en) 2015-09-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Electronic device, display device, method for manufacturing the same, and system including a plurality of display devices
CN105428389B (zh) * 2015-11-30 2018-12-18 上海天马有机发光显示技术有限公司 一种有机发光显示装置及制造方法
KR102594346B1 (ko) * 2016-08-31 2023-10-25 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
KR20180045964A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
CN106384744B (zh) * 2016-11-16 2020-04-03 信利（惠州）智能显示有限公司 有机发光显示器件的制造方法
CN108630829B (zh) * 2017-03-17 2019-11-08 京东方科技集团股份有限公司 显示面板的制作方法、显示面板及显示装置
US10836200B2 (en) * 2017-11-13 2020-11-17 X Display Company Technology Limited Rigid micro-modules with ILED and light conductor
KR102479020B1 (ko) * 2017-11-28 2022-12-19 삼성디스플레이 주식회사 표시 장치
CN110197863B (zh) * 2018-02-27 2021-04-23 富泰华工业（深圳）有限公司 发光二极体显示装置及像素安装方法
WO2019176113A1 (ja) 2018-03-16 2019-09-19 シャープ株式会社 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
CN111937494B (zh) * 2018-03-30 2023-06-16 夏普株式会社 显示器件以及显示器件的制造方法
CN112424969A (zh) 2018-05-18 2021-02-26 株式会社半导体能源研究所 发光元件、发光装置、电子设备及照明装置
CN108493200A (zh) * 2018-05-28 2018-09-04 武汉华星光电半导体显示技术有限公司 一种阵列基板的制作方法、阵列基板及显示装置
CN108878676A (zh) * 2018-05-31 2018-11-23 武汉华星光电半导体显示技术有限公司 一种amoled薄膜封装结构及其制造方法
CN108803928B (zh) * 2018-06-05 2020-06-19 京东方科技集团股份有限公司 一种显示面板及其制备方法、显示装置
CN109192755B (zh) * 2018-08-20 2020-12-11 云谷（固安）科技有限公司 显示面板及显示装置
CN112753057B (zh) * 2018-09-25 2023-06-16 日本精机株式会社 显示装置
CN110956903B (zh) * 2018-09-27 2022-07-22 宏碁股份有限公司 显示装置及其制作方法
KR20200046196A (ko) * 2018-10-23 2020-05-07 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP7236844B2 (ja) * 2018-11-12 2023-03-10 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
TWI679754B (zh) * 2018-11-26 2019-12-11 友達光電股份有限公司 元件基板
CN113508642A (zh) * 2019-03-06 2021-10-15 夏普株式会社 显示装置及显示装置的制造方法
US20220173182A1 (en) * 2019-04-04 2022-06-02 Sharp Kabushiki Kaisha Display device
CN110299471B (zh) * 2019-06-28 2021-09-07 昆山工研院新型平板显示技术中心有限公司 显示面板、显示设备及显示面板的制备方法
CN110610972B (zh) * 2019-09-19 2022-06-03 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN110993661A (zh) * 2019-12-02 2020-04-10 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111916578B (zh) * 2020-07-15 2023-12-19 京东方科技集团股份有限公司 一种阵列基板、其制备方法及显示装置
CN112080721A (zh) * 2020-09-16 2020-12-15 云谷（固安）科技有限公司 掩膜板及其制备方法、显示基板及显示装置
CN114530474A (zh) * 2020-10-30 2022-05-24 京东方科技集团股份有限公司 显示面板、显示装置及显示面板的制造方法
TWI749889B (zh) * 2020-11-20 2021-12-11 友達光電股份有限公司 畫素陣列基板
WO2022224398A1 (ja) * 2021-04-22 2022-10-27 シャープディスプレイテクノロジー株式会社 表示装置及び表示装置の製造方法
CN113345942A (zh) * 2021-05-26 2021-09-03 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN115881788A (zh) * 2021-09-26 2023-03-31 群创光电股份有限公司 电子装置及其制造方法
CN116564902A (zh) * 2023-04-27 2023-08-08 惠科股份有限公司 显示面板、显示面板的制备方法和显示装置

Family Cites Families (130)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045219A (ja) 1983-08-23 1985-03-11 Toshiba Corp アクテイブマトリクス型表示装置
US4678282A (en) 1985-02-19 1987-07-07 Ovonic Imaging Systems, Inc. Active display matrix addressable without crossed lines on any one substrate and method of using the same
US4653864A (en) 1986-02-26 1987-03-31 Ovonic Imaging Systems, Inc. Liquid crystal matrix display having improved spacers and method of making same
JPS6472557A (en) 1987-09-11 1989-03-17 Seiko Instr & Electronics Image sensor
US6037712A (en) 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
JPH10134959A (ja) 1996-10-29 1998-05-22 Sharp Corp 薄膜ｅｌパネル
JP3361029B2 (ja) * 1997-03-19 2003-01-07 株式会社東芝 表示装置
US6465268B2 (en) * 1997-05-22 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an electro-optical device
US6175345B1 (en) 1997-06-02 2001-01-16 Canon Kabushiki Kaisha Electroluminescence device, electroluminescence apparatus, and production methods thereof
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3580092B2 (ja) 1997-08-21 2004-10-20 セイコーエプソン株式会社 アクティブマトリクス型表示装置
US6592933B2 (en) * 1997-10-15 2003-07-15 Toray Industries, Inc. Process for manufacturing organic electroluminescent device
KR100660383B1 (ko) 1998-03-17 2006-12-21 세이코 엡슨 가부시키가이샤 유기이엘장치의 제조방법
JPH11339958A (ja) 1998-05-22 1999-12-10 Casio Comput Co Ltd 電界発光素子の製造方法
KR100697413B1 (ko) 1998-07-30 2007-03-19 마츠시타 덴끼 산교 가부시키가이샤 액정 표시 장치, 영상 디스플레이 장치, 정보 처리 장치, 및 그 제조 방법
JP2000196101A (ja) * 1998-10-13 2000-07-14 Semiconductor Energy Lab Co Ltd 半導体素子からなる半導体回路を備えた半導体装置およびその作製方法
JP4364957B2 (ja) 1998-10-22 2009-11-18 北陸電気工業株式会社 蒸着マスク
JP4186289B2 (ja) 1998-12-24 2008-11-26 凸版印刷株式会社 有機エレクトロルミネッセンス表示素子用基板の製造方法および有機エレクトロルミネッセンス表示素子の製造方法
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP2001052864A (ja) * 1999-06-04 2001-02-23 Semiconductor Energy Lab Co Ltd 電気光学装置の作製方法
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
US6469439B2 (en) * 1999-06-15 2002-10-22 Toray Industries, Inc. Process for producing an organic electroluminescent device
US6952020B1 (en) 1999-07-06 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW459275B (en) 1999-07-06 2001-10-11 Semiconductor Energy Lab Semiconductor device and method of fabricating the same
US6833668B1 (en) * 1999-09-29 2004-12-21 Sanyo Electric Co., Ltd. Electroluminescence display device having a desiccant
JP3809758B2 (ja) 1999-10-28 2006-08-16 ソニー株式会社 表示装置及び表示装置の製造方法
EP1096568A3 (en) 1999-10-28 2007-10-24 Sony Corporation Display apparatus and method for fabricating the same
JP4776769B2 (ja) 1999-11-09 2011-09-21 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2001148291A (ja) 1999-11-19 2001-05-29 Sony Corp 表示装置及びその製造方法
JP4076720B2 (ja) 1999-12-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821827B2 (en) * 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4132528B2 (ja) 2000-01-14 2008-08-13 シャープ株式会社 液晶表示装置の製造方法
US6559594B2 (en) * 2000-02-03 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
JP4062844B2 (ja) 2000-02-03 2008-03-19 株式会社豊田自動織機 燃料噴射装置
US6882102B2 (en) 2000-02-29 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW484238B (en) 2000-03-27 2002-04-21 Semiconductor Energy Lab Light emitting device and a method of manufacturing the same
US20010030511A1 (en) 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
TW502236B (en) 2000-06-06 2002-09-11 Semiconductor Energy Lab Display device
JP2002062845A (ja) * 2000-06-06 2002-02-28 Semiconductor Energy Lab Co Ltd 表示装置
TW522454B (en) 2000-06-22 2003-03-01 Semiconductor Energy Lab Display device
JP2002164181A (ja) 2000-09-18 2002-06-07 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法
US6739931B2 (en) 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
JP2002101252A (ja) 2000-09-21 2002-04-05 Canon Inc 画像出力装置及び画像出力装置の制御方法
JP2002184569A (ja) * 2000-10-03 2002-06-28 Semiconductor Energy Lab Co Ltd 発光装置
US6924594B2 (en) 2000-10-03 2005-08-02 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
TW522752B (en) 2000-10-20 2003-03-01 Toshiba Corp Self-luminous display panel and method of manufacturing the same
JP3695308B2 (ja) 2000-10-27 2005-09-14 日本電気株式会社 アクティブマトリクス有機ｅｌ表示装置及びその製造方法
JP2002141512A (ja) 2000-11-06 2002-05-17 Advanced Display Inc 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JP2002151252A (ja) 2000-11-16 2002-05-24 Stanley Electric Co Ltd 有機ｅｌ表示装置
US6965124B2 (en) 2000-12-12 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method of fabricating the same
JP4067819B2 (ja) * 2000-12-21 2008-03-26 株式会社半導体エネルギー研究所 発光装置
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US6465266B1 (en) 2001-01-05 2002-10-15 Advanced Micro Devices, Inc. Semiconductor device short analysis
JP2002208484A (ja) 2001-01-12 2002-07-26 Tohoku Pioneer Corp 有機ｅｌディスプレイ及びその製造方法
JP3440419B2 (ja) 2001-02-02 2003-08-25 株式会社フジミインコーポレーテッド 研磨用組成物およびそれを用いた研磨方法
US6720198B2 (en) 2001-02-19 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4101529B2 (ja) 2001-02-22 2008-06-18 株式会社半導体エネルギー研究所 表示装置及びその作製方法
US6992439B2 (en) 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP2002289347A (ja) * 2001-03-27 2002-10-04 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置、その製造方法、被着マスク及びその製造方法
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2002372928A (ja) 2001-06-13 2002-12-26 Sony Corp タイリング型表示装置及びその製造方法
JP2003086356A (ja) * 2001-09-06 2003-03-20 Semiconductor Energy Lab Co Ltd 発光装置及び電子機器
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP4665352B2 (ja) 2001-07-10 2011-04-06 日本電気株式会社 顧客認証システム、顧客認証方法、及び該方法を実施するための制御プログラム
JP2003059671A (ja) 2001-08-20 2003-02-28 Sony Corp 表示素子及びその製造方法
JP2003063560A (ja) 2001-08-21 2003-03-05 Yokoyama:Kk アンカープラグ類のブリスターパック
JP4166455B2 (ja) 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP2003123969A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd 蒸着用マスクおよび有機エレクトロルミネッセンスディスプレイの製造方法
US6852997B2 (en) * 2001-10-30 2005-02-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
CN100380673C (zh) 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
JP4493905B2 (ja) * 2001-11-09 2010-06-30 株式会社半導体エネルギー研究所 発光装置及びその作製方法
US7042024B2 (en) 2001-11-09 2006-05-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method for manufacturing the same
JP4451054B2 (ja) 2001-11-09 2010-04-14 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP4515022B2 (ja) * 2001-11-16 2010-07-28 株式会社半導体エネルギー研究所 発光装置
US7483001B2 (en) 2001-11-21 2009-01-27 Seiko Epson Corporation Active matrix substrate, electro-optical device, and electronic device
JP3983037B2 (ja) 2001-11-22 2007-09-26 株式会社半導体エネルギー研究所 発光装置およびその作製方法
JP3705264B2 (ja) 2001-12-18 2005-10-12 セイコーエプソン株式会社 表示装置及び電子機器
JP4101511B2 (ja) 2001-12-27 2008-06-18 株式会社半導体エネルギー研究所 発光装置及びその作製方法
KR100781594B1 (ko) 2001-12-28 2007-12-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
US6815723B2 (en) 2001-12-28 2004-11-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
KR100834344B1 (ko) 2001-12-29 2008-06-02 엘지디스플레이 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100488953B1 (ko) 2001-12-31 2005-05-11 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 지주 스페이서 형성방법
JP4627966B2 (ja) * 2002-01-24 2011-02-09 株式会社半導体エネルギー研究所 発光装置およびその作製方法
SG143063A1 (en) 2002-01-24 2008-06-27 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
TWI258317B (en) 2002-01-25 2006-07-11 Semiconductor Energy Lab A display device and method for manufacturing thereof
JP2004145244A (ja) * 2002-01-25 2004-05-20 Semiconductor Energy Lab Co Ltd 表示装置
JP4094863B2 (ja) 2002-02-12 2008-06-04 三星エスディアイ株式会社 有機ｅｌ表示装置
JP2003243171A (ja) * 2002-02-18 2003-08-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセンスディスプレイパネルおよびその製造方法
JP3481232B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
EP1343206B1 (en) 2002-03-07 2016-10-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus, electronic apparatus, illuminating device and method of fabricating the light emitting apparatus
JP4651916B2 (ja) 2002-03-07 2011-03-16 株式会社半導体エネルギー研究所 発光装置の作製方法
JP4545385B2 (ja) * 2002-03-26 2010-09-15 株式会社半導体エネルギー研究所 発光装置の作製方法
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7309269B2 (en) 2002-04-15 2007-12-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating light-emitting device and apparatus for manufacturing light-emitting device
JP4156431B2 (ja) * 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP2003317971A (ja) 2002-04-26 2003-11-07 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
JP4954434B2 (ja) * 2002-05-17 2012-06-13 株式会社半導体エネルギー研究所 製造装置
US20040035360A1 (en) 2002-05-17 2004-02-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing apparatus
JP4120279B2 (ja) 2002-06-07 2008-07-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法及び電子機器
US7230271B2 (en) 2002-06-11 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Light emitting device comprising film having hygroscopic property and transparency and manufacturing method thereof
JP2004083650A (ja) 2002-08-23 2004-03-18 Konica Minolta Holdings Inc 有機半導体材料及びそれを用いる薄膜トランジスタ素子
JP2004127933A (ja) 2002-09-11 2004-04-22 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
US7291970B2 (en) 2002-09-11 2007-11-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting apparatus with improved bank structure
JP2004111166A (ja) * 2002-09-18 2004-04-08 Hitachi Ltd 有機ｅｌ素子用バンク付き基板
US7094684B2 (en) 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2004127606A (ja) * 2002-09-30 2004-04-22 Seiko Epson Corp 電気光学装置及び電子機器
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
JP2004165067A (ja) 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネル
JP2004192813A (ja) 2002-12-06 2004-07-08 Toshiba Matsushita Display Technology Co Ltd 有機ｅｌ表示装置
JP4712298B2 (ja) * 2002-12-13 2011-06-29 株式会社半導体エネルギー研究所 発光装置の作製方法
KR101032337B1 (ko) 2002-12-13 2011-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 그의 제조방법
JP2004227792A (ja) * 2003-01-20 2004-08-12 Renesas Technology Corp 有機エレクトロルミネッセンス表示装置
AU2003227505A1 (en) 2003-04-15 2004-11-04 Fujitsu Limited Organic el display
US7601236B2 (en) 2003-11-28 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
KR100611159B1 (ko) 2003-11-29 2006-08-09 삼성에스디아이 주식회사 유기전계 발광표시장치
US7792489B2 (en) * 2003-12-26 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, electronic appliance, and method for manufacturing light emitting device
JP3915810B2 (ja) * 2004-02-26 2007-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置、その製造方法、及び電子機器
JP3994998B2 (ja) 2004-03-03 2007-10-24 セイコーエプソン株式会社 発光装置、発光装置の製造方法及び電子機器
US7619258B2 (en) 2004-03-16 2009-11-17 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2005322564A (ja) 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
US7005871B1 (en) 2004-06-29 2006-02-28 Nvidia Corporation Apparatus, system, and method for managing aging of an integrated circuit
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102007585B (zh) 2008-04-18 2013-05-29 株式会社半导体能源研究所 薄膜晶体管及其制造方法
WO2009128522A1 (en) 2008-04-18 2009-10-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method for manufacturing the same

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1942526A2 (en) 2007-01-04 2008-07-09 Samsung SDI Co., Ltd. Organic light emitting diode display device and method of fabricating the same
EP1942526A3 (en) * 2007-01-04 2009-05-27 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US7834547B2 (en) 2007-01-04 2010-11-16 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US8039839B2 (en) 2008-01-31 2011-10-18 Samsung Mobile Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same
US9929220B2 (en) 2009-01-08 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US10361258B2 (en) 2009-01-08 2019-07-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic device
US9337244B2 (en) 2011-02-25 2016-05-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electronic device using light-emitting device
KR20160035189A (ko) * 2014-09-22 2016-03-31 엘지디스플레이 주식회사 유기전계발광 표시장치
US11071224B2 (en) * 2014-10-28 2021-07-20 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device
US11818856B2 (en) 2014-10-28 2023-11-14 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device

Also Published As

Publication number Publication date
US20180175126A1 (en) 2018-06-21
US11233105B2 (en) 2022-01-25
US20140299899A1 (en) 2014-10-09
JP7368438B2 (ja) 2023-10-24
JP2014222671A (ja) 2014-11-27
CN103022073A (zh) 2013-04-03
KR101125523B1 (ko) 2012-03-23
JP5836447B2 (ja) 2015-12-24
US11778870B2 (en) 2023-10-03
KR20110084857A (ko) 2011-07-26
JP2022020755A (ja) 2022-02-01
JP6876739B2 (ja) 2021-05-26
US20160005801A1 (en) 2016-01-07
JP5478574B2 (ja) 2014-04-23
JP2014220256A (ja) 2014-11-20
US11552145B2 (en) 2023-01-10
CN1825616A (zh) 2006-08-30
US9893130B2 (en) 2018-02-13
US10403697B2 (en) 2019-09-03
US7753751B2 (en) 2010-07-13
JP2012160475A (ja) 2012-08-23
US20120305922A1 (en) 2012-12-06
KR101362691B1 (ko) 2014-02-13
JP2018085338A (ja) 2018-05-31
CN1825616B (zh) 2012-11-14
JP2021022567A (ja) 2021-02-18
JP2019114557A (ja) 2019-07-11
US20170104047A1 (en) 2017-04-13
JP2023030048A (ja) 2023-03-07
JP2024023508A (ja) 2024-02-21
KR20130108520A (ko) 2013-10-04
US10937847B2 (en) 2021-03-02
KR20120065976A (ko) 2012-06-21
US20190393288A1 (en) 2019-12-26
JP5976734B2 (ja) 2016-08-24
US20180350887A1 (en) 2018-12-06
KR101221341B1 (ko) 2013-01-11
US20230165065A1 (en) 2023-05-25
US9530829B2 (en) 2016-12-27
JP2017037857A (ja) 2017-02-16
JP2015149309A (ja) 2015-08-20
US20220140030A1 (en) 2022-05-05
JP7440601B2 (ja) 2024-02-28
US20210257425A1 (en) 2021-08-19
US10038040B2 (en) 2018-07-31
CN103022073B (zh) 2015-08-19
JP7117353B2 (ja) 2022-08-12
US20080018229A1 (en) 2008-01-24
US9147713B2 (en) 2015-09-29
US20100176720A1 (en) 2010-07-15
US8786178B2 (en) 2014-07-22
US8237355B2 (en) 2012-08-07
JP2012151124A (ja) 2012-08-09
KR101363886B1 (ko) 2014-02-19
JP2012033497A (ja) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101362691B1 (ko) 액티브 매트릭스형 표시장치
KR101266023B1 (ko) 표시 장치, 및 표시 장치의 제조 방법
JP4879541B2 (ja) 表示装置の作製方法
JP2006113568A (ja) 表示装置、及び表示装置の作製方法
JP2005277323A (ja) 薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP4954527B2 (ja) 表示装置の作製方法
JP5072202B2 (ja) 表示装置の作製方法
JP4877865B2 (ja) 薄膜トランジスタの作製方法及び表示装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 8