KR102479020B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102479020B1
KR102479020B1 KR1020170160327A KR20170160327A KR102479020B1 KR 102479020 B1 KR102479020 B1 KR 102479020B1 KR 1020170160327 A KR1020170160327 A KR 1020170160327A KR 20170160327 A KR20170160327 A KR 20170160327A KR 102479020 B1 KR102479020 B1 KR 102479020B1
Authority
KR
South Korea
Prior art keywords
transistor
display area
electrode
transmission line
common voltage
Prior art date
Application number
KR1020170160327A
Other languages
English (en)
Other versions
KR20190062666A (ko
Inventor
조승환
최종현
김두환
송도근
윤주선
정민재
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020170160327A priority Critical patent/KR102479020B1/ko
Priority to US16/201,172 priority patent/US10777631B2/en
Publication of KR20190062666A publication Critical patent/KR20190062666A/ko
Application granted granted Critical
Publication of KR102479020B1 publication Critical patent/KR102479020B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H01L51/5237—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L51/5203—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는, 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 기판, 상기 표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제1 트랜지스터, 상기 비표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 구동 회로, 상기 제2 트랜지스터 위로 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 사이에 위치하는 절연층, 상기 비표시 영역에 위치하며 상기 구동 회로에 신호를 전달하는 신호 전달선, 상기 제1 기판에 대향하는 제2 기판, 그리고 상기 제1 기판과 상기 제2 기판 사이에서 상기 비표시 영역에 위치하며, 상기 제2 트랜지스터와 중첩하는 밀봉재를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치, 좀더 상세하게는 유기 발광 표시 장치에 관한 것이다.
유기 발광 표시 장치, 액정 표시 장치 등의 표시 장치가 사용되고 있다. 표시 장치는 영상을 표시하는 화소들을 포함하는 표시 패널을 포함한다. 표시 패널에는 화소들 외에도, 구동 회로들, 화소들과 구동 회로들을 제어하는데 사용되는 신호들을 입력하기 위한 패드들이 형성되어 있고, 패드들에 연결되어 신호들을 전달하는 신호선들이 형성되어 있다.
유기 발광 표시 장치의 표시 패널을 구성하는 소자들, 특히 유기 발광층과 전극들은 수분, 산소 등에 취약하므로, 외부에서 수분, 산소 등이 침투하지 못하도록 표시 패널을 밀봉하는 것이 중요하다. 기밀성(airtightness)이 높은 밀봉 방법으로서, 유기 발광 다이오드들이 형성되어 있는 소자 기판과 봉지 기판 사이에 프릿(frit)을 배치하고 프릿에 레이저를 조사하여, 소자 기판과 봉지 기판을 용융 및 경화된 프릿(밀봉재(seal))에 의해 합착시키는 기술이 사용되고 있다.
최근 표시 장치의 베젤(bezel) 폭을 줄이는 요구가 증가하고 있고, 이에 따라 밀봉 공정에서 가해지는 열이 구동 회로나 소자들에 영향을 줄 수 있다.
실시예들은 베젤 폭을 줄일 수 있는 표시 장치를 제공하는 것이다.
일 실시예에 따른 표시 장치는, 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 기판, 상기 표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제1 트랜지스터, 상기 비표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 구동 회로, 상기 제2 트랜지스터 위로 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 사이에 위치하는 절연층, 상기 비표시 영역에 위치하며 상기 구동 회로에 신호를 전달하는 신호 전달선, 상기 제1 기판에 대향하는 제2 기판, 그리고 상기 제1 기판과 상기 제2 기판 사이에서 상기 비표시 영역에 위치하며, 상기 제2 트랜지스터와 중첩하는 밀봉재를 포함한다.
상기 신호 전달선은 상기 절연층에 형성된 접촉 구멍을 통해 상기 제2 트랜지스터에 연결될 수 있다.
상기 제1 트랜지스터의 소스 전극 및 드레인 전극은 상기 절연층에 형성된 접촉 구멍을 통해 상기 제1 트랜지스터의 반도체층에 연결될 수 있다.
상기 표시 장치는 상기 비표시 영역에서 상기 제2 트랜지스터와 상기 신호 전달선 사이에 위치하는 공통 전압 전달선을 더 포함할 수 있고, 상기 공통 전압 전달선은 상기 제2 트랜지스터의 소스 전극 또는 드레인 전극과 중첩할 수 있다.
상기 제1 트랜지스터의 소스 전극 및 드레인 전극, 상기 신호 전달선 및 상기 공통 전압 전달선은 상기 절연층 바로 위에 위치할 수 있다.
상기 제2 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 사이에 복수의 절연층이 위치할 수 있다.
상기 제2 트랜지스터의 소스 전극 및 드레인 전극은 700℃ 이상의 융점을 가진 금속 또는 금속 합금으로 이루어질 수 있다.
상기 금속은 몰리브덴일 수 있고, 상기 금속 합금은 알루미늄-네오디뮴 또는 질화티타늄일 수 있다.
상기 표시 장치는 상기 비표시 영역에서, 상기 밀봉재와 상기 표시 영역 사이에 위치하는 공통 전압 전달선을 더 포함할 수 있고, 상기 공통 전압 전달선은 상기 구동 회로와 상기 표시 영역 사이에는 위치하지 않을 수 있다.
상기 공통 전압 전달선은 상기 표시 영역을 사이에 두고 마주하는 제1 공통 전압 전달선 및 제2 공통 전압 전달선을 포함할 수 있고, 상기 제1 공통 전압 전달선과 상기 제2 공통 전압 전달선은 상기 표시 영역을 가로지르는 복수의 연결선에 의해 전기적으로 연결될 수 있다.
상기 발광 소자는 화소 전극, 공통 전극 및 상기 화소 전극과 상기 공통 전극 사이에 위치하는 발광층을 포함할 수 있고, 상기 공통 전극은 상기 공통 전압 전달선에 전기적으로 연결될 수 있다.
상기 제2 트랜지스터와 상기 밀봉재 사이에 유기 절연층이 위치하지 않을 수 있다.
일 실시예에 따른 표시 장치는, 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 기판, 상기 표시 영역에 위치하며, 화소 전극, 공통 전극 및 발광층을 포함하는 발광 소자, 상기 비표시 영역에 위치하며, 상기 발광 소자의 구동 신호를 생성 및 출력하는 구동 회로, 상기 제1 기판에 대향하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에서 상기 비표시 영역에 위치하며, 상기 구동 회로의 적어도 일부와 중첩하는 밀봉재, 그리고 상기 공통 전극과 전기적으로 연결되어 있으며, 상기 밀봉재와 상기 표시 영역 사이에 위치하고, 상기 구동 회로와 상기 표시 영역 사이에는 위치하지 않는 공통 전압 전달선을 포함한다.
상기 공통 전압 전달선은 상기 표시 영역을 사이에 두고 마주하는 제1 공통 전압 전달선 및 제2 공통 전압 전달선을 포함할 수 있고, 상기 제1 공통 전압 전달선과 상기 제2 공통 전압 전달선은 상기 표시 영역을 가로지르는 복수의 연결선에 의해 전기적으로 연결될 수 있다.
상기 구동 회로는 상기 제1 공통 전압 전달선과 상기 제2 공통 전압 전달선이 마주하는 방향과 다른 방향으로 상기 표시 영역을 사이에 두고 마주하는 제1 구동 회로 및 제2 구동 회로를 포함할 수 있다.
상기 구동 회로는 상기 밀봉재와 중첩하는 트랜지스터를 포함할 수 있고, 상기 트랜지스터의 소스 전극 및 드레인 전극은 700℃ 이상의 융점을 가진 금속 또는 금속 합금으로 이루어질 수 있다.
상기 금속은 몰리브덴일 수 있고, 상기 금속 합금은 알루미늄-네오디뮴, 또는 질화티타늄일 수 있다.
상기 표시 장치는 상기 구동 회로에 신호를 전달하는 신호 전달선을 더 포함할 수 있고, 상기 신호 전달선은 상기 트랜지스터의 소스 전극 및 드레인 전극과 동일한 물질로 이루어질 수 있다.
상기 밀봉재는 상기 신호 전달선과 중첩할 수 있다.
상기 트랜지스터의 소스 전극 및 드레인 전극이 상기 밀봉재와 접촉할 수 있다.
실시예들에 따르면, 밀봉 공정 시 열에 의한 구동 회로의 손상 없이 표시 패널의 비표시 영역의 폭을 줄일 수 있고, 이에 따라 표시 장치의 베젤 폭을 줄일 수 있다.
도 1은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이다.
도 2 및 도 3은 각각 도 1에서 Ⅱ-Ⅱ'선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 4는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이다.
도 5는 도 4에서 V-V'선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 6은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이다.
도 7은 도 6에서 Ⅶ-Ⅶ'선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 8은 도 6에서 Ⅷ-Ⅷ'선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 9는 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
이하, 도면을 참고하여 본 발명의 실시예에 따른 표시 장치에 대해 상세하게 설명한다. 유기 발광 표시 장치의 표시 패널을 예로 들어 설명할지라도, 본 발명에 따른 표시 장치는 이에 제한되지 않는다.
도 1은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이고, 도 2 및 도 3은 각각 도 1에서 II-II' 선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
먼저 도 1을 참고하면, 표시 패널(10)은 영상을 표시하는 표시 영역(DA)(액티브 영역이라고도 함), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 소자들 및/또는 배선들이 배치되어 있는, 표시 영역(DA) 주변의 비표시 영역(NDA)(주변 영역이라고도 함)을 포함한다. 도 1에서, 점선으로 도시된 사각형의 경계선을 기준으로 그 안쪽 영역이 표시 영역(DA)에 해당하고 그 바깥쪽 영역이 비표시 영역(NDA)에 해당한다.
표시 영역(DA)에는 제1 기판(110) 위에 화소들(PX)이 예컨대 행렬로 배열되어 있다. 표시 영역(DA)에는 제1 기판(110) 위에 스캔선들(게이트선들이라고도 함)(151), 발광 제어선들(153), 데이터선들(171), 구동 전압선들(172) 같은 신호선들이 또한 배치되어 있다. 스캔선들(151)과 발광 제어선들(132)은 주로 제1 방향(D1)으로 뻗어 있을 수 있고, 데이터선들(171)과 구동 전압선들(172)은 제1 방향(D1)과 교차하는 제2 방향(D2)으로 뻗어 있을 수 있다. 각각의 화소(PX)에는 스캔선(121), 발광 제어선(153), 데이터선(171) 및 구동 전압선(172)이 연결되어, 이들 신호선으로부터 각각 스캔 신호(게이트 신호라고도 함), 발광 제어 신호, 데이터 신호 및 구동 전압(ELVDD)을 인가받을 수 있다.
표시 영역(DA)에는 사용자의 접촉 또는 비접촉 터치를 감지하기 위한 터치 전극(도시되지 않음)이 배치될 수 있다. 터치 전극은 예컨대 제2 기판(210) 위에 위치할 수 있지만, 이에 제한되지 않는다.
비표시 영역(NDA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들(도시되지 않음)을 포함하는 패드부(PP)가 제1 기판(110) 위에 위치한다. 패드부(PP)는 도시된 바와 같이 표시 패널(10)의 하단부(lower end portion)에 위치할 수 있지만, 이에 제한되지 않는다. 패드부(PP)의 패드들은 비표시 영역(NDA)에 배치되어 있는 배선들과 전기적으로 연결되어 있다. 패드부(PP)에는 외부로부터의 신호들과 전압들을 전달할 수 있는 연성 인쇄 회로막(도시되지 않음)이 접합(bonding)될 수 있다. 제1 기판(110)의 세 가장자리(edge)(상측, 좌측 및 우측)는 제2 기판(210)의 세 가장자리와 평면상 일치할 수 있지만, 연성 인쇄 회로막의 접합을 위해 패드부(PP)가 외부로 노출될 수 있도록, 패드부(PP)가 위치하는 영역에서 제1 기판(110)은 제2 기판(210)보다 길게 형성될 수 있다.
표시 영역(DA)의 화소들(PX)을 구동하기 위한 각종 신호들을 생성 및/또는 처리하는 구동 장치는 비표시 영역(NDA)에 위치할 수 있고, 패드부(PP)에 접합되는 연성 인쇄 회로막에 위치할 수 있다. 구동 장치는 데이터선들(171)에 데이터 신호를 인가하는 데이터 구동부(data driver), 스캔선들(151)에 스캔 신호를 인가하는 스캔 구동부(scan driver), 발광 제어선들(153)에 발광 제어 신호를 인가하는 발광 구동부(emission driver), 그리고 데이터 구동부, 스캔 구동부 및 발광 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다.
스캔 구동부 및 발광 구동부는 표시 패널(10)의 비표시 영역(NDA)에 구동 회로(DCa, DCb)로서 집적되어 있다. 구동 회로(DCa, DCb)는 표시 영역(DA)의 좌측에 위치하는 구동 회로(DCa)와 표시 영역(DA)의 우측에 위치하는 구동 회로(DCb)를 포함할 수 있고, 제2 방향(D2)으로 길게 형성될 수 있다. 각각의 구동 회로(DCa, DCb)는 스캔 구동부 및/또는 발광 구동부를 포함할 수 있다. 도시된 것과 달리, 구동 회로(DCa, DCb)는 표시 영역(DA)의 일측에만 위치할 수 있다. 구동 회로(DCa, DCb)는 스캔선들(151) 및 발광 제어선들(153)에 전기적으로 연결되어 있을 수 있다. 구동 회로(DCa, DCb)는 종속적으로 연결되어 있는 스테이지들을 포함하는 시프트 레지스터(shift register)를 포함할 수 있고, 각각의 스테이지는 복수의 트랜지스터와 적어도 하나의 축전기를 포함할 수 있다. 각각의 스테이지는 구동 회로 신호들을 입력받아 게이트 신호 및/또는 발광 제어 신호를 생성하여 출력할 수 있다.
데이터 구동부 및 신호 제어부는 집적회로 칩으로 제공될 수 있다. 집적회로 칩은 테이프 캐리어 패키지(TCP) 형태로 표시 패널(10)에 전기적으로 연결되거나, 표시 패널(10)에 실장될 수 있다. 데이터 구동부와 신호 제어부는 하나의 칩으로 형성되거나 별개의 칩으로 형성될 수 있다.
비표시 영역(NDA)에는 구동 회로(DCa, DCb)를 동작시키기 위한 구동 회로 신호들을 구동 회로(DCa, DCb)에 전달하는 구동 신호선들(DSLa, DSLb)이 위치한다. 구동 신호선들(DSLa, DSLb)은 표시 영역(DA)의 좌측에 위치하는 구동 신호선들(DSLa)과 표시 영역(DA)의 우측에 위치하는 구동 신호선들(DSLb)을 포함할 수 있다. 도면의 복잡화를 피해기 위해 도 1에서 구동 신호선들(DSLa, DSLb)이 하나의 선으로 도시되어 있지만, 구동 신호선들(DSLa, DSLb)은 구동 회로(DCa, DCb)로 인가되는 신호들의 수에 대응하는 수의 신호선들을 포함할 수 있고, 그보다 많거나 적은 수의 신호선들을 포함할 수도 있다. 구동 신호선들(DSLa, DSLb)은 패드부(PP)에 전기적으로 연결되어 있고, 구동 회로(DCa, DCb)와 표시 영역(DA) 사이에서 구동 회로(DCa, DCb)와 나란하게 제2 방향(D2)으로 뻗어 있을 수 있다.
구동 신호선들(DSLa, DSLb)을 통해 패드부(PP)로부터 구동 회로(DCa, DCb)로 전달되는 구동 회로 신호들은 스캔 클록 신호들, 발광 클록 신호들, 게이트 저전압(VGL), 게이트 고전압(VGH), 스캔 프레임 신호(수직 개시 신호(STV)라고도 함), 발광 프레임 신호 등을 포함할 수 있다. 스캔 클록 신호들, 게이트 저전압(VGL) 및 게이트 고전압(VGH)은 구동 회로(DCa, DCb)의 스캔 구동부로 전달되어 스캔 신호를 생성하는데 사용될 수 있다. 발광 클록 신호들, 게이트 저전압(VGL) 및 게이트 고전압(VGH)은 구동 회로(DCa, DCb)의 발광 구동부로 전달되어 발광 제어 신호를 생성하는데 사용될 수 있다. 스캔 프레임 신호는 스캔 구동부로 전달되어 스캔 신호를 표시 영역(DA)에 입력하기 위한 한 프레임의 시작을 지시할 수 있고, 발광 프레임 신호는 발광 구동부로 전달되어 발광 제어 신호를 표시 영역(DA)에 입력하기 위한 한 프레임의 시작을 지시할 수 있다.
비표시 영역(NDA)에는 화소들(PX)에 공통 전압(ELVSS)을 공급하기 위한 공통 전압 전달선(CTL)이 위치한다. 공통 전압 전달선(CTL)은 패드부(PP)를 통해 소정 레벨의 공통 전압(ELVSS)을 공급받아 화소들(PX)의 공통 전극에 전달할 수 있다. 공통 전압 전달선(CTL)은 일단과 타단이 패드부(PP)에 전기적으로 연결될 수 있고 표시 영역(DA)을 둘러싸도록 형성될 수 있다. 표시 영역(DA)의 좌측 및 우측에서, 공통 전압 전달선(CTL)은 구동 회로(DCa, DCb)와 구동 신호선들(DSLa, DSLb) 사이에 위치할 수 있다.
비표시 영역(NDA)에는 화소들(PX)에 구동 전압(ELVDD)을 공급하기 위한 구동 전압 전달선(DTL)이 위치한다. 구동 전압 전달선(DTL)은 패드부(PP)와 구동 전압선(172)에 전기적으로 연결될 수 있고, 표시 영역(DA)의 하측에 위치할 수 있다. 패드부(PP)를 통해 입력되는 구동 전압(ELVDD)은 구동 전압 전달선(DTL)과 구동 전압선(172)을 통해 화소들(PX)로 인가될 수 있다.
비표시 영역(NDA)은 밀봉 영역(SR)을 포함한다. 밀봉 영역(SR)은 표시 영역(DA)으로부터 이격되어 있다. 밀봉 영역(SR)에는 소자 기판인 제1 기판(110)과 봉지 기판인 제2 기판(210) 사이에 위치하는 밀봉재(50)가 위치한다. 밀봉재(50)는 표시 영역(DA)을 완전히 둘러싸도록 형성되어 있고, 평면상 밀봉 영역(SR)과 중첩하게 형성되어 있다. 밀봉재(50)는 제1 기판(110)과 제2 기판(210)을 합착시키며, 수분, 산소 등의 불순물이 외부에서 제1 기판(110)과 제2 기판(210) 사이로 침투하는 것을 막아준다. 따라서 제1 기판(110), 제2 기판(210) 및 이들 사이의 밀봉재(50)에 의해 표시 영역(DA)은 기밀하게 밀봉될 수 있다.
밀봉재(50)는 구동 회로(DCa, DCb)와 적어도 부분적으로 중첩할 수 있다. 이와 같이 밀봉재(50)와 구동 회로(DCa, DCb)가 중첩하면 표시 영역(DA) 좌우의 비표시 영역(DNA)의 면적을 줄일 수 있으므로, 표시 장치의 좌우 베젤 폭을 줄일 수 있다. 표시 영역(DA)의 좌측 및 우측에서 공통 전압 전달선(CTL)과 구동 신호선(DSLa, DSLb)은 밀봉재(50)와 표시 영역(DA) 사이에 위치할 수 있다. 표시 영역(DA)의 상측에서 공통 전압 전달선(CTL)은 밀봉재(50)와 표시 영역(DA) 사이에 위치할 수 있다. 밀봉재(50)는 공통 전압 전달선(CTL)과 적어도 부분적으로 중첩하거나 중첩하지 않을 수 있다.
밀봉재(50)는 예컨대 제2 기판(210) 위에 밀봉 물질(sealing material)을 도포하고 제1 기판(110)과 제2 기판(210) 사이에 밀봉 물질이 배치될 수 있도록 제1 기판(110)을 위치시킨 후, 밀봉 물질이 도포된 부위에 레이저를 조사하여 형성될 수 있다. 다른 예로, 밀봉재(50)는 제1 기판(110) 위에 밀봉 물질을 도포하고 제2 기판(210)을 위치시킨 후, 밀봉 물질이 도포된 부위에 레이저를 조사하여 형성될 수 있다. 도포된 밀봉 물질은 프릿(frit), 예컨대 글라스 프릿일 수 있다. 밀봉 물질에 레이저를 조사하여 가열하면 밀봉 물질이 용융되어 접착제처럼 제1 기판(110)과 제2 기판(210)에 접착되고, 접착된 상태에서 경화되어 제1 기판(110)과 제2 기판(210)을 기밀하게 합착시키는 밀봉재(50)를 형성하게 된다. 레이저는 예컨대 제2 기판(210) 위에서 밀봉 물질을 향해 조사될 수 있다. 레이저에 의해 밀봉 물질에 가해지는 열은 약 300℃ 이상일 수 있으며, 예컨대 약 600℃ 내지 약 660℃일 수 있고, 국부적으로 그 이상일 수도 있다.
밀봉재(50)와 중첩하는 구동 회로(DCa, DCb)는 이러한 고온 공정에서 손상될 수 있다. 예컨대, 구동 회로(DCa, DCb)의 트랜지스터들의 소스 및 드레인 전극이 적어도 부분적으로 용융되어 반도체층과의 결합(junction)이 파괴될 수 있다. 따라서 구동 회로(DCa, DCb), 특히 트랜지스터들의 소스 및 드레인 전극은 밀봉 공정에서 가해지는 열보다 높은 온도, 예컨대 약 700℃ 이상의 융점을 가진 금속 또는 금속 합금으로 형성될 수 있다. 또한, 밀봉 영역(SR)(특히, 밀봉재(50)와 제1 기판(110) 사이)에는 고온에 취약한 유기 절연층이 위치하지 않을 수 있다. 유기 절연층은 고온에서 타버리거나 화소들(PX)을 열화시키는 가스를 방출할 수 있기 때문이다.
표시 영역(DA)의 좌측, 우측 및 상측 가장자리에서 밀봉 영역(SR) 바깥쪽의 제1 및 제2 기판들(110, 210)의 부분은 최종적으로 절단될 수 있다.
도 2를 참고하여 표시 패널(10)의 적층 구조에 대해 상세하게 설명한다. 특별한 언급이 없더라도 도 1을 또한 참고한다. 표시 영역(DA)의 화소(PX)와 비표시 영역(NDA)의 구동 회로(DCa)는 복수의 트랜지스터를 포함하지만, 각각 하나의 트랜지스터(TRp, TRd)를 도시하여 설명한다. 편의상, 화소(PX)의 트랜지스터(TRp)를 제1 트랜지스터라 하고, 구동 회로(DCa)의 트랜지스터(TRd)를 제2 트랜지스터라고 한다. 도시된 제1 트랜지스터(TRp)는 화소(PX)의 발광 제어 트랜지스터 또는 구동 트랜지스터일 수 있고, 제2 트랜지스터(TRd)는 스테이지에서 스캔 신호 또는 발광 제어 신호를 출력하는 출력 트랜지스터(버퍼 트랜지스터라도 함)일 수 있다.
제1 기판(110)은 유리, 석영, 세라믹 등으로 이루어진 절연 기판일 수 있다. 제1 기판(110) 위에는 버퍼층(120)이 위치한다. 버퍼층(120)은 반도체층을 형성하는 과정에서 제1 기판(110)으로부터 반도체층으로 확산될 수 있는 불순물을 차단하고 제1 기판(110)이 받는 스트레스를 줄이는 역할을 할 수 있다. 버퍼층(120)은 반도체층의 부착력을 증가시킬 수 있다. 버퍼층(120)은 절연층이지만 그 기능적인 측면을 고려하여 버퍼층으로 지칭된다. 버퍼층(120)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
버퍼층(120) 위에서는 제1 트랜지스터(TRp)의 반도체층(TRp)과 제2 트랜지스터(TRd)의 반도체층(154d)이 위치한다. 반도체층들(154p, 154d)은 채널 영역, 그리고 채널 영역 양측에 위치하는 소스 영역 및 드레인 영역을 포함한다. 반도체층들(154p, 154d)은 다결정 규소, 비정질 규소, 또는 산화물 반도체를 포함할 수 있다.
버퍼층(120) 및 반도체층들(154p, 154d) 위에는 제1 게이트 절연층(141)이 위치한다. 제1 게이트 절연층(141) 위에는 제1 트랜지스터(TRp)의 게이트 전극(제어 단자, 제어 전극이라고도 함)(124p), 제2 트랜지스터(TRd)의 게이트 전극(124d), 그리고 유지 축전기(Cst)의 제1 전극(C1)을 포함하는 제1 게이트 도전체가 위치한다. 제1 게이트 도전체는 스캔선(151) 및/또는 발광 제어선(153)을 또한 포함할 수 있다. 제1 게이트 도전체는 동일 공정에서 동일 재료로 형성될 수 있다. 예컨대, 제1 게이트 절연층(141) 위에 도전층을 형성한 후 포토리소그래피(photolithography) 공정을 통해 패터닝하여 제1 게이트 도전체가 형성될 수 있다. 게이트 전극들(124p, 124d)은 반도체층들(154p, 154d)의 채널 영역들과 중첩할 수 있다.
제1 게이트 절연층(141) 및 제1 게이트 도전체 위에는 제2 게이트 절연층(142)이 위치한다. 제2 게이트 절연층(142) 위에는 유지 축전기(Cst)의 제2 전극(C2)을 포함하는 제2 게이트 도전체가 위치한다. 제1 및 제2 게이트 절연층들(141, 142)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다. 제1 및 제2 게이트 도전체들은 몰리브덴(Mo)으로 형성될 수 있지만, 이에 제한되지 않으며, 예컨대 구리(Cu), 알루미늄(Al), 은(Ag), 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti) 등의 금속 또는 금속 합금으로 형성될 수도 있다.
제2 게이트 절연층(142) 및 제2 게이트 도전체 위에는 제1 층간 절연층(161)이 위치한다. 제1 층간 절연층(161) 위에는 제2 트랜지스터(TRd)의 소스 전극(제1 전극, 입력 단자이라고도 함)(173d) 및 드레인 전극(제2 전극, 출력 단자라고도 함)(175d)이 위치한다. 소스 전극(173d) 및 드레인 전극(175d)은 제1 층간 절연층(161), 제2 게이트 절연층(142) 및 제1 게이트 절연층(141)을 관통하여 형성된 접촉 구멍들을 통해 반도체층(154d)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 소스 및 드레인 전극들(173d, 175d)은 밀봉재(50)를 형성하는 고온 공정에서 손상되지 않도록 약 700℃ 이상의 융점을 가진 금속 또는 금속 합금으로 형성될 수 있다. 예컨대, 소스 및 드레인 전극들(173d, 175d)은 몰리브덴(Mo), 알루미늄-네오디뮴(AlNd), 질화티타늄(TiN) 같은 같이 융점이 높은 도전체로 형성될 수 있다. 소스 및 드레인 전극들(173d, 175d)은 단층으로 형성될 수 있고, 다중층(Mo/Ti, TiN/AlNd 등)으로 형성될 수 있다.
제1 층간 절연층(1610)과 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d) 위에는 제2 층간 절연층(162)이 위치한다. 제1 및 제2 층간 절연층들(162)은 규소 산화물(SiOx), 규소 질화물(SiNx) 등의 무기 절연 물질을 포함할 수 있다.
제2 층간 절연층(162) 위에는 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p), 공통 전압 전달선(CTL), 구동 신호선들(DSLa)을 포함하는 데이터 도전체가 위치한다. 데이터 도전체는 데이터선(171) 및/또는 구동 전압선(172)을 또한 포함할 수 있다. 데이터 도전체는 동일 공정에서 동일 재료로 형성될 수 있다. 데이터 도전체는 전도성이 우수하고 건식 식각(dry etching)이 용이한 알루미늄(Al)으로 형성될 수 있다. 하지만 이에 제한되지 않으며, 데이터 도전체는 예컨대 구리(Cu), 은(Ag), 몰리브덴(Mo), 크롬(Cr), 금(Au), 백금(Pt), 팔라듐(Pd), 탄탈륨(Ta), 텅스텐(W), 티타늄(Ti), 니켈(Ni) 등의 금속이나 금속 합금으로 형성될 수 있다. 데이터 도전체는 다중층(Ti/Al/Ti, Mo/Al/Mo, Mo/Cu/Mo 등) 또는 단일층으로 형성될 수 있다. 소스 전극(173p) 및 드레인 전극(175p)은 제2 층간 절연층(1620), 제1 층간 절연층(161), 제2 게이트 절연층(142) 및 제1 게이트 절연층(141)을 관통하여 형성된 접촉 구멍들을 통해 반도체층(154p)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
구동 신호선들(DSLa)로서 2개의 신호선이 도시되어 있지만, 구동 신호선들(DSLa) 그보다 많은 신호선들(예컨대 구동 회로(DCa)로 인가되는 신호의 수에 대응하는 신호선들)을 포함할 수 있다. 밀봉 영역(SR)과 중첩하는 회로 영역(CR)에 위치하는 구동 회로(DCa)와 달리, 구동 신호선들(DSLa)이 위치하는 구동 신호선 영역(LR)은 밀봉 영역(SR)과 중첩하지 않고, 밀봉 영역(SR)과 표시 영역(DA) 사이에 위치할 수 있다. 구동 신호선들(DSLa) 중 하나는 제2 층간 절연층(162)에 형성된 접촉 구멍을 통해 제2 트랜지스터(TRd)의 소스 전극(173d) 또는 드레인 전극(175d)에 연결될 수 있다. 제2 트랜지스터(TRd)의 소스 전극(173d) 또는 드레인 전극(175d)에 연결되는 구동 신호선(DSLa)은 클록 신호를 전달하는 신호선일 수 있다. 평면상 구동 회로(DCa)의 트랜지스터(TRd)와 구동 신호선들(DSLa) 사이에 공통 전압 전달선(CTL)이 위치한다. 하지만, 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)이 공통 전압 전달선(CTL)과 다른 층에 위치하므로, 소스 전극(173d) 또는 드레인 전극(175d)을 공통 전압 전달선(CTL)을 지나 구동 신호선(DSLa) 아래까지 연장하도록 형성함으로써, 구동 신호선(DSLa)과의 연결이 가능할 수 있다.
제2 층간 절연층(162) 및 데이터 도전체 위에는 평탄화층(180)이 위치한다. 평탄화층(180)은 그 위에 형성될 유기 발광 소자의 발광 효율을 높이기 위해 단차를 없애고 평탄화시키는 역할을 할 수 있다. 평탄화층(180)은 유기 절연 물질을 포함할 수 있다. 그러한 유기 절연 물질은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리아크릴레이트(polyacrylate), 폴리페닐렌 에테르(polyphenylene ether), 폴리페닐렌 설파이드(polyphenylene sulfide), 불포화 폴리에스터(unsaturated polyester), 에폭시 수지, 페놀 수지 등을 포함할 수 있다. 평탄화층(180)은 밀봉 영역(SR)에는 위치하지 않는다.
평탄화층(180) 위에는 화소 전극(191) 및 연결 부재(197)가 위치한다. 화소 전극(191)과 연결 부재(197)는 동일 공정에서 동일 재료로 형성될 수 있다. 예컨대, 화소 전극(191)과 연결 부재(197)는 평탄화층(180)에 도전층을 형성한 후 포토리소그래피 공정을 통해 패터닝하여 형성될 수 있다. 화소 전극(191)은 평탄화층(180)에 형성된 접촉 구멍을 통해 트랜지스터의 드레인 전극(175p) 또는 소스 전극(173p)에 연결될 수 있다. 연결 부재(197)는 평탄화층(180)에 의해 덮여 있지 않은 공통 전압 전달선(CTL)에 연결되어 있다. 화소 전극(191)과 연결 부재(197)는 반사성 도전 물질 또는 반투과성 도전 물질로 형성될 수 있고, 투명한 도전 물질로 형성될 수도 있다.
평탄화층(180) 위에는 화소 정의층(360)이 위치하고 연결 부재(197) 위에는 보호 부재(360P)가 위치한다. 화소 정의층(360)과 보호 부재(360P)는 동일 공정에서 동일 재료로 형성될 수 있다. 화소 정의층(360)은 화소 전극(191)과 중첩하는 개구를 가진다. 화소 정의층(360)의 개구는 화소(PX)에 대응하는 영역을 한정할 수 있다. 화소 정의층(360)과 보호 부재(360P)는 폴리이미드, 폴리아크릴레이트, 폴리아미드 같은 유기 절연 물질을 포함할 수 있다. 화소 정의층(360)과 보호 부재(360P)는 밀봉 영역(SR)에는 위치하지 않는다.
화소 전극(191) 위에는 발광층(370)이 위치하고, 발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전 물질을 포함할 수 있다. 공통 전극(270)은 연결 부재(197)에 연결되어 있다. 연결 부재(197)는 공통 전압 전달선(CTL)에 연결되어 있으므로, 공통 전극(270)은 연결 부재(197)를 통해 공통 전압 전달선(CTL)에 전기적으로 연결되어 있고, 공통 전압 전달선(CTL)으로부터 공통 전압(ELVSS)을 전달받을 수 있다. 도시된 실시예와 달리, 표시 패널(10)은 연결 부재(197)를 포함하지 않을 수 있고, 공통 전극(270)은 공통 전압 전달선(CTL)에 직접 연결될 수도 있다. 공통 전극(270) 위에는 적어도 하나의 캐핑층(capping layer) 또는 기능층(functional layer)이 위치할 수 있다.
각 화소(PX)의 화소 전극(191), 발광층(370) 및 공통 전극(270)은 유기 발광 다이오드(OLED)인 발광 소자를 이룬다. 여기서, 화소 전극(191)은 정공 주입 전극인 애노드일 수 있고, 공통 전극(270)은 전자 주입 전극인 캐소드일 수 있다. 이와 반대로, 화소 전극(191)이 캐소드일 수 있고, 공통 전극(270)이 애노드일 수도 있다.
제1 기판(110)과 마주하는 제2 기판(210)은 유리, 석영, 세라믹 등으로 이루어진 절연 기판일 수 있다. 제2 기판(210)은 밀봉 영역(SR)에 위치하는 밀봉재(50)에 의해 제1 기판(110)에 합착되어 있다.
제2 트랜지스터(TRd)는 회로 영역(CR)에 위치하고, 회로 영역(CR)은 밀봉재(50)가 위치하는 밀봉 영역(SR)과 중첩한다. 이에 따라 회로 영역(CR)이 밀봉 영역(SR)과 중첩하지 않는 경우보다 밀봉 영역(SR)과 표시 영역(DA) 간의 간격(W)을 줄일 수 있으므로, 비표시 영역(NDA)의 폭을 줄일 수 있다. 회로 영역(CR)이 밀봉 영역(SR)과 중첩하더라도, 밀봉재(50)를 형성하기 위한 고온 공정에 가장 영향을 받을 수 있는 제2 트랜지스터(TRd)의 최상부층인 소스 및 드레인 전극들(173d, 175d)이 몰리브덴(Mo) 같은 고융점의 도전체로 형성되어 있다. 따라서 제2 트랜지스터(TRd)는 고온 공정에 의해 손상되지 않을 수 있고, 제2 트랜지스터(TRd)의 신뢰성을 증가시킬 수 있다. 또한, 구동 회로(DCa)에 구동 회로 신호들을 전달하는 구동 신호선들(DSLa)을 알루미늄(Al) 같은 저저항 도전체로 형성함으로써 신호 지연을 최소화할 수 있다. 또한, 밀봉 영역(SR)에는 유기 절연층이 위치하지 않으므로 고온 공정 시 유기 절연층으로 인한 위험을 방지할 수 있다. 밀봉 영역(SR) 바깥쪽의 절단 마진 영역(CM)은 표시 패널(10)의 제조 후 최종적으로 절단될 수 있다.
도 3에는 도 2에 도시된 것과 약간 다른 구조를 가진 표시 패널(10)의 단면이 도시된다. 도 3의 실시예는 도 2의 실시예와 차이점을 위주로 설명한다.
도 3을 참고하면, 회로 영역(CR)에 위치하는 구동 회로(DCa)의 한 트랜지스터인 제2 트랜지스터(TRd)는 그 소스 및 드레인 전극들(173d, 175d)이 제2 게이트 절연층(142)과 제1 층간 절연층(161) 사이에 위치한다. 소스 및 드레인 전극들(173d, 175d)은 제2 게이트 절연층(142) 및 제1 게이트 절연층(141)을 관통하여 형성된 접촉 구멍들을 통해 반도체층(154d)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
시 패널(10)은 도 2에 도시된 제2 층간 절연층(162)을 포함하지 않을 수 있고, 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p), 공통 전압 전달선(CTL), 구동 신호선들(DSLa)을 포함하는 데이터 도전체는 제1 층간 절연층(161) 위에 위치할 수 있다. 이에 따라, 소스 전극(173p) 및 드레인 전극(175p)은 제1 층간 절연층(161), 제2 게이트 절연층(142) 및 제1 게이트 절연층(141)을 관통하여 형성된 접촉 구멍들을 통해 반도체층(154p)의 소스 영역 및 드레인 영역에 각각 연결될 수 있다. 또한, 구동 신호선들(DSLa) 중 하나는 제1 층간 절연층(161)에 형성된 접촉 구멍을 통해 제2 트랜지스터(TRd)의 소스 전극(173d) 또는 드레인 전극(175d)에 연결될 수 있다. 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)과 유지 축전기(Cst)의 제2 전극(C2)은 동일 공정에서 동일 재료로 형성될 수 있다.
이제, 도 4 내지 도 8을 참고하며, 몇몇 다른 실시예에 대해 전술한 실시예들과 차이점을 위주로 설명한다.
도 4는 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이고, 도 5는 도 4에서 V-V' 선을 따라 자른 단면의 일 예를 나타내는 단면도이다.
도 4 및 도 5를 참고하면, 구동 회로(DCa)의 트랜지스터인 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)은, 화소(PX)의 트랜지스터인 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p)과 마찬가지로, 제1 층간 절연층(161) 위에 위치한다. 따라서 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)은 제1 층간 절연층(161), 제2 게이트 절연층(142) 및 제1 게이트 절연층(141)을 관통하여 형성된 접촉 구멍들을 통해 반도체층(154d)의 소스 영역 및 드레인 영역에 연결될 수 있다. 또한, 구동 신호선들(DSLa, DSLb)은 공통 전압 전달선(CTL)과 표시 영역(DA) 사이에 위치하지 않고, 구동 회로(DCa)가 위치하는 회로 영역(CR)에서 제1 층간 절연층(161) 위에 위치한다. 이에 따라 구동 신호선(DSLa)은 제1 층간 절연층(161) 위에서 제2 트랜지스터(TRd)의 소스 전극(173d) 또는 드레인 전극(175d)과 연결될 수 있다. 구동 신호선 영역(LR)이 밀봉 영역(SR)과 중첩하게 이동함으로써, 밀봉 영역(SR)과 표시 영역(DA) 간의 간격(W)을 줄일 수 있고, 이에 따라 비표시 영역(NDA)의 폭을 줄일 수 있다. 따라서 표시 장치의 좌우 베젤 폭을 더욱 줄일 수 있다.
제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d), 구동 신호선들(DSLa), 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p), 그리고 공통 전압 전달선(CTL)은 동일 공정에서 동일 재료로 형성될 수 있다. 밀봉 영역(SR)과 중첩하는 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)과 구동 신호선들(DSLa)의 상부면은 밀봉재(50)의 하부면과 접촉할 수 있다. 소스 및 드레인 전극들(173d, 175d)과 구동 신호선들(DSLa)이 밀봉재(50)를 형성하는 고온 공정에서 손상되지 않도록, 예컨대 700℃ 이상의 융점을 가지며 도전성이 양호한 도전체, 예컨대 몰리브덴(Mo), 알루미늄-네오디뮴(AlNd), 질화티타늄(TiN) 같은 재료로 형성될 수 있다. 하지만, 제2 트랜지스터(TRd)의 소스 및 드레인 전극들(173d, 175d)과 구동 신호선들(DSLa)만 고융점의 도전체로 형성되고, 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p)과 공통 전압 전달선(CTL)은 알루미늄 같은 저저항 도전체로 형성될 수도 있다.
도 6은 일 실시예에 따른 표시 패널을 개략적으로 나타낸 배치도이고, 도 7은 도 6에서 VII-VII' 선을 따라 자른 단면의 일 예를 나타내는 단면도이고, 도 8은 도 6에서 VIII-VIII' 선을 따라 자른 단면의 일 예를 나타내는 단면도이다. 도면의 복잡화를 피하기 위해 도 1에 도시된 스캔선(151), 발광 제어선(153), 구동 전압선(172) 및 구동 전압 전달선(DTL)은 도 6에 도시하지 않았다.
도 6, 도 7 및 도 8을 참고하면, 공통 전압 전달선(CTLa, CTLb)이 표시 영역(DA)의 좌측과 우측에는 위치하지 않고, 하측과 상측에만 위치한다. 즉, 공통 전압 전달선(CTLa, CTLb)은 표시 영역(DA)의 하측에 위치하는 공통 전압 전달선(CTLa)과 표시 영역(DA)의 상측에 위치하는 공통 전압 전달선(CTLb)을 포함한다. 공통 전압 전달선(CTLa)은 패드부(PP)에 전기적으로 연결되어 있고, 공통 전압 전달선(CTLb)은 표시 영역(DA)을 가로지르는 연결선들(CL)을 통해 하측 공통 전압 전달선(CTLa)에 연결되어 있다. 화소(PX)의 공통 전극(270)은 도 8에 도시된 바와 같이 표시 영역(DA)의 상측에서 연결 부재(197)를 통해 공통 전압 전달선(CTLb)에 연결될 수 있다. 도시되지 않았지만, 화소(PX)의 공통 전극(270)은 표시 영역(DA)의 하측에서 연결 부재(197)를 통해 공통 전압 전달선(CTLa)에 연결될 수 있다. 공통 전압 전달선(CTLa, CTLb) 및/또는 연결선들(CL)은 제1 트랜지스터(TRp)의 소스 및 드레인 전극들(173p, 175p)과 동일 공정에서 동일 재료로 형성될 수 있다.
공통 전압 전달선(CTLa, CTLb)이 표시 영역(DA)의 좌측과 우측에 위치하지 않으므로, 밀봉 영역(SR)과 표시 영역(DA) 간의 간격(W)을 줄일 수 있고, 이에 따라 비표시 영역(NDA)의 폭을 줄일 수 있다. 따라서 표시 장치의 좌우 베젤 폭을 더욱 줄일 수 있다. 회로 영역(CR)에 위치하는 제2 트랜지스터(TRd)의 구조는 도 2의 실시예와 같을 수 있다. 구동 신호선들(DSLa) 중 하나는 제2 층간 절연층(162)에 형성된 접촉 구멍을 통해 제2 트랜지스터(TRd)의 소스 전극(173d) 또는 드레인 전극(175d)에 연결될 수 있다.
이제 도 8을 참고하여 일 실시예에 따른 표시 장치에 대해 표시 영역(DA)의 화소를 중심으로 설명한다. 표시 장치의 다른 구성요소들과의 관계를 설명하기 위해 도 1 등을 또한 참고한다.
도 8은 일 실시예에 따른 표시 장치의 한 화소의 등가 회로도이다.
도 8을 참고하면, 일 실시예에 따른 표시 장치에서 표시 영역(DA)에 위치하는 화소(PX)는 표시 신호선들(151, 152, 153, 158, 171, 172, 192)에 연결되어 있는 트랜지스터들(T1-T7), 유지 축전기(Cst), 그리고 유기 발광 다이오드(OLED)를 포함한다.
트랜지스터들(T1-T7)은 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)를 포함할 수 있다.
표시 신호선들(151, 152, 153, 158, 171, 172, 192)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 데이터선(171), 구동 전압선(172), 그리고 초기화 전압선(192)을 포함할 수 있다. 스캔선(151) 및 전단 스캔선(152)은 전술한 구동 회로(DCa, DCb)의 스캔 구동부에 연결되어 스캔 신호(Sn) 및 전단 스캔 신호(Sn-1)를 각각 인가받을 수 있고, 발광 제어선(153)은 전술한 구동 회로(DCa, DCb)의 발광 구동부에 연결되어 발광 제어 신호(EM)를 인가받을 수 있다.
전단 스캔선(152)은 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하며, 발광 제어선(153)은 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하고, 바이패스 제어선(158)은 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달한다.
데이터선(171)은 데이터 신호(Dm)를 인가받을 수 있고, 구동 전압선(172)은 구동 전압(ELVDD)을 인가받을 수 있고, 초기화 전압선(192)은 초기화 전압(VINT)을 인가받을 수 있다. 초기화 전압(VINT)은 구동 트랜지스터(T1)를 초기화한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 유지 축전기(Cst)의 일단(Cst1) (도 2의 제1 전극(C1)에 대응)과 연결되어 있다. 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다. 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드(anode)와 연결되어 있다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있다. 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있다. 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있다. 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다. 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 유지 축전기(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있다. 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(192)과 연결되어 있다. 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 유지 축전기(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)과 연결되어 있다. 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있다. 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLED)의 애노드와 연결되어 있다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있다. 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLED)의 애노드에 함께 연결되어 있다. 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(192) 및 초기화 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다.
유지 축전기(Cst)의 타단(Cst2)(도 2의 제2 전극(C2)에 대응)은 구동 전압선(172)과 연결되어 있다. 유기 발광 다이오드(OLED)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압 전달선(741)(도 2의 공통 전압 전달선(CTLa)에 대응)과 연결되어 있다. 공통 전압 전달선(741) 또는 캐소드 전극은 공통 전압(ELVSS)을 전달받는다.
화소(PX)의 회로 구조는 도 9에 도시된 바에 한정되는 것은 아니며 트랜지스터의 개수와 축전기의 개수, 그리고 이들 간의 연결은 다양하게 변형 가능하다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널
110: 제1 기판
124d, 124p: 게이트 전극
154d, 154p: 반도체층
173d, 173p: 소스 전극
175d, 175p: 드레인 전극
210: 제2 기판
50: 밀봉재
CTL, CTLa, CTLb: 공통 전압 전달선
DCa, DCb: 구동 회로
DSLa, DSLb: 구동 신호선
SR: 밀봉 영역
TRd, TRp: 트랜지스터

Claims (20)

  1. 표시 영역 및 상기 표시 영역 주변의 비표시 영역을 포함하는 제1 기판,
    상기 표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제1 트랜지스터,
    상기 비표시 영역에 위치하며, 반도체층, 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 제2 트랜지스터를 포함하는 구동 회로,
    상기 제2 트랜지스터 위로 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 상기 제1 트랜지스터의 소스 전극 및 드레인 전극 사이에 위치하는 절연층,
    상기 비표시 영역에 위치하며 상기 구동 회로에 신호를 전달하는 신호 전달선,
    상기 절연층 및 상기 제1 트랜지스터 위에 위치하는 유기 절연층,
    상기 제1 기판에 대향하는 제2 기판, 그리고
    상기 제1 기판과 상기 제2 기판 사이에서 상기 비표시 영역에 위치하며, 상기 제2 트랜지스터와 중첩하는 밀봉재
    를 포함하며,
    상기 절연층은 상기 표시 영역에서 상기 유기 절연층과 접하고, 상기 비표시 영역에서 상기 제2 트랜지스터의 소스 전극 및 드레인 전극과 상기 밀봉재 사이에 위치하며 상기 밀봉재와 접하고,
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극은 상기 제1 트랜지스터의 소스 전극 및 드레인 전극과 다른 도전체로 형성되어 있는 표시 장치.
  2. 제1항에서,
    상기 신호 전달선은 상기 절연층에 형성된 접촉 구멍을 통해 상기 제2 트랜지스터에 연결되어 있는 표시 장치.
  3. 제2항에서,
    상기 제1 트랜지스터의 소스 전극 및 드레인 전극은 상기 절연층에 형성된 접촉 구멍을 통해 상기 제1 트랜지스터의 반도체층에 연결되어 있는 표시 장치.
  4. 제2항에서,
    상기 비표시 영역에서 상기 제2 트랜지스터와 상기 신호 전달선 사이에 위치하는 공통 전압 전달선을 더 포함하며,
    상기 공통 전압 전달선은 상기 제2 트랜지스터의 소스 전극 또는 드레인 전극과 중첩하는 표시 장치.
  5. 제4항에서,
    상기 제1 트랜지스터의 소스 전극 및 드레인 전극, 상기 신호 전달선 및 상기 공통 전압 전달선은 상기 절연층 바로 위에 위치하는 표시 장치.
  6. 제1항에서,
    상기 제2 트랜지스터의 게이트 전극과 상기 제2 트랜지스터의 소스 전극 및 드레인 전극 사이에 복수의 절연층이 위치하는 표시 장치.
  7. 제1항에서,
    상기 제2 트랜지스터의 소스 전극 및 드레인 전극은 700℃ 이상의 융점을 가진 금속 또는 금속 합금으로 이루어진 표시 장치.
  8. 제7항에서,
    상기 금속은 몰리브덴이고, 상기 금속 합금은 알루미늄-네오디뮴 또는 질화티타늄인 표시 장치.
  9. 제1항에서,
    상기 비표시 영역에서, 상기 밀봉재와 상기 표시 영역 사이에 위치하는 공통 전압 전달선을 더 포함하며,
    상기 공통 전압 전달선은 상기 구동 회로와 상기 표시 영역 사이에는 위치하지 않는 표시 장치.
  10. 제9항에서,
    상기 공통 전압 전달선은 상기 표시 영역을 사이에 두고 마주하는 제1 공통 전압 전달선 및 제2 공통 전압 전달선을 포함하고,
    상기 제1 공통 전압 전달선과 상기 제2 공통 전압 전달선은 상기 표시 영역을 가로지르는 복수의 연결선에 의해 전기적으로 연결되어 있는 표시 장치.
  11. 제9항에서,
    화소 전극, 공통 전극 및 상기 화소 전극과 상기 공통 전극 사이에 위치하는 발광층을 포함하는 발광 소자가 상기 표시 영역에 위치하고,
    상기 공통 전극은 상기 공통 전압 전달선에 전기적으로 연결되어 있는 표시 장치.
  12. 제1항에서,
    상기 제2 트랜지스터와 상기 밀봉재 사이에 상기 유기 절연층이 위치하지 않는 표시 장치.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020170160327A 2017-11-28 2017-11-28 표시 장치 KR102479020B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170160327A KR102479020B1 (ko) 2017-11-28 2017-11-28 표시 장치
US16/201,172 US10777631B2 (en) 2017-11-28 2018-11-27 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170160327A KR102479020B1 (ko) 2017-11-28 2017-11-28 표시 장치

Publications (2)

Publication Number Publication Date
KR20190062666A KR20190062666A (ko) 2019-06-07
KR102479020B1 true KR102479020B1 (ko) 2022-12-19

Family

ID=66633595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170160327A KR102479020B1 (ko) 2017-11-28 2017-11-28 표시 장치

Country Status (2)

Country Link
US (1) US10777631B2 (ko)
KR (1) KR102479020B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200094244A (ko) * 2019-01-29 2020-08-07 삼성디스플레이 주식회사 표시장치
KR20200137070A (ko) 2019-05-28 2020-12-09 삼성디스플레이 주식회사 디스플레이 장치
KR20210052700A (ko) * 2019-10-30 2021-05-11 삼성디스플레이 주식회사 표시 장치
KR20210081598A (ko) * 2019-12-24 2021-07-02 엘지디스플레이 주식회사 투명 표시 장치
CN111487825B (zh) * 2020-04-23 2023-05-12 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR20220064183A (ko) * 2020-11-11 2022-05-18 엘지디스플레이 주식회사 투명 표시 장치
GB2610947A (en) * 2021-02-10 2023-03-22 Boe Technology Group Co Ltd Display substrate and manufacturing method therefor, and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222341A (ja) 2004-04-16 2014-11-27 株式会社半導体エネルギー研究所 画像表示デバイス、モジュール、及び電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825496B2 (en) * 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7928654B2 (en) * 2003-08-29 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR101753771B1 (ko) 2010-08-20 2017-07-05 삼성디스플레이 주식회사 평판 표시 장치 및 그 제조방법
KR20130033676A (ko) * 2011-09-27 2013-04-04 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치
KR20150042622A (ko) * 2013-10-11 2015-04-21 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102116896B1 (ko) * 2013-10-14 2020-06-01 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102207563B1 (ko) * 2013-10-29 2021-01-27 삼성디스플레이 주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
KR102184676B1 (ko) * 2014-02-19 2020-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치
DE112015004166T5 (de) * 2014-09-12 2017-05-24 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
KR102360783B1 (ko) 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
KR102284756B1 (ko) * 2014-09-23 2021-08-03 삼성디스플레이 주식회사 디스플레이 장치
KR20160046072A (ko) 2014-10-17 2016-04-28 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102399574B1 (ko) * 2015-04-03 2022-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6685675B2 (ja) * 2015-09-07 2020-04-22 株式会社Ｊｏｌｅｄ 有機ｅｌ素子、それを用いた有機ｅｌ表示パネル、及び有機ｅｌ表示パネルの製造方法
KR102536250B1 (ko) * 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
CN111095385B (zh) * 2017-09-21 2021-06-22 夏普株式会社 显示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014222341A (ja) 2004-04-16 2014-11-27 株式会社半導体エネルギー研究所 画像表示デバイス、モジュール、及び電子機器

Also Published As

Publication number Publication date
KR20190062666A (ko) 2019-06-07
US10777631B2 (en) 2020-09-15
US20190165079A1 (en) 2019-05-30

Similar Documents

Publication Publication Date Title
KR102479020B1 (ko) 표시 장치
US10886326B2 (en) Display device
KR102482408B1 (ko) 표시 장치
CN107785394B (zh) 显示装置
US10014362B2 (en) Display device including metal layer and metal carbide layer covering the metal layer
KR20170114027A (ko) 표시 장치
KR20150049141A (ko) 유기 발광 표시장치 및 유기 발광 표시장치의 제조 방법
WO2021088140A1 (zh) 显示面板、制造方法以及拼接显示面板
US20220131059A1 (en) Display device and method of manufacturing the same
US20200203442A1 (en) Display panel
US20230267880A1 (en) Display device
CN113314569A (zh) 显示装置
KR20130124828A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
KR102598834B1 (ko) 표시 장치
KR20220112901A (ko) 표시 장치
KR20220025987A (ko) 표시 장치
KR20210099233A (ko) 표시 장치
KR20210065281A (ko) 유기 발광 표시 장치
JP2010277781A (ja) 有機ｅｌ装置
US20240213228A1 (en) Display device
KR20140120180A (ko) 배면발광형 유기발광 표시장치 및 그 제조방법
KR102621564B1 (ko) 유기 발광 표시 장치 및 그의 제조방법
WO2021009811A1 (ja) 表示装置
KR20170073790A (ko) 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
GRNT Written decision to grant