JP7236844B2 - 表示装置、及びその製造方法 - Google Patents

表示装置、及びその製造方法 Download PDF

Info

Publication number
JP7236844B2
JP7236844B2 JP2018212367A JP2018212367A JP7236844B2 JP 7236844 B2 JP7236844 B2 JP 7236844B2 JP 2018212367 A JP2018212367 A JP 2018212367A JP 2018212367 A JP2018212367 A JP 2018212367A JP 7236844 B2 JP7236844 B2 JP 7236844B2
Authority
JP
Japan
Prior art keywords
pixel
vapor deposition
pixel electrode
substrate
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018212367A
Other languages
English (en)
Other versions
JP2020080224A5 (ja
JP2020080224A (ja
Inventor
政光 古家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2018212367A priority Critical patent/JP7236844B2/ja
Priority to KR1020217013866A priority patent/KR102615044B1/ko
Priority to CN201980074446.XA priority patent/CN113170551A/zh
Priority to PCT/JP2019/037575 priority patent/WO2020100441A1/ja
Publication of JP2020080224A publication Critical patent/JP2020080224A/ja
Priority to US17/246,764 priority patent/US11943971B2/en
Publication of JP2020080224A5 publication Critical patent/JP2020080224A5/ja
Application granted granted Critical
Publication of JP7236844B2 publication Critical patent/JP7236844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask

Description

本発明は、表示装置及びその製造方法に関する。
近年、有機エレクトロルミネッセンス（electroluminescence：ＥＬ）素子を用いた表示装置である有機ＥＬ表示装置が実用化されている。有機ＥＬ素子は一般にＯＬＥＤ（organic light emitting diode）と称され、有機ＥＬ表示装置はＯＬＥＤが発する光を用いて赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）等の複数色を生成しカラー画像を表示する。画像表示領域に２次元配列される各画素は互いに異なる色の光を発する複数種類のサブピクセルで構成される。各サブピクセルの発光強度は独立して制御でき、それらの発光強度のバランスに応じて画素は様々な色を表現することができる。
複数色の生成の仕組みの１つとして、ＲＧＢ等に発光色が互いに異なる複数種類のＯＬＥＤを画像表示領域に配列する構成がある。当該構成ではサブピクセルの色に対応してＯＬＥＤの発光層の材料を塗り分けてＯＬＥＤの発光色を異ならせる。そのため、当該構成はＲＧＢ塗り分け法などと称される。ＲＧＢ塗り分け法は基板上に蒸着マスクをシャドウマスクとして配置してその開口部に発光層を蒸着する。
特開２００３－２５７６５０号公報 特開２００１－３１３１６９号公報
蒸着マスクには異物が付着していることがあり、その蒸着マスクを基板上に配置すると、異物が、すでに基板上に蒸着されている発光層の膜を破壊して画素欠陥を生じ、その結果、表示不良が発生し得るという問題がある。この対策の１つとして基板と蒸着マスクとの距離を確保するためのスペーサーを配置するものがあるが、基板と蒸着マスクとの距離を広くすると蒸着位置精度が悪化する副作用も発生する。
本発明は上記問題を解決するためになされたものであり、塗り分け法でＯＬＥＤを作成される表示装置において、蒸着位置精度の改善及び表示不良の発生の可能性の低減を図ることを目的とする。
（１）本発明に係る表示装置は、複数の画素からなる画像を表示する表示部を形成される基板と、それぞれ前記画素に対応して前記基板の表面に設けられた第１の画素電極及び第２の画素電極と、それぞれ前記画素間の境界領域に設けられた前記基板の表面の第１の凸部及び第２の凸部と、第１の発光色を呈する層を含み前記第１の画素電極に積層された第１の有機層、及び第２の発光色を呈する層を含み前記第２の画素電極に積層された第２の有機層と、を有し、前記第１の有機層はさらに前記凸部のうち前記第１の凸部のみを覆うように設けられ、前記第２の有機層は前記第１の凸部及び前記第２の凸部のいずれも覆わないように設けられている。
（２）本発明に係る表示装置の製造方法は、複数の画素からなる画像を表示する表示部を形成される基板であって、当該基板の表面に、それぞれ前記画素に対応して設けられた第１の画素電極及び第２の画素電極と、前記画素間の境界領域に設けられた第１の凸部及び第２の凸部とを有する基板を準備する工程と、前記基板における前記第１の画素電極と前記第１の凸部とに対向する領域に開口部を有し、かつ前記第２の凸部に対向する領域に遮蔽部を有した第１の蒸着マスクを、前記基板上に配置する工程と、前記第１の蒸着マスクを介した蒸着処理により、前記第１の画素電極及び前記第１の凸部を覆い、かつ前記第２の凸部を覆わないように、第１の発光色を呈する層を含む第１の有機層を形成する工程と、前記基板における前記第２の画素電極に対向する領域に開口部を有し、かつ前記１の凸部及び前記第２の凸部に対向する領域に遮蔽部を有した第２の蒸着マスクを、前記基板上に配置する工程と、前記第２の蒸着マスクを介した蒸着処理により、前記第２の画素電極を覆い、かつ前記第１の凸部及び前記第２の凸部を覆わないように、第２の発光色を呈する層を含む第２の有機層を形成する工程と、を有する。
本発明の第１の実施形態に係る有機ＥＬ表示装置の概略の構成を示す模式図である。 本発明の第１の実施形態に係る有機ＥＬ表示装置の表示パネルの模式的な平面図である。 図２に示すＩＩＩａ－ＩＩＩａ線及びＩＩＩｂ－ＩＩＩｂ線に沿った位置でのアレイ基板の模式的な垂直断面図である。 本発明の第１の実施形態における、バンクの形成後で有機材料層の形成前の状態でのアレイ基板の模式的な部分平面図である。 図４のアレイ基板のＶａ－Ｖａ線及びＶｂ－Ｖｂ線に沿った模式的な垂直断面図である。 図４に対応するアレイ基板についての有機材料層の形成後の状態での模式的な部分平面図である。 図４に示したアレイ基板上に配置したＢ用の蒸着マスクの模式的な平面図である。 Ｂ画素の有機材料層を蒸着した状態でのアレイ基板及び蒸着マスクの模式的な垂直断面図である。 図４に示したアレイ基板上に配置したＧ用の蒸着マスクの模式的な平面図である。 Ｇ画素の有機材料層を蒸着した状態でのアレイ基板及び蒸着マスクの模式的な垂直断面図である。 図４に示したアレイ基板上に配置したＲ用の蒸着マスクの模式的な平面図である。 Ｒ画素の有機材料層を蒸着した状態でのアレイ基板及び蒸着マスクの模式的な垂直断面図である。 本発明の第２の実施形態における、有機材料層の形成後の状態でのアレイ基板の模式的な部分平面図である 本発明の第２の実施形態におけるアレイ基板上に配置したＢ用の蒸着マスクの模式的な平面図である。 本発明の第２の実施形態におけるアレイ基板上に配置したＲ用の蒸着マスクの模式的な平面図である。 本発明の第２の実施形態におけるアレイ基板上に配置したＧ用の蒸着マスクの模式的な平面図である。 本発明の変形例を説明するアレイ基板の模式的な部分平面図である。 本発明の変形例を説明するアレイ基板の模式的な部分垂直断面図である。 図１８のアレイ基板の有機材料層の形成後の状態での模式的な部分平面図である。
以下、本発明の実施形態について図面を参照して説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
さらに、本発明の詳細な説明において、ある構成物と他の構成物の位置関係を規定する際、「上に」「下に」とは、ある構成物の直上あるいは直下に位置する場合のみでなく、特に断りの無い限りは、間にさらに他の構成物を介在する場合を含むものとする。
以下に説明する実施形態は有機ＥＬ表示装置である。有機ＥＬ表示装置は、アクティブマトリックス型表示装置であり、テレビ、パソコン、携帯端末、携帯電話等に搭載される。
表示装置の画像表示領域には、画像を構成する複数の画素が２次元配列される。以下の説明では、３次元の直交座標系であるｘｙｚ座標系を用い、画像に対応する２次元の直交座標系に対応してｘ軸、ｙ軸を設定する。例えば、ｘ軸を画像の水平方向、ｙ軸を画像の垂直方法とする。また、ｚ軸は後述するアレイ基板の厚み方向とする。
また、以下の実施形態では、画像表示領域には発光色が互いに異なる複数種類の画素（サブピクセル）が配列されてカラー画像を表示可能である表示装置を説明する。例えば、発光色はＲＧＢの３色とする。なお、カラー画像における画素は、表示装置における複数種類のサブピクセルからなる一組のサブピクセル群に対応するが、表示装置ではサブピクセルが構成上の単位であり、サブピクセルごとにＯＬＥＤや画素回路が形成される。そこで以下の説明では、基本的にサブピクセルを画素と扱う。
［第１の実施形態］
図１は実施形態に係る有機ＥＬ表示装置２の概略の構成を示す模式図である。有機ＥＬ表示装置２は、画像を表示する表示部である画素アレイ部４と、当該画素アレイ部を駆動する駆動部とを備える。有機ＥＬ表示装置２はガラス基板や可撓性を有した樹脂フィルムなどからなる基材の上に薄膜トランジスタ（thin film transistor：ＴＦＴ）やＯＬＥＤなどの積層構造を形成されている。
画素アレイ部４には画素に対応してＯＬＥＤ６及び画素回路８がマトリクス状に配置される。画素回路８は複数のＴＦＴやキャパシタなどで構成される。なお、図１の画素回路８はＴＦＴ１０，１２とキャパシタ１４からなる簡略化した構成を例示している。
一方、駆動部は走査線駆動回路２０、映像線駆動回路２２、駆動電源回路２４、基準電源回路２６及び制御装置２８を含み、画素回路８を駆動しＯＬＥＤ６の発光を制御するなどの機能を担う。
走査線駆動回路２０は画素の水平方向の並び（画素行）ごとに設けられた走査信号線３０に接続されている。走査線駆動回路２０は制御装置２８から入力されるタイミング信号に応じて走査信号線３０を順番に選択し、選択した走査信号線３０に、スイッチングＴＦＴ１０をオンする電圧を印加する。
映像線駆動回路２２は画素の垂直方向の並び（画素列）ごとに設けられた映像信号線３２に接続されている。映像線駆動回路２２は制御装置２８から映像信号を入力され、走査線駆動回路２０による走査信号線３０の選択に合わせて、選択された画素行の映像信号に応じた電圧を各映像信号線３２に出力する。当該電圧は、選択された画素行にてスイッチングＴＦＴ１０を介してキャパシタ１４に書き込まれる。駆動ＴＦＴ１２は書き込まれた電圧に応じた電流をＯＬＥＤ６に供給し、これにより、選択された走査信号線３０に対応する画素のＯＬＥＤ６が発光する。
駆動電源回路２４は画素列ごとに設けられた駆動電源線３４に接続され、駆動電源線３４及び選択された画素行の駆動ＴＦＴ１２を介してＯＬＥＤ６に電流を供給する。
基準電源回路２６は、ＯＬＥＤ６のカソード電極を構成する共通電極（図示せず）に定電位φＲＥＦを与える。
本実施形態においてＯＬＥＤ６の下部電極は画素ごとに形成された画素電極であり、ＯＬＥＤ６の上部電極が複数の画素電極を覆うように共通に配置された共通電極となる。下部電極は駆動ＴＦＴ１２に接続される。一方、上部電極は全画素のＯＬＥＤ６に共通の電極で構成される。本実施形態では下部電極がＯＬＥＤ６の陽極（アノード）であり、上部電極が陰極（カソード）である。
図２は有機ＥＬ表示装置２の表示パネル４０の模式的な平面図である。表示パネル４０は矩形であり、例えば、アレイ基板４１と対向基板とを、間に充填材を挟んで貼り合わせた構造とされる。アレイ基板４１は表示領域４２、額縁領域４４及び接続端子領域４６からなる。表示領域４２に図１に示した画素アレイ部４が設けられ、上述したように画素アレイ部４にはＯＬＥＤ６や画素回路８などが形成される。一方、対向基板には偏光板やタッチパネルが設けられ得る。
額縁領域４４は表示領域４２の外縁領域であり、内側境界は表示領域４２の輪郭に一致し、外側境界は矩形であり、その３辺が表示パネル４０の辺と重複し、残り１辺が接続端子領域４６との境界となる。ただし、表示領域４２の端部は、最外周の画素に属するＯＬＥＤ６の発光領域の端部として規定されるため、表示領域４２と額縁領域４４との境界を跨ぐように、画素回路８が設けられる場合もある。
接続端子領域４６は額縁領域４４に隣接して設けられる。接続端子領域４６は３辺が表示パネル４０の辺と重複し、残り１辺が額縁領域４４との境界である矩形である。表示領域４２に形成される画素アレイ部４の動作に必要な電気信号を入出力するための配線は表示領域４２及び額縁領域４４から接続端子領域４６に引き出される。つまり、接続端子領域４６には表示領域４２及び額縁領域４４から引き出された一群の配線が配置される。また、接続端子領域４６には、当該配線群を外部回路に接続するための接続端子が配置される。接続端子は複数配列され、その１つは、表示領域４２及び額縁領域４４から引き出された一群の配線の１つと接続される。例えば、接続端子にはＦＰＣ４８が接続され、ＦＰＣ４８は制御装置２８やその他の回路２０，２２，２４，２６等に接続されたり、その上にＩＣ５０を搭載されたりする。
本実施形態の表示パネル４０はカラー画像を表示し、カラー画像における画素は例えば、ＲＧＢの３色のいずれかに対応する光を出射する画素（サブピクセル）で構成される。
本実施形態ではＲ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂが表示領域にストライプ配列される例を説明する。当該配列では、画像のｙ方向に同じ種類（色）の画素が並び、ｘ方向にＲＧＢが周期的に並ぶ。なお、図２においてＲ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂはそれぞれ有効な発光領域を模式的に示しており、構造上は画素開口６０に対応し、それらの間の領域は後述するバンク８４に対応している。
図３はアレイ基板４１の模式的な垂直断面図であり、断面ＩＩＩａが図２に示すＩＩＩａ－ＩＩＩａ線に沿った位置での表示領域４２での断面である。また、断面ＩＩＩｂは図２に示すＩＩＩｂ－ＩＩＩｂ線に沿った断面であり、接続端子領域４６及びそれに隣接する額縁領域４４の断面である。基板７０は、ポリイミドやポリエチレンテレフタラート等の可撓性を有するフィルムからなる。また基板７０はその他の樹脂又はガラスで形成することもできる。基板７０の表面には、基板７０が含有する不純物に対するバリアとなるアンダーコート層７１が形成される。アンダーコート層７１は、シリコン酸化膜、シリコン窒化膜等からなり、それらの積層構造であっても良い。
アンダーコート層７１の上には半導体層７２が積層され、当該半導体層７２により画素回路などのＴＦＴ７３のチャネル領域、ソース領域及びドレイン領域が形成される。半導体層７２の形成後、シリコン酸化物等でゲート絶縁膜７５が形成され、その上に積層した金属膜をパターニングしてＴＦＴのゲート電極７６などが形成される。
ゲート電極７６等を覆って、層間絶縁膜として無機膜７７が積層される。この無機膜７７の上には金属膜が形成され、当該金属膜を用いてＴＦＴのＳ／Ｄ（ソース／ドレイン）電極７８ｓ，７８ｄが形成される。Ｓ／Ｄ電極７８ｓ，７８ｄは、ゲート絶縁膜７５、無機膜７７を貫通するコンタクトホールを介して、ＴＦＴの半導体層７２に電気的に接続する。ここでは、半導体層７２のうちＳ／Ｄ電極７８ｓとの接続部分を含み、導電性を付与する不純物が注入された領域をソース領域とし、Ｓ／Ｄ電極７８ｄとの接続部分を含み、導電性を付与する不純物が注入された領域をドレイン領域とする。
また、当該金属膜はＯＬＥＤと基板７０との間に積層された導電膜であり、当該金属膜を用いてＯＬＥＤより下に位置する下層配線を形成することができる。特に、下層配線により、接続端子領域４６の配線７９及びその接続端子７９ｐが形成される。
無機膜７７を覆って、有機材料からなる平坦化膜８０が積層される。平坦化膜８０としてポリイミドやアクリル樹脂等が用いられる。平坦化膜８０はＯＬＥＤが形成される面を平坦にする。
一方、当該平坦化膜８０などからＯＬＥＤへの水分浸入を防止するために、平坦化膜８０の上に無機膜８１が形成される。無機膜８１は防湿性及び絶縁性を有する材料で形成される。例えば、無機膜８１はシリコン窒化膜や、シリコン窒化膜とシリコン酸化膜との積層膜を用いて形成される。
無機膜８１の表面上にＯＬＥＤの画素電極８２が配置される。画素電極８２は無機膜８１及び平坦化膜８０を貫通するコンタクトホールを介して、図１の駆動ＴＦＴ１２に相当するＴＦＴ７３のＳ／Ｄ電極７８ｓに電気的に接続される。なお、画素電極８２は、ＯＬＥＤの発光を表示面側に反射する反射膜を含む構造とすることができる。例えば、画素電極８２は、酸化インジウム・スズ（Indium Tin Oxide：ＩＴＯ）や酸化インジウム亜鉛（Indium Zinc Oxide：ＩＺＯ）などの透明導電材と、銀（Ａｇ）などの反射材との積層構造とすることができる。
なお、画素電極８２に接続されるＳ／Ｄ電極７８ｓ及び半導体層７２のソース領域と、それらの間に位置しゲート電極７６につながる金属層７６ｃとは図１にてキャパシタ１４として示した蓄積容量を形成する。また、画素電極８２の下に、無機膜８１を挟んで導電膜８３を配置し、当該導電膜８３を例えば接地して画素電極８２との間に保持容量を形成することができる。保持容量は、蓄積容量に書き込まれる電圧を安定させ、有機発光ダイオードの安定動作に寄与する。
画素電極８２が形成された無機膜８１の表面に、絶縁材料からなるバンク８４が形成される。バンク８４は画素の周囲に沿って形成され、画素電極８２の端部を覆うとともにＯＬＥＤの発光面の位置に開口部を有する。当該開口部の底部には画素電極８２の上面が露出し、その表面に発光層を含む有機層である有機材料層８５が積層される。バンク８４はポリイミドやアクリル樹脂等で形成される。
有機材料層８５の上にＯＬＥＤの上部電極８６が形成される。既に述べたように上部電極８６は表示領域の全体の画素に亘る共通電極とすることができる。なお、上部電極８６は有機材料層８５から出射される光を透過する材料で形成される。具体的には、上部電極８６は、有機材料層８５へ電子を効率的に注入できるように仕事関数の低い金属で、かつ半透明に形成された薄膜であり、例えば、ＭｇＡｇ合金を用い、光が透過する程度の膜厚で形成される。ちなみに、上部電極８６は断面ＩＩＩｂに示す額縁領域４４に設けられたコンタクトホール８７を介して配線７９に電気的に接続される。
画素電極８２、有機材料層８５及び上部電極８６からなるＯＬＥＤが形成された表示領域４２に、ＯＬＥＤの上面を封止しＯＬＥＤの水分による劣化を防止する封止膜が形成される。本実施形態では当該封止膜は、２つの無機膜８８，８９と有機膜９０とからなる多層膜である。無機膜８８，８９は例えば、シリコン窒化膜で形成され、有機膜９０はアクリルなどの樹脂で形成される。無機膜８８は表示領域４２にて上部電極８６の表面に積層され、有機膜９０は表示領域４２にて無機膜８８と無機膜８９との間に挟まれ、無機膜８８，８９同士は額縁領域４４にて互いに直に接して重なる接触領域を有する。
ここで、額縁領域４４には、無機膜８８，８９と無機膜８１とが接合した無機膜接合部９１が設けられる。無機膜接合部９１を設けることで、無機膜８８，８９と無機膜８１とに挟まれる領域への側方からの水分浸入が妨げられ、ＯＬＥＤの劣化防止が図られる。無機膜接合部９１は基本的には表示領域４２の周囲に連なって設けられ、これにより、水分浸入をより効果的に防止できる。
図４はアレイ基板４１の表示領域４２の一部の模式的な平面図であり、バンク８４の形成後で、有機材料層８５の形成前の状態を示している。また、図５は当該状態でのアレイ基板４１の一部の模式的な垂直断面図であり、断面Ｖａは図４に示すＶａ－Ｖａ線に沿った断面、また断面Ｖｂは図４に示すＶｂ－Ｖｂ線に沿った断面である。
図４の平面図には、表示領域４２におけるバンク８４の形成領域と複数の画素開口６０とが示されており、複数の画素開口６０は図２と同様、ストライプ配列で形成されるＲ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂに対応している。
バンク８４の表面には、凸部１００が形成される。本実施形態では凸部１００は高さが異なる２種類の凸部１００ａ，１００ｂを含む。具体的には第１の凸部１００ａは第２の凸部１００ｂより高い。つまり、ｚ軸を高さに応じてｚ座標が増加する向きに定義すると、第１の凸部１００ａの頂点のｚ座標は第２の凸部１００ｂの頂点のｚ座標よりも大きい。
第１の凸部１００ａは基本的にＲＧＢ画素のうち特定の１種類の画素開口６０の近傍に配置される。例えば、第１の凸部１００ａは各Ｂ画素５２ｂに隣接して設けられる。一方、本実施形態では、第２の凸部１００ｂは各Ｒ画素５２ｒ及び各Ｇ画素５２ｇに隣接して配置されている。
ここで、ストライプ配列では画素開口６０がｙ方向に細長い形状とされ、ｘ方向の間隔がｙ方向の間隔より小さく形成され得る。つまり、ｙ方向に隣接する画素間におけるバンク８４はｘ方向に隣接する画素間よりも大きな幅を有するので、凸部１００を配置しやすい。そこで、本実施形態では凸部１００は画素行間のバンク８４の上に配置している。すなわち、Ｂ画素５２ｂに対してｙ方向に隣接して凸部１００ａが設けられ、Ｒ画素５２ｒ及びＧ画素５２ｇそれぞれに対してｙ方向に隣接して凸部１００ｂが設けられる。
図５の断面Ｖａ，Ｖｂの位置はｘ方向に関しては同じで、ｙ方向に関して異なる。なお、図５は凸部１００の形状及び配置を説明するためのものであり、図３に示した構造の多くは図示を省略している。例えば、アレイ基板４１をなす層１０１は、図３のアンダーコート層７１～無機膜８１を含む積層構造を有する。
凸部１００ａと凸部１００ｂとは共通の直線上にｘ方向に並び、断面ＶｂにはＢＧＢ各画素に隣接する凸部１００ａ，１００ｂが画素開口６０に対応するｘ座標に現れている。ちなみに、断面Ｖａにおけるバンク８４の上端の高さが断面Ｖｂにおける凸部１００の下端の高さに相当する。
本実施形態では凸部１００はバンク８４と共通の材料で形成するが、バンク８４とは異なる材料で形成することもできる。すなわち、上述のようにバンク８４をポリイミドやアクリル樹脂で形成する場合に、凸部１００はそれと同じ材料で形成してもよいし、例えば、エポキシなどの他の有機材料や窒化酸化ケイ素などの無機材料で形成してもよい。
凸部１００の形状は図４、図５の例では垂直断面が台形で平面形状が円としているが、他の形状でもよい。
図６は図４に対応するアレイ基板４１の表示領域４２の一部における有機材料層８５の形成後の模式的な平面図である。後述する製造方法により、Ｂ画素５２ｂの画素開口６０の底面に露出する画素電極８２及びその周囲を含む矩形領域に有機材料層８５ｂが形成され、また、Ｒ画素５２ｒ、Ｇ画素５２ｇそれぞれの画素開口６０の底面に露出する画素電極８２及びその周囲を含む矩形領域に有機材料層８５ｒ，８５ｇが形成されている。
ここで、第１の凸部１００ａは隣接するＢ画素５２ｂの有機材料層８５ｂによって覆われるが、第２の凸部１００ｂはいずれの画素の有機材料層８５によっても覆われない。換言すれば、ＲＧＢ画素のうちＢ画素５２ｂの有機材料層８５ｂは、凸部１００ａ，１００ｂのうち第１の凸部１００ａのみを覆い、Ｒ画素５２ｒ及びＧ画素５２ｇの有機材料層８５ｒ，８５ｇは第１の凸部１００ａ及び第２の凸部１００ｂのいずれも覆わないように設けられている。
次に、本発明の表示装置の製造方法に係る実施形態を説明する。当該製造方法が従来の製造方法と基本的に異なる点は、上述の凸部１００を形成する工程を有する点と、有機材料層８５の形成の仕方とにある。このうち本発明に係る製造方法の特徴は主に、有機材料層８５の形成の方、特に凸部１００を利用して有機材料層８５を成膜する点にあり、以下、図７～図１２を用いてこの点を説明する。ちなみに、凸部１００は例えば、バンク８４に画素開口６０を形成するのと同様又は類似の周知のプロセスで形成することができ、具体的にはアレイ基板４１の表面に積層した樹脂などの膜をフォトリソグラフィー技術を用いてエッチングして作ることができる。
３つの発光色に対応した３種類の有機材料層８５ｒ，８５ｇ，８５ｂは塗り分け法で形成する。具体的には、３種類の有機材料層ごとに、それぞれの成膜位置に対応した開口を有した蒸着マスクを用意し、当該蒸着マスクを用いて有機材料層８５ｒ，８５ｇ，８５ｂを順次、アレイ基板４１の表面に蒸着する。
本実施形態では、第１の凸部１００ａが隣接するＢ画素５２ｂに最初に有機材料層８５ｂを形成し、その後、Ｇ画素５２ｇ、Ｒ画素５２ｒに順次、有機材料層８５ｇ，８５ｒを形成する。
図７及び図８は有機材料層８５ｂの形成工程を説明する図であり、図９及び図１０は有機材料層８５ｇの形成工程を説明する図であり、図１１及び図１２は有機材料層８５ｒの形成工程を説明する図である。そして、図７、図９、図１１はそれぞれ、Ｂ，Ｇ，Ｒ用の蒸着マスクの模式的な平面図であり、図４に示したアレイ基板４１と対応付けて示している。
図４、図５に示したバンク８４及び凸部１００が形成されたアレイ基板４１上に、図７に示すようにＢ用の蒸着マスク１０５ｂを配置して蒸着処理を行い、有機材料層８５ｂを形成する。図８は有機材料層８５ｂを蒸着した状態でのアレイ基板４１及び蒸着マスク１０５ｂの模式的な垂直断面図であり、図５の断面図と対応付けて示している。すなわち、断面ＶＩＩＩａは図４に示すＶａ－Ｖａ線に沿った位置での垂直断面であり、断面ＶＩＩＩｂは図４に示すＶｂ－Ｖｂ線に沿った位置での垂直断面である。
Ｂ用の蒸着マスク１０５ｂの開口部１１０ｂは、アレイ基板４１上にて、ＲＧＢ画素のうちＢ画素５２ｂだけの画素開口６０を含む一方、Ｂ画素５２ｂに隣接する第１の凸部１００ａも含む形状・大きさに形成されている。そのため、蒸着マスク１０５ｂをアレイ基板４１上に配置したときに、図８の断面ＶＩＩＩｂに示すように、第１の凸部１００ａは蒸着マスク１０５ｂに接触せず、第１の凸部１００ａより低い第２の凸部１００ｂの上端が蒸着マスク１０５ｂの裏面に接触し蒸着マスク１０５ｂを支持する。つまり、第１の凸部１００ａは、アレイ基板４１上における蒸着マスク１０５ｂの高さを規定するスペーサーとならず、第１の凸部１００ａより低い第２の凸部１００ｂが当該スペーサーとして機能する。
この蒸着マスク１０５ｂを用いて蒸着を行うと、有機材料層８５ｂは、図８の断面ＶＩＩＩａ及び図６に示すようにＢ画素５２ｂの画素開口６０に積層され、また、図８の断面ＶＩＩＩｂ及び図６に示すように第１の凸部１００ａも覆う。
次いで、有機材料層８５ｂが形成されたアレイ基板４１上に、図９に示すようにＧ用の蒸着マスク１０５ｇを配置して蒸着処理を行い、有機材料層８５ｇを形成する。図１０は有機材料層８５ｇを蒸着した状態でのアレイ基板４１及び蒸着マスク１０５ｇの模式的な垂直断面図であり、図５の断面図と対応付けて示している。すなわち、断面Ｘａは図４に示すＶａ－Ｖａ線に沿った位置での垂直断面であり、断面Ｘｂは図４に示すＶｂ－Ｖｂ線に沿った位置での垂直断面である。
Ｇ用の蒸着マスク１０５ｇの開口部１１０ｇは、アレイ基板４１上にて、ＲＧＢ画素のうちＧ画素５２ｇだけの画素開口６０を含む一方、いずれの凸部１００も含まない形状・大きさに形成されている。そのため、蒸着マスク１０５ｇをアレイ基板４１上に配置したときに、図１０の断面Ｘｂに示すように、第２の凸部１００ｂより高い第１の凸部１００ａの上端が蒸着マスク１０５ｇの裏面に接触し蒸着マスク１０５ｇを支持する。つまり、第１の凸部１００ａがアレイ基板４１上における蒸着マスク１０５ｇの高さを規定するスペーサーとして機能する。
この蒸着マスク１０５ｇを用いて蒸着を行うと、有機材料層８５ｇは、図１０の断面Ｘａ及び図６に示すようにＧ画素５２ｇの画素開口６０に積層される。一方、有機材料層８５ｇは図１０の断面Ｘｂ及び図６に示すように第１の凸部１００ａ及び第２の凸部１００ｂのいずれも覆わない。
さらに、有機材料層８５ｂ，８５ｇが形成されたアレイ基板４１上に、図１１に示すようにＲ用の蒸着マスク１０５ｒを配置して蒸着処理を行い、有機材料層８５ｒを形成する。図１２は有機材料層８５ｒを蒸着した状態でのアレイ基板４１及び蒸着マスク１０５ｒの模式的な垂直断面図であり、図５の断面図と対応付けて示している。すなわち、断面ＸＩＩａは図４に示すＶａ－Ｖａ線に沿った位置での垂直断面であり、断面ＸＩＩｂは図４に示すＶｂ－Ｖｂ線に沿った位置での垂直断面である。
Ｒ用の蒸着マスク１０５ｒの開口部１１０ｒは、アレイ基板４１上にて、ＲＧＢ画素のうちＲ画素５２ｒだけの画素開口６０を含む一方、Ｇ用の蒸着マスク１０５ｇと同じく、いずれの凸部１００も含まない形状・大きさに形成されている。そのため、蒸着マスク１０５ｒをアレイ基板４１上に配置したときに、図１２の断面ＸＩＩｂに示すように、第１の凸部１００ａがアレイ基板４１上における蒸着マスク１０５ｒの高さを規定するスペーサーとして機能する。
この蒸着マスク１０５ｒを用いて蒸着を行うと、有機材料層８５ｒは、図１２の断面ＸＩＩａ及び図６に示すようにＲ画素５２ｒの画素開口６０に積層される一方、図１２の断面ＸＩＩｂ及び図６に示すように第１の凸部１００ａ及び第２の凸部１００ｂのいずれも覆わない。
複数種類の有機材料層８５を複数回の蒸着工程で塗り分ける場合に、上述したように、最初の蒸着工程で用いる蒸着マスク１０５は第１の凸部１００ａが入り込む開口部１１０を有することで、第２の凸部１００ｂが当該蒸着マスク１０５に対するスペーサーとなる。これにより、第１の凸部１００ａがスペーサーとなる場合より、アレイ基板４１と蒸着マスク１０５との距離を小さくすることができ、位置精度よく蒸着することが可能である。
一方、２回目以降の蒸着工程で用いる蒸着マスク１０５の開口部１１０には第１の凸部１００ａは入り込まず、第１の凸部１００ａが当該蒸着マスク１０５に対するスペーサーとなる。これにより、最初の蒸着工程より、アレイ基板４１と蒸着マスク１０５との距離を大きくすることができ、蒸着マスク１０５に付着した異物が、すでにアレイ基板４１上に蒸着されている有機材料層を破壊することが回避され、表示不良の発生の可能性の低減を図ることができる。
なお、第１の凸部１００ａをスペーサーとして用いる場合、第２の凸部１００ｂをスペーサーとして用いる場合よりも蒸着マスク１０５とアレイ基板４１との距離が広がることに対応して、蒸着マスク１０５で遮蔽された領域への蒸着材料の回り込みも大きくなり得る。よって、当該回り込みの影響を考慮して、２回目以降の蒸着工程で用いる蒸着マスク１０５の開口部１１０を予め小さく形成してもよい。
［第２の実施形態］
第１の実施形態では、Ｒ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂが表示領域にストライプ配列される例を説明した。しかし、本発明はストライプ配列以外の画素配列を有する表示装置にも適用することができる。
第２の実施形態として、第１の実施形態とはＲＧＢ画素の配置が異なる有機ＥＬ表示装置２を説明する。ここで、第２の実施形態と第１の実施形態との基本的な相違点はＲＧＢ画素の配置であり、それ以外の構成、例えば、図１～図３にて説明した多くの事項は基本的に共通とすることができ、ここでは説明を省略する。
図１３は第２の実施形態の有機ＥＬ表示装置２のアレイ基板４１の表示領域４２の一部の模式的な平面図であり、有機材料層８５の形成後の状態を示している。図１３の平面図には、表示領域４２におけるバンク８４の形成領域、Ｒ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂそれぞれの画素開口６０及び有機材料層８５ｒ，８５ｇ，８５ｂ、並びに第１の凸部１００ａ及び第２の凸部１００ｂの位置が示されている。
３つのサブピクセル、つまりＲ画素５２ｒ、Ｇ画素５２ｇ、Ｂ画素５２ｂからなる１つの画素において、Ｒ画素５２ｒ及びＧ画素５２ｇがｙ方向に並び、それらのｘ方向に隣接してＢ画素５２ｂが配置される。この画素構成では図１３に示すように、例えば、表示領域４２に、Ｒ画素５２ｒとＧ画素５２ｇとが交互に並ぶ列と、Ｂ画素５２ｂのみが並ぶ列とが、行方向に交互に配置される。
本実施形態においても第１の実施形態と同様、第１の凸部１００ａは各Ｂ画素５２ｂに隣接して設けられ、第２の凸部１００ｂは各Ｒ画素５２ｒ及び各Ｇ画素５２ｇに隣接して設けられている。そして、第１の実施形態と同様、Ｂ画素５２ｂの有機材料層８５ｂは２種類の凸部１００のうち第１の凸部１００ａのみを覆い、Ｒ画素５２ｒ及びＧ画素５２ｇの有機材料層８５ｒ，８５ｇは２種類の凸部１００ａ，１００ｂのいずれも覆わないように設けられている。
図１４、図１５、図１６はそれぞれ、Ｂ，Ｒ，Ｇ用の蒸着マスクの模式的な平面図であり、図１３に示したアレイ基板４１と対応付けて示している。Ｂ用の蒸着マスク１１５ｂの開口部１１０ｂは、第１の実施形態の蒸着マスク１０５ｂと同様、アレイ基板４１上にて、Ｂ画素５２ｂの画素開口６０を含み、かつＢ画素５２ｂに隣接する第１の凸部１００ａも含む形状・大きさに形成されている。また、Ｒ用及びＧ用の蒸着マスク１０５ｒ，１０５ｇの開口部１１０ｒ，１１０ｇはそれぞれ、第１の実施形態の蒸着マスク１０５ｒ，１０５ｂと同様、Ｒ画素５２ｒ、Ｇ画素５２ｇの画素開口６０を含むが、いずれの凸部１００も含まない形状・大きさに形成されている。
これら蒸着マスク１１５を用いることで、各画素の有機材料層８５は第１の実施形態と基本的に同様の製造方法で形成される。すなわち、Ｂ画素５２ｂの有機材料層８５ｂは、第２の凸部１００ｂをスペーサーとして蒸着マスク１１５ｂをアレイ基板４１上に支持して形成され、Ｒ画素５２ｒ及びＢ画素５２ｂの有機材料層８５ｒ，８５ｂは、第１の凸部１００ａをスペーサーとして蒸着マスク１１５ｒ，１１５ｂをアレイ基板４１上に支持して形成される。
よって、第２の実施形態の有機ＥＬ表示装置２においても、第１の実施形態と同様、塗り分け法でのＯＬＥＤの作成にて、蒸着位置精度の改善及び表示不良の発生の可能性の低減を図ることができる。
［変形例］
（１）有機材料層８５の蒸着に関し、２種類の凸部１００のうち低い方を蒸着マスクのスペーサーとして用い、かつ最初に蒸着処理を行う画素を先行蒸着画素、また、複数種類の画素のうち先行蒸着画素の後に２種類の凸部１００のうち高い方をスペーサーとして用いて蒸着処理を行う画素を後続蒸着画素と呼ぶことにする。上述の実施形態ではＢ画素を先行蒸着画素、Ｇ画素及びＲ画素を後続蒸着画素とした。しかし、複数種類の画素のうちいずれの１種類を先行蒸着画素とするかは、本発明の趣旨からは基本的には任意であり、また、後続蒸着画素同士での蒸着の順序も基本的に任意に定めることができる。
（２）既に述べたように、２種類の凸部１００のうち高い方を蒸着マスクのスペーサーとして用いると、蒸着マスクとアレイ基板との距離の拡大に応じて蒸着マスクの遮蔽領域への蒸着材料の回り込みも大きくなり、低い凸部１００をスペーサーとして用いた場合より蒸着位置精度が低くなり得る。この対策の１つとして、高い凸部１００がスペーサーとなる蒸着マスクについて開口部を小さくすることはすでに述べた。
ここで、発光色の異なる複数種類のサブピクセルの画素開口は、各色の発光層の発光効率や視感度特性に応じて互いに異なる大きさに設定され得る。蒸着マスクの開口サイズを共通とすると、画素開口が小さい画素は画素開口が大きい画素よりも蒸着領域の位置ずれの影響を受けにくい。そこで、複数種類の画素のうち画素開口が大きいものを先行蒸着画素とし、画素開口が小さいものを後続蒸着画素としてもよい。これにより、画素開口の縮小の進展などから蒸着マスクの開口部の一層の微細化が難しい場合などにおいても、蒸着位置精度の確保が図れる。
図１７はこの一例を示している。具体的には、図１７は第１の実施形態と同様、ストライプ配列の有機ＥＬ表示装置２のアレイ基板４１の表示領域４２の一部の模式的な平面図であり、有機材料層８５の形成後の状態を示している。図１７の画素のレイアウトでは、Ｂ画素５２ｂと比較してＲ画素５２ｒ、Ｇ画素５２ｇの画素開口６０が小さい。この画素開口の大きさの相違に対応して、Ｂ画素５２ｂの近傍に第１の凸部１００ａが配置され、Ｂ画素５２ｂが先行蒸着画素、またＲ画素５２ｒ、Ｇ画素５２ｇが後続蒸着画素とされる。
（３）第１の凸部１００ａは先行蒸着画素のそれぞれに隣接して配置する必要はなく、後続蒸着画素の蒸着マスクを好適に支持する密度で配置することができる。具体的には、スペーサーとなる凸部１００ａ間にて後続蒸着画素の蒸着マスクの撓みが生じない、または当該撓みが蒸着位置精度などに与える影響が無視できる密度に凸部１００ａを間引くことができる。
同様の観点から、第２の凸部１００ｂも間引くことができる。例えば、上述の実施形態では凸部１００ｂの配置密度は基本的に凸部１００ａの２倍となるが、蒸着マスクの強度がＲ画素及びＧ画素とＢ画素とで同じならば、凸部１００ｂの密度は凸部１００ａと基本的に同じとすることができる。
（４）第２の凸部１００ｂをバンク８４で代用する構成とすることもできる。図１８は当該構成のアレイ基板４１の一部の模式的な垂直断面図であり、図４に示すＶｂ－Ｖｂ線に沿った断面である。つまり、当該構成では図４に示すＶａ－Ｖａ線に沿った断面は図５の断面Ｖａと共通であるが、Ｖｂ－Ｖｂ線に沿った断面が図５の断面Ｖｂに代えて図１８の断面となる。この構成では、バンク８４の上に図５の断面Ｖｂ等に示した第２の凸部１００ｂが形成されず、バンク８４自体が第２の凸部１００ｂとしての機能を担う。つまり、Ｂ画素５２ｂの有機材料層８５ｂの蒸着に際しては、バンク８４の上面が蒸着マスク１０５ｂを支持し、画素開口６０の底面に露出する画素電極の上方に蒸着マスク１０５ｂを保つスペーサーとして機能する。一方、Ｇ画素５２ｇ、Ｒ画素５２ｒの有機材料層８５ｇ，８５ｒの蒸着に際しては、第１の凸部１００ａが蒸着マスク１０５ｇ，１０５ｒを支持する。
図１９は図１８のアレイ基板４１の有機材料層８５の形成後の模式的な部分平面図である。図１９のアレイ基板４１は第２の凸部１００ｂを設けられていない点で、図６と相違するが、その他の点では基本的に図６と同様であり、特に第１の凸部１００ａは図６と同様、有機材料層８５ｂで覆われる。
（５）上述の実施形態では、第１の凸部１００ａは先行蒸着画素とするＢ画素５２ｂに隣接して配置した。これにより、先行蒸着画素の蒸着マスクの開口部は、画素開口に対応して設けられる部分と、第１の凸部１００ａが入り込む部分とを一体とした１つの孔とすることができ、蒸着マスクの開口部の形成が容易となる。
一方、先行蒸着画素の蒸着マスクに、画素開口上の開口部と、第１の凸部１００ａが入り込む開口部とを互いに分離して形成してもよい。
本発明は、上述した実施形態及び変形例に限定されるものではなく種々の変形が可能である。例えば、実施形態で説明した構成は、実質的に同一の構成、同一の作用効果を奏する構成又は同一の目的を達成することができる構成で置き換えることができる。
２ 有機ＥＬ表示装置、４ 画素アレイ部、６ ＯＬＥＤ、８ 画素回路、１０ スイッチングＴＦＴ、１２ 駆動ＴＦＴ、１４ キャパシタ、２０ 走査線駆動回路、２２ 映像線駆動回路、２４ 駆動電源回路、２６ 基準電源回路、２８ 制御装置、３０ 走査信号線、３２ 映像信号線、３４ 駆動電源線、４０ 表示パネル、４２ 表示領域、４４ 額縁領域、４６ 接続端子領域、４８ ＦＰＣ、５０ ドライバＩＣ、６０ 画素開口、７０ 基板、７９ 配線、７９ｐ 接続端子、８１，８８，８９ 無機膜、８２ 画素電極、８４ バンク、８５ 有機材料層、８６ 上部電極、８７ コンタクトホール、９０ 有機膜、９１ 無機膜接合部、１００，１００ａ，１００ｂ 凸部、１０５，１１５ 蒸着マスク、１１０ 開口部。

Claims (5)

  1. 複数の画素からなる画像を表示する表示部を形成される基板と、
    それぞれ前記画素に対応して前記基板の前記表示部の表示領域の表面に設けられた第１の画素電極及び第２の画素電極と、
    それぞれ前記画素間の境界領域に設けられた前記基板の前記表示領域の表面の第１の凸部及び第２の凸部と、
    第１の発光色を呈する層を含み前記第１の画素電極に積層された第１の有機層、及び第２の発光色を呈する層を含み前記第２の画素電極に積層された第２の有機層と、を有し、
    前記第１の画素電極上に形成された前記第１の有機層が発光する発光領域の面積は、前記第２の画素電極上に形成された前記第２の有機層が発光する発光領域の面積よりも大きく、
    前記第１の有機層はさらに前記凸部のうち前記第１の凸部のみを覆うように設けられ、
    前記第２の有機層は前記第１の凸部及び前記第２の凸部のいずれも覆わないように設けられ、
    前記第１の凸部の頂点は前記第２の凸部の頂点よりも高いこと、
    を特徴とする表示装置。
  2. 前記画素の周囲に形成され、前記画素電極の端部を覆うとともに、前記画素電極の上面を露出する開口部を有するバンクを有し、
    前記第１の凸部及び前記第２の凸部は前記バンク上に設けられること、
    を特徴とする請求項１に記載の表示装置。
  3. 複数の画素からなる画像を表示する表示部を形成される基板であって、当該基板の前記表示部の表示領域の表面に、それぞれ前記画素に対応して設けられた第１の画素電極及び第２の画素電極と、前記画素間の境界領域に設けられた第１の凸部及び第２の凸部とを有する基板を準備する工程と、
    前記基板における前記第１の画素電極と前記第１の凸部とに対向する領域に開口部を有し、かつ前記第２の凸部に対向する領域に遮蔽部を有した第１の蒸着マスクを、前記基板上に配置する工程と、
    前記第１の蒸着マスクを介した蒸着処理により、前記第１の画素電極及び前記第１の凸部を覆い、かつ前記第２の凸部を覆わないように、第１の発光色を呈する層を含む第１の有機層を形成する工程と、
    前記基板における前記第２の画素電極に対向する領域に開口部を有し、かつ前記第１の凸部及び前記第２の凸部に対向する領域に遮蔽部を有した第２の蒸着マスクを、前記基板上に配置する工程と、
    前記第２の蒸着マスクを介した蒸着処理により、前記第２の画素電極を覆い、かつ前記第１の凸部及び前記第２の凸部を覆わないように、第２の発光色を呈する層を含む第２の有機層を形成する工程と、
    を有し、
    前記第１の画素電極上に形成された前記第１の有機層が発光する発光領域の面積は、前記第２の画素電極上に形成された前記第２の有機層が発光する発光領域の面積よりも大きくなるように形成され、
    前記第１の凸部の頂点は前記第２の凸部の頂点よりも高く、
    前記第１の蒸着マスクは前記第２の凸部をスペーサーとして前記基板上に配置され、
    前記第２の蒸着マスクは前記第１の凸部をスペーサーとして前記基板上に配置されること、
    を特徴とする表示装置の製造方法。
  4. 前記第１の蒸着マスクはさらに、前記基板における前記第２の画素電極に対向する領域に遮蔽部を有し、
    前記第２の蒸着マスクはさらに、前記基板における前記第１の画素電極に対向する領域に遮蔽部を有すること、
    を特徴とする請求項３に記載の表示装置の製造方法。
  5. 前記第２の有機層は前記第１の有機層よりも後に形成されること、を特徴とする請求項３に記載の表示装置の製造方法。
JP2018212367A 2018-11-12 2018-11-12 表示装置、及びその製造方法 Active JP7236844B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018212367A JP7236844B2 (ja) 2018-11-12 2018-11-12 表示装置、及びその製造方法
KR1020217013866A KR102615044B1 (ko) 2018-11-12 2019-09-25 표시 장치 및 그 제조 방법
CN201980074446.XA CN113170551A (zh) 2018-11-12 2019-09-25 显示装置及其制造方法
PCT/JP2019/037575 WO2020100441A1 (ja) 2018-11-12 2019-09-25 表示装置、及びその製造方法
US17/246,764 US11943971B2 (en) 2018-11-12 2021-05-03 OLED with one color emitting layer on a convex portion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018212367A JP7236844B2 (ja) 2018-11-12 2018-11-12 表示装置、及びその製造方法

Publications (3)

Publication Number Publication Date
JP2020080224A JP2020080224A (ja) 2020-05-28
JP2020080224A5 JP2020080224A5 (ja) 2021-12-16
JP7236844B2 true JP7236844B2 (ja) 2023-03-10

Family

ID=70731816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018212367A Active JP7236844B2 (ja) 2018-11-12 2018-11-12 表示装置、及びその製造方法

Country Status (5)

Country Link
US (1) US11943971B2 (ja)
JP (1) JP7236844B2 (ja)
KR (1) KR102615044B1 (ja)
CN (1) CN113170551A (ja)
WO (1) WO2020100441A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020158566A1 (ja) * 2019-01-31 2020-08-06 大日本印刷株式会社 蒸着マスク群、電子デバイスの製造方法及び電子デバイス
WO2022224398A1 (ja) * 2021-04-22 2022-10-27 シャープディスプレイテクノロジー株式会社 表示装置及び表示装置の製造方法
CN115568250A (zh) * 2022-08-30 2023-01-03 惠科股份有限公司 一种屏内指纹显示屏及其制造方法、显示装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086504A (ja) 2004-09-16 2006-03-30 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法
JP2011100553A (ja) 2009-11-04 2011-05-19 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JP2011170981A (ja) 2010-02-16 2011-09-01 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2011181305A (ja) 2010-03-01 2011-09-15 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2013089475A (ja) 2011-10-19 2013-05-13 Canon Inc 発光表示装置及びその製造方法
JP2014212070A (ja) 2013-04-19 2014-11-13 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器
JP2015149309A (ja) 2004-09-29 2015-08-20 株式会社半導体エネルギー研究所 表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001089841A (ja) * 1999-09-22 2001-04-03 Sony Corp 表面加工用冶具及び表面加工方法
JP4053209B2 (ja) 2000-05-01 2008-02-27 三星エスディアイ株式会社 有機ｅｌディスプレイの製造方法
JP3481232B2 (ja) 2002-03-05 2003-12-22 三洋電機株式会社 有機エレクトロルミネッセンスパネルの製造方法
JP2005322564A (ja) * 2004-05-11 2005-11-17 Sony Corp 表示装置の製造方法および表示装置
TWI517378B (zh) 2005-10-17 2016-01-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2009272277A (ja) * 2008-05-12 2009-11-19 Seiko Epson Corp 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス素子の製造方法、有機エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置の製造方法
KR101571513B1 (ko) * 2009-07-21 2015-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101997122B1 (ko) * 2012-07-27 2019-07-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR20150005264A (ko) * 2013-07-05 2015-01-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2016018734A (ja) * 2014-07-10 2016-02-01 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102442616B1 (ko) * 2015-04-08 2022-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102467213B1 (ko) * 2015-07-28 2022-11-15 엘지디스플레이 주식회사 유기발광다이오드 표시장치
KR102604310B1 (ko) * 2016-12-30 2023-11-20 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20200076278A (ko) * 2018-12-19 2020-06-29 엘지디스플레이 주식회사 유기 발광 표시 장치
CN110048005B (zh) * 2019-03-29 2020-06-16 武汉华星光电半导体显示技术有限公司 一种oled显示器件及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006086504A (ja) 2004-09-16 2006-03-30 Lg Phillips Lcd Co Ltd 有機電界発光素子及びその製造方法
JP2015149309A (ja) 2004-09-29 2015-08-20 株式会社半導体エネルギー研究所 表示装置
JP2011100553A (ja) 2009-11-04 2011-05-19 Seiko Epson Corp 有機ｅｌ装置、有機ｅｌ装置の製造方法、電子機器
JP2011170981A (ja) 2010-02-16 2011-09-01 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2011181305A (ja) 2010-03-01 2011-09-15 Toppan Printing Co Ltd 有機エレクトロルミネッセンス素子及びその製造方法
JP2013089475A (ja) 2011-10-19 2013-05-13 Canon Inc 発光表示装置及びその製造方法
JP2014212070A (ja) 2013-04-19 2014-11-13 ソニー株式会社 表示装置およびその製造方法、ならびに電子機器

Also Published As

Publication number Publication date
CN113170551A (zh) 2021-07-23
WO2020100441A1 (ja) 2020-05-22
KR102615044B1 (ko) 2023-12-19
US20210257423A1 (en) 2021-08-19
US11943971B2 (en) 2024-03-26
KR20210060622A (ko) 2021-05-26
JP2020080224A (ja) 2020-05-28

Similar Documents

Publication Publication Date Title
JP6546387B2 (ja) 表示装置
JP6371094B2 (ja) 有機ｅｌ表示装置
KR102510569B1 (ko) 유기 발광 표시 장치
US11233094B2 (en) Display apparatus
US11943971B2 (en) OLED with one color emitting layer on a convex portion
TW201413939A (zh) 有機發光二極體顯示器
CN111164666B (zh) 显示设备
WO2019026131A1 (ja) 表示デバイス
JP2017157314A (ja) 表示装置
WO2020065992A1 (ja) 表示デバイス
JP2022108901A (ja) 表示装置
JP4639662B2 (ja) 電気光学装置および電子機器
US20230010053A1 (en) Display device
JP7203499B2 (ja) 表示装置
JP2020027883A (ja) 有機ｅｌ表示装置および有機ｅｌ表示装置の製造方法
JP7220084B2 (ja) 表示装置
US10651423B2 (en) Display device
US20220231100A1 (en) Display device
WO2022163310A1 (ja) 表示装置
US20230389393A1 (en) Display device
JP2023003013A (ja) 電子機器
JP2022160194A (ja) 表示装置
JP2023136830A (ja) 表示装置
CN117279432A (zh) 显示装置
WO2019064564A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211102

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230228

R150 Certificate of patent or registration of utility model

Ref document number: 7236844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150