WO2019064564A1 - 表示デバイス - Google Patents

表示デバイス Download PDF

Info

Publication number
WO2019064564A1
WO2019064564A1 PCT/JP2017/035691 JP2017035691W WO2019064564A1 WO 2019064564 A1 WO2019064564 A1 WO 2019064564A1 JP 2017035691 W JP2017035691 W JP 2017035691W WO 2019064564 A1 WO2019064564 A1 WO 2019064564A1
Authority
WO
WIPO (PCT)
Prior art keywords
light emitting
emitting layer
sub
display device
light
Prior art date
Application number
PCT/JP2017/035691
Other languages
English (en)
French (fr)
Inventor
中村　浩三
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2017/035691 priority Critical patent/WO2019064564A1/ja
Publication of WO2019064564A1 publication Critical patent/WO2019064564A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Definitions

  • the present invention relates to a display device.
  • Patent Document 1 discloses an organic EL display in which red, blue and green sub-pixels are delta-arranged.
  • Patent Document 1 Although the definition of the red sub pixel and the blue sub pixel is low, there is a problem that formation defects of the light emitting layer easily occur when the definition is increased.
  • an island-shaped first light-emitting layer, an island-shaped second light-emitting layer, and an island-shaped third light-emitting layer are provided between the lower electrode layer and the upper electrode layer.
  • the first light emitting layer and the second light emitting layer are adjacent in the column direction, and the third light emitting layer is obliquely adjacent to the first light emitting layer and the second light emitting layer.
  • the first light emitting layer overlaps with two electrodes included in the lower electrode layer.
  • high definition can be realized while suppressing formation defects of the light emitting layer.
  • FIG. 2 is a plan view showing the arrangement of a light emitting layer and an anode of Embodiment 1;
  • A is a plan view and a sectional view showing a blue sub-pixel,
  • (b) is a plan view and a sectional view showing a red sub-pixel, and
  • (c) is a plan view and a cross-sectional view showing a green sub-pixel.
  • It is a circuit diagram showing an example of composition of a sub pixel.
  • FIG. 5 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in Embodiment 1.
  • FIG. 10 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in Embodiment 2. It is a top view which shows arrangement
  • (A) is a plan view and a sectional view showing a blue sub-pixel
  • (b) is a plan view and a sectional view showing a red sub-pixel
  • (c) is a plan view and a cross-sectional view showing a green sub-pixel.
  • FIG. 16 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in Embodiment 3.
  • FIG. 1 is a cross-sectional view showing a configuration example of a display device.
  • the display device 2 of FIG. 1 is a top emission type that emits light upward, and in order from the lower side, the base 10, the resin layer 12, the barrier layer 3 (undercoat layer), the TFT layer 4, the light emitting element layer 5, A sealing layer 6, an adhesive layer 38 and a functional film 39 are provided.
  • Examples of the material of the substrate 10 include polyethylene terephthalate (PET).
  • Examples of the material of the resin layer 12 include polyimide, epoxy, polyamide and the like.
  • the barrier layer 3 is a layer that prevents moisture and impurities from reaching the TFT layer 4 and the light emitting element layer 5 when the display device is used, and is, for example, a silicon oxide film, a silicon nitride film, formed by CVD. Alternatively, it can be formed of a silicon oxynitride film or a laminated film of these.
  • the TFT layer 4 includes the semiconductor film 15, the inorganic insulating film 16 formed over the semiconductor film 15, the gate electrode G over the inorganic insulating film 16, and the inorganic insulating film 18 over the gate electrode G.
  • a thin film transistor Td emission control transistor is configured to include the semiconductor film 15, the inorganic insulating film 16 (gate insulating film), and the gate electrode G.
  • the source electrode S is connected to the source region of the semiconductor film 15, and the drain electrode D is connected to the drain region of the semiconductor film 15.
  • the semiconductor film 15 is made of, for example, low temperature polysilicon (LTPS) or an oxide semiconductor.
  • LTPS low temperature polysilicon
  • FIG. 2 shows a TFT in which the semiconductor film 15 is a channel in a top gate structure, it may have a bottom gate structure (for example, when the channel of the TFT is an oxide semiconductor).
  • the inorganic insulating films 16, 18 and 20 can be formed of, for example, a silicon oxide (SiOx) film, a silicon nitride (SiNx) film, or a laminated film thereof formed by a CVD method.
  • the planarizing film (interlayer insulating film) 21 can be made of, for example, a coatable photosensitive organic material such as polyimide or acrylic.
  • the gate electrode G, the source electrode S, and the drain electrode D are, for example, aluminum (Al), tungsten (W), molybdenum (Mo), tantalum (Ta), chromium (Cr), titanium (Ti), copper (Cu) And a single layer film or laminated film of a metal containing at least one of
  • the light emitting element layer 5 (for example, an organic light emitting diode layer) emits light in the upper layer above the lower electrode layer 22 formed on the planarization film 21, the cover film 23 above the lower electrode layer 22, and the cover film 23.
  • Light is emitted so as to include the layer HL and the upper electrode layer 25 above the light emitting layer HL, and include the anode (anode) E of the lower electrode layer 22, the light emitting layer HL, and the cathode (cathode) K of the upper electrode layer 25.
  • a device for example, an organic light emitting diode: OLED
  • the cover film 23 is an organic insulating film that can be applied, such as polyimide, epoxy, or acrylic, and is patterned to cover the edge of the anode E.
  • the light emitting layer HL is formed to overlap the opening of the cover film 23 by vapor deposition or inkjet method, and the overlapping region of the opening of the cover film 23 (exposed surface of the anode E) and the light emitting layer HL is light emission of the sub-pixel It becomes an area.
  • the light emitting element layer 5 is an organic light emitting diode (OLED) layer, for example, a hole injection layer, a hole transport layer, a light emitting layer HL, an electron transport layer, and an electron injection layer are stacked on the exposed surface of the anode E
  • OLED organic light emitting diode
  • the anode E is formed of, for example, a laminate of ITO (Indium Tin Oxide) and an alloy containing Ag, and has light reflectivity.
  • the cathode K can be made of a translucent conductive material such as ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), or an MgAg alloy.
  • the drive current between the anode E and the cathode K causes holes and electrons to recombine in the light emitting layer HL, thereby causing excitons to fall to the ground state. Released. Since the cathode K is translucent and the anode E is light reflective, light emitted from the light emitting layer HL is directed upward to be top emission.
  • the light emitting element layer 5 is not limited to forming an OLED element, and may form an inorganic light emitting diode or a quantum dot light emitting diode.
  • the sealing layer 6 is translucent, and the inorganic sealing film 26 covering the cathode electrode 25, the organic sealing film 27 formed above the inorganic sealing film 26, and the inorganic covering the organic sealing film 27. And a sealing film 28.
  • the inorganic sealing films 26 and 28 can be formed of, for example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a laminated film thereof formed by CVD using a mask.
  • the organic sealing film 27 is a translucent organic film that is thicker than the inorganic sealing films 26 and 28, and can be made of a coatable organic material such as acrylic.
  • an ink containing such an organic material is inkjet-coated on the inorganic sealing film 26, and then cured by UV irradiation.
  • the sealing layer 6 covers the light emitting element layer 5 and prevents the penetration of foreign matter such as water and oxygen into the light emitting element layer 5.
  • the functional film 39 has, for example, an optical compensation function, a touch sensor function, a protection function, and the like.
  • Embodiment 1 In the following, for the convenience of description, the vertical direction in the drawing is taken as the column direction, the horizontal direction in the drawing is taken as the row direction, and the diagonal direction is taken as the row direction and the column direction.
  • the row direction may be in a parallel relationship with one edge (one side) of the display device, may be in an orthogonal relationship, or may be in an oblique relationship.
  • sub-pixels are the smallest display configuration driven independently.
  • the pixel is a sub-pixel group corresponding to a set of input signals (R signal, G signal, B signal), and the number of sub-pixels per pixel ⁇ 3 is the SPR ratio.
  • FIG. 2 is a plan view showing the arrangement of the light emitting layer and the anode of the first embodiment.
  • the blue light emitting layer HL1, the red light emitting layer HL2, and the blue light emitting layer HL7 are arranged in this order in the column direction, and the red light emitting layer HL4, the blue light emitting layer HL5,
  • the light emitting layers HL8 emitting red light are aligned in the column direction in this order, and the light emitting layer HL11 emitting blue light, the light emitting layer HL13 emitting red light, and the light emitting layer HL15 emitting blue light are aligned in the column direction in order.
  • the light emitting layer HL1, the light emitting layer HL4, and the light emitting layer HL11 are arranged in this order in the row direction, and the light emitting layer HL2, the light emitting layer HL5, and the light emitting layer HL13 are arranged in this row direction, the light emitting layer HL7, the light emitting layer HL8, the light emitting layer HL 15 are arranged in the row direction in this order.
  • the green light emitting layer HL3 is adjacent to the light emitting layer HL1, the light emitting layer HL2, the light emitting layer HL4, and the light emitting layer HL5 in the oblique direction
  • the green light emitting layer HL6 is the light emitting layer HL2, the light emitting layer HL7, light emitting
  • the green light emitting layer HL10 is obliquely adjacent to each of the layer HL5 and the light emitting layer HL8, and is adjacent to each of the light emitting layer HL4, the light emitting layer HL5, the light emitting layer HL11, and the light emitting layer HL13 in a diagonal direction
  • HL12 is adjacent to the light emitting layer HL5, the light emitting layer HL8, the light emitting layer HL13, and the light emitting layer HL15 in a diagonal direction.
  • pixel areas are arranged in a matrix, and the centers of the light emitting layers HL1 (blue), HL2 (red), HL4 (red) and HL5 (blue) are arranged at four vertices of the pixel area PA1.
  • the center of the light emitting layer HL3 (green) coincides with the center of the pixel area PA1.
  • the centers of the light emitting layers HL2 (red), HL7 (blue), HL5 (blue) and HL8 (red) are disposed at four apexes of the pixel area PA2, and the center of the light emitting layer HL6 (green) is the center of the pixel area PA2.
  • Match with The centers of the light emitting layers HL4 (red), HL5 (blue), HL11 (blue) and HL13 (red) are disposed at four vertices of the pixel area PA3, and the center of the light emitting layer HL10 (green) is the center of the pixel area PA3.
  • Match with The centers of the light emitting layers HL5 (blue), HL8 (red), HL13 (red) and HL15 (blue) are disposed at four vertices of the pixel area PA4, and the center of the light emitting layer HL12 (green) is the center of the pixel area PA4.
  • Each light emitting layer is in the shape of an island, and is a rhombus having two diagonal lines in the row direction and the column direction.
  • the blue light emitting layer and the red light emitting layer have substantially the same size, and the green light emitting layer is smaller in size than the blue light emitting layer and the red light emitting layer.
  • each of the blue light emitting layers (HL1, HL5, HL7, HL11, HL15) overlaps with two electrically independent island-shaped anodes, and a red light emitting layer (HL2, HL4, HL8) HL13) Each overlaps with two electrically independent island-like anodes.
  • each of the green light emitting layers (HL3, HL6, HL10, HL12) overlaps with one anode.
  • FIG. 3 (a) is a plan view and a sectional view showing a blue sub-pixel
  • FIG. 3 (b) is a plan view and a cross-sectional view showing a red sub-pixel
  • FIG. 3 (c) is a plan view showing a green sub-pixel And a sectional view.
  • the blue light emitting layer HL1 overlaps with the two anodes E1x ⁇ E1y.
  • both of the anodes E1x and E1y are right-angled isosceles triangles, and are arranged in line symmetry so that the bases are adjacent in the column direction within the edge of the light emitting layer HL1.
  • the light emitting layer HL1 is formed across the cover film 23 covering the edge of each of the two anodes E1x and E1y, and the exposed part of the anode E1x (the lower part of the opening 23x of the cover film) and the exposed part of the anode E1y (cover And the lower portion of the membrane opening 23y).
  • the blue sub-pixel S1x is formed so as to include the anode E1x and the light emitting layer HL1, and the overlapping region of the light emitting layer HL1 and the exposed portion of the anode E1x becomes the light emitting area A1x of the sub-pixel S1x.
  • the blue sub-pixel S1y is formed so as to include the anode E1y and the light-emitting layer HL1, and the overlapping region of the light-emitting layer HL1 and the exposed portion of the anode E1y becomes the light-emitting area A1y of the sub-pixel S1y.
  • the sub-pixels S1x and S1y are adjacent in the column direction, and in plan view, the light emitting areas A1x and A1y are both right isosceles triangles, and line-symmetrically so that bases are adjacent to each other in the column direction in the edge of the light emitting layer HL1. Will be distributed.
  • Separate video signals for blue are input to the sub-pixels S1x and S1y.
  • the red light emitting layer HL2 overlaps with the two anodes E2x ⁇ E2y.
  • both of the anodes E2x and E2y are right-angled isosceles triangles, and they are arranged in line symmetry such that the bases are adjacent in the column direction.
  • the light emitting layer HL2 is formed across the cover film 23 covering the edge of each of the two anodes E2x and E2y, and the exposed part of the anode E2x (the lower part of the opening 23x of the cover film) and the exposed part of the anode E2y (cover And the lower portion of the membrane opening 23y).
  • the red sub-pixel S2x is formed so as to include the anode E2x and the light emitting layer HL2, and the overlapping region of the light emitting layer HL2 and the exposed portion of the anode E2x becomes a light emitting area A2x of the sub pixel S2x. Further, the red sub-pixel S2y is formed so as to include the anode E2y and the light emitting layer HL2, and the overlapping region of the light emitting layer HL2 and the exposed portion of the anode E2y becomes the light emitting region A2y of the sub-pixel S2y.
  • the sub-pixels S2x and S2y are adjacent in the column direction, and in plan view, the light emitting regions A2x and A2y are both right isosceles right triangles, and they are arranged in line symmetry so that bases are adjacent in the column direction. Separate video signals regarding red are input to the sub-pixels S2x and S2y.
  • the green light emitting layer HL3 overlaps with one anode E3.
  • the anode E3 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction, and is disposed within the edge of the light emitting layer HL3.
  • the light emitting layer HL3 overlaps the exposed portion of the anode E3 (the lower portion of the opening 23k of the cover film).
  • a green sub-pixel S3 is formed so as to include the anode E3 and the light emitting layer HL3, and the overlapping region of the light emitting layer HL3 and the exposed portion of the anode E3 becomes a light emitting region A3 of the sub pixel S3.
  • the light emitting area A3 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction.
  • a video signal related to green is input to the sub-pixel S3.
  • FIG. 4 is a circuit diagram showing a configuration example of the sub-pixel.
  • the TFT layer 4 is provided with a plurality of data lines DL extending in the column direction, a plurality of scan lines SC (n) and a plurality of light emission control lines EM (n) extending in the row direction. It is connected to data line DL and scan line SC (n).
  • each sub-pixel S is supplied with a high level power supply VDD and a low level power supply VSS for driving the organic EL element, and an initialization voltage Vini.
  • VDD high level power supply
  • VSS low level power supply
  • Vini initialization voltage
  • the sub-pixel S is formed in the TFT layer 4 of FIG. 1, and includes a drive transistor Ta, a switch transistor Tb, a power supply control transistor Tc, a light emission control transistor Td, a threshold voltage compensation transistor Te, an initialization transistor Tf, and a capacitance Cp.
  • a light emitting element ES (for example, an organic light emitting diode) which is formed in the light emitting element layer 5 of FIG. 1 and includes the anode E and the light emitting layer HL.
  • the gate electrode is connected to the source electrode of the threshold voltage compensation transistor Te, the drain electrode of the initialization transistor Tf, and one electrode of the capacitor Cp, and the drain electrode is the source electrode of the switch transistor Tb and the power supply control transistor
  • the source electrode is connected to the source electrode of Tc, and the source electrode is connected to the drain electrode of the light emission control transistor Td and the drain electrode of the threshold voltage compensation transistor Te.
  • the gate electrode is connected to scan line SC (n) in the nth row, the drain electrode is connected to data line DL, and the source electrode is the drain electrode of drive transistor Ta and the source of power supply control transistor Tc. It is connected to the electrode.
  • the gate electrode is connected to the light emission control line EM (n) in the nth row, the drain electrode is connected to the supply line of the high level power supply VDD and the other electrode of the capacitor Cp, and the source electrode is The drain electrode of the drive transistor Ta and the source electrode of the switch transistor Tb are connected.
  • the anode electrode 22 of the light emitting element ES is connected to the drain electrode of the light emission control transistor Td, and the cathode electrode 25 of the light emitting element ES is connected to the supply line of the low level power supply VSS.
  • FIG. 5 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in the first embodiment. Similar to the blue subpixels S1x and S1y, the red subpixels S2x and S2y, and the green subpixel S3 shown in FIG. 3, the red subpixels S4x and S4y have a light emitting layer HL4, and the blue subpixels S5x.
  • the green sub-pixel S6 has a light emitting layer HL6
  • the blue sub-pixel S7x ⁇ S7y has a light emitting layer HL7
  • the red sub-pixel S8x ⁇ S8y has a light emitting layer HL8
  • the green sub-pixel S10 has a light emitting layer HL10
  • the blue sub-pixels S11x and S11y have a light emitting layer HL11
  • the green sub-pixel S12 has a light emitting layer HL12
  • the red sub-pixels S13x and S13y Has a light emitting layer HL13
  • the blue sub-pixels S15x and S15y have a light emitting layer HL15.
  • the blue subpixels S1x, S1y, S7x, S7y are connected to the data line DLb
  • the red subpixels S2x, S2y are connected to the data line DLr
  • the green subpixels S3, S6 are connected to the data line DLg
  • the sub-pixels S4x, S4y, S8x, S8y are connected to the data line DLR
  • the blue sub-pixels S5x, S5y are connected to the data line DLB
  • the green sub-pixels S10, S12 are connected to the data line DLG.
  • sub-pixels S1x, S2y, S3, S4x, S5y, S10, S11x, S13y are connected to the scanning line SC1
  • sub-pixels S2x, S7y, S6, S5x, S8y, S8, S12, S13x, S15y are connected to the scanning line SC2. Be done.
  • the number of light emitting layers formed in one pixel region is equivalent to two (0.5 for the red light emitting layer, 0.5 for the blue light emitting layer, and 1 for the green light emitting layer) to suppress evaporation defects.
  • FIG. 6 is a plan view showing the arrangement of the light emitting layer and the anode of the first embodiment.
  • the blue light emitting layer HL1, the red light emitting layer HL2, and the blue light emitting layer HL7 are arranged in this order in the column direction, and the blue light emitting layer HL5, the red light emitting layer HL4,
  • the blue light emitting layers HL9 are arranged in this order in the column direction, and the blue light emitting layer HL11, the red light emitting layer HL13, and the blue light emitting layers HL15 are arranged in this order in the column direction.
  • the light emitting layer HL1, the light emitting layer HL5 and the light emitting layer HL11 of blue light emission are arranged in this order in the row direction
  • the light emitting layer HL2, the light emitting layer HL4 and the light emitting layer HL13 of red light emission are arranged in the row direction in this order
  • the light emitting layer HL7, the light emitting layer HL9, and the light emitting layer HL15 are arranged in this order in the row direction.
  • the green light emitting layer HL3 is adjacent to the light emitting layer HL1, the light emitting layer HL2, the light emitting layer HL4, and the light emitting layer HL5 in the oblique direction
  • the green light emitting layer HL6 is the light emitting layer HL2, the light emitting layer HL7, light emitting
  • the green light emitting layer HL10 is obliquely adjacent to each of the layer HL4 and the light emitting layer HL9, and is adjacent to each of the light emitting layer HL4, the light emitting layer HL5, the light emitting layer HL11, and the light emitting layer HL13 in a diagonal direction.
  • the HL12 is adjacent to the light emitting layer HL4, the light emitting layer HL9, the light emitting layer HL13, and the light emitting layer HL15 in a diagonal direction.
  • FIG. 7 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in the second embodiment. Similar to the blue subpixels S1x and S1y, the red subpixels S2x and S2y, and the green subpixel S3 shown in FIG. 3, the red subpixels S4x and S4y have a light emitting layer HL4, and the blue subpixels S5x.
  • the green sub pixel S6 has a light emitting layer HL6
  • the blue sub pixel S7x ⁇ S7 y has a light emitting layer HL7
  • the blue sub pixel S9 x ⁇ S9 y has a light emitting layer HL9
  • the green sub-pixel S10 has a light emitting layer HL10
  • the blue sub-pixels S11x and S11y have a light emitting layer HL11
  • the green sub-pixel S12 has a light emitting layer HL12
  • the red sub-pixels S13x and S13y Has a light emitting layer HL13
  • the blue sub-pixels S15x and S15y have a light emitting layer HL15.
  • the blue sub-pixels S1x, S1y, S7x, S7y are connected to the data line DLb (data signal line for green signal), and the red sub-pixel S2x, S2y is connected to the data line DLr (data signal line for red signal)
  • the green sub-pixels S3 and S6 are connected to the data line DLg (data signal line for green signal), and the blue sub-pixels S4x, S4y, S9x and S9y are connected to the data line DLB, and the red sub-pixel S5x.
  • S5y is connected to the data line DLR, and the green sub-pixels S10 and S12 are connected to the data line DLG.
  • the sub-pixels S1x, S2y, S3, S5x, S4y, S10, S11x, S13y are connected to the scanning line SC1 and the sub-pixels S2x, S7y, S6, S4x, S9y, S12, S13x, S15y are connected to the scanning line SC2. Be done.
  • the number of light emitting layers formed in one pixel region is equivalent to two (0.5 for the red light emitting layer, 0.5 for the blue light emitting layer, and 1 for the green light emitting layer) to suppress evaporation defects.
  • FIG. 8 is a plan view showing the arrangement of the light emitting layer and the anode of the third embodiment.
  • the light emitting layer HL1 for blue light emission, the light emitting layer HL2 for red light emission, and the light emitting layer HL7 for blue light emission are arranged in this order in the column direction, and the light emitting layer HL4 for red light emission
  • the light emitting layers HL8 emitting red light are aligned in the column direction in this order, and the light emitting layer HL11 emitting blue light, the light emitting layer HL13 emitting red light, and the light emitting layer HL15 emitting blue light are aligned in the column direction in order.
  • the light emitting layer HL1, the light emitting layer HL4, and the light emitting layer HL11 are arranged in this order in the row direction, and the light emitting layer HL2, the light emitting layer HL5, and the light emitting layer HL13 are arranged in this row direction, the light emitting layer HL7, the light emitting layer HL8, the light emitting layer HL 15 are arranged in the row direction in this order.
  • the green light emitting layer HL3 is adjacent to the light emitting layer HL1, the light emitting layer HL2, the light emitting layer HL4, and the light emitting layer HL5 in the oblique direction
  • the green light emitting layer HL6 is the light emitting layer HL2, the light emitting layer HL7, light emitting
  • the green light emitting layer HL10 is obliquely adjacent to each of the layer HL5 and the light emitting layer HL8, and is adjacent to each of the light emitting layer HL4, the light emitting layer HL5, the light emitting layer HL11, and the light emitting layer HL13 in a diagonal direction
  • HL12 is adjacent to the light emitting layer HL5, the light emitting layer HL8, the light emitting layer HL13, and the light emitting layer HL15 in a diagonal direction.
  • pixel areas are arranged in a matrix, and the centers of the light emitting layers HL1 (blue), HL2 (red), HL4 (red) and HL5 (blue) are arranged at four vertices of the pixel area PA1.
  • the center of the light emitting layer HL3 (green) coincides with the center of the pixel area PA1.
  • the centers of the light emitting layers HL2 (red), HL7 (blue), HL5 (blue) and HL8 (red) are disposed at four apexes of the pixel area PA2, and the center of the light emitting layer HL6 (green) is the center of the pixel area PA2.
  • Match with The centers of the light emitting layers HL4 (red), HL5 (blue), HL11 (blue) and HL13 (red) are disposed at four vertices of the pixel area PA3, and the center of the light emitting layer HL10 (green) is the center of the pixel area PA3.
  • Match with The centers of the light emitting layers HL5 (blue), HL8 (red), HL13 (red) and HL15 (blue) are disposed at four vertices of the pixel area PA4, and the center of the light emitting layer HL12 (green) is the center of the pixel area PA4.
  • Each light emitting layer is in the shape of an island, and is a rhombus having two diagonal lines in the row direction and the column direction.
  • the red light emitting layer and the green light emitting layer have substantially the same size, and the blue light emitting layer is larger in size than the red light emitting layer and the green light emitting layer.
  • each of the blue light emitting layers (HL1, HL5, HL7, HL11 and HL15) overlaps with two electrically independent anodes.
  • FIG. 9 (a) is a plan view and a sectional view showing a blue sub-pixel
  • FIG. 9 (b) is a plan view and a sectional view showing a red sub-pixel
  • FIG. 9 (c) is a plan view showing a green sub-pixel And a sectional view.
  • the blue light emitting layer HL1 overlaps with the two anodes E1x ⁇ E1y.
  • both of the anodes E1x and E1y are right-angled isosceles triangles, and they are arranged in line symmetry so that the bases are adjacent in the column direction.
  • the light emitting layer HL1 is formed across the cover film 23 covering the edge of each of the two anodes E1x and E1y, and the exposed part of the anode E1x (the lower part of the opening 23x of the cover film) and the exposed part of the anode E1y (cover And the lower portion of the membrane opening 23y).
  • the blue sub-pixel S1x is formed so as to include the anode E1x and the light emitting layer HL1, and the overlapping region of the light emitting layer HL1 and the exposed portion of the anode E1x becomes the light emitting area A1x of the sub-pixel S1x.
  • the blue sub-pixel S1y is formed so as to include the anode E1y and the light-emitting layer HL1, and the overlapping region of the light-emitting layer HL1 and the exposed portion of the anode E1y becomes the light-emitting area A1y of the sub-pixel S1y.
  • the sub-pixels S1x and S1y are adjacent in the column direction, and in plan view, the light emitting regions A1x and A1y are both right isosceles right triangles, and they are arranged in line symmetry so that bases are adjacent in the column direction.
  • the red light emitting layer HL2 overlaps with one anode E2.
  • the anode E2 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction, and is disposed within the edge of the light emitting layer HL2.
  • the light emitting layer HL2 overlaps the exposed portion of the anode E2 (the lower portion of the opening 23k of the cover film).
  • the red sub pixel S2 is formed to include the anode E2 and the light emitting layer HL2, and the overlapping region of the light emitting layer HL2 and the exposed portion of the anode E2 becomes the light emitting region A2 of the sub pixel S2.
  • the light emitting area A2 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction.
  • the green light emitting layer HL3 overlaps with one anode E3.
  • the anode E3 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction, and is disposed within the edge of the light emitting layer HL3.
  • the light emitting layer HL3 overlaps the exposed portion of the anode E3 (the lower portion of the opening 23k of the cover film).
  • a green sub-pixel S3 is formed so as to include the anode E3 and the light emitting layer HL3, and the overlapping region of the light emitting layer HL3 and the exposed portion of the anode E3 becomes a light emitting region A3 of the sub pixel S3.
  • the light emitting area A3 is a square (square diamond) having two diagonal lines parallel to the row direction and the column direction.
  • FIG. 10 is a schematic view showing a connection relationship between sub-pixels and scanning lines and data lines in the third embodiment. Similar to the blue subpixels S1x and S1y, the red subpixel S2 and the green subpixel S3 shown in FIG. 9, the red subpixel S4 has a light emitting layer HL4, and the blue subpixels S5x and S5y are light emitting layers.
  • a green sub-pixel S6 has a light-emitting layer HL6
  • a blue sub-pixel S7x ⁇ S7y has a light-emitting layer HL7
  • a red sub-pixel S8 has a light-emitting layer HL8
  • S10 has a light emitting layer HL10
  • the green sub-pixel S12 has a light emitting layer HL12.
  • the blue sub-pixels S1x, S1y, S7x, S7y are connected to the data line DLb
  • the red sub-pixels S2, S4 and S8 are connected to the data line DLr
  • the green sub-pixels S3 and S6 are connected to the data line DLg
  • the blue sub-pixels S5x and S5y are connected to the data line DLB
  • the green sub-pixels S10 and S12 are connected to the data line DLG.
  • the sub-pixels S1x, S3, S4, S5y and S10 are connected to the scanning line SC1
  • the sub-pixels S2, S7y, S6, S5x and S12 are connected to the scanning line SC2.
  • the number of light emitting layers formed in one pixel region is equivalent to two (0.5 for the red light emitting layer, 0.5 for the blue light emitting layer, and 1 for the green light emitting layer) to suppress evaporation defects.
  • the electro-optical elements included in the display device according to the present embodiment are not particularly limited.
  • the display device according to the present embodiment includes, for example, an organic EL (Electro Luminescence) display provided with an OLED (Organic Light Emitting Diode) as an electro-optical element, and an inorganic light emitting diode as an electro-optical element Inorganic EL display, a QLED display provided with a QLED (Quantum dot Light Emitting Diode) as an electro-optical element, and the like.
  • the present invention is not limited to the above-described embodiments, and embodiments obtained by appropriately combining the technical means respectively disclosed in different embodiments are also included in the technical scope of the present invention. Furthermore, new technical features can be formed by combining the technical means disclosed in each embodiment.
  • a display device in which an island-shaped first light-emitting layer, an island-shaped second light-emitting layer, and an island-shaped third light-emitting layer are provided between a lower electrode layer and an upper electrode layer, The first light emitting layer and the second light emitting layer are adjacent in the column direction, The third light emitting layer is obliquely adjacent to the first light emitting layer and the second light emitting layer, A display device in which the first light emitting layer overlaps with two electrodes included in the lower electrode layer.
  • the first light emitting layer overlaps, for example, a portion of the one of the two electrodes not covered by the cover and a portion of the other of the two electrodes not covered by the cover. Display device.
  • the display according to Aspect 5 including a sub-pixel including one of the two electrodes overlapping the second light emitting layer, a sub-pixel including the other, and a sub-pixel including the one electrode overlapping the third light emitting layer device.
  • the sub-pixel including one of the two electrodes overlapping the first light emitting layer and the sub-pixel including the other are connected to the same data signal line and connected to different scanning signal lines. Display device described.
  • a sub-pixel including one of the two electrodes overlapping the first light emitting layer, a sub-pixel including one of the two electrodes overlapping the second light emitting layer, and the one electrode overlapping the third light emitting layer The display device according to, for example, the sixth aspect, wherein the sub-pixels are connected to the same scanning signal line.
  • a sub-pixel including one of the two electrodes overlapping the first light emitting layer is connected to a data signal line for a first color
  • a sub-pixel including one of the two electrodes overlapping the second light emitting layer is connected to a data signal line for a second color
  • the display device according to, for example, the eighth aspect, wherein a sub-pixel including one of the two electrodes overlapping the third light emitting layer is connected to a data signal line for a third color.
  • Aspect 10 The display device according to Aspect 6, for example, wherein two light emitting layers are included in one pixel area.
  • the first light-emitting layer, the second light-emitting layer, and the third light-emitting layer are, in plan view, a square having a diagonal parallel to the row direction and a diagonal parallel to the column direction.
  • a fourth light emitting layer and a fifth light emitting layer adjacent in the column direction One of the fourth light emitting layer and the fifth light emitting layer is adjacent to the first light emitting layer in the row direction, and the other is adjacent to the second light emitting layer in the row direction,
  • the third light emitting layer is obliquely adjacent to the fourth light emitting layer and the fifth light emitting layer,
  • the fourth light emitting layer overlaps with two electrodes included in the lower electrode layer,
  • the display device according to aspect 5 wherein the fifth light emitting layer overlaps with two electrodes included in the lower electrode layer.
  • Aspect 15 The display device according to an example 14, wherein the first light emitting layer and the fifth light emitting layer emit blue light, the second light emitting layer and the fourth light emitting layer emit red light, and the third light emitting layer emits green light.
  • Aspect 16 For example, a sub-pixel including one of the two electrodes overlapping the second light emitting layer and a sub-pixel including one of the two electrodes overlapping the fifth light emitting layer are connected to the same scanning signal line, for example The display device according to 14.
  • Reference Signs List 2 display device 4 TFT layer 5 light emitting element layer 6 sealing layer 21 planarization film 22 lower layer electrode layer 23 cover film 25 upper layer electrode layer DLr / DLg / DLb data line SC1 / SC2 scanning line HL1 light emitting layer (first light emitting layer) HL2 light emitting layer (second light emitting layer) HL3 light emitting layer (third light emitting layer) E Anode (electrode) S sub pixel

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

下側電極層と上側電極層との間に、島状の第１発光層（ＨＬ１）と、島状の第２発光層（ＨＬ２）と、島状の第３発光層（ＨＬ３）とが設けられた表示デバイスであって、前記第１発光層および前記第２発光層が列方向に隣接し、前記第３発光層が前記第１発光層および前記第２発光層と斜め方向に隣接し、前記第１発光層が、前記下側電極層に含まれる２つの電極（Ｅ１ｘ・Ｅ１ｙ）と重なる。

Description

表示デバイス
　本発明は、表示デバイスに関する。
　特許文献１には、赤、青、緑のサブ画素がデルタ配列された有機ＥＬディスプレイが開示されている。
特開２０１６－１２９４号公報（２０１６年１月７日公開）
　特許文献１の構成では、赤のサブ画素および青のサブ画素の精細度が低いが、これらの精細度を上げた場合に発光層の形成不良が起き易いという問題がある。
　本発明の一態様に係る表示デバイスは、下側電極層と上側電極層との間に、島状の第１発光層と、島状の第２発光層と、島状の第３発光層とが設けられた表示デバイスであって、前記第１発光層および前記第２発光層が列方向に隣接し、前記第３発光層が前記第１発光層および前記第２発光層と斜め方向に隣接し、前記第１発光層が、前記下側電極層に含まれる２つの電極と重なる。
　本発明の一態様によれば、発光層の形成不良を抑えながら高精細化を実現することができる。
表示デバイスの構成例を示す断面図である。 実施形態１の発光層およびアノードの配置を示す平面図である。 （ａ）は青のサブ画素を示す平面図および断面図、（ｂ）は赤のサブ画素を示す平面図および断面図、（ｃ）は緑のサブ画素を示す平面図および断面図である。 サブ画素の構成例を示す回路図である。 実施形態１におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。 実施形態２の発光層およびアノードの配置を示す平面図である。 実施形態２におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。 実施形態３の発光層およびアノードの配置を示す平面図である。 （ａ）は青のサブ画素を示す平面図および断面図、（ｂ）は赤のサブ画素を示す平面図および断面図、（ｃ）は緑のサブ画素を示す平面図および断面図である。 実施形態３におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。
　図１は、表示デバイスの構成例を示す断面図である。図１の表示デバイス２は上方に向けて発光するトップエミッション型であり、下側から順に、基材１０、樹脂層１２、バリア層３（アンダーコート層）、ＴＦＴ層４、発光素子層５、封止層６、接着層３８および機能フィルム３９を備える。
　基材１０の材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）が挙げられる。樹脂層１２の材料としては、例えば、ポリイミド、エポキシ、ポリアミド等が挙げられる。
　バリア層３は、表示デバイスの使用時に、水分や不純物が、ＴＦＴ層４や発光素子層５に到達することを防ぐ層であり、例えば、ＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。
　ＴＦＴ層４は、半導体膜１５と、半導体膜１５よりも上層に形成される無機絶縁膜１６と、無機絶縁膜１６よりも上層のゲート電極Ｇと、ゲート電極Ｇよりも上層の無機絶縁膜１８と、無機絶縁膜１８よりも上層の容量配線Ｃと、容量配線Ｃよりも上層の無機絶縁膜２０と、無機絶縁膜２０よりも上層のソース電極Ｓおよびドレイン電極Ｄと、ソース電極Ｓおよびドレイン電極Ｄよりも上層の平坦化膜２１とを含む。
　半導体膜１５、無機絶縁膜１６（ゲート絶縁膜）、ゲート電極Ｇを含むように薄膜トランジスタＴｄ（発光制御トランジスタ）が構成される。ソース電極Ｓは半導体膜１５のソース領域に接続され、ドレイン電極Ｄは半導体膜１５のドレイン領域に接続される。
　半導体膜１５は、例えば低温ポリシリコン（ＬＴＰＳ）あるいは酸化物半導体で構成される。なお、図２では、半導体膜１５をチャネルとするＴＦＴがトップゲート構造で示されているが、ボトムゲート構造でもよい（例えば、ＴＦＴのチャネルが酸化物半導体の場合）。
　無機絶縁膜１６・１８・２０は、例えば、ＣＶＤ法によって形成された、酸化シリコン（ＳｉＯｘ）膜あるいは窒化シリコン（ＳｉＮｘ）膜またはこれらの積層膜によって構成することができる。　平坦化膜（層間絶縁膜）２１は、例えば、ポリイミド、アクリル等の塗布可能な感光性有機材料によって構成することができる。
　ゲート電極Ｇ、ソース電極Ｓ、およびドレイン電極Ｄは、例えば、アルミニウム（Ａｌ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）の少なくとも１つを含む金属の単層膜あるいは積層膜によって構成される。
　発光素子層５（例えば、有機発光ダイオード層）は、平坦化膜２１上に形成される下層電極層２２と、下層電極層２２よりも上層のカバー膜２３と、カバー膜２３よりも上層の発光層ＨＬと、発光層ＨＬよりも上層の上層電極層２５とを含み、下層電極層２２のアノード（陽極）Ｅ、発光層ＨＬ、および上層電極層２５のカソード（陰極）Ｋを含むように発光素子（例えば、有機発光ダイオード：ＯＬＥＤ）が構成される。カバー膜２３は、ポリイミド、エポキシ、アクリル等の塗布可能な有機絶縁膜であり、アノードＥのエッジを覆うようにパターニングされる。
　発光層ＨＬは、蒸着法あるいはインクジェット法によって、カバー膜２３の開口と重なるように形成され、カバー膜２３の開口（アノードＥの露出面）と発光層ＨＬとの重畳領域が、サブ画素の発光領域となる。発光素子層５が有機発光ダイオード（ＯＬＥＤ）層である場合、アノードＥの露出面上には、例えば、正孔注入層、正孔輸送層、発光層ＨＬ、電子輸送層、電子注入層が積層されるが、ここでは、発光層ＨＬだけを示している。
　アノードＥは、例えばＩＴＯ（Indium Tin Oxide）とＡｇを含む合金との積層によって構成され、光反射性を有する。カソードＫは、ＩＴＯ（Indium Tin Oxide）、ＩＺＯ（Indium Zinc Oxide）、ＭｇＡｇ合金等の透光性の導電材で構成することができる。
　発光素子層５がＯＬＥＤ層である場合、アノードＥおよびカソードＫ間の駆動電流によって正孔と電子が発光層ＨＬ内で再結合し、これによって生じたエキシトンが基底状態に落ちることによって、光が放出される。カソードＫが透光性であり、アノードＥが光反射性であるため、発光層ＨＬから放出された光は上方に向かい、トップエミッションとなる。
　発光素子層５は、ＯＬＥＤ素子を構成する場合に限られず、無機発光ダイオードあるいは量子ドット発光ダイオードを構成してもよい。
　封止層６は透光性であり、カソード電極２５を覆う無機封止膜２６と、無機封止膜２６よりも上層に形成される有機封止膜２７と、有機封止膜２７を覆う無機封止膜２８とを含む。無機封止膜２６・２８は、例えば、マスクを用いたＣＶＤにより形成される、酸化シリコン膜、窒化シリコン膜、あるいは酸窒化シリコン膜、またはこれらの積層膜で構成することができる。有機封止膜２７は、無機封止膜２６・２８よりも厚い、透光性有機膜であり、アクリル等の塗布可能な有機材料によって構成することができる。例えば、このような有機材料を含むインクを無機封止膜２６上にインクジェット塗布した後、ＵＶ照射により硬化させる。封止層６は、発光素子層５を覆い、水、酸素等の異物の発光素子層５への浸透を防いでいる。
　機能フィルム３９は、例えば、光学補償機能、タッチセンサ機能、保護機能等を有する。
　〔実施形態１〕
　以下では、説明便宜のために、図面上の縦方向を列方向とし、図面上の横方向を行方向とし、斜め方向は行方向および列方向を基準とする。なお、例えば行方向は、表示デバイスの１つのエッジ（１辺）と平行の関係にあってもよいし、直交の関係にあってもよいし、斜めの関係にあってもよい。また、サブ画素（サブピクセル）とは、独立に駆動される最小の表示構成である。画素（ピクセル）とは、一組の入力信号（Ｒ信号・Ｇ信号・Ｂ信号）に対応するサブ画素群であり、１画素あたりのサブ画素数÷３をＳＰＲ比とする。
　図２は、実施形態１の発光層およびアノードの配置を示す平面図である。実施形態１の表示デバイスでは、青色発光の発光層ＨＬ１、赤色発光の発光層ＨＬ２、青色発光の発光層ＨＬ７がこの順に列方向に並び、赤色発光の発光層ＨＬ４、青色発光の発光層ＨＬ５、赤色発光の発光層ＨＬ８がこの順に列方向に並び、青色発光の発光層ＨＬ１１、赤色発光の発光層ＨＬ１３、青色発光の発光層ＨＬ１５がこの順に列方向に並ぶ。
　また、発光層ＨＬ１、発光層ＨＬ４、発光層ＨＬ１１がこの順に行方向に並び、発光層ＨＬ２、発光層ＨＬ５、発光層ＨＬ１３がこの順に行方向に並び、発光層ＨＬ７、発光層ＨＬ８、発光層ＨＬ１５がこの順に行方向に並ぶ。
　また、緑色発光の発光層ＨＬ３は、発光層ＨＬ１、発光層ＨＬ２、発光層ＨＬ４、発光層ＨＬ５それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ６は、発光層ＨＬ２、発光層ＨＬ７、発光層ＨＬ５、発光層ＨＬ８それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１０は、発光層ＨＬ４、発光層ＨＬ５、発光層ＨＬ１１、発光層ＨＬ１３それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１２は、発光層ＨＬ５、発光層ＨＬ８、発光層ＨＬ１３、発光層ＨＬ１５それぞれと斜め方向に隣接する。
　平面視においては、正方形の画素領域がマトリクス状に配され、発光層ＨＬ１（青）・ＨＬ２（赤）・ＨＬ４（赤）・ＨＬ５（青）の中心は、画素領域ＰＡ１の４つの頂点に配され、発光層ＨＬ３（緑）の中心は画素領域ＰＡ１の中心と一致する。発光層ＨＬ２（赤）・ＨＬ７（青）・ＨＬ５（青）・ＨＬ８（赤）の中心は、画素領域ＰＡ２の４つの頂点に配され、発光層ＨＬ６（緑）の中心は画素領域ＰＡ２の中心と一致する。発光層ＨＬ４（赤）・ＨＬ５（青）・ＨＬ１１（青）・ＨＬ１３（赤）の中心は、画素領域ＰＡ３の４つの頂点に配され、発光層ＨＬ１０（緑）の中心は画素領域ＰＡ３の中心と一致する。発光層ＨＬ５（青）・ＨＬ８（赤）・ＨＬ１３（赤）・ＨＬ１５（青）の中心は、画素領域ＰＡ４の４つの頂点に配され、発光層ＨＬ１２（緑）の中心は画素領域ＰＡ４の中心と一致する。
　各発光層は島状であり、行方向および列方向の２つの対角線をもつ菱形である。なお、青色発光の発光層および赤色発光の発光層は、実質的に同サイズであり、緑色発光の発光層は、青色発光の発光層および赤色発光の発光層よりもサイズが小さい。
　実施形態１では、青色発光の発光層（ＨＬ１・ＨＬ５・ＨＬ７・ＨＬ１１・ＨＬ１５）それぞれが、電気的に独立した２つの島状のアノードと重なるとともに、赤色発光の発光層（ＨＬ２・ＨＬ４・ＨＬ８・ＨＬ１３）それぞれが、電気的に独立した２つの島状のアノードと重なる。なお、緑色発光の発光層（ＨＬ３・ＨＬ６・ＨＬ１０・ＨＬ１２）それぞれが、１つのアノードと重なる。
　図３（ａ）は青のサブ画素を示す平面図および断面図、図３（ｂ）は赤のサブ画素を示す平面図および断面図、図３（ｃ）は緑のサブ画素を示す平面図および断面図である。
　青色発光の発光層ＨＬ１は、２つのアノードＥ１ｘ・Ｅ１ｙと重なる。平面視においては、アノードＥ１ｘ・Ｅ１ｙはともに直角二等辺三角形であり、発光層ＨＬ１のエッジ内に、底辺同士が列方向に隣接するよう線対称に配される。
　発光層ＨＬ１は、２つのアノードＥ１ｘ・Ｅ１ｙそれぞれのエッジを覆うカバー膜２３を跨ぐように形成され、アノードＥ１ｘの露出部分（カバー膜の開口２３ｘの下方部分）と、アノードＥ１ｙの露出部分（カバー膜の開口２３ｙの下方部分）とに重なる。
　アノードＥ１ｘおよび発光層ＨＬ１を含むように青のサブ画素Ｓ１ｘが形成され、発光層ＨＬ１とアノードＥ１ｘの露出部分との重畳領域が、サブ画素Ｓ１ｘの発光領域Ａ１ｘとなる。また、アノードＥ１ｙおよび発光層ＨＬ１を含むように青のサブ画素Ｓ１ｙが形成され、発光層ＨＬ１とアノードＥ１ｙの露出部分との重畳領域が、サブ画素Ｓ１ｙの発光領域Ａ１ｙとなる。サブ画素Ｓ１ｘ・Ｓ１ｙは列方向に隣接し、平面視において、発光領域Ａ１ｘ・Ａ１ｙはともに直角二等辺三角形であり、発光層ＨＬ１のエッジ内に、底辺同士が列方向に隣接するよう線対称に配される。サブ画素Ｓ１ｘ・Ｓ１ｙには、青に関する別々の映像信号が入力される。
　赤色発光の発光層ＨＬ２は、２つのアノードＥ２ｘ・Ｅ２ｙと重なる。平面視においては、アノードＥ２ｘ・Ｅ２ｙはともに直角二等辺三角形であり、底辺同士が列方向に隣接するよう線対称に配される。
　発光層ＨＬ２は、２つのアノードＥ２ｘ・Ｅ２ｙそれぞれのエッジを覆うカバー膜２３を跨ぐように形成され、アノードＥ２ｘの露出部分（カバー膜の開口２３ｘの下方部分）と、アノードＥ２ｙの露出部分（カバー膜の開口２３ｙの下方部分）とに重なる。
　アノードＥ２ｘおよび発光層ＨＬ２を含むように赤のサブ画素Ｓ２ｘが形成され、発光層ＨＬ２とアノードＥ２ｘの露出部分との重畳領域が、サブ画素Ｓ２ｘの発光領域Ａ２ｘとなる。また、アノードＥ２ｙおよび発光層ＨＬ２を含むように赤のサブ画素Ｓ２ｙが形成され、発光層ＨＬ２とアノードＥ２ｙの露出部分との重畳領域が、サブ画素Ｓ２ｙの発光領域Ａ２ｙとなる。サブ画素Ｓ２ｘ・Ｓ２ｙは列方向に隣接し、平面視において、発光領域Ａ２ｘ・Ａ２ｙはともに直角二等辺三角形であり、底辺同士が列方向に隣接するよう線対称に配される。サブ画素Ｓ２ｘ・Ｓ２ｙには、赤に関する別々の映像信号が入力される。
　緑色発光の発光層ＨＬ３は、１つのアノードＥ３と重なる。平面視において、アノードＥ３は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）であり、発光層ＨＬ３のエッジ内に配される。発光層ＨＬ３は、アノードＥ３の露出部分（カバー膜の開口２３ｋの下方部分）に重なる。
　アノードＥ３および発光層ＨＬ３を含むように緑のサブ画素Ｓ３が形成され、発光層ＨＬ３とアノードＥ３の露出部分との重畳領域が、サブ画素Ｓ３の発光領域Ａ３となる。平面視において、発光領域Ａ３は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）である。サブ画素Ｓ３には、緑に関する映像信号が入力される。
　図４は、サブ画素の構成例を示す回路図である。ＴＦＴ層４には、列方向に伸びる、複数のデータ線ＤＬと、行方向に伸びる、複数の走査線ＳＣ（ｎ）および複数の発光制御線ＥＭ（ｎ）とが設けられ、サブ画素Ｓはデータ線ＤＬおよび走査線ＳＣ（ｎ）に接続する。なお、各サブ画素Ｓには、有機ＥＬ素子を駆動するためのハイレベル電源ＶＤＤおよびローレベル電源ＶＳＳと、初期化電圧Ｖｉｎｉとが供給される。走査線ＳＣ（ｎ）がアクティブとなる期間に、データ線ＤＬからこれに接続する各サブ画素に、表示階調データに応じた電位信号が供給される。
　サブ画素Ｓは、図１のＴＦＴ層４に形成される、駆動トランジスタＴａ、スイッチトランジスタＴｂ、電源供給制御トランジスタＴｃ、発光制御トランジスタＴｄ、閾値電圧補償トランジスタＴｅ、初期化トランジスタＴｆ、および容量Ｃｐと、図１の発光素子層５に形成され、アノードＥおよび発光層ＨＬを含む発光素子ＥＳ（例えば、有機発光ダイオード）とを備える。
　駆動トランジスタＴａについては、ゲート電極は閾値電圧補償トランジスタＴｅのソース電極と初期化トランジスタＴｆのドレイン電極とコンデンサＣｐの一方電極とに接続され、ドレイン電極はスイッチトランジスタＴｂのソース電極と電源供給制御トランジスタＴｃのソース電極とに接続され、ソース電極は発光制御トランジスタＴｄのドレイン電極と閾値電圧補償トランジスタＴｅのドレイン電極とに接続されている。
　スイッチトランジスタＴｂについては、ゲート電極はｎ行目の走査線ＳＣ（ｎ）に接続され、ドレイン電極はデータ線ＤＬに接続され、ソース電極は駆動トランジスタＴａのドレイン電極と電源供給制御トランジスタＴｃのソース電極とに接続されている。電源供給制御トランジスタＴｃについては、ゲート電極はｎ行目の発光制御線ＥＭ（ｎ）に接続され、ドレイン電極はハイレベル電源ＶＤＤの供給線とコンデンサＣｐの他方電極とに接続され、ソース電極は駆動トランジスタＴａのドレイン電極とスイッチトランジスタＴｂのソース電極とに接続されている。
　発光制御トランジスタＴｄのドレイン電極には発光素子ＥＳのアノード電極２２が接続され、発光素子ＥＳのカソード電極２５がローレベル電源ＶＳＳの供給線に接続される。
　図５は、実施形態１におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。図３に示す青のサブ画素Ｓ１ｘ・Ｓ１ｙ、赤のサブ画素Ｓ２ｘ・Ｓ２ｙおよび緑のサブ画素Ｓ３と同様に、赤のサブ画素Ｓ４ｘ・Ｓ４ｙは発光層ＨＬ４を有し、青のサブ画素Ｓ５ｘ・Ｓ５ｙは発光層ＨＬ５を有し、緑のサブ画素Ｓ６は発光層ＨＬ６を有し、青のサブ画素Ｓ７ｘ・Ｓ７ｙは発光層ＨＬ７を有し、赤のサブ画素Ｓ８ｘ・Ｓ８ｙは発光層ＨＬ８を有し、緑のサブ画素Ｓ１０は発光層ＨＬ１０を有し、青のサブ画素Ｓ１１ｘ・Ｓ１１ｙは発光層ＨＬ１１を有し、緑のサブ画素Ｓ１２は発光層ＨＬ１２を有し、赤のサブ画素Ｓ１３ｘ・Ｓ１３ｙは発光層ＨＬ１３を有し、青のサブ画素Ｓ１５ｘ・Ｓ１５ｙは発光層ＨＬ１５を有する。
　青のサブ画素Ｓ１ｘ・Ｓ１ｙ・Ｓ７ｘ・Ｓ７ｙはデータ線ＤＬｂに接続され、赤のサブ画素Ｓ２ｘ・Ｓ２ｙはデータ線ＤＬｒに接続され、緑のサブ画素Ｓ３・Ｓ６はデータ線ＤＬｇに接続され、赤のサブ画素Ｓ４ｘ・Ｓ４ｙ・Ｓ８ｘ・Ｓ８ｙはデータ線ＤＬＲに接続され、青のサブ画素Ｓ５ｘ・Ｓ５ｙはデータ線ＤＬＢに接続され、緑のサブ画素Ｓ１０・Ｓ１２はデータ線ＤＬＧに接続される。また、サブ画素Ｓ１ｘ・Ｓ２ｙ・Ｓ３・Ｓ４ｘ・Ｓ５ｙ・Ｓ１０・Ｓ１１ｘ・Ｓ１３ｙは走査線ＳＣ１に接続され、サブ画素Ｓ２ｘ・Ｓ７ｙ・Ｓ６・Ｓ５ｘ・Ｓ８ｙ・Ｓ１２・Ｓ１３ｘ・Ｓ１５ｙは走査線ＳＣ２に接続される。
　実施形態１によれば、１画素領域に形成する発光層を２個相当（赤の発光層が０．５、青の発光層が０．５、緑の発光層が１）として蒸着不良を抑えながら、ＳＰＲ比１．０のリアル表示（１画素領域に３個相当のサブ画素を含む）を実現することができる。
　また、従来と比較して、（一般に赤色、緑色のサブ画素よりも劣化しやすいとされる）青のサブ画素を増やすことができるため、表示品位の信頼性が高まる。
　〔実施形態２〕
　実施形態１では、青色発光の発光層と赤色発光の発光層とが行方向に交互に配されているが、これに限定されない。図６は、実施形態１の発光層およびアノードの配置を示す平面図である。
　実施形態２の表示デバイスでは、青色発光の発光層ＨＬ１、赤色発光の発光層ＨＬ２、青色発光の発光層ＨＬ７がこの順に列方向に並び、青色発光の発光層ＨＬ５、赤色発光の発光層ＨＬ４、青色発光の発光層ＨＬ９がこの順に列方向に並び、青色発光の発光層ＨＬ１１、赤色発光の発光層ＨＬ１３、青色発光の発光層ＨＬ１５がこの順に列方向に並ぶ。
　また、青色発光の、発光層ＨＬ１、発光層ＨＬ５および発光層ＨＬ１１がこの順に行方向に並び、赤色発光の、発光層ＨＬ２、発光層ＨＬ４および発光層ＨＬ１３がこの順に行方向に並び、青色発光の、発光層ＨＬ７、発光層ＨＬ９および発光層ＨＬ１５がこの順に行方向に並ぶ。
　また、緑色発光の発光層ＨＬ３は、発光層ＨＬ１、発光層ＨＬ２、発光層ＨＬ４、発光層ＨＬ５それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ６は、発光層ＨＬ２、発光層ＨＬ７、発光層ＨＬ４、発光層ＨＬ９それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１０は、発光層ＨＬ４、発光層ＨＬ５、発光層ＨＬ１１、発光層ＨＬ１３それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１２は、発光層ＨＬ４、発光層ＨＬ９、発光層ＨＬ１３、発光層ＨＬ１５それぞれと斜め方向に隣接する。
　図７は、実施形態２におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。図３に示す青のサブ画素Ｓ１ｘ・Ｓ１ｙ、赤のサブ画素Ｓ２ｘ・Ｓ２ｙおよび緑のサブ画素Ｓ３と同様に、赤のサブ画素Ｓ４ｘ・Ｓ４ｙは発光層ＨＬ４を有し、青のサブ画素Ｓ５ｘ・Ｓ５ｙは発光層ＨＬ５を有し、緑のサブ画素Ｓ６は発光層ＨＬ６を有し、青のサブ画素Ｓ７ｘ・Ｓ７ｙは発光層ＨＬ７を有し、青のサブ画素Ｓ９ｘ・Ｓ９ｙは発光層ＨＬ９を有し、緑のサブ画素Ｓ１０は発光層ＨＬ１０を有し、青のサブ画素Ｓ１１ｘ・Ｓ１１ｙは発光層ＨＬ１１を有し、緑のサブ画素Ｓ１２は発光層ＨＬ１２を有し、赤のサブ画素Ｓ１３ｘ・Ｓ１３ｙは発光層ＨＬ１３を有し、青のサブ画素Ｓ１５ｘ・Ｓ１５ｙは発光層ＨＬ１５を有する。
　青のサブ画素Ｓ１ｘ・Ｓ１ｙ・Ｓ７ｘ・Ｓ７ｙはデータ線ＤＬｂ（青信号用のデータ信号線）に接続され、赤のサブ画素Ｓ２ｘ・Ｓ２ｙはデータ線ＤＬｒ（赤信号用のデータ信号線）に接続され、緑のサブ画素Ｓ３・Ｓ６はデータ線ＤＬｇ（緑信号用のデータ信号線）に接続され、青のサブ画素Ｓ４ｘ・Ｓ４ｙ・Ｓ９ｘ・Ｓ９ｙはデータ線ＤＬＢに接続され、赤のサブ画素Ｓ５ｘ・Ｓ５ｙはデータ線ＤＬＲに接続され、緑のサブ画素Ｓ１０・Ｓ１２はデータ線ＤＬＧに接続される。また、サブ画素Ｓ１ｘ・Ｓ２ｙ・Ｓ３・Ｓ５ｘ・Ｓ４ｙ・Ｓ１０・Ｓ１１ｘ・Ｓ１３ｙは走査線ＳＣ１に接続され、サブ画素Ｓ２ｘ・Ｓ７ｙ・Ｓ６・Ｓ４ｘ・Ｓ９ｙ・Ｓ１２・Ｓ１３ｘ・Ｓ１５ｙは走査線ＳＣ２に接続される。
　実施形態２によれば、１画素領域に形成する発光層を２個相当（赤の発光層が０．５、青の発光層が０．５、緑の発光層が１）として蒸着不良を抑えながら、ＳＰＲ比１．０のリアル表示（１画素領域に３個相当のサブ画素を含む）を実現することができる。
　〔実施形態３〕
　実施形態１では、赤色発光の発光層および青色発光の発光層それぞれを２つのアノード
　に重ねているがこれに限定されない。図８は、実施形態３の発光層およびアノードの配置を示す平面図である。実施形態３の表示デバイスでは、青色発光の発光層ＨＬ１、赤色発光の発光層ＨＬ２、青色発光の発光層ＨＬ７がこの順に列方向に並び、赤色発光の発光層ＨＬ４、青色発光の発光層ＨＬ５、赤色発光の発光層ＨＬ８がこの順に列方向に並び、青色発光の発光層ＨＬ１１、赤色発光の発光層ＨＬ１３、青色発光の発光層ＨＬ１５がこの順に列方向に並ぶ。
　また、発光層ＨＬ１、発光層ＨＬ４、発光層ＨＬ１１がこの順に行方向に並び、発光層ＨＬ２、発光層ＨＬ５、発光層ＨＬ１３がこの順に行方向に並び、発光層ＨＬ７、発光層ＨＬ８、発光層ＨＬ１５がこの順に行方向に並ぶ。
　また、緑色発光の発光層ＨＬ３は、発光層ＨＬ１、発光層ＨＬ２、発光層ＨＬ４、発光層ＨＬ５それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ６は、発光層ＨＬ２、発光層ＨＬ７、発光層ＨＬ５、発光層ＨＬ８それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１０は、発光層ＨＬ４、発光層ＨＬ５、発光層ＨＬ１１、発光層ＨＬ１３それぞれと斜め方向に隣接し、緑色発光の発光層ＨＬ１２は、発光層ＨＬ５、発光層ＨＬ８、発光層ＨＬ１３、発光層ＨＬ１５それぞれと斜め方向に隣接する。
　平面視においては、正方形の画素領域がマトリクス状に配され、発光層ＨＬ１（青）・ＨＬ２（赤）・ＨＬ４（赤）・ＨＬ５（青）の中心は、画素領域ＰＡ１の４つの頂点に配され、発光層ＨＬ３（緑）の中心は画素領域ＰＡ１の中心と一致する。発光層ＨＬ２（赤）・ＨＬ７（青）・ＨＬ５（青）・ＨＬ８（赤）の中心は、画素領域ＰＡ２の４つの頂点に配され、発光層ＨＬ６（緑）の中心は画素領域ＰＡ２の中心と一致する。発光層ＨＬ４（赤）・ＨＬ５（青）・ＨＬ１１（青）・ＨＬ１３（赤）の中心は、画素領域ＰＡ３の４つの頂点に配され、発光層ＨＬ１０（緑）の中心は画素領域ＰＡ３の中心と一致する。発光層ＨＬ５（青）・ＨＬ８（赤）・ＨＬ１３（赤）・ＨＬ１５（青）の中心は、画素領域ＰＡ４の４つの頂点に配され、発光層ＨＬ１２（緑）の中心は画素領域ＰＡ４の中心と一致する。
　各発光層は島状であり、行方向および列方向の２つの対角線をもつ菱形である。なお、赤色発光の発光層および緑色発光の発光層は、実質的に同サイズであり、青色発光の発光層は、赤色発光の発光層および緑色発光の発光層よりもサイズが大きい。
　実施形態３では、青色発光の発光層（ＨＬ１・ＨＬ５・ＨＬ７・ＨＬ１１・ＨＬ１５）それぞれが、電気的に独立した２つのアノードと重なる。
　図９（ａ）は青のサブ画素を示す平面図および断面図、図９（ｂ）は赤のサブ画素を示す平面図および断面図、図９（ｃ）は緑のサブ画素を示す平面図および断面図である。
　青色発光の発光層ＨＬ１は、２つのアノードＥ１ｘ・Ｅ１ｙと重なる。平面視においては、アノードＥ1ｘ・Ｅ1ｙはともに直角二等辺三角形であり、底辺同士が列方向に隣接するよう線対称に配される。
　発光層ＨＬ１は、２つのアノードＥ１ｘ・Ｅ１ｙそれぞれのエッジを覆うカバー膜２３を跨ぐように形成され、アノードＥ１ｘの露出部分（カバー膜の開口２３ｘの下方部分）と、アノードＥ１ｙの露出部分（カバー膜の開口２３ｙの下方部分）とに重なる。
　アノードＥ１ｘおよび発光層ＨＬ１を含むように青のサブ画素Ｓ１ｘが形成され、発光層ＨＬ１とアノードＥ１ｘの露出部分との重畳領域が、サブ画素Ｓ１ｘの発光領域Ａ１ｘとなる。また、アノードＥ１ｙおよび発光層ＨＬ１を含むように青のサブ画素Ｓ１ｙが形成され、発光層ＨＬ１とアノードＥ１ｙの露出部分との重畳領域が、サブ画素Ｓ１ｙの発光領域Ａ１ｙとなる。サブ画素Ｓ１ｘ・Ｓ１ｙは列方向に隣接し、平面視において、発光領域Ａ１ｘ・Ａ１ｙはともに直角二等辺三角形であり、底辺同士が列方向に隣接するよう線対称に配される。
　赤色発光の発光層ＨＬ２は、１つのアノードＥ２と重なる。平面視において、アノードＥ２は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）であり、発光層ＨＬ２のエッジ内に配される。発光層ＨＬ２は、アノードＥ２の露出部分（カバー膜の開口２３ｋの下方部分）に重なる。
　アノードＥ２および発光層ＨＬ２を含むように赤のサブ画素Ｓ２が形成され、発光層ＨＬ２とアノードＥ２の露出部分との重畳領域が、サブ画素Ｓ２の発光領域Ａ２となる。平面視において、発光領域Ａ２は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）である。
　緑色発光の発光層ＨＬ３は、１つのアノードＥ３と重なる。平面視において、アノードＥ３は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）であり、発光層ＨＬ３のエッジ内に配される。発光層ＨＬ３は、アノードＥ３の露出部分（カバー膜の開口２３ｋの下方部分）に重なる。
　アノードＥ３および発光層ＨＬ３を含むように緑のサブ画素Ｓ３が形成され、発光層ＨＬ３とアノードＥ３の露出部分との重畳領域が、サブ画素Ｓ３の発光領域Ａ３となる。平面視において、発光領域Ａ３は、行方向および列方向に平行な２つの対角線をもつ正方形（正菱形）である。
　図１０は、実施形態３におけるサブ画素と走査線およびデータ線との接続関係を示す模式図である。図９に示す青のサブ画素Ｓ１ｘ・Ｓ１ｙ、赤のサブ画素Ｓ２および緑のサブ画素Ｓ３と同様に、赤のサブ画素Ｓ４は発光層ＨＬ４を有し、青のサブ画素Ｓ５ｘ・Ｓ５ｙは発光層ＨＬ５を有し、緑のサブ画素Ｓ６は発光層ＨＬ６を有し、青のサブ画素Ｓ７ｘ・Ｓ７ｙは発光層ＨＬ７を有し、赤のサブ画素Ｓ８は発光層ＨＬ８を有し、緑のサブ画素Ｓ１０は発光層ＨＬ１０を有し、緑のサブ画素Ｓ１２は発光層ＨＬ１２を有する。
　青のサブ画素Ｓ１ｘ・Ｓ１ｙ・Ｓ７ｘ・Ｓ７ｙはデータ線ＤＬｂに接続され、赤のサブ画素Ｓ２・Ｓ４・Ｓ８はデータ線ＤＬｒに接続され、緑のサブ画素Ｓ３・Ｓ６はデータ線ＤＬｇに接続され、青のサブ画素Ｓ５ｘ・Ｓ５ｙはデータ線ＤＬＢに接続され、緑のサブ画素Ｓ１０・Ｓ１２はデータ線ＤＬＧに接続される。また、サブ画素Ｓ１ｘ・Ｓ３・Ｓ４・Ｓ５ｙ・Ｓ１０は走査線ＳＣ１に接続され、サブ画素Ｓ２・Ｓ７ｙ・Ｓ６・Ｓ５ｘ・Ｓ１２は走査線ＳＣ２に接続される。
　実施形態３によれば、１画素領域に形成する発光層を２個相当（赤の発光層が０．５、青の発光層が０．５、緑の発光層が１）として蒸着不良を抑えながら、ＳＰＲ比５／６（１画素領域に２．５個相当のサブ画素を含む）を実現することができる。
　また、従来と比較して、（一般に赤色、緑色のサブ画素よりも劣化しやすいとされる）青のサブ画素を増やすことができるため、表示品位の信頼性が高まる。
　〔まとめ〕
　本実施形態にかかる表示デバイスが備える電気光学素子（電流によって輝度や透過率が制御される電気光学素子）は特に限定されるものではない。本実施形態にかかる表示装置としては、例えば、電気光学素子としてＯＬＥＤ（Organic Light Emitting Diode：有機発光ダイオード）を備えた有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）ディスプレイ、電気光学素子として無機発光ダイオードを備えた無機ＥＬディスプレイ、電気光学素子としてＱＬＥＤ（Quantum dot Light Emitting Diode：量子ドット発光ダイオード）を備えたＱＬＥＤディスプレイ等が挙げられる。
　本発明は上述した実施形態に限定されるものではなく、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
　〔態様１〕
　下側電極層と上側電極層との間に、島状の第１発光層と、島状の第２発光層と、島状の第３発光層とが設けられた表示デバイスであって、
　前記第１発光層および前記第２発光層が列方向に隣接し、
　前記第３発光層が前記第１発光層および前記第２発光層と斜め方向に隣接し、
　前記第１発光層が、前記下側電極層に含まれる２つの電極と重なる表示デバイス。
　〔態様２〕
　前記第１発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素とを備え、これらサブ画素に別々の映像信号が入力される例えば態様１記載の表示デバイス。
　〔態様３〕
　前記２つの電極それぞれのエッジを覆うカバー膜を備え、
　前記第１発光層は、前記２つの電極の一方における前記カバーで覆われていない部分と、前記２つの電極の他方における前記カバーで覆われていない部分とに重なる例えば態様１または２に記載の表示デバイス。
　〔態様４〕
　前記第１発光層および前記第２発光層の一方が青色発光し、他方が赤色発光し、前記第３発光層が緑色発光する例えば態様１～３のいずれか１項に記載の表示デバイス。
　〔態様５〕
　前記第２発光層が、前記下側電極層に含まれる２つの電極と重なり、前記第３発光層が、前記下側電極層に含まれる１つの電極と重なる例えば態様２記載の表示デバイス。
　〔態様６〕
　前記第２発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素と、前記第３発光層に重なる前記１つの電極を含むサブ画素とを備える例えば態様５記載の表示デバイス。
　〔態様７〕
　前記第１発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素とが、同一のデータ信号線に接続され、かつ別々の走査信号線に接続されている例えば態様２記載の表示デバイス。
　〔態様８〕
　前記第１発光層と重なる前記２つの電極の一方を含むサブ画素、前記第２発光層と重なる前記２つの電極の一方を含むサブ画素、および前記第３発光層と重なる前記１つの電極を含むサブ画素が、同一の走査信号線に接続されている例えば態様６に記載の表示デバイス。
　〔態様９〕
　前記第１発光層と重なる前記２つの電極の一方を含むサブ画素が、第１色用のデータ信号線に接続され、
　前記第２発光層と重なる前記２つの電極の一方を含むサブ画素が、第２色用のデータ信号線に接続され、
　前記第３発光層と重なる前記２つの電極の一方を含むサブ画素が、第３色用のデータ信号線に接続されている例えば態様８に記載の表示デバイス。
　〔態様１０〕
　１画素領域に２個相当の発光層が含まれる例えば態様６に記載の表示デバイス。
　〔態様１１〕
　１画素領域に３個相当のサブ画素が含まれる例えば態様１０に記載の表示デバイス。
　〔態様１２〕
　前記第１発光層は前記第３発光層よりもサイズが大きい例えば態様１～１１のいずれか１項に記載の表示デバイス。
　〔態様１３〕
　前記第１発光層、前記第２発光層および前記第３発光層は、平面視において、行方向に平行な対角線および列方向に平行な対角線をもつ正方形である例えば態様１～１２のいずれか１項に記載の表示デバイス。
　〔態様１４〕
　列方向に隣接する第４発光層および第５発光層を備え、
　前記第４発光層および前記第５発光層の一方が前記第１発光層と行方向に隣接し、他方が前記第２発光層と行方向に隣接し、
　前記第３発光層が前記第４発光層および前記第５発光層と斜め方向に隣接し、
　前記第４発光層が、前記下側電極層に含まれる２つの電極と重なり、
　前記第５発光層が、前記下側電極層に含まれる２つの電極と重なる例えば態様５に記載の表示デバイス。
　〔態様１５〕
　前記第１発光層および前記第５発光層が青色発光し、前記第２発光層および前記第４発光層が赤色発光し、前記第３発光層が緑色発光する例えば態様１４に記載の表示デバイス。
　〔態様１６〕
　前記第２発光層と重なる前記２つの電極の一方を含むサブ画素、および前記第５発光層と重なる前記２つの電極の一方を含むサブ画素が、同一の走査信号線に接続されている例えば態様１４に記載の表示デバイス。
　２　　表示デバイス
　４　　ＴＦＴ層
　５　　発光素子層
　６　　封止層
　２１　平坦化膜
　２２　下層電極層
　２３　カバー膜
　２５　上層電極層
　ＤＬｒ・ＤＬｇ・ＤＬｂ　データ線
　ＳＣ１・ＳＣ２　走査線
　ＨＬ１　発光層（第１発光層）
　ＨＬ２　発光層（第２発光層）
　ＨＬ３　発光層（第３発光層）
　Ｅ　アノード（電極）
　Ｓ　サブ画素

Claims (16)

  1. 　下側電極層と上側電極層との間に、島状の第１発光層と、島状の第２発光層と、島状の第３発光層とが設けられた表示デバイスであって、
    　前記第１発光層および前記第２発光層が列方向に隣接し、
    　前記第３発光層が前記第１発光層および前記第２発光層と斜め方向に隣接し、
    　前記第１発光層が、前記下側電極層に含まれる２つの電極と重なる表示デバイス。
  2. 　前記第１発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素とを備え、これらサブ画素に別々の映像信号が入力される請求項１記載の表示デバイス。
  3. 　前記２つの電極それぞれのエッジを覆うカバー膜を備え、
    　前記第１発光層は、前記２つの電極の一方における前記カバーで覆われていない部分と、前記２つの電極の他方における前記カバーで覆われていない部分とに重なる請求項１または２に記載の表示デバイス。
  4. 　前記第１発光層および前記第２発光層の一方が青色発光し、他方が赤色発光し、前記第３発光層が緑色発光する請求項１～３のいずれか１項に記載の表示デバイス。
  5. 　前記第２発光層が、前記下側電極層に含まれる２つの電極と重なり、前記第３発光層が、前記下側電極層に含まれる１つの電極と重なる請求項２記載の表示デバイス。
  6. 　前記第２発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素と、前記第３発光層に重なる前記１つの電極を含むサブ画素とを備える請求項５記載の表示デバイス。
  7. 　前記第１発光層に重なる前記２つの電極の一方を含むサブ画素と、他方を含むサブ画素とが、同一のデータ信号線に接続され、かつ別々の走査信号線に接続されている請求項２記載の表示デバイス。
  8. 　前記第１発光層と重なる前記２つの電極の一方を含むサブ画素、前記第２発光層と重なる前記２つの電極の一方を含むサブ画素、および前記第３発光層と重なる前記１つの電極を含むサブ画素が、同一の走査信号線に接続されている請求項６に記載の表示デバイス。
  9. 　前記第１発光層と重なる前記２つの電極の一方を含むサブ画素が、第１色用のデータ信号線に接続され、
    　前記第２発光層と重なる前記２つの電極の一方を含むサブ画素が、第２色用のデータ信号線に接続され、
    　前記第３発光層と重なる前記２つの電極の一方を含むサブ画素が、第３色用のデータ信号線に接続されている請求項８に記載の表示デバイス。
  10. 　１画素領域に２個相当の発光層が含まれる請求項６に記載の表示デバイス。
  11. 　１画素領域に３個相当のサブ画素が含まれる請求項１０に記載の表示デバイス。
  12. 　前記第１発光層は前記第３発光層よりもサイズが大きい請求項１～１１のいずれか１項に記載の表示デバイス。
  13. 　前記第１発光層、前記第２発光層および前記第３発光層は、平面視において、行方向に平行な対角線および列方向に平行な対角線をもつ正方形である請求項１～１２のいずれか１項に記載の表示デバイス。
  14. 　列方向に隣接する第４発光層および第５発光層を備え、
    　前記第４発光層および前記第５発光層の一方が前記第１発光層と行方向に隣接し、他方が前記第２発光層と行方向に隣接し、
    　前記第３発光層が前記第４発光層および前記第５発光層と斜め方向に隣接し、
    　前記第４発光層が、前記下側電極層に含まれる２つの電極と重なり、
    　前記第５発光層が、前記下側電極層に含まれる２つの電極と重なる請求項５に記載の表示デバイス。
  15. 　前記第１発光層および前記第５発光層が青色発光し、前記第２発光層および前記第４発光層が赤色発光し、前記第３発光層が緑色発光する請求項１４に記載の表示デバイス。
  16. 　前記第２発光層と重なる前記２つの電極の一方を含むサブ画素、および前記第５発光層と重なる前記２つの電極の一方を含むサブ画素が、同一の走査信号線に接続されている請求項１４に記載の表示デバイス。
     
     
     
     
     
     
PCT/JP2017/035691 2017-09-29 2017-09-29 表示デバイス WO2019064564A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035691 WO2019064564A1 (ja) 2017-09-29 2017-09-29 表示デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035691 WO2019064564A1 (ja) 2017-09-29 2017-09-29 表示デバイス

Publications (1)

Publication Number Publication Date
WO2019064564A1 true WO2019064564A1 (ja) 2019-04-04

Family

ID=65903181

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035691 WO2019064564A1 (ja) 2017-09-29 2017-09-29 表示デバイス

Country Status (1)

Country Link
WO (1) WO2019064564A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533810A (ja) * 2006-04-12 2009-09-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 光電子ディスプレイ及びその製造方法
US20110025723A1 (en) * 2009-08-03 2011-02-03 Eunah Kim Pixel structure and organic light emitting display using the same
JP2012028170A (ja) * 2010-07-23 2012-02-09 Hitachi Displays Ltd 有機エレクトロルミネッセンス表示装置
US20120056531A1 (en) * 2010-09-08 2012-03-08 Park Jong-Hyun Organic electroluminescent display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009533810A (ja) * 2006-04-12 2009-09-17 ケンブリッジ ディスプレイ テクノロジー リミテッド 光電子ディスプレイ及びその製造方法
US20110025723A1 (en) * 2009-08-03 2011-02-03 Eunah Kim Pixel structure and organic light emitting display using the same
JP2012028170A (ja) * 2010-07-23 2012-02-09 Hitachi Displays Ltd 有機エレクトロルミネッセンス表示装置
US20120056531A1 (en) * 2010-09-08 2012-03-08 Park Jong-Hyun Organic electroluminescent display device

Similar Documents

Publication Publication Date Title
US11864425B2 (en) Electroluminescent display device having large size and high definition
JP6514679B2 (ja) 有機発光ダイオード表示装置
KR102614532B1 (ko) 표시 장치 및 그 제조 방법
CN111164666B (zh) 显示设备
JP2005031251A (ja) 発光型表示装置
US10836538B2 (en) Display device
US11211431B2 (en) Display device
CN111095385B (zh) 显示装置
JP2017157314A (ja) 表示装置
KR20200004475A (ko) 유기 발광 표시 장치
JP2010085866A (ja) アクティブマトリックス型表示装置
KR20200050827A (ko) 유기 발광 표시 장치
WO2020065992A1 (ja) 表示デバイス
WO2018229859A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2020100441A1 (ja) 表示装置、及びその製造方法
JP2019016504A (ja) 表示装置、及び表示装置の製造方法
WO2020065963A1 (ja) 表示装置及び表示装置の製造方法
US11552130B2 (en) Display device including plurality of sub-pixels adjacent to one another in diagonal direction
JP2015069757A (ja) 有機ｅｌ表示装置
JP4639662B2 (ja) 電気光学装置および電子機器
US10559775B2 (en) Organic EL display device
CN111937495B (zh) 显示装置
WO2020065965A1 (ja) 表示デバイス
CN112753058B (zh) 显示装置
WO2019064564A1 (ja) 表示デバイス

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17927043

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17927043

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP