WO2019176113A1 - 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 - Google Patents

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 Download PDF

Info

Publication number
WO2019176113A1
WO2019176113A1 PCT/JP2018/010621 JP2018010621W WO2019176113A1 WO 2019176113 A1 WO2019176113 A1 WO 2019176113A1 JP 2018010621 W JP2018010621 W JP 2018010621W WO 2019176113 A1 WO2019176113 A1 WO 2019176113A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
resin layer
display device
film thickness
insulating film
Prior art date
Application number
PCT/JP2018/010621
Other languages
English (en)
French (fr)
Inventor
貴翁 斉藤
屹 孫
庸輔 神崎
雅貴 山中
昌彦 三輪
誠二 金子
Original Assignee
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シャープ株式会社 filed Critical シャープ株式会社
Priority to PCT/JP2018/010621 priority Critical patent/WO2019176113A1/ja
Priority to US16/981,463 priority patent/US11699778B2/en
Publication of WO2019176113A1 publication Critical patent/WO2019176113A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations

Definitions

  • the present invention relates to a display device including a light emitting element.
  • Patent Document 1 discloses a display panel in which spacers are formed on a backplane.
  • the spacer is used for controlling the height of the lower substrate and the counter substrate, or is used as a photo spacer for contacting a vapor deposition mask used for forming each layer of the display device.
  • a pattern of each layer in the display region including a light emitting element may be formed also in the frame region.
  • the layers including the metal layer are stacked in the frame region, it is conceivable that the height of the spacer in the display region exceeds the height of the spacer in the display region. In such a case, it may be difficult to ensure the height of the spacer in the display area.
  • a display device of the present application includes, in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, and a first metal layer.
  • a display device comprising a first resin layer, a first electrode, and a second resin layer, wherein at least one of the base layer, the first resin layer, and the second resin layer is:
  • the thinned layer has a maximum film thickness in a display region including a light emitting element, which is larger than a maximum film thickness in a frame region surrounding the display region.
  • a display device manufacturing method of the present application includes, in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, A film forming step of forming each layer of a display device including a first metal layer, a first resin layer, a first electrode, and a second resin layer, the underlayer in the film forming step; In the formation of at least one of the first resin layer and the second resin layer, the thinning process for increasing the maximum film thickness in the display region provided with the light emitting element to be larger than the maximum film thickness in the frame region surrounding the display region. Is provided.
  • the display device manufacturing apparatus of the present application in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, Each layer of a display device including a first metal layer, a first resin layer, a first electrode, and a second resin layer is formed, the base layer, the first resin layer, and the second resin layer A film forming apparatus that makes the maximum film thickness in the display region including the light emitting element larger than the maximum film thickness in the frame region surrounding the display region.
  • the thickness of the stacked body in the frame region can be appropriately controlled, and the height of the stacked body in the frame region is higher than the structure that needs to ensure the height, such as the spacer in the display region. Can be reduced.
  • FIG. 3 is a schematic side sectional view of the display device according to Embodiment 1.
  • FIG. 1 is a schematic view of a display device according to Embodiment 1 as viewed from above. It is the schematic of the side cross section in the vapor deposition process of the display device which concerns on a comparison form. It is the schematic of the side cross section in the vapor deposition process of the display device which concerns on Embodiment 1.
  • FIG. 10 is a schematic diagram of a side cross section of a display device according to a modification example of Embodiment 1.
  • 6 is a schematic side sectional view of a display device according to Embodiment 2.
  • FIG. It is a block diagram which shows the manufacturing apparatus of the display device which concerns on each embodiment.
  • Embodiment 1 in the following, “same layer” means that the same layer is formed of the same material. In addition, “lower layer” means that it is formed in a process prior to the layer to be compared, and “upper layer” means that it is formed in a process after the layer to be compared. . Moreover, in this specification, let the direction which goes to the sealing layer 16 from the glass substrate 4 of the display device 2 be an upper direction.
  • FIG. 2 is a schematic view of the display device 2 according to the present embodiment as viewed from above.
  • the display device 2 includes a display area DA including a light emitting element and a frame area NA surrounding the display area.
  • FIG. 1 shows a schematic diagram of a side cross section of the display device 2 at a position straddling the display area DA and the frame area NA.
  • FIG. 1 is a sectional view taken along line AA in FIG.
  • the display device 2 includes a base layer 6, a TFT layer 8, a first resin layer 10, a second resin layer 12, and a light emitting element layer in order from the glass substrate 4 to the upper layer. 14 and a sealing layer 16.
  • Each layer of the display device 2 may be formed by being laminated on the glass substrate 4 in order from the lower layer.
  • the underlayer 6 has a structure in which a lower resin layer 6a, an inorganic layer 6b, and an upper resin layer 6c are laminated in this order.
  • the lower resin layer 6a and the inorganic layer 6b are formed on the entire surface including the display area DA and the frame area NA of the display device 2 with substantially the same film thickness.
  • the upper resin layer 6c is formed only in the display area DA, and is not formed in the frame area NA.
  • the base layer 6 includes the upper resin layer 6c only in the display area DA.
  • the maximum film thickness R1 of the underlayer 6 in the display area DA is thicker than the maximum film thickness R2 of the underlayer 6 in the frame area NA. Therefore, the underlayer 6 is a thinned layer that is thinned in the frame region NA.
  • the underlayer 6 is formed by sequentially forming a lower layer resin layer 6a, an inorganic layer 6b, and an upper layer resin layer 6c on the glass substrate 4, and removing only the upper layer resin layer 6c in the frame region NA by photolithography or the like. May be obtained. As shown in FIG. 1, the upper resin layer 6c may be removed even in a part of the display area DA.
  • the TFT layer 8 includes a first insulating film 18, a semiconductor layer 20, a second insulating film 22, a first metal layer GE, a third insulating film 24, and a second metal layer SE on the base layer 6. Furthermore, it has a structure laminated in this order.
  • the first insulating film 18, the semiconductor layer 20, the second insulating film 22, the first metal layer GE, and the third insulating film 24 are not only the display area DA but also the frame area NA. It is also formed in part of.
  • the first insulating film 18 is formed on the upper surface of the upper resin layer 6c and the inorganic layer 6b. For this reason, the lower surfaces 18a and 18b of the first insulating film 18 are in contact with the upper surfaces of the upper resin layer 6c and the inorganic layer 6b, respectively.
  • the semiconductor layer 20 is formed on the upper surface of the first insulating film 18, and functions as a TFT channel in the display area DA.
  • the second insulating film 22 is formed on the upper surfaces of the first insulating film 18 and the semiconductor layer 20.
  • the first metal layer GE is formed on the upper surface of the second insulating film 22 and patterned, and functions as a TFT gate electrode in the display area DA.
  • the first metal layer GE is insulated from the semiconductor layer 20 by the second insulating film 22.
  • the third insulating film 24 is formed on the upper surfaces of the second insulating film 22 and the first metal layer GE.
  • the second metal layer SE is formed at a position overlapping with the openings formed in the second insulating film 22 and the third insulating film 24. For this reason, the second metal layer SE is electrically connected to the semiconductor layer 20 in the display area DA and functions as a source electrode and a drain electrode of the TFT.
  • the first resin layer 10 is formed on the upper surface of the TFT layer 8 on the entire surface including the display area DA and the frame area NA of the display device 2.
  • the first resin layer 10 is applied and formed by an inkjet method or the like.
  • the first resin layer 10 has a function as a planarizing film. However, when the lower TFT layer 8 is greatly different in height, the difference in height may be reflected in the upper layer than the first resin layer 10. .
  • the second resin layer 12 is formed on the upper surface of the first resin layer 10 on the entire surface including the display area DA and the frame area NA of the display device 2 in the same manner as the first resin layer 10.
  • the second resin layer 12 may be formed by photolithography using a halftone mask after applying a resin by an inkjet method or the like.
  • the photo spacer PS having a film thickness larger than the film thickness at other positions is formed.
  • the difference in the height may be reflected.
  • the light emitting element layer 14 has a structure in which a first electrode 26, a light emitting layer 28, and a second electrode 30 are laminated in this order.
  • the first electrode 26 and the light emitting layer 28 are formed in an island shape in the display area DA.
  • the second electrode 30 is formed in common in the display area DA and the frame area NA.
  • Each light emitting element may be constituted by the island-shaped first electrode 26, the light emitting layer 28, and the common second electrode 30.
  • the first electrode 26 is formed on the upper surface of the first resin layer 10 and is electrically connected to the drain electrode of the TFT formed by the second metal layer SE of the TFT layer 8 through the opening of the first resin layer 10. Connecting.
  • the opening of the first resin layer 10 where the first electrode 26 and the second metal layer SE are connected may be formed by photolithography or the like when the first resin layer 10 is formed.
  • the first electrode 26 is formed not only in the display area DA but also in a part of the frame area NA.
  • the light emitting layer 28 is formed in the opening of the second resin layer 12 formed at a position overlapping the first electrode 26 in the display area DA.
  • the opening may be formed in the above-described photolithography of the second resin layer 12 using a halftone mask.
  • the second electrode 30 is formed on the upper surfaces of the second resin layer 12 and the light emitting layer 28. For this reason, the light emitting layer 28 is electrically connected to the first electrode 26 and the second electrode 30, respectively. By emitting electrons or holes from the first electrode 26 and the second electrode 30 to the light emitting layer 28, the light emitting layer 28 emits light.
  • the TFT in the TFT layer 8 may be formed for each light emitting element of the light emitting element layer 14, and the light emission of the light emitting layer 28 may be controlled by controlling the potential difference between the electrodes of the light emitting element layer 14.
  • the sealing layer 16 is formed on the upper surface of the second electrode 30 on the entire surface including the display area DA and the frame area NA of the display device 2.
  • the sealing layer 16 may have a function of preventing foreign matters such as moisture from entering the layers below the sealing layer 16 from the outside.
  • the sealing layer 16 may have a laminated structure of an inorganic layer and an organic layer.
  • the base layer 6, the first insulating film 18, the semiconductor layer 20, the second insulating film 22, the first metal layer GE, the first resin layer 10, and the first electrode. 26 and the second resin layer 12 are formed as a stacked body ST.
  • the stacked body ST only needs to be formed in a part of the frame area NA.
  • the stacked body ST may be formed on the entire circumference surrounding the display area DA in the frame area NA.
  • the maximum film thickness from the lower surface of the first insulating film 18 in the display area DA to the upper surface of the second resin layer 12 in the display area DA is set to R3.
  • R3 corresponds to the film thickness between the lower surface 18a of the first insulating film 18 in contact with the upper resin layer 6c and the upper surface 12a of the photospacer PS.
  • R4 corresponds to the film thickness between the lower surface 18a of the first insulating film 18 in contact with the inorganic layer 6b and the upper surface 12b of the second resin layer 12 in the stacked body ST.
  • R5 corresponds to the film thickness between the lower surface 18a of the first insulating film 18 in contact with the inorganic layer 6b and the upper surface 12a of the photospacer PS.
  • R6 and R7 the maximum film thicknesses from the lower surface of the base layer 6 in the display area DA and the frame area NA to the upper surface of the second resin layer 12 in the display area DA and the frame area NA are set as R6 and R7, respectively.
  • R6 corresponds to the film thickness between the lower surface 6d of the underlayer 6 and the upper surface 12a of the photospacer PS
  • R7 is from the lower surface 6d of the underlayer 6 to the laminated body. This corresponds to the film thickness between the upper surface 12b of the second resin layer 12 in ST.
  • R3 is thinner than R4 and R5 is thicker than R4. Furthermore, R6 is thicker than R7. The reason why R4 becomes thicker than R3 is that in the stacked body ST, the layers above the base layer 6 are stacked without being removed or thinned.
  • FIG. 3 is a schematic cross-sectional view showing a state during the vapor deposition process of the light emitting layer 28 of the display device according to the comparative embodiment.
  • the display device according to the comparative example includes a base layer 40 including an upper resin layer 40 c formed also in the frame region NA instead of the base layer 6. For this reason, the foundation layer 40 has substantially the same film thickness on the entire surface of the display device according to the comparative embodiment.
  • the light emitting layer 28 may be formed by depositing the material of the light emitting layer 28 through the vapor deposition mask M in the opening 28a formed in the second resin layer 12. At this time, the height of the photo spacer PS is designed so that the distance between the opening 28a and the vapor deposition mask M is appropriately controlled by the vapor deposition mask M coming into contact with the upper surface 12a.
  • R3 is thinner than R4 and R5 is thicker than R4.
  • R3 is thinner than R4 and R5 is thicker than R4.
  • the height of the upper surface 12b of the second resin layer 12 in the stacked body ST is high.
  • the upper surface 12a of the photo spacer PS may be exceeded.
  • the vapor deposition mask M contacts the upper surface 12b of the second resin layer 12 in the stacked body ST before contacting the upper surface 12a of the photo spacer PS.
  • the distance between the vapor deposition mask M and the opening 28a is not appropriate, so that a defect such as a vapor deposition defect may occur.
  • the display device 2 since the upper resin layer 6c of the base layer 6 is removed in the frame area NA, the base layer 6 in the frame area NA is thinner than the base layer 6 in the display area DA. It has become. Therefore, as shown in FIG. 1, the display device 2 can be designed so that R7 is thinner than R6. That is, the stacked body ST can be formed such that the height of the upper surface 12b of the second resin layer 12 in the stacked body ST with respect to the lower surface 6d of the base layer 6 is lower than the upper surface 12a of the photospacer PS.
  • the vapor deposition mask M contacts the upper surface 12 a of the photospacer PS before contacting the upper surface 12 b of the second resin layer 12 in the stacked body ST. For this reason, during the vapor deposition of the light emitting layer 28, the distance between the vapor deposition mask M and the opening 28a can be appropriately controlled.
  • the display device 2 it is not necessary to remove the metal layer including the relatively thick first metal layer GE in the frame area NA in order to reduce the thickness of the stacked body ST. Therefore, it is possible to form the display device 2 while leaving the metal layer in the frame area NA.
  • the stacked body ST may include a dummy pattern for equalizing the etching rate on the entire surface of the display device 2 when the metal layer in the display area DA is etched.
  • the stacked body ST may include a residue of a short ring that is formed so that no large static electricity is generated in the external connection terminal when the external connection terminal of the display device 2 is formed.
  • the stacked body ST may include at least a part of the short ring.
  • the residue of the short ring such as the wiring between the external connection terminal and the short ring after the external connection terminal and the short ring are separated may remain in the stacked body ST.
  • the stacked body ST may include a part of the wiring of the gate driver.
  • the stacked body ST since the stacked body ST includes the first electrode 26 that is the same layer as the gate electrode, it is possible to form the wiring of the gate driver in the stacked body ST together with the formation of the stacked body ST. It is.
  • FIG. 5 is a side sectional view of a display device 2a according to a modification of the present embodiment.
  • the display device 2 a has the same configuration except that the configuration of the base layer 6 is different from that of the display device 2 and the glass substrate 4 is not provided.
  • the upper resin layer 6e is formed also in the frame area NA.
  • the upper resin layer 6e is a layer having a smaller film thickness than the upper resin layer 6c.
  • the upper resin layer 6e may be obtained by thinning the upper resin layer 6c in the frame area NA by photolithography using a halftone mask.
  • the display device 2a since R1 is thicker than R2, the relationship in which R7 is thicker than R6 is maintained as compared with the display device 2. For this reason, the display device 2 a has the same effect as the display device 2.
  • the display device 2 a does not include the glass substrate 4, and each layer is formed on the base layer 6.
  • the display device 2a having flexibility can be realized by configuring each layer of the display device 2a with a material having flexibility.
  • the display device 2a may be obtained by forming each layer on the glass substrate 4 and then irradiating the laser from below the glass substrate 4 to peel the glass substrate 4 and the underlayer 6 from each other.
  • the display device 2 a is configured such that the flexible substrate is attached to the lower surface of the underlayer 6 after the glass substrate 4 and the underlayer 6 are peeled off, so that the flexible substrate It is good also as a structure provided with.
  • R1, R2, R6, and R7 may be lengths from the flexible substrate.
  • a part of the base layer 6 having a laminated structure is thinned.
  • the present invention is not limited to this, and a part of the single layer of the base layer 6 may be thinned.
  • the organic film of the underlayer 6 is thinned or removed to partially thin the underlayer 6.
  • the underlayer 6 may be a glass substrate, and the glass substrate A part of the underlayer 6 may be thinned by thinning the layer.
  • FIG. 6 is a side sectional view of the display device 32 according to the present embodiment. Compared with the display device 2, the display device 32 replaces the base layer 6, the first resin layer 10, and the second resin layer 12 with the base layer 34, the first resin layer 36, and the second resin layer 38, respectively. Except for the point provided with, it has the same composition.
  • the underlayer 34 an upper resin layer 34c is formed also in the frame area NA. For this reason, the underlayer 34 has substantially the same film thickness on the entire surface of the display device 32.
  • the first resin layer 36 and the second resin layer 38 have the same configuration as the first resin layer 10 and the second resin layer 12 except that the film thickness in the frame region NA is different.
  • the maximum film thickness in the display area DA is R8 and R9
  • the maximum film thickness in the frame area NA is R10 and R11.
  • R8 is thicker than R10
  • R9 is thicker than R11.
  • the sum of R8 and R9 is thicker than the sum of R10 and R11. That is, the first resin layer 36 and the second resin layer 38 are thicker in the display area DA than in the frame area NA.
  • the first resin layer 36 and the second resin layer 38 may be thinned layers that are thinned by photolithography using a halftone mask in the frame region NA.
  • R3 to R7 in FIG. 6 are made to correspond to film thicknesses at the same positions as R3 to R7 in the display device 2, respectively.
  • R3 is thicker than R4 and R6 is thicker than R7. For this reason, the display device 32 has the same effect as the display device 2.
  • the first resin layer 36 of the display device 32 is formed by a halftone mask in order to form an opening for realizing electrical connection between the second metal layer SE and the first electrode 26 in the display area DA.
  • Photolithography may be used.
  • the second resin layer 38 of the display device 32 may be formed by photolithography using a halftone mask in order to form the opening in which the light emitting layer 28 is formed and the photo spacer PS in the display area DA. .
  • FIG. 7 is a block diagram showing the display device manufacturing apparatus 50 according to each of the embodiments described above.
  • the light emitting device manufacturing apparatus 50 includes a controller 52 and a film forming apparatus 54.
  • the controller 52 controls the film forming apparatus 54.
  • the film forming apparatus 54 forms each layer of the display device according to each embodiment described above.
  • the display device of aspect 1 includes, in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, a first metal layer, and a first resin layer, A display device including a first electrode and a second resin layer, wherein at least one of the base layer, the first resin layer, and the second resin layer includes a light emitting element. Is a thinned layer that is thicker than the maximum film thickness in the frame region surrounding the display region.
  • the thinned layer includes the underlayer.
  • the maximum film thickness from the lower surface of the first insulating film in the display region to the upper surface of the second resin layer in the display region is from the lower surface of the first insulating film in the frame region
  • the maximum film thickness from the lower surface of the first insulating film in the frame region to the upper surface of the second resin layer in the display region is thinner than the maximum film thickness from the upper surface of the second resin layer in the frame region.
  • it is thicker than the maximum film thickness from the lower surface of the first insulating film in the frame region to the upper surface of the second resin layer in the frame region.
  • the base layer includes a lower resin layer, an inorganic layer, and an upper resin layer in order from the lower layer.
  • the film thickness of the upper resin layer in the frame area is smaller than the film thickness of the upper resin layer in the display area, or the base layer has the upper resin layer only in the display area.
  • the thinned layer is at least one of the first resin layer and the second resin layer.
  • the sum of the maximum film thicknesses of the first resin layer and the second resin layer in the display region is the sum of the first resin layer and the second resin layer in the frame region. Thicker than the total maximum film thickness.
  • each of the maximum film thickness of the first resin layer and the maximum film thickness of the second resin layer in the display area is equal to the maximum film thickness of the first resin layer in the frame area and the second film thickness.
  • the maximum film thickness from the lower surface of the first insulating film in the display region to the upper surface of the second resin layer in the display region is larger than each of the maximum film thickness of the resin layer and in the frame region. It is thicker than the maximum film thickness from the lower surface of the first insulating film to the upper surface of the second resin layer in the frame region.
  • the maximum film thickness from the lower surface of the base layer in the display region to the upper surface of the second resin layer in the display region is from the lower surface of the base layer in the frame region to the frame region in the frame region. It is thicker than the maximum film thickness up to the upper surface of the second resin layer.
  • the foundation layer, the first insulating film, the semiconductor layer, the second insulating film, the first metal layer, the first resin layer, and the first layer A laminate including one electrode and the second resin layer is provided.
  • the laminate includes at least one of a dummy pattern, a short ring residue, and a gate driver wiring.
  • the display device manufacturing method includes, in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, a first metal layer, and a first resin.
  • a film forming step of forming each layer of a display device including a layer, a first electrode, and a second resin layer, wherein the base layer, the first resin layer, and the second layer in the film forming step In at least one formation with the resin layer, a thinning step is provided in which the maximum film thickness in the display region including the light emitting element is made larger than the maximum film thickness in the frame region surrounding the display region.
  • photolithography using a halftone mask is performed in the thinning step.
  • the light-emitting element further includes a light-emitting layer, and further includes a vapor deposition step of forming the light-emitting layer by vapor deposition using a vapor deposition mask.
  • the display device manufacturing apparatus includes, in order from the lower layer, a base layer, a first insulating film in contact with the upper surface of the base layer, a semiconductor layer, a second insulating film, a first metal layer, and a first resin.
  • Each layer of a display device including a layer, a first electrode, and a second resin layer is formed, and in at least one formation of the base layer, the first resin layer, and the second resin layer, light emission
  • a film forming apparatus is provided that makes the maximum film thickness in the display region including the elements larger than the maximum film thickness in the frame region surrounding the display region.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

額縁領域における積層体の膜厚を適切に制御して、額縁領域における構造体の高さを確保することを目的として、下層から順に、下地層（６）と、該下地層の上面に接する第１絶縁膜（１８）と、半導体層（２０）と、第２絶縁膜（２２）と、第１金属層（ＧＥ）と、第１樹脂層（１０）と、第１電極（２６）と、第２樹脂層（１２）とを備えた表示デバイス（２）の各層を形成し、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子（１４）を備えた表示領域（ＤＡ）における最大膜厚を、該表示領域を囲む額縁領域（ＮＡ）における最大膜厚よりも厚くする。

Description

表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
　本発明は、発光素子を備えた表示デバイスに関する。
　特許文献１には、バックプレーンにおいてスペーサが形成された表示パネルを開示している。スペーサは、下部基板と対向基板との高さ制御に使用されたり、表示デバイスの各層形成のために使用される蒸着用のマスクを当接させるフォトスペーサとして使用されたりする。
国際公開公報「ＷＯ２０１４－０２４４５５号（２０１４年２月１３日公開）」
　額縁領域において、ダミーパターン、ショートリング、またはゲートドライバ等を形成するために、発光素子を備えた表示領域における各層のパターンを、額縁領域においても形成する場合がある。この際、金属層を含む各層を額縁領域において積層した場合、表示領域におけるスペーサの高さを、額縁領域の積層体の高さが上回ることが考えられる。このような場合、表示領域におけるスペーサの高さの確保が困難である場合がある。
　上記課題を解決するために、本願の表示デバイスは、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスであって、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つは、発光素子を備えた表示領域における最大膜厚が、該表示領域を囲む額縁領域における最大膜厚よりも厚い薄膜化層である。
　また、上記課題を解決するために、本願の表示デバイスの製造方法は、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成する成膜工程を備え、前記成膜工程における、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする薄膜化工程を備える。
　また、上記課題を解決するために、本願の表示デバイスの製造装置は、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成し、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする成膜装置を備える。
　上記構成によれば、額縁領域における積層体の膜厚を適切に制御でき、額縁領域における積層体の高さが、表示領域におけるスペーサ等、高さを確保する必要のある構造よりも高くなることを低減できる。
実施形態１に係る表示デバイスの側断面の概略図である。 実施形態１に係る表示デバイスを上面からみた概略図である。 比較形態に係る表示デバイスの、蒸着工程における側断面の概略図である。 実施形態１に係る表示デバイスの、蒸着工程における側断面の概略図である。 実施形態１の変形例に係る表示デバイスの側断面の概略図である。 実施形態２に係る表示デバイスの側断面の概略図である。 各実施形態に係る表示デバイスの製造装置を示すブロック図である。
　　〔実施形態１〕
　以下においては、「同層」とは同一プロセスにて同材料で形成されていることを意味する。また、「下層」とは、比較対象の層よりも先のプロセスで形成されていることを意味し、「上層」とは比較対象の層よりも後のプロセスで形成されていることを意味する。また、本明細書においては、表示デバイス２のガラス基板４から封止層１６へ向かう方向を上方とする。
　図２は、本実施形態に係る表示デバイス２を、上面から見た概略図である。表示デバイス２は、発光素子を備えた表示領域ＤＡと、該表示領域を囲む額縁領域ＮＡとを含む。表示領域ＤＡと額縁領域ＮＡとを跨ぐ位置における表示デバイス２の側断面の概略図を、図１に示す。図１は、図２における、Ａ－Ａ線矢視断面図を示す。
　図１に示すように、表示デバイス２は、ガラス基板４から上層へ向かって、順に、下地層６と、ＴＦＴ層８と、第１樹脂層１０と、第２樹脂層１２と、発光素子層１４と、封止層１６とを備える。表示デバイス２の各層は、下層から順に、ガラス基板４上に積層されることにより形成されてもよい。
　下地層６は、下層樹脂層６ａと、無機層６ｂと、上層樹脂層６ｃとが、この順に積層された構造を有する。本実施形態においては、下層樹脂層６ａと、無機層６ｂとが、表示デバイス２の表示領域ＤＡおよび額縁領域ＮＡを含む全面に、略同一膜厚にて形成されている。さらに、上層樹脂層６ｃは、表示領域ＤＡにおいてのみ形成されており、額縁領域ＮＡにおいては形成されていない。
　すなわち、下地層６は、上層樹脂層６ｃを、表示領域ＤＡにおいてのみ備えている。このため、表示領域ＤＡにおける下地層６の最大膜厚Ｒ１は、額縁領域ＮＡにおける下地層６の最大膜厚Ｒ２よりも厚い。したがって、下地層６は、額縁領域ＮＡにおいて薄膜化された薄膜化層である。下地層６は、下層樹脂層６ａと、無機層６ｂと、上層樹脂層６ｃとを、ガラス基板４上に順に形成し、額縁領域ＮＡにおける上層樹脂層６ｃのみを、フォトリソグラフィ等によって除去することにより得られてもよい。なお、図１に示すように、上層樹脂層６ｃは、表示領域ＤＡの一部においても、除去されていてもよい。
　ＴＦＴ層８は、第１絶縁膜１８と、半導体層２０と、第２絶縁膜２２と、第１金属層ＧＥと、第３絶縁膜２４と、第２金属層ＳＥとが、下地層６上に、この順に積層された構造を有する。ＴＦＴ層８のうち、第１絶縁膜１８と、半導体層２０と、第２絶縁膜２２と、第１金属層ＧＥと、第３絶縁膜２４とは、表示領域ＤＡのみならず、額縁領域ＮＡの一部においても形成されている。
　第１絶縁膜１８は、上層樹脂層６ｃおよび無機層６ｂの上面に形成される。このため、第１絶縁膜１８の下面１８ａおよび１８ｂはそれぞれ、上層樹脂層６ｃおよび無機層６ｂの上面と接する。半導体層２０は、第１絶縁膜１８の上面に形成され、表示領域ＤＡにおいては、ＴＦＴのチャネルとして機能する。第２絶縁膜２２は、第１絶縁膜１８および半導体層２０の上面に形成される。第１金属層ＧＥは、第２絶縁膜２２の上面に形成され、パターニングされ、表示領域ＤＡにおいては、ＴＦＴのゲート電極として機能する。第１金属層ＧＥは、第２絶縁膜２２によって、半導体層２０と絶縁されている。第３絶縁膜２４は、第２絶縁膜２２および第１金属層ＧＥの上面に形成されている。第２金属層ＳＥは、第２絶縁膜２２および第３絶縁膜２４に形成された開口と重畳する位置に形成される。このため、第２金属層ＳＥは、表示領域ＤＡにおける半導体層２０と電気的に接続され、ＴＦＴのソース電極およびドレイン電極として機能する。
　第１樹脂層１０は、表示デバイス２の表示領域ＤＡおよび額縁領域ＮＡを含む全面において、ＴＦＴ層８の上面に形成される。第１樹脂層１０は、インクジェット法等によって塗布形成される。第１樹脂層１０は平坦化膜としての機能を有するが、下層のＴＦＴ層８の高さが大きく異なる場合、その高さの差異を、第１樹脂層１０よりも上層に反映する場合がある。
　第２樹脂層１２は、第１樹脂層１０と同様に、表示デバイス２の表示領域ＤＡおよび額縁領域ＮＡを含む全面において、第１樹脂層１０の上面に形成される。第２樹脂層１２は、インクジェット法等によって樹脂を塗布した後、ハーフトーンマスクによるフォトリソグラフィによって形成されてもよい。この際、表示領域ＤＡにおいて、他の位置における膜厚よりも、膜厚の厚いフォトスペーサＰＳを形成する。第２樹脂層１２においても、下層の高さが大きく異なる場合、その高さの差異を反映する場合がある。
　発光素子層１４は、第１電極２６と、発光層２８と、第２電極３０とが、この順に積層された構造を有する。第１電極２６と、発光層２８とは、表示領域ＤＡにおいては、島状に形成される。また、第２電極３０は、表示領域ＤＡおよび額縁領域ＮＡに、共通して形成される。島状の第１電極２６、発光層２８、および共通の第２電極３０によって、それぞれの発光素子が構成されていてもよい。
　第１電極２６は、第１樹脂層１０の上面に形成され、第１樹脂層１０の開口を介して、ＴＦＴ層８の第２金属層ＳＥによって形成された、ＴＦＴのドレイン電極と電気的に接続する。第１電極２６と第２金属層ＳＥとが接続する、第１樹脂層１０の開口は、第１樹脂層１０の形成の際に、フォトリソグラフィ等によって形成されてもよい。また、第１電極２６は、表示領域ＤＡのみならず、額縁領域ＮＡの一部においても形成されている。
　発光層２８は、表示領域ＤＡにおける第１電極２６に重畳する位置に形成された、第２樹脂層１２の開口に形成されている。当該開口は、上述した、第２樹脂層１２の、ハーフトーンマスクによるフォトリソグラフィの際に形成してもよい。第２電極３０は、第２樹脂層１２および発光層２８の上面に形成される。このため、発光層２８は、第１電極２６と第２電極３０とにそれぞれ電気的に接続される。第１電極２６と第２電極３０とから、電子または正孔がそれぞれ発光層２８に注入されることにより、発光層２８が発光する。ＴＦＴ層８におけるＴＦＴは、発光素子層１４のそれぞれの発光素子ごとに形成され、発光素子層１４の電極間の電位差を制御して、発光層２８の発光を制御してもよい。
　封止層１６は、表示デバイス２の表示領域ＤＡおよび額縁領域ＮＡを含む全面において、第２電極３０の上面に形成される。封止層１６は、封止層１６より下層の各層への、外部からの水分等の異物の侵入を防止する機能を有していてもよい。また、封止層１６は、無機層と有機層との積層構造を有していてもよい。
　ここで、額縁領域ＮＡにおいては、下地層６と、第１絶縁膜１８と、半導体層２０と、第２絶縁膜２２と、第１金属層ＧＥと、第１樹脂層１０と、第１電極２６と、第２樹脂層１２とを含む積層構造が、積層体ＳＴとして形成されている。積層体ＳＴは、額縁領域ＮＡの一部に形成されていればよく、例えば、図２に示すように、額縁領域ＮＡにおいて、表示領域ＤＡを囲む全周に形成されていてもよい。
　表示領域ＤＡにおける第１絶縁膜１８の下面から、表示領域ＤＡにおける第２樹脂層１２の上面までの最大膜厚をＲ３とおく。この場合、Ｒ３は、図１に示すように、上層樹脂層６ｃと接する第１絶縁膜１８の下面１８ａと、フォトスペーサＰＳの上面１２ａとの間の膜厚に対応する。
　次いで、額縁領域ＮＡにおける第１絶縁膜１８の下面から、額縁領域ＮＡにおける第２樹脂層１２の上面までの最大膜厚をＲ４とおく。この場合、Ｒ４は、図１に示すように、無機層６ｂと接する第１絶縁膜１８の下面１８ａと、積層体ＳＴにおける第２樹脂層１２の上面１２ｂとの間の膜厚に対応する。
　次いで、額縁領域ＮＡにおける第１絶縁膜１８の下面から、表示領域ＤＡにおける第２樹脂層１２の上面までの最大膜厚をＲ５とおく。この場合、Ｒ５は、図１に示すように、無機層６ｂと接する第１絶縁膜１８の下面１８ａと、フォトスペーサＰＳの上面１２ａとの間の膜厚に対応する。
　次いで、表示領域ＤＡおよび額縁領域ＮＡにおける下地層６の下面から、表示領域ＤＡおよび額縁領域ＮＡにおける第２樹脂層１２の上面までの最大膜厚を、それぞれ、Ｒ６およびＲ７とおく。この場合、図１に示すように、Ｒ６は、下地層６の下面６ｄから、フォトスペーサＰＳの上面１２ａとの間の膜厚に対応し、Ｒ７は、下地層６の下面６ｄから、積層体ＳＴにおける第２樹脂層１２の上面１２ｂとの間の膜厚に対応する。
　この際、図１からわかるように、Ｒ３はＲ４よりも薄く、Ｒ５はＲ４よりも厚い。さらに、Ｒ６はＲ７よりも厚い。Ｒ４がＲ３よりも厚くなるのは、積層体ＳＴにおいて、下地層６よりも上層の各層が、除去または薄膜化されずに積層されることによる。
　本実施形態に係る表示デバイス２の効果を、図３および図４に示す、本実施形態および比較形態のそれぞれに係る表示デバイスの、蒸着工程途中の様子を示す断面図を比較して、詳細に説明する。
　図３は、比較形態に係る表示デバイスの発光層２８の蒸着工程途中の様子を示す概略断面図である。比較形態に係る表示デバイスは、下地層６の代わりに、額縁領域ＮＡにおいても形成された上層樹脂層４０ｃを含む下地層４０を備える。このため、下地層４０は、比較形態に係る表示デバイスの全面において略同一膜厚を有する。
　発光層２８は、第２樹脂層１２に形成された開口２８ａに、蒸着マスクＭ越しに、発光層２８の材料が蒸着されることにより形成されてもよい。この際、フォトスペーサＰＳは、その上面１２ａに蒸着マスクＭが当接することにより、開口２８ａと蒸着マスクＭとの距離が適切に制御されるように、高さが設計される。
　しかしながら、上述したように、Ｒ３はＲ４よりも薄く、Ｒ５はＲ４よりも厚い。このため、図３に示す、比較形態に係る表示デバイスのように、額縁領域ＮＡにおいても上層樹脂層４０ｃが形成されている場合、積層体ＳＴにおける第２樹脂層１２の上面１２ｂの高さが、フォトスペーサＰＳの上面１２ａを超える場合がある。このため、発光層２８の蒸着工程において、蒸着マスクＭがフォトスペーサＰＳの上面１２ａに当接する前に、積層体ＳＴにおける第２樹脂層１２の上面１２ｂに当接する。この状態において、発光層２８の蒸着を行うと、蒸着マスクＭと開口２８ａとの距離が適切ではないため、蒸着不良等の不良が発生するおそれがある。
　本実施形態に係る表示デバイス２においては、額縁領域ＮＡにおいて、下地層６の上層樹脂層６ｃが除去されているため、表示領域ＤＡにおける下地層６よりも、額縁領域ＮＡにおける下地層６が薄膜化されている。このため、図１に示すように、Ｒ６よりもＲ７が薄くなるように、表示デバイス２を設計することが可能である。すなわち、下地層６の下面６ｄに対する、積層体ＳＴにおける第２樹脂層１２の上面１２ｂの高さが、フォトスペーサＰＳの上面１２ａを下回るように、積層体ＳＴを形成することが可能である。
　このため、図４に示すように、発光層２８の蒸着工程において、蒸着マスクＭが積層体ＳＴにおける第２樹脂層１２の上面１２ｂに当接する前に、フォトスペーサＰＳの上面１２ａに当接する。このため、発光層２８の蒸着の間、蒸着マスクＭと開口２８ａとの距離を適切に制御できる。
　本実施形態に係る表示デバイス２においては、積層体ＳＴの薄膜化のために、額縁領域ＮＡにおいて、比較的膜厚の厚い第１金属層ＧＥを含む、金属層の除去を必要としない。このため、額縁領域ＮＡに金属層を残して、表示デバイス２を形成することが可能である。
　例えば、積層体ＳＴは、表示領域ＤＡにおける金属層をエッチングする際に、表示デバイス２の全面におけるエッチング速度を均一化するための、ダミーパターンを含んでいてもよい。
　また、例えば、積層体ＳＴは、表示デバイス２の外部接続端子の形成の際に、当該外部接続端子に大きな静電気が発生しないように形成される、ショートリングの残渣を含んでいてもよい。この場合、積層体ＳＴの形成の際、積層体ＳＴにショートリングの少なくとも一部が含まれていてもよい。例えば、外部接続端子とショートリングとが分断された後の、外部接続端子とショートリングとの間の配線等、ショートリングの残渣が、積層体ＳＴに残っていてもよい。
　また、例えば、積層体ＳＴは、ゲートドライバの配線の一部を含んでいてもよい。特に、本実施形態においては、積層体ＳＴがゲート電極と同層である第１電極２６を含むため、積層体ＳＴの形成と併せて、積層体ＳＴにゲートドライバの配線を作り込むことが可能である。
　図５は、本実施形態の変形例に係る表示デバイス２ａの側断面図である。本変形例において、表示デバイス２ａは、表示デバイス２と比較して、下地層６の構成が異なり、ガラス基板４を備えない点を除いて、同一の構成を備える。
　表示デバイス２ａにおいては、額縁領域ＮＡにおいても、上層樹脂層６ｅが形成されている。ここで、上層樹脂層６ｅは、上層樹脂層６ｃよりも膜厚が薄い層である。上層樹脂層６ｅは、額縁領域ＮＡにおける上層樹脂層６ｃを、ハーフトーンマスクを用いたフォトリソグラフィによって薄膜化することにより得られてもよい。
　表示デバイス２ａにおいては、Ｒ１がＲ２よりも厚いため、表示デバイス２と比較して、Ｒ６よりもＲ７が厚い関係が維持されている。このため、表示デバイス２ａは表示デバイス２と同一の効果を奏する。
　また、表示デバイス２ａは、ガラス基板４を備えず、下地層６の上層に各層が形成される。このため、本変形例においては、表示デバイス２ａの各層を、軟性を有する材料によって構成することにより、可撓性を有する表示デバイス２ａを実現できる。表示デバイス２ａは、ガラス基板４上に各層を形成したのち、ガラス基板４の下方からレーザーを照射して、ガラス基板４と下地層６とを剥離することにより得られてもよい。
　さらに、本実施形態の変形例として、表示デバイス２ａは、ガラス基板４と下地層６との剥離の後、下地層６の下面にフレキシブル基板を貼り付けることにより、下地層６の下面にフレキシブル基板を備える構成としてもよい。この場合、Ｒ１、Ｒ２、Ｒ６、およびＲ７は、フレキシブル基板からの長さとしてもよい。
　なお、本実施形態においては、積層構造を有する下地層６の一部を薄膜化したが、これに限られず、一層の下地層６の一部を薄膜化してもよい。また、本実施形態においては、下地層６の有機膜を薄膜化または除去することにより、下地層６の一部を薄膜化したが、下地層６はガラス基板であってもよく、当該ガラス基板を薄膜化することにより、下地層６の一部を薄膜化してもよい。
　　〔実施形態２〕
　図６は、本実施形態に係る表示デバイス３２の側断面図である。表示デバイス３２は、表示デバイス２と比較して、下地層６、第１樹脂層１０、および第２樹脂層１２の代わりに、それぞれ、下地層３４、第１樹脂層３６、第２樹脂層３８を備える点を除いて、同一の構成を備える。
　下地層３４は、額縁領域ＮＡにおいても上層樹脂層３４ｃが形成されている。このため、下地層３４は、表示デバイス３２の全面において略同一膜厚を有する。
　第１樹脂層３６および第２樹脂層３８は、それぞれ、第１樹脂層１０および第２樹脂層１２に対して、額縁領域ＮＡにおける膜厚が異なる点を除いて同一の構成を備える。
　図６に示すように、第１樹脂層３６および第２樹脂層３８のそれぞれにおいて、表示領域ＤＡにおける最大膜厚をＲ８およびＲ９、額縁領域ＮＡにおける最大膜厚をＲ１０およびＲ１１とする。この場合、図６に示すように、Ｒ８はＲ１０より厚く、Ｒ９はＲ１１より厚い。さらに、Ｒ８とＲ９との合計は、Ｒ１０とＲ１１との合計よりも厚い。すなわち、第１樹脂層３６および第２樹脂層３８は、表示領域ＤＡにおける膜厚が、額縁領域ＮＡにおける膜厚よりも厚い。第１樹脂層３６および第２樹脂層３８は、額縁領域ＮＡにおいて、ハーフトーンマスクによるフォトリソグラフィによって、薄膜化された薄膜化層であってもよい。
　図６におけるＲ３からＲ７を、表示デバイス２におけるＲ３からＲ７のそれぞれと同一の位置における膜厚と対応させる。この場合、表示デバイス３２においては、図６に示すように、Ｒ３がＲ４よりも厚く、Ｒ６がＲ７よりも厚い。このため、表示デバイス３２は表示デバイス２と同一の効果を奏する。
　ここで、表示デバイス３２の第１樹脂層３６は、表示領域ＤＡにおいて、第２金属層ＳＥと第１電極２６との電気的接続を実現するための開口を形成するために、ハーフトーンマスクによるフォトリソグラフィが使用されてもよい。また、表示デバイス３２の第２樹脂層３８は、表示領域ＤＡにおいて、発光層２８が形成される開口と、フォトスペーサＰＳとを形成するために、ハーフトーンマスクによるフォトリソグラフィが使用されてもよい。この場合、第１樹脂層３６および第２樹脂層３８の、額縁領域ＮＡにおける薄膜化を、それぞれの樹脂層の形成と併せて行うことが可能である。なお、上述の薄膜化は、第１樹脂層３６および第２樹脂層３８の、少なくとも何れか一方において行われればよい。
　図７は上述の各実施形態に係る表示デバイスの製造装置５０を示すブロック図である。発光デバイスの製造装置５０は、コントローラ５２と成膜装置５４とを備える。コントローラ５２は成膜装置５４を制御する。成膜装置５４は、上述の各実施形態に係る表示デバイスの各層の成膜を行う。
　　〔まとめ〕
　態様１の表示デバイスは、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスであって、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つは、発光素子を備えた表示領域における最大膜厚が、該表示領域を囲む額縁領域における最大膜厚よりも厚い薄膜化層である。
　態様２においては、前記薄膜化層が前記下地層を含む。
　態様３においては、前記表示領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも薄く、かつ、前記額縁領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い。
　態様４においては、前記下地層が、下層から順に、下層樹脂層と、無機層と、上層樹脂層とを備える。
　態様５においては、前記額縁領域における前記上層樹脂層の膜厚が、前記表示領域における前記上層樹脂層の膜厚よりも小さい、あるいは、前記下地層が、前記上層樹脂層を前記表示領域においてのみ備える。
　態様６においては、前記薄膜化層が、前記第１樹脂層と前記第２樹脂層との少なくとも何れか一方である。
　態様７においては、前記表示領域における前記第１樹脂層と前記第２樹脂層とのそれぞれの最大膜厚の合計が、前記額縁領域における前記第１樹脂層と前記第２樹脂層とのそれぞれの最大膜厚の合計よりも厚い。
　態様８においては、前記表示領域における前記第１樹脂層の最大膜厚と前記第２樹脂層の最大膜厚とのそれぞれが、前記額縁領域における前記第１樹脂層の最大膜厚と前記第２樹脂層の最大膜厚とのそれぞれよりも厚く、かつ、前記表示領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い。
　態様９においては、前記表示領域における前記下地層の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記下地層の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い。
　態様１０においては、前記額縁領域において、前記下地層と、前記第１絶縁膜と、前記半導体層と、前記第２絶縁膜と、前記第１金属層と、前記第１樹脂層と、前記第１電極と、前記第２樹脂層とを含む積層体を備える。
　態様１１においては、前記積層体が、ダミーパターン、ショートリングの残渣、およびゲートドライバの配線の内、少なくとも１つを含む。
　態様１２の表示デバイスの製造方法は、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成する成膜工程を備え、前記成膜工程における、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする薄膜化工程を備える。
　態様１３においては、前記薄膜化工程において、ハーフトーンマスクによるフォトリソグラフィを行う。
　態様１４においては、前記発光素子は、発光層を備え、該発光層を蒸着マスクによる蒸着によって形成する蒸着工程をさら備える。
　態様１５の表示デバイスの製造装置は、下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成し、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする成膜装置を備える。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。
２、２ａ、３２　表示デバイス
６、３４　　　　下地層
１０、３６　　　第１樹脂層
１２、３８　　　第２樹脂層
１４　　　　　　発光素子層
１８　　　　　　第１絶縁膜
２０　　　　　　半導体層
２２　　　　　　第２絶縁膜
２６　　　　　　第１電極
５０　　　　　　製造装置
ＧＥ　　　　　　第１金属層
ＤＡ　　　　　　表示領域
ＮＡ　　　　　　額縁領域

Claims (16)

  1. 　下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスであって、
    　前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つは、発光素子を備えた表示領域における最大膜厚が、該表示領域を囲む額縁領域における最大膜厚よりも厚い薄膜化層である表示デバイス。
  2. 　前記下地層が樹脂層を含む請求項１に記載の表示デバイス。
  3. 　前記薄膜化層が前記下地層を含む請求項１または２に記載の表示デバイス。
  4. 　前記表示領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも薄く、かつ、前記額縁領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い請求項３に記載の表示デバイス。
  5. 　前記下地層が、下層から順に、下層樹脂層と、無機層と、上層樹脂層とを備えた請求項３または４に記載の表示デバイス。
  6. 　前記額縁領域における前記上層樹脂層の膜厚が、前記表示領域における前記上層樹脂層の膜厚よりも小さい、あるいは、前記下地層が、前記上層樹脂層を前記表示領域においてのみ備えた請求項５に記載の表示デバイス。
  7. 　前記薄膜化層が、前記第１樹脂層と前記第２樹脂層との少なくとも何れか一方である請求項１または２に記載の表示デバイス。
  8. 　前記表示領域における前記第１樹脂層と前記第２樹脂層とのそれぞれの最大膜厚の合計が、前記額縁領域における前記第１樹脂層と前記第２樹脂層とのそれぞれの最大膜厚の合計よりも厚い請求項７に記載の表示デバイス。
  9. 　前記表示領域における前記第１樹脂層の最大膜厚と前記第２樹脂層の最大膜厚とのそれぞれが、前記額縁領域における前記第１樹脂層の最大膜厚と前記第２樹脂層の最大膜厚とのそれぞれよりも厚く、かつ、前記表示領域における前記第１絶縁膜の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記第１絶縁膜の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い請求項７または８に記載の表示デバイス。
  10. 　前記表示領域における前記下地層の下面から、前記表示領域における前記第２樹脂層の上面までの最大膜厚が、前記額縁領域における前記下地層の下面から、前記額縁領域における前記第２樹脂層の上面までの最大膜厚よりも厚い請求項１から９の何れか１項に記載の表示デバイス。
  11. 　前記額縁領域において、前記下地層と、前記第１絶縁膜と、前記半導体層と、前記第２絶縁膜と、前記第１金属層と、前記第１樹脂層と、前記第１電極と、前記第２樹脂層とを含む積層体を備えた請求項１から１０の何れか１項に記載の表示デバイス。
  12. 　前記積層体が、ダミーパターン、ショートリングの残渣、およびゲートドライバの配線の内、少なくとも１つを含む請求項１１に記載の表示デバイス。
  13. 　下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成する成膜工程を備え、
    　前記成膜工程における、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする薄膜化工程を備えた表示デバイスの製造方法。
  14. 　前記薄膜化工程において、ハーフトーンマスクによるフォトリソグラフィを行う請求項１３に記載の表示デバイスの製造方法。
  15. 　前記発光素子は、発光層を備え、該発光層を蒸着マスクによる蒸着によって形成する蒸着工程をさら備えた請求項１３または１４に記載の表示デバイスの製造方法。
  16. 　下層から順に、下地層と、該下地層の上面に接する第１絶縁膜と、半導体層と、第２絶縁膜と、第１金属層と、第１樹脂層と、第１電極と、第２樹脂層とを備えた表示デバイスの各層を形成し、前記下地層と、前記第１樹脂層と、前記第２樹脂層との少なくとも１つの形成において、発光素子を備えた表示領域における最大膜厚を、該表示領域を囲む額縁領域における最大膜厚よりも厚くする成膜装置を備えた表示デバイスの製造装置。
PCT/JP2018/010621 2018-03-16 2018-03-16 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置 WO2019176113A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2018/010621 WO2019176113A1 (ja) 2018-03-16 2018-03-16 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
US16/981,463 US11699778B2 (en) 2018-03-16 2018-03-16 Display device with a controlled thickness

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/010621 WO2019176113A1 (ja) 2018-03-16 2018-03-16 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Publications (1)

Publication Number Publication Date
WO2019176113A1 true WO2019176113A1 (ja) 2019-09-19

Family

ID=67907081

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/010621 WO2019176113A1 (ja) 2018-03-16 2018-03-16 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置

Country Status (2)

Country Link
US (1) US11699778B2 (ja)
WO (1) WO2019176113A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126817A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置の作製方法
JP2006140140A (ja) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd 表示装置
US20130049003A1 (en) * 2011-08-30 2013-02-28 Hee Dong Choi Organic light emitting display device and method for manufacturing the same
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
JP2017188505A (ja) * 2016-04-01 2017-10-12 株式会社Ｊｏｌｅｄ 半導体装置およびその半導体装置を用いたアクティブマトリクス基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR101719350B1 (ko) * 2008-12-25 2017-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2014024455A1 (ja) 2012-08-10 2014-02-13 シャープ株式会社 表示パネル
US9818725B2 (en) * 2015-06-01 2017-11-14 X-Celeprint Limited Inorganic-light-emitter display with integrated black matrix
JP7064846B2 (ja) * 2017-10-23 2022-05-11 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006126817A (ja) * 2004-09-29 2006-05-18 Semiconductor Energy Lab Co Ltd 表示装置、及び表示装置の作製方法
JP2006140140A (ja) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd 表示装置
US20130049003A1 (en) * 2011-08-30 2013-02-28 Hee Dong Choi Organic light emitting display device and method for manufacturing the same
US20150041772A1 (en) * 2013-08-08 2015-02-12 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
JP2017188505A (ja) * 2016-04-01 2017-10-12 株式会社Ｊｏｌｅｄ 半導体装置およびその半導体装置を用いたアクティブマトリクス基板

Also Published As

Publication number Publication date
US20210028336A1 (en) 2021-01-28
US11699778B2 (en) 2023-07-11

Similar Documents

Publication Publication Date Title
US11114627B2 (en) Manufacturing method for flexible display panel and flexible display panel comprising concave tapered organic layer
US11191160B2 (en) Flexible base substrate, manufacturing method thereof, display device
TW201732400A (zh) 顯示裝置及其製造方法
US8748320B2 (en) Connection to first metal layer in thin film transistor process
US9012271B2 (en) Thin film transistor array substrate and method of manufacturing the same
TWI678802B (zh) 顯示面板及其製作方法
US10613402B2 (en) Display panel with array substrate having thickness varying in packaging area, method of manufacturing display panel and display device
US20160013260A1 (en) Organic light emitting display devices and methods of manufacturing organic light emitting display devices
JP2012103697A (ja) アレイ基板及び液晶ディスプレイ
CN110165074B (zh) 显示面板及其制作方法
CN105226202A (zh) 封装基板及其制作方法、oled显示装置及其制作方法
CN110556406A (zh) 一种oled显示面板及其制备方法
WO2019127724A1 (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
JP2018073829A (ja) 発光領域を含むディスプレイ装置
WO2014162395A1 (ja) 発光装置
US20150221677A1 (en) Active matrix substrate, display device, and production method therefor
US10033010B2 (en) OLED substrate and preparation method thereof, OLED panel, and display apparatus
KR102080482B1 (ko) 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
WO2019176113A1 (ja) 表示デバイス、表示デバイスの製造方法、表示デバイスの製造装置
WO2017043516A1 (ja) アクティブマトリクス基板及びその製造方法
WO2020007091A1 (zh) 显示面板及其制备方法，显示装置
CN109309099B (zh) 一种柔性显示装置及其制备方法
JP2014229709A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2012038574A (ja) 表示装置の製造方法
JP2011014504A (ja) 有機ｅｌ表示装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18909993

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18909993

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP