KR100767650B1 - Ⅲ-ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용 - Google Patents

Ⅲ-ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용 Download PDF

Info

Publication number
KR100767650B1
KR100767650B1 KR1020027012071A KR20027012071A KR100767650B1 KR 100767650 B1 KR100767650 B1 KR 100767650B1 KR 1020027012071 A KR1020027012071 A KR 1020027012071A KR 20027012071 A KR20027012071 A KR 20027012071A KR 100767650 B1 KR100767650 B1 KR 100767650B1
Authority
KR
South Korea
Prior art keywords
boolean
abandoned
wafer
payment
registration fee
Prior art date
Application number
KR1020027012071A
Other languages
English (en)
Other versions
KR20020087414A (ko
Inventor
보우도로버트피
플라인제프리에스
브랜드스조지알
레드윙존엠
티셜러마이클에이
Original Assignee
크리, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크리, 인코포레이티드 filed Critical 크리, 인코포레이티드
Publication of KR20020087414A publication Critical patent/KR20020087414A/ko
Application granted granted Critical
Publication of KR100767650B1 publication Critical patent/KR100767650B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 본래의 질화물 시드상에서 Ⅲ-Ⅴ족 질화물 부울(잉곳)의 고속 증기상 성장에 의해 형성된 부울(도 1 참조)에 관한 것으로, 이 부울로부터 마이크로일렉트로닉 구조체(도 5 참조)의 제작을 위한 웨이퍼를 유도시킬 수 있다. 상기 부울은 고품질, 즉 횡방향 치수가 1㎝ 이상이고, 길이가 1㎜ 이상이며, 107 결함 cm-2 미만의 상단면 결함 밀도를 갖는 마이크로일렉트로닉 소자로 된다. Ⅲ-Ⅴ족 질화물 부울은 시간당 약 20마이크로미터 이상의 성장 속도로 증기상 에피택시에 의해 대응하는 본래의 Ⅲ-Ⅴ족 질화물 시드 결정상에 본래의 Ⅲ-Ⅴ족 질화물 재료를 성장시킴으로써 형성될 수 있다.

Description

Ⅲ-Ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용{Ⅲ-Ⅴ NITRIDE SUBSTRATE BOULE AND METHOD OF MAKING AND USING THE SAME}
본 발명은 Ⅲ-Ⅴ족 질화물 기판(substrate) 부울(boule)과, 그 제조 방법과, 그리고 이 웨이퍼상에 및/또는 웨이퍼내에 성형된 마이크로일렉트로닉 소자 및 소자 전구 구조체(device precursor structure)뿐만 아니라 상기 부울에서 얻어진 웨이퍼의 사용에 관한 것이다.
현재에, 후에 질화물 에피택셜층(epitaxial layer)을 증착하는 고품질의 Ⅲ-Ⅴ족 질화물의 부족에 의해, 성능에 제약을 가져오고, 단파 광전자 소자 및 고출력, 고주파 일렉트로닉 소자에 있어서의 필요로 하고 바람직한 개발이 지연되어 왔다.
예컨대, 사파이어 등과 같은 이질 기판(foreign substrate) 상의 질화물 에피택셜층의 이종에피택셜 성장에 대한 현재의 방법은 아래의 이유에 따라 재료의 최종 품질 및 소자의 기능성을 저해한다.
(1) 소자의 층과 기판 사이의 격자 부정합(lattice mismatch)은 소자의 고밀도 성능 저하 결함(performance-degrading defects)을 유발하며,
(2) 소자의 층과 기판 사이의 열 팽창 계수의 부정합은 소자의 층내의 변형(strain), 크랙 발생 및 변형-경감 결함을 유발하고,
(3) 전기적 절연 기판은 소자를 통한 전류 흐름을 방해할 수 있는 횡방향 소자 기하학적 형상(lateral device geometry)을 필요로 하며(이 문제는 줄어들지만, SiC 등의 전도성 기판상에 성장된 소자에 대해서는 제거되지 않고 소자의 층과 기판 재료 사이에 여전히 전압 장벽이 존재한다),
(4) p형 소자의 층에 대한 큰 면적의 전기 접촉은 기판에 의해 강제된(substrate-mandated) 횡방향 소자 기하학적 형상으로 인해 더 어렵게 되고,
(5) 소자로부터의 열 소산이 사파이어 등의 열적 절연 기판의 낮은 열전도성에 의해 제한되며,
(6) 이질 기판의 전기적 특성을 특정 소자 용례, 예컨대, 인버트(inverted)형 발광 다이오드(LED), 레이저 다이오드(LD)용의 p-도핑형 기판, 혹은 전기 소자용의 반(半)-절연 기판 등의 용례에 있어서 쉽게 개조가 불가능하고,
(7) 이질 기판상의 (Al,Ga,In)N 의 벽개성(cleavability)은 에피택셜 막과 이질 기판 사이의 비대응 벽개면에 의해 복잡해지며,
(8) 에피택셜 막 혹은 소자의 층내의 c-평면이 아닌 다른 결정 배향이 쉽게 얻어지지 않으며, 그 결과 그러한 대체 배향에 대한 개선된 재료 및/또는 소자의 특성을 얻지 못한다.
종래의 벌크 성장(bulk growth) 기술에 의한 본래의 질화물 기판(native nitride substrate) 부울을 제조하기 위한 노력은 Ⅲ-Ⅴ족 질화물의 여러 기본 특징에 의해 저해되어 왔다. 맨 먼저, 적정 온도에서의 그러한 화합물에 대한 질소의 평형 증기 압력은 극히 높다. Ⅲ-Ⅴ족 질화물은 이들의 용해 온도 이하의 온도에서 분해를 시작하여 종래의 벌크 성장 기법을 극히 어렵게 만든다. 추가적으로, Ⅲ-Ⅴ족 질화물은 산, 염기 및 다른 무기 화합물에서 낮은 용해성을 갖는다. 이들 재료 특성의 조합은 Ⅲ-Ⅴ족 질화물을 만드는 것을 곤란하게 하였다.
그럼에도 불구하고, Ⅲ-Ⅴ족 질화물 재료의 벌크 성장은 승화 및 용액 성장 기법[예컨대, G.A. Slack 및 T.F. McNelly, J.의 결정 성장, 34, 263(1974); J.O. Huml, G.S. Layne 명의의 미국 특허 제3,607,014호; P. Chen, 파이널 리포트, Contract NASW-4981, (1995); 그리고 P.M. Dryburgh, 결정 성장에 대한 제9차 국제 콘퍼런스, ICCG-9 (1989) 참조]과, 증발/반응 기법[J. Pastrnak 와 L. Roskovcova 의 Phys. Stat. Sol., 7, 331, (1964) 참조]을 통해 시도되었다. Slack 및 McNelly[G.A. Slack 및 T.F. McNelly, J.의 결정 성장, 34, 263(1974)]의 기법은 소형의 AlN 결정(직경 3mm, 길이 10mm)을 생성하기 위해 2250℃의 온도에서 승화 기법을 사용하였다. 1999년 12월, Rojo, 등의 머티리얼즈 리스치 소사이어티("단결정 알루미늄 질화물 기판의 제조 및 특징)는 알루미늄 질화물의 1㎝ 직경의 부울의 생산과, OMVPE에 의한 AlN 및 AlGaN 에피택셜층의 증착을 위해 원자적(atomically)으로 매끄러운 표면이 얻어지도록 화학 기계적 폴리싱을 사용하여 a-페이스(face) 및 c-페이스 단결정 AlN 기판의 제조를 보고하였다. 1999년 12월, Ivantsov 등의 머티리얼즈 리스치 소사이어티["접종 기법(seeded Technique)에 의한 용융액으로부터의 직경 20mm의 GaN 잉곳 성장"]는 GaN 호모에피택시(homoepitaxy)용의 기판을 제공하기 위해, 900-1000℃의 온도, 2atm 미만의 압력, 시간당 2mm의 성장 속도에서 접종 기법에 의해 용융액으로부터 성장된 4.5㎤의 용적을 갖는 GaN 잉곳의 형성에 대해 설명하고 있다. Tadatomo 명의의 미국 특허 제5,770,887호에는, 단일 웨이퍼의 엣칭 분리를 가능하게 하도록 산화물 버퍼층상에 5-250초의 XRD FWHM과 적어도 80미크론의 두께를 갖는 질화물 단결정 재료의 형성에 대해 개시되어 있지만, 그로부터 얻어진 웨이퍼 기판은 분리를 위해 산화물 버퍼층을 통한 측방향으로의 엣칭 요구로 인해 제한된 면적을 갖게 된다.
벌크 GaN 재료의 크기는 상승된 온도에서의 GaN의 열적 불안정성과, Ga 용융물에서 N의 제한된 용해도에 의해 마찬가지로 제한되었다. GaN 위에서의 높은 평형 질소 압력으로 인해 극고압의 장치를 설치하지 않고는 성장시키는 것이 방해되었다[J. Karpinski, J. Jum 및 S. Porowski, J.의 결정 성장, 66 (1984) 참조]. Ga 내의 N의 낮은 용해도(즉, 950℃에서 ~10-5 몰)는 GaN의 성공적인 용액 성장을 방해한다[1980년 7월 스텐포드 대학에서 발표한 "벌크 GaN 단결정의 성장의 실행 가능성 연구"라는 제목의 W.A. Tiller 등의 파이널 리포트]. 경제적으로 바람직하지 못한 높은 압력(2 ×104 atm)의 용액 성장 기법에 의존하고도, 면적 70mm2 미만의 매우 작은 결정을 생성하였고, 단지 20㎛/hr 의 성장 속도로 성장시켰다.
종래 기법에 의해 생산된 벌크 GaN 재료의 전기적 특성은 또한 이 재료에서 높은 배경 캐리어(background carrier) 농도에 의해 제한된다. 고압 용액 기법에 의해 성장되고 의도하지 않게 도핑된 GaN 막의 전자 농도는 1E19cm-3[S. Porowski J. 결정 성장, 189/190 (1998) 153] 보다 더 크며, 특정 소자의 용례를 위한 상기 재료의 제어 가능한 도핑을 방지한다.
(Al,Ga,In)N 시스템용의 대형이고 고품질의 시드 결정의 부족은 전술한 바와 같은 미접종 성장 기법(unseeded growth technologies) 개발의 계기가 되었다. 접종에 의한 GaN 성장에서의 많은 작업이 질화물 시드의 입수 불가능으로 인해 가장 일반적으로 사파이어[예컨대, D. Elwell 및 M. Elwell 의 Prog. 결정 성장 및 특징, 17, 53(1988) 참조] 혹은 SiC[C. Wetzel, D. Volm, B.K. Meyer, 등, Appl. Phys. Lett., 65, 1033(1994); C.M. Balkas, Z. Sitar, T. Zheleva, 등, Mat. Res. Soc. Proc., 449, 41 (1997)]에서 이루어졌다. 이질 기판상의 질화물의 이종에피택시에 대해 발생하는 격자 및 TCE 부정합과 관련한 동일한 문제점들이 또한 이질 시드상의 벌크 성장 중에도 발생한다. 벌크 성장 중에 그리고 실온으로의 냉각시에 발생하는 질화물의 크랙 발생은 이질 시드의 유용성에 방해가 된다. 샌드위치식 승화 기법에 의해 생산된 GaN 결정에 대한 성장 속도는 300㎛/hr 정도인 것으로 보고되었다[C. Wetzel, D. Volm, B.K. Meyer, 등, Appl. Phys. Lett., 65, 1033(1994) 참조]. 그러나, 생산된 총 GaN 두께는, 비질화물 시드를 사용하고 그 결과 상당한 크랙 발생을 초래하였기 때문에 단지 60㎛이었다.
GaN 재료의 단일 웨이퍼는 두꺼운 GaN 막을 이질 기판상에 성장시키고, 성장후 그것을 가열[M.K. Kelly, O. Ambacher, R. Dimitrov, H. Angerer, R. Handschuh, M. Stutzmann, Mat. Res. Soc. Symp. Proc. 482 (1998) 973)], 기판 및 중간층 재료의 화학 엣칭(습식/건식 엣칭)[T. Detchprohm, K. Hiramatsu, H. Amano, I. Akasaki, Appl. Phys. Lett. 61 (1992) 2688; 그리고 Y. Melnik, A. Nikolaev, I. Nikitina, K. Vassilevski, V. Dimitriev, Mat. Res. Soc. Symp. Proc. 482 (1998) 269] 혹은 희생(sacrificial) 기판 혹은 중간층의 물리적 그라인딩[S. Nakamura, M. Senoh, S. Nagahama, N. Iwasa, T. Yamada, T. Matsushita, H. Kiyoku, Y. Sugimoto, T. Kozaki, H. Umemoto, M. Sano, K. Chocho, Jpn. J. Appl. Phys. 37, L309 (1998)]에 의해 최근에는 제조되었다. 이러한 노동 집약적 공정에 따른 비용은 웨이퍼 제조에서 널리 보급된 용례에 부적합하다.
따라서, 마이크로일렉트로닉 소자 제조를 위해 개량된 Ⅲ-Ⅴ족 질화물 기판을 제공하는 것은 당업계에서 상당한 발전을 가져올 것이다.
본 발명의 목적은 본래의 질화물 시드상의 Ⅲ-Ⅴ족 질화물 부울(잉곳)의 증기상 성장에 의해 종래 기법의 문제점 및 한계를 극복하는 것이다.
본 명세서에서 사용한 용어 "Ⅲ-Ⅴ족 질화물"은 질소를 포함한 Ⅲ-Ⅴ족 화합물 반도체를 언급한다.
본 발명의 부울은 예컨대, 톱질, 슬라이싱 혹은 다른 분할법에 의해 마이크로일렉트로닉 소자 혹은 그것에 설치된 마이크로일렉트로닉 소자 전구 구조체의 제조를 수용할 정도로 충분히 큰 웨이퍼 기판 섹션으로 분할 가능한 분할성을 부여하는 치수적 특성을 갖는다. 부울 재료는 이러한 소자 혹은 소자 전구 구조체 제조에 적합한 결정도(crystallinity), 즉 소자 품질 결정도를 갖는다.
본 발명의 하나의 관점에 따르면, 본 발명은 직경이 1㎝보다 크고 길이가 1㎜보다 크며, 실질적으로 크랙이 없으며 107 결함 cm-2 미만의 상단 표면 결함 밀도를 갖는, 본래의 시드 결정으로부터 성장된 Ⅲ-Ⅴ족 질화물 부울에 관한 것이다.
더 양호하게는, 부울의 직경 혹은 횡방향 치수는 2.5cm 이상이거나, 그 폭 치수가 7.5cm 이상인 것이 가장 바람직하고, 그 길이(성장 방향으로의 부울의 두께)는 0.5cm 이상인 것이 양호하고, 1cm 이상인 것이 가장 바람직하다. 부울의 결정 품질은 일반적으로 이중 결정 x-선 로킹 커브(rocking curve)의 반치폭(full width half maximum; FWHM) 값이 600아크세컨 미만, 더욱 양호하게는 250 아크세컨 미만인 특성을 갖는다. 더욱 양호하게는, 부울의 상단 표면 결함 밀도는 106 결함 cm-2 미만이 양호하며, 가장 바람직한 상단 표면 결함 밀도는 104 결함 cm-2 미만이다.
본 발명의 다른 관점에 있어서, 본 발명은 상단 표면 결함 밀도가 105 결함 cm-2 미만이며, 직경이 적어도 5.0cm 이고, 두께가 적어도 1cm 인 Ⅲ-Ⅴ족 질화물 부울에 관한 것이다.
본 발명의 또 다른 관점에 따라, 본 발명은 측방향 성장을 포함하여 시드 결정으로부터 Ⅲ-Ⅴ족 질화물 부울로 단결정 면적의 팽창에 관한 것이다.
본 발명의 또 다른 관점에 따르면, 본 발명은 전술한 형태의 Ⅲ-Ⅴ족 질화물 부울로부터 얻어진 웨이퍼에 관한 것이다.
본 발명의 또 다른 관점에 있어서, 본 발명은 거친 표면을 제거하기 위해 Ⅲ-Ⅴ족 질화물 부울을 폴리싱하여 그 웨이퍼 제품에 양호한 표면 평활성을 부여하는 것에 관한 것이다.
본 발명의 또 다른 관점은 Ⅲ-Ⅴ족 질화물 부울의 제조 방법에 관한 것으로, 이 방법은
상기 부울에 Ⅲ-Ⅴ족 질화물 시드 결정을 제공하는 단계와,
상기 부울을 생성하기 위해 시간당 20마이크로미터 이상, 양호하게는 50마이크로미터 이상의 성장 속도로 증기상 에피택시에 의해 Ⅲ-Ⅴ족 질화물 재료를 시드 결정상에서 성장시키는 단계를 포함한다.
비록 본 발명은 호모에피택셜 시드를 사용하지만, 이질 기판도 또한 본 발명의 광의의 범위에 속하는 것으로 간주해야 한다.
또 다른 관점에 따르면, Ⅲ-Ⅴ족 질화물 결정체 재료를 절단 및/또는 폴리싱하여 a-평면, c-평면, m-평면 혹은 r-평면 등의 표면을 생성하거나 주 결정면에 대해 약간 오프컷(offcut)하여 인접면(vicinal) 웨이퍼를 생성한다.
본 발명의 또 다른 관점은 본 발명의 부울로부터 얻어진 웨이퍼를 포함하는 소자 구조와, 웨이퍼상 및/또는 웨이퍼내에서 성형된 마이크로일렉트릭 소자 혹은 소자 전구 구조, 예컨대 발광 다이오드, 레이저 다이오드, 자외선 광검출기, 쌍극성 트랜지스터, 이종접합 쌍극성 트랜지스터, 고전자 이동도 트랜지스터, 고출력 정류기, 파장 분할 멀티플렉싱 컴포넌트 등의 소자에 관한 것이다.
본 발명의 다른 관점, 특징 및 실시예는 이하의 설명 및 첨부된 청구의 범위로부터 더욱 명백해질 것이다.
도 1은 HVPE 및 레이저 유도식 리프트오프(liftoff)에 의해 생산된 GaN 시드 결정의 저배율 광학 사진이다.
도 2는 본 발명의 한 가지 실시 형태에 따라 부울(boule)을 생산하는 GaN HVPE 시스템의 개략도이다.
도 3은 본 발명의 한 가지 실시 형태에 따른 HVPE 부울 제조 방법에 의해 생산된 GaN 웨이퍼에 대한 이중 결정 x-선 로킹 커브(rocking curve)이다.
도 4는 본 발명의 부울로부터 얻어진 웨이퍼상에 형성된 이중 이종 접합 구조 LED의 개략도이다.
도 5는 본 발명의 부울로부터 얻어진 웨이퍼상에 성형된 클리브형 레이저 다이오드(cleaved laser diode)의 개략도이다.
도 6은 본 발명의 부울로부터 얻어진 웨이퍼상에 성형된 자외선 광검출기의 개략도이다.
도 7은 본 발명의 부울로부터 얻어진 웨이퍼상에 성형된 고전자 이동도 트랜지스터를 나타내는 개략도이다.
도 8은 본 발명의 부울로부터 얻어진 웨이퍼상에 성형된 고출력 정류기의 개략도이다.
도 9는 본 발명의 한 가지 실시 형태에 따른 부울로부터 얻어진 n형 GaN 웨이퍼상에 성형된 AlGaN/GaN 이종접합(heterojunction) 쌍극성 트랜지스터의 개략도이다.
다음의 미국 특허 및 미국 특허 출원의 개시 내용은 그 전체가 참고로 본 명 세서에 합체된다.
Michael A. Tischler 등의 이름으로 1994년 1월 27일에 미국 특허 출원 번호 제08/188,469호로 출원되어, 미국 특허 번호 제5,679,152호로 특허된 것.
Michael A. Tischler 등의 이름으로 1997년 10월 21일에 미국 특허 출원 번호 제08/955,168호로 출원된 것.
Robert P. Vaudo 등의 이름으로 1997년 12월 3일에 미국 특허 출원 번호 제08/984,473호로 출원된 것.
Robert P. Vaudo 등의 이름으로 1998년 10월 26일에 미국 특허 출원 번호 제09/179,049호로 출원된 것.
본 발명은 단면적이 크고(직경이 1 cm보다 큼) 길이가 1mm 보다 긴 결정질의 Ⅲ-Ⅴ족 질화물, 예컨대 (Al,Ga,In)N 부울을 격자 정합형 시드(lattice-matched seeds)에 생성하는 방법을 제공한다. 꽤 비싼 고압 장치의 필요성을 제거하기 위하여, 고성장 속도의 증기상 에피택시에 의해 증착을 수행한다. 본래의 (Al,Ga,In)N 결정과 같이 큰 영역의 격자 정합형 시작 시드를 사용하여 큰 단결정 영역을 확보한다. 개개의 웨이퍼 비용은 기판 제거 공정과 비교하여 감소하는데, 왜냐하면 하나의 부울을 에피택셜 성장 및 소자 성형을 위한 복수 개의 웨이퍼로 성형할 수 있기 때문이다.
본 명세서에서 사용되는 용어인 "(Al,Ga,In)N"은 단일 종(種)인 Al, Ga, In 각각의 질화물, 이러한 Ⅲ족 금속 종의 이원(二元) 화합물, 삼원(三元) 화합물 및 사원(四元) 화합물을 포함하는 것으로 폭 넓게 해석하기 위함이다. 따라서, (Al,Ga,In)N이라는 용어는 이러한 명명법에 포함된 종으로서, AlN, GaN 및 InN 화합물, AlGaN, GaInN 및 AlInN 삼원 화합물, AlGaInN 사원 화합물을 포함한다. (Al,Ga,In)N 성분 종 중 2종 이상이 존재하는 경우, (상기 화합물에 존재하는 (Al,Ga,In) 성분 종 각각이 존재하는 상대 몰비율과 관련하여) "비화학양론적(off-stoichiometric) 비율뿐만 아니라, 화학양론적 비율을 포함하는 모든 가능한 화합물을 본 발명의 넓은 범위 내에서 채용할 수 있다. 따라서, GaN 재료에 대한 후속 논의는 여러 가지 다른 (Al,Ga,In)N 재료 종의 형성에 적용 가능하다는 것을 이해할 것이다.
이하에서는 본 발명의 여러 가지 양태를 보다 상세히 설명하며, 이러한 본 발명의 양태는 격자 정합형 시드 결정에서의 성장, 고성장 속도의 증기상 에피택시(VPE)에 의한 부울 성장을 포함한다.
부울 성장을 위한 시드(seeds for boule growth)
합금 조성물에서 성장 부울 재료와 밀접하게 정합되어 있는 본래의 질화물 시드는 열팽창 계수(TCE)의 부정합 및 격자 부정합 효과와 관련된 변형(strain)을 경감시키고, 크랙 없이 긴 부울 재료(축방향 길이로 10 mm보다 큼)의 성장을 용이하게 한다. 자립(free-standing) (Al,Ga,In)N 시드 결정은 성장 후에 희생 기판의 열적, 화학적 또는 물리적 제거 또는 희생 기판으로부터의 분리에 의해 제거되는 외부 기판 상에 두꺼운 막을 성장시키는 것을 비롯한 임의의 방법(그러나, 이에 제한되는 것은 아니다)에 의해 생성할 수 있다(비정제 (Al,Ga,In)N 재료 및 관련된 조제 방법의 예가 Robert P.Vaudo 등이 "저결함 밀도의 (Ga,Al,In)N 및 이를 제조하기 위한 HVPE 방법"이라는 명칭으로 1998년 10월 26일에 출원한 미국 특허 출원 번호 제09/179,049호 및 미국 특허 번호 제5,679,152호에 개시되어 있다).
예컨대, 전위(dislocation) 밀도가 107cm-2 미만이고 면적이 약 10cm2 인 커다란 GaN 시드는 HVPE-광학 리프트오프(HVPE-optical liftoff)에 의해 쉽게 형성 가능하다.
본 발명의 방법은 고품질의 (Al,Ga,In)N 부울 재료를 생성하기 때문에, 이러한 방법으로부터 향후의 부울 제조를 위한 시드로서 각 웨이퍼를 얻을 수 있다. 연속하여 양질의 부울 재료로부터 얻어지는 시드를 사용하여 부울 특성(예컨대, 더 작은 결함 밀도, 더 작은 배경 불순물 농도, 더 큰 영역)을 계속하여 개선할 수 있다.
고성장 속도, 에피택셜 성장 및 소자를 위한 개선된 부울 결정도 또는 개선된 적합성을 제공하기 위하여, 상기 시드는 c-축, a-축, m-축 또는 r-축을 비롯한(그러나, 이에 제한되는 것은 아니다) 임의 수의 방향을 따라 배향될 수도 있다. 또한, 상기 시드는 주 결정축으로부터 최대 10도까지 오프컷(offcut)될 수도 있다. 그 오프컷을 특별한 방향을 향하도록 하는 것이 유리할 수도 있는데, 예컨대 (0001) 평면으로부터 5도 오프컷한 것을
Figure 112006017120337-pct00001
혹은
Figure 112006017120337-pct00002
방향으로 향하게 하는 것이다. 또한, c-축 배향된 시드의 양면(N-종단된 또는 Ⅲ-종단된 페이스)을 부울 성장, 에피택셜 성장, 소자 성형 또는 소자 성능 이점을 위해 채용할 수도 있다.
덜 바람직하기는 하지만, 사파이어 또는 탄화규소와 같은 이질 재료 시드를 본 발명의 방법에 채용할 수도 있다. 열팽창 부정합 또는 격자 부정합으로 유도된 변형 및 크랙은 부울 재료의 비교적 보다 더 큰 두께로 인해 부울보다는 시드에서 완화될 수 있다.
또한, 베이스 시드와 성장하는 부울 사이의 열 및 격자 정합에서의 차이를 완화시키기 위하여 유연한 다른 수단을 이용할 수도 있다. 별법으로서, 열팽창 부정합을 이용함에 따른 복잡성을 제거하기 위하여, 현장에서의 이질 시드 분할 또는 제거를 채용할 수도 있다.
또한, 변형을 경감시키고, 전기적 특성을 변화시키며, 결함 밀도를 줄이고, 시드로부터의 분리를 가능하게 하거나 성장 핵생성(growth nucleation)을 쉽게 하기 위하여 시드와 부울 재료 사이에 중간층(interlayers)을 채용할 수도 있다. 이러한 중간층은 여러 가지 기법, 예컨대 증기상 에피택시(VPE), 화학적 증착(CVD), 물리적 증착(PVD), 분자 비임 에피택시(MBE), 금속 유기 증기상 에피택시(MOVPE), 또는 하이드라이드(hydride) 증기상 에피택시(HVPE)에 의해 증착할 수 있다. 이러한 중간층은 (Al,Ga,In)N 또는 다른 Ⅲ-Ⅴ족 질화물, SiC, SiN(부울의 결함 밀도를 감소시키는 데에 바람직한 한 가지 중간층 재료) 및 산화물을 비롯한(그러나, 이에 제한되는 것은 아니다) 임의의 적당한 재료로 형성될 수도 있다. 결함 밀도 감소 및 변형 감소를 용이하게 하기 위하여, 예컨대 측방향 에피택셜 과성장 기법과 함께, 패턴 처리된 중간층을 사용할 수도 있다. 중간층은 화학 반응, 이온 충돌, 반응성 이온 엣칭 또는 시드 결정의 다른 변형에 의해 형성될 수도 있다. 이러한 중간층은 시드에 걸쳐 균일할 수도 있고, 또는 성장 핵생성, 부울 분리 또는 부울 재 료 개선에 바람직하게 영향을 주도록 패턴 처리될 수도 있다. 패턴 처리된 중간층의 이점은 미국 특허 번호 제5,006,914호(Beetz, Jr.) 및 제5,030,583호(Beetz, Jr.)에 보다 충분하게 설명되어 있다.
본 발명의 한 가지 양태에 있어서, 부울 제품의 결함 밀도는 유리하게도, 두꺼운 부울 성장 및 적당한 시드 결정, 예컨대 제1 예에서 결함 밀도가 적절히 낮은 시드 또는, 패턴 처리되거나 또는 그렇지 않으면 부울 성장 중에 결함 소멸을 용이하게 하도록 처리된 시드에 의해 최소화된다. 본 발명은 결함 밀도를 감소시키기 위하여, 시드의 특정 영역에서의 성장을 방지하고 측방향 성장을 촉진하는 엣칭된 영역 또는 코팅된 영역이 있는 패턴 처리된 시드를 사용하는 것을 고려한다. 본 발명은 또한 이러한 목적을 위해, 시드 재료와 부울 재료 사이의 격자 부정합 또는 열팽창 계수의 부정합을 수용하는 역할을 하는 유연한 시드 결정을 사용하는 것을 고려한다. 최적화된 시드 결정 및 최적으로 두꺼운 부울 성장을 이용하여, 제품 부울 재료에서 매우 낮은 결함 수준을 달성할 수 있다. (Al,Ga,In)N 부울로부터 얻어진 단결정 (Al,Ga,In)N 시드는 후속되는 부울 성장을 위해 유리하게 사용될 수 있다. 예컨대, 결함 밀도 감소, 불순물 농도 및 영역 팽창을 비롯한 재료의 특성은 부울 성장 중에 점차적으로 개선될 수 있어, 보다 좋은 품질의 소자 재료를 얻을 수 있는데, 이 재료는 상기 부울 재료로부터 얻어지고 후속되는 부울 성장 및 점진적으로 개선된 시드 결정을 갖고 있다.
본 발명의 한 가지 양태에 있어서, 두꺼운 (Al,Ga,In)N 시작층을 이종 기판 상에서 성장시키고, 그 이종 기판을 물리적, 열적 또는 화학적 수단에 의해 제거함으로써, 부울 제조법용 시드 결정을 형성한다. 이러한 한 가지 본래의 시드 형성 기법에서는 상기 이종 기판을 제거하기 위해 광학 리프트오프를 이용한다.
(Al,Ga,In)N 막을 이종 기판으로부터 광학 리프트오프 분리하는 것은 광자 에너지에 의해 유도된 계면 분해에 의해 이루어진다. 예를 들면, 한 가지 예로서 GaN 시드 결정을 사용하면, 그 GaN 시드는 사파이어 웨이퍼상에서 성장시키고, 이어서 GaN/사파이어 계면에서 GaN의 얇은 영역을 레이저 유도 가열함으로써 사파이어로부터 분리 또는 "리프트오프(lifted-off)"되어 자립 GaN을 생성한다. 이러한 목적을 위해 Q-switched Nd:YAG 레이저의 355nm 파장의 광이 사파이어를 통해 전달될 수 있다. 광자 에너지는 GaN 밴드갭(bandgap)보다 약간 위에 있기 때문에, 입사 복사는 GaN의 얇은 층(70 nm)에서 흡수된다. 충분히 흡수된 광(예컨대, GaN에 대해 약 0.3 Joules/cm2 보다 크다)은 얇은 계면층의 열분해 및 GaN의 사파이어로부터의 분리를 유도한다. 충분한 광 에너지를 얻기 위하여, 시드 영역보다 훨씬 더 작은 비임을 채용할 수 있고, 그 비임은 더 큰 영역의 자립 GaN 재료를 생성하도록 순차적으로 주사(走査)될 수 있다.
광학 리프트오프에 의한 이종 기판으로부터의 분리는 성장 프로세스에서도 달성할 수 있는데, 여기서 (Al,Ga,In)N 재료는 (Al,Ga,In)N 재료와 이종 기판 사이의 열팽창 계수의 차이로 인한 변형을 감소시키기 위해 성장 온도 부근의 온도에 유지된다. 별법으로서, 충분히 더 큰 파워의 복사원으로 한 번에 또는 한 번의 펄스로 전체 시드 웨이퍼를 분리할 수 있다.
이러한 시드 결정의 구조적 특징은 그 결정에서 성장되는 Ⅲ-Ⅴ족 질화물 부울의 최종 품질에 매우 중요하다. 특별한 용도에 사용하기 위한 시드 결정의 적합성을 입증하기 위하여, 평면 투과 전자 현미경(TEM)을 사용하여 시드의 상단면에서의 전형적인 결함 밀도를 정할 수도 있다. GaN에 대하여, 예컨대, 이러한 시드 결정 상단면 결함 밀도는 107cm-2보다 작은 것이 바람직한데, 이는 큰 영역의 GaN 에피택시에서 관찰되는 결함 밀도와 비교하여 양호한 것이다.
부울 성장(boule growth)
본 발명에 따라 부울 성장을 위한 (Al,Ga,In)N의 증착은 유리하게도, 고성장 속도의 증기상 에피택시(VPE)에 의해 실행된다. 증기상에서의 성장은 종래의 벌크 성장 기법에서보다는 평형으로부터 더 진행하고 Ⅲ족 원소와 비교하여 다량의 N-반응물이 공급될 수 있기 때문에, 고압 장치의 필요성이 제거된다.
본 발명에 따른 부울 성장은 유리하게도, 뛰어난 특성의 Ⅲ-Ⅴ족 질화물 기판을 얻기 위한 특별한 공정 조건하에서 실행된다.
수용 가능한 전체 공정 지속 시간으로 원하는 높은 생산성을 얻기 위하여, 유리하게는 50㎛/hr 를 초과하는 성장 속도를 채용하는데, 200㎛/hr 를 초과하는 성장 속도가 바람직하고, 500㎛/hr 를 초과하는 성장 속도가 가장 바람직하다. 성장은 유리하게는, GaN에 대하여 약 900℃ 내지 약 1100℃의 온도, AlN에 대하여 약 950℃ 내지 약 1200℃의 온도, InN에 대하여 약 700℃ 내지 약 900℃의 온도에서 수행되고, 직관적인 경험적 결정에 의해 당업계의 기법 범위 내에서 쉽게 결정할 수 있는 바와 같이, 합금 성장을 위해서는 상기 온도 사이에서의 조정이 필요하다.
VPE 프로세스를 위한 전구물질로는 하이드라이드, 클로라이드 또는 금속 유기 전구물질 등이 있다(그러나, 이에 제한되는 것은 아니다). Ⅴ족 종을 제공하기 위해, NH3 또는 다른 N-함유 전구물질, 예컨대 하이드라진, 아민, 폴리아민 등을 이용할 수도 있다. 부울의 합금 조성은 개개의 Ⅲ족 전구물질 흐름에 의해 쉽게 제어된다. N-함유 전구물질의 흐름은 Ⅲ족 전구물질 유량보다 훨씬 더 큰 유량으로 유지되는 것이 바람직하다(예컨대, 10 내지 1000의 NH3/Ⅲ족 유량비가 통상적이고, 그러한 유량비는 NH3 분해 비율에 종속적이다).
성장용 반응기에 도입할 때, 각 전구물질은 그 적절한 혼합을 위해 반응기 내에서 충분한 잔류 시간을 갖고 있어야 한다. N과 Ⅲ족 전구물질의 혼합 시간은 일반적으로, 외부의 가스상 반응을 최소화하기 위하여 약 20 마이크로초 미만이어야 한다.
별법으로서, Ⅲ족 전구물질은 주변 조건에서 안정한 액체 조성물을 형성하기 위하여 질소 전구물질과 혼합될 수도 있는데, 상기 액체 조성물은 다음에, 예컨대 Kirlin 등의 미국 특허 번호 제5,204,314호 및 제5,536,323호에 개시된 것과 같은 종류의 액체 급송 시스템을 사용하는 성장 반응기로 보내질 수 있다. 이러한 액체 급송 과정에서, 용액은 증발되어 전구물질 증기를 형성하는데, 이 증기는 에피택셜 성장을 실행하는 성장 반응기로 보내진다. 전형적인 Ⅴ족 전구물질로는 아민, 폴 리아민, 하이드라진 등이 있고, 전형적인 Ⅲ족 전구물질로는 할라이드, 하이드라이드, 금속 유기물 등이 있다. 몇몇 Ⅲ족 전구물질은 2원 또는 3원 질화물 부울을 생성하기 위하여 한 용액에서 혼합될 수 있고, 도펀트 전구물질도 n형 또는 p형의 도핑된 부울을 생성하기 위하여 용액에서 혼합될 수 있다.
부울 제품의 결함 밀도는 유리하게도, 두꺼운 부울 성장 및 적당한 시드 결정, 예컨대 초기에 제공된 것과 같이 결함 밀도가 적절히 작은 시드 또는, 패턴 처리되거나 그렇지 않으면 부울 성장 중에 결함 소멸을 용이하게 하도록 처리된 시드를 사용하여 최소화된다. 별법으로서, 시드 재료와 부울 재료 사이의 열팽창 계수 부정합 또는 격자 부정합을 수용하도록 작용하는 유연한 시드 결정도 이러한 목적을 위해 유용하다. 최적화된 시드 결정 및 최적으로 두꺼운 부울 성장을 이용하여, 제품 부울 재료에 결함 수준이 매우 낮은, 예컨대 104cm-2 미만의 결함 밀도를 본 발명의 실행시에 얻을 수 있다.
GaN 부울로부터 얻은 단결정 GaN 시드는 후속 GaN 부울 성장을 위해 유리하게 사용될 수 있다. 결함 밀도는 부울 성장 중에 점차적으로 감소하여, 후속 성장으로 더 좋은 품질의 소자 재료를 얻을 수 있게 된다.
대형 웨이퍼에 보다 많은 소자를 형성할 수 있기 때문에, 소형 웨이퍼보다는 대형 웨이퍼가 상업적으로 더 큰 관심 대상이 된다. 대형 웨이퍼를 생산하는 것이 유리하지만, 예컨대 초기 GaN 시드는 제한된 치수를 갖고 있을 수 있다. 이러한 시드에 GaN을 성장시키기 위해, 예컨대 보다 고성장 온도, 보다 큰 NH3/Ga 비율, 보 다 낮은 압력, 원하는 열 구배 및 비균일 흐름 패턴을 이용하는 것과 같이 GaN 부울 성장 조건을 조정하여, 시드에 수직한 방향 및 시드에 평행한 방향으로 단결정 GaN을 성장시킬 수 있다. 시드의 엣지는 측방향으로의 복제(replication)를 용이하게 하기 위하여 노출된(bare) 단결정 페싯(facets)이어야 한다. 이러한 방식으로, GaN 부울의 단결정 영역은 부울이 성장함에 따라 더 커지게 된다. 대형의 단결정 GaN 웨이퍼는 다시 훨씬 더 큰 부울을 생산하는 시드로서 사용될 수 있다. 각 후속 성장과 함께, GaN의 단결정 영역은 상응하게 더 팽창될 수 있다. 또한, 측방향 성장 표면 또는 결정 평면의 노출은 측방향 성장 속도 및 부울의 측방향 팽창을 가속시킬 수 있다.
상기 단결정 영역의 침식을 방지하기 위하여, 시드 엣지에서 의사(擬似) 다결정 성장을 최소화하도록 주의를 기울여야 한다. 고품질의 재료가 측방향 성장할 수 있게 노출된 결정 페싯을 제공하면, 상기 단결정 영역이 감퇴되는 것이 방지된다. 별법으로서, 상기 결정의 엣지는 그 엣지에서의 임의의 종류의 성장을 최소화하기 위하여 성장 억제 물질(예컨대, GaN에 대하여 SiO2 또는 Si3N4)로 피복할 수 있다.
또한, 상기 결정의 형성을 제어하기 위하여 성장 시작시에 또는 성장 중에 불순물(표면 활성제)을 사용할 수 있다. 표면 활성제는 구조[예컨대, 입방정(立方晶) 또는 육방정(六方晶)], 성장 균일도 및/또는 도펀트 혼입(incorporation)을 제어하기 위하여 사용될 수도 있다. 화합물 반도체에 있어서, 원자의 적층 순서(원 자 비가 변하지 않으면서 원자들이 다른 원자들에 대해 어떠한 방식으로 배치되는 지)는 변할 수 있으며, 이는 다시 결과적으로 얻어지는 결정의 물리적, 전기적, 광학적 성질에 영향을 미친다. 예를 들면, SiC에서, 200 이상의 상이한 적층 구조 또는 폴리타입(polytypes)이 확인되었다. 가장 흔한 것은 4H, 6H, 15R 및 3C이다. GaN에서, 입방정, 6방정 (2H) 및 능면체(菱面體)(rhombohedral) (9R)[예컨대, H. Seike 등의 J.Cryst. Growth, 208, 57(2000) 참조] 폴리타입이 현재까지 생산되고 있다.
상기 생산된 폴리타입은 성장 온도(Matsunami, W.S. Yoo, PhD 논문, 1991년 4월, 교토 대학), 압력, 시드 또는 기판 배향(예컨대, 템플릿으로서의 인접면)을 제어하고 또 선택된 불순물의 존재 또는 비존재(H. Iwasaki 등, Appl. Phys. Lett. 63, 2636(1993))를 통해 부분적으로 제어할 수 있다. 상기 불순물은 평탄한 또는 계단형 표면상의 어떤 위치에 우선적으로 결합하고 그 결과 적층 구조를 바꿈으로써 표면 구조 또는 화학 성질을 바꾸는 작용을 할 수도 있다. 별법으로서, 또는 추가적으로, 상기 불순물은 결정의 벌크 성질을 변경시킬 수 있고(격자 상수 또는 전자 구조의 작은 변경을 초래한다), 이는 다시 층들의 후속 적층에 영향을 미친다. 어떤 불순물의 존재, 또는 존재하는 성장 성분의 비율은 또한 도펀트 혼입(사이트 경쟁 에피택시)(D.J. Larkin, P.G. Neudeck, J.A. Powell, and L.G. Matus, Appl. Phys. Lett. 65, 1659(1994)) 또는 결정 품질(S. Nakamura, T. Muaki, M. Senoh, Jpn. J. Appl. Phys. 31, 2885(1992))을 변경시킬 수도 있다.
상기 시드 결정은 결정 구조를 복제하고 부울 성장 중에 새로운 결함의 도입 을 최소화할 수 있도록 주의 깊게 준비하여야 한다. 상기 시드 결정은 표면 결함을 제거하도록 폴리싱 및 엣칭하는 것이 유리하고, 부울 성장 전에 임의의 오염물을 제거하도록 철저히 세정하여야 한다.
일반적으로, 상기 프로세스 조건은 피드백으로서의 부울 재료 특징화(characterization)로 특정 프로세스 조건의 변형을 통해 쉽게 경험적으로 정할 수 있다. 최적화될 수 있는 몇몇 중요한 재료 특성으로는 결함 밀도, 표면 형태(surface morphology), 결정도(crystallinity), 전기적 성질 및 광학적 성질, 재료의 취급 및 웨이퍼 성형시에 야기되는 손상 등이 있다. 결함 밀도는 데코레이션 엣칭(강렬한 황산/강렬한 인산)과의 TEM 상관 및/또는 원자력 현미경(AFM) 측정을 통해 특징 지울 수 있다. 표면 상태는 AFM, SEM, Nomarski optical microscope, AES, LEED, Kelvin probe, EDS 또는 다른 적당한 분석 기법 및 기구로 정할 수 있다. 결정도는 이중 결정 x-선 회절, 4중 결정 x-선 회절, 크로스-편광기를 통한 광학적 검사를 통해 정할 수 있다. 전기적 성질은 Hall 효과 및 커패시턴스-전압 측정에 의해 특징 지워진다. 광학적 특성은 실온 및 저온 PL 측정에 의한다. 부울 배향은 라우에 회절에 의해 특징 지워질 수 있다. 시드 또는 부울 극성은 엣칭 기법, AES, LEED, EDS 기법에 의해 쉽게 정할 수 있다. 표면하의 손상(subsurface damage)은 엣칭 및/또는 MOCVD 과성장(overgrowth) 기법에 의해 시험할 수 있다.
상기 성장 과정 중에, 성장 용기는 각 전구물질과 도펀트의 균질한 혼합물을 계속 제공하면서, Ⅲ족 전구물질과 Ⅴ족 전구물질의 혼합 시간을 최소화하여야 한 다. 성장 챔버의 입구에 대한 동심(同心)의 입구 흐름 구조 및/또는 회전하는 시드 결정을 채용하여 가스 혼합을 용이하게 할 수도 있다. 상기 성장 용기는 공급원 재료를 보충할 수 있도록 구성되고 배치되어, 부울의 길이가 반응물의 공급에 의해 제한되지 않도록 하는 것이 바람직하다. 유사하게, 상기 공정이 성장 용기를 과압함으로써 정지되지 않도록 또는 원하지 않게도 변경되지 않도록, 높은 생산성의 여과로 공정 부산물을 적절히 처리하고 취급하는 것이 바람직하다.
하이드라이드 증기상 에피택시(HVPE) 기술은 본래의 시드 결정에서 Ⅲ-Ⅴ족 질화물 부울을 성장시키는 꽤 효율적인 방법을 제공하는데, 왜냐하면 그 기법은 고성장 속도를 제공하고, 저비용의 보충 가능한 전구물질을 사용하며, 비소 및 인 반도체에 대한 증명된 제조 기술이기 때문이다.
HVPE 공정에서, 한 가지 예로서 GaN을 사용하고, HCl은 고순도 갈륨(Ga) 공급원을 통과하며, 휘발성 GaCl이 형성되어 증착 대역으로 보내지는데, 이 대역에서 암모니아(NH3)와 반응하여 GaN을 형성한다. GaCl 형성, NH3의 분해 및 GaN의 형성을 비롯한 전체 공정은 고온벽의 반응기 내에서 수행하는 것이 유리할 수 있다.
긴 부울을 경제적으로 증착하기 위해 고성장 속도가 바람직하다. HVPE에 의해, 염화갈륨(또는 VPE를 위한 다른 Ⅲ족 공급원)과 그 형성물의 공급에 의해 공정에서의 성장 속도가 제한됨에 따라 갈륨 금속의 표면적을 최대화하는 것이 바람직하다. 0.15mm/hr 보다 큰 성장 속도를 채택할 수 있는데, 이는 MOVPE, MBE 또는 GaN의 고압 용액 성장에 의해 얻어지는 것보다 훨씬 더 크다. 이와 같이 큰 성장 속도는 또한 반응기 고온 대역에서의 NH3의 효율적인 분해, 성장 온도에서의 NH3 와 GaCl 사이의 양호한 반응에 의해 촉진된다.
상기 성장 과정의 몇몇 양태는 원하는 부울 품질 및 형태를 얻도록 제어할 수도 있다. 공급원 가스 입구와 성장하는 표면 사이의 거리는 결정의 품질에 영향을 미치고, 원하는 결과를 얻도록 필요시에 조정할 수 있다. 사전 반응을 최소화하고 일정한 온도를 유지하면서, 상기 입구와 성장 표면 사이의 거리를 성장 프로세스 전체에 걸쳐 일정하게 유지함으로써, 균일한 가스 혼합을 보장하는 것이 바람직하다.
이와 같이 하여, 예컨대, 부울은 고정될 수 있고, 성장 프로세스 중에 부울은 적당한 캐리지, 모션 스테이지, 고정 기어 구조(fixture gearing arrangement) 또는 다른 적당한 구조에 의해 후퇴하여, 부울의 성장 중에 상기 성장 표면과 전구물질 증기 공급원 사이의 상기 거리를 일정하게 또는 그렇지 않으면 적절한 값으로 유지하고, 성장 프로세스를 "등온화", 즉 상기 성장 프로세스를 가능한 한 등온 과정으로 하고, 이와 같이 하여 부울 제품 및 이로부터 얻어진 웨이퍼에서 고품질 및 등방성 특징을 달성할 수 있다.
온도 프로화일은 별법으로서, 성장 프로세스 중에 부울의 증가하는 벌크 및 결과로서 야기되는 축방향 온도 차이를 보상하도록 변경할 수도 있다.
또한, 상기 온도는 제품 품질을 최대화하기 위하여 그 전체적인 수준으로 변경될 수도 있다. 예를 들면, (Al,Ga,In)N 막은 고온에서 성장할 때 배경 캐리어 농도가 더 낮다. 그러나, 비(非) 본래의 시드와 성장 결정 사이의 잔류 변형으로 인해 생기는 크랙은 보다 낮은 시드 온도를 이용함으로써 최소화된다. 그러나, 고온은 측방향 성장을 강화시키며, 부울 결정 영역을 팽창시키기 위해 채용될 수도 있다. 이와 같이, 성장은 저온에서 개시될 수 있는데, 그 온도는 고온에서의 균열이 문제만 되지 않는다면, 후에 보다 고순도의 재료를 성장시키고 결정 영역을 팽창시키기 위해 상승된다. 일반적으로, 온도는 성장 막의 성질에 영향을 주기 위하여 부울 성장 프로세스 전체에 걸쳐 수정될 수 있다.
반응기의 청정도 및 성장 프로세스에서의 성장 재현성(reproducibility)은 부울 성장 과정에 필수적이며, 반응기 구성품의 주기적인 현장에서의 엣칭(엣칭-세정)에 의해 유지되는 것이 바람직하다. 이러한 세정 단계는 성장 온도에서 또는 그 온도 부근에서 반응기 내에 HCl 또는 다른 세정용 시제(cleaning reagent)를 흐르게 함으로써 이루어질 수 있다. 별법으로서, 또는 주기적인 엣칭에 추가하여, 성장 사이클 중에 소량의 HCl 또는 다른 세정용 시제를 사용하여 반응기 구성품에 고형물 또는 적층물이 쌓이는 것을 최소화할 수 있다. 상기 세정제는 적층물의 제거를 용이하게 하거나 강화하기 위하여 반응기 벽을 향하도록 할 수 있다. 이러한 세정 과정은 상기 성장 시스템 장치의 사용 가능한 수명을 현저하게 연장시킨다. 추가의 접근법으로서, 반응기의 청정도 및/또는 사용 가능한 수명을 개선하기 위하여, 반응기 라이너를 사용하고 교체할 수 있다.
전도성 제어(conductivity control)
(Al,Ga,In)N 재료의 전도성은 성장 과정에서 n형, p형 및/또는 딥 레벨의 불 순물을 가스상에 추가하여 제어할 수 있다. 상기 재료의 n형 전도성을 제어하기 위하여, 예컨대, 성장 프로세스 가스류에 실란 또는 게르만을 사용하여, 실리콘 또는 게르마늄과 같은 n형 불순물을 첨가하는 것을 이용할 수 있다. 대응하여, 부울 재료 및 부울로부터 생산한 웨이퍼의 p형 전도성을 제어하기 위하여, 상기 프로세스 가스류에 급송되는 베릴륨, 마그네슘 또는 아연과 같은 원소들의 금속 유기물 또는 다른 공급원을 사용하여, 상기 원소와 같은 p형 불순물을 첨가하여 활성화하는 것을 이용할 수 있다. 상기 방법의 실시에 있어서, 도우너 및 억셉터의 농도는 1E15 내지 1E20cm-3 의 범위가 바람직하고, 5E17 내지 1E19cm-3 범위가 보다 바람직하다.
p형 (Al,Ga,In)N 부울 재료 및 웨이퍼의 성형은 쌍극성 소자(bipolar devices)(예를 들면, LED 및 레이저 다이오드와 같은 발광 소자)에 양호한 영향을 준다. 이러한 소자의 성능 및 그 소자를 통해 흐르는 전류는 대부분 그 소자의 p층에의 높은 저항의 전기적 접촉에 의해 제한된다. p형 기판을 사용하면, 상당히 큰 (10×) p-전극을 생성할 수 있고, 이에 상응하여 p-접촉 저항이 감소된다. 보다 큰 p-접촉 영역이 있는 p-(Al,Ga,In)N 웨이퍼상에서의 (Al,Ga,In)N 레이저 다이오드의 동작 온도 및 기능성은, 달성 가능한 출력을 크게 개선하고 상기 소자의 이용 가능한 수명을 증대시키기 위하여 유용하게 채용된다.
잔여 셸로우(shallow) 억셉터(또는 도우너)와 의도적인 딥 레벨의 도우너(또는 억셉터) 사이를 균형 맞춤으로써, 부울에 반(半)-절연 특성이 제공될 수 있다. 유사한 농도의 n형 및 p형 불순물이 존재하는 경우에 대하여, 딥 레벨의 도우너(억셉터)에 의해 보상되는 전도성 종류를 고정하기 위하여 소량의 셸로우 억셉터(도우너)를 도입할 필요가 있을 수 있다. 반-절연성 기판을 달성하는 데에는 배경 불순물 농도가 낮아야 한다. 부울 재료에서의 배경 불순물 농도는 Si 및 O가 없는 반응기 재료 또는 라이너(예컨대, AlN 피복된 구성품)를 사용하고 고순도 공급원 재료(NH3 는 공지의 산소 불순물 공급원이다)를 사용하여 최소화할 수 있다. 시드 계면으로부터 소정의 거리에서 현저한 배경 불순물 감소가 관찰되기 때문에, 긴 부울 성장이 배경 불순물 감소에 바람직하다.
딥 레벨의 불순물이 기재 성장 중에 Ⅲ-Ⅴ족 질화물 부울 재료 내로 유용하게 혼입되어 전기적으로 활성인 잔여 불순물을 보상한다. 딥 억셉터 및/또는 도우너 레벨의 농도는 재료 중의 잔여 또는 저농도의 의도적인 셸로우 불순물을 충분히 보상하도록 정밀하게 제어하는 것이 바람직하다. 이러한 보상에 의해, Fermi 레벨이 밴드갭의 중앙 부근에 있는 고저항성 재료가 생산된다. 상기 레벨은 또한, 특히 고온/고출력 소자에 대하여 캐리어의 후속되는 열이온화를 방지하기 위하여, 밴드갭에서 깊어야 한다. Fe, Cr 및 V를 비롯한 많은 전이 금속은 GaN 및 다른 Ⅲ-Ⅴ족 질화물 재료에서 딥 레벨 도펀트에 대해 유용한 종이고, 밴드갭에서 깊은 전자 상태를 형성한다. 유용하게 사용될 수 있는 다른 딥 레벨 도펀트 종으로는 As, Mn, Co, Ni, Cu가 있다.
또한, 상기 부울의 전도성은 성장이 완료된 후에 변화될 수 있다.
부울의 전도성을 변화시키는 한 가지 기술은 핵 변환 도핑(nuclear transmutation doping)을 포함하는데, 이에 의해, 도펀트 균일성은 개선되고 및/또는 전기적으로 활성인 도펀트 농도는 증대된다. GaN을 참고로 이하에서 설명하지만, 상기 기술은 본 발명의 범위 내에서 다른 Ⅲ-Ⅴ족 재료에도 상응하게 적용할 수 있다는 것을 이해하여야 한다.
GaN 재료의 핵 변환 도핑은 그 재료를 열 중성자로 조사함으로써 이루어진다. 포획된 중성자는 결정 중에 Ga 및 N 원자의 방사성 동위 원소를 만들어 내는데, 이들은 붕괴시 GaN 결정에서 도펀트 불순물로 전환된다. 실리콘 산업에서, 핵 변환 도핑은 상당히 균일한 도펀트 분포로 실리콘의 인 도핑을 얻는 데에 이용되지만, 이러한 기법은 이전에는 GaN와 같은 질화물의 화합물 반도체 재료 및 관련 층에는 적용하지 않았었다. Ⅲ-Ⅴ족 질화물 재료에의 적용시, 핵 변환 도핑의 몇 가지 예측되는 이점이 있다. 즉,
(1) 성장 중에 도펀트 혼입에 의해 달성할 수 있는 것을 초과하여 전기적으로 활성 상태의 도핑 농도를 얻을 수 있는데, 왜냐하면 도핑 농도가 재료 내의 불순물의 고용도(solid solubility)에 의해 제한되지 않기 때문이다.
(2) 핵 변환 도핑을 이용하는 것은 종래의 Si 도핑보다 훨씬 더, 예컨대 10 배 이상 효율적이고, 종래 도핑시 전형적인 합금 반도체의 다른 잘못된 반응과 관련된 문제는 핵 변환 도핑시 최소화된다.
(3) 핵 변환 도핑에 의한 Ge 도핑시, Ge 도펀트는 Ga 사이트에만 있으며, 그 Ge 도펀트는 가스류에 존재하는 다른 종과는 결합하지는 않아, 도핑 효율을 증대시 키고(단일 활성화 에너지에 의해) 어닐링과 같은 기법을 통해 활성화해야 할 필요성을 제거한다.
(4) 도펀트는 상당히 균일하게 분포하고, 전체 부울은 동시에 도핑될 수 있다.
(5) 동위적으로(isotopically) 순수한
Figure 112006017120337-pct00003
와 함께 성장한 GaN의 핵 변환 도핑은 중성자 포획 효율을 증대시켜, 조사 도핑 프로세스를 저비용으로 하게 하고 잠재적으로 열전도성은 증대된다.
(6) 핵 변환 도핑은 (임의의 방법에 의해 생산된) 개개의 웨이퍼 및 에피택셜 막 뿐만 아니라, 부울을 도핑하는 데에 사용될 수 있다.
변환 도핑 용도의 한 가지 예로서, Ga에의 열 중성자의 영향을 고려해 보면, 다음과 같은 반응이 일어난다.
Figure 112002030093584-pct00004
N.A. = 60.1%, 1.68 반(barns), τ= 21분
Figure 112002030093584-pct00005
N.A. = 39.9%, 4.7 반(barns), τ= 14.1시간
이들 반응으로부터, GaN을 열 중성자에 노출시키면 Ge의 2개의 동위 원소 중 한 개가 고효율로 생산된다는 것을 알 수 있다. 생산된 불안정한 동위 원소의 반감기는 상당히 짧다. Ge은 Ga 사이트에 있다. 도펀트가 성장 중에는 생성되지 않기 때문에, 도펀트가 예컨대, H에 의해 보상될 가능성은 줄어들어, 추가의 어닐링 단계의 필요성이 제거된다.
한편, N에의 열 중성자 효과는 크지 않을 수도 있다. 14N은 자연적으로 풍부한 N의 99.63%이다. 낮은 중성자 포획 단면, 14N의 자연적으로 높은 풍부성, 15N의 안정성은 중성자 변환으로 전기적 성질이 상당히 변할 가능성을 최소화한다.
이러한 방식으로 Ga 사이트에 Ge n형 불순물을 생성하면 상당히 균일한 도핑이 얻어지고, 성장 중에 반응기 내의 불순물의 고농도의 악영향을 피할 수 있다. 그렇지 않으면 다른 도핑 기법의 사용시 고 도핑 농도로 인해 일어날 수 있는 취성도 핵 변환 도핑시 감소된다.
중성자가 조사된 GaN은 다음의 동위원소를 만들어 낸다. 즉,
Figure 112002030093584-pct00006
그리고
Figure 112002030093584-pct00007
이들 동위 원소는 다시 반감기가 2.31분, 21분, 14.1 시간인 동위 원소로 붕괴된다. 중성자에 의한 질소 포획 단면은 Ga에 대한 것보다 거의 10배까지의 범위에서 더 작지만, 그럼에도 불구하고, 산소 도펀트가 Ge 외에 생성될 수 있다.
GaN의 1cm3 에 1 ×1019 개의 Ge 원자를 생성하기에 충분한 수준으로 조사에 후속하여 생산된 방사능은 초기에 크지만(>105 Currie), 짧은 반감기 때문에, 활성도는 10일 후에 수 마이크로퀴리 정도로 감소된다.
탄화규소와 같이, 상기 핵 변환 도핑 기법은 크랙이 발생하기 쉽거나 그렇지 않으면 높은 도핑 수준을 달성하기가 어려운 다른 재료에도 적용할 수 있다.
별법으로서, 원하는 전도성 수준을 달성하기 위해서, 고온에서 n형, p형 또는 딥 레벨 불순물의 확산을 이용할 수도 있다.
웨이퍼 제작(wafer fabrication)
본 발명에 따라 성장한 부울은 그로부터 얻어진 제품 웨이퍼의 최종 사용에 적절한 임의의 적당한 치수 특성을 갖고 있을 수 있다. 예를 들면, 부울의 (측방향) 단면적은 5~19 ㎠ 이상일 수 있고, 길이는 4~5 ㎜ 또는 그보다 훨씬 더 길 수 있다. 부울은 재료를 개개의 웨이퍼(예컨대, 0.1 내지 0.7 ㎜의 두께)로 슬라이싱하거나 다른 분할을 가능하게 하기에 충분한 길이로 되어 있어야 한다.
부울이 일단 성장하면, 부울은 종래의 라우에 또는 θ-2θx선 회절 프로세스를 이용하여 배향될 수 있다. 부울은 예컨대, ID 또는 OD 톱(saw), 가장 바람직하게는 와이어 톱과 같은 임의의 적당한 슬라이싱 도구(slicing tool)를 사용하여 슬라이스(웨이퍼화)될 수 있다. 웨이퍼는 주요 결정학적 방향(crystallographic direction)을 따라 배향될 수 있고, 또는 후속하는 에피택셜 성장 또는 부울 성장을 위한 계단형 표면을 제공하도록 약간 (10도 미만) 틀어질 수도 있다. 특정의 결정학적 배향은 에피택셜 결정 품질, 에피택셜 표면 형태, 의도하지 않은 도펀트 배제, 도펀트 혼입, 도펀트 활성화 성질, 전기적 및/또는 광학적 성질, 벽개성(cleavability), 증대된 캐리어 이동도 또는 다른 소자 제작 또는 성능 이점에 기여하기 때문에 후속하는 에피택셜 성장을 위해 바람직할 수 있다. 부울은 슬라이싱 하기 전에 사이징되고 편평하게 되어야 하며, 또는 개개의 웨이퍼로서 치수를 정하고 편평하게 하여야 한다. 이러한 사이징 및 편평화는 종래의 그라인딩(부울) 또는 입자 충돌 또는 마모, 단일의 와이어 톱 절단, 코어 드릴링, 또는 레이저 절단(웨이퍼)에 의해 달성할 수 있다.
웨이퍼는 엣지 그라인드될 수 있다. 웨이퍼 블랭크를 형성한 후에, 웨이퍼를 GaN 또는 다른 에피택셜 성장 재료의 에피택셜 성장을 위해 원하는 표면 품질까지 폴리싱한다. 웨이퍼 폴리싱은 연마재의 크기를 점차적으로 감소시킴으로써 이루어진다. 예컨대, 웨이퍼는 먼저 거친 연마재(예를 들면, 연마재 입자의 직경이 10~30 미크론)로 래핑하고, 이어서 중간의 연마재(예컨대, 입자 직경이 3~10 미크론)로 래핑한다. 다음에, 미세한 연마재(예컨대, 입자 직경이 0.1~3 미크론)로 웨이퍼를 폴리싱한다. 1개 이상의 래핑 및/또는 폴리싱 단계가 이용된다. 알루미나, 탄화규소(SiC), 보론 카바이드, 다이아몬드, 또는 GaN(또는 수반된 다른 Ⅲ-Ⅴ족 질화물)보다 경질인 재료와 같은 연마재를 사용할 수 있다. 웨이퍼는 기계적 폴리싱에 의해 야기된 표면 손상을 제거하기 위하여 화학 기계적 폴리싱(CMP)을 할 수도 있다. CMP 프로세스는 염기성 슬러리(pH>8)에서 또는 산성 용액(pH<6)에서 수행할 수 있다. CMP 속도를 높이기 위해 슬러리에 산화제를 포함시킬 수 있다. GaN CMP를 위해 콜로이드성 실리카 또는 알루미나를 사용할 수 있다. 별법으로서, 기계적 폴리싱 후에, 웨이퍼를 마무리 가공하고 표면 손상을 제거하기 위해 반응성 이온 엣칭, 전기기계적 엣칭, 광전자화학적 엣칭(photoelectrochemical etch)을 이용할 수 있다.
상기 GaN 웨이퍼는 웨이퍼의 주어진 후속 용도의 필요에 따라, 단일면만 폴리싱할 수도 있고, 또는 양면을 폴리싱(이중면 폴리싱) 할 수도 있다. 상기 웨이퍼는 래핑 단계 또는 폴리싱 단계 전에 화학적 엣칭을 할 수도 있다. 엣칭액은 고온 산(hot acid) 또는 고온 염기(hot base)와 같이, 임의의 적절한 종류의 것일 수 있다.
일반적으로, 폴리싱된 GaN 웨이퍼는 폴리싱 입자의 기계적 작용에 의해 야기되는 표면하의 손상을 갖고 있을 수 있다. 상기 표면하의 손상은 Ⅲ족 질화물 막의 후속 에피택셜 성장시 결함을 야기할 수 있다. 표면하의 손상을 특징 지우는 방식에는 몇가지가 있다. 예컨대, 표면하의 손상을 드러내기 위한 에피택셜 성장, 표면하의 결함을 드러내기 위한 엣칭, 표면하의 손상을 이미지 처리하기 위한 x선 토포그래피(topography), 투과 전자 현미경(TEM), 상기 손상을 매핑하기 위한 자외선 광자 백산란 분광(UV photon backscattering spectroscopy) 등이 있다. X선 토포그래피와 자외선 광자 백산란 분광은 비파괴적인 방식이고 결함 특징화를 위해 사용될 수 있다. 자외선 광자 후방 산란 분광시, GaN 웨이퍼의 결함은 상이한 광 산란 특성을 갖고 있고, 따라서 특징화에 사용될 수 있다. 에피택셜 성장은 폴리싱 손상을 특징 지우기 위한 가장 직접적인 방법이지만, 웨이퍼에 대해 파괴적이다. 화학적 엣칭, 전기화학적 엣칭, 광전기 화학적 엣칭, 반응성 이온 엣칭(RIE), 고온 어닐링, 또는 반응선 분위기에서의 어닐링과 같이, 결함을 데코레이션하는 데에 사용될 때 파괴적이기도 한 몇몇 엣칭 방법은 폴리싱 손상을 드러낼 수도 있다.
그러한 특징을 갖는 전술한 방법은 예컨대, 화학적 엣칭, CMP, 열 엣칭 또는 RIE(Cl계 또는 Cl-F 화학물에서)에 의해 표면하의 손상을 제거 또는 최소화하는 방법에 이용하는 것에 부가하여, 웨이퍼의 표면하의 손상의 성질 및 정도를 정하는 데에 사용될 수도 있다.
바람직한 실시에 있어서, 매끄러운 마무리 표면이 있는 웨이퍼에 대해 원자력 현미경으로 측정하였을 때에 10 ×10㎛2 에 걸쳐 5Å 미만의 RMS(root mean square) 표면 거칠기를 부여하는 것이 바람직하다. 웨이퍼의 곡률 반경은 1미터보다 큰 것이 바람직하다. 평탄부를 만들기 위해 그라인딩을 이용할 수 있지만, 고정밀도로 배향하는 것은 어려울 수 있다. 상기 웨이퍼는 ±0.3도보다 좋게 배향된 평탄부를 가질 수도 있다. 별법으로서, 이와 같이 정밀한 평탄부는 클리브가공(cleaving)에 의해 생성할 수도 있다.
상기 웨이퍼는 LED 용례에서 LED 소자의 기초부(foundation)로서 작용하기에 충분한 품질을 갖고 있는 것이 바람직하다. 레이저 다이오드 용례에서, 웨이퍼는 실온에서 레이저를 발하는 레이저 다이오드 소자의 기초부로서 기능하기에 충분한 품질을 갖고 있는 것이 바람직하다. HEMT 용례에서, 웨이퍼는 HEMT 소자의 기초부로서 작용하기에 충분한 품질을 갖고 있어야 한다.
마이크로일렉트로닉 소자 구조의 성형을 위한 기판 물품으로서의 웨이퍼의 사용과 관련하여, 웨이퍼의 유용성은 그 물리적 형태에 의해 부분적으로 정해진다. 특히, 웨이퍼가 휜(bowed) 경우, 웨이퍼의 두께가 변하는 경우, 또는 웨이퍼가 워프(warp)된 경우, 광 리소그래피(optical lithography)를 이용하여 미세한 특징부를 리소그래픽적으로 패턴 처리할 수 있는 능력은 억제되거나 심지어 파괴될 수도 있다. 또한, 고품질의 에피택셜 막을 웨이퍼상에서 성장시킬 수 있는 능력은 손상될 수도 있는데, 왜냐하면 서셉터 표면과 접촉하는 웨이퍼 부분이 변하고 그 결과 가열이 불균일해지기 때문이다. 유용하고 상업적으로 실행 가능한 GaN 기판과 같은 Ⅲ-Ⅴ족 질화물 기판에 대하여, 웨이퍼 구조에 대한 다음과 같은 제한 사항이 바람직하다.
웨이퍼의 휨은 1m (곡률 반경), 보다 바람직하게는 4m 미만이어야 한다.
총 두께 변화(TTV)는 평균 웨이퍼 두께의 20%, 보다 바람직하게는 5% 미만이어야 한다.
(주어진 표면에서 고점(高點)과 저점(低點) 사이의 차이로 측정된) 워프는 50 미크론, 보다 바람직하게는 10 미크론 미만이어야 한다.
본 발명의 부울로부터 웨이퍼 물품의 생산시 전술한 기준을 적용하면, 웨이퍼가 웨이퍼상에 또는 웨이퍼 내에 후속하여 마이크로일렉트로닉 소자를 제작하는 데에 적절한지를 확실하게 할 것이다.
(Al,Ga,In)N 부울 프로세스의 구체적인 실시 형태
본 발명의 방법은 고성장 속도의 증기상 에피택시에 의해, 단면적이 크고(예컨대, 직경이 1cm 보다 크다), 길이가 1mm 보다 긴 결정질의 (Al,Ga,In)N 부울을 격자 정합형 시드 상에 생성할 수 있도록 해준다. 상기 성장 속도는 약 900℃ 내지 약 1200℃의 온도에서 시간당 20 마이크로미터보다 크며, 상기 온도는 GaN의 경우 약 900℃ 내지 약 1100℃의 범위가 바람직하고, AlN에 대해서는 약 950℃ 내지 약 1200℃ 범위가 바람직하다.
특정의 예시적인 실시 형태에서, GaN 부울을 GaN 시드 결정에서 성장시켰다. 이러한 시드 중 하나가 도 1에 도시되어 있다. 이 시드는 300㎛의 GaN을 하이드라이드 증기상 에피택시(HVPE)에 의해 사파이어 상에서 성장시키고, 이어서 GaN/사파이어 계면에서 GaN의 얇은 영역을 레이저 가열하여 GaN을 사파이어로부터 들어냄으로써 생산하였다. GaN 시드는 투명하며, 후속의 GaN 부울 성장을 위한 변형이 완화된 시드를 제공해 주었다.
후속되는 부울 성장은 도 2에 예시적으로 도시한 종류의 반응기 시스템내에서 HVPE에 의해 쉽게 실행할 수 있다.
도 2를 참조하면, 내부 용적(14)을 형성하는 반응기 용기(12)를 포함하는 반응기 시스템(10)이 개략적으로 도시되어 있다. 도 2의 시스템을 설명의 목적을 위해 도면에 도시한 형태 및 배향으로 나타내었지만, 본 발명의 몇몇 실시 형태에서의 반응기는 유리하게는 수직의 반응기 시스템으로서 구성될 수 있다는 것을 이해할 것이다. 실란용 공급 라인(16), 암모니아용 공급 라인(18), 염화수소(HCl)용 공급 라인(20)이 반응기 용기(12)에 가스 공급 관계로 결합되어 있다. 이들 각 반응물 공급 라인(16, 18, 20)은 각 반응물 가스용의 다른 공급부(도시 생략) 또는 적당한 공급 용기에 결합되어 있다. 염화수소 공급 라인(20)은 반응기 내부 용적의 제한된 용적(24)과 경계를 이루는 반응기 용기(12)의 내부 격실(22)과 연통한다. 제한된 용적(24)에는 용융 갈륨(28)을 담고 있는 용기(26)가 들어 있다.
반응기 용기(12)의 내부 용적(14)에는 샤프트(38) 상에 장착된 후퇴 가능한 서셉터(36)가 포함되어 있는데, 상기 샤프트는 전기 모터, 랙 및 피니어 기어 구조, 피스톤, 모션 스테이지 조립체, 캐리지, 또는 양방향 화살표(A)로 나타낸 방향으로 샤프트(38)를 선택적으로 병진시키는 다른 구동 구조와 같은 구동 드라이버(도시 생략)에 연결되어 있다. 본 발명의 바람직한 실시 형태에서, 성장 중에 샤프트(38)의 회전에 의해, 성장 온도 및 반응물 종의 균일성이 개선된다.
도 2에 나타낸 시스템은 도시된 구조와는 다르게 변형될 수도 있다. 예컨대, 상기 시스템은 액상 금속을 성장 챔버로 흐르게 하도록 가열되는 펌프를 갖는 용기(pumped vessel)를 통해 금속을 보충하기 위한 부분을 포함할 수 있다. 상기한 바와 같이, 상기 시스템의 구조는 수직형일 수 있고, 성장 챔버를 세정하기 위한 HCl을 도입하는 수단, 성장 챔버 내의 라이너, 및/또는 교호로 반응물을 공급하기 위한 필터/버블러 구조를 다양하게 포함할 수도 있다.
상기 샤프트의 단부에는 서셉터(36)가 장착되어 있는데, 그 서셉터는 예컨대, 에워싸고 있는 노, 및/또는 내장된 전기 저항 가열 요소, 입사 적외선 조사, 입사 마이크로파 조사, 또는 다른 수단(도시하지 않은 히터)에 의해 적절하게 가열될 수 있다. 서셉터는 전형적으로, 전체 성장 대역 및 Ga 금속 대역이 저항 가열식 노 내에 들어 있는 고온 벽 반응기와 함께 가열된다는 것을 이해할 수 있을 것이다. 서셉터 상에는 시드 결정(34)이 장착되어 있고, 이 결정에서는 부울(32)이 성장한다. 부울은 반응기 용기(12)의 내부 용적(14)의 증기 공간(30)에서, 공급 라인[16(실란), 18(암모니아)], 내부 격실(22)(갈륨 격실에서 HCl과의 반응으로 생산된 염화갈륨)로부터 혼합된 전구물질 증기로부터 성장한다.
상기 증기 공간에서, 각 전구물질은 결합되고, 질화갈륨(GaN)은 동작 개시시에 시드 결정의 성장 표면에 형성되며, 이어서 긴 반응기 용기의 축방향으로 증착 성장하며 전파되어간다.
부울(32)이 성장함에 따라, 샤프트와, 관련된 후퇴 가능한 서셉터는 샤프트 및 서셉터 조립체를 반응기 용기(12)로부터 증분적 후퇴시키도록 병진 이동할 수 있다. 이러한 이동의 결과, 성장 표면이 공급 라인(16, 18)의 출구와 내부 격실(22)의 출구로부터 멀어지게 되고, 그러한 이동은 성장 프로세스 중에 조절되어 부울의 성장 표면과 전구물질 공급 통로의 출구 사이의 거리를 일정한 값으로 유지함으로써, 부울이 성장함에 따라 부울 성장 표면은 등온화되고, 공급 재료의 혼합 시간은 부울이 성장함에 따라 일정하게 유지된다. 또한, 또는 별법으로서, 반응기 용기 내의 온도는 반응기 용기에서 생산된 부울 제품의 원하는 특성을 얻기 위하여 조절될 수도 있다.
HVPE 부울 성장 프로세스에서는 본래의 결함 소멸 메커니즘을 이용하는데, 이는 HVPE 재료 두께와 함께 결함 밀도의 일정한 감소(steady decrease)를 비롯하여, 적절한 성장 조건하에서 HVPE 성장에 의해 최대화된다(보다 자세한 내용은 Robert P., Vaudo 등이 1998년 10월 26일에 출원한 미국 특허 출원 번호 제09/179,049호에 개시되어 있다). 예를 들면, 한 가지 예시적인 것으로서 GaN을 사용하는 경우, HVPE GaN 재료의 전위는 막이 성장함에 따라 성장 방향 및 서로에 대해 계속 기울어진다. 사파이어 상에 있는 200 내지 300㎛ 두께의 GaN 층에서 5 ×106cm-2 미만의 전위 밀도 수준을 반복적으로 얻을 수 있고, 이러한 결함 수준은 본 발명의 실행시에 바로 얻을 수 있으며, 또한 104cm-2 미만의 보다 낮은 결함 밀도도 가능하다. 수 백 미크론의 성장 후에도 전위는 여전히 기울어져 있기 때문에, 기울어진 전위의 전위 소멸은 부울이 성장함에 따라 부울 전체에 걸쳐 계속된다. 물론, 전위 소멸을 지속시킬 수 있는 능력은 잔여 전위의 특성에 의존한다. 이러한 능력은 (i) 더 긴 부울을 성장시키고, (ii) 부울 프로세스보다 훨씬 아래쪽에서 발생된 시드를 사용(즉, 결함 밀도 감소가 일어난 후에 부울로부터 슬라이싱한 시드를 사용)함으로써 보조될 수 있다.
HVPE 프로세스로의 반응물은 (Ga처럼) 다량으로 적재되고, 성장 중에 주기적으로 보충되거나, (HCl, NH3처럼) 지속적으로 공급되기 때문에, 상기 프로세스는 매우 긴 부울을 성장시키는 데에 적합하다. (동일한 Ⅲ-Ⅴ족 질화물의) "본래의(native)" 시드 상에서의 부울 성장은 매우 긴 부울을 제조하는 데에 중요한데, 왜냐하면 부정합 변형에 의한 균열이 제거되기 때문이다. TCE 정합형 시드 상에서의 성장 중요성과 관련하여, 부울 성장이 성장하는 Ⅲ-Ⅴ족 질화물과는 상이한 TCE를 갖고 있는 시드 상에서 수행된다면, 성장 온도로부터의 냉각시, 상기 Ⅲ-Ⅴ족 질화물과 기판은 상당한 변형 상태 하에 있고, 부울 재료 및/또는 시드는 균열이 발생하기 쉽지만, 성장이 TCE 정합형 및 격자 정합형 Ⅲ-Ⅴ족 질화물 시드 상에서 수행된다면, 변형되지 않은 성장을 실행할 수 있고, 부울의 냉각은 크랙 발생 없이 일어난다. 반응물을 충분히 공급하고 TCE 정합형 시드 상에서 성장시킴으로 써, 부울은 수 cm 이상의 길이로 성장할 수 있다.
측방향 에피택셜 과성장(LEO)에 의해 생산된 저 결함 밀도의 Ⅲ-Ⅴ족 질화물 시드로 시작함으로써, 결함 밀도가 상당히 낮은 기판을 얻을 수 있다.
LEO는 증착(예컨대, Si3N4, W, 또는 SiO2) 또는 엣칭(트렌치)에 의해 형성된 성장 억제 영역을 갖도록 패턴 처리된 기판 상에서 수행된다. 마스크 처리된(또는 엣칭된) 영역과 윈도 영역 사이의 성장 선택성(growth selectivity)은 Ⅲ-Ⅴ족 질화물의 성장 방향 및 결함 전파를 변경시킨다. 전위 소멸은 성장 억제 영역에서 "블록킹"을 통해, 그리고 윈도 영역에서 전위의 만곡(bending)을 통해 일어난다. 따라서, 낮은 결함 밀도는 성장 억제 영역에 걸쳐서 뿐만 아니라, 윈도 영역에 걸쳐서도 일어난다. 성장 억제 스트립이 시드의 전체 영역을 블록시키도록 이동된 상태에서 반복된 LEO 프로세스는 결함 밀도가 균일하게 낮은 시드로서 유용할 수도 있다.
(Ga,Al,In)N 부울은 이전에 성장한 LEO 시드 상에서 성장할 수 있고, 또는 부울 프로세스는 반응기로부터 LEO 재료를 제거하는 일이 없이 제1 단계로서 LEO 성장을 포함할 수 있다.
HVPE 부울 프로세스에서, 고품질의 GaN 시드를 사용하는 것 외에, 성장 프로세스는 국부적인 변형이 유도되지 않도록 열적으로 균일해야 한다는 것이 중요하다. 이는, 예컨대 비교적 낮은 성장 온도(예컨대, 약 900℃ 내지 약 1100℃)를 이용하고, 성장 부울에 걸쳐 균일한 온도를 유지하기 위해 고온 벽의 반응기 가열을 이용함으로써 달성할 수 있다.
Ⅲ-Ⅴ족 질화물 부울을 웨이퍼로 효율적으로 전환시키는 데에는 부울 배향, 부울 슬라이싱, 웨이퍼 사이징(sizing), 웨이퍼 폴리싱, 웨이퍼 특징화가 포함된다. 부울 배향과 관련하여, Ⅲ-Ⅴ족 질화물 에피층(epilayers)을 적절히 증착하기 위해서는 정확한 웨이퍼 배향이 중요하다. 결정 방향을 정하기 위해 라우에 회절을 이용할 수 있고, 시작 시드 및 부울의 극성은 종래의 기법, 예컨대 AES, LEED, 엣칭 및 XPS를 포함하는 표면 분석 도구를 사용하여 분석적으로 쉽게 정할 수 있다.
배향에 후속하여, 부울을 웨이퍼 블랭크로 슬라이싱한다. 이러한 작업을 위해 와이어 톱을 사용할 수 있다. 와이어 톱의 원리는 래핑 프로세스에 의해 부울을 슬라이싱하는 것이다. 이 프로세스에서, 동(brass)이 코팅된 강제 와이어에는 연마재(다이아몬드/BC) 슬러리가 피복되고, 그 피복된 와이어는 부울 위로 가동되며, 소량의 부울 재료가 각 통과시에 제거된다. 별법으로서, 연마재 함침형 와이어(abrasive impregnated wire)가 사용될 수 있다. 이 프로세스는 복수 개의 와이어, 예컨대 125 개의 와이어가 평행한 위치로 배치된다면 잘 작동하는데, 이는 대응하는 수준의 슬라이스가 단일 슬라이싱 작업에서 하나의 부울 또는 부울 세트로부터 취할 수 있게 해준다.
다른 슬라이싱 기구 대신에 와이어 톱을 사용하는 것은 3가지의 주요 이점이 있다. 즉, (1) 슬라이싱 과정으로부터의 보다 낮은 커프 손실(kerf loss), (2) 복수의 와이어 슬라이싱으로 인해 부울 처리량이 보다 커짐, (3) 슬라이싱 공정으로부터 감소된 표면하의 손상. 커프 손실이 감소되므로, 단일의 부울로부터 얻을 수 있는 웨이퍼의 수는 매우 크다.
별법으로서, 상기 부울은 주기적으로 배치된 부분 층들을 열분해 함으로써 개개의 웨이퍼로 분리될 수 있다. 예컨대, (Al,Ga,In)N 부울의 조성 또는 도핑 수준은 주기적인(예컨대, 0.3 내지 0.5mm 성장마다) 흡수층(더 낮은 밴드갭 또는 상이한 도펀트 종류 또는 밀도가 있는 영역)이 웨이퍼 재료층 또는 영역과 교호적인 구조로 성장할 수 있도록 부울의 길이에 걸쳐 제어할 수 있다. 결과로서 얻어지는 부울을, 웨이퍼 재료층에 의해 흡수되지 않지만(또는 최소한으로 흡수됨) 상기 흡수층에 의해 우선적으로 또는 배타적으로 흡수되는 광자 에너지를 갖고 있는 고출력 레이저 에너지에 노출시키면, 상기 흡수층은 열분해되고 웨이퍼 재료층은 부울로부터 분리된다. 이러한 프로세스는 각 웨이퍼 층을 다시 부울로부터 분리하도록, 선택적으로 과잉의 Ⅲ족 재료를 후속하는 각 레이저 분리 단계 전에 또는 그 단계 중에 (예컨대, HCl 가스 또는 액체 중에 있는) 부울의 표면으로부터 제거하도록 순차적으로 실행될 수 있다.
별개의 웨이퍼체를 만들어내는 슬라이싱 또는 분할 프로세스에 후속하여, 웨이퍼의 원하지 않는 외측 영역을 사이징 프로세스에서 제거한다. 치수를 정하고 엣지를 둥글게 하는 이러한 절단은 컴퓨터 제어식 마이크로 입자 연마 프로세스에 의해 달성할 수 있다. 이러한 프로세스에서, 보론 카바이드와 같은 연마재의 마이크로 입자의 두 흐름을 사용하여 잘려진 채로의 SiC 웨이퍼를 적절한 평탄부가 있는 원형 웨이퍼 형태로 절단한다. 상기 시스템은 정확한 웨이퍼 직경 및 평탄한 길이, 크랙 및 칩 저항성을 개선하기 위해 엣지를 둥글게 한 웨이퍼를 만들 수 있도록 컴퓨터로 제어하는 것이 유리하다. 사이징은 슬라이싱 전에 수행할 수도 있는데, 이러한 경우에 보다 높은 생산성을 달성할 수 있다.
웨이퍼를 폴리싱하는 데에는 예비 폴리싱, 예컨대 다이아몬드 슬러리를 사용하는 것을 포함하는데, 이것에 이어서 톱질 및 기계적 폴리싱에 의해 얻어진 표면하의 손상을 제거하기 위한 사후 폴리싱 처리가 후속한다.
부울로부터 얻어진 웨이퍼를 코어 드릴링, 연마재 입자 제트 노출, 와이어 톱질, 레이저 노출, 화학 기계적 폴리싱, 엣칭, 반응성 이온 엣칭과 같은 여러 가지 다른 마무리 작업(이에 제한되는 것은 아니다)을 할 수 있다.
본 발명은 한 가지 양태에 있어서, 자립 재료 상에 레이저 다이오드와 같은 소자 물품을 가능하게 하기 위하여, 마이크로일렉트로닉 소자 또는 전구물질 소자 구조용 기판을 클리브 가공하는 것을 고려한다. 균일구조(homostructures)는 소자와 기판 사이에 벽개(cleavage) 평면을 정렬할 수 있도록 해주어, 벽개를 가능하게 한다. 클리브 가공은 그 가공 전에 기판을 얇게 하여 용이하게 할 수 있다.
본 발명은 현재 이용 가능하고 그렇지 않으면 제안된 기법과 비교하여 여러 가지 이점을 제공한다.
(1) 결함 밀도가 작은 재료의 제공. 최종 웨이퍼의 결함 밀도는 현재 이용 가능한 기법에 의한 것보다 낮은데, 왜냐하면 시작 시드 결정의 결함 밀도가 이용 가능한 가장 좋은 (Al,Ga,In)N과 비교할 만하며, 그 결함은 부울이 성장함에 따라 계속 소멸되기 때문이다.
(2) 제품 재료를 쉽게 제조할 수 있고, 성장 프로세스를 비용 면에서 효율적으로 수행할 수 있다. 고압 장치의 필요성은 증기상 성장 기법을 이용하여 제거되고, 복수 개의 웨이퍼를 각 부울로부터 생산한다.
(3) 대형 웨이퍼를 성장시킬 수 있는 것. 큰 영역의 시드를 쉽게 이용할 수 있고, 및/또는 상기 프로세스로부터 그 시드를 얻을 수 있어, 단면적이 큰 부울을 성장시킬 수 있다. 상기 부울 단면적은 보다 큰 시드를 사용하여 더 크게 만들어진다. 또한, 성장 중에 단결정 영역이 점차적으로 증가할 수 있어, 후속 성장을 위한 더 큰 시드를 제공한다.
(4) 기판 배향의 선택시 자유도가 추가된다. 기판 배향은 에피택셜 과성장을 위해 또는 특정의 소자 용례를 수용하도록 선택 또는 최적화될 수 있다. 최적의 웨이퍼 배향은 N-페이스, 또는 Ga-페이스가 되도록 선택할 수 있고, 주요 결정 축(예컨대, c,a,m 또는 r)과 정렬되거나 약간 오정렬되어 에피택셜 성장을 위한 계단형 표면을 형성한다.
(5) 전기적 특성을 제어할 수 있는 것. 부울 재료의 전기적 특성은 부울로부터 절단한 웨이퍼가 적용되는 특정의 소자 용례에 맞게 제어할 수 있다. 종래의 부울 성장과 비교하여 도핑은 단순화되는데, 왜냐하면 도핑은 용융물에서의 제어가 어려운 도펀트 농도보다는 가스상 흐름에 의해 제어할 수 있기 때문이다.
(6) 어느 전구물질의 합금 조성을 조정함으로써, 성장하는 부울 결정과 시드 사이의 격자 정합을 제어할 수 있다.
본 발명의 상기 특징 및 이점은 다음의 비제한적인 실시예에 의해 보다 충분 하게 설명되고, 이들 실시예에서 모든 부(part) 및 %는 달리 언급하지 않는다면 중량을 기준으로 한다.
예 1
도 2에 개략적으로 도시되어 있는 형태의 반응기 시스템내에서 GaN 부울을 하이드라이드 증기상 에피택시(HVPE)에 의해 GaN 시드 결정상에서 성장시켰다. Ga 성분은, 가스상의 염화갈륨 조성물을 형성하도록 ∼850℃에서 HCl 가스와 용융 Ga와의 상호 작용에 의해 공급하였다. 질소 성분은 암모니아(NH3) 가스에 의해 제공되었다.
GaN 시드 결정은 HVPE/광학적 리프트오프(lift-off) 기법에 의해 생성되었다. GaN 시드를 사용하는 것은 TCE 및 격자 부정합형과 관련된 변형을 경감시키며, 크랙 발생이 없는 긴 부울의 성장을 용이하게 하였다. 시드 결정은 먼저 0.5㎛ 의 재료를 제거하기 위해 SiCl4에서 반응성 이온 엣칭하였으며, 이어서 표면 오염물과 본래의 산화물을 GaN으로부터 제거하기 위해 용매와 묽은 HCl로 세정하였다. 시드 결정을 폴리싱하거나, 또는 보다 매끄럽게 성장한 시드를 사용하는 것이 최상의 결과를 위해 바람직하다. 그 시드를 HVPE 반응기 내에 배치하여 성장이 시작할 때까지 NH3의 흐름 하에 유지하였다. 웨이퍼의 온도는, 보다 높은 온도를 사용하는 것이 이점이 있을 수 있지만 성장 핵생성 중에는 993℃ 미만이었다. GaN 재료에 크랙이 생성되지 않는 것을 확인하기 위해 최초 시도에서는 이상적인 온도 이하의 온도가 채용되었다. 상기 처리 중에 NH3에 대한 HCl 흐름의 비는 ∼35로 유지하였다. 0.15㎜/hr 만큼 고성장 속도가 입증되었다.
GaN 부울이 불규칙하게 형성된 GaN 시드상에서 단면이 8㎠, 길이가 4㎜ 로 되도록 성장하였다. 얻어진 초기 결과는 이전에 보고된 것 보다 긴(두꺼운) GaN 부울이 크랙 발생 없이, 그리고 시작 GaN 시드의 결정 면적의 현저한 감소 없이 성장할 수 있다는 것이 입증되었다. GaN 부울 재료는 개별 웨이퍼로 기계적으로 변환될 정도로 충분히 튼튼하였다. 웨이퍼 슬라이싱(wafer slicing)은 와이어 톱(wire-saw)에 의해 이루어졌다. 개별 웨이퍼의 사이징은 샌드블라스팅에 의해 이루어졌으며, 최종 웨이퍼 제품은 그 엣지를 라운드 처리하였다. 웨이퍼 폴리싱은 연마재(다이아몬드)의 입도를 감소시키면서 행하였다.
복수 개의 웨이퍼가 초기 GaN 부울로부터 성공적으로 제조되었다. GaN 부울로부터 슬라이싱된 웨이퍼는 대략 1.75inch 의 횡방향 치수를 가지며, 절단된 웨이퍼 재료는 폴리싱하고 크기를 조정하여 1inch 직경의 웨이퍼를 생산하였다.
웨이퍼의 결정 품질은 양호하였다. 의도적으로 저품질의 시드 재료(거칠며 오목부가 있음), 최소의 시드 준비 및 절충 처리(부울의 성장으로 감소하는 성장 온도)를 사용하였음에도 불구하고, HVPE 부울 제조 방법으로 얻어진 GaN 웨이퍼에 대한, 이중 결정 x-선 로킹 커브의 반치폭(FWHM)(도 3 참조)은 ∼351 arcsec이어서, 양질의 GaN 이종에피택셜 재료와 비슷하였다. 제1 웨이퍼들에서의 배경 도너(background donor)의 농도는 1016cm-3 미만으로 측정되어 기타 HVPE 재료와 양호하게 필적하였다.
전술한 예는 본 발명이 부울 제조의 방법론적 원리의 증거를 입증한다. 본 발명의 방법의 최적의 실시는 고품질, 적절한 크기의 시드의 사용, 최적화된 시드의 준비 및 성장 과정(시드의 수축을 포함)에서의 일정한 성장 온도의 유지를 포함한다.
전술한 예는 본 발명의 후술되는 특징들을 입증한다.
증기상 성장 - HVPE 성장 프로세스가 4㎜ 의 GaN 재료를 증착시키기 위해 실시되었다. 증기상에서의 성장이 통상적인 벌크 성장 기술보다 평형에서부터 보다 빨리 진행하며, 질소 전구물질이 상기 공정으로 연속적으로 공급되기 때문에, 고압 장치에 대한 필요성이 배제된다.
고성장 속도 - 0.15㎜/hr 을 초과하는 성장 속도가 입증되었으며, 보다 고성장 속도(예를 들면, 상기 예에서 입증된 속도 보다 2 내지 4배 더 높은 속도)를 향상된 NH3의 분해와 보다 고성장 온도로 달성할 수 있다.
큰 면적 - 부울의 단면적은 시드 결정의 면적과 동일하였다. 전술한 예에서, 시드의 면적은 ∼8㎠ 으로 제한되었지만, 보다 큰 직경으로의 상기 공정의 규모 확장에 장애물은 없다.
크랙 프리(crack free) - 격자 정합 및 TCE 정합된 시드 결정의 성장은 크랙 생성 없이 4㎜ 의 GaN 성장이 가능하여, 종래의 SiC 또는 사파이어상에서의 시드 성장과 크게 대조되었다. 시드의 초기 크랙이 부울의 성장 중에 전파되지 않았기 때문에, 성장 및 쿨다운(cooldown)으로 인한 변형이 없는 특성 또한 입증되었다(초기 크랙이 측방향으로 또는 새로운 웨이퍼 재료 내부로 성장하지 않았음).
슬라이싱된 웨이퍼 - GaN 부울은 충분히 튼튼하고 그 길이도 충분하여, 개별 웨이퍼로 슬라이싱하고, 이어서 크기 조정하여 경면 다듬질면으로 폴링싱하였다. 그 결과로 생성되는 웨이퍼는 취급, 에피택셜 성장 및 소자 프로세싱에 매우 적합하다.
양호한 품질의 재료 - 웨이퍼의 결정 품질은 종래의 이종에피텍셜 GaN 재료와 비교할 수 있었다.
전술한 예는 본 발명의 이점 및 특징들을 입증하였다. 본 발명의 다양한 양태는 이하의 사항들을 포함하는 최적화에 적합하다.
시드의 준비 - 시드상에 증착된 GaN의 구조에서 명백한 변화가 존재한다. 최적화된 시드의 준비 및 성장 핵생성은 제품 부울의 품질을 최대화하기에 적합하다.
반응기 구조 - 성장 반응기는, 성장 부산물을 효율적으로 관리하고 반응물을 연속적으로 보충하면서 GaN 부울이 고성장 속도로 균일하게 성장하도록 원하는 대로 구성되고 배열된다.
결정 면적 - 엣지 준비 기법이 보다 고성장 온도, 보다 높은 NH3/Ga 비율, 보다 낮은 압력, 원하는 열구배 및 비균일 흐름 패턴과 조합되어, 결정 면적이 확장되도록 단결정 부울 재료가 시드에 대해 수직한 방향 및 시드에 대해 평행한 방향으로 모두 성장하게 된다. 대안적으로, 측방향 성장의 장벽으로 역할을 하는 엣지 코팅 기법이 부울의 엣지에서의 다결정 성장 및 단결정 영역의 잠식을 제한하는 데에 유용하게 사용된다.
웨이퍼 제조 - 웨이퍼 제조 유닛의 작동(폴리싱, 톱질, 사이징, 피니싱 등)은 당업계 내에서 최적화할 수 있어, 부울에 의해 생산된 제품 웨이퍼의 품질을 최대화한다.
본 발명의 부울은 다양한 소자 품질의 웨이퍼를 제공하도록 적절한 방식으로 분할 또는 절단될 수 있고, 이어서 이들 웨이퍼는 발광 다이오드, 레이저 다이오드, 자외선 광검출기, 고전자 이동도 트랜지스터, 쌍극성 트랜지스터, 이종접합 쌍극성 트랜지스터, 고출력 정류기, 파장 분할 멀티 플렉싱 컴포넌트 등과 같은 다양한 마이크로일렉트로닉 소자와 소자 전구 구조체를 제조하에 적합한 품질의 소자 기판으로 사용될 수 있다. 이러한 소자의 여러 가지 상이한 형태가 이하에 예시적으로 기재되어 있다.
도 4는 본 발명의 부울로부터 얻어진 웨이퍼(92) 상에 성형된 이중 이종 접합 구조의 LED(90)의 개략적인 도면이다. n-도핑 AlGaN 재료일 수 있는 상기 웨이퍼는 그 바닥면에 n-전극(94)이 형성되어 있다. 웨이퍼의 상부면 위에는 n-AlGaN 클래딩층(96), 비(非)도핑 InGaN 활성 영역층(98), p형 AlGaN 클래딩층(100), p형 GaN 접점층(102) 및 p-전극(104)을 포함하는 연속층(96 내지 104)들이 배치되어 있다.
도 5는 본 발명의 부울로부터 얻어진 웨이퍼(112) 상에 성형된 클리브형 레이저 다이오드(110)(cleaved laser diode)의 개략적인 도면이다. 상기 웨이퍼(112)는 p형 AlGaN 재료로서, 그 바닥면에 큰 면적의 p-접점 전극(114)을 구비한다. 이 웨이퍼의 상부면 위에는 p-AlGaN 클래딩층(116), GaN/InGaN 다중 양자 웰(well) 활성 영역층(118), n형 AlGaN 클래딩층(120), n형 GaN 접점층(122) 및 n-전극(124)을 포함하는 연속층(116 내지 124)들이 배치되어 있다.
도 6은 본 발명의 부울로부터 얻어진 웨이퍼(132) 상에 성형된 자외선 광검출기(130)의 개략적 도면이다. 상기 웨이퍼(132)는 Alx1Ga1-x1N 재료(여기서, x1 > x2 + 0.05)로 형성되어 있다. 기판 위에는 n형 Alx1Ga1-x1N 재료층(134), n형 Alx2Ga1-x2N 재료층(136), n-전극(137)을 포함하는 연속층(134 내지 137)들과, 절연(비도핑) Alx2Ga1-x2N 재료층(138), p형 Alx2Ga1-x2N 재료층(140), p형 GaN 재료층(142)(또는 p형 GaN으로 서서히 변화하는 층) 및 p-전극(144)이 배치되어 있다.
도 7은 본 발명의 부울로부터 얻어진 반절연 GaN 웨이퍼(152) 상에 성형된 고전자 이동도 트랜지스터(150)의 개략적인 도면이다. 상기 웨이퍼(152) 위에는 비도핑 GaN 층(154)과, 100 Å 미만 정도의 두께를 가질 수 있는 비도핑 AlGaN 층(156)과, 약 200 Å 정도의 두께를 가질 수 있는 n+ AlGaN 층(158)을 포함하는 연속층(154 내지 158)이 배치되어 있다. 도시되어 있는 바와 같이, 소자 구조는 드레인 전극(160), 게이트 전극(162) 및 소스 전극(164)을 포함하고 있다.
도 8은 본 발명의 부울로부터 얻어진 n형 (AlGaN)N 웨이퍼(182) 상에 성형된 고출력 정류기(180)의 개략적인 도면이다. 저항 접점(184)이 상기 웨이퍼의 아래에 배치되어 있고, 이 웨이퍼의 위에는 n형 (AlGaN)N 스탠드오프(stand-off) 층(186)과 쇼트키 접점(188)(Schottky contact)이 배치되어 있다.
도 9는 본 발명에 따른 부울로부터 얻어진 n형 GaN 웨이퍼(202) 상에 성형된 AlGaN/GaN 이종접합 쌍극성 트랜지스터(200)의 개략적인 도면이다. 이 소자의 구조는 n형 GaN 콜렉터(204), 콜렉터 접점(206), 얇은(예를 들면, 100 내지 300㎚ 두께) p형 GaN 베이스 영역(208) 및 베이스 전극(210)을 포함한다. 베이스 영역의 아래에는 n형 AlGaN 에미터(212)와 에미터 전극(214)이 배치되어 있다. 에미터와 베이스 재료 사이의 접합은 이 접합의 전도대에서의 갑작스런 불연속을 방지하기 위해 베이스(208)의 GaN으로부터 에미터(212)의 AlGaN 성분으로 서서히 변화시킬 수 있다.
분할 또는 재분할에 의해 다양한 마이크로일렉트로닉 소자 품질 웨이퍼를 생산할 수 있는 벌크 성장체로서의 부울의 제조 및 사용에 관하여 본 발명이 기재되어 있지만, 기재된 다양한 기법이 단일 웨이퍼 제조 공정에 적용할 수 있다는 것을 이해할 것이다. 예를 들면, GaN 단일 웨이퍼는 사파이어 상에서 GaN의 두께 성장(예를 들면, 300 내지 500 미크론)으로 생산될 수 있고, 이어서 사파이어 기판으로부터 GaN 층을 분리시키고, 그 결과로 얻어진 GaN 층이 후속 공정을 위한 웨이퍼를 구성하게 된다. 이 경우에, 시드로부터 분리하기에 앞서 HVPE 시스템내에서 또는 HVPE 시스템으로부터 제거한 후의 다른 처리 공정에서 기판의 표면상에 추가의 에피택셜층을 성장시킬 수 있다. 이러한 단일 웨이퍼의 형성은 도핑, 폴리싱 및 사이징 등을 비롯한, 본 명세서에 기재된 다양한 형태의 처리 작업이 뒤따를 수 있다.
본 명세서에서 본 발명을 예시적인 실시예와 특징들에 관하여 다양하게 개시 하였지만, 전술한 실시예 및 특징들은 본 발명을 한정하기 위한 것이 아니며, 다른 변형, 수정 및 다른 실시예가 당업자들에게 제안될 수 있다. 따라서, 본 발명은 이하에 기재된 청구 범위와 일관되게 광범위로 해석될 것이다.

Claims (113)

  1. 본래의 시드 결정으로부터 성장된 마이크로일렉트로닉 소자에 적합한 품질의 (Al, Ga, In)N 부울로서, 상기 부울은 시드 결정보다 더 큰 횡면적을 갖는 극단부를 구비하는 것인 부울.
  2. 제1항에 있어서, 5㎠ 보다 큰 횡면적을 갖는 것인 부울.
  3. 청구항 3은(는) 설정등록료 납부시 포기되었습니다.
    제2항에 있어서, 5mm 보다 큰 길이를 갖는 것인 부울.
  4. 청구항 4은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 증기상 에피택시(VPE)에 의해 성장된 것인 부울.
  5. 청구항 5은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 직경이 1㎝보다 크고 길이가 1㎜보다 크며, 크랙이 없고 상단 표면 결함 밀도가 107 결함 cm-2 미만인 것인 부울.
  6. 제1항에 있어서, 4㎜보다 큰 길이를 갖는 것인 부울.
  7. 청구항 7은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 10㎜보다 큰 길이를 갖는 것인 부울.
  8. 제1항에 있어서, 상기 본래의 시드 결정은 c-축, a-축, m-축, r-축 배향, 그리고 주 결정축으로부터 10도 미만의 오프컷 배향으로 이루어진 그룹으로부터 선택된 배향을 갖는 것인 부울.
  9. 청구항 9은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, c-축 배향 시드 결정의 N-페이스 혹은 (Al, Ga, In)-페이스상에 성장되는 것인 부울.
  10. 청구항 10은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, n형으로 되는 것인 부울.
  11. 제1항에 있어서, 실리콘 및 게르마늄으로 이루어진 군에서 선택된 도펀트종으로 도핑되는 것인 부울.
  12. 청구항 12은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서, 실리콘 도펀트종은 실란으로부터 유도되는 것인 부울.
  13. 청구항 13은(는) 설정등록료 납부시 포기되었습니다.
    제11항에 있어서, 게르마늄 도펀트종은 게르만(germane)으로부터 유도되는 것인 부울.
  14. 제1항에 있어서, 실온에서 1E15 내지 5E19cm-3의 전자 농도를 산출하도록 도핑되는 것인 부울.
  15. 청구항 15은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 실온에서 5E17 내지 1E19 cm-3의 전자 농도를 산출하도록 도핑되는 것인 부울.
  16. 청구항 16은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, p형으로 되는 것인 부울.
  17. 제16항에 있어서, 베릴륨, 마그네슘 및 아연으로 이루어진 군에서 선택된 도펀트종으로 도핑되는 것인 부울.
  18. 청구항 18은(는) 설정등록료 납부시 포기되었습니다.
    제17항에 있어서, 도펀트종의 유기금속 공급원을 사용하여 도핑되는 것인 부울.
  19. 제16항에 있어서, 실온에서 1E15 내지 1E19cm-3의 홀(hole) 농도를 산출하도록 도핑되는 것인 부울.
  20. 청구항 20은(는) 설정등록료 납부시 포기되었습니다.
    제16항에 있어서, 실온에서 5E17 내지 1E19cm-3의 홀 농도를 산출하도록 도핑되는 것인 부울.
  21. 제1항에 있어서, 바나듐, 크롬, 철, 비소, 망간, 코발트, 니켈 및 구리로 이루어진 그룹으로부터 선택된 도펀트종으로 도핑되는 것인 부울.
  22. 청구항 22은(는) 설정등록료 납부시 포기되었습니다.
    제21항에 있어서, 도펀트종의 증기 공급원을 사용하여 도핑되는 것인 부울.
  23. 청구항 23은(는) 설정등록료 납부시 포기되었습니다.
    제21항에 있어서, 상기 도펀트종은 p형 및 딥 레벨의 도펀트 고체 공급원으로 이루어진 그룹으로부터 선택된 고체 공급원으로부터 유도되는 것인 부울.
  24. 제21항에 있어서, 1E3 ohm-cm 보다 큰 저항을 갖는 것인 부울.
  25. 본래의 시드 재료와 그 위에 성장된 부울 재료를 포함하는 (Al, Ga, In)N 부울로서, 상기 시드 재료와 상기 부울 재료 사이의 중간층을 구비하고, 상기 부울은 시드 재료보다 더 큰 횡면적을 갖는 극단부를 구비하는 것인 부울.
  26. 제25항에 있어서, 상기 중간층 재료는 웨이퍼 공급원 재료 내의 변형을 완화 혹은 적응시키는 특성, 웨이퍼 공급원 재료의 전기 특성을 변경시키는 특성, 웨이퍼 공급원 재료의 결함 밀도를 감소시키는 특성, 웨이퍼 공급원 재료를 시드 재료로부터의 분리를 용이하게 하는 특성, 그리고 웨이퍼 공급원 재료의 성장 핵생성을 용이하게 하는 특성들 중 하나 이상의 기능 특성을 갖는 것인 부울.
  27. 청구항 27은(는) 설정등록료 납부시 포기되었습니다.
    제25항에 있어서, 상기 중간층은 VPE, CVD, PVD, MBE, MOVPE, HVPE 로 이루어진 그룹으로부터 선택된 증착 프로세스에 의해 증착되는 것인 부울.
  28. 청구항 28은(는) 설정등록료 납부시 포기되었습니다.
    제25항에 있어서, 상기 중간층은 시드 결정의 변경, 엣칭 혹은 패턴 처리에 의해 형성되는 것인 부울.
  29. 청구항 29은(는) 설정등록료 납부시 포기되었습니다.
    제25항에 있어서, 상기 중간층은 하나 또는 다수의 층 혹은 재료상에 구성되는 것인 부울.
  30. 제1항에 있어서, 106 결함 cm-2 미만의 표면 결함 밀도를 갖는 것인 부울.
  31. 청구항 31은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 104 결함 cm-2 미만의 표면 결함 밀도를 갖는 것인 부울.
  32. 청구항 32은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 1㎝보다 큰 직경과, 1㎜보다 큰 길이를 가지며 크랙이 없는 것인 부울.
  33. 청구항 33은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, c-축, a-축, m-축, r-축 배향, 주 결정축으로부터 1 내지 10도로 오프컷된 오프컷 배향, 그리고 N-페이스 및 (In, Al, Ga)-페이스로 이루어진 그룹으로부터 선택된 배향을 갖는 것인 부울.
  34. 청구항 34은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, (Al, Ga, In) 질화물은 (Al, Ga, In)N 을 포함하는 것인 부울.
  35. 제1항에 있어서, (Al, Ga, In) 질화물은 GaN 을 포함하는 것인 부울.
  36. 청구항 36은(는) 설정등록료 납부시 포기되었습니다.
    핵 변환 도핑에 의해 도핑되는 것인 (Al, Ga, In) 질화물 부울 혹은 웨이퍼.
  37. 청구항 37은(는) 설정등록료 납부시 포기되었습니다.
    제36항에 있어서, 실온에서 1E15 내지 5E19cm-3의 전자 농도를 산출하도록 도핑되는 것인 (Al, Ga, In) 질화물 부울 혹은 웨이퍼.
  38. 청구항 38은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 따른 부울 혹은 그 부울로부터 얻어진 웨이퍼로서, 600℃ 보다 높은 온도에서 확산에 의해 도핑되는 것인 부울 또는 웨이퍼.
  39. 청구항 39은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 광학 리프트오프(optical liftoff) 기법에 의해 생성된 시드 결정상에 성장되는 것인 부울.
  40. 청구항 40은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 있어서, 희생 템플릿상에 (Al, Ga, In)N을 성장시키고, 물리적, 열적, 엣칭, H-파쇄(H-fracture) 및 취성 제거 기법으로 이루어진 그룹으로부터 선택된 제거 기법에 의해 상기 템플릿을 제거하여 생성된 시드 결정상에서 성장되는 것인 부울.
  41. 제1항에 따른 부울로부터 얻어진 웨이퍼.
  42. 제41항에 있어서, c-축, a-축, m-축, r-축으로 이루어진 그룹으로부터 선택된 배향을 갖는 것인 웨이퍼.
  43. 제41항에 있어서, 주 결정축으로부터 0.5 내지 10도 오프컷된 배향을 갖는 것인 웨이퍼.
  44. 청구항 44은(는) 설정등록료 납부시 포기되었습니다.
    제41항에 있어서, 에피택셜 성장을 위해 준비된 c-축 배향 웨이퍼의 N-페이스와 (Al, Ga, In)-페이스 중 하나 이상을 갖는 것인 웨이퍼.
  45. 청구항 45은(는) 설정등록료 납부시 포기되었습니다.
    제41항에 있어서, 슬라이싱 혹은 컷팅 이외의 것에 의해 본래의 시드 결정으로부터 분할되는 것인 웨이퍼.
  46. 연속하는 웨이퍼 재료와 분할 재료층을 포함하는 부울로부터 분할된 웨이퍼로서, 상기 분할 재료는 선택된 방사선의 흡수성이 웨이퍼 재료의 그것보다 더 높고, 상기 웨이퍼는 상기 분할 재료 상의 상기 선택된 방사선의 충돌에 의해 부울로부터 분할되는 것인 웨이퍼.
  47. (Al, Ga, In)N 부울로부터 형성된, 소자에 적합한 품질의 (Al, Ga, In)N 웨이퍼로서, 상기 (Al, Ga, In)N 부울은 본래의 시드 결정으로부터 성장되고, 상기 부울은 시드 결정보다 더 큰 횡면적을 갖는 극단부를 구비하는 것인 웨이퍼.
  48. 제47항에 있어서, 10 ×10 제곱마이크로미터 면적에 걸쳐 5옹스트롬 미만의 RMS 거칠기의 표면을 갖는 것인 웨이퍼.
  49. 제47항에 있어서, 1미터보다 큰 곡률 반경을 갖는 것인 웨이퍼.
  50. 제47항에 있어서, ±0.3 도보다 더 양호하게 배향된 평탄부를 갖는 것인 웨이퍼.
  51. 청구항 51은(는) 설정등록료 납부시 포기되었습니다.
    제47항에 있어서, 벽개에 의해 생성된 평탄부를 갖는 것인 웨이퍼.
  52. 청구항 52은(는) 설정등록료 납부시 포기되었습니다.
    제47항에 있어서, 평균 웨이퍼 두께의 20% 미만의 총 두께 변화(TTV)를 갖는 것인 웨이퍼.
  53. 제47항에 있어서, 평균 웨이퍼 두께의 5% 미만의 총 두께 변화(TTV)를 갖는 것인 웨이퍼.
  54. 제47항에 있어서, 50마이크로미터 미만의 워프(warp)를 갖는 것인 웨이퍼.
  55. 청구항 55은(는) 설정등록료 납부시 포기되었습니다.
    제47항에 있어서, 10마이크로미터 미만의 워프를 갖는 것인 웨이퍼.
  56. 청구항 56은(는) 설정등록료 납부시 포기되었습니다.
    제47항에 있어서, 웨이퍼내에 혹은 웨이퍼상의 마이크로일렉트로닉 소자 구조를 더 포함하는 것인 웨이퍼.
  57. 제47항에 있어서, 상기 마이크로일렉트릭 소자 구조는 발광 다이오드, 레이저 다이오드, 자외선 광검출기, 고전자 이동도 트랜지스터, 쌍극성 트랜지스터(bipolar transistor), 이종접합 쌍극성 트랜지스터, 파장 분할 멀티플렉싱 컴포넌트, 고출력 정류기로 이루어진 그룹으로부터 선택되는 것인 웨이퍼.
  58. (Al, Ga, In)N 부울의 제조 방법으로서,
    상기 부울을 위한 본래의 (Al, Ga, In)N 시드 결정을 제공하는 단계와,
    부울을 산출하여 상기 부울이 시드 결정보다 더 큰 횡면적을 갖는 극단부를 구비하게 되도록, 증기상 에피택시에 의해 (Al, Ga, In)N 재료를 상기 시드 결정상에서 그 시드 결정에 수직한 방향 및 시드 결정에 평행한 방향 모두로 성장시키는 단계를 포함하는 것인 제조 방법.
  59. 청구항 59은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 성장 단계는 시간당 20마이크로미터보다 큰 성장 속도로 실행되는 것인 제조 방법.
  60. 제58항에 있어서, 상기 성장 단계는 시간당 50마이크로미터보다 큰 성장 속도로 실행되는 것인 제조 방법.
  61. 제58항에 있어서, 상기 (Al, Ga, In)N 재료는 GaN 을 포함하며, 상기 성장은 900 내지 1100℃ 의 온도 범위내에서 행해지는 것인 제조 방법.
  62. 청구항 62은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 (Al, Ga, In)N 재료는 AlN 을 포함하며, 상기 성장은 950 내지 1200℃ 의 온도 범위내에서 행해지는 것인 제조 방법.
  63. 청구항 63은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 (Al, Ga, In)N 재료는 InN 을 포함하며, 상기 성장은 700 내지 900℃ 의 온도 범위내에서 행해지는 것인 제조 방법.
  64. 청구항 64은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 증기상 에피택시는 HVPE를 포함하는 것인 제조 방법.
  65. 청구항 65은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료를 시드 결정상에 성장시키는 단계는 암모니아, 히드라진, 아민 및 폴리아민으로 이루어진 그룹으로부터 선택된 질소 공급원 반응물의 사용을 포함하는 것인 제조 방법.
  66. 청구항 66은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료를 시드 결정상에 성장시키는 단계는 Ⅲ족 전구물질에 대한 질소 함유 전구물질의 소정 유량비를 포함하며, 질소 함유 전구물질의 유량이 Ⅲ족 전구물질의 유량보다 더 큰 것인 제조 방법.
  67. 청구항 67은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료를 시드 결정상에 성장시키는 단계는 10 내지 1000 범위의 Ⅲ족 전구물질에 대한 질소 함유 전구물질의 유량비를 포함하는 것인 제조 방법.
  68. 청구항 68은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료를 시드 결정상에 성장시키는 단계는 Ⅲ족 및 Ⅴ족 전구물질 모두를 함유하는 액체 용액을 성장 반응기로 운반하는 단계와, 상기 성장 반응기에서 Ⅲ-Ⅴ족 질화물 재료를 성장시키는 단계를 포함하는 것인 제조 방법.
  69. 청구항 69은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 성장중에 부울은 (Al, Ga, In)N 재료를 위한 각 전구물질의 공급원으로부터 후퇴되는 것인 제조 방법.
  70. 청구항 70은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 성장중에 부울은 (Al, Ga, In)N 재료를 위한 각 전구물질의 공급원으로부터 후퇴되어 부울의 성장 표면과 상기 공급원 사이에 미리 정해진 거리를 유지하는 것인 제조 방법.
  71. 청구항 71은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울을 1㎜보다 큰 길이로 성장시키는 것인 제조 방법.
  72. 청구항 72은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울을 4㎜보다 큰 길이로 성장시키는 것인 제조 방법.
  73. 청구항 73은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울을 10㎜보다 큰 길이로 성장시키는 것인 제조 방법.
  74. 제58항에 있어서, 상기 부울을 적어도 성장 표면의 결함 밀도가 107 결함 cm-2 미만이 될 때까지 성장시키는 것인 제조 방법.
  75. 청구항 75은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울을 1cm보다 큰 횡방향 치수를 갖도록 성장시키는 것인 제조 방법.
  76. 청구항 76은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울을 적어도 5cm2의 횡단면적을 갖도록 성장시키는 것인 제조 방법.
  77. 청구항 77은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 시드 결정은 c-축, a-축, m-축, r-축 배향, 그리고 주 결정축으로부터 0.5도 미만의 오프컷 배향으로 이루어진 그룹으로부터 선택된 배향을 가지는 것인 제조 방법.
  78. 청구항 78은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 시드 결정은 주 결정축으로부터 0.5 내지 10도의 오프컷된 배향을 갖는 것인 제조 방법.
  79. 청구항 79은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울 성장은 c-축 배향 시드 결정의 N-페이스 혹은 (Al, Ga, In)-페이스상에서 행해지는 것인 제조 방법.
  80. 청구항 80은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 상기 부울은 GaN 부울로부터 얻어진 시드 결정 상에서 성장되는 것인 제조 방법.
  81. 제58항에 있어서, 시드 결정은 HVPE/광학 리프트오프 기법에 의해 생성되는 것인 제조 방법.
  82. 제58항에 있어서, 시드 결정 상에 성장된 (Al, Ga, In)N 재료는 희생 템플릿 상에서 (Al, Ga, In)N을 성장시키고, 물리적, 열적, 엣칭, H-파쇄 및 취성 제거 기법으로 이루어진 그룹으로부터 선택된 제거 기법에 의해 상기 템플릿을 제거함으로써 생성되는 것인 제조 방법.
  83. 청구항 83은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료는 시드 결정과 질화물 재료 사이의 적어도 하나의 중간층을 갖도록 성장되는 것인 제조 방법.
  84. 청구항 84은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 적어도 하나의 중간층을, VPE, CVD, PVD, MBE, MOVPE, HVPE 로 이루어진 그룹으로부터 선택된 증착 프로세스에 의해 증착하거나 시드 결정내에 혹은 시드 결정과 함께 형성하는 것인 제조 방법.
  85. 제58항에 있어서, (Al, Ga, In)N 재료의 성장중에 그 결정질의 품질 혹은 폴리타입(polytype)을 조절하기 위해 불순물을 혼입시키는 것을 포함하는 것인 제조 방법.
  86. 청구항 86은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, 바나듐, 크롬, 철, 비소, 망간, 코발트, 니켈 및 구리로 이루어진 그룹으로부터 선택된 도펀트종으로 (Ga, Al, In)N 재료를 도핑하는 단계를 더 포함하는 것인 제조 방법.
  87. 청구항 87은(는) 설정등록료 납부시 포기되었습니다.
    제58항에 있어서, (Al, Ga, In)N 재료의 성장은 (Al, Ga, In)N 재료용 공급원 성분에 대한 원위치 공급원 보충을 행하고, 성장중에 부울에 대한 공급원의 거리를 유지하며, 시간당 20마이크로미터를 초과하는 (Al, Ga, In)N 재료의 성장 속도로 행하는 것인 제조 방법.
  88. 청구항 88은(는) 설정등록료 납부시 포기되었습니다.
    제87항에 있어서, 4㎜보다 큰 두께로 Ⅲ-Ⅴ족 질화물 재료를 성장시키기에 충분한 시간 동안 행해지는 것인 제조 방법.
  89. 제58항에 있어서, 부울로부터 웨이퍼를 생성하는 단계를 더 포함하는 것인 제조 방법.
  90. 청구항 90은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, 웨이퍼는 와이어 톱으로 부울을 슬라이싱 가공함으로써 생성하는 것인 제조 방법.
  91. 제89항에 있어서, 코어 드릴링, 연마 입자 제트 노출, 와이어 톱질, 레이저 노출, 화학 기계적 폴리싱, 광전자화학적 엣칭 및 반응성 이온 엣칭으로 이루어진 그룹으로부터 선택된 성형 작업을 상기 웨이퍼에 적용하는 단계를 더 포함하는 것인 제조 방법.
  92. 청구항 92은(는) 설정등록료 납부시 포기되었습니다.
    제91항에 있어서, 웨이퍼의 10 ×10 제곱마이크로미터 면적에 걸쳐 10옹스트롬 미만의 RMS 거칠기를 부여하도록 웨이퍼를 처리하는 단계를 더 포함하는 것인 제조 방법.
  93. 청구항 93은(는) 설정등록료 납부시 포기되었습니다.
    제91항에 있어서, 웨이퍼의 표면하의 손상을 제거하도록 웨이퍼를 처리하는 단계를 더 포함하는 것인 제조 방법.
  94. 제89항에 있어서, 웨이퍼상에 마이크로일렉트로닉 소자 구조를 형성하는 단계를 더 포함하는 것인 제조 방법.
  95. 제94항에 있어서, 상기 소자 구조는 발광 다이오드, 레이저 다이오드, 자외선 광검출기, 쌍극성 트랜지스터, 이종접합 쌍극성 트랜지스터, 고출력 정류기, 파장 분할 멀티플렉싱 컴포넌트로 이루어진 그룹으로부터 선택된 소자의 적어도 일부를 포함하는 것인 제조 방법.
  96. 청구항 96은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, 부울은 이 부울로부터 웨이퍼를 생성하기 전에 크기 조절되는 것인 제조 방법.
  97. 청구항 97은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, (Al, Ga, In)N 재료는 GaN을 포함하는 것인 제조 방법.
  98. 청구항 98은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, 웨이퍼를 폴리싱하는 단계를 더 포함하는 것인 제조 방법.
  99. 청구항 99은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, 거친 연마재 매체 및 중간 정도의 연마재 매체로 웨이퍼를 래핑(lapping) 처리하고, 이어서 미세한 연마재 매체로 폴리싱하는 단계를 더 포함하는 것인 제조 방법.
  100. 청구항 100은(는) 설정등록료 납부시 포기되었습니다.
    제99항에 있어서, 연마재 매체는 다이아몬드, 보론 카바이드, 탄화규소 및 알루미나로 이루어진 그룹으로부터 선택된 하나 이상의 연마 재료를 포함하는 것인 제조 방법.
  101. 청구항 101은(는) 설정등록료 납부시 포기되었습니다.
    제89항에 있어서, 산성 CMP 슬러리 조성물과 염기성 CMP 슬러리 조성물로 이루어진 그룹으로부터 선택된 슬러리 조성물로 웨이퍼를 화학 기계적 폴리싱하는 단계를 더 포함하는 것인 제조 방법.
  102. 청구항 102은(는) 설정등록료 납부시 포기되었습니다.
    제86항에 있어서, 에피택셜 성장에 적합한 표면이 얻어지도록 웨이퍼의 적어도 하나의 면을 반응성 이온 엣칭 처리하는 단계를 더 포함하는 것인 제조 방법.
  103. 청구항 103은(는) 설정등록료 납부시 포기되었습니다.
    제1항에 따른 부울로부터 얻어진 기판을 포함하며, 이 기판상에 또는 기판내에 또는 이들 모두에 형성된 소자를 갖는 것인 마이크로일렉트로닉 소자 구조.
  104. 청구항 104은(는) 설정등록료 납부시 포기되었습니다.
    제103항에 있어서, 상기 소자는 발광 다이오드 및 레이저로 이루어지는 그룹으로부터 선택되는 것인 마이크로일렉트로닉 소자 구조.
  105. 청구항 105은(는) 설정등록료 납부시 포기되었습니다.
    제103항에 있어서, 상기 기판은 벽개(cleaving)된 것인 마이크로일렉트로닉 소자 구조.
  106. 청구항 106은(는) 설정등록료 납부시 포기되었습니다.
    제105항에 있어서, 자립 재료(free-standing material) 상에 있는 것인 마이크로일렉트로닉 소자 구조.
  107. 삭제
  108. 삭제
  109. 삭제
  110. 삭제
  111. 삭제
  112. 삭제
  113. 삭제
KR1020027012071A 2000-03-13 2001-03-12 Ⅲ-ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용 KR100767650B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/524,062 2000-03-13
US09/524,062 US6596079B1 (en) 2000-03-13 2000-03-13 III-V nitride substrate boule and method of making and using the same

Publications (2)

Publication Number Publication Date
KR20020087414A KR20020087414A (ko) 2002-11-22
KR100767650B1 true KR100767650B1 (ko) 2007-10-18

Family

ID=24087600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027012071A KR100767650B1 (ko) 2000-03-13 2001-03-12 Ⅲ-ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용

Country Status (12)

Country Link
US (4) US6596079B1 (ko)
EP (2) EP2305859B1 (ko)
JP (3) JP5542292B2 (ko)
KR (1) KR100767650B1 (ko)
CN (2) CN100379901C (ko)
AU (1) AU2001247389A1 (ko)
IL (2) IL151698A0 (ko)
MY (1) MY122821A (ko)
PL (1) PL357941A1 (ko)
RU (1) RU2272090C2 (ko)
TW (1) TWI259513B (ko)
WO (1) WO2001068955A1 (ko)

Families Citing this family (297)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
JP4374156B2 (ja) * 2000-09-01 2009-12-02 日本碍子株式会社 Ｉｉｉ−ｖ族窒化物膜の製造装置及び製造方法
JP2002173895A (ja) * 2000-09-25 2002-06-21 Nippon Paper Industries Co Ltd グラビア印刷用紙
US7053413B2 (en) * 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US7615780B2 (en) * 2000-10-23 2009-11-10 General Electric Company DNA biosensor and methods for making and using the same
US8507361B2 (en) * 2000-11-27 2013-08-13 Soitec Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US6649287B2 (en) * 2000-12-14 2003-11-18 Nitronex Corporation Gallium nitride materials and methods
US6576932B2 (en) * 2001-03-01 2003-06-10 Lumileds Lighting, U.S., Llc Increasing the brightness of III-nitride light emitting devices
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
US6706114B2 (en) * 2001-05-21 2004-03-16 Cree, Inc. Methods of fabricating silicon carbide crystals
PL219109B1 (pl) * 2001-06-06 2015-03-31 Ammono Spółka Z Ograniczoną Odpowiedzialnością Sposób otrzymywania objętościowego monokrystalicznego azotku zawierającego gal oraz urządzenie do otrzymywania objętościowego monokrystalicznego azotku zawierającego gal
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
US20070032046A1 (en) * 2001-07-06 2007-02-08 Dmitriev Vladimir A Method for simultaneously producing multiple wafers during a single epitaxial growth run and semiconductor structure grown thereby
US20030205193A1 (en) * 2001-07-06 2003-11-06 Melnik Yuri V. Method for achieving low defect density aigan single crystal boules
US7501023B2 (en) 2001-07-06 2009-03-10 Technologies And Devices, International, Inc. Method and apparatus for fabricating crack-free Group III nitride semiconductor materials
US6936357B2 (en) * 2001-07-06 2005-08-30 Technologies And Devices International, Inc. Bulk GaN and ALGaN single crystals
WO2003043150A1 (fr) * 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
JP3856750B2 (ja) * 2001-11-13 2006-12-13 松下電器産業株式会社 半導体装置及びその製造方法
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
US8545629B2 (en) 2001-12-24 2013-10-01 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US20060005763A1 (en) * 2001-12-24 2006-01-12 Crystal Is, Inc. Method and apparatus for producing large, single-crystals of aluminum nitride
US7638346B2 (en) * 2001-12-24 2009-12-29 Crystal Is, Inc. Nitride semiconductor heterostructures and related methods
JP4063548B2 (ja) * 2002-02-08 2008-03-19 日本碍子株式会社 半導体発光素子
KR101363377B1 (ko) * 2002-04-15 2014-02-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 질화 갈륨 박막의 전위 감소
US8809867B2 (en) 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
US20060138431A1 (en) 2002-05-17 2006-06-29 Robert Dwilinski Light emitting device structure having nitride bulk single crystal layer
US7070703B2 (en) * 2002-05-23 2006-07-04 Hitachi Global Storage Technologies Netherlands B.V. Process for producing glass disk substrates for magnetically recordable data storage disks
TWI352434B (en) 2002-12-11 2011-11-11 Ammono Sp Zoo A substrate for epitaxy and a method of preparing
EP1590509B1 (en) * 2002-12-11 2014-02-12 Ammono S.A. Process for obtaining bulk monocrystalline gallium-containing nitride
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US20070040181A1 (en) * 2002-12-27 2007-02-22 General Electric Company Crystalline composition, wafer, and semi-conductor structure
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
US7098487B2 (en) * 2002-12-27 2006-08-29 General Electric Company Gallium nitride crystal and method of making same
US8357945B2 (en) * 2002-12-27 2013-01-22 Momentive Performance Materials Inc. Gallium nitride crystal and method of making same
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US7859008B2 (en) * 2002-12-27 2010-12-28 Momentive Performance Materials Inc. Crystalline composition, wafer, device, and associated method
WO2004061923A1 (en) 2002-12-27 2004-07-22 General Electric Company Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same
US20060169996A1 (en) * 2002-12-27 2006-08-03 General Electric Company Crystalline composition, wafer, and semi-conductor structure
US7221037B2 (en) * 2003-01-20 2007-05-22 Matsushita Electric Industrial Co., Ltd. Method of manufacturing group III nitride substrate and semiconductor device
US7112860B2 (en) 2003-03-03 2006-09-26 Cree, Inc. Integrated nitride-based acoustic wave devices and methods of fabricating integrated nitride-based acoustic wave devices
US7898047B2 (en) * 2003-03-03 2011-03-01 Samsung Electronics Co., Ltd. Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
JP4052150B2 (ja) * 2003-03-05 2008-02-27 住友電気工業株式会社 窒化物系半導体装置の製造方法
CN100368604C (zh) 2003-03-17 2008-02-13 财团法人大阪产业振兴机构 第ⅲ族元素氮化物单晶的制备方法和其中使用的设备
KR100550491B1 (ko) * 2003-05-06 2006-02-09 스미토모덴키고교가부시키가이샤 질화물 반도체 기판 및 질화물 반도체 기판의 가공 방법
US7170095B2 (en) * 2003-07-11 2007-01-30 Cree Inc. Semi-insulating GaN and method of making the same
JP2005112641A (ja) * 2003-10-03 2005-04-28 Sumitomo Electric Ind Ltd 窒化物半導体基板および窒化物半導体基板の製造方法
JP4479657B2 (ja) * 2003-10-27 2010-06-09 住友電気工業株式会社 窒化ガリウム系半導体基板の製造方法
JP4232605B2 (ja) * 2003-10-30 2009-03-04 住友電気工業株式会社 窒化物半導体基板の製造方法と窒化物半導体基板
US7323256B2 (en) * 2003-11-13 2008-01-29 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7118813B2 (en) * 2003-11-14 2006-10-10 Cree, Inc. Vicinal gallium nitride substrate for high quality homoepitaxy
US20050112281A1 (en) * 2003-11-21 2005-05-26 Rajaram Bhat Growth of dilute nitride compounds
DE10355600B4 (de) * 2003-11-28 2021-06-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und Verfahren zur Herstellung von Halbleiterchips
WO2005064666A1 (en) * 2003-12-09 2005-07-14 The Regents Of The University Of California Highly efficient gallium nitride based light emitting diodes via surface roughening
KR100506739B1 (ko) * 2003-12-23 2005-08-08 삼성전기주식회사 알루미늄(Ａｌ)을 함유한 질화물 반도체 결정 성장방법
US7135715B2 (en) * 2004-01-07 2006-11-14 Cree, Inc. Co-doping for fermi level control in semi-insulating Group III nitrides
JP4513326B2 (ja) * 2004-01-14 2010-07-28 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体基板の製造方法
JP4991116B2 (ja) * 2004-02-13 2012-08-01 フライベルゲル・コンパウンド・マテリアルズ・ゲーエムベーハー クラックフリーｉｉｉ族窒化物半導体材料の製造方法
JP3888374B2 (ja) * 2004-03-17 2007-02-28 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP2006306722A (ja) * 2004-03-17 2006-11-09 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP4552516B2 (ja) * 2004-06-01 2010-09-29 住友電気工業株式会社 ＡｌＮ単結晶の製造方法
US7956360B2 (en) * 2004-06-03 2011-06-07 The Regents Of The University Of California Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy
JP2005347634A (ja) * 2004-06-04 2005-12-15 Sumitomo Electric Ind Ltd ＡｌＧａＩｎＮ系単結晶ウエハ
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
PL1769105T3 (pl) * 2004-06-11 2014-11-28 Ammono S A Objętościowy monokrystaliczny azotek galu oraz sposób jego wytwarzania
JP2006044982A (ja) * 2004-08-04 2006-02-16 Sumitomo Electric Ind Ltd 窒化物半導体単結晶基板とその合成方法
US8449672B2 (en) * 2004-09-03 2013-05-28 The United States Of America As Represented By The Secretary Of The Navy Method of growing group III nitride crystals
JP2006108435A (ja) 2004-10-06 2006-04-20 Sumitomo Electric Ind Ltd 窒化物半導体ウエハ
PL371405A1 (pl) * 2004-11-26 2006-05-29 Ammono Sp.Z O.O. Sposób wytwarzania objętościowych monokryształów metodą wzrostu na zarodku
EP1819473A1 (de) * 2004-12-10 2007-08-22 Freiberger Compound Materials GmbH Werkst]ckhalterung und verfahren zum drahts[gen
JP4525353B2 (ja) 2005-01-07 2010-08-18 住友電気工業株式会社 Ｉｉｉ族窒化物基板の製造方法
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
JP4563230B2 (ja) * 2005-03-28 2010-10-13 昭和電工株式会社 ＡｌＧａＮ基板の製造方法
JP2006290677A (ja) * 2005-04-11 2006-10-26 Hitachi Cable Ltd 窒化物系化合物半導体結晶の製造方法及び窒化物系化合物半導体基板の製造方法
US8101498B2 (en) 2005-04-21 2012-01-24 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
JP4792802B2 (ja) 2005-04-26 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の表面処理方法
KR100673873B1 (ko) * 2005-05-12 2007-01-25 삼성코닝 주식회사 열전도도가 우수한 질화갈륨 단결정 기판
JP4363368B2 (ja) * 2005-06-13 2009-11-11 住友電気工業株式会社 化合物半導体部材のダメージ評価方法、及び化合物半導体部材の製造方法
JP4277826B2 (ja) * 2005-06-23 2009-06-10 住友電気工業株式会社 窒化物結晶、窒化物結晶基板、エピ層付窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
US8771552B2 (en) * 2005-06-23 2014-07-08 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
US9708735B2 (en) 2005-06-23 2017-07-18 Sumitomo Electric Industries, Ltd. Group III nitride crystal substrate, epilayer-containing group III nitride crystal substrate, semiconductor device and method of manufacturing the same
JP4518209B1 (ja) 2009-09-07 2010-08-04 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
KR100623271B1 (ko) * 2005-06-24 2006-09-12 한국과학기술연구원 갈륨망간나이트라이드 단결정 나노선의 제조방법
DE112006001847B4 (de) * 2005-07-11 2011-02-17 Cree, Inc. Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
JP2007073761A (ja) * 2005-09-07 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体基板及び窒化物半導体基板の加工方法
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
US20070086916A1 (en) * 2005-10-14 2007-04-19 General Electric Company Faceted structure, article, sensor device, and method
US8425858B2 (en) * 2005-10-14 2013-04-23 Morpho Detection, Inc. Detection apparatus and associated method
KR20070042594A (ko) * 2005-10-19 2007-04-24 삼성코닝 주식회사 편평한 측면을 갖는 ａ면 질화물 반도체 단결정 기판
JP4720441B2 (ja) * 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
EP1960570A2 (en) * 2005-11-28 2008-08-27 Crystal Is, Inc. Large aluminum nitride crystals with reduced defects and methods of making them
JP5281408B2 (ja) * 2005-12-02 2013-09-04 クリスタル・イズ，インコーポレイテッド ドープされた窒化アルミニウム結晶及びそれを製造する方法
JP4631681B2 (ja) * 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
JP4696886B2 (ja) * 2005-12-08 2011-06-08 日立電線株式会社 自立した窒化ガリウム単結晶基板の製造方法、および窒化物半導体素子の製造方法
US7777217B2 (en) * 2005-12-12 2010-08-17 Kyma Technologies, Inc. Inclusion-free uniform semi-insulating group III nitride substrate and methods for making same
JP2012134548A (ja) * 2005-12-28 2012-07-12 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法
JP2007197302A (ja) 2005-12-28 2007-08-09 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の製造方法および製造装置
US9230818B2 (en) * 2006-02-02 2016-01-05 Trustees Of Boston University Planarization of GaN by photoresist technique using an inductively coupled plasma
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
US9406505B2 (en) * 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
US7518216B2 (en) * 2006-03-20 2009-04-14 Sumitomo Electric Industries, Ltd. Gallium nitride baseplate, epitaxial substrate, and method of forming gallium nitride
GB2436398B (en) * 2006-03-23 2011-08-24 Univ Bath Growth method using nanostructure compliant layers and HVPE for producing high quality compound semiconductor materials
EP2007933B1 (en) * 2006-03-30 2017-05-10 Crystal Is, Inc. Methods for controllable doping of aluminum nitride bulk crystals
US9034103B2 (en) 2006-03-30 2015-05-19 Crystal Is, Inc. Aluminum nitride bulk crystals having high transparency to ultraviolet light and methods of forming them
US9255342B2 (en) * 2006-04-07 2016-02-09 Sixpoint Materials, Inc. Bismuth-doped semi-insulating group III nitride wafer and its production method
US8764903B2 (en) 2009-05-05 2014-07-01 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US9834863B2 (en) * 2006-04-07 2017-12-05 Sixpoint Materials, Inc. Group III nitride bulk crystals and fabrication method
US20070240631A1 (en) * 2006-04-14 2007-10-18 Applied Materials, Inc. Epitaxial growth of compound nitride semiconductor structures
US20070243703A1 (en) * 2006-04-14 2007-10-18 Aonex Technololgies, Inc. Processes and structures for epitaxial growth on laminate substrates
WO2007128522A2 (en) * 2006-05-08 2007-11-15 Freiberger Compound Materials Gmbh Process for producing a iii-n bulk crystal and a free-standing iii -n substrate, and iii -n bulk crystal and free-standing ih-n substrate
JP2008010835A (ja) 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
KR100718118B1 (ko) * 2006-06-01 2007-05-14 삼성코닝 주식회사 크랙이 없는 ＧａＮ 벌크 단결정의 성장 방법 및 장치
WO2007143743A2 (en) * 2006-06-09 2007-12-13 S.O.I.Tec Silicon On Insulator Technologies High volume delivery system for gallium trichloride
JP4816277B2 (ja) * 2006-06-14 2011-11-16 日立電線株式会社 窒化物半導体自立基板及び窒化物半導体発光素子
US7585772B2 (en) * 2006-07-26 2009-09-08 Freiberger Compound Materials Gmbh Process for smoothening III-N substrates
PL3157045T3 (pl) * 2006-07-26 2021-12-20 Freiberger Compound Materials Gmbh Wygładzone powierzchnie III-N
PL2024991T3 (pl) * 2006-08-09 2013-03-29 Freiberger Compound Mat Gmbh Sposób wytwarzania domieszkowanego kryształu III-N
US8778078B2 (en) * 2006-08-09 2014-07-15 Freiberger Compound Materials Gmbh Process for the manufacture of a doped III-N bulk crystal and a free-standing III-N substrate, and doped III-N bulk crystal and free-standing III-N substrate as such
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
US8483820B2 (en) * 2006-10-05 2013-07-09 Bioness Inc. System and method for percutaneous delivery of electrical stimulation to a target body tissue
US9416464B1 (en) 2006-10-11 2016-08-16 Ostendo Technologies, Inc. Apparatus and methods for controlling gas flows in a HVPE reactor
US7776152B2 (en) * 2006-11-01 2010-08-17 Raytheon Company Method for continuous, in situ evaluation of entire wafers for macroscopic features during epitaxial growth
TWI371870B (en) 2006-11-08 2012-09-01 Epistar Corp Alternate current light-emitting device and fabrication method thereof
US20100062601A1 (en) * 2006-11-15 2010-03-11 Cabot Microelectronics Corporation Methods for polishing aluminum nitride
KR101353334B1 (ko) * 2006-11-22 2014-02-18 소이텍 갈륨 질화물 증착에서의 반응 가스 감소
EP2066496B1 (en) * 2006-11-22 2013-04-10 Soitec Equipment for high volume manufacture of group iii-v semiconductor materials
WO2008064080A1 (en) * 2006-11-22 2008-05-29 S.O.I.Tec Silicon On Insulator Technologies High volume delivery system for gallium trichloride
JP5244814B2 (ja) 2006-11-22 2013-07-24 ソイテック 化学気相成長チャンバ用の温度制御されたパージゲート弁を使用した方法、アセンブリ及びシステム
WO2008067854A1 (en) * 2006-12-08 2008-06-12 Lumilog Method for manufacturing a single crystal of nitride by epitaxial growth on a substrate preventing growth on the edges of the substrate
JP5125098B2 (ja) * 2006-12-26 2013-01-23 信越半導体株式会社 窒化物半導体自立基板の製造方法
US9771666B2 (en) 2007-01-17 2017-09-26 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
US8323406B2 (en) * 2007-01-17 2012-12-04 Crystal Is, Inc. Defect reduction in seeded aluminum nitride crystal growth
GB0701069D0 (en) * 2007-01-19 2007-02-28 Univ Bath Nanostructure template and production of semiconductors using the template
US8080833B2 (en) 2007-01-26 2011-12-20 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
US9437430B2 (en) * 2007-01-26 2016-09-06 Crystal Is, Inc. Thick pseudomorphic nitride epitaxial layers
JP4899911B2 (ja) * 2007-02-16 2012-03-21 日立電線株式会社 Ｉｉｉ族窒化物半導体基板
DE102007010286B4 (de) 2007-03-02 2013-09-05 Freiberger Compound Materials Gmbh Verfahren zum Herstellen eines Verbindungshalbleiterwerkstoffs, einer III-N-Schicht oder eines III-N-Bulkkristalls, Reaktor zur Herstellung des Verbindungshalbleiterwerkstoffs, Verbindungshalbleiterwerkstoff, III-N-Bulkkristall und III-N-Kristallschicht
JP4821007B2 (ja) * 2007-03-14 2011-11-24 国立大学法人大阪大学 Ｉｉｉ族元素窒化物結晶の製造方法およびｉｉｉ族元素窒化物結晶
US7732301B1 (en) 2007-04-20 2010-06-08 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US20080272377A1 (en) * 2007-05-02 2008-11-06 Sumitomo Electric Industries, Ltd. Gallium Nitride Substrate and Gallium Nitride Film Deposition Method
US8088220B2 (en) * 2007-05-24 2012-01-03 Crystal Is, Inc. Deep-eutectic melt growth of nitride crystals
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
US8297061B2 (en) * 2007-08-02 2012-10-30 Cree, Inc. Optoelectronic device with upconverting luminophoric medium
GB2451506B (en) 2007-08-02 2011-12-28 Ford Global Tech Llc An adjustable steering column assembly for a motor vehicle
JP4992616B2 (ja) * 2007-09-03 2012-08-08 日立電線株式会社 Ｉｉｉ族窒化物単結晶の製造方法及びｉｉｉ族窒化物単結晶基板の製造方法
US8652947B2 (en) 2007-09-26 2014-02-18 Wang Nang Wang Non-polar III-V nitride semiconductor and growth method
JP4525743B2 (ja) 2007-11-30 2010-08-18 住友電気工業株式会社 発光デバイス用ｉｉｉ族窒化物結晶基板ならびに発光デバイスおよびその製造方法
JP5391653B2 (ja) * 2008-01-15 2014-01-15 住友電気工業株式会社 窒化アルミニウム結晶の成長方法および窒化アルミニウム結晶の製造方法
JP5353113B2 (ja) * 2008-01-29 2013-11-27 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP5241855B2 (ja) * 2008-02-25 2013-07-17 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハを製造する方法およびｉｉｉ族窒化物ウエハ
JP5053893B2 (ja) * 2008-03-07 2012-10-24 住友電気工業株式会社 窒化物半導体レーザを作製する方法
US8497527B2 (en) * 2008-03-12 2013-07-30 Sensor Electronic Technology, Inc. Device having active region with lower electron concentration
US7781780B2 (en) * 2008-03-31 2010-08-24 Bridgelux, Inc. Light emitting diodes with smooth surface for reflective electrode
WO2009149299A1 (en) 2008-06-04 2009-12-10 Sixpoint Materials Methods for producing improved crystallinty group iii-nitride crystals from initial group iii-nitride seed by ammonothermal growth
JP5631746B2 (ja) 2008-06-04 2014-11-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびｉｉｉ族窒化物結晶を用いてｉｉｉ族窒化物結晶を成長させる方法
US8097081B2 (en) 2008-06-05 2012-01-17 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8871024B2 (en) 2008-06-05 2014-10-28 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US8303710B2 (en) * 2008-06-18 2012-11-06 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
US9404197B2 (en) 2008-07-07 2016-08-02 Soraa, Inc. Large area, low-defect gallium-containing nitride crystals, method of making, and method of use
US20100003492A1 (en) * 2008-07-07 2010-01-07 Soraa, Inc. High quality large area bulk non-polar or semipolar gallium based substrates and methods
WO2011044554A1 (en) * 2009-10-09 2011-04-14 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US7915178B2 (en) * 2008-07-30 2011-03-29 North Carolina State University Passivation of aluminum nitride substrates
EP2319086A4 (en) 2008-08-04 2014-08-27 Soraa Inc WHITE LIGHTING DEVICES WITH NON POLAR OR SEMI-POLAR GALLIUM-HARDENED MATERIALS AND INFLUENCES
US8284810B1 (en) 2008-08-04 2012-10-09 Soraa, Inc. Solid state laser device using a selected crystal orientation in non-polar or semi-polar GaN containing materials and methods
CN102119443B (zh) * 2008-08-05 2013-08-14 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
US8021481B2 (en) 2008-08-07 2011-09-20 Soraa, Inc. Process and apparatus for large-scale manufacturing of bulk monocrystalline gallium-containing nitride
US8979999B2 (en) * 2008-08-07 2015-03-17 Soraa, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US10036099B2 (en) 2008-08-07 2018-07-31 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of gallium nitride boules
US8430958B2 (en) 2008-08-07 2013-04-30 Soraa, Inc. Apparatus and method for seed crystal utilization in large-scale manufacturing of gallium nitride
US8323405B2 (en) 2008-08-07 2012-12-04 Soraa, Inc. Process and apparatus for growing a crystalline gallium-containing nitride using an azide mineralizer
US8148801B2 (en) 2008-08-25 2012-04-03 Soraa, Inc. Nitride crystal with removable surface layer and methods of manufacture
US7976630B2 (en) 2008-09-11 2011-07-12 Soraa, Inc. Large-area seed for ammonothermal growth of bulk gallium nitride and method of manufacture
US8354679B1 (en) 2008-10-02 2013-01-15 Soraa, Inc. Microcavity light emitting diode method of manufacture
WO2010045567A1 (en) * 2008-10-16 2010-04-22 Sixpoint Materials, Inc. Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
US8455894B1 (en) 2008-10-17 2013-06-04 Soraa, Inc. Photonic-crystal light emitting diode and method of manufacture
JP5628681B2 (ja) 2008-10-21 2014-11-19 ルネサスエレクトロニクス株式会社 バイポーラトランジスタ
US8395237B2 (en) * 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
WO2010060034A1 (en) * 2008-11-24 2010-05-27 Sixpoint Materials, Inc. METHODS FOR PRODUCING GaN NUTRIENT FOR AMMONOTHERMAL GROWTH
US8987156B2 (en) 2008-12-12 2015-03-24 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
USRE47114E1 (en) 2008-12-12 2018-11-06 Slt Technologies, Inc. Polycrystalline group III metal nitride with getter and method of making
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US8461071B2 (en) 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9589792B2 (en) 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
JP2010180081A (ja) 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd ＧａＮ基板およびその製造方法、ＧａＮ層接合基板の製造方法、ならびに半導体デバイスの製造方法
WO2010105240A2 (en) * 2009-03-13 2010-09-16 Saint-Gobain Ceramics & Plastics, Inc. Chemical mechanical planarization using nanodiamond
US8299473B1 (en) 2009-04-07 2012-10-30 Soraa, Inc. Polarized white light devices using non-polar or semipolar gallium containing materials and transparent phosphors
US20100289121A1 (en) * 2009-05-14 2010-11-18 Eric Hansen Chip-Level Access Control via Radioisotope Doping
US8306081B1 (en) 2009-05-27 2012-11-06 Soraa, Inc. High indium containing InGaN substrates for long wavelength optical devices
US9800017B1 (en) 2009-05-29 2017-10-24 Soraa Laser Diode, Inc. Laser device and method for a vehicle
US8509275B1 (en) 2009-05-29 2013-08-13 Soraa, Inc. Gallium nitride based laser dazzling device and method
US9250044B1 (en) 2009-05-29 2016-02-02 Soraa Laser Diode, Inc. Gallium and nitrogen containing laser diode dazzling devices and methods of use
US9520856B2 (en) 2009-06-24 2016-12-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator structure having an electrode with a cantilevered portion
JP4924681B2 (ja) * 2009-09-10 2012-04-25 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8435347B2 (en) 2009-09-29 2013-05-07 Soraa, Inc. High pressure apparatus with stackable rings
JP4513927B1 (ja) 2009-09-30 2010-07-28 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
JP5365454B2 (ja) 2009-09-30 2013-12-11 住友電気工業株式会社 Ｉｉｉ族窒化物半導体基板、エピタキシャル基板及び半導体デバイス
US9847768B2 (en) * 2009-11-23 2017-12-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Polarity determining seed layer and method of fabricating piezoelectric materials with specific C-axis
US8222052B2 (en) * 2009-12-01 2012-07-17 The United States Of America As Represented By The Secretary Of The Army Method for growth of dilute-nitride materials using an isotope for enhancing the sensitivity of resonant nuclear reation analysis
JP4793489B2 (ja) 2009-12-01 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP4835749B2 (ja) * 2009-12-18 2011-12-14 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板、エピ層付ｉｉｉ族窒化物結晶基板、ならびに半導体デバイスおよびその製造方法
JP5131266B2 (ja) * 2009-12-25 2013-01-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子、及びｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP4793494B2 (ja) * 2010-01-18 2011-10-12 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ素子を作製する方法
JP5561530B2 (ja) * 2010-03-31 2014-07-30 古河電気工業株式会社 窒化物半導体の炭素ドーピング方法、半導体素子の製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP5806734B2 (ja) 2010-06-30 2015-11-10 クリスタル アイエス, インコーポレーテッドCrystal Is, Inc. 熱勾配制御による窒化アルミニウム大単結晶成長
US8729559B2 (en) 2010-10-13 2014-05-20 Soraa, Inc. Method of making bulk InGaN substrates and devices thereon
US20120100650A1 (en) * 2010-10-26 2012-04-26 The Regents Of The University Of California Vicinal semipolar iii-nitride substrates to compensate tilt of relaxed hetero-epitaxial layers
TW201222872A (en) * 2010-10-26 2012-06-01 Univ California Limiting strain relaxation in III-nitride heterostructures by substrate and epitaxial layer patterning
JP2012094700A (ja) * 2010-10-27 2012-05-17 Toshiba Corp 半導体発光素子の製造方法及び半導体結晶成長装置
WO2012064748A1 (en) * 2010-11-08 2012-05-18 Georgia Tech Research Corporation Systems and methods for growing a non-phase separated group-iii nitride semiconductor alloy
US8786053B2 (en) 2011-01-24 2014-07-22 Soraa, Inc. Gallium-nitride-on-handle substrate materials and devices and method of manufacture
US9099983B2 (en) 2011-02-28 2015-08-04 Avago Technologies General Ip (Singapore) Pte. Ltd. Bulk acoustic wave resonator device comprising a bridge in an acoustic reflector
US9425764B2 (en) 2012-10-25 2016-08-23 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having composite electrodes with integrated lateral features
WO2012120497A1 (en) * 2011-03-04 2012-09-13 Mosaic Crystals Ltd. Method for surfactant crystal growth of a metal-nonmetal compound
US9444426B2 (en) 2012-10-25 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Accoustic resonator having integrated lateral feature and temperature compensation feature
US9218962B2 (en) 2011-05-19 2015-12-22 Globalfoundries Inc. Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor
JP5200194B2 (ja) * 2011-06-24 2013-05-15 パナソニック株式会社 窒化ガリウム系半導体発光素子、光源および凹凸構造形成方法
US20130000545A1 (en) * 2011-06-28 2013-01-03 Nitride Solutions Inc. Device and method for producing bulk single crystals
US8492185B1 (en) 2011-07-14 2013-07-23 Soraa, Inc. Large area nonpolar or semipolar gallium and nitrogen containing substrate and resulting devices
US8962359B2 (en) 2011-07-19 2015-02-24 Crystal Is, Inc. Photon extraction from nitride ultraviolet light-emitting devices
RU2479892C2 (ru) * 2011-07-25 2013-04-20 Общество с ограниченной ответственностью "Галлий-Н" Способ изготовления полупроводниковых светоизлучающих элементов
JP2013038116A (ja) * 2011-08-04 2013-02-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
JP2013058741A (ja) * 2011-08-17 2013-03-28 Hitachi Cable Ltd 金属塩化物ガス発生装置、ハイドライド気相成長装置、及び窒化物半導体テンプレート
US8922302B2 (en) 2011-08-24 2014-12-30 Avago Technologies General Ip (Singapore) Pte. Ltd. Acoustic resonator formed on a pedestal
JP2013058626A (ja) * 2011-09-08 2013-03-28 Advanced Power Device Research Association 半導体基板の製造方法及び半導体装置
WO2013039003A1 (ja) * 2011-09-12 2013-03-21 三菱化学株式会社 発光ダイオード素子
TWI473283B (zh) * 2011-09-21 2015-02-11 Nat Univ Tsing Hua 晶片
WO2013045596A2 (en) 2011-09-29 2013-04-04 The Morgan Crucible Company Plc Inorganic materials, methods and apparatus for making same, and uses thereof
WO2013049578A2 (en) 2011-09-30 2013-04-04 Saint-Gobain Ceramics & Plastics, Inc. Group iii-v substrate material with particular crystallographic features and methods of making
US9694158B2 (en) 2011-10-21 2017-07-04 Ahmad Mohamad Slim Torque for incrementally advancing a catheter during right heart catheterization
US10029955B1 (en) 2011-10-24 2018-07-24 Slt Technologies, Inc. Capsule for high pressure, high temperature processing of materials and methods of use
KR101943356B1 (ko) * 2011-12-14 2019-01-29 엘지전자 주식회사 선택 성장을 이용한 질화물 반도체 소자 및 그 제조 방법
US8482104B2 (en) 2012-01-09 2013-07-09 Soraa, Inc. Method for growth of indium-containing nitride films
US9608592B2 (en) 2014-01-21 2017-03-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Film bulk acoustic wave resonator (FBAR) having stress-relief
SE536605C2 (sv) * 2012-01-30 2014-03-25 Odling av kiselkarbidkristall i en CVD-reaktor vid användning av klorineringskemi
US9002493B2 (en) 2012-02-21 2015-04-07 Stmicroelectronics, Inc. Endpoint detector for a semiconductor processing station and associated methods
JP6091886B2 (ja) 2012-03-21 2017-03-08 住友化学株式会社 金属塩化物ガス発生装置、ハイドライド気相成長装置及び窒化物半導体テンプレートの製造方法
US10145026B2 (en) 2012-06-04 2018-12-04 Slt Technologies, Inc. Process for large-scale ammonothermal manufacturing of semipolar gallium nitride boules
JP2014009115A (ja) * 2012-06-28 2014-01-20 Toyota Industries Corp 基板製造方法
US9275912B1 (en) 2012-08-30 2016-03-01 Soraa, Inc. Method for quantification of extended defects in gallium-containing nitride crystals
RU2507634C1 (ru) * 2012-09-24 2014-02-20 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Полупроводниковый прибор и способ его изготовления
US9299555B1 (en) 2012-09-28 2016-03-29 Soraa, Inc. Ultrapure mineralizers and methods for nitride crystal growth
US9328427B2 (en) * 2012-09-28 2016-05-03 Sunpower Corporation Edgeless pulse plating and metal cleaning methods for solar cells
JP2013126939A (ja) * 2012-12-14 2013-06-27 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板
TWI529964B (zh) 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
JP5629340B2 (ja) * 2013-03-04 2014-11-19 フライベルガー・コンパウンド・マテリアルズ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツングＦｒｅｉｂｅｒｇｅｒ Ｃｏｍｐｏｕｎｄ Ｍａｔｅｒｉａｌｓ Ｇｍｂｈ ドープｉｉｉ−ｎバルク結晶及び自立型ドープｉｉｉ−ｎ基板
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
US20150280057A1 (en) 2013-03-15 2015-10-01 James R. Grandusky Methods of forming planar contacts to pseudomorphic electronic and optoelectronic devices
US9650723B1 (en) 2013-04-11 2017-05-16 Soraa, Inc. Large area seed crystal for ammonothermal crystal growth and method of making
RU2534442C1 (ru) * 2013-07-04 2014-11-27 Открытое акционерное общество "Научно-производственное предприятие "Пульсар" Способ изготовления мощного свч-транзистора
US8994033B2 (en) * 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9574135B2 (en) * 2013-08-22 2017-02-21 Nanoco Technologies Ltd. Gas phase enhancement of emission color quality in solid state LEDs
FR3010228B1 (fr) * 2013-08-30 2016-12-30 St Microelectronics Tours Sas Procede de traitement d'une couche de nitrure de gallium comportant des dislocations
JP6279619B2 (ja) 2014-01-28 2018-02-14 住友化学株式会社 半導体基板の製造方法
US10644116B2 (en) * 2014-02-06 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ straining epitaxial process
KR102140789B1 (ko) 2014-02-17 2020-08-03 삼성전자주식회사 결정 품질 평가장치, 및 그것을 포함한 반도체 발광소자의 제조 장치 및 제조 방법
FR3019380B1 (fr) * 2014-04-01 2017-09-01 Centre Nat Rech Scient Pixel semiconducteur, matrice de tels pixels, structure semiconductrice pour la realisation de tels pixels et leurs procedes de fabrication
US10100434B2 (en) 2014-04-14 2018-10-16 Sumitomo Chemical Company, Limited Nitride semiconductor single crystal substrate manufacturing method
JP6328497B2 (ja) * 2014-06-17 2018-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子、パッケージ素子、および発光パネル装置
KR102299362B1 (ko) * 2014-08-21 2021-09-08 삼성전자주식회사 경사진 c-plane 상의 4성분계 양자우물을 포함하는 그린광 발광소자
LU92539B1 (en) * 2014-09-10 2016-03-11 Luxembourg Inst Of Science And Technology List Implantable substrate with selective cell adhesion
FR3029942B1 (fr) * 2014-12-11 2020-12-25 Saint Gobain Lumilog Procede de fabrication de plaquettes de nitrure d'element 13 a angle de troncature non nul
JP6633326B2 (ja) * 2015-09-15 2020-01-22 株式会社ディスコ 窒化ガリウム基板の生成方法
JP6489232B2 (ja) * 2015-11-12 2019-03-27 株式会社Sumco Ｉｉｉ族窒化物半導体基板の製造方法及びｉｉｉ族窒化物半導体基板
US9917156B1 (en) 2016-09-02 2018-03-13 IQE, plc Nucleation layer for growth of III-nitride structures
KR102371795B1 (ko) 2016-09-23 2022-03-08 생-고뱅 세라믹스 앤드 플라스틱스, 인코포레이티드 화학적 기계적 평탄화 슬러리 및 이를 형성하는 방법
US10249786B2 (en) * 2016-11-29 2019-04-02 Palo Alto Research Center Incorporated Thin film and substrate-removed group III-nitride based devices and method
US10921369B2 (en) * 2017-01-05 2021-02-16 Xcalipr Corporation High precision optical characterization of carrier transport properties in semiconductors
US10174438B2 (en) 2017-03-30 2019-01-08 Slt Technologies, Inc. Apparatus for high pressure reaction
CN111164733B (zh) * 2017-07-20 2024-03-19 斯维甘公司 用于高电子迁移率晶体管的异质结构及其生产方法
US11239637B2 (en) 2018-12-21 2022-02-01 Kyocera Sld Laser, Inc. Fiber delivered laser induced white light system
US11421843B2 (en) 2018-12-21 2022-08-23 Kyocera Sld Laser, Inc. Fiber-delivered laser-induced dynamic light system
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
US12000552B2 (en) 2019-01-18 2024-06-04 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system for a vehicle
US11884202B2 (en) 2019-01-18 2024-01-30 Kyocera Sld Laser, Inc. Laser-based fiber-coupled white light system
SG11202107390XA (en) * 2019-01-31 2021-08-30 Seaborg Aps Structural material for molten salt reactors
US11688825B2 (en) * 2019-01-31 2023-06-27 Industrial Technology Research Institute Composite substrate and light-emitting diode
KR20210125551A (ko) * 2019-02-22 2021-10-18 미쯔비시 케미컬 주식회사 GaN 결정 및 기판
DE102019111598A1 (de) * 2019-05-06 2020-11-12 Aixtron Se Verfahren zum Abscheiden eines Halbleiter-Schichtsystems, welches Gallium und Indium enthält
CN110459465B (zh) * 2019-08-30 2022-03-04 上海华力微电子有限公司 自对准双层图形的形成方法
US12107187B2 (en) 2019-12-05 2024-10-01 Enkris Semiconductor, Inc. Semiconductor structures and manufacturing methods thereof
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN115104174A (zh) 2020-02-11 2022-09-23 Slt科技公司 改进的iii族氮化物衬底、制备方法和使用方法
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
WO2022094283A1 (en) * 2020-10-30 2022-05-05 The Regents Of The University Of California Selective-area mesoporous semiconductors and devices for optoelectronic and photonic applications
JP7483669B2 (ja) 2020-11-02 2024-05-15 エスエルティー テクノロジーズ インコーポレイテッド 窒化物結晶成長のための超高純度鉱化剤及び改良された方法
CN113085020B (zh) * 2021-03-31 2023-03-31 广东工业大学 一种织构化氮化硅陶瓷基板及其切割方法和应用
WO2023034608A1 (en) * 2021-09-03 2023-03-09 The Regents Of The University Of California Iii-nitride-based devices grown on or above a strain compliant template

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954874A (en) * 1996-10-17 1999-09-21 Hunter; Charles Eric Growth of bulk single crystals of aluminum nitride from a melt
JP2001206418A (ja) * 2000-01-31 2001-07-31 Yoshino Kogyosho Co Ltd 中 栓

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6615059A (ko) 1966-10-25 1968-04-26
US3598526A (en) 1967-04-27 1971-08-10 Dow Chemical Co Method for preparing monocrystalline aluminum nitride
US3607014A (en) 1968-12-09 1971-09-21 Dow Chemical Co Method for preparing aluminum nitride and metal fluoride single crystals
CA1071068A (en) * 1975-03-19 1980-02-05 Guy-Michel Jacob Method of manufacturing single crystals by growth from the vapour phase
US4129463A (en) * 1977-06-29 1978-12-12 The United States Of America As Represented By The United States Department Of Energy Polycrystalline silicon semiconducting material by nuclear transmutation doping
US4397901A (en) 1979-07-31 1983-08-09 Warren James W Composite article and method of making same
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
FR2629636B1 (fr) 1988-04-05 1990-11-16 Thomson Csf Procede de realisation d'une alternance de couches de materiau semiconducteur monocristallin et de couches de materiau isolant
US5006914A (en) 1988-12-02 1991-04-09 Advanced Technology Materials, Inc. Single crystal semiconductor substrate articles and semiconductor devices comprising same
US5030583A (en) 1988-12-02 1991-07-09 Advanced Technolgy Materials, Inc. Method of making single crystal semiconductor substrate articles and semiconductor device
CA2037198C (en) 1990-02-28 1996-04-23 Katsuhide Manabe Light-emitting semiconductor device using gallium nitride group compound
JP2623466B2 (ja) * 1990-02-28 1997-06-25 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子
US5204314A (en) 1990-07-06 1993-04-20 Advanced Technology Materials, Inc. Method for delivering an involatile reagent in vapor form to a CVD reactor
US5362328A (en) 1990-07-06 1994-11-08 Advanced Technology Materials, Inc. Apparatus and method for delivering reagents in vapor form to a CVD reactor, incorporating a cleaning subsystem
JPH04334018A (ja) 1991-05-09 1992-11-20 Nec Corp 熱処理装置
JPH06188163A (ja) * 1992-12-21 1994-07-08 Toyota Central Res & Dev Lab Inc 半導体装置作製用ＳｉＣ単結晶基板とその製造方法
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
JP2749759B2 (ja) 1993-06-23 1998-05-13 信越化学工業株式会社 静電チャック付セラミックスヒーター
JPH0794784A (ja) * 1993-09-24 1995-04-07 Mitsubishi Cable Ind Ltd 青色発光素子
EP0647730B1 (en) 1993-10-08 2002-09-11 Mitsubishi Cable Industries, Ltd. GaN single crystal
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
US6440823B1 (en) 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
JPH07273048A (ja) * 1994-03-31 1995-10-20 Mitsubishi Cable Ind Ltd 化合物半導体単結晶の製造方法、該化合物半導体の単結晶および単結晶基板の製造方法
US5838029A (en) 1994-08-22 1998-11-17 Rohm Co., Ltd. GaN-type light emitting device formed on a silicon substrate
US5787104A (en) * 1995-01-19 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and method for fabricating the same
JPH0927645A (ja) * 1995-05-08 1997-01-28 Matsushita Electric Ind Co Ltd 複合基板の製造方法とそれを用いた圧電素子
JP3644191B2 (ja) 1996-06-25 2005-04-27 住友電気工業株式会社 半導体素子
US5858086A (en) * 1996-10-17 1999-01-12 Hunter; Charles Eric Growth of bulk single crystals of aluminum nitride
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
JPH111399A (ja) * 1996-12-05 1999-01-06 Lg Electron Inc 窒化ガリウム半導体単結晶基板の製造方法並びにその基板を用いた窒化ガリウムダイオード
JP3721674B2 (ja) * 1996-12-05 2005-11-30 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体基板の製造方法
JP3620683B2 (ja) * 1996-12-27 2005-02-16 信越半導体株式会社 半導体ウエーハの製造方法
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3416042B2 (ja) * 1997-03-25 2003-06-16 三菱電線工業株式会社 ＧａＮ基材及びその製造方法
EP0874405A3 (en) * 1997-03-25 2004-09-15 Mitsubishi Cable Industries, Ltd. GaN group crystal base member having low dislocation density, use thereof and manufacturing methods thereof
JPH11191657A (ja) 1997-04-11 1999-07-13 Nichia Chem Ind Ltd 窒化物半導体の成長方法及び窒化物半導体素子
DE19715572A1 (de) 1997-04-15 1998-10-22 Telefunken Microelectron Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
US6027988A (en) * 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
JPH10337725A (ja) * 1997-06-05 1998-12-22 Nitomatsuku Ii R Kk 硬脆材料の切断方法および半導体シリコンウェハ
KR20010021496A (ko) * 1997-07-03 2001-03-15 추후제출 에피택셜 필름의 결함 제거 방법
JPH1143398A (ja) * 1997-07-22 1999-02-16 Mitsubishi Cable Ind Ltd ＧａＮ系結晶成長用基板およびその用途
US6015979A (en) 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
CN100344004C (zh) 1997-10-30 2007-10-17 住友电气工业株式会社 GaN单晶衬底及其制造方法
JP4783483B2 (ja) 1997-11-07 2011-09-28 フィリップス ルミレッズ ライティング カンパニー リミテッド ライアビリティ カンパニー 半導体基板および半導体基板の形成方法
JPH11163109A (ja) 1997-12-01 1999-06-18 Kyocera Corp ウエハ保持装置
JPH11204885A (ja) 1998-01-08 1999-07-30 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物半導体層の成長方法および半導体装置の製造方法
JPH11209199A (ja) * 1998-01-26 1999-08-03 Sumitomo Electric Ind Ltd ＧａＮ単結晶の合成方法
DE69923436T2 (de) * 1998-03-06 2006-01-05 Asm America Inc., Phoenix Verfahren zum beschichten von silizium mit hoher kantenabdeckung
JPH11297631A (ja) * 1998-04-14 1999-10-29 Matsushita Electron Corp 窒化物系化合物半導体の成長方法
US6064078A (en) 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
JP3788041B2 (ja) 1998-06-30 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板の製造方法
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
WO1999066565A1 (en) 1998-06-18 1999-12-23 University Of Florida Method and apparatus for producing group-iii nitrides
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP4005701B2 (ja) 1998-06-24 2007-11-14 シャープ株式会社 窒素化合物半導体膜の形成方法および窒素化合物半導体素子
JP2000044399A (ja) * 1998-07-24 2000-02-15 Sharp Corp 窒化ガリウム系化合物半導体のバルク結晶製造方法
US6335546B1 (en) * 1998-07-31 2002-01-01 Sharp Kabushiki Kaisha Nitride semiconductor structure, method for producing a nitride semiconductor structure, and light emitting device
GB9826517D0 (en) 1998-12-02 1999-01-27 Arima Optoelectronics Corp Semiconductor devices
US6372041B1 (en) * 1999-01-08 2002-04-16 Gan Semiconductor Inc. Method and apparatus for single crystal gallium nitride (GaN) bulk synthesis
JP3668031B2 (ja) 1999-01-29 2005-07-06 三洋電機株式会社 窒化物系半導体発光素子の製造方法
JP3896718B2 (ja) 1999-03-02 2007-03-22 日亜化学工業株式会社 窒化物半導体
EP1501118B1 (en) * 1999-03-17 2009-10-07 Mitsubishi Chemical Corporation Semiconductor base and its manufacturing method, and semiconductor crystal manufacturing method
EP1200652A1 (en) 1999-05-07 2002-05-02 CBL Technologies Magnesium-doped iii-v nitrides & methods
US6562124B1 (en) * 1999-06-02 2003-05-13 Technologies And Devices International, Inc. Method of manufacturing GaN ingots
US6329088B1 (en) 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
CA2313155C (en) 1999-06-30 2003-09-30 Sumitomo Electric Industries, Ltd. Group iii-v nitride semiconductor growth method and vapor phase growth apparatus
US6265089B1 (en) * 1999-07-15 2001-07-24 The United States Of America As Represented By The Secretary Of The Navy Electronic devices grown on off-axis sapphire substrate
JP2001144014A (ja) 1999-11-17 2001-05-25 Ngk Insulators Ltd エピタキシャル成長用基板およびその製造方法
JP3929008B2 (ja) * 2000-01-14 2007-06-13 シャープ株式会社 窒化物系化合物半導体発光素子およびその製造方法
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US7053413B2 (en) 2000-10-23 2006-05-30 General Electric Company Homoepitaxial gallium-nitride-based light emitting device and method for producing
US6599362B2 (en) * 2001-01-03 2003-07-29 Sandia Corporation Cantilever epitaxial process
JP3631724B2 (ja) 2001-03-27 2005-03-23 日本電気株式会社 Ｉｉｉ族窒化物半導体基板およびその製造方法
JP3696182B2 (ja) 2001-06-06 2005-09-14 松下電器産業株式会社 半導体レーザ素子
US6488767B1 (en) * 2001-06-08 2002-12-03 Advanced Technology Materials, Inc. High surface quality GaN wafer and method of fabricating same
WO2003043150A1 (fr) 2001-10-26 2003-05-22 Ammono Sp.Zo.O. Structure d'element electoluminescent a couche monocristalline non epitaxiee de nitrure
JP2003327497A (ja) 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JP4691911B2 (ja) 2004-06-11 2011-06-01 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体自立基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5954874A (en) * 1996-10-17 1999-09-21 Hunter; Charles Eric Growth of bulk single crystals of aluminum nitride from a melt
JP2001206418A (ja) * 2000-01-31 2001-07-31 Yoshino Kogyosho Co Ltd 中 栓

Also Published As

Publication number Publication date
KR20020087414A (ko) 2002-11-22
RU2002124868A (ru) 2004-03-20
US20030157376A1 (en) 2003-08-21
WO2001068955A1 (en) 2001-09-20
JP2014133695A (ja) 2014-07-24
EP1264011A1 (en) 2002-12-11
JP2012017259A (ja) 2012-01-26
IL151698A0 (en) 2003-04-10
US20030213964A1 (en) 2003-11-20
JP5542292B2 (ja) 2014-07-09
JP5670289B2 (ja) 2015-02-18
US8212259B2 (en) 2012-07-03
MY122821A (en) 2006-05-31
US7655197B2 (en) 2010-02-02
EP1264011B1 (en) 2014-01-22
CN1426497A (zh) 2003-06-25
EP1264011A4 (en) 2008-08-20
CN100379901C (zh) 2008-04-09
RU2272090C2 (ru) 2006-03-20
US7915152B2 (en) 2011-03-29
US20100289122A1 (en) 2010-11-18
AU2001247389A1 (en) 2001-09-24
CN101307498A (zh) 2008-11-19
US6596079B1 (en) 2003-07-22
IL151698A (en) 2006-12-10
JP2003527296A (ja) 2003-09-16
TWI259513B (en) 2006-08-01
PL357941A1 (en) 2004-08-09
EP2305859A1 (en) 2011-04-06
EP2305859B1 (en) 2013-05-08
CN101307498B (zh) 2014-11-05

Similar Documents

Publication Publication Date Title
KR100767650B1 (ko) Ⅲ-ⅴ족 질화물 기판 부울과, 그 제조 방법 및 그것의 사용
EP2290136B1 (en) Method for achieving improved epitaxy quality (surface texture and defect densitity) on free-standing (aluminum, indium, gallium) nitride ((Al, In, Ga)N) substrates for opto-electronic and electronic devices
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
EP2017375A1 (en) Process for producing group iii nitride crystal, group iii nitride crystal substrate, and group iii nitride semiconductor device
WO1999066565A1 (en) Method and apparatus for producing group-iii nitrides
JP2009500862A (ja) ミスカット基板上のレーザダイオード配向
JP2009190936A (ja) Ｉｉｉ族窒化物結晶の製造方法
Kamp Solutions for heteroepitaxial growth of GaN and their impact on devices
Ryou Gallium nitride (GaN) on sapphire substrates for visible LEDs
Hemmingsson et al. Growth of III-nitrides with halide vapor phase epitaxy (HVPE)
Brüeckner et al. High quality GaN layers grown on slightly miscut sapphire wafers
Paskova et al. HVPE-GaN quasi-substrates for nitride device structures
JP2008085060A (ja) 窒化ガリウム系化合物半導体の製造方法
Han Growth of gallium nitride layers with very low threading dislocation densities

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 13