JPWO2010131568A1 - 炭化珪素基板、半導体装置および炭化珪素基板の製造方法 - Google Patents

炭化珪素基板、半導体装置および炭化珪素基板の製造方法 Download PDF

Info

Publication number
JPWO2010131568A1
JPWO2010131568A1 JP2011513299A JP2011513299A JPWO2010131568A1 JP WO2010131568 A1 JPWO2010131568 A1 JP WO2010131568A1 JP 2011513299 A JP2011513299 A JP 2011513299A JP 2011513299 A JP2011513299 A JP 2011513299A JP WO2010131568 A1 JPWO2010131568 A1 JP WO2010131568A1
Authority
JP
Japan
Prior art keywords
substrate
silicon carbide
sic
manufacturing
carbide substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011513299A
Other languages
English (en)
Inventor
太郎 西口
太郎 西口
佐々木　信
信 佐々木
原田　真
真 原田
藤原　伸介
伸介 藤原
靖生 並川
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2010131568A1 publication Critical patent/JPWO2010131568A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板（１）は、炭化珪素からなるベース基板（１０）と、ベース基板（１０）とは別の単結晶炭化珪素からなり、ベース基板（１０）上に接触して配置されたＳｉＣ層（２０）とを備えている。これにより、炭化珪素基板１は、炭化珪素単結晶を有効に利用することが可能な炭化珪素基板となっている。

Description

本発明は炭化珪素基板、半導体装置および炭化珪素基板の製造方法に関し、より特定的には、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板およびその製造方法ならびに製造コストが低減された半導体装置に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
このような状況の下、半導体装置の製造に用いられる炭化珪素結晶および炭化珪素基板の製造方法については、種々の検討がなされ、様々なアイデアが提案されている（たとえば、Ｍ．Ｎａｋａｂａｙａｓｈｉ， ｅｔ ａｌ．、“Ｇｒｏｗｔｈ ｏｆ Ｃｒａｃｋ‐ｆｒｅｅ １００ｍｍ−ｄｉａｍｅｔｅｒ ４Ｈ‐ＳｉＣ Ｃｒｙｓｔａｌｓ ｗｉｔｈ Ｌｏｗ Ｍｉｃｒｏｐｉｐｅ Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ． Ｓｃｉ． Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３−６.（非特許文献１）参照）。
Ｍ．Ｎａｋａｂａｙａｓｈｉ， ｅｔ ａｌ．、"Ｇｒｏｗｔｈ ｏｆ Ｃｒａｃｋ‐ｆｒｅｅ １００ｍｍ−ｄｉａｍｅｔｅｒ ４Ｈ‐ＳｉＣ Ｃｒｙｓｔａｌｓ ｗｉｔｈ Ｌｏｗ Ｍｉｃｒｏｐｉｐｅ Ｄｅｎｓｉｔｉｅｓ、Ｍａｔｅｒ． Ｓｃｉ． Ｆｏｒｕｍ，ｖｏｌｓ．６００‐６０３、２００９年、ｐ．３−６.
しかし、炭化珪素は常圧で液相を持たない。また、結晶成長温度が２０００℃以上と非常に高く、成長条件の制御や、その安定化が困難である。そのため、炭化珪素単結晶は、高品質を維持しつつ大口径化することが困難であり、大口径の高品質な炭化珪素基板を得ることは容易ではない。そして、大口径の炭化珪素基板の作製が困難であることに起因して、炭化珪素基板の製造コストが上昇するだけでなく、当該炭化珪素基板を用いて半導体装置を製造するに際しては、１バッチあたりの生産個数が少なくなり、半導体装置の製造コストが高くなるという問題があった。また、製造コストの高い炭化珪素単結晶を基板として有効に利用することにより、半導体装置の製造コストを低減できるものと考えられる。
そこで、本発明の目的は、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板およびその製造方法ならびに製造コストが低減された半導体装置を提供することである。
本発明に従った炭化珪素基板は、炭化珪素からなるベース基板と、ベース基板とは別の単結晶炭化珪素からなり、ベース基板上に接触して配置されたＳｉＣ層とを備えている。
上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。一方、炭化珪素基板を用いた半導体装置の製造プロセスにおいて効率よく製造を行なうためには、所定の形状および大きさに統一された基板が必要である。そのため、高品質な炭化珪素単結晶（たとえば欠陥密度が小さい炭化珪素単結晶）が得られた場合でも、切断等によって所定の形状等に加工できない領域は、有効に利用されない可能性がある。
これに対し、本発明の炭化珪素基板においては、ベース基板上に、当該ベース基板とは別の単結晶炭化珪素からなるＳｉＣ層が配置されている。そのため、たとえば欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板を上記所定の形状および大きさに加工し、当該ベース基板上に高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ層として配置することができる。このような炭化珪素基板は、所定の形状および大きさに統一されているため半導体装置の製造を効率化できる。また、このような炭化珪素基板の高品質なＳｉＣ層を使用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本発明の炭化珪素基板によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板を提供することができる。ここで、上記ＳｉＣ層がベース基板とは別の単結晶炭化珪素からなる状態とは、ベース基板が炭化珪素の多結晶、非晶質など単結晶以外の炭化珪素からなる場合を含むとともに、ベース基板が単結晶炭化珪素からなる場合であってＳｉＣ層とは別の結晶からなっている場合を含む。ベース基板とＳｉＣ層とが別の結晶からなっている状態とは、ベース基板とＳｉＣ層との間に境界が存在し、たとえば当該境界の一方側と他方側とで欠陥密度が異なっている状態を意味する。このとき、欠陥密度が当該境界において不連続となっていてもよい。
上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層のマイクロパイプ密度は、ベース基板のマイクロパイプ密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の転位密度は、ベース基板の転位密度よりも小さくなっていることが好ましい。より具体的には、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の貫通らせん転位密度は、ベース基板の貫通らせん転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の貫通刃状転位密度は、ベース基板の貫通刃状転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の基底面転位密度は、ベース基板の基底面転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の混合転位密度は、ベース基板の混合転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の積層欠陥密度は、ベース基板の積層欠陥密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層の点欠陥密度は、ベース基板の点欠陥密度よりも小さくなっている。
上述のように、マイクロパイプ密度、転位密度（貫通らせん転位密度、貫通刃状転位密度、基底面転位密度、混合転位密度、積層欠陥密度、点欠陥密度）などの欠陥密度をベース基板に比べて低減したＳｉＣ層を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板を得ることができる。
上記炭化珪素基板において好ましくは、ベース基板は単結晶炭化珪素からなっている。そして、ＳｉＣ層のＸ線ロッキングカーブの半値幅は、ベース基板のＸ線ロッキングカーブの半値幅よりも小さくなっている。このように、ベース基板に比べてＸ線ロッキングカーブの半値幅が小さい、すなわち結晶性の高いＳｉＣ層を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板を得ることができる。
上記炭化珪素基板においては、ベース基板は、ＳｉＣ層に対向する側の主面を含むように単結晶炭化珪素からなる単結晶層を含んでいてもよい。このようにすることにより、炭化珪素基板を用いて半導体装置を製造するに際し、製造プロセスの初期においては厚みの大きい取り扱い容易な状態を維持し、製造プロセスの途中で単結晶層以外のベース基板の領域を除去してベース基板のうち単結晶層のみを半導体装置の内部に残存させることができる。これにより、製造プロセスにおける炭化珪素基板の取り扱いを容易にしつつ高品質な半導体装置を製造することができる。
上記炭化珪素基板において好ましくは、ＳｉＣ層のマイクロパイプ密度は、上記単結晶層のマイクロパイプ密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の転位密度は、上記単結晶層の転位密度よりも小さくなっている。より具体的には、上記炭化珪素基板において好ましくは、ＳｉＣ層の貫通らせん転位密度は、上記単結晶層の貫通らせん転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の貫通刃状転位密度は、上記単結晶層の貫通刃状転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の基底面転位密度は、上記単結晶層の基底面転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の混合転位密度は、上記単結晶層の混合転位密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の積層欠陥密度は、上記単結晶層の積層欠陥密度よりも小さくなっている。
また、上記炭化珪素基板において好ましくは、ＳｉＣ層の点欠陥密度は、上記単結晶層の点欠陥密度よりも小さくなっている。
このように、マイクロパイプ密度、転位密度（貫通らせん転位密度、貫通刃状転位密度、基底面転位密度、混合転位密度、積層欠陥密度、点欠陥密度）などの欠陥密度をベース基板の単結晶層に比べて低減したＳｉＣ層を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板を得ることができる。
上記炭化珪素基板において好ましくは、ＳｉＣ層のＸ線ロッキングカーブの半値幅は、上記単結晶層のＸ線ロッキングカーブの半値幅よりも小さくなっている。このように、ベース基板の単結晶層に比べてＸ線ロッキングカーブの半値幅が小さい、すなわち結晶性の高いＳｉＣ層を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板を得ることができる。
上記炭化珪素基板においては、ベース基板の不純物密度は５×１０１８ｃｍ−３以上とすることができる。これにより、ベース基板のキャリア密度が上昇し、たとえばＳｉＣ層が形成された側とは反対側のベース基板の主面上に電極を形成し、電流の経路がベース基板を厚み方向に横切るようにした縦型の半導体装置の製造に好適な炭化珪素基板を得ることができる。
上記炭化珪素基板においては、ベース基板の抵抗率は１×１０５Ω・ｃｍ以上とすることができる。これにより、ベース基板の抵抗値が上昇し、たとえばベース基板の主面に沿った方向に電流が流れる横型半導体装置であって、高周波化が求められる半導体装置の製造に好適な炭化珪素基板を得ることができる。
上記炭化珪素基板においては、上記ＳｉＣ層は複数層積層されていてもよい。これにより、目的の半導体装置の構造に応じたＳｉＣ層を備えた炭化珪素基板を得ることができる。
上記炭化珪素基板において好ましくは、ＳｉＣ層は、平面的に見て複数並べて配置されている。別の観点から説明すると、ＳｉＣ層は、ベース基板の主面に沿って複数並べて配置されていることが好ましい。上述のように、高品質な炭化珪素単結晶は、大口径化が困難である。これに対し、大口径のベース基板上に高品質な炭化珪素単結晶から採取したＳｉＣ層を平面的に複数並べて配置することにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を得ることができる。そして、この炭化珪素基板を用いることにより、半導体装置の製造プロセスを効率化することができる。なお、半導体装置の製造プロセスを効率化するためには、上記複数のＳｉＣ層のうち互いに隣り合うＳｉＣ層は、互いに接触して配置されていることが好ましい。より具体的には、たとえば上記複数のＳｉＣ層は、平面的に見てマトリックス状に敷き詰められていることが好ましい。また、隣り合うＳｉＣ層の端面は、当該ＳｉＣ層の主面に対し実質的に垂直であることが好ましい。これにより、炭化珪素基板を容易に製造することができる。ここで、たとえば上記端面と主面とのなす角が８５°以上９５°以下であれば、上記端面と主面とは実質的に垂直であると判断することができる。
上記炭化珪素基板においては、ＳｉＣ層の、ベース基板とは反対側の主面は、面方位｛０００１｝に対するオフ角が５０°以上６５°以下となっていてもよい。
六方晶の炭化珪素単結晶は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面、たとえば面方位｛０３−３８｝の主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。しかし、＜０００１＞方向に成長させた炭化珪素単結晶から面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を採取した場合、炭化珪素単結晶において、有効に利用されない部分が多く発生する。
これに対し、上記本発明の炭化珪素基板においては、ＳｉＣ層として不定形な炭化珪素単結晶を使用できるため、ＳｉＣ層の主面を面方位｛０００１｝に対して５０°以上６５°以下のオフ角を有するものとした場合でも、炭化珪素単結晶を有効に利用することができる。さらに、当該ＳｉＣ層を、平面的に見て複数並べて配置することにより、大口径化が困難である面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面、たとえば面方位｛０３−３８｝の主面を有する大口径の炭化珪素基板を、容易に得ることができる。
上記炭化珪素基板においては、上記主面のオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板においては、上記主面の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下とすることができる。これにより、炭化珪素基板を用いてＭＯＳＦＥＴなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３−３８}に対するオフ角を−３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
また、「＜１−１００＞方向における{０３−３８}面に対するオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
なお、上記主面の面方位は、実質的に{０３−３８}であることがより好ましく、上記主面の面方位は{０３−３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３−３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３−３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３−３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記炭化珪素基板においては、上記主面のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。＜１１−２０＞方向は、上記＜１−１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板において好ましくは、ＳｉＣ層の、ベース基板とは反対側の主面は研磨されている。これにより、ＳｉＣ層の、ベース基板とは反対側の主面上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。
本発明に従った半導体装置は、炭化珪素基板と、炭化珪素基板上に形成されたエピタキシャル成長層と、エピタキシャル成長層上に形成された電極とを備えている。そして、当該炭化珪素基板は、上記本発明の炭化珪素基板である。本発明の半導体装置によれば、上記本発明の炭化珪素基板を備えていることにより、製造コストが低減された半導体装置を提供することができる。
本発明に従った炭化珪素基板の製造方法は、炭化珪素からなるベース基板および単結晶炭化珪素からなるＳｉＣ基板を準備する工程と、ベース基板の主面上に接触するようにＳｉＣ基板を載置して、積層基板を作製する工程と、積層基板を加熱することにより、ベース基板とＳｉＣ基板とを接合する工程と備えている。これにより、上記本発明の炭化珪素基板を容易に製造することができる。
上記炭化珪素基板の製造方法において好ましくは、上記積層基板においては、ベース基板とＳｉＣ基板との間に形成される隙間は１００μｍ以下となっている。
ベース基板およびＳｉＣ基板には、その平坦性が高い場合でも、わずかな反り、うねりなどが存在する。そのため、積層基板においては、ベース基板とＳｉＣ基板との間に隙間が形成される。そして、この隙間が１００μｍを超えると、ベース基板とＳｉＣ基板との接合状態が不均一となることが、本発明者の検討により明らかとなった。したがって、ベース基板とＳｉＣ基板との間に形成される隙間を１００μｍ以下とすることにより、ベース基板とＳｉＣ基板との均一な接合を達成することができる。
上記炭化珪素基板の製造方法において好ましくは、ベース基板とＳｉＣ基板とを接合する工程では、炭化珪素の昇華温度以上の温度域に積層基板が加熱される。これにより、ベース基板とＳｉＣ基板とをより確実に接合することができる。ここで、「炭化珪素の昇華温度以上の温度域」とは、必ずしも炭化珪素の昇華点温度以上の温度域である必要はなく、炭化珪素の昇華現象が発生する温度域、たとえば１８００℃以上の温度域であればよい。
上記炭化珪素基板の製造方法において好ましくは、積層基板を作製する工程よりも前に、積層基板を作製する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面を平坦化する工程をさらに備えている。ベース基板とＳｉＣ基板との接合面となるべき面を予め平坦化しておくことにより、ベース基板とＳｉＣ基板とをより確実に接合することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程は、積層基板を作製する工程よりも前に、積層基板を作製する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面を研磨することなく実施されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。特に、ベース基板とＳｉＣ基板とを接合する工程において、炭化珪素の昇華温度以上の温度域に積層基板が加熱されることにより、ベース基板およびＳｉＣ基板の研磨を省略してもベース基板とＳｉＣ基板とを容易に接合することができる。ここで、積層基板を作製する工程において互いに接触すべきベース基板およびＳｉＣ基板の主面は、上述のように研磨されなくてもよい。しかし、基板作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が実施された後に上記積層基板を作製する工程が実施されることが好ましい。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ベース基板上に複数枚のＳｉＣ基板が積層されてもよい。これにより、複数のＳｉＣ層が積層された炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板は平面的に見て複数並べて載置されてもよい。別の観点から説明すると、ＳｉＣ基板は、ベース基板の主面に沿って複数並べて載置されてもよい。これにより、高品質なＳｉＣ層を有する大口径な基板として取り扱うことが可能な炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とを接合する工程よりも後に、ＳｉＣ基板上に他のＳｉＣ基板を積層することにより、第２積層基板を作製する工程と、第２積層基板を加熱することにより、積層基板と上記他のＳｉＣ基板とを接合する工程とをさらに備えていてもよい。このようにＳｉＣ基板を載置する工程と、当該ＳｉＣ基板を接合する工程とを繰り返して実施することにより、ＳｉＣ層が複数層積層された炭化珪素基板を容易に製造することができる。
上記炭化珪素基板の製造方法においては、第２積層基板を作製する工程では、上記他のＳｉＣ基板は平面的に見て複数並べて載置されてもよい。別の観点から説明すると、上記他のＳｉＣ基板は、ベース基板の主面に沿って複数並べて載置されてもよい。これにより、高品質なＳｉＣ層を複数有する大口径な基板として取り扱うことが可能な炭化珪素基板を製造することができる。
上記炭化珪素基板の製造方法においては、上記第２積層基板を作製する工程は、第２積層基板を作製する工程よりも前に、第２積層基板を作製する工程において互いに接触すべきＳｉＣ基板および他のＳｉＣ基板の主面を研磨することなく実施されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、ベース基板とは反対側のＳｉＣ層の主面が、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている炭化珪素基板を容易に製造することができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下であってもよい。これにより、製造される炭化珪素基板を用いてＭＯＳＦＥＴなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。
上記炭化珪素基板の製造方法においては、積層基板を作製する工程では、ＳｉＣ基板のベース基板とは反対側の主面のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とを接合する工程では、大気雰囲気を減圧することにより得られた雰囲気中において積層基板が加熱されてもよい。これにより、炭化珪素基板の製造コストを低減することができる。
上記炭化珪素基板の製造方法においては、ベース基板とＳｉＣ基板とを接合する工程では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記積層基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板の製造コストを低減することができる。
上記炭化珪素基板の製造方法においては、積層基板におけるＳｉＣ基板の、ベース基板とは反対側の主面に対応するＳｉＣ基板の主面を研磨する工程をさらに備えていてもよい。これにより、ＳｉＣ層（ＳｉＣ基板）の、ベース基板とは反対側の主面上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような工程を採用することにより、上記ＳｉＣ層上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。ここで、当該ＳｉＣ基板の主面の研磨は、ベース基板とＳｉＣ基板との接合後に実施されてもよいし、上記積層基板においてベース基板とは反対側の主面となるべきＳｉＣ基板の主面を予め研磨することにより、積層基板を作製する工程よりも前に実施されてもよい。
以上の説明から明らかなように、本発明の炭化珪素基板およびその製造方法によれば、炭化珪素基板を用いた半導体装置の製造コストの低減を実現可能な炭化珪素基板およびその製造方法を提供することができる。また、本発明の半導体装置によれば、製造コストが低減された半導体装置を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の構造を示す概略平面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＥＢＳＤの分析位置を示す概略断面図である。 図１３の位置ＡにおけるＥＢＳＤパターンである。 図１３の位置ＢにおけるＥＢＳＤパターンである。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１における炭化珪素基板の構造について説明する。図１を参照して、本実施の形態における炭化珪素基板１は、炭化珪素からなるベース基板１０と、ベース基板１０とは別の単結晶炭化珪素からなり、ベース基板１０上に接触して配置されたＳｉＣ層２０とを備えている。
このような構造を有することにより、炭化珪素基板１は、たとえば欠陥密度が大きく、低品質な炭化珪素結晶からなるベース基板１０を所定の形状および大きさに加工し、ベース基板１０上に高品質であるものの所望の形状等が実現されていない炭化珪素単結晶をＳｉＣ層２０として配置することができる。この炭化珪素基板１は、所定の形状および大きさに統一されているため半導体装置の製造を効率化することができる。また、炭化珪素基板１の高品質なＳｉＣ層２０を使用して半導体装置を製造することが可能であるため、炭化珪素単結晶を有効に利用することができる。その結果、本実施の形態における炭化珪素基板１は、半導体装置の製造コストの低減を実現可能な炭化珪素基板となっている。
ここで、炭化珪素基板１においては、ベース基板１０は単結晶炭化珪素からなっていることが好ましい。これにより、単結晶炭化珪素からなるＳｉＣ層２０との種々の物性値の差が小さくなり、様々な環境下、特に半導体装置の製造プロセスにおいて安定な炭化珪素基板となる。
そして、炭化珪素基板１においては、ＳｉＣ層２０のマイクロパイプ密度がベース基板１０のマイクロパイプ密度よりも小さくなっていることが好ましい。また、炭化珪素基板１においては、ＳｉＣ層２０の貫通らせん転位密度がベース基板１０の貫通らせん転位密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の貫通刃状転位密度がベース基板１０の貫通刃状転位密度よりも小さくなっていることが好ましい。また、炭化珪素基板１においては、ＳｉＣ層２０の基底面転位密度がベース基板１０の基底面転位密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の混合転位密度がベース基板１０の混合転位密度よりも小さくなっていることが好ましい。また、炭化珪素基板１においては、ＳｉＣ層２０の積層欠陥密度がベース基板１０の積層欠陥密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の点欠陥密度がベース基板１０の点欠陥密度よりも小さくなっていることが好ましい。このように、欠陥密度をベース基板１０に比べて低減したＳｉＣ層２０を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板１を得ることができる。また、炭化珪素基板１においては、ＳｉＣ層２０のＸ線ロッキングカーブの半値幅は、ベース基板１０のＸ線ロッキングカーブの半値幅よりも小さくなっていることが好ましい。このように、ベース基板１０に比べてＸ線ロッキングカーブの半値幅が小さい、すなわち結晶性の高いＳｉＣ層２０を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板１を得ることができる。
また、図１を参照して、炭化珪素基板１においては、ベース基板１０は、ＳｉＣ層２０に対向する側の主面１０Ａを含むように単結晶炭化珪素からなる単結晶層１０Ｂを含んでいてもよい。このようにすることにより、炭化珪素基板１を用いて半導体装置を製造するに際し、製造プロセスの初期においては厚みの大きい取り扱い容易な状態を維持し、製造プロセスの途中で単結晶層１０Ｂ以外のベース基板の領域１０Ｃを除去してベース基板１０のうち単結晶層１０Ｂのみを半導体装置の内部に残存させることができる。これにより、製造プロセスにおける炭化珪素基板１の取り扱いを容易にしつつ高品質な半導体装置を製造することができる。
また、炭化珪素基板１においては、ＳｉＣ層２０のマイクロパイプ密度は、単結晶層１０Ｂのマイクロパイプ密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の貫通らせん転位密度は、単結晶層１０Ｂの貫通らせん転位密度よりも小さくなっていることが好ましい。また、炭化珪素基板１においては、ＳｉＣ層２０の貫通刃状転位密度は、単結晶層１０Ｂの貫通刃状転位密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の基底面転位密度は、上記単結晶層１０Ｂの基底面転位密度よりも小さくなっていることが好ましい。また、上記炭化珪素基板１においては、ＳｉＣ層２０の混合転位密度は、単結晶層１０Ｂの混合転位密度よりも小さくなっていることが好ましい。さらに、炭化珪素基板１においては、ＳｉＣ層２０の積層欠陥密度は、単結晶層１０Ｂの積層欠陥密度よりも小さくなっていることが好ましい。また、炭化珪素基板１においては、ＳｉＣ層２０の点欠陥密度は、単結晶層１０Ｂの点欠陥密度よりも小さくなっていることが好ましい。このように、欠陥密度をベース基板１０の単結晶層１０Ｂに比べて低減したＳｉＣ層２０を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板１を得ることができる。
また、炭化珪素基板１においては、ＳｉＣ層２０のＸ線ロッキングカーブの半値幅は、単結晶層１０ＢのＸ線ロッキングカーブの半値幅よりも小さくなっていることが好ましい。このように、ベース基板１０の単結晶層１０Ｂに比べてＸ線ロッキングカーブの半値幅が小さい、すなわち結晶性の高いＳｉＣ層２０を配置することにより、高品質な半導体装置を製造可能な炭化珪素基板１を得ることができる。
また、本実施の形態における炭化珪素基板１においては、ベース基板１０の不純物密度を５×１０１８ｃｍ−３以上とすることができる。これにより、ベース基板１０のキャリア密度が上昇し、縦型の半導体装置の製造に好適な炭化珪素基板１を得ることができる。さらに、ベース基板１０の不純物濃度は２×１０１９ｃｍ−３よりも大きくすることができる。そして、ＳｉＣ層２０の不純物濃度は５×１０１８ｃｍ−３よりも大きく２×１０１９ｃｍ−３よりも小さくすることができる。これにより、熱処理による積層欠陥の発生を抑制しつつ、厚み方向の抵抗率を低減することができる。
また、本実施の形態における炭化珪素基板１においては、ベース基板１０の抵抗率を１×１０５Ω・ｃｍ以上とすることができる。これにより、ベース基板１０の抵抗値が上昇し、高周波化が求められる横型半導体装置の製造に好適な炭化珪素基板１を得ることができる。
また、本実施の形態における炭化珪素基板１においては、ＳｉＣ層２０の、ベース基板１０とは反対側の主面２０Ａは、面方位｛０００１｝に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、炭化珪素単結晶を有効に利用しつつ、高性能な半導体装置を製造可能な炭化珪素基板１を得ることができる。
そして、炭化珪素基板１においては、主面２０Ａのオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、炭化珪素基板１の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。さらに、炭化珪素基板１においては、主面２０Ａの、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下とすることができる。これにより、炭化珪素基板１を用いてＭＯＳＦＥＴなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。
一方、炭化珪素基板１においては、主面２０Ａのオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。＜１１−２０＞方向は、上記＜１−１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、炭化珪素基板１の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ層２０上へのエピタキシャル成長層の形成などを容易にすることができる。
また、本実施の形態における炭化珪素基板１においては、ＳｉＣ層２０の、ベース基板１０とは反対側の主面２０Ａは研磨されていることが好ましい。これにより、主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。
次に、上記炭化珪素基板１の製造方法について説明する。図２を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、炭化珪素からなるベース基板１０および単結晶炭化珪素からなるＳｉＣ基板２０が準備される。
次に、工程（Ｓ２０）として基板平坦化工程が実施される。この工程（Ｓ２０）では、後述する工程（Ｓ３０）において互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面（接合面）が、たとえば研磨により平坦化される。なお、この工程（Ｓ２０）は必須の工程ではないが、これを実施しておくことにより、互いに対向するベース基板１０とＳｉＣ基板２０との間の隙間の大きさが均一となるため、後述する工程（Ｓ４０）において接合面内での反応（接合）の均一性が向上する。その結果、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。また、一層確実にベース基板１０とＳｉＣ基板とを接合するためには、上記接合面の面粗さＲａは１００ｎｍ未満であることが好ましく、５０ｎｍ未満であることが好ましい。さらに、接合面の面粗さＲａを１０ｎｍ未満とすることにより、さらに確実な接合を達成することができる。
一方、工程（Ｓ２０）を省略し、互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程（Ｓ２０）に代えて、あるいは上記工程（Ｓ２０）の後に実施された上で、後述する工程（Ｓ３０）が実施されてもよい。
次に、工程（Ｓ３０）として、積層工程が実施される。この工程（Ｓ３０）では、ベース基板１０の主面上に接触するようにＳｉＣ基板２０が載置されて、積層基板が作製される。ここで、この工程（Ｓ３０）では、ＳｉＣ基板２０のベース基板１０とは反対側の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。これにより、ＳｉＣ層２０の主面２０Ａが、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている炭化珪素基板１を容易に製造することができる。また、工程（Ｓ３０）では、上記主面２０Ａのオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板１上（主面２０Ａ上）へのエピタキシャル成長層の形成などを容易にすることができる。さらに、工程（Ｓ３０）では、主面２０Ａの、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下であってもよい。これにより、製造される炭化珪素基板１を用いてＭＯＳＦＥＴなどを作製した場合におけるチャネル移動度を、より一層向上させることができる。
一方、工程（Ｓ３０）では、主面２０Ａのオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。これにより、作製される炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
次に、工程（Ｓ４０）として、接合工程が実施される。この工程（Ｓ４０）では、上記積層基板が加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。以上のプロセスにより、接合されたＳｉＣ基板２０をＳｉＣ層２０として備えた実施の形態１における炭化珪素基板１を容易に製造することができる。この工程（Ｓ４０）では、大気雰囲気を減圧することにより得られた雰囲気中において上記積層基板が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
ここで、工程（Ｓ３０）において作製された積層基板においては、ベース基板１０とＳｉＣ基板２０との間に形成される隙間が１００μｍ以下となっていることが好ましい。これにより、工程（Ｓ４０）において、ベース基板１０とＳｉＣ基板２０との均一な接合を達成することができる。
また、上記工程（Ｓ４０）においては、炭化珪素の昇華温度以上の温度域に上記積層基板が加熱されることが好ましい。これにより、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。特に、積層基板におけるベース基板１０とＳｉＣ基板２０との間に形成される隙間を１００μｍ以下としておくことにより、ＳｉＣの昇華による均質な接合を達成することができる。
工程（Ｓ４０）における積層基板の加熱温度は１８００℃以上２５００℃以下であることが好ましい。加熱温度が１８００℃よりも低い場合、ベース基板１０とＳｉＣ基板２０との接合に長時間を要し、炭化珪素基板１の製造効率が低下する。一方、加熱温度が２５００℃を超えると、ベース基板１０およびＳｉＣ基板２０の表面が荒れ、作製される炭化珪素基板１における結晶欠陥の発生が多くなるおそれがある。炭化珪素基板１における欠陥の発生を一層抑制しつつ製造効率を向上させるためには、工程（Ｓ４０）における積層基板の加熱温度は１９００℃以上２１００℃以下であることが好ましい。また、工程（Ｓ４０）における加熱時の雰囲気の圧力は、１０−５Ｐａ以上１０６Ｐａ以下とすることにより、簡素な装置により上記接合を実施することができる。また、この工程（Ｓ４０）では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記積層基板が加熱されてもよい。これにより、簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板１の製造コストを低減することができる。また、工程（Ｓ４０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。
また、本実施の形態における炭化珪素基板１の製造方法においては、積層基板におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面を研磨する工程をさらに備えていてもよい。これにより、ＳｉＣ層２０の、ベース基板１０とは反対側の主面２０Ａが研磨された炭化珪素基板１を製造することができる。ここで、当該研磨を行なう工程は、工程（Ｓ１０）の後であればベース基板１０とＳｉＣ基板２０との接合の前に実施してもよいし、接合後に実施してもよい。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。図３を参照して、実施の形態２における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏するとともに、同様に製造することができる。しかし、実施の形態２における炭化珪素基板１は、ＳｉＣ層２０が複数層積層されている点において、実施の形態１とは異なっている。
すなわち、図３を参照して、実施の形態２における炭化珪素基板１においては、ベース基板１０上に複数層（本実施の形態では２層）のＳｉＣ層２０を備えている。これにより、本実施の形態における炭化珪素基板１は、目的の半導体装置の構造に応じたＳｉＣ層２０を備えた炭化珪素基板となっている。より具体的には、たとえば炭化珪素基板１が縦型パワーデバイス（縦型ＭＯＳＦＥＴ；Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒなど）の製造に使用される場合、炭化珪素基板１における積層方向（厚み方向）における抵抗率をできるだけ低減するため、ベース基板１０における不純物密度を高くすることが好ましい。一方、ベース基板１０の不純物密度を大きくするにつれてベース基板１０を構成するＳｉＣの格子定数が変化する。そのため、不純物密度の高いベース基板１０上に不純物密度がベース基板１０に比べて大幅に小さいＳｉＣ基板２０を直接接合すると、ベース基板１０とＳｉＣ基板２０との格子定数の違いに起因して、得られる炭化珪素基板１の歪や反りが大きくなるおそれがあり、また結晶欠陥の密度が大きくなるおそれがある。これに対し、不純物密度が大きいベース基板１０と不純物密度が小さいＳｉＣ基板２０との間に、不純物密度が両者の中間である他のＳｉＣ基板２０を挟んで炭化珪素基板１の厚み方向に格子定数を徐々に変化させることにより、このような問題の発生を抑制することができる。
次に、実施の形態２における炭化珪素基板１の製造方法について説明する。実施の形態２における炭化珪素基板１は、上記実施の形態１における炭化珪素基板１の製造方法の工程（Ｓ３０）において、ベース基板１０上に複数枚（２枚）のＳｉＣ基板２０を積層することにより、実施の形態１と同様に実施することができる。一方、以下のような製造プロセスを採用することにより、より強固に接合された複数層のＳｉＣ基板２０を備えた炭化珪素基板１を製造することができる。
すなわち、図４を参照して、まず、工程（Ｓ１０）〜（Ｓ４０）までを実施の形態１の場合と同様に実施する。その後、工程（Ｓ５０）として、第２積層工程が実施される。この工程（Ｓ５０）では、工程（Ｓ３０）においてベース基板１０上に積層され、工程（Ｓ４０）においてベース基板１０に接合されたＳｉＣ基板２０上に他のＳｉＣ基板２０をさらに積層することにより、第２積層基板が作製される。
次に、工程（Ｓ６０）として、第２接合工程が実施される。この工程（Ｓ６０）では、上記工程（Ｓ４０）と同様に上記第２積層基板を加熱することにより、積層基板と他のＳｉＣ基板２０とが接合される。このように、ＳｉＣ基板２０を載置（積層）する工程と、当該ＳｉＣ基板２０を接合する工程とを繰り返して実施することにより、ＳｉＣ層２０が複数層積層された炭化珪素基板１を容易に製造することができる。
なお、上記製造方法においては、工程（Ｓ５０）において互いに接触すべきＳｉＣ基板２０の主面（接合面）が平坦化されてもよい。このとき、より確実にＳｉＣ基板２０同士を接合するためには、上記接合面の面粗さＲａは１００ｎｍ未満であることが好ましく、５０ｎｍ未満であることが好ましい。さらに、接合面の面粗さＲａを１０ｎｍ未満とすることにより、さらに確実な接合を達成することができる。一方、上記平坦化としての研磨を省略し、互いに接触すべきＳｉＣ基板２０の主面を研磨することなく工程（Ｓ５０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記平坦化に代えて、あるいは上記平坦化が実施された上で実施され、その後工程（Ｓ５０）が実施されてもよい。
（実施の形態３）
次に、本発明のさらに他の実施の形態である実施の形態３について説明する。図５および図６を参照して、実施の形態３における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏するとともに、同様に製造することができる。しかし、実施の形態３における炭化珪素基板１は、ＳｉＣ層２０が平面的に見て複数並べて配置されている点において、実施の形態１の場合とは異なっている。
すなわち、図５および図６を参照して、実施の形態３の炭化珪素基板１においては、ＳｉＣ層２０は、平面的に見て複数個（本実施の形態では９個）並べて配置されている。すなわち、ＳｉＣ層２０は、ベース基板１０の主面１０Ａに沿って複数並べて配置されている。より具体的には、９個のＳｉＣ層２０は、ベース基板１０上において隣接するＳｉＣ層２０同士が互いに接触するように、マトリックス状に配置されている。これにより、本実施の形態における炭化珪素基板１は、高品質なＳｉＣ層２０を有する大口径な基板として取り扱うことが可能な炭化珪素基板１となっている。そして、この炭化珪素基板１を用いることにより、半導体装置の製造プロセスを効率化することができる。また、図５を参照して、隣り合うＳｉＣ層２０の端面２０Ｂは、当該ＳｉＣ層２０の主面２０Ａに対し実質的に垂直となっている。これにより、本実施の形態の炭化珪素基板１は容易に製造可能となっている。なお、実施の形態３における炭化珪素基板１は、工程（Ｓ３０）において端面２０Ｂが主面２０Ａに対して実質的に垂直な複数個のＳｉＣ基板２０を平面的に並べて配置することにより、実施の形態１の場合と同様に製造することができる。
また、上記実施の形態２および３における炭化珪素基板の構造は、組み合わされてもよい。具体的には、たとえばベース基板１０上にＳｉＣ層２０が配置され、当該ＳｉＣ層２０上に、平面的に見て複数個のＳｉＣ層２０が並べて配置されてもよい。このような炭化珪素基板１は、上記実施の形態２において図４に基づいて説明した製造方法の工程（Ｓ５０）において、端面２０Ｂが主面２０Ａに対して実質的に垂直なＳｉＣ基板２０が平面的に見て複数並べて載置されることにより、製造することができる。
なお、上記実施の形態の炭化珪素基板１においては、ＳｉＣ層２０を構成する炭化珪素の結晶構造は六方晶系であることが好ましく、４Ｈ−ＳｉＣであることがより好ましい。また、ベース基板１０とＳｉＣ層２０とは（複数のＳｉＣ層２０を有する場合、隣接するＳｉＣ層２０同士についても）、同一の結晶構造を有する炭化珪素単結晶からなっていることが好ましい。このように、同一の結晶構造の炭化珪素単結晶をベース基板１０およびＳｉＣ層２０に採用することにより、熱膨張係数などの物理的性質が統一され、炭化珪素基板および当該炭化珪素基板を用いた半導体装置の製造プロセスにおいて、炭化珪素基板１の反りや、ベース基板１０とＳｉＣ層２０との分離、あるいはＳｉＣ層２０同士の分離の発生を抑制することができる。
さらに、ＳｉＣ層２０とベース基板１０とは（複数のＳｉＣ層２０を有する場合、隣接するＳｉＣ層２０同士についても）、それぞれを構成する炭化珪素単結晶のｃ軸のなす角が１°未満であることが好ましく、０．１°未満であることがより好ましい。さらに、当該炭化珪素単結晶のｃ面が面内において回転していないことが好ましい。
また、ベース基板１０の口径は、２インチ以上であることが好ましく、６インチ以上であることがより好ましい。さらに、炭化珪素基板１の厚みは、２００μｍ以上１０００μｍ以下であることが好ましく、３００μｍ以上７００μｍ以下であることがより好ましい。また、ＳｉＣ層２０の抵抗率は５０ｍΩｃｍ以下であることが好ましく、２０ｍΩｃｍ以下であることがより好ましい。
（実施の形態４）
次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態４として説明する。図７を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１〜３において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。そして、上記実施の形態１〜３の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ層２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の密度はたとえば５×１０１７ｃｍ−３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ−３という値を用いることができる。
この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１〜３において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。すなわち、半導体装置１０１は、炭化珪素基板としての基板１０２と、基板１０２上に形成されたエピタキシャル成長としてのバッファ層１２１および耐圧保持層１２２と、耐圧保持層１２２上に形成されたソース電極１１１とを備えている。そして、当該基板１０２は、炭化珪素基板１などの本発明の炭化珪素基板である。ここで、上述のように、本発明の炭化珪素基板は、半導体装置の製造コストの低減を実現可能な炭化珪素基板である。そのため、半導体装置１０１は、製造コストが低減された半導体装置となっている。
次に、図８〜図１２を参照して、図７に示した半導体装置１０１の製造方法を説明する。図８を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３−３８）面が主面となった炭化珪素からなる基板１０２（図９参照）を準備する。この基板１０２としては、上記実施の形態１〜３において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
また、この基板１０２（図９参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、図８に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ層２０上（図１、図３、図５参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の密度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。そして、このバッファ層１２１上に、図９に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の密度としては、たとえば５×１０１５ｃｍ−３といった値を用いることができる。
次に、図８に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１０に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１０に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
次に、図８に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１１に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
その後、図８に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
次に、図８に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１２に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１１上に上部ソース電極１２７（図７参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図７参照）を形成する。このようにして、図７に示す半導体装置１０１を得ることができる。
なお、上記実施の形態４においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態４においては、（０３−３８）面を主面とする炭化珪素基板上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
（実施例１）
以下、本発明の実施例１について説明する。炭化珪素単結晶からなる種々の基板を準備し、加熱温度を変化させた場合の基板同士の接合の可否を調査する実験を行なった。実験の手順は以下の通りである。
まず、実験方法について説明する。以下の表１に示すような特性を有する基板を準備し、研磨を行なった面同士を接触させた状態で、加熱炉内において温度１９５０℃、圧力１Ｐａの不活性ガス雰囲気中に３時間保持した。その後、試料を加熱炉から取り出し、接合されているかどうかを確認するとともに、隣り合う基板を構成する炭化珪素単結晶のｃ軸同士のなす角を測定した。試料Ａにおいては、マイクロパイプ密度、貫通らせん転位密度、貫通刃状転位密度、基底面転位密度、混合転位密度および積層欠陥密度が互いに異なる導電性基板同士（基板１および２）の接合を試みた。また、試料Ｂにおいては、ポリタイプが互いに異なる導電性基板（基板１）と半絶縁性基板（基板２）との接合を試みた。また、試料Ｃにおいては、３枚の基板（基板１〜３）の接合を試みた。なお、表１において、表面粗さＲａは、互いに接触する接合面における粗さを表している。ここで、面粗さＲａは、一辺１０μｍの正方形領域内における面粗さを測定した。また、オフ角は、面方位（０００１）に対する＜１１−２０＞方向への主面のオフ角を示している。また、「−」は、測定が行なわれなかったことを示している。
さらに、比較のため、上記試料Ａ〜Ｃについて、加熱炉内において温度１８００℃、圧力１３３Ｐａの不活性ガス雰囲気中に３時間保持し、接合の可否を確認する実験も行なった。
次に、実験の結果について説明する。温度１９５０℃、圧力１Ｐａの不活性ガス雰囲気中に３時間保持する条件で接合を行なった試料Ａ〜Ｃについては、いずれも強固な接合が達成された。また、試料Ａにおける基板を構成する炭化珪素単結晶のｃ軸同士のなす角は０．１°、試料Ｂにおけるｃ軸同士のなす角は８°であった。また、試料Ｃの基板１と２とにおけるｃ軸同士のなす角は０．３°、基板２と３とにおけるｃ軸同士のなす角は０．１°であった。このことから、欠陥密度、導電性（不純物密度）、ポリタイプが異なる基板同士を接合して炭化珪素基板を製造可能であること、および３枚の基板を積層した状態で、これらを接合して炭化珪素基板を製造できることが確認された。
一方、温度１８００℃、圧力１３３Ｐａの不活性ガス雰囲気中に３時間保持する条件で接合を行なった試料Ａ〜Ｃについては、いずれも接合できなかった。このことから、炭化珪素単結晶からなる基板同士の接合においては加熱温度が重要であって、効率よく接合を達成するためには、加熱温度をＳｉＣが昇華する温度以上である１９５０℃以上とすることが望ましいことが確認された。
また、ｎ型不純物の不純物密度がそれぞれ９×１０１８ｃｍ−３、３×１０１９ｃｍ−３、１×１０２０ｃｍ−３であった基板１、２および３をこの順に接合した試料Ｃにおける反りは１０μｍであった。これに対し、基板１と基板３とを直接接合した試料も作製したところ、反りは５０μｍとなっていた。このことから、不純物密度が大きい基板と不純物密度が小さい基板との間に不純物密度が両者の中間である他の基板を挟んで接合し、得られる接合基板の厚み方向に格子定数を徐々に変化させることにより、接合基板の反りを低減できることが確認された。
（実施例２）
以下、本発明の実施例２について説明する。主面が（０００１）面から大きく傾いた基板（面方位｛０００１｝に対するオフ角が５０°以上６５°以下の主面を有する基板）同士、および主面が（０００１）面から大きく傾いた基板と主面が（０００１）面である基板との接合の可否ついて検討する実験を行なった。実験の手順は以下の通りである。
まず、実験方法について説明する。以下の表２に示すような特性を有する基板を準備し、主面同士を接触させた状態で、加熱炉内において温度１９５０℃、圧力１Ｐａの不活性ガス雰囲気中に３時間保持した。その後、試料を加熱炉から取り出し、接合されているかどうかを確認した。
次に、実験の結果について説明する。温度１９５０℃、圧力１Ｐａの不活性ガス雰囲気中に３時間保持する条件で接合を行なった試料ＤおよびＥにおいては、いずれも強固な接合が達成された。このことから、主面が（０００１）面から大きく傾いた基板は、同様に主面が（０００１）面から大きく傾いた基板とも、主面が（０００１）面である基板とも容易に接合可能であることが確認された。
（実施例３）
本発明の炭化珪素基板の製造方法により得られる炭化珪素基板におけるベース基板とＳｉＣ層との結晶方位の関係を確認する実験を行なった。実験の手順は以下の通りである。
まず、ＳｉＣからなり、主面が（０３−３８）面である２枚の基板（ベース基板１０およびＳｉＣ基板２０）を準備した。次に、当該主面同士が接触するように２枚の基板を積み重ねて積層基板を作製し、ＳｉＣの昇華温度以上である２１００℃に加熱して、圧力１Ｐａの窒素ガス雰囲気中に３０時間保持する条件で２枚の基板を接合することにより、炭化珪素基板を作製した。このとき、ベース基板１０の温度はＳｉＣ基板２０より僅かに高い温度に維持された。そして、得られた炭化珪素基板の接合面に垂直な断面における結晶方位を後方散乱電子線回折（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒ Ｄｉｆｆｒａｃｔｉｏｎ；ＥＢＳＤ）法により調査した。
次に、実験結果について説明する。図１３を参照して、境界３０を挟んで配置されるＳｉＣ層２０の位置ＡにおけるＥＢＳＤパターン（図１４）とベース基板１０の位置ＢにおけるＥＢＳＤパターン（図１５）とを比較すると、両者が一致していることが分かる。したがって、ベース基板１０を構成するＳｉＣ結晶とＳｉＣ層２０を構成するＳｉＣ結晶とは、ｃ軸の方向が一致しており、ｃ面内での回転が無いことが分かる。これは、ベース基板１０とＳｉＣ基板２０との接合が、ＳｉＣ基板２０よりも僅かに高い温度に保持されたベース基板１０が昇華することにより達成された結果、ベース基板１０を構成するＳｉＣ結晶とＳｉＣ層２０を構成するＳｉＣ結晶との結晶方位が一致したことによるものと考えられる。
（実施例４）
積層基板の接合において、ベース基板とＳｉＣ基板との間に形成される隙間の大きさと、積層基板の接合状態との関係を調査する実験を行なった。まず、上記実施例３の場合と同様に２枚の基板（ベース基板１０およびＳｉＣ基板２０）を準備し、その主面同士が接触するように２枚の基板を積み重ねて積層基板を作製した。このとき、２枚の基板の間に形成される隙間の大きさが０．５〜１０００μｍとなるように調整した。そして、上記実施例３と同様に、上記積層基板を２１００℃に加熱して、圧力１Ｐａの窒素ガス雰囲気中に３０時間保持した。そして、当該処理後の積層基板の接合状態を確認した。実験結果を表３に示す。
表３において、２枚の基板が全域にわたって均一に接合されていたものはＡ、部分的な接合に留まっていたものはＢ、２枚の基板が接合されていなかったものはＣと表示した。表３に示すように、均一な接合を達成するためには、ベース基板とＳｉＣ基板との間に形成される隙間は１００μｍ以下とすることが好ましいことが確認された。
上記実施の形態４において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板の製造方法により製造された炭化珪素基板上に動作層としてのエピタキシャル成長層が形成されている。別の観点から説明すると、本発明の半導体装置は、上記本発明の炭化珪素基板上に動作層としてのエピタキシャル成長層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。つまり、本発明の半導体装置は、炭化珪素からなるベース基板と、単結晶炭化珪素からなり、ベース基板上に接触して配置されたＳｉＣ層と、ＳｉＣ層上に形成されたエピタキシャル成長層と、当該エピタキシャル成長層上に形成された電極とを備えている。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板およびその製造方法は、製造コストの低減が求められる半導体装置の製造に用いられる炭化珪素基板およびその製造方法に、特に有利に適用され得る。また、本発明の半導体装置は、製造コストの低減が求められる半導体装置に、特に有利に適用され得る。
１ 炭化珪素基板、１０ ベース基板、１０Ａ 主面、２０ ＳｉＣ層（ＳｉＣ基板）、２０Ａ 主面、２０Ｂ 端面、３０ 境界、１０１ 半導体装置、１０２ 基板、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ 耐圧保持層、１２３ ｐ領域、１２４ ｎ＋領域、１２５ ｐ＋領域、１２６ 酸化膜、１２７ 上部ソース電極。

Claims (29)

  1. 炭化珪素からなるベース基板（１０）と、
    前記ベース基板（１０）とは別の単結晶炭化珪素からなり、前記ベース基板（１０）上に接触して配置されたＳｉＣ層（２０）とを備える、炭化珪素基板（１）。
  2. 前記ベース基板（１０）は単結晶炭化珪素からなり、
    前記ＳｉＣ層（２０）のマイクロパイプ密度は、前記ベース基板（１０）のマイクロパイプ密度よりも小さくなっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  3. 前記ベース基板（１０）は単結晶炭化珪素からなり、
    前記ＳｉＣ層（２０）の転位密度は、前記ベース基板（１０）の転位密度よりも小さくなっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  4. 前記ベース基板（１０）は単結晶炭化珪素からなり、
    前記ＳｉＣ層（２０）のＸ線ロッキングカーブの半値幅は、前記ベース基板（１０）のＸ線ロッキングカーブの半値幅よりも小さくなっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  5. 前記ベース基板（１０）は、前記ＳｉＣ層（２０）に対向する側の主面（１０Ａ）を含むように単結晶炭化珪素からなる単結晶層（１０Ｂ）を含む、請求の範囲第１項に記載の炭化珪素基板（１）。
  6. 前記ＳｉＣ層（２０）のマイクロパイプ密度は、前記単結晶層（１０Ｂ）のマイクロパイプ密度よりも小さくなっている、請求の範囲第５項に記載の炭化珪素基板（１）。
  7. 前記ＳｉＣ層（２０）の転位密度は、前記単結晶層（１０Ｂ）の転位密度よりも小さくなっている、請求の範囲第５項に記載の炭化珪素基板（１）。
  8. 前記ＳｉＣ層（２０）のＸ線ロッキングカーブの半値幅は、前記単結晶層（１０Ｂ）のＸ線ロッキングカーブの半値幅よりも小さくなっている、請求の範囲第５項に記載の炭化珪素基板（１）。
  9. 前記ＳｉＣ層（２０）は、平面的に見て複数並べて配置されている、請求の範囲第１項に記載の炭化珪素基板（１）。
  10. 前記ＳｉＣ層（２０）は、平面的に見て複数並べて配置されている、請求の範囲第５項に記載の炭化珪素基板（１）。
  11. 前記ＳｉＣ層（２０）の、前記ベース基板（１０）とは反対側の主面（２０Ａ）は、面方位｛０００１｝に対するオフ角が５０°以上６５°以下となっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  12. 前記主面（２０Ａ）のオフ方位と＜１−１００＞方向とのなす角は５°以下となっている、請求の範囲第１１項に記載の炭化珪素基板（１）。
  13. 前記主面（２０Ａ）の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下である、請求の範囲第１２項に記載の炭化珪素基板（１）。
  14. 前記主面（２０Ａ）のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっている、請求の範囲第１１項に記載の炭化珪素基板（１）。
  15. 前記ＳｉＣ層（２０）の、前記ベース基板（１０）とは反対側の主面（２０Ａ）は研磨されている、請求の範囲第１項に記載の炭化珪素基板（１）。
  16. 炭化珪素基板（１０２）と、
    前記炭化珪素基板（１０２）上に形成されたエピタキシャル成長層（１２２）と、
    前記エピタキシャル成長層（１２２）上に形成された電極（１１１）とを備え、
    前記炭化珪素基板（１０２）は、請求の範囲第１項に記載の炭化珪素基板（１）である、半導体装置（１０１）。
  17. 炭化珪素からなるベース基板（１０）および単結晶炭化珪素からなるＳｉＣ基板（２０）を準備する工程と、
    前記ベース基板（１０）の主面（１０Ａ）上に接触するように前記ＳｉＣ基板（２０）を載置して、積層基板を作製する工程と、
    前記積層基板を加熱することにより、前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程と備えた、炭化珪素基板（１）の製造方法。
  18. 前記積層基板においては、前記ベース基板（１０）と前記ＳｉＣ基板（２０）との間に形成される隙間は１００μｍ以下となっている、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  19. 前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程では、炭化珪素の昇華温度以上の温度域に前記積層基板が加熱される、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  20. 前記積層基板を作製する工程よりも前に、前記積層基板を作製する工程において互いに接触すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面を平坦化する工程をさらに備えた、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  21. 前記積層基板を作製する工程は、前記積層基板を作製する工程よりも前に、前記積層基板を作製する工程において互いに接触すべき前記ベース基板（１０）および前記ＳｉＣ基板（２０）の主面を研磨することなく実施される、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  22. 前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）は、平面的に見て複数並べて載置される、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  23. 前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  24. 前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１−１００＞方向とのなす角は５°以下となっている、請求の範囲第２３項に記載の炭化珪素基板（１）の製造方法。
  25. 前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下である、請求の範囲第２４項に記載の炭化珪素基板（１）の製造方法。
  26. 前記積層基板を作製する工程では、前記ＳｉＣ基板（２０）の前記ベース基板（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっている、請求の範囲第２３項に記載の炭化珪素基板（１）の製造方法。
  27. 前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程では、大気雰囲気を減圧することにより得られた雰囲気中において前記積層基板が加熱される、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  28. 前記ベース基板（１０）と前記ＳｉＣ基板（２０）とを接合する工程では、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において前記積層基板が加熱される、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
  29. 前記積層基板における前記ＳｉＣ基板（２０）の、前記ベース基板（１０）とは反対側の主面（２０Ａ）に対応する前記ＳｉＣ基板（２０）の主面を研磨する工程をさらに備えた、請求の範囲第１７項に記載の炭化珪素基板（１）の製造方法。
JP2011513299A 2009-05-11 2010-04-27 炭化珪素基板、半導体装置および炭化珪素基板の製造方法 Pending JPWO2010131568A1 (ja)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2009114737 2009-05-11
JP2009114737 2009-05-11
JP2009219065 2009-09-24
JP2009219065 2009-09-24
JP2009229764 2009-10-01
JP2009229764 2009-10-01
JP2009248621 2009-10-29
JP2009248621 2009-10-29
PCT/JP2010/057439 WO2010131568A1 (ja) 2009-05-11 2010-04-27 炭化珪素基板、半導体装置および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
JPWO2010131568A1 true JPWO2010131568A1 (ja) 2012-11-01

Family

ID=43084945

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2011513303A Withdrawn JPWO2010131572A1 (ja) 2009-05-11 2010-04-27 半導体装置
JP2011513299A Pending JPWO2010131568A1 (ja) 2009-05-11 2010-04-27 炭化珪素基板、半導体装置および炭化珪素基板の製造方法
JP2011513300A Expired - Fee Related JP5477380B2 (ja) 2009-05-11 2010-04-27 半導体基板の製造方法
JP2011513304A Withdrawn JPWO2010131573A1 (ja) 2009-05-11 2010-04-27 絶縁ゲート型バイポーラトランジスタ
JP2011513301A Expired - Fee Related JP5344037B2 (ja) 2009-05-11 2010-04-27 炭化珪素基板および半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011513303A Withdrawn JPWO2010131572A1 (ja) 2009-05-11 2010-04-27 半導体装置

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2011513300A Expired - Fee Related JP5477380B2 (ja) 2009-05-11 2010-04-27 半導体基板の製造方法
JP2011513304A Withdrawn JPWO2010131573A1 (ja) 2009-05-11 2010-04-27 絶縁ゲート型バイポーラトランジスタ
JP2011513301A Expired - Fee Related JP5344037B2 (ja) 2009-05-11 2010-04-27 炭化珪素基板および半導体装置

Country Status (8)

Country Link
US (5) US20120061687A1 (ja)
EP (5) EP2432001A4 (ja)
JP (5) JPWO2010131572A1 (ja)
KR (5) KR20120023710A (ja)
CN (5) CN102422387A (ja)
CA (5) CA2761430A1 (ja)
TW (5) TW201101484A (ja)
WO (5) WO2010131573A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG183740A1 (en) * 2009-02-20 2012-09-27 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
WO2010131573A1 (ja) 2009-05-11 2010-11-18 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
KR20120090764A (ko) * 2009-11-13 2012-08-17 스미토모덴키고교가부시키가이샤 반도체 기판의 제조 방법
US8435866B2 (en) * 2010-02-05 2013-05-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
DE112011105073T5 (de) * 2011-03-22 2013-12-24 Sumitomo Electric Industries, Ltd. Siliziumkarbidsubstrat
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP6011340B2 (ja) 2011-08-05 2016-10-19 住友電気工業株式会社 基板、半導体装置およびこれらの製造方法
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
TWI456737B (zh) * 2012-03-05 2014-10-11 Richtek Technology Corp 垂直式半導體元件及其製造方法
CN103325747A (zh) * 2012-03-19 2013-09-25 立锜科技股份有限公司 垂直式半导体元件及其制造方法
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
JP6297783B2 (ja) 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6180978B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
US10229830B2 (en) * 2014-10-14 2019-03-12 Mitsubishi Electric Corporation Method of manufacturing silicon carbide epitaxial wafer
CN104465721B (zh) * 2014-12-05 2019-05-14 国家电网公司 一种碳化硅外延材料及其制备方法
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN105679647B (zh) * 2015-12-31 2018-06-29 清华大学 具有原子级平整表面的衬底的制备方法
DE112017003660T5 (de) * 2016-07-21 2019-04-04 Mitsubishi Electric Corp. Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR101866869B1 (ko) 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
WO2018142668A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
DE112017006965T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Epitaktisches Siliziumcarbidsubstrat und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
CN110419111B (zh) * 2018-01-16 2023-08-15 艾鲍尔半导体 自对准且稳健的绝缘栅双极晶体管器件
CN111602250B (zh) * 2018-02-07 2023-08-11 艾鲍尔半导体 具有用于场截止和反向传导的三维背侧结构的igbt器件
KR102649978B1 (ko) 2018-05-03 2024-03-22 엘지전자 주식회사 정수기의 제어 방법
EP3666935B1 (en) * 2018-10-16 2024-05-22 Sicc Co., Ltd. High-purity silicon carbide single crystal substrate and preparation method therefor
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件
CN113981537A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及其制造方法、碳化硅晶体的制造方法
TWI831512B (zh) * 2022-12-09 2024-02-01 鴻揚半導體股份有限公司 半導體裝置和其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
WO2006114999A1 (ja) * 2005-04-18 2006-11-02 Kyoto University 化合物半導体装置及び化合物半導体製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637276B2 (ja) * 1988-01-18 1994-05-18 株式会社豊田自動織機製作所 上下移動機構付プッシャー装置
JP2846986B2 (ja) 1991-10-30 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの製造方法
JPH0748198A (ja) * 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
JPH10223835A (ja) * 1997-02-05 1998-08-21 Hitachi Ltd 半導体装置とその製造方法
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
CN1231003A (zh) * 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP2939615B2 (ja) * 1998-02-04 1999-08-25 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2002015619A (ja) 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US8080826B1 (en) * 2002-02-14 2011-12-20 Rf Micro Devices, Inc. High performance active and passive structures based on silicon material bonded to silicon carbide
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
EP1522611B1 (en) * 2003-01-28 2012-03-07 Sumitomo Electric Industries, Ltd. Diamond composite substrate
JP4730097B2 (ja) 2003-06-13 2011-07-20 住友電気工業株式会社 電界効果トランジスタ
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4219800B2 (ja) 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
CN100533663C (zh) * 2004-03-18 2009-08-26 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2006228961A (ja) * 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2008004726A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
CN100438083C (zh) * 2006-12-23 2008-11-26 厦门大学 δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法
JP4748067B2 (ja) 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008226997A (ja) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
US7772098B2 (en) 2007-03-29 2010-08-10 Panasonic Corporation Method for manufacturing semiconductor device
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JP2008280207A (ja) 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2009117533A (ja) 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JPWO2010131571A1 (ja) 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置
WO2010131573A1 (ja) 2009-05-11 2010-11-18 住友電気工業株式会社 絶縁ゲート型バイポーラトランジスタ
EP2482307A1 (en) 2009-09-24 2012-08-01 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, methods for manufacturing the ingot and the substrate, crucible, and semiconductor substrate
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP2011233638A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2003224042A (ja) * 2001-12-21 2003-08-08 Soi Tec Silicon On Insulator Technologies 半導体薄層の移し換え方法とそれに使用するドナーウエハの製造方法
WO2006114999A1 (ja) * 2005-04-18 2006-11-02 Kyoto University 化合物半導体装置及び化合物半導体製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
WO2010131569A1 (ja) 2010-11-18
WO2010131570A1 (ja) 2010-11-18
JP5344037B2 (ja) 2013-11-20
EP2432020A1 (en) 2012-03-21
CA2735975A1 (en) 2010-11-18
EP2432000A1 (en) 2012-03-21
US20120056202A1 (en) 2012-03-08
EP2432020A4 (en) 2013-06-26
EP2432001A1 (en) 2012-03-21
JPWO2010131573A1 (ja) 2012-11-01
CN102422388A (zh) 2012-04-18
TW201120939A (en) 2011-06-16
US20120061687A1 (en) 2012-03-15
KR20120011059A (ko) 2012-02-06
KR20120023710A (ko) 2012-03-13
CN102422424A (zh) 2012-04-18
WO2010131573A1 (ja) 2010-11-18
TW201104865A (en) 2011-02-01
KR20120014024A (ko) 2012-02-15
CA2761428A1 (en) 2010-11-18
TW201101484A (en) 2011-01-01
JPWO2010131572A1 (ja) 2012-11-01
US20120061686A1 (en) 2012-03-15
WO2010131572A1 (ja) 2010-11-18
WO2010131568A1 (ja) 2010-11-18
JPWO2010131570A1 (ja) 2012-11-01
EP2432000A4 (en) 2012-11-21
US20110165764A1 (en) 2011-07-07
TW201101482A (en) 2011-01-01
JPWO2010131569A1 (ja) 2012-11-01
EP2432002A4 (en) 2012-11-21
US20120056201A1 (en) 2012-03-08
CN102422387A (zh) 2012-04-18
CA2761245A1 (en) 2010-11-18
KR20120014017A (ko) 2012-02-15
CN102422425A (zh) 2012-04-18
TW201104861A (en) 2011-02-01
CN102160143A (zh) 2011-08-17
EP2432002A1 (en) 2012-03-21
JP5477380B2 (ja) 2014-04-23
CN102160143B (zh) 2013-05-29
US8168515B2 (en) 2012-05-01
EP2432001A4 (en) 2012-11-21
KR20120024526A (ko) 2012-03-14
EP2432022A1 (en) 2012-03-21
CA2761430A1 (en) 2010-11-18
CA2761246A1 (en) 2010-11-18

Similar Documents

Publication Publication Date Title
WO2010131568A1 (ja) 炭化珪素基板、半導体装置および炭化珪素基板の製造方法
WO2011046021A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011142158A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011096109A1 (ja) 炭化珪素基板の製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
WO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2011077797A1 (ja) 炭化珪素基板
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011086660A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131210