TW201101484A - Insulating gate type bipolar transistor - Google Patents

Insulating gate type bipolar transistor Download PDF

Info

Publication number
TW201101484A
TW201101484A TW099113381A TW99113381A TW201101484A TW 201101484 A TW201101484 A TW 201101484A TW 099113381 A TW099113381 A TW 099113381A TW 99113381 A TW99113381 A TW 99113381A TW 201101484 A TW201101484 A TW 201101484A
Authority
TW
Taiwan
Prior art keywords
layer
substrate
sic
igbt
base layer
Prior art date
Application number
TW099113381A
Other languages
English (en)
Inventor
Keiji Wada
Shin Harada
Takeyoshi Masuda
Misako Honaga
Taro Nishiguchi
Makoto Sasaki
Shinsuke Fujiwara
Yasuo Namikawa
Original Assignee
Sumitomo Electric Industries
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries filed Critical Sumitomo Electric Industries
Publication of TW201101484A publication Critical patent/TW201101484A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

201101484 六、發明說明： 【發明所屬之技術領域】 本發明係有關於一種絕缓蘭錐代+。 _ 裡6緣閘雙極電晶體（IGBT)，更確定 :。其本發明係有關於一種可—方面抑制微管、積層缺 排等缺陷料成導通電阻之降低的IGBT。 【先前技術】 近年來，為了實現半㈣裝置之高耐壓化、低損耗化、 環境T之㈣等’而不斷推進採用碳化石夕（SiC)作 為構成半導體裝置之材料。磁彳 付了叶碳化矽係與先前以來作為構成 半導體裝置之材料而廣泛使用相 ^ 尹' < 1文用灸矽相比，帶隙更大之寬帶 隙半導體。因此，可藉由採用碳化石夕作為構成半導體裝置 ，材料，而達成半導體裝置之高耐壓化、導通電阻之降低 等。又，將碳化石夕用作材料之半導體裝置，相較以石夕為材 料之半導體裝置’亦具有高溫環境下使用時特性下降較小 之優點。 為製造以碳化石夕為材料之高性能咖叩咖丨㈣gab bipolar transistor，絕緣閘雙極電晶體），有效的是採用如 下製程，即，準備包含碳化矽之基板（碳化矽基板），並於 該碳化矽基板上形成包含Sic之磊晶成長層。又，於使用 碳化矽基板製造垂直SIGBTi情形時，可藉由儘量降低 基板之厚度方向上之電阻率，而降低1(}]37之導通電阻。 繼而，為降低基板之厚度方向上之電阻率，而可採用例如 以高濃度將雜質導入至基板之方法（例如，參照R, c. GLASS et al·，「SiC Seeded Crystal Growth」，Phys. stat 147934.doc 201101484 sol. (b)，1997年，202, pl49-162(非專利文獻 1))。又，為使 漂移層中少量載子注入之導電度調變有效起到作用，而需 要差排或缺陷少之高品質之磊晶成長層。 先前技術文獻 專利文獻 非專利文獻 1 . R.C. GLASS et al., 「SiC Seeded Crystal
Growth」，Phys. stat. sol. (b)，1997年，202, pl49-162 【發明内容】 發明所欲解決之問題 然而’於以獲得適於製成垂直式IGBT之p型碳化石夕基板 (導電型為P型之碳化石夕基板）為目的而以高濃度將p型雜質 導入至基板從而降低基板電阻率之情形時，微管、積層缺 陷及差排等缺陷之密度會變高。繼而，於該碳化矽基板上 形成有含SiC之磊晶成長層之情形時，上述缺陷亦將傳播 至曰成長層中。該蟲晶成長層中之缺陷起到少量載子陷 阱之作用，使得載子壽命下降。又，於使用上述碳化矽基 板製成垂直式IGBT之情形時，由缺陷密度高而導致導電 度調變文阻，從而產生IGBT之順向特性下降之問題。 由此，本發明之目的在於提供一種垂直式,其可 一方面抑制缺陷之產生且達成導通電阻之降低。 、 解決問題之技術手段 體（IGBT)，其具備：碳化 其包含早晶碳化碎，且 導電型為ρ型之阱區域， 基於本發明之絕緣閘雙極電晶 矽基板；導電型為η型之漂移層 配置於碳化矽基板之一主面上； 147934.doc -4- 201101484 Ο 18 其於漂移層巾以包含與碳㈣基㈣相反狀^主面之 式-置’ V電型為η型之射極區域，其以包含阱區域内 之第1主面之方式配置；射極電極，其以與射極區域接觸 之方式’配置於上述第！主面上；絕緣膜，其包含絕緣 體’且以與牌區域接觸之方式配置於上述第上主自上閘 極電極，其配置於絕緣膜上；以及集極電極，其配置於： 化石夕基板之另-主面上。碳切基板包括包含碳化石夕且導 電型為Ρ型之基底層、以及包含單晶碳切且配置於基底 層上之Sic層。並且，基底層之Ρ型雜質濃度係超過1χ10_ cm 本發明者對碳化硬基板中—方面抑制微管、積層缺陷、 差排等缺陷之產生且降低厚度方向之電阻率之方法進行詳 細研究。其結果，獲得以下之見解。亦即，可藉由配置包 含如下雜質之Sic層’而至少於Sic層中抑制積層抑制缺陷 之產生，上述雜質係程度上能夠使上述碳化矽基板之基底 〇 層中之p型雜質濃度（P型雜質密度）超過lxl〇ls cm_3從2降 低電阻率，並且於該基底層上抑制微管、積層缺陷、差排 等缺陷之產生。並且，可藉由於該SiC層上形成包含之 蟲晶成長層（構成活化層之層）從而製成IGBT，而一方面達 成因基底層之存在而使得碳化石夕基板之電阻率之降低，一 方面抑制可能產生於基底層中之微管、積層缺陷、差排等 缺陷影響IGBT之特性。 如此般’可根據本發明之IGBT ’而提供一種能夠一方 面抑制缺陷之產生且達成導通電阻之降低之垂直式 147934.doc 201101484 IGBT °此處’所謂「雜質」，係指導入至碳化矽基板以 產生大量載子之雜質。又，可使基底層中之p型雜質濃度 為lxl 021 cm·3以下。另一方面，亦可使基底層中之p型雜 質濃度為lxl O20 cm·3以上。作為導入至基底層之雜質，可 採用例如A1(銘）、及B(硼）等。 又，上述基底層與S i C層係為例如接合狀態。藉此，便 可易於獲得能夠抑制基底層之缺陷傳播且配置有siC層之 碳化妙基板。此時，基底層與Sic層既可直接接合，亦可 介隔中間層而接合。 於上述IGBT中，基底層中所含之雜質、與Sic層中所含 之雜質可為不相同者。藉此，便可提供一種包含碳化矽基 板之IGBT，該碳化矽基板含有符合目的之適宜之雜質。 於上述IGBT中，可將A1(鋁）導入至基底層作為雜質。A1 係適於作為對SiC供給作為大量載子之電洞之？型雜質。 於上述IGBT中，基底層係包含單晶碳化矽，且Sic層之 X射線搖擺曲線之半高寬可小於基底層之χ射線搖擺曲線 之半高寬。
SiC係於；下無法保持液相者。χ，—般而言，作為 塊狀單晶SiC之結晶成長法而實施之昇華再結晶法中之結 晶成長溫度極高，達到⑽代以上，故難以進行成長條件 之控制、或使其穩定化。因&，含單晶队之基板難以一 面維持高品質—面實現大口徑化。另_方面，$ 了於採用 碳化石夕基板之霞之製造製程中有效進行製造，而需要 統一成特定形狀及大小之基板。因此，即便獲得高品質之 147934.doc 201101484 石反化矽單晶（例如結晶性高之單晶碳化矽），亦存在無法利 用切剔等加工成特定形狀等之區域無法得到有效利用之吁 能性。 .與此相對，於構成上述本發明IGBT之碳化矽基板中， 可於加工成上述特定之形狀及大小之基底層上，配置X射 線搖擺曲線之半高寬小於該基底層、即結晶性高但尚未實 現預期形狀等之Sic層。由於如此之碳化石夕基板係統一成 0 特定之形狀及大小，故可使IGBT之製造具有效率。又， 因可實現使用如此之碳化矽基板之高品質之Sic層製造 IGBT之故，而可有效利用高品質之單晶碳化矽。其結 果’可實現IGBT之製造成本之降低。 於上述IGBT中，上述SiC層係導電型為p型，且雜質濃 度可為ixi〇w cm-3以下.藉此，便可更可靠地抑制sic層 中之微管、積層缺陷、差排等缺陷之產生。 於上述IGBT中，上述絕緣膜可包含二氧化矽。藉此， Q 可易於形成上述絕緣膜。 於上述IGBT中，碳化矽基板中Sic層之與基底層為相反 侧之主面相對{〇〇01}面之偏離角可為5〇。以上65。以下。 六方晶之單晶碳化矽係可藉由沿<〇〇〇1>方向進行成長， 而有效製成高品質之單晶。繼而，可由沿<〇〇〇1>方向成長 之碳化矽單晶，有效擷取以{0001}面為主面之碳化矽基 板。另一方面，存在著可藉由使用具有相對面方位{0001} 之偏離角為50。以上65。以下之主面之碳化矽基板，來製造 高性能IGBT之情形。 147934.doc 201101484 具體而言，用於製成IGBT之碳化矽基板，普遍具有相 對面方位{0001}之偏離角為8。左右以下之主面。繼而，於 該主面上形成磊晶成長層（活化層），並且於該活化層上形
成絕緣膜（氧化膜）、電極等，從而獲得IGBT。於該IGBT 中，通道區域形成於包含活化層與絕緣膜之界面之區域。 然而，於具有如此結構之IGBT中，由於基板之主面之相 對面方位{〇〇〇 1 }之偏離角為8。左右以下，而使形成有通道 區域之活化層與絕緣膜之界面附近，形成較多之界面態， 妨礙載子之行進，從而導致通道移動率下降。 與此相對，於碳化矽基板中，可藉由使Sic層中之與基 底層為相反側之主面之相對{0001}面之偏離角為50。以上 65。以下，而減少上述界面態之形成，製成導通電阻經降 低之IGBT。 於上述IGBT中，在碳化矽基板中，上述Sic層之與基底 層為相反側之主面之偏離方位與< 1 _丨〇〇>方向所成之角度 可為5。以下。 <1-100>方向係為碳化矽基板中之代表性偏離方位。 而，藉由使基板製造步驟中之切片加工之偏差等所造成之 偏離方位之偏差設在5。以下，可使磊晶成長層（活化層）易 於形成於碳化矽基板上。 於上述碳化矽基板中，上述Sic層之與基底層為相反側 之主面於<1-100>方向上相對於{〇3_38}面之偏離角可為_3〇 以上5。以下。藉此，可進一步提昇使用碳化矽基板製成 IGBT的情形時之通道移動率。此處，之所以將相對於面 147934.doc 201101484 方位{03-38}之偏離角設為_3。以上+5。以下，係依據對通道 移動率與該偏離角之關係分析後，於該範圍内獲得尤其高 之通道移動率之結果。 • 又，所謂「於<卜1〇〇>方向上相對於{03-38}面之偏離 角」’係指上述主面之法線對<1-100>方向及<0001 >方向 所伸展之平面之正射投影與{〇3_38}面之法線所成之角 度，其符號係於上述正射投影相對於 <丨_ 1〇〇>方向接近平 0 行時為正，而於上述正射投影相對於<0001>方向接近平行 時為負。 再者’更好的是，上述车面之面方位實際上為{03_ 3S}。此處，主面之面方位實際上為{〇3_38}，係表示考慮 到基板之加工精度等因素，而將基板之主面之面方位包含 於面方位實際上可視為{03_38}之偏離角之範圍内，而此
If形時之偏離角之範圍，係為例如偏離角相對於《〇38) 為±2°之範圍。藉此，可進一步提昇上述通道移動率。 〇 於上述IGBT中，碳化矽基板中上述Sic層之與基底層為 相反側之主面之偏離方位與<u_20>方向所成之角度可為 5 °以下。 <11-20>係與上述^ —丨⑼〉方向相同為碳化矽基板中之 代表性偏離方位。繼而，可藉由使基板之製造步驟中之切 片加工不均等造成之偏離方位之偏差為士 5。，而使蟲晶成 長層（活化層）易於形成於Sic基板上。 於上述IGBT中，基底層可含有單晶碳化石夕。於該情形 時’較好的是’ SiC層之缺陷密度低於基底層之缺陷密 147934.doc 201101484 度。 例如，於上述IGBT中，較好的是，siC層之微管密度小 於基底層之微管密度。 又，於上述IGBT中，較好的是，sic層之差排密度低於 基底層之差排密度。 又，於上述IGBT中，較好的是，sic層之貫穿螺旋差排 後度小於基底層之貫穿螺旋差排密度。又，於上述IGBT 中，較好的是，SiC層之貫穿刃狀差排密度小於基底層之 貫穿刃狀差排密度。又，於上述1(^丁中，較好的是，sic 層之基底面差排密度小於基底層之基底面差排密度。又， 於上述IGBT中，較好的是，Sic層之混合差排密度小於基 底層之混合差排密度。又，於上述IGBT中，較好的是， SiC層之積層缺陷密度小於基底層之積層缺陷密度。又， 於上述IGBT中，較好的是，Sic層之點缺陷密度小於基底 層之點缺陷密度。 可藉由配置使微管密度、貫穿螺旋差排密度、貫穿刃狀 差排密度、基底面差排密度、混合差排密度、積層缺陷密 度、及點缺陷密度等缺陷密度低於基底層之Sic層，而使 高品質之活化層形成於SiC層上。活化層可藉由組合例如 蟲晶成長與雜質之離子注入而形成。 於上述IGBT中，SiC層可積層為複數層。藉此，便可獲 得具備如下碳化矽基板之IGBT，該碳化矽基板係包含符 合目的性功能之複數層SiC層。 於上述IGBT中，碳化矽基板係配置於基底層與siC層之 147934.doc -10- 201101484 間’且進而含有包含導電體或者半導體之中間層，且該中 間層可接合基底層與8丨(：層。 可藉由採用以此方式利用中間層接合基底層與Sic層之 • 結構’而獲得能夠於P型雜質濃度超過lxio18 cm·3之基底 層上抑制該基底層之缺陷傳播且配置有Sic層之碳化矽基 板。又，因中間層包含導電體或者半導體，故可進行接合 而不會妨礙厚度方向上之導電性。 0 於上述IGBT令，上述中間層亦可含有金屬。構成該中 間層之金屬之一部分可加以矽化物化處理。又，於上述 IGBT中，上述中間層亦可包含碳。又，上述中間層亦可 包含非晶碳化矽。藉此，便可容易確保基板之厚度方向上 之導電性。 於構成上述IGBT之碳化矽基板中，基底層可以包括與
SiC層對向之側之主面之方式，包含含有單晶碳化矽之單 晶層。藉此，使得基底層與SiC層之物性差（例如線膨脹係 ❹ 數之差）變小，從而可抑制碳化矽基板之翹曲等。基底層 之單晶層以外之區域係可為多晶碳化石夕、非晶碳化石夕、或 者碳化矽燒結體等之非單晶層。藉此，便可降低半導體裝 置之製造成本。 又，於上述碳化矽基板中，較好的是，Sic層之χ射線搖 擺曲線之半高寬小於單晶層之χ射線搖擺曲線之半高寬。 又，於上述碳化矽基板中，較好的是，Sic層之微管密声 低=單晶層之微管密度。又’於上述碳化石夕基板中，較: 的是，SiC層之差排密度低於單晶層之差排密度低。可藉 J47934.doc 201101484 由以此方式，而於SiC層上形成高品質之活化層。活化層 係可藉由組合例如磊晶成長與雜質之離子注入之而形成。 發明之效果 由以上說明而明確，可根據本發明之IGBT，而提供一 種能夠一方面抑制缺陷之產生且達成導通電阻之降低之垂 直式IGBT。 【實施方式】 以下，基於圖式，說明本發明之實施形態。再者，於以 :之圖式中，對於相同或者相應之部分標註相同之參照編 號，且不重複其說明。 (實施形態1) 首先，對本發明之一實施形態即實施形態丨進行說明。 參照圖i，本實施形態之絕緣閘雙極電晶體即IGBT100係 包S導電型為p型之碳化石夕基板i、緩衝層導電型既可為 讀亦可為P型）、包含碳化石夕且導電型為n型之漂移層3、 :電型為P型之一對阱區域4、導電型為η型之作為射極區 -區域5、以及導電型為㈣之作為高濃度ρ型區域之 Ρ區域6。 ’且含有相較 緩衝層2上， 緩衝層2係形成於碳化矽基板丨之一主面上 漂移層3為高濃度之雜質。漂移層3係形成於 且因含η型雜質而導電型為。 區域伟以於漂移層3中包含與碳切基板i側之 面為相反側之主面3A之方式相互分離形成，且 雜質而導電型為P型。阱區域4中所含 吓3之P型雜質係為例如 147934.doc 12 201101484 鋁（Al)、删（Β)等。 Ο
η+區域5係以包含上述主面3Α且由阱區域4包圍之方式， 形成於一對阱區域4之各自内部中。η+區域5係以高於漂移 層3所含之η型雜質之濃度（密度）含有η型雜質、例如ρ等。 Ρ區域6係以包含上述主面3Α且由阱區域4包圍，並且與^ 區域5鄰接之方式，形成於一對阱區域4之各自内部中。〆 區域6係以高於阱區域4中所含之ρ型雜質之濃度（密度）含有 Ρ型雜質、例如Α1#。上述緩衝層2、漂移層3、龍域4、 η+區域5以及Ρ+區域6係構成活化層7。 進而，參照圖1 ’ IGBT 100係包括作為閘極絕緣膜之閘 極氧化膜91、閘極電極93、一對射極接觸電極％、層間絕 緣膜94、射極配線95、及集極電極96。 閘極氧化膜91係以接觸於主面3八，且自其中之一的n+區 域5之上部表面延伸至另一n+區域5之上部表面為止之方 式，形成於漂移層3之主面从上，且包含例如二氧化矽 (Si〇2) 〇 閘極電極93係以自其中之一的n+區域5上延伸至另一 “ 區域5上之方式，接觸配置於閘極氧化膜“上。又，閘極 電極93係包含添加有雜質之多晶石夕、μ等導電體。 射極接觸電極9 2係自一對n +區域5上各自到達p +區域6上 為止，並且接觸配置於主面3八上。又，射極接觸電極92係 包含例如NiSi(矽化鎳）等可與n+區域5以及〆區域6兩者進 行歐姆接觸之材料。 層間絕緣膜94係以於漂移層3之主面3八上包圍閘極電極 147934.doc -13- 201101484 93，且自其中之—㈣區域4上延伸至另區域4上為止 之方式形成，且包含例如作為絕緣體之二氧化矽（si〇2)。 射極配線95係於漂移層3之主面3 A上，包圍層間絕緣膜 94，且延伸至射極接觸電極％之上部表面上為止。又，射 極配線95係包含⑽導電體，且經由射極接觸電極％而與 n+區域5電性連接。 集極電極96係以接觸之方式形成於碳化矽基板丨中與形 成有漂移層3之側為相反側之主面上。該集極電極96係包 含例如NiSi等可與碳化矽基板1進行歐姆接觸之材料，故 與碳化矽基板1電性連接。 進而，參照圖2，構成本實施形態之IGBT 1〇〇之碳化矽 基板1係包括包含單晶碳化矽且導電型為p型之基底層1〇、 及包含單晶碳化矽且配置於基底層1〇上之導電型為p型之
SlC層20。並且，基底層10之P型雜質濃度係超過lx 10】8 cm 。因此，本實施形態之IGBT i 〇〇成為能夠一方面抑制 缺陷之產生且達成導通電阻之降低之垂直式IGBT。再 者，於基底層10與SiC層20之間存在有交界，且於該交界 中缺陷密度可為非連續性。χ，作為基底層1〇，可採用例 如包含單晶碳化矽、多晶碳化矽、非晶碳化矽、及碳化矽 燒結體等者，或者包含該等之組合者。 其次，說明IGBT 100之動作。參照圖丄，若對閘極電極 93¼加正電壓，且該正電壓超過臨限值，則於閘極電極％ 下之與閘極氧化膜91相接之阱區域4將形成反轉層，使n+ 區域5與漂移層3電性連接。藉此’使得電子自n+區域5注 147934.doc -14- 201101484 入至你移層3，與之相應地，使得電洞自碳化矽基板1經由 緩衝層2而供給至漂移層3中。其結果，ι〇Βτ ι〇〇成為開啟 狀態’使得漂移層3中產生導電度調變，f流便於射極接 觸電極92 —集極電極96間之電阻低下之狀態下進行流動。 另一方面，若施加於閘極電極93中之上述正電壓為臨限值 以下之情形時，則因未形成上述反轉層之故，而使得漂移 層3與阱區域4之間維持反向偏壓之狀態。其結果，I(JBT 1 〇〇成為關閉狀態，電流不進行流動。 此處，於IGBT 1〇〇中，基底層10可包含單晶碳化矽。並 且，較好的是，SiC層20之微管密度小於基底層1〇之微管 密度。又，於IGBT 100中，較好的是，SiC層2〇之貫穿螺 旋差排密度小於基底層1〇之貫穿螺旋差排密度。又，於 IGBT 100中，較好的是，SiC層2〇之貫穿刃狀差排密度小 於基底層10之貫穿刃狀差排密度。又，於IGBt 1〇〇中，較 好的是’ SiC層20之基底面差排密度小於基底層1〇之基底 面差排密度。又，於IGBT 100中，較好的是，SiC層20之 混合差排密度小於基底層10之混合差排密度。又，於 IGBT 100中’較好的是’ SiC層20之積層缺陷密度小於基 底層10之積層缺陷密度。又，於IGBT 100中，較好的是， SiC層20之點缺陷密度小於基底層1〇之點缺陷密度。 可藉由配置以此方式使微管密度、貫穿螺旋差排密度、 貫穿刃狀差排密度、基底面差排密度、混合差排密度、積 層缺陷密度、及點缺陷密度等缺陷密度低於基底層10之 SiC層20，而使高品質之活化層7形成於SiC層20上。 147934.doc -15· 201101484 又，於IGBT 100中，SiC層20之p型雜質濃度可為lxl〇18 cm-3以下。藉此，便能可靠地抑制Sic層20中微管、積層 缺陷、差排等缺陷之產生。 又，於IGBT 100中，基底層10可包含單晶碳化矽，且 SiC層20之X射線搖擺曲線之半高寬可小於基底層1〇之又射 線搖擺曲線之半高寬。 藉此’便可將統一成特定之形狀以及大小但結晶性卻相 對較低之單晶碳化石夕用作碳化矽基板1之基底層丨〇，並且 將結晶性高但未實現預期形狀等之單晶碳化矽有效用作 SiC層20。其結果，可降低1(^丁 ι〇〇之製造成本。 又，於IGBT 100中，較好的是，於碳化矽基板1中，sic 層20之與基底層10為相反側之主面20A相對{〇〇01}面之偏 離角為50。以上65。以下。藉此，於活化層7藉由磊晶成長 以及雜質之離子注入而形成之情形時，可抑制活化層7中 與作為通道區域之閘極氧化膜91之界面附近形成界面態， 從而降低IGBT 100之導通電阻。 又於IGBT 1 〇〇中，較好的是，碳化石夕基板1中，呂丨匸層 20之與基底層1〇為相反側之主面2〇a之偏離方位與<ι_ι〇〇> 方向所成之角度為5。以下。 1 1 〇〇>方向係為碳化矽基板中之代表性偏離方位。繼 而，可藉由使基板製造步驟中之切片加工之不均等造成之 偏離方位之偏差為5。以下，而使蟲晶成長層(活化層7)易於 形成於碳化矽基板1上。 進而，於IGBT 1 〇〇中，齡杯沾其，，山 τ 杈好的疋，上述碳化矽基板1 147934.doc -16 - 201101484 中’ SiC層20之與基底層l〇為相反側之主面20A於<l-l〇〇> 方向上相對{03-38}面之偏離角為-3。以上5。以下。藉此， 便可更進一步提昇使用碳化矽基板1製成IGBt 1〇〇後之通 道移動率。 另一方面，於IGBT 100中，碳化矽基板1中SiC層2〇之與 基底層10為相反側之主面20A之偏離方位與<ι 1_2〇>方向所 成之角度可為5。以下。 〈丨^心係與上述<1-1〇〇>方向相同，為碳化矽基板中之 〇 . ± 代表性偏離方位。並且，可藉由使基板製造步驟中之切片 加工之不均等造成之偏離方位之偏差為±5。，而使磊晶成 長層（活化層7)易於形成於Sic層20上。 此處，於構成IGBT 100之碳化矽基板1中，基底層1〇所 含之雜質與SiC層20所含之雜質可相互不同。藉此，便可 獲得包括如下碳化矽基板1之IGBT 1 00，該碳化矽基板i係 包含符合使用目的之適宜之雜質者。 ❾ 其次，參照圖3〜圖6，說明實施形態1中之IGBT 100之製 造方法之一例。參照圖3，本實施形態中之1(58丁 1〇〇之製 造方法係首先實施碳化石夕基板準備步驟作為步驟（s丨丨〇)。 參照圖4，該步驟（S110)係準備如下碳化矽基板丨，上述碳 化石夕基板1係含有包含單晶碳化石夕之導電型為p型之基底層 10、及包含單晶碳化矽且配置於基底層10上之導電型為p 型之SiC層20，且基底層10之p型雜質濃度超過lxl〇i8 cm_3。 再者，於該步驟（S110)中所準備之碳化矽基板丨中，亦可 採用如下基底層10而取代整體含有單晶碳化矽之基底層 147934.doc 17 201101484 i〇，上述基底層10係以包含與Sic層2〇對向之側之主面ι〇Α 之方式含有包含單晶碳化矽之單晶層1〇B，且其它區域 10C包含多晶碳化矽、非晶碳化矽、或者碳化矽燒結體。 又，亦可採用如下基底層10而取代整體含有單晶碳化矽之 基底層10，上述基底層10係整體包含多晶碳化矽、非晶碳 化石夕或者叙化石夕燒結體。關於礙化>5夕基板1之製造方 法，將於下文中描述。 其次，實施磊晶成長步驟，作為步驟（s 120)。參照圖 4該步驟（S120)係藉由磊晶成長而於碳化石夕基板1之一主 面上，依次形成包含碳化矽且導電型為n型之緩衝層2以及 漂移層3。 其次，實施離子注入步驟，作為步驟（S130)。參照圖4 及圖5，該步驟（S130)係首先實施用以形成阱區域4之離子 注入。具體而言，藉由將例如A1(鋁）離子注入至漂移層3 中，而形成阱區域4。其次，實施用以形成n+區域5之離子 注入。具體而言，藉由將例如P(磷）離子注入至阱區域4 中，而於阱區域4内形成n+區域5。進而，實施用以形成〆 區域6之離子注入。具體而言，藉由將例如A1離子注入至 阱區域4中，而於阱區域4内形成p+區域6。上述離子注入 係可藉由於漂移層3之主面上形成如下遮罩層而實施，該 遮罩層係含有二氧化矽（Si〇2)，且於應實施離子注入之預 期之區域中具有開口。 其次，實施活化退火步驟，作為步驟（sl4〇)。該步驟 (S140)係實施於例如氬等惰性氣體環境中加熱至〗7〇〇七， 147934.doc -18· 201101484 使上述步驟（S 130)中注入 且保持3 0分鐘之熱處理。藉此 之雜質活化。 其次，實施氧化膜形成步驟 作马步驟（S150)。來昭圖 5及圖6，該步驟（S150)係藉ά杳 > …… 系藉由實施於例如氧氣環境中加埶 至1300X：，且保持60分鐘之埶#柙 *''' .、，、處理，而形成氧化膜（閘極 氧化膜）91。 Ο 其次，實施電極形成步驟， 1 ’該步驟（S160)係藉由例如 Vapor Deposition，CVD)法，而 為導電體之多晶石夕之閘極電極Μ之後 作為步驟（S 160)。參照圖 化學氣相沈積（Chennical 形成包含添加有雜質而成 ’藉由例如CVD法， 而使包含作為絕緣體之Si〇 2之層間絕緣膜94 形成為於主 對藉由例如蒸鍍法而形成 面3 A上包圍閘極電極93。其次， 藉此，形成射極接 之錄（Ni)膜進行加熱使之成為石夕化物 觸電極92以及集極電極96。其次，藉由例如蒸鍍法，而使 包含作為導電體之A1之射極配線95，形成為於主面3A上包
圍層間絕緣膜94，並且延伸至n+區域5以及射極接觸電極 92之上部表面上為止。藉由以上之順序，而完成本實施形 態之IGBT 100。 再者’於步驟（S110)中採用如下基底層1〇之情形時，亦 可實施去除如下其它區域10C之步驟，上述基底層1〇係以 包含與SiC層20對向之側之主面l〇A之方式含有包含單晶碳 化矽之單晶層10B，且上述其它區域1 〇c包含多晶碳化 矽、非晶碳化矽、或者碳化矽燒結體。藉此，便可獲得具 備包含單晶碳化矽之基底層10之IGBT 100(參照圖1)。另 I47934.doc 19 201101484 方面亦可不實施去除上述區域i〇c之步驟。於該情形 時’於圖1所示之IGBT 1之基底層10之與SiC層20為相反側 之主面上（亦即，於圖1中為基底層1〇之下側之層）形成有包 含多晶碳化矽、非晶碳化矽、或者碳化矽燒結體之非單晶 層（對應於上述區域10C)。該非單晶層係只要其電阻率較 低’則不會對IGBT 100之特性造成較大之影響。因此，可 藉由採用如此之製造製程’來降低IGBT 100之製造成本而 不會對特性造成較大之影響。 此時’ SiC層20之X射線搖擺曲線之半高寬，亦可小於單 晶層10B之X射線搖擺曲線之半高寬。如此般，可藉由配 置X射線搖擺曲線之半高寬小於基底層1〇之單晶層1〇B、 即結晶性高之SiC層20，而形成高品質之活化層7。 又’ SiC層20之微管密度，亦可低於單晶層10B之微管密 度。又’ SiC層20之差排密度，亦可低於單晶層10B之差排 密度。又，SiC層20之貫穿螺旋差排密度，亦可小於單晶 層10B之貫穿螺旋差排密度。又，SiC層20之貫穿刃狀差排 密度，亦可小於單晶層10B之貫穿刃狀差排密度。又，siC 層之基底面差排密度，亦可小於單晶層10B之基底面差 排密度。又’ SiC層20之混合差排密度’亦可小於單晶層 108之混合差排密度。又，SiC層20之積層缺陷密度，亦可 小於單晶層10B之積層缺陷密度。又，SiC層20之點缺陷密 度’亦可小於單晶層1 〇B之點缺陷密度。 如此般’可藉由配置使微管密度、貫穿螺旋差排密度、 貫穿刃狀差排密度、基底面差排密度、混合差排密度、積 147934.doc •20· 201101484 層缺陷#度、及點缺陷雄、度專缺陷密度低於基底層10之單 晶層10B之Sic層20，而獲得包含高品質之活化層7之IGBT 100 ° 其次’對作為上述步驟（S 11 〇)而實施之碳化石夕基板準備 步驟進行說明。參照圖7 ’於本實施形態中之碳化矽基板 之製造中，首先，實施基板準備步驟作為步驟（sl〇)。參 照圖2，s玄步驟（S 10)係例如準備包含單晶碳化石夕且導電型 為P型之基底基板10以及SiC基板20。 〇 此時，由於SiC基板20之主面20A成為為利用該製造方法 所得之碳化矽基板1之主面，故結合預期之主面之面方 位，選擇SiC基板20之主面20A之面方位。此處，準備例如 主面為{03-38}面之SiC基板20。又，基底基板1〇中，採用 P型雜質濃度大於1x1018 cm-3之基板。繼而，Sic基板2〇 中，採用P型雜質濃度為IxlO〗8 cm-3以下之基板。此處， 包3 P型雜貝之基底基板以及SiC基板20可藉由對如下原 〇 料結晶進行切片而製成’上述原料結晶係於基於改良瑞立 法之昇華再結晶之結晶成長中，藉由供給作為雜質之A1之 固體原料或者乳體原料（TMA ; Trimethyl Aluminum，三曱 基鋁）等所得者。 其次，實施基板平坦化步驟，作為步驟（S2〇)。該步驟 (S20)雖非必須之步驟，但可於步驟（sl〇)中所準備之基底 基板10或SiC基板20之平坦性不充分之情形時實施。具體 而言’例如對基底基板10或％(：基板20之主面實施研磨。’ 另方面’亦可省略步驟（S20)，不研磨應相互接觸之 147934.doc -21 - 201101484 基底基板10以及SiC基板20之主面而實施步驟（S3〇p藉 此，便可降低碳化石夕基板1之製造成本。又，考慮到基底 基板10以及SiC基板20之製成時藉由切片等而形成之表面 附近之損傷層之除去之觀點，亦可由例如利用蝕刻去除該 損傷層之步驟取代上述步驟（S20)，或者於上述步驟（S2〇) 之後實施該步驟，再實施下述之步驟（S30)。 其次’實施積層步驟’作為步驟（S30)。參照圖2，該步 驟（S30)係使基底基板10與SiC基板20以各自之主面ι〇Α、 20B接觸之方式疊合’從而製成積層基板。 其次’實施接合步驟，作為步驟（S40)。該步驟（S40)係 藉由將上述積層基板加熱至例如碳化矽之昇華溫度以上之 溫度範圍’而將基底基板10與SiC基板20接合。藉此，來 照圖2 ’完成具備基底層1〇與SiC層2〇之碳化石夕基板1。 又’由於加熱至昇華溫度以上，故即便省略步驟（S2〇)， 不研磨應相互接觸之基底基板10以及Sic基板20之主面研 磨而實施步驟（S30)之情形時，亦可容易地接合基底基板 10與SiC基板20。再者，該步驟04〇)係亦可於藉由使大氣 環境減壓所得之環境中對上述積層基板進行加熱。藉此， 便可降低碳化矽基板1之製造成本。 進而’較好的是，步驟（S40)中之積層基板之加熱溫度 係為1800C以上2500C以下。於加熱溫度低於i8〇〇°c之情 形時’基底基板10與SiC基板20之接合需要較長時間，從 而導致碳化石夕基板1之製造效率下降。另一方面，若加熱 溫度超過2500°C，則存在基底基板1〇以及Sic基板2〇之表 147934.doc -22- 201101484 面變得粗糙’使得所製成之碳化石夕基板1中大量產生結晶 缺之虞。為了 -面進一步抑制破化石夕基板丄中之缺陷之 產生一面提昇製造效率，較好的是，步驟（S4〇)中之積層 基板之加熱溫度為190(rc以上21〇〇r以下。又，該 (S40)亦可於高於1(rl pa且低於ι〇4 之壓力下加熱上述積 f基板。藉此，便可以簡單之裝置實施上述接合，並且獲 得用以於相對較短之時間内實施接合之氣體環境，從而可 ❹純&化⑦基板丨之製造成本。又，步驟（s4Q)中加熱時之 氣體％ *兄亦可為惰性氣體環境。並且，於該氣體環境下採 1惰性氣體環境之情形時，較好的是，該氣體環境係為包 含選自由氬、氦以及氮所構成之群中之至少一者的惰性氣 體環境。 繼而，本實施形態中之IGBT 1〇〇之製造方法係使用該碳 化石夕基板1，製造IGBT 1〇〇。 (實施形態2) 〇 其次’說明本發明之作為其它實施形態之實施形態2。 多’、、、圖8，實施形態2中之IGBT 100係具有與基於圖1及圖2 所說明之實施形態丨之1(}8丁 1〇〇基本相同之結構，故起到 » , 5之效果。然而，實施形態2中之IGBT 1 00與實施形態i 之凊形不同之處在於，碳化矽基板1之SiC層20因含有n型 ”貝而^電型成為11型。因此，於本實施形態之IGBT 1〇〇 之動作中’基底層10發揮與實施形態1中之碳化矽基板1相 °功能’而Sic層20則發揮與實施形態1中之漂移層3之 4刀相同之功能。亦即，31(：層2〇起到活化層7之一部分 147934.doc •23· 201101484 之作用又，上述IGBT 100係除了上述步驟（S10)中所準 備之SiC基板20之導電型為n型以外，可以與實施形態"目 同之方式進行製造。 (實施形態3) 其次，參照圖9〜圖12,作為實施形態3 ,對構成本發明 之IGBT之碳化矽基板之其它製造方法進行說明。實施形 態3中之碳化矽基板之製造方法係以與上述實施形態丨之情 形基本相同之方式實施。然而，實施形態3中之碳化矽基 板之製造方法與實施形態丨之情形不同之處在於基底層ι〇 之形成製程。 參照圖9，實施形態3中之碳化矽基板之製造方法係首先 實施基板準備步驟作為步驟（S10)。參照圖1〇，該步驟 (sio)係以與實施形態丨之情形相同之方式準備基板 20，並且準備包含碳化矽之原料基板〗丨。該原料基板1 1既 可包含單晶碳化矽，亦可包含多晶碳化矽或多孔碳化矽， 且可包含碳化矽之燒結體。又，亦可取代原料基板丨丨而採 用包含碳化矽之原料粉末。 此處，包含多晶碳化矽之原料基板係例如以如下方式製 成。首先’於減壓CVD(Chemical Vapor Dep〇siti〇n，化學 氣相沈積）法中，供給作為碳源之烴氣體（甲烷、丙烷、乙 块等）、作為矽源之矽烷氣體、四氯化矽等，於加熱至 1300〜1600°C左右之碳基材上製成多晶碳化矽。此時，供 給作為雜質之A1之原料（TMA等）。繼而，擷取包含所得之 多晶碳化矽之上述原料基板。 147934.doc -24- 201101484 又’可藉由燒結包含特 特疋量之作為雜質之A1的原料粉 末’而製成包含碳化矽 /之燒結體之基底基板。 其次，實施近接配置步 夏7驟，作為步驟（S5〇)。參照圖 . 10,該步驟（S5〇)係藉由以相万斟a 以相互對向之方式配置之第1加熱 器81以及第2加熱器a八。， • 、’、 而刀別保持SiC基板20以及原料基 板Π此處SlC基板2〇與原料基板u之間隔之正常值， I職與下述步驟（⑽）中加熱時之昇華氣體之平均自由 行私相關。具體而言，q彳P萁 〇 s c基板20與原料基板11之間隔之 平均值可没定為小於朴、丰_ 、下述V驟（S60)中加熱時之昇華氣體 之千均自由^丁程。例如厭 例如於壓力1 pa、溫度200(rc之下，原 子刀子之平均自由行程係嚴格依存於原子半a、分子半 徑，而、約為數〜數10 cm左右，由此，較好的是，實際使上 述間隔為數cm以下。且&而一 c, ^ 更具體而s，SlC基板20與原料基板 η係以隔著1 μΐη以上！ cm以下之間隔且其主面UA、細 相互對向之方式近接配置。進而，可藉由使上述間隔之平 〇 肖值為1 Cm以下，而使下述步驟(S60)中所形成之基底層 10之膜厚分佈變小。進而’可藉由使上述間隔之平均值為 1 _以下’而進一步使下述步驟(S60)中所形成之基底層 10之膜厚分佈變小。又，可藉由使上述間隔之平均值為i μιη以上，來充分確保碳化矽昇華之空間。再者，上述昇 華氣體係為因固體碳化矽昇華之而形成之氣體，且包含例 如 Si、Si2c 以及 SiC2。 其-人，實施昇華步驟，作為步驟（S60)。該步驟（S6〇)係 藉由第1加熱器81而將SiC基板20加熱至特定之基板溫度為 147934.doc -25- 201101484 止°又’該步驟（S60)係藉由第2加熱器82而將原料基板u 加熱至特定之原料溫度為止。此時，因原料基板11係加熱 至原料溫度為止，故而SiC自原料基板11之表面昇華。另 一方面’基板溫度係設定為低於原料溫度。具體而言，例 如基板溫度係設定為比原料溫度低1 °C以上1 〇〇°c以下左 右°基板溫度係為例如18〇〇。(3以上25〇〇°c以下。藉此，如 圖11所示’自原料基板11中昇華而成為氣體之SiC到達SiC 基板20之表面而成為固體，形成基底層1〇。繼而，藉由維 持該狀態’而圖12所示，構成原料基板丨丨之SiC全部昇華 而移動至SiC基板20之表面上。藉此，步驟（S60)結束，完 成圖2所示之碳化石夕基板1。 (實施形態4) 其次’對本發明之進而其它實施形態即實施形態4進行 說明。實施形態4中之IGBT係具有與實施形態1基本相同 之結構。然而，實施形態4之IGBT與實施形態1之情形不 同之處在於其之製造方法。 具體而言’於實施形態4中之IGBT之製造方法中，係於 作為步驟（S 11 0)而實施之碳化矽基板準備步驟中，準備結 構與實施形態1之情形不同之碳化矽基板。參照圖13，實 施形態4中所準備之碳化矽基板1係於平面觀察下排列配置 有複數個SiC層20。亦即，SiC層20係沿著基底層1〇之主面 10A排列配置有複數個。更具體而言，複數層SiC層20係以 基底層10上所鄰接之SiC層20彼此相互接觸之方式，配置 成矩陣狀。藉此’本實施形態中之碳化矽基板1便成為可 147934.doc • 26- 201101484 作為具有高品質之SiC層20之大口徑基板進行處理之碳化 矽基板1。繼而，可藉由使用該碳化矽基板1，而使IGBT 之製造製程變得有效。又，參照圖丨3，相鄰之Sic層2〇之 .端面20C係實質性垂直於該SiC層2〇之主面2〇A。藉此，本 .實施形態之碳化矽基板1便可易於進行製造。此處，例如 右面20C與主面20A所成之角度為85。以上95。以下，則可 判斷上述端面20C與主面20A為實質性垂直。再者，實施 〇 形態4中之碳化矽基板1係藉由於實施形態i之步驟（S3〇) 中’使端面20C實質性垂直於主面20A之複數個SiC基板20 平面排列配置於基底基板1 〇上（參照圖2)，或者可藉由於實 施形態3之步驟（S50)中，使端面20C實質性垂直於主面20A 之複數個SiC基板20以平面排列之狀態保持於第【加熱器8 i 上（參照圖10 )，而以與實施形態1或者實施形態3之情形相 同之方式進行製造。 ‘ 繼而，本實施形態中之IGBT 100之製造方法係使用該碳 Q 化石夕基板1 ’製造1GBT 100。此處’ IGBT 100係藉由於圖 13所示之碳化矽基板1之SiC層20上形成活化層7等，而以 平面觀察下排列複數個之方式製成。此時，各IGBT ι〇〇係 以不跨越相鄰之SiC層20彼此之交界區域之方式製成。 (實施形態5) 其次，對本發明之進而其它實施形態即實施形態5進行 說明。實施形態5中之IGBT 100係具備與實施形態1中之 IGBT 100基本相同之結構，且起到相同之效果。然而，實 施形態5之IGBT 100係於碳化矽基板1之結構上不同於實施 147934.doc -27- 201101484 形態1之情形。 亦即，參照圖14，於實施形態5之碳化矽基板丨中，基底 層10與SiC層20之間配置有作為包含非晶siC之中間層之非 晶SiC層40。繼而，基底層1〇與81(：層2〇係藉由該非晶 層40而連接。因存在該非晶“(^層仂，而可易於製成一方 面抑制基底層10之缺陷傳播且配置有以(：層20之碳化矽基 板。 其次，對實施形態5中之碳化矽基板丨之製造方法進行說 明。參照圖15，實施形態5中之碳化矽基板丨之製造方法係 百先以與實施形態1之情形相同之方式實施基板準備步驟 作為步驟（sio) ’從而準備基底基板1〇與8丨(：基板2〇。 其次，實施Si層形成步驟，作為步驟丨丨）。該步驟 (S11)係於步驟（S10)中所準備之基底基板1〇之一主面上， 形成例如厚度為100 nm左右之以層。該以層之形成可藉由 例如濺鍍法而實施。 其次，實施積層步驟，作為步驟（S3〇)。該步驟（S3〇)係 於步驟（sii)中所形成之Si層上，載置步驟（sl〇)中所準備 之SiC基板20。藉此，獲得於基底基板1〇上夾持著Si層而 積層有SiC基板20之積層基板得。 其次，實施加熱步驟，作為步驟（S70)。該步驟（S7〇)係 將步驟（S30)中所製成之積層基板置於例如壓力為丨χ丨〇3 之氫氣與丙烷氣體之混合氣體環境中加熱至15〇〇t左右， 且保持3小時左右。藉此，碳主要藉由來自基底基板1〇以 及SiC基板20之擴散而供給至上述Si層中，從而如圖14所 147934.doc -28- 201101484 不形成非晶SiC層40。藉此，便可易於製造·—方面抑制武 底層10之缺陷傳播且配置有SiC層20之碳化矽基板1。 (實施形態6) 其次，對本發明之進而其它實施形態即實施形態6進行 說明。實施形態6中之IGBT 100係具有與實施形態1中之 IGBT 100基本相同之結構，且起到相同之效果。然而，實 施形態6之IGBT 100係於碳化矽基板1之結構上不同於實施 形態1之情形。 〇 亦即’參照圖1 6，於實施形態6中之碳化矽基板1中，於 基底層10與SiC層20之間形成有將金屬層之至少一部分經 石夕化物化處理而形成之作為中間層之歐姆接觸層5 〇，此點 不同於實施形態1之情形。繼而，基底層丨〇與81(：層2〇係藉 由該歐姆接觸層50而連接。藉由設置該歐姆接觸層5〇，可 易於製成一方面抑制基底層1〇之缺陷傳播且配置有yc層 20之碳化矽基板1。 〇 其次，對實施形態6中之碳化矽基板1之製造方法進行說 明。參照圖1 7，實施形態6中之碳化矽基板丨之製造方法 中，首先，作為步驟（S10)，以與實施形態i之情形相同之 方式實施基板準備步驟，從而準備基底基板1〇與^<：：基板 20 ° 其-人，實施金屬膜形成步驟作為步驟（S12)，實施金屬 膜形成步驟。在該步驟（S12)中，例如藉由蒸鐘金屈而於 步驟（S10)t所準備之基底基板1G之—主面上，形成金屬 膜。該金屬膜包含例如藉由加熱而形成矽化物之金屬，具 147934.doc -29- 201101484 體而言包含選自鎳、鉬、鈦、鋁、鎢中之至少一種以上。 其次，實施積層步驟作為步驟（S3 0)。在該步驟（S3 0) 中，於步驟（S12)中所形成之金屬膜上，載置步驟（sl〇)中 所準備之SiC基板20。藉此，獲得於基底基板10上夾持著 金屬膜而積層有SiC基板20之積層基板。 其次，實施加熱步驟作為步驟（S70)。在該步驟（S70) 中，將步驟（S30)中所製成之積層基板置於例如氬等惰性 氣體環境中加熱至1 〇〇〇°C左右。藉此，使上述金屬膜之至 少一部分（與基底基板1〇接觸之區域以及與SiC基板20接觸 之區域）經矽化物化處理’而形成與基底層10以及sic層20 歐姆接觸之歐姆接觸層50。藉此，便可易於製造一方面抑 制基底層10之缺陷傳播且配置有SiC層20之碳化碎基板1。 (實施形態7) 其次，對本發明之進而其它實施形態即實施形態7進行 說明。實施形態7中之IGBT 1〇〇係具有與實施形態1中之 IGBT 100基本相同之結構，且起到相同之效果。然而，實 施形悲' 7之IGBT 1 00係於礙化石夕基板1之結構上不同於實施 形態1之情形。 亦即，參照圖18，於實施形態7中之碳化矽基板1中，由 於基底層10與SiC層20之間形成有作為中間層之礙層6〇， 故不同於實施形態1之情形。繼而，基底層1〇與81(：層2〇係 藉由該碳層60而連接。因存在該碳層60，而易於製成一方 面抑制基底層10之缺陷傳播且配置有以(：層2〇之碳化矽基 板1 0 147934.doc •30- 201101484 其次，對實施形態7十之碳化矽基板丨之製造方法說明。 參照圖19，首先步驟（s 1 〇)係以與實施形態1相同之方式實 施之後，視需要而以與實施形態i相同之方式實施步驟 (S20) 〇 其次，實施接著劑塗佈步驟，作為步驟（S25)。參照圖
20，該步驟（S25)係藉由例如對基底基板1〇之主面上塗佈 碳接著劑，而形成前驅物層61。作為碳接著劑，可採用包 含例如樹脂、石墨微粒子、溶劑者。此處，作為樹脂係可 採用經加熱而成為不易石墨化碳之樹脂、例如苯酚樹脂 等。又，作為溶劑係可採用例如苯酚、甲醛、乙醇等。進 而，碳接著劑之塗佈量較好的是1〇 mg/cm2以上4〇 mg/cm2 以下，更好的是20 mg/cm2以上3〇 mg/cm2以下。又，塗佈 碳接著劑之厚度較好的是100 μηι以下，更好的是5〇 ^〇以 下。 其次，實施積層步驟，作為步驟（S3〇)。參照圖2〇，該 步驟㈣）係將SiC基板2〇以接觸之方式載置於接觸形錢 基底基板1〇之主面上之前驅物層61上，從而製成積層基 板。 其次’實施預烘烤步驟，作為步驟_)。該步驟⑽… 係藉由加熱上述積層基板，而自構成前驅物 劑中去除溶劑成分。具體而言，例如™Hi 上述積層基板加載荷重…面將積層基板緩慢加熱 溶劑成分之_之溫度範圍為止。較好的是，—面使用央 具等，麼接基底基板10與时基板2〇 一面進行實施該加 147934.doc -31- 201101484 ”、、— 1藉由儘可能花費時間實施預烘烤（加熱），而自 接著h丨中進行脫氣，從而提昇接著強度。 —其-人’實施炮燒步驟’作為步驟（S90)。該步驟⑽0)係 # ·夕驟（S80)中經加熱而使前驅物層61得以預烘烤之 積層基板加熱至高;显，較好的是加熱至_。〇以上"〇〇。。 下例如1000 C，且保持較好的是10分鐘以上1〇小時以 y、例如1小時，來煅燒前驅物層61。作為煅燒時之氣體 銥境，可採用氬等惰性氣體環境，且可使氣體環境之壓力 為〇如大氣壓。藉此，前驅物層6丨便成為含碳之礙層6 〇。 其、’、《果，參照圖丨8，獲得藉由碳層6〇而接合有基底基板 (基底層）10與SiC基板（Sic層）2〇之實施形態7之碳化矽基板 1 〇 再者，於上述碳化矽基板丨中，較好的是，構成sic層2〇 之碳化石夕之結晶結構係為六方晶系，更好的是4H sic。 又，較好的是’基底層10與81(：：層2〇(於具有複數層sic層 2〇之情形時’亦包括鄰接之sic層20彼此）包含具有同一結 晶結構之碳化矽單晶。可藉由以此方式將同一結晶結構之 碳化矽單晶用於基底層1〇及sic層2〇，而使熱膨脹係數等 物理性質統一，於用碳化矽基板丨以及使用該碳化矽基板】 之IGBT之製造製程中，抑制碳化矽基板1產生翹曲、基底 層10與SiC層20產生分離、或者Sic層20彼此產生分離。 進而，SiC層20與基底層10(於具有複數層Sic層20之情 形時，亦包括鄰接之SiC層20彼此）係構成各個SiC層20與 基底層10之碳化矽單晶之c軸所成之角度較好的是未達 147934.doc -32· 201101484 ’更好的是未達ο·ι。。進而，較好的是，該碳化矽單晶 之C面不於面内進行旋轉。 又，用於製造IGBT之碳化矽基板基底層（基底基 板）10之口徑較好的是2吋以上，更好的是6吋以上。進 而’碳化矽基板1之厚度較好的是2〇〇 pm以上1000 μπι以 下’更好的是300 μηι以上700 μηι以下。又，SiC層20之電 阻率較好的是50 ιηΩ cm以下，更好的是20 ηιΩ cm以下。 實施例 〇 (實施例1) 以下，說明實施例1。實施對構成本發明之IGBT之碳化 石夕基板之電阻之降低效果進行預測之計算。具體而言，算 出與上述貫施形態1對應之包含厚度為200 μιη且p型雜質密 度為lxl 02G cm 3之基底層1〇、及厚度為2〇〇 ^^且卩型雜質 密度為1><1〇丨8 cm-3之SiC層20的碳化矽基板t中之基板電阻 (基底層10之電阻與SiC層20之電阻之和實施例A);與上 〇 述實施形態2對應之厚度為400 μιη且p型雜質密度為1χ1〇2〇 3之基底層1〇之電阻（基板電阻實施例B卜又，算出與 構成先前之IGBT之碳化矽基板對應之厚度為4〇〇 4„1且{)型 • 雜質密度為1χ1〇18 cm·3之碳化矽基板之電阻（基板電阻）（比 較例A) ’以進行比較。以如下方式進行計算。 於P型4H-SiC中，雜質濃度（密度）與移動率之間，圖21 所示之關係成立。並且，基板之電阻R可藉由以下算式算 出。算出結果示於表1中。 147934.doc -33- 201101484 [數i] w R = —一· ' Pp〇 f^hole [表1] 雜質密度 (cm·3) 電洞密度 (cm'3) 移動率 (cm2/Vs) 厚度 _ (μιη) 基板電阻 (mQcm2) 實施例A 基底層 lxlO20 l.lxlO18 94 200 0.24 1.34 SiC層 lxlO18 l.lxlO17 108 200 1,1 實施例B(基底層） 1χ ΙΟ20 l.lxlO18 94 400 0.48 比較例A lxlO18 l.lxlO17 108 400 2.1 如表1所示，與上述實施形態1對應之實施例a之基板電 阻，可相對先前之比較例A降低36%左右。又，與上述實 施形態2對應之實施例B之基板電阻，可相對先前之比較例 A降低77%左右。以此方式確認到，可根據本發明之 IGBT，而使基板電阻較先前大幅度降低。 (實施例2) 其次，說明實施例2。實施對本發明之IGBT中之集極電 極（背面電極）與碳化矽基板之接觸電阻之降低效果進行預 測之7算。此處，為降低作為金屬之電極與作為p型半導 體之杈化矽基板之接觸電阻，獲得歐姆接觸，而考慮以下 兩個方法： “ (1说用工作函數φ較大之金屬，降低蕭特基障壁 ，而使 藉由提高半導體之雜質密度減小空之層寬度 肅特基障壁變薄。 而採用（2)之 而霄際情況係不易於採用（1)之方法 147934.doc -34- 201101484 方法增大穿隧電流從而獲得歐姆接觸之方法則較為有效。 以下，設想採用包括含高雜質濃度之基底層的碳化矽基板 之本發明之IGBT，並對電極與基底層之接觸電阻之相關 計算結果進行說明。 就接觸電阻Rc而言，以下之算式成立。 ' [數 2]
Rc = (dJ/dVyl Cl-cm2 Rc cc exip[〇b /Ndm) ^ Rc = exp[(4my2ss xΦ6η)/(^1/2 xh)]
Rcccexp(〇bn/Ndm) 亦即，接觸電阻係以指數函數依存於Obn/Nd1/2。繼 而，可藉由提高雜質濃度（雜質密度）Nd，而使接觸電阻Rc 降低。具體而言，算出假設為本發明之IGBT之p型雜質濃 度為1 X 102() cm_3之基板（基底層）與電極之接觸電阻（實施例 C)、及假設為先前之IGBT之p型雜質濃度為lxl018 cnT3之 q 基板與電極之接觸電阻（比較例B)。再者，作為構成電極 之金屬，可採用例如A1(鋁）。計算結果示於表2中。 [表2] 雜質密度 (cm·3) 電洞密度 (cm'3) 接觸電阻比 實施例C lxl〇20 Ι.ΙχΙΟ18 0.32 比較例B lxl〇18 l.lxlO17 1 參照表2，假設為本發明之IGBT之實施例C中之接觸電 阻，可相對假設為先前之IGBT之比較例B之接觸電阻对， 降低70%左右。如此般，根據本發明之IGBT，可使基板與 147934.doc -35- 201101484 電極（背面電極）之接觸電阻大幅度降低。又，一般而言， 為降低上述接觸電阻而於電極形成後實施熱處理之情形較 為多見，而根據本發明之IGBT，則存在可省略該熱^ 理，或者可大幅度降低通常為100(rc左右之熱處理溫度: 可能性❶ & 本次揭示之實施形態及實施例於所有方面均為例示故 應認為並非具有限制性者。本發明之範圍係由請求項所亍 而非上述說明，與請求項均等之涵義、及範圍内之所有變 更均視作包含於本發明之範圍。 產業上之可利用性 本發明之IGBT係能夠尤其有效應用於要求降低導通電 阻之垂直式IGBT。 【圖式簡單說明】 圖1係表示IGBT之結構之概略剖面圖。 圖2係表示碳化碎基板之結構之概略剖面圖。 圖3係表示IGBT之製造方法之概略之流程圖。 圖4係用以說明IGBT之製造方法之概略剖面圖。 圖5係用以說明IGBT之製造方法之概略剖面圖。 圖6係用以說明IGBT之製造方法之概略剖面圖。 圖7係表示碳化矽基板之製造方法之概略之流程圖。 圖8係表示實施形態2中之IGBT之結構之概略剖面圖。 圖9係表示實施形態3中之碳化矽基板之製造方法之概略 的流程圖。 圖10係用以說明實施形態3中之碳化矽基板之製造方法 147934.doc -36 - 201101484 之概略剖面圖。 圖11係用以說明實施形態3中之碳化矽基板之製造方法 之概略剖面圖。 圖12係用以說明實施形態3中之碳化矽基板之製造方法 之概略剖面圖。 圖13係表示實施形態4中之碳化石夕基板之結構之概略剖 面圖。 圖14係表示實施形態5中之碳化矽基板之結構之概略μ 0面圖。 ° 圖15係表示實施形態5中之碳化石夕基板之製造方法之概 略的流程圖。 圖16係表示實施形態6中之碳化矽基板之結構之概略剖 面圖。 圖17係表示實施形態6中之碳化矽基板之製造方法之概 略的流程圖。 Q 圖18係表示實施形態7中之碳化矽基板之結構之概略剖 面圖。 圖19係表示實施形態7中之碳化矽基板之製造方法之概 略的流程圖。 圖20係用以說明實施形態7中之碳化矽基板之製造方法 之概略剖面圖。 圖21係表示ρ型4H-SiC中雜質濃度與移動率之關係之 圖。 【主要元件符號說明】 147934.doc -37· 201101484 1 石炭化秒基板 2 缓衝層 3 漂移層 3A 主面 4 阱區域 5 n+區域 6 p+區域. 7 活化層 10 基底層（基底基板） 10A 主面 10B 單晶層 11 原料基板 11A 主面 20 SiC層（SiC基板） 20A ' 20B 主面 20C 端面 40 非晶SiC層 50 歐姆接觸層 60 碳層 61 前驅物層 81 第1加熱器 82 第2加熱器 91 氧化膜（閘極氧化膜） 92 射極接觸電極 147934.doc -38- 201101484
93 閘極電極 94 層間絕緣膜 95 射極配線 96 集極電極 100 IGBT ❹ ❹ 147934.doc -39-

Claims (1)

  1. 201101484 七、申請專利範圍： ‘ 丨· 一種絕緣閘雙極電晶體（100)，其具備： 碳化矽基板（1); 導電型為η型之漂移層（3) ’其包含單晶碳化矽，且配 置於上述碳化矽基板（1)之一主面上； 導電型為ρ型之阱區域（4)，其於上述漂移層中以包 3與上述碳化石夕基板（1)為相反側之第1主面（3 Α)之方式 配置； > 〇 導電型為11型之射極區域（5)，其以包含上述阱區域（4) 内之上述第1主面（3 Α)之方式配置； 射極電極（92)，其以與上述射極區域（5)接觸之方式配 置於上述第1主面（3Α)上； 絕緣膜（91 )，其包含絕緣體，且以與上述阱區域（4)接 觸之方式配置於上述第！主面（3Α)上； 閘極電極（93)，其配置於上述絕緣膜（91)上；以及 ❹ 集極電極（96)，其配置於上述碳化矽基板（1)之另一主 面上；且 上述碳化矽基板（1)包括： - 包含碳化矽且導電型為ρ型之基底層（10)，以及 包含單晶碳化矽且配置於上述基底層（10)上之SiC層 (2〇); 上述基底層（10)之ρ型雜質濃度係超過lxl018 cm·3。 2.如請求項1之絕緣閘雙極電晶體（1〇〇)，其中 於上述基底層（10)中導入鋁作為雜質。 147934.doc 201101484 3. 如請求項1之絕緣閘雙極電晶體（1〇〇卜其中 且雜質濃度為lxlO18 上述SiC層（20)係導電型為p型 cnT3以下。 4. 如請求項1之絕緣閘雙極電晶體（1〇〇)，其中 上述SiC層（20)之與上述基底層（1〇)為相反側之主面 (20A)其相對於丨0001}面之偏離角為5〇。以上μ。以下。 5. 如請求項4之絕緣閘雙極電晶體〇〇〇)，其中 上述SiC層（2〇)之與上述基底層（1〇)為相反側之主面 (20A)之偏離方位與〈卜鲁方向所成之角度為5。以下。 6. 如請求項5之絕緣閘雙極電晶體（1〇〇)，其中 上述SiC層（20)之與上述基底層（1〇)為相反側之主面 (20A)於<1-100>方向上相對於{〇3·38}面之偏離角為—y 以上5 °以下。 7 _如請求項4之絕緣閘雙極電晶體（丨〇〇)，其中 上述SiC層（20)之與上述基底層（1〇)為相反側之主面 (20A)之偏離方位與<n_2〇>方向所成之角度為5。以下。 8. 如請求項1之絕緣閘雙極電晶體（1〇〇卜其中 上述破化破基板（1)係配置於上述基底層（1〇)與上述 SiC層（20)之間，且進而包含含有導電體或者半導體之中 間層（40、50、60)， 上述中間層（40、50、60)係接合上述基底層（1〇)與上 述SiC層（20)。 9. 如請求項8之絕緣閘雙極電晶體（100)，其中 上述中間層（50)包含金屬。 147934.doc 201101484 10. 如請求項8之絕緣閘雙極電晶體（1〇〇)，其中 上述中間層包含碳（6〇)。 11. 如請求項8之絕緣閘雙極電晶體（1〇〇)，其中 上述中間層包含非晶碳化矽（4〇)。 12·如請求項1之絕緣閘雙極電晶體（100)，其中 上述基底層（1 0)包含單晶碳化石夕，且 上述SiC層（20)之X射線搖擺曲線之半高寬係小於上述 基底層（10)之X射線搖擺曲線之半高寬。 13.如請求項1之絕緣閘雙極電晶體（1〇〇)，其中 上述基底層（10)包含單晶碳化矽，且 上述SiC層（20)之微管密度係低於上述基底層（1〇)之微 管密度。 14·如請求項1之絕緣閘雙極電晶體（1〇〇)，其中 上述基底層（10)包含單晶碳化矽，且 上述SiC層（20)之差排密度係低於上述基底層（1〇)之差 排密度。 1 5 .如請求項1之絕緣閘雙極電晶體（丨〇〇)，其中 上述基底層（10)係以包含與上述Sic層（2〇)對向之側之 主面（10A)之方式含有包含單晶碳化矽之單晶層（1〇B)。 147934.doc
TW099113381A 2009-05-11 2010-04-27 Insulating gate type bipolar transistor TW201101484A (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009114737 2009-05-11
JP2009219065 2009-09-24
JP2009229764 2009-10-01
JP2009248621 2009-10-29

Publications (1)

Publication Number Publication Date
TW201101484A true TW201101484A (en) 2011-01-01

Family

ID=43084945

Family Applications (5)

Application Number Title Priority Date Filing Date
TW099113382A TW201104861A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113380A TW201120939A (en) 2009-05-11 2010-04-27 Method for manufacturing semiconductor substrate
TW099113381A TW201101484A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113377A TW201104865A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113383A TW201101482A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor

Family Applications Before (2)

Application Number Title Priority Date Filing Date
TW099113382A TW201104861A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113380A TW201120939A (en) 2009-05-11 2010-04-27 Method for manufacturing semiconductor substrate

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099113377A TW201104865A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor
TW099113383A TW201101482A (en) 2009-05-11 2010-04-27 Insulating gate type bipolar transistor

Country Status (8)

Country Link
US (5) US8168515B2 (zh)
EP (5) EP2432020A4 (zh)
JP (5) JP5344037B2 (zh)
KR (5) KR20120014017A (zh)
CN (5) CN102160143B (zh)
CA (5) CA2761245A1 (zh)
TW (5) TW201104861A (zh)
WO (5) WO2010131572A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG183740A1 (en) * 2009-02-20 2012-09-27 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
US8168515B2 (en) 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
JPWO2011058830A1 (ja) * 2009-11-13 2013-03-28 住友電気工業株式会社 半導体基板の製造方法
US8435866B2 (en) * 2010-02-05 2013-05-07 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
WO2012127748A1 (ja) * 2011-03-22 2012-09-27 住友電気工業株式会社 炭化珪素基板
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
US8872189B2 (en) 2011-08-05 2014-10-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, and method of manufacturing the same
JPWO2013073216A1 (ja) * 2011-11-14 2015-04-02 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
TWI456737B (zh) * 2012-03-05 2014-10-11 Richtek Technology Corp 垂直式半導體元件及其製造方法
CN103325747A (zh) * 2012-03-19 2013-09-25 立锜科技股份有限公司 垂直式半导体元件及其制造方法
JP5884585B2 (ja) * 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6180978B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN107078032A (zh) * 2014-10-14 2017-08-18 三菱电机株式会社 碳化硅外延晶片的制造方法
CN104465721B (zh) * 2014-12-05 2019-05-14 国家电网公司 一种碳化硅外延材料及其制备方法
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN105679647B (zh) * 2015-12-31 2018-06-29 清华大学 具有原子级平整表面的衬底的制备方法
DE112017003660T5 (de) * 2016-07-21 2019-04-04 Mitsubishi Electric Corp. Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR101866869B1 (ko) 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
DE112017006972T5 (de) * 2017-01-31 2019-10-17 Sumitomo Electric Industries, Ltd. Siliziumcarbid-Epitaxiesubstrat und Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung
WO2018142744A1 (ja) * 2017-01-31 2018-08-09 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6883745B2 (ja) * 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US11233141B2 (en) 2018-01-16 2022-01-25 Ipower Semiconductor Self-aligned and robust IGBT devices
US20190245070A1 (en) * 2018-02-07 2019-08-08 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
KR102649978B1 (ko) 2018-05-03 2024-03-22 엘지전자 주식회사 정수기의 제어 방법
EP3666935B1 (en) * 2018-10-16 2024-05-22 Sicc Co., Ltd. High-purity silicon carbide single crystal substrate and preparation method therefor
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP4044212B1 (en) * 2019-11-14 2024-02-14 Huawei Digital Power Technologies Co., Ltd. Semiconductor substrate, manufacturing method therefor, and semiconductor device
CN113981537A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及其制造方法、碳化硅晶体的制造方法
KR102442732B1 (ko) * 2021-11-05 2022-09-13 주식회사 쎄닉 탄화규소 웨이퍼 및 이의 제조방법
TWI831512B (zh) * 2022-12-09 2024-02-01 鴻揚半導體股份有限公司 半導體裝置和其形成方法

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637276B2 (ja) * 1988-01-18 1994-05-18 株式会社豊田自動織機製作所 上下移動機構付プッシャー装置
JP2846986B2 (ja) 1991-10-30 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの製造方法
JPH0748198A (ja) * 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
JPH10223835A (ja) 1997-02-05 1998-08-21 Hitachi Ltd 半導体装置とその製造方法
JP2961522B2 (ja) * 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
JP3254559B2 (ja) 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
CN1231003A (zh) * 1997-06-27 1999-10-06 日本皮拉工业株式会社 单晶SiC及其制造方法
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2939615B2 (ja) * 1998-02-04 1999-08-25 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002015619A (ja) 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4802380B2 (ja) * 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
FR2834123B1 (fr) * 2001-12-21 2005-02-04 Soitec Silicon On Insulator Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US8080826B1 (en) * 2002-02-14 2011-12-20 Rf Micro Devices, Inc. High performance active and passive structures based on silicon material bonded to silicon carbide
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
CN100567592C (zh) * 2003-01-28 2009-12-09 住友电气工业株式会社 金刚石复合基板及其制造方法
WO2004112150A1 (ja) 2003-06-13 2004-12-23 Sumitomo Electric Industries, Ltd. 電界効果トランジスタ
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4219800B2 (ja) 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2006228961A (ja) * 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
US20090072243A1 (en) 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2008004726A (ja) * 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
CN100438083C (zh) * 2006-12-23 2008-11-26 厦门大学 δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法
JP4748067B2 (ja) 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008226997A (ja) * 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
US7772098B2 (en) 2007-03-29 2010-08-10 Panasonic Corporation Method for manufacturing semiconductor device
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JP2008280207A (ja) 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
US8168515B2 (en) 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
JPWO2010131571A1 (ja) 2009-05-11 2012-11-01 住友電気工業株式会社 半導体装置
CA2763055A1 (en) 2009-09-24 2011-03-31 Sumitomo Electric Industries, Ltd. Silicon carbide ingot, silicon carbide substrate, manufacturing method thereof, crucible, and semiconductor substrate
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP2011233638A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Also Published As

Publication number Publication date
JPWO2010131568A1 (ja) 2012-11-01
TW201104861A (en) 2011-02-01
CA2761245A1 (en) 2010-11-18
US20120056202A1 (en) 2012-03-08
CN102422424A (zh) 2012-04-18
US8168515B2 (en) 2012-05-01
EP2432001A4 (en) 2012-11-21
WO2010131572A1 (ja) 2010-11-18
EP2432000A4 (en) 2012-11-21
WO2010131569A1 (ja) 2010-11-18
US20120061687A1 (en) 2012-03-15
TW201101482A (en) 2011-01-01
TW201120939A (en) 2011-06-16
EP2432001A1 (en) 2012-03-21
EP2432022A1 (en) 2012-03-21
CA2761428A1 (en) 2010-11-18
WO2010131568A1 (ja) 2010-11-18
CN102422425A (zh) 2012-04-18
JPWO2010131569A1 (ja) 2012-11-01
WO2010131573A1 (ja) 2010-11-18
JPWO2010131573A1 (ja) 2012-11-01
EP2432020A1 (en) 2012-03-21
EP2432020A4 (en) 2013-06-26
JP5477380B2 (ja) 2014-04-23
JPWO2010131570A1 (ja) 2012-11-01
KR20120014024A (ko) 2012-02-15
US20120061686A1 (en) 2012-03-15
KR20120014017A (ko) 2012-02-15
CN102422388A (zh) 2012-04-18
JPWO2010131572A1 (ja) 2012-11-01
CN102160143A (zh) 2011-08-17
EP2432002A4 (en) 2012-11-21
US20120056201A1 (en) 2012-03-08
KR20120024526A (ko) 2012-03-14
KR20120023710A (ko) 2012-03-13
EP2432000A1 (en) 2012-03-21
CA2761246A1 (en) 2010-11-18
CA2735975A1 (en) 2010-11-18
CA2761430A1 (en) 2010-11-18
CN102422387A (zh) 2012-04-18
TW201104865A (en) 2011-02-01
WO2010131570A1 (ja) 2010-11-18
CN102160143B (zh) 2013-05-29
KR20120011059A (ko) 2012-02-06
EP2432002A1 (en) 2012-03-21
JP5344037B2 (ja) 2013-11-20
US20110165764A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
TW201101484A (en) Insulating gate type bipolar transistor
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
TW200840039A (en) Silicon carbide semiconductor device and process for producing the same
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
TW201203538A (en) Process for production of silicon carbide substrate, process for production of semiconductor device, silicon carbide substrate, and semiconductor device
TW201123268A (en) Silicon carbide substrate production method and silicon carbide substrate
JP2012151177A (ja) 化合物半導体基板およびその製造方法
TW201142091A (en) Method for producing silicon carbide substrate
TW201104860A (en) Semiconductor device
JPWO2011077797A1 (ja) 炭化珪素基板
JPWO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2012127748A1 (ja) 炭化珪素基板
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011086734A1 (ja) 炭化珪素基板の製造方法