CN100438083C - δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法 - Google Patents

Abstract

δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法，涉及一种半导体光电探测器。提供一种δ掺杂SiC PIN结构紫外光电探测器及制法。在n⁺型SiC衬底上外延生长n⁺型缓冲层、n^-型层I、δ掺杂n型层、n^-型层II和p⁺型层，器件表面设钝化膜，在p⁺型层上设p电极，衬底背面设n电极。衬底用n⁺型4H-SiC衬底或其同质多型体。制备时刻蚀出外延片台面作为光敏面；热氧化生长氧化层作为钝化膜；在p⁺型层上制备p型电极；甩上光刻胶保护外延片p⁺型层上氧化层，去除n⁺型衬底上氧化层并沉积n型电极金属；将p型电极和n型电极退火形成欧姆接触；制备压焊区覆盖于p型欧姆接触电极一角；管芯划片压焊封装成管。

Description

δ掺杂4H-SiC PIN结构紫外光电探测器及其制备方法

技术领域

本发明涉及一种半导体光电探测器，特别是涉及一种δ掺杂4H-SiC(碳化硅)PIN结构紫外光电探测器及其制备方法。

背景技术

目前的紫外光电探测器主要以紫外光电倍增管为主，它虽然灵敏度高，但是存在体积大、易损坏和需在高压低温下工作等缺点。近年来，日益发展的宽禁带半导体技术为紫外探测器的研究开拓了新的领域，采用半导体紫外探测器取代紫外光电倍增管已经成为可能。E Monroy等在“Semicond.Sci.Technol.18(2003)R33-R51”文献中已报道以III族氮化物、金刚石和II-VI族化合物等宽禁带半导体材料制备的光电导、肖特基光电二极管、金属-半导体-金属(MSM)光电探测器、PIN光电探测器及雪崩(APD)光电探测器，文献同时还提出采用碳化硅材料制备的包括肖特基光电二极管、PN结光电探测器以及粒子探测器，但未深入涉及PIN结构紫外光电探测器及其制备方法。John T.Torvik等在“IEEE TRANSACTIONS ONELECTRON DEVICES，1999，46，7.”文献中报道了6H-SiC PIN结构紫外光电探测器，其器件制备工艺也较为简单。由于4H-SiC材料具有宽带隙(～3.2eV)、高临界击穿电场、高热导率、高载流子饱和漂移速度等特点，因此在高温、高频、大功率和光电子器件制备上具有良好的应用前景。近年来，世界各国对于碳化硅材料的生长以及光电探测器件制备都取得了很大的进展。以4H-SiC材料为衬底制备的PIN紫外光电探测器具有暗电流低、响应速度快、可以在很强的可见及红外光背景下检测紫外信号等特点，未来将被广泛运用在国防、工业和民用方面，对一个国家的国民经济和国防建设都有很重要的意义。

发明内容

本发明的目的是提供一种δ掺杂SiC PIN结构紫外光电探测器及其制备方法。

本发明所述的δ掺杂SiC PIN结构紫外光电探测器设有n⁺型SiC衬底，在衬底上从下至上依次外延生长n⁺型缓冲层、n^-型层I、δ掺杂n型层、n^-型层II和p⁺型层，器件表面通过热氧化生成一层氧化硅的钝化膜，在p⁺型层上设有p型电极，在p型电极上沉积Ti/Au作为焊盘接触金属，在衬底的背面设有n型电极。

n⁺型缓冲层的掺杂浓度至少为1.0×10¹⁸/cm³，n^-型层I的掺杂浓度低于1.0×10¹⁵/cm³或非故意掺杂，δ掺杂n型层的掺杂浓度为1.0×10¹⁷/cm³～1.0×10¹⁸/cm³，n^-型层II的掺杂浓度为1.0×10¹⁵/cm³～5.0×10¹⁶/cm³或非故意掺杂，p⁺型层的掺杂浓度至少为1.0×10¹⁸/cm³，p⁺型层的厚度为0.1～0.5μm。

n⁺型SiC衬底可采用n⁺型4H-SiC衬底或者n⁺型4H-SiC的同质多型体，例如n⁺型6H-SiC衬底或n⁺型3C-SiC衬底。

所述的n^-型层I、δ掺杂n型层和n^-型层II共同构成本发明所述的δ掺杂SiC PIN结构紫外光电探测器中的本征I层。

所述的δ掺杂SiC材料在其重掺杂p⁺型层与重掺杂n⁺型缓冲层之间引入其本征I层，相当于在一pn结构半导体材料的p、n两极之间加入一轻掺杂较宽的本征I层。考虑在PIN结构两极加上大小为V_R的反向偏置，由于本征I区有较高的电阻，因此电压基本上降落在该区，并形成一定宽度的耗尽区。在正常的工作条件下，调节反向偏压V_R可使I区全部耗尽。和不引入本征I层的pn结构相比，采用加入了轻掺杂较宽本征I层的δ掺杂SiC材料制备的PIN结构紫外光电探测器将具有以下几个优点：(1)大大提高了器件的探测能力。由于I区的加入而且较宽，使得光生载流子的产生率增多，提高了器件的响应度和量子效率；(2)因为I区有强电场，光生载流子在强电场作用下以最快的速度向电极漂移，提高了响应速度；(3)因为有了I区，耗尽层被展宽，结电容减少，有利于提高响应频率。

本发明δ掺杂SiC PIN结构紫外光电探测器的光谱响应范围为200～380nm。短波限的出现是因为波长小于200nm的入射光由于其波长较短，光吸收系数大，所以光生载流子在穿过耗尽层之前就因表面复合被吸收复合掉，很难导出在外电路形成光电流；长波限的出现是因为SiC材料的禁带宽度E_g≈3.2eV，由公式E_g＝hv，λv＝C，可算得λ≈380nm，因此本发明紫外光电探测器对大于380nm的入射光基本不响应，之所以还存在很小的响应度是因为当入射光子能量小于SiC材料的禁带宽度而又大于金属-半导体接触下金属一边的势垒高度时，入射光激发金属中的电子越过势垒被半导体收集所致。

本发明所述的δ掺杂SiC PIN结构紫外光电探测器制备工艺步骤为：

1)外延片标准清洗；

2)使用等离子诱导耦合干法刻蚀工艺刻蚀出外延片台面，作为器件光敏面；

3)热氧化生长氧化层；

4)将外延片p⁺型层上的氧化层光刻腐蚀一个窗口，供沉积p型电极金属之用；

5)用光刻胶保护外延片p⁺型层上剩余氧化层；

6)用HF溶液腐蚀去除重掺杂n⁺型衬底上氧化层，并沉积n型电极金属；

7)将p型和n型电极高温退火形成欧姆接触；

8)在p型欧姆接触电极一角制备压焊区；

9)对流片进行测试分析并分类；

10)进行管芯划片、压焊，最后封装成管。

在步骤4)中，所述的p型电极金属选自Ti/Al/Au、功函数接近Ti的金属和功函数接近Al的金属中的一种；在步骤6)中，所述的n型电极金属选自Ni/Au、功函数接近Ni的金属和功函数接近Au的金属中的一种。

在步骤8)中，所述的压焊区采用金属Ti作为过渡金属层，在过渡金属Ti层上覆盖Au保护层。

本发明δ掺杂SiC PIN结构紫外光电探测器在制备工艺上有明显的改进，其中，刻蚀台面工艺选择等离子诱导耦合干法刻蚀方法，该方法具有物理与化学两个类型的作用机理，对碳化硅材料表面的刻蚀损伤较小，刻蚀得到的器件台阶起到降低器件暗电流和有效隔离器件作用；利用碳化硅材料自身硅原子在高温氧化炉热生长氧化层，该氧化层起到钝化膜和抗反射层双重作用，其中钝化膜有效降低了探测器暗电流，抗反射层增强器件对紫外光的吸收；采用磁控溅射沉积p型电极金属Ti/Al/Au和n型电极金属Ni/Au，p型电极金属还可采用功函数接近Ti或Al等金属，n型电极金属可采用功函数接近Ni或Au等金属，p型和n型电极在高温条件下退火使电极金属熔为合金，形成欧姆接触，很好地改善了器件接触电极，特别是p型欧姆接触电极；压焊区制备采用特定的过渡金属Ti，覆盖保护层Au，金属Ti增强了压焊区金属与器件的黏附性，保证器件在打焊时压焊区不脱落，提高焊丝的抗勾拉能力，有利于提高器件的稳定性和抗机械振动等性能。

上述制备方法可以在4H-SiC或者4H-SiC的同质多型体，例如6H-SiC或3C-SiC上实现。干法刻蚀工艺可采用等离子诱导耦合(ICP)干法刻蚀或反应离子(RIE)干法刻蚀；钝化膜可采用高温热氧化生成的氧化层，还可在氧化层上通过LPCVD或电子束蒸发覆盖氮化硅(Si₃N₄)膜；沉积金属层可采用磁控溅射或电子束蒸发方法；光敏面大小及形状可根据器件实际需要而设计。

附图说明

图1是本发明实施例(δ掺杂4H-SiC PIN结构紫外光电探测器)的结构示意图。

具体实施方式

参见图1，本发明所述的δ掺杂4H-SiC PIN结构紫外光电探测器实施例的结构为：n⁺型4H-SiC衬底2以及在衬底上依次外延生长的重掺杂n⁺型缓冲层3、轻掺杂n^-型层(I)4(掺杂浓度低于1.0×10¹⁵/cm³、厚度2.0μm)、δ掺杂n型层13(掺杂浓度3.0×10¹⁷/cm³、厚度0.125μm)、轻掺杂n^-型层(II)12(掺杂浓度6.0×10¹⁵/cm³、厚度0.2μm)和重掺杂p⁺型层11，一个器件隔离台阶5，氧化层6，p型接触电极8，n型接触电极1，压焊区7，p型接触电极窗口10和器件光敏面9。其中，轻掺杂n^-型层(I)4、δ掺杂n型层13和轻掺杂n^-型层(II)12共同构成δ掺杂4H-SiC PIN结构紫外光电探测器中的本征I层。

以下给出本发明δ掺杂4H-SiC PIN结构紫外光电探测器实施例的制备工艺流程说明：

1.准备好碳化硅外延片，外延片经甲苯-＞丙酮-＞乙醇超声，后用去离子水冲洗；再经煮浓硫酸后配置I号液和II号液清洗；置纯HF溶液中浸泡至少1min；取出后用热去离子水-＞冷去离子水冲洗；氮气吹干待用。

2.用第一块光刻版和正性胶，用常规的光刻工艺，在碳化硅外延片p⁺型层11表面光刻形成光敏面9图形，后沉积金属镍，经常规剥离工艺后形成金属镍阻挡层，作为后续刻蚀阻挡层之用。

3.使用干法刻蚀工艺对上述工艺流程步骤2状态下的外延片进行刻蚀，刻蚀出台阶结构，用盐酸溶液腐蚀掉镍阻挡层后形成器件隔离台阶5，高度是从表面p⁺型层11刻蚀到n^-型层(I)4。根据原理分析，台阶高度也可从表面p⁺型层11刻蚀到n⁺型缓冲层3。

4.重复工艺流程说明1步骤标准清洗后，将台阶结构外延片送入高温氧化炉进行氧化，氧化温度1100℃，采用干氧-＞湿氧-＞干氧交替氧化生成厚度约70nm致密的氧化层6。

5.用第二块光刻版和正性胶，用常规的光刻工艺，将p⁺型层11上的氧化层光刻腐蚀一个p型接触电极窗口10，供沉积p型接触电极8之用，采用金属Ti/Al/Au。

6.在外延片正面覆盖一层光刻胶，用缓冲HF溶液擦拭去除n⁺型4H-SiC衬底2背面的氧化层，后沉积n型接触电极1，采用金属Ni/Au。

7.将上述工艺流程说明5、6形成的p型和n型接触电极同时置于高温退火炉进行退火，退火温度950℃，使得p型和n型接触电极与碳化硅外延片形成良好欧姆接触。

8.用第三块光刻版和正性胶，用常规的光刻工艺形成压焊区7图形，其形状不限，后沉积金属Ti/Au，经常规剥离工艺后形成压焊区7。压焊区7覆盖住p型接触电极8一角。

9.对流片进行显微光电及光谱响应测试分析并分类，挑选性能好的流片进行待封装。

10.进行管芯划片、压焊，最后封装成管。制备完成δ掺杂4H-SiC PIN结构紫外光电探测器。

上述制备工艺流程说明中的p型接触电极形状可为点、线或环状结构；n型接触电极为面状覆盖于衬底n⁺型层表面上；光敏面大小及形状可根据器件实际需要而设计。

Claims (10)

1.δ掺杂SiC PIN结构紫外光电探测器，其特征在于设有n⁺型SiC衬底，在衬底上从下至上依次外延生长n⁺型缓冲层、n^-型层I、δ掺杂n型SiC层、n^-型层II和p⁺型层，器件的表面通过热氧化生成一层氧化硅的钝化膜，在p⁺型层上设有p型电极，在p型电极上先后沉积Ti层和Au层作为焊盘接触金属，在衬底的背面设有n型电极。

2.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于n⁺型缓冲层的掺杂浓度至少为1.0×10¹⁸/cm³。

3.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于n^-型层I的掺杂浓度低于1.0×10¹⁵/cm³或非故意掺杂。

4.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于δ掺杂n型层的掺杂浓度为1.0×10¹⁷/cm³～1.0×10¹⁸/cm³。

5.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于n^-型层II的掺杂浓度为1.0×10¹⁵/cm³～5.0×10¹⁶/cm³或非故意掺杂。

6.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于p⁺型层的掺杂浓度至少为1.0×10¹⁸/cm³，p⁺型层的厚度为0.1～0.5μm。

7.如权利要求1所述的δ掺杂SiC PIN结构紫外光电探测器，其特征在于n⁺型SiC衬底为4H-SiC衬底、6H-SiC衬底或3C-SiC衬底。

8.如权利要求1至7所述的δ掺杂SiC PIN结构紫外光电探测器制备方法，其特征在于包括以下步骤：

1)外延片标准清洗；2)使用等离子诱导耦合干法刻蚀工艺刻蚀出外延片台面，作为器件光敏面；3)热氧化生长氧化层；4)将外延片p⁺型层上的氧化层光刻腐蚀一个窗口，供沉积p型电极金属之用；5)用光刻胶保护外延片p⁺型层上剩余氧化层；6)用HF溶液腐蚀去除重掺杂n⁺型衬底上氧化层，并沉积n型电极金属；7)将p型和n型电极高温退火形成欧姆接触；8)在p型欧姆接触电极一角制备压焊区；9)对流片进行测试分析并分类；10)进行管芯划片、压焊，最后封装成管。

9.如权利要求8所述的δ掺杂SiC PIN结构紫外光电探测器制备方法，其特征在于所述的p型电极金属由Ti层、Al层与Au层顺序组成的叠层，功函数接近Ti的金属和功函数接近Al的金属中的一种；n型电极金属选自Ni层与Au层组成的叠层，功函数接近Ni的金属和功函数接近Au的金属中的一种。

10.如权利要求8所述的δ掺杂SiC PIN结构紫外光电探测器制备方法，其特征在于所述的压焊区采用金属Ti作为过渡金属层，在过渡金属Ti层上覆盖Au保护层。

Images