CN102422387A - 碳化硅衬底、半导体器件和制造碳化硅衬底的方法 - Google Patents

碳化硅衬底、半导体器件和制造碳化硅衬底的方法 Download PDF

Info

Publication number
CN102422387A
CN102422387A CN2010800205181A CN201080020518A CN102422387A CN 102422387 A CN102422387 A CN 102422387A CN 2010800205181 A CN2010800205181 A CN 2010800205181A CN 201080020518 A CN201080020518 A CN 201080020518A CN 102422387 A CN102422387 A CN 102422387A
Authority
CN
China
Prior art keywords
silicon carbide
substrate
carbide substrates
sic
base substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800205181A
Other languages
English (en)
Inventor
西口太郎
佐佐木信
原田真
藤原伸介
并川靖生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN102422387A publication Critical patent/CN102422387A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/06—Joining of crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution

Abstract

一种碳化硅衬底(1)，其能够使包括碳化硅衬底的半导体器件制造成本降低，该碳化硅衬底(1)包括：由碳化硅构成的基底衬底(10)，以及由与基底衬底(10)不同的单晶碳化硅构成的且布置在基底衬底(10)上并与之接触的SiC层(20)。由此，碳化硅衬底1是能够有效使用碳化硅单晶的碳化硅衬底。

Description

碳化硅衬底、半导体器件和制造碳化硅衬底的方法
技术领域
本发明涉及一种碳化硅衬底、半导体器件和制造碳化硅衬底的方法，并且更具体地涉及一种使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底及其制造方法，还涉及降低制造成本的半导体器件。
背景技术
近年来，为了实现在高温等环境中使用的半导体器件的更高击穿电压和更低损耗，日益采用碳化硅作为用于半导体器件的材料。碳化硅是带隙比通常广泛用作用于半导体器件的材料的硅的带隙大的宽带隙半导体。因此，通过采用碳化硅作为用于半导体器件的材料，可以实现半导体器件的较高击穿电压、较低导通电阻等。另外，采用碳化硅作为材料的半导体器件比采用硅作为材料的半导体器件更有利的方面在于，当其在高温环境中使用时其性能劣化更小。
在这种情形下，对制造碳化硅晶体和用于制造半导体器件的碳化硅衬底的方法进行了各种研究，并且提出了各种想法(参见，例如，M.Nakabayashi et al.，″Growth of Crack-free 100mm-diameter 4H-SiCCrystals with Low Micropipe Densities，″Mater.Sci.Forum，vols.600-603，2009，pp.3-6(NPL 1))。
引用列表
非专利文献
NPL 1：M.Nakabayashi et al.，″Growth of Crack-free 100mm-diameter 4H-SiC Crystals with Low Micropipe Densities，″Mater.Sci.Forum，vols.600-603，2009，pp.3-6
发明内容
技术问题
然而，在正常压力下碳化硅不处于液相。另外，晶体生长温度非常高，即，2000℃或更高，并且难以控制生长条件或难以稳定控制。因此，难以获得大直径碳化硅单晶的同时保持高质量，并且不容易获得具有大直径的高质量碳化硅衬底。由于难以制造具有大直径的碳化硅衬底，所以不仅增加了制造碳化硅衬底的成本，而且在制造包括碳化硅衬底的半导体器件时每批产品的数目小，并因此增加了制造半导体器件的成本。通过有效地利用高制造成本的碳化硅单晶作为衬底，期望降低制造半导体器件的成本。
本发明的目的是提供一种使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底以及制造该半导体衬底的方法，还提供了一种降低制造成本的半导体器件。
问题的解决方案
根据本发明的碳化硅衬底包括基底衬底，其由碳化硅构成；以及SiC层，其由与基底衬底不同的单晶碳化硅构成且布置在基底衬底上并与之接触。
如上所述，难以获得高质量的大直径碳化硅单晶。另一方面，为了在制造均包括碳化硅衬底的半导体器件的过程中高效率的制造，要求指定形状和尺寸一致的衬底。因此，即使获得了高质量的碳化硅单晶(例如，缺陷密度低的碳化硅单晶)，也可能难以对不能通过切割等方式处理加工成指定形状等的区域有效利用。
相反，在根据本发明的碳化硅衬底中，由与基底衬底不同的单晶碳化硅构成的SiC层布置在基底衬底上。因此，例如，由缺陷密度高且质量低的碳化硅晶体构成的基底衬底可以被加工成上述指定形状和尺寸，使得可以在基底衬底上布置虽然具有高质量但不具有期望形状等的碳化硅单晶，作为SiC层。这种碳化硅衬底在指定形状和尺寸方面是一致的，并由此可以获得更有效率地制造半导体器件。另外，由于对于这种碳化硅衬底，可以利用高质量SiC层来制造半导体器件，所以可以实现碳化硅单晶的有效利用。从而，根据本发明中的碳化硅衬底，可以提供使制造包括碳化硅衬底的半导体器件的成本降低的碳化硅衬底。这里，由与基底衬底不同的单晶碳化硅构成上述SiC层的这种情况，包括：基底衬底由除单晶之外的诸如多晶和非晶碳化硅的碳化硅构成的情况；以及基底衬底由单晶碳化硅构成且由与SiC层不同的晶体制成的情况。基底衬底和SiC层由彼此不同的晶体构成的情况指的是在基底衬底和SiC层之间存在界面的情况，以及例如，在界面的一侧和另一侧之间缺陷密度不同。这里，缺陷密度在界面处可以是不连续的。
在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的微管密度比基底衬底低。
另外，在上述碳化硅衬底中，优选基底衬底由单晶碳化硅构成。优选SiC层的位错密度比基底衬底低。更具体地，在上述碳化硅衬底中，优选基底衬底由单晶碳化硅构成。然后，SiC层的穿透螺旋位错密度比基底衬底低。
另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的穿透刃型位错密度比基底衬底低。
另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的基面位错密度比基底衬底低。
另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的混合位错密度比基底衬底低。
另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的层错密度比基底衬底低。
另外，在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的点缺陷密度比基底衬底低。
如上所述，通过布置比基底衬底的诸如微管密度、位错密度(穿透螺旋位错密度、穿透刃型位错密度、基面位错密度、混合位错密度、层错密度、点缺陷密度)等的缺陷密度低的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。
在上述碳化硅衬底中，优选，基底衬底由单晶碳化硅构成。SiC层的X射线摇摆曲线的半宽比基底衬底小。由此，通过布置X射线摇摆曲线的半宽比基底衬底小的SiC层，也就是，结晶度比基底衬底高的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。
在上述碳化硅衬底中，基底衬底可以包括由单晶碳化硅构成的单晶层，以便包括面对SiC层侧上的主表面。通过这样做，在制造包括碳化硅衬底的半导体器件时，容易处理厚度大的这种状态保持在制造工艺的早期阶段，并且在制造工艺期间，去除了除单晶层之外的基底衬底的区域，以仅允许基底衬底的单晶层保留在半导体器件的内部中。由此，在制造工艺中便于处理碳化硅衬底的同时，可以制造高质量的半导体器件。
在上述碳化硅衬底中，优选，SiC层的微管密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的位错密度比上述单晶层低。更具体地，在上述碳化硅衬底中，优选，SiC层的穿透螺旋位错密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的穿透刃型位错密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的基面位错密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的混合位错密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的层错密度比上述单晶层低。
另外，在上述碳化硅衬底中，优选，SiC层的点缺陷密度比上述单晶层低。
由此，通过布置比基底衬底的单晶层的诸如微管密度、位错密度(穿透螺旋位错密度、穿透刃型位错密度、基面位错密度、混合位错密度、层错密度、点缺陷密度)等的缺陷密度低的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。
在上述碳化硅衬底中，优选，SiC层的X射线摇摆曲线的半宽比上述单晶层小。由此，通过布置比基底衬底的单晶层的X射线摇摆曲线的半宽小的SiC层，也就是，比基础衬底的单晶层的结晶度高的SiC层，可以获得使能制造高质量半导体器件的碳化硅衬底。
在上述碳化硅衬底中，基底衬底中的杂质密度可以不低于5×1018cm-3。由此，增加了基底衬底中的载流子密度，使得可以获得适合于制造例如垂直半导体器件的碳化硅衬底，在该垂直半导体器件中，电极形成在基底衬底的与其中形成SiC层侧相反的主表面上，并且电流路径在厚度方向上跨过基底衬底。
在上述碳化硅衬底中，基底衬底具有的电阻率可以不低于1×105Ω·cm。由此，增加了基底衬底的电阻值，并且可以获得适合于制造半导体器件的碳化硅衬底，例如，该半导体器件是其中电流在沿着基底衬底的主表面方向上流动的横向半导体器件，且要求适用于更高频率。
在上述碳化硅衬底中，可以堆叠多个上述SiC层。由此，可以获得根据想要的半导体器件结构的包括SiC层的碳化硅衬底。
在上述碳化硅衬底中，优选，多个SiC层二维对准布置。从不同观点描述，多个SiC层优选地被布置成沿着基底衬底的主表面对准。如上所述，难以获得高质量的大直径碳化硅单晶。相反，从高质量的碳化硅单晶中得到的多个SiC层，在大直径的基底衬底上二维对准布置，使得可以获得能够被处理为具有高质量SiC层的大直径衬底的碳化硅衬底。然后，通过利用这种碳化硅衬底，可以提高用于制造半导体器件过程中的效率。为了提高制造半导体器件过程中的效率，在上述多个SiC层之中彼此相邻的SiC层优选地被布置成彼此接触。更具体地，例如，上述多个SiC层优选地以矩阵方式二维平铺。另外，各个相邻SiC的端表面优选地基本垂直于SiC层的主表面。由此，能够容易地制造碳化硅衬底。这里，例如，如果上述端表面和主表面之间的角度不小于85°且不大于95°，则能够确定上述端表面基本垂直于主表面。
在上述碳化硅衬底中，SiC层的与基底衬底相反的主表面相对于面取向{0001}具有不小于50°且不大于65°的偏离角。
在<0001>方向上生长六方晶系的碳化硅单晶，使得能够有效率地制造高质量的单晶。然后，由在<0001>方向上生长的碳化硅单晶，能够有效率地得到具有{0001}面作为主表面的碳化硅衬底。其间，在一些情况下，利用包括相对于面取向{0001}具有的偏离角不小于50°且不大于65°的主表面的碳化硅衬底，诸如利用具有面取向为{03-38}的主表面的碳化硅衬底，能够制造高性能的半导体器件。然而，当由在<0001>方向上生长的碳化硅单晶得到包括相对于面取向{0001}具有的偏离角不小于50°且不大于65°的主表面的碳化硅衬底时，碳化硅单晶的许多部分没有有效使用。
相反，根据上述本发明的碳化硅衬底，由于形状不确定的碳化硅单晶可以用作SiC层，所以即使SiC层的主表面相对于面取向{0001}具有的偏离角不小于50°且不大于65°，也可以有效利用碳化硅单晶。另外，通过二维对准布置多个SiC层，能够容易获得难以实现大直径的、包括相对于面取向{0001}具有不小于50°且不大于65°的偏离角的主表面的大直径碳化硅衬底，诸如具有面取向{03-38}的主表面的碳化硅衬底。
在上述碳化硅衬底中，上述主表面的偏离取向和<1-100>方向之间的角度可以不大于5°。<1-100>方向是碳化硅衬底中代表性的偏离取向。通过将制造衬底的过程中由切片操作的变化等导致的偏离取向变化设定为5°或更小，能够便于在碳化硅衬底上进行外延生长层的形成等。
在上述碳化硅衬底中，上述主表面在<1-100>方向上相对于{03-38}面的偏离角可以不小于-3°且不大于5°。由此，可以进一步提高利用碳化硅衬底制造MOSFET等情况下的沟道迁移率。这里，相对于面取向{03-38}的偏离角设定为不小于-3°或更大且不大于5°或更小的原因是基于事实：作为沟道迁移率和偏离角之间关系进行检验的结果，在该范围内获得了特别高的沟道迁移率。
“在<1-100>方向上相对于{03-38}面的偏离角”指的是由上述主表面的法线到由<1-100>方向和<0001>方向限定的投影面的正交投影与{03-38}面的法线形成的角度。正值的符号对应于正交投影接近于与<1-100>方向平行的情形，而负值的符号对应于正交投影接近于与<0001>方向平行的情形。
注意，更优选，上述主表面的面取向基本为{03-38}，并且进一步优选地，上述主表面的面取向为{03-38}。这里，主表面的面取向基本为{03-38}指的是衬底主表面的面取向被包括在其中考虑到衬底的处理加工精度等而使得面取向能够被认为是基本为{03-38}的偏离角的范围内，并且在这种情况下偏离角的范围例如是相对于{03-38}±2°的偏离角范围。由此能够进一步提高上述的沟道迁移率。
在上述碳化硅衬底中，主表面的偏离取向和<11-20>方向之间的角度可以不大于5°。像上述<1-100>的方向一样，<11-20>方向是碳化硅衬底中代表性的偏离取向。通过将制造衬底的过程中由切片操作的变化等导致的偏离取向的变化设定为±5°，能够便于在碳化硅衬底上进行外延生长层的形成等。
在上述碳化硅衬底中，优选，对与基底衬底相反的SiC层的主表面进行抛光。由此，可以在与基底衬底相反的SiC层的主表面上形成高质量的外延生长层。因此，能够制造包括例如作为有源层的高质量外延生长层的半导体器件。也就是，通过采用这种结构，可以获得使能制造包括在SiC层上形成的外延层的高质量半导体器件的碳化硅衬底。
根据本发明的半导体器件包括碳化硅衬底、在该碳化硅衬底上形成的外延生长层以及在该外延生长层上形成的电极。然后，碳化硅衬底是根据上述本发明的碳化硅衬底。根据本发明的半导体器件，通过包括根据上述本发明的碳化硅衬底，能够提供制造成本降低的半导体器件。
根据本发明的制造碳化硅衬底的方法包括步骤：准备由碳化硅构成的基底衬底和由单晶碳化硅构成的SiC衬底；通过将SiC衬底放置在基底衬底的主表面上且与基底衬底接触，来制造堆叠衬底；以及通过加热该堆叠衬底来使基底衬底和SiC衬底彼此接合。由此，能够容易地制造根据上述本发明的碳化硅衬底。
在制造上述碳化硅衬底的方法中，优选，在上述堆叠衬底中，形成在基底衬底和SiC衬底之间的间隙不大于100μm。
即使基底衬底和SiC衬底平面性很高，基底衬底和SiC衬底也具有轻微翘曲或卷曲。因此，在堆叠衬底中，在基底衬底和SiC衬底之间形成间隙。本发明人的研究表明：该间隙超过100μm，会导致基底衬底和SiC衬底之间的非均匀接合状态。因此，通过将形成在基底衬底和SiC沉积之间的间隙设定为100μm或更小，可以实现基底衬底和SiC衬底之间的均匀接合。
在上述制造碳化硅衬底的方法中，优选，在基底衬底和SiC衬底彼此接合的步骤中，将堆叠衬底加热到不低于碳化硅的升华温度的温度范围。由此，基底衬底和SiC衬底能够更可靠地彼此接合。这里，“不低于碳化硅的升华温度的温度范围”不一定必须不低于碳化硅的升华点温度的温度范围，但是其仅应该是其中碳化硅升华现象发生的温度范围，诸如不低于1800℃的温度范围。
在制造堆叠衬底的步骤之前，上述制造碳化硅衬底的方法优选进一步包括对在制造堆叠衬底步骤中彼此接触的基底衬底和SiC衬底的各自主表面进行平坦化的步骤。通过预先对要变成基底衬底和SiC衬底之间的接合表面的表面进行平坦化，基底衬底和SiC衬底可以更可靠地彼此接合。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤之前，可以在没有对制造堆叠衬底的步骤中要彼此接触的基底衬底和SiC衬底的各自主表面进行抛光的情况下执行制造堆叠衬底的步骤。由此，可以减少制造碳化硅衬底的成本。具体地，在基底衬底和SiC衬底彼此接合的步骤中，当该堆叠衬底加热到不低于碳化硅的升华温度的温度范围时，即使没有对基底衬底和SiC衬底进行抛光，也能够容易使基底衬底和SiC衬底彼此接合。这里，在制造堆叠衬底的步骤中要彼此接触的基底衬底和SiC衬底的主表面不是一定要如上所述地那样抛光。然而，从去除制造衬底期间由切片造成的表面周围的损伤层的观点考虑，优选在执行了例如通过蚀刻去除损伤层的步骤之后，执行上述的制造堆叠衬底步骤。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，多个SiC衬底可以堆叠在基底衬底上。由此，可以制造通过堆叠多个SiC层形成的碳化硅衬底。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，可以二维对准方式布置多个SiC衬底。从不同的观点来讲，多个SiC衬底可以沿着基底衬底的主表面对准放置。由此，可以制造能够作为具有高质量SiC层的大直径衬底处理的碳化硅衬底。
上述制造碳化硅衬底的方法可以进一步包括步骤：在基底衬底和SiC衬底彼此接合的步骤之后，通过在SiC衬底上堆叠另一个SiC衬底，并通过加热第二堆叠衬底而使堆叠衬底和上述另一个SiC衬底彼此接合，来制造第二堆叠衬底。通过重复地进行放置SiC衬底的步骤和接合SiC衬底的步骤，能够容易地制造其中堆叠多个SiC层的碳化硅衬底。
在上述制造碳化硅衬底的方法中，在制造第二堆叠衬底的步骤中，可以二维对准方式放置上述多个另外的SiC衬底。从不同的观点来讲，上述其他SiC衬底可以沿着基底衬底的主表面对准放置。由此，能够制造可以作为具有多个高质量SiC层的大直径衬底进行处理的碳化硅衬底。
在上述制造碳化硅衬底的方法中，在制造第二堆叠衬底步骤之前，可以在不对要在制造第二堆叠衬底的步骤中彼此接触的SiC衬底和另一SiC衬底的各自主表面进行抛光的情况下执行上述制造第二堆叠衬底的步骤。由此，可以减少制造碳化硅衬底的成本。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面相对于{0001}面可以具有不小于50°且不大于65°的偏离角。由此，能够容易地制造SiC衬底的与基底衬底相反的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角的碳化硅衬底。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面的偏离取向与<1-100>方向之间的角度可以不大于5°。由此，能够便于在制造的碳化硅衬底上进行外延生长层的形成等。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面在<1-100>方向上相对于{03-38}面的偏离角可以不小于-3°且不大于5°。由此，能够进一步提高利用制造的碳化硅衬底来制造MOSFET等的情况下的沟道迁移率。
在上述制造碳化硅衬底的方法中，在制造堆叠衬底的步骤中，SiC衬底的与基底衬底相反的主表面的偏离取向与<11-20>方向之间的角度可以不大于5°。由此，可以便于在制造的碳化硅衬底上进行外延生长层的形成等。
在上述制造碳化硅衬底的方法中，在基底衬底和SiC衬底彼此接合的步骤中，可以在通过降低环境气体气氛的压力而获得的气氛中加热该堆叠衬底。由此，能够降低碳化硅衬底的制造成本。
在上述制造碳化硅衬底的方法中，在基底衬底和SiC衬底彼此接合的步骤中，上述堆叠衬底可以在比10-1Pa高且比104Pa低的压力下被加热。由此，可以利用简化的设备实现上述接合，并且可以获得在相对短的时间段内用于进行接合的气氛，由此能够降低制造碳化硅衬底的成本。
上述制造碳化硅衬底的方法可以进一步包括对SiC衬底的主表面进行抛光的步骤，所述主表面对应于在堆叠衬底中的SiC衬底的与基底衬底相反的主表面。由此，能够在SiC层(SiC衬底)的与基底衬底相反的主表面上形成高质量的外延生长层。从而，可以制造包括例如作为有源层的高质量外延生长层的半导体器件。也就是说，通过采用这种步骤，能够获得使能制造包括在上述SiC层上形成的外延层的高质量半导体器件的碳化硅衬底。这里，SiC衬底的主表面可以在基底衬底和SiC衬底彼此接合之后进行抛光，或者可以在通过预先抛光SiC衬底的主表面以用作上述堆叠衬底中与基底衬底相反的主表面来制造堆叠衬底的步骤之前进行抛光。
发明的有益效果
由上面的描述清楚的是，根据本发明的碳化硅衬底及其制造方法，能够提供使能降低用于制造包括碳化硅衬底的半导体器件的成本的碳化硅衬底及其制造方法。另外，根据本发明的半导体器件，能够提供降低了制造成本的半导体器件。
附图说明
图1是示出碳化硅衬底的结构的示意横截面图。
图2是示出碳化硅衬底的制造方法的概要的流程图。
图3是示出碳化硅衬底的结构的示意横截面图。
图4是示出碳化硅衬底的制造方法的概要的流程图。
图5是示出碳化硅衬底的结构的示意横截面图。
图6是示出碳化硅衬底的结构的示意平面图。
图7是示出垂直MOSFET的结构的示意横截面图。
图8是示出垂直MOSFET的制造方法的概要的流程图。
图9是用于示出垂直MOSFET的制造方法的示意横截面图。
图10是用于示出垂直MOSFET的制造方法的示意横截面图。
图11是用于示出垂直MOSFET的制造方法的示意横截面图。
图12是用于示出垂直MOSFET的制造方法的示意横截面图。
图13是示出EBSD分析的位置的示意横截面图。
图14示出了图13中的位置A处的EBSD图案。
图15示出了图13中的位置B处的EBSD图案。
具体实施方式
在下文中参考附图，将描述本发明的实施例。在下面的图中，相同或相应的元件具有被分配的相同的附图标记，并且将不再重复它们的描述。
(第一实施例)
首先，将描述表示本发明的一个实施例的第一实施例中的碳化硅衬底的结构。参考图1，本实施例中的碳化硅衬底1包括基底衬底10，其由碳化硅构成；以及SiC层20，其由与基底衬底10不同的单晶碳化硅构成且布置在基底衬底10上并与之接触。
利用这种结构，在碳化硅衬底1中，例如，由缺陷密度高且质量低的碳化硅晶体构成的基底衬底10，可以处理加工成指定形状和尺寸，使得虽然具有高质量但不具有期望形状等的碳化硅单晶可以布置在基底衬底10上，作为SiC层20。这种碳化硅衬底1在指定形状和尺寸方面是一致的，由此可以实现更高效率制造半导体器件。另外，由于使用用于碳化硅衬底1的高质量的SiC层20可以制造半导体器件，所以可以有效利用碳化硅单晶。因此，本实施例中的碳化硅衬底1是使能降低半导体器件制造成本的碳化硅衬底。
这里，在碳化硅衬底1中，基底衬底10优选由单晶碳化硅构成。由此，与由单晶碳化硅构成的SiC层20的各种物理性质值的差变小，并因此获得了在各种环境下制造半导体器件的工艺中特别稳定的碳化硅衬底。
在上述碳化硅衬底1中，优选，SiC层20的微管密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的穿透螺旋位错密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的穿透刃型位错密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的基面位错密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的混合位错密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的层错密度比基底衬底10低。另外，在碳化硅衬底1中，优选，SiC层20的点缺陷密度比基底衬底10低。因此，通过布置缺陷密度比基底衬底10低的SiC层20，可以获得使能制造高质量半导体器件的碳化硅衬底1。此外，在碳化硅衬底1中，优选，SiC层20的X射线摇摆曲线的半宽比基底衬底10小。由此，通过布置比基底衬底10的X射线摇摆曲线的半宽小的SiC层20，即，比基底衬底的结晶度高的SiC层20，可以获得使能制造高质量半导体器件的碳化硅衬底1。
再参考图1，在碳化硅衬底1中，基底衬底10可以包括由单晶碳化硅构成的单晶层10B，以便包括在面向SiC层20侧上的主表面10A。通过这样做，在制造包括碳化硅衬底1的半导体器件时，容易处理的厚度大的这种状态保持在制造工艺的早期阶段，并且在制造工艺期间，去除了除单晶层10B之外的基底衬底的区域10C，以仅允许基底衬底10的单晶层10B保留在半导体器件内部。由此，便于在制造工艺中处理碳化硅衬底1的同时，可以制造高质量的半导体器件。
另外，在碳化硅衬底1中，优选SiC层20的微管密度比单晶层10B低。另外，在碳化硅衬底1中，优选，SiC层20的穿透螺旋位错密度比单晶层10B低。另外，在碳化硅衬底1中，优选，SiC层20的穿透刃型位错密度比单晶层10B低。另外，在碳化硅衬底1中，优选，SiC层20的基面位错密度比上述单晶层10B低。另外，在上述碳化硅衬底1中，优选，SiC层20的混合位错密度比单晶层10B低。另外，在碳化硅衬底1中，优选，SiC层20的层错密度比单晶层10B低。另外，在碳化硅衬底1中，优选，SiC层20的点缺陷密度比单晶层10B低。由此，通过布置缺陷密度比基底衬底10的单晶层10B低的SiC层20，可以获得使能制造高质量半导体器件的碳化硅衬底1。
另外，在碳化硅衬底1中，优选，SiC层20的X射线摇摆曲线的半宽比单晶层10B小。由此，通过布置比基底衬底10的单晶层10B的X射线摇摆曲线的半宽小的SiC层20，即比基底衬底10的单晶层10B的结晶度高的SiC层20，可以获得使能制造高质量半导体器件的碳化硅衬底1。
在本实施例的碳化硅衬底1中，基底衬底10中的杂质密度可以不低于5×1018cm-3。由此，增加了基底衬底10中的载流子密度，并且可以获得适合于制造垂直半导体器件的碳化硅衬底1。另外，基底衬底10中的杂质浓度可以高于2×1019cm-3。然后，SiC层20中的杂质浓度可以高于5×1018cm-3且低于2×1019cm-3。由此，可以降低在厚度方向上的电阻率，同时抑制产生由热处理造成的层错。
在本实施例的碳化硅衬底1中，基底衬底10的电阻率可以不低于1×105Ω·cm。由此，增加基底衬底10中的电阻值，并且可以获得适合于制造要求适用于较高频率的横向半导体器件的碳化硅衬底1。
在本实施例中的碳化硅衬底1中，SiC层20的与基底衬底10相反的主表面20A可以相对于面取向{0001}具有不小于50°且不大于65°的偏离角。由此，可以获得使能制造高性能半导体器件的同时有效使用碳化硅单晶的碳化硅衬底1。
在碳化硅衬底1中，主表面20A的偏离取向与<1-100>方向之间的角度可以不大于5°。<1-100>方向是碳化硅衬底中代表性的偏离取向。通过将制造碳化硅衬底1的过程中由切片操作的变化等导致的偏离取向变化设定为5°或更小，可以便于在碳化硅衬底1上(主表面20A上)进行外延生长层的形成等。此外，在碳化硅衬底1中，在<1-100>方向上相对于{03-38}面的主表面20A的偏离角可以不小于-3°且不大于5°。由此，可以进一步提高在利用碳化硅衬底1制造MOSFET等的情况下的沟道迁移率。
其间，在碳化硅衬底1中，主表面20A的偏离取向与<11-20>方向之间的角度可以不大于5°。像上述<1-100>的方向一样，<11-20>方向是碳化硅衬底中代表性的偏离取向。通过将制造碳化硅衬底1的过程中由切片操作的变化等导致的偏离取向变化设定为±5°，可以便于在SiC层20上进行外延生长层的形成等。
在本实施例中的碳化硅衬底1中，优选，对SiC层20的与基底衬底10相反的主表面20A进行抛光。由此，可以在主表面20A上形成高质量的外延生长层。因此，可以制造包括例如作为有源层的高质量外延生长层的半导体器件。即，通过采用这种结构，可以获得使能制造包括在SiC层20上形成的外延层的高质量半导体器件的碳化硅衬底1。
现在将描述制造上述碳化硅衬底1的方法。参考图2，在本实施例的制造碳化硅衬底的方法中，首先，执行衬底准备步骤，作为步骤(S 10)。在该步骤(S 10)中，准备由碳化硅构成的基底衬底10以及由单晶碳化硅构成的SiC衬底20。
然后，执行衬底平坦化步骤，作为步骤(S20)。在该步骤(S20)中，例如，通过抛光，对在后面将描述的步骤(S30)中将要彼此接触的基底衬底10和SiC衬底20的各个主表面(接合表面)进行抛光。虽然该步骤(S20)不是必要步骤，但是通过执行该步骤，彼此相对的基底衬底10和SiC衬底20之间的间隙大小会变一致，并因此提高在后面将要描述的步骤(S40)中接合表面中反应(接合)的一致性。因此，可以使基底衬底10和SiC衬底20更可靠地彼此接合。另外，为了使基底衬底10和SiC衬底进一步可靠地彼此接合，上述接合表面的表面粗糙度Ra优选小于100nm，且优选小于50nm。此外，通过将接合表面的表面粗糙度Ra设定为小于10nm，可以实现更可靠的接合。
另一方面，可以省略步骤(S20)，并且可以在没有对要彼此接触的基底衬底10和SiC衬底20的各个主表面进行抛光的情况下执行步骤(S30)。由此可以减少制造碳化硅衬底1的成本。此外，在制造基底衬底10和SiC衬底20时，从去除由切片等造成的表面周围的损伤层的观点考虑，例如，代替上述步骤(S20)或在步骤(S20)之后，可以执行通过蚀刻去除损伤层的步骤，然后可以执行将在后面描述的步骤(S30)。
然后，执行堆叠步骤，作为步骤(S30)。在该步骤(S30)中，将SiC衬底20放置在基底衬底10的主表面上并与之接触，使得堆叠衬底被制造。这里，在该步骤(S30)中，SiC衬底20的与基底衬底10相反的主表面20A可以相对于{0001}面具有不小于50°且不大于65°的偏离角。由此，可以容易地制造其中SiC层20的主表面20A相对于{0001}面具有不小于50°且不大于65°的偏离角的碳化硅衬底1。另外，在步骤(S30)中，上述主表面20A的偏离取向与<1-100>方向之间的角度可以不大于5°。由此，可以便于在制造的碳化硅衬底1上(主表面20A上)进行外延生长层的形成等。此外，在步骤(S30)中，主表面20A在<1-100>方向上相对于{03-38}面的偏离角可以不小于-3°且不大于5°。由此，可以进一步提高利用制造的碳化硅衬底1来制造MOSFET等情况下的沟道迁移率。
其间，在步骤(S30)中，主表面20A的偏离取向与<11-20>方向之间的角度可不大于5°。由此，可以便于在制造的碳化硅衬底1上进行外延生长层的形成等。
然后，执行接合步骤，作为步骤(S40)。在该步骤(S40)中，通过加热上述堆叠衬底，基底衬底10和SiC衬底20彼此接合。通过上述工艺，可以容易地制造第一实施例中的碳化硅衬底1，其包括接合的SiC衬底20，作为SiC层20。在该步骤(S40)中，可以在通过降低环境大气压力获得的气氛中加热上述堆叠衬底。由此，可以降低用于制造碳化硅衬底1的成本。
这里，在步骤(S30)中制造的堆叠衬底中，在基底衬底10和SiC衬底20之间形成的间隙优选不大于100μm。由此，在步骤(S40)中，可以实现基底衬底10和SiC衬底20之间的均匀接合。
在上述步骤(S40)中，上述堆叠衬底优选地被加热到不低于碳化硅的升华温度的温度范围。由此，可以使基底衬底10和SiC衬底20彼此更可靠地接合。具体地，通过在该堆叠衬底中将在基底衬底10和SiC衬底20之间形成的间隙设定为100μm或更小，可以实现由SiC的升华造成的均匀接合。
在步骤(S40)中用于加热堆叠衬底的温度优选不低于1800℃且不高于2500℃。当加热温度低于1800℃时，实现基底衬底10和SiC衬底20之间的接合要花费很长时间，并降低了制造碳化硅衬底1的效率。另一方面，当加热温度超过2500℃时，制造的碳化硅衬底1中基底衬底10和SiC衬底20的各个表面会变粗糙且有更多的晶体缺陷。为了提高制造效率，同时进一步抑制在碳化硅衬底1中产生缺陷，在步骤(S40)中用于加热堆叠衬底的温度优选不低于1900℃且不高于2100℃。另外，通过将步骤(S40)中加热期间气氛的压力设定为10-5Pa或更高且106Pa或更低，可以利用简化的设备进行上述接合。此外，在该步骤(S40)中，可以在比10-1Pa高且比104Pa低的压力下，加热上述堆叠衬底。由此，利用简化的设备可以进行上述接合，并且在相对短的时间段中能够获得用于进行接合的气氛，并由此可以减少用于制造碳化硅衬底1的成本。此外，在步骤(S40)中的加热期间的气氛可以是惰性气体气氛。在采用惰性气体气氛作为该气氛时，优选包含选自由氩、氦和氮组成的组的至少一种的惰性气体气氛。
本实施例中的制造碳化硅衬底1的方法可以进一步包括对SiC衬底20的主表面进行抛光的步骤，所述SiC衬底20的主表面对应于SiC衬底20的与堆叠衬底中基底衬底10相反的主表面20A。由此，可以制造其中对SiC层20的与基底衬底10相反的主表面20A进行抛光的碳化硅衬底1。这里，该抛光步骤可以在基底衬底10和SiC衬底20之间的接合之前或之后执行，只要在步骤(S10)之后执行即可。
(第二实施例)
现在将描述代表本发明的另一实施例的第二实施例。参考图3，基本上，第二实施例中的碳化硅衬底1具有与第一实施例中的碳化硅衬底1的结构相同的结构，实现相似的效果，并且可以类似地制造。然而，第二实施例中的碳化硅衬底1与第一实施例中的碳化硅衬底1的不同在于堆叠了多个SiC层20。
也就是，参考图3，第二实施例中的碳化硅衬底1包括在基底衬底10上的多个(本实施例中为两个)SiC层20。由此，本实施例中的碳化硅衬底1是根据想要的半导体器件结构的包括SiC层20的碳化硅衬底。更具体地，例如当碳化硅衬底1用于制造垂直功率器件(垂直MOSFET；金属氧化物半导体场效应晶体管等)时，为了尽可能多地降低碳化硅衬底1中堆叠方向上(厚度方向上)的电阻率，优选增加基底衬底10中的杂质密度。另一方面，由于基底衬底10中的杂质密度较高，所以改变了形成基底衬底10的SiC的晶格常数。因此，当杂质密度比高杂质密度的基底衬底10显著低的SiC衬底20直接接合到基底衬底10上时，由于基底衬底10和SiC衬底20之间的晶格常数差，获得的碳化硅衬底1的形变或翘曲会大，并且晶体缺陷的密度会变高。相反，通过在杂质密度高的基底衬底10和杂质密度低的SiC衬底20之间夹入杂质密度介于中间的另一个SiC衬底20，以由此使碳化硅衬底1的厚度方向上晶格常数逐渐变化，能够抑制这种问题的产生。
现在将描述制造根据第二实施例的碳化硅衬底1的方法。可以像第一实施例那样，在上面的第一实施例中的制造碳化硅衬底1的方法中，在步骤(S30)中通过在基底衬底10上堆叠多个(两个)SiC衬底20，执行根据第二实施例的碳化硅衬底1。另一方面，通过采用下面的制造工艺，可以制造包括更牢固地彼此接合的多个SiC衬底20的碳化硅衬底1。
也就是，参考图4，像第一实施例那样，首先执行步骤(S 10)至(S40)。之后，在步骤(S50)中，执行第二堆叠步骤。在该步骤(S50)中，通过在步骤(S30)中在基底衬底10上堆叠的并在步骤(S40)中与基底衬底10接合的SiC衬底20上进一步堆叠另一个SiC衬底20，来制造第二堆叠衬底。
然后，执行第二接合步骤，作为步骤(S60)。在该步骤(S60)中，像上述步骤(S40)那样，通过加热上述第二堆叠衬底，使该堆叠衬底和另一个SiC衬底20彼此接合。通过如此重复地执行放置(堆叠)SiC衬底20的步骤和接合SiC衬底20的步骤，可以容易地制造其中堆叠多个SiC层20的碳化硅衬底1。
在上述制造方法中，可以对要在步骤(S50)中彼此接触的SiC衬底20的各个主表面(接合表面)进行平坦化。这里，为了使SiC衬底20更可靠地彼此接合，上述接合表面的表面粗糙度Ra优选小于100nm，且优选小于50nm。此外，通过将该接合表面的表面粗糙度Ra设定为小于10nm，可以实现进一步可靠的接合。另一方面，可以省略用于上述平坦化的抛光，并且可以在没有对要彼此接触的SiC衬底20的各个主表面进行抛光的情况下，执行步骤(S50)。由此可以降低用于制造碳化硅衬底1的成本。此外，在制造SiC衬底20时，从去除由切片等造成的表面周围的损伤层的观点考虑，例如，代替上述平坦化步骤或在平坦化步骤之后，可以执行通过蚀刻去除损伤层的步骤，然后可以执行步骤(S50)。
(第三实施例)
现在将描述代表本发明的又一个实施例的第三实施例。参考图5和6，基本上，第三实施例中的碳化硅衬底1具有与第一实施例中的碳化硅衬底1的结构相类似的结构，实现类似的效果，并且能够类似地制造。然而，第三实施例中的碳化硅衬底1与第一实施例中的碳化硅衬底1的不同在于多个SiC层20二维地布置成对准。
也就是，参考图5和6，在第三实施例的碳化硅衬底1中，多个(在本实施例中为九个)SiC层20被二维地布置成对准。也就是，多个SiC层20沿着基底衬底10的主表面10A布置对准。更具体地，九个SiC层20布置成矩阵，使得基底衬底10上相邻的SiC层20相互接触。由此，本实施例中的碳化硅衬底1是能够作为大直径高质量SiC层20进行处理的碳化硅衬底1。然后，通过使用这种碳化硅衬底1，用于制造半导体器件的工艺能够更有效率。再参考图5，相邻SiC层20的各个端表面20B基本垂直于SiC层20的主表面20A。由此，可以容易地制造本实施例的碳化硅衬底1。注意，像第一实施例那样，在步骤(S30)中，通过二维布置对准端表面20B基本垂直于主表面20A的多个SiC衬底20，能够制造第三实施例中的碳化硅衬底1。
上述的第二和第三实施例中的碳化硅衬底1的结构可以彼此相接合。具体地，例如，SiC层20可以布置在基底衬底10上，并且多个SiC层20在SiC层20上二维布置对准。在上述第二实施例中参考图4描述的制造方法中，通过在步骤(S50)中二维对准放置端表面20B基本垂直于主表面20A的多个SiC衬底20，能够制造这种碳化硅衬底1。
在上述实施例的碳化硅衬底1中，形成SiC层20的碳化硅优选具有六方晶系结构，并且晶体结构更优选是4H-SiC。另外，基底衬底10和SiC层20(在包括多个SiC层20的情况下，以及相邻的SiC层20)优选由晶体结构相同的碳化硅单晶构成。由此，对于基底衬底10和SiC层20，通过采用晶体结构相同的碳化硅单晶，使诸如热膨胀系数的物理性质相匹配，以及能够抑制在制造碳化硅衬底和包括该碳化硅衬底的半导体器件的工艺期间的碳化硅衬底1的翘曲、基底衬底10和SiC层20之间分离、或产生SiC层20之间的分离。
此外，在SiC层20和基底衬底10(在包括多个SiC层20的情况下，以及相邻的SiC层20)中，形成它们的碳化硅单晶的c轴之间的角度优选小于1°，并且更优选小于0.1°。此外，优选，碳化硅单晶的c面在平面中没有旋转。
基底衬底10优选地具有不小于2英寸的直径，并且更优选具有不小于6英寸的直径。另外，碳化硅衬底1具有的厚度优选不小于200μm且不大于1000μm，以及更优选不小于300μm且不大于700μm。此外，SiC层20具有的电阻率优选不高于50mΩcm，且更优选不高于20mΩcm。
(第四实施例)
现在将描述利用根据上述本发明的碳化硅衬底制造的半导体器件的一个实例，作为第四实施例。参考图7，根据本发明的半导体器件101是垂直DiMOSFET(双注入MOSFET)，并包括衬底102、缓冲层121、击穿电压保持层122、p区123、n+区124、p+区125、氧化物膜126、源电极111和上源电极127、栅电极110以及在衬底102的背表面侧上形成的漏电极112。具体地，由碳化硅构成的缓冲层121被形成在由具有n导电型的碳化硅构成的衬底102的表面上。采用包括在上述第一至第三实施例中描述的碳化硅衬底1的根据本发明的碳化硅衬底作为衬底102。然后，在采用上述第一至第三实施例中的碳化硅衬底1的情况下，缓冲层121形成在碳化硅衬底1的SiC层20上。缓冲层121具有n导电型，且例如厚度为0.5μm。另外，缓冲层121中的n型导电杂质的密度例如可以是5×1017cm-3。击穿电压保持层122形成在该缓冲层121上。该击穿电压保持层122由具有n型导电性的碳化硅构成，并且其具有例如10μm的厚度。另外，在击穿电压保持层122中，可以采用5×1015cm-3的值作为n型导电杂质的密度。
在该击穿电压保持层122的表面中，具有p导电型的p区123被形成为彼此隔开一定距离。在p区123内部中，在p区123的表面层中形成n+区124。另外，p+区125形成在与该n+区124相邻的位置处。氧化物膜126被形成为从一个p区123中的n+区124延伸到p区123、暴露在两个p区123之间的击穿电压保持层122、另一个p区123和另一个p区123中的n+区124。栅电极110形成在氧化物膜126上。此外，源电极111形成在n+区124和p+区125上。上源电极127形成在该源电极111上。此外，在衬底102中，漏电极112形成在背表面上，所述背表面是与其中形成缓冲层121的前表面相反的表面。
在本实施例的半导体器件101中，采用根据本发明的诸如在上述第一至第三实施例中描述的碳化硅衬底1的碳化硅衬底作为衬底102。也就是，半导体器件101包括：作为碳化硅衬底的衬底102、外延生长且形成在衬底102上的缓冲层121和击穿电压保持层122以及在击穿电压保持层122上形成的源电极111。该衬底102是诸如碳化硅衬底1的根据本发明的碳化硅衬底。这里，如上所述，根据本发明的碳化硅衬底是使能降低制造半导体器件的成本的碳化硅衬底。因此，半导体器件101是已经降低了制造成本的半导体器件。
现在参考图8至12，将描述制造图7中所示的半导体器件的方法。参考图8，首先，执行衬底准备步骤(S110)。这里，准备由碳化硅构成的、例如具有作为主表面的(03-38)面的衬底102(参见图9)。准备包括利用上述第一至第三实施例中描述的制造方法制造的碳化硅衬底1的根据上述本发明的碳化硅衬底，作为衬底102。
可替选地，例如，可以采用具有n导电类型以及0.02Ωcm的衬底电阻的衬底，作为该衬底102(参见图9)。
然后，如图8所示，执行外延层形成步骤(S120)。具体地，在衬底102的表面上形成缓冲层121。该缓冲层121形成在用作衬底102的碳化硅衬底1的SiC层20(参见图1、3和5)上。具有n导电类型且具有例如0.5μm厚度的、由碳化硅构成的外延层，作为缓冲层121。例如，能够采用5×1017cm-3的值作为缓冲层121中导电杂质的密度。然后，如图9所示，在该缓冲层121上形成击穿电压保持层122。利用外延生长方法，形成具有n导电类型的、由碳化硅构成的层，作为该击穿电压保持层122。例如，能够采用10μm的值作为该击穿电压保持层122的厚度。此外，能够采用5×1015cm-3的值作为该击穿电压保持层122中n型导电杂质的密度。
然后，如图8所示，执行注入步骤(S130)。具体地，利用使用光刻和蚀刻形成的氧化物膜作为掩模，向击穿电压保持层122中注入具有p导电型的杂质，以由此形成p区123，如图10所示。在去除使用的氧化物膜之后，再用光刻和蚀刻来形成具有新图案的氧化物膜。然后，利用该氧化物膜作为掩模，将n型导电杂质注入到指定区域，以由此形成n+区124。通过利用相同的技术来注入具有p导电型的导电杂质，形成p+区125。因此，获得了如图10所示的结构。
在这种注入步骤之后，执行活化退火处理。例如，对于该活化退火处理，使用氩气作为气氛气体，并能够采用1700℃的加热温度以及30分钟加热时间段的条件。
然后，如图8所示，执行栅极绝缘膜形成步骤(S140)。具体地，如图11所示，氧化物膜126被形成为覆盖击穿电压保持层122、p区123、n+区124和p+区125。例如，可以进行干法氧化(热氧化)，作为用于形成该氧化物膜126的条件。作为干法氧化的条件，能够采用1200℃的加热温度以及30分钟加热时间段的条件。
之后，如图8所示，执行氮退火步骤(S150)。具体地，使用一氧化氮(NO)作为气氛气体，来执行退火处理。对于退火处理的温度条件，例如，设定1100℃的加热温度、120分钟的加热时间段。因此，在氧化物膜126以及位于下方的击穿电压保持层122、p区123、n+区124和p+区125中的每个之间的界面附近，引入了氮原子。在利用一氧化氮作为气氛气体的这个退火步骤之后，可以进一步执行利用惰性气体氩(Ar)气的退火。具体地，使用氩气作为气氛气体，并采用1100℃的加热温度以及60分钟加热时间段的条件。
然后，如图8所示，执行电极形成步骤(S160)。具体地，利用光刻在氧化物膜126上形成具有图案的抗蚀剂膜。利用该抗蚀剂膜作为掩模，蚀刻掉氧化物膜126的位于n+区124和p+区125上的部分。其后，在该抗蚀剂膜上以及在氧化物膜126中形成的开口中形成由金属等制成的导体膜，与n+区124和p+区125接触。之后，通过去除该抗蚀剂膜，去除(剥离)位于抗蚀剂膜上的导体膜。这里，例如，可以使用镍(Ni)作为导体。因而，如图12所示，可以获得源电极111和漏电极112。注意，这里优选进行用于合金化的热处理。具体地，例如，利用代表惰性气体的氩气(Ar)作为气氛气体、加热温度设定为950℃以及加热时间段设定为2分钟，来进行热处理(合金化处理)。
其后，在源电极111上形成上源电极127(参见图7)。另外，在氧化物膜126上形成栅电极110(参见图7)。由此可以获得图7中示出的半导体器件101。
虽然通过可以用根据本发明的碳化硅衬底制造的半导体器件的实例的方式，已经在上述第四实施例中描述了垂直型MOSFET，但是可以制造的半导体器件并不限于这些。例如，用根据本发明的碳化硅衬底可以制造各种半导体器件，诸如JFET(结型场效应晶体管)、IGBT(绝缘栅双极晶体管)和肖特基势垒二极管。另外，虽然在上述第四实施例中已经描述了通过在具有(03-38)面作为主表面的碳化硅衬底上形成用作操作层的外延层来制造半导体器件的情况，但是可以用作上述主表面的晶面并不限于此，并且根据包括(0001)面的应用的任何晶面都可用作上述主表面。
实例
(实例1)
下面将描述根据本发明的实例1。准备由碳化硅单晶构成的不同衬底，并执行用于在改变加热温度的情况下检验衬底是否彼此接合或没有接合的试验。试验过程如下。
首先，将描述试验方法。准备具有如下面表1所示特性的衬底，并且使衬底在加热炉中，在1Pa的压力下并且在1950℃的温度下在惰性气体气氛中保持3小时，同时使抛光的表面彼此接触。之后，将样品取出加热炉，检查是否实现接合，并测量形成相邻衬底的氮化硅单晶的c轴之间的角度。在样品A中，尝试微管密度、穿透螺旋位错密度、穿透刃型位错密度、基面位错密度、混合位错密度和层错密度彼此不同的导电衬底(衬底1和2)之间的接合。另外，在样品B中，尝试聚合类型彼此不同的导电衬底(衬底1)和半绝缘衬底(衬底2)之间的接合。此外，在样品C中，尝试了三种衬底(衬底1至3)之间的接合。注意，表1中的表面粗糙度Ra表示彼此要进行接触的接合表面上的粗糙度。这里，测量具有10μm的一边的正方形区域中的表面粗糙度作为表面粗糙度Ra。此外，偏离角表示在<11-20>方向上主表面相对于面取向(0001)的偏离角。此外，“-”指示没有进行测量。
另外，为了比较，还通过在加热炉中，在惰性气体气氛中、在1800℃的温度下且在133Pa的压力下使衬底保持3小时，来进行试验，以检查在样品A至C中是否实现了接合。
Figure BDA0000107217310000281
现在将描述试验的结果。在样品A至C中的每个中，这些样品在1950℃的温度和1Pa的压力下、在惰性气体气氛中保持3小时的条件下进行了接合，实现了牢固接合。形成样品A中的衬底的碳化硅单晶的c轴之间的角度是0.1°，并且样品B中c轴之间的角度是8°。另外，样品C中各个衬底1和衬底2的c轴之间的角度是0.3°，并且各个衬底2和衬底3的c轴之间的角度是0.1°。基于这些事实，可以确认，通过接合缺陷密度、导电性(杂质密度)和聚合类型彼此不同的衬底，可以制造碳化硅衬底，并且通过接合堆叠的三个衬底可以制造碳化硅衬底。
另一方面，对于在1800℃的温度和133Pa的压力下、在惰性气体气氛中保持3小时的条件下进行的接合，在样品A至C中没有一个能实现接合。基于这种事实，可以确认，在由碳化硅单晶构成的衬底之间的接合中加热温度很重要，并且，为了实现有效率的接合，加热温度期望是1950℃或更高，这等于或高于SiC升华的温度。
在按顺序分别接合n型杂质密度为9×1018cm-3、3×1019cm-3和1×1020cm-3的衬底1、2和3的样品C中的翘曲为10μm。相反，还制造了其中衬底1和衬底3直接彼此接合的样品，并且其翘曲是50μm。基于该事实，可以确认，通过将杂质密度高的衬底和杂质密度低的衬底接合并且在它们之间插入杂质密度介于它们之间的另一衬底，使得晶格常数在获得的接合衬底的厚度方向上逐渐变化，可以降低接合衬底的翘曲。
(实例2)
下面将描述根据本发明的实例2。进行试验，所述试验用于研究各自主表面相对于(0001)面大大地倾斜的衬底(每个都具有相对于面取向{0001}的偏离角不小于50°且不大于65°的主表面的衬底)是否能彼此接合，以及用于研究主表面相对于(0001)面大大地倾斜的衬底和具有(0001)面作为主表面的衬底能否彼此接合。试验过程如下。
首先，将描述试验方法。准备具有如下面的表2中所示特性的衬底，并且使衬底在加热炉中，在1Pa的压力和1950℃的温度下，在惰性气体气氛中保持3小时，同时使主表面彼此接触。之后，将样品从加热炉取出，检查是否实现接合。
Figure BDA0000107217310000311
现在将描述试验的结果。在压力为1Pa和温度为1950℃下、在惰性气体气氛中保持3小时的条件下进行接合的样品D和E的每个中，都实现了牢固的接合。基于该事实，可以确认主表面相对于(0001)面大大地倾斜的衬底能够很容易接合到主表面相对于(0001)面相类似大大地倾斜的衬底以及具有(0001)面作为主表面的衬底。
(实例3)
进行试验，所述试验用于检查利用根据本发明的制造碳化硅衬底的方法获得的碳化硅衬底中基底衬底和SiC层之间的晶体取向关系。试验过程如下。
首先，准备两个衬底(基底衬底10和SiC衬底20)，每个都由SiC构成并且具有(03-38)面作为主表面。然后，使这两个衬底分层，使得主表面彼此接触以制造堆叠衬底。在1Pa压力下在氮气体气氛中保持30小时的条件下，将该堆叠衬底加热到2100℃，该温度等于或高于SiC的升华温度，使得两个衬底彼此接合。由此制造了碳化硅衬底。这里，基底衬底10的温度保持在比SiC衬底20的温度略微高的温度处。然后，利用电子背散射衍射(EBSD)方法，检验与获得的碳化硅衬底的接合表面相垂直的横截面中的晶体取向。
现在将描述试验结果。参考图13，通过比较SiC层20中位置A处的EBSD图案(图14)以及基底衬底10中位置B处的EBSD图案(图15)可以看出，它们被布置成彼此横跨边界30，这些位置彼此匹配。因此，可以看出形成基底衬底10的SiC晶体和形成SiC层20的SiC晶体在c轴方向上是相同的，并且在c面中没有旋转。这可能是因为：作为通过保持在比SiC衬底20略微高的温度下的基底衬底10的升华实现了基底衬底10和SiC衬底20之间的接合的事实的结果，形成基底衬底10的SiC晶体和形成SiC层20的SiC晶体在晶体取向上是相同的。
(实例4)
进行试验，所述试验用于检验在堆叠衬底的接合期间在基底衬底和SiC衬底之间形成的间隙的大小和堆叠衬底的接合状态之间的关系。首先，与上面实例3的情况一样，准备两个衬底(基底衬底10和SiC衬底20)，并使这两个衬底分层，使得其主表面彼此接触。由此制造堆叠衬底。这里，进行调整，使得在两个衬底之间形成的间隙为0.5到1000μm宽。然后，像上面实例3一样，将上述堆叠衬底加热到2100℃，并在1Pa的压力下，在氮气体气氛中保持30小时。然后，检查处理之后堆叠衬底的接合状态。表3示出了试验的结果。
表3
  间隙(μm)   0.5   1   10   50   100   200   1000
  接合状态   A   A   A   A   A   B   C
A：均匀接合
B：部分接合
C：接合不成功
在表3中，其中两个衬底在整个区域上彼此均匀接合的样品被标记为A，其中仅实现部分接合的样品被标记为B，其中两个衬底之间没有成功接合的样品被标记为C。如表3所示，可以确认：为了实现均匀接合，形成在基底衬底和SiC衬底之间的间隙优选不大于100μm。
如上面第四实施例所述，可以利用根据本发明的碳化硅衬底来制造半导体器件。也就是，在根据本发明的半导体器件中，在利用根据上述本发明的制造碳化硅衬底的方法而制造的碳化硅衬底上形成用作操作层的外延生长层。从不同角度描述，在根据本发明的半导体器件中，用作操作层的外延生长层形成在根据以上本发明的碳化硅衬底上。更具体地，根据本发明的半导体器件包括根据以上本发明的碳化硅衬底、形成在该碳化硅衬底上的外延生长层以及形成在该外延生长层上的电极。也就是，根据本发明的半导体器件包括由碳化硅构成的基底衬底、由单晶碳化硅构成且布置在与之接触的基底衬底上的SiC层、形成在SiC层上的外延生长层以及形成在该外延生长层上的电极。
应该理解，这里公开的实施例和实例都是说明性的，在各个方面没有限制性。本发明的范围由权利要求项来限定，而不是由上述说明书来定义，并且意图包括该范围内的任何修改以及与权利要求项等效的意义。
工业应用性
根据本发明的碳化硅衬底及其制造方法尤其有利地应用于用来制造要求降低制造成本的半导体器件的碳化硅衬底及其制造方法。另外，根据本发明的半导体器件尤其有利地应用于要求降低制造成本的半导体器件。
附图标记列表
1碳化硅衬底；10基底衬底；10A主表面；20SiC层(SiC衬底)；20A主表面；20B端表面；30边界；101半导体器件；102衬底；110栅电极；111源电极；112漏电极；121缓冲层；122击穿电压保持层；123p区；124n+区；125p+区；126氧化物膜；以及127上源电极。

Claims (29)

1.一种碳化硅衬底(1)，包括：
基底衬底(10)，所述基底衬底(10)由碳化硅构成；以及
SiC层(20)，所述SiC层(20)由与所述基底衬底(10)不同的单晶碳化硅构成，并且以与所述基底衬底(10)相接触的方式布置在所述基底衬底(10)上。
2.根据权利要求1所述的碳化硅衬底(1)，其中，
所述基底衬底(10)由单晶碳化硅构成，并且
所述SiC层(20)的微管密度比所述基底衬底(10)的微管密度低。
3.根据权利要求1所述的碳化硅衬底(1)，其中，
所述基底衬底(10)由单晶碳化硅构成，并且
所述SiC层(20)的位错密度比所述基底衬底(10)的位错密度低。
4.根据权利要求1所述的碳化硅衬底(1)，其中，
所述基底衬底(10)由单晶碳化硅构成，并且
所述SiC层(20)的X射线摇摆曲线的半宽比所述基底衬底(10)的X射线摇摆曲线的半宽小。
5.根据权利要求1所述的碳化硅衬底(1)，其中，
所述基底衬底(10)包括由单晶碳化硅构成的单晶层(10B)，以使得在面向所述SiC层(20)一侧上包括主表面(10A)。
6.根据权利要求5所述的碳化硅衬底(1)，其中，
所述SiC层(20)的微管密度比所述单晶层(10B)的微管密度低。
7.根据权利要求5所述的碳化硅衬底(1)，其中，
所述SiC层(20)的位错密度比所述单晶层(10B)的位错密度低。
8.根据权利要求5所述的碳化硅衬底(1)，其中，
所述SiC层(20)的X射线摇摆曲线的半宽比所述单晶层(10B)的X射线摇摆曲线的半宽小。
9.根据权利要求1所述的碳化硅衬底(1)，其中，
以二维对准方式布置多个所述SiC层(20)。
10.根据权利要求5所述的碳化硅衬底(1)，其中，
以二维对准方式布置多个所述SiC层(20)。
11.根据权利要求1所述的碳化硅衬底(1)，其中，
所述SiC层(20)的与所述基底衬底(10)相反的主表面(20A)相对于面取向{0001}具有不小于50°且不大于65°的偏离角。
12.根据权利要求11所述的碳化硅衬底(1)，其中，
所述主表面(20A)的偏离取向与<1-100>方向之间的角度不大于5°。
13.根据权利要求12所述的碳化硅衬底(1)，其中，
所述主表面(20A)在<1-100>方向上相对于{03-38}面的偏离角不小于-3°且不大于5°。
14.根据权利要求11所述的碳化硅衬底(1)，其中，
所述主表面(20A)的偏离取向与<11-20>方向之间的角度不大于5°。
15.根据权利要求1所述的碳化硅衬底(1)，其中，
对所述SiC层(20)的与所述基底衬底(10)相反的主表面(20A)进行抛光。
16.一种半导体器件(101)，包括：
碳化硅衬底(102)；
外延生长层(122)，所述外延生长层(122)形成在所述碳化硅衬底(102)上；以及
电极(111)，所述电极(111)形成在所述外延生长层(122)上，
所述碳化硅衬底(102)是根据权利要求1所述的碳化硅衬底(1)。
17.一种制造碳化硅衬底(1)的方法，包括以下步骤：
准备由碳化硅构成的基底衬底(10)以及由单晶碳化硅构成的SiC衬底(20)；
通过使得相接触的方式将所述SiC衬底(20)放置在所述基底衬底(10)的主表面(10A)上，来制造堆叠衬底；
通过加热所述堆叠衬底使得所述基底衬底(10)和所述SiC衬底(20)彼此接合。
18.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在所述堆叠衬底中，在所述基底衬底(10)和所述SiC衬底(20)之间形成的间隙不大于100μm。
19.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，所述堆叠衬底被加热到不低于碳化硅的升华温度的温度范围。
20.根据权利要求17所述的制造碳化硅衬底(1)的方法，在所述的制造堆叠衬底的步骤之前，还包括对要在所述的制造堆叠衬底的步骤中彼此接触的所述基底衬底(10)和所述SiC衬底(20)的各自主表面进行抛光的步骤。
21.根据权利要求17所述的制造碳化硅衬底(1)的方法，
在所述的制造堆叠衬底的步骤之前，在不对要在所述的制造堆叠衬底的步骤中彼此接触的所述基底衬底(10)和所述SiC衬底(20)的各自主表面进行抛光的情况下，执行所述的制造堆叠衬底的步骤。
22.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在所述的制造堆叠衬底的步骤中，以二维对准方式放置多个所述SiC衬底(20)。
23.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)相对于{0001}面具有不小于50°且不大于65°的偏离角。
24.根据权利要求23所述的制造碳化硅衬底(1)的方法，其中，
在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)的偏离取向与<1-100>方向之间的角度不大于5°。
25.根据权利要求24所述的制造碳化硅衬底(1)的方法，其中，
在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)在<1-100>方向上相对于{03-38}面的偏离角不小于-3°且不大于5°。
26.根据权利要求23所述的制造碳化硅衬底(1)的方法，其中，
在所述的制造堆叠衬底的步骤中，所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)的偏离取向与<11-20>方向之间的角度不大于5°。
27.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，在通过降低环境空气气氛的压力而获得的气氛中加热所述堆叠衬底。
28.根据权利要求17所述的制造碳化硅衬底(1)的方法，其中，
在使得所述基底衬底(10)和所述SiC衬底(20)彼此接合的所述步骤中，在高于10-1Pa且低于104Pa的压力下加热堆叠衬底。
29.根据权利要求17所述的制造碳化硅衬底(1)的方法，进一步以下步骤：
对所述主表面(20A)的主表面进行抛光，所述主表面对应于在所述堆叠衬底中的所述SiC衬底(20)的与所述基底衬底(10)相反的主表面(20A)。
CN2010800205181A 2009-05-11 2010-04-27 碳化硅衬底、半导体器件和制造碳化硅衬底的方法 Pending CN102422387A (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2009-114737 2009-05-11
JP2009114737 2009-05-11
JP2009-219065 2009-09-24
JP2009219065 2009-09-24
JP2009229764 2009-10-01
JP2009-229764 2009-10-01
JP2009-248621 2009-10-29
JP2009248621 2009-10-29
PCT/JP2010/057439 WO2010131568A1 (ja) 2009-05-11 2010-04-27 炭化珪素基板、半導体装置および炭化珪素基板の製造方法

Publications (1)

Publication Number Publication Date
CN102422387A true CN102422387A (zh) 2012-04-18

Family

ID=43084945

Family Applications (5)

Application Number Title Priority Date Filing Date
CN2010800205181A Pending CN102422387A (zh) 2009-05-11 2010-04-27 碳化硅衬底、半导体器件和制造碳化硅衬底的方法
CN2010800205196A Pending CN102422388A (zh) 2009-05-11 2010-04-27 碳化硅衬底和半导体器件
CN2010800205020A Pending CN102422424A (zh) 2009-05-11 2010-04-27 半导体器件
CN2010800026675A Expired - Fee Related CN102160143B (zh) 2009-05-11 2010-04-27 制造半导体衬底的方法
CN2010800206964A Pending CN102422425A (zh) 2009-05-11 2010-04-27 绝缘栅双极晶体管

Family Applications After (4)

Application Number Title Priority Date Filing Date
CN2010800205196A Pending CN102422388A (zh) 2009-05-11 2010-04-27 碳化硅衬底和半导体器件
CN2010800205020A Pending CN102422424A (zh) 2009-05-11 2010-04-27 半导体器件
CN2010800026675A Expired - Fee Related CN102160143B (zh) 2009-05-11 2010-04-27 制造半导体衬底的方法
CN2010800206964A Pending CN102422425A (zh) 2009-05-11 2010-04-27 绝缘栅双极晶体管

Country Status (8)

Country Link
US (5) US20120061686A1 (zh)
EP (5) EP2432020A4 (zh)
JP (5) JP5344037B2 (zh)
KR (5) KR20120014017A (zh)
CN (5) CN102422387A (zh)
CA (5) CA2761430A1 (zh)
TW (5) TW201120939A (zh)
WO (5) WO2010131569A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679647A (zh) * 2015-12-31 2016-06-15 清华大学 具有原子级平整表面的衬底的制备方法
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201600407SA (en) * 2009-02-20 2016-02-26 Semiconductor Energy Lab Semiconductor device and manufacturing method of the same
EP2432020A4 (en) 2009-05-11 2013-06-26 Sumitomo Electric Industries SEMICONDUCTOR DEVICE
JPWO2011058830A1 (ja) * 2009-11-13 2013-03-28 住友電気工業株式会社 半導体基板の製造方法
EP2532773A4 (en) * 2010-02-05 2013-12-11 Sumitomo Electric Industries PROCESS FOR PRODUCING SILICON CARBIDE SUBSTRATE
JP2011246315A (ja) * 2010-05-28 2011-12-08 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP5447206B2 (ja) * 2010-06-15 2014-03-19 住友電気工業株式会社 炭化珪素単結晶の製造方法および炭化珪素基板
CN102869816A (zh) * 2011-03-22 2013-01-09 住友电气工业株式会社 碳化硅衬底
JP2012201543A (ja) * 2011-03-25 2012-10-22 Sumitomo Electric Ind Ltd 炭化珪素基板
JP2013018693A (ja) * 2011-06-16 2013-01-31 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
CN105755534B (zh) 2011-08-05 2019-01-08 住友电气工业株式会社 衬底、半导体器件及其制造方法
WO2013073216A1 (ja) * 2011-11-14 2013-05-23 住友電気工業株式会社 炭化珪素基板、半導体装置およびこれらの製造方法
KR101984698B1 (ko) * 2012-01-11 2019-05-31 삼성전자주식회사 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법
JP6119100B2 (ja) 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
TWI456737B (zh) * 2012-03-05 2014-10-11 Richtek Technology Corp 垂直式半導體元件及其製造方法
CN103325747A (zh) * 2012-03-19 2013-09-25 立锜科技股份有限公司 垂直式半导体元件及其制造方法
JP5884585B2 (ja) 2012-03-21 2016-03-15 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9466552B2 (en) * 2012-03-30 2016-10-11 Richtek Technology Corporation Vertical semiconductor device having a non-conductive substrate and a gallium nitride layer
KR101386119B1 (ko) * 2012-07-26 2014-04-21 한국전기연구원 ＳｉＣ ＭＯＳＦＥＴ의 오믹 접합 형성방법
US9184229B2 (en) * 2012-07-31 2015-11-10 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
US8860040B2 (en) * 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
JP6297783B2 (ja) 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
JP6119564B2 (ja) 2013-11-08 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6356428B2 (ja) * 2014-02-17 2018-07-11 株式会社東芝 半導体装置およびその製造方法
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
JP6180978B2 (ja) * 2014-03-20 2017-08-16 株式会社東芝 半導体装置およびその製造方法
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
JPWO2016059670A1 (ja) * 2014-10-14 2017-04-27 三菱電機株式会社 炭化珪素エピタキシャルウエハの製造方法
CN104465721B (zh) * 2014-12-05 2019-05-14 国家电网公司 一种碳化硅外延材料及其制备方法
JP2017059600A (ja) 2015-09-14 2017-03-23 株式会社東芝 半導体装置及びその製造方法
WO2017090285A1 (ja) * 2015-11-24 2017-06-01 住友電気工業株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6271104B1 (ja) * 2016-07-21 2018-01-31 三菱電機株式会社 炭化珪素半導体装置、および、炭化珪素半導体装置の製造方法
JP6703915B2 (ja) * 2016-07-29 2020-06-03 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR101866869B1 (ko) * 2016-08-18 2018-06-14 주식회사 티씨케이 SiC 소재 및 SiC 복합 소재
US10825903B2 (en) * 2017-01-31 2020-11-03 Sumitomo Electric Industries, Ltd. Silicon carbide epitaxial substrate and method for manufacturing silicon carbide semiconductor device
CN110214363B (zh) * 2017-01-31 2023-07-28 住友电气工业株式会社 碳化硅外延衬底和制造碳化硅半导体器件的方法
JP6883745B2 (ja) 2017-03-24 2021-06-09 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法
US11233141B2 (en) 2018-01-16 2022-01-25 Ipower Semiconductor Self-aligned and robust IGBT devices
WO2019157222A1 (en) * 2018-02-07 2019-08-15 Ipower Semiconductor Igbt devices with 3d backside structures for field stop and reverse conduction
KR102649978B1 (ko) 2018-05-03 2024-03-22 엘지전자 주식회사 정수기의 제어 방법
WO2020077848A1 (zh) * 2018-10-16 2020-04-23 山东天岳先进材料科技有限公司 一种高纯碳化硅单晶衬底及其制备方法
JP7143769B2 (ja) * 2019-01-10 2022-09-29 三菱電機株式会社 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法
JP7410478B2 (ja) * 2019-07-11 2024-01-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN113981535A (zh) * 2020-07-27 2022-01-28 环球晶圆股份有限公司 碳化硅晶种及碳化硅晶体的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187200A (ja) * 1988-01-18 1989-07-26 Toyota Autom Loom Works Ltd 上下移動機構付プッシャー装置
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
CN1427449A (zh) * 2001-12-21 2003-07-02 S.O.I.泰克绝缘体硅技术公司 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2846986B2 (ja) 1991-10-30 1999-01-13 三菱マテリアル株式会社 半導体ウェーハの製造方法
JPH0748198A (ja) * 1993-08-05 1995-02-21 Sumitomo Electric Ind Ltd ダイヤモンドの合成法
JPH10223835A (ja) * 1997-02-05 1998-08-21 Hitachi Ltd 半導体装置とその製造方法
JP2961522B2 (ja) 1997-06-11 1999-10-12 日本ピラー工業株式会社 半導体電子素子用基板およびその製造方法
JP3254559B2 (ja) 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JPH1187200A (ja) 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2939615B2 (ja) * 1998-02-04 1999-08-25 日本ピラー工業株式会社 単結晶ＳｉＣ及びその製造方法
US6246076B1 (en) * 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP2000277405A (ja) 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
JP2002015619A (ja) 2000-06-29 2002-01-18 Kyocera Corp 導電性材及びそれを用いた耐プラズマ部材及び半導体製造用装置
JP4843854B2 (ja) * 2001-03-05 2011-12-21 住友電気工業株式会社 Ｍｏｓデバイス
US6909119B2 (en) * 2001-03-15 2005-06-21 Cree, Inc. Low temperature formation of backside ohmic contacts for vertical devices
JP4802380B2 (ja) 2001-03-19 2011-10-26 株式会社デンソー 半導体基板の製造方法
DE10247017B4 (de) * 2001-10-12 2009-06-10 Denso Corp., Kariya-shi SiC-Einkristall, Verfahren zur Herstellung eines SiC-Einkristalls, SiC-Wafer mit einem Epitaxiefilm und Verfahren zur Herstellung eines SiC-Wafers, der einen Epitaxiefilm aufweist
JP3559971B2 (ja) * 2001-12-11 2004-09-02 日産自動車株式会社 炭化珪素半導体装置およびその製造方法
US6562127B1 (en) * 2002-01-16 2003-05-13 The United States Of America As Represented By The Secretary Of The Navy Method of making mosaic array of thin semiconductor material of large substrates
US8080826B1 (en) * 2002-02-14 2011-12-20 Rf Micro Devices, Inc. High performance active and passive structures based on silicon material bonded to silicon carbide
US20040144301A1 (en) * 2003-01-24 2004-07-29 Neudeck Philip G. Method for growth of bulk crystals by vapor phase epitaxy
US7892356B2 (en) * 2003-01-28 2011-02-22 Sumitomo Electric Industries, Ltd. Diamond composite substrate and process for producing the same
CA2513516A1 (en) * 2003-06-13 2004-12-23 Kazuhiro Fujikawa Field effect transistor
JP4238357B2 (ja) 2003-08-19 2009-03-18 独立行政法人産業技術総合研究所 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP4219800B2 (ja) 2003-12-22 2009-02-04 株式会社豊田中央研究所 ＳｉＣ単結晶の製造方法
CN100433256C (zh) * 2004-03-18 2008-11-12 克里公司 减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构
JP4874527B2 (ja) 2004-04-01 2012-02-15 トヨタ自動車株式会社 炭化珪素半導体基板及びその製造方法
JP4442366B2 (ja) 2004-08-27 2010-03-31 住友電気工業株式会社 エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
JP4733485B2 (ja) * 2004-09-24 2011-07-27 昭和電工株式会社 炭化珪素単結晶成長用種結晶の製造方法、炭化珪素単結晶成長用種結晶、炭化珪素単結晶の製造方法、および炭化珪素単結晶
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
JP2006228961A (ja) 2005-02-17 2006-08-31 Toyota Central Res & Dev Lab Inc 半導体装置
US20090072243A1 (en) * 2005-04-18 2009-03-19 Kyoto University Compound semiconductor device and method for fabricating compound semiconductor
JP4775102B2 (ja) * 2005-05-09 2011-09-21 住友電気工業株式会社 半導体装置の製造方法
US7391058B2 (en) * 2005-06-27 2008-06-24 General Electric Company Semiconductor devices and methods of making same
JP2008004726A (ja) 2006-06-22 2008-01-10 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
JP4748067B2 (ja) 2007-01-15 2011-08-17 株式会社デンソー 炭化珪素単結晶の製造方法および製造装置
JP2008226997A (ja) 2007-03-09 2008-09-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2008235776A (ja) * 2007-03-23 2008-10-02 Sumco Corp 貼り合わせウェーハの製造方法
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
JP4348408B2 (ja) * 2007-03-29 2009-10-21 パナソニック株式会社 半導体装置の製造方法
FR2914488B1 (fr) * 2007-03-30 2010-08-27 Soitec Silicon On Insulator Substrat chauffage dope
JP2008280207A (ja) 2007-05-10 2008-11-20 Matsushita Electric Ind Co Ltd ＳｉＣ単結晶基板の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP5504597B2 (ja) * 2007-12-11 2014-05-28 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
EP2432020A4 (en) 2009-05-11 2013-06-26 Sumitomo Electric Industries SEMICONDUCTOR DEVICE
KR20120023016A (ko) 2009-05-11 2012-03-12 스미토모덴키고교가부시키가이샤 반도체 장치
WO2011037079A1 (ja) 2009-09-24 2011-03-31 住友電気工業株式会社 炭化珪素インゴット、炭化珪素基板、それらの製造方法、坩堝、および半導体基板
US20110221039A1 (en) * 2010-03-12 2011-09-15 Sinmat, Inc. Defect capping for reduced defect density epitaxial articles
JP2011233638A (ja) * 2010-04-26 2011-11-17 Sumitomo Electric Ind Ltd 炭化珪素基板およびその製造方法
JP2011243848A (ja) * 2010-05-20 2011-12-01 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法
JP2011256053A (ja) * 2010-06-04 2011-12-22 Sumitomo Electric Ind Ltd 複合基板およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187200A (ja) * 1988-01-18 1989-07-26 Toyota Autom Loom Works Ltd 上下移動機構付プッシャー装置
US6153166A (en) * 1997-06-27 2000-11-28 Nippon Pillar Packing Co., Ltd. Single crystal SIC and a method of producing the same
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
CN1427449A (zh) * 2001-12-21 2003-07-02 S.O.I.泰克绝缘体硅技术公司 用于转移薄半导体层的工艺和使用这种转移工艺获得施主晶片的工艺
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679647A (zh) * 2015-12-31 2016-06-15 清华大学 具有原子级平整表面的衬底的制备方法
CN105679647B (zh) * 2015-12-31 2018-06-29 清华大学 具有原子级平整表面的衬底的制备方法
WO2021092862A1 (zh) * 2019-11-14 2021-05-20 华为技术有限公司 半导体衬底及其制造方法、半导体器件
CN113711335A (zh) * 2019-11-14 2021-11-26 华为数字能源技术有限公司 半导体衬底及其制造方法、半导体器件

Also Published As

Publication number Publication date
CN102422388A (zh) 2012-04-18
JPWO2010131573A1 (ja) 2012-11-01
WO2010131572A1 (ja) 2010-11-18
KR20120023710A (ko) 2012-03-13
KR20120011059A (ko) 2012-02-06
JPWO2010131569A1 (ja) 2012-11-01
US20120061686A1 (en) 2012-03-15
TW201104865A (en) 2011-02-01
TW201104861A (en) 2011-02-01
CA2761246A1 (en) 2010-11-18
WO2010131568A1 (ja) 2010-11-18
TW201120939A (en) 2011-06-16
KR20120014024A (ko) 2012-02-15
EP2432020A1 (en) 2012-03-21
WO2010131570A1 (ja) 2010-11-18
EP2432001A4 (en) 2012-11-21
EP2432002A1 (en) 2012-03-21
EP2432020A4 (en) 2013-06-26
CN102422424A (zh) 2012-04-18
CN102160143B (zh) 2013-05-29
CA2761430A1 (en) 2010-11-18
CA2761245A1 (en) 2010-11-18
KR20120014017A (ko) 2012-02-15
JP5477380B2 (ja) 2014-04-23
CA2761428A1 (en) 2010-11-18
CN102160143A (zh) 2011-08-17
CA2735975A1 (en) 2010-11-18
US20110165764A1 (en) 2011-07-07
US20120056202A1 (en) 2012-03-08
US20120061687A1 (en) 2012-03-15
WO2010131569A1 (ja) 2010-11-18
US20120056201A1 (en) 2012-03-08
JPWO2010131572A1 (ja) 2012-11-01
CN102422425A (zh) 2012-04-18
EP2432000A4 (en) 2012-11-21
US8168515B2 (en) 2012-05-01
JPWO2010131568A1 (ja) 2012-11-01
EP2432001A1 (en) 2012-03-21
TW201101484A (en) 2011-01-01
EP2432022A1 (en) 2012-03-21
EP2432002A4 (en) 2012-11-21
JP5344037B2 (ja) 2013-11-20
TW201101482A (en) 2011-01-01
JPWO2010131570A1 (ja) 2012-11-01
EP2432000A1 (en) 2012-03-21
WO2010131573A1 (ja) 2010-11-18
KR20120024526A (ko) 2012-03-14

Similar Documents

Publication Publication Date Title
CN102422387A (zh) 碳化硅衬底、半导体器件和制造碳化硅衬底的方法
CN102449732A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN102473604A (zh) 碳化硅衬底、设置有外延层的衬底、半导体器件和用于制造碳化硅衬底的方法
CN102473594A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN102484044A (zh) 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底和半导体器件
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
CN102449734A (zh) 制造碳化硅衬底的方法和碳化硅衬底
CN102379025A (zh) 制造碳化硅衬底的方法
KR20120023016A (ko) 반도체 장치
CN102741973A (zh) 碳化硅衬底
JP2012094648A (ja) 炭化珪素半導体素子の製造方法および炭化珪素層付ウェハ
CN102869816A (zh) 碳化硅衬底
CN102511074A (zh) 碳化硅衬底的制造方法、半导体器件的制造方法、碳化硅衬底及半导体器件
US20110278595A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
WO2011086734A1 (ja) 炭化珪素基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418