JP6029623B2 - プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体 - Google Patents

プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体 Download PDF

Info

Publication number
JP6029623B2
JP6029623B2 JP2014148506A JP2014148506A JP6029623B2 JP 6029623 B2 JP6029623 B2 JP 6029623B2 JP 2014148506 A JP2014148506 A JP 2014148506A JP 2014148506 A JP2014148506 A JP 2014148506A JP 6029623 B2 JP6029623 B2 JP 6029623B2
Authority
JP
Japan
Prior art keywords
plasma
electrode
voltage
upper electrode
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014148506A
Other languages
English (en)
Other versions
JP2015005755A (ja
Inventor
公 輿石
公 輿石
杉本　勝
勝 杉本
邦彦 日向
邦彦 日向
小林　典之
典之 小林
輿水　地塩
地塩 輿水
竜二 大谷
竜二 大谷
和雄 吉備
和雄 吉備
昌司 斉藤
昌司 斉藤
松本　直樹
直樹 松本
欣伸 大矢
欣伸 大矢
岩田　学
学 岩田
大介 矢野
大介 矢野
山澤　陽平
陽平 山澤
秀敏 花岡
秀敏 花岡
利泰 速水
利泰 速水
広樹 山崎
広樹 山崎
佐藤　学
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2014148506A priority Critical patent/JP6029623B2/ja
Publication of JP2015005755A publication Critical patent/JP2015005755A/ja
Application granted granted Critical
Publication of JP6029623B2 publication Critical patent/JP6029623B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3342—Resist stripping

Description

本発明は、半導体基板等の被処理基板にプラズマ処理を施すプラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体に関する。
例えば半導体デバイスの製造プロセスにおいては、被処理基板である半導体ウエハに形成された所定の層に所定のパターンを形成するために、レジストをマスクとしてプラズマによりエッチングするプラズマエッチング処理が多用されている。
このようなプラズマエッチングを行うためのプラズマエッチング装置としては、種々のものが用いられているが、その中でも容量結合型平行平板プラズマエッチング装置が主流である。
容量結合型平行平板プラズマエッチング装置は、チャンバ内に一対の平行平板電極（上部および下部電極）を配置し、処理ガスをチャンバ内に導入するとともに、電極の一方に高周波を印加して電極間に高周波電界を形成し、この高周波電界により処理ガスのプラズマを形成して半導体ウエハの所定の層に対してプラズマエッチングを施す。
具体的には、上部電極にプラズマ形成用の高周波を印加してプラズマを形成し、下部電極にイオン引き込み用の高周波を印加することにより、適切なプラズマ状態を形成するプラズマエッチング装置が知られており、これにより、高選択比で再現性の高いエッチング処理が可能である（例えば特許文献１）。
ところで、近年の微細加工の要求に対応して、マスクとして用いられるフォトレジストの膜厚が薄くなり、使用されるフォトレジストもＫｒＦフォトレジスト（すなわち、ＫｒＦガスを発光源としたレーザー光で露光するフォトレジスト）から、約０．１３μｍ以下のパターン開口を形成することができるＡｒＦフォトレジスト（すなわち、ＡｒＦガスを発光源とした、より短波長のレーザー光で露光するフォトレジスト）に移行されつつある。
しかしながら、ＡｒＦフォトレジストは耐プラズマ性が低いため、ＫｒＦレジストではほとんど発生しなかったエッチング途中での表面の荒れが生じてしまうという問題がある。このため、開口部の内壁面に縦筋（ストライエーション）が入ったり、開口部が広がる（ＣＤの広がり）等の問題が生じ、フォトレジストの膜厚が薄いことと相俟って、良好なエッチング選択比でエッチングホールを形成することができないという不都合が生じている。
一方、この種のエッチング装置では、上部電極に供給したプラズマ生成用の高周波電力のパワーが小さい場合には、エッチング終了後に上部電極に堆積物（デポ）が付着し、プロセス特性の変化やパーティクルの懸念がある。また、パワーが大きい場合には、電極の削れが生じ、パワーが小さい場合とはプロセス特性が変化する。高周波電源からのパワーはプロセスによって適正な範囲が決まるため、どのようなパワーでもプロセスが変動しないことが望まれる。さらに、エッチングの際にはチャンバ壁にデポが生じ、連続エッチングプロセスの場合等に、前の処理の影響が残存して次の処理に悪影響を与えるメモリー効果が生じるため、チャンバ壁への堆積物の付着の解消も求められる。
さらに、このような平行平板型容量結合型のエッチング装置では、チャンバ内の圧力が高くかつ使用するエッチングガスが負性ガス（例えば、ＣｘＦｙ、Ｏ２）の場合に、チャンバ中心部のプラズマ密度が低くなるが、このような場合にプラズマ密度をコントロールすることは困難である。
一方、半導体デバイスにおいて、配線の微細化や高速化の要請が高まるに伴い、配線寄生容量の低減を図る目的で低誘電率の層間絶縁膜の利用が進められている。このような低誘電率膜（Ｌｏｗ−ｋ膜）の中でも、特にＳｉＯＣ系膜が注目を集めている。
ＳｉＯＣ系膜などの有機系のＬｏｗ−ｋ膜にプラズマエッチングを行なう場合、重要となるのが窒化珪素などの下地膜やマスク層との選択比を十分に確保することである。通常は、下地膜との選択性が比較的高い処理ガスとしてフルオロカーボンガス系の混合ガスが用いられるが、それだけで十分な選択比を得ることは難しい。そこで、ＳｉＯＣ系膜のエッチングにおいて、Ｃｕ配線のバリア層である窒化珪素膜を下地エッチストップ層としてＳｉＯＣ系層間絶縁膜をプラズマエッチングする際に、下地膜との選択比を向上させるため、処理ガスとしてＣ４Ｆ８／Ａｒ／Ｎ２をＡｒの流量比が８０％以上となるように用い、窒化珪素膜との選択比を向上させるエッチング方法が提案されている（例えば、特許文献２）。
また、上記特許文献２と同様に、窒化珪素膜を下地エッチストップ層としてＳｉＯＣ系層間絶縁膜をプラズマエッチングする際に、処理ガスとしてＣＨＦ３／Ａｒ／Ｎ２を用いる第１ステップのエッチングと、処理ガスとしてＣ４Ｆ８／Ａｒ／Ｎ２を用いる第２ステップのエッチングとを行ない、マスクと窒化珪素膜との双方に対する選択比を向上させるエッチング方法も提案されている（例えば、特許文献３）。
しかしながら、上述したようにＣｕ配線のバリア層として用いられている窒化珪素はバリア性は良いものの比誘電率が７．０と高いため、ＳｉＯＣ系膜などのＬｏｗ−ｋ膜の低誘電率特性を十分に活用するためには、さらに比誘電率が低いバリア層が求められており、その一つとして比誘電率が３．５の炭化珪素（ＳｉＣ）がある。
このような低誘電率バリア層であるであるＳｉＣを下地エッチストップ層として使用して上層の被エッチング層であるＬｏｗ−ｋ膜をエッチングする際においても、十分なエッチング選択比を確保することが必要である。しかし、前記特許文献２および特許文献３に記載されたフルオロカーボン系の処理ガスを用いるプラズマエッチングでは、Ｌｏｗ−ｋ膜とＳｉＣ層とのエッチング選択比を十分に確保することができない。
特開２０００−１７３９９３号公報 特開２００２−２７０５８６号公報 特開２００４−８７８７５号公報
本発明はかかる事情に鑑みてなされたものであって、レジスト層等の有機マスク層の耐プラズマ性を高く維持して高選択比でエッチングすることができ、または電極への堆積物の付着を有効に解消することができ、または高速なエッチングができ、または被処理基板に対して均一なエッチングを行うことができるプラズマ処理装置及びプラズマ処理方法を提供することを目的とする。
また、エッチストップ層としての下地ＳｉＣ層に対して高いエッチング選択比でＬｏｗ−ｋ膜のエッチングを行なうことができるプラズマ処理方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の観点では、被処理基板が収容され、真空排気可能な処理容器と、処理容器内に対向して配置される第１電極および被処理基板を支持する第２電極と、前記第２の電極にプラズマ形成用の第１の高周波電力を印加する第１の高周波電力印加ユニットと、前記第２電極に第２の高周波電力を印加する第２の高周波電力印加ユニットと、前記第１電極に直流電圧を印加する直流電源と、前記処理容器内に処理ガスを供給する処理ガス供給ユニットと、前記第１電極に印加された前記直流電源からの直流電圧に基づく電流をプラズマを介して逃がすために、前記第１電極の近傍に設置され常時接地されている導電性部材とを具備し、前記導電性部材は、前記処理容器内に形成されるプラズマに面するように設けられていることを特徴とするプラズマ処理装置を提供する。
上記第１の観点に係るプラズマ処理装置において、前記第１電極の周囲には、導電性材料に絶縁材料を被覆してなる被覆部材を有し、前記導電性部材は、前記被覆部材に支持され、プラズマに露出しており、前記被覆部材の前記導電性材料を通して接地されるようにすることができる。この場合に、前記導電性部材は、前記第１電極の外側にリング状に配置することができる。
上記第１の観点に係るプラズマ処理装置において、前記直流電源は、前記第１電極への印加電圧、印加電流および印加電力のいずれかが可変である構成とすることができる。また、前記第１電極の前記第２電極との対向面は、シリコン含有物質で形成することができる。また、前記導電性部材は、シリコン含有物質で形成することができる。
本発明の第２の観点では、処理容器内に、第１電極および被処理基板を支持する第２電極を対向して配置し、前記第２の電極にプラズマ形成用の第１の高周波電力を印加し、前記第２電極に第２の高周波電力を印加しながら、前記処理容器内に処理ガスを供給し、該処理ガスのプラズマを生成させて、前記第２電極に支持された被処理基板にプラズマ処理を施すプラズマ処理方法であって、前記第１電極に直流電圧を印加する工程と、前記第１電極に直流電圧を印加しながら、前記被処理基板にプラズマ処理を施す工程と、常時接地されている導電性部材を、前記処理容器内に形成されるプラズマに面するように、前記第１電極近傍に設置し、前記第１電極に印加された直流電圧に基づく電流をプラズマを介して逃がす工程とを有することを特徴とするプラズマ処理方法を提供する。
上記第２の観点に係るプラズマ処理方法において、前記第１電極の周囲には、導電性材料に絶縁材料を被覆してなる被覆部材を有し、前記導電性部材は、前記被覆部材に支持され、プラズマに露出しており、前記被覆部材の前記導電性材料を通して接地されるようにすることができる。この場合に、前記導電性部材は、前記第１電極の外側にリング状に配置することができる。
本発明の第３の観点では、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に、上記第２の観点のプラズマ処理方法が行われるように、プラズマ処理装置を制御させることを特徴とするコンピュータ読み取り可能な記憶媒体を提供する。
本発明によれば、（１）第１電極の自己バイアス電圧の絶対値を大きくして第１電極表面へのスパッタ効果、（２）第１の電極におけるプラズマシースを拡大させ、形成されるプラズマが縮小化される効果、（３）第１電極近傍に生じた電子を被処理基板上に照射させる効果、（４）プラズマポテンシャルを制御する効果、（５）電子（プラズマ）密度を上昇させる効果、（６）中心部のプラズマ密度を上昇させる効果の少なくとも一つを奏することができる。
上記（１）の効果により、第１電極の表面にプロセスガスに起因するポリマーとフォトレジストからのポリマーが付着した場合でも、ポリマーをスパッタして電極表面を清浄化することができる。それとともに、基板上に最適なポリマーを供給してフォトレジスト膜の荒れを解消することができる。また、電極自体がスパッタされることにより電極材料を基板上に供給してフォトレジスト膜等の有機マスクを強化することができる。
また、上記（２）の効果により、被処理基板上の実効レジデンスタイムが減少し、かつプラズマが被処理基板上に集中して拡散が抑えられ排気空間が減少するので、フロロカーボン系の処理ガスの解離が抑えられ、フォトレジスト膜等の有機マスクがエッチングされ難くなる。
さらに、上記（３）の効果により、被処理基板上のマスク組成が改質され、フォトレジスト膜の荒れを解消することができる。また、高速の電子が被処理基板に照射されることから、シェーディング効果が抑制され、被処理基板の微細加工性が向上する。
さらにまた、上記（４）の効果により、プラズマポテンシャルを適切に制御して、電極や、チャンバ壁（デポシールド等）、処理容器内の絶縁材等の処理容器内部材へのエッチング副生物の付着を抑制することができる。
さらにまた、上記（５）の効果により、被処理基板に対するエッチングレート（エッチング速度）を上昇させることができる。さらにまた、上記（６）の効果により、処理容器内の圧力が高くかつ使用するエッチングガスが負性ガスであっても、処理容器内の中心部のプラズマ密度が周辺に比べて低くなることを抑制でき（負イオンの生成を抑制でき）、プラズマ密度が均一化するようにプラズマ密度をコントロールすることができる。
これにより、レジスト層等の有機マスク層の耐プラズマ性を高く維持して高選択比でエッチングすることができる。または、電極への堆積物の付着を有効に解消することができる。または高速なエッチングができ、または被処理基板に対して均一なエッチングを行うことができる。
また、本発明によれば、プラズマポテンシャルを制御する効果を奏することができる。これにより、プラズマポテンシャルを適切に制御して、電極や、チャンバ壁（デポシールド等）、処理容器内の絶縁材等の処理容器内部材へのエッチング副生物の付着を抑制することができる。
本発明の実施形態１に係るプラズマ処理装置を示す概略断面図。 図１のプラズマ処理装置において第１の高周波電源に接続された整合器の構造を示す図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した際のＶｄｃおよびプラズマシース厚の変化を示す図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した場合と印加しない場合とのプラズマ状態を比較して示す図。 図１のプラズマ処理装置において、プラズマを検出する検出器を設けた状態を示す断面図。 図１のプラズマ処理装置により上部電極に印加する直流電圧を変化させてＳｉＯ２膜をエッチングした際におけるフォトレジスト膜のエッチレート、ＳｉＯ２膜のエッチレート、およびフォトレジスト膜に対するＳｉＯ２膜の選択比を示すグラフ。 連続エッチングプロセスが適用される多層膜の一例を示す図。 図１のプラズマ処理装置において、上部電極に直流電圧を印加した際のプラズマポテンシャル波形の変化を示す図。 図１のプラズマエッチング装置において、印加する直流電圧を変化させた場合の電子密度およびその分布の変化を示す図。 図９のエッチングにおいて、各直流電圧におけるセンターとエッジのエッチング状態を模式的に示す図。 上部電極表面における自己バイアス電圧と、印加する直流電圧との関係を示す図。 図１のプラズマエッチング装置において、プラズマを検出する検出器を設けた状態を示す断面図。 図１のプラズマエッチング装置において、上部電極へ直流電圧を印加する際に異常放電を抑制するための波形を示す図。 ＧＮＤブロックの他の配置例を示す概略図。 ＧＮＤブロックのさらに他の配置例を示す概略図。 ＧＮＤブロックの付着物防止例を説明するための図。 ＧＮＤブロックの付着物を除去可能な装置構成の一例を示す概略図。 図１７の装置におけるプラズマエッチング時における状態とクリーニング時における状態を説明するための概略図。 図１７の装置におけるプラズマエッチング時における他の状態を示す概略図。 ＧＮＤブロックの付着物を除去可能な装置構成の他の例を示す概略図。 図２０の装置におけるプラズマエッチング時における状態とクリーニング時における状態を説明するための概略図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックの一例を示す模式図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックの他の例を示す模式図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックのさらに他の例を示す模式図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックのさらに他の例を示す模式図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックのさらに他の例を示す模式図。 ＤＣ的に接地されなくなることを防止する機能を備えたＧＮＤブロックのさらに他の例を示す模式図。 ＲＦプラズマおよびＤＣプラズマにおける電子温度分布を示す図。 高周波電力のみでプラズマを形成した場合と直流電圧も印加した場合における電子温度分布を示す図。 バイアス高周波電力の周波数が２ＭＨｚの場合と１３．５６ＭＨｚの場合におけるイオンの追従性を説明するための図。 バイアス高周波電力の周波数が２ＭＨｚの場合と１３．５６ＭＨｚの場合におけるイオンエネルギー分布を示す図。 図１のプラズマエッチング装置によりエッチングを行う際におけるエッチング対象となり得るウエハの断面構造の一例を示す模式図。 図１のプラズマエッチング装置によりエッチングを行う際におけるエッチング対象となり得るウエハの断面構造の他の例を示す模式図。 本発明の実施形態２に係るプラズマエッチング装置を示す概略断面図。 図３４のプラズマエッチング装置の要部の構成を示す概略断面図。 図３４のプラズマエッチング装置におけるプラズマ生成手段の要部の等価回路を示す回路図。 図３４のプラズマエッチング装置における可変コンデンサのキャパシタンスの値と、電界強度比率との関係を示す図。 図３４のプラズマエッチング装置の上部電極への直流電圧印加の変形例を示す図。 図３４のプラズマエッチング装置の上部電極への直流電圧印加の他の変形例を示す図。 本発明の実施形態３に係るプラズマエッチング装置を示す概略断面図。 本発明の実施形態３に係るプラズマエッチング装置を示す概略断面図。 図４１のプラズマエッチング装置において、上部電極に直流電圧を印加した際のＶｄｃ およびプラズマシース厚の変化を示す図。 図４１のプラズマエッチング装置において、ＨＡＲＣエッチングの条件を用い、印加する直流電圧を変化させた場合の電子密度の変化を示す図。 図４１のプラズマエッチング装置において、Ｖｉａエッチングの条件を用い、印加する直流電圧を変化させた場合の電子密度の変化を示す図。 上記ＨＡＲＣエッチングで、第１の高周波電力を３０００Ｗ、第２の高周波電力を４０００Ｗにした場合のウエハ径方向の電子密度分布を示す図。 トレンチエッチングの条件を用い、直流電圧を印加した場合と印加しない場合とでウエハ径方向の電子密度分布を測定した結果を示す図。 図４１のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図４１のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図４１のプラズマエッチング装置における、上部電極の電気的状態を表す図。 図４１のプラズマエッチング装置において、プラズマを検出する検出器を設けた状態を示す断面図。 ＧＮＤブロックの他の配置例を示す概略図。 ＧＮＤブロックのさらに他の配置例を示す概略図。 ＧＮＤブロックの付着物を除去可能な装置構成の一例を示す概略図。 図５３の装置におけるプラズマエッチング時における状態とクリーニング時における状態を説明するための概略図。 図５３の装置におけるプラズマエッチン時における他の状態を示す概略図。 ＧＮＤブロックの付着物を除去可能な装置構成の他の例を示す概略図。 図５６の装置におけるプラズマエッチング時における状態とクリーニング時における状態を説明するための概略図。 本発明の実施形態４に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態５に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態６に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態７に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態８に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態９に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１０に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１１に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１２に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置と対比すべき従来のプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置の他の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置の他の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置のさらに他の変形例の要部を示す概略断面図。 本発明の実施形態１３に係るプラズマエッチング装置のさらにまた他の変形例の要部を示す概略断面図。 本発明の実施形態１４に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１４に係るプラズマエッチング装置の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１５に係るプラズマエッチング装置の要部を簡略化して示す概略断面図。 本発明の実施形態１５に係るプラズマエッチング装置の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１５に係るプラズマエッチング装置の他の変形例の要部を簡略化して示す概略断面図。 本発明の実施形態１６に係るプラズマエッチング装置の例を示す断面図。 本発明の実施形態１７に係るプラズマエッチング装置の例を示す断面図。 本発明の適用が可能な他のタイプのプラズマエッチング装置の例を示す断面図。 本発明の適用が可能なさらに他のタイプのプラズマエッチング装置の例を示す概略図。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
まず、本発明の実施形態１について説明する。
図１は、本発明の実施形態１に係るプラズマエッチング装置を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている（ＭＦＣの代わりにＦＣＮでもよい）。そして、処理ガス供給源６６から、エッチングのための処理ガスとして、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）がガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、整合器４６および給電棒４４を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、１３．５６ＭＨｚ以上の周波数、例えば６０ＭＨｚの高周波電力を出力する。整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。整合器４６の出力端子は給電棒４４の上端に接続されている。
一方、上記上部電極３４には、第１の高周波電源４８の他、可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。具体的には、この可変直流電源５０は、上記整合器４６および給電棒４４を介して上部電極３４に接続されており、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ５１により制御されるようになっている。
整合器４６は、図２に示すように、第１の高周波電源４８の給電ライン４９から分岐して設けられた第１の可変コンデンサ５４と、給電ライン４９のその分岐点の下流側に設けられた第２の可変コンデンサ５６を有しており、これらにより上記機能を発揮する。また、整合器４６には、直流電圧電流（以下、単に直流電圧という）が上部電極３４に有効に供給可能なように、第１の高周波電源４８からの高周波（例えば６０ＭＨｚ）および後述する第２の高周波電源からの高周波（例えば２ＭＨｚ）をトラップするフィルタ５８が設けられている。すなわち、可変直流電源５０からの直流電流がフィルタ５８を介して給電ライン４９に接続される。このフィルタ５８はコイル５９とコンデンサ６０とで構成されており、これらにより第１の高周波電源４８からの高周波および後述する第２の高周波電源からの高周波がトラップされる。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられており、この円筒状接地導体１０ａの天壁部分は筒状の絶縁部材４４ａにより上部給電棒４４から電気的に絶縁されている。
下部電極であるサセプタ１６には、整合器８８を介して第２の高周波電源９０が電気的に接続されている。この第２の高周波電源９０から下部電極サセプタ１６に高周波電力が供給されることにより、半導体ウエハＷ側にイオンが引き込まれる。第２の高周波電源９０は、３００ｋＨｚ〜１３．５６ＭＨｚの範囲内の周波数、例えば２ＭＨｚの高周波電力を出力する。整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
上部電極３４には、第１の高周波電源４８からの高周波（６０ＭＨｚ）は通さずに第２の高周波電源９０からの高周波（２ＭＨｚ）をグランドへ通すためのローパスフィルタ（ＬＰＦ）９２が電気的に接続されている。このローパスフィルタ（ＬＰＦ）９２は、好適にはＬＲフィルタまたはＬＣフィルタで構成されるが、１本の導線だけでも第１の高周波電源４８からの高周波（６０ＭＨｚ）に対しては十分大きなリアクタンスを与えることができるので、それで済ますこともできる。一方、下部電極であるサセプタ１６には、第１の高周波電源４８からの高周波（６０ＭＨｚ）をグランドに通すためのハイパスフィルタ（ＨＰＦ）９４が電気的に接続されている。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより後述するような異常放電防止効果を発揮する。
プラズマ処理装置の各構成部は、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマ処理装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマ処理装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマ処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマ処理装置での所望の処理が行われる。なお、本発明の実施の形態で述べるプラズマ処理装置（プラズマエッチング装置）は、この制御部９５を含むものとする。
このように構成されるプラズマ処理装置においてエッチング処理を行う際には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介してエッチング対象である半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６からエッチングのための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。ここで、処理ガスとしては、従来用いられている種々のものを採用することができ、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）に代表されるハロゲン元素を含有するガスを好適に用いることができる。さらに、ＡｒガスやＯ２ガス等の他のガスが含まれていてもよい。
このようにチャンバ１０内にエッチングガスを導入した状態で、第１の高周波電源４８からプラズマ生成用の高周波電力を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。また、このように上部電極３４にプラズマ形成用の第１の高周波電力を供給し、下部電極であるサセプタ１６にイオン引き込み用の第２の高周波電力を供給するので、プラズマの制御マージンを広くすることができる。
本実施形態では、このようにしてプラズマが形成される際に、上部電極３４に高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給しているので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
また、このようにプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧が印加される。このとき、印加電極である上部電極３４の表面つまり電極板３６の表面に対する所定の（適度な）スパッタ効果が得られる程度にその表面の自己バイアス電圧Ｖｄｃが深くなるように、つまり上部電極３４表面でのＶｄｃの絶対値が大きくなるように、可変直流電源５０からの印加電圧をコントローラ５１により制御することが好ましい。第１の高周波電源４８から印加される高周波のパワーが低い場合に、上部電極３４にポリマーが付着するが、可変直流電源５０から適切な直流電圧を印加することにより、上部電極３４に付着したポリマーをスパッタして上部電極３４の表面を清浄化することができる。それとともに、半導体ウエハＷ上に最適な量のポリマーを供給してフォトレジスト膜の表面荒れを解消することができる。また、可変直流電源５０からの電圧を調整して上部電極３４自体をスパッタして電極材料自体を半導体ウエハＷ表面に供給するようにすることにより、フォトレジスト膜表面でカーバイドを形成してフォトレジスト膜が強化され、かつスパッタされた電極材料がフロロカーボン系の処理ガス中のＦと反応して排気されることによりプラズマ中のＦ比率が減少してフォトレジスト膜がエッチングされ難くなる。電極板３６がシリコンやＳｉＣ等のシリコン含有物質の場合には、電極板３６表面でスパッタされたシリコンがポリマーと反応してフォトレジスト膜表面にＳｉＣが形成され、フォトレジスト膜が極めて強固なものとなり、しかも、ＳｉはＦと反応しやすいため、上記効果が特に大きい。したがって、電極板３６の材料としてはシリコン含有物質が好ましい。なお、この場合に、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
このように上部電極３４に直流電圧を印加して自己バイアス電圧Ｖｄｃが深くなった場合には、図３に示すように、上部電極３４側に形成されるプラズマシースの厚さが大きくなる。そして、プラズマシースが厚くなると、その分だけプラズマが縮小化される。例えば、上部電極３４に直流電圧を印加しない場合には上部電極側のＶｄｃが例えば−３００Ｖであり、図４の（ａ）に示すようにプラズマは薄いシース厚ｄ０を有する状態である。しかし、上部電極３４に−９００Ｖの直流電圧を印加すると上部電極側のＶｄｃが例えば−９００Ｖとなり、プラズマシースの厚さは、Ｖｄｃの絶対値の３／４に比例するから、図４の（ｂ）に示すように、より厚いプラズマシースｄ１が形成され、その分プラズマが縮小化する。このように厚いプラズマシースを形成して、プラズマを適切に縮小化することにより、半導体ウエハＷ上の実効レジデンスタイムが増加し、かつプラズマがウエハＷ上に集中して拡散が抑えられ解離空間が減少する。これらにより、フロロカーボン系の処理ガスの解離が抑えられ、フォトレジスト膜がエッチングされ難くなる。したがって、可変直流電源５０からの印加電圧は、上部電極３４におけるプラズマシースの厚さが所望の縮小化されたプラズマが形成される程度に厚くなるようにコントローラ５１により制御することが好ましい。この場合にも、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
また、プラズマが形成される際には、上部電極３４近傍に電子が生成される。上部電極３４に可変直流電源５０から直流電圧を印加すると、印加した直流電圧値とプラズマ電位との電位差により、電子は処理空間の鉛直方向へ加速される。可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子は半導体ウエハＷに照射される。照射された電子は、マスクとしてのフォトレジスト膜の組成を改質させ、フォトレジスト膜は強化される。したがって、可変直流電源５０の印加電圧値および印加電流値により上部電極３４近傍で生成する電子の量と、このような電子のウエハＷへの加速電圧を制御することで、フォトレジスト膜に対する所定の強化を図ることができる。
特に、半導体ウエハＷ上のフォトレジスト膜がＡｒＦエキシマレーザー（波長１９３ｎｍ）用のフォトレジスト膜（以下、ＡｒＦレジスト膜と記す）である場合、ＡｒＦレジスト膜のポリマー構造は、以下の化学式（１）、（２）に示すような反応を経て、電子が照射されて化学式（３）の右辺のような構造となる。すなわち、電子が照射されると化学式（３）のｄ部に示すように、ＡｒＦレジスト膜の組成の改質が起こる（レジストの架橋反応）。このｄ部は、エッチング耐性（プラズマ耐性）を非常に強くする働きを有するので、ＡｒＦレジスト膜のエッチング耐性は飛躍的に増大する。このため、ＡｒＦレジスト膜の表面荒れを抑制することができ、ＡｒＦレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。
Figure 0006029623
したがって、可変直流電源５０からの印加電圧値・電流値は、電子の照射によってフォトレジスト膜（特にＡｒＦレジスト膜）のエッチング耐性が強くなるように、コントローラ５１により制御することが好ましい。
また、上述したように、上部電極３４に直流電圧を印加すると、プラズマが形成される際に上部電極３４近傍に生成された電子が処理空間の鉛直方向へ加速されるが、可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子を半導体ウエハＷのホール内に到達させることができ、シェーディング効果を抑制してボーイングのない良好な加工形状を得ることができ、加工形状の均一性を良好にすることができる。
加速電圧を制御された電子がウエハＷに入射する電子量として、直流電圧による電子電流量ＩＤＣ
を用いた場合に、プラズマからウエハに入射するイオン電流量Ｉｉｏｎとすると、ＩＤＣ＞（１／２）Ｉｉｏｎを満たすことが好ましい。Ｉｉｏｎ＝Ｚρｖｉｏｎｅ（ただし、Ｚ：荷数、ρ：流速密度、ｖｉｏｎ：イオン速度、ｅ：電子の電荷量１．６×１０−１９Ｃ）であり、ρは電子密度Ｎｅに比例するからＩｉｏｎはＮｅに比例する。
このように、上部電極３４に印加する直流電圧を制御して、上記上部電極３４のスパッタ機能またはプラズマの縮小化機能、さらには上記上部電極３４で生成される多量の電子の半導体ウエハＷへの供給機能が発揮されることにより、フォトレジスト膜の強化や最適ポリマーの供給、処理ガスの解離抑制等が図られ、フォトレジストの表面荒れ等を抑制することができ、フォトレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。それとともに、フォトレジストの開口部におけるＣＤの広がりを抑制することができ、より高精度のパターン形成を実現することができる。特に、これらスパッタ機能およびプラズマの縮小化機能および電子の供給機能の３つが適切に発揮されるように直流電圧を制御することにより、このような効果をより高めることができる。
なお、上記各機能のうちいずれが優勢に生じるかは処理条件等により異なり、これら機能の一つ以上が発揮され、上記効果を有効に奏するように、可変直流電源５０から印加される電圧をコントローラ５１により制御することが好ましい。
このような機能を利用してフォトレジスト膜に対するエッチング対象膜であるＳｉＯ２膜の選択比を改善した結果について説明する。ここでは、上部電極３４の電極板３６としてシリコンを用い、第１の高周波電源４８から上部電極３４へ周波数６０ＭＨｚで１００〜３０００Ｗの高周波電力を供給し、第２の高周波電源９０から下部電極であるサセプタ１６へ周波数２ＭＨｚで４５００Ｗの高周波電力を供給して、エッチングガスとしてＣ４Ｆ６／Ａｒ／Ｏ２を用い、可変直流電源５０からの印加電圧を変化させた場合におけるフォトレジスト膜およびＳｉＯ２膜のエッチングレートの変化およびフォトレジスト膜に対するＳｉＯ２膜の選択比の変化を把握した。その結果を図５に示す。この図に示すように、上部電極３４に負の直流電圧を印加し、その絶対値が上昇するに従ってフォトレジスト膜に対するＳｉＯ２膜の選択比が上昇し、−６００Ｖを超えてその絶対値が大きくなるとその選択比が著しく上昇することがわかる。すなわち、上部電極３４に−６００Ｖよりも絶対値の高い負の直流電圧を印加すれば、フォトレジスト膜に対するＳｉＯ２膜の選択比が大幅に改善することが確認された。
また、上部電極３４に印加する直流電圧を調整することにより、プラズマポテンシャルを制御することができる。これにより、上部電極３４やチャンバ壁を構成するデポシールド１１、内壁部材２６、絶縁性遮蔽部材４２へのエッチング副生物の付着を抑制する機能を有する。
エッチング副生物が上部電極３４やチャンバ壁を構成するデポシールド１１等に付着すると、プロセス特性の変化やパーティクルの懸念がある。特に、多層膜を連続してエッチングする場合、例えば図６に示すようなＳｉ系有機膜（ＳｉＯＣ）１０１、ＳｉＮ膜１０２、ＳｉＯ２膜１０３、フォトレジスト１０４を半導体ウエハＷ上に順次積層した多層膜を連続してエッチングする場合には、各膜によってエッチング条件が異なるため、前の処理の影響が残存して次の処理に悪影響を与えるメモリー効果が生じてしまう。
このようなエッチング副生物の付着はプラズマポテンシャルと上部電極３４やチャンバ壁等との間のポテンシャル差によって影響するため、プラズマポテンシャルを制御することができれば、このようなエッチング生成物の付着を抑制することができる。
図７は上部電極３４に直流電圧を印加した際のプラズマポテンシャル波形の変化を示す図であり、図８は上部電極に供給する直流電圧の値とプラズマポテンシャルの最大値との関係を示す図である。これらの図に示すように、上部電極３４に負の直流電圧を印加するとその絶対値が大きくなるほどプラズマポテンシャルの最大値が低くなる。すなわち、上部電極３４に印加する直流電圧によってプラズマポテンシャルを制御することができることがわかる。これは、上部電極３４に、上部電極３４に印加する高周波電力のセルフバイアス（Ｖｄｃ）より絶対値の高い直流電圧を印加することにより、Ｖｄｃの絶対値が大きくなり、プラズマポテンシャルが低下するからである。より詳細に説明すると、プラズマポテンシャルの値は、上部電極によるプラズマポテンシャルの押し上げによって決まっていた。しかし、絶対値の高い負の電圧を上部電極に印加すると、上部電極の電圧振幅が全て負の電位で行われるようになるので、プラズマポテンシャルは壁の電位で決まるようになる。このため、プラズマポテンシャルが低下するのである。
このように、可変直流電源５０から上部電極３４に印加する電圧を制御することにより、プラズマポテンシャルを低下させることができ、上部電極３４やチャンバ壁を構成するデポシールド１１、さらにはチャンバ１０内の絶縁材（部材２６，４２）へのエッチング副生物の付着を抑制することができる。プラズマポテンシャルＶｐとしては、８０Ｖ≦Ｖｐ≦２００Ｖの範囲が好ましい。
また、上部電極３４に印加する直流電圧を制御することにより、このようなプラズマポテンシャル制御機能と、上述の上部電極３４のスパッタ機能およびプラズマの扁平化機能および電子の供給機能を有効に発揮させることも可能である。
さらに、上部電極３４に直流電圧を印加することによる他の効果として、印加した直流電圧によってプラズマが形成されることにより、プラズマ密度を高めてエッチングレートを上昇させることが挙げられる。
これは、上部電極に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離（プラズマ化）することで、電子密度（プラズマ密度）が増加するからである。
さらにまた、プラズマが形成された場合に、上部電極３４に可変直流電源５０から直流電圧を印加すると、プラズマ拡散のために、比較的中心部のプラズマ密度を上昇させることができる。チャンバ１０内の圧力が高くかつ使用するエッチングガスが負性ガスの場合には、チャンバ１０内の中心部のプラズマ密度が低くなる傾向にあるが、このように上部電極３４に直流電圧を印加して中心部のプラズマ密度を上昇させるようにすることができ、均一なエッチングが行えるように、プラズマ密度をコントロールすることができる。ただし、エッチング特性はプラズマ密度のみで規定されないから、プラズマ密度が均一になるほどエッチングが均一になるとは限らない。
このことを実験によって説明する。
図１の装置において、半導体ウエハをチャンバ内に装入してサセプタ上に載置し、ＢＡＲＣ（有機反射防止膜）およびエッチング対象膜のエッチングを行った。ＢＡＲＣのエッチングの際には、第１の高周波電力を２５００Ｗ、第２の高周波電力を２０００Ｗとし、処理ガスとしてＣＨ２Ｆ２、ＣＨＦ３、Ａｒ、Ｏ２を用いた。また、エッチング対象膜のエッチングの際には、第１の高周波電力を１５００Ｗ、第２の高周波電力を４５００Ｗとし、処理ガスとしてＣＨ４Ｆ６、ＣＦ４、Ａｒ、Ｏ２を用い、ホールのエッチングを行った。その際に、上部電極に印加する直流電圧を−８００Ｖ、−１０００Ｖ、−１２００Ｖと変化させた。その際の電子密度（プラズマ密度）の径方向の分布を図９に示す。この図に示すように、−８００Ｖから−１２００Ｖへと直流電圧の絶対値が増加するほどセンターの電子密度が上昇し、プラズマ密度が均一になる傾向が見られる。この際の、センターとエッジにおけるエッチング形状を模式的に図１０に示す。この図から、直流電圧が−８００Ｖから−１０００Ｖとなることによりエッチングの均一性が増加することがわかる。一方、−１０００Ｖから−１２００Ｖになることにより、電子密度の均一性は増加するが、センターにおいてエッチング性が高くなりすぎ、かえってエッチング均一性は低下する。このことから−１０００Ｖがエッチングの均一性が最もよいことが確認された。いずれにしても、直流電圧を調整することにより、均一なエッチングを行うことができることがわかる。
以上のように、上部電極３４に印加する直流電圧を制御することにより、上述の上部電極３４のスパッタ機能、プラズマの縮小化機能、電子の供給機能、プラズマポテンシャル制御機能、電子密度（プラズマ密度）上昇機能、およびプラズマ密度コントロール機能のうち少なくとも一つを有効に発揮させることが可能である。
可変直流電源５０としては、−２０００〜＋１０００Ｖの範囲の電圧を印加可能なものを適用することができる。そして、以上のような諸機能を有効に発揮させるためには、可変直流電源５０からの直流電圧は、絶対値で５００Ｖ以上が好ましい。
また、印加する直流電圧は、上部電極３４に印加される第１の高周波電力によって上部電極の表面に発生する自己バイアス電圧より絶対値が大きい負の電圧であることが好ましい。
このことを確認した実験について説明する。
図１１は、第１の高周波電源４８からプラズマ生成用の高周波電力（６０ＭＨｚ）のパワーを変えて上部電極３４に印加した場合に、上部電極３４の表面に発生する自己バイアス電圧Ｖｄｃと、上部電極３４に印加する直流電圧との関係を示すグラフである。ここでは、チャンバ内圧力＝２．７Ｐａ、上部電極３４に６５０Ｗ、１１００Ｗまたは２２００Ｗの高周波電力、下部電極としてのサセプタ１６に２１００Ｗの高周波電力を印加し、処理ガス流量 Ｃ４Ｆ６／Ａｒ／Ｏ２＝２５／７００／２６ｍＬ／ｍｉｎ、上下部電極間距離＝２５ｍｍ、バックプレッシャー（センター部／エッジ部）＝１３３３／４６６６Ｐａ、上部電極３４の温度＝６０℃、チャンバ１０側壁の温度＝５０℃、サセプタ１６の温度＝０℃の条件でプラズマを生成させ、上部電極３４表面の自己バイアス電圧Ｖｄｃを測定した。
図１１のグラフから、印加した直流電圧は、上部電極３４の自己バイアス電圧Ｖｄｃより大きな場合にその効果が現れるとともに、上部電極３４に供給する高周波電力が大きくなるほど、発生する負の自己バイアス電圧Ｖｄｃも大きくなることがわかる。したがって、直流電圧を印加する場合には、高周波電力による自己バイアス電圧Ｖｄｃよりも絶対値が大きい負の電圧を印加する必要がある。このことから、上部電極３４へ印加する直流電圧の絶対値は、上部電極に発生する自己バイアス電圧Ｖｄｃに比べ、少しでも大きく設定することが好ましいことが確認された。
また、図１２に示すように、例えばプラズマ検出窓１０ａからプラズマの状態を検出する検出器５５を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにすることにより、上述した機能を有効に発揮するような直流電圧を自動的に上部電極３４に印加することが可能である。また、シース厚を検出する検出器あるいは電子密度を検出する検出器を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにしてもよい。
ここで、本実施形態のプラズマエッチング装置において、ウエハＷ上に形成された絶縁膜（例えばＬｏｗ−ｋ膜）をエッチングする際に、処理ガスとして使用するのが特に好ましいガスの組み合わせを下記に例示する。
ビアエッチングの条件におけるオーバーエッチング時に、使用するのが好ましい処理ガスの組み合わせとして、Ｃ５Ｆ８、Ａｒ、Ｎ２が挙げられる。これにより、絶縁膜の下地膜（ＳｉＣ、ＳｉＮ等）に対する選択比を大きくとることができる。
また、トレンチエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、ＣＦ４または（Ｃ４Ｆ８、ＣＦ４、Ａｒ、Ｎ２、Ｏ２）が挙げられる。これにより、絶縁膜のマスクに対する選択比を大きくとることができる。
また、ＨＡＲＣエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、（Ｃ４Ｆ６、ＣＦ４、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、Ｃ３Ｆ８、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、ＣＨ２Ｆ２、Ａｒ、Ｏ２）が挙げられる。これにより、絶縁膜のエッチング速度を大きくすることができる。
なお上記に限られず、（ＣｘＨｙＦｚのガス／Ｎ２，Ｏ２等の添加ガス／希釈ガスの組み合わせ）を使用することが可能である。
ところで、上部電極３４に直流電圧を印加すると、上部電極３４に電子がたまり、チャンバ１０の内壁との間等に異常放電が生じるおそれがある。このような異常放電を抑制するため、本実施形態ではＤＣ的に接地されたパーツであるＧＮＤブロック（導電性部材）９１をチャンバ壁側のデポシールド１１に設けている。このＧＮＤブロック９１はプラズマ面に露出しており、デポシールド１１の内部の導電部に電気的に接続されており、可変直流電源５０から上部電極３４に印加された直流電圧電流は、処理空間を経てＧＮＤブロック９１に到達し、デポシールド１１を介して接地される。ＧＮＤブロック９１は導電体であり、Ｓｉ，ＳｉＣ等のシリコン含有物質であることが望ましい。Ｃも好適に用いることができる。このＧＮＤブロック９１により、上記上部電極３４にたまる電子を逃がすことができ、異常放電を防止することができる。ＧＮＤブロック９１の突出長さは１０ｍｍ以上であることが好ましい。
また、異常放電を防止するために、上部電極３４に直流電圧を印加する場合に、適宜の手段により直流電圧に重畳して図１３に示すような極短い逆極性のパルスを周期的に与えて電子を中和する方法も有効である。
上記ＧＮＤブロック９１は、プラズマ形成領域に設けられていれば、その位置は図１の位置に限らず、例えば、図１４に示すように、サセプタ１６の周囲に設ける等、サセプタ１６側に設けてもよく、また図１５に示すように、上部電極３４の外側にリング状に設ける等、上部電極３４近傍に設けてもよい。ただし、プラズマを形成した際に、デポシールド１１等に被覆されているＹ２Ｏ３やポリマーが飛翔し、それがＧＮＤブロック９１に付着すると、ＤＣ的に接地されなくなって、異常放電防止効果を発揮し難くなるため、これらが付着し難いことが重要となる。そのためには、ＧＮＤブロック９１がＹ２Ｏ３等で被覆された部材から離れた位置であることが好ましく、隣接パーツとしてはＳｉや石英（ＳｉＯ２）等のＳｉ含有物質であることが好ましい。例えば、図１６の（ａ）に示すように、ＧＮＤブロック９１の周囲にＳｉ含有部材９３を設けることが好ましい。この場合に、Ｓｉ含有部材９３のＧＮＤブロック９１の下の部分の長さＬはＧＮＤブロック９１の突出長さＭ以上であることが好ましい。また、Ｙ２Ｏ３やポリマーの付着による機能低下を抑制するために、図１６の（ｂ）に示すように、ＧＮＤブロック９１として飛翔物が付着し難い凹所９１ａを設けることが有効である。また、ＧＮＤブロック９１の表面積を大きくして、Ｙ２Ｏ３やポリマーに覆われ難くすることも有効である。さらに、付着物を抑制するためには温度が高いことが有効であるが、上部電極３４にはプラズマ形成用の高周波電力が供給され、その近傍の温度が上昇するため、温度を上昇させて付着物を付着させない観点から上記図１５のように上部電極３４の近傍に設けることも好ましい。この場合、特に、上記図１５のように、上部電極３４の外側にリング状に設けることがより好ましい。
デポシールド１１等に被覆されているＹ２Ｏ３やポリマーの飛翔にともなうＧＮＤブロック９１への付着物の影響をより効果的に排除するためには、図１７に示すように、ＧＮＤブロック９１に負の直流電圧を印加可能にするのが効果的である。すなわち、ＧＮＤブロック９１に負の直流電圧を印加することにより、そこに付着した付着物がスパッタまたはエッチングされ、ＧＮＤブロック９１の表面をクリーニングすることができる。図１７の構成においては、ＧＮＤブロック９１に可変直流電源５０から電圧印加が可能なように、ＧＮＤブロック９１の接続を、可変直流電源５０側と接地ラインとで切り替える切替機構５３が設けられ、さらにＧＮＤブロック９１に負の直流電圧が印加された際に発生する直流電子電流を流入させる、接地された導電性補助部材９１ｂが設けられている。切替機構５３は、可変直流電源５０の接続を整合器４６側とＧＮＤブロック９１側との間で切り替える第１スイッチ５３ａと、ＧＮＤブロック９１の接地ラインへの接続をオン・オフする第２スイッチ５３ｂとを有している。なお、図１７の例では、ＧＮＤブロック９１が上部電極３４の外側にリング状に設けられ、導電性補助部材９１ｂがサセプタ１６の外周に設けられており、この配置が好ましいが、必ずしもこのような配置でなくてもよい。
図１７の構成の装置において、プラズマ処理時には、通常、図１８の（ａ）に示すように、切替機構５３の第１スイッチ５３ａが上部電極３４側に接続され、可変直流電源５０が上部電極３４側に接続された状態となり、かつ第２スイッチ５３ｂがオンにされ、ＧＮＤブロック９１が接地ライン側に接続される。この状態においては、第１の高周波電源４８および可変直流電源５０から上部電極３４に給電されてプラズマが形成され、直流電子電流は、プラズマを介して上部電極３４から接地されているＧＮＤブロック９１および導電性補助部材９１ｂに流入する（正イオン電流の流れの向きは逆となる）。このとき、ＧＮＤブロック９１の表面は、上述したようなＹ２Ｏ３やポリマー等の付着物で被覆されることがある。
このため、このような付着物をクリーニングする。このようなクリーニング時には、図１８の（ｂ）に示すように、切替機構５３の第１スイッチ５３ａをＧＮＤブロック９１側に切り替え、第２スイッチ５３ｂをオフにする。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、可変直流電源５０から負の直流電圧がＧＮＤブロック９１に印加される。これにより、直流電子電流はＧＮＤブロック９１から導電性補助部材９１ｂに流入する。逆に正イオンはＧＮＤブロック９１に流入する。このため、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。
また、プラズマ処理時の一部の期間において、図１９に示すように、第２スイッチ５３ｂをオフにし、ＧＮＤブロック９１をフローティング状態としてもよい。このとき、直流電子電流は、プラズマを介して上部電極３４から導電性補助部材９１ｂに流入する（正イオン電流の流れの向きは逆となる）。このときＧＮＤブロック９１にはセルフバイアス電圧がかかり、その分のエネルギーをもって正イオンが入射され、プラズマ処理時にＧＮＤブロック９１をクリーニングすることができる。
なお、上記クリーニング時においては、印加する直流電圧は小さくてよく、その際の直流電子電流は小さい。このため、図１７の構成において、リーク電流によりＧＮＤブロック９１に電荷がたまらないようにできる場合には、必ずしも導電性補助部材９１ｂは必要ない。
上記図１７の例では、クリーニング時に、可変直流電源５０の接続を上部電極３４側からＧＮＤ電極９１側に切り替え、直流電圧を印加した際の直流電子電流がＧＮＤブロック９１から導電性補助部材９１ｂへ流れるようにしたが、可変直流電源５０の正極を上部電極３４に接続し、負極をＧＮＤブロック９１に接続し、直流電圧を印加した際の直流電子電流がＧＮＤブロック９１から上部電極３４へ流れるようにしてもよい。この場合は、導電性補助部材は不要である。このような構成を図２０に示す。図２０の構成においては、プラズマ処理時には、可変直流電源５０の負極が上部電極３４に接続され、かつＧＮＤブロック９１が接地ラインに接続され、クリーニング時には、可変直流電源５０の正極が上部電極３４に接続され、負極がＧＮＤブロック９１に接続されるように、接続を切り替える接続切替機構５７が設けられている。この接続切替機構５７は、上部電極３４に対する可変直流電源５０の接続を正極と負極との間で切り替える第１スイッチ５７ａと、ＧＮＤブロック９１に対する可変直流電源５０の接続を正極と負極との間で切り替える第２スイッチ５７ｂと、可変直流電源５０の正極または負極を接地するための第３スイッチ５７ｃとを有している。第１スイッチ５７ａと第２スイッチ５７ｂとは、第１スイッチ５７ａが可変直流電源５０の正極に接続されている際には第２スイッチ５７ｂが直流電源の負極に接続され、第１スイッチ５７ａが可変直流電源５０の負極に接続されている際には第２スイッチ５７ｂがオフになるように連動する連動スイッチを構成している。
図２０の構成の装置において、プラズマエッチング時には、図２１の（ａ）に示すように、接続切替機構５７の第１スイッチ５７ａが可変直流電源５０の負極側に接続され、可変直流電源５０の負極が上部電極３４側に接続された状態となり、かつ第２スイッチ５７ｂが可変直流電源５０の正極側に接続され、第３スイッチ５７ｃが可変直流電源５０の正極側に接続され（可変直流電源５０の正極を接地）、ＧＮＤブロック９１が接地ライン側に接続される。この状態においては、第１の高周波電源４８および可変直流電源５０から上部電極３４に給電されてプラズマが形成され、直流電子電流は、プラズマを介して上部電極３４から接地されているＧＮＤブロック９１に流入する（正イオン電流の流れの向きは逆となる）。このとき、ＧＮＤブロック９１の表面は、上述したようなＹ２Ｏ３やポリマー等の付着物で被覆されることがある。
一方、クリーニング時には、図２１の（ｂ）に示すように、接続切替機構５７の第１スイッチ５７ａを可変直流電源５０の正極側に切り替え、第２スイッチ５７ｂを可変直流電源５０の負極側に切り替え、さらに第３スイッチ５７ｃを未接続状態とする。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、ＧＮＤブロック９１には可変直流電源５０の負極から、上部電極３４には可変直流電源５０の正極から、直流電圧が印加され、これらの間の電位差により直流電子電流はＧＮＤブロック９１から上部電極３４に流入し、逆に正イオンはＧＮＤブロック９１に流入する。このため、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。なお、この場合に可変直流電源５０は見かけ上フローティング状態であるが、一般的に電源にはフレーム接地ラインが設けられているので安全である。
また、上記例では第３スイッチ５７ｃを未接続状態としたが、可変直流電源５０の正極側に接続のまま（可変直流電源５０の正極を接地）としてもよい。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、ＧＮＤブロック９１には可変直流電源５０の負極から直流電圧が印加され、直流電子電流はプラズマを介してＧＮＤブロック９１から上部電極３４に流入し、逆に正イオンはＧＮＤブロック９１に流入する。この場合においても、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。
なお、図１７および図２０の例では、クリーニングの際にＧＮＤブロック９１に直流電圧を印加したが、交流電圧を印加してもよい。また、図１７の例において、上部電極に直流電圧を印加するための可変直流電源５０を用いてＧＮＤブロック９１に電圧を印加したが、別の電源から電圧を印加するようにしてもよい。また、図１７および図２０の例では、プラズマエッチング時にＧＮＤブロック９１を接地させ、クリーニング時にＧＮＤブロック９１に負の直流電圧を印加する形態を説明したが、これに限られない。例えば、プラズマエッチング時にＧＮＤブロック９１に負の直流電圧を印加してもよい。また、上記のクリーニング時をアッシング時に置き換えてもよい。さらに、可変直流電源５０としてバイポーラ電源を用いた場合には、上記接続切替機構５７のような複雑なスイッチング動作は不要である。
図１７の例における切替機構５３、図２０の例における接続切替機構５７の切り替え動作は、制御部９５からの指令に基づいて行われる。
プラズマを形成した際において、Ｙ２Ｏ３やポリマーがＧＮＤブロック９１へ付着することによってＤＣ的に接地されなくなることを簡易に防止する観点からは、ＧＮＤブロック９１の一部を他の部材で覆い、これらに相対移動を生じさせることにより、ＧＮＤブロック９１の新たな面が露出するようにすることが有効である。具体的には、図２２に示すように、ＧＮＤブロック９１を比較的大面積として、ＧＮＤブロック９１のプラズマが当たる表面の一部を矢印方向に移動可能なマスク材２１１で覆い、この保護板２１１を移動することにより、ＧＮＤブロック９１表面のプラズマに曝される部分を変えることを可能とすることを挙げることができる。この場合に駆動機構をチャンバ１０内に設けるとパーティクル発生を引き起こす懸念があるが、百時間に一度程度と少ない頻度でよいので大きな問題は生じない。また、図２３に示すように、例えば円柱状のＧＮＤブロック９１′を回転可能に設け、ＧＮＤブロック９１′の外周面の一部のみが露出可能なようにマスク材２１２で覆うようにし、ＧＮＤブロック９１′を回転させることにより、プラズマに曝されている部分を変えるようにすることも有効である。この場合には、駆動機構はチャンバ１０外に設けることができる。マスク材２１１，２１２としては、耐プラズマ性の高いもの、例えばＹ２Ｏ３等のセラミックスを溶射したアルミ板を用いることができる。
また、同様にＧＮＤブロック９１が付着物によってＤＣ的に接地されなくなることを簡易に防止するための他の手法としては、ＧＮＤブロック９１の一部を他の部材で覆い、この他の部材としてプラズマにより徐々にエッチングされるものを用いて、ＧＮＤブロック９１が常に導電性を失っていない面が露出するようにすることが有効である。例えば、図２４の（ａ）に示すように、段付きの保護膜２１３でＧＮＤブロック９１表面の一部を覆い、初期露出面９１ｃに接地機能を持たせる。この状態でプラズマ処理を例えば２００時間行うと、図２４の（ｂ）に示すように、ＧＮＤブロック９１の初期露出面９１ｃが導電性を失うが、その際に段付きの保護膜２１３の薄い部分がエッチングされてＧＮＤブロック９１の新露出面９１ｄが現れるようにする。これにより新露出面９１ｄが接地機能を発揮するようになる。このような保護膜２１３は、ＧＮＤブロック９１へ壁面材料が付着するのを防止する効果と、ＧＮＤブロック９１へのイオンの流入を減少させて汚染を防止する効果を有する。
実際の適用においては、図２５に示すように、薄い層２１４を多数積層して各層を少しずつずらした保護膜２１３ａを用いることが好ましい。この場合に、１つの層２１４がプラズマによるエッチングによって消失する時間をＴｅとし、ＧＮＤブロック９１の露出した表面が汚染されて導電性を消失するまでの時間をＴｐとすると、かならずＴｅ＜Ｔｐを満たすように層２１４の厚さを設定することにより、ＧＮＤブロック９１において常に導電性を保った表面を確保することができる。層２１４の数としては、メンテナンスの周期よりもＧＮＤブロック９１の寿命のほうが長くなるように選ぶことが好ましい。また、メンテナンス性の向上のために、図示するように他とは異なる色を付けた層２１４ａを１層設けておき、例えばこの層２１４ａが一定面積以上となった時点で交換するようして交換時期を把握することができる。
保護膜２１３、２１３ａとしては、プラズマにより適度にエッチングされるものが好ましく、例えば、フォトレジスト膜を好適に用いることができる。
ＧＮＤブロック９１が付着物によってＤＣ的に接地されなくなることを簡易に防止するためのさらに他の方法としては、ＧＮＤブロック９１を複数設け、その中で接地機能を奏するものを順次切り替えていくことを挙げることができる。例えば、図２６に示すように、３つのＧＮＤブロック９１を設け、これらの一つのみを接地させるように切り替えスイッチ２１５を設ける。また、共通の接地ライン２１６には、電流センサー２１７を設けておき、そこに流れる直流電流をモニターする。接地されているＧＮＤブロック９１の電流を電流センサー２１７でモニターし、その電流値が所定値より低くなった時点で、接地機能を奏しないとして別のＧＮＤブロック９１に切り替える。なお、ＧＮＤブロック９１の数は３〜１０個程度の範囲で適当な数を選択すればよい。
以上の例においては、接地されていないＧＮＤブロックは電気的にフローティング状態となっているが、使っていないＧＮＤブロックを保護する観点から、切り替えスイッチ２１５を設ける代わりに、保護するためのポテンシャルを印加できるようにしてもよい。その例を図２７に示す。図２７では各ＧＮＤブロック９１に個別に接続された接地ライン２１８にそれぞれ可変直流電源２１９を設ける。これにより、接地機能を発揮させるべきＧＮＤブロック９１の電圧が０Ｖになるようにそれに対応する可変直流電源２１９の電圧を制御し、他のＧＮＤブロック９１については、電流が流れない電圧、例えば１００Ｖになるように対応する可変直流電源２１９の電圧を制御する。そして、接地機能を発揮させるべきＧＮＤブロック９１に接続されている接地ライン２１８に設けられた電流センサー２１７の電流値が所定値より低くなった時点で、接地機能を奏しなくなったと判断して、別のＧＮＤブロック９１に対応する可変直流電源２１９の電圧値をそのＧＮＤブロックが接地機能を奏する値に制御する。
なお、このように直流電源２１９からの印加電圧を−１ｋＶ程度の負の値とすることにより、それに接続されたＧＮＤブロック９１をプラズマに直流電圧を与えるための電極として機能させることができる。ただし、この値があまり大きくてもプラズマへ悪影響を与えてしまう。また、ＧＮＤブロック９１に印加する電圧を制御することにより、ＧＮＤブロック９１に対するクリーニング効果を奏することができる。
次に、本実施形態のように、上部電極３４の高周波電力と直流電圧を重畳させた場合のプラズマについてより詳しく説明する。
図２８は、横軸に電子温度をとり、縦軸にその強度をとって、プラズマの電子温度分布を示す図である。高密度プラズマを得ようとする場合、上述のように１３．５６ＭＨｚ以上というイオンが追従しない比較的高い高周波電力を用いることが有効であるが、高周波電力を印加した場合のプラズマ（ＲＦプラズマ）の電子温度分布は、図２８の曲線Ａ（ｃａｓｅＡ）に示すように、電子温度が低い励起領域に強度のピークがあり、より高いプラズマ密度を得ようとしてパワーを上げると電子温度が中間レベルである解離領域の強度が高くなるため、エッチングのための処理ガスであるＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）の解離が進んでしまい、エッチング特性が低下してしまう。
これに対して、図２８の曲線Ｂ（ｃａｓｅＢ）は、直流電圧を印加することにより生成されるプラズマ（ＤＣプラズマ）の場合であり、曲線Ａ（ｃａｓｅＡ）と同等のプラズマ密度であるが、この場合には、電子温度が高いイオン化領域に強度のピークが存在し、励起領域や解離領域はほとんど存在しない。このため、１３．５６ＭＨｚ以上の高周波電力に直流電圧を重畳させることにより、高周波電力のパワーを上げずに高プラズマ密度を得ることができ、しかもこのようにして形成されたプラズマは、電子温度が励起領域およびイオン化領域で強度ピークを持つ２極化したものとなり、同じプラズマ密度でも処理ガスの解離が少ない理想的なプラズマを形成することが可能となる。
このことを図２９を参照してさらに具体的に説明する。図２９は、プラズマの電子温度分布を高周波電力のみの場合と、直流電圧を重畳させた場合とで比較して示す図である。図２９の曲線Ｃは、上部電極３４に周波数６０ＭＨｚの高周波電力を供給し、下部電極であるサセプタ１６にイオン引き込み用の周波数２ＭＨｚの高周波電力を供給した場合であって、上部電極３４への高周波パワーを２４００Ｗ、下部電極であるサセプタ１６への高周波パワーを１０００Ｗにした場合であり、曲線Ｄは、同様に上部電極３４およびサセプタ１６にそれぞれ６０ＭＨｚおよび２ＭＨｚを印加するとともに、上部電極３４に直流電圧を印加した場合であって、曲線Ｃの場合とプラズマ密度が同じになるように、高周波パワーおよび直流電圧の値を設定したものであり、上部電極３４への高周波パワーを３００Ｗに低下させ、直流電圧を−９００Ｖにした場合である。図２９に示すように、直流電圧を重畳させることにより、同じプラズマ密度において、電子温度が解離領域のものがほとんど存在しない２極化した高密度プラズマを形成することができる。この場合、上部電極３４に供給される高周波電力の周波数およびパワー、ならびに直流電圧の値を変化させることにより、電子温度分布を制御することが可能であり、より適切なプラズマ状態を得ることが可能となる。
上述したように、上部電極３４に印加する高周波電力の周波数が小さいほど高エネルギープラズマとなり、Ｖｄｃも高くなって、処理ガスの解離がより促進され、直流電圧を印加することによる制御マージンが狭いものとなるが、上部電極３４に印加する高周波電力の周波数が４０ＭＨｚ以上、例えば６０ＭＨｚの場合には、プラズマのエネルギーが低いため、直流電圧を印加することによる制御マージンが広いものとなる。したがって、上部電極３４に印加する高周波電力の周波数は４０ＭＨｚ以上が好ましい。
次に、下部電極であるサセプタ１６に供給されるイオン引き込み用のバイアス高周波電力について説明する。サセプタ１６に供給される第２の高周波電源９０からの高周波電力はイオン引き込みのためのバイアス高周波電力であるが、その周波数（ＲＦ印加周波数）がおよそ１０ＭＨｚ未満であるか１０ＭＨｚ以上であるかで、その作用が異なる。つまり、ＲＦ印加周波数の周波数が１０ＭＨｚ未満、例えば２ＭＨｚの場合には、一般的にイオンがそのＲＦ印加周波数に追従できるため、図３０の（ａ）に示すように、ウエハに入射するイオンエネルギーは、高周波電力電圧波形に応じて変化するウエハポテンシャルに対応するものとなる。一方、バイアス高周波の周波数が１０ＭＨｚ以上、例えば１３．５６ＭＨｚの場合には、一般的にイオンがそのＲＦ印加周波数に追従できないため、図３０の（ｂ）に示すように、ウエハに入射するイオンエネルギーはウエハポテンシャルによらずＶｄｃに依存する。図３０（ａ）のイオンが追従する周波数（例えば２ＭＨｚ）の場合には、イオンの最大エネルギーはＶｐｐに対応するものとなり、また、プラズマポテンシャルとウエハポテンシャルの差が小さい部分ではイオンエネルギーが小さくなるから、図３１のイオンエネルギー分布図の曲線Ｅに示すように、ウエハ上のイオンエネルギーが２極分化したブロードなものとなる。一方、図３０（ｂ）のイオンが追従しない周波数（例えば１３．５６ＭＨｚ）の場合には、ウエハポテンシャルに関係なくイオンエネルギーはＶｄｃに対応するものとなり、図３１に示すように、ウエハ上のイオンエネルギーはＶｄｃに対応する部分付近で最大値を示し、Ｖｄｃよりも高いエネルギーのイオンはほとんど存在しない。
このようなことから、１０ＭＨｚ未満のイオンが追従できる周波数は、大きなイオンエネルギーにより生産性を高めたい場合に適しており、１０ＭＨｚ以上のイオンが追従できない周波数は、マスクの表面あれがクリティカルな場合等、イオンエネルギーが低いことが要求される場合に適している。したがって、バイアス用の高周波電力の周波数は、用途に応じて適宜選択することが好ましい。
なお、以上は、上記上部電極３４のスパッタ機能、プラズマの縮小化機能、および電子の供給機能等を発揮させるために、直流電圧を印加した例を示したが、交流電圧であっても同様の効果を得ることができる。ただし、その周波数は、プラズマ生成のための高周波電力の周波数よりも小さいものとする。また、直流電圧および交流電圧いずれの場合でも、電圧をパルス状にしてもよいし、ＡＭ変調やＦＭ変調等の変調されたものであってもよい。
ところで、低誘電率バリア層であるであるＳｉＣを下地エッチストップ層として使用して上層の被エッチング層であるＬｏｗ−ｋ膜をエッチングする場合があるが、従来は、その際において十分なエッチング選択比を確保することが困難であった。これに対して、本実施形態のプラズマ処理装置を用いて、上部電極３４に第１の高周波電力に直流電圧を重畳して印加しながらエッチングを行なって、上記機能を有効に発揮することにより、エッチングストップ層としての下地膜に対して高いエッチング選択比で絶縁膜としてのＳｉＯＣ膜などのＬｏｗ−ｋ膜をエッチングすることができる。
図３２は、このようなエッチングを行う際における典型的なエッチング対象としてのウエハＷの断面構造を示している。このウエハＷは、図３２（ａ）に示すように、下地膜としてのＳｉＣ層３０１、絶縁膜であるＳｉＯＣ系膜３０２、ＳｉＯ２膜３０３、反射防止膜としてのＢＡＲＣ３０４が下からその順で積層され、さらにその上層に所定の形状にパターニングされたエッチングマスクとしてのＡｒＦレジスト３０５が形成されている。ＳｉＯＣ系膜３０２は、構成成分にＳｉ、Ｏ、ＣおよびＨを含むＬｏｗ−ｋ膜であり、例えばＳｉＬＫ（商品名；ダウ・ケミカル社製）、ＳＯＤ−ＳｉＯＣＨのＭＳＱ（メチルシルセスキシロキサン）、ＣＶＤ−ＳｉＯＣＨのＣＯＲＡＬ［商品名；ノーベラス・システムズ（Ｎｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ）社製］やＢｌａｃｋ Ｄｉａｍｏｎｄ［商品名；アプライド・マテリアルズ（Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ)社製］などが挙げられる。また、ＳｉＯＣ系膜３０２に変えて、他のＬｏｗ−ｋ膜、例えば、ＰＡＥ系膜、ＨＳＱ膜、ＰＣＢ系膜、ＣＦ系膜などの有機Ｌｏｗ−ｋ膜や、ＳｉＯＦ系膜などの無機Ｌｏｗ−ｋ膜を対象とすることができる。
また、下地膜としてのＳｉＣ層３０１としては、例えば、ＢＬＯｋ［商品名；アプライド・マテリアルズ社製］等を挙げることができる。
このウエハＷに対し、図３２（ｂ）に示すように、フルオロカーボン（ＣＦ系）ガスのプラズマによりエッチングを行なうことによって、ＡｒＦレジスト３０５のマスクパターンに対応した凹部（溝またはホール）３１１を形成する。このプラズマ処理において、上部電極３４に直流電圧を重畳することによって、下地であるＳｉＣ層３０１と被エッチング層であるＳｉＯＣ系膜３０２との選択比を十分に確保することができる。この場合、可変直流電源５０から上部電極３４に印加する直流電圧は、０〜−１５００Ｖとすることが好ましく、エッチング条件としては、例えばチャンバ内圧力＝１．３〜２６．７Ｐａ、高周波電力（上部電極／下部電極）＝０〜３０００Ｗ／１００〜５０００Ｗ、処理ガスとして、Ｃ４Ｆ８とＮ２とＡｒの混合ガスを用い、その流量比をＣ４Ｆ８／Ｎ２／Ａｒ＝４〜２０／１００〜５００／５００〜１５００ｍＬ／ｍｉｎとすることが好ましい。
次に、図３２と同様の積層構造のサンプルを調製し、実際に図１の装置によりエッチングを行った。ビア（ホール）パターンが形成されたＡｒＦレジスト３０５をマスクとして、下地膜のＳｉＣ層３０１が露出するまでＳｉＯＣ系膜３０２に対するエッチングを実施しビアを形成した。エッチングは、以下に示すエッチング条件１、２で実施し、上部電極３４に−９００Ｖの直流電圧を印加した場合（実施例１、２）と、直流電圧を印加しない場合（比較例１、２）についてエッチング特性の比較を行なった。その結果を表１に示した。
＜エッチング条件１＞
チャンバ内圧力＝６．７Ｐａ；
高周波電力（上部電極／下部電極）＝４００Ｗ／１５００Ｗ；
処理ガス流量 Ｃ４Ｆ８／Ａｒ／Ｎ２＝６／１０００／１８０ｍＬ／ｍｉｎ；
上下部電極間距離＝３５ｍｍ；
処理時間＝２５〜３５秒
バックプレッシャー（ヘリウムガス：センター部／エッジ部）＝２０００／５３３２Ｐａ；
上部電極３４の温度＝６０℃；
チャンバ１０側壁の温度＝６０℃；
サセプタ１６の温度＝０℃
＜エッチング条件２＞
高周波電力（上部電極／下部電極）を８００Ｗ／２５００Ｗに変更した以外はエッチング条件１と同様とした。
Figure 0006029623
表１より、エッチング条件１およびエッチング条件２のいずれにおいても、上部電極に−９００Ｖの直流電圧を印加した実施例１、２は、同条件で直流電圧を印加しない比較例１、２に比べて対ＳｉＣ選択比、対レジスト選択比ともに大幅に向上した。
また、ビア頂部のＣＤ（Critical Dimension）の拡大を抑制しながら、エッチングレートを大きく改善できることも確認された。エッチングレートの向上とＣＤの制御（ＣＤ拡大の抑制）とは、従来のエッチング技術では両立させることが困難であったが、直流電圧を印加することにより、両者を両立させ得ることが示された。
また、この表１における条件１と条件２との比較から、上部電極３４に直流電圧を重畳することによる対ＳｉＣ選択比の向上効果は、高周波電力（上部電極／下部電極）が小さい方がより顕著に得られることが判明した。
次に、上記エッチング条件１またはエッチング条件２を基準にして、その中のある条件を変化させた場合のエッチング特性を比較した。
表２は、エッチング条件１を基準に、上部電極３４への高周波電力を変化させた場合のエッチング特性である。この表２から、上部電極３４へ供給する高周波電力を大きくするとエッチングレートは向上するが、対ＳｉＣ選択比は小さくなる傾向が示された。一方、この条件では、上部電極３４へ供給する高周波電力の変化がＣＤに与える影響は少なく、また、対レジスト選択比は高周波パワー４００Ｗが突出して優れていた。以上の結果から、上部電極３４への高周波パワーとしては、概ね２００〜８００Ｗの範囲が好ましいことが示された。
Figure 0006029623
表３は、エッチング条件２を基準に、下部電極としてのサセプタ１６への高周波電力を変化させた場合のエッチング特性である。この表３から、下部電極（サセプタ１６）へ供給する高周波電力を大きくすることによりエッチングレートは大幅に向上するが、対ＳｉＣ選択比の改善効果は少なくなる傾向が示された。一方、この条件では、下部電極へ供給する高周波電力の変化がＣＤに与える影響は少なく、また、対レジスト選択比は高周波パワーが大きくなるに従い向上することが示された。これらのことから、下部電極への高周波パワーとしては、概ね１５００〜３８００Ｗの範囲が好ましいことが示された。
Figure 0006029623
表４は、エッチング条件２を基準にして、処理圧力を変化させた場合のエッチング特性である。この表４から、高周波電力（上部電極／下部電極）が８００／２５００Ｗと比較的大きなエッチング条件２では、処理圧力を必要以上に高めに設定するとエッチングレートが低下し、エッチストップが生じることが判明した。よって、処理圧力としては、４Ｐａ以上、２０Ｐａ未満が好ましいことが示された。
また、表４の結果と前記表２および表３の結果を考慮すると、直流電圧を重畳した場合のエッチングレートや対ＳｉＣ選択比の制御は、高周波電力を変化させて制御することが好ましいと考えられる。
Figure 0006029623
表５は、エッチング条件２を基準にして、Ａｒ流量を変化させた場合のエッチング特性である。この表５から、高周波電力（上部電極／下部電極）が８００／２５００Ｗと比較的大きなエッチング条件２では、Ａｒ流量比の変化による影響は明確なものではないが、一定量のＡｒを添加した方が対ＳｉＣ選択比が向上することが示され、少なくとも１０００ｍＬ／ｍｉｎ以下のＡｒの添加が好ましいことが示された。
Figure 0006029623
次に、図３２と同様の積層構造のサンプルを調製し、ライン＆スペースの溝パターンが形成されたＡｒＦレジスト３０５をマスクとして、下地ＳｉＣ層３０１が露出するまでＳｉＯＣ系膜３０２に対するエッチングを実施し、溝を形成した。エッチングは、メインエッチングとオーバーエッチングの２ステップエッチングとし、以下に示すエッチング条件で上部電極３４に−９００Ｖの直流電圧を印加した場合（実施例３）と、直流電圧を印加しない場合（比較例３）について実施し、エッチング特性を比較した。その結果を表６に示した。
＜メインエッチング条件＞
チャンバ内圧力＝２６．７Ｐａ；
高周波電力（上部電極／下部電極）＝３００Ｗ／１０００Ｗ；
処理ガス流量 ＣＦ４／Ｎ２／Ａｒ／ＣＨＦ３＝１８０／１００／１８０／５０ｍＬ／ｍｉｎ；
上下部電極間距離＝３５ｍｍ；
処理時間＝１０秒
バックプレッシャー（センター部／エッジ部）＝２０００／５３３２Ｐａ；
上部電極３４の温度＝６０℃；
チャンバ１０側壁の温度＝６０℃；
サセプタ１６の温度＝２０℃
＜オーバーエッチング条件＞
チャンバ内圧力＝４．０Ｐａ；
高周波電力（上部電極／下部電極）＝１０００Ｗ／１０００Ｗ；
処理ガス流量 Ｃ４Ｆ８／Ｎ２／Ａｒ＝６／２６０／１０００ｍＬ／ｍｉｎ；
オーバーエッチ量：３０％
上下部電極間距離＝３５ｍｍ
※他の条件は、上記メインエッチング条件と同様とした。
Figure 0006029623
表６から、上部電極３４に−９００Ｖの直流電圧を印加した実施例３では、対ＳｉＣ選択比は１５であり、電圧を印加しない比較例３における対ＳｉＣ選択比１１．７に比べて大きく向上していることがわかる。
また、上記エッチング条件の下では、上部電極３４に−９００Ｖの直流電圧を印加することにより、対ＳｉＣ選択比だけでなく、表６に示すように、対レジスト選択比も改善された。さらに、溝の幅に相当するＣＤを大きくせずに制御しながら、ＳｉＯＣ系膜３０２のエッチングレートを大幅に向上させることが可能であった。そして、エッチング後の溝を構成するラインの粗さ（ラインエッチングラフネス；ＬＥＲ）についても、大幅に低減することができた。
なお、以上は下地をＳｉＣ層３０１として、その上のＳｉＯＣ系膜３０２に対してエッチングを行なう例を挙げて説明したが、これに限らず他のエッチング対象でも同様の効果を得ることができる。例えば、図３３（ａ）に示すように、シリコン基板３０６に、シリコン窒化膜（ＳｉＮ）３０７、ＴＥＯＳ（テトラエチルオルソシリケート）を原料としてＣＶＤ法により成膜されたＳｉＯ２膜３０８、反射防止膜（ＢＡＲＣ）３０９が形成され、パターニングされたＡｒＦ等のレジストマスク３１０を有する断面構造において、同図（ｂ）に示すように、シリコン窒化膜３０７を下地としてＳｉＯ２膜３０８をエッチングする場合にも、上述のように上部電極３４に直流電圧を印加することにより、同様な効果を得ることができる。
また、上記例では、ＳｉＯＣ系膜３０２のエッチング（メインエッチング、あるいはメインエッチングとオーバーエッチング）を対象としたが、ここでは、直流電圧の印加による下地との選択比向上効果を利用しているので、通常条件でのメインエッチングにより凹部が下地付近に到達した段階でオーバーエッチングを行なう２ステップ処理におけるオーバーエッチングにのみ直流電圧を印加するようにすることもできる。
次に、本発明の実施形態２について説明する。
図３４は、本発明の実施形態２に係るプラズマエッチング装置を示す概略断面図である。なお、図３４において、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、実施形態１における上部電極３４の代わりに、以下の構造を有する上部電極３４′が設けられている。上部電極３４′は、サセプタ１６と所定の間隔をおいて対向配置されているリング状またはドーナツ状の外側上部電極３４ａと、この外側上部電極３４ａの半径方向内側に絶縁された状態で配置されている円板状の内側上部電極３４ｂとで構成される。これらは、プラズマ生成に関して外側上部電極３４ａが主で、内側上部電極３４ｂが補助の関係を有している。
図３５に当該プラズマ処理装置の要部を拡大して示すように、外側上部電極３４ａと内側上部電極３４ｂとの間には、例えば０．２５〜２．０ｍｍの環状ギャップ（隙間）が形成され、このギャップに例えば石英からなる誘電体７２が設けられる。このギャップにはさらにセラミックス部材７３が設けられている。セラミックス部材７３は省略することもできる。この誘電体７２を挟んで両電極３４ａと３４ｂとの間にコンデンサが形成される。このコンデンサのキャパシタンスＣ７２は、ギャップのサイズと誘電体７２の誘電率に応じて所望の値に選定または調整される。外側上部電極３４ａとチャンバ１０の側壁との間には、例えばアルミナ（Ａｌ２Ｏ３）からなるリング形状の絶縁性遮蔽部材４２が気密に取り付けられている。
外側上部電極３４ａは、電極板３６ａと、この電極板３６ａを着脱可能に支持する導電材料、例えば表面が陽極酸化処理されたアルミニウムからなる電極支持体３８ａとを有する。電極板３６ａは、ジュール熱の少ない低抵抗の導電体または半導体、例えばシリコンやＳｉＣで構成されるのが好ましい。外側上部電極３４ａには、実施形態１と同様の整合器４６、上部給電棒７４、コネクタ９８および給電筒１００を介して、実施形態１と同様の第１の高周波電源４８が電気的に接続されている。整合器４６の出力端子は上部給電棒７４の上端に接続されている。
給電筒１００は、円筒状または円錐状あるいはそれらに近い形状の導電板たとえばアルミニウム板または銅板からなり、下端が周回方向で連続的に外側上部電極３４ａに接続され、上端がコネクタ９８によって上部給電棒７４の下端部に電気的に接続されている。給電筒１００の外側では、チャンバ１０の側壁が上部電極３４′の高さ位置よりも上方に延びて円筒状の接地導体１０ａを構成している。この円筒状接地導体１０ａの上端部は筒状の絶縁部材７４ａにより上部給電棒７４から電気的に絶縁されている。かかる構成においては、コネクタ９８からみた負荷回路において、給電筒１００および外側上部電極３４ａと円筒状接地導体１０ａとで、給電筒１００および外側上部電極３４ａを導波路とする同軸線路が形成される。
図３４に示すように、内側上部電極３４ｂは、多数のガスのガス吐出孔３７ｂを有する電極板３６ｂと、この電極板３６ｂを着脱可能に支持する導電材料、例えば表面が陽極酸化処理されたアルミニウムからなる電極支持体３８ｂとを有する。電極支持体３８ｂの内部には、例えばＯリングからなる環状隔壁部材４３で分割された中心ガス拡散室４０ａと周辺ガス拡散室４０ｂとが設けられている。中心ガス拡散室４０ａと周辺ガス拡散室４０ｂからはガス吐出孔３７ｂに連通する多数のガス通流孔４１ｂが下方に延びている。そして、中心ガス拡散室４０ａとその下面に設けられている多数のガス通流孔４１ｂおよびそれらに連通する多数のガス吐出孔３７ｂとで中心シャワーヘッドが構成され、周辺ガス拡散室４０ｂとその下面に設けられている多数のガス通流孔４１ｂおよびそれらに連通する多数のガス吐出孔３７ｂとで周辺シャワーヘッドが構成されている。
２つのガス拡散室４０ａ，４０ｂには、共通の処理ガス供給源６６から処理ガスが所望の流量比で供給されるようになっている。すなわち、処理ガス供給源６６からのガス供給管６４が途中で２つの分岐管６４ａ，６４ｂに分岐し、電極支持体３８ｂに形成されたガス導入口６２ａ，６２ｂに接続され、ガス導入口６２ａ，６２ｂからの処理ガスがガス導入室４０ａ、４０ｂに至る。それぞれの分岐管６４ａ，６４ｂに流量制御弁７１ａ，７１ｂが設けられており、処理ガス供給源６６からガス拡散室４０ａ、４０ｂまでの流路のコンダクタンスは等しいので、流量制御弁７１ａ，７１ｂにより中心ガス導入室４０ａと周辺ガス導入室４０ｂとに供給する処理ガスの流量比を任意に調整することができる。ガス供給管６４には実施形態１と同様マスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている。このように、中心ガス拡散室４０ａと周辺ガス拡散室４０ｂとに導入する処理ガスの流量比を調整することで、中心シャワーヘッドから吐出されるガスの流量ＦＣと周辺シャワーヘッドから吐出されるガスの流量ＦＥとの比率（ＦＣ／ＦＥ）を任意に調整することができるようになっている。なお、中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ吐出させる処理ガスの単位面積当たりの流量を異ならせることも可能である。さらに中心シャワーヘッドおよび周辺シャワーヘッドよりそれぞれ吐出させる処理ガスのガス種またはガス混合比を独立または別個に選定することも可能である。
内側上部電極３４ｂの電極支持体３８ｂには、整合器４６、上部給電棒７４、コネクタ９８および下部給電棒７６を介して実施形態１と同様の第１の高周波電源９０が電気的に接続されている。下部給電棒７６の途中には、キャパシタンスを可変調整することができる可変コンデンサ７８が設けられている。この可変コンデンサ７８は、後述するように、外側電界強度と内側電界強度とのバランスを調整する機能を有する。
一方、上記上部電極３４′には、実施形態１と同様、可変直流電源５０が接続されている。具体的には、可変直流電源５０がフィルタ５８を介して外側上部電極３４ａおよび内側上部電極３４ｂに接続されている。可変直流電源５０の極性、電圧、電流ならびにオン・オフスイッチ５２のオン・オフは実施形態１と同様、コントローラ５１により制御されるようになっている。なお、実施形態１ではフィルタ７８は整合器４６に内蔵されていたが本実施形態では整合器４６とは別個に設けられている。
このように構成されるプラズマエッチング装置においてエッチング処理を行う際には、実施形態１と同様に、まず、エッチング対象である半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、エッチングのための処理ガスを処理ガス供給源６６から所定の流量および流量比で中心ガス拡散室４０ａおよび周辺ガス拡散室４０ｂに供給して、ガス吐出孔３７ｂを介してチャンバ１０内に吐出させるとともに、実施形態１と同様、排気装置８４によりチャンバ１０内を排気して設定圧力に維持する。
このようにチャンバ１０内にエッチングガスを導入した状態で、第１の高周波電源４８からプラズマ生成用の高周波電力（６０ＭＨｚ）を所定のパワーで上部電極３４に印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波（２ＭＨｚ）を所定のパワーで下部電極であるサセプタ１６に印加する。そして、可変直流電源５０から所定の電圧を外側上部電極３４ａおよび内側上部電極３４ｂに印加する。さらに、直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
内側上部電極３４ｂのガス吐出孔３７ｂから吐出されたエッチングガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
このプラズマ処理装置では、上部電極３４′に高い周波数領域（イオンが動けない５〜１０ＭＨｚ以上）の高周波電力を供給しているので、実施形態１と同様、プラズマを好ましい解離状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
また、上部電極３４′において、半導体ウエハＷと直に対向する内側上部電極３４ｂをシャワーヘッド兼用型とし、中心シャワーヘッドと周辺シャワーヘッドとでガス吐出流量の比率を任意に調整することができるので、ガス分子またはラジカルの密度の空間分布を径方向で制御し、ラジカルベースによるエッチング特性の空間的な分布特性を任意に制御することもできる。
一方、上部電極３４′においては、後述するように、プラズマ生成のための高周波電極として、外側上部電極３４ａを主、内側上部電極３４ｂを副とし、これら電極３４ａ，３４ｂよりこれらの直下の電子に与える電界強度の比率を調整可能にしているので、プラズマ密度の空間分布を径方向で制御することができ、反応性イオンエッチングの空間的な特性を任意かつ精細に制御することができる。
ここで、外側上部電極３４ａと内側上部電極３４ｂとの間で電界強度または投入電力の比率を可変にすることによって行われるプラズマ密度空間分布の制御は、中心シャワーヘッドと周辺シャワーヘッドとの間で処理ガスの流量やガス密度またはガス混合比の比率を可変することによって行われるラジカル密度空間分布の制御に実質的に影響を及ぼさない。つまり、中心シャワーヘッドと周辺シャワーヘッドから噴出される処理ガスの解離は内側上部電極３４ｂ直下のエリア内で行われるため、内側上部電極３４ｂと外側上部電極３４ａとの間で電界強度のバランスを変えても、中心シャワーヘッドと周辺シャワーヘッドとは内側上部電極３４ｂ内にあり同一エリア内であるから、これらの間のラジカル生成量ないし密度のバランスにはさほど影響しない。したがって、プラズマ密度の空間分布とラジカル密度の空間分布とを実質的に独立に制御することができる。
また、本実施形態のプラズマ処理装置は、外側上部電極３４ａが主であり、その直下でプラズマの大部分ないし過半を生成して内側上部電極３４ｂの直下に拡散させる。このため、シャワーヘッドを兼ねる内側上部電極３４ｂにおいては、プラズマのイオンから受けるアタックが少ないため、交換部品である電極板３６ｂのガス吐出口３７ｂのスパッタ進行を効果的に抑制し、電極板３６ｂの寿命を大幅に延ばすことができる。一方、プラズマの大部分ないし過半を生成する外側上部電極３４ａは、電界の集中するガス吐出口を有してはいないため、イオンのアタックは少なく、寿命が短くなるようなことはない。
次に、図３５および図３６を参照して、外側上部電極３４ａと内側上部電極３４ｂとの間電界強度または投入電力を可変とすることによって行われるプラズマ密度空間分布の制御についてさらに詳細に説明する。図３５は、上述したように、本実施形態のプラズマ処理装置の要部、特にプラズマ生成手段を構成する要部の構成を示しており、図３６はプラズマ生成手段の要部の等価回路を示す。なお、図３５ではシャワーヘッド部の構造を省略し、図３６では各部の抵抗を省略している。
上述したように、コネクタ９８からみた負荷回路において、外側上部電極３４ａおよび給電筒１００と円筒状接地導体１０ａとで、外側上部電極３４ａおよび給電筒１００を導波路Ｊｏとする同軸線路が形成される。ここで給電筒１００の半径（外径）をａｏ、円筒状接地導体１０ａの半径をｂとすると、この同軸線路の特性インピーダンスまたはインダクタンスＬｏは以下の（１）式で近似することができる。
Ｌｏ＝Ｋ・ｌｎ（ｂ／ａｏ） ‥‥‥（１）
ただし、Ｋは導波路の移動度および誘電率で決まる定数である。
一方、コネクタ９８からみた負荷回路において、下部給電棒７６と円筒状接地導体１０ａとの間でも下部給電棒７６を導波路Ｊｉとする同軸線路が形成される。内側上部電極３４ｂも下部給電棒７６の延長上にあるが、直径が極端に違うため、下部給電棒７６のインピーダンスが支配的になる。ここで、下部給電棒７６の半径（外径）をａｉとすると、この同軸線路の特性インピーダンスまたはインダクタンスＬｉは以下の（２）式で近似することができる。
Ｌｉ＝Ｋ・ｌｎ（ｂ／ａｉ） ‥‥‥（２）
上記（１）、（２）式から理解されるように、内側上部電極３４ｂに高周波を伝える内側導波路Ｊｉは従来の一般的な高周波システムと同様のインダクタンスＬｉを与えるのに対して、外側上部電極３４ａに高周波を伝える外側導波路Ｊｏは径が大きい分だけ著しく小さなインダクタンスＬｏを与えることができる。これにより、整合器４６からみてコネクタ９８より先の負荷回路では、低インピーダンスの外側導波路Ｊｏで高周波が伝播しやすく（電圧降下が小さく）、外側上部電極３４ａに相対的に大きい高周波電力Ｐｏを供給して、外側上部電極３６の下面（プラズマ接触面）で強い電界強度Ｅｏを得ることができる。一方、高インピーダンスの内側導波路Ｊｉでは高周波が伝播しにくく（電圧降下が大きく）、内側上部電極３４ｂに外側上部電極３４ａに供給される高周波電力Ｐｏよりも小さい高周波電力Ｐｉが供給され、内側上部電極３４ｂの下面（プラズマ接触面）で得られる電界強度Ｅｉを外側上部電極３４ａ側の電界強度Ｅｏよりも小さくすることができる。
このように、上部電極３４′では、外側上部電極３４ａの直下で相対的に強い電界Ｅｏで電子を加速させると同時に、内側上部電極３４ｂの直下では相対的に弱い電界Ｅｉで電子を加速させることとなり、これによって外側上部電極３４ａの直下でプラズマＰの大部分ないし過半が生成され、内側上部電極３４ｂの直下では補助的にプラズマＰの一部が生成される。そして、外側上部電極３４ａの直下で生成された高密度のプラズマが径方向の内側と外側に拡散することにより、上部電極３４′とサセプタ１６との間のプラズマ処理空間においてプラズマ密度が径方向で均される。
外側上部電極３４ａおよび給電筒１００と円筒状接地導体１０ａとで形成される同軸線路における最大伝送電力Ｐｍａｘは、給電筒１００の半径ａｏと円筒状接地導体１０ａの半径ｂとに依存し、以下の（３）式で与えられる。
Ｐｍａｘ／Ｅｏｍａｘ ２＝ａｏ２［ｌｎ（ｂ／ａｏ）］２／２Ｚｏ ‥‥（３）
ただし、Ｚｏは整合器４６側からみた当該同軸線路の入力インピーダンスであり、ＥｏｍａｘはＲＦ伝送系の最大電界強度である。
上記（３）式において、最大伝送電力Ｐｍａｘはｂ／ａｏ≒１．６５で極大値となる。このことから、外側導波路Ｊｏの電力伝送効率を向上させるには、給電筒５０の径サイズに対する円筒状接地導体１０ａの径サイズの比（ｂ／ａｏ）が約１．６５となるように構成するのが最も好ましく、少なくとも１．２〜２．０の範囲内に入るように構成するのが好ましい。さらには１．５〜１．７の範囲である。
プラズマ密度の空間分布を任意かつ精細に制御するためには、外側上部電極３４ａ直下の外側電界強度Ｅｏ（または外側上部電極３４ａ側への投入電力Ｐｏ）と内側上部電極３４ｂ直下の内側電界強度Ｅｉ（または内側上部電極３４ｂ側への投入電力Ｐｉ）との比率つまりバランスを調整することが好ましく、その手段として下部給電棒７６の途中に可変コンデンサ７８が挿入されている。この可変コンデンサ７８のキャパシタンスＣ７８と全体の投入電力に対する内側上部電極３４ｂへの投入電力Ｐｉの比率との関係は図３７に示すようになっている。この図から明らかなように、可変コンデンサ７８のキャパシタンスＣ７８を変えることにより、内側導波路Ｊｉのインピーダンスまたはリアクタンスを増減させ、外側導波路Ｊｏの電圧降下と内側導波路Ｊｉの電圧降下との相対比率を変えることができ、ひいては外側電界強度Ｅｏ（外側投入電力Ｐｏ）と内側電界強度Ｅｉ（内側投入電力Ｐｉ）との比率を調整することができる。
なお、プラズマの電位降下を与えるイオンシースのインピーダンスは一般に容量性である。図３６の等価回路では、外側上部電極３４ａ直下におけるシースインピーダンスのキャパシタンスをＣＰｏ、内側上部電極３４ｂ直下におけるシースインピーダンスのキャパシタンスをＣＰｉと擬制している。また、外側上部電極３４ａと内側上部電極３４ｂとの間に形成されるコンデンサのキャパシタンスＣ７２は、可変コンデンサ７８のキャパシタンスＣ７８と組み合わさって上記のような外側電界強度Ｅｏ（外側投入電力Ｐｏ）と内側電界強度Ｅｉ（内側投入電力Ｐｉ）とのバランスを左右するものであり、可変コンデンサ７８による電界強度（投入電力）バランス調整機能を最適化することができるような値に選定または調整されることが好ましい。
一方、実施形態１と同様の可変直流電圧５０からの直流電圧は、フィルタ５８を経た後、外側上部電極３４ａおよび内側上部電極３４ｂにも印加される。これにより、以上のようなプラズマ密度空間分布制御が行われると同時に、実施形態１と同様の、Ｖｄｃが深くなることによるスパッタ機能、プラズマシース厚が厚くなることによるプラズマ縮小化機能、ウエハＷへの電子の供給機能、プラズマポテンシャル調整機能、プラズマ密度上昇機能等が発揮され、実施形態１と同様の効果を得ることができる。
そして、このように、外側上部電極３４ａと内側上部電極３４ｂとに分割した上部電極３４′を用いる効果と、上部電極３４′に所定の直流電圧を印加する効果とが合わさることにより、より好ましいプラズマ制御を実現することができる。
図３４の例では、直流電圧を外側上部電極３４ａおよび内側上部電極３４ｂの両方に印加するようになっているが、いずれか一方に印加するようにしてもよい。
また、図３４の例では、一つの可変直流電源５０から外側上部電極３４ａおよび内側上部電極３４ｂに直流電圧を印加したが、図３８に示すように、２つの可変直流電源５０ａ，５０ｂを設けて、これらからそれぞれスイッチ５２ａ，５２ｂおよびフィルタ５８ａ，５８ｂを介して外側上部電極３４ａおよび内側上部電極３４ｂに直流電圧を印加するようにしてもよい。この場合には、外側上部電極３４ａと内側上部電極３４ｂとで印加する直流電圧を個別的に制御することができるので、一層良好なプラズマ制御を行うことができる。
さらに、図３９に示すように、外側上部電極３４ａと内側上部電極３４ｂとの間に可変直流電源５０′を介在させ、その一方の極を外側上部電極３４ａに接続し、他方の極を内側上部電極３４ｂに接続することにより、上述のような効果の他、内側上部電極３４ｂと外側上部電極３４ａとで生成されるプラズマ密度比をさらに詳細に設定することができ、ウエハ面内のエッチング特性の制御を向上させることができるといった効果が付加される。なお、符号５２′はオン・オフスイッチであり、５８ａ′，５８ｂ′はフィルタである。
ここで、実施形態２のプラズマエッチング装置において、ウエハＷ上に形成された絶縁膜（例えばＬｏｗ−ｋ膜）をエッチングする際に、処理ガスとして使用するのが特に好ましいガスの組み合わせを下記に例示する。
ビアエッチングの条件におけるオーバーエッチング時に、使用するのが好ましい処理ガスの組み合わせとして、Ｃ５Ｆ８、Ａｒ、Ｎ２が挙げられる。これにより、絶縁膜の下地膜（ＳｉＣ、ＳｉＮ等）に対する選択比を大きくとることができる。
また、トレンチエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、ＣＦ４または（Ｃ４Ｆ８、ＣＦ４、Ａｒ、Ｎ２、Ｏ２）が挙げられる。これにより、絶縁膜のマスクに対する選択比を大きくとることができる。
また、ＨＡＲＣエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、（Ｃ４Ｆ６、ＣＦ４、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、Ｃ３Ｆ８、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、ＣＨ２Ｆ２、Ａｒ、Ｏ２）が挙げられる。これにより、絶縁膜のエッチング速度を大きくすることができる。
なお上記に限られず、（ＣｘＨｙＦｚのガス／Ｎ２，Ｏ２等の添加ガス／希釈ガスの組み合わせ）を使用することが可能である。
また、上記実施形態１および実施形態２において、上記第１の高周波電力および第２の高周波電力の採り得る周波数を例示すると、第１の高周波電力としては、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、８０ＭＨｚ、１００ＭＨｚ、１６０ＭＨｚを挙げることができ、第２の高周波電力としては、３８０ｋＨｚ、８００ｋＨｚ、１ＭＨｚ、２ＭＨｚ、３．２ＭＨｚ、１３．５６ＭＨｚを挙げることができ、プロセスに応じて適宜の組み合わせで用いることができる。
また、以上では、プラズマエッチング装置を例に説明したが、他のプラズマを用いて半導体基板を処理する装置にも適用可能である。例えばプラズマ成膜装置が挙げられる。
次に、本発明の実施形態３について説明する。
なお、実施形態３において、第１、第２の実施形態と共通するものには同じ符号を付すことにする。
図４０は、本発明の実施形態３に係るプラズマエッチング装置を示す概略断面図である。この図に示すように、この装置は、下部電極であるサセプタ１６に第１の高周波電源８９からプラズマ生成用の例えば４０ＭＨｚの高周波（ＲＦ）電力を印加するとともに、第２の高周波電源９０からイオン引き込み用の例えば２ＭＨｚの高周波（ＲＦ）電力を印加する下部ＲＦ２周波印加タイプのプラズマエッチング装置であって、図示のように上部電極３４に可変直流電源５０を接続して所定の直流（ＤＣ）電圧が印加されるプラズマエッチング装置である。このプラズマエッチング装置について、図４１を使ってさらに詳述する。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数の吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６は、ジュール熱の少ない低抵抗の導電体または半導体が好ましく、また、後述するようにレジストを強化する観点からはシリコン含有物質が好ましい。このような観点から、電極板３６はシリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている。そして、処理ガス供給源６６から、エッチングのための処理ガスとして、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）がガス供給管６４からガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上記上部電極３４には、ローパスフィルタ（ＬＰＦ）４６ａを介して可変直流電源５０が電気的に接続されている。可変直流電源５０はバイポーラ電源であってもよい。この可変直流電源５０は、オン・オフスイッチ５２により給電のオン・オフが可能となっている。可変直流電源５０の極性および電流・電圧ならびにオン・オフスイッチ５２のオン・オフはコントローラ（制御装置）５１により制御されるようになっている。
ローパスフィルタ（ＬＰＦ）４６ａは、後述する第１および第２の高周波電源からの高周波をトラップするためのものであり、好適にはＬＲフィルタまたはＬＣフィルタで構成される。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられている。この円筒状接地導体１０ａは、その上部に天壁を有している。
下部電極であるサセプタ１６には、整合器８７を介して第１の高周波電源８９が電気的に接続され、また、整合器８８を介して第２の高周波電源９０が接続されている。第１の高周波電源８９は、２７ＭＨｚ以上の周波数、例えば４０ＭＨｚの高周波電力を出力する。第２の高周波電源９０は、１３．５６ＭＨｚ以下の周波数、例えば２ＭＨｚの高周波電力を出力する。
整合器８７，８８は、それぞれ第１および第２の高周波電源８９，９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第１および第２の高周波電源８９，９０の内部インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分のウエハＷとほぼ同じ高さ部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより後述するような異常放電防止効果を発揮する。
プラズマエッチング装置の各構成部は、実施形態１と同様、制御部（全体制御装置）９５に接続されて制御される構成となっている。また、制御部９５には、工程管理者がプラズマエッチング装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース９６が接続されている。
さらに、制御部９５には、プラズマエッチング装置で実行される各種処理を制御部９５の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部９７が接続されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で記憶部９７の所定位置にセットするようになっていてもよい。
そして、必要に応じて、ユーザーインターフェース９６からの指示等にて任意のレシピを記憶部９７から呼び出して制御部９５に実行させることで、制御部９５の制御下で、プラズマエッチング装置での所望の処理が行われる。なお、本発明の実施の形態で述べるプラズマ処理装置（プラズマエッチング装置）は、この制御部９５を含むものとする。
このように構成されるプラズマエッチング装置においてエッチング処理を行う際には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介してエッチング対象である半導体ウエハＷをチャンバ１０内に搬入し、サセプタ１６上に載置する。そして、処理ガス供給源６６からエッチングのための処理ガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、排気装置８４によりチャンバ１０内を排気し、その中の圧力を例えば０．１〜１５０Ｐａの範囲内の設定値とする。ここで、処理ガスとしては、従来用いられている種々のものを採用することができ、例えばＣ４Ｆ８ガスのようなフロロカーボンガス（ＣｘＦｙ）に代表されるハロゲン元素を含有するガスを好適に用いることができる。さらに、ＡｒガスやＯ２ガス等の他のガスが含まれていてもよい。
このようにチャンバ１０内にエッチングガスを導入した状態で、下部電極であるサセプタ１６に、第１の高周波電源８８からプラズマ生成用の高周波電力を所定のパワーで印加するとともに、第２の高周波電源９０よりイオン引き込み用の高周波電力を所定のパワーで印加する。そして、可変直流電源５０から所定の直流電圧を上部電極３４に印加する。さらに、静電チャック１８のための直流電源２２から直流電圧を静電チャック１８の電極２０に印加して、半導体ウエハＷをサセプタ１６に固定する。
上部電極３４の電極板３６に形成されたガス吐出孔３７から吐出された処理ガスは、高周波電力により生じた上部電極３４と下部電極であるサセプタ１６間のグロー放電中でプラズマ化し、このプラズマで生成されるラジカルやイオンによって半導体ウエハＷの被処理面がエッチングされる。
このプラズマエッチング装置では、下部電極であるサセプタ１６に第１の高
周波電源８９から高い周波数領域（例えば、１０ＭＨｚ以上）の高周波電力を供給しているので、プラズマを好ましい状態で高密度化することができ、より低圧の条件下でも高密度プラズマを形成することができる。
本実施形態では、このようにしてプラズマが形成される際に、上部電極３４に可変直流電源５０から所定の極性および大きさの直流電圧が印加される。このとき、印加電極である上部電極３４の表面つまり電極板３６の表面に対する所定の（適度な）スパッタ効果が得られる程度にその表面の自己バイアス電圧Ｖｄｃが深くなるように、つまり上部電極３４表面でのＶｄｃの絶対値が大きくなるように、可変直流電源５０からの印加電圧をコントローラ５１により制御することが好ましい。第１の高周波電源８９から高周波を印加してプラズマを生成した場合に、上部電極３４にポリマーが付着することがあるが、可変直流電源５０から適切な直流電圧を印加することにより、上部電極３４に付着したポリマーをスパッタして上部電極３４の表面を清浄化することができる。それとともに、半導体ウエハＷ上に最適な量のポリマーを供給してフォトレジスト膜の表面荒れを解消することができる。また、可変直流電源５０からの電圧を調整して上部電極３４自体をスパッタして電極材料自体を半導体ウエハＷ表面に供給するようにすることにより、フォトレジスト膜表面でカーバイドを形成してフォトレジスト膜が強化され、かつスパッタされた電極材料がフロロカーボン系の処理ガス中のＦと反応して排気されることによりプラズマ中のＦ比率が減少してフォトレジスト膜がエッチングされ難くなる。電極板３６がシリコンやＳｉＣ等のシリコン含有物質の場合には、電極板３６表面でスパッタされたシリコンがポリマーと反応してフォトレジスト膜表面にＳｉＣが形成され、フォトレジスト膜が極めて強固なものとなり、しかも、ＳｉはＦと反応しやすいため、上記効果が特に大きい。したがって、電極板３６の材料としてはシリコン含有物質が好ましい。なお、この場合に、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
このように上部電極３４に直流電圧を印加して自己バイアス電圧Ｖｄｃが深くなった場合には、図４２に示すように、上部電極３４側に形成されるプラズマシースの厚さが大きくなる。そして、プラズマシースが厚くなると、その分だけプラズマが縮小化される。例えば、上部電極３４に直流電圧を印加しない場合には上部電極側のＶｄｃが例えば−１００Ｖであり、図４２の（ａ）に示すようにプラズマは薄いシース厚ｄ０を有する状態である。しかし、上部電極３４に−９００Ｖの直流電圧を印加すると上部電極側のＶｄｃが−９００Ｖとなり、プラズマシースの厚さは、Ｖｄｃの絶対値の３／４に比例するから、図４２の（ｂ）に示すように、より厚いプラズマシースｄ１が形成され、その分プラズマが縮小化する。このように厚いプラズマシースを形成して、プラズマを適切に縮小化することにより、半導体ウエハＷ上の実効レジデンスタイムが減少し、かつプラズマがウエハＷ上に集中して拡散が抑えられ解離空間が減少する。これらにより、フロロカーボン系の処理ガスの解離が抑えられ、フォトレジスト膜がエッチングされ難くなる。したがって、可変直流電源５０からの印加電圧は、上部電極３４におけるプラズマシースの厚さが所望の縮小化されたプラズマが形成される程度に厚くなるようにコントローラ５１により制御することが好ましい。この場合にも、可変直流電源５０からの印加電圧を制御する代わりに、印加電流または印加電力を制御するようにしてもよい。
また、プラズマが形成される際には、上部電極３４近傍に電子が生成される。上部電極３４に可変直流電源５０から直流電圧を印加すると、印加した直流電圧値とプラズマ電位との電位差により、電子は処理空間の鉛直方向へ加速される。可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子は半導体ウエハＷに照射される。照射された電子は、マスクとしてのフォトレジスト膜の組成を改質させ、フォトレジスト膜は強化される。したがって、可変直流電源５０の印加電圧値および印加電流値により上部電極３４近傍で生成する電子の量と、このような電子のウエハＷへの加速電圧を制御することで、フォトレジスト膜に対する所定の強化を図ることができる。
特に、半導体ウエハＷ上のフォトレジスト膜がＡｒＦエキシマレーザー（波長１９３ｎｍ）用のフォトレジスト膜（以下、ＡｒＦレジスト膜と記す）である場合、ＡｒＦレジスト膜のポリマー構造は、実施形態１で説明した化学式（１）、（２）に示すような反応を経て、電子が照射されて化学式（３）の右辺のような構造となる。すなわち、電子が照射されると化学式（３）のｄ部に示すように、ＡｒＦレジスト膜の組成の改質が起こる（レジストの架橋反応）。このｄ部は、エッチング耐性（プラズマ耐性）を非常に強くする働きを有するので、ＡｒＦレジスト膜のエッチング耐性は飛躍的に増大する。このため、ＡｒＦレジスト膜の表面荒れを抑制することができ、ＡｒＦレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。
したがって、可変直流電源５０からの印加電圧値・電流値は、電子の照射によってフォトレジスト膜（特にＡｒＦレジスト膜）のエッチング耐性が強くなるように、コントローラ５１により制御することが好ましい。また、上述したように、上部電極３４に直流電圧を印加すると、プラズマが形成される際に上部電極３４近傍に生成された電子が処理空間の鉛直方向へ加速されるが、可変直流電源５０の極性、電圧値、電流値を所望のものにすることにより、電子を半導体ウエハＷのホール内に到達させることができ、シェーディング効果を抑制してボーイングのない良好な加工形状を得ることができ、加工形状の均一性を良好にすることができる。
加速電圧を制御された電子がウエハＷに入射する電子量として、直流電圧による電子電流量ＩＤＣ
を用いた場合に、プラズマからウエハに入射するイオン電流量Ｉｉｏｎとすると、ＩＤＣ＞（１／２）Ｉｉｏｎを満たすことが好ましい。Ｉｉｏｎ＝Ｚρｖｉｏｎｅ（ただし、Ｚ：荷数、ρ：流速密度、ｖｉｏｎ：イオン速度、ｅ：電子の電荷量１．６×１０−１９Ｃ）であり、ρは電子密度Ｎｅに比例するからＩｉｏｎはＮｅに比例する。
このように、上部電極３４に印加する直流電圧を制御して、上記上部電極３４のスパッタ機能またはプラズマの縮小化機能、さらには上記上部電極３４で生成される多量の電子の半導体ウエハＷへの供給機能が発揮されることにより、フォトレジスト膜の強化や最適ポリマーの供給、処理ガスの解離抑制等が図られ、フォトレジストの表面荒れ等を抑制することができ、フォトレジスト膜に対するエッチング対象層のエッチング選択比を高めることができる。それとともに、フォトレジストの開口部におけるＣＤの広がりを抑制することができ、より高精度のパターン形成を実現することができる。特に、これらスパッタ機能およびプラズマの縮小化機能および電子の供給機能の３つが適切に発揮されるように直流電圧を制御することにより、このような効果をより高めることができる。
なお、上記各機能のうちいずれが優勢に生じるかは処理条件等により異なり、これら機能の一つ以上が発揮され、上記効果を有効に奏するように、可変直流電源５０から印加される電圧をコントローラ５１により制御することが好ましい。
また、上部電極３４に印加する直流電圧を調整することにより、プラズマポテンシャルを制御することができる。これにより、上部電極３４やチャンバ壁を構成するデポシールド１１、内壁部材２６、絶縁性遮蔽部材４２へのエッチング副生物の付着を抑制する機能を有する。
エッチング副生物が上部電極３４やチャンバ壁を構成するデポシールド１１等に付着すると、プロセス特性の変化やパーティクルの懸念がある。特に、多層膜を連続してエッチングする場合、Ｓｉ系有機膜（ＳｉＯＣ）、ＳｉＮ膜、ＳｉＯ２膜、フォトレジストを半導体ウエハＷ上に順次積層した多層膜を連続してエッチングする場合には、各膜によってエッチング条件が異なるため、前の処理の影響が残存して次の処理に悪影響を与えるメモリー効果が生じてしまう。
このようなエッチング副生物の付着はプラズマポテンシャルと上部電極３４やチャンバ壁等との間のポテンシャル差によって影響するため、プラズマポテンシャルを制御することができれば、このようなエッチング生成物の付着を抑制することができる。
以上、可変直流電源５０から上部電極３４に印加する電圧を制御することにより、プラズマポテンシャルを低下させることができ、上部電極３４やチャンバ壁を構成するデポシールド１１、さらにはチャンバ１０内の絶縁材（部材２６，４２）へのエッチング副生物の付着を抑制することができる。プラズマポテンシャルＶｐの値としては、８０Ｖ≦Ｖｐ≦２００Ｖの範囲が好ましい。
さらに、上部電極３４に直流電圧を印加することによる他の効果として、印加した直流電圧によってプラズマが形成されることにより、プラズマ密度を高めてエッチングレートを上昇させることが挙げられる。
これは、上部電極に負の直流電圧を印加すると、電子が上部電極に入り難くなり電子の消滅が抑制されることと、イオンが上部電極に加速されて入ると電子が電極から出ることができ、その電子がプラズマ電位と印加電圧値の差で高速に加速され中性ガスを電離（プラズマ化）することで、電子密度（プラズマ密度）が増加するからである。
このことを実験結果に基づいて説明する。
図４３は、下部電極であるサセプタ１６に印加する第１の高周波電力の周波数を４０ＭＨｚ、第２の高周波電力の周波数を３．２ＭＨｚとし、圧力：４ＰａとしたＨＡＲＣエッチングの条件で、上部電極に印加する負の直流電圧の絶対値を０Ｖ、３００Ｖ、６００Ｖ、９００Ｖと変化させた際における、各高周波電力の出力と電子密度分布との関係を示す図である。また、図４４は、同様の周波数の２つの高周波電力を印加し、圧力を６．７ＰａのＶｉａエッチングの条件で、同様に上部電極に印加する直流電圧の絶対値を０Ｖ、３００Ｖ、６００Ｖ、９００Ｖと変化させた際における、各高周波電力の出力と電子密度分布との関係を示す図である。これらの図に示すように、印加する直流電圧の絶対値が大きくなるに従って、電子密度（プラズマ密度）が上昇しているのがわかる。図４５は、上記ＨＡＲＣエッチングで、第１の高周波電力を３０００Ｗ、第２の高周波電力を４０００Ｗにした場合のウエハ径方向の電子密度分布を示す図である。この図に示すように、印加する直流電圧の絶対値が大きくなるほど電子密度が高くなることがわかる。
さらにまた、プラズマが形成された場合に、上部電極３４に可変直流電源５０から直流電圧を印加することにより、トレンチエッチング時に特に中心部のプラズマ密度を上昇させることができる。トレンチエッチング時の条件のような、チャンバ１０内の圧力が高くかつ使用するエッチングガスが負性ガスの場合には、チャンバ１０内の中心部のプラズマ密度が低くなる傾向にあるが、このように上部電極３４に直流電圧を印加して中心部のプラズマ密度を上昇させることにより、プラズマ密度が均一化するようにプラズマ密度をコントロールすることができる。
このことを実験結果によって説明する。
図４１の装置において、半導体ウエハをチャンバ内に装入してサセプタ上に載置し、処理ガスとしてＣＦ４ガス、ＣＨＦ３ガス、Ａｒガス、Ｎ２ガスをチャンバ内に導入し、チャンバ内の圧力を２６．６Ｐａとし、第１の高周波電力を４０ＭＨｚで３００Ｗ、第２の高周波電力を３．２ＭＨｚで１０００Ｗとして下部電極であるサセプタに印加するというトレンチエッチングの条件で、上部電極への直流電圧を印加しない場合と−６００Ｗ印加した場合とでウエハ径方向の電子密度（プラズマ密度）分布を測定した。その結果を図４６に示す。この図に示すように、直流電圧を印加しない場合には、ウエハ中心部の電子密度が他の部分よりも低いのに対し、直流電圧を印加することにより、ウエハ中心部の電子密度を上昇させて電子密度が均一化されていることが確認された。また、直流電圧を印加することにより、電子密度が全体的に上昇した。
以上のように、上部電極３４に印加する直流電圧を制御することにより、上述の上部電極３４のスパッタ機能、プラズマの縮小化機能、電子の供給機能、プラズマポテンシャル制御機能、電子密度（プラズマ密度）上昇機能、およびプラズマ密度コントロール機能の少なくとも一つを有効に発揮させることが可能である。
以上、上部電極３４に直流（ＤＣ）電圧を印加した場合の作用効果について説明した。
本実施形態では、上部電極に直流電圧を印加するプラズマエッチング装置として、下部電極にプラズマ形成用の第１の高周波（ＲＦ）電力およびイオン引き込み用の第２の高周波（ＲＦ）電力を印加する下部ＲＦ二周波印加型のプラズマエッチング装置を用いて説明したが、下部ＲＦ二周波印加型のプラズマエッチング装置の、他の容量結合型プラズマエッチング装置に対する優位点としては、以下が上げられる。
まず、本実施形態のように下部電極にプラズマ形成用の高周波電力を印加することで、ウエハにより近いところでプラズマを形成することができるので、またプラズマが広い領域に拡散せず処理ガスの解離を抑えることができるので、処理容器内の圧力が高くプラズマ密度が低いような条件であっても、ウエハに対するエッチングレートを上昇させることができる。また、プラズマ形成用の高周波電力の周波数が高い場合でも、比較的大きなイオンエネルギーを確保することができるので高効率である。これに対して、上部電極にプラズマ形成用の高周波電力を印加するタイプの装置では、上部電極近傍にプラズマが生成されるので、処理容器内の圧力が高くプラズマ密度が低いような条件では、ウエハに対するエッチングレートを上昇させることが困難である。
また、本実施形態のように下部電極にプラズマ形成用の高周波電力とイオン引き込み用の高周波電力を別々に印加することで、プラズマエッチングに必要なプラズマ形成の機能とイオン引き込みの機能とを独立に制御することが可能となる。これに対して、下部電極に一周波の高周波電力を印加するタイプの装置では、プラズマ形成の機能とイオン引き込みの機能とを独立に制御することが不可能であり、高い微細加工性が要求されるエッチングの条件を満たすのが困難である。
以上のように、ウエハに近いところでプラズマを形成することが可能でプラズマが広い領域に拡散せず、かつプラズマ形成の機能とイオン引き込みの機能とを独立に制御することが可能な、下部ＲＦ二周波印加型のプラズマエッチング装置に、上部電極へ直流電圧を印加することによって、さらに上部電極のスパッタ機能、プラズマの縮小化機能、ウエハへの電子の供給機能、プラズマポテンシャルの制御機能、プラズマ密度の上昇機能、プラズマ密度コントロール機能の少なくとも一つを併せ持つことが可能になるので、近年のエッチング微細加工に適合したより高いパフォーマンスを有するプラズマエッチング装置を提供することができる。
なお、上部電極３４への直流電圧印加は選択的であってよい。上部電極３４への直流電圧印加が必要なエッチング条件においては、可変直流電源５０及び図４１に示したリレースイッチ５２をオンにし、上部電極３４への直流電圧印加が特に必要のないエッチング条件においては、可変直流電源５０およびリレースイッチ５２をオフにすればよい。
また、上部電極３４へ直流電圧を印加する際、上部電極３４が接地されていると直流電圧印加の機能がなくなるので、上部電極３４はＤＣ的にフローティングである必要がある。模式図として図４７に示す。図４７において電気的にキャパシター５０１、５０２、５０３を形成している箇所は、実際には誘電体が入ることになり、上部電極３４は誘電体を介して処理容器１０および接地導体１０ａに対してＤＣ的なフローティングとなっている。なお、高周波電源８９、９０から下部電極１６に印加された高周波電力は、処理空間を介して上部電極３４に到達し、キャパシター５０１、５０２、５０３を介して、接地された処理容器１０及び接地導体１０ａに到達する。
そして、可変直流電源５０およびリレースイッチ５２をオフにして、上部電極３４へ直流電圧を印加しない場合は、上部電極３４を接地状態またはＤＣ的にフローティング状態のいずれに可変可能としてもよい。図４８の例では、上部電極３４へ直流電圧を印加しない場合は、接地導体１０ａと上部電極３４をスイッチ（可変装置）５０４により短絡させて上部電極３４を接地状態としているが、スイッチ（可変装置）５０４をオフにして上部電極３４をＤＣ的にフローティング状態としてもよい。
また、図４９のように、電気的にキャパシター５０１を形成している箇所を、電気的にキャパシタンスが可変できるように構成しても良い。これにより、上部電極のポテンシャルを可変することができる。また、図５０に示すように、例えばプラズマ検出窓１０ａからプラズマの状態を検出する検出器５５を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにすることにより、上述した機能を有効に発揮するような直流電圧を自動的に上部電極３４に印加することが可能である。
また、シース厚を検出する検出器あるいは電子密度を検出する検出器を設け、その検出信号に基づいてコントローラ５１が可変直流電源５０を制御するようにしてもよい。
ここで、下部ＲＦ二周波印加型で上部電極に直流電圧を印加するプラズマエッチング装置において、ウエハＷ上に形成された絶縁膜（例えばＬｏｗ−ｋ膜）をエッチングする際に、処理ガスとして使用するのが特に好ましいガスの組み合わせを下記に例示する。
ビアエッチングの条件におけるオーバーエッチング時に、使用するのが好ましい処理ガスの組み合わせとして、（Ｃ５Ｆ８、Ａｒ、Ｎ２）または（Ｃ４Ｆ８、Ａｒ、Ｎ２）または（Ｃ４Ｆ８、Ａｒ、Ｎ２、Ｏ２）または（Ｃ４Ｆ８、Ａｒ、Ｎ２、ＣＯ）が挙げられる。これにより、絶縁膜の下地膜（ＳｉＣ、ＳｉＮ等）に対する選択比を大きくとることができる。
また、トレンチエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、ＣＦ４または（ＣＦ４、Ａｒ）または（Ｎ２、Ｈ２）が挙げられる。これにより、絶縁膜のマスクに対する選択比を大きくとることができる。
また、絶縁膜上の有機反射防止膜をエッチングする条件では、使用するのが好ましい処理ガスの組み合わせとして、ＣＦ４または（ＣＦ４、Ｃ３Ｆ８）または（ＣＦ４、Ｃ４Ｆ８）または（ＣＦ４、Ｃ４Ｆ６）が挙げられる。
また、ＨＡＲＣエッチングの条件では、使用するのが好ましい処理ガスの組み合わせとして、（Ｃ４Ｆ６、ＣＦ４、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、Ｃ３Ｆ８、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、Ｃ４Ｆ８、Ａｒ、Ｏ２）または（Ｃ４Ｆ６、Ｃ２Ｆ６、Ａｒ、Ｏ２）または（Ｃ４Ｆ８、Ａｒ、Ｏ２）が挙げられる。これにより、絶縁膜のエッチング速度を大きくすることができる。
なお上記に限られず、（ＣｘＨｙＦｚのガス／Ｎ２，Ｏ２等の添加ガス／希釈ガスの組み合わせ）を使用することが可能である。
ところで、上部電極３４に直流電圧を印加すると、上部電極３４に電子がたまり、チャンバ１０の内壁との間等に異常放電が生じるおそれがある。このような異常放電を抑制するため、本実施形態ではＤＣ的に接地されたパーツであるＧＮＤブロック（導電性部材）９１をチャンバ壁側のデポシールド１１に設けている。このＧＮＤブロック９１はプラズマ面に露出しており、デポシールド１１の内部の導電部に電気的に接続されており、可変直流電源５０から上部電極３４に印加された直流電圧電流は、処理空間を経てＧＮＤブロック９１に到達し、デポシールド１１を介して接地される。ＧＮＤブロック９１は導電体であり、Ｓｉ、ＳｉＣ等のシリコン含有物質であることが望ましい。Ｃも好適に用いることができる。このＧＮＤブロック９１により、上記上部電極３４にたまる電子を逃がすことができ、異常放電を防止することができる。ＧＮＤブロック９１の突出長さは１０ｍｍ以上であることが好ましい。
また、異常放電を防止するために、上部電極３４に直流電圧を印加する場合
に、適宜の手段により直流電圧に重畳して実施形態１における図１３に示すような極短い逆極性のパルスを周期的に与えて電子を中和する方法も有効である。
上記ＧＮＤブロック９１は、プラズマ形成領域に設けられていれば、その位置は図１の位置に限らず、例えば、図５１に示すように、サセプタ１６の周囲に設ける等、サセプタ１６側に設けてもよく、また図５２に示すように、上部電極３４の外側にリング状に設ける等、上部電極３４近傍に設けてもよい。ただし、プラズマを形成した際に、デポシールド１１等に被覆されているＹ２Ｏ３やポリマーが飛翔し、それがＧＮＤブロック９１に付着すると、ＤＣ的に接地されなくなって、異常放電防止効果を発揮し難くなるため、これらが付着し難いことが重要となる。そのためには、ＧＮＤブロック９１がＹ２Ｏ３等で被覆された部材から離れた位置であることが好ましく、隣接パーツとしてはＳｉや石英（ＳｉＯ２）等のＳｉ含有物質であることが好ましい。例えば、実施形態１の図１６の（ａ）に示すように、ＧＮＤブロック９１の周囲にＳｉ含有部材９３を設けることが好ましい。この場合に、Ｓｉ含有部材９３のＧＮＤブロック９１の下の部分の長さＬはＧＮＤブロック９１の突出長さＭ以上であることが好ましい。また、Ｙ２Ｏ３やポリマーの付着による機能低下を抑制するために、図１６の（ｂ）に示すように、ＧＮＤブロック９１として飛翔物が付着し難い凹所９１ａを設けることが有効である。また、ＧＮＤブロック９１の表面積を大きくして、Ｙ２Ｏ３やポリマーに覆われ難くすることも有効である。さらに、付着物を抑制するためには温度が高いことが有効であるが、上部電極３４にはプラズマ形成用の高周波電力が供給され、その近傍の温度が上昇するため、温度を上昇させて付着物を付着させない観点から上記図５２のように上部電極３４の近傍に設けることも好ましい。この場合、特に、上記図５２のように、上部電極３４の外側にリング状に設けることがより好ましい。
デポシールド１１等に被覆されているＹ２Ｏ３やポリマーの飛翔にともなうＧＮＤブロック９１への付着物の影響をより効果的に排除するためには、図５３に示すように、ＧＮＤブロック９１に負の直流電圧を印加可能にするのが効果的である。すなわち、ＧＮＤブロック９１に負の直流電圧を印加することにより、そこに付着した付着物がスパッタまたはエッチングされ、ＧＮＤブロック９１の表面をクリーニングすることができる。図５３の構成においては、ＧＮＤブロック９１に可変直流電源５０から電圧印加が可能なように、ＧＮＤブロック９１の接続を、可変直流電源５０側と接地ラインとで切り替える切替機構５３が設けられ、さらにＧＮＤブロック９１に負の直流電圧が印加された際に発生する直流電子電流を流入させる、接地された導電性補助部材９１ｂが設けられている。切替機構５３は、可変直流電源５０の接続を整合器４６側とＧＮＤブロック９１側との間で切り替える第１スイッチ５３ａと、ＧＮＤブロック９１の接地ラインへの接続をオン・オフする第２スイッチ５３ｂとを有している。なお、図５３の例では、ＧＮＤブロック９１が上部電極３４の外側にリング状に設けられ、導電性補助部材９１ｂがサセプタ１６の外周に設けられており、この配置が好ましいが、必ずしもこのような配置でなくてもよい。
図５３の構成の装置において、プラズマエッチング時には、通常、図５４の（ａ）に示すように、切替機構５３の第１スイッチ５３ａが上部電極３４側に接続され、可変直流電源５０が上部電極３４側に接続された状態となり、かつ第２スイッチ５３ｂがオンにされ、ＧＮＤブロック９１が接地ライン側に接続される。この状態においては、第１の高周波電源４８および可変直流電源５０から上部電極３４に給電されてプラズマが形成され、直流電子電流は、プラズマを介して上部電極３４から接地されているＧＮＤブロック９１および導電性補助部材９１ｂに流入する（正イオン電流の流れの向きは逆となる）。このとき、ＧＮＤブロック９１の表面は、上述したようなＹ２Ｏ３やポリマー等の付着物で被覆されることがある。
このため、このような付着物をクリーニングする。このようなクリーニング時には、図５４の（ｂ）に示すように、切替機構５３の第１スイッチ５３ａをＧＮＤブロック９１側に切り替え、第２スイッチ５３ｂをオフにする。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、可変直流電源５０から負の直流電圧がＧＮＤブロック９１に印加される。これにより、直流電子電流はＧＮＤブロック９１から導電性補助部材９１ｂに流入する。逆に正イオンはＧＮＤブロック９１に流入する。このため、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。
また、プラズマエッチング時の一部の期間において、図５５に示すように、第２スイッチ５３ｂをオフにし、ＧＮＤブロック９１をフローティング状態としてもよい。このとき、直流電子電流は、プラズマを介して上部電極３４から導電性補助部材９１ｂに流入する（正イオン電流の流れの向きは逆となる）。このときＧＮＤブロック９１にはセルフバイアス電圧がかかり、その分のエネルギーをもって正イオンが入射され、プラズマエッチング時にＧＮＤブロック９１をクリーニングすることができる。
なお、上記クリーニング時においては、印加する直流電圧は小さくてよく、その際の直流電子電流は小さい。このため、図５３の構成において、リーク電流によりＧＮＤブロック９１に電荷がたまらないようにできる場合には、必ずしも導電性補助部材９１ｂは必要ない。
上記図５３の例では、クリーニング時に、可変直流電源５０の接続を上部電極３４側からＧＮＤ電極９１側に切り替え、直流電圧を印加した際の直流電子電流がＧＮＤブロック９１から導電性補助部材９１ａへ流れるようにしたが、可変直流電源５０の正極を上部電極３４に接続し、負極をＧＮＤブロック９１に接続し、直流電圧を印加した際の直流電子電流がＧＮＤブロック９１から上部電極３４へ流れるようにしてもよい。この場合は、導電性補助部材は不要である。このような構成を図５６に示す。図５６の構成においては、プラズマエッチング時には、可変直流電源５０の負極が上部電極３４に接続され、かつＧＮＤブロック９１が接地ラインに接続され、クリーニング時には、可変直流電源５０の正極が上部電極３４に接続され、負極がＧＮＤブロック９１に接続されるように、接続を切り替える接続切替機構５７が設けられている。この接続切替機構５７は、上部電極３４に対する可変直流電源５０の接続を正極と負極との間で切り替える第１スイッチ５７ａと、ＧＮＤブロック９１に対する可変直流電源５０の接続を正極と負極との間で切り替える第２スイッチ５７ｂと、可変直流電源５０の正極または負極を接地するための第３スイッチ５７ｃとを有している。第１スイッチ５７ａと第２スイッチ５７ｂとは、第１スイッチ５７ａが可変直流電源５０の正極に接続されている際には第２スイッチ５７ｂが直流電源の負極に接続され、第１スイッチ５７ａが可変直流電源５０の負極に接続されている際には第２スイッチ５７ｂがオフになるように連動する連動スイッチを構成している。
図５６の構成の装置において、プラズマエッチング時には、図５７の（ａ）に示すように、接続切替機構５７の第１スイッチ５７ａが可変直流電源５０の負極側に接続され、可変直流電源５０の負極が上部電極３４側に接続された状態となり、かつ第２スイッチ５７ｂが可変直流電源５０の正極側に接続され、第３スイッチ５７ｃが可変直流電源５０の正極側に接続され（可変直流電源５０の正極を接地）、ＧＮＤブロック９１が接地ライン側に接続される。この状態においては、第１の高周波電源４８および可変直流電源５０から上部電極３４に給電されてプラズマが形成され、直流電子電流は、プラズマを介して上部電極３４から接地されているＧＮＤブロック９１に流入する（正イオン電流の流れの向きは逆となる）。このとき、ＧＮＤブロック９１の表面は、上述したようなＹ２Ｏ３やポリマー等の付着物で被覆されることがある。
一方、クリーニング時には、図５７の（ｂ）に示すように、接続切替機構５７の第１スイッチ５７ａを可変直流電源５０の正極側に切り替え、第２スイッチ５７ｂを可変直流電源５０の負極側に切り替え、さらに第３スイッチ５７ｃを未接続状態とする。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、ＧＮＤブロック９１には可変直流電源５０の負極から、上部電極３４には可変直流電源５０の正極から、直流電圧が印加され、これらの間の電位差により直流電子電流はＧＮＤブロック９１から上部電極３４に流入し、逆に正イオンはＧＮＤブロック９１に流入する。このため、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。なお、この場合に可変直流電源５０は見かけ上フローティング状態であるが、一般的に電源にはフレーム接地ラインが設けられているので安全である。
また、上記例では第３スイッチ５７ｃを未接続状態としたが、可変直流電源５０の正極側に接続のまま（可変直流電源５０の正極を接地）としてもよい。この状態においては、第１の高周波電源４８から上部電極３４に給電されてクリーニングプラズマが形成され、ＧＮＤブロック９１には可変直流電源５０の負極から直流電圧が印加され、直流電子電流はプラズマを介してＧＮＤブロック９１から上部電極３４に流入し、逆に正イオンはＧＮＤブロック９１に流入する。この場合においても、直流電圧を調整してＧＮＤブロック９１への正イオンの入射エネルギーを制御することにより、ＧＮＤブロック９１表面をイオンスパッタすることができ、これによりＧＮＤブロック９１表面の付着物を除去することができる。
なお、図５３よび図５６の例では、クリーニングの際にＧＮＤブロック９１に直流電圧を印加したが、交流電圧を印加してもよい。また、図５３の例において、上部電極に直流電圧を印加するための可変直流電源５０を用いてＧＮＤブロック９１に電圧を印加したが、別の電源から電圧を印加するようにしてもよい。また、図５３および図５６の例では、プラズマエッチング時にＧＮＤブロック９１を接地させ、クリーニング時にＧＮＤブロック９１に負の直流電圧を印加する形態を説明したが、これに限られない。例えば、プラズマエッチング時にＧＮＤブロック９１に負の直流電圧を印加してもよい。また、上記のクリーニング時をアッシング時に置き換えてもよい。さらに、可変直流電源５０としてバイポーラ電源を用いた場合には、上記接続切替機構５７のような複雑なスイッチング動作は不要である。
図５３の例における切替機構５３、図５６の例における接続切替機構５７の切り替え動作は、制御部９５からの指令に基づいて行われる。
プラズマを形成した際において、Ｙ２Ｏ３やポリマーがＧＮＤブロック９１へ付着することによってＤＣ的に接地されなくなることを簡易に防止する観点からは、ＧＮＤブロック９１の一部を他の部材で覆い、これらに相対移動を生じさせることにより、ＧＮＤブロック９１の新たな面が露出するようにすることが有効である。具体的には、実施形態１で説明した図２２に示すように、ＧＮＤブロック９１を比較的大面積として、ＧＮＤブロック９１のプラズマが当たる表面の一部を矢印方向に移動可能なマスク材２１１で覆い、この保護板２１１を移動することにより、ＧＮＤブロック９１表面のプラズマに曝される部分を変えることを可能とすることを挙げることができる。この場合に駆動機構をチャンバ１０内に設けるとパーティクル発生を引き起こす懸念があるが、百時間に一度程度と少ない頻度でよいので大きな問題は生じない。また、実施形態１で説明した図２３に示すように、例えば円柱状のＧＮＤブロック１９１を回転可能に設け、ＧＮＤブロック１９１の外周面の一部のみが露出可能なようにマスク材２１２で覆うようにし、ＧＮＤブロック１９１を回転させることにより、プラズマに曝されている部分を変えるようにすることも有効である。この場合には、駆動機構はチャンバ１０外に設けることができる。マスク材２１１，２１２としては、耐プラズマ性の高いもの、例えばＹ２Ｏ３等のセラミックスを溶射したアルミ板を用いることができる。
また、同様にＧＮＤブロック９１が付着物によってＤＣ的に接地されなくなることを簡易に防止するための他の手法としては、ＧＮＤブロック９１の一部を他の部材で覆い、この他の部材としてプラズマにより徐々にエッチングされるものを用いて、ＧＮＤブロック９１が常に導電性を失っていない面が露出するようにすることが有効である。例えば、実施形態１で説明した図２４の（ａ）に示すように、段付きの保護膜２１３でＧＮＤブロック９１表面の一部を覆い、初期露出面９１ｃに接地機能を持たせる。この状態でプラズマ処理を例えば２００時間行うと、実施形態１で説明した図２４の（ｂ）に示すように、ＧＮＤブロック９１の初期露出面９１ｃが導電性を失うが、その際に段付きの保護膜２１３の薄い部分がエッチングされてＧＮＤブロック９１の新露出面９１ｄが現れるようにする。これにより新露出面９１ｄが接地機能を発揮するようになる。このような保護膜２１３は、ＧＮＤブロック９１へ壁面材料が付着するのを防止する効果と、ＧＮＤブロック９１へのイオンの流入を減少させて汚染を防止する効果を有する。
実際の適用においては、実施形態１で説明した図２５に示すように、薄い層２１４を多数積層して各層を少しずつずらした保護膜２１３ａを用いることが好ましい。この場合に、１つの層２１４がプラズマによるエッチングによって消失する時間をＴｅとし、ＧＮＤブロック９１の露出した表面が汚染されて導電性を消失するまでの時間をＴｐとすると、かならずＴｅ＜Ｔｐを満たすように層２１４の厚さを設定することにより、ＧＮＤブロック９１において常に導電性を保った表面を確保することができる。層２１４の数としては、メンテナンスの周期よりもＧＮＤブロック９１の寿命のほうが長くなるように選ぶことが好ましい。また、メンテナンス性の向上のために、図示するように他とは異なる色を付けた層２１４ａを１層設けておき、例えばこの層２１４ａが一定面積以上となった時点で交換するようして交換時期を把握することができる。
保護膜２１３、２１３ａとしては、プラズマにより適度にエッチングされるものが好ましく、例えば、フォトレジスト膜を好適に用いることができる。
ＧＮＤブロック９１が付着物によってＤＣ的に接地されなくなることを簡易に防止するためのさらに他の方法としては、ＧＮＤブロック９１を複数設け、その中で接地機能を奏するものを順次切り替えていくことを挙げることができる。例えば、実施形態１で説明した図２６に示すように、３つのＧＮＤブロック９１を設け、これらの一つのみを接地させるように切り替えスイッチ２１５を設ける。また、共通の接地ライン２１６には、電流センサー２１７を設けておき、そこに流れる直流電流をモニターする。接地されているＧＮＤブロック９１の電流を電流センサー２１７でモニターし、その電流値が所定値より低くなった時点で、接地機能を奏しないとして別のＧＮＤブロック９１に切り替える。なお、ＧＮＤブロック９１の数は３〜１０個程度の範囲で適当な数を選択すればよい。
以上の例においては、接地されていないＧＮＤブロックは電気的にフローティング状態となっているが、使っていないＧＮＤブロックを保護する観点から、切り替えスイッチ２１５を設ける代わりに、保護するためのポテンシャルを印加できるようにしてもよい。その例を実施形態１で説明した図２７に示す。図２７では各ＧＮＤブロック９１に個別に接続された接地ライン２１８にそれぞれ可変直流電源２１９を設ける。これにより、接地機能を発揮させるべきＧＮＤブロック９１の電圧が０Ｖになるようにそれに対応する可変直流電源２１９の電圧を制御し、他のＧＮＤブロック９１については、電流が流れない電圧、例えば１００Ｖになるように対応する可変直流電源２１９の電圧を制御する。そして、接地機能を発揮させるべきＧＮＤブロック９１に接続されている接地ライン２１８に設けられた電流センサー２１７の電流値が所定値より低くなった時点で、接地機能を奏しなくなったと判断して、別のＧＮＤブロック９１に対応する可変直流電源２１９の電圧値をそのＧＮＤブロックが接地機能を奏する値に制御する。
なお、このように直流電源２１９からの印加電圧を−１ｋＶ程度の負の値とすることにより、それに接続されたＧＮＤブロック２１９をプラズマに直流電圧を与えるための電極として機能させることができる。ただし、この値があまり大きくてもプラズマへ悪影響を与えてしまう。また、ＧＮＤブロック９１に印加する電圧を制御することにより、ＧＮＤブロック９１に対するクリーニング効果を奏することができる。
なお、上記第１の高周波電力および第２の高周波電力の採り得る周波数を例示すると、第１の高周波電力としては、１３．５６ＭＨｚ、２７ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ、８０ＭＨｚ、１００ＭＨｚ、１６０ＭＨｚを挙げることができ、第２の高周波電力としては、３８０ｋＨｚ、８００ｋＨｚ、１ＭＨｚ、２ＭＨｚ、３．２ＭＨｚ、１３．５６ＭＨｚを挙げることができ、プロセスに応じて適宜の組み合わせで用いることができる。
また、以上では、プラズマエッチング装置を例に説明したが、他のプラズマを用いて半導体基板を処理する装置にも適用可能である。例えばプラズマ成膜装置が挙げられる。
次に、本発明の実施形態４について説明する。
図５８は、本発明の実施形態４に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。なお、図５８において、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、上部電極３４とチャンバ１０の壁（接地電位）とに可変直流電源１１０を接続し、サセプタ１６とチャンバ１０の壁とに可変直流電源１１４を接続している。すなわち、可変直流電源１１０の一方の極を上部電極３４に接続し、他方の極をチャンバ１０の壁に接続しており、可変直流電源１１４の一方の極をサセプタ１６に接続し、他方の極をチャンバ１０の壁に接続している。これら可変直流電源１１０，１１４は、それぞれオン・オフスイッチ１１２，１１６でオン・オフ可能となっている。
なお、これら可変直流電源１１０，１１４、オン・オフスイッチ１１２，１１６は図示しないコントローラで制御される。また、整合器８８には整合器４６のフィルタ５８と同様のフィルタが内蔵されており、可変直流電源１１４はこのフィルタを介してサセプタ１６に接続されている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１１０から上部電極３４および可変直流電源１１４からサセプタ１６にそれぞれ所定の直流電圧が印加される。この場合に、直流電圧が上部電極３４に印加されていることから、実施形態１における直流電圧印加の効果を得ることができるとともに、さらにサセプタ１６に直流電圧を印加することで、プラズマポテンシャルとウエハとの電位差が拡大し、イオンエネルギーが増大するため、高エッチングレートが得られる。また、ウエハ外部のフォーカスリング２４をサセプタ１６にＤＣ的に導通させ、サセプタ１６にＤＣ印加する量を最適化することで、ウエハエッジのエッチングレートの落ち込みを修正し、ウエハ面内で均一性の良いエッチングを行うことが可能となり、ウエハ１枚からとれるチップの数を増加させることができる。
なお、本実施形態において、可変直流電源１１０，１１４の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態５について説明する。
図５９は、本発明の実施形態５に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図５９においても、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、上部電極３４と下部電極であるサセプタ１６とに、それぞれ整合器４６および８８内のフィルタを介して可変直流電源１１８を接続している。すなわち、可変直流電源１１８の一方の極を上部電極３４に接続し、他方の極を下部電極であるサセプタ１６に接続している。この可変直流電源１１８は、オン・オフスイッチ１２０によりオン・オフ可能となっている。なお、可変直流電源１１８およびオン・オフスイッチ１２０は図示しないコントローラで制御される。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、直流電源１１８から上部電極３４およびサセプタ１６に所定の直流電圧が印加される。この場合に、直流電圧が上部電極３４に印加されていることから、実施形態１における直流電圧印加の効果を得ることができるとともに、さらに上部電極３４からウエハＷまで直線的に電界が入るために、電極上の電子を効率良くウエハに加速することができる。また、どちらの電極もチャンバ壁に対してはＤＣ的に浮いているために、電極間に電位差を与えても直接プラズマポテンシャルに影響を与えない。よって、チャンバ壁などで異常放電を発生することはなくなる。また、チャンバ壁にＧＮＤブロックを設ける必要がなくなる。
なお、本実施形態において、可変直流電源１１８の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態６について説明する。
図６０は、本発明の実施形態６に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６０においても、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、絶縁性遮蔽部材４２の中に導体４２ａを埋め込み、上部電極３４と導体４２ａとに可変直流電源１２２を接続している。また、絶縁体である内壁部材２６の中に導体２６ａを埋め込み、サセプタ１６と導体２６ａとに可変直流電源１２６を接続している。すなわち、可変直流電源１２２の一方の極を上部電極３４に接続し、他方の極を導体４２ａに接続しており、可変直流電源１２６の一方の極をサセプタ１６に接続し、他方の極を導体２６ａに接続している。これら可変直流電源１２２，１２６は、それぞれオン・オフスイッチ１２４，１２８でオン・オフ可能となっている。
なお、これら可変直流電源１２２，１２６、オン・オフスイッチ１２４，１２８は図示しないコントローラで制御される。また、実施形態３と同様、直流電源１２６は整合器８８に内蔵されているフィルタを介してサセプタ１６に接続されている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、直流電源１２２から上部電極３４および導体４２ａに所定の直流電圧が印加され、直流電源１２６からサセプタ１６および導体２６ａに所定の直流電圧が印加される。この場合に、直流電圧が上部電極３４に印加されていることから、実施形態１における直流電圧印加の効果を得ることができるとともに、さらに印加電圧を最適化することで、絶縁性遮蔽部材４２および内壁部材２６にしみ出した電位とプラズマ電位との差により、イオンの加速が生じて、絶縁性遮蔽部材４２および絶縁体である内壁部材２６への堆積物（デポ）の付着を抑制することができる。
なお、本実施形態において、可変直流電源１２２、１２６の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態７について説明する。
図６１は、本発明の実施形態７に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６１において、図１および図６０と同じものには同じ符号を付して説明を省略する。
本実施形態では実施形態６と同様、絶縁性遮蔽部材４２の中に導体４２ａを埋め込み、内壁部材２６の中に導体２６ａを埋め込んでいる。そして、導体４２ａとチャンバ１０の壁（接地電位）とに可変直流電源１３０を接続し、導体２６ａとチャンバ１０の壁（接地電位）とに可変直流電源１３４を接続している。すなわち、可変直流電源１３０の一方の極を導体４２ａに接続し、他方の極をチャンバ１０の壁に接続しており、可変直流電源１３４の一方の極を導体２６ａに接続し、他方の極をチャンバ１０の壁に接続している。これら可変直流電源１３０，１３４は、それぞれオン・オフスイッチ１３２，１３６でオン・オフ可能となっている。なお、これら可変直流電源１３０，１３４、オン・オフスイッチ１３２，１３６は図示しないコントローラで制御される。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１３０から導体４２ａに所定の直流電圧が印加され、可変直流電源１３４から導体２６ａに所定の直流電圧が印加される。この際に、印加電圧を最適化することで、絶縁性遮蔽部材４２および内壁部材２６の表面にしみ出す電位を変えることができる。これにより、プラズマポテンシャルとの電位差によるイオンの加速電圧が生じて、絶縁性遮蔽部材４２および内壁部材２６に入射するイオンエネルギーにより、絶縁性遮蔽部材４２および絶縁体である内壁部材２６への堆積物（デポ）の付着を抑制することができる。
なお、本実施形態において、可変直流電源１３２、１３４の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態８について説明する。
図６２は、本発明の実施形態８に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６２において、図１および図６０と同じものには同じ符号を付して説明を省略する。
本実施形態では実施形態７と同様、絶縁性遮蔽部材４２の中に導体４２ａを埋め込み、内壁部材２６の中に導体２６ａを埋め込んでいる。そして、導体４２ａと導体２６ａとに可変直流電源１３８を接続している。すなわち、可変直流電源１３８の一方の極を導体４２ａに接続し、他方の極を導体２６ａに接続している。この可変直流電源１３８は、オン・オフスイッチ１４０でオン・オフ可能となっている。なお、可変直流電源１３８、オン・オフスイッチ１４０は図示しないコントローラで制御される。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１３８から導体４２ａおよび導体２６ａに所定の直流電圧が印加される。この際に、印加電圧を最適化することで絶縁性遮蔽部材４２および内壁部材２６の表面の電位を変え、プラズマポテンシャルとの電位差により加速されたイオンにより、絶縁性遮蔽部材４２および絶縁体である内壁部材２６への堆積物（デポ）の付着を抑制することができる。さらに、絶縁性遮蔽部材４２および内壁部材２６に対してそれぞれ逆極に印加していることで、電子、イオンを電極方向に加速することができるので、プラズマを閉じこめることができる。
なお、本実施形態において、可変直流電源１３８の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態９について説明する。
図６３は、本発明の実施形態９に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６３においても、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、フローティング壁であるデポシールド１１を互いに絶縁されたデポシールド１１ａとデポシールド１１ｂとを有する構造とし、上部電極３４とデポシールド１１ａとに可変直流電源１４２を接続し、下部電極であるサセプタ１６とデポシールド１１ｂとに可変直流電源１４６を接続している。すなわち、可変直流電源１４２の一方の極を上部電極３４に接続し、他方の極をデポシールド１１ａに接続しており、可変直流電源１４６の一方の極をサセプタ１６に接続し、他方の極をデポシールド１１ｂに接続している。これら可変直流電源１４２，１４６は、それぞれオン・オフスイッチ１４４，１４８でオン・オフ可能となっている。
なお、これら可変直流電源１４２，１４６、オン・オフスイッチ１４４，１４８は図示しないコントローラで制御される。また、実施形態３と同様、直流電源１４８は整合器８８に内蔵されているフィルタを介してサセプタ１６に接続されている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１４２から上部電極３４およびデポシールド１１ａに所定の直流電圧が印加され、可変直流電源１４６からサセプタ１６およびデポシールド１１ｂに所定の直流電圧が印加される。この場合に、直流電圧が上部電極３４に印加されていることから、実施形態１における直流電圧印加の効果を得ることができる。また、デポシールド１１と上部電極３４および下部電極であるサセプタ１６は、グランドから浮いているのでデポシールド１１と上部電極３４、およびデポシールド１１とサセプタ１６はそれぞれの電位差は、印加電圧値で自然に決まる。したがって、グランドをプラズマに露出しなくてもアーク防止効果が得られる他、両者の電位差によりイオンが加速され、デポシールド１１への堆積物（デポ）の付着を抑制することができる。さらに、電位方向や電圧の最適化により排気空間にポテンシャル差をつくることにより、プラズマ閉じこめ作用を得ることができる。
なお、本実施形態において、可変直流電源１４２、１４６の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１０について説明する。
図６４は、本発明の実施形態１０に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６４においては、図１および図６３と同じものには同じ符号を付して説明を省略する。
本実施形態では、実施形態９と同様、フローティング壁であるデポシールド１１を互いに絶縁されたデポシールド１１ａとデポシールド１１ｂとを有する構造とし、デポシールド１１ａとチャンバ１０の壁とに可変直流電源１５０を接続し、デポシールド１１ｂとチャンバ１０の壁とに可変直流電源１５４を接続している。すなわち、可変直流電源１５０の一方の極をデポシールド１１ａに接続し、他方の極をチャンバ１０の壁に接続しており、可変直流電源１５４の一方の極をデポシールド１１ｂに接続し、他方の極をチャンバ１０の壁に接続している。これら可変直流電源１５０，１５４は、それぞれオン・オフスイッチ１５２，１５６でオン・オフ可能となっている。なお、これら可変直流電源１５０，１５４、オン・オフスイッチ１５２，１５６は図示しないコントローラで制御される。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１５０からフローティング壁であるデポシールド１１ａおよび接地壁であるチャンバ１０の壁に所定の直流電圧が印加され、可変直流電源１５４からフローティング壁であるデポシールド１１ｂおよび接地壁であるチャンバ１０の壁定の直流電圧が印加される。この場合に、デポシールドの電位を最適に与えて、イオンの加速電圧を得ることにより、デポシールド１１への堆積物（デポ）の付着を抑制することができる。さらに、外側のデポシールド１１ａと内側のデポシールド１１ｂの電圧を最適化することで電子がより広がるのを防ぐことにより、プラズマ閉じこめ作用を得ることができる。図６４はプラズマが下に広がらなくするために横方向の電界を与える例である。
なお、本実施形態において、可変直流電源１５０、１５４の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１１について説明する。
図６５は、本発明の実施形態１１に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６５において、図１および図６３と同じものには同じ符号を付して説明を省略する。
本実施形態では実施形態９と同様、フローティング壁であるデポシールド１１を互いに絶縁されたデポシールド１１ａとデポシールド１１ｂとを有する構造とし、デポシールド１１ａとデポシールド１１ｂとに可変直流電源１５８を接続している。すなわち、可変直流電源１５８の一方の極をデポシールド１１ａに接続し、他方の極をデポシールド１１ｂに接続している。この可変直流電源１５８は、オン・オフスイッチ１６０でオン・オフ可能となっている。なお、可変直流電源１５８、オン・オフスイッチ１６０は図示しないコントローラで制御される。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１５８からデポシールド１１ａおよびデポシールド１１ｂに所定の直流電圧が印加される。この際に、２箇所以上のデポシールドに電位差を与えることで、イオンを加速させることにより、絶縁性遮蔽部材４２および絶縁体である内壁部材２６への堆積物（デポ）の付着を抑制することができる。さらに、排気方向に垂直に電界がかかることで、イオンや電子をデポシールドにぶつけて消滅させること、すなわち、プラズマ閉じこめ作用を得ることができる。
なお、本実施形態において、可変直流電源１５８の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１２について説明する。
図６６は、本発明の実施形態１２に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６６においては、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、上部電極３４と導電性のフォーカスリング（補正リング）２４とに可変直流電源１６２を接続している。すなわち、可変直流電源１６２の一方の極を上部電極３４に接続し、他方の極を下部電極であるサセプタ１６の上方に載置されたフォーカスリング２４に接続している。この可変直流電源１６２は、オン・オフスイッチ１６４によりオン・オフ可能となっている。なお、可変直流電源１６２およびオン・オフスイッチ１６４は図示しないコントローラで制御される。また、導電性のフォーカスリング２４は、電気的に接地されている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、可変直流電源１６２から上部電極３４およびフォーカスリング２４に所定の直流電圧が印加される。この場合に、直流電圧が上部電極３４に印加されていることから、実施形態１における直流電圧印加の効果を得ることができるとともに、所定の電圧を印加することでウエハ面内で均一性の良いエッチングを行うことが可能となる。
なお、本実施形態において、可変直流電源１６２の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１３について説明する。
図６７は、本発明の実施形態１３に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図６７においては、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、補正リングであるフォーカスリング２４と静電チャック１８との間のウエハＷに隣接した位置に冷却可能な冷却リング１６６を設け、かつフォーカスリング２４とチャンバ１０の壁とに可変直流電源１６７を接続している。すなわち、可変直流電源１６７の一方の極をフォーカスリング２４に接続し、他方の極をチャンバ１０の壁に接続している。電源１６７からフォーカスリング２４に至る給電線には、ローパスフィルタ（ＬＰＦ）１６９が介在されている。また、可変直流電源１６７と並列にスイッチ１６８が設けられている。冷却リング１６６は、冷却機構１７０により冷却可能となっている。冷却リング１６６およびフォーカスリング２４の温度は、温度計測システム１７１により計測される。温度制御部１７２は、温度計測システム１７１からの信号を入力し、冷却機構１７０および可変直流電源１６７およびスイッチ１６８に制御信号を出力することにより、冷却リング１６６およびフォーカスリング２４の温度を制御可能となっている。冷却機構としては、例えば、冷却リング１６６とサセプタとの間にＨｅガス等の熱伝達ガスを供給するものを挙げることができる。この場合には、熱伝達ガスの供給圧力を変化させることにより、サセプタ１６内を循環する冷媒の冷熱の伝達度合を変化させて冷却リング温度制御が可能となる。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、冷却リング１６６によりウエハＷのエッジ部を冷却することによりウエハＷのエッジ部にデポが付着することを防止することができるとともに、フォーカスリング２４に直流電圧を印加することにより、温度低下によるエッチング特性の悪化を防止することができる。
以下、詳細に説明する。
プラズマ処理装置においては、通常、図６８に示すようにウエハＷの外周に隣接してフォーカスリング２４が設けられているが、プラズマ処理中にはフォーカスリング２４の温度が上昇し、そのためウエハＷのエッジ部および裏面にデポ１７３が付着する。デポの付着を防止するためにフォーカスリング２４を冷却するとこのようなデポの付着は減少するが、ウエハＷのエッジ部におけるエッチング特性（特にレジストのエッチングレート等）が悪化し、デポ付着とエッチング特性とがトレードオフの関係になってしまう。
これに対して、本実施形態では、冷却リング１６６をウエハＷのエッジ部よりも低温に冷却することにより、ウエハＷのエッジ部にデポが付着する代わりに冷却リング１６６にデポを付着させるので、ウエハＷのエッジ部および裏面へのデポの付着を防止することができる。一方、フォーカスリング２４に直流電圧を印加して温度を上昇させることにより、冷却リング１６６がウエハエッジ近傍空間の温度を低下させることを防止することができ、エッチング特性を低下させない。
本実施形態において、温度制御は必ずしも必要はなく、冷却リング１６６の温度がウエハＷのエッジ部の温度よりも低くなればよい。また、フォーカスリング２４のみを計測して制御するようにしてもよい。したがって、図６９に示すように、冷却リング１６６とサセプタ１６との間に良熱伝導体、例えばシリコンラバー１７４を介在させて冷却部材１６６をより冷却しやすくするだけでもよい。可能ならば、図７０に示すように、高周波電力が伝達しにくく熱だけ伝達しやすい誘電体、例えばＡｌＮからなる部材１７４ａをシリコンラバー１７４等で上下から挟み込むように構成することが好ましい。これにより冷却リング１６６の高周波電力による加熱を極力防止することができ、冷却の程度をより高くすることが可能となる。
また、図７１に示すように、フォーカスリング２４とサセプタ１６とを絶縁部材１７５で絶縁しておけば、高周波電力の影響を受けずにフォーカスリング２４に直流電圧を印加することができる。この場合には、ローパスフィルタ（ＬＰＦ）１６９は不要である。
さらに、図７２に示すように、サセプタ１６を通してフォーカスリング２４に直流電圧を印加することもできる。この場合には、フォーカスリング２４とサセプタ１６とをコンタクトピン１７６などで電気的に接続しておき、直流電圧を高周波電源９０の給電線を介してサセプタ１６に印加する。サセプタ１６を介して供給される高周波電力による温度上昇が無視できない場合には、図示のように冷却リング１６６とサセプタ１６との間に誘電体部材１７を介在させることにより、冷却リング１６６への高周波電力を遮断して温度上昇を抑えることができる。
さらにまた、図７３に示すように、冷却リング１６６の上にフォーカスリング２４を配置するようにしてもよい。
なお、本実施形態において、フォーカスリング２４に印加する直流電圧の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。さらに、エッチング特性の劣化が問題にならない場合には、フォーカスリング２４への電圧印加を行わずに冷却リング１６６を設けるだけでも効果がある。
次に、本発明の実施形態１４について説明する。
図７４は、本発明の実施形態１４に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図７４においては、図１と同じものには同じ符号を付して説明を省略する。
本実施形態では、補正リングであるフォーカスリングを静電チャック１８に隣接した内側の第１フォーカスリング２４ａと、その外側の第２フォーカスリング２４ｂとに分離した構成とし、第１フォーカスリング２４ａと第２フォーカスリング２４ｂとに可変直流電源１７８を接続している。すなわち、可変直流電源１７８の一方の極を第１フォーカスリング２４ａに接続し、他方の極を第２フォーカスリング２４ｂに接続している。電源１７８からの給電線には、ローパスフィルタ（ＬＰＦ）１８０が介在されている。また、可変直流電源１７８と並列にスイッチ１８２が設けられている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、内側の第１フォーカスリング２４ａと外側の第２フォーカスリング２４ｂに可変直流電源１７８から直流電圧を印加する。この際に、内側の第１フォーカスリング２４ａと外側の第２フォーカスリング２４ｂに印加する電圧（電圧の方向）を異ならせることができ、その値も変化させることができるので、ウエハＷの外周のプラズマを制御することができ、ウエハＷのエッジ部においてプロセス特性の悪化を低減することができる。例えば、ウエハＷのエッジにおけるエッチングレートの低下や、ウエハＷのエッジにおけるエッチング形状の曲がり等を低減することができる。
本実施形態のプラズマ処理装置において、実施形態１３と同様の冷却機構を設けて第１フォーカスリング２４ａを冷却することにより、第１フォーカスリング２４ａを冷却リングとして機能させれば、ウエハＷのエッジ部や裏面へのデポの付着を防止することも可能である。また、第１および第２フォーカスリング２４ａ，２４ｂの温度を実施形態１３と同様に計測して、これらの温度が所定値になるように実施形態１３と同様、温度制御部により可変直流電源の電圧や極性を制御するようにしてもよい。冷却機構を設ける場合には、第１フォーカスリング２４ａの冷却を制御するようにしてもよい。
また、図７５に示すように、第１フォーカスリング２４ａと第２フォーカスリング２４ｂとをウエハＷのエッジ近傍において上下に配置するようにしてもよい。これによっても同様の効果を得ることができる。
なお、本実施形態において、第１および第２フォーカスリング２４ａ，２４ｂに印加する直流電圧の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１５について説明する。
図７６は、本発明の実施形態１５に係るプラズマ処理装置の要部を簡略化して示す概略断面図である。図７６においては、図１および図７４と同じものには同じ符号を付して説明を省略する。
本実施形態では、実施形態１４と同様に、補正リングであるフォーカスリングを静電チャック１８に隣接した内側の第１フォーカスリング２４ａと、その外側の第２フォーカスリング２４ｂとに分離した構成とし、第１フォーカスリング２４ａと第２フォーカスリング２４ｂとに、それぞれ別個の第１可変直流電源１８４および第２可変直流電源１８６を接続している。すなわち、第１可変直流電源１８４の一方の極を第１フォーカスリング２４ａに接続し、第２可変直流電源１８６の一方の極を第２フォーカスリング２４ｂに接続し、第１および第２可変直流電１８４，１８６の他方の極をいずれもチャンバ１０の壁に接続している。第１および第２可変直流電１８４，１８６からの給電線には、それぞれ第１ローパスフィルタ（ＬＰＦ）１８８および第２ローパスフィルタ（ＬＰＦ）１９０が介在されている。第１可変直流電源１８４および第２可変直流電源１８６とそれぞれ並列にスイッチ１８５，１８７が設けられている。
このように構成されるプラズマ処理装置においては、実施形態１と同様にしてプラズマを形成した際に、内側の第１フォーカスリング２４ａと外側の第２フォーカスリング２４ｂにそれぞれ第１可変直流電源１８４および第２可変直流電源１８６から独立に直流電圧を印加する。この際に、両者に印加する電圧（電圧の方向）を異ならせることができ、それらの値を独立して自由に変化させることができるので、実施形態１４の場合よりもウエハＷの外周のプラズマを高精度で制御することができ、ウエハＷのエッジ部において、上述したウエハＷのエッジにおけるエッチングレートの低下や、ウエハＷのエッジにおけるエッチング形状の曲がり等のプロセス特性の悪化を、より効果的に低減することができる。
本実施形態のプラズマ処理装置においても、実施形態１３と同様の冷却機構を設けて第１フォーカスリング２４ａを冷却することにより、第１フォーカスリング２４ａを冷却リングとして機能させれば、ウエハＷのエッジ部や裏面へのデポの付着を防止することも可能である。また、第１および第２フォーカスリング２４ａ，２４ｂの温度を実施形態１３と同様に計測して、これらの温度が所定値になるように実施形態１２３同様、温度制御部により可変直流電源の電圧や極性を制御するようにしてもよい。冷却機構を設ける場合には、第１フォーカスリング２４ａの冷却を制御するようにしてもよい。
また、図７７に示すように、第１可変電源１８４および第２可変電源１８６の前記他方の極をローパスフィルタ（ＬＰＦ）１９２を介して上部電極３４に接続してもよい。さらに、図７８に示すように、第１フォーカスリング２４ａと第２フォーカスリング２４ｂとをウエハＷのエッジ近傍において上下に配置するようにしてもよく、これによっても同様の効果を得ることができる。
なお、本実施形態において、第１および第２フォーカスリング２４ａ，２４ｂに印加する直流電圧の極性は逆であってもよいし、直流電圧の代わりに交流電圧を印加してもよい。また、電圧はパルス状でも、ＡＭ変調やＦＭ変調等、変調されたものであってもよい。
次に、本発明の実施形態１６について説明する。
図７９は、本発明の実施形態１６に係るプラズマエッチング装置を簡略化して示す概略断面図である。この装置は、下部電極であるサセプタ１６に第１の高周波電源２００からプラズマ生成用の例えば１３．５６ＭＨｚの高周波（ＲＦ）電力を印加する下部ＲＦ１周波印加タイプのプラズマエッチング装置であって、図示のように上部電極２３４´に可変直流電源２０４を接続して所定の直流（ＤＣ）電圧が印加されるプラズマエッチング装置である。図７９は詳細を省略した図であるが、本実施形態のプラズマエッチング装置は、下部に高周波電力を１周波のみ印加する点以外は、実施形態３の下部ＲＦ２周波印加タイプのプラズマエッチング装置と同じである。
本実施形態のプラズマエッチング装置であっても、上部電極２３４′に可変直流電源２０４からの直流電圧を印加することで、実施形態３のプラズマエッチング装置と同様の効果を得ることができる。すなわち、（１）第１電極の自己バイアス電圧の絶対値を大きくして第１電極表面へのスパッタ効果、（２）第１電極におけるプラズマシースを拡大させ、形成されるプラズマが縮小化される効果、（３）第１電極近傍に生じた電子を被処理基板上に照射させる効果、（４）プラズマポテンシャルを制御する効果、（５）電子（プラズマ）密度を上昇させる効果、（６）中心部のプラズマ密度を上昇させる効果の少なくとも一つを奏することができる。
また、上記実施形態１〜３で説明した、上部電極への直流電圧の印加に関係する装置構成及び手法を、本実施形態のプラズマエッチング装置に適用することができる。例えば、上記実施形態３の導電性部材や、上記実施形態３の図４７〜図４９で説明したスイッチ、処理ガスの組み合わせなどを本実施形態のプラズマエッチング装置に適用することは、当然に可能である。
また、上記実施形態４〜１５で説明した、上部電極や上部電極以外の部材への直流電圧の印加に関係する装置構成及び手法を、本実施形態のプラズマエッチング装置に適用することができる。
次に、本発明の実施形態１７について説明する。
図８０は、本発明の実施形態１７に係るプラズマエッチング装置を簡略化して示す概略断面図である。この装置は、下部電極であるサセプタ１６に第１の高周波電源８９から整合器８７を介して第１の高周波（ＲＦ）電力を印加するとともに第２の高周波電源９０から整合器８８を介して第２の高周波（ＲＦ）電力を印加し、さらに第３の高周波電源２２４から第３の高周波電力を整合器２２５を介して上部電極３４に印加する上部ＲＦ１周波下部ＲＦ２周波タイプのプラズマエッチング装置であって、図示のように上部電極３４に可変直流電源５０を接続して所定の直流（ＤＣ）電圧が印加されるプラズマエッチング装置である。なお、このプラズマエッチング装置は、プラズマ形成用の高周波電力を出力する高周波電源が第３の高周波電源であることが好ましく、イオン引き込み用の高周波電力を出力する高周波電源が第１の高周波電源および第２の高周波電源であることが好ましい。
本実施形態のプラズマエッチング装置であっても、上部電極３４に可変直流電源５０からの直流電圧を印加することで、実施形態３のプラズマエッチング装置と同様の効果を得ることができる。すなわち、（１）第１電極の自己バイアス電圧の絶対値を大きくして第１電極表面へのスパッタ効果、（２）第１電極におけるプラズマシースを拡大させ、形成されるプラズマが縮小化される効果、（３）第１電極近傍に生じた電子を被処理基板上に照射させる効果、（４）プラズマポテンシャルを制御する効果、（５）電子（プラズマ）密度を上昇させる効果、（６）中心部のプラズマ密度を上昇させる効果の少なくとも一つを奏することができる。
また、上記実施形態１〜３で説明した、上部電極への直流電圧の印加に関係する装置構成及び手法を、本実施形態のプラズマエッチング装置に適用することができる。例えば、上記実施形態１の導電性部材や、処理ガスの組み合わせなどを本実施形態のプラズマエッチング装置に適用することは、当然に可能である。
また、上記実施形態４〜１５で説明した、上部電極や上部電極以外の部材への直流電圧の印加に関係する装置構成及び手法を、本実施形態のプラズマエッチング装置に適用することができる。
なお、図示したように切替スイッチ２２６により、上部電極３４を第３の高周波電源２２４および可変直流電源５０に接続するか、または接地するか切替可能とすることもできる。なお、参照符号２２７はローパスフィルタであり、２２８はハイパスフィルタである。
以上、本発明の実施形態を説明してきたが、上記実施形態の内容に限定されることなく、種々の装置構成や手法の、組み合わせ、変形が可能である。例えば、上記実施形態４〜１５で説明した、上部電極や上部電極以外の部材への直流電圧の印加に関係する装置構成及び手法を、実施形態２、３のプラズマエッチング装置に適用することもできる。また、図８１に示すように、下部電極であるサセプタ１６に第１の高周波電源４８′からプラズマ生成用の例えば６０ＭＨｚの高周波電力を印加するとともに、第２の高周波電源９０′からイオン引き込み用の例えば２ＭＨｚの高周波電力を印加し、さらに直流電源１９８を下部電極であるサセプタ１６に印加するようにしてもよい。さらに、図８２に示すように、図７９の上部電極に接続された可変直流電源２０４の代わりに下部電極に接続された可変直流電源２０２を設けてもよい。上記実施形態１〜１５で説明した直流電圧の印加手法は、上記図８１、図８２のタイプの装置であっても適用可能である。
また、以上では、プラズマエッチング装置を例に説明したが、他のプラズマを用いて半導体基板を処理する装置にも適用可能である。例えばプラズマ成膜装置が挙げられる。
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４，３４′…上部電極
４４…給電棒
４６，８８…整合器
４８…第１の高周波電源
５０…可変直流電源
５１…コントローラ
５２…オン・オフスイッチ
６６…処理ガス供給源
８４…排気装置
９０…第２の高周波電源
９１…ＧＮＤブロック
Ｗ…半導体ウエハ（被処理基板）

Claims (12)

  1. 被処理基板が収容され、真空排気可能な処理容器と、
    処理容器内に対向して配置される第１電極および被処理基板を支持する第２電極と、
    前記第２の電極にプラズマ形成用の第１の高周波電力を印加する第１の高周波電力印加ユニットと、
    前記第２電極に第２の高周波電力を印加する第２の高周波電力印加ユニットと、
    前記第１電極に直流電圧を印加する直流電源と、
    前記処理容器内に処理ガスを供給する処理ガス供給ユニットと、
    前記第１電極に印加された前記直流電源からの直流電圧に基づく電流をプラズマを介して逃がすために、前記第１電極の近傍に設置され常時接地されている導電性部材と
    を具備し、前記導電性部材は、前記処理容器内に形成されるプラズマに面するように設けられていることを特徴とするプラズマ処理装置。
  2. 前記第１電極の周囲には、導電性材料に絶縁材料を被覆してなる被覆部材を有し、
    前記導電性部材は、前記被覆部材に支持され、プラズマに露出しており、前記被覆部材の前記導電性材料を通して接地されることを特徴とする請求項１に記載のプラズマ処理装置。
  3. 前記導電性部材は、前記第１電極の外側にリング状に配置されることを特徴とする請求項２に記載のプラズマ処理装置。
  4. 前記導電性部材は、プラズマ処理の際の飛翔物の付着を防止するための凹所を有していることを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマ処理装置。
  5. 前記直流電源は、前記第１電極への印加電圧、印加電流および印加電力のいずれかが可変であることを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマ処理装置。
  6. 前記第１電極の前記第２電極との対向面は、シリコン含有物質で形成されていることを特徴とする請求項１から請求項５のいずれか１項に記載のプラズマ処理装置。
  7. 前記導電性部材は、シリコン含有物質で形成されていることを特徴とする請求項１から請求項６のいずれか１項に記載のプラズマ処理装置。
  8. 処理容器内に、第１電極および被処理基板を支持する第２電極を対向して配置し、前記第２の電極にプラズマ形成用の第１の高周波電力を印加し、前記第２電極に第２の高周波電力を印加しながら、前記処理容器内に処理ガスを供給し、該処理ガスのプラズマを生成させて、前記第２電極に支持された被処理基板にプラズマ処理を施すプラズマ処理方法であって、
    前記第１電極に直流電圧を印加する工程と、前記第１電極に直流電圧を印加しながら、前記被処理基板にプラズマ処理を施す工程と、常時接地されている導電性部材を、前記処理容器内に形成されるプラズマに面するように、前記第１電極近傍に設置し、前記第１電極に印加された直流電圧に基づく電流をプラズマを介して逃がす工程とを有することを特徴とするプラズマ処理方法。
  9. 前記第１電極の周囲には、導電性材料に絶縁材料を被覆してなる被覆部材を有し、
    前記導電性部材は、前記被覆部材に支持され、プラズマに露出しており、前記被覆部材の前記導電性材料を通して接地されることを特徴とする請求項８に記載のプラズマ処理方法。
  10. 前記導電性部材は、前記第１電極の外側にリング状に配置されることを特徴とする請求項９に記載のプラズマ処理方法。
  11. 前記導電性部材は、シリコン含有物質で形成されていることを特徴とする請求項８から請求項１０のいずれか１項に記載のプラズマ処理方法。
  12. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に、請求項８から請求項１１のいずれか１項に記載のプラズマ処理方法が行われるように、プラズマ処理装置を制御することを特徴とするコンピュータ読み取り可能な記憶媒体。
JP2014148506A 2004-06-21 2014-07-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体 Active JP6029623B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014148506A JP6029623B2 (ja) 2004-06-21 2014-07-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2004183093 2004-06-21
JP2004183093 2004-06-21
JP2005013912 2005-01-21
JP2005013912 2005-01-21
JP2005045095 2005-02-22
JP2005045095 2005-02-22
JP2014148506A JP6029623B2 (ja) 2004-06-21 2014-07-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013089519A Division JP5714048B2 (ja) 2004-06-21 2013-04-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015145789A Division JP5976898B2 (ja) 2004-06-21 2015-07-23 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Publications (2)

Publication Number Publication Date
JP2015005755A JP2015005755A (ja) 2015-01-08
JP6029623B2 true JP6029623B2 (ja) 2016-11-24

Family

ID=35509997

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2010249960A Active JP5491358B2 (ja) 2004-06-21 2010-11-08 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2010249961A Active JP5491359B2 (ja) 2004-06-21 2010-11-08 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2010249962A Active JP5349445B2 (ja) 2004-06-21 2010-11-08 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2013089519A Active JP5714048B2 (ja) 2004-06-21 2013-04-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2014148506A Active JP6029623B2 (ja) 2004-06-21 2014-07-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2015145789A Active JP5976898B2 (ja) 2004-06-21 2015-07-23 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Family Applications Before (4)

Application Number Title Priority Date Filing Date
JP2010249960A Active JP5491358B2 (ja) 2004-06-21 2010-11-08 プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2010249961A Active JP5491359B2 (ja) 2004-06-21 2010-11-08 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2010249962A Active JP5349445B2 (ja) 2004-06-21 2010-11-08 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP2013089519A Active JP5714048B2 (ja) 2004-06-21 2013-04-22 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2015145789A Active JP5976898B2 (ja) 2004-06-21 2015-07-23 プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体

Country Status (6)

Country Link
EP (5) EP2479783B1 (ja)
JP (6) JP5491358B2 (ja)
KR (8) KR101248709B1 (ja)
CN (6) CN102256431B (ja)
TW (4) TWI447803B (ja)
WO (1) WO2005124844A1 (ja)

Families Citing this family (378)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2479783B1 (en) * 2004-06-21 2018-12-12 Tokyo Electron Limited Plasma processing apparatus and method
JP4911982B2 (ja) * 2006-02-06 2012-04-04 東京エレクトロン株式会社 ガス供給装置，基板処理装置，ガス供給方法及びガス供給制御方法
JP4911984B2 (ja) * 2006-02-08 2012-04-04 東京エレクトロン株式会社 ガス供給装置，基板処理装置，ガス供給方法及びシャワーヘッド
JP2007234770A (ja) * 2006-02-28 2007-09-13 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP2007250967A (ja) * 2006-03-17 2007-09-27 Tokyo Electron Ltd プラズマ処理装置および方法とフォーカスリング
JP5461759B2 (ja) * 2006-03-22 2014-04-02 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
JP5638682B2 (ja) * 2006-03-22 2014-12-10 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US7883632B2 (en) * 2006-03-22 2011-02-08 Tokyo Electron Limited Plasma processing method
JP4972327B2 (ja) * 2006-03-22 2012-07-11 東京エレクトロン株式会社 プラズマ処理装置
JP4884047B2 (ja) * 2006-03-23 2012-02-22 東京エレクトロン株式会社 プラズマ処理方法
JP4885585B2 (ja) * 2006-03-23 2012-02-29 東京エレクトロン株式会社 プラズマ処理装置、プラズマ処理方法及び記憶媒体
US8104428B2 (en) 2006-03-23 2012-01-31 Tokyo Electron Limited Plasma processing apparatus
US8141514B2 (en) 2006-03-23 2012-03-27 Tokyo Electron Limited Plasma processing apparatus, plasma processing method, and storage medium
JP4885586B2 (ja) * 2006-03-23 2012-02-29 東京エレクトロン株式会社 プラズマ処理装置
JP2007258500A (ja) * 2006-03-24 2007-10-04 Hitachi High-Technologies Corp 基板支持装置
US20080006205A1 (en) * 2006-07-10 2008-01-10 Douglas Keil Apparatus and Method for Controlling Plasma Potential
JP5323306B2 (ja) * 2006-07-12 2013-10-23 東京エレクトロン株式会社 プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8129282B2 (en) 2006-07-19 2012-03-06 Tokyo Electron Limited Plasma etching method and computer-readable storage medium
JP2008028022A (ja) * 2006-07-19 2008-02-07 Tokyo Electron Ltd プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
US8083961B2 (en) * 2006-07-31 2011-12-27 Tokyo Electron Limited Method and system for controlling the uniformity of a ballistic electron beam by RF modulation
JP2008078515A (ja) 2006-09-25 2008-04-03 Tokyo Electron Ltd プラズマ処理方法
JP5192209B2 (ja) 2006-10-06 2013-05-08 東京エレクトロン株式会社 プラズマエッチング装置、プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
KR100898165B1 (ko) * 2006-11-24 2009-05-19 엘지전자 주식회사 플라즈마 발생장치 및 방법
US7829469B2 (en) * 2006-12-11 2010-11-09 Tokyo Electron Limited Method and system for uniformity control in ballistic electron beam enhanced plasma processing system
US8222156B2 (en) * 2006-12-29 2012-07-17 Lam Research Corporation Method and apparatus for processing a substrate using plasma
JP5371238B2 (ja) * 2007-12-20 2013-12-18 東京エレクトロン株式会社 プラズマ処理装置およびプラズマ処理方法
KR100920187B1 (ko) * 2007-12-31 2009-10-06 네스트 주식회사 플라즈마 챔버내의 플라즈마 밀도 분포 제어 방법
JP2009193989A (ja) * 2008-02-12 2009-08-27 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
KR100911327B1 (ko) * 2008-09-26 2009-08-07 주식회사 테스 플라즈마 발생 장치
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5554047B2 (ja) * 2009-10-27 2014-07-23 東京エレクトロン株式会社 プラズマ処理装置
KR101214758B1 (ko) * 2010-02-26 2012-12-21 성균관대학교산학협력단 식각 방법
CN103189957B (zh) 2010-10-05 2016-01-20 欧瑞康先进科技股份公司 用于真空加工聚合物基板的原位调节
JP5759718B2 (ja) * 2010-12-27 2015-08-05 東京エレクトロン株式会社 プラズマ処理装置
JP5690596B2 (ja) * 2011-01-07 2015-03-25 東京エレクトロン株式会社 フォーカスリング及び該フォーカスリングを備える基板処理装置
JP2012204644A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマ処理装置及びプラズマ処理方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN103985659A (zh) * 2011-07-26 2014-08-13 中微半导体设备(上海)有限公司 一种mocvd半导体处理装置及制作方法
US20140256147A1 (en) * 2011-09-26 2014-09-11 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
TWI762170B (zh) 2011-10-05 2022-04-21 美商應用材料股份有限公司 包括對稱電漿處理腔室的電漿處理設備與用於此設備的蓋組件
TWI585837B (zh) * 2011-10-12 2017-06-01 歐瑞康先進科技股份有限公司 濺鍍蝕刻室及濺鍍方法
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9396900B2 (en) * 2011-11-16 2016-07-19 Tokyo Electron Limited Radio frequency (RF) power coupling system utilizing multiple RF power coupling elements for control of plasma properties
JP5848140B2 (ja) * 2012-01-20 2016-01-27 東京エレクトロン株式会社 プラズマ処理装置
JP5951324B2 (ja) * 2012-04-05 2016-07-13 東京エレクトロン株式会社 プラズマ処理装置
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
KR102120628B1 (ko) * 2012-09-26 2020-06-09 어플라이드 머티어리얼스, 인코포레이티드 폐쇄 루프 제어를 갖는 바닥 및 측부 플라즈마 튜닝
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
JP2014082228A (ja) 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
KR101375742B1 (ko) * 2012-12-18 2014-03-19 주식회사 유진테크 기판처리장치
CN103903945B (zh) * 2012-12-24 2016-04-20 中微半导体设备(上海)有限公司 一种稳定脉冲射频的方法
JP6144917B2 (ja) * 2013-01-17 2017-06-07 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理装置の運転方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
CN104051212B (zh) * 2013-03-12 2016-08-31 北京北方微电子基地设备工艺研究中心有限责任公司 等离子体处理装置
US9053908B2 (en) * 2013-09-19 2015-06-09 Lam Research Corporation Method and apparatus for controlling substrate DC-bias and ion energy and angular distribution during substrate etching
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10047438B2 (en) * 2014-06-10 2018-08-14 Lam Research Corporation Defect control and stability of DC bias in RF plasma-based substrate processing systems using molecular reactive purge gas
JP6327970B2 (ja) * 2014-06-19 2018-05-23 東京エレクトロン株式会社 絶縁膜をエッチングする方法
JP6357436B2 (ja) * 2014-07-25 2018-07-11 株式会社日立ハイテクノロジーズ プラズマ処理装置
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9578731B2 (en) 2014-10-16 2017-02-21 Advanced Energy Industries, Inc. Systems and methods for obtaining information about a plasma load
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
TWI632607B (zh) 2015-01-26 2018-08-11 東京威力科創股份有限公司 基板之高精度蝕刻用方法及系統
JP6488150B2 (ja) * 2015-02-27 2019-03-20 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
JP2016178222A (ja) * 2015-03-20 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6424120B2 (ja) * 2015-03-23 2018-11-14 東京エレクトロン株式会社 電源システム、プラズマ処理装置及び電源制御方法
US9799494B2 (en) 2015-04-03 2017-10-24 Tokyo Electron Limited Energetic negative ion impact ionization plasma
JP2016207788A (ja) * 2015-04-20 2016-12-08 東京エレクトロン株式会社 上部電極の表面処理方法、プラズマ処理装置及び上部電極
JP2017010993A (ja) 2015-06-17 2017-01-12 東京エレクトロン株式会社 プラズマ処理方法
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
JP2016096342A (ja) * 2015-11-26 2016-05-26 東京エレクトロン株式会社 プラズマ処理装置
JP6556046B2 (ja) * 2015-12-17 2019-08-07 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
JP6643950B2 (ja) * 2016-05-23 2020-02-12 東京エレクトロン株式会社 プラズマ処理方法
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
US9852889B1 (en) * 2016-06-22 2017-12-26 Lam Research Corporation Systems and methods for controlling directionality of ions in an edge region by using an electrode within a coupling ring
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR101909479B1 (ko) * 2016-10-06 2018-10-19 세메스 주식회사 기판 지지 유닛, 그를 포함하는 기판 처리 장치, 그리고 그 제어 방법
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
JP6709293B2 (ja) * 2016-12-14 2020-06-10 株式会社アルバック 成膜装置及び成膜方法
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
EP3563402B1 (en) 2016-12-27 2021-01-27 Evatec AG Rf capacitive coupled etch reactor and method of etching
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
TWI620228B (zh) * 2016-12-29 2018-04-01 財團法人工業技術研究院 電漿處理裝置與電漿處理方法
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10354844B2 (en) * 2017-05-12 2019-07-16 Asm Ip Holding B.V. Insulator structure for avoiding abnormal electrical discharge and plasma concentration
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
EP3616235A4 (en) 2017-07-07 2021-02-24 Advanced Energy Industries, Inc. INTER-PERIODIC CONTROL SYSTEM FOR PLASMA POWER SUPPLY SYSTEM AND ITS OPERATING PROCESS
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
JP6836976B2 (ja) * 2017-09-26 2021-03-03 東京エレクトロン株式会社 プラズマ処理装置
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
KR102063108B1 (ko) * 2017-10-30 2020-01-08 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR101967436B1 (ko) 2017-11-10 2019-04-10 에스엠에이치 주식회사 벨트 컨베이어
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
JP7206265B2 (ja) 2017-11-27 2023-01-17 エーエスエム アイピー ホールディング ビー．ブイ． クリーン・ミニエンバイロメントを備える装置
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
KR20200108016A (ko) 2018-01-19 2020-09-16 에이에스엠 아이피 홀딩 비.브이. 플라즈마 보조 증착에 의해 갭 충진 층을 증착하는 방법
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
JP7094154B2 (ja) * 2018-06-13 2022-07-01 東京エレクトロン株式会社 成膜装置および成膜方法
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
US11499222B2 (en) 2018-06-27 2022-11-15 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TWI819010B (zh) 2018-06-27 2023-10-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於形成含金屬材料及包含含金屬材料的膜及結構之循環沉積方法
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
JP7203531B2 (ja) * 2018-08-08 2023-01-13 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
JP6833784B2 (ja) * 2018-09-28 2021-02-24 芝浦メカトロニクス株式会社 プラズマ処理装置
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
JP7145041B2 (ja) * 2018-11-08 2022-09-30 東京エレクトロン株式会社 基板支持器、プラズマ処理装置、及びフォーカスリング
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11562887B2 (en) * 2018-12-10 2023-01-24 Tokyo Electron Limited Plasma processing apparatus and etching method
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
CN111354672B (zh) * 2018-12-21 2023-05-09 夏泰鑫半导体(青岛)有限公司 静电卡盘及等离子体加工装置
US11804362B2 (en) 2018-12-21 2023-10-31 Advanced Energy Industries, Inc. Frequency tuning for modulated plasma systems
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
WO2020154310A1 (en) 2019-01-22 2020-07-30 Applied Materials, Inc. Feedback loop for controlling a pulsed voltage waveform
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
JP7462383B2 (ja) 2019-04-15 2024-04-05 東京エレクトロン株式会社 クリーニング方法及びプラズマ処理装置
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
JP2021019198A (ja) 2019-07-19 2021-02-15 エーエスエム・アイピー・ホールディング・ベー・フェー トポロジー制御されたアモルファスカーボンポリマー膜の形成方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
KR20220010438A (ko) 2020-07-17 2022-01-25 에이에스엠 아이피 홀딩 비.브이. 포토리소그래피에 사용하기 위한 구조체 및 방법
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
TW202212623A (zh) 2020-08-26 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法、半導體結構、及系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
CN114256046A (zh) * 2020-09-22 2022-03-29 中微半导体设备(上海)股份有限公司 等离子体处理装置及其工作方法
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
KR20220076343A (ko) 2020-11-30 2022-06-08 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치의 반응 챔버 내에 배열되도록 구성된 인젝터
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
CN115247257B (zh) * 2021-04-25 2024-01-23 广东聚华印刷显示技术有限公司 成膜装置及膜层的制备方法
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11967483B2 (en) 2021-06-02 2024-04-23 Applied Materials, Inc. Plasma excitation with ion energy control
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
JP2024013548A (ja) 2022-07-20 2024-02-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245213A (ja) * 1984-05-21 1985-12-05 Hitachi Ltd プラズマ処理装置
JPS61199078A (ja) * 1985-02-28 1986-09-03 Anelva Corp 表面処理装置
JPH06104898B2 (ja) * 1988-01-13 1994-12-21 忠弘 大見 減圧表面処理装置
JP2574838B2 (ja) * 1988-01-18 1997-01-22 株式会社日立製作所 Ａｌのスパッタエッチング装置
JPH04279044A (ja) * 1991-01-09 1992-10-05 Sumitomo Metal Ind Ltd 試料保持装置
JPH06279044A (ja) * 1993-03-29 1994-10-04 Fujikura Ltd 光ファイバ母材の製造方法
JP3247491B2 (ja) * 1993-05-19 2002-01-15 東京エレクトロン株式会社 プラズマ処理装置
JP3236724B2 (ja) * 1993-11-30 2001-12-10 東京エレクトロン株式会社 真空処理装置
JPH07211489A (ja) * 1994-01-21 1995-08-11 Sumitomo Metal Ind Ltd マイクロ波プラズマ処理装置及び該装置のクリーニング方法
JP3438003B2 (ja) * 1994-04-20 2003-08-18 東京エレクトロン株式会社 プラズマ処理装置
JP3210207B2 (ja) * 1994-04-20 2001-09-17 東京エレクトロン株式会社 プラズマ処理装置
JP3520577B2 (ja) * 1994-10-25 2004-04-19 株式会社日立製作所 プラズマ処理装置
JPH07207471A (ja) * 1994-12-05 1995-08-08 Hitachi Ltd プラズマエッチング装置
JP3257328B2 (ja) * 1995-03-16 2002-02-18 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JPH09111460A (ja) * 1995-10-11 1997-04-28 Anelva Corp チタン系導電性薄膜の作製方法
JP3319285B2 (ja) * 1996-06-05 2002-08-26 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JPH08319588A (ja) * 1996-06-17 1996-12-03 Hitachi Ltd プラズマエッチング装置
JPH1012597A (ja) * 1996-06-20 1998-01-16 Hitachi Ltd プラズマエッチング装置及びプラズマエッチング方法
US6500314B1 (en) * 1996-07-03 2002-12-31 Tegal Corporation Plasma etch reactor and method
JP3220394B2 (ja) * 1996-09-27 2001-10-22 東京エレクトロン株式会社 プラズマ処理装置
JP3582287B2 (ja) * 1997-03-26 2004-10-27 株式会社日立製作所 エッチング装置
JP4008077B2 (ja) * 1997-10-01 2007-11-14 キヤノンアネルバ株式会社 プラズマ処理装置及び静電吸着機構
JP2000164583A (ja) * 1998-06-24 2000-06-16 Hitachi Ltd プラズマ処理装置およびプラズマ処理方法
JP4151749B2 (ja) * 1998-07-16 2008-09-17 東京エレクトロンＡｔ株式会社 プラズマ処理装置およびその方法
JP4066214B2 (ja) * 1998-07-24 2008-03-26 財団法人国際科学振興財団 プラズマプロセス装置
JP4230029B2 (ja) 1998-12-02 2009-02-25 東京エレクトロン株式会社 プラズマ処理装置およびエッチング方法
JP2000299198A (ja) * 1999-02-10 2000-10-24 Tokyo Electron Ltd プラズマ処理装置
JP2000306891A (ja) * 1999-04-22 2000-11-02 Hitachi Ltd プラズマ処理装置
KR100880767B1 (ko) * 1999-05-06 2009-02-02 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치
JP4831853B2 (ja) * 1999-05-11 2011-12-07 東京エレクトロン株式会社 容量結合型平行平板プラズマエッチング装置およびそれを用いたプラズマエッチング方法
JP2000328248A (ja) * 1999-05-12 2000-11-28 Nissin Electric Co Ltd 薄膜形成装置のクリーニング方法及び薄膜形成装置
US6232236B1 (en) * 1999-08-03 2001-05-15 Applied Materials, Inc. Apparatus and method for controlling plasma uniformity in a semiconductor wafer processing system
JP3400770B2 (ja) * 1999-11-16 2003-04-28 松下電器産業株式会社 エッチング方法、半導体装置及びその製造方法
JP4454781B2 (ja) * 2000-04-18 2010-04-21 東京エレクトロン株式会社 プラズマ処理装置
JP4592916B2 (ja) * 2000-04-25 2010-12-08 東京エレクトロン株式会社 被処理体の載置装置
US6779481B2 (en) * 2000-04-27 2004-08-24 Tokyo Electron Limited Electrical coupling between chamber parts in electronic device processing equipment
JP3920015B2 (ja) * 2000-09-14 2007-05-30 東京エレクトロン株式会社 Ｓｉ基板の加工方法
US6872281B1 (en) * 2000-09-28 2005-03-29 Lam Research Corporation Chamber configuration for confining a plasma
US6806201B2 (en) * 2000-09-29 2004-10-19 Hitachi, Ltd. Plasma processing apparatus and method using active matching
JP2002110650A (ja) * 2000-10-03 2002-04-12 Tokyo Electron Ltd プラズマエッチング方法およびプラズマエッチング装置
US6716303B1 (en) * 2000-10-13 2004-04-06 Lam Research Corporation Vacuum plasma processor having a chamber with electrodes and a coil for plasma excitation and method of operating same
JP4602532B2 (ja) * 2000-11-10 2010-12-22 東京エレクトロン株式会社 プラズマ処理装置
JP4877884B2 (ja) * 2001-01-25 2012-02-15 東京エレクトロン株式会社 プラズマ処理装置
JP4213871B2 (ja) * 2001-02-01 2009-01-21 株式会社日立製作所 半導体装置の製造方法
JP2002270586A (ja) 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
WO2002097855A1 (en) * 2001-05-29 2002-12-05 Tokyo Electron Limited Plasma processing apparatus and method
US6984288B2 (en) * 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
JP2003077896A (ja) * 2001-08-31 2003-03-14 Tokyo Electron Ltd エッチング方法
US6887340B2 (en) * 2001-11-13 2005-05-03 Lam Research Corporation Etch rate uniformity
US6828241B2 (en) * 2002-01-07 2004-12-07 Applied Materials, Inc. Efficient cleaning by secondary in-situ activation of etch precursor from remote plasma source
JP4326746B2 (ja) * 2002-01-07 2009-09-09 東京エレクトロン株式会社 プラズマ処理方法
US6744212B2 (en) * 2002-02-14 2004-06-01 Lam Research Corporation Plasma processing apparatus and method for confining an RF plasma under very high gas flow and RF power density conditions
US20040025791A1 (en) * 2002-08-09 2004-02-12 Applied Materials, Inc. Etch chamber with dual frequency biasing sources and a single frequency plasma generating source
JP4071069B2 (ja) * 2002-08-28 2008-04-02 東京エレクトロン株式会社 絶縁膜のエッチング方法
JP2004095663A (ja) * 2002-08-29 2004-03-25 Tokyo Electron Ltd プラズマ処理装置およびプラズマ処理方法
CN1228820C (zh) * 2002-09-04 2005-11-23 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
JP4141234B2 (ja) * 2002-11-13 2008-08-27 キヤノンアネルバ株式会社 プラズマ処理装置
JP4584565B2 (ja) * 2002-11-26 2010-11-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US20050051273A1 (en) * 2003-09-04 2005-03-10 Kenji Maeda Plasma processing apparatus
EP2479783B1 (en) * 2004-06-21 2018-12-12 Tokyo Electron Limited Plasma processing apparatus and method

Also Published As

Publication number Publication date
CN102256431A (zh) 2011-11-23
CN102256431B (zh) 2014-09-17
EP2479784A2 (en) 2012-07-25
KR101270285B1 (ko) 2013-05-31
EP1780777A4 (en) 2009-12-16
JP2011049592A (ja) 2011-03-10
TW200612488A (en) 2006-04-16
KR101180125B1 (ko) 2012-09-05
WO2005124844A1 (ja) 2005-12-29
JP5714048B2 (ja) 2015-05-07
EP2479782B1 (en) 2018-12-19
TWI447802B (zh) 2014-08-01
TW200614368A (en) 2006-05-01
KR20120009516A (ko) 2012-01-31
EP2479783A3 (en) 2014-09-03
KR101250717B1 (ko) 2013-04-03
CN102263001B (zh) 2016-08-03
EP2479782A3 (en) 2014-08-27
KR101247857B1 (ko) 2013-03-26
EP2479783B1 (en) 2018-12-12
JP5491358B2 (ja) 2014-05-14
KR20120107520A (ko) 2012-10-02
KR20070020142A (ko) 2007-02-16
JP2013191857A (ja) 2013-09-26
CN102270577B (zh) 2014-07-23
JP5976898B2 (ja) 2016-08-24
JP2011049591A (ja) 2011-03-10
EP2479783A2 (en) 2012-07-25
KR20120009512A (ko) 2012-01-31
EP2479782A2 (en) 2012-07-25
EP3128538A1 (en) 2017-02-08
CN102263001A (zh) 2011-11-30
JP5349445B2 (ja) 2013-11-20
CN102263026A (zh) 2011-11-30
CN102256432A (zh) 2011-11-23
TW201403709A (zh) 2014-01-16
EP2479784A3 (en) 2014-09-03
KR101248691B1 (ko) 2013-04-03
CN102157372A (zh) 2011-08-17
TWI447803B (zh) 2014-08-01
TWI574318B (zh) 2017-03-11
EP1780777A1 (en) 2007-05-02
KR20070022781A (ko) 2007-02-27
TWI358764B (ja) 2012-02-21
KR100952521B1 (ko) 2010-04-12
JP2015005755A (ja) 2015-01-08
KR101248709B1 (ko) 2013-04-02
CN102270577A (zh) 2011-12-07
CN102263026B (zh) 2016-01-20
KR20120009513A (ko) 2012-01-31
EP3128538B1 (en) 2019-12-04
CN102157372B (zh) 2012-05-30
KR20120009515A (ko) 2012-01-31
CN102256432B (zh) 2014-10-29
KR101247833B1 (ko) 2013-03-26
KR20120009514A (ko) 2012-01-31
EP2479784B1 (en) 2018-12-19
TW200614367A (en) 2006-05-01
JP2015207790A (ja) 2015-11-19
JP2011097063A (ja) 2011-05-12
JP5491359B2 (ja) 2014-05-14

Similar Documents

Publication Publication Date Title
JP5976898B2 (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4672456B2 (ja) プラズマ処理装置
JP4672455B2 (ja) プラズマエッチング装置およびプラズマエッチング方法、ならびにコンピュータ読み取り可能な記憶媒体
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5036143B2 (ja) プラズマ処理装置およびプラズマ処理方法、ならびにコンピュータ読み取り可能な記憶媒体
KR100971799B1 (ko) 플라즈마 처리 장치, 플라즈마 처리 방법 및 컴퓨터 판독가능한 기억 매체

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161018

R150 Certificate of patent or registration of utility model

Ref document number: 6029623

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250