JP5663157B2 - 半導体装置の作製方法及び半導体装置 - Google Patents

半導体装置の作製方法及び半導体装置 Download PDF

Info

Publication number
JP5663157B2
JP5663157B2 JP2009251914A JP2009251914A JP5663157B2 JP 5663157 B2 JP5663157 B2 JP 5663157B2 JP 2009251914 A JP2009251914 A JP 2009251914A JP 2009251914 A JP2009251914 A JP 2009251914A JP 5663157 B2 JP5663157 B2 JP 5663157B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
layer
semiconductor layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009251914A
Other languages
English (en)
Other versions
JP2010135770A (ja
JP2010135770A5 (ja
Inventor
秋元　健吾
健吾 秋元
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009251914A priority Critical patent/JP5663157B2/ja
Publication of JP2010135770A publication Critical patent/JP2010135770A/ja
Publication of JP2010135770A5 publication Critical patent/JP2010135770A5/ja
Application granted granted Critical
Publication of JP5663157B2 publication Critical patent/JP5663157B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

酸化物半導体を用いた半導体装置及びその作製方法に関する。
液晶表示装置に代表されるように、ガラス基板等の平板に形成される薄膜トランジスタは、アモルファスシリコン、多結晶シリコンによって作製されている。アモルファスシリコンを用いた薄膜トランジスタは、電界効果移動度が低いもののガラス基板の大面積化に対応することができ、一方、結晶シリコンを用いた薄膜トランジスタは電界効果移動度が高いものの、レーザアニール等の結晶化工程が必要であり、ガラス基板の大面積化には必ずしも適応しないといった特性を有している。
これに対し、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
このような酸化物半導体の半導体特性は、酸化物半導体に含まれる酸素空孔濃度に大きく影響される。そのため、酸化物半導体の特性変動を抑制するためには、酸化物半導体の酸化還元反応を抑制し、酸素空孔濃度を維持することが重要となる。そこで、酸化物半導体上に珪素を主成分とした酸化膜や窒化膜を用いて水分及び酸素が酸化物半導体へ混入することを防止していた。
しかしながら、酸化シリコン膜や窒化シリコン膜では、水分及び酸素の酸化物半導体への混入を十分に防止することは困難であった。また、水分及び酸素の透過を防ぐために、酸化シリコン膜や窒化シリコン膜の膜厚を厚くすると、応力が大きくなり、クラック（亀裂）が入りやすくなってしまう。
また、水分や酸素に加え、アルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物が酸化物半導体に拡散すると、酸化物半導体の半導体特性が変化してしまうという問題があった。
上記問題点に鑑み、酸化物半導体に水分や酸素などの不純物が混入することを防止し、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することを課題の一とする。または、信頼性に優れた半導体装置を提供することを課題の一とする。
開示する発明の一例は、絶縁表面を有する基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたソース電極及びドレイン電極と、ソース電極及びドレイン電極上に設けられた第１の酸化物半導体層と、ソース電極及びドレイン電極と第１の酸化物半導体層との間に設けられたソース領域及びドレイン領域とを有し、第１の酸化物半導体層と接してバリア膜が設けられていることを含む半導体装置である。
開示する発明の他の一例は、絶縁表面を有する基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート電極層上にゲート絶縁膜を介して設けられた第１の酸化物半導体層と、第１の酸化物半導体層上に離間して設けられたソース領域及びドレイン領域と、ソース領域上に接して設けられたソース電極と、ドレイン領域上に接して設けられたドレイン電極とを有し、第１の酸化物半導体層に接してバリア膜が設けられていることを含む半導体装置である。
開示する発明の他の一例は、絶縁表面を有する基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた第１の酸化物半導体層と、第１の酸化物半導体層のチャネル形成領域と重なる領域に設けられたチャネル保護層と、第１の酸化物半導体層上に設けられたソース電極及びドレイン電極と、第１の酸化物半導体層とソース電極及びドレイン電極との間にソース領域及びドレイン領域と、チャネル保護層に接してバリア膜が設けられていることを含む半導体装置である。
上記において、バリア膜は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜のいずれか一または複数を含むことを特徴としている。バリア膜の膜厚は、１ｎｍ以上２００ｎｍ以下であることが好ましい。
また、上記において、絶縁表面を有する基板上に下地絶縁膜を設けてもよい。下地絶縁膜は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜のいずれか一または複数を含む。
また、上記において、ゲート絶縁膜は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜のいずれか一または複数を含む。
また、上記において、チャネル保護層は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜のいずれか一又は複数を含むことを特徴としている。また、チャネル保護層の膜厚は、０より大きく５ｎｍ以下である。
上記において、ソース領域及びドレイン領域は、第１の酸化物半導体層より導電率が高い第２の酸化物半導体層である。
本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えば、ＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶことがある。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路及び電子機器は全て半導体装置に含まれる。
開示する発明において、水分や酸素などの不純物に対するバリア性能の高い膜を用いて、水分や酸素などの不純物が酸化物半導体に混入することを防止することにより、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
（Ａ）実施の形態１に係る半導体装置の平面図。（Ｂ）Ａ１−Ａ２切断線による図１（Ａ）の断面図。 実施の形態１に係る半導体装置の作製方法を説明する図。 実施の形態１に係る半導体装置の作製方法を説明する図。 実施の形態１に係る半導体装置の作製方法を説明する図。 実施の形態１に係る半導体装置を説明する図。 実施の形態１に係る半導体装置を説明する図。 （Ａ）実施の形態２に係る半導体装置の平面図。（Ｂ）Ａ１−Ａ２切断線による図７（Ａ）の断面図。 実施の形態２に係る半導体装置の作製方法を説明する図。 実施の形態２に係る半導体装置の作製方法を説明する図。 実施の形態２に係る半導体装置の作製方法を説明する図。 （Ａ）実施の形態３に係る半導体装置の平面図。（Ｂ）Ａ１−Ａ２切断線による図１１（Ａ）の断面図。 実施の形態３に係る半導体装置の作製方法を説明する図。 実施の形態６に係る半導体装置を説明する図。 半導体装置のブロック図を説明する図。 信号線駆動回路の構成を説明する図。 信号線駆動回路の動作を説明するタイミングチャート。 信号線駆動回路の動作を説明するタイミングチャート。 シフトレジスタの構成を説明する図。 図１８に示すフリップフロップの接続構成を説明する図。 実施の形態７に係る半導体装置の画素等価回路を説明する図。 実施の形態７に係る半導体装置を説明する図。 実施の形態５に係る半導体装置を説明する図。 実施の形態５に係る半導体装置を説明する図。 実施の形態７に係る半導体装置を説明する図。 電子ペーパーの使用形態の例を説明する図。 電子書籍の一例を示す外観図。 テレビジョン装置及びデジタルフォトフレームの例を示す外観図。 遊技機の例を示す外観図。 携帯電話機の一例を示す外観図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
本明細書において、「膜」とは、全面に形成され、パターン形成されていないものをいう。そして、「層」とは、レジストマスク等により所望の形状にパターン形成されたものをいう。なお、前述のような「膜」と「層」の区別は便宜的に行うものであり、膜と層を特に区別することなく用いることがある。また、積層膜の各層についても、膜と層を特に区別することなく用いることがある。
また、本明細書において「第１」、「第２」、または「第３」等の数詞の付く用語は、要素を区別するために便宜的に付与しているものであり、数的に限定するものではなく、また配置及び段階の順序を限定するものでもない。
（実施の形態１）
本実施の形態では、半導体装置及びその作製工程について、図１乃至図６を用いて説明する。
図１に、本実施の形態の薄膜トランジスタを含む画素を示す。図１（Ａ）は平面図であり、図１（Ｂ）は図１（Ａ）におけるＡ１−Ａ２で切断した断面図である。
図１に示す薄膜トランジスタ１５０は、基板１００上に設けられたゲート電極層１０１と、該ゲート電極層１０１を被覆するゲート絶縁膜１０２と、該ゲート絶縁膜１０２上に設けられた酸化物半導体層１０７と、該酸化物半導体層１０７上に接し、離間して設けられた一対の酸化物半導体層１１１ａ、１１１ｂと、一対の酸化物半導体層１１１ａ、１１１ｂに接し、離間して設けられた一対の導電層１１０ａ、１１０ｂと、で構成される、いわゆる逆スタガ型の薄膜トランジスタである。
酸化物半導体層１０７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成されている。また、酸化物半導体層１１１ａ、１１１ｂは、酸化物半導体層１０７より導電率が高いＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、ソース領域及びドレイン領域を構成する。また、導電層１１０ａ、１１０ｂは、ソース電極層及びドレイン電極層を構成する。離間して設けられた酸化物半導体層１１１ａ、１１１ｂに対応して、ソース電極及びドレイン電極として機能する導電層１１０ａ、１１０ｂが離間して設けられている。つまり、酸化物半導体層１１１ａの上層に導電層１１０ａが設けられており、酸化物半導体層１１１ｂの上層に導電層１１０ｂが設けられている。また、各層は所望の形状にパターン形成されている。なお、酸化物半導体層１１１ａ、１１１ｂをｎ＋層とも記す。
図１に示す薄膜トランジスタ１５０は、ソース領域及びドレイン領域を構成する酸化物半導体層１１１ａ、１１１ｂ間に位置する酸化物半導体層１０７に、凹部を有する例を示している。このような薄膜トランジスタは、チャネルエッチ型ともいわれる。
図１（Ｂ）において、導電層１１０ａ、１１０ｂ上にバリア膜１１３が設けられている。また、バリア膜１１３は、酸化物半導体層１０７の一部と接するように設けられている。バリア膜１１３は、大気中に浮遊する有機物や金属などの不純物、及び水分や酸素などの侵入を防ぐためのものであり、緻密な膜が好ましい。緻密な膜で形成することにより、水分や酸素などの不純物に対するバリア性能が高くなる。バリア膜１１３は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜などの単層又は積層で設けることができる。バリア膜１１３の膜厚は、１ｎｍ以上２００ｎｍ以下が好ましい。なお、バリア膜１１３の膜の性質は、Ｘ線反射率法（Ｘ−ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｅｒ：ＸＲＲ）、昇温脱離ガス分析法（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＴＤＳ）、オージェ電子分光（Ａｕｇｅｒ Ｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＡＥＳ）法、二次イオン質量分析（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）法により求めることができる。
酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中や基材中に含まれる有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
また、図１（Ｂ）において、基板１００とゲート電極層１０１との間に下地絶縁膜を設ける場合には、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などの単層または積層で形成することもできる。下地絶縁膜を緻密な膜で形成することにより、基板１００側から酸化物半導体層に水分や酸素が侵入することを防止することができる。また、基板１００に含まれるアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物が酸化物半導体層に侵入することを防止することができる。なお、半導体装置完成時の酸化物半導体層１０７中のＮａは、５×１０１９／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下とする。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
また、図１（Ａ）に示す薄膜トランジスタ１５０は、液晶表示装置またはＥＬ表示装置に代表される表示装置の画素部に設けられる画素トランジスタに適用することができる。そのため、図示した例では、バリア膜１１３にコンタクトホール１２６が設けられ、バリア膜１１３上に画素電極層（透明導電層１１４）が設けられ、バリア膜１１３に設けられたコンタクトホール１２６を介して、画素電極層（透明導電層１１４）と、導電層１１０ｂと、が接続されている。
図１（Ａ）に示すように、薄膜トランジスタ１５０のソース電極及びドレイン電極の一方は、Ｕ字型（またはコの字型、馬蹄型ともいう）の形状で設けられ、該Ｕ字型の形状であるソース電極及びドレイン電極の一方が、ソース電極及びドレイン電極の他方を囲い込んでいる。ソース電極とドレイン電極との距離はほぼ一定に保たれている。
薄膜トランジスタ１５０を上記した形状とすることで、該薄膜トランジスタ１５０のチャネル幅を大きくすることができ、電流量が増大する。また、電気特性のばらつきを低減することができる。更には、作製工程におけるマスクパターンのずれによる信頼性の低下を抑制することができる。ただし、本実施の形態はこれに限定されず、薄膜トランジスタ１５０のソース電極及びドレイン電極の一方が、必ずしもＵ字型でなくともよい。
次に、半導体装置の作製工程の一例について、図２を用いて説明する。
はじめに、絶縁表面を有する基板１００上にゲート電極層１０１を形成し、続いて当該ゲート電極層１０１上にゲート絶縁膜１０２を形成した後、酸化物半導体膜１０３と酸化物半導体膜１０４を積層して形成する（図２（Ａ）参照）。
絶縁表面を有する基板１００としては、例えば、液晶表示装置などに使用される可視光透過性を有するガラス基板を用いることができる。上記のガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が用いられている。他にも、絶縁表面を有する基板１００として、セラミック基板、石英基板やサファイア基板などの絶縁体でなる絶縁性基板、珪素などの半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレスなどの導電体でなる導電性基板の表面を絶縁材料で被覆したもの、などを用いることができる。
なお、図２（Ａ）に示すように、絶縁表面を有する基板１００上に下地膜となる絶縁膜１３０を設けてもよい。絶縁膜１３０は、基板１００からのアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物の拡散を防止する機能を有する。なお、半導体装置完成時の酸化物半導体層１０７中のＮａは、５×１０１９／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下とする。絶縁膜１３０は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜から選ばれた一または複数の膜による積層構造により形成することができる。
ゲート電極層１０１は、基板１００上に導電膜を形成した後、フォトリソグラフィ法により形成されたレジストマスクを用いて、選択的に導電膜をエッチングすることにより形成することができる。この際、後に形成されるゲート絶縁膜１０２の被覆性を向上し、段切れを防止するために、ゲート電極層１０１の端部がテーパー形状となるようエッチングすることが好ましい。なお、ゲート電極層１０１にはゲート配線等、上記導電膜によって形成される電極や配線が含まれる。
ゲート電極層１０１は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステンなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムなどの低抵抗導電性材料で形成することが望ましい。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料は、チタン、タンタル、タングステン、モリブデン、クロムから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。これらの耐熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成することができる。
ゲート絶縁膜１０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、又は酸化タンタル膜の単層または積層で設けることができる。ゲート絶縁膜１０２は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁膜１０２として、スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成することができる。または、スパッタ法により酸化アルミニウム膜を１００ｎｍの厚さで形成することができる。
絶縁膜１３０またはゲート絶縁膜１０２を緻密な膜で形成することにより、基板１００側から酸化物半導体層に水分や酸素が侵入することを防止することができる。また、基板１００に含まれるアルカリ金属（Ｌｉ、Ｃｓ、Ｎａ等）やアルカリ土類金属（Ｃａ、Ｍｇ等）や他の金属元素などの不純物が酸化物半導体層に侵入することを防止することができる。なお、半導体装置完成時の酸化物半導体層１０７中のＮａは、５×１０１９／ｃｍ３以下、好ましくは１×１０１８／ｃｍ３以下とする。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
ゲート絶縁膜１０２上に酸化物半導体膜１０３を形成する前に、ゲート絶縁膜１０２の表面にプラズマ処理を行ってもよい。プラズマ処理を行うことにより、ゲート絶縁膜１０２の表面に付着しているゴミを除去することができる。
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物（ここでは、基板１００上に形成されたゲート絶縁膜１０２）にバイアス電圧を印加してプラズマ状態として行うことができる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（基板１００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板１００上に形成されたゲート絶縁膜１０２の表面に衝突することによって、当該表面がスパッタエッチングされ、ゲート絶縁膜１０２の表面を改質することができる。このようなプラズマ処理を「逆スパッタ」と呼ぶこともある。本実施の形態では、プラズマ処理の際に基板１００側にバイアス電圧を印加する場合について説明したが、ゲート絶縁膜１０２の表面を改質できるのであれば、バイアス電圧を印加せずにプラズマ処理を行ってもよい。
また、上記プラズマ処理で用いるガスとして、アルゴンガスに代えてヘリウムガスを用いてもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体膜１０３は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体膜１０３を形成する。スパッタの条件としては、例えば、基板１００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ（直径８インチのターゲット使用時）、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体膜１０３を形成することにより、ゲート絶縁膜１０２と酸化物半導体膜１０３の界面にゴミや水分が付着することを抑制することができる。また、酸化物半導体膜１０３の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、ＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。ＲＦスパッタ法は主に、絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に、金属膜を成膜する場合に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置を用いてもよい。多元スパッタ装置では、同一チャンバーで異なる膜を積層形成することも、同一チャンバーで複数種類の材料を同時にスパッタして一の膜を形成することもできる。さらに、チャンバー内部に磁界発生機構を備えたマグネトロンスパッタ装置を用いる方法（マグネトロンスパッタ法）や、マイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法等を用いてもよい。また、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法等を用いてもよい。
次に、酸化物半導体膜１０３上に酸化物半導体膜１０３より導電率が高い酸化物半導体膜１０４を形成する。酸化物半導体膜１０４は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体膜１０３上に酸化物半導体膜１０４を形成することができる。
また、酸化物半導体膜１０４は、酸化物半導体膜１０３の形成の際に用いたターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、形成することができる。スパッタの条件は、例えば、温度を２０℃〜１００℃、圧力を０．１Ｐａ〜２．０Ｐａ、電力を２５０Ｗ〜３ｋＷ（８インチφ時）とすることができる。また、流量が４０ｓｃｃｍのアルゴンガスを導入している。なお、ターゲットの成分比や、その他スパッタの成膜条件などを適宜調節することで、結晶粒の有無や、結晶粒の密度などを調節することができる。結晶粒の直径サイズは、概ね１ｎｍ〜１０ｎｍの範囲とすることができる。酸化物半導体膜１０４の膜厚は、２ｎｍ〜２０ｎｍ程度とすれば良い。もちろん、膜中に結晶粒が含まれる場合には、含まれる結晶粒のサイズは膜厚を超える大きさとならない。
ここで、上記の酸化物半導体膜１０３と酸化物半導体膜１０４の成膜条件を異ならせることが好ましい。例えば、酸化物半導体膜１０３の成膜条件においては、酸化物半導体膜１０４の成膜条件より、アルゴンガスの流量に対する酸素ガスの流量の比を大きくする。具体的には、酸化物半導体膜１０４の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下、または、酸素ガス１０％以下、希ガス９０％以上の雰囲気下とし、酸化物半導体膜１０３の成膜条件は、酸素雰囲気下、または、希ガスに対する酸素ガスの流量比が１以上の雰囲気下とする。また、酸化物半導体膜１０３を大気に曝すことなく酸化物半導体膜１０４を連続して形成してもよい。なお、酸化物半導体膜１０３と酸化物半導体膜１０４は互いに異なる材料を用いて形成しても良い。
次に、酸化物半導体膜１０４上にレジストマスク１０６を形成し、当該レジストマスク１０６を用いて酸化物半導体膜１０３及び酸化物半導体膜１０４を選択的にエッチングして、島状の酸化物半導体層１０７及び島状の酸化物半導体層１０８を形成する（図２（Ｂ）参照）。
この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いることができる。ここでは、酢酸と硝酸と燐酸との混合液を用いたウエットエッチングにより、酸化物半導体膜１０３及び酸化物半導体膜１０４の不要な部分を除去して、島状の酸化物半導体層１０７及び島状の酸化物半導体層１０８を形成する。なお、上記エッチングの後にはレジストマスク１０６は除去する。また、ウエットエッチングに用いるエッチャントは酸化物半導体膜１０３及び酸化物半導体膜１０４をエッチングできるものであればよく、上述したものに限られない。ドライエッチングを行う場合は、塩素を含有するガス、又は塩素を含有するガスに酸素が添加されたガスを用いることが好ましい。塩素と酸素とを含有するガスを用いることで、ゲート絶縁膜１０２と、酸化物半導体膜１０３（及び酸化物半導体膜１０４）とのエッチング選択比がとりやすく、ゲート絶縁膜１０２へのダメージを十分に低減できるためである。
本実施の形態では、酸化物半導体層１０７と酸化物半導体層１０７よりも導電率が高い酸化物半導体層１０８とを積層させて設ける例を示したが、酸化物半導体層１０７を単層で設けることもできる。
次に、島状の酸化物半導体層１０７上に導電膜を形成する。導電膜として、スパッタ法や真空蒸着法等を用いて、アルミニウム、銅、チタン、タンタル、タングステン、モリブデン、ニッケル、マンガン、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。なお、導電膜の形成後に熱処理（例えば、２００〜６００℃程度の熱処理）を行う場合には、導電膜に所定の耐熱性を持たせることが好ましい。
例えば、導電膜としてチタン膜の単層構造で形成することができる。また、導電膜を積層構造としても良く、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜と、チタン膜の３層構造としてもよい。さらに、導電膜を、シリコンを含むアルミニウム膜の単層構造としてもよい。
次に、導電膜上にレジストマスク１０９ａ、１０９ｂを形成し、導電膜を選択的にエッチングして、導電層１１０ａ、１１０ｂを形成すると共に、島状の酸化物半導体層１０８をエッチングして酸化物半導体層１０７よりも導電率が高い半導体領域（酸化物半導体層１１１ａ、１１１ｂ）を形成し、酸化物半導体層１０７の一部の領域（表面付近の一部）を除去（チャネルエッチ）し当該酸化物半導体層１０７に凹部１１２を形成する（図２（Ｃ）参照）。
酸化物半導体層１０７の一部が除去されて形成される凹部１１２は、導電層１１０ａと導電層１１０ｂの間、及び酸化物半導体層１０７より導電率が高い半導体領域（酸化物半導体層１１１ａ）と酸化物半導体層１０７より導電率が高い半導体領域（酸化物半導体層１１１ｂ）の間の領域にあたる。そのため、導電層１１０ａはトランジスタのソース電極又はドレイン電極の一方として機能し、導電層１１０ｂはトランジスタのソース電極又はドレイン電極の他方として機能する。なお、上記エッチングの後にはレジストマスク１０９ａ、レジストマスク１０９ｂは除去する。
この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いることができる。ここでは、塩素を含有するガスを用いてドライエッチングを行うことが好ましい。ドライエッチングを用いることで、ウエットエッチングを用いる場合と比較して配線構造などの微細化が可能となる。また、ドライエッチングを用いることにより、エッチングの制御性が良いため、酸化物半導体層１０７の除去を制御性良く行うことができる。また、塩素を含有するガスには、酸素が添加されているとより好ましい。塩素と酸素とを含有するガスを用いることで、ゲート絶縁膜１０２と酸化物半導体層１０７（及び酸化物半導体層１０８）とのエッチング選択比がとりやすく、ゲート絶縁膜１０２へのダメージを十分に低減できるためである。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導体層１０７及び酸化物半導体層１１１ａ、１１１ｂを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、酸化物半導体層１０７及び酸化物半導体層１１１ａ、１１１ｂ中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層１０７の形成後であれば特に限定されない。
次に、バリア膜１１３を形成する前に酸化物半導体層１０７の表面に対してプラズマ処理を行うことが好ましい。酸化物半導体層１０７表面のプラズマ処理としては、酸素ラジカルによる酸素ラジカル処理や、逆スパッタを行えばよい。
酸素ラジカルによる酸素ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、酸素を含むＨｅ、酸素を含むＡｒなどの雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板１００側にバイアス電圧を印加せずに行うことが好ましい。酸素ラジカル処理を行うことにより島状の酸化物半導体層１０７をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層１０７のエッチングによるダメージを回復することができる。
逆スパッタは、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物（ここでは、基板１００）にバイアス電圧を印加してプラズマ状態として行うことができる。この場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（基板１００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板１００上に形成された酸化物半導体層１０７、ゲート絶縁膜１０２、導電層１１０ａ、１１０ｂの表面に衝突することによって、当該表面がスパッタエッチングされ、その表面を改質することができる。なお、アルゴンガスに代えて、ヘリウムガスを用いてもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体層１０７の表面に対して逆スパッタを行うことにより、酸化物半導体層１０７の表面の大気暴露による酸化物や、吸着した有機物をエッチングにより除去することができる。また、酸化物半導体層１０７の表面を活性化し、次に形成するバリア膜１１３との化学結合を強固にすることができる。逆スパッタは、ＲＦスパッタ法を用いて行うことが好ましい。次に形成するバリア膜１１３をＲＦスパッタ法により形成する場合、バリア膜１１３を大気に曝すことなく形成することができるからである。
次に、ゲート電極層１０１、酸化物半導体層１０７、酸化物半導体層１１１ａ、１１１ｂ、導電層１１０ａ、１１０ｂ等を含む薄膜トランジスタ１５０を覆うように、バリア膜１１３形成する（図２（Ｄ）参照）。バリア膜１１３は、酸化物半導体層１０７が露出している領域に接して設けることが好ましい。バリア膜は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層又は積層で設けることができる。
酸化物半導体層１０７、酸化物半導体層１１１ａ、１１１ｂの半導体特性は、酸化物半導体に含まれる酸素空孔濃度に大きく影響される。酸化物半導体層１０７、酸化物半導体層１１１ａ、１１１ｂに水分及び酸素が侵入すると、酸化物半導体層の半導体特性に大きな影響を及ぼしてしまう。バリア膜１１３は、大気中に浮遊する有機物や金属などの不純物、及び水分や酸素などの侵入を防ぐことができる緻密な膜が好ましい。バリア膜１１３として酸化シリコン膜や窒化シリコン膜などを用いた場合、これらの膜中には分子鎖などによるシリコン原子の空隙が存在することにより、水分や酸素などに対するバリア性が阻害されてしまう。しかし、酸化アルミニウム膜などは、酸化シリコン膜や窒化シリコン膜などに比べ、緻密性が高いためバリア性能に優れている。したがって、酸化物半導体層のバリア膜として用いることにより、酸化物半導体層に水分や酸素などの不純物が侵入することを防ぐことができる。
バリア膜１１３として機能する酸化アルミニウム膜を形成する場合、スパッタ法を用い、例えば、酸化アルミニウム（Ａｌ２Ｏ３）ターゲットを用い、アルゴン雰囲気下にて成膜する。非常に高い透光性を得るためには、酸化アルミニウム膜に含まれる不純物、特に窒素は、０〜２．５ａｔｍ％未満であればよく、スパッタ条件（基板温度、原料ガス及びその流量、成膜圧力など）を適宜調節することによって窒素濃度を調節することができる。また、アルミニウム（Ａｌ）ターゲットを用い、酸素ガスを含む雰囲気下にて成膜してもよい。具体的には、ＲＦスパッタ法によりφ８ｉｎｃｈのアルミニウムターゲットを用い、成膜電力を１ｋＷ、成膜圧力を０．４Ｐａ、アルゴンガス（１０ｓｃｃｍ）、酸素ガス（５ｓｃｃｍ）、ターゲットと基板間距離１６０ｍｍ、成膜時基板温度を２０℃〜２５℃とし、成膜レートを１．５ｎｍ／ｍｉｎとして形成する。
または、バリア膜１１３として機能する窒化アルミニウム膜を形成する場合、スパッタ法を用い、例えば、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスを混合した雰囲気下にて成膜する。具体的には、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガス（２０ｓｃｃｍ）と窒素ガス（２０ｓｃｃｍ）を混合した雰囲気下にて成膜する。窒化アルミニウム膜に含まれる不純物、特に酸素は０〜１０ａｔｍ％未満であればよく、スパッタ条件（基板温度、原料ガス及びその流量、成膜圧力など）を適宜調節することによって酸素濃度を調節することができる。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガスを含む雰囲気下にて成膜してもよい。
または、バリア膜１１３として機能する窒化酸化アルミニウム膜を形成する場合、スパッタ法を用い、例えば、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にて成膜する。具体的には、窒化アルミニウム（ＡｌＮ）ターゲットを用い、アルゴンガス（２０ｓｃｃｍ）と窒素ガス（１５ｓｃｃｍ）と酸素ガス（５ｓｃｃｍ）を混合した雰囲気下にて成膜する。窒化酸化アルミニウム膜は、窒素を数ａｔｍ％以上、好ましくは２．５ａｔｍ％〜４７．５ａｔｍ％含む範囲であればよく、スパッタ条件（基板温度、原料ガス及びその流量、成膜圧力など）を適宜調節することによって窒素濃度を調節することができる。また、アルミニウム（Ａｌ）ターゲットを用い、窒素ガス及び酸素ガスを含む雰囲気下にて成膜してもよい。
なお、これらの膜を形成する場合スパッタ法に限定されず、蒸着法やその他の公知技術を用いてもよい。
さらに、形成されたバリア膜１１３に対して、プラズマ処理またはオゾン水等の酸化力の強い溶液での処理などを行って、バリア膜１１３内の酸素欠陥を補ってもよい。プラズマ処理は、酸素、窒素、一酸化二窒素、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行ってもよい。プラズマ処理を行うことによって、バリア膜をさらに緻密な膜にすることができる。
酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中に浮遊する有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
なお、下地膜として機能する絶縁膜１３０及びゲート絶縁膜１０２を、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜で形成する場合、上記の作製方法で形成することができる。
次に、バリア膜１１３上にレジストマスクを形成し、バリア膜１１３を選択的にエッチングしてコンタクトホールを形成した後、透明導電層１１４を形成する（図２（Ｅ）参照）。この際のエッチングは、塩素ガスを用いて、ドライエッチングにより行うことが好ましい。
透明導電層１１４は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３−ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる。例えば、透明導電膜を成膜した後、当該透明導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去することにより透明導電層１１４を形成することができる。
以上の工程により、薄膜トランジスタ１５０を形成することができる。以上のようにして、薄膜トランジスタ１５０を形成することにより、水分や酸素などの不純物に対するバリア性能の高い膜を用いて、水分や酸素などの不純物が酸化物半導体に混入することを防止することにより、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
次に、半導体装置の一例である表示装置の作製工程について、図３及び図４を用いて説明する。なお、図３及び図４に示す作製工程は多くの部分で図２と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、絶縁表面を有する基板１００上に配線及び電極（ゲート電極層１０１を含むゲート配線、容量配線１２０、第１の端子１２１）を形成する（図３（Ａ）参照）。容量配線１２０、第１の端子１２１はゲート電極層１０１と同一の材料を用いて同時に形成することができる。なお、基板１００の材料及びゲート電極層１０１の材料や作製方法については、図２（Ａ）を参照することができる。また、絶縁表面を有する基板１００上に下地膜となる絶縁膜１３０を設けてもよい。絶縁膜１３０の材料及び作製方法については、図２（Ａ）を参照することができる。
次に、ゲート電極層１０１上にゲート絶縁膜１０２を形成し、ゲート電極層１０１上にゲート絶縁膜１０２を介して島状の酸化物半導体層１０７及び島状の酸化物半導体層１０８を形成する（図３（Ｂ）参照）。ゲート絶縁膜１０２の材料及び作製方法については、図２（Ａ）を参照することができる。また、酸化物半導体層１０７及び酸化物半導体層１０８の材料や作製方法については、図２（Ａ）及び図２（Ｂ）を参照することができる。
次に、第１の端子１２１を露出させるようにゲート絶縁膜１０２にコンタクトホール１２２を形成した後、ゲート絶縁膜１０２、酸化物半導体層１０７及び酸化物半導体層１０８を覆うように導電膜１２３を形成する（図３（Ｃ）参照）。
導電膜１２３として、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。なお、導電膜１２３の形成後に熱処理（例えば、２００〜６００℃程度の熱処理）を行う場合には、導電膜１２３に所定の耐熱性を持たせることが好ましい。
例えば、導電膜１２３としてチタン膜の単層構造で形成することができる。また、導電膜１２３を積層構造としても良く、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜と、チタン膜の３層構造としてもよい。さらに、導電膜１２３を、シリコンを含むアルミニウム膜の単層構造としてもよい。導電膜１２３と第１の端子１２１がコンタクトホール１２２を介して電気的に接続される。
次に、導電膜１２３上に、レジストマスク１０９ａ、１０９ｂ、１０９ｃ、１０９ｄを形成し、導電膜１２３を選択的にエッチングして、導電層１１０ａ、１１０ｂ、第２の端子１２４、及び接続電極１２５を形成すると共に、酸化物半導体層１０８をエッチングして酸化物半導体層１０７よりも導電率が高い半導体領域（酸化物半導体層１１１ａ、１１１ｂ）を形成し、酸化物半導体層１０７の一部の領域（表面付近の一部）を除去（チャネルエッチ）し、当該酸化物半導体層１０７に凹部１１２を形成する（図４（Ａ）参照）。
酸化物半導体層１１１ａ、１１１ｂは、トランジスタのソース領域及びドレイン領域として機能する。また、導電層１１０ａはトランジスタのソース電極又はドレイン電極の一方として機能し、導電層１１０ｂはトランジスタのソース電極又はドレイン電極の他方として機能する。第２の端子１２４は、ソース配線（導電層１１０ａ又は導電層１１０ｂを含むソース配線）と電気的に接続する構成とすることができる。また、接続電極１２５は、ゲート絶縁膜１０２に形成されたコンタクトホール１２２を介して第１の端子１２１と直接接続する構成とすることができる。
また、この際のエッチングとしてはドライエッチングを用いることが好ましい。ドライエッチングを用いることで、ウエットエッチングを用いる場合と比較して配線構造などの微細化が可能となる。また、ドライエッチングを用いることにより、エッチングの制御性が良いため、島状の酸化物半導体層１０７の除去を制御性良く行うことができる。ドライエッチングに用いるガス等については図２（Ｃ）を参照することができる。なお、上記エッチングの後にはレジストマスク１０９ａ、１０９ｂ、１０９ｃ、１０９ｄは除去する。
次に、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うことが好ましい。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により酸化物半導体層１０７及び酸化物半導体層１１１ａ、１１１ｂを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは、酸化物半導体層１０７及び酸化物半導体層１１１ａ、１１１ｂの成膜後であれば特に限定されず、例えば、画素電極形成後に行ってもよい。
次に、バリア膜１１３を形成する前に酸化物半導体層１０７の表面に対してプラズマ処理を行うことが好ましい。酸化物半導体層１０７表面のプラズマ処理としては、酸素ラジカルによる酸素ラジカル処理や、逆スパッタを行えばよい。
酸素ラジカルによる酸素ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板１００側にバイアス電圧を印加せずに行うことが好ましい。酸素ラジカル処理を行うことにより島状の酸化物半導体層１０７をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層１０７のエッチングによるダメージを回復することができる。
逆スパッタは、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物（ここでは、基板１００）にバイアス電圧を印加してプラズマ状態として行うことができる。この場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（基板１００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板１００上に形成された酸化物半導体層１０７、ゲート絶縁膜１０２、導電層１１０ａ、１１０ｂの表面に衝突することによって、当該表面がスパッタエッチングされ、その表面を改質することができる。なお、アルゴンガスに代えて、ヘリウムガスを用いてもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
酸化物半導体層１０７の表面に対して逆スパッタを行うことにより、酸化物半導体層１０７の表面の大気暴露による酸化物や、吸着した有機物をエッチングにより除去することができる。また、酸化物半導体層１０７の表面を活性化し、次に形成するバリア膜１１３との化学結合を強固にすることができる。逆スパッタは、ＲＦスパッタ法を用いて行うことが好ましい。次に形成するバリア膜１１３をＲＦスパッタ法により形成する場合、バリア膜１１３を大気に曝すことなく形成することができるからである。
次に、薄膜トランジスタ１５０上にバリア膜１１３を形成する。バリア膜１１３は、酸化物半導体層１０７が露出している領域に接して設けることが好ましい。バリア膜１１３は、大気中に浮遊する有機物や金属などの不純物、及び水分や酸素などの侵入を防ぐためのものであり、緻密な膜が好ましい。緻密な膜で形成することにより、水分や酸素などの不純物に対するバリア性能が高くなる。バリア膜１１３は、スパッタ法等を用いて、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜の単層又は積層で設けることができる。バリア膜１１３の作製方法については、図２（Ｄ）を参照することができる。
さらに、形成されたバリア膜１１３に対して、プラズマ処理またはオゾン水等の酸化力の強い溶液での処理などを行って、バリア膜１１３内の酸素欠陥を補ってもよい。プラズマ処理は、酸素、窒素、一酸化二窒素、あるいは前記ガスとその他のガスとの混合気体雰囲気下で行ってもよい。プラズマ処理を行うことによって、バリア膜をさらに緻密な膜にすることができる。
酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中に浮遊する有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
次に、バリア膜１１３上にレジストマスクを形成し、バリア膜１１３を選択的にエッチングして、導電層１１０ｂに達するコンタクトホール１２６ｂ、接続電極１２５に達するコンタクトホール１２６ｃ及び第２の端子１２４に達するコンタクトホール１２６ａを形成する（図４（Ｂ）参照）。この際のエッチングは、塩素ガスを用いて、ドライエッチングにより行うことが好ましい。
次に、導電層１１０ｂと電気的に接続する透明導電層１１４ａ、接続電極１２５に電気的に接続する透明導電層１１４ｃ及び第２の端子１２４に電気的に接続する透明導電層１１４ｂを形成する（図４（Ｃ）参照）。この段階での上面図が図１（Ａ）に相当する。
透明導電層１１４ａ、１１４ｂ、１１４ｃは、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる。例えば、透明導電膜を成膜した後、当該透明導電膜上にレジストマスクを形成し、エッチングにより不要な部分を除去することにより透明導電層１１４ａ、１１４ｂ、１１４ｃを形成することができる。
透明導電層１１４ａは画素電極として機能し、透明導電層１１４ｂ、１１４ｃはＦＰＣとの接続に用いられる電極または配線となる。より具体的には、接続電極１２５上に形成された透明導電層１１４ｃをゲート配線の入力端子として機能する接続用の端子電極として用い、第２の端子１２４上に形成された透明導電層１１４ｂをソース配線の入力端子として機能する接続用の端子電極として用いることができる。
また、容量配線１２０、ゲート絶縁膜１０２、バリア膜１１３及び透明導電層１１４ａにより保持容量を形成することができる。この場合、容量配線１２０と透明導電層１１４ａが電極となり、ゲート絶縁膜１０２とバリア膜１１３が誘電体となる。
また、図５（Ａ１及び図５（Ａ２）は、この段階でのゲート配線端子部の上面図及び断面図をそれぞれ図示している。図５（Ａ１）は図５（Ａ２）中のＣ１−Ｃ２線に沿った断面図に相当する。図５（Ａ１）において、バリア膜１１３上に形成される透明導電層１１４ｃは、入力端子として機能する接続用の端子電極である。また、図５（Ａ１）において、端子部では、ゲート配線と同じ材料で形成される第１の端子１２１と、ソース配線と同じ材料で形成される接続電極１２５とがゲート絶縁膜１０２を介して重なり直接接して導通させている。また、接続電極１２５と透明導電層１１４ｃがバリア膜１１３に設けられたコンタクトホールを介して直接接して導通させている。
また、図５（Ｂ１）及び図５（Ｂ２）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図５（Ｂ１）は図５（Ｂ２）中のＤ１−Ｄ２線に沿った断面図に相当する。図５（Ｂ１）において、バリア膜１１３上に形成される透明導電層１１４ｂは、入力端子として機能する接続用の端子電極である。また、図５（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成される電極１２７が、ソース配線と電気的に接続される第２の端子１２４の下方にゲート絶縁膜１０２を介して重なる場合を示している。電極１２７は第２の端子１２４とは電気的に接続しておらず、電極１２７を第２の端子１２４と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１２４は、バリア膜１１３を介して透明導電層１１４ｂと電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
以上の工程により、６枚のフォトマスクを使用して、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状に配置することにより、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
また、本実施の形態で示す構成は、図１（Ａ）の画素構成に限られない。他の構成の一例を図６に示す。図６は容量配線を設けず、画素電極と、隣接する画素のゲート配線とを電極とし、バリア膜及びゲート絶縁膜を誘電体として保持容量を形成する構成を示している。この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１とは異なる半導体装置及びその作製工程について、図７〜図１０を用いて説明する。なお、本実施の形態における半導体装置及びその作製工程は、多くの部分で実施の形態１と共通している。したがって、以下においては、重複する部分は省略し、異なる点について詳細に説明する。
図７に、本実施の形態の薄膜トランジスタを示す。図７（Ａ）は、平面図であり、図７（Ｂ）は、図７（Ａ）におけるＡ１−Ａ２で切断した断面図である。
図７に示す薄膜トランジスタ２５０は、絶縁表面を有する基板２００上にゲート電極層２０１、該ゲート電極層２０１上にはゲート絶縁膜２０２が形成されている。ゲート電極層２０１と重なるゲート絶縁膜２０２上にはソース電極またはドレイン電極として機能する導電層２１０ａ、２１０ｂが設けられている。また、導電層２１０ａ、２１０ｂ上には、それぞれ酸化物半導体層２１１ａ、２１１ｂが設けられている。酸化物半導体層２１１ａ、２１１ｂを覆うように酸化物半導体層２０７が設けられている。酸化物半導体層２０７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成されている。また、酸化物半導体層２１１ａ、２１１ｂは、酸化物半導体層２０７より導電率が高いＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であり、ソース領域及びドレイン領域を構成する。なお、酸化物半導体層２１１ａ、２１１ｂをｎ＋層とも記す。
また、図７（Ｂ）に示すように酸化物半導体層２０７と接するようにバリア膜２１３が設けられており、バリア膜２１３中のコンタクトホールで導電層２１３ｂと接するように透明導電層２１４が設けられている。
図７に示す薄膜トランジスタ２５０は、ボトムゲート・ボトムコンタクト型構造と呼ばれる構造である。本実施の形態で示す半導体装置は、薄膜トランジスタ２５０を含む領域全てにおいてゲート絶縁膜２０２が存在し、ゲート絶縁膜２０２と絶縁表面を有する基板２００との間にゲート電極層２０１が設けられている。また、ゲート絶縁膜２０２上には、ソース電極及びドレイン電極として機能する導電層２１０ａ、２１０ｂを含む配線を有し、導電層２１０ａ、２１０ｂに酸化物半導体層２０７を有している。さらに、配線は、酸化物半導体層２０７の外周部より外側に延在し、導電層２１０ａ、２１０ｂには酸化物半導体層２１１ａ、２１１ｂが積層されている。
次に、半導体装置の作製工程の一例について、図８と図９を用いて説明する。
はじめに、絶縁表面を有する基板２００上にゲート電極層２０１を形成し、続いて当該ゲート電極層２０１上にゲート絶縁膜２０２を形成する（図８（Ａ）参照）。
基板２００の材料、ゲート電極層２０１及びゲート絶縁膜２０２の材料や作製方法については、実施の形態１に示す基板１００、ゲート電極層１０１及びゲート絶縁膜１０２を参照することができる。また、絶縁表面を有する基板２００上に下地絶縁膜として機能する絶縁膜２３０を設けてもよい。絶縁膜２３０の材料及び作製方法については、実施の形態１に示す絶縁膜１３０を参照することができる。
次に、ゲート絶縁膜２０２上に導電膜を形成する。導電膜の材料や作製方法については、実施の形態１に示す導電膜１２３を参照することができる。
次に、導電膜上に第１の酸化物半導体膜を形成する。第１の酸化物半導体膜の材料や作製方法については、実施の形態１に示す酸化物半導体膜１０４を参照することができる。なお、導電膜と第１の酸化物半導体膜は、連続して形成することが好ましい。導電膜と第１の酸化物半導体膜とを大気に曝すことなく、スパッタ法で積層することで、製造プロセス中に導電膜が露呈してゴミが付着することを防止することができる。
次に、第１の酸化物半導体膜上にレジストマスクを形成する。レジストマスクを用いて、導電膜及び第１の酸化物半導体膜の不要な部分を選択的にエッチングして除去し、導電層２１０ａ、２１０ｂ及び酸化物半導体層２１１ａ、２１１ｂを形成する（図８（Ｂ）参照）。酸化物半導体層２１１ａ、２１１ｂは、ソース領域及びドレイン領域として機能する。導電膜及び第１の酸化物半導体膜のエッチングは、ウエットエッチング及びドライエッチングを用いて行うことができる。
次に、酸化物半導体層２１１ａ、２１１ｂ上に第１の酸化物半導体膜よりも導電率が低い第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の材料や作製方法については、実施の形態１に示す酸化物半導体膜１０３を参照することができる。
次に、第２の酸化物半導体膜上にレジストマスクを形成する。レジストマスクを用いて、第２の酸化物半導体膜の不要な部分を選択的にエッチングして除去し、酸化物半導体層２０７を形成する（図８（Ｃ）参照）。また、このとき、酸化物半導体層２１１ａ、２１１ｂも、酸化物半導体層２０７と重なっている領域以外はエッチングされる。第２の酸化物半導体膜のエッチングは、ウエットエッチング及びドライエッチングを用いて行うことができる。
本実施の形態では、酸化物半導体層２１１ａ、２１１ｂと、酸化物半導体層２１１ａ、２１１ｂよりも導電率が低い酸化物半導体層２０７とを設ける例を示したが、酸化物半導体層２０７を単層で設けることもできる。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により島状の酸化物半導体層２０７と酸化物半導体層２１１ａ、２１１ｂとを構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、島状の酸化物半導体層２０７中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層２０７と酸化物半導体層２１１ａ、２１１ｂの形成後であれば特に限定されない。
バリア膜２１３を形成する前に、酸化物半導体層２０７の表面にプラズマ処理を行うことが好ましい。酸化物半導体層２０７表面のプラズマ処理としては、酸素ラジカルによる酸素ラジカル処理や、逆スパッタを行えばよい。酸化物半導体層２０７表面に行う酸素ラジカル処理または逆スパッタの方法については、実施の形態１の酸化物半導体層１０７の表面に行う酸素ラジカル処理または逆スパッタの方法を参照することができる。
次に、薄膜トランジスタ２５０上にバリア膜２１３を形成する（図９（Ａ）参照）。バリア膜２１３は、酸化物半導体層２０７に接して設けることが好ましい。バリア膜２１３は、大気中に浮遊する有機物や金属などの不純物、及び水分や酸素などの侵入を防ぐためのものであり、緻密な膜が好ましい。緻密な膜で形成することにより、水分や酸素などの不純物に対するバリア性能が高くなる。バリア膜２１３は、スパッタ法等を用いて、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜の単層又は積層で設けることができる。バリア膜２１３の作製方法については、実施の形態１に示すバリア膜１１３を参照することができる。さらに、形成されたバリア膜２１３に対して、プラズマ処理またはオゾン水等の酸化力の強い溶液での処理などを行って、バリア膜２１３内の酸素欠陥を補ってもよい。
酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中に浮遊する有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
次に、バリア膜２１３上にレジストマスクを形成し、バリア膜２１３を選択的にエッチングして、導電層２１０ｂに達するコンタクトホールを形成した後、透明導電層２１４を形成する（図９（Ｂ）参照）。この際のエッチングは、塩素ガスを用いて、ドライエッチングにより行うことが好ましい。なお、この段階での上面図が図７（Ａ）に相当する。透明導電層２１４の材料や作製方法については、実施の形態１に示す透明導電層１１４を参照することができる。
以上の工程により、薄膜トランジスタ２５０を形成することができる。以上のようにして、薄膜トランジスタ２５０を形成することにより、水分や酸素などの不純物に対するバリア性能の高い膜を用いて、水分や酸素などの不純物が酸化物半導体に混入することを防止することにより、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
本実施の形態に示した半導体装置及びその作製工程は、図７〜図９に限定されない。本実施の形態の半導体装置及びその作製工程について図１０を用いて説明する。なお、図７〜図９と重複する部分は省略し、異なる点について説明する。
図１０（Ａ）に、図８（Ａ）及び図８（Ｂ）に示した方法に従って、基板２００上に、絶縁膜２３０と、ゲート電極層２０１と、ゲート絶縁膜２０２と、導電層２１０ａ、２１０ｂと、酸化物半導体層２１１ａ、２１１ｂを形成する。
次に、酸化物半導体層２１１ａ、２１１ｂ上に酸化物半導体層２１１ａ、２１１ｂよりも導電率が低い酸化物半導体膜２０３を形成する。酸化物半導体膜２０３の材料や作製方法については、実施の形態１に示す酸化物半導体膜１０３を参照することができる。
次に、酸化物半導体膜２０３上にバリア膜２１３を形成する（図１０（Ｂ）参照）。バリア膜２１３の材料や作製方法については、実施の形態１に示すバリア膜１１３を参照することができる。
次に、バリア膜２１３上に層間絶縁膜２３１を形成する。層間絶縁膜２３１には、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、エポキシ樹脂、ウレタン樹脂等の有機物からなる絶縁膜を用いることができる。また、層間絶縁膜２３１には、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜シロキサン（シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。）樹脂、などの無機物からなる絶縁膜を用いることもでき、これらの有機物からなる絶縁膜と無機物からなる絶縁膜とを積層してもよい。
次に、層間絶縁膜２３１上にレジストマスクを形成し、層間絶縁膜２３１及びバリア膜２１３、酸化物半導体膜２０３、酸化膜半導体層２１１ｂを選択的にエッチングして、導電層２１０ｂに達するコンタクトホールを形成した後、透明導電層２１４を形成する（図１０（Ｃ）参照）。
図１０に示した半導体装置は、酸化物半導体膜２０３をエッチングすることなく半導体装置を作成することができる。したがって、酸化物半導体膜２０３をエッチングするためのマスクを削減することができるため、図７〜図９と比べて作製工程を低減することができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び２とは異なる半導体装置及びその作製工程について図１１及び図１２を用いて説明する。なお、本実施の形態における半導体装置及びその作製工程は、多くの部分で実施の形態１及び２と共通している。したがって、以下においては、重複する部分は省略し、異なる点について詳細に説明する。
図１１に、本実施の形態の薄膜トランジスタを示す。図１１（Ａ）は、平面図であり、図１１（Ｂ）は、図１１（Ａ）におけるＡ１−Ａ２で切断した断面図である。
図１１に示す薄膜トランジスタ３５０は、絶縁表面を有する基板３００上にゲート電極層３０１、該ゲート電極層３０１上にはゲート絶縁膜３０２が形成されている。ゲート絶縁膜３０２上には、酸化物半導体層３０７と酸化物半導体層３０７のチャネル形成領域と重なる領域を覆うチャネル保護層３１５が形成され、酸化物半導体層３０７を介してゲート電極層３０１上で相対するように、導電層３１０ａ、３１０ｂが設けられている。
酸化物半導体層３０７は、相対する導電層３１０ａ、３１０ｂの下にゲート絶縁膜３０２を介してゲート電極層３０１を被覆するように設けられている。すなわち酸化物半導体層３０７は、チャネル形成領域と重なる領域を覆うチャネル保護層３１５の下面部と、ゲート電極層３０１と重畳しゲート絶縁膜３０２の上面部と酸化物半導体層３１１ａ及び酸化物半導体層３１１ｂの下面部とに、接するように設けられている。ここで、導電層３１０ａは、酸化物半導体層３０７側から第２酸化物半導体層３１１ａと導電層３１０ａが積層された箇所上に設けられている。同様に、導電層３１０ｂは酸化物半導体層３０７側から酸化物半導体層３１１ｂと導電層１１０ｂが積層された箇所上に設けられている。酸化物半導体層３０７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成されている。また、酸化物半導体層３１１ａ、３１１ｂは、酸化物半導体層３０７より導電率が高いＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層であり、ソース領域及びドレイン領域を構成する。なお、酸化物半導体層３１１ａ、３１１ｂをｎ＋層とも記す。
図１１（Ｂ）は、逆スタガ型（ボトムゲート型）のトランジスタの断面構造を示す図である。特に、図１１（Ｂ）に示すトランジスタは、チャネル保護型（チャネルストップ型）と呼ばれる構造である。
次に、半導体装置の作製工程の一例について、図１２を用いて説明する。
はじめに、絶縁表面を有する基板３００上にゲート電極層３０１を形成し、続いて当該ゲート電極層３０１上にゲート絶縁膜３０２を形成する。なお、基板３００の材料、ゲート電極層３０１、ゲート絶縁膜３０２の材料や作製方法については、実施の形態１の基板１００、ゲート電極層１０１及びゲート絶縁膜１０２を参照することができる。また、下地絶縁膜として機能する絶縁膜３３０を設けてもよい。
次に、ゲート電極層３０１上にゲート絶縁膜３０２を介して第１の酸化物半導体膜３０３を形成する（図１２（Ａ）参照）。第１の酸化物半導体膜３０３の材料や作製方法については、実施の形態１に示す酸化物半導体膜１０３を参照することができる。
次に、第１の酸化物半導体膜上に絶縁膜を形成する。絶縁膜は、スパッタ法などを用いて、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜の単層又は積層で設けることができる。絶縁膜の膜厚は、０より大きく５ｎｍ以下で形成することが好ましい。絶縁膜の作製方法は、実施の形態１に示すバリア膜１１３を参照することができる。絶縁膜上にレジストマスクを形成し、該レジストマスクを用いて絶縁膜の不要な部分を選択的にエッチングして除去し、チャネル保護層３１５を形成する（図１２（Ｂ）参照）。絶縁膜のエッチングは、ウエットエッチング及びドライエッチングを用いて行うことができる。
チャネル保護層３１５は、酸化物半導体層３０７のチャネル形成領域と重なる領域に接して設ける。チャネル保護層３１５を設けることによって、酸化物半導体層３０７のチャネル形成領域に対する工程時におけるダメージ（エッチング時のプラズマやエッチング剤による膜減りや、酸化など）を防ぐことができる。したがって、薄膜トランジスタ３５０の信頼性を向上させることができる。また、チャネル保護層３１５は、０より大きく５ｎｍ以下で形成することができるため、酸化物半導体層３０７のエッチングによる膜減り量を抑制することができる。
チャネル保護層３１５を形成する前に、酸化物半導体層３０７の表面にプラズマ処理を行うことが好ましい。酸化物半導体層３０７表面のプラズマ処理としては、酸素ラジカルによる酸素ラジカル処理や、逆スパッタを行えばよい。酸化物半導体層３０７表面に行う酸素ラジカル処理または逆スパッタの方法については、実施の形態１の酸化物半導体層１０７の表面に行う酸素ラジカル処理または逆スパッタの方法を参照することができる。
次に、第１の酸化物半導体膜及びチャネル保護層３１５上に第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の材料や作製方法については、実施の形態１に示す酸化物半導体膜１０４を参照することができる。
次に、第２の酸化物半導体膜上にレジストマスクを形成し、第１の酸化物半導体膜及び第２の酸化物半導体膜を選択的にエッチングして、島状の酸化物半導体層３０７及び島状の酸化物半導体層３０８を形成する。
本実施の形態では、酸化物半導体層３０７と酸化物半導体層３０７よりも導電率が高い酸化物半導体層３０８とを設ける例を示したが、酸化物半導体層３０７を単層で設けることもできる。
次に、酸化物半導体層３０８及びゲート絶縁膜３０２上に導電膜３２３を形成する（図１２（Ｃ）参照）。導電膜３２３の材料や作製方法については、実施の形態１に示す導電膜１２３を参照することができる。
次に、導電膜３２３上にレジストマスクを形成し、該レジストマスクを用いて導電膜３２３の不要な部分を選択的にエッチングして除去し、導電層３１０ａ、３１０ｂを形成すると共に、島状の酸化物半導体層３０８をエッチングして導電率の高い半導体領域（酸化物半導体層３１１ａ、３１１ｂ）を形成する（図１２（Ｄ）参照）。酸化物半導体層３１１ａ、３１１ｂは、ソース領域及びドレイン領域として機能する。
その後、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理を行うと良い。ここでは、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理により島状の酸化物半導体層３０７を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、島状の酸化物半導体層３０７中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層３０７の形成後であれば特に限定されない。
次に、ゲート電極層３０１、酸化物半導体層３０７、酸化物半導体層３１１ａ、３１１ｂ、導電層３１０ａ、３１０ｂ等を含む薄膜トランジスタ３５０を覆うように、バリア膜３１３形成する。バリア膜３１３は、チャネル保護層３１５に接して設けることが好ましい。バリア膜３１３は、大気中に浮遊する有機物や金属などの不純物、及び水分や酸素などの侵入を防ぐためのものであり、緻密な膜が好ましい。緻密な膜で形成することにより、水分や酸素などの不純物に対するバリア性能が高くなる。バリア膜３１３は、スパッタ法などを用いて、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜の単層又は積層で設けることができる。
本実施の形態では、チャネル保護層３１５を酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層又は積層で形成しているため、バリア膜３１３に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シリコン膜を用いてもよい。
酸化物半導体層３０７のチャネル形成領域と重なる領域を覆うチャネル保護層３１５を形成することにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。
次に、バリア膜３１３上にレジストマスクを形成し、バリア膜３１３を選択的にエッチングして導電層３１０ｂに達するコンタクトホールを形成した後、透明導電層３１４を形成する（図１２（Ｄ）参照）。なお、この段階での上面図が図１１（Ａ）に相当する。透明導電層３１４の材料や作製方法については実施の形態１に示す透明導電層１１４を参照することができる。
以上の工程により、薄膜トランジスタ３５０を形成することができる。以上のようにして、薄膜トランジスタ３５０を形成することにより、水分や酸素などの不純物に対するバリア性能の高い膜を用いて、水分や酸素などの不純物が酸化物半導体に混入することを防止することにより、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、実施の形態１に示す薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
表示装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図１４（Ａ）に示す。図１４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図１５を用いて説明する。
図１５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線（信号線Ｓｍ−２、信号線Ｓｍ−１、信号線Ｓｍ（ｍ＝３Ｍ））に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ−１、信号線Ｓｊ（ｊ＝３Ｊ）に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
なお、ドライバＩＣ５６０１は、単結晶半導体を用いて形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。又は、画素部と同一基板上に貼り合わせなどの方法により形成された単結晶半導体を用いてドライバＩＣ５６０１を形成しても良い。
次に、図１５に示した信号線駆動回路の動作について、図１６のタイミングチャートを参照して説明する。なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図１５の信号線駆動回路は、他の行の走査線が選択されている場合でも図１６と同様の動作をする。
なお、図１６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−２、信号線Ｓｊ−１、信号線Ｓｊに接続される場合について示している。
なお、図１６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−２に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−２、Ｄａｔａ＿ｊ−１、Ｄａｔａ＿ｊとする。
図１６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−２が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊ−１に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊに入力される。
以上のことから、図１５の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１＿Ｊから３つの信号線にビデオ信号を入力することができる。したがって、図１５の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図１５の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
なお、図１６のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
別の例として、図１７のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３の選択期間Ｔ３に分割してもよい。さらに、図１７のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図１７に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−２、信号線Ｓｊ−１、信号線Ｓｊに入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−２が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−２に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊ−１に入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊに入力される。
以上のことから、図１７のタイミングチャートを適用した図１５の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図１７において、図１６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図１８及び図１９を用いて説明する。
図１８にシフトレジスタの回路構成を示す。図１８に示すシフトレジスタは、フリップフロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
図１８のシフトレジスタの接続関係について説明する。１段目のフリップフロップ５７０１＿１は、第１の配線５７１１、第２の配線５７１２、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿１、及び第７の配線５７１７＿２と接続される。また、２段目のフリップフロップ５７０１＿２は、第３の配線５７１３、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿１、第７の配線５７１７＿２及び第７の配線５７１７＿３と接続される。
同様に、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、第２の配線５７１２又は第３の配線５７１３の一方、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｉ−１、第７の配線５７１７＿ｉ、及び第７の配線５７１７＿ｉ＋１と接続される。ここで、ｉが奇数の場合には、ｉ段目のフリップフロップ５７０１＿ｉは第２の配線５７１２と接続され、ｉが偶数である場合には、ｉ段目のフリップフロップ５７０１＿ｉは第３の配線５７１３と接続されることになる。
また、ｎ段目のフリップフロップ５７０１＿ｎは、第２の配線５７１２又は第３の配線５７１３の一方、第４の配線５７１４、第５の配線５７１５、第７の配線５７１７＿ｎ−１、第７の配線５７１７＿ｎ、及び第６の配線５７１６と接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
次に、図１８に示すフリップフロップの詳細について、図１９を用いて説明する。図１９に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
また、図１９に示すフリップフロップは、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３、第４の配線５５０４、第５の配線５５０５、及び第６の配線５５０６を有する。
なお、ここでは全ての薄膜トランジスタを、エンハンスメント型のｎチャネル型トランジスタとする例を示すが、特に限定されず、例えば、デプレッション型のｎチャネル型トランジスタを用いて駆動回路を駆動させることもできる。
次に、図１９に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極及びゲート電極が第５の配線５５０５に接続され、第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、ゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、ゲート電極が第１の配線５５０１に接続され、第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、ゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、ゲート電極が第２の配線５５０２に接続され、第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、ゲート電極が第１の配線５５０１に接続され、第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
ｉ段目のフリップフロップ５７０１＿ｉにおいて、図１９中の第１の配線５５０１と、図１８中の第７の配線５７１７＿ｉ−１が接続される。また、図１９中の第２の配線５５０２と、図１８中の第７の配線５７１７＿ｉ＋１が接続される。また、図１９中の第３の配線５５０３と、第７の配線５７１７＿ｉが接続される。さらに、図１９中の第６の配線５５０６と、第５の配線５７１５が接続される。
ｉが奇数の場合、図１９中の第４の配線５５０４は、図１８中の第２の配線５７１２と接続され、ｉが偶数の場合、図１８中の第３の配線５７１３と接続される。また、図１９中の第５の配線５５０５と、図１８中の第４の配線５７１４が接続される。
ただし、１段目のフリップフロップ５７０１＿１において、図１９中の第１の配線５５０１は図１８中の第１の配線５７１１に接続される。また、ｎ段目のフリップフロップ５７０１＿ｎにおいて、図１９中の第２の配線５５０２は図１８中の第６の配線５７１６に接続される。
なお、信号線駆動回路及び走査線駆動回路を実施の形態１に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態１に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。また、実施の形態１に示すｎチャネル型ＴＦＴはＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜であるソース領域又はドレイン領域により寄生容量が低減されるため、周波数特性（ｆ特性と呼ばれる）が高い。例えば、実施の形態１に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することなども実現することができる。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、例えば、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
また、表示装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図１４（Ｂ）に示す。
図１４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
図１４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が発光する期間の合計の長さを、ビデオ信号により制御することができ、階調を表示することができる。
なお、図１４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合であって、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１の走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成する例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するために用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態１に示すｎチャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさを実現し、他の表示装置に比べ消費電力を抑え、且つ、薄型、軽量とすることが可能である。
電気泳動ディスプレイは、様々な形態が考えられ得るが、例えば、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散された構成とすることができ、この場合、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示することができる。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、電界などにより微粒子が移動する機構を利用したディスプレイである。電気泳動ディスプレイでは、液晶表示装置には必要な偏光板や、対向基板が不要であり、厚さや重さを著しく低減することができる。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
アクティブマトリクス基板上にマイクロカプセルを複数配置して、アクティブマトリクス基板に形成された電極と別の電極とでマイクロカプセルを挟み込むことによりアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。アクティブマトリクス基板としては、例えば、実施の形態１の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、薄膜トランジスタを、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
本実施の形態では、半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２２を用いて説明する。図２２は、第１の基板４００１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含み、バリア膜が設けられた信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図２２（Ｂ）は、図２２（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２２（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２２（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図２２（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上にはバリア膜４０２０、絶縁層４０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含み、バリア膜が設けられた信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、またはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また、４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、実施の形態１で得られた薄膜トランジスタを保護膜や平坦化絶縁膜として機能する絶縁層（バリア膜４０２０、絶縁層４０２１）で覆う構成となっている。バリア膜４０２０の膜厚は、１ｎｍ以上２００ｎｍ以下とすることが好ましい。なお、バリア膜４０２０は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。緻密な膜で形成することにより、水分や酸素などの不純物に対するバリア性能が高くなる。バリア膜４０２０は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護膜をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
ここでは、例えば、バリア膜４０２０を、スパッタ法を用いて酸化アルミニウム膜を形成する。酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中や基材中に含まれる有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
また、バリア膜４０２０上に、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜を形成してもよい（図示せず）。例えば、バリア膜４０２０上に、スパッタ法を用いて窒化シリコン膜を形成する。バリア膜４０２０上に、窒化シリコン膜を設けることにより、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
また、バリア膜４０２０を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
また、バリア膜４０２０上に絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
なお、シロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を、材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、シート抵抗が１．０×１０４Ω／ｓｑ．以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図２２においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図２３は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用いて構成する一例を示している。
図２３は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５、偏光板２６０６が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などの液晶を用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態６）
本実施の形態では、半導体装置の一例として電子ペーパーを示す。
図１３は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜トランジスタと同様に作製できる。本実施の形態で示す半導体装置は、実施の形態１で示した半導体装置である。
図１３の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
図１３では、バリア膜を２層構造で設けた例について示す。基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、バリア膜５８３、バリア膜５８４、絶縁層５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１３参照）。図１３においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子及び正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図２０は、半導体装置の一例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図２０と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧よりも大きい。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図２０に示す画素構成は、これに限定されない。例えば、図２０に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図２１を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２１（Ａ）、（Ｂ）、（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。また、図２１（Ａ）、（Ｂ）、（Ｃ）において、バリア膜は２層構造で設けた場合について示している。
図２１（Ａ）において、バリア膜７００８、７００９は、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜で形成することができる。また、図２１（Ｂ）において、バリア膜７０１８、７０１９、図２１（Ｃ）において、バリア膜７０２８、７０２９も、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜又は窒化酸化アルミニウム膜で形成することができる。
酸化物半導体層上に水分及び酸素に対するバリア性の高い膜で覆うことにより、水分及び酸素が酸化物半導体層に混入することを防止することができる。これにより、酸化物半導体層の酸化還元反応を抑制し、酸素空孔濃度の変動を抑制することができる。また、大気中や基材中に含まれる有機物や金属などの不純物が酸化物半導体層に混入することを防止することができる。したがって、酸化物半導体を用いた半導体装置の半導体特性の変動を抑制することができる。また、半導体装置の信頼性を向上させることができる。
発光素子は発光を取り出すために陽極又は陰極の少なくとも一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図２１（Ａ）を用いて説明する。
図２１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２１（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ２、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお、これらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２１（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２１（Ｃ）を用いて説明する。図２１（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
なお本実施の形態で示す半導体装置は、図２１に示した構成に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２４を用いて説明する。図２４は、第１の基板４５０１上に形成された実施の形態１で示したＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図２４（Ｂ）は、図２４（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２４（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い実施の形態１に示す薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板には、第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２４の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２５、図２６に示す。
図２５（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図２５（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
また、図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部（図２６では表示部２７０７）に画像を表示することができる。
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態９）
半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して優先または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
図２９（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
図２９（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２９（Ｂ）も携帯電話機の一例である。図２９（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁膜
１０３ 酸化物半導体膜
１０４ 酸化物半導体膜
１０６ レジストマスク
１０７ 酸化物半導体層
１０８ 酸化物半導体層
１０９ａ レジストマスク
１０９ｂ レジストマスク
１１０ａ 導電層
１１０ｂ 導電層
１１１ａ 酸化物半導体層
１１１ｂ 酸化物半導体層
１１２ 凹部
１１３ バリア膜
１１４ 透明導電層
１１４ａ 透明導電層
１１４ｂ 透明導電層
１１４ｃ 透明導電層
１２０ 容量配線
１２１ 第１の端子
１２２ コンタクトホール
１２３ 導電膜
１２４ 第２の端子
１２５ 接続電極
１２６ コンタクトホール
１２６ａ コンタクトホール
１２６ｂ コンタクトホール
１２６ｃ コンタクトホール
１２７ 電極
１３０ 絶縁膜
１５０ 薄膜トランジスタ
２００ 基板
２０１ ゲート電極層
２０２ ゲート絶縁膜
２０３ 酸化物半導体膜
２０７ 酸化物半導体層
２１０ａ 導電層
２１０ｂ 導電層
２１１ａ 酸化物半導体層
２１１ｂ 酸化物半導体層
２１３ バリア膜
２１４ 透明導電層
２３０ 絶縁膜
２３１ 絶縁膜
２５０ 薄膜トランジスタ
３００ 基板
３０１ ゲート電極層
３０２ ゲート絶縁膜
３０３ 酸化物半導体膜
３０７ 酸化物半導体層
３０８ 酸化物半導体層
３１０ａ 導電層
３１０ｂ 導電層
３１１ａ 酸化物半導体層
３１１ｂ 酸化物半導体層
３１３ バリア膜
３１４ 透明導電層
３１５ チャネル保護層
３２３ 導電膜
３３０ 絶縁膜
３５０ 薄膜トランジスタ
５８０ 基板
５８１ 薄膜トランジスタ
５８３ バリア膜
５８４ バリア膜
５８５ 絶縁層
５８７ 第１の電極層
５８８ 第２の電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ バリア膜
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４５０１ 第１の基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 第２の基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 第２の電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 信号線駆動回路
５４００ 基板
５４０１ 画素部
５４０２ 第１の走査線駆動回路
５４０３ 信号線駆動回路
５４０４ 第２の走査線駆動回路
５５０１ 第１の配線
５５０２ 第２の配線
５５０３ 第３の配線
５５０４ 第４の配線
５５０５ 第５の配線
５５０６ 第６の配線
５５４３ ノード
５５４４ ノード
５５７１ 第１の薄膜トランジスタ
５５７２ 第２の薄膜トランジスタ
５５７３ 第３の薄膜トランジスタ
５５７４ 第４の薄膜トランジスタ
５５７５ 第５の薄膜トランジスタ
５５７６ 第６の薄膜トランジスタ
５５７７ 第７の薄膜トランジスタ
５５７８ 第８の薄膜トランジスタ
５６０１ ドライバＩＣ
５６０２＿１〜５６０２＿Ｍ スイッチ群
５６０３ａ 第１の薄膜トランジスタ
５６０３ｂ 第２の薄膜トランジスタ
５６０３ｃ 第３の薄膜トランジスタ
５６１１ 第１の配線
５６１２ 第２の配線
５６１３ 第３の配線
５６２１＿１〜５６２１＿Ｍ 配線
５７０１＿１〜５７０１＿ｎ フリップフロップ
５７０３ａ タイミング
５７０３ｂ タイミング
５７０３ｃ タイミング
５７１１ 第１の配線
５７１２ 第２の配線
５７１３ 第３の配線
５７１４ 第４の配線
５７１５ 第５の配線
５７１６ 第６の配線
５７１７＿１〜５７１７＿ｎ 配線
５７２１＿Ｊ 信号
５８０３ａ タイミング
５８０３ｂ タイミング
５８０３ｃ タイミング
５８２１＿Ｊ 信号
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００８ バリア膜
７００９ バリア膜
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電膜
７０１８ バリア膜
７０１９ バリア膜
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電膜
７０２８ バリア膜
７０２９ バリア膜
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (2)

  1. 基板上方に、ゲート電極を形成し、
    前記ゲート電極上方に、第１の絶縁層を形成し、
    前記第１の絶縁層上方に、第１の酸化物半導体層を形成し、
    前記第１の酸化物半導体層上方に、第２の酸化物半導体層を形成し、
    酢酸、硝酸、及び燐酸を用いたウェットエッチングにより、前記第１の酸化物半導体層及び前記第２の酸化物半導体層のエッチングを行い、
    前記第２の酸化物半導体層上方に、第２の絶縁層を形成する半導体装置の作製方法であって、
    前記第１の酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記第２の酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記第１の酸化物半導体層を、希ガスの流量に対する酸素ガスの流量の比が１以上の成膜条件で形成し、
    前記第１の酸化物半導体層を、前記第２の酸化物半導体層の成膜条件より、希ガスの流量に対する酸素ガスの流量の比が大きい成膜条件で形成することを特徴とする半導体装置の作製方法。
  2. 基板上方の、ゲート電極と、
    前記ゲート電極上方の、第１の絶縁層と、
    前記第１の絶縁層上方の、第１の酸化物半導体層と、
    前記第１の酸化物半導体層上方の、第２の酸化物半導体層と、
    前記第２の酸化物半導体層上方の、第２の絶縁層と、を有し、
    前記第１の酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記第２の酸化物半導体層は、インジウム、ガリウム、及び亜鉛を有し、
    前記第１の酸化物半導体層は、希ガスの流量に対する酸素ガスの流量の比が１以上の成膜条件で形成されたものであり、
    前記第１の酸化物半導体層は、前記第２の酸化物半導体層の成膜条件より、希ガスの流量に対する酸素ガスの流量の比が大きい成膜条件を用いて形成されたものであることを特徴とする半導体装置。
JP2009251914A 2008-11-07 2009-11-02 半導体装置の作製方法及び半導体装置 Active JP5663157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009251914A JP5663157B2 (ja) 2008-11-07 2009-11-02 半導体装置の作製方法及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008286278 2008-11-07
JP2008286278 2008-11-07
JP2009251914A JP5663157B2 (ja) 2008-11-07 2009-11-02 半導体装置の作製方法及び半導体装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2013234670A Division JP5716073B2 (ja) 2008-11-07 2013-11-13 半導体装置
JP2013234671A Division JP5716074B2 (ja) 2008-11-07 2013-11-13 半導体装置の作製方法
JP2014136709A Division JP5848409B2 (ja) 2008-11-07 2014-07-02 半導体装置

Publications (3)

Publication Number Publication Date
JP2010135770A JP2010135770A (ja) 2010-06-17
JP2010135770A5 JP2010135770A5 (ja) 2012-12-27
JP5663157B2 true JP5663157B2 (ja) 2015-02-04

Family

ID=42152870

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2009251914A Active JP5663157B2 (ja) 2008-11-07 2009-11-02 半導体装置の作製方法及び半導体装置
JP2013234671A Active JP5716074B2 (ja) 2008-11-07 2013-11-13 半導体装置の作製方法
JP2013234670A Active JP5716073B2 (ja) 2008-11-07 2013-11-13 半導体装置
JP2014136709A Active JP5848409B2 (ja) 2008-11-07 2014-07-02 半導体装置
JP2015025276A Active JP5947933B2 (ja) 2008-11-07 2015-02-12 半導体装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2013234671A Active JP5716074B2 (ja) 2008-11-07 2013-11-13 半導体装置の作製方法
JP2013234670A Active JP5716073B2 (ja) 2008-11-07 2013-11-13 半導体装置
JP2014136709A Active JP5848409B2 (ja) 2008-11-07 2014-07-02 半導体装置
JP2015025276A Active JP5947933B2 (ja) 2008-11-07 2015-02-12 半導体装置

Country Status (6)

Country Link
US (3) US8502216B2 (ja)
JP (5) JP5663157B2 (ja)
KR (7) KR20170021903A (ja)
CN (4) CN105552129B (ja)
TW (4) TWI614904B (ja)
WO (1) WO2010053060A1 (ja)

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8047076B2 (en) * 2007-05-30 2011-11-01 Rohm Co., Ltd. Acceleration sensor and method of fabricating it
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI518913B (zh) 2008-11-07 2016-01-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20170021903A (ko) * 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
KR102096109B1 (ko) * 2009-07-03 2020-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102484139B (zh) 2009-10-08 2016-07-06 株式会社半导体能源研究所 氧化物半导体层及半导体装置
CN105185837B (zh) 2009-10-08 2018-08-03 株式会社半导体能源研究所 半导体器件、显示装置和电子电器
KR101396096B1 (ko) 2009-10-09 2014-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
CN102687400B (zh) 2009-10-30 2016-08-24 株式会社半导体能源研究所 逻辑电路和半导体装置
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102220606B1 (ko) 2009-11-06 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101787353B1 (ko) 2009-11-13 2017-10-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
KR101913657B1 (ko) 2010-02-26 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
KR101938726B1 (ko) 2010-06-11 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002573A1 (ja) * 2010-07-02 2012-01-05 合同会社先端配線材料研究所 半導体装置
KR20130030295A (ko) * 2010-07-02 2013-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8871565B2 (en) 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5668917B2 (ja) * 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR20240025046A (ko) 2010-12-03 2024-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
JP5982125B2 (ja) * 2011-01-12 2016-08-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
TW202230814A (zh) 2011-05-05 2022-08-01 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI610464B (zh) * 2011-06-13 2018-01-01 新世紀光電股份有限公司 發光二極體結構
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20140074384A (ko) 2011-10-14 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6226518B2 (ja) 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
KR20130055521A (ko) * 2011-11-18 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
KR102078991B1 (ko) * 2012-08-01 2020-02-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR102042483B1 (ko) * 2012-09-24 2019-11-12 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102001057B1 (ko) * 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
CN104769150B (zh) 2012-11-08 2018-09-21 株式会社半导体能源研究所 金属氧化物膜及金属氧化物膜的形成方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
WO2014150237A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Buffer layers for metal oxide semiconductors for tft
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6488124B2 (ja) 2013-12-27 2019-03-20 株式会社半導体エネルギー研究所 半導体装置
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN104377230B (zh) * 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
KR102245730B1 (ko) * 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN104966739A (zh) * 2015-07-02 2015-10-07 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
KR102655935B1 (ko) * 2016-02-12 2024-04-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
JP6802653B2 (ja) * 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6844845B2 (ja) 2017-05-31 2021-03-17 三国電子有限会社 表示装置
JP7258754B2 (ja) 2017-07-31 2023-04-17 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
CN107579079B (zh) * 2017-09-20 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法
JP7356815B2 (ja) 2019-05-14 2023-10-05 トライベイル テクノロジーズ， エルエルシー 薄膜トランジスタ基板及び表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05175503A (ja) 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682830A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW556357B (en) 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
CN1397089A (zh) 2000-02-15 2003-02-12 松下电器产业株式会社 非单晶薄膜、带非单晶薄膜的衬底、其制造方法及其制造装置、以及其检查方法及其检查装置、以及利用该非单晶薄膜的薄膜晶体管、薄膜晶体管阵列及图像显示装置
JP2001308009A (ja) 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
KR20050014822A (ko) 2002-05-17 2005-02-07 이데미쓰 고산 가부시키가이샤 배선 재료 및 이를 이용한 배선 기판
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6909145B2 (en) 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
CN100565806C (zh) * 2004-07-30 2009-12-02 株式会社半导体能源研究所 激光辐照装置和激光辐照方法
TWI282031B (en) 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7598518B2 (en) * 2005-03-07 2009-10-06 Ricoh Company, Ltd. Organic transistor with light emission, organic transistor unit and display device incorporating the organic transistor
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI279920B (en) 2005-10-24 2007-04-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display panel
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5200322B2 (ja) 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
TWI429028B (zh) 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US7785938B2 (en) 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
KR20070115235A (ko) * 2006-06-01 2007-12-05 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) * 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100557805C (zh) 2006-10-19 2009-11-04 中华映管股份有限公司 像素结构
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080066338A (ko) 2007-01-12 2008-07-16 엘지전자 주식회사 박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US8173487B2 (en) 2007-04-06 2012-05-08 Sharp Kabushiki Kaisha Semiconductor element, method for manufacturing same, and electronic device including same
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
CN101285165A (zh) * 2007-04-11 2008-10-15 北京京东方光电科技有限公司 Tft lcd电极薄膜制备所用的靶材及靶材和电极薄膜制备方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5196467B2 (ja) 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
WO2009075281A1 (ja) 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
WO2010032640A1 (en) 2008-09-19 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20170021903A (ko) 2008-11-07 2017-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101757443B1 (ko) 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
TWI552356B (zh) 2016-10-01
WO2010053060A1 (en) 2010-05-14
JP5716074B2 (ja) 2015-05-13
KR102149626B1 (ko) 2020-08-28
CN103700704A (zh) 2014-04-02
CN103700704B (zh) 2017-07-11
CN105552129A (zh) 2016-05-04
JP2010135770A (ja) 2010-06-17
CN103730509B (zh) 2018-03-30
JP5716073B2 (ja) 2015-05-13
KR20190054185A (ko) 2019-05-21
CN105552129B (zh) 2019-05-28
TW201415643A (zh) 2014-04-16
KR101659703B1 (ko) 2016-09-26
JP5848409B2 (ja) 2016-01-27
KR20130138352A (ko) 2013-12-18
JP2014078721A (ja) 2014-05-01
CN103730509A (zh) 2014-04-16
TW201635557A (zh) 2016-10-01
KR101711249B1 (ko) 2017-02-28
JP2014199950A (ja) 2014-10-23
KR20170021903A (ko) 2017-02-28
US10158005B2 (en) 2018-12-18
TWI524535B (zh) 2016-03-01
KR20110084523A (ko) 2011-07-25
JP2015133500A (ja) 2015-07-23
TWI614904B (zh) 2018-02-11
US20130299824A1 (en) 2013-11-14
TW201034201A (en) 2010-09-16
KR101980167B1 (ko) 2019-08-29
US20100117075A1 (en) 2010-05-13
KR20180024035A (ko) 2018-03-07
KR20150064253A (ko) 2015-06-10
KR20130139379A (ko) 2013-12-20
US20140087517A1 (en) 2014-03-27
JP2014068026A (ja) 2014-04-17
US8502216B2 (en) 2013-08-06
TW201415642A (zh) 2014-04-16
TWI553876B (zh) 2016-10-11
CN102210025A (zh) 2011-10-05
JP5947933B2 (ja) 2016-07-06

Similar Documents

Publication Publication Date Title
JP5663157B2 (ja) 半導体装置の作製方法及び半導体装置
JP6423046B2 (ja) 半導体装置
JP6130000B2 (ja) 半導体装置の作製方法
JP5361651B2 (ja) 半導体装置の作製方法
JP5753601B2 (ja) 半導体装置
JP2020126261A (ja) 表示装置
TWI535037B (zh) 半導體裝置和其製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121004

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

R150 Certificate of patent or registration of utility model

Ref document number: 5663157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250