JP5577431B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP5577431B2
JP5577431B2 JP2013125257A JP2013125257A JP5577431B2 JP 5577431 B2 JP5577431 B2 JP 5577431B2 JP 2013125257 A JP2013125257 A JP 2013125257A JP 2013125257 A JP2013125257 A JP 2013125257A JP 5577431 B2 JP5577431 B2 JP 5577431B2
Authority
JP
Japan
Prior art keywords
film
transparent conductive
conductive film
metal film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013125257A
Other languages
English (en)
Other versions
JP2013235279A5 (ja
JP2013235279A (ja
Inventor
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013125257A priority Critical patent/JP5577431B2/ja
Publication of JP2013235279A publication Critical patent/JP2013235279A/ja
Publication of JP2013235279A5 publication Critical patent/JP2013235279A5/ja
Application granted granted Critical
Publication of JP5577431B2 publication Critical patent/JP5577431B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/10—Transparent electrodes, e.g. using graphene
    • H10K2102/101—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO]
    • H10K2102/103—Transparent electrodes, e.g. using graphene comprising transparent conductive oxides [TCO] comprising indium oxides, e.g. ITO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/814—Anodes combined with auxiliary electrodes, e.g. ITO layer combined with metal lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Description

本発明は、画素電極を有する半導体装置、特に表示装置に関する。
アクティブマトリクス型の表示装置を作製する際は、一般的に、薄膜トランジスタ（
ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）の半導体膜に接続する配線を形成
し、その配線上に画素電極となる導電膜を形成する。したがって、配線を形成するための
レジストマスクと、画素電極を形成するためのレジストマスクが必要だった。
また、他の例として、ＴＦＴの半導体膜に接続する導電膜を形成し、さらにこの導電
膜を画素電極としても機能させ、導電膜上に金属膜を形成する例がある（例えば特許文献
１）。これは上述した例とは異なり、導電膜として透明導電膜を採用し、透明導電膜が直
接半導体膜と接続する。透明導電膜は抵抗が高い材料が多いため、透明導電膜の電気抵抗
の大きさをカバーするために、金属膜を透明導電膜上に形成している。
透明導電膜を直接半導体膜と接続させる特許文献１も、透明導電膜をエッチングして
画素電極を形成するためのレジストマスクと、金属膜をエッチングするためのレジストマ
スクが必要だった。
特開平６−２３０４２５号公報
従来のアクティブマトリクス型表示装置において、積層配線を形成する際はレジスト
マスクがそれぞれの層において必要であった。特に画素電極を形成する際は積層構造が多
く、少なくとも画素電極を形成するレジストマスクと、画素電極と積層する膜のエッチン
グ用のレジストマスクとが必要であり、作製工程数が多かった。そのため、表示装置のよ
うな半導体装置の製造コストは低くならなかった。
そこで、本発明は画素電極と画素電極と積層する膜とを一つのレジストマスクで形成
し、作製工程を短縮することを課題とする。
本発明の特徴の一つは、基板上の薄膜トランジスタと、薄膜トランジスタに電気的に
接続する画素電極と、画素電極上に接する金属膜とを有し、画素電極が有する段差部を覆
うように、金属膜が画素電極と接していることである。そして、金属膜から露出している
画素電極は平坦な面上に形成されていることである。
この構成により、画素電極が段差部において断切れすることを防ぐことができる。断
切れとは、段差部がある面上に膜を成膜することで、段差部において膜に亀裂が入ったり
、または、段差部において膜の被覆性が悪く部分的に成膜されなかったりすることを言う
。
本発明の特徴の一つは、基板上の薄膜トランジスタと、薄膜トランジスタに電気的に
接続する画素電極と、画素電極上に接する金属膜とを有し、金属膜は画素電極よりも平面
面積が小さく、金属膜の側面は前記画素電極の側面に沿って配置され、金属膜の側面は前
記画素電極の側面の内側に位置することである。
この構成により、金属膜を遮光膜の一部として使うことが可能となり、遮光膜の位置
合わせを簡単にすることができる。
基板上の薄膜トランジスタと、薄膜トランジスタに電気的に接続する画素電極と、画
素電極上の一部に接する金属膜と、画素電極及び前記金属膜上に形成され、前記画素電極
の一部を露出させる隔壁と、隔壁及び前記画素電極に接して形成される電界発光層と、電
界発光層上の電極とを有し、金属膜の少なくとも一方の側面は傾斜しており、且つ隔壁で
覆われていることを特徴とする表示装置。
この構成により、エレクトロルミネッセンス表示装置において、発光素子の短絡を防
ぐことができる。
１つのレジストパターンを用いて、画素電極と、画素電極上の一部に接する金属膜を
形成することができる。画素電極と金属膜の２つのパターンを、１つのレジストパターン
を用いて形成することができるので、作製工程の短縮ができ、低コストな表示装置を実現
することができる。
本発明により、従来より作製工程を少なくすることができ、半導体装置の製造コスト
を低くすることができる。また、画素電極上に接して金属膜を形成するため、段差部にお
ける画素電極の断切れを防ぐことができる。安価で、表示不良の少なく、信頼性の高い表
示装置を形成することができる。
半導体装置の作製工程を示す断面図。（実施形態１） 半導体装置の作製工程を示す断面図。（実施形態１） 半導体装置の上面図。（実施形態１） 半導体装置の作製工程を示す断面図。（実施形態１） 半導体装置の作製工程を示す断面図。（実施形態２） 半導体装置の作製工程を示す断面図。（実施形態２） 半導体装置の上面図。（実施形態２） 半導体装置の作製工程を示す断面図。（実施形態２） 半導体装置の作製工程を示す断面図。（実施形態２） 半導体装置の断面図。（実施形態２） 露光マスクの上面図及び光強度分布を示す図。（実施形態３） ＥＬ表示装置の上面図及び断面図。（実施形態４） ＥＬ表示装置の上面図及び断面図。（実施形態４） 液晶表示装置の上面図及び断面図。（実施形態５） 液晶表示装置の上面図及び断面図。（実施形態５） 液晶表示装置の上面図及び断面図。（実施形態５） 液晶表示装置の上面図及び断面図。（実施形態５） 液晶表示装置の上面図。（実施形態５） 半導体装置の断面図。（実施形態１） 電子機器の図。（実施形態６） 携帯電話の図。（実施形態６）
以下、本発明の実施形態について説明する。但し、本発明は、実施可能な範囲におい
て、多くの異なる態様で実施することが可能である。本発明の趣旨及びその範囲から逸脱
することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解され
る。従って、本実施形態の記載内容に限定して解釈されるものではない。また、以下に示
す実施形態は適宜組み合わせることが可能である。
（実施形態１）
本実施形態は図１を用いて、基板１上にトップゲート型のＴＦＴを形成する方法を説
明する。基板１は透光性を有する基板、例えば石英基板、ガラス基板またはプラスチック
基板である。なお、基板１は遮光性の基板でもよく、半導体基板、ＳＯＩ（Ｓｉｌｉｃｏ
ｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板でもよい。
基板１上に下地膜として絶縁膜２を成膜する。絶縁膜２としては、酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜の単層、或いはこ
れらの膜の少なくとも２つの膜でなる積層を用いる。次いで、絶縁膜２上に島状半導体膜
３を形成する。
島状半導体膜３は、絶縁膜２上にスパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ
法等により半導体膜を全面に形成した後、フォトリソグラフィ法等により形成されたマス
クを用いて半導体膜を形状加工して形成する。島状半導体膜３を結晶性半導体膜で形成す
るときは、基板１上に直接結晶性半導体膜を形成する方法と、非晶質半導体膜を基板１上
に形成した後に、加熱処理により結晶化させて結晶性半導体膜を形成する方法がある。後
者の方法において、結晶化の際の加熱処理は、加熱炉、レーザ照射、若しくはレーザ光の
代わりにランプから発する光の照射（以下、ランプアニールと表記する）、又はそれらを
組み合わせて用いることにより行われる。
また、ニッケルなどを非晶質半導体膜に添加した後に上記加熱処理を行う熱結晶化法
により結晶性半導体膜を形成してもよい。なお、ニッケルを用いた熱結晶化法を用いて結
晶化を行って結晶性半導体膜を得た場合は、結晶化後にニッケルを除去するゲッタリング
処理を行うことが好ましい。
レーザー照射により結晶化して結晶性半導体膜を作製する場合には、連続発振（ＣＷ
：ｃｏｎｔｉｎｕｏｕｓ−ｗａｖｅ）型のレーザビームやパルス発振型のレーザビーム（
パルスレーザビーム）を用いることができる。ここで用いることができるレーザビームは
、Ａｒレーザ、Ｋｒレーザ、エキシマレーザなどの気体レーザ、単結晶のＹＡＧ、ＹＶＯ
４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（
セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントと
してＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加され
ているものを媒質とするレーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレー
ザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザのうち一種または複数種
から発振されるものを用いることができる。このようなレーザビームの基本波、及びこれ
らの基本波の第２高調波から第４高調波のレーザビームを照射することで、大粒径の結晶
を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザ（基本波１０６４ｎｍ）の第２高調
波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このレーザは、Ｃ
Ｗで射出することも、パルス発振で射出することも可能である。ＣＷで射出する場合は、
レーザのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ
／ｃｍ２）必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射
する。
なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ
３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌ
Ｏ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔ
ａのうち１種または複数種添加されているものを媒質とするレーザ、Ａｒイオンレーザ、
またはＴｉ：サファイアレーザは、連続発振をさせることが可能であり、Ｑスイッチ動作
やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせる
ことも可能である。１０ＭＨｚ以上の発振周波数でレーザビームを発振させると、半導体
膜がレーザビームによって溶融してから固化するまでの間に、次のパルスが半導体膜に照
射される。従って、発振周波数が低いパルスレーザを用いる場合と異なり、半導体膜中に
おいて固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成
長した結晶粒を得ることができる。
媒質としてセラミック（多結晶）を用いると、短時間かつ低コストで自由な形状に媒
質を形成することが可能である。単結晶を用いる場合、通常、直径数ｍｍ、長さ数十ｍｍ
の円柱状の媒質が用いられているが、セラミックを用いる場合はさらに大きいものを作る
ことが可能である。
発光に直接寄与する媒質中のＮｄ、Ｙｂなどのドーパントの濃度は、単結晶中でも多
結晶中でも大きくは変えられないため、濃度を増加させることによるレーザの出力向上に
はある程度限界がある。しかしながら、セラミックの場合、単結晶と比較して媒質の大き
さを著しく大きくすることができるため大幅な出力向上が実現できる。
さらに、セラミックの場合では、平行六面体形状や直方体形状の媒質を容易に形成す
ることが可能である。このような形状の媒質を用いて、発振光を媒質の内部でジグザグに
進行させると、発振光路を長くとることができる。そのため、増幅が大きくなり、大出力
で発振させることが可能になる。また、このような形状の媒質から射出されるレーザビー
ムは射出時の断面形状が四角形状であるため、丸状のビームと比較すると、線状ビームに
整形するのに有利である。このように射出されたレーザビームを、光学系を用いて整形す
ることによって、短辺の長さ１ｍｍ以下、長辺の長さ数ｍｍ〜数ｍの線状ビームを容易に
得ることが可能となる。また、励起光を媒質に均一に照射することにより、線状ビームは
長辺方向にエネルギー分布の均一なものとなる。
この線状ビームを半導体膜に照射することによって、半導体膜の全面をより均一にア
ニールすることが可能になる。線状ビームの両端まで均一なアニールが必要な場合は、そ
の両端にスリットを配置し、エネルギーの減衰部を遮光するなどの工夫が必要となる。
このようにして得られた強度が均一な線状ビームを用いて半導体膜をアニールし、こ
の半導体膜を用いて電子機器を作製すると、その電子機器の特性は、良好かつ均一である
。
次いで、必要があればＴＦＴのしきい値を制御するために微量な不純物元素（ボロン
またはリン）のドーピングを半導体膜に対して行う。ここでは、質量分離しないでプラズ
マ励起したイオンドープ法を用いる。
島状半導体膜３の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成
する。半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム
（ＳｉＧｅ）合金などで形成すると良い。
そして、島状半導体膜３を覆うようにゲート絶縁膜４を形成する。ゲート絶縁膜４と
しては、熱酸化膜、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの単
層または積層構造を用いることができる。島状半導体膜３と接するゲート絶縁膜４は酸化
珪素膜が好ましい。それは、ゲート絶縁膜４を酸化珪素膜にすると島状半導体膜との界面
におけるトラップ準位が少なくなるからである。また、ゲート電極をＭｏで形成するとき
は、ゲート電極と接するゲート絶縁膜は窒化シリコン膜が好ましい。それは、窒化シリコ
ン膜はＭｏを酸化させないからである。
ここではゲート絶縁膜４として、プラズマＣＶＤ法により厚さ１１５ｎｍの酸化窒化
シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を形成する。
次に、ゲート絶縁膜４上に導電層を形成して、フォトリソグラフィ法等により形成し
たマスクを用いて導電層を形状加工し、ゲート電極５を形成する。ゲート電極材料として
はＭｏ、Ｔｉ、Ｗ、Ａｌ、Ｎｄ、Ｃｒ、これら元素の合金等がある。もしくは、これら元
素またはこれら元素の合金の積層によりゲート電極５を構成しても良い。ここではＭｏに
よりゲート電極を形成する。次に、ゲート電極５またはレジストをマスクとして島状半導
体膜３に不純物元素をドーピングし、チャネル形成領域８と、ソース領域及びドレイン領
域となる不純物領域９とを形成する。
その後、窒化珪素を用いて第１層間絶縁膜６を形成する。そして、島状半導体膜３に
添加された不純物元素の活性化および水素化を行う。なお、第１層間絶縁膜６は形成しな
くとも良い。
次いで、透光性を有する無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコン
など）または、低誘電率の有機化合物材料（感光性又は非感光性の有機樹脂材料）を用い
て第２層間絶縁膜７を形成する。また、シロキサンを含む材料を用いて第２層間絶縁膜を
形成してもよい。なお、シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構
造が構成される材料である。置換基として、少なくとも水素を含む有機基（例えばアルキ
ル基、芳香族炭化水素）が用いられる。置換基としてフルオロ基を用いてもよい。または
置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。第２層間
絶縁膜７は積層構造でも良い。
次いで、フォトマスクを用いてレジストからなるマスクを形成し、そのマスクを用い
て、第１層間絶縁膜６、第２層間絶縁膜７、及びゲート絶縁膜４を選択的にエッチングし
、コンタクトホールを形成する。そして、レジストからなるマスクを除去する。
そして、第２層間絶縁膜７上にスパッタ法または印刷法で導電膜を形成する。導電膜
は透明導電膜であっても反射性を有していても良い。透明導電膜である場合は、例えば、
酸化インジウムに酸化スズを混ぜたインジウムスズ酸化物（ＩＴＯ）膜、インジウムスズ
酸化物（ＩＴＯ）に酸化珪素を混ぜたインジウムスズ珪素酸化物（ＩＴＳＯ）膜、酸化イ
ンジウムに酸化亜鉛を混ぜたインジウム亜鉛酸化物（ＩＺＯ）膜、酸化亜鉛膜、または酸
化スズ膜を用いることができる。なお、ＩＺＯとは、ＩＴＯに２〜２０ｗｔ％の酸化亜鉛
（ＺｎＯ）を混合させたターゲットを用いてスパッタリングにより形成される透明導電材
料である。
第２層間絶縁膜７上に透明導電膜１０を形成し、続いて透明導電膜１０上に金属膜１
１を積層する。透明導電膜１０と金属膜１１は連続的にスパッタで形成することができる
。
透明導電膜は抵抗の高い材料が多いため、金属膜１１は、透明導電膜よりも抵抗の低
い材料が好ましい。例えば、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、Ａｌなどを用いることができ
る。また、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、ＷのいずれかとＡｌとを積層させた２層構造、Ａｌ
をＴｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗなどの金属で挟んだ３層積層構造としても良い。次いで、
金属膜１１上にレジスト膜を全面に塗布した後、図１（Ａ）に示す露光マスクを用いて露
光を行う。
透明導電膜としてＩＴＯ膜を用いる場合は、ＩＴＯ膜を熱処理して結晶化する工程が
必要になってくる。そのときはＩＴＯ膜をスパッタで形成し、焼成後、金属膜１１を形成
すると良い。ＩＴＳＯ膜を用いると、結晶化する工程が不要なため工程が少なくてすむ。
図１（Ａ）において、露光マスクは、露光光が遮光される遮光部１２ａ、１２ｂと、
露光光が一部通過する半透部１３を有する。半透部１３には半透膜１９が設けられ、露光
光の光強度を低減させている。遮光部１２ａ、１２ｂは半透膜１９上に金属膜２０が積層
されて構成されている。遮光部１２ｂの幅はｔ１、半透部１３の幅はｔ２と示す。ここで
は半透部に半透膜を用いた例を示したが、これに限定されず、半透部は露光光の光強度を
低減するものであればよい。また、半透部に回折格子パターンを用いてもよい。
図１（Ａ）に示す露光マスクを用いてレジスト膜の露光を行うと、レジスト膜に非露
光領域１４ａと露光領域１４ｂが形成される。露光時には、光が遮光部１２ａ、１２ｂで
回り込んだり、半透部１３を通過することによって図１（Ａ）に示す露光領域１４ｂが形
成される。
そして、現像を行うと、露光領域１４ｂが除去されて、図１（Ｂ）に示すように、大
きく分けて２つの膜厚を有するレジストパターン１５ａと、膜厚がほぼ一様なレジストパ
ターン１６ａが金属膜１１上に得られる。レジストパターン１５ａは膜厚の厚い領域と、
該領域より膜厚の薄い領域とを有し、膜厚の薄い領域については、露光エネルギーまたは
半透膜１９の透過率を調節することで膜厚を調節することができる。レジストパターン１
５ａは左右非対称であり、レジストパターン１６ａは左右対称である。
次に、ドライエッチングにより金属膜１１及び透明導電膜１０のエッチングを行う。
ドライエッチングはＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｒｏｔｒｏｎ Ｒｅｓｏｎａｎｃ
ｅ）やＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）などの高密度プラ
ズマ源を用いたドライエッチング装置によって行われる。
なお、ここでは、ＩＣＰ型エッチング装置を用いた例を示すが、これに限定されず、
例えば、平行平板型エッチング装置、マグネトロン型エッチング装置、ＥＣＲ型エッチン
グ装置、ヘリコン型エッチング装置を用いてもよい。
金属膜１１及び透明導電膜１０のエッチングをウェットエッチングにより行っても良
い。但し、微細加工にはドライエッチングが適しているため、ドライエッチングが好まし
い。また、金属膜１１及び透明導電膜１０と、第２層間絶縁膜７との材料が異なるため、
ドライエッチングで行っても、第２層間絶縁膜７は金属膜１１及び透明導電膜１０に対し
て大きなエッチング選択比がとれる。さらにエッチング選択比を大きくするため、第２層
間絶縁膜７の少なくとも最上層を窒化珪素膜で形成しても良い。
こうして、図１（Ｃ）で示すように、第２層間絶縁膜７上に、透明導電膜１７ａと金
属膜１７ｂとの積層で構成されるパターンと、透明導電膜１８ａと金属膜１８ｂとの積層
で構成されるパターンが形成される。
次に、レジストパターン１５ａ、１６ａをアッシングまたはエッチングする（図２（
Ａ））。この工程により、レジストパターン１５ａの膜厚の薄い領域がエッチングされる
とともに、その膜厚の薄い領域の膜厚分だけレジストパターン１５ａ、１６ａの全体の膜
厚も薄くなる。そしてレジストパターン１５ｂ、１６ｂを形成する。レジストパターン１
５ａ、１６ａは、膜厚方向だけでなく、幅方向もエッチングされるため、レジストパター
ン１５ｂ、１６ｂの幅は金属膜１７ｂ及び１８ｂ、透明導電膜１７ａ、１８ａの幅よりも
小さくなる。したがって、レジストパターン１５ｂ、１６ｂの側面は下層にある金属膜及
び透明導電膜の側面と一致せず、レジストパターン１５ｂ、１６ｂの側面の方が後退して
いる。図２（Ｂ）では、レジストパターン１５ｂは左右非対称であり、レジストパターン
１６ｂは左右対称である。
次に、レジストパターン１５ｂを用いて金属膜１８ｂをエッチングし、金属膜１８ｃ
を形成する（図２（Ｂ））。このときに透明導電膜１８ａが無用にエッチングされないよ
うに、金属膜１８ｂの材料は透明導電膜１８ａに対し高い選択比がとれるものが好ましい
。例えば、透明導電膜１８ａの材料がＩＴＳＯであれば、金属膜１８ｂの材料としてＴｉ
、Ｍｏ、Ｃｒ、Ａｌ等が好ましく、金属膜１８ｂはこれら材料でなる積層構造であっても
良い。そして透明導電膜１８ａよりもパターンの小さい、つまり平面面積の小さい金属膜
１８ｃを形成する。一方、金属膜１７ｂもレジストパターン１６ｂを用いてエッチングさ
れ、透明導電膜１７ａよりも平面面積の小さい金属膜１７ｃが形成される。
図２（Ａ）から図２（Ｂ）の金属膜１７ｂ及び１８ｂのエッチングは、ドライエッチ
ングで行ってもウェットエッチングで行っても良いが、図２（Ｂ）ではドライエッチング
により金属膜１７ｃ及び１８ｃを形成した場合を図示する。ドライエッチングで行った場
合は金属膜１８ｃの断面における側面は非対称となる。なぜならレジストパターン１５ｂ
の形状が非対称なため、その形状を反映した金属膜１８ｃが形成されるからである。金属
膜１８ｃは、一方の側面よりも他方の側面がより傾斜が大きい断面形状となる。金属膜１
７ｃは、側面がレジストパターン１６ｂの側面と一致するように形成される。金属膜１８
ｃは、一方の側面はレジストパターン１５ｂの一方の側面の延長線上にあり、他方の側面
はレジストパターン１５ｂの他方の側面と一致する。
金属膜１７ｂ及び１８ｂをウェットエッチングすると、等方的にエッチングが進むた
め、レジストパターン１５ｂ、１６ｂよりも小さい金属膜が形成される。図４にウェット
エッチングを行った場合の図を示す。図４（Ａ）では、金属膜１７ｂ及び１８ｂをそれぞ
れウェットエッチングして、金属膜１７ｄ及び１８ｄを形成している。その他は図２（Ｂ
）と同様である。
レジストパターン１５ｂ、１６ｂの側面と金属膜１７ｄ、１８ｄの側面は一致しない
。故に、同一のレジストパターン１５ｂ、１６ｂをマスクとしても、ドライエッチングよ
りウェットエッチングで形成したほうが、より小さい金属膜１７ｄ及び１８ｄが形成され
る。
図４（Ｂ）は金属膜１７ｄが３層の積層で形成されている場合の図である。例えば金
属膜１７ｄはＴｉ膜９１ａ、９３ａとでアルミニウム膜９２ａを挟んだ積層構造であり、
金属膜１７ｄとレジストパターン１６ｂとの側面は一致していない。また、金属膜１８ｄ
もＴｉ膜９１ｂ、９３ｂとでアルミニウム膜９２ｂを挟んだ積層構造であり、金属膜１８
ｄとレジストパターン１５ｂとの側面は一致していない。
図４（Ａ）、（Ｂ）において、透明導電膜１７ａ、１８ａはドライエッチングで形成
されるため、その側面は、基板面に対してほぼ垂直または９０度に近い角度θ１を有する
。一方、金属膜１７ｄ、１８ｄがウェットエッチングで形成されると、等方的なエッチン
グにより、その側面は、基板面に対して鋭角な角度θ２を有する。したがって、透明導電
膜の側面の角度θ１と金属膜の側面の角度θ２を比較すると、θ１＞θ２となっている。
なお、角度θ１とは基板１の表面に対して透明導電膜側面の傾斜角度であり、角度θ２と
は基板１の表面に対して金属膜の側面の傾斜角であり、θ１、θ２ともに０°〜９０°の
範囲内である。
金属膜が図４（Ｂ）のように積層構造の場合は、各層によってエッチング速度が異な
るときがある。これに伴い、基板面に対して各層の側面がなす角度もそれぞれ異なるとき
がある。したがって金属膜が積層であるときは、基板面に対して最下層の膜の側面がなす
角度をθ２とする。
なお、金属膜１７ｄ、１８ｄ及び透明導電膜である透明導電膜１７ａ、１８ａの側面
がなだらかな面とならずに、凸凹を持つ場合がある。その場合、角度θ１及び角度θ２は
適宜決定すればよい。例えば、凸凹した側面に対し大まかな直線または曲線を引き、それ
を用いて角度θ１及び角度θ２を決定することができる。また、凸凹した側面に基づき、
複数の角度θ１及び角度θ２をとって、その平均値を角度θ１及び角度θ２とすることが
できる。最も合理的な方法を用いれば良い。
以上より、ドライエッチング法またはウェットエッチング法のいずれかのエッチング
方法で金属膜１７ｃ及び１８ｃまたは金属膜１７ｄ及び１８ｄを形成する。どちらのエッ
チング法で形成しても、透明導電膜１７ａ及び１８ａの側面よりも後退した側面を有する
金属膜１７ｃ及び金属膜１８ｃまたは金属膜１７ｄ及び１８ｄが形成される。つまり、透
明導電膜１７ａよりも平面面積が小さい金属膜１７ｃまたは金属膜１７ｄ、及び透明導電
膜１８ａよりも平面面積の小さい金属膜１８ｃまたは１８ｄが形成される。その要因の一
つは、透明導電膜１７ａ、１８ａを形成するためのマスクであるレジストパターン１５ａ
、１６ａと、金属膜を形成するためのマスクであるレジストパターン１５ｂ、１６ｂの大
きさが異なり、レジストパターン１５ｂ、１６ｂのほうが小さいからである。
その後、レジストパターン１５ｂ、１６ｂを除去する（図２（Ｃ））。そして透明導
電膜１７ａ及び金属膜１７ｃでなる配線または電極、透明導電膜１８ａ及び金属膜１８ｃ
でなる配線または電極が形成される。透明導電膜１８ａは画素電極として機能する。図４
（Ａ）及び（Ｂ）からレジストパターン１５ｂ、１６ｂを除去すれば、透明導電膜１７ａ
及び金属膜１７ｄでなる配線または電極、透明導電膜１８ａ及び金属膜１８ｄでなる配線
または電極が形成される。
レジストパターン１５ｂをマスクとして金属膜１８ｂをエッチングをするときに、透
明導電膜１８ａ表面の一部は多少エッチングされる。特に、ドライエッチングにより金属
膜１８ｃを形成するときは、下層の透明導電膜と選択比がとりにくいので、より透明導電
膜１８ａ表面の一部はエッチングされやすい。そのため、図２（Ｃ）の透明導電膜１８ａ
の膜厚ａと、膜厚ｂを比較すると、膜厚ａ＜膜厚ｂとなる。なお、膜厚ａとは金属膜１８
ｃまたは金属膜１８ｄと重ならない部分における透明導電膜１８ａの平均膜厚を言い、膜
厚ｂとは不純物領域９に達するコンタクトホール底部における透明導電膜１８ａの膜厚を
言う。
図２（Ｃ）に示すＴＦＴ上に発光素子を積層して、基板１の方向へ発光する発光装置
を形成した場合、透明導電膜１８ａの膜厚が薄いことで透過率が高くなり、明るい表示を
提供できる。そのため膜厚ａは薄い方が好ましい。また、レジストパターン１５ｂをマス
クとして金属膜１８ｂをエッチングする際に、透明導電膜１８ａ表面をエッチングできる
ため、表面のゴミを除去することができ、ゴミに起因する発光素子の短絡を防ぐことがで
きる。
本実施形態で形成する金属膜１８ｃは、一方の側面が傾斜している。そのため、液晶
表示装置に利用した場合、金属膜１８ｃの傾斜している側面側からラビングするようにす
ると、金属膜１８ｃの側面においてスムーズにラビングを行うことができる。金属膜１８
ｃの側面が垂直である方向からラビングを行うと、垂直な側面部分でラビング布にストレ
スがかかる等の理由でラビングが不完全になり、配向が不完全になることがあった。した
がって、ラビングは金属膜１８ｃの側面が傾斜している側から行うことが好ましい。
また、図４に示すようにウェットエッチングにより、両側面ともに傾斜している金属
膜１７ｄ及び１８ｄを形成する場合は、どちらの方向からもスムーズにラビングでき、よ
り効果的である。
図３に図２（Ｃ）の上面図を示す。図２（Ｃ）は図３のＡ−Ａ´における断面図であ
る。図３から分かるように、透明導電膜１７ａ及び金属膜１７ｃの積層でなる配線または
電極は、ＴＦＴのソース電極またはドレイン電極として機能し、さらにソース配線として
も機能する。また、透明導電膜１８ａ及び金属膜１８ｃでなる配線または電極は、ＴＦＴ
のソース電極またはドレイン電極として機能し、さらに画素電極としても機能する。厳密
には、金属膜１８ｃと重ならない透明導電膜１８ａの部分が画素電極として機能し、光を
通す部分である。また、容量配線２１はゲート電極５と同一層から形成されており、容量
配線２１は透明導電膜１８ａと重なることで、容量を形成する。なお、容量配線２１はゲ
ート電極５と異なる層で形成しても良い。金属膜１７ｃの側面は透明導電膜１７ａの側面
と一致せず、透明導電膜１７ａの側面の内側に位置する。金属膜１８ｃの側面は透明導電
膜１８ａの側面と一致せず、透明導電膜１８ａの側面の内側に位置する。図４で説明した
金属膜１７ｄと透明導電膜１７ａの関係、金属膜１８ｄと透明導電膜１８ａの関係も同様
である。
本実施形態において、画素電極として機能する透明導電膜を平坦な面上に形成するこ
とは、透明導電膜の断切れを防ぐ意味で非常に有益である。金属膜１８ｃをエッチングに
より形成するときに、金属膜１８ｃから露出する下層の透明導電膜１８ａの表面も多少エ
ッチングされる。そのため透明導電膜１８ａが段差のある面上に形成されることで透明導
電膜の膜厚が不均一であると、金属膜１８ｃを形成するエッチングにより、膜厚の薄い透
明導電膜部分がエッチングされ、透明導電膜が断切れを起こす可能性がある。断切れが起
こると、断切れした部分で光漏れが生じたり、画素電極の面積が小さくなり開口率が低く
なったりする。よって、金属膜１８ｃから露出する透明導電膜１８ａの部分を平坦な面上
に形成するのが好ましい。そのためには、第２層間絶縁膜７を有機材料で形成し、平坦面
を有する第２層間絶縁膜を形成するのが好適である。
本発明により金属膜と導電膜の積層を形成すると、金属膜の下に接して導電膜が位置
する構成となる。しかし段差が大きい部分では必ずしも金属膜の下に接して導電膜が位置
するとは限らない。それは、段差により導電膜が断切れしてしまう可能性があるからであ
る。従って、図１の不純物領域９に達するコンタクトホールの部分では、導電膜上に金属
膜を配置するのが良い。
図１９にコンタクトホールで導電膜が断切れしている状態を示す。コンタクトホール
側面の傾斜により、導電膜９４、９５が部分的に切れた状態になっている。しかし、コン
タクトホール部で導電膜９４、９５上に金属膜９６、９７が形成されるようにすれば、透
明導電膜が切れたとしても、金属膜を介して切れた導電膜同士を電気的に接続することが
できる。この場合、コンタクトホールの側面では金属膜９６、９７は第２層間絶縁膜７に
接している部分がある。また、コンタクトホール部分の導電膜は画素電極としては機能し
ないため、上部に金属膜を残存させても全く問題ない。よって、本実施形態の構成では、
透明導電膜がコンタクトホールで断切れしたとしても、上部に形成される金属膜で透明導
電膜の電気的接続を補うことができ、表示欠陥を防ぐことができる。
また、図３の容量配線２１に起因して導電膜に段差がある部分にも、導電膜上に金属
膜を残存させるのが良い。段差により導電膜が切れたとしても、金属膜を介して導電膜同
士を電気的に接続することができるため、確実に容量を形成することが可能となる。
なお、図３における透明導電膜１８ａの形状は一例であり、他の形状でも良い。例え
ば、櫛歯状の縁を持たせることでＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）方式
、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式に用いる画素電極にし
たり、スリットをいれることでＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ
Ａｌｉｇｎｍｅｎｔ）方式、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）方式に用いる画素電極にすることができる。
以上より、透明導電膜と金属膜を１つのレジストパターンを用いて形成できるため作
製工程数を減らすことができる。また、透明導電膜を配線または電極として利用しながら
も、金属膜を積層させることで低抵抗にし、導電性を高くすることができる。
図１（Ｂ）に示す状態から透明導電膜１０及び金属膜１１をエッチングする間に、自
然とレジストパターン１５ａ、１６ａもエッチングされ、レジストパターン１５ｂ、１６
ｂになる場合は、レジストパターンをアッシングまたはエッチングしてレジストパターン
１５ｂ、１６ｂを形成する工程は設けなくても良い。
なお、本実施形態では結晶性半導体膜でなる島状半導体膜を有するトップゲート型Ｔ
ＦＴを用いて説明したが、本実施形態は結晶性半導体膜でなるボトムゲート型ＴＦＴにも
応用できる。また、本実施形態では、島状半導体膜はソース領域及びドレイン領域となる
不純物領域９とチャネル形成領域８を有するが、その他にも低濃度不純物領域、オフセッ
ト領域等を有することができる。
（実施形態２）
本実施形態を図５を用いて説明する。本実施形態で説明するＴＦＴを構成する基板の
種類、各層の形成方法及び材料等は実施形態１を参照できる。
基板４０１上に下地膜として絶縁膜４０２を形成する。なお、下地膜は設けなくても
よい。次に、絶縁膜４０２上に導電層を形成し、フォトリソグラフィ法等により形成され
たマスクを用いて導電層を形状加工し、ゲート電極４０３を形成する。
ゲート電極４０３を覆うようにゲート絶縁膜４０４を形成する。ゲート絶縁膜４０４
上に非晶質半導体膜を形成する。非晶質半導体膜の材料に限定はないが、好ましくはシリ
コンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。続いて、非晶
質半導体膜上に導電層を形成する。導電層には例えばリンを含む非晶質シリコン膜を用い
ることができる。そして、フォトリソグラフィ法等により形成されたマスクを用いて、非
晶質半導体膜及び導電層の形状を加工して、島状半導体膜４０５と導電層４０６を形成す
る。
導電層４０６上に透明導電膜４０７及び金属膜４０８を積層形成する。なお、透明導
電膜に代えて反射性を持つ導電層を用いてもよい。また、透明導電膜としては実施形態１
で示した透明導電膜材料を用いることができる。次いで、金属膜４０８上全面にレジスト
膜を塗布した後、図５（Ａ）に示す露光マスクを用いて露光を行う。
図５（Ａ）において、露光マスクは、遮光部４０９ａ、４０９ｂ、半透部４１０を有
する。半透部４１０には回折パターンまたは半透膜を用いることができる。図５（Ａ）で
示す露光マスクを用いてレジスト膜の露光を行うと、レジスト膜に非露光領域４１１と露
光領域４１２が形成される。そして現像を行い、図５（Ｂ）に示すように、レジストパタ
ーン４１３ａと４１４ａが形成される。レジストパターン４１４ａは遮光部４０９ｂで露
光され、現像された領域４２２（レジストパターン４１４ａの破線から左側部分）と、半
透部４１０で露光され、現像された領域４２３（レジストパターン４１４ａの破線から右
側部分）で構成される。
次に、ドライエッチングにより金属膜４０８及び透明導電膜４０７のエッチングを行
う。そして、図５（Ｃ）で示すように、透明導電膜４１５及び金属膜４１６の積層で構成
されるパターンと、透明導電膜４１９及び金属膜４２０の積層で構成されるパターンが形
成される。このエッチングをウェットエッチングにより行っても良い。但し、微細加工に
はドライエッチングが適しているため、ドライエッチングが好ましい。また、金属膜４０
８及び透明導電膜４０７と、ゲート絶縁膜４０４との材料が異なるため、ドライエッチン
グで行っても大きなエッチング選択比がとれる。さらに両者のエッチング選択比を大きく
するため、ゲート絶縁膜４０４の少なくとも最上層を窒化珪素膜で形成しても良い。
次に、図６（Ａ）のように、レジストパターン４１３ａ、４１４ａをアッシングまた
はエッチングする。この工程により、レジストパターン４１４ａの領域４２３が除去され
る。またこの領域４２３の膜厚ｄ２だけ、レジストパターン４１４ａの領域４２２の膜厚
が薄くなり、レジストパターン４１４ｂが形成される。レジストパターン４１３ａも膜厚
ｄ２だけアッシングされ、レジストパターン４１３ｂが形成される。さらに幅方向もエッ
チングされるため、レジストパターン４１３ｂ、４１４ｂの幅は金属膜４１６、４２０、
透明導電膜４１５、４１９の幅よりも小さくなる。したがって、レジストパターン４１３
ｂ、４１４ｂの側面は下層にある金属膜及び透明導電膜の側面と一致せず、レジストパタ
ーン４１３ｂ、４１４ｂの側面の方が後退している。また、レジストパターン４１４ｂの
両側面が基板面に対してなす角度は互いに異なる。一方、レジストパターン４１３ｂは両
側面が基板面に対してなす角度はほぼ同じである。
次に、レジストパターン４１４ｂを用いて金属膜４１６をエッチングして、金属膜４
２１を形成する。また、レジストパターン４１３ｂを用いて金属膜４２０をエッチングし
て、金属膜４２４を形成する。（図６（Ｂ））。このとき透明導電膜４１５は無用にエッ
チングされないようにする。金属膜４２４、４２１は、透明導電膜４１９、４１５よりも
小さいパターンで形成される。また、透明導電膜４１５、４１９をマスクとして、導電層
４０６をエッチングし、導電層４１７及び４１８を形成する。島状半導体膜４０５の一部
も少しエッチングされる。透明導電膜４１９の一方の端部と導電層４１７の一方の端部、
及び透明導電膜４１５の一方の端部と導電層４１８の一方の端部はそれぞれ一致する。金
属膜４２１及び４２４の形成は同一工程で行われる。
また、金属膜４２１、４２４を形成するためのエッチングと同時に、導電層４０６を
エッチングしても良い。
そして、レジストパターン４１３ｂ、４１４ｂを除去し、透明導電膜４１９及び金属
膜４２４でなる配線または電極、金属膜４２１及び透明導電膜４１５でなる配線または電
極を形成する。透明導電膜４１５は画素電極として機能する（図６（Ｃ））。
導電層４１７及び４１８の形成は図５（Ｃ）のエッチングと同時にすることも可能だ
が、図６で示すように、金属膜４２４、４２１の形成時または形成後に行うほうが好まし
い。なぜなら、図５（Ｃ）の段階で島状半導体膜を露出してしまうと、金属膜４２４、４
２１を形成するときに、さらに島状半導体膜がエッチングされてしまう可能性があるため
である。
図６（Ｂ）のエッチングはドライエッチングでも、ウェットエッチングでも良い。ド
ライエッチングで行う場合は、図６（Ｂ）、（Ｃ）に示すように、金属膜４２１の断面形
状はレジストパターン４１４ｂの形状を反映して左右非対称となる。つまり、金属膜４２
１は、一方の側面よりも他方の側面がより傾斜が大きい断面形状となり、一方の側面はレ
ジストパターン４１４ｂの一方の側面の延長線上にあり、他方の側面はレジストパターン
４１４ｂの他方の側面と一致する。金属膜４２４は、側面がレジストパターン４１３ｂの
側面と一致するように形成される。
金属膜４２１及び４２４をウェットエッチングで形成する場合を図８を用いて説明す
る。ドライエッチングで形成した金属膜４２１、４２４に代えて、ウェットエッチングで
形成した場合は金属膜４２５、４２６とする。
ウェットエッチングの場合は、図８で示すようにレジストパターン４１３ｂ、４１４
ｂよりも小さい金属膜４２５及び４２６が形成され、レジストパターン４１３ｂ、４１４
ｂの側面と金属膜４２５、４２６の側面は一致しない。故に、同一のレジストパターン４
１３ｂ、４１４ｂをマスクとしても、ドライエッチングよりもウェットエッチングで形成
したほうが、より平面面積が小さい金属膜が形成される。また、図４と同様に、ウェット
エッチングで金属膜を形成した場合、透明導電膜４１５、４１９の側面における角度θ１
と、金属膜４２５、４２６の側面における角度θ２とを比較すると、θ１＞θ２となって
いる。なお、角度θ１とは基板４０１の表面に対して透明導電膜側面の傾斜角度であり、
角度θ２とは基板４０１の表面に対して金属膜の側面の傾斜角であり、θ１、θ２ともに
０°〜９０°の範囲内である。また、金属膜４２５、４２６が図４（Ｂ）のように積層構
造であるときは、基板面に対して最下層の膜の側面がなす角度をθ２とする。
なお、ウェットエッチングのときは、導電層４０６のエッチングは、図５（Ｃ）での
エッチングと同時でもよいし、図６（Ｂ）の金属膜４２５、４２６形成した後に行っても
良い。
いずれのエッチング方法で金属膜を形成しても、側面が透明導電膜４１９の側面より
も後退した金属膜４２５または金属膜４２４、透明導電膜４１５の側面よりも後退した金
属膜４２１または金属膜４２６が形成される。つまり、透明導電膜４１９よりも平面面積
の小さい金属膜４２４または４２５、透明導電膜４１５よりも平面面積の小さい金属膜４
２１または４２６が形成される。
そして、レジストパターン４１３ｂ、４１４ｂを除去し、透明導電膜４１９及び金属
膜４２４でなる配線または電極、金属膜４２１及び透明導電膜４１５でなる配線または電
極を形成する（図６（Ｃ））。図８からレジストパターン４１３ｂ、４１４ｂを除去すれ
ば、透明導電膜４１９及び金属膜４２５でなる配線または電極、透明導電膜４１５及び金
属膜４２６でなる配線または電極が形成される。
本発明の膜厚の異なる領域を有するレジストパターン４１４ａを用いて、金属膜４２
１及び透明導電膜４１５の積層を形成すると、金属膜４２１を形成する際に、透明導電膜
４１５の表面の一部は多少エッチングされる。特に、ドライエッチングにより金属膜４２
１を形成するときは、下層の透明導電膜４１５と選択比がとりにくいので、より透明導電
膜４１５表面の一部はエッチングされやすい。そのため、図６（Ｃ）の透明導電膜４１５
の膜厚ａ（金属膜４２１から露出する透明導電膜４１５の膜厚）と、膜厚ｃ（ゲート絶縁
膜４０４と金属膜４２１に接する透明導電膜の膜厚）を比較すると、膜厚ａ＜膜厚ｃとな
る。なお、膜厚ａと膜厚ｃは平均膜厚を言う。
図６（Ｃ）のＴＦＴ上に発光素子を積層して発光装置を形成すると、膜厚ａ＜膜厚ｃ
であることは次のような効果を奏する。基板４０１方向へ発光する発光装置ならば、膜厚
ａが薄いことで、明るい表示を提供できる。また、透明導電膜４１５表面をエッチングで
きるため、表面のゴミを除去することができ、発光素子の短絡を防ぐことができる。
本実施形態で形成する金属膜４２１は、一方の側面が傾斜している。そのため、液晶
表示装置に利用した場合、金属膜４２１の傾斜している側面側からラビングするようにす
ると、金属膜４２１の側面においてスムーズにラビングを行うことができる。金属膜４２
１の側面が垂直である方向からラビングを行うと、垂直な側面部分でラビング布にストレ
スがかかる等の理由でラビングが不完全になり、配向が不完全になることがあった。した
がって、ラビングは金属膜４２１の側面が傾斜している側から行うことが好ましい。
また、図８に示すようにウェットエッチングにより、両側面ともに傾斜している金属
膜４２５及び４２６を形成する場合は、どちらの方向からもスムーズにラビングでき、よ
り効果的である。
図７に図６（Ｃ）の上面図を示す。図６（Ｃ）は図７のＡ−Ａ´における断面図であ
る。図７より透明導電膜４１９と金属膜４２４の積層でなる配線または電極は、ＴＦＴの
ソース電極またはドレイン電極と機能し、さらにソース配線としても機能する。また、透
明導電膜４１５及び金属膜４２１でなる配線または電極は、ＴＦＴのソース電極またはド
レイン電極として機能し、さらに画素電極としても機能する。厳密には、金属膜４２１と
重ならない透明導電膜４１５の部分が画素電極として機能する。また、ゲート電極４０３
と同層から形成されている容量配線４３０は、透明導電膜４１５と重なることで容量を形
成している。なお、ゲート電極とは異なる層から容量配線４３０を形成してもよい。金属
膜４２４の側面は透明導電膜４１９の側面と一致せず、透明導電膜４１９の側面の内側に
位置する。金属膜４２１の側面は透明導電膜４１５の側面と一致せず、透明導電膜４１５
の側面の内側に位置する。図８で説明した金属膜４２５と透明導電膜４１９の関係、金属
膜４２６と透明導電膜４１５の関係も同様である。
また、容量配線４３０、ゲート電極４０３または島状半導体膜４０５に起因する段差
上に形成された透明導電膜４１５を金属膜４２１により覆うことは、画素電極として機能
する透明導電膜の断切れを防止するため有益である。金属膜４２１がエッチングにより形
成されるときに透明導電膜４１５も多少エッチングされるため、透明導電膜の膜厚が一様
でないと、このエッチングの際に透明導電膜が断切れを起こしてしまう。従って、画素電
極として、膜厚が一様に形成されやすい平坦面上の透明導電膜部分を利用するのが好まし
い。そのためには、段差のある面上に位置する透明導電膜４１５を覆うように、金属膜４
２１を形成すればよい。そうすれば、段差のある面上の透明導電膜４１５はエッチングさ
れず、断切れすることもない。
また、金属膜４２１で段差面上の透明導電膜４１５を覆うようにするには、図５（Ｂ
）のレジストパターン４１４ａの領域４２３の膜厚をｄ２、領域４２２のうち最も薄い膜
厚をｄ１としたとき、少なくともｄ１＞ｄ２でなければならない。それは図６（Ａ）のレ
ジストのアッシングのときに、膜厚ｄ２はアッシングされ、レジスト全体の膜厚がｄ２だ
け薄くなるが、このアッシングにより膜厚がｄ２だけ薄くなったとしても、領域４２２に
はレジストが残存している必要があるからである。したがって、少なくともレジストパタ
ーン４１４ａにおいては、領域４２２の最も膜厚の薄い部分の膜厚ｄ１は、領域４２３の
膜厚ｄ２よりも厚いことが好ましい。
以上の工程により、非晶質半導体膜でなる島状半導体膜を有するボトムゲート型ＴＦ
Ｔを形成できる。透明導電膜を配線または電極として利用しながらも、金属膜を積層させ
ることで低抵抗にし、導電性を高くすることができる。また、金属膜４２１を形成するた
めのレジストパターンを特別に設ける必要がないので、工程数を減らすことができる。
なお、本実施形態の別のＴＦＴの構成として、チャネル保護膜を有するＴＦＴの構成
を図９（Ａ）に示す。図９（Ａ）のＴＦＴにおいて、図５〜図８と同じものは同一符号を
付し、詳細な説明は省略する。
基板４０１上に島状半導体膜４０５を形成するまでは、図５（Ａ）と同様である。次
に、窒化珪素膜等の絶縁膜を成膜し、エッチングにより該絶縁膜を形状加工して、島状半
導体膜４０５上の中央付近にチャネル保護膜６０１を形成する。その後、チャネル保護膜
６０１を覆うように導電層４０６、透明導電膜４０７、金属膜４０８を順に成膜する。そ
して、金属膜４０８上全面にレジスト膜を塗布する。そして半透部を有する露光マスクを
用いてレジスト膜を露光した後、現像し、レジストパターン４１３ａ、４１４ａを形成す
る。
次に、ドライエッチングにより、レジストパターン４１３ａ、４１４ａを用いてエッ
チングし、導電層４１７、導電層４１８、透明導電膜４１５、透明導電膜４１９、金属膜
４１６、金属膜４２０を形成する。透明導電膜４１５は画素電極として機能する（図９（
Ｂ））。チャネル保護膜６０１は、導電層４１７及び４１８を形成する際に、島状半導体
膜４０５がエッチングされるのを防ぐための保護膜となる。
次に、レジストパターン４１３ａ、４１４ａをアッシングして、レジストパターン４
１３ｂ、４１４ｂを形成する（図９（Ｃ））。レジストパターン４１３ｂ、４１４ｂを用
いて、金属膜４２０、４１６をエッチングし、金属膜４２４、４２１を形成する（図９（
Ｄ））。図９（Ｄ）はドライエッチングにより金属膜４２４、４２１を形成した場合を図
示する。なお、ウェットエッチングにより、図８で示した金属膜４２５、４２６を形成し
ても良い。その際の金属膜と透明導電膜の端部の形状は、図８で説明したのと同様である
。
チャネル保護膜６０１を有する構成のＴＦＴは次のような効果がある。まず、図９（
Ｂ）で示す透明導電膜４０７、金属膜４０８のエッチング工程でドライエッチングを行っ
たときに、島状半導体膜がエッチングされる心配がない。そのため、透明導電膜及び金属
膜のエッチング工程の自由度があがり、最適なエッチング条件で行うことができる。また
、ドライエッチングにより微細加工が可能となる。さらに、島状半導体膜４０５を薄く形
成することができ、ＴＦＴの特性を向上させることができる。そのため、駆動ＴＦＴに大
電流を流すＴＦＴが必要なアクティブマトリクス型有機発光ダイオードには最適である。
また、別のＴＦＴの構成を図１０に示す。この構成は結晶性半導体膜で形成されたボ
トムゲート型ＴＦＴである。基板４０１上にゲート絶縁膜４０４を形成するまでは図５（
Ａ）と同様の工程である。そしてゲート絶縁膜上に結晶性半導体膜を形成する。直接結晶
性半導体膜をゲート絶縁膜上に形成してもよいし、実施形態１のように非晶質半導体膜を
形成後、結晶化して、結晶性半導体膜を形成してもよい。結晶性半導体膜をエッチングに
より形状加工し、島状半導体膜４０５を形成する。島状半導体膜４０５に選択的に不純物
をドーピングして、島状半導体膜４０５に一対の不純物領域６０２とチャネル形成領域６
０３を形成する。島状半導体膜４０５上に層間絶縁膜６０４を形成した後、層間絶縁膜６
０４に不純物領域６０２に達するコンタクトホールを形成し、透明導電膜及び透明導電膜
上に金属膜を積層する。そして図５（Ａ）で示した露光マスクで露光され、現像されたレ
ジストパターンを用いてエッチングし、透明導電膜４１９及び金属膜４２４でなる電極ま
たは配線、並びに金属膜４２１及び透明導電膜４１５でなる電極または配線を形成する。
図１０の構成において、層間絶縁膜６０４を有機樹脂材料等で形成すると、層間絶縁膜６
０４が平坦面を有する。つまり透明導電膜４１５を平坦面に形成することができるので、
金属膜４２１を形成するエッチングの際に透明導電膜４１５が断切れするのを防ぐことが
できる。
なお、図１０で示すＴＦＴは一対の不純物領域６０２以外にも不純物領域を有してい
ても良い。
また、図９及び図１０において、金属膜４２１、４２４を形成するためのエッチング
方法に起因する金属膜の形状の特徴は、前述したのと同様である。金属膜４２１、４２４
に代えて、ウェットエッチングを用いて図８のような形状の金属膜４２５、４２６を形成
することもできるし、積層構造の金属膜を用いてもよい。また、画素電極として機能する
導電膜として透明導電膜を用いたが、反射型の導電膜を用いても構わない。透明導電膜の
材料としては実施形態１で示した材料を用いることができる。
本実施形態は、実施可能な範囲で実施形態１と自由に組み合わせることが可能である
。
（実施形態３）
本実施形態では、実施形態１及び２で用いた露光マスクについて図１１を用いて説明する
。図１１（Ａ）〜（Ｃ）は、図１または図５で示した露光マスクの遮光部１２ｂ及び半透
部１３の上面図を示す。露光マスクの遮光部１２ｂの幅はｔ１と示し、半透部１３の幅は
ｔ２と示している。
半透部１３には回折格子パターンを設けることができ、図１１（Ａ）、（Ｂ）には露
光装置の解像限界以下の複数のスリットでなるスリット部を有する回折格子パターンが示
されている。回折格子パターンとは、スリット、ドット等のパターンが少なくとも１つ以
上配置されたパターンである。スリット、ドット等のパターンを複数配置する場合は、周
期的に配置されていてもよいし、非周期的に配置されてもよい。解像度限界以下の微細パ
ターンを用いることによって、実質的な露光量を変調することが可能であり、露光された
レジストの現像後の膜厚を調節することが可能である。
前記スリット部のスリットが延びる方向は、スリット部３０１の様に遮光部３０３の
一辺と平行でも、スリット部３０２の様に遮光部３０３の一辺と垂直でも構わない。また
は、遮光部３０３の一辺に対して斜めの方向がスリットの延びる方向でも良い。尚、この
フォトリソグラフィ工程で使用されるレジストはポジ型レジストが好ましい。
また、半透部の別の例として、図１１（Ｃ）に、露光光の光強度を低減する機能を有
する半透膜３０４を設けた例を示す。半透膜としては、ＭｏＳｉＮの他に、ＭｏＳｉ、Ｍ
ｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。半透部を備えた露光マス
クを用いた露光法は、ハーフトーン露光法とも呼ばれる。
これら図１１（Ａ）〜（Ｃ）に示す露光マスクに露光光を照射した場合、遮光部３０
３の光強度はゼロであり、透光部３０５の光強度は１００％である。一方、スリット部３
０１、３０２、または半透膜３０４で構成される光強度低減機能を有する半透部を通過す
る光の強度は、１０〜７０％の範囲で調整可能となっている。代表的な光強度分布の例を
図１１（Ｄ）に示す。半透部が回折格子パターンである場合には、半透部を通過する光強
度の調整は、スリット部３０１、３０２のピッチ及びスリット幅の調整により実現してい
る。
本実施形態は実施形態１、２と自由に組み合わせることができる。
（実施形態４）
本実施形態ではＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置を図１
２、１３を用いて説明する。ＴＦＴを構成する基板や各層の形成方法、材料等については
実施形態１及び２を参照できる。図１２、１３のＴＦＴは実施形態１のトップゲート型Ｔ
ＦＴの構造を用いて説明するが、ボトムゲート型ＴＦＴ構造でも良い。実施形態１の図１
及び図２と同じものについては同一の符号を付し、詳細な説明を省略する。但し、画素構
成は図１２、１３に限定されず、他の画素構成でも良い。
図１２（Ａ）にＥＬ表示装置の画素部の上面図を示す。画素には、スイッチング用Ｔ
ＦＴ１４０と、ＥＬ素子に流れる電流を制御する駆動用ＴＦＴ１４１の２つのＴＦＴが設
けられる。スイッチング用ＴＦＴ１４０のソース電極またはドレイン電極となる透明導電
膜１２３及び金属膜１２４には、駆動用ＴＦＴ１４１のゲート電極５ｂが電気的に接続さ
れている。図１２（Ｂ）は図１２（Ａ）のＡ−Ａ’及びＢ−Ｂ’における断面図である。
基板１上に実施形態１の方法でＴＦＴを形成する。基板１上に絶縁膜２を形成し、そ
の上に島状半導体膜３ａ、３ｂを形成する。島状半導体膜３ａ、３ｂは非晶質半導体膜ま
たは結晶性半導体膜である。続いて、ゲート絶縁膜４、ゲート電極５ａ、５ｂを形成する
。ゲート電極５ａはゲート配線から延在してなっており、ゲート電極５ｂはゲート配線（
ゲート電極５ａ）とは分離して形成される。ゲート電極５ａ、５ｂをマスクとして島状半
導体膜３ａ、３ｂに不純物元素をドーピングし、一対の不純物領域とチャネル形成領域を
それぞれの島状半導体膜３ａ、３ｂに形成する。次に、ゲート電極５ａ、５ｂ上に第１層
間絶縁膜６、第２層間絶縁膜７を形成する。
次に、ゲート絶縁膜４、第１層間絶縁膜６及び第２層間絶縁膜７をエッチングし、島
状半導体膜の一対の不純物領域に達するコンタクトホールを形成する。これと同時に、第
１層間絶縁膜６及び第２層間絶縁膜７をエッチングし、ゲート電極５ｂに達するコンタク
トホールを形成する。第２層間絶縁膜７上に透明導電膜を形成し、さらにその上に金属膜
を積層させる。そして透明導電膜及び金属膜を実施形態１と同様の方法でエッチングし、
金属膜１２２及び透明導電膜１２１でなる配線または電極、金属膜１２４及び透明導電膜
１２３でなる配線または電極、金属膜１２６及び透明導電膜１２５でなる配線または電極
、金属膜１２８及び透明導電膜１２７でなる配線または電極を形成する。透明導電膜１２
７は画素電極として機能する。
金属膜１２２、１２４、１２６は、下層に位置する透明導電膜１２１、１２３、１２
５とおおよそ相似の関係を有しており、それぞれの透明導電膜よりも一回り小さいパター
ンを有している。金属膜１２２、１２４、１２６を形成するには、図１で示したレジスト
パターン１６ａのように、遮光部を有する露光マスクで露光、現像されたレジストパター
ンを用いて、エッチングする。一方、透明導電膜１２７はその一部が画素電極として機能
するため、金属膜１２８は透明導電膜１２７と必ずしも相似の関係を持たず、透明導電膜
１２７よりもより小さいパターンを有する。そのため、透明導電膜１２７及び金属膜１２
８を形成するには、図１で示したレジストパターン１５ａのように、半透部及び遮光部を
有する露光マスクで露光、現像されたレジストパターンを用いて、エッチングする。
金属膜１２２、１２４、１２６、１２８を形成した後、金属膜１２８から露出してい
る透明導電膜１２７の部分の表面を研磨して、透明導電膜上の金属膜の残渣を取り除くよ
うにしても良い。研磨はＣＭＰ（Ｃｈｅｍｉｃａｌ−Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓ
ｈｉｎｇ）法などで行うことができる。この研磨は、続いて透明導電膜１２７上に形成さ
れる電界発光層が非常に薄い膜であるので、金属膜の残渣によって電界発光層が均一に成
膜されず、透明導電膜１２７と電界発光層上の導電層１３１がショートしてしまうのを防
ぐ効果がある。
その後、ＴＦＴ上に土手となる絶縁膜１２９（隔壁とも言う）を形成する。絶縁膜１
２９は透明導電膜１２７の画素電極として機能する部分を露出するように形成される。ま
た、絶縁膜１２９は金属膜１２８を覆うように形成する。これは、金属膜１２８が絶縁膜
１２９から露出するとＥＬ素子の短絡不良の原因となるからである。一方で、絶縁膜１２
９は、透明導電膜１２７を露出する付近において、膜厚が連続的に減少し、曲面を持つよ
う形成される。これは、上部に形成される電界発光層が絶縁膜１２９の段差で断切れしな
いようにするためである。このような絶縁膜１２９の曲面を持つ形状により、金属膜１２
８の端部が絶縁膜１２９から露出しやすいという懸念があった。しかし、本発明で形成す
る金属膜１２８は、実施形態１及び２で説明したように、その端部が傾斜している、また
は角度θ２を持つため、絶縁膜１２９から露出しにくい構成となり、ＥＬ表示装置には非
常に好適である。
金属膜１２８がドライエッチングで形成される場合は、上部に形成されるレジストパ
ターンの形状が反映され、図１２（Ｂ）の断面図でみると、絶縁膜１２９の曲面に近い方
の金属膜１２８の端部がもう一方の端部より傾斜が大きくなる。図１２（Ａ）の上面図で
みると、金属膜１２８の４辺のうち、透明導電膜１２７の端部とより離れている２辺が、
残りの２辺よりも大きい傾斜を持つ。一方、金属膜１２８がウェットエッチングで形成さ
れる場合は、透明導電膜１２７の端部における角度θ１よりも鋭角なθ２を、金属膜１２
８の端部は有する。よって、どちらの形成方法であっても、絶縁膜１２９の曲面に近い金
属膜１２８の端部は傾斜または角度θ２を持って形成されるため、絶縁膜１２９から露出
されにくい形状になる。
続いて、絶縁膜１２９から露出する透明導電膜１２７に接するように電界発光層１３
０を形成し、続いて導電層１３１を形成する。上記構成では、発光素子を駆動するＴＦＴ
がＮチャネル型ＴＦＴであれば、透明導電膜１２７が陰極、導電層１３１が陽極に相当す
る。導電層１３１に透明導電膜を用いると、上方及び下方の両方に発光する表示装置とな
る。
図１３には、図１２とは別の構成のＥＬ表示装置を示す。図１３（Ａ）にＥＬ表示装
置の画素部の上面図、図１３（Ｂ）に図１３（Ａ）のＡ−Ａ’及びＢ−Ｂ’における断面
図を示す。
図１３（Ｂ）は、第２層間絶縁膜７を形成した後、エッチングして、島状半導体膜の
一対の不純物領域に達するコンタクトホールを形成するまでは、図１２（Ｂ）と同様であ
る。スイッチング用ＴＦＴ１１０１と駆動用ＴＦＴ１１０２を形成する。その後、導電層
を形成し、エッチングして、配線または電極１１０３ａ〜ｄを形成する。
配線または電極１１０３ａ〜ｄ上に、第３層間絶縁膜１１０４を形成する。第３層間
絶縁膜１１０４は有機樹脂膜で形成するのが好ましい。それは、第３層間絶縁膜１１０４
上に形成され、画素電極として機能する透明導電膜を平坦面に形成することができるから
である。
第３層間絶縁膜１１０４をエッチングして配線または電極１１０３ｄに達するコンタ
クトホールを形成する。第３層間絶縁膜１１０４上に透明導電膜及び金属膜を積層させ、
エッチングし、透明導電膜１１０５、金属膜１１０６を形成する。透明導電膜１１０５と
金属膜１１０６は、図１で示したレジストパターン１５ａのように、半透部を有する露光
マスクで露光、現像されたレジストパターンを用いて、エッチングされる。透明導電膜１
１０５は画素電極として機能する。
第２層間絶縁膜７に形成されたコンタクトホールと、第３層間絶縁膜１１０４に形成
されたコンタクトホールは、重なるように形成するのが良い。コンタクトホール同士を重
ねることで、開口率を高くすることができる。一方で、コンタクトホールにおける段差が
大きくなり、透明導電膜１１０５の断切れの問題も出てくるが、コンタクトホール部にお
ける透明導電膜１１０５上に金属膜１１０６を残存させることで断切れの問題を補うこと
ができる。
金属膜１１０６を形成した後は、図１２（Ｂ）と同様に、絶縁膜１２９、電界発光層
１３０、導電層１３１を形成する。
本実施形態では画素電極として用いる導電膜を透明導電膜として説明したが、反射型
の導電膜でも良い。透明導電膜の材料としては実施形態１で示した材料を用いることがで
きる。また、本実施形態は実施可能な範囲で自由に実施形態１〜３と組み合わせることが
できる。
（実施形態５）
本実施形態では液晶表示装置に本発明を適用した場合の例を説明する。
まず、図１４（Ａ）を用いて液晶表示パネルの作製方法を説明する。まず、実施形態
２の図６（Ｃ）と同様に基板４０１上にボトムゲート型のＴＦＴを形成する。ＴＦＴの構
成は実施形態２の図６（Ｃ）のＴＦＴに限られず、さまざまな構成のＴＦＴを用いること
ができる。
実施形態３の方法でＴＦＴを形成した後、金属膜４２４、４２１、透明導電膜４１９
、４１５を覆うように配向膜８０１を形成する。そして、カラーフィルタ８０２、遮光膜
８０７、対向電極８０３及び配向膜８０４が形成された基板８０５を準備し、基板４０１
と基板８０５とをシール材（図示せず）により貼り合わせる。遮光膜８０７はＴＦＴと重
なるように配置され、カラーフィルタ８０２は画素電極として機能する透明導電膜４１５
部分と重なるように配置される。その後、液晶８０６を注入すると、表示機能を具備した
表示装置が完成する。基板４０１、８０５には、図示しないが液晶８０６と反対側に偏光
板が貼り付けられる。以上の工程により、液晶表示パネルが完成する。なお、透明導電膜
の代用で反射型の導電膜を用いることができる。
次に、本実施形態では液晶表示装置において、透明導電膜上に形成される金属膜の配
置について説明する。図１４（Ｂ）は液晶表示装置の上面図の一例であり、図１４（Ａ）
は図１４（Ｂ）のＡ−Ａ´における断面図である。ゲート配線４０３上に島状半導体膜４
０５が重なり、島状半導体膜４０５と重なるゲート配線部分がゲート電極となる。つまり
、４０３はゲート配線でもあり、ゲート電極でもある。また島状半導体膜４０５に、導電
層４１７を介して、ソース配線となる金属膜４２４と透明導電膜４１９の積層膜が電気的
に接続し、導電層４１８を介して、ドレイン配線となる金属膜４２１と透明導電膜４１５
の積層膜が電気的に接続している。容量配線８０８は透明導電膜４１５と重なっている部
分で容量を形成する。容量配線８０８はゲート配線４０３と同層で形成してもよいし、別
の層で形成してもよい。遮光膜８０７は破線で示される。遮光膜８０７は、ソース配線、
ドレイン配線及びＴＦＴと重なるが、透明導電膜４１５の画素電極として機能する部分と
は重ならない。
透明導電膜４１５上の金属膜４２１が透明導電膜４１５の縁に沿って形成されている
。詳しくは、金属膜４２１の側面が透明導電膜４１５の側面に沿って形成されている。但
し、金属膜４２１の側面は透明導電膜４１５の側面と一致せず、透明導電膜４１５の側面
の内側に位置している。このように金属膜４２１を透明導電膜４１５の縁に沿って形成す
ることによって、画素電極間を遮光する遮光膜８０７の配置精度をゆるくすることができ
る。それは遮光膜８０７の位置が多少ずれても、金属膜４２１が遮光膜として機能してく
れるため、金属膜４２１が存在する範囲内では遮光膜８０７の位置ずれが許されるからで
ある。特に図１４のように、遮光膜を対向基板に設ける場合は、高い位置合わせ精度が求
められる。したがって、画素間の遮光を確実にするために、画素電極の縁に沿って透明導
電膜上に金属膜４２１を形成するのは効果的である。
別の液晶表示装置の構成として図１５を説明する。図１５は図１４の構成に層間絶縁
膜を設けた例である。図１５（Ａ）は、図１５（Ｂ）に示す液晶表示装置の上面図のＡ−
Ａ’における断面図である。ゲート配線４０３上に島状半導体膜４０５が重なり、島状半
導体膜４０５と重なるゲート配線部分がゲート電極となる。また島状半導体膜４０５に導
電層４１７を介してソース配線５０１が電気的に接続し、導電層４１８を介してドレイン
配線５０２が電気的に接続している。容量配線８０８は透明導電膜５０４と重なる部分で
容量を形成する。容量配線８０８をゲート配線４０３と同層から形成してもよいし、別の
層で形成してもよい。
ソース配線５０１及びドレイン配線５０２上には層間絶縁膜５０３が形成されており
、層間絶縁膜５０３にドレイン配線５０２に達するコンタクトホールが形成される。層間
絶縁膜５０３は有機樹脂膜または無機絶縁膜である。層間絶縁膜５０３上には透明導電膜
５０４及び金属膜５０５が形成される。層間絶縁膜５０３を有機樹脂膜にすると、ゲート
電極４０３や島状半導体膜４０５による段差が緩和されるため、画素電極として機能する
透明導電膜５０４を平坦面に形成することができる。よって、図１４の構成よりも広く画
素電極を取ることができ、開口率を向上させることができる。
透明導電膜５０４及び金属膜５０５は、図１で示したレジストパターン１６ａのよう
に、遮光部を有する露光マスクで露光、現像されたレジストパターンを用いて、エッチン
グして形成する。透明導電膜５０４とドレイン配線５０２の接続部は段差が大きく、透明
導電膜５０４が断切れするおそれがあるため、透明導電膜５０４上に金属膜５０５を残存
させるのが良い。
図１５（Ｂ）の上面図も図１４（Ｂ）と同じように、金属膜５０５が透明導電膜５０
４の縁に沿うように形成されており、遮光膜の一部としても機能できるようになっている
。
透明導電膜５０４として実施形態１で示した透明導電膜材料を用いることができる。
また、図１６には、液晶を複数の方向に配向させるために、透明導電膜上の金属膜を
利用する例を示す。図１６（Ａ）は画素部の上面図であり、図１６（Ｂ）は図１６（Ａ）
のＡ−Ａ´における液晶層付近の断面図である。一画素はＴＦＴ１００１、画素電極とし
て機能する透明導電膜１００２、その上に形成される金属膜１００３で形成される。また
、１００４は対向基板、１００５は対向電極、１００６は液晶、１００７は配向膜である
。一つの透明導電膜１００２上に複数の金属膜１００３が配置されている。各金属膜１０
０３の断面形状は三角形状であり、その斜面によって一画素内の液晶を２方向に配向させ
ている。各金属膜は尾根状に連なって透明導電膜１００２上に形成されている。このよう
な構成はいわゆるＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍ
ｅｎｔ）方式と呼ばれ、大きな視角特性を得ることができる。図１６（Ｂ）の断面図では
金属膜１００３の断面は三角形状であるが台形状でも良い。その場合も斜面によって一画
素内の液晶を２方向に配向させることができる。
ＭＶＡ方式におけるもう一つの金属膜の配置例として図１７がある。図１７（Ａ）は
画素部の上面図であり、図１７（Ｂ）は図１７（Ａ）のＡ−Ａ´における液晶層付近の断
面図である。一画素はＴＦＴ１２０１、画素電極として機能する透明導電膜１２０２、そ
の上に形成される金属膜１２０３で形成される。また、１２０４は対向基板、１２０５は
対向電極、１２０６は液晶、１２０７は配向膜である。図１７は金属膜１２０３が複数の
突起物を構成しており、一つ一つの突起物が頂点を持ち、四角錐のような形状をしている
。したがって、突起物が持つ斜面の数だけ、つまり一画素内の液晶が４方向に配向する。
突起物の形状は四角錐以外も三角錐等が考えられ、その場合は液晶が３方向に配向する。
したがって、図１７の構成は図１６よりもより大きな視角特性を得ることができる。
本実施形態で説明した例を、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌ
ｉｇｎｍｅｎｔ）方式などの液晶に特定の配向を与えるスリットの代わりとして利用する
こともできる。ＰＶＡ方式のスリットの代わりとすることで、画素電極となる透明導電膜
にスリットを形成する工程を減らせることができる。
また、もう一つの金属膜の配置例として図１８がある。ＴＦＴ１５０３に、画素電極
として機能する透明導電膜１５０２が電気的に接続し、さらに透明導電膜１５０２上に金
属膜１５０１が積層している。金属膜１５０１は櫛歯形状を持っている。
以上のように、透明導電膜上の金属膜の配置を工夫することで、遮光を確実にできた
り、視角特性を向上させることができる。また、金属膜を形成するのに特別なマスクを形
成する必要がないので、作成工程を減らすことができる。
なお、図１３〜図１８で図示したＴＦＴはボトムゲートの構造で示したが、あくまで
も一例であって、その他のＴＦＴ構成を用いることができる。また、本実施形態は実施可
能な範囲で実施形態１〜４と自由に組み合わせることができる。
（実施形態６）
本発明の半導体装置として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレ
イ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオー
ディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情
報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体
を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（Ｄ
ＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが
挙げられる。それら半導体装置の具体例を図２０および図２１に示す。
図２０（Ａ）はデジタルカメラであり、本体２１０１、表示部２１０２、撮像部、操
作キー２１０４、シャッター２１０６等を含む。なお、図２０（Ａ）は表示部２１０２側
からの図であり、撮像部は示していない。本発明により、安価で、表示不良の少なく、信
頼性の高いデジタルカメラが実現できる。
図２０（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０
２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマ
ウス２２０６等を含む。本発明により、安価で、表示不良の少なく、信頼性の高いノート
型パーソナルコンピュータを実現することができる。
図２０（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置
）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒
体（ＤＶＤ等）読込部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表
示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表
示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本
発明により、安価で、表示不良の少なく、信頼性の高い画像再生装置を実現することがで
きる。
また、図２０（Ｄ）は表示装置であり、筐体１９０１、支持台１９０２、表示部１９
０３、スピーカー１９０４、ビデオ入力端子１９０５などを含む。この表示装置は、上述
した実施形態で示した作製方法により形成した薄膜トランジスタをその表示部１９０３お
よび駆動回路に用いることにより作製される。なお、表示装置には液晶表示装置、発光装
置などがあり、具体的にはコンピュータ用、テレビ受信用、広告表示用などの全ての情報
表示用表示装置が含まれる。本発明により、安価で、表示不良の少なく、信頼性の高い表
示装置、特に２２インチ〜５０インチの大画面を有する大型の表示装置を実現することが
できる。
また、図２１で示す携帯電話機９００は、操作スイッチ類９０４、マイクロフォン９
０５などが備えられた本体（Ａ）９０１と、表示パネル（Ａ）９０８、表示パネル（Ｂ）
９０９、スピーカー９０６などが備えられた本体（Ｂ）９０２とが、蝶番９１０で開閉可
能に連結されている。表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、回路基板９
０７と共に本体（Ｂ）９０２の筐体９０３の中に収納される。表示パネル（Ａ）９０８及
び表示パネル（Ｂ）９０９の画素部は筐体９０３に形成された開口窓から視認できるよう
に配置される。
表示パネル（Ａ）９０８と表示パネル（Ｂ）９０９は、その携帯電話機９００の機能
に応じて画素数などの仕様を適宜設定することができる。例えば、表示パネル（Ａ）９０
８を主画面とし、表示パネル（Ｂ）９０９を副画面として組み合わせることができる。
本発明により、安価で、表示不良の少なく、信頼性の高い携帯情報端末を実現するこ
とができる。
本実施形態に係る携帯電話機は、その機能や用途に応じてさまざまな態様に変容し得
る。例えば、蝶番９１０の部位に撮像素子を組み込んで、カメラ付きの携帯電話機として
も良い。また、操作スイッチ類９０４、表示パネル（Ａ）９０８、表示パネル（Ｂ）９０
９を一つの筐体内に納めた構成としても、上記した作用効果を奏することができる。また
、表示部を複数個そなえた情報表示端末に本実施形態の構成を適用しても、同様な効果を
得ることができる。
以上の様に、実施形態１〜８いずれかの構成または作製方法を、図２０の表示部また
は図２１の表示パネルとして用いることで、様々な電子機器を完成させることができる。
本発明は、画素電極として機能する導電膜と、その上に積層される金属膜を一つのマ
スクを用いて形成することができる。また、段差によって導電膜が断切れしたときに、金
属膜によって、断切れした導電膜同士を接続させることができる。以上により、作製工程
が少なく安価な半導体装置を作製することができ、また、信頼性の高い半導体装置を実現
できる。
１ 基板
２ 絶縁膜
３ 島状半導体膜
４ ゲート絶縁膜
５ ゲート電極
６ 第１層間絶縁膜
７ 第２層間絶縁膜
８ チャネル形成領域
９ 不純物領域
１０ 透明導電膜
１１ 金属膜
１２ａ 遮光部
１２ｂ 遮光部
１３ 半透部
１４ａ 非露光領域
１４ｂ 露光領域
１９ 半透膜
２０ 金属膜
１５ａ レジストパターン
１６ａ レジストパターン
１７ａ 透明導電膜
１７ｂ 金属膜
１８ａ 透明導電膜
１８ｂ 金属膜
１６ｂ レジストパターン
１５ｂ レジストパターン
１７ｃ 金属膜
１８ｃ 金属膜
２１ 容量配線

Claims (4)

  1. 画素部を有する表示装置であって、
    前記画素部は、透光性を有する第１の領域と、前記第１の領域を囲むように設けられた第２の領域と、を有し、
    前記第１の領域は、有機樹脂膜と、前記有機樹脂膜上の透明導電膜との積層を有し、
    前記第２の領域は、配線と、前記配線上の前記有機樹脂膜と、前記有機樹脂膜上の前記透明導電膜と、前記透明導電膜上の金属膜との積層を有し、
    前記金属膜の側面は、基板に対して傾斜を有する領域を有し、
    前記傾斜を有する領域は、絶縁膜に覆われていることを特徴とする表示装置。
  2. 画素部を有する表示装置であって、
    前記画素部は、透光性を有する第１の領域と、前記第１の領域を囲むように設けられた第２の領域と、を有し、
    前記第１の領域は、有機樹脂膜と、前記有機樹脂膜上の透明導電膜との積層を有し、
    前記第２の領域は、半導体膜と、前記半導体膜上の前記有機樹脂膜と、前記有機樹脂膜上の前記透明導電膜と、前記透明導電膜上の金属膜との積層を有し、
    前記金属膜の側面は、基板に対して傾斜を有する領域を有し、
    前記傾斜を有する領域は、絶縁膜に覆われていることを特徴とする表示装置。
  3. 画素部を有する表示装置であって、
    前記画素部は、透光性を有する第１の領域と、前記第１の領域を囲むように設けられた第２の領域と、を有し、
    前記第１の領域は、有機樹脂膜と、前記有機樹脂膜上の透明導電膜との積層を有し、
    前記第２の領域は、配線及び半導体膜と、前記配線及び前記半導体膜上の前記有機樹脂膜と、前記有機樹脂膜上の前記透明導電膜と、前記透明導電膜上の金属膜との積層を有し、
    前記金属膜の側面は、基板に対して傾斜を有する領域を有し、
    前記傾斜を有する領域は、絶縁膜に覆われており、
    前記透明導電膜は、インジウムスズ酸化物、インジウムスズ珪素酸化物、インジウム亜鉛酸化物、酸化亜鉛膜、または酸化スズを有し、
    前記金属膜は、Ｔｉ、Ｍｏ、Ｔａ、Ｃｒ、Ｗ、またはＡｌを有することを特徴とする表示装置。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記透明導電膜の側面は、前記基板に対して傾斜を有する領域を有し、
    前記透明導電膜の前記傾斜を有する領域は、前記金属膜の前記傾斜を有する領域の傾斜角と異なる傾斜角を有することを特徴とする表示装置。
JP2013125257A 2005-10-14 2013-06-14 表示装置 Active JP5577431B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013125257A JP5577431B2 (ja) 2005-10-14 2013-06-14 表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005301022 2005-10-14
JP2005301022 2005-10-14
JP2013125257A JP5577431B2 (ja) 2005-10-14 2013-06-14 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011246099A Division JP5417412B2 (ja) 2005-10-14 2011-11-10 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014031714A Division JP2014139676A (ja) 2005-10-14 2014-02-21 表示装置

Publications (3)

Publication Number Publication Date
JP2013235279A JP2013235279A (ja) 2013-11-21
JP2013235279A5 JP2013235279A5 (ja) 2014-04-10
JP5577431B2 true JP5577431B2 (ja) 2014-08-20

Family

ID=38018956

Family Applications (18)

Application Number Title Priority Date Filing Date
JP2011246099A Active JP5417412B2 (ja) 2005-10-14 2011-11-10 表示装置
JP2013125257A Active JP5577431B2 (ja) 2005-10-14 2013-06-14 表示装置
JP2014031714A Withdrawn JP2014139676A (ja) 2005-10-14 2014-02-21 表示装置
JP2015009920A Withdrawn JP2015121798A (ja) 2005-10-14 2015-01-22 表示装置
JP2016088366A Active JP6077701B2 (ja) 2005-10-14 2016-04-26 液晶表示装置
JP2016107123A Active JP6229014B2 (ja) 2005-10-14 2016-05-30 液晶表示装置
JP2016250504A Withdrawn JP2017072856A (ja) 2005-10-14 2016-12-26 表示装置
JP2017038058A Active JP6126763B1 (ja) 2005-10-14 2017-03-01 液晶表示装置
JP2018138507A Active JP6457690B2 (ja) 2005-10-14 2018-07-24 液晶表示装置、画像再生装置、家庭用ゲーム機器
JP2018156039A Active JP6499362B2 (ja) 2005-10-14 2018-08-23 液晶表示装置、画像再生装置、家庭用ゲーム機器
JP2019017840A Active JP6603425B2 (ja) 2005-10-14 2019-02-04 アクティブマトリクス型表示装置、携帯電話機
JP2019108112A Active JP6714756B2 (ja) 2005-10-14 2019-06-10 アクティブマトリクス型表示装置、携帯電話機
JP2020065523A Active JP6928142B2 (ja) 2005-10-14 2020-04-01 液晶表示装置、携帯情報端末、携帯電話
JP2020170511A Withdrawn JP2021009406A (ja) 2005-10-14 2020-10-08 表示装置
JP2021131747A Active JP7129528B2 (ja) 2005-10-14 2021-08-12 液晶表示装置、携帯情報端末、携帯電話
JP2022119215A Pending JP2022166017A (ja) 2005-10-14 2022-07-27 表示装置
JP2022138993A Active JP7279247B2 (ja) 2005-10-14 2022-09-01 液晶表示装置、携帯情報端末、携帯電話
JP2023173422A Pending JP2023174756A (ja) 2005-10-14 2023-10-05 表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011246099A Active JP5417412B2 (ja) 2005-10-14 2011-11-10 表示装置

Family Applications After (16)

Application Number Title Priority Date Filing Date
JP2014031714A Withdrawn JP2014139676A (ja) 2005-10-14 2014-02-21 表示装置
JP2015009920A Withdrawn JP2015121798A (ja) 2005-10-14 2015-01-22 表示装置
JP2016088366A Active JP6077701B2 (ja) 2005-10-14 2016-04-26 液晶表示装置
JP2016107123A Active JP6229014B2 (ja) 2005-10-14 2016-05-30 液晶表示装置
JP2016250504A Withdrawn JP2017072856A (ja) 2005-10-14 2016-12-26 表示装置
JP2017038058A Active JP6126763B1 (ja) 2005-10-14 2017-03-01 液晶表示装置
JP2018138507A Active JP6457690B2 (ja) 2005-10-14 2018-07-24 液晶表示装置、画像再生装置、家庭用ゲーム機器
JP2018156039A Active JP6499362B2 (ja) 2005-10-14 2018-08-23 液晶表示装置、画像再生装置、家庭用ゲーム機器
JP2019017840A Active JP6603425B2 (ja) 2005-10-14 2019-02-04 アクティブマトリクス型表示装置、携帯電話機
JP2019108112A Active JP6714756B2 (ja) 2005-10-14 2019-06-10 アクティブマトリクス型表示装置、携帯電話機
JP2020065523A Active JP6928142B2 (ja) 2005-10-14 2020-04-01 液晶表示装置、携帯情報端末、携帯電話
JP2020170511A Withdrawn JP2021009406A (ja) 2005-10-14 2020-10-08 表示装置
JP2021131747A Active JP7129528B2 (ja) 2005-10-14 2021-08-12 液晶表示装置、携帯情報端末、携帯電話
JP2022119215A Pending JP2022166017A (ja) 2005-10-14 2022-07-27 表示装置
JP2022138993A Active JP7279247B2 (ja) 2005-10-14 2022-09-01 液晶表示装置、携帯情報端末、携帯電話
JP2023173422A Pending JP2023174756A (ja) 2005-10-14 2023-10-05 表示装置

Country Status (5)

Country Link
US (7) US8149346B2 (ja)
JP (18) JP5417412B2 (ja)
KR (2) KR101296697B1 (ja)
CN (3) CN1949511B (ja)
TW (10) TWI525836B (ja)

Families Citing this family (279)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888702B2 (en) * 2005-04-15 2011-02-15 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the display device
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7601566B2 (en) 2005-10-18 2009-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI328861B (en) * 2007-03-13 2010-08-11 Au Optronics Corp Fabrication methods of thin film transistor substrate
KR101415561B1 (ko) * 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7824939B2 (en) * 2007-10-23 2010-11-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device comprising separated and electrically connected source wiring layers
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101448903B1 (ko) 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101884112B (zh) * 2007-12-03 2012-09-05 株式会社半导体能源研究所 薄膜晶体管的制造方法和显示器件的制造方法
JP5377940B2 (ja) * 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101446249B1 (ko) 2007-12-03 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7977678B2 (en) 2007-12-21 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US8035107B2 (en) * 2008-02-26 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
WO2009107686A1 (en) * 2008-02-27 2009-09-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof, and electronic device
US8101442B2 (en) * 2008-03-05 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing EL display device
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7989275B2 (en) * 2008-03-10 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
US7883943B2 (en) 2008-03-11 2011-02-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US7985605B2 (en) * 2008-04-17 2011-07-26 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7790483B2 (en) * 2008-06-17 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
TWI770659B (zh) 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101959185B1 (ko) * 2008-11-28 2019-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
US20100138765A1 (en) * 2008-11-30 2010-06-03 Nokia Corporation Indicator Pop-Up
JP5491833B2 (ja) 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8207026B2 (en) * 2009-01-28 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor and manufacturing method of display device
KR101015850B1 (ko) * 2009-02-09 2011-02-24 삼성모바일디스플레이주식회사 유기 발광 표시 장치 제조 방법
JP5503995B2 (ja) * 2009-02-13 2014-05-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7989234B2 (en) 2009-02-16 2011-08-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor and method for manufacturing display device
US20100224880A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8202769B2 (en) * 2009-03-11 2012-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5539765B2 (ja) * 2009-03-26 2014-07-02 株式会社半導体エネルギー研究所 トランジスタの作製方法
KR20180112107A (ko) 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
TWI650848B (zh) * 2009-08-07 2019-02-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR102246529B1 (ko) * 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101759504B1 (ko) 2009-10-09 2017-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 표시 장치 및 이를 포함한 전자 기기
KR20120089505A (ko) * 2010-12-10 2012-08-13 삼성전자주식회사 표시 장치 및 그 제조 방법
CN102184928A (zh) * 2010-12-29 2011-09-14 友达光电股份有限公司 显示元件及其制造方法
US20120193656A1 (en) * 2010-12-29 2012-08-02 Au Optronics Corporation Display device structure and manufacturing method thereof
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160190181A1 (en) * 2012-12-10 2016-06-30 Sharp Kabushiki Kaisha Semiconductor device and production method therefor
JP6217161B2 (ja) * 2013-06-19 2017-10-25 セイコーエプソン株式会社 発光装置および電子機器
KR102094847B1 (ko) * 2013-07-03 2020-03-31 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN106413792A (zh) * 2013-12-04 2017-02-15 B.布劳恩梅尔松根股份公司 具有密封的缺口的针组件及相关方法
CN103681775B (zh) * 2013-12-31 2016-06-08 京东方科技集团股份有限公司 Amoled显示装置
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
CN104037129A (zh) * 2014-06-20 2014-09-10 深圳市华星光电技术有限公司 Tft背板的制造方法及tft背板结构
CN104091810A (zh) * 2014-06-30 2014-10-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
JP6497876B2 (ja) 2014-09-01 2019-04-10 三菱電機株式会社 液晶表示パネル、及びその製造方法
WO2016038508A1 (en) * 2014-09-12 2016-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
KR102329294B1 (ko) * 2015-04-30 2021-11-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
CN104810322A (zh) * 2015-05-18 2015-07-29 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置、掩模板
CN104932157B (zh) * 2015-06-18 2018-07-17 武汉华星光电技术有限公司 一种阵列基板及液晶显示器
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
TWI561905B (en) * 2016-01-04 2016-12-11 Au Optronics Corp Pixel structure
KR102591388B1 (ko) * 2016-01-18 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP6685142B2 (ja) * 2016-02-02 2020-04-22 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
KR102651136B1 (ko) * 2016-04-12 2024-03-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
CN105742299B (zh) 2016-05-16 2019-11-29 京东方科技集团股份有限公司 一种像素单元及其制作方法、阵列基板及显示装置
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
CN109313871A (zh) * 2016-06-28 2019-02-05 夏普株式会社 有源矩阵基板、光闸基板、显示装置、有源矩阵基板的制造方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
JP2018017981A (ja) * 2016-07-29 2018-02-01 株式会社ジャパンディスプレイ 電子機器
JP2018048893A (ja) 2016-09-21 2018-03-29 Ntn株式会社 二次電池の劣化判定装置
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
JP2019074684A (ja) 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
KR102092034B1 (ko) 2017-12-06 2020-03-23 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN108091674B (zh) * 2017-12-12 2020-06-26 武汉华星光电半导体显示技术有限公司 Oled背板结构及oled背板制作方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
WO2019142055A2 (en) 2018-01-19 2019-07-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
WO2019159261A1 (ja) * 2018-02-14 2019-08-22 シャープ株式会社 表示デバイスの製造方法および露光マスク
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102560100B1 (ko) * 2018-03-08 2023-07-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
TW202344708A (zh) 2018-05-08 2023-11-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
TW202013553A (zh) 2018-06-04 2020-04-01 荷蘭商Ａｓｍ 智慧財產控股公司 水氣降低的晶圓處置腔室
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
JP2021529254A (ja) 2018-06-27 2021-10-28 エーエスエム・アイピー・ホールディング・ベー・フェー 金属含有材料ならびに金属含有材料を含む膜および構造体を形成するための周期的堆積方法
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
CN109037297B (zh) * 2018-08-09 2021-01-29 京东方科技集团股份有限公司 一种有机发光显示基板及其制作方法
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
CN109658831B (zh) * 2018-12-20 2021-05-04 厦门天马微电子有限公司 一种显示面板及显示装置
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
JP7285667B2 (ja) 2019-03-22 2023-06-02 株式会社栗本鐵工所 鋳鉄管の製造方法および鋳鉄管の表面防食方法
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210059329A (ko) 2019-11-15 2021-05-25 엘지디스플레이 주식회사 표시 장치
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
CN111293153A (zh) * 2020-02-20 2020-06-16 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板制程方法
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210121333A (ko) 2020-03-26 2021-10-08 삼성디스플레이 주식회사 표시 장치
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
US11725280B2 (en) 2020-08-26 2023-08-15 Asm Ip Holding B.V. Method for forming metal silicon oxide and metal silicon oxynitride layers
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
CN114639631A (zh) 2020-12-16 2022-06-17 Asm Ip私人控股有限公司 跳动和摆动测量固定装置
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US645265A (en) * 1899-09-16 1900-03-13 Candide Kingsley Ratchet-wrench.
AT325718B (de) 1972-09-22 1975-11-10 Siemens Ag Summenlöscheinrichtung für die wechselrichterventile eines einen elektrischen motor speisenden zwischenkreisumrichters
JPS5417412U (ja) 1977-06-22 1979-02-03
EP0569601B1 (en) 1991-11-29 1999-10-13 Seiko Epson Corporation Liquid crystal display and method of manufacturing same
JP3408766B2 (ja) 1991-11-29 2003-05-19 セイコーエプソン株式会社 液晶表示装置
JPH05173183A (ja) * 1991-12-19 1993-07-13 Sony Corp 液晶表示装置
JPH06230425A (ja) 1993-02-03 1994-08-19 Sanyo Electric Co Ltd 液晶表示装置及びその製造方法
JPH06326312A (ja) * 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JPH07120790A (ja) * 1993-08-31 1995-05-12 Kyocera Corp アクティブマトリックス基板およびその製造方法
JP3267011B2 (ja) * 1993-11-04 2002-03-18 セイコーエプソン株式会社 液晶表示装置
JP3238020B2 (ja) 1994-09-16 2001-12-10 株式会社東芝 アクティブマトリクス表示装置の製造方法
JPH08122821A (ja) * 1994-10-28 1996-05-17 Hitachi Ltd 液晶表示装置およびその製造方法
JP3213790B2 (ja) * 1995-01-13 2001-10-02 株式会社日立製作所 液晶表示装置及びその製造方法
JP3474975B2 (ja) 1995-09-06 2003-12-08 株式会社 日立ディスプレイズ 液晶表示装置およびその製造方法
JP3413000B2 (ja) 1996-01-25 2003-06-03 株式会社東芝 アクティブマトリックス液晶パネル
JP3992797B2 (ja) 1996-09-25 2007-10-17 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3284187B2 (ja) 1998-01-29 2002-05-20 シャープ株式会社 液晶表示装置およびその製造方法
US6195140B1 (en) * 1997-07-28 2001-02-27 Sharp Kabushiki Kaisha Liquid crystal display in which at least one pixel includes both a transmissive region and a reflective region
US6330047B1 (en) * 1997-07-28 2001-12-11 Sharp Kabushiki Kaisha Liquid crystal display device and method for fabricating the same
JP3281849B2 (ja) 1997-10-07 2002-05-13 シャープ株式会社 アクティブマトリクス型液晶表示装置
JP2955277B2 (ja) 1997-07-28 1999-10-04 シャープ株式会社 液晶表示装置
US6197624B1 (en) 1997-08-29 2001-03-06 Semiconductor Energy Laboratory Co., Ltd. Method of adjusting the threshold voltage in an SOI CMOS
US6295109B1 (en) * 1997-12-26 2001-09-25 Sharp Kabushiki Kaisha LCD with plurality of pixels having reflective and transmissive regions
TWI226470B (en) 1998-01-19 2005-01-11 Hitachi Ltd LCD device
JP3765194B2 (ja) * 1998-01-19 2006-04-12 株式会社日立製作所 液晶表示装置
JP4167335B2 (ja) 1998-01-30 2008-10-15 シャープ株式会社 液晶表示装置
TW542932B (en) * 1998-02-09 2003-07-21 Seiko Epson Corp Liquid crystal panel and electronic appliances
JPH11264993A (ja) 1998-03-18 1999-09-28 Toshiba Corp 液晶表示装置および液晶表示装置の製造方法
JP3410656B2 (ja) * 1998-03-31 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP2000101091A (ja) * 1998-09-28 2000-04-07 Sharp Corp 薄膜トランジスタ
US6809787B1 (en) 1998-12-11 2004-10-26 Lg.Philips Lcd Co., Ltd. Multi-domain liquid crystal display device
US6850292B1 (en) * 1998-12-28 2005-02-01 Seiko Epson Corporation Electric-optic device, method of fabricating the same, and electronic apparatus
JP3763381B2 (ja) * 1999-03-10 2006-04-05 シャープ株式会社 液晶表示装置の製造方法
TWI255957B (en) 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
JP4781518B2 (ja) * 1999-11-11 2011-09-28 三星電子株式会社 反射透過複合形薄膜トランジスタ液晶表示装置
JP3394483B2 (ja) * 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP2001161091A (ja) * 1999-11-30 2001-06-12 Ito Denki Kk モータローラの制御方法
JP3687452B2 (ja) 1999-12-27 2005-08-24 株式会社日立製作所 液晶表示装置
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
JP2001311965A (ja) * 2000-04-28 2001-11-09 Nec Corp アクティブマトリクス基板及びその製造方法
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2001326360A (ja) 2000-05-18 2001-11-22 Sharp Corp アクティブマトリクス基板の製造方法およびアクティブマトリクス基板および薄膜電界効果トランジスタの製造方法
JP4630420B2 (ja) 2000-05-23 2011-02-09 ティーピーオー ホンコン ホールディング リミテッド パターン形成方法
JP2001350159A (ja) 2000-06-06 2001-12-21 Hitachi Ltd 液晶表示装置及びその製造方法
US7223643B2 (en) * 2000-08-11 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4954365B2 (ja) 2000-11-28 2012-06-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4693253B2 (ja) * 2001-01-30 2011-06-01 株式会社半導体エネルギー研究所 発光装置、電子機器
JP4693257B2 (ja) 2001-02-21 2011-06-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3608613B2 (ja) 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
JP3908552B2 (ja) 2001-03-29 2007-04-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
JP4019080B2 (ja) * 2001-03-29 2007-12-05 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
JP3722023B2 (ja) * 2001-07-27 2005-11-30 トヨタ自動車株式会社 車両用自動変速機の変速制御装置
JP3895952B2 (ja) 2001-08-06 2007-03-22 日本電気株式会社 半透過型液晶表示装置及びその製造方法
TW588171B (en) * 2001-10-12 2004-05-21 Fujitsu Display Tech Liquid crystal display device
US7903209B2 (en) * 2001-11-02 2011-03-08 Samsung Electronics Co., Ltd. Reflection-transmission type liquid crystal display device and method for manufacturing the same
KR100858297B1 (ko) * 2001-11-02 2008-09-11 삼성전자주식회사 반사-투과형 액정표시장치 및 그 제조 방법
JP3714244B2 (ja) * 2001-12-14 2005-11-09 セイコーエプソン株式会社 半透過・反射型電気光学装置の製造方法、半透過・反射型電気光学装置、および電子機器
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP4101533B2 (ja) 2002-03-01 2008-06-18 株式会社半導体エネルギー研究所 半透過型の液晶表示装置の作製方法
JP4488688B2 (ja) 2002-03-27 2010-06-23 東芝モバイルディスプレイ株式会社 表示装置用配線基板及びその製造方法
US7115913B2 (en) 2002-03-27 2006-10-03 Tfpd Corporation Array substrate used for a display device and a method of making the same
US7579771B2 (en) 2002-04-23 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing the same
JP4156431B2 (ja) 2002-04-23 2008-09-24 株式会社半導体エネルギー研究所 発光装置およびその作製方法
TWI261797B (en) * 2002-05-21 2006-09-11 Seiko Epson Corp Electro-optical device and electronic apparatus
KR100471148B1 (ko) 2002-06-05 2005-02-21 삼성전기주식회사 카메라 구동장치가 장착된 휴대전화기
KR100853216B1 (ko) 2002-06-25 2008-08-20 삼성전자주식회사 배선용 식각액, 이를 이용한 배선의 제조 방법, 그 배선을포함하는 박막 트랜지스터 어레이 기판 및 그의 제조 방법
JP4066731B2 (ja) 2002-07-09 2008-03-26 セイコーエプソン株式会社 カラーフィルタ基板及びその製造方法、電気光学装置並びに電子機器
JP3705282B2 (ja) 2002-10-03 2005-10-12 セイコーエプソン株式会社 表示パネル及びその表示パネルを備えた電子機器並びに表示パネルの製造方法
US7164228B2 (en) 2002-12-27 2007-01-16 Seiko Epson Corporation Display panel and electronic apparatus with the same
US7355337B2 (en) 2002-12-27 2008-04-08 Seiko Epson Corporation Display panel, electronic apparatus with the same, and method of manufacturing the same
JP4373086B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
KR100771825B1 (ko) 2002-12-31 2007-10-30 엘지.필립스 엘시디 주식회사 액정표시장치 제조방법
JP4522660B2 (ja) * 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
TW588462B (en) 2003-03-31 2004-05-21 Quanta Display Inc Method of fabricating a thin film transistor array panel
JP4062171B2 (ja) 2003-05-28 2008-03-19 ソニー株式会社 積層構造の製造方法
CN1567077A (zh) * 2003-06-16 2005-01-19 友达光电股份有限公司 薄膜晶体管液晶显示器及其制造方法
US20050000196A1 (en) * 2003-07-03 2005-01-06 Schultz Leonard S. Smoke evacuation system
US7212256B2 (en) 2003-07-17 2007-05-01 Hannstar Display Corp. Liquid crystal display device and fabrication method thereof
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
KR100611147B1 (ko) 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치
JP4085094B2 (ja) * 2004-02-19 2008-04-30 シャープ株式会社 導電素子基板の製造方法、液晶表示装置の製造方法
KR101086478B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
JP4275038B2 (ja) 2004-09-01 2009-06-10 シャープ株式会社 アクティブマトリクス基板およびそれを備えた表示装置
KR101139522B1 (ko) * 2004-12-04 2012-05-07 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
US7608490B2 (en) * 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7588970B2 (en) * 2005-06-10 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7737442B2 (en) * 2005-06-28 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7807516B2 (en) * 2005-06-30 2010-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US7867791B2 (en) * 2005-07-29 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device using multiple mask layers formed through use of an exposure mask that transmits light at a plurality of intensities
US7875483B2 (en) * 2005-08-10 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of microelectromechanical system
US7524593B2 (en) * 2005-08-12 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Exposure mask
US7914971B2 (en) * 2005-08-12 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Light exposure mask and method for manufacturing semiconductor device using the same
US8149346B2 (en) 2005-10-14 2012-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US7821613B2 (en) * 2005-12-28 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof

Also Published As

Publication number Publication date
TW200729506A (en) 2007-08-01
TW201818554A (zh) 2018-05-16
US8885114B2 (en) 2014-11-11
JP2014139676A (ja) 2014-07-31
KR20070041363A (ko) 2007-04-18
JP2018200477A (ja) 2018-12-20
KR101296697B1 (ko) 2013-08-19
JP6126763B1 (ja) 2017-05-10
JP6928142B2 (ja) 2021-09-01
JP2016139159A (ja) 2016-08-04
JP6603425B2 (ja) 2019-11-06
JP2018197877A (ja) 2018-12-13
US20220310663A1 (en) 2022-09-29
KR20130036270A (ko) 2013-04-11
CN104505396B (zh) 2018-03-02
US8149346B2 (en) 2012-04-03
JP7129528B2 (ja) 2022-09-01
TWI525836B (zh) 2016-03-11
CN1949511A (zh) 2007-04-18
JP6499362B2 (ja) 2019-04-10
TW201733131A (zh) 2017-09-16
US20140118675A1 (en) 2014-05-01
TW201530785A (zh) 2015-08-01
JP6714756B2 (ja) 2020-06-24
TW201947776A (zh) 2019-12-16
US20070139571A1 (en) 2007-06-21
JP2021009406A (ja) 2021-01-28
JP2019204091A (ja) 2019-11-28
TW201707217A (zh) 2017-02-16
TWI710141B (zh) 2020-11-11
CN1949511B (zh) 2012-05-09
US11901370B2 (en) 2024-02-13
JP2021185425A (ja) 2021-12-09
JP2013235279A (ja) 2013-11-21
JP2015121798A (ja) 2015-07-02
CN104505396A (zh) 2015-04-08
CN102610605A (zh) 2012-07-25
JP2022166017A (ja) 2022-11-01
TW201924072A (zh) 2019-06-16
TW202121695A (zh) 2021-06-01
TWI755271B (zh) 2022-02-11
JP2016184173A (ja) 2016-10-20
JP6229014B2 (ja) 2017-11-08
US10847547B2 (en) 2020-11-24
TWI664739B (zh) 2019-07-01
US9773818B2 (en) 2017-09-26
US11296124B2 (en) 2022-04-05
TWI722446B (zh) 2021-03-21
US8576347B2 (en) 2013-11-05
TW202218170A (zh) 2022-05-01
TWI609497B (zh) 2017-12-21
TWI467768B (zh) 2015-01-01
JP7279247B2 (ja) 2023-05-22
KR101296709B1 (ko) 2013-08-20
US20190348443A1 (en) 2019-11-14
JP2012083762A (ja) 2012-04-26
JP6457690B2 (ja) 2019-01-23
JP2017072856A (ja) 2017-04-13
US20150129883A1 (en) 2015-05-14
JP2022171720A (ja) 2022-11-11
TWI807577B (zh) 2023-07-01
JP2019082721A (ja) 2019-05-30
TWI619256B (zh) 2018-03-21
TW201330279A (zh) 2013-07-16
US20120170784A1 (en) 2012-07-05
JP2017102482A (ja) 2017-06-08
JP5417412B2 (ja) 2014-02-12
JP6077701B2 (ja) 2017-02-08
CN102610605B (zh) 2014-11-26
JP2020112823A (ja) 2020-07-27
US20180006060A1 (en) 2018-01-04
JP2023174756A (ja) 2023-12-08
TWI612678B (zh) 2018-01-21

Similar Documents

Publication Publication Date Title
JP6603425B2 (ja) アクティブマトリクス型表示装置、携帯電話機
JP5105811B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140221

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140307

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140429

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140707

R150 Certificate of patent or registration of utility model

Ref document number: 5577431

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250